target_firmware/wlan/if_owl.c

   1 /*
   2  * Copyright (c) 2013 Qualcomm Atheros, Inc.
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted (subject to the limitations in the
   7  * disclaimer below) provided that the following conditions are met:
   8  *
   9  *  * Redistributions of source code must retain the above copyright
  10  *    notice, this list of conditions and the following disclaimer.
  11  *
  12  *  * Redistributions in binary form must reproduce the above copyright
  13  *    notice, this list of conditions and the following disclaimer in the
  14  *    documentation and/or other materials provided with the
  15  *    distribution.
  16  *
  17  *  * Neither the name of Qualcomm Atheros nor the names of its
  18  *    contributors may be used to endorse or promote products derived
  19  *    from this software without specific prior written permission.
  20  *
  21  * NO EXPRESS OR IMPLIED LICENSES TO ANY PARTY'S PATENT RIGHTS ARE
  22  * GRANTED BY THIS LICENSE.  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT
  23  * HOLDERS AND CONTRIBUTORS "AS IS" AND ANY EXPRESS OR IMPLIED
  24  * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
  25  * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  26  * DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
  27  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  28  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  29  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR
  30  * BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
  31  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE
  32  * OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN
  33  * IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  34  */
  35
  36 #include <adf_os_types.h>
  37 #include <adf_os_dma.h>
  38 #include <adf_os_timer.h>
  39 #include <adf_os_lock.h>
  40 #include <adf_os_io.h>
  41 #include <adf_os_mem.h>
  42 #include <adf_os_util.h>
  43 #include <adf_os_stdtypes.h>
  44 #include <adf_os_defer.h>
  45 #include <adf_os_atomic.h>
  46 #include <adf_nbuf.h>
  47 #include <adf_net.h>
  48 #include <adf_net_wcmd.h>
  49
  50 #include "if_llc.h"
  51
  52 #ifdef USE_HEADERLEN_RESV
  53 #include <if_llc.h>
  54 #endif
  55
  56 #include <ieee80211_var.h>
  57 #include "if_athrate.h"
  58 #include "if_athvar.h"
  59 #include "ah_desc.h"
  60 #include "ah_internal.h"
  61
  62 #define ath_tgt_free_skb  adf_nbuf_free
  63
  64 #define OFDM_PLCP_BITS          22
  65 #define HT_RC_2_MCS(_rc)        ((_rc) & 0x0f)
  66 #define HT_RC_2_STREAMS(_rc)    ((((_rc) & 0x78) >> 3) + 1)
  67 #define L_STF                   8
  68 #define L_LTF                   8
  69 #define L_SIG                   4
  70 #define HT_SIG                  8
  71 #define HT_STF                  4
  72 #define HT_LTF(_ns)             (4 * (_ns))
  73 #define SYMBOL_TIME(_ns)        ((_ns) << 2)            // ns * 4 us
  74 #define SYMBOL_TIME_HALFGI(_ns) (((_ns) * 18 + 4) / 5)  // ns * 3.6 us
  75
  76 static a_uint16_t bits_per_symbol[][2] = {
  77         /* 20MHz 40MHz */
  78         {    26,   54 },     //  0: BPSK
  79         {    52,  108 },     //  1: QPSK 1/2
  80         {    78,  162 },     //  2: QPSK 3/4
  81         {   104,  216 },     //  3: 16-QAM 1/2
  82         {   156,  324 },     //  4: 16-QAM 3/4
  83         {   208,  432 },     //  5: 64-QAM 2/3
  84         {   234,  486 },     //  6: 64-QAM 3/4
  85         {   260,  540 },     //  7: 64-QAM 5/6
  86         {    52,  108 },     //  8: BPSK
  87         {   104,  216 },     //  9: QPSK 1/2
  88         {   156,  324 },     // 10: QPSK 3/4
  89         {   208,  432 },     // 11: 16-QAM 1/2
  90         {   312,  648 },     // 12: 16-QAM 3/4
  91         {   416,  864 },     // 13: 64-QAM 2/3
  92         {   468,  972 },     // 14: 64-QAM 3/4
  93         {   520, 1080 },     // 15: 64-QAM 5/6
  94 };
  95
  96 void owltgt_tx_processq(struct ath_softc_tgt *sc, struct ath_txq *txq,
  97                         owl_txq_state_t txqstate);
  98 static void ath_tgt_txqaddbuf(struct ath_softc_tgt *sc, struct ath_txq *txq,
  99                               struct ath_tx_buf *bf,  struct ath_tx_desc *lastds);
 100 void ath_rate_findrate_11n_Hardcoded(struct ath_softc_tgt *sc,
 101                                      struct ath_rc_series series[]);
 102 void ath_buf_set_rate_Hardcoded(struct ath_softc_tgt *sc,
 103                                 struct ath_tx_buf *bf) ;
 104 static a_int32_t ath_tgt_txbuf_setup(struct ath_softc_tgt *sc,
 105                                      struct ath_tx_buf *bf, ath_data_hdr_t *dh);
 106 static void ath_tx_freebuf(struct ath_softc_tgt *sc, struct ath_tx_buf *bf);
 107 static void ath_tx_uc_comp(struct ath_softc_tgt *sc, struct ath_tx_buf *bf);
 108 static void ath_update_stats(struct ath_softc_tgt *sc, struct ath_tx_buf *bf);
 109 void adf_print_buf(adf_nbuf_t buf);
 110 static void ath_tgt_tx_enqueue(struct ath_txq *txq, struct ath_atx_tid  *tid);
 111
 112 void ath_tgt_tx_comp_aggr(struct ath_softc_tgt *sc, struct ath_tx_buf *bf);
 113 struct ieee80211_frame *ATH_SKB_2_WH(adf_nbuf_t skb);
 114
 115 void ath_tgt_tx_send_normal(struct ath_softc_tgt *sc, struct ath_tx_buf *bf);
 116
 117 static void ath_tgt_tx_sched_normal(struct ath_softc_tgt *sc, ath_atx_tid_t *tid);
 118 static void ath_tgt_tx_sched_aggr(struct ath_softc_tgt *sc, ath_atx_tid_t *tid);
 119
 120 extern a_int32_t ath_chainmask_sel_logic(void *);
 121 static a_int32_t ath_get_pktlen(struct ath_tx_buf *bf, a_int32_t hdrlen);
 122 static void ath_tgt_txq_schedule(struct ath_softc_tgt *sc, struct ath_txq *txq);
 123
 124 typedef void (*ath_ft_set_atype_t)(struct ath_softc_tgt *sc, struct ath_buf *bf);
 125
 126 static void
 127 ath_tx_set_retry(struct ath_softc_tgt *sc, struct ath_tx_buf *bf);
 128
 129 static void
 130 ath_bar_tx(struct ath_softc_tgt *sc, ath_atx_tid_t *tid, struct ath_tx_buf *bf);
 131 static void
 132 ath_tx_update_baw(ath_atx_tid_t *tid, int seqno);
 133 static  void
 134 ath_tx_retry_subframe(struct ath_softc_tgt *sc, struct ath_tx_buf *bf,
 135                       ath_tx_bufhead *bf_q, struct ath_tx_buf **bar);
 136
 137 static void
 138 ath_tx_comp_aggr_error(struct ath_softc_tgt *sc, struct ath_tx_buf *bf, ath_atx_tid_t *tid);
 139
 140 void ath_tx_addto_baw(ath_atx_tid_t *tid, struct ath_tx_buf *bf);
 141 static inline void ath_tx_retry_unaggr(struct ath_softc_tgt *sc, struct ath_tx_buf *bf);
 142 static void ath_tx_comp_unaggr(struct ath_softc_tgt *sc, struct ath_tx_buf *bf);
 143 static void ath_update_aggr_stats(struct ath_softc_tgt *sc, struct ath_tx_desc *ds,
 144                                   int nframes, int nbad);
 145 static inline void ath_aggr_resume_tid(struct ath_softc_tgt *sc, ath_atx_tid_t *tid);
 146 static void ath_tx_comp_cleanup(struct ath_softc_tgt *sc, struct ath_tx_buf *bf);
 147
 148 int ath_tgt_tx_add_to_aggr(struct ath_softc_tgt *sc,
 149                            struct ath_buf *bf,int datatype,
 150                            ath_atx_tid_t *tid, int is_burst);
 151 int ath_tgt_tx_form_aggr(struct ath_softc_tgt *sc, ath_atx_tid_t *tid,
 152                          ath_tx_bufhead *bf_q);
 153
 154 struct ieee80211_frame *ATH_SKB_2_WH(adf_nbuf_t skb)
 155 {
 156         a_uint8_t *anbdata;
 157         a_uint32_t anblen;
 158
 159         adf_nbuf_peek_header(skb, &anbdata, &anblen);
 160
 161         return((struct ieee80211_frame *)anbdata);
 162 }
 163
 164 #undef adf_os_cpu_to_le16
 165
 166 static a_uint16_t adf_os_cpu_to_le16(a_uint16_t x)
 167 {
 168         return ((((x) & 0xff00) >> 8) |   (((x) & 0x00ff) << 8));
 169 }
 170
 171 static inline void
 172 ath_aggr_resume_tid(struct ath_softc_tgt *sc, ath_atx_tid_t *tid)
 173 {
 174         struct ath_txq *txq;
 175
 176         txq = TID_TO_ACTXQ(tid->tidno);
 177         tid->paused = 0;
 178
 179         if (asf_tailq_empty(&tid->buf_q))
 180                 return;
 181
 182         ath_tgt_tx_enqueue(txq, tid);
 183         ath_tgt_txq_schedule(sc, txq);
 184 }
 185
 186 static inline void
 187 ath_aggr_pause_tid(struct ath_softc_tgt *sc, ath_atx_tid_t *tid)
 188 {
 189         tid->paused =1;
 190 }
 191
 192 static a_uint32_t ath_pkt_duration(struct ath_softc_tgt *sc,
 193                                    a_uint8_t rix, struct ath_tx_buf *bf,
 194                                    a_int32_t width, a_int32_t half_gi)
 195 {
 196         const HAL_RATE_TABLE *rt = sc->sc_currates;
 197         a_uint32_t nbits, nsymbits, duration, nsymbols;
 198         a_uint8_t rc;
 199         a_int32_t streams;
 200         a_int32_t pktlen;
 201
 202         pktlen = bf->bf_isaggr ? bf->bf_al : bf->bf_pktlen;
 203         rc = rt->info[rix].rateCode;
 204
 205         if (!IS_HT_RATE(rc))
 206                 return ath_hal_computetxtime(sc->sc_ah, rt, pktlen, rix,
 207                                              bf->bf_shpream);
 208
 209         nbits = (pktlen << 3) + OFDM_PLCP_BITS;
 210         nsymbits = bits_per_symbol[HT_RC_2_MCS(rc)][width];
 211         nsymbols = (nbits + nsymbits - 1) / nsymbits;
 212
 213         if (!half_gi)
 214                 duration = SYMBOL_TIME(nsymbols);
 215         else
 216                 duration = SYMBOL_TIME_HALFGI(nsymbols);
 217
 218         streams = HT_RC_2_STREAMS(rc);
 219         duration += L_STF + L_LTF + L_SIG + HT_SIG + HT_STF + HT_LTF(streams);
 220
 221         return duration;
 222 }
 223
 224 static void ath_dma_map(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
 225 {
 226         adf_nbuf_t skb = bf->bf_skb;
 227
 228         skb = adf_nbuf_queue_first(&bf->bf_skbhead);
 229         adf_nbuf_map(sc->sc_dev, bf->bf_dmamap, skb, ADF_OS_DMA_TO_DEVICE);
 230 }
 231
 232 static void ath_dma_unmap(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
 233 {
 234         adf_nbuf_t skb = bf->bf_skb;
 235
 236         skb = adf_nbuf_queue_first(&bf->bf_skbhead);
 237         adf_nbuf_unmap( sc->sc_dev, bf->bf_dmamap, ADF_OS_DMA_TO_DEVICE);
 238 }
 239
 240 static void ath_filltxdesc(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
 241 {
 242         struct ath_tx_desc *ds0, *ds = bf->bf_desc;
 243         struct ath_hal *ah = sc->sc_ah;
 244         a_uint8_t i;
 245
 246         ds0 = ds;
 247         adf_nbuf_dmamap_info(bf->bf_dmamap, &bf->bf_dmamap_info);
 248
 249         for (i = 0; i < bf->bf_dmamap_info.nsegs; i++, ds++) {
 250
 251                 ds->ds_data = bf->bf_dmamap_info.dma_segs[i].paddr;
 252
 253                 if (i == (bf->bf_dmamap_info.nsegs - 1)) {
 254                         ds->ds_link = 0;
 255                         bf->bf_lastds = ds;
 256                 } else
 257                         ds->ds_link = ATH_BUF_GET_DESC_PHY_ADDR_WITH_IDX(bf, i+1);
 258
 259                 ah->ah_fillTxDesc(ds
 260                                    , bf->bf_dmamap_info.dma_segs[i].len
 261                                    , i == 0
 262                                    , i == (bf->bf_dmamap_info.nsegs - 1)
 263                                    , ds0);
 264         }
 265 }
 266
 267 static void ath_tx_tgt_setds(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
 268 {
 269         struct ath_tx_desc *ds = bf->bf_desc;
 270         struct ath_hal *ah = sc->sc_ah;
 271
 272         switch (bf->bf_protmode) {
 273         case IEEE80211_PROT_RTSCTS:
 274                 bf->bf_flags |= HAL_TXDESC_RTSENA;
 275                 break;
 276         case IEEE80211_PROT_CTSONLY:
 277                 bf->bf_flags |= HAL_TXDESC_CTSENA;
 278                 break;
 279         default:
 280                 break;
 281         }
 282
 283         ah->ah_set11nTxDesc(ds
 284                               , bf->bf_pktlen
 285                               , bf->bf_atype
 286                               , 60
 287                               , bf->bf_keyix
 288                               , bf->bf_keytype
 289                               , bf->bf_flags | HAL_TXDESC_INTREQ);
 290
 291         ath_filltxdesc(sc, bf);
 292 }
 293
 294 static struct ath_tx_buf *ath_buf_toggle(struct ath_softc_tgt *sc,
 295                                       struct ath_tx_buf *bf,
 296                                       a_uint8_t retry)
 297 {
 298         struct ath_tx_buf *tmp = NULL;
 299         adf_nbuf_t buf = NULL;
 300
 301         adf_os_assert(sc->sc_txbuf_held != NULL);
 302
 303         tmp = sc->sc_txbuf_held;
 304
 305         if (retry) {
 306                 ath_dma_unmap(sc, bf);
 307                 adf_nbuf_queue_init(&tmp->bf_skbhead);
 308                 buf = adf_nbuf_queue_remove(&bf->bf_skbhead);
 309                 adf_os_assert(buf);
 310                 adf_nbuf_queue_add(&tmp->bf_skbhead, buf);
 311
 312                 adf_os_assert(adf_nbuf_queue_len(&bf->bf_skbhead) == 0);
 313
 314                 tmp->bf_next = bf->bf_next;
 315                 tmp->bf_endpt = bf->bf_endpt;
 316                 tmp->bf_tidno = bf->bf_tidno;
 317                 tmp->bf_skb = bf->bf_skb;
 318                 tmp->bf_node = bf->bf_node;
 319                 tmp->bf_isaggr = bf->bf_isaggr;
 320                 tmp->bf_flags = bf->bf_flags;
 321                 tmp->bf_state = bf->bf_state;
 322                 tmp->bf_retries = bf->bf_retries;
 323                 tmp->bf_comp = bf->bf_comp;
 324                 tmp->bf_nframes = bf->bf_nframes;
 325                 tmp->bf_cookie = bf->bf_cookie;
 326
 327                 bf->bf_isaggr = 0;
 328                 bf->bf_next = NULL;
 329                 bf->bf_skb = NULL;
 330                 bf->bf_node = NULL;
 331                 bf->bf_flags = 0;
 332                 bf->bf_comp = NULL;
 333
 334                 bf->bf_retries = 0;
 335                 bf->bf_nframes = 0;
 336
 337                 ath_dma_map(sc, tmp);
 338                 ath_tx_tgt_setds(sc, tmp);
 339         }
 340
 341         sc->sc_txbuf_held = bf;
 342
 343         return tmp;
 344 }
 345
 346 static void ath_tgt_skb_free(struct ath_softc_tgt *sc,
 347                              adf_nbuf_queue_t *head,
 348                              HTC_ENDPOINT_ID endpt)
 349 {
 350         adf_nbuf_t tskb;
 351
 352         while (adf_nbuf_queue_len(head) != 0) {
 353                 tskb = adf_nbuf_queue_remove(head);
 354                 ath_free_tx_skb(sc->tgt_htc_handle,endpt,tskb);
 355         }
 356 }
 357
 358 static void ath_buf_comp(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
 359 {
 360         ath_dma_unmap(sc, bf);
 361         ath_tgt_skb_free(sc, &bf->bf_skbhead,bf->bf_endpt);
 362         bf->bf_skb = NULL;
 363         bf->bf_node = NULL;
 364         bf = ath_buf_toggle(sc, bf, 0);
 365         if (bf != NULL) {
 366                 asf_tailq_insert_tail(&sc->sc_txbuf, bf, bf_list);
 367         }
 368 }
 369
 370 static void ath_buf_set_rate(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
 371 {
 372     struct ath_hal *ah = sc->sc_ah;
 373     const HAL_RATE_TABLE *rt;
 374     struct ath_tx_desc *ds = bf->bf_desc;
 375     HAL_11N_RATE_SERIES series[4];
 376     a_int32_t i, flags;
 377     a_uint8_t rix, cix, rtsctsrate;
 378     a_int32_t prot_mode = AH_FALSE;
 379
 380     rt = sc->sc_currates;
 381     rix = bf->bf_rcs[0].rix;
 382     flags = (bf->bf_flags & (HAL_TXDESC_RTSENA | HAL_TXDESC_CTSENA));
 383     cix = rt->info[sc->sc_protrix].controlRate;
 384
 385     if (bf->bf_protmode != IEEE80211_PROT_NONE &&
 386         (rt->info[rix].phy == IEEE80211_T_OFDM ||
 387          rt->info[rix].phy == IEEE80211_T_HT) &&
 388         (bf->bf_flags & HAL_TXDESC_NOACK) == 0) {
 389             cix = rt->info[sc->sc_protrix].controlRate;
 390             prot_mode = AH_TRUE;
 391     } else {
 392             if (ath_hal_getcapability(ah, HAL_CAP_HT) && (!bf->bf_ismcast))
 393                     flags = HAL_TXDESC_RTSENA;
 394
 395             for (i = 4; i--;) {
 396                     if (bf->bf_rcs[i].tries) {
 397                             cix = rt->info[bf->bf_rcs[i].rix].controlRate;
 398                             break;
 399                     }
 400
 401             }
 402     }
 403
 404     adf_os_mem_set(series, 0, sizeof(HAL_11N_RATE_SERIES) * 4);
 405
 406     for (i = 0; i < 4; i++) {
 407             if (!bf->bf_rcs[i].tries)
 408                     continue;
 409
 410             rix = bf->bf_rcs[i].rix;
 411
 412             series[i].Rate = rt->info[rix].rateCode |
 413                     (bf->bf_shpream ? rt->info[rix].shortPreamble : 0);
 414
 415             series[i].Tries = bf->bf_rcs[i].tries;
 416 #ifdef MAGPIE_MERLIN
 417             series[i].RateFlags = ((bf->bf_rcs[i].flags & ATH_RC_RTSCTS_FLAG) ?
 418                                    HAL_RATESERIES_RTS_CTS : 0 ) |
 419                     ((bf->bf_rcs[i].flags & ATH_RC_CW40_FLAG) ?
 420                      HAL_RATESERIES_2040 : 0 ) |
 421                     ((bf->bf_rcs[i].flags & ATH_RC_HT40_SGI_FLAG) ?
 422                      HAL_RATESERIES_HALFGI : 0 ) |
 423                     ((bf->bf_rcs[i].flags & ATH_RC_TX_STBC_FLAG) ?
 424                      HAL_RATESERIES_STBC: 0);
 425 #else
 426             series[i].RateFlags = ((bf->bf_rcs[i].flags & ATH_RC_RTSCTS_FLAG) ?
 427                                    HAL_RATESERIES_RTS_CTS : 0 ) |
 428                     ((bf->bf_rcs[i].flags & ATH_RC_CW40_FLAG) ?
 429                      HAL_RATESERIES_2040 : 0 ) |
 430                     ((bf->bf_rcs[i].flags & ATH_RC_HT40_SGI_FLAG) ?
 431                      HAL_RATESERIES_HALFGI : 0 );
 432 #endif
 433             series[i].PktDuration = ath_pkt_duration(sc, rix, bf,
 434                                      (bf->bf_rcs[i].flags & ATH_RC_CW40_FLAG) != 0,
 435                                      (bf->bf_rcs[i].flags & ATH_RC_HT40_SGI_FLAG));
 436
 437             series[i].ChSel = sc->sc_ic.ic_tx_chainmask;
 438
 439             if (prot_mode)
 440                     series[i].RateFlags |= HAL_RATESERIES_RTS_CTS;
 441
 442             if (bf->bf_rcs[i].flags & ATH_RC_DS_FLAG)
 443                     series[i].RateFlags |= HAL_RATESERIES_RTS_CTS;
 444     }
 445
 446     rtsctsrate = rt->info[cix].rateCode |
 447             (bf->bf_shpream ? rt->info[cix].shortPreamble : 0);
 448
 449     ah->ah_set11nRateScenario(ds, 1,
 450                                 rtsctsrate,
 451                                 series, 4,
 452                                 flags);
 453 }
 454
 455 static void ath_tgt_rate_findrate(struct ath_softc_tgt *sc,
 456                                   struct ath_node_target *an,
 457                                   a_int32_t shortPreamble,
 458                                   size_t frameLen,
 459                                   a_int32_t numTries,
 460                                   a_int32_t numRates,
 461                                   a_int32_t stepDnInc,
 462                                   a_uint32_t rcflag,
 463                                   struct ath_rc_series series[],
 464                                   a_int32_t *isProbe)
 465 {
 466         ath_rate_findrate(sc, an, 1, frameLen, 10, 4, 1,
 467                           ATH_RC_PROBE_ALLOWED, series, isProbe);
 468 }
 469
 470 static void owl_tgt_tid_init(struct ath_atx_tid *tid)
 471 {
 472         int i;
 473
 474         tid->seq_start  = tid->seq_next = 0;
 475         tid->baw_size   = WME_MAX_BA;
 476         tid->baw_head   = tid->baw_tail = 0;
 477         tid->paused     = 0;
 478         tid->flag       = 0;
 479         tid->sched      = AH_FALSE;
 480
 481         asf_tailq_init(&tid->buf_q);
 482
 483         for (i = 0; i < ATH_TID_MAX_BUFS; i++) {
 484                 TX_BUF_BITMAP_CLR(tid->tx_buf_bitmap, i);
 485         }
 486 }
 487
 488 static void owl_tgt_tid_cleanup(struct ath_softc_tgt *sc,
 489                                 struct ath_atx_tid *tid)
 490 {
 491         tid->incomp--;
 492         if (tid->incomp) {
 493                 return;
 494         }
 495
 496         tid->flag &= ~TID_CLEANUP_INPROGRES;
 497
 498         if (tid->flag & TID_REINITIALIZE) {
 499                 adf_os_print("TID REINIT DONE for tid %p\n", tid);
 500                 tid->flag  &= ~TID_REINITIALIZE;
 501                 owl_tgt_tid_init(tid);
 502         } else {
 503                 ath_aggr_resume_tid(sc, tid);
 504         }
 505 }
 506
 507 void owl_tgt_node_init(struct ath_node_target * an)
 508 {
 509         struct ath_atx_tid *tid;
 510         int tidno;
 511
 512         for (tidno = 0, tid = &an->tid[tidno]; tidno < WME_NUM_TID;tidno++, tid++) {
 513                 tid->tidno = tidno;
 514                 tid->an = an;
 515
 516                 if ( tid->flag & TID_CLEANUP_INPROGRES ) {
 517                         tid->flag |= TID_REINITIALIZE;
 518                         adf_os_print("tid[%p]->incomp is not 0: %d\n",
 519                                      tid, tid->incomp);
 520                 } else {
 521                         owl_tgt_tid_init(tid);
 522                 }
 523         }
 524 }
 525
 526 void ath_tx_status_clear(struct ath_softc_tgt *sc)
 527 {
 528         int i;
 529
 530         for (i = 0; i < 2; i++) {
 531                 sc->tx_status[i].cnt = 0;
 532         }
 533 }
 534
 535 static WMI_TXSTATUS_EVENT *ath_tx_status_get(struct ath_softc_tgt *sc)
 536 {
 537         WMI_TXSTATUS_EVENT *txs = NULL;
 538         int i;
 539
 540         for (i = 0; i < 2; i++) {
 541                 if (sc->tx_status[i].cnt < HTC_MAX_TX_STATUS) {
 542                         txs = &sc->tx_status[i];
 543                         break;
 544                 }
 545         }
 546
 547         return txs;
 548 }
 549
 550 void ath_tx_status_update(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
 551 {
 552         struct ath_tx_desc *ds = bf->bf_lastds;
 553         WMI_TXSTATUS_EVENT *txs;
 554
 555         if (sc->sc_tx_draining)
 556                 return;
 557
 558         txs = ath_tx_status_get(sc);
 559         if (txs == NULL)
 560                 return;
 561
 562         txs->txstatus[txs->cnt].ts_flags = 0;
 563
 564         txs->txstatus[txs->cnt].cookie = bf->bf_cookie;
 565         txs->txstatus[txs->cnt].ts_rate = SM(bf->bf_endpt, ATH9K_HTC_TXSTAT_EPID);
 566
 567         if (ds->ds_txstat.ts_status & HAL_TXERR_FILT)
 568                 txs->txstatus[txs->cnt].ts_flags |= ATH9K_HTC_TXSTAT_FILT;
 569
 570         if (!(ds->ds_txstat.ts_status & HAL_TXERR_XRETRY) &&
 571             !(ds->ds_txstat.ts_status & HAL_TXERR_FIFO) &&
 572             !(ds->ds_txstat.ts_status & HAL_TXERR_TIMER_EXPIRED) &&
 573             !(ds->ds_txstat.ts_status & HAL_TXERR_FILT))
 574                 txs->txstatus[txs->cnt].ts_flags |= ATH9K_HTC_TXSTAT_ACK;
 575
 576         ath_tx_status_update_rate(sc, bf->bf_rcs, ds->ds_txstat.ts_rate, txs);
 577
 578         txs->cnt++;
 579 }
 580
 581 void ath_tx_status_update_aggr(struct ath_softc_tgt *sc, struct ath_tx_buf *bf,
 582                                struct ath_tx_desc *ds, struct ath_rc_series rcs[],
 583                                int txok)
 584 {
 585         WMI_TXSTATUS_EVENT *txs;
 586
 587         if (sc->sc_tx_draining)
 588                 return;
 589
 590         txs = ath_tx_status_get(sc);
 591         if (txs == NULL)
 592                 return;
 593
 594         txs->txstatus[txs->cnt].cookie = bf->bf_cookie;
 595         txs->txstatus[txs->cnt].ts_rate = SM(bf->bf_endpt, ATH9K_HTC_TXSTAT_EPID);
 596
 597         if (txok)
 598                 txs->txstatus[txs->cnt].ts_flags |= ATH9K_HTC_TXSTAT_ACK;
 599
 600         if (rcs)
 601                 ath_tx_status_update_rate(sc, rcs, ds->ds_txstat.ts_rate, txs);
 602
 603         txs->cnt++;
 604 }
 605
 606 void ath_tx_status_send(struct ath_softc_tgt *sc)
 607 {
 608         int i;
 609
 610         if (sc->sc_tx_draining)
 611                 return;
 612
 613         for (i = 0; i < 2; i++) {
 614                 if (sc->tx_status[i].cnt) {
 615                         wmi_event(sc->tgt_wmi_handle, WMI_TXSTATUS_EVENTID,
 616                                   &sc->tx_status[i], sizeof(WMI_TXSTATUS_EVENT));
 617                         /* FIXME: Handle failures. */
 618                         sc->tx_status[i].cnt = 0;
 619                 }
 620         }
 621 }
 622
 623 static void owltgt_tx_process_cabq(struct ath_softc_tgt *sc, struct ath_txq *txq)
 624 {
 625         struct ath_hal *ah = sc->sc_ah;
 626         ah->ah_setInterrupts(ah, sc->sc_imask & ~HAL_INT_SWBA);
 627         owltgt_tx_processq(sc, txq, OWL_TXQ_ACTIVE);
 628         ah->ah_setInterrupts(ah, sc->sc_imask);
 629 }
 630
 631 void owl_tgt_tx_tasklet(TQUEUE_ARG data)
 632 {
 633         struct ath_softc_tgt *sc = (struct ath_softc_tgt *)data;
 634         a_int32_t i;
 635         struct ath_txq *txq;
 636
 637         ath_tx_status_clear(sc);
 638
 639         for (i = 0; i < (HAL_NUM_TX_QUEUES - 6); i++) {
 640                 txq = ATH_TXQ(sc, i);
 641
 642                 if (ATH_TXQ_SETUP(sc, i)) {
 643                         if (txq == sc->sc_cabq)
 644                                 owltgt_tx_process_cabq(sc, txq);
 645                         else
 646                                 owltgt_tx_processq(sc, txq, OWL_TXQ_ACTIVE);
 647                 }
 648         }
 649
 650         ath_tx_status_send(sc);
 651 }
 652
 653 void owltgt_tx_processq(struct ath_softc_tgt *sc, struct ath_txq *txq,
 654                         owl_txq_state_t txqstate)
 655 {
 656         struct ath_tx_buf *bf;
 657         struct ath_tx_desc *ds;
 658         struct ath_hal *ah = sc->sc_ah;
 659         HAL_STATUS status;
 660
 661         for (;;) {
 662                 if (asf_tailq_empty(&txq->axq_q)) {
 663                         txq->axq_link = NULL;
 664                         txq->axq_linkbuf = NULL;
 665                         break;
 666                 }
 667
 668                 bf = asf_tailq_first(&txq->axq_q);
 669
 670                 ds = bf->bf_lastds;
 671                 status = ah->ah_procTxDesc(ah, ds);
 672
 673                 if (status == HAL_EINPROGRESS) {
 674                         if (txqstate == OWL_TXQ_ACTIVE)
 675                                 break;
 676                         else if (txqstate == OWL_TXQ_STOPPED) {
 677                                 __stats(sc, tx_stopfiltered);
 678                                 ds->ds_txstat.ts_flags  = 0;
 679                                 ds->ds_txstat.ts_status = HAL_OK;
 680                         } else {
 681                                 ds->ds_txstat.ts_flags  = HAL_TX_SW_FILTERED;
 682                         }
 683                 }
 684
 685                 ATH_TXQ_REMOVE_HEAD(txq, bf, bf_list);
 686                 if ((asf_tailq_empty(&txq->axq_q))) {
 687                         __stats(sc, tx_qnull);
 688                         txq->axq_link = NULL;
 689                         txq->axq_linkbuf = NULL;
 690                 }
 691
 692                 if (bf->bf_comp) {
 693                         bf->bf_comp(sc, bf);
 694                 } else {
 695                         ath_tx_status_update(sc, bf);
 696                         ath_buf_comp(sc, bf);
 697                 }
 698
 699                 if (txqstate == OWL_TXQ_ACTIVE) {
 700                         ath_tgt_txq_schedule(sc, txq);
 701                 }
 702         }
 703 }
 704
 705 static struct ieee80211_frame* ATH_SKB2_WH(adf_nbuf_t skb)
 706 {
 707         a_uint8_t *anbdata;
 708         a_uint32_t anblen;
 709
 710         adf_nbuf_peek_header(skb, &anbdata, &anblen);
 711         return((struct ieee80211_frame *)anbdata);
 712 }
 713
 714 void
 715 ath_tgt_tid_drain(struct ath_softc_tgt *sc, struct ath_atx_tid *tid)
 716 {
 717         struct ath_tx_buf *bf;
 718
 719         while (!asf_tailq_empty(&tid->buf_q)) {
 720                 TAILQ_DEQ(&tid->buf_q, bf, bf_list);
 721                 ath_tx_freebuf(sc, bf);
 722         }
 723
 724         tid->seq_next = tid->seq_start;
 725         tid->baw_tail = tid->baw_head;
 726 }
 727
 728 static void ath_tgt_tx_comp_normal(struct ath_softc_tgt *sc,
 729                                    struct ath_tx_buf *bf)
 730 {
 731         struct ath_node_target *an = ATH_NODE_TARGET(bf->bf_node);
 732         ath_atx_tid_t *tid = ATH_AN_2_TID(an, bf->bf_tidno);
 733
 734         if (tid->flag & TID_CLEANUP_INPROGRES) {
 735                 owl_tgt_tid_cleanup(sc, tid);
 736         }
 737
 738         if (bf->bf_node) {
 739                 ath_tx_uc_comp(sc, bf);
 740         }
 741
 742         ath_tx_freebuf(sc, bf);
 743 }
 744
 745 static struct ieee80211_node_target * ath_tgt_find_node(struct ath_softc_tgt *sc,
 746                                                         a_int32_t node_index)
 747 {
 748         struct ath_node_target *an;
 749         struct ieee80211_node_target *ni;
 750
 751         if (node_index > TARGET_NODE_MAX)
 752                 return NULL;
 753
 754         an = &sc->sc_sta[node_index];
 755         ni = &an->ni;
 756
 757         if (an->an_valid) {
 758                 if (ni->ni_vap == NULL) {
 759                         return NULL;
 760                 }
 761                 return  ni;
 762         }
 763
 764         return NULL;
 765 }
 766
 767 static struct ath_tx_buf* ath_tx_buf_alloc(struct ath_softc_tgt *sc)
 768 {
 769         struct ath_tx_buf *bf = NULL;
 770
 771         bf = asf_tailq_first(&sc->sc_txbuf);
 772         if (bf !=  NULL) {
 773                 adf_os_mem_set(&bf->bf_state, 0, sizeof(struct ath_buf_state));
 774                 asf_tailq_remove(&sc->sc_txbuf, bf, bf_list);
 775         } else {
 776                 adf_os_assert(0);
 777         }
 778
 779         return  bf;
 780 }
 781
 782 struct ath_tx_buf* ath_tgt_tx_prepare(struct ath_softc_tgt *sc,
 783                                    adf_nbuf_t skb, ath_data_hdr_t *dh)
 784 {
 785         struct ath_tx_buf *bf;
 786         struct ieee80211_node_target *ni;
 787         struct ath_atx_tid *tid;
 788
 789         ni = ath_tgt_find_node(sc, dh->ni_index);
 790         if (ni == NULL)
 791                 return NULL;
 792
 793         tid = ATH_AN_2_TID(ATH_NODE_TARGET(ni), dh->tidno);
 794         if (tid->flag & TID_REINITIALIZE) {
 795                 adf_os_print("drop frame due to TID reinit\n");
 796                 return NULL;
 797         }
 798
 799         bf = ath_tx_buf_alloc(sc);
 800         if (!bf) {
 801                 __stats(sc, tx_nobufs);
 802                 return NULL;
 803         }
 804
 805         bf->bf_tidno = dh->tidno;
 806         bf->bf_txq = TID_TO_ACTXQ(bf->bf_tidno);
 807         bf->bf_keytype = dh->keytype;
 808         bf->bf_keyix = dh->keyix;
 809         bf->bf_protmode = dh->flags & (IEEE80211_PROT_RTSCTS | IEEE80211_PROT_CTSONLY);
 810         bf->bf_node = ni;
 811
 812         adf_nbuf_queue_add(&bf->bf_skbhead, skb);
 813         skb = adf_nbuf_queue_first(&(bf->bf_skbhead));
 814
 815         if (adf_nbuf_queue_len(&(bf->bf_skbhead)) == 0) {
 816                 __stats(sc, tx_noskbs);
 817                 return NULL;
 818         }
 819
 820         adf_os_assert(skb);
 821
 822         bf->bf_skb = skb;
 823
 824         ath_tgt_txbuf_setup(sc, bf, dh);
 825         ath_dma_map(sc, bf);
 826         ath_tx_tgt_setds(sc, bf);
 827
 828         return bf;
 829 }
 830
 831 static void ath_tgt_tx_seqno_normal(struct ath_tx_buf *bf)
 832 {
 833         struct ieee80211_node_target *ni = bf->bf_node;
 834         struct ath_node_target *an = ATH_NODE_TARGET(ni);
 835         struct ieee80211_frame *wh = ATH_SKB_2_WH(bf->bf_skb);
 836         struct ath_atx_tid *tid = ATH_AN_2_TID(an, bf->bf_tidno);
 837
 838         u_int8_t fragno = (wh->i_seq[0] & 0xf);
 839
 840         INCR(ni->ni_txseqmgmt, IEEE80211_SEQ_MAX);
 841
 842         bf->bf_seqno = (tid->seq_next << IEEE80211_SEQ_SEQ_SHIFT);
 843
 844         *(u_int16_t *)wh->i_seq = adf_os_cpu_to_le16(bf->bf_seqno);
 845         wh->i_seq[0] |= fragno;
 846
 847         if (!(wh->i_fc[1] & IEEE80211_FC1_MORE_FRAG))
 848                 INCR(tid->seq_next, IEEE80211_SEQ_MAX);
 849 }
 850
 851 static a_int32_t ath_key_setup(struct ieee80211_node_target *ni,
 852                                struct ath_tx_buf *bf)
 853 {
 854         struct ieee80211_frame *wh = ATH_SKB_2_WH(bf->bf_skb);
 855
 856         if (!(wh->i_fc[1] & IEEE80211_FC1_WEP)) {
 857                 bf->bf_keytype = HAL_KEY_TYPE_CLEAR;
 858                 bf->bf_keyix = HAL_TXKEYIX_INVALID;
 859                 return 0;
 860         }
 861
 862         switch (bf->bf_keytype) {
 863         case HAL_KEY_TYPE_WEP:
 864                 bf->bf_pktlen += IEEE80211_WEP_ICVLEN;
 865                 break;
 866         case HAL_KEY_TYPE_AES:
 867                 bf->bf_pktlen += IEEE80211_WEP_MICLEN;
 868                 break;
 869         case HAL_KEY_TYPE_TKIP:
 870                 bf->bf_pktlen += IEEE80211_WEP_ICVLEN;
 871                 break;
 872         default:
 873                 break;
 874         }
 875
 876         if (bf->bf_keytype == HAL_KEY_TYPE_AES ||
 877             bf->bf_keytype == HAL_KEY_TYPE_TKIP)
 878                 ieee80211_tgt_crypto_encap(wh, ni, bf->bf_keytype);
 879
 880         return 0;
 881 }
 882
 883 static void ath_tgt_txq_add_ucast(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
 884 {
 885         struct ath_hal *ah = sc->sc_ah;
 886         struct ath_txq *txq;
 887         HAL_STATUS status;
 888         volatile a_int32_t txe_val;
 889
 890         adf_os_assert(bf);
 891
 892         txq = bf->bf_txq;
 893
 894         status = ah->ah_procTxDesc(ah, bf->bf_lastds);
 895
 896         ATH_TXQ_INSERT_TAIL(txq, bf, bf_list);
 897
 898         if (txq->axq_link == NULL) {
 899                 ah->ah_setTxDP(ah, txq->axq_qnum, ATH_BUF_GET_DESC_PHY_ADDR(bf));
 900         } else {
 901                 *txq->axq_link = ATH_BUF_GET_DESC_PHY_ADDR(bf);
 902
 903                 txe_val = ioread32_mac(0x0840);
 904                 if (!(txe_val & (1<< txq->axq_qnum)))
 905                         ah->ah_setTxDP(ah, txq->axq_qnum, ATH_BUF_GET_DESC_PHY_ADDR(bf));
 906         }
 907
 908         txq->axq_link = &bf->bf_lastds->ds_link;
 909         ah->ah_startTxDma(ah, txq->axq_qnum);
 910 }
 911
 912 static a_int32_t ath_tgt_txbuf_setup(struct ath_softc_tgt *sc,
 913                                      struct ath_tx_buf *bf,
 914                                      ath_data_hdr_t *dh)
 915
 916 {
 917         struct ieee80211_frame *wh = ATH_SKB2_WH(bf->bf_skb);
 918         a_int32_t retval;
 919         a_uint32_t flags = adf_os_ntohl(dh->flags);
 920
 921         ath_tgt_tx_seqno_normal(bf);
 922
 923         bf->bf_txq_add  = ath_tgt_txq_add_ucast;
 924         bf->bf_hdrlen   = ieee80211_anyhdrsize(wh);
 925         bf->bf_pktlen   = ath_get_pktlen(bf, bf->bf_hdrlen);
 926         bf->bf_ismcast  = IEEE80211_IS_MULTICAST(wh->i_addr1);
 927
 928         if ((retval = ath_key_setup(bf->bf_node, bf)) < 0)
 929                 return retval;
 930
 931         if (flags & ATH_SHORT_PREAMBLE)
 932                 bf->bf_shpream = AH_TRUE;
 933         else
 934                 bf->bf_shpream = AH_FALSE;
 935
 936         bf->bf_flags = HAL_TXDESC_CLRDMASK;
 937         bf->bf_atype = HAL_PKT_TYPE_NORMAL;
 938
 939         return 0;
 940 }
 941
 942 static a_int32_t
 943 ath_get_pktlen(struct ath_tx_buf *bf, a_int32_t hdrlen)
 944 {
 945         adf_nbuf_t skb = bf->bf_skb;
 946         a_int32_t pktlen;
 947
 948         skb = adf_nbuf_queue_first(&bf->bf_skbhead);
 949         pktlen = adf_nbuf_len(skb);
 950
 951         pktlen -= (hdrlen & 3);
 952         pktlen += IEEE80211_CRC_LEN;
 953
 954         return pktlen;
 955 }
 956
 957 void
 958 ath_tgt_tx_send_normal(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
 959 {
 960         struct ath_node_target *an = ATH_NODE_TARGET(bf->bf_node);
 961         struct ath_rc_series rcs[4];
 962         struct ath_rc_series mrcs[4];
 963         a_int32_t shortPreamble = 0;
 964         a_int32_t isProbe = 0;
 965
 966         adf_os_mem_set(rcs, 0, sizeof(struct ath_rc_series)*4 );
 967         adf_os_mem_set(mrcs, 0, sizeof(struct ath_rc_series)*4 );
 968
 969         if (!bf->bf_ismcast) {
 970                 ath_tgt_rate_findrate(sc, an, shortPreamble,
 971                                       0, 0, 0, 0, 0,
 972                                       rcs, &isProbe);
 973                 ath_hal_memcpy(bf->bf_rcs, rcs, sizeof(rcs));
 974         } else {
 975                 mrcs[1].tries = mrcs[2].tries = mrcs[3].tries = 0;
 976                 mrcs[1].rix = mrcs[2].rix = mrcs[3].rix = 0;
 977                 mrcs[0].rix   = 0;
 978                 mrcs[0].tries = 1;
 979                 mrcs[0].flags = 0;
 980                 ath_hal_memcpy(bf->bf_rcs, mrcs, sizeof(mrcs));
 981         }
 982
 983         ath_buf_set_rate(sc, bf);
 984         bf->bf_txq_add(sc, bf);
 985 }
 986
 987 static void
 988 ath_tx_freebuf(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
 989 {
 990         a_int32_t i ;
 991         struct ath_tx_desc *bfd = NULL;
 992         struct ath_hal *ah = sc->sc_ah;
 993
 994         for (bfd = bf->bf_desc, i = 0; i < bf->bf_dmamap_info.nsegs; bfd++, i++) {
 995                 ah->ah_clr11nAggr(bfd);
 996                 ah->ah_set11nBurstDuration(bfd, 0);
 997                 ah->ah_set11nVirtualMoreFrag(bfd, 0);
 998         }
 999
1000         ath_dma_unmap(sc, bf);
1001
1002         ath_tgt_skb_free(sc, &bf->bf_skbhead,bf->bf_endpt);
1003
1004         bf->bf_skb = NULL;
1005         bf->bf_comp = NULL;
1006         bf->bf_node = NULL;
1007         bf->bf_next = NULL;
1008         bf = ath_buf_toggle(sc, bf, 0);
1009         bf->bf_retries = 0;
1010         bf->bf_isretried = 0;
1011
1012         if (bf != NULL)
1013                 asf_tailq_insert_tail(&sc->sc_txbuf, bf, bf_list);
1014 }
1015
1016 static void
1017 ath_tx_uc_comp(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
1018 {
1019         ath_tx_status_update(sc, bf);
1020         ath_update_stats(sc, bf);
1021         ath_rate_tx_complete(sc, ATH_NODE_TARGET(bf->bf_node),
1022                              bf->bf_lastds, bf->bf_rcs, 1, 0);
1023 }
1024
1025 static void
1026 ath_update_stats(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
1027 {
1028         struct ath_tx_desc *ds = bf->bf_desc;
1029         u_int32_t sr, lr;
1030
1031         if (ds->ds_txstat.ts_status == 0) {
1032                 if (ds->ds_txstat.ts_rate & HAL_TXSTAT_ALTRATE)
1033                         sc->sc_tx_stats.ast_tx_altrate++;
1034         } else {
1035                 if (ds->ds_txstat.ts_status & HAL_TXERR_XRETRY)
1036                         sc->sc_tx_stats.ast_tx_xretries++;
1037                 if (ds->ds_txstat.ts_status & HAL_TXERR_FIFO)
1038                         sc->sc_tx_stats.ast_tx_fifoerr++;
1039                 if (ds->ds_txstat.ts_status & HAL_TXERR_FILT)
1040                         sc->sc_tx_stats.ast_tx_filtered++;
1041                 if (ds->ds_txstat.ts_status & HAL_TXERR_TIMER_EXPIRED)
1042                         sc->sc_tx_stats.ast_tx_timer_exp++;
1043         }
1044         sr = ds->ds_txstat.ts_shortretry;
1045         lr = ds->ds_txstat.ts_longretry;
1046         sc->sc_tx_stats.ast_tx_shortretry += sr;
1047         sc->sc_tx_stats.ast_tx_longretry += lr;
1048 }
1049
1050 void
1051 ath_tgt_send_mgt(struct ath_softc_tgt *sc,adf_nbuf_t hdr_buf, adf_nbuf_t skb,
1052                  HTC_ENDPOINT_ID endpt)
1053 {
1054         struct ieee80211_node_target *ni;
1055         struct ieee80211vap_target *vap;
1056         struct ath_vap_target *avp;
1057         struct ath_hal *ah = sc->sc_ah;
1058         a_uint8_t rix, txrate, ctsrate, cix = 0xff, *data;
1059         a_uint32_t subtype, flags, ctsduration;
1060         a_int32_t i, iswep, ismcast, hdrlen, pktlen, try0, len;
1061         struct ath_tx_desc *ds=NULL;
1062         struct ath_txq *txq=NULL;
1063         struct ath_tx_buf *bf;
1064         HAL_PKT_TYPE atype;
1065         const HAL_RATE_TABLE *rt;
1066         HAL_BOOL shortPreamble;
1067         struct ieee80211_frame *wh;
1068         struct ath_rc_series rcs[4];
1069         HAL_11N_RATE_SERIES series[4];
1070         ath_mgt_hdr_t *mh;
1071         a_int8_t keyix;
1072
1073         if (!hdr_buf) {
1074                 adf_nbuf_peek_header(skb, &data, &len);
1075                 adf_nbuf_pull_head(skb, sizeof(ath_mgt_hdr_t));
1076         } else {
1077                 adf_nbuf_peek_header(hdr_buf, &data, &len);
1078         }
1079
1080         adf_os_assert(len >= sizeof(ath_mgt_hdr_t));
1081
1082         mh = (ath_mgt_hdr_t *)data;
1083         adf_nbuf_peek_header(skb, &data, &len);
1084         wh = (struct ieee80211_frame *)data;
1085
1086         adf_os_mem_set(rcs, 0, sizeof(struct ath_rc_series)*4);
1087         adf_os_mem_set(series, 0, sizeof(HAL_11N_RATE_SERIES)*4);
1088
1089         bf = asf_tailq_first(&sc->sc_txbuf);
1090         if (!bf)
1091                 goto fail;
1092
1093         asf_tailq_remove(&sc->sc_txbuf, bf, bf_list);
1094
1095         ni = ath_tgt_find_node(sc, mh->ni_index);
1096         if (!ni)
1097                 goto fail;
1098
1099         bf->bf_endpt = endpt;
1100         bf->bf_cookie = mh->cookie;
1101         bf->bf_protmode = mh->flags & (IEEE80211_PROT_RTSCTS | IEEE80211_PROT_CTSONLY);
1102         txq = &sc->sc_txq[1];
1103         iswep = wh->i_fc[1] & IEEE80211_FC1_WEP;
1104         ismcast = IEEE80211_IS_MULTICAST(wh->i_addr1);
1105         hdrlen = ieee80211_anyhdrsize(wh);
1106         pktlen = len;
1107         keyix = HAL_TXKEYIX_INVALID;
1108         pktlen -= (hdrlen & 3);
1109         pktlen += IEEE80211_CRC_LEN;
1110
1111         if (iswep)
1112                 keyix = mh->keyix;
1113
1114         adf_nbuf_map(sc->sc_dev, bf->bf_dmamap, skb, ADF_OS_DMA_TO_DEVICE);
1115
1116         bf->bf_skb = skb;
1117         adf_nbuf_queue_add(&bf->bf_skbhead, skb);
1118
1119         ds = bf->bf_desc;
1120         rt = sc->sc_currates;
1121         adf_os_assert(rt != NULL);
1122
1123         if (mh->flags == ATH_SHORT_PREAMBLE)
1124                 shortPreamble = AH_TRUE;
1125         else
1126                 shortPreamble = AH_FALSE;
1127
1128         flags = HAL_TXDESC_CLRDMASK;
1129
1130         switch (wh->i_fc[0] & IEEE80211_FC0_TYPE_MASK) {
1131         case IEEE80211_FC0_TYPE_MGT:
1132                 subtype = wh->i_fc[0] & IEEE80211_FC0_SUBTYPE_MASK;
1133
1134                 if (subtype == IEEE80211_FC0_SUBTYPE_PROBE_RESP)
1135                         atype = HAL_PKT_TYPE_PROBE_RESP;
1136                 else if (subtype == IEEE80211_FC0_SUBTYPE_ATIM)
1137                         atype = HAL_PKT_TYPE_ATIM;
1138                 else
1139                         atype = HAL_PKT_TYPE_NORMAL;
1140
1141                 break;
1142         default:
1143                 atype = HAL_PKT_TYPE_NORMAL;
1144                 break;
1145         }
1146
1147         avp = &sc->sc_vap[mh->vap_index];
1148
1149         rcs[0].rix = ath_get_minrateidx(sc, avp);
1150         rcs[0].tries = ATH_TXMAXTRY;
1151         rcs[0].flags = 0;
1152
1153         adf_os_mem_copy(bf->bf_rcs, rcs, sizeof(rcs));
1154         rix = rcs[0].rix;
1155         try0 = rcs[0].tries;
1156         txrate = rt->info[rix].rateCode;
1157
1158         if (shortPreamble){
1159                 txrate |= rt->info[rix].shortPreamble;
1160         }
1161
1162         vap = ni->ni_vap;
1163         bf->bf_node = ni;
1164
1165         if (ismcast) {
1166                 flags |= HAL_TXDESC_NOACK;
1167                 try0 = 1;
1168         } else if (pktlen > vap->iv_rtsthreshold) {
1169                 flags |= HAL_TXDESC_RTSENA;
1170                 cix = rt->info[rix].controlRate;
1171         }
1172
1173         if ((bf->bf_protmode != IEEE80211_PROT_NONE) &&
1174             rt->info[rix].phy == IEEE80211_T_OFDM &&
1175             (flags & HAL_TXDESC_NOACK) == 0) {
1176                 cix = rt->info[sc->sc_protrix].controlRate;
1177                 sc->sc_tx_stats.ast_tx_protect++;
1178         }
1179
1180         *(a_uint16_t *)&wh->i_seq[0] =  adf_os_cpu_to_le16(ni->ni_txseqmgmt <<
1181                                                            IEEE80211_SEQ_SEQ_SHIFT);
1182         INCR(ni->ni_txseqmgmt, IEEE80211_SEQ_MAX);
1183
1184         ctsduration = 0;
1185         if (flags & (HAL_TXDESC_RTSENA|HAL_TXDESC_CTSENA)) {
1186                 adf_os_assert(cix != 0xff);
1187                 ctsrate = rt->info[cix].rateCode;
1188                 if (shortPreamble) {
1189                         ctsrate |= rt->info[cix].shortPreamble;
1190                         if (flags & HAL_TXDESC_RTSENA)      /* SIFS + CTS */
1191                                 ctsduration += rt->info[cix].spAckDuration;
1192                         if ((flags & HAL_TXDESC_NOACK) == 0)    /* SIFS + ACK */
1193                                 ctsduration += rt->info[cix].spAckDuration;
1194                 } else {
1195                         if (flags & HAL_TXDESC_RTSENA)      /* SIFS + CTS */
1196                                 ctsduration += rt->info[cix].lpAckDuration;
1197                         if ((flags & HAL_TXDESC_NOACK) == 0)    /* SIFS + ACK */
1198                                 ctsduration += rt->info[cix].lpAckDuration;
1199                 }
1200                 ctsduration += ath_hal_computetxtime(ah,
1201                                                      rt, pktlen, rix, shortPreamble);
1202                 try0 = 1;
1203         } else
1204                 ctsrate = 0;
1205
1206         flags |= HAL_TXDESC_INTREQ;
1207
1208         ah->ah_setupTxDesc(ds
1209                             , pktlen
1210                             , hdrlen
1211                             , atype
1212                             , 60
1213                             , txrate, try0
1214                             , keyix
1215                             , flags
1216                             , ctsrate
1217                             , ctsduration);
1218
1219         bf->bf_flags = flags;
1220
1221         /*
1222          * Set key type in tx desc while sending the encrypted challenge to AP
1223          * in Auth frame 3 of Shared Authentication, owl needs this.
1224          */
1225         if (iswep && (keyix != HAL_TXKEYIX_INVALID) &&
1226                         (wh->i_fc[0] & IEEE80211_FC0_SUBTYPE_MASK) == IEEE80211_FC0_SUBTYPE_AUTH)
1227                 ah->ah_fillKeyTxDesc(ds, mh->keytype);
1228
1229         ath_filltxdesc(sc, bf);
1230
1231         for (i=0; i<4; i++) {
1232                 series[i].Tries = 2;
1233                 series[i].Rate = txrate;
1234                 series[i].ChSel = sc->sc_ic.ic_tx_chainmask;
1235                 series[i].RateFlags = 0;
1236         }
1237         ah->ah_set11nRateScenario(ds, 0, ctsrate, series, 4, 0);
1238         ath_tgt_txqaddbuf(sc, txq, bf, bf->bf_lastds);
1239
1240         return;
1241 fail:
1242         HTC_ReturnBuffers(sc->tgt_htc_handle, endpt, skb);
1243         return;
1244 }
1245
1246 static void
1247 ath_tgt_txqaddbuf(struct ath_softc_tgt *sc,
1248                   struct ath_txq *txq, struct ath_tx_buf *bf,
1249                   struct ath_tx_desc *lastds)
1250 {
1251         struct ath_hal *ah = sc->sc_ah;
1252
1253         ATH_TXQ_INSERT_TAIL(txq, bf, bf_list);
1254
1255         if (txq->axq_link == NULL) {
1256                 ah->ah_setTxDP(ah, txq->axq_qnum, ATH_BUF_GET_DESC_PHY_ADDR(bf));
1257         } else {
1258                 *txq->axq_link = ATH_BUF_GET_DESC_PHY_ADDR(bf);
1259         }
1260
1261         txq->axq_link = &lastds->ds_link;
1262         ah->ah_startTxDma(ah, txq->axq_qnum);
1263 }
1264
1265 void ath_tgt_handle_normal(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
1266 {
1267         ath_atx_tid_t *tid;
1268         struct ath_node_target *an;
1269
1270         an = (struct ath_node_target *)bf->bf_node;
1271         adf_os_assert(an);
1272
1273         tid = &an->tid[bf->bf_tidno];
1274         adf_os_assert(tid);
1275
1276         bf->bf_comp = ath_tgt_tx_comp_normal;
1277         INCR(tid->seq_start, IEEE80211_SEQ_MAX);
1278         ath_tgt_tx_send_normal(sc, bf);
1279 }
1280
1281 static void
1282 ath_tgt_tx_enqueue(struct ath_txq *txq, struct ath_atx_tid  *tid)
1283 {
1284         if (tid->paused)
1285                 return;
1286
1287         if (tid->sched)
1288                 return;
1289
1290         tid->sched = AH_TRUE;
1291         asf_tailq_insert_tail(&txq->axq_tidq, tid, tid_qelem);
1292 }
1293
1294 static void
1295 ath_tgt_txq_schedule(struct ath_softc_tgt *sc, struct ath_txq *txq)
1296 {
1297         struct ath_atx_tid  *tid;
1298         u_int8_t bdone;
1299
1300         bdone = AH_FALSE;
1301
1302         do {
1303                 TAILQ_DEQ(&txq->axq_tidq, tid, tid_qelem);
1304
1305                 if (tid == NULL)
1306                         return;
1307
1308                 tid->sched = AH_FALSE;
1309
1310                 if (tid->paused)
1311                         continue;
1312
1313                 if (!(tid->flag & TID_AGGR_ENABLED))
1314                         ath_tgt_tx_sched_normal(sc,tid);
1315                 else
1316                         ath_tgt_tx_sched_aggr(sc,tid);
1317
1318                 bdone = AH_TRUE;
1319
1320                 if (!asf_tailq_empty(&tid->buf_q)) {
1321                         ath_tgt_tx_enqueue(txq, tid);
1322                 }
1323
1324         } while (!asf_tailq_empty(&txq->axq_tidq) && !bdone);
1325 }
1326
1327 void
1328 ath_tgt_handle_aggr(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
1329 {
1330         ath_atx_tid_t *tid;
1331         struct ath_node_target *an;
1332         struct ath_txq *txq = bf->bf_txq;
1333         a_bool_t queue_frame, within_baw;
1334
1335         an = (struct ath_node_target *)bf->bf_node;
1336         adf_os_assert(an);
1337
1338         tid = &an->tid[bf->bf_tidno];
1339         adf_os_assert(tid);
1340
1341         bf->bf_comp = ath_tgt_tx_comp_aggr;
1342
1343         within_baw = BAW_WITHIN(tid->seq_start, tid->baw_size,
1344                                 SEQNO_FROM_BF_SEQNO(bf->bf_seqno));
1345
1346         queue_frame = ( (txq->axq_depth >= ATH_AGGR_MIN_QDEPTH) ||
1347                         (!asf_tailq_empty(&tid->buf_q)) ||
1348                         (tid->paused) || (!within_baw) );
1349
1350         if (queue_frame) {
1351                 asf_tailq_insert_tail(&tid->buf_q, bf, bf_list);
1352                 ath_tgt_tx_enqueue(txq, tid);
1353         } else {
1354                 ath_tx_addto_baw(tid, bf);
1355                 __stats(sc, txaggr_nframes);
1356                 ath_tgt_tx_send_normal(sc, bf);
1357         }
1358 }
1359
1360 static void
1361 ath_tgt_tx_sched_normal(struct ath_softc_tgt *sc, ath_atx_tid_t *tid)
1362 {
1363         struct ath_tx_buf *bf;
1364         struct ath_txq *txq =TID_TO_ACTXQ(tid->tidno);;
1365
1366         do {
1367                 if (asf_tailq_empty(&tid->buf_q))
1368                         break;
1369
1370                 bf = asf_tailq_first(&tid->buf_q);
1371                 asf_tailq_remove(&tid->buf_q, bf, bf_list);
1372                 ath_tgt_tx_send_normal(sc, bf);
1373
1374         } while (txq->axq_depth < ATH_AGGR_MIN_QDEPTH);
1375 }
1376
1377 static void
1378 ath_tgt_tx_sched_aggr(struct ath_softc_tgt *sc, ath_atx_tid_t *tid)
1379 {
1380         struct ath_tx_buf  *bf, *bf_last;
1381         ATH_AGGR_STATUS status;
1382         ath_tx_bufhead bf_q;
1383         struct ath_txq *txq = TID_TO_ACTXQ(tid->tidno);
1384         struct ath_tx_desc *ds = NULL;
1385         struct ath_hal *ah = sc->sc_ah;
1386         int i;
1387
1388
1389         if (asf_tailq_empty(&tid->buf_q))
1390                 return;
1391
1392         do {
1393                 if (asf_tailq_empty(&tid->buf_q))
1394                         break;
1395
1396                 asf_tailq_init(&bf_q);
1397
1398                 status = ath_tgt_tx_form_aggr(sc, tid, &bf_q);
1399
1400                 if (asf_tailq_empty(&bf_q))
1401                         break;
1402
1403                 bf = asf_tailq_first(&bf_q);
1404                 bf_last = asf_tailq_last(&bf_q, ath_tx_bufhead_s);
1405
1406                 if (bf->bf_nframes == 1) {
1407
1408                         if(bf->bf_retries == 0)
1409                                 __stats(sc, txaggr_single);
1410                         bf->bf_isaggr = 0;
1411                         bf->bf_lastds = &(bf->bf_descarr[bf->bf_dmamap_info.nsegs -1]);
1412                         bf->bf_lastds->ds_link = 0;
1413                         bf->bf_next = NULL;
1414
1415                         for(ds = bf->bf_desc; ds <= bf->bf_lastds; ds++)
1416                                 ah->ah_clr11nAggr(ds);
1417
1418                         ath_buf_set_rate(sc, bf);
1419                         bf->bf_txq_add(sc, bf);
1420
1421                         continue;
1422                 }
1423
1424                 bf_last->bf_next = NULL;
1425                 bf_last->bf_lastds->ds_link = 0;
1426                 bf_last->bf_ndelim = 0;
1427
1428                 bf->bf_isaggr  = 1;
1429                 ath_buf_set_rate(sc, bf);
1430                 ah->ah_set11nAggrFirst(bf->bf_desc, bf->bf_al,
1431                                           bf->bf_ndelim);
1432                 bf->bf_lastds = bf_last->bf_lastds;
1433
1434                 for (i = 0; i < bf_last->bf_dmamap_info.nsegs; i++)
1435                         ah->ah_set11nAggrLast(&bf_last->bf_descarr[i]);
1436
1437                 if (status == ATH_AGGR_8K_LIMITED) {
1438                         adf_os_assert(0);
1439                         break;
1440                 }
1441
1442                 bf->bf_txq_add(sc, bf);
1443         } while (txq->axq_depth < ATH_AGGR_MIN_QDEPTH &&
1444                  status != ATH_TGT_AGGR_BAW_CLOSED);
1445 }
1446
1447 static u_int32_t ath_lookup_rate(struct ath_softc_tgt *sc,
1448                                  struct ath_node_target *an,
1449                                  struct ath_tx_buf *bf)
1450 {
1451         int i, prate;
1452         u_int32_t max4msframelen, frame_length;
1453         u_int16_t aggr_limit, legacy=0;
1454         const HAL_RATE_TABLE  *rt = sc->sc_currates;
1455         struct ieee80211_node_target *ieee_node = (struct ieee80211_node_target *)an;
1456
1457         if (bf->bf_ismcast) {
1458                 bf->bf_rcs[1].tries = bf->bf_rcs[2].tries = bf->bf_rcs[3].tries = 0;
1459                 bf->bf_rcs[0].rix   = 0xb;
1460                 bf->bf_rcs[0].tries = ATH_TXMAXTRY - 1;
1461                 bf->bf_rcs[0].flags = 0;
1462         } else {
1463                 ath_tgt_rate_findrate(sc, an, AH_TRUE, 0, ATH_TXMAXTRY-1, 4, 1,
1464                                       ATH_RC_PROBE_ALLOWED, bf->bf_rcs, &prate);
1465         }
1466
1467         max4msframelen = IEEE80211_AMPDU_LIMIT_MAX;
1468
1469         for (i = 0; i < 4; i++) {
1470                 if (bf->bf_rcs[i].tries) {
1471                         frame_length = bf->bf_rcs[i].max4msframelen;
1472
1473                         if (rt->info[bf->bf_rcs[i].rix].phy != IEEE80211_T_HT) {
1474                                 legacy = 1;
1475                                 break;
1476                         }
1477
1478                         max4msframelen = ATH_MIN(max4msframelen, frame_length);
1479                 }
1480         }
1481
1482         if (prate || legacy)
1483                 return 0;
1484
1485         if (sc->sc_ic.ic_enable_coex)
1486                 aggr_limit = ATH_MIN((max4msframelen*3)/8, sc->sc_ic.ic_ampdu_limit);
1487         else
1488                 aggr_limit = ATH_MIN(max4msframelen, sc->sc_ic.ic_ampdu_limit);
1489
1490         if (ieee_node->ni_maxampdu)
1491                 aggr_limit = ATH_MIN(aggr_limit, ieee_node->ni_maxampdu);
1492
1493         return aggr_limit;
1494 }
1495
1496 int ath_tgt_tx_form_aggr(struct ath_softc_tgt *sc, ath_atx_tid_t *tid,
1497                          ath_tx_bufhead *bf_q)
1498 {
1499         struct ath_tx_buf *bf_first ,*bf_prev = NULL;
1500         int nframes = 0, rl = 0;;
1501         struct ath_tx_desc *ds = NULL;
1502         struct ath_tx_buf *bf;
1503         struct ath_hal *ah = sc->sc_ah;
1504         u_int16_t aggr_limit =  (64*1024 -1), al = 0, bpad = 0, al_delta;
1505         u_int16_t h_baw = tid->baw_size/2, prev_al = 0, prev_frames = 0;
1506
1507         bf_first = asf_tailq_first(&tid->buf_q);
1508
1509         do {
1510                 bf = asf_tailq_first(&tid->buf_q);
1511                 adf_os_assert(bf);
1512
1513                 if (!BAW_WITHIN(tid->seq_start, tid->baw_size,
1514                                 SEQNO_FROM_BF_SEQNO(bf->bf_seqno))) {
1515
1516                         bf_first->bf_al= al;
1517                         bf_first->bf_nframes = nframes;
1518                         return ATH_TGT_AGGR_BAW_CLOSED;
1519                 }
1520
1521                 if (!rl) {
1522                         aggr_limit = ath_lookup_rate(sc, tid->an, bf);
1523                         rl = 1;
1524                 }
1525
1526                 al_delta = ATH_AGGR_DELIM_SZ + bf->bf_pktlen;
1527
1528                 if (nframes && (aggr_limit < (al + bpad + al_delta + prev_al))) {
1529                         bf_first->bf_al= al;
1530                         bf_first->bf_nframes = nframes;
1531                         return ATH_TGT_AGGR_LIMITED;
1532                 }
1533
1534 #ifdef PROJECT_K2
1535                 if ((nframes + prev_frames) >= ATH_MIN((h_baw), 17)) {
1536 #else
1537                 if ((nframes + prev_frames) >= ATH_MIN((h_baw), 22)) {
1538 #endif
1539                         bf_first->bf_al= al;
1540                         bf_first->bf_nframes = nframes;
1541                         return ATH_TGT_AGGR_LIMITED;
1542                 }
1543
1544                 ath_tx_addto_baw(tid, bf);
1545                 asf_tailq_remove(&tid->buf_q, bf, bf_list);
1546                 asf_tailq_insert_tail(bf_q, bf, bf_list);
1547                 nframes ++;
1548
1549                 adf_os_assert(bf);
1550
1551                 adf_os_assert(bf->bf_comp == ath_tgt_tx_comp_aggr);
1552
1553                 al += bpad + al_delta;
1554                 bf->bf_ndelim = ATH_AGGR_GET_NDELIM(bf->bf_pktlen);
1555
1556                 switch (bf->bf_keytype) {
1557                 case HAL_KEY_TYPE_AES:
1558                         bf->bf_ndelim += ATH_AGGR_ENCRYPTDELIM;
1559                         break;
1560                 case HAL_KEY_TYPE_WEP:
1561                 case HAL_KEY_TYPE_TKIP:
1562                         bf->bf_ndelim += 64;
1563                         break;
1564                 case HAL_KEY_TYPE_WAPI:
1565                         bf->bf_ndelim += 12;
1566                         break;
1567                 default:
1568                         break;
1569                 }
1570
1571                 bpad = PADBYTES(al_delta) + (bf->bf_ndelim << 2);
1572
1573                 if (bf_prev) {
1574                         bf_prev->bf_next = bf;
1575                         bf_prev->bf_lastds->ds_link = ATH_BUF_GET_DESC_PHY_ADDR(bf);
1576                 }
1577                 bf_prev = bf;
1578
1579                 for(ds = bf->bf_desc; ds <= bf->bf_lastds; ds++)
1580                         ah->ah_set11nAggrMiddle(ds, bf->bf_ndelim);
1581
1582         } while (!asf_tailq_empty(&tid->buf_q));
1583
1584         bf_first->bf_al= al;
1585         bf_first->bf_nframes = nframes;
1586
1587         return ATH_TGT_AGGR_DONE;
1588 }
1589
1590 void ath_tx_addto_baw(ath_atx_tid_t *tid, struct ath_tx_buf *bf)
1591 {
1592         int index, cindex;
1593
1594         if (bf->bf_isretried) {
1595                 return;
1596         }
1597
1598         index  = ATH_BA_INDEX(tid->seq_start, SEQNO_FROM_BF_SEQNO(bf->bf_seqno));
1599         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
1600
1601         TX_BUF_BITMAP_SET(tid->tx_buf_bitmap, cindex);
1602
1603         if (index >= ((tid->baw_tail - tid->baw_head) & (ATH_TID_MAX_BUFS - 1))) {
1604                 tid->baw_tail = cindex;
1605                 INCR(tid->baw_tail, ATH_TID_MAX_BUFS);
1606         }
1607 }
1608
1609 void ath_tgt_tx_comp_aggr(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
1610 {
1611         struct ath_node_target *an = ATH_NODE_TARGET(bf->bf_node);
1612         ath_atx_tid_t *tid = ATH_AN_2_TID(an, bf->bf_tidno);
1613         struct ath_tx_desc lastds;
1614         struct ath_tx_desc *ds = &lastds;
1615         struct ath_rc_series rcs[4];
1616         u_int16_t seq_st;
1617         u_int32_t *ba;
1618         int ba_index;
1619         int nbad = 0;
1620         int nframes = bf->bf_nframes;
1621         struct ath_tx_buf *bf_next;
1622         ath_tx_bufhead bf_q;
1623         int tx_ok = 1;
1624         struct ath_tx_buf *bar = NULL;
1625         struct ath_txq *txq;
1626
1627         txq = bf->bf_txq;
1628
1629         if (tid->flag & TID_CLEANUP_INPROGRES) {
1630                 ath_tx_comp_cleanup(sc, bf);
1631                 return;
1632         }
1633
1634         adf_os_mem_copy(ds, bf->bf_lastds, sizeof (struct ath_tx_desc));
1635         adf_os_mem_copy(rcs, bf->bf_rcs, sizeof(rcs));
1636
1637         if (ds->ds_txstat.ts_flags == HAL_TX_SW_FILTERED) {
1638                 adf_os_assert(0);
1639                 return;
1640         }
1641
1642         if (!bf->bf_isaggr) {
1643                 ath_tx_comp_unaggr(sc, bf);
1644                 return;
1645         }
1646
1647         __stats(sc, tx_compaggr);
1648
1649         asf_tailq_init(&bf_q);
1650
1651         seq_st =  ATH_DS_BA_SEQ(ds);
1652         ba     =  ATH_DS_BA_BITMAP(ds);
1653         tx_ok  =  (ATH_DS_TX_STATUS(ds) == HAL_OK);
1654
1655         if (ATH_DS_TX_STATUS(ds) & HAL_TXERR_XRETRY) {
1656                 ath_tx_comp_aggr_error(sc, bf, tid);
1657                 return;
1658         }
1659
1660         if (tx_ok && !ATH_DS_TX_BA(ds)) {
1661                 __stats(sc, txaggr_babug);
1662                 adf_os_print("BA Bug?\n");
1663                 ath_tx_comp_aggr_error(sc, bf, tid);
1664                 return;
1665         }
1666
1667         while (bf) {
1668                 ba_index = ATH_BA_INDEX(seq_st, SEQNO_FROM_BF_SEQNO(bf->bf_seqno));
1669                 bf_next  = bf->bf_next;
1670
1671                 if (tx_ok && ATH_BA_ISSET(ba, ba_index)) {
1672                         __stats(sc, txaggr_compgood);
1673                         ath_tx_update_baw(tid, SEQNO_FROM_BF_SEQNO(bf->bf_seqno));
1674                         ath_tx_status_update_aggr(sc, bf, ds, rcs, 1);
1675                         ath_tx_freebuf(sc, bf);
1676                 } else {
1677                         ath_tx_retry_subframe(sc, bf, &bf_q, &bar);
1678                         nbad ++;
1679                 }
1680                 bf = bf_next;
1681         }
1682
1683         ath_update_aggr_stats(sc, ds, nframes, nbad);
1684         ath_rate_tx_complete(sc, an, ds, rcs, nframes, nbad);
1685
1686         if (bar) {
1687                 ath_bar_tx(sc, tid, bar);
1688         }
1689
1690         if (!asf_tailq_empty(&bf_q)) {
1691                 __stats(sc, txaggr_prepends);
1692                 TAILQ_INSERTQ_HEAD(&tid->buf_q, &bf_q, bf_list);
1693                 ath_tgt_tx_enqueue(txq, tid);
1694         }
1695 }
1696
1697 static void
1698 ath_tx_comp_aggr_error(struct ath_softc_tgt *sc, struct ath_tx_buf *bf,
1699                        ath_atx_tid_t *tid)
1700 {
1701
1702
1703         struct ath_tx_desc lastds;
1704         struct ath_tx_desc *ds = &lastds;
1705         struct ath_rc_series rcs[4];
1706         struct ath_tx_buf *bar = NULL;
1707         struct ath_tx_buf *bf_next;
1708         int nframes = bf->bf_nframes;
1709         ath_tx_bufhead bf_q;
1710         struct ath_txq *txq;
1711
1712         asf_tailq_init(&bf_q);
1713         txq = bf->bf_txq;
1714
1715         adf_os_mem_copy(ds, bf->bf_lastds, sizeof (struct ath_tx_desc));
1716         adf_os_mem_copy(rcs, bf->bf_rcs, sizeof(rcs));
1717
1718         while (bf) {
1719                 bf_next = bf->bf_next;
1720                 ath_tx_retry_subframe(sc, bf, &bf_q, &bar);
1721                 bf = bf_next;
1722         }
1723
1724         ath_update_aggr_stats(sc, ds, nframes, nframes);
1725         ath_rate_tx_complete(sc, tid->an, ds, rcs, nframes, nframes);
1726
1727         if (bar) {
1728                 ath_bar_tx(sc, tid, bar);
1729         }
1730
1731         if (!asf_tailq_empty(&bf_q)) {
1732                 __stats(sc, txaggr_prepends);
1733                 TAILQ_INSERTQ_HEAD(&tid->buf_q, &bf_q, bf_list);
1734                 ath_tgt_tx_enqueue(txq, tid);
1735         }
1736 }
1737
1738 static void
1739 ath_tx_comp_cleanup(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
1740 {
1741
1742         struct ath_node_target *an = ATH_NODE_TARGET(bf->bf_node);
1743         ath_atx_tid_t *tid = ATH_AN_2_TID(an, bf->bf_tidno);
1744         struct ath_tx_desc lastds;
1745         struct ath_tx_desc *ds = &lastds;
1746         struct ath_rc_series rcs[4];
1747         u_int16_t seq_st;
1748         u_int32_t *ba;
1749         int ba_index;
1750         int nbad = 0;
1751         int nframes = bf->bf_nframes;
1752         struct ath_tx_buf *bf_next;
1753         int tx_ok = 1;
1754
1755         adf_os_mem_copy(ds, bf->bf_lastds, sizeof (struct ath_tx_desc));
1756         adf_os_mem_copy(rcs, bf->bf_rcs, sizeof(rcs));
1757
1758         seq_st = ATH_DS_BA_SEQ(ds);
1759         ba     = ATH_DS_BA_BITMAP(ds);
1760         tx_ok  = (ATH_DS_TX_STATUS(ds) == HAL_OK);
1761
1762         if (!bf->bf_isaggr) {
1763                 ath_update_stats(sc, bf);
1764
1765                 __stats(sc, tx_compunaggr);
1766
1767                 ath_tx_status_update(sc, bf);
1768
1769                 ath_tx_freebuf(sc, bf);
1770
1771                 if (tid->flag & TID_CLEANUP_INPROGRES) {
1772                         owl_tgt_tid_cleanup(sc, tid);
1773
1774                 }
1775
1776                 return;
1777         }
1778
1779         while (bf) {
1780                 ba_index = ATH_BA_INDEX(seq_st, SEQNO_FROM_BF_SEQNO(bf->bf_seqno));
1781                 bf_next  = bf->bf_next;
1782
1783                 ath_tx_status_update_aggr(sc, bf, ds, rcs, 0);
1784
1785                 ath_tx_freebuf(sc, bf);
1786
1787                 tid->incomp--;
1788                 if (!tid->incomp) {
1789                         tid->flag  &= ~TID_CLEANUP_INPROGRES;
1790                         ath_aggr_resume_tid(sc, tid);
1791                         break;
1792                 }
1793
1794                 bf = bf_next;
1795         }
1796
1797         ath_update_aggr_stats(sc, ds, nframes, nbad);
1798         ath_rate_tx_complete(sc, an, ds, rcs, nframes, nbad);
1799 }
1800
1801 static void
1802 ath_tx_retry_subframe(struct ath_softc_tgt *sc, struct ath_tx_buf *bf,
1803                       ath_tx_bufhead *bf_q, struct ath_tx_buf **bar)
1804 {
1805
1806         struct ath_node_target *an = ATH_NODE_TARGET(bf->bf_node);
1807         ath_atx_tid_t *tid = ATH_AN_2_TID(an, bf->bf_tidno);
1808         struct ath_tx_desc *ds = NULL;
1809         struct ath_hal *ah = sc->sc_ah;
1810         int i = 0;
1811
1812         __stats(sc, txaggr_compretries);
1813
1814         for(ds = bf->bf_desc, i = 0; i < bf->bf_dmamap_info.nsegs; ds++, i++) {
1815                 ah->ah_clr11nAggr(ds);
1816                 ah->ah_set11nBurstDuration(ds, 0);
1817                 ah->ah_set11nVirtualMoreFrag(ds, 0);
1818         }
1819
1820         if (bf->bf_retries >= OWLMAX_RETRIES) {
1821                 __stats(sc, txaggr_xretries);
1822                 ath_tx_update_baw(tid, SEQNO_FROM_BF_SEQNO(bf->bf_seqno));
1823                 ath_tx_status_update_aggr(sc, bf, bf->bf_lastds, NULL, 0);
1824
1825                 if (!*bar)
1826                         *bar = bf;
1827                 else
1828                         ath_tx_freebuf(sc, bf);
1829                 return;
1830         }
1831
1832         if (!bf->bf_next) {
1833                 __stats(sc, txaggr_errlast);
1834                 bf = ath_buf_toggle(sc, bf, 1);
1835         } else
1836                 bf->bf_lastds = &(bf->bf_descarr[bf->bf_dmamap_info.nsegs - 1]);
1837
1838         ath_tx_set_retry(sc, bf);
1839         asf_tailq_insert_tail(bf_q, bf, bf_list);
1840 }
1841
1842 static void
1843 ath_update_aggr_stats(struct ath_softc_tgt *sc,
1844                       struct ath_tx_desc *ds, int nframes,
1845                       int nbad)
1846 {
1847
1848         u_int8_t status = ATH_DS_TX_STATUS(ds);
1849         u_int8_t txflags = ATH_DS_TX_FLAGS(ds);
1850
1851         __statsn(sc, txaggr_longretries, ds->ds_txstat.ts_longretry);
1852         __statsn(sc, txaggr_shortretries, ds->ds_txstat.ts_shortretry);
1853
1854         if (txflags & HAL_TX_DESC_CFG_ERR)
1855                 __stats(sc, txaggr_desc_cfgerr);
1856
1857         if (txflags & HAL_TX_DATA_UNDERRUN)
1858                 __stats(sc, txaggr_data_urun);
1859
1860         if (txflags & HAL_TX_DELIM_UNDERRUN)
1861                 __stats(sc, txaggr_delim_urun);
1862
1863         if (!status) {
1864                 return;
1865         }
1866
1867         if (status & HAL_TXERR_XRETRY)
1868                 __stats(sc, txaggr_compxretry);
1869
1870         if (status & HAL_TXERR_FILT)
1871                 __stats(sc, txaggr_filtered);
1872
1873         if (status & HAL_TXERR_FIFO)
1874                 __stats(sc, txaggr_fifo);
1875
1876         if (status & HAL_TXERR_XTXOP)
1877                 __stats(sc, txaggr_xtxop);
1878
1879         if (status & HAL_TXERR_TIMER_EXPIRED)
1880                 __stats(sc, txaggr_timer_exp);
1881 }
1882
1883 static void
1884 ath_tx_comp_unaggr(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
1885 {
1886         struct ath_node_target *an = ATH_NODE_TARGET(bf->bf_node);
1887         ath_atx_tid_t *tid = ATH_AN_2_TID(an, bf->bf_tidno);
1888         struct ath_tx_desc *ds  = bf->bf_lastds;
1889
1890         ath_update_stats(sc, bf);
1891         ath_rate_tx_complete(sc, an, ds, bf->bf_rcs, 1, 0);
1892
1893         if (ATH_DS_TX_STATUS(ds) & HAL_TXERR_XRETRY) {
1894                 ath_tx_retry_unaggr(sc, bf);
1895                 return;
1896         }
1897         __stats(sc, tx_compunaggr);
1898
1899         ath_tx_update_baw(tid, SEQNO_FROM_BF_SEQNO(bf->bf_seqno));
1900         ath_tx_status_update(sc, bf);
1901         ath_tx_freebuf(sc, bf);
1902 }
1903
1904 static inline void
1905 ath_tx_retry_unaggr(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
1906 {
1907         struct ath_node_target *an = ATH_NODE_TARGET(bf->bf_node);
1908         ath_atx_tid_t *tid = ATH_AN_2_TID(an, bf->bf_tidno);
1909         struct ath_txq *txq;
1910
1911         txq = bf->bf_txq;
1912
1913         if (bf->bf_retries >= OWLMAX_RETRIES) {
1914                 __stats(sc, txunaggr_xretry);
1915                 ath_tx_update_baw(tid, SEQNO_FROM_BF_SEQNO(bf->bf_seqno));
1916                 ath_tx_status_update(sc, bf);
1917                 ath_bar_tx(sc, tid, bf);
1918                 return;
1919         }
1920
1921         __stats(sc, txunaggr_compretries);
1922         if (!bf->bf_lastds->ds_link) {
1923                 __stats(sc, txunaggr_errlast);
1924                 bf = ath_buf_toggle(sc, bf, 1);
1925         }
1926
1927         ath_tx_set_retry(sc, bf);
1928         asf_tailq_insert_head(&tid->buf_q, bf, bf_list);
1929         ath_tgt_tx_enqueue(txq, tid);
1930 }
1931
1932 static void
1933 ath_tx_update_baw(ath_atx_tid_t *tid, int seqno)
1934 {
1935         int index;
1936         int cindex;
1937
1938         index  = ATH_BA_INDEX(tid->seq_start, seqno);
1939         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
1940
1941         TX_BUF_BITMAP_CLR(tid->tx_buf_bitmap, cindex);
1942
1943         while (tid->baw_head != tid->baw_tail &&
1944                (!TX_BUF_BITMAP_IS_SET(tid->tx_buf_bitmap, tid->baw_head))) {
1945                 INCR(tid->seq_start, IEEE80211_SEQ_MAX);
1946                 INCR(tid->baw_head, ATH_TID_MAX_BUFS);
1947         }
1948 }
1949
1950 static void ath_tx_set_retry(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
1951 {
1952         struct ieee80211_frame *wh;
1953
1954         __stats(sc, txaggr_retries);
1955
1956         bf->bf_isretried = 1;
1957         bf->bf_retries ++;
1958         wh = ATH_SKB_2_WH(bf->bf_skb);
1959         wh->i_fc[1] |= IEEE80211_FC1_RETRY;
1960 }
1961
1962 void ath_tgt_tx_cleanup(struct ath_softc_tgt *sc, struct ath_node_target *an,
1963                         ath_atx_tid_t *tid, a_uint8_t discard_all)
1964 {
1965         struct ath_tx_buf *bf;
1966         struct ath_tx_buf *bf_next;
1967         struct ath_txq *txq;
1968
1969         txq = TID_TO_ACTXQ(tid->tidno);
1970
1971         bf = asf_tailq_first(&tid->buf_q);
1972
1973         while (bf) {
1974                 if (discard_all || bf->bf_isretried) {
1975                         bf_next = asf_tailq_next(bf, bf_list);
1976                         TAILQ_DEQ(&tid->buf_q, bf, bf_list);
1977                         if (bf->bf_isretried)
1978                                 ath_tx_update_baw(tid, SEQNO_FROM_BF_SEQNO(bf->bf_seqno));
1979                         ath_tx_freebuf(sc, bf);
1980                         bf = bf_next;
1981                         continue;
1982                 }
1983                 bf->bf_comp = ath_tgt_tx_comp_normal;
1984                 bf = asf_tailq_next(bf, bf_list);
1985         }
1986
1987         ath_aggr_pause_tid(sc, tid);
1988
1989         while (tid->baw_head != tid->baw_tail) {
1990                 if (TX_BUF_BITMAP_IS_SET(tid->tx_buf_bitmap, tid->baw_head)) {
1991                         tid->incomp++;
1992                         tid->flag |= TID_CLEANUP_INPROGRES;
1993                         TX_BUF_BITMAP_CLR(tid->tx_buf_bitmap, tid->baw_head);
1994                 }
1995                 INCR(tid->baw_head, ATH_TID_MAX_BUFS);
1996                 INCR(tid->seq_start, IEEE80211_SEQ_MAX);
1997         }
1998
1999         if (!(tid->flag & TID_CLEANUP_INPROGRES)) {
2000                 ath_aggr_resume_tid(sc, tid);
2001         }
2002 }
2003
2004 /******************/
2005 /* BAR Management */
2006 /******************/
2007
2008 static void ath_tgt_delba_send(struct ath_softc_tgt *sc,
2009                                struct ieee80211_node_target *ni,
2010                                a_uint8_t tidno, a_uint8_t initiator,
2011                                a_uint16_t reasoncode)
2012 {
2013         struct ath_node_target *an = ATH_NODE_TARGET(ni);
2014         ath_atx_tid_t *tid = ATH_AN_2_TID(an, tidno);
2015         struct wmi_data_delba wmi_delba;
2016
2017         tid->flag &= ~TID_AGGR_ENABLED;
2018
2019         ath_tgt_tx_cleanup(sc, an, tid, 1);
2020
2021         wmi_delba.ni_nodeindex = ni->ni_nodeindex;
2022         wmi_delba.tidno = tid->tidno;
2023         wmi_delba.initiator = 1;
2024         wmi_delba.reasoncode = IEEE80211_REASON_UNSPECIFIED;
2025
2026         __stats(sc, txbar_xretry);
2027         wmi_event(sc->tgt_wmi_handle,
2028                   WMI_DELBA_EVENTID,
2029                   &wmi_delba,
2030                   sizeof(wmi_delba));
2031 }
2032
2033 static void ath_bar_retry(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
2034 {
2035         struct ath_node_target *an = ATH_NODE_TARGET(bf->bf_node);
2036         ath_atx_tid_t *tid = ATH_AN_2_TID(an, bf->bf_tidno);
2037
2038         if (bf->bf_retries >= OWLMAX_BAR_RETRIES) {
2039                 ath_tgt_delba_send(sc, bf->bf_node, tid->tidno, 1,
2040                                    IEEE80211_REASON_UNSPECIFIED);
2041                 ath_tgt_tid_drain(sc, tid);
2042
2043                 bf->bf_comp = NULL;
2044                 ath_buf_comp(sc, bf);
2045                 return;
2046         }
2047
2048         __stats(sc, txbar_compretries);
2049
2050         if (!bf->bf_lastds->ds_link) {
2051                 __stats(sc, txbar_errlast);
2052                 bf = ath_buf_toggle(sc, bf, 1);
2053         }
2054
2055         bf->bf_lastds->ds_link = 0;
2056
2057         ath_tx_set_retry(sc, bf);
2058         ath_tgt_txq_add_ucast(sc, bf);
2059 }
2060
2061 static void ath_bar_tx_comp(struct ath_softc_tgt *sc, struct ath_tx_buf *bf)
2062 {
2063         struct ath_tx_desc *ds = bf->bf_lastds;
2064         struct ath_node_target *an;
2065         ath_atx_tid_t *tid;
2066         struct ath_txq *txq;
2067
2068         an = (struct ath_node_target *)bf->bf_node;
2069         tid = &an->tid[bf->bf_tidno];
2070         txq = TID_TO_ACTXQ(tid->tidno);
2071
2072         if (ATH_DS_TX_STATUS(ds) & HAL_TXERR_XRETRY) {
2073                 ath_bar_retry(sc, bf);
2074                 return;
2075         }
2076
2077         ath_aggr_resume_tid(sc, tid);
2078
2079         bf->bf_comp = NULL;
2080         ath_buf_comp(sc, bf);
2081 }
2082
2083 static void ath_bar_tx(struct ath_softc_tgt *sc,
2084                        ath_atx_tid_t *tid, struct ath_tx_buf *bf)
2085 {
2086         adf_nbuf_t skb;
2087         struct ieee80211_frame_bar *bar;
2088         u_int8_t min_rate;
2089         struct ath_tx_desc *ds, *ds0;
2090         struct ath_hal *ah = sc->sc_ah;
2091         HAL_11N_RATE_SERIES series[4];
2092         int i = 0;
2093         adf_nbuf_queue_t skbhead;
2094         a_uint8_t *anbdata;
2095         a_uint32_t anblen;
2096
2097         __stats(sc, tx_bars);
2098
2099         adf_os_mem_set(&series, 0, sizeof(series));
2100
2101         ath_aggr_pause_tid(sc, tid);
2102
2103         skb = adf_nbuf_queue_remove(&bf->bf_skbhead);
2104         adf_nbuf_peek_header(skb, &anbdata, &anblen);
2105         adf_nbuf_trim_tail(skb, anblen);
2106         bar = (struct ieee80211_frame_bar *) anbdata;
2107
2108         min_rate =  0x0b;
2109
2110         ath_dma_unmap(sc, bf);
2111         adf_nbuf_queue_add(&bf->bf_skbhead, skb);
2112
2113         bar->i_fc[1] = IEEE80211_FC1_DIR_NODS;
2114         bar->i_fc[0] = IEEE80211_FC0_VERSION_0 |
2115                 IEEE80211_FC0_TYPE_CTL |
2116                 IEEE80211_FC0_SUBTYPE_BAR;
2117         bar->i_ctl = tid->tidno << IEEE80211_BAR_CTL_TID_S |
2118                 IEEE80211_BAR_CTL_COMBA;
2119         bar->i_seq = adf_os_cpu_to_le16(tid->seq_start << IEEE80211_SEQ_SEQ_SHIFT);
2120
2121         bf->bf_seqno = tid->seq_start << IEEE80211_SEQ_SEQ_SHIFT;
2122
2123         adf_nbuf_put_tail(skb, sizeof(struct ieee80211_frame_bar));
2124
2125         bf->bf_comp = ath_bar_tx_comp;
2126         bf->bf_tidno = tid->tidno;
2127         bf->bf_node = &tid->an->ni;
2128         ath_dma_map(sc, bf);
2129         adf_nbuf_dmamap_info(bf->bf_dmamap, &bf->bf_dmamap_info);
2130
2131         ds = bf->bf_desc;
2132         ah->ah_setupTxDesc(ds
2133                             , adf_nbuf_len(skb) + IEEE80211_CRC_LEN
2134                             , 0
2135                             , HAL_PKT_TYPE_NORMAL
2136                             , ATH_MIN(60, 60)
2137                             , min_rate
2138                             , ATH_TXMAXTRY
2139                             , bf->bf_keyix
2140                             , HAL_TXDESC_INTREQ
2141                             | HAL_TXDESC_CLRDMASK
2142                             , 0, 0);
2143
2144         skbhead = bf->bf_skbhead;
2145         bf->bf_isaggr = 0;
2146         bf->bf_next = NULL;
2147
2148         for (ds0 = ds, i=0; i < bf->bf_dmamap_info.nsegs; ds0++, i++) {
2149                 ah->ah_clr11nAggr(ds0);
2150         }
2151
2152         ath_filltxdesc(sc, bf);
2153
2154         for (i = 0 ; i < 4; i++) {
2155                 series[i].Tries = ATH_TXMAXTRY;
2156                 series[i].Rate = min_rate;
2157                 series[i].ChSel = sc->sc_ic.ic_tx_chainmask;
2158         }
2159
2160         ah->ah_set11nRateScenario(bf->bf_desc, 0, 0, series, 4, 4);
2161         ath_tgt_txq_add_ucast(sc, bf);
2162 }