x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <asm/kvm_emulate.h>
  26 #include <linux/stringify.h>
  27 #include <asm/debugreg.h>
  28 #include <asm/nospec-branch.h>
  29
  30 #include "x86.h"
  31 #include "tss.h"
  32 #include "mmu.h"
  33
  34 /*
  35  * Operand types
  36  */
  37 #define OpNone             0ull
  38 #define OpImplicit         1ull  /* No generic decode */
  39 #define OpReg              2ull  /* Register */
  40 #define OpMem              3ull  /* Memory */
  41 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  42 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  43 #define OpMem64            6ull  /* Memory, 64-bit */
  44 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  45 #define OpDX               8ull  /* DX register */
  46 #define OpCL               9ull  /* CL register (for shifts) */
  47 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  48 #define OpOne             11ull  /* Implied 1 */
  49 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  50 #define OpMem16           13ull  /* Memory operand (16-bit). */
  51 #define OpMem32           14ull  /* Memory operand (32-bit). */
  52 #define OpImmU            15ull  /* Immediate operand, zero extended */
  53 #define OpSI              16ull  /* SI/ESI/RSI */
  54 #define OpImmFAddr        17ull  /* Immediate far address */
  55 #define OpMemFAddr        18ull  /* Far address in memory */
  56 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  57 #define OpES              20ull  /* ES */
  58 #define OpCS              21ull  /* CS */
  59 #define OpSS              22ull  /* SS */
  60 #define OpDS              23ull  /* DS */
  61 #define OpFS              24ull  /* FS */
  62 #define OpGS              25ull  /* GS */
  63 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  64 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  65 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  66 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  67 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  68
  69 #define OpBits             5  /* Width of operand field */
  70 #define OpMask             ((1ull << OpBits) - 1)
  71
  72 /*
  73  * Opcode effective-address decode tables.
  74  * Note that we only emulate instructions that have at least one memory
  75  * operand (excluding implicit stack references). We assume that stack
  76  * references and instruction fetches will never occur in special memory
  77  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  78  * not be handled.
  79  */
  80
  81 /* Operand sizes: 8-bit operands or specified/overridden size. */
  82 #define ByteOp      (1<<0)      /* 8-bit operands. */
  83 /* Destination operand type. */
  84 #define DstShift    1
  85 #define ImplicitOps (OpImplicit << DstShift)
  86 #define DstReg      (OpReg << DstShift)
  87 #define DstMem      (OpMem << DstShift)
  88 #define DstAcc      (OpAcc << DstShift)
  89 #define DstDI       (OpDI << DstShift)
  90 #define DstMem64    (OpMem64 << DstShift)
  91 #define DstMem16    (OpMem16 << DstShift)
  92 #define DstImmUByte (OpImmUByte << DstShift)
  93 #define DstDX       (OpDX << DstShift)
  94 #define DstAccLo    (OpAccLo << DstShift)
  95 #define DstMask     (OpMask << DstShift)
  96 /* Source operand type. */
  97 #define SrcShift    6
  98 #define SrcNone     (OpNone << SrcShift)
  99 #define SrcReg      (OpReg << SrcShift)
 100 #define SrcMem      (OpMem << SrcShift)
 101 #define SrcMem16    (OpMem16 << SrcShift)
 102 #define SrcMem32    (OpMem32 << SrcShift)
 103 #define SrcImm      (OpImm << SrcShift)
 104 #define SrcImmByte  (OpImmByte << SrcShift)
 105 #define SrcOne      (OpOne << SrcShift)
 106 #define SrcImmUByte (OpImmUByte << SrcShift)
 107 #define SrcImmU     (OpImmU << SrcShift)
 108 #define SrcSI       (OpSI << SrcShift)
 109 #define SrcXLat     (OpXLat << SrcShift)
 110 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 111 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 112 #define SrcAcc      (OpAcc << SrcShift)
 113 #define SrcImmU16   (OpImmU16 << SrcShift)
 114 #define SrcImm64    (OpImm64 << SrcShift)
 115 #define SrcDX       (OpDX << SrcShift)
 116 #define SrcMem8     (OpMem8 << SrcShift)
 117 #define SrcAccHi    (OpAccHi << SrcShift)
 118 #define SrcMask     (OpMask << SrcShift)
 119 #define BitOp       (1<<11)
 120 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 121 #define String      (1<<13)     /* String instruction (rep capable) */
 122 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 123 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 124 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 125 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 126 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 127 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 128 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 129 #define InstrDual   (6<<15)     /* Alternate instruction decoding of mod == 3 */
 130 #define ModeDual    (7<<15)     /* Different instruction for 32/64 bit */
 131 #define Sse         (1<<18)     /* SSE Vector instruction */
 132 /* Generic ModRM decode. */
 133 #define ModRM       (1<<19)
 134 /* Destination is only written; never read. */
 135 #define Mov         (1<<20)
 136 /* Misc flags */
 137 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 138 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 139 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 140 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 141 #define Undefined   (1<<25) /* No Such Instruction */
 142 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 143 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 144 #define No64        (1<<28)
 145 #define PageTable   (1 << 29)   /* instruction used to write page table */
 146 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 147 /* Source 2 operand type */
 148 #define Src2Shift   (31)
 149 #define Src2None    (OpNone << Src2Shift)
 150 #define Src2Mem     (OpMem << Src2Shift)
 151 #define Src2CL      (OpCL << Src2Shift)
 152 #define Src2ImmByte (OpImmByte << Src2Shift)
 153 #define Src2One     (OpOne << Src2Shift)
 154 #define Src2Imm     (OpImm << Src2Shift)
 155 #define Src2ES      (OpES << Src2Shift)
 156 #define Src2CS      (OpCS << Src2Shift)
 157 #define Src2SS      (OpSS << Src2Shift)
 158 #define Src2DS      (OpDS << Src2Shift)
 159 #define Src2FS      (OpFS << Src2Shift)
 160 #define Src2GS      (OpGS << Src2Shift)
 161 #define Src2Mask    (OpMask << Src2Shift)
 162 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 163 #define AlignMask   ((u64)7 << 41)
 164 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 165 #define Unaligned   ((u64)2 << 41)  /* Explicitly unaligned (e.g. MOVDQU) */
 166 #define Avx         ((u64)3 << 41)  /* Advanced Vector Extensions */
 167 #define Aligned16   ((u64)4 << 41)  /* Aligned to 16 byte boundary (e.g. FXSAVE) */
 168 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 169 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 170 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 171 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 172 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 173 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 174 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 175 #define NearBranch  ((u64)1 << 52)  /* Near branches */
 176 #define No16        ((u64)1 << 53)  /* No 16 bit operand */
 177 #define IncSP       ((u64)1 << 54)  /* SP is incremented before ModRM calc */
 178 #define TwoMemOp    ((u64)1 << 55)  /* Instruction has two memory operand */
 179
 180 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 181
 182 #define X2(x...) x, x
 183 #define X3(x...) X2(x), x
 184 #define X4(x...) X2(x), X2(x)
 185 #define X5(x...) X4(x), x
 186 #define X6(x...) X4(x), X2(x)
 187 #define X7(x...) X4(x), X3(x)
 188 #define X8(x...) X4(x), X4(x)
 189 #define X16(x...) X8(x), X8(x)
 190
 191 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 192 #define FASTOP_SIZE 8
 193
 194 /*
 195  * fastop functions have a special calling convention:
 196  *
 197  * dst:    rax        (in/out)
 198  * src:    rdx        (in/out)
 199  * src2:   rcx        (in)
 200  * flags:  rflags     (in/out)
 201  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 202  *
 203  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 204  * different operand sizes can be reached by calculation, rather than a jump
 205  * table (which would be bigger than the code).
 206  *
 207  * fastop functions are declared as taking a never-defined fastop parameter,
 208  * so they can't be called from C directly.
 209  */
 210
 211 struct fastop;
 212
 213 struct opcode {
 214         u64 flags : 56;
 215         u64 intercept : 8;
 216         union {
 217                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 218                 const struct opcode *group;
 219                 const struct group_dual *gdual;
 220                 const struct gprefix *gprefix;
 221                 const struct escape *esc;
 222                 const struct instr_dual *idual;
 223                 const struct mode_dual *mdual;
 224                 void (*fastop)(struct fastop *fake);
 225         } u;
 226         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 227 };
 228
 229 struct group_dual {
 230         struct opcode mod012[8];
 231         struct opcode mod3[8];
 232 };
 233
 234 struct gprefix {
 235         struct opcode pfx_no;
 236         struct opcode pfx_66;
 237         struct opcode pfx_f2;
 238         struct opcode pfx_f3;
 239 };
 240
 241 struct escape {
 242         struct opcode op[8];
 243         struct opcode high[64];
 244 };
 245
 246 struct instr_dual {
 247         struct opcode mod012;
 248         struct opcode mod3;
 249 };
 250
 251 struct mode_dual {
 252         struct opcode mode32;
 253         struct opcode mode64;
 254 };
 255
 256 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 257
 258 enum x86_transfer_type {
 259         X86_TRANSFER_NONE,
 260         X86_TRANSFER_CALL_JMP,
 261         X86_TRANSFER_RET,
 262         X86_TRANSFER_TASK_SWITCH,
 263 };
 264
 265 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 266 {
 267         if (!(ctxt->regs_valid & (1 << nr))) {
 268                 ctxt->regs_valid |= 1 << nr;
 269                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 270         }
 271         return ctxt->_regs[nr];
 272 }
 273
 274 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 275 {
 276         ctxt->regs_valid |= 1 << nr;
 277         ctxt->regs_dirty |= 1 << nr;
 278         return &ctxt->_regs[nr];
 279 }
 280
 281 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 282 {
 283         reg_read(ctxt, nr);
 284         return reg_write(ctxt, nr);
 285 }
 286
 287 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 288 {
 289         unsigned reg;
 290
 291         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 292                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 293 }
 294
 295 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 296 {
 297         ctxt->regs_dirty = 0;
 298         ctxt->regs_valid = 0;
 299 }
 300
 301 /*
 302  * These EFLAGS bits are restored from saved value during emulation, and
 303  * any changes are written back to the saved value after emulation.
 304  */
 305 #define EFLAGS_MASK (X86_EFLAGS_OF|X86_EFLAGS_SF|X86_EFLAGS_ZF|X86_EFLAGS_AF|\
 306                      X86_EFLAGS_PF|X86_EFLAGS_CF)
 307
 308 #ifdef CONFIG_X86_64
 309 #define ON64(x) x
 310 #else
 311 #define ON64(x)
 312 #endif
 313
 314 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 315
 316 #define FOP_FUNC(name) \
 317         ".align " __stringify(FASTOP_SIZE) " \n\t" \
 318         ".type " name ", @function \n\t" \
 319         name ":\n\t"
 320
 321 #define FOP_RET   "ret \n\t"
 322
 323 #define FOP_START(op) \
 324         extern void em_##op(struct fastop *fake); \
 325         asm(".pushsection .text, \"ax\" \n\t" \
 326             ".global em_" #op " \n\t" \
 327             FOP_FUNC("em_" #op)
 328
 329 #define FOP_END \
 330             ".popsection")
 331
 332 #define FOPNOP() \
 333         FOP_FUNC(__stringify(__UNIQUE_ID(nop))) \
 334         FOP_RET
 335
 336 #define FOP1E(op,  dst) \
 337         FOP_FUNC(#op "_" #dst) \
 338         "10: " #op " %" #dst " \n\t" FOP_RET
 339
 340 #define FOP1EEX(op,  dst) \
 341         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 342
 343 #define FASTOP1(op) \
 344         FOP_START(op) \
 345         FOP1E(op##b, al) \
 346         FOP1E(op##w, ax) \
 347         FOP1E(op##l, eax) \
 348         ON64(FOP1E(op##q, rax)) \
 349         FOP_END
 350
 351 /* 1-operand, using src2 (for MUL/DIV r/m) */
 352 #define FASTOP1SRC2(op, name) \
 353         FOP_START(name) \
 354         FOP1E(op, cl) \
 355         FOP1E(op, cx) \
 356         FOP1E(op, ecx) \
 357         ON64(FOP1E(op, rcx)) \
 358         FOP_END
 359
 360 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 361 #define FASTOP1SRC2EX(op, name) \
 362         FOP_START(name) \
 363         FOP1EEX(op, cl) \
 364         FOP1EEX(op, cx) \
 365         FOP1EEX(op, ecx) \
 366         ON64(FOP1EEX(op, rcx)) \
 367         FOP_END
 368
 369 #define FOP2E(op,  dst, src)       \
 370         FOP_FUNC(#op "_" #dst "_" #src) \
 371         #op " %" #src ", %" #dst " \n\t" FOP_RET
 372
 373 #define FASTOP2(op) \
 374         FOP_START(op) \
 375         FOP2E(op##b, al, dl) \
 376         FOP2E(op##w, ax, dx) \
 377         FOP2E(op##l, eax, edx) \
 378         ON64(FOP2E(op##q, rax, rdx)) \
 379         FOP_END
 380
 381 /* 2 operand, word only */
 382 #define FASTOP2W(op) \
 383         FOP_START(op) \
 384         FOPNOP() \
 385         FOP2E(op##w, ax, dx) \
 386         FOP2E(op##l, eax, edx) \
 387         ON64(FOP2E(op##q, rax, rdx)) \
 388         FOP_END
 389
 390 /* 2 operand, src is CL */
 391 #define FASTOP2CL(op) \
 392         FOP_START(op) \
 393         FOP2E(op##b, al, cl) \
 394         FOP2E(op##w, ax, cl) \
 395         FOP2E(op##l, eax, cl) \
 396         ON64(FOP2E(op##q, rax, cl)) \
 397         FOP_END
 398
 399 /* 2 operand, src and dest are reversed */
 400 #define FASTOP2R(op, name) \
 401         FOP_START(name) \
 402         FOP2E(op##b, dl, al) \
 403         FOP2E(op##w, dx, ax) \
 404         FOP2E(op##l, edx, eax) \
 405         ON64(FOP2E(op##q, rdx, rax)) \
 406         FOP_END
 407
 408 #define FOP3E(op,  dst, src, src2) \
 409         FOP_FUNC(#op "_" #dst "_" #src "_" #src2) \
 410         #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 411
 412 /* 3-operand, word-only, src2=cl */
 413 #define FASTOP3WCL(op) \
 414         FOP_START(op) \
 415         FOPNOP() \
 416         FOP3E(op##w, ax, dx, cl) \
 417         FOP3E(op##l, eax, edx, cl) \
 418         ON64(FOP3E(op##q, rax, rdx, cl)) \
 419         FOP_END
 420
 421 /* Special case for SETcc - 1 instruction per cc */
 422 #define FOP_SETCC(op) \
 423         ".align 4 \n\t" \
 424         ".type " #op ", @function \n\t" \
 425         #op ": \n\t" \
 426         #op " %al \n\t" \
 427         FOP_RET
 428
 429 asm(".pushsection .fixup, \"ax\"\n"
 430     ".global kvm_fastop_exception \n"
 431     "kvm_fastop_exception: xor %esi, %esi; ret\n"
 432     ".popsection");
 433
 434 FOP_START(setcc)
 435 FOP_SETCC(seto)
 436 FOP_SETCC(setno)
 437 FOP_SETCC(setc)
 438 FOP_SETCC(setnc)
 439 FOP_SETCC(setz)
 440 FOP_SETCC(setnz)
 441 FOP_SETCC(setbe)
 442 FOP_SETCC(setnbe)
 443 FOP_SETCC(sets)
 444 FOP_SETCC(setns)
 445 FOP_SETCC(setp)
 446 FOP_SETCC(setnp)
 447 FOP_SETCC(setl)
 448 FOP_SETCC(setnl)
 449 FOP_SETCC(setle)
 450 FOP_SETCC(setnle)
 451 FOP_END;
 452
 453 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 454 FOP_END;
 455
 456 /*
 457  * XXX: inoutclob user must know where the argument is being expanded.
 458  *      Relying on CC_HAVE_ASM_GOTO would allow us to remove _fault.
 459  */
 460 #define asm_safe(insn, inoutclob...) \
 461 ({ \
 462         int _fault = 0; \
 463  \
 464         asm volatile("1:" insn "\n" \
 465                      "2:\n" \
 466                      ".pushsection .fixup, \"ax\"\n" \
 467                      "3: movl $1, %[_fault]\n" \
 468                      "   jmp  2b\n" \
 469                      ".popsection\n" \
 470                      _ASM_EXTABLE(1b, 3b) \
 471                      : [_fault] "+qm"(_fault) inoutclob ); \
 472  \
 473         _fault ? X86EMUL_UNHANDLEABLE : X86EMUL_CONTINUE; \
 474 })
 475
 476 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 477                                     enum x86_intercept intercept,
 478                                     enum x86_intercept_stage stage)
 479 {
 480         struct x86_instruction_info info = {
 481                 .intercept  = intercept,
 482                 .rep_prefix = ctxt->rep_prefix,
 483                 .modrm_mod  = ctxt->modrm_mod,
 484                 .modrm_reg  = ctxt->modrm_reg,
 485                 .modrm_rm   = ctxt->modrm_rm,
 486                 .src_val    = ctxt->src.val64,
 487                 .dst_val    = ctxt->dst.val64,
 488                 .src_bytes  = ctxt->src.bytes,
 489                 .dst_bytes  = ctxt->dst.bytes,
 490                 .ad_bytes   = ctxt->ad_bytes,
 491                 .next_rip   = ctxt->eip,
 492         };
 493
 494         return ctxt->ops->intercept(ctxt, &info, stage);
 495 }
 496
 497 static void assign_masked(ulong *dest, ulong src, ulong mask)
 498 {
 499         *dest = (*dest & ~mask) | (src & mask);
 500 }
 501
 502 static void assign_register(unsigned long *reg, u64 val, int bytes)
 503 {
 504         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
 505         switch (bytes) {
 506         case 1:
 507                 *(u8 *)reg = (u8)val;
 508                 break;
 509         case 2:
 510                 *(u16 *)reg = (u16)val;
 511                 break;
 512         case 4:
 513                 *reg = (u32)val;
 514                 break;  /* 64b: zero-extend */
 515         case 8:
 516                 *reg = val;
 517                 break;
 518         }
 519 }
 520
 521 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 522 {
 523         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 524 }
 525
 526 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 527 {
 528         u16 sel;
 529         struct desc_struct ss;
 530
 531         if (ctxt->mode == X86EMUL_MODE_PROT64)
 532                 return ~0UL;
 533         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 534         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 535 }
 536
 537 static int stack_size(struct x86_emulate_ctxt *ctxt)
 538 {
 539         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 540 }
 541
 542 /* Access/update address held in a register, based on addressing mode. */
 543 static inline unsigned long
 544 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 545 {
 546         if (ctxt->ad_bytes == sizeof(unsigned long))
 547                 return reg;
 548         else
 549                 return reg & ad_mask(ctxt);
 550 }
 551
 552 static inline unsigned long
 553 register_address(struct x86_emulate_ctxt *ctxt, int reg)
 554 {
 555         return address_mask(ctxt, reg_read(ctxt, reg));
 556 }
 557
 558 static void masked_increment(ulong *reg, ulong mask, int inc)
 559 {
 560         assign_masked(reg, *reg + inc, mask);
 561 }
 562
 563 static inline void
 564 register_address_increment(struct x86_emulate_ctxt *ctxt, int reg, int inc)
 565 {
 566         ulong *preg = reg_rmw(ctxt, reg);
 567
 568         assign_register(preg, *preg + inc, ctxt->ad_bytes);
 569 }
 570
 571 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 572 {
 573         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 574 }
 575
 576 static u32 desc_limit_scaled(struct desc_struct *desc)
 577 {
 578         u32 limit = get_desc_limit(desc);
 579
 580         return desc->g ? (limit << 12) | 0xfff : limit;
 581 }
 582
 583 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 584 {
 585         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 586                 return 0;
 587
 588         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 589 }
 590
 591 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 592                              u32 error, bool valid)
 593 {
 594         WARN_ON(vec > 0x1f);
 595         ctxt->exception.vector = vec;
 596         ctxt->exception.error_code = error;
 597         ctxt->exception.error_code_valid = valid;
 598         return X86EMUL_PROPAGATE_FAULT;
 599 }
 600
 601 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 602 {
 603         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 604 }
 605
 606 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 607 {
 608         return emulate_exception(ctxt, GP_VECTOR, err, true);
 609 }
 610
 611 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 612 {
 613         return emulate_exception(ctxt, SS_VECTOR, err, true);
 614 }
 615
 616 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 617 {
 618         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 619 }
 620
 621 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 622 {
 623         return emulate_exception(ctxt, TS_VECTOR, err, true);
 624 }
 625
 626 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 627 {
 628         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 629 }
 630
 631 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 632 {
 633         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 634 }
 635
 636 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 637 {
 638         u16 selector;
 639         struct desc_struct desc;
 640
 641         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 642         return selector;
 643 }
 644
 645 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 646                                  unsigned seg)
 647 {
 648         u16 dummy;
 649         u32 base3;
 650         struct desc_struct desc;
 651
 652         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 653         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 654 }
 655
 656 /*
 657  * x86 defines three classes of vector instructions: explicitly
 658  * aligned, explicitly unaligned, and the rest, which change behaviour
 659  * depending on whether they're AVX encoded or not.
 660  *
 661  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 662  * subject to the same check.  FXSAVE and FXRSTOR are checked here too as their
 663  * 512 bytes of data must be aligned to a 16 byte boundary.
 664  */
 665 static unsigned insn_alignment(struct x86_emulate_ctxt *ctxt, unsigned size)
 666 {
 667         u64 alignment = ctxt->d & AlignMask;
 668
 669         if (likely(size < 16))
 670                 return 1;
 671
 672         switch (alignment) {
 673         case Unaligned:
 674         case Avx:
 675                 return 1;
 676         case Aligned16:
 677                 return 16;
 678         case Aligned:
 679         default:
 680                 return size;
 681         }
 682 }
 683
 684 static __always_inline int __linearize(struct x86_emulate_ctxt *ctxt,
 685                                        struct segmented_address addr,
 686                                        unsigned *max_size, unsigned size,
 687                                        bool write, bool fetch,
 688                                        enum x86emul_mode mode, ulong *linear)
 689 {
 690         struct desc_struct desc;
 691         bool usable;
 692         ulong la;
 693         u32 lim;
 694         u16 sel;
 695         u8  va_bits;
 696
 697         la = seg_base(ctxt, addr.seg) + addr.ea;
 698         *max_size = 0;
 699         switch (mode) {
 700         case X86EMUL_MODE_PROT64:
 701                 *linear = la;
 702                 va_bits = ctxt_virt_addr_bits(ctxt);
 703                 if (get_canonical(la, va_bits) != la)
 704                         goto bad;
 705
 706                 *max_size = min_t(u64, ~0u, (1ull << va_bits) - la);
 707                 if (size > *max_size)
 708                         goto bad;
 709                 break;
 710         default:
 711                 *linear = la = (u32)la;
 712                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 713                                                 addr.seg);
 714                 if (!usable)
 715                         goto bad;
 716                 /* code segment in protected mode or read-only data segment */
 717                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 718                                         || !(desc.type & 2)) && write)
 719                         goto bad;
 720                 /* unreadable code segment */
 721                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 722                         goto bad;
 723                 lim = desc_limit_scaled(&desc);
 724                 if (!(desc.type & 8) && (desc.type & 4)) {
 725                         /* expand-down segment */
 726                         if (addr.ea <= lim)
 727                                 goto bad;
 728                         lim = desc.d ? 0xffffffff : 0xffff;
 729                 }
 730                 if (addr.ea > lim)
 731                         goto bad;
 732                 if (lim == 0xffffffff)
 733                         *max_size = ~0u;
 734                 else {
 735                         *max_size = (u64)lim + 1 - addr.ea;
 736                         if (size > *max_size)
 737                                 goto bad;
 738                 }
 739                 break;
 740         }
 741         if (la & (insn_alignment(ctxt, size) - 1))
 742                 return emulate_gp(ctxt, 0);
 743         return X86EMUL_CONTINUE;
 744 bad:
 745         if (addr.seg == VCPU_SREG_SS)
 746                 return emulate_ss(ctxt, 0);
 747         else
 748                 return emulate_gp(ctxt, 0);
 749 }
 750
 751 static int linearize(struct x86_emulate_ctxt *ctxt,
 752                      struct segmented_address addr,
 753                      unsigned size, bool write,
 754                      ulong *linear)
 755 {
 756         unsigned max_size;
 757         return __linearize(ctxt, addr, &max_size, size, write, false,
 758                            ctxt->mode, linear);
 759 }
 760
 761 static inline int assign_eip(struct x86_emulate_ctxt *ctxt, ulong dst,
 762                              enum x86emul_mode mode)
 763 {
 764         ulong linear;
 765         int rc;
 766         unsigned max_size;
 767         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 768                                            .ea = dst };
 769
 770         if (ctxt->op_bytes != sizeof(unsigned long))
 771                 addr.ea = dst & ((1UL << (ctxt->op_bytes << 3)) - 1);
 772         rc = __linearize(ctxt, addr, &max_size, 1, false, true, mode, &linear);
 773         if (rc == X86EMUL_CONTINUE)
 774                 ctxt->_eip = addr.ea;
 775         return rc;
 776 }
 777
 778 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 779 {
 780         return assign_eip(ctxt, dst, ctxt->mode);
 781 }
 782
 783 static int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst,
 784                           const struct desc_struct *cs_desc)
 785 {
 786         enum x86emul_mode mode = ctxt->mode;
 787         int rc;
 788
 789 #ifdef CONFIG_X86_64
 790         if (ctxt->mode >= X86EMUL_MODE_PROT16) {
 791                 if (cs_desc->l) {
 792                         u64 efer = 0;
 793
 794                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
 795                         if (efer & EFER_LMA)
 796                                 mode = X86EMUL_MODE_PROT64;
 797                 } else
 798                         mode = X86EMUL_MODE_PROT32; /* temporary value */
 799         }
 800 #endif
 801         if (mode == X86EMUL_MODE_PROT16 || mode == X86EMUL_MODE_PROT32)
 802                 mode = cs_desc->d ? X86EMUL_MODE_PROT32 : X86EMUL_MODE_PROT16;
 803         rc = assign_eip(ctxt, dst, mode);
 804         if (rc == X86EMUL_CONTINUE)
 805                 ctxt->mode = mode;
 806         return rc;
 807 }
 808
 809 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 810 {
 811         return assign_eip_near(ctxt, ctxt->_eip + rel);
 812 }
 813
 814 static int linear_read_system(struct x86_emulate_ctxt *ctxt, ulong linear,
 815                               void *data, unsigned size)
 816 {
 817         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception, true);
 818 }
 819
 820 static int linear_write_system(struct x86_emulate_ctxt *ctxt,
 821                                ulong linear, void *data,
 822                                unsigned int size)
 823 {
 824         return ctxt->ops->write_std(ctxt, linear, data, size, &ctxt->exception, true);
 825 }
 826
 827 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 828                               struct segmented_address addr,
 829                               void *data,
 830                               unsigned size)
 831 {
 832         int rc;
 833         ulong linear;
 834
 835         rc = linearize(ctxt, addr, size, false, &linear);
 836         if (rc != X86EMUL_CONTINUE)
 837                 return rc;
 838         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception, false);
 839 }
 840
 841 static int segmented_write_std(struct x86_emulate_ctxt *ctxt,
 842                                struct segmented_address addr,
 843                                void *data,
 844                                unsigned int size)
 845 {
 846         int rc;
 847         ulong linear;
 848
 849         rc = linearize(ctxt, addr, size, true, &linear);
 850         if (rc != X86EMUL_CONTINUE)
 851                 return rc;
 852         return ctxt->ops->write_std(ctxt, linear, data, size, &ctxt->exception, false);
 853 }
 854
 855 /*
 856  * Prefetch the remaining bytes of the instruction without crossing page
 857  * boundary if they are not in fetch_cache yet.
 858  */
 859 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 860 {
 861         int rc;
 862         unsigned size, max_size;
 863         unsigned long linear;
 864         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 865         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 866                                            .ea = ctxt->eip + cur_size };
 867
 868         /*
 869          * We do not know exactly how many bytes will be needed, and
 870          * __linearize is expensive, so fetch as much as possible.  We
 871          * just have to avoid going beyond the 15 byte limit, the end
 872          * of the segment, or the end of the page.
 873          *
 874          * __linearize is called with size 0 so that it does not do any
 875          * boundary check itself.  Instead, we use max_size to check
 876          * against op_size.
 877          */
 878         rc = __linearize(ctxt, addr, &max_size, 0, false, true, ctxt->mode,
 879                          &linear);
 880         if (unlikely(rc != X86EMUL_CONTINUE))
 881                 return rc;
 882
 883         size = min_t(unsigned, 15UL ^ cur_size, max_size);
 884         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 885
 886         /*
 887          * One instruction can only straddle two pages,
 888          * and one has been loaded at the beginning of
 889          * x86_decode_insn.  So, if not enough bytes
 890          * still, we must have hit the 15-byte boundary.
 891          */
 892         if (unlikely(size < op_size))
 893                 return emulate_gp(ctxt, 0);
 894
 895         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 896                               size, &ctxt->exception);
 897         if (unlikely(rc != X86EMUL_CONTINUE))
 898                 return rc;
 899         ctxt->fetch.end += size;
 900         return X86EMUL_CONTINUE;
 901 }
 902
 903 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 904                                                unsigned size)
 905 {
 906         unsigned done_size = ctxt->fetch.end - ctxt->fetch.ptr;
 907
 908         if (unlikely(done_size < size))
 909                 return __do_insn_fetch_bytes(ctxt, size - done_size);
 910         else
 911                 return X86EMUL_CONTINUE;
 912 }
 913
 914 /* Fetch next part of the instruction being emulated. */
 915 #define insn_fetch(_type, _ctxt)                                        \
 916 ({      _type _x;                                                       \
 917                                                                         \
 918         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 919         if (rc != X86EMUL_CONTINUE)                                     \
 920                 goto done;                                              \
 921         ctxt->_eip += sizeof(_type);                                    \
 922         memcpy(&_x, ctxt->fetch.ptr, sizeof(_type));                    \
 923         ctxt->fetch.ptr += sizeof(_type);                               \
 924         _x;                                                             \
 925 })
 926
 927 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 928 ({                                                                      \
 929         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 930         if (rc != X86EMUL_CONTINUE)                                     \
 931                 goto done;                                              \
 932         ctxt->_eip += (_size);                                          \
 933         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 934         ctxt->fetch.ptr += (_size);                                     \
 935 })
 936
 937 /*
 938  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 939  * pointer into the block that addresses the relevant register.
 940  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 941  */
 942 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 943                              int byteop)
 944 {
 945         void *p;
 946         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 947
 948         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 949                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 950         else
 951                 p = reg_rmw(ctxt, modrm_reg);
 952         return p;
 953 }
 954
 955 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 956                            struct segmented_address addr,
 957                            u16 *size, unsigned long *address, int op_bytes)
 958 {
 959         int rc;
 960
 961         if (op_bytes == 2)
 962                 op_bytes = 3;
 963         *address = 0;
 964         rc = segmented_read_std(ctxt, addr, size, 2);
 965         if (rc != X86EMUL_CONTINUE)
 966                 return rc;
 967         addr.ea += 2;
 968         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 969         return rc;
 970 }
 971
 972 FASTOP2(add);
 973 FASTOP2(or);
 974 FASTOP2(adc);
 975 FASTOP2(sbb);
 976 FASTOP2(and);
 977 FASTOP2(sub);
 978 FASTOP2(xor);
 979 FASTOP2(cmp);
 980 FASTOP2(test);
 981
 982 FASTOP1SRC2(mul, mul_ex);
 983 FASTOP1SRC2(imul, imul_ex);
 984 FASTOP1SRC2EX(div, div_ex);
 985 FASTOP1SRC2EX(idiv, idiv_ex);
 986
 987 FASTOP3WCL(shld);
 988 FASTOP3WCL(shrd);
 989
 990 FASTOP2W(imul);
 991
 992 FASTOP1(not);
 993 FASTOP1(neg);
 994 FASTOP1(inc);
 995 FASTOP1(dec);
 996
 997 FASTOP2CL(rol);
 998 FASTOP2CL(ror);
 999 FASTOP2CL(rcl);
1000 FASTOP2CL(rcr);
1001 FASTOP2CL(shl);
1002 FASTOP2CL(shr);
1003 FASTOP2CL(sar);
1004
1005 FASTOP2W(bsf);
1006 FASTOP2W(bsr);
1007 FASTOP2W(bt);
1008 FASTOP2W(bts);
1009 FASTOP2W(btr);
1010 FASTOP2W(btc);
1011
1012 FASTOP2(xadd);
1013
1014 FASTOP2R(cmp, cmp_r);
1015
1016 static int em_bsf_c(struct x86_emulate_ctxt *ctxt)
1017 {
1018         /* If src is zero, do not writeback, but update flags */
1019         if (ctxt->src.val == 0)
1020                 ctxt->dst.type = OP_NONE;
1021         return fastop(ctxt, em_bsf);
1022 }
1023
1024 static int em_bsr_c(struct x86_emulate_ctxt *ctxt)
1025 {
1026         /* If src is zero, do not writeback, but update flags */
1027         if (ctxt->src.val == 0)
1028                 ctxt->dst.type = OP_NONE;
1029         return fastop(ctxt, em_bsr);
1030 }
1031
1032 static __always_inline u8 test_cc(unsigned int condition, unsigned long flags)
1033 {
1034         u8 rc;
1035         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
1036
1037         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
1038         asm("push %[flags]; popf; " CALL_NOSPEC
1039             : "=a"(rc) : [thunk_target]"r"(fop), [flags]"r"(flags));
1040         return rc;
1041 }
1042
1043 static void fetch_register_operand(struct operand *op)
1044 {
1045         switch (op->bytes) {
1046         case 1:
1047                 op->val = *(u8 *)op->addr.reg;
1048                 break;
1049         case 2:
1050                 op->val = *(u16 *)op->addr.reg;
1051                 break;
1052         case 4:
1053                 op->val = *(u32 *)op->addr.reg;
1054                 break;
1055         case 8:
1056                 op->val = *(u64 *)op->addr.reg;
1057                 break;
1058         }
1059 }
1060
1061 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
1062 {
1063         ctxt->ops->get_fpu(ctxt);
1064         switch (reg) {
1065         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
1066         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
1067         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
1068         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
1069         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
1070         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
1071         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
1072         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
1073 #ifdef CONFIG_X86_64
1074         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
1075         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
1076         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
1077         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
1078         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
1079         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
1080         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
1081         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
1082 #endif
1083         default: BUG();
1084         }
1085         ctxt->ops->put_fpu(ctxt);
1086 }
1087
1088 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
1089                           int reg)
1090 {
1091         ctxt->ops->get_fpu(ctxt);
1092         switch (reg) {
1093         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
1094         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
1095         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
1096         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
1097         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
1098         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
1099         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
1100         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
1101 #ifdef CONFIG_X86_64
1102         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
1103         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
1104         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
1105         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
1106         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
1107         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
1108         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
1109         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
1110 #endif
1111         default: BUG();
1112         }
1113         ctxt->ops->put_fpu(ctxt);
1114 }
1115
1116 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1117 {
1118         ctxt->ops->get_fpu(ctxt);
1119         switch (reg) {
1120         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1121         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1122         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1123         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1124         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1125         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1126         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1127         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1128         default: BUG();
1129         }
1130         ctxt->ops->put_fpu(ctxt);
1131 }
1132
1133 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1134 {
1135         ctxt->ops->get_fpu(ctxt);
1136         switch (reg) {
1137         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1138         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1139         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1140         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1141         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1142         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1143         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1144         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1145         default: BUG();
1146         }
1147         ctxt->ops->put_fpu(ctxt);
1148 }
1149
1150 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1151 {
1152         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1153                 return emulate_nm(ctxt);
1154
1155         ctxt->ops->get_fpu(ctxt);
1156         asm volatile("fninit");
1157         ctxt->ops->put_fpu(ctxt);
1158         return X86EMUL_CONTINUE;
1159 }
1160
1161 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1162 {
1163         u16 fcw;
1164
1165         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1166                 return emulate_nm(ctxt);
1167
1168         ctxt->ops->get_fpu(ctxt);
1169         asm volatile("fnstcw %0": "+m"(fcw));
1170         ctxt->ops->put_fpu(ctxt);
1171
1172         ctxt->dst.val = fcw;
1173
1174         return X86EMUL_CONTINUE;
1175 }
1176
1177 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1178 {
1179         u16 fsw;
1180
1181         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1182                 return emulate_nm(ctxt);
1183
1184         ctxt->ops->get_fpu(ctxt);
1185         asm volatile("fnstsw %0": "+m"(fsw));
1186         ctxt->ops->put_fpu(ctxt);
1187
1188         ctxt->dst.val = fsw;
1189
1190         return X86EMUL_CONTINUE;
1191 }
1192
1193 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1194                                     struct operand *op)
1195 {
1196         unsigned reg = ctxt->modrm_reg;
1197
1198         if (!(ctxt->d & ModRM))
1199                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1200
1201         if (ctxt->d & Sse) {
1202                 op->type = OP_XMM;
1203                 op->bytes = 16;
1204                 op->addr.xmm = reg;
1205                 read_sse_reg(ctxt, &op->vec_val, reg);
1206                 return;
1207         }
1208         if (ctxt->d & Mmx) {
1209                 reg &= 7;
1210                 op->type = OP_MM;
1211                 op->bytes = 8;
1212                 op->addr.mm = reg;
1213                 return;
1214         }
1215
1216         op->type = OP_REG;
1217         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1218         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1219
1220         fetch_register_operand(op);
1221         op->orig_val = op->val;
1222 }
1223
1224 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1225 {
1226         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1227                 ctxt->modrm_seg = VCPU_SREG_SS;
1228 }
1229
1230 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1231                         struct operand *op)
1232 {
1233         u8 sib;
1234         int index_reg, base_reg, scale;
1235         int rc = X86EMUL_CONTINUE;
1236         ulong modrm_ea = 0;
1237
1238         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1239         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1240         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1241
1242         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1243         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1244         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1245         ctxt->modrm_seg = VCPU_SREG_DS;
1246
1247         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1248                 op->type = OP_REG;
1249                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1250                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1251                                 ctxt->d & ByteOp);
1252                 if (ctxt->d & Sse) {
1253                         op->type = OP_XMM;
1254                         op->bytes = 16;
1255                         op->addr.xmm = ctxt->modrm_rm;
1256                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1257                         return rc;
1258                 }
1259                 if (ctxt->d & Mmx) {
1260                         op->type = OP_MM;
1261                         op->bytes = 8;
1262                         op->addr.mm = ctxt->modrm_rm & 7;
1263                         return rc;
1264                 }
1265                 fetch_register_operand(op);
1266                 return rc;
1267         }
1268
1269         op->type = OP_MEM;
1270
1271         if (ctxt->ad_bytes == 2) {
1272                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1273                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1274                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1275                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1276
1277                 /* 16-bit ModR/M decode. */
1278                 switch (ctxt->modrm_mod) {
1279                 case 0:
1280                         if (ctxt->modrm_rm == 6)
1281                                 modrm_ea += insn_fetch(u16, ctxt);
1282                         break;
1283                 case 1:
1284                         modrm_ea += insn_fetch(s8, ctxt);
1285                         break;
1286                 case 2:
1287                         modrm_ea += insn_fetch(u16, ctxt);
1288                         break;
1289                 }
1290                 switch (ctxt->modrm_rm) {
1291                 case 0:
1292                         modrm_ea += bx + si;
1293                         break;
1294                 case 1:
1295                         modrm_ea += bx + di;
1296                         break;
1297                 case 2:
1298                         modrm_ea += bp + si;
1299                         break;
1300                 case 3:
1301                         modrm_ea += bp + di;
1302                         break;
1303                 case 4:
1304                         modrm_ea += si;
1305                         break;
1306                 case 5:
1307                         modrm_ea += di;
1308                         break;
1309                 case 6:
1310                         if (ctxt->modrm_mod != 0)
1311                                 modrm_ea += bp;
1312                         break;
1313                 case 7:
1314                         modrm_ea += bx;
1315                         break;
1316                 }
1317                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1318                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1319                         ctxt->modrm_seg = VCPU_SREG_SS;
1320                 modrm_ea = (u16)modrm_ea;
1321         } else {
1322                 /* 32/64-bit ModR/M decode. */
1323                 if ((ctxt->modrm_rm & 7) == 4) {
1324                         sib = insn_fetch(u8, ctxt);
1325                         index_reg |= (sib >> 3) & 7;
1326                         base_reg |= sib & 7;
1327                         scale = sib >> 6;
1328
1329                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1330                                 modrm_ea += insn_fetch(s32, ctxt);
1331                         else {
1332                                 modrm_ea += reg_read(ctxt, base_reg);
1333                                 adjust_modrm_seg(ctxt, base_reg);
1334                                 /* Increment ESP on POP [ESP] */
1335                                 if ((ctxt->d & IncSP) &&
1336                                     base_reg == VCPU_REGS_RSP)
1337                                         modrm_ea += ctxt->op_bytes;
1338                         }
1339                         if (index_reg != 4)
1340                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1341                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1342                         modrm_ea += insn_fetch(s32, ctxt);
1343                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1344                                 ctxt->rip_relative = 1;
1345                 } else {
1346                         base_reg = ctxt->modrm_rm;
1347                         modrm_ea += reg_read(ctxt, base_reg);
1348                         adjust_modrm_seg(ctxt, base_reg);
1349                 }
1350                 switch (ctxt->modrm_mod) {
1351                 case 1:
1352                         modrm_ea += insn_fetch(s8, ctxt);
1353                         break;
1354                 case 2:
1355                         modrm_ea += insn_fetch(s32, ctxt);
1356                         break;
1357                 }
1358         }
1359         op->addr.mem.ea = modrm_ea;
1360         if (ctxt->ad_bytes != 8)
1361                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1362
1363 done:
1364         return rc;
1365 }
1366
1367 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1368                       struct operand *op)
1369 {
1370         int rc = X86EMUL_CONTINUE;
1371
1372         op->type = OP_MEM;
1373         switch (ctxt->ad_bytes) {
1374         case 2:
1375                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1376                 break;
1377         case 4:
1378                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1379                 break;
1380         case 8:
1381                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1382                 break;
1383         }
1384 done:
1385         return rc;
1386 }
1387
1388 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1389 {
1390         long sv = 0, mask;
1391
1392         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1393                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1394
1395                 if (ctxt->src.bytes == 2)
1396                         sv = (s16)ctxt->src.val & (s16)mask;
1397                 else if (ctxt->src.bytes == 4)
1398                         sv = (s32)ctxt->src.val & (s32)mask;
1399                 else
1400                         sv = (s64)ctxt->src.val & (s64)mask;
1401
1402                 ctxt->dst.addr.mem.ea = address_mask(ctxt,
1403                                            ctxt->dst.addr.mem.ea + (sv >> 3));
1404         }
1405
1406         /* only subword offset */
1407         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1408 }
1409
1410 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1411                          unsigned long addr, void *dest, unsigned size)
1412 {
1413         int rc;
1414         struct read_cache *mc = &ctxt->mem_read;
1415
1416         if (mc->pos < mc->end)
1417                 goto read_cached;
1418
1419         WARN_ON((mc->end + size) >= sizeof(mc->data));
1420
1421         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1422                                       &ctxt->exception);
1423         if (rc != X86EMUL_CONTINUE)
1424                 return rc;
1425
1426         mc->end += size;
1427
1428 read_cached:
1429         memcpy(dest, mc->data + mc->pos, size);
1430         mc->pos += size;
1431         return X86EMUL_CONTINUE;
1432 }
1433
1434 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1435                           struct segmented_address addr,
1436                           void *data,
1437                           unsigned size)
1438 {
1439         int rc;
1440         ulong linear;
1441
1442         rc = linearize(ctxt, addr, size, false, &linear);
1443         if (rc != X86EMUL_CONTINUE)
1444                 return rc;
1445         return read_emulated(ctxt, linear, data, size);
1446 }
1447
1448 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1449                            struct segmented_address addr,
1450                            const void *data,
1451                            unsigned size)
1452 {
1453         int rc;
1454         ulong linear;
1455
1456         rc = linearize(ctxt, addr, size, true, &linear);
1457         if (rc != X86EMUL_CONTINUE)
1458                 return rc;
1459         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1460                                          &ctxt->exception);
1461 }
1462
1463 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1464                              struct segmented_address addr,
1465                              const void *orig_data, const void *data,
1466                              unsigned size)
1467 {
1468         int rc;
1469         ulong linear;
1470
1471         rc = linearize(ctxt, addr, size, true, &linear);
1472         if (rc != X86EMUL_CONTINUE)
1473                 return rc;
1474         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1475                                            size, &ctxt->exception);
1476 }
1477
1478 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1479                            unsigned int size, unsigned short port,
1480                            void *dest)
1481 {
1482         struct read_cache *rc = &ctxt->io_read;
1483
1484         if (rc->pos == rc->end) { /* refill pio read ahead */
1485                 unsigned int in_page, n;
1486                 unsigned int count = ctxt->rep_prefix ?
1487                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1488                 in_page = (ctxt->eflags & X86_EFLAGS_DF) ?
1489                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1490                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1491                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1492                 if (n == 0)
1493                         n = 1;
1494                 rc->pos = rc->end = 0;
1495                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1496                         return 0;
1497                 rc->end = n * size;
1498         }
1499
1500         if (ctxt->rep_prefix && (ctxt->d & String) &&
1501             !(ctxt->eflags & X86_EFLAGS_DF)) {
1502                 ctxt->dst.data = rc->data + rc->pos;
1503                 ctxt->dst.type = OP_MEM_STR;
1504                 ctxt->dst.count = (rc->end - rc->pos) / size;
1505                 rc->pos = rc->end;
1506         } else {
1507                 memcpy(dest, rc->data + rc->pos, size);
1508                 rc->pos += size;
1509         }
1510         return 1;
1511 }
1512
1513 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1514                                      u16 index, struct desc_struct *desc)
1515 {
1516         struct desc_ptr dt;
1517         ulong addr;
1518
1519         ctxt->ops->get_idt(ctxt, &dt);
1520
1521         if (dt.size < index * 8 + 7)
1522                 return emulate_gp(ctxt, index << 3 | 0x2);
1523
1524         addr = dt.address + index * 8;
1525         return linear_read_system(ctxt, addr, desc, sizeof *desc);
1526 }
1527
1528 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1529                                      u16 selector, struct desc_ptr *dt)
1530 {
1531         const struct x86_emulate_ops *ops = ctxt->ops;
1532         u32 base3 = 0;
1533
1534         if (selector & 1 << 2) {
1535                 struct desc_struct desc;
1536                 u16 sel;
1537
1538                 memset (dt, 0, sizeof *dt);
1539                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1540                                       VCPU_SREG_LDTR))
1541                         return;
1542
1543                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1544                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1545         } else
1546                 ops->get_gdt(ctxt, dt);
1547 }
1548
1549 static int get_descriptor_ptr(struct x86_emulate_ctxt *ctxt,
1550                               u16 selector, ulong *desc_addr_p)
1551 {
1552         struct desc_ptr dt;
1553         u16 index = selector >> 3;
1554         ulong addr;
1555
1556         get_descriptor_table_ptr(ctxt, selector, &dt);
1557
1558         if (dt.size < index * 8 + 7)
1559                 return emulate_gp(ctxt, selector & 0xfffc);
1560
1561         addr = dt.address + index * 8;
1562
1563 #ifdef CONFIG_X86_64
1564         if (addr >> 32 != 0) {
1565                 u64 efer = 0;
1566
1567                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1568                 if (!(efer & EFER_LMA))
1569                         addr &= (u32)-1;
1570         }
1571 #endif
1572
1573         *desc_addr_p = addr;
1574         return X86EMUL_CONTINUE;
1575 }
1576
1577 /* allowed just for 8 bytes segments */
1578 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1579                                    u16 selector, struct desc_struct *desc,
1580                                    ulong *desc_addr_p)
1581 {
1582         int rc;
1583
1584         rc = get_descriptor_ptr(ctxt, selector, desc_addr_p);
1585         if (rc != X86EMUL_CONTINUE)
1586                 return rc;
1587
1588         return linear_read_system(ctxt, *desc_addr_p, desc, sizeof(*desc));
1589 }
1590
1591 /* allowed just for 8 bytes segments */
1592 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1593                                     u16 selector, struct desc_struct *desc)
1594 {
1595         int rc;
1596         ulong addr;
1597
1598         rc = get_descriptor_ptr(ctxt, selector, &addr);
1599         if (rc != X86EMUL_CONTINUE)
1600                 return rc;
1601
1602         return linear_write_system(ctxt, addr, desc, sizeof *desc);
1603 }
1604
1605 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1606                                      u16 selector, int seg, u8 cpl,
1607                                      enum x86_transfer_type transfer,
1608                                      struct desc_struct *desc)
1609 {
1610         struct desc_struct seg_desc, old_desc;
1611         u8 dpl, rpl;
1612         unsigned err_vec = GP_VECTOR;
1613         u32 err_code = 0;
1614         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1615         ulong desc_addr;
1616         int ret;
1617         u16 dummy;
1618         u32 base3 = 0;
1619
1620         memset(&seg_desc, 0, sizeof seg_desc);
1621
1622         if (ctxt->mode == X86EMUL_MODE_REAL) {
1623                 /* set real mode segment descriptor (keep limit etc. for
1624                  * unreal mode) */
1625                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1626                 set_desc_base(&seg_desc, selector << 4);
1627                 goto load;
1628         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1629                 /* VM86 needs a clean new segment descriptor */
1630                 set_desc_base(&seg_desc, selector << 4);
1631                 set_desc_limit(&seg_desc, 0xffff);
1632                 seg_desc.type = 3;
1633                 seg_desc.p = 1;
1634                 seg_desc.s = 1;
1635                 seg_desc.dpl = 3;
1636                 goto load;
1637         }
1638
1639         rpl = selector & 3;
1640
1641         /* TR should be in GDT only */
1642         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1643                 goto exception;
1644
1645         /* NULL selector is not valid for TR, CS and (except for long mode) SS */
1646         if (null_selector) {
1647                 if (seg == VCPU_SREG_CS || seg == VCPU_SREG_TR)
1648                         goto exception;
1649
1650                 if (seg == VCPU_SREG_SS) {
1651                         if (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl)
1652                                 goto exception;
1653
1654                         /*
1655                          * ctxt->ops->set_segment expects the CPL to be in
1656                          * SS.DPL, so fake an expand-up 32-bit data segment.
1657                          */
1658                         seg_desc.type = 3;
1659                         seg_desc.p = 1;
1660                         seg_desc.s = 1;
1661                         seg_desc.dpl = cpl;
1662                         seg_desc.d = 1;
1663                         seg_desc.g = 1;
1664                 }
1665
1666                 /* Skip all following checks */
1667                 goto load;
1668         }
1669
1670         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1671         if (ret != X86EMUL_CONTINUE)
1672                 return ret;
1673
1674         err_code = selector & 0xfffc;
1675         err_vec = (transfer == X86_TRANSFER_TASK_SWITCH) ? TS_VECTOR :
1676                                                            GP_VECTOR;
1677
1678         /* can't load system descriptor into segment selector */
1679         if (seg <= VCPU_SREG_GS && !seg_desc.s) {
1680                 if (transfer == X86_TRANSFER_CALL_JMP)
1681                         return X86EMUL_UNHANDLEABLE;
1682                 goto exception;
1683         }
1684
1685         dpl = seg_desc.dpl;
1686
1687         switch (seg) {
1688         case VCPU_SREG_SS:
1689                 /*
1690                  * segment is not a writable data segment or segment
1691                  * selector's RPL != CPL or segment selector's RPL != CPL
1692                  */
1693                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1694                         goto exception;
1695                 break;
1696         case VCPU_SREG_CS:
1697                 if (!(seg_desc.type & 8))
1698                         goto exception;
1699
1700                 if (seg_desc.type & 4) {
1701                         /* conforming */
1702                         if (dpl > cpl)
1703                                 goto exception;
1704                 } else {
1705                         /* nonconforming */
1706                         if (rpl > cpl || dpl != cpl)
1707                                 goto exception;
1708                 }
1709                 /* in long-mode d/b must be clear if l is set */
1710                 if (seg_desc.d && seg_desc.l) {
1711                         u64 efer = 0;
1712
1713                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1714                         if (efer & EFER_LMA)
1715                                 goto exception;
1716                 }
1717
1718                 /* CS(RPL) <- CPL */
1719                 selector = (selector & 0xfffc) | cpl;
1720                 break;
1721         case VCPU_SREG_TR:
1722                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1723                         goto exception;
1724                 break;
1725         case VCPU_SREG_LDTR:
1726                 if (seg_desc.s || seg_desc.type != 2)
1727                         goto exception;
1728                 break;
1729         default: /*  DS, ES, FS, or GS */
1730                 /*
1731                  * segment is not a data or readable code segment or
1732                  * ((segment is a data or nonconforming code segment)
1733                  * and (both RPL and CPL > DPL))
1734                  */
1735                 if ((seg_desc.type & 0xa) == 0x8 ||
1736                     (((seg_desc.type & 0xc) != 0xc) &&
1737                      (rpl > dpl && cpl > dpl)))
1738                         goto exception;
1739                 break;
1740         }
1741
1742         if (!seg_desc.p) {
1743                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1744                 goto exception;
1745         }
1746
1747         if (seg_desc.s) {
1748                 /* mark segment as accessed */
1749                 if (!(seg_desc.type & 1)) {
1750                         seg_desc.type |= 1;
1751                         ret = write_segment_descriptor(ctxt, selector,
1752                                                        &seg_desc);
1753                         if (ret != X86EMUL_CONTINUE)
1754                                 return ret;
1755                 }
1756         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1757                 ret = linear_read_system(ctxt, desc_addr+8, &base3, sizeof(base3));
1758                 if (ret != X86EMUL_CONTINUE)
1759                         return ret;
1760                 if (emul_is_noncanonical_address(get_desc_base(&seg_desc) |
1761                                                  ((u64)base3 << 32), ctxt))
1762                         return emulate_gp(ctxt, err_code);
1763         }
1764
1765         if (seg == VCPU_SREG_TR) {
1766                 old_desc = seg_desc;
1767                 seg_desc.type |= 2; /* busy */
1768                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1769                                                   sizeof(seg_desc), &ctxt->exception);
1770                 if (ret != X86EMUL_CONTINUE)
1771                         return ret;
1772         }
1773 load:
1774         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1775         if (desc)
1776                 *desc = seg_desc;
1777         return X86EMUL_CONTINUE;
1778 exception:
1779         return emulate_exception(ctxt, err_vec, err_code, true);
1780 }
1781
1782 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1783                                    u16 selector, int seg)
1784 {
1785         u8 cpl = ctxt->ops->cpl(ctxt);
1786
1787         /*
1788          * None of MOV, POP and LSS can load a NULL selector in CPL=3, but
1789          * they can load it at CPL<3 (Intel's manual says only LSS can,
1790          * but it's wrong).
1791          *
1792          * However, the Intel manual says that putting IST=1/DPL=3 in
1793          * an interrupt gate will result in SS=3 (the AMD manual instead
1794          * says it doesn't), so allow SS=3 in __load_segment_descriptor
1795          * and only forbid it here.
1796          */
1797         if (seg == VCPU_SREG_SS && selector == 3 &&
1798             ctxt->mode == X86EMUL_MODE_PROT64)
1799                 return emulate_exception(ctxt, GP_VECTOR, 0, true);
1800
1801         return __load_segment_descriptor(ctxt, selector, seg, cpl,
1802                                          X86_TRANSFER_NONE, NULL);
1803 }
1804
1805 static void write_register_operand(struct operand *op)
1806 {
1807         return assign_register(op->addr.reg, op->val, op->bytes);
1808 }
1809
1810 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1811 {
1812         switch (op->type) {
1813         case OP_REG:
1814                 write_register_operand(op);
1815                 break;
1816         case OP_MEM:
1817                 if (ctxt->lock_prefix)
1818                         return segmented_cmpxchg(ctxt,
1819                                                  op->addr.mem,
1820                                                  &op->orig_val,
1821                                                  &op->val,
1822                                                  op->bytes);
1823                 else
1824                         return segmented_write(ctxt,
1825                                                op->addr.mem,
1826                                                &op->val,
1827                                                op->bytes);
1828                 break;
1829         case OP_MEM_STR:
1830                 return segmented_write(ctxt,
1831                                        op->addr.mem,
1832                                        op->data,
1833                                        op->bytes * op->count);
1834                 break;
1835         case OP_XMM:
1836                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1837                 break;
1838         case OP_MM:
1839                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1840                 break;
1841         case OP_NONE:
1842                 /* no writeback */
1843                 break;
1844         default:
1845                 break;
1846         }
1847         return X86EMUL_CONTINUE;
1848 }
1849
1850 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1851 {
1852         struct segmented_address addr;
1853
1854         rsp_increment(ctxt, -bytes);
1855         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1856         addr.seg = VCPU_SREG_SS;
1857
1858         return segmented_write(ctxt, addr, data, bytes);
1859 }
1860
1861 static int em_push(struct x86_emulate_ctxt *ctxt)
1862 {
1863         /* Disable writeback. */
1864         ctxt->dst.type = OP_NONE;
1865         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1866 }
1867
1868 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1869                        void *dest, int len)
1870 {
1871         int rc;
1872         struct segmented_address addr;
1873
1874         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1875         addr.seg = VCPU_SREG_SS;
1876         rc = segmented_read(ctxt, addr, dest, len);
1877         if (rc != X86EMUL_CONTINUE)
1878                 return rc;
1879
1880         rsp_increment(ctxt, len);
1881         return rc;
1882 }
1883
1884 static int em_pop(struct x86_emulate_ctxt *ctxt)
1885 {
1886         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1887 }
1888
1889 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1890                         void *dest, int len)
1891 {
1892         int rc;
1893         unsigned long val, change_mask;
1894         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
1895         int cpl = ctxt->ops->cpl(ctxt);
1896
1897         rc = emulate_pop(ctxt, &val, len);
1898         if (rc != X86EMUL_CONTINUE)
1899                 return rc;
1900
1901         change_mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
1902                       X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_OF |
1903                       X86_EFLAGS_TF | X86_EFLAGS_DF | X86_EFLAGS_NT |
1904                       X86_EFLAGS_AC | X86_EFLAGS_ID;
1905
1906         switch(ctxt->mode) {
1907         case X86EMUL_MODE_PROT64:
1908         case X86EMUL_MODE_PROT32:
1909         case X86EMUL_MODE_PROT16:
1910                 if (cpl == 0)
1911                         change_mask |= X86_EFLAGS_IOPL;
1912                 if (cpl <= iopl)
1913                         change_mask |= X86_EFLAGS_IF;
1914                 break;
1915         case X86EMUL_MODE_VM86:
1916                 if (iopl < 3)
1917                         return emulate_gp(ctxt, 0);
1918                 change_mask |= X86_EFLAGS_IF;
1919                 break;
1920         default: /* real mode */
1921                 change_mask |= (X86_EFLAGS_IOPL | X86_EFLAGS_IF);
1922                 break;
1923         }
1924
1925         *(unsigned long *)dest =
1926                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1927
1928         return rc;
1929 }
1930
1931 static int em_popf(struct x86_emulate_ctxt *ctxt)
1932 {
1933         ctxt->dst.type = OP_REG;
1934         ctxt->dst.addr.reg = &ctxt->eflags;
1935         ctxt->dst.bytes = ctxt->op_bytes;
1936         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1937 }
1938
1939 static int em_enter(struct x86_emulate_ctxt *ctxt)
1940 {
1941         int rc;
1942         unsigned frame_size = ctxt->src.val;
1943         unsigned nesting_level = ctxt->src2.val & 31;
1944         ulong rbp;
1945
1946         if (nesting_level)
1947                 return X86EMUL_UNHANDLEABLE;
1948
1949         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1950         rc = push(ctxt, &rbp, stack_size(ctxt));
1951         if (rc != X86EMUL_CONTINUE)
1952                 return rc;
1953         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1954                       stack_mask(ctxt));
1955         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1956                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1957                       stack_mask(ctxt));
1958         return X86EMUL_CONTINUE;
1959 }
1960
1961 static int em_leave(struct x86_emulate_ctxt *ctxt)
1962 {
1963         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1964                       stack_mask(ctxt));
1965         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1966 }
1967
1968 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1969 {
1970         int seg = ctxt->src2.val;
1971
1972         ctxt->src.val = get_segment_selector(ctxt, seg);
1973         if (ctxt->op_bytes == 4) {
1974                 rsp_increment(ctxt, -2);
1975                 ctxt->op_bytes = 2;
1976         }
1977
1978         return em_push(ctxt);
1979 }
1980
1981 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1982 {
1983         int seg = ctxt->src2.val;
1984         unsigned long selector;
1985         int rc;
1986
1987         rc = emulate_pop(ctxt, &selector, 2);
1988         if (rc != X86EMUL_CONTINUE)
1989                 return rc;
1990
1991         if (ctxt->modrm_reg == VCPU_SREG_SS)
1992                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1993         if (ctxt->op_bytes > 2)
1994                 rsp_increment(ctxt, ctxt->op_bytes - 2);
1995
1996         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1997         return rc;
1998 }
1999
2000 static int em_pusha(struct x86_emulate_ctxt *ctxt)
2001 {
2002         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
2003         int rc = X86EMUL_CONTINUE;
2004         int reg = VCPU_REGS_RAX;
2005
2006         while (reg <= VCPU_REGS_RDI) {
2007                 (reg == VCPU_REGS_RSP) ?
2008                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
2009
2010                 rc = em_push(ctxt);
2011                 if (rc != X86EMUL_CONTINUE)
2012                         return rc;
2013
2014                 ++reg;
2015         }
2016
2017         return rc;
2018 }
2019
2020 static int em_pushf(struct x86_emulate_ctxt *ctxt)
2021 {
2022         ctxt->src.val = (unsigned long)ctxt->eflags & ~X86_EFLAGS_VM;
2023         return em_push(ctxt);
2024 }
2025
2026 static int em_popa(struct x86_emulate_ctxt *ctxt)
2027 {
2028         int rc = X86EMUL_CONTINUE;
2029         int reg = VCPU_REGS_RDI;
2030         u32 val;
2031
2032         while (reg >= VCPU_REGS_RAX) {
2033                 if (reg == VCPU_REGS_RSP) {
2034                         rsp_increment(ctxt, ctxt->op_bytes);
2035                         --reg;
2036                 }
2037
2038                 rc = emulate_pop(ctxt, &val, ctxt->op_bytes);
2039                 if (rc != X86EMUL_CONTINUE)
2040                         break;
2041                 assign_register(reg_rmw(ctxt, reg), val, ctxt->op_bytes);
2042                 --reg;
2043         }
2044         return rc;
2045 }
2046
2047 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2048 {
2049         const struct x86_emulate_ops *ops = ctxt->ops;
2050         int rc;
2051         struct desc_ptr dt;
2052         gva_t cs_addr;
2053         gva_t eip_addr;
2054         u16 cs, eip;
2055
2056         /* TODO: Add limit checks */
2057         ctxt->src.val = ctxt->eflags;
2058         rc = em_push(ctxt);
2059         if (rc != X86EMUL_CONTINUE)
2060                 return rc;
2061
2062         ctxt->eflags &= ~(X86_EFLAGS_IF | X86_EFLAGS_TF | X86_EFLAGS_AC);
2063
2064         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
2065         rc = em_push(ctxt);
2066         if (rc != X86EMUL_CONTINUE)
2067                 return rc;
2068
2069         ctxt->src.val = ctxt->_eip;
2070         rc = em_push(ctxt);
2071         if (rc != X86EMUL_CONTINUE)
2072                 return rc;
2073
2074         ops->get_idt(ctxt, &dt);
2075
2076         eip_addr = dt.address + (irq << 2);
2077         cs_addr = dt.address + (irq << 2) + 2;
2078
2079         rc = linear_read_system(ctxt, cs_addr, &cs, 2);
2080         if (rc != X86EMUL_CONTINUE)
2081                 return rc;
2082
2083         rc = linear_read_system(ctxt, eip_addr, &eip, 2);
2084         if (rc != X86EMUL_CONTINUE)
2085                 return rc;
2086
2087         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
2088         if (rc != X86EMUL_CONTINUE)
2089                 return rc;
2090
2091         ctxt->_eip = eip;
2092
2093         return rc;
2094 }
2095
2096 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2097 {
2098         int rc;
2099
2100         invalidate_registers(ctxt);
2101         rc = __emulate_int_real(ctxt, irq);
2102         if (rc == X86EMUL_CONTINUE)
2103                 writeback_registers(ctxt);
2104         return rc;
2105 }
2106
2107 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
2108 {
2109         switch(ctxt->mode) {
2110         case X86EMUL_MODE_REAL:
2111                 return __emulate_int_real(ctxt, irq);
2112         case X86EMUL_MODE_VM86:
2113         case X86EMUL_MODE_PROT16:
2114         case X86EMUL_MODE_PROT32:
2115         case X86EMUL_MODE_PROT64:
2116         default:
2117                 /* Protected mode interrupts unimplemented yet */
2118                 return X86EMUL_UNHANDLEABLE;
2119         }
2120 }
2121
2122 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
2123 {
2124         int rc = X86EMUL_CONTINUE;
2125         unsigned long temp_eip = 0;
2126         unsigned long temp_eflags = 0;
2127         unsigned long cs = 0;
2128         unsigned long mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
2129                              X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_TF |
2130                              X86_EFLAGS_IF | X86_EFLAGS_DF | X86_EFLAGS_OF |
2131                              X86_EFLAGS_IOPL | X86_EFLAGS_NT | X86_EFLAGS_RF |
2132                              X86_EFLAGS_AC | X86_EFLAGS_ID |
2133                              X86_EFLAGS_FIXED;
2134         unsigned long vm86_mask = X86_EFLAGS_VM | X86_EFLAGS_VIF |
2135                                   X86_EFLAGS_VIP;
2136
2137         /* TODO: Add stack limit check */
2138
2139         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
2140
2141         if (rc != X86EMUL_CONTINUE)
2142                 return rc;
2143
2144         if (temp_eip & ~0xffff)
2145                 return emulate_gp(ctxt, 0);
2146
2147         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2148
2149         if (rc != X86EMUL_CONTINUE)
2150                 return rc;
2151
2152         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
2153
2154         if (rc != X86EMUL_CONTINUE)
2155                 return rc;
2156
2157         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2158
2159         if (rc != X86EMUL_CONTINUE)
2160                 return rc;
2161
2162         ctxt->_eip = temp_eip;
2163
2164         if (ctxt->op_bytes == 4)
2165                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2166         else if (ctxt->op_bytes == 2) {
2167                 ctxt->eflags &= ~0xffff;
2168                 ctxt->eflags |= temp_eflags;
2169         }
2170
2171         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2172         ctxt->eflags |= X86_EFLAGS_FIXED;
2173         ctxt->ops->set_nmi_mask(ctxt, false);
2174
2175         return rc;
2176 }
2177
2178 static int em_iret(struct x86_emulate_ctxt *ctxt)
2179 {
2180         switch(ctxt->mode) {
2181         case X86EMUL_MODE_REAL:
2182                 return emulate_iret_real(ctxt);
2183         case X86EMUL_MODE_VM86:
2184         case X86EMUL_MODE_PROT16:
2185         case X86EMUL_MODE_PROT32:
2186         case X86EMUL_MODE_PROT64:
2187         default:
2188                 /* iret from protected mode unimplemented yet */
2189                 return X86EMUL_UNHANDLEABLE;
2190         }
2191 }
2192
2193 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2194 {
2195         int rc;
2196         unsigned short sel;
2197         struct desc_struct new_desc;
2198         u8 cpl = ctxt->ops->cpl(ctxt);
2199
2200         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2201
2202         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
2203                                        X86_TRANSFER_CALL_JMP,
2204                                        &new_desc);
2205         if (rc != X86EMUL_CONTINUE)
2206                 return rc;
2207
2208         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
2209         /* Error handling is not implemented. */
2210         if (rc != X86EMUL_CONTINUE)
2211                 return X86EMUL_UNHANDLEABLE;
2212
2213         return rc;
2214 }
2215
2216 static int em_jmp_abs(struct x86_emulate_ctxt *ctxt)
2217 {
2218         return assign_eip_near(ctxt, ctxt->src.val);
2219 }
2220
2221 static int em_call_near_abs(struct x86_emulate_ctxt *ctxt)
2222 {
2223         int rc;
2224         long int old_eip;
2225
2226         old_eip = ctxt->_eip;
2227         rc = assign_eip_near(ctxt, ctxt->src.val);
2228         if (rc != X86EMUL_CONTINUE)
2229                 return rc;
2230         ctxt->src.val = old_eip;
2231         rc = em_push(ctxt);
2232         return rc;
2233 }
2234
2235 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2236 {
2237         u64 old = ctxt->dst.orig_val64;
2238
2239         if (ctxt->dst.bytes == 16)
2240                 return X86EMUL_UNHANDLEABLE;
2241
2242         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2243             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2244                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2245                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2246                 ctxt->eflags &= ~X86_EFLAGS_ZF;
2247         } else {
2248                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2249                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2250
2251                 ctxt->eflags |= X86_EFLAGS_ZF;
2252         }
2253         return X86EMUL_CONTINUE;
2254 }
2255
2256 static int em_ret(struct x86_emulate_ctxt *ctxt)
2257 {
2258         int rc;
2259         unsigned long eip;
2260
2261         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2262         if (rc != X86EMUL_CONTINUE)
2263                 return rc;
2264
2265         return assign_eip_near(ctxt, eip);
2266 }
2267
2268 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2269 {
2270         int rc;
2271         unsigned long eip, cs;
2272         int cpl = ctxt->ops->cpl(ctxt);
2273         struct desc_struct new_desc;
2274
2275         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2276         if (rc != X86EMUL_CONTINUE)
2277                 return rc;
2278         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2279         if (rc != X86EMUL_CONTINUE)
2280                 return rc;
2281         /* Outer-privilege level return is not implemented */
2282         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2283                 return X86EMUL_UNHANDLEABLE;
2284         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, cpl,
2285                                        X86_TRANSFER_RET,
2286                                        &new_desc);
2287         if (rc != X86EMUL_CONTINUE)
2288                 return rc;
2289         rc = assign_eip_far(ctxt, eip, &new_desc);
2290         /* Error handling is not implemented. */
2291         if (rc != X86EMUL_CONTINUE)
2292                 return X86EMUL_UNHANDLEABLE;
2293
2294         return rc;
2295 }
2296
2297 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2298 {
2299         int rc;
2300
2301         rc = em_ret_far(ctxt);
2302         if (rc != X86EMUL_CONTINUE)
2303                 return rc;
2304         rsp_increment(ctxt, ctxt->src.val);
2305         return X86EMUL_CONTINUE;
2306 }
2307
2308 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2309 {
2310         /* Save real source value, then compare EAX against destination. */
2311         ctxt->dst.orig_val = ctxt->dst.val;
2312         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2313         ctxt->src.orig_val = ctxt->src.val;
2314         ctxt->src.val = ctxt->dst.orig_val;
2315         fastop(ctxt, em_cmp);
2316
2317         if (ctxt->eflags & X86_EFLAGS_ZF) {
2318                 /* Success: write back to memory; no update of EAX */
2319                 ctxt->src.type = OP_NONE;
2320                 ctxt->dst.val = ctxt->src.orig_val;
2321         } else {
2322                 /* Failure: write the value we saw to EAX. */
2323                 ctxt->src.type = OP_REG;
2324                 ctxt->src.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2325                 ctxt->src.val = ctxt->dst.orig_val;
2326                 /* Create write-cycle to dest by writing the same value */
2327                 ctxt->dst.val = ctxt->dst.orig_val;
2328         }
2329         return X86EMUL_CONTINUE;
2330 }
2331
2332 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2333 {
2334         int seg = ctxt->src2.val;
2335         unsigned short sel;
2336         int rc;
2337
2338         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2339
2340         rc = load_segment_descriptor(ctxt, sel, seg);
2341         if (rc != X86EMUL_CONTINUE)
2342                 return rc;
2343
2344         ctxt->dst.val = ctxt->src.val;
2345         return rc;
2346 }
2347
2348 static int emulator_has_longmode(struct x86_emulate_ctxt *ctxt)
2349 {
2350         u32 eax, ebx, ecx, edx;
2351
2352         eax = 0x80000001;
2353         ecx = 0;
2354         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
2355         return edx & bit(X86_FEATURE_LM);
2356 }
2357
2358 #define GET_SMSTATE(type, smbase, offset)                                 \
2359         ({                                                                \
2360          type __val;                                                      \
2361          int r = ctxt->ops->read_phys(ctxt, smbase + offset, &__val,      \
2362                                       sizeof(__val));                     \
2363          if (r != X86EMUL_CONTINUE)                                       \
2364                  return X86EMUL_UNHANDLEABLE;                             \
2365          __val;                                                           \
2366         })
2367
2368 static void rsm_set_desc_flags(struct desc_struct *desc, u32 flags)
2369 {
2370         desc->g    = (flags >> 23) & 1;
2371         desc->d    = (flags >> 22) & 1;
2372         desc->l    = (flags >> 21) & 1;
2373         desc->avl  = (flags >> 20) & 1;
2374         desc->p    = (flags >> 15) & 1;
2375         desc->dpl  = (flags >> 13) & 3;
2376         desc->s    = (flags >> 12) & 1;
2377         desc->type = (flags >>  8) & 15;
2378 }
2379
2380 static int rsm_load_seg_32(struct x86_emulate_ctxt *ctxt, u64 smbase, int n)
2381 {
2382         struct desc_struct desc;
2383         int offset;
2384         u16 selector;
2385
2386         selector = GET_SMSTATE(u32, smbase, 0x7fa8 + n * 4);
2387
2388         if (n < 3)
2389                 offset = 0x7f84 + n * 12;
2390         else
2391                 offset = 0x7f2c + (n - 3) * 12;
2392
2393         set_desc_base(&desc,      GET_SMSTATE(u32, smbase, offset + 8));
2394         set_desc_limit(&desc,     GET_SMSTATE(u32, smbase, offset + 4));
2395         rsm_set_desc_flags(&desc, GET_SMSTATE(u32, smbase, offset));
2396         ctxt->ops->set_segment(ctxt, selector, &desc, 0, n);
2397         return X86EMUL_CONTINUE;
2398 }
2399
2400 static int rsm_load_seg_64(struct x86_emulate_ctxt *ctxt, u64 smbase, int n)
2401 {
2402         struct desc_struct desc;
2403         int offset;
2404         u16 selector;
2405         u32 base3;
2406
2407         offset = 0x7e00 + n * 16;
2408
2409         selector =                GET_SMSTATE(u16, smbase, offset);
2410         rsm_set_desc_flags(&desc, GET_SMSTATE(u16, smbase, offset + 2) << 8);
2411         set_desc_limit(&desc,     GET_SMSTATE(u32, smbase, offset + 4));
2412         set_desc_base(&desc,      GET_SMSTATE(u32, smbase, offset + 8));
2413         base3 =                   GET_SMSTATE(u32, smbase, offset + 12);
2414
2415         ctxt->ops->set_segment(ctxt, selector, &desc, base3, n);
2416         return X86EMUL_CONTINUE;
2417 }
2418
2419 static int rsm_enter_protected_mode(struct x86_emulate_ctxt *ctxt,
2420                                     u64 cr0, u64 cr3, u64 cr4)
2421 {
2422         int bad;
2423         u64 pcid;
2424
2425         /* In order to later set CR4.PCIDE, CR3[11:0] must be zero.  */
2426         pcid = 0;
2427         if (cr4 & X86_CR4_PCIDE) {
2428                 pcid = cr3 & 0xfff;
2429                 cr3 &= ~0xfff;
2430         }
2431
2432         bad = ctxt->ops->set_cr(ctxt, 3, cr3);
2433         if (bad)
2434                 return X86EMUL_UNHANDLEABLE;
2435
2436         /*
2437          * First enable PAE, long mode needs it before CR0.PG = 1 is set.
2438          * Then enable protected mode.  However, PCID cannot be enabled
2439          * if EFER.LMA=0, so set it separately.
2440          */
2441         bad = ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2442         if (bad)
2443                 return X86EMUL_UNHANDLEABLE;
2444
2445         bad = ctxt->ops->set_cr(ctxt, 0, cr0);
2446         if (bad)
2447                 return X86EMUL_UNHANDLEABLE;
2448
2449         if (cr4 & X86_CR4_PCIDE) {
2450                 bad = ctxt->ops->set_cr(ctxt, 4, cr4);
2451                 if (bad)
2452                         return X86EMUL_UNHANDLEABLE;
2453                 if (pcid) {
2454                         bad = ctxt->ops->set_cr(ctxt, 3, cr3 | pcid);
2455                         if (bad)
2456                                 return X86EMUL_UNHANDLEABLE;
2457                 }
2458
2459         }
2460
2461         return X86EMUL_CONTINUE;
2462 }
2463
2464 static int rsm_load_state_32(struct x86_emulate_ctxt *ctxt, u64 smbase)
2465 {
2466         struct desc_struct desc;
2467         struct desc_ptr dt;
2468         u16 selector;
2469         u32 val, cr0, cr3, cr4;
2470         int i;
2471
2472         cr0 =                      GET_SMSTATE(u32, smbase, 0x7ffc);
2473         cr3 =                      GET_SMSTATE(u32, smbase, 0x7ff8);
2474         ctxt->eflags =             GET_SMSTATE(u32, smbase, 0x7ff4) | X86_EFLAGS_FIXED;
2475         ctxt->_eip =               GET_SMSTATE(u32, smbase, 0x7ff0);
2476
2477         for (i = 0; i < 8; i++)
2478                 *reg_write(ctxt, i) = GET_SMSTATE(u32, smbase, 0x7fd0 + i * 4);
2479
2480         val = GET_SMSTATE(u32, smbase, 0x7fcc);
2481         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2482         val = GET_SMSTATE(u32, smbase, 0x7fc8);
2483         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2484
2485         selector =                 GET_SMSTATE(u32, smbase, 0x7fc4);
2486         set_desc_base(&desc,       GET_SMSTATE(u32, smbase, 0x7f64));
2487         set_desc_limit(&desc,      GET_SMSTATE(u32, smbase, 0x7f60));
2488         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smbase, 0x7f5c));
2489         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_TR);
2490
2491         selector =                 GET_SMSTATE(u32, smbase, 0x7fc0);
2492         set_desc_base(&desc,       GET_SMSTATE(u32, smbase, 0x7f80));
2493         set_desc_limit(&desc,      GET_SMSTATE(u32, smbase, 0x7f7c));
2494         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smbase, 0x7f78));
2495         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_LDTR);
2496
2497         dt.address =               GET_SMSTATE(u32, smbase, 0x7f74);
2498         dt.size =                  GET_SMSTATE(u32, smbase, 0x7f70);
2499         ctxt->ops->set_gdt(ctxt, &dt);
2500
2501         dt.address =               GET_SMSTATE(u32, smbase, 0x7f58);
2502         dt.size =                  GET_SMSTATE(u32, smbase, 0x7f54);
2503         ctxt->ops->set_idt(ctxt, &dt);
2504
2505         for (i = 0; i < 6; i++) {
2506                 int r = rsm_load_seg_32(ctxt, smbase, i);
2507                 if (r != X86EMUL_CONTINUE)
2508                         return r;
2509         }
2510
2511         cr4 = GET_SMSTATE(u32, smbase, 0x7f14);
2512
2513         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smbase, 0x7ef8));
2514
2515         return rsm_enter_protected_mode(ctxt, cr0, cr3, cr4);
2516 }
2517
2518 static int rsm_load_state_64(struct x86_emulate_ctxt *ctxt, u64 smbase)
2519 {
2520         struct desc_struct desc;
2521         struct desc_ptr dt;
2522         u64 val, cr0, cr3, cr4;
2523         u32 base3;
2524         u16 selector;
2525         int i, r;
2526
2527         for (i = 0; i < 16; i++)
2528                 *reg_write(ctxt, i) = GET_SMSTATE(u64, smbase, 0x7ff8 - i * 8);
2529
2530         ctxt->_eip   = GET_SMSTATE(u64, smbase, 0x7f78);
2531         ctxt->eflags = GET_SMSTATE(u32, smbase, 0x7f70) | X86_EFLAGS_FIXED;
2532
2533         val = GET_SMSTATE(u32, smbase, 0x7f68);
2534         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2535         val = GET_SMSTATE(u32, smbase, 0x7f60);
2536         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2537
2538         cr0 =                       GET_SMSTATE(u64, smbase, 0x7f58);
2539         cr3 =                       GET_SMSTATE(u64, smbase, 0x7f50);
2540         cr4 =                       GET_SMSTATE(u64, smbase, 0x7f48);
2541         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smbase, 0x7f00));
2542         val =                       GET_SMSTATE(u64, smbase, 0x7ed0);
2543         ctxt->ops->set_msr(ctxt, MSR_EFER, val & ~EFER_LMA);
2544
2545         selector =                  GET_SMSTATE(u32, smbase, 0x7e90);
2546         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smbase, 0x7e92) << 8);
2547         set_desc_limit(&desc,       GET_SMSTATE(u32, smbase, 0x7e94));
2548         set_desc_base(&desc,        GET_SMSTATE(u32, smbase, 0x7e98));
2549         base3 =                     GET_SMSTATE(u32, smbase, 0x7e9c);
2550         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_TR);
2551
2552         dt.size =                   GET_SMSTATE(u32, smbase, 0x7e84);
2553         dt.address =                GET_SMSTATE(u64, smbase, 0x7e88);
2554         ctxt->ops->set_idt(ctxt, &dt);
2555
2556         selector =                  GET_SMSTATE(u32, smbase, 0x7e70);
2557         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smbase, 0x7e72) << 8);
2558         set_desc_limit(&desc,       GET_SMSTATE(u32, smbase, 0x7e74));
2559         set_desc_base(&desc,        GET_SMSTATE(u32, smbase, 0x7e78));
2560         base3 =                     GET_SMSTATE(u32, smbase, 0x7e7c);
2561         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_LDTR);
2562
2563         dt.size =                   GET_SMSTATE(u32, smbase, 0x7e64);
2564         dt.address =                GET_SMSTATE(u64, smbase, 0x7e68);
2565         ctxt->ops->set_gdt(ctxt, &dt);
2566
2567         r = rsm_enter_protected_mode(ctxt, cr0, cr3, cr4);
2568         if (r != X86EMUL_CONTINUE)
2569                 return r;
2570
2571         for (i = 0; i < 6; i++) {
2572                 r = rsm_load_seg_64(ctxt, smbase, i);
2573                 if (r != X86EMUL_CONTINUE)
2574                         return r;
2575         }
2576
2577         return X86EMUL_CONTINUE;
2578 }
2579
2580 static int em_rsm(struct x86_emulate_ctxt *ctxt)
2581 {
2582         unsigned long cr0, cr4, efer;
2583         u64 smbase;
2584         int ret;
2585
2586         if ((ctxt->ops->get_hflags(ctxt) & X86EMUL_SMM_MASK) == 0)
2587                 return emulate_ud(ctxt);
2588
2589         /*
2590          * Get back to real mode, to prepare a safe state in which to load
2591          * CR0/CR3/CR4/EFER.  It's all a bit more complicated if the vCPU
2592          * supports long mode.
2593          */
2594         if (emulator_has_longmode(ctxt)) {
2595                 struct desc_struct cs_desc;
2596
2597                 /* Zero CR4.PCIDE before CR0.PG.  */
2598                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2599                 if (cr4 & X86_CR4_PCIDE)
2600                         ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2601
2602                 /* A 32-bit code segment is required to clear EFER.LMA.  */
2603                 memset(&cs_desc, 0, sizeof(cs_desc));
2604                 cs_desc.type = 0xb;
2605                 cs_desc.s = cs_desc.g = cs_desc.p = 1;
2606                 ctxt->ops->set_segment(ctxt, 0, &cs_desc, 0, VCPU_SREG_CS);
2607         }
2608
2609         /* For the 64-bit case, this will clear EFER.LMA.  */
2610         cr0 = ctxt->ops->get_cr(ctxt, 0);
2611         if (cr0 & X86_CR0_PE)
2612                 ctxt->ops->set_cr(ctxt, 0, cr0 & ~(X86_CR0_PG | X86_CR0_PE));
2613
2614         if (emulator_has_longmode(ctxt)) {
2615                 /* Clear CR4.PAE before clearing EFER.LME. */
2616                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2617                 if (cr4 & X86_CR4_PAE)
2618                         ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PAE);
2619
2620                 /* And finally go back to 32-bit mode.  */
2621                 efer = 0;
2622                 ctxt->ops->set_msr(ctxt, MSR_EFER, efer);
2623         }
2624
2625         smbase = ctxt->ops->get_smbase(ctxt);
2626         if (emulator_has_longmode(ctxt))
2627                 ret = rsm_load_state_64(ctxt, smbase + 0x8000);
2628         else
2629                 ret = rsm_load_state_32(ctxt, smbase + 0x8000);
2630
2631         if (ret != X86EMUL_CONTINUE) {
2632                 /* FIXME: should triple fault */
2633                 return X86EMUL_UNHANDLEABLE;
2634         }
2635
2636         if ((ctxt->ops->get_hflags(ctxt) & X86EMUL_SMM_INSIDE_NMI_MASK) == 0)
2637                 ctxt->ops->set_nmi_mask(ctxt, false);
2638
2639         ctxt->ops->set_hflags(ctxt, ctxt->ops->get_hflags(ctxt) &
2640                 ~(X86EMUL_SMM_INSIDE_NMI_MASK | X86EMUL_SMM_MASK));
2641         return X86EMUL_CONTINUE;
2642 }
2643
2644 static void
2645 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2646                         struct desc_struct *cs, struct desc_struct *ss)
2647 {
2648         cs->l = 0;              /* will be adjusted later */
2649         set_desc_base(cs, 0);   /* flat segment */
2650         cs->g = 1;              /* 4kb granularity */
2651         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2652         cs->type = 0x0b;        /* Read, Execute, Accessed */
2653         cs->s = 1;
2654         cs->dpl = 0;            /* will be adjusted later */
2655         cs->p = 1;
2656         cs->d = 1;
2657         cs->avl = 0;
2658
2659         set_desc_base(ss, 0);   /* flat segment */
2660         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2661         ss->g = 1;              /* 4kb granularity */
2662         ss->s = 1;
2663         ss->type = 0x03;        /* Read/Write, Accessed */
2664         ss->d = 1;              /* 32bit stack segment */
2665         ss->dpl = 0;
2666         ss->p = 1;
2667         ss->l = 0;
2668         ss->avl = 0;
2669 }
2670
2671 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2672 {
2673         u32 eax, ebx, ecx, edx;
2674
2675         eax = ecx = 0;
2676         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
2677         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2678                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2679                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2680 }
2681
2682 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2683 {
2684         const struct x86_emulate_ops *ops = ctxt->ops;
2685         u32 eax, ebx, ecx, edx;
2686
2687         /*
2688          * syscall should always be enabled in longmode - so only become
2689          * vendor specific (cpuid) if other modes are active...
2690          */
2691         if (ctxt->mode == X86EMUL_MODE_PROT64)
2692                 return true;
2693
2694         eax = 0x00000000;
2695         ecx = 0x00000000;
2696         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
2697         /*
2698          * Intel ("GenuineIntel")
2699          * remark: Intel CPUs only support "syscall" in 64bit
2700          * longmode. Also an 64bit guest with a
2701          * 32bit compat-app running will #UD !! While this
2702          * behaviour can be fixed (by emulating) into AMD
2703          * response - CPUs of AMD can't behave like Intel.
2704          */
2705         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2706             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2707             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2708                 return false;
2709
2710         /* AMD ("AuthenticAMD") */
2711         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2712             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2713             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2714                 return true;
2715
2716         /* AMD ("AMDisbetter!") */
2717         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2718             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2719             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2720                 return true;
2721
2722         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2723         return false;
2724 }
2725
2726 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2727 {
2728         const struct x86_emulate_ops *ops = ctxt->ops;
2729         struct desc_struct cs, ss;
2730         u64 msr_data;
2731         u16 cs_sel, ss_sel;
2732         u64 efer = 0;
2733
2734         /* syscall is not available in real mode */
2735         if (ctxt->mode == X86EMUL_MODE_REAL ||
2736             ctxt->mode == X86EMUL_MODE_VM86)
2737                 return emulate_ud(ctxt);
2738
2739         if (!(em_syscall_is_enabled(ctxt)))
2740                 return emulate_ud(ctxt);
2741
2742         ops->get_msr(ctxt, MSR_EFER, &efer);
2743         setup_syscalls_segments(ctxt, &cs, &ss);
2744
2745         if (!(efer & EFER_SCE))
2746                 return emulate_ud(ctxt);
2747
2748         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2749         msr_data >>= 32;
2750         cs_sel = (u16)(msr_data & 0xfffc);
2751         ss_sel = (u16)(msr_data + 8);
2752
2753         if (efer & EFER_LMA) {
2754                 cs.d = 0;
2755                 cs.l = 1;
2756         }
2757         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2758         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2759
2760         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2761         if (efer & EFER_LMA) {
2762 #ifdef CONFIG_X86_64
2763                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2764
2765                 ops->get_msr(ctxt,
2766                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2767                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2768                 ctxt->_eip = msr_data;
2769
2770                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2771                 ctxt->eflags &= ~msr_data;
2772                 ctxt->eflags |= X86_EFLAGS_FIXED;
2773 #endif
2774         } else {
2775                 /* legacy mode */
2776                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2777                 ctxt->_eip = (u32)msr_data;
2778
2779                 ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2780         }
2781
2782         ctxt->tf = (ctxt->eflags & X86_EFLAGS_TF) != 0;
2783         return X86EMUL_CONTINUE;
2784 }
2785
2786 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2787 {
2788         const struct x86_emulate_ops *ops = ctxt->ops;
2789         struct desc_struct cs, ss;
2790         u64 msr_data;
2791         u16 cs_sel, ss_sel;
2792         u64 efer = 0;
2793
2794         ops->get_msr(ctxt, MSR_EFER, &efer);
2795         /* inject #GP if in real mode */
2796         if (ctxt->mode == X86EMUL_MODE_REAL)
2797                 return emulate_gp(ctxt, 0);
2798
2799         /*
2800          * Not recognized on AMD in compat mode (but is recognized in legacy
2801          * mode).
2802          */
2803         if ((ctxt->mode != X86EMUL_MODE_PROT64) && (efer & EFER_LMA)
2804             && !vendor_intel(ctxt))
2805                 return emulate_ud(ctxt);
2806
2807         /* sysenter/sysexit have not been tested in 64bit mode. */
2808         if (ctxt->mode == X86EMUL_MODE_PROT64)
2809                 return X86EMUL_UNHANDLEABLE;
2810
2811         setup_syscalls_segments(ctxt, &cs, &ss);
2812
2813         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2814         if ((msr_data & 0xfffc) == 0x0)
2815                 return emulate_gp(ctxt, 0);
2816
2817         ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2818         cs_sel = (u16)msr_data & ~SEGMENT_RPL_MASK;
2819         ss_sel = cs_sel + 8;
2820         if (efer & EFER_LMA) {
2821                 cs.d = 0;
2822                 cs.l = 1;
2823         }
2824
2825         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2826         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2827
2828         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2829         ctxt->_eip = (efer & EFER_LMA) ? msr_data : (u32)msr_data;
2830
2831         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2832         *reg_write(ctxt, VCPU_REGS_RSP) = (efer & EFER_LMA) ? msr_data :
2833                                                               (u32)msr_data;
2834
2835         return X86EMUL_CONTINUE;
2836 }
2837
2838 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2839 {
2840         const struct x86_emulate_ops *ops = ctxt->ops;
2841         struct desc_struct cs, ss;
2842         u64 msr_data, rcx, rdx;
2843         int usermode;
2844         u16 cs_sel = 0, ss_sel = 0;
2845
2846         /* inject #GP if in real mode or Virtual 8086 mode */
2847         if (ctxt->mode == X86EMUL_MODE_REAL ||
2848             ctxt->mode == X86EMUL_MODE_VM86)
2849                 return emulate_gp(ctxt, 0);
2850
2851         setup_syscalls_segments(ctxt, &cs, &ss);
2852
2853         if ((ctxt->rex_prefix & 0x8) != 0x0)
2854                 usermode = X86EMUL_MODE_PROT64;
2855         else
2856                 usermode = X86EMUL_MODE_PROT32;
2857
2858         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2859         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2860
2861         cs.dpl = 3;
2862         ss.dpl = 3;
2863         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2864         switch (usermode) {
2865         case X86EMUL_MODE_PROT32:
2866                 cs_sel = (u16)(msr_data + 16);
2867                 if ((msr_data & 0xfffc) == 0x0)
2868                         return emulate_gp(ctxt, 0);
2869                 ss_sel = (u16)(msr_data + 24);
2870                 rcx = (u32)rcx;
2871                 rdx = (u32)rdx;
2872                 break;
2873         case X86EMUL_MODE_PROT64:
2874                 cs_sel = (u16)(msr_data + 32);
2875                 if (msr_data == 0x0)
2876                         return emulate_gp(ctxt, 0);
2877                 ss_sel = cs_sel + 8;
2878                 cs.d = 0;
2879                 cs.l = 1;
2880                 if (emul_is_noncanonical_address(rcx, ctxt) ||
2881                     emul_is_noncanonical_address(rdx, ctxt))
2882                         return emulate_gp(ctxt, 0);
2883                 break;
2884         }
2885         cs_sel |= SEGMENT_RPL_MASK;
2886         ss_sel |= SEGMENT_RPL_MASK;
2887
2888         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2889         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2890
2891         ctxt->_eip = rdx;
2892         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2893
2894         return X86EMUL_CONTINUE;
2895 }
2896
2897 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2898 {
2899         int iopl;
2900         if (ctxt->mode == X86EMUL_MODE_REAL)
2901                 return false;
2902         if (ctxt->mode == X86EMUL_MODE_VM86)
2903                 return true;
2904         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
2905         return ctxt->ops->cpl(ctxt) > iopl;
2906 }
2907
2908 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2909                                             u16 port, u16 len)
2910 {
2911         const struct x86_emulate_ops *ops = ctxt->ops;
2912         struct desc_struct tr_seg;
2913         u32 base3;
2914         int r;
2915         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2916         unsigned mask = (1 << len) - 1;
2917         unsigned long base;
2918
2919         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2920         if (!tr_seg.p)
2921                 return false;
2922         if (desc_limit_scaled(&tr_seg) < 103)
2923                 return false;
2924         base = get_desc_base(&tr_seg);
2925 #ifdef CONFIG_X86_64
2926         base |= ((u64)base3) << 32;
2927 #endif
2928         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL, true);
2929         if (r != X86EMUL_CONTINUE)
2930                 return false;
2931         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2932                 return false;
2933         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL, true);
2934         if (r != X86EMUL_CONTINUE)
2935                 return false;
2936         if ((perm >> bit_idx) & mask)
2937                 return false;
2938         return true;
2939 }
2940
2941 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2942                                  u16 port, u16 len)
2943 {
2944         if (ctxt->perm_ok)
2945                 return true;
2946
2947         if (emulator_bad_iopl(ctxt))
2948                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2949                         return false;
2950
2951         ctxt->perm_ok = true;
2952
2953         return true;
2954 }
2955
2956 static void string_registers_quirk(struct x86_emulate_ctxt *ctxt)
2957 {
2958         /*
2959          * Intel CPUs mask the counter and pointers in quite strange
2960          * manner when ECX is zero due to REP-string optimizations.
2961          */
2962 #ifdef CONFIG_X86_64
2963         if (ctxt->ad_bytes != 4 || !vendor_intel(ctxt))
2964                 return;
2965
2966         *reg_write(ctxt, VCPU_REGS_RCX) = 0;
2967
2968         switch (ctxt->b) {
2969         case 0xa4:      /* movsb */
2970         case 0xa5:      /* movsd/w */
2971                 *reg_rmw(ctxt, VCPU_REGS_RSI) &= (u32)-1;
2972                 /* fall through */
2973         case 0xaa:      /* stosb */
2974         case 0xab:      /* stosd/w */
2975                 *reg_rmw(ctxt, VCPU_REGS_RDI) &= (u32)-1;
2976         }
2977 #endif
2978 }
2979
2980 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2981                                 struct tss_segment_16 *tss)
2982 {
2983         tss->ip = ctxt->_eip;
2984         tss->flag = ctxt->eflags;
2985         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2986         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2987         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2988         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2989         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2990         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2991         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2992         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2993
2994         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2995         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2996         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2997         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2998         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2999 }
3000
3001 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
3002                                  struct tss_segment_16 *tss)
3003 {
3004         int ret;
3005         u8 cpl;
3006
3007         ctxt->_eip = tss->ip;
3008         ctxt->eflags = tss->flag | 2;
3009         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
3010         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
3011         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
3012         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
3013         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
3014         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
3015         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
3016         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
3017
3018         /*
3019          * SDM says that segment selectors are loaded before segment
3020          * descriptors
3021          */
3022         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
3023         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3024         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3025         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3026         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3027
3028         cpl = tss->cs & 3;
3029
3030         /*
3031          * Now load segment descriptors. If fault happens at this stage
3032          * it is handled in a context of new task
3033          */
3034         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
3035                                         X86_TRANSFER_TASK_SWITCH, NULL);
3036         if (ret != X86EMUL_CONTINUE)
3037                 return ret;
3038         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3039                                         X86_TRANSFER_TASK_SWITCH, NULL);
3040         if (ret != X86EMUL_CONTINUE)
3041                 return ret;
3042         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3043                                         X86_TRANSFER_TASK_SWITCH, NULL);
3044         if (ret != X86EMUL_CONTINUE)
3045                 return ret;
3046         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3047                                         X86_TRANSFER_TASK_SWITCH, NULL);
3048         if (ret != X86EMUL_CONTINUE)
3049                 return ret;
3050         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3051                                         X86_TRANSFER_TASK_SWITCH, NULL);
3052         if (ret != X86EMUL_CONTINUE)
3053                 return ret;
3054
3055         return X86EMUL_CONTINUE;
3056 }
3057
3058 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
3059                           u16 tss_selector, u16 old_tss_sel,
3060                           ulong old_tss_base, struct desc_struct *new_desc)
3061 {
3062         struct tss_segment_16 tss_seg;
3063         int ret;
3064         u32 new_tss_base = get_desc_base(new_desc);
3065
3066         ret = linear_read_system(ctxt, old_tss_base, &tss_seg, sizeof tss_seg);
3067         if (ret != X86EMUL_CONTINUE)
3068                 return ret;
3069
3070         save_state_to_tss16(ctxt, &tss_seg);
3071
3072         ret = linear_write_system(ctxt, old_tss_base, &tss_seg, sizeof tss_seg);
3073         if (ret != X86EMUL_CONTINUE)
3074                 return ret;
3075
3076         ret = linear_read_system(ctxt, new_tss_base, &tss_seg, sizeof tss_seg);
3077         if (ret != X86EMUL_CONTINUE)
3078                 return ret;
3079
3080         if (old_tss_sel != 0xffff) {
3081                 tss_seg.prev_task_link = old_tss_sel;
3082
3083                 ret = linear_write_system(ctxt, new_tss_base,
3084                                           &tss_seg.prev_task_link,
3085                                           sizeof tss_seg.prev_task_link);
3086                 if (ret != X86EMUL_CONTINUE)
3087                         return ret;
3088         }
3089
3090         return load_state_from_tss16(ctxt, &tss_seg);
3091 }
3092
3093 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
3094                                 struct tss_segment_32 *tss)
3095 {
3096         /* CR3 and ldt selector are not saved intentionally */
3097         tss->eip = ctxt->_eip;
3098         tss->eflags = ctxt->eflags;
3099         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
3100         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
3101         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
3102         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
3103         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
3104         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
3105         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
3106         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
3107
3108         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
3109         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
3110         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
3111         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
3112         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
3113         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
3114 }
3115
3116 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
3117                                  struct tss_segment_32 *tss)
3118 {
3119         int ret;
3120         u8 cpl;
3121
3122         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
3123                 return emulate_gp(ctxt, 0);
3124         ctxt->_eip = tss->eip;
3125         ctxt->eflags = tss->eflags | 2;
3126
3127         /* General purpose registers */
3128         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
3129         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
3130         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
3131         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
3132         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
3133         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
3134         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
3135         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
3136
3137         /*
3138          * SDM says that segment selectors are loaded before segment
3139          * descriptors.  This is important because CPL checks will
3140          * use CS.RPL.
3141          */
3142         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
3143         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3144         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3145         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3146         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3147         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
3148         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
3149
3150         /*
3151          * If we're switching between Protected Mode and VM86, we need to make
3152          * sure to update the mode before loading the segment descriptors so
3153          * that the selectors are interpreted correctly.
3154          */
3155         if (ctxt->eflags & X86_EFLAGS_VM) {
3156                 ctxt->mode = X86EMUL_MODE_VM86;
3157                 cpl = 3;
3158         } else {
3159                 ctxt->mode = X86EMUL_MODE_PROT32;
3160                 cpl = tss->cs & 3;
3161         }
3162
3163         /*
3164          * Now load segment descriptors. If fault happenes at this stage
3165          * it is handled in a context of new task
3166          */
3167         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
3168                                         cpl, X86_TRANSFER_TASK_SWITCH, NULL);
3169         if (ret != X86EMUL_CONTINUE)
3170                 return ret;
3171         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3172                                         X86_TRANSFER_TASK_SWITCH, NULL);
3173         if (ret != X86EMUL_CONTINUE)
3174                 return ret;
3175         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3176                                         X86_TRANSFER_TASK_SWITCH, NULL);
3177         if (ret != X86EMUL_CONTINUE)
3178                 return ret;
3179         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3180                                         X86_TRANSFER_TASK_SWITCH, NULL);
3181         if (ret != X86EMUL_CONTINUE)
3182                 return ret;
3183         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3184                                         X86_TRANSFER_TASK_SWITCH, NULL);
3185         if (ret != X86EMUL_CONTINUE)
3186                 return ret;
3187         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
3188                                         X86_TRANSFER_TASK_SWITCH, NULL);
3189         if (ret != X86EMUL_CONTINUE)
3190                 return ret;
3191         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
3192                                         X86_TRANSFER_TASK_SWITCH, NULL);
3193
3194         return ret;
3195 }
3196
3197 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
3198                           u16 tss_selector, u16 old_tss_sel,
3199                           ulong old_tss_base, struct desc_struct *new_desc)
3200 {
3201         struct tss_segment_32 tss_seg;
3202         int ret;
3203         u32 new_tss_base = get_desc_base(new_desc);
3204         u32 eip_offset = offsetof(struct tss_segment_32, eip);
3205         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
3206
3207         ret = linear_read_system(ctxt, old_tss_base, &tss_seg, sizeof tss_seg);
3208         if (ret != X86EMUL_CONTINUE)
3209                 return ret;
3210
3211         save_state_to_tss32(ctxt, &tss_seg);
3212
3213         /* Only GP registers and segment selectors are saved */
3214         ret = linear_write_system(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
3215                                   ldt_sel_offset - eip_offset);
3216         if (ret != X86EMUL_CONTINUE)
3217                 return ret;
3218
3219         ret = linear_read_system(ctxt, new_tss_base, &tss_seg, sizeof tss_seg);
3220         if (ret != X86EMUL_CONTINUE)
3221                 return ret;
3222
3223         if (old_tss_sel != 0xffff) {
3224                 tss_seg.prev_task_link = old_tss_sel;
3225
3226                 ret = linear_write_system(ctxt, new_tss_base,
3227                                           &tss_seg.prev_task_link,
3228                                           sizeof tss_seg.prev_task_link);
3229                 if (ret != X86EMUL_CONTINUE)
3230                         return ret;
3231         }
3232
3233         return load_state_from_tss32(ctxt, &tss_seg);
3234 }
3235
3236 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
3237                                    u16 tss_selector, int idt_index, int reason,
3238                                    bool has_error_code, u32 error_code)
3239 {
3240         const struct x86_emulate_ops *ops = ctxt->ops;
3241         struct desc_struct curr_tss_desc, next_tss_desc;
3242         int ret;
3243         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
3244         ulong old_tss_base =
3245                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
3246         u32 desc_limit;
3247         ulong desc_addr, dr7;
3248
3249         /* FIXME: old_tss_base == ~0 ? */
3250
3251         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
3252         if (ret != X86EMUL_CONTINUE)
3253                 return ret;
3254         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
3255         if (ret != X86EMUL_CONTINUE)
3256                 return ret;
3257
3258         /* FIXME: check that next_tss_desc is tss */
3259
3260         /*
3261          * Check privileges. The three cases are task switch caused by...
3262          *
3263          * 1. jmp/call/int to task gate: Check against DPL of the task gate
3264          * 2. Exception/IRQ/iret: No check is performed
3265          * 3. jmp/call to TSS/task-gate: No check is performed since the
3266          *    hardware checks it before exiting.
3267          */
3268         if (reason == TASK_SWITCH_GATE) {
3269                 if (idt_index != -1) {
3270                         /* Software interrupts */
3271                         struct desc_struct task_gate_desc;
3272                         int dpl;
3273
3274                         ret = read_interrupt_descriptor(ctxt, idt_index,
3275                                                         &task_gate_desc);
3276                         if (ret != X86EMUL_CONTINUE)
3277                                 return ret;
3278
3279                         dpl = task_gate_desc.dpl;
3280                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
3281                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
3282                 }
3283         }
3284
3285         desc_limit = desc_limit_scaled(&next_tss_desc);
3286         if (!next_tss_desc.p ||
3287             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
3288              desc_limit < 0x2b)) {
3289                 return emulate_ts(ctxt, tss_selector & 0xfffc);
3290         }
3291
3292         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
3293                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
3294                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
3295         }
3296
3297         if (reason == TASK_SWITCH_IRET)
3298                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
3299
3300         /* set back link to prev task only if NT bit is set in eflags
3301            note that old_tss_sel is not used after this point */
3302         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
3303                 old_tss_sel = 0xffff;
3304
3305         if (next_tss_desc.type & 8)
3306                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
3307                                      old_tss_base, &next_tss_desc);
3308         else
3309                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
3310                                      old_tss_base, &next_tss_desc);
3311         if (ret != X86EMUL_CONTINUE)
3312                 return ret;
3313
3314         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
3315                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
3316
3317         if (reason != TASK_SWITCH_IRET) {
3318                 next_tss_desc.type |= (1 << 1); /* set busy flag */
3319                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
3320         }
3321
3322         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
3323         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
3324
3325         if (has_error_code) {
3326                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
3327                 ctxt->lock_prefix = 0;
3328                 ctxt->src.val = (unsigned long) error_code;
3329                 ret = em_push(ctxt);
3330         }
3331
3332         ops->get_dr(ctxt, 7, &dr7);
3333         ops->set_dr(ctxt, 7, dr7 & ~(DR_LOCAL_ENABLE_MASK | DR_LOCAL_SLOWDOWN));
3334
3335         return ret;
3336 }
3337
3338 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
3339                          u16 tss_selector, int idt_index, int reason,
3340                          bool has_error_code, u32 error_code)
3341 {
3342         int rc;
3343
3344         invalidate_registers(ctxt);
3345         ctxt->_eip = ctxt->eip;
3346         ctxt->dst.type = OP_NONE;
3347
3348         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
3349                                      has_error_code, error_code);
3350
3351         if (rc == X86EMUL_CONTINUE) {
3352                 ctxt->eip = ctxt->_eip;
3353                 writeback_registers(ctxt);
3354         }
3355
3356         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
3357 }
3358
3359 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
3360                 struct operand *op)
3361 {
3362         int df = (ctxt->eflags & X86_EFLAGS_DF) ? -op->count : op->count;
3363
3364         register_address_increment(ctxt, reg, df * op->bytes);
3365         op->addr.mem.ea = register_address(ctxt, reg);
3366 }
3367
3368 static int em_das(struct x86_emulate_ctxt *ctxt)
3369 {
3370         u8 al, old_al;
3371         bool af, cf, old_cf;
3372
3373         cf = ctxt->eflags & X86_EFLAGS_CF;
3374         al = ctxt->dst.val;
3375
3376         old_al = al;
3377         old_cf = cf;
3378         cf = false;
3379         af = ctxt->eflags & X86_EFLAGS_AF;
3380         if ((al & 0x0f) > 9 || af) {
3381                 al -= 6;
3382                 cf = old_cf | (al >= 250);
3383                 af = true;
3384         } else {
3385                 af = false;
3386         }
3387         if (old_al > 0x99 || old_cf) {
3388                 al -= 0x60;
3389                 cf = true;
3390         }
3391
3392         ctxt->dst.val = al;
3393         /* Set PF, ZF, SF */
3394         ctxt->src.type = OP_IMM;
3395         ctxt->src.val = 0;
3396         ctxt->src.bytes = 1;
3397         fastop(ctxt, em_or);
3398         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
3399         if (cf)
3400                 ctxt->eflags |= X86_EFLAGS_CF;
3401         if (af)
3402                 ctxt->eflags |= X86_EFLAGS_AF;
3403         return X86EMUL_CONTINUE;
3404 }
3405
3406 static int em_aam(struct x86_emulate_ctxt *ctxt)
3407 {
3408         u8 al, ah;
3409
3410         if (ctxt->src.val == 0)
3411                 return emulate_de(ctxt);
3412
3413         al = ctxt->dst.val & 0xff;
3414         ah = al / ctxt->src.val;
3415         al %= ctxt->src.val;
3416
3417         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
3418
3419         /* Set PF, ZF, SF */
3420         ctxt->src.type = OP_IMM;
3421         ctxt->src.val = 0;
3422         ctxt->src.bytes = 1;
3423         fastop(ctxt, em_or);
3424
3425         return X86EMUL_CONTINUE;
3426 }
3427
3428 static int em_aad(struct x86_emulate_ctxt *ctxt)
3429 {
3430         u8 al = ctxt->dst.val & 0xff;
3431         u8 ah = (ctxt->dst.val >> 8) & 0xff;
3432
3433         al = (al + (ah * ctxt->src.val)) & 0xff;
3434
3435         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
3436
3437         /* Set PF, ZF, SF */
3438         ctxt->src.type = OP_IMM;
3439         ctxt->src.val = 0;
3440         ctxt->src.bytes = 1;
3441         fastop(ctxt, em_or);
3442
3443         return X86EMUL_CONTINUE;
3444 }
3445
3446 static int em_call(struct x86_emulate_ctxt *ctxt)
3447 {
3448         int rc;
3449         long rel = ctxt->src.val;
3450
3451         ctxt->src.val = (unsigned long)ctxt->_eip;
3452         rc = jmp_rel(ctxt, rel);
3453         if (rc != X86EMUL_CONTINUE)
3454                 return rc;
3455         return em_push(ctxt);
3456 }
3457
3458 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3459 {
3460         u16 sel, old_cs;
3461         ulong old_eip;
3462         int rc;
3463         struct desc_struct old_desc, new_desc;
3464         const struct x86_emulate_ops *ops = ctxt->ops;
3465         int cpl = ctxt->ops->cpl(ctxt);
3466         enum x86emul_mode prev_mode = ctxt->mode;
3467
3468         old_eip = ctxt->_eip;
3469         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
3470
3471         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3472         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
3473                                        X86_TRANSFER_CALL_JMP, &new_desc);
3474         if (rc != X86EMUL_CONTINUE)
3475                 return rc;
3476
3477         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
3478         if (rc != X86EMUL_CONTINUE)
3479                 goto fail;
3480
3481         ctxt->src.val = old_cs;
3482         rc = em_push(ctxt);
3483         if (rc != X86EMUL_CONTINUE)
3484                 goto fail;
3485
3486         ctxt->src.val = old_eip;
3487         rc = em_push(ctxt);
3488         /* If we failed, we tainted the memory, but the very least we should
3489            restore cs */
3490         if (rc != X86EMUL_CONTINUE) {
3491                 pr_warn_once("faulting far call emulation tainted memory\n");
3492                 goto fail;
3493         }
3494         return rc;
3495 fail:
3496         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
3497         ctxt->mode = prev_mode;
3498         return rc;
3499
3500 }
3501
3502 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3503 {
3504         int rc;
3505         unsigned long eip;
3506
3507         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3508         if (rc != X86EMUL_CONTINUE)
3509                 return rc;
3510         rc = assign_eip_near(ctxt, eip);
3511         if (rc != X86EMUL_CONTINUE)
3512                 return rc;
3513         rsp_increment(ctxt, ctxt->src.val);
3514         return X86EMUL_CONTINUE;
3515 }
3516
3517 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3518 {
3519         /* Write back the register source. */
3520         ctxt->src.val = ctxt->dst.val;
3521         write_register_operand(&ctxt->src);
3522
3523         /* Write back the memory destination with implicit LOCK prefix. */
3524         ctxt->dst.val = ctxt->src.orig_val;
3525         ctxt->lock_prefix = 1;
3526         return X86EMUL_CONTINUE;
3527 }
3528
3529 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3530 {
3531         ctxt->dst.val = ctxt->src2.val;
3532         return fastop(ctxt, em_imul);
3533 }
3534
3535 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3536 {
3537         ctxt->dst.type = OP_REG;
3538         ctxt->dst.bytes = ctxt->src.bytes;
3539         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3540         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3541
3542         return X86EMUL_CONTINUE;
3543 }
3544
3545 static int em_rdpid(struct x86_emulate_ctxt *ctxt)
3546 {
3547         u64 tsc_aux = 0;
3548
3549         if (ctxt->ops->get_msr(ctxt, MSR_TSC_AUX, &tsc_aux))
3550                 return emulate_ud(ctxt);
3551         ctxt->dst.val = tsc_aux;
3552         return X86EMUL_CONTINUE;
3553 }
3554
3555 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3556 {
3557         u64 tsc = 0;
3558
3559         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3560         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3561         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3562         return X86EMUL_CONTINUE;
3563 }
3564
3565 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3566 {
3567         u64 pmc;
3568
3569         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3570                 return emulate_gp(ctxt, 0);
3571         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3572         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3573         return X86EMUL_CONTINUE;
3574 }
3575
3576 static int em_mov(struct x86_emulate_ctxt *ctxt)
3577 {
3578         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3579         return X86EMUL_CONTINUE;
3580 }
3581
3582 #define FFL(x) bit(X86_FEATURE_##x)
3583
3584 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3585 {
3586         u32 ebx, ecx, edx, eax = 1;
3587         u16 tmp;
3588
3589         /*
3590          * Check MOVBE is set in the guest-visible CPUID leaf.
3591          */
3592         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
3593         if (!(ecx & FFL(MOVBE)))
3594                 return emulate_ud(ctxt);
3595
3596         switch (ctxt->op_bytes) {
3597         case 2:
3598                 /*
3599                  * From MOVBE definition: "...When the operand size is 16 bits,
3600                  * the upper word of the destination register remains unchanged
3601                  * ..."
3602                  *
3603                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3604                  * rules so we have to do the operation almost per hand.
3605                  */
3606                 tmp = (u16)ctxt->src.val;
3607                 ctxt->dst.val &= ~0xffffUL;
3608                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3609                 break;
3610         case 4:
3611                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3612                 break;
3613         case 8:
3614                 ctxt->dst.val = swab64(ctxt->src.val);
3615                 break;
3616         default:
3617                 BUG();
3618         }
3619         return X86EMUL_CONTINUE;
3620 }
3621
3622 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3623 {
3624         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3625                 return emulate_gp(ctxt, 0);
3626
3627         /* Disable writeback. */
3628         ctxt->dst.type = OP_NONE;
3629         return X86EMUL_CONTINUE;
3630 }
3631
3632 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3633 {
3634         unsigned long val;
3635
3636         if (ctxt->mode == X86EMUL_MODE_PROT64)
3637                 val = ctxt->src.val & ~0ULL;
3638         else
3639                 val = ctxt->src.val & ~0U;
3640
3641         /* #UD condition is already handled. */
3642         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3643                 return emulate_gp(ctxt, 0);
3644
3645         /* Disable writeback. */
3646         ctxt->dst.type = OP_NONE;
3647         return X86EMUL_CONTINUE;
3648 }
3649
3650 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3651 {
3652         u64 msr_data;
3653
3654         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3655                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3656         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3657                 return emulate_gp(ctxt, 0);
3658
3659         return X86EMUL_CONTINUE;
3660 }
3661
3662 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3663 {
3664         u64 msr_data;
3665
3666         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3667                 return emulate_gp(ctxt, 0);
3668
3669         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3670         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3671         return X86EMUL_CONTINUE;
3672 }
3673
3674 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3675 {
3676         if (ctxt->modrm_reg > VCPU_SREG_GS)
3677                 return emulate_ud(ctxt);
3678
3679         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3680         if (ctxt->dst.bytes == 4 && ctxt->dst.type == OP_MEM)
3681                 ctxt->dst.bytes = 2;
3682         return X86EMUL_CONTINUE;
3683 }
3684
3685 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3686 {
3687         u16 sel = ctxt->src.val;
3688
3689         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3690                 return emulate_ud(ctxt);
3691
3692         if (ctxt->modrm_reg == VCPU_SREG_SS)
3693                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3694
3695         /* Disable writeback. */
3696         ctxt->dst.type = OP_NONE;
3697         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3698 }
3699
3700 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3701 {
3702         u16 sel = ctxt->src.val;
3703
3704         /* Disable writeback. */
3705         ctxt->dst.type = OP_NONE;
3706         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3707 }
3708
3709 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3710 {
3711         u16 sel = ctxt->src.val;
3712
3713         /* Disable writeback. */
3714         ctxt->dst.type = OP_NONE;
3715         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3716 }
3717
3718 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3719 {
3720         int rc;
3721         ulong linear;
3722
3723         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3724         if (rc == X86EMUL_CONTINUE)
3725                 ctxt->ops->invlpg(ctxt, linear);
3726         /* Disable writeback. */
3727         ctxt->dst.type = OP_NONE;
3728         return X86EMUL_CONTINUE;
3729 }
3730
3731 static int em_clts(struct x86_emulate_ctxt *ctxt)
3732 {
3733         ulong cr0;
3734
3735         cr0 = ctxt->ops->get_cr(ctxt, 0);
3736         cr0 &= ~X86_CR0_TS;
3737         ctxt->ops->set_cr(ctxt, 0, cr0);
3738         return X86EMUL_CONTINUE;
3739 }
3740
3741 static int em_hypercall(struct x86_emulate_ctxt *ctxt)
3742 {
3743         int rc = ctxt->ops->fix_hypercall(ctxt);
3744
3745         if (rc != X86EMUL_CONTINUE)
3746                 return rc;
3747
3748         /* Let the processor re-execute the fixed hypercall */
3749         ctxt->_eip = ctxt->eip;
3750         /* Disable writeback. */
3751         ctxt->dst.type = OP_NONE;
3752         return X86EMUL_CONTINUE;
3753 }
3754
3755 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3756                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3757                                               struct desc_ptr *ptr))
3758 {
3759         struct desc_ptr desc_ptr;
3760
3761         if (ctxt->mode == X86EMUL_MODE_PROT64)
3762                 ctxt->op_bytes = 8;
3763         get(ctxt, &desc_ptr);
3764         if (ctxt->op_bytes == 2) {
3765                 ctxt->op_bytes = 4;
3766                 desc_ptr.address &= 0x00ffffff;
3767         }
3768         /* Disable writeback. */
3769         ctxt->dst.type = OP_NONE;
3770         return segmented_write_std(ctxt, ctxt->dst.addr.mem,
3771                                    &desc_ptr, 2 + ctxt->op_bytes);
3772 }
3773
3774 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3775 {
3776         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3777 }
3778
3779 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3780 {
3781         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3782 }
3783
3784 static int em_lgdt_lidt(struct x86_emulate_ctxt *ctxt, bool lgdt)
3785 {
3786         struct desc_ptr desc_ptr;
3787         int rc;
3788
3789         if (ctxt->mode == X86EMUL_MODE_PROT64)
3790                 ctxt->op_bytes = 8;
3791         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3792                              &desc_ptr.size, &desc_ptr.address,
3793                              ctxt->op_bytes);
3794         if (rc != X86EMUL_CONTINUE)
3795                 return rc;
3796         if (ctxt->mode == X86EMUL_MODE_PROT64 &&
3797             emul_is_noncanonical_address(desc_ptr.address, ctxt))
3798                 return emulate_gp(ctxt, 0);
3799         if (lgdt)
3800                 ctxt->ops->set_gdt(ctxt, &desc_ptr);
3801         else
3802                 ctxt->ops->set_idt(ctxt, &desc_ptr);
3803         /* Disable writeback. */
3804         ctxt->dst.type = OP_NONE;
3805         return X86EMUL_CONTINUE;
3806 }
3807
3808 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3809 {
3810         return em_lgdt_lidt(ctxt, true);
3811 }
3812
3813 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3814 {
3815         return em_lgdt_lidt(ctxt, false);
3816 }
3817
3818 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3819 {
3820         if (ctxt->dst.type == OP_MEM)
3821                 ctxt->dst.bytes = 2;
3822         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3823         return X86EMUL_CONTINUE;
3824 }
3825
3826 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3827 {
3828         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3829                           | (ctxt->src.val & 0x0f));
3830         ctxt->dst.type = OP_NONE;
3831         return X86EMUL_CONTINUE;
3832 }
3833
3834 static int em_loop(struct x86_emulate_ctxt *ctxt)
3835 {
3836         int rc = X86EMUL_CONTINUE;
3837
3838         register_address_increment(ctxt, VCPU_REGS_RCX, -1);
3839         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3840             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3841                 rc = jmp_rel(ctxt, ctxt->src.val);
3842
3843         return rc;
3844 }
3845
3846 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3847 {
3848         int rc = X86EMUL_CONTINUE;
3849
3850         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3851                 rc = jmp_rel(ctxt, ctxt->src.val);
3852
3853         return rc;
3854 }
3855
3856 static int em_in(struct x86_emulate_ctxt *ctxt)
3857 {
3858         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3859                              &ctxt->dst.val))
3860                 return X86EMUL_IO_NEEDED;
3861
3862         return X86EMUL_CONTINUE;
3863 }
3864
3865 static int em_out(struct x86_emulate_ctxt *ctxt)
3866 {
3867         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3868                                     &ctxt->src.val, 1);
3869         /* Disable writeback. */
3870         ctxt->dst.type = OP_NONE;
3871         return X86EMUL_CONTINUE;
3872 }
3873
3874 static int em_cli(struct x86_emulate_ctxt *ctxt)
3875 {
3876         if (emulator_bad_iopl(ctxt))
3877                 return emulate_gp(ctxt, 0);
3878
3879         ctxt->eflags &= ~X86_EFLAGS_IF;
3880         return X86EMUL_CONTINUE;
3881 }
3882
3883 static int em_sti(struct x86_emulate_ctxt *ctxt)
3884 {
3885         if (emulator_bad_iopl(ctxt))
3886                 return emulate_gp(ctxt, 0);
3887
3888         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3889         ctxt->eflags |= X86_EFLAGS_IF;
3890         return X86EMUL_CONTINUE;
3891 }
3892
3893 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3894 {
3895         u32 eax, ebx, ecx, edx;
3896         u64 msr = 0;
3897
3898         ctxt->ops->get_msr(ctxt, MSR_MISC_FEATURES_ENABLES, &msr);
3899         if (msr & MSR_MISC_FEATURES_ENABLES_CPUID_FAULT &&
3900             ctxt->ops->cpl(ctxt)) {
3901                 return emulate_gp(ctxt, 0);
3902         }
3903
3904         eax = reg_read(ctxt, VCPU_REGS_RAX);
3905         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3906         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, true);
3907         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3908         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3909         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3910         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3911         return X86EMUL_CONTINUE;
3912 }
3913
3914 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3915 {
3916         u32 flags;
3917
3918         flags = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF | X86_EFLAGS_ZF |
3919                 X86_EFLAGS_SF;
3920         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3921
3922         ctxt->eflags &= ~0xffUL;
3923         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3924         return X86EMUL_CONTINUE;
3925 }
3926
3927 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3928 {
3929         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3930         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3931         return X86EMUL_CONTINUE;
3932 }
3933
3934 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3935 {
3936         switch (ctxt->op_bytes) {
3937 #ifdef CONFIG_X86_64
3938         case 8:
3939                 asm("bswap %0" : "+r"(ctxt->dst.val));
3940                 break;
3941 #endif
3942         default:
3943                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3944                 break;
3945         }
3946         return X86EMUL_CONTINUE;
3947 }
3948
3949 static int em_clflush(struct x86_emulate_ctxt *ctxt)
3950 {
3951         /* emulating clflush regardless of cpuid */
3952         return X86EMUL_CONTINUE;
3953 }
3954
3955 static int em_clflushopt(struct x86_emulate_ctxt *ctxt)
3956 {
3957         /* emulating clflushopt regardless of cpuid */
3958         return X86EMUL_CONTINUE;
3959 }
3960
3961 static int em_movsxd(struct x86_emulate_ctxt *ctxt)
3962 {
3963         ctxt->dst.val = (s32) ctxt->src.val;
3964         return X86EMUL_CONTINUE;
3965 }
3966
3967 static int check_fxsr(struct x86_emulate_ctxt *ctxt)
3968 {
3969         u32 eax = 1, ebx, ecx = 0, edx;
3970
3971         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
3972         if (!(edx & FFL(FXSR)))
3973                 return emulate_ud(ctxt);
3974
3975         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
3976                 return emulate_nm(ctxt);
3977
3978         /*
3979          * Don't emulate a case that should never be hit, instead of working
3980          * around a lack of fxsave64/fxrstor64 on old compilers.
3981          */
3982         if (ctxt->mode >= X86EMUL_MODE_PROT64)
3983                 return X86EMUL_UNHANDLEABLE;
3984
3985         return X86EMUL_CONTINUE;
3986 }
3987
3988 /*
3989  * Hardware doesn't save and restore XMM 0-7 without CR4.OSFXSR, but does save
3990  * and restore MXCSR.
3991  */
3992 static size_t __fxstate_size(int nregs)
3993 {
3994         return offsetof(struct fxregs_state, xmm_space[0]) + nregs * 16;
3995 }
3996
3997 static inline size_t fxstate_size(struct x86_emulate_ctxt *ctxt)
3998 {
3999         bool cr4_osfxsr;
4000         if (ctxt->mode == X86EMUL_MODE_PROT64)
4001                 return __fxstate_size(16);
4002
4003         cr4_osfxsr = ctxt->ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR;
4004         return __fxstate_size(cr4_osfxsr ? 8 : 0);
4005 }
4006
4007 /*
4008  * FXSAVE and FXRSTOR have 4 different formats depending on execution mode,
4009  *  1) 16 bit mode
4010  *  2) 32 bit mode
4011  *     - like (1), but FIP and FDP (foo) are only 16 bit.  At least Intel CPUs
4012  *       preserve whole 32 bit values, though, so (1) and (2) are the same wrt.
4013  *       save and restore
4014  *  3) 64-bit mode with REX.W prefix
4015  *     - like (2), but XMM 8-15 are being saved and restored
4016  *  4) 64-bit mode without REX.W prefix
4017  *     - like (3), but FIP and FDP are 64 bit
4018  *
4019  * Emulation uses (3) for (1) and (2) and preserves XMM 8-15 to reach the
4020  * desired result.  (4) is not emulated.
4021  *
4022  * Note: Guest and host CPUID.(EAX=07H,ECX=0H):EBX[bit 13] (deprecate FPU CS
4023  * and FPU DS) should match.
4024  */
4025 static int em_fxsave(struct x86_emulate_ctxt *ctxt)
4026 {
4027         struct fxregs_state fx_state;
4028         int rc;
4029
4030         rc = check_fxsr(ctxt);
4031         if (rc != X86EMUL_CONTINUE)
4032                 return rc;
4033
4034         ctxt->ops->get_fpu(ctxt);
4035
4036         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(fx_state));
4037
4038         ctxt->ops->put_fpu(ctxt);
4039
4040         if (rc != X86EMUL_CONTINUE)
4041                 return rc;
4042
4043         return segmented_write_std(ctxt, ctxt->memop.addr.mem, &fx_state,
4044                                    fxstate_size(ctxt));
4045 }
4046
4047 /*
4048  * FXRSTOR might restore XMM registers not provided by the guest. Fill
4049  * in the host registers (via FXSAVE) instead, so they won't be modified.
4050  * (preemption has to stay disabled until FXRSTOR).
4051  *
4052  * Use noinline to keep the stack for other functions called by callers small.
4053  */
4054 static noinline int fxregs_fixup(struct fxregs_state *fx_state,
4055                                  const size_t used_size)
4056 {
4057         struct fxregs_state fx_tmp;
4058         int rc;
4059
4060         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(fx_tmp));
4061         memcpy((void *)fx_state + used_size, (void *)&fx_tmp + used_size,
4062                __fxstate_size(16) - used_size);
4063
4064         return rc;
4065 }
4066
4067 static int em_fxrstor(struct x86_emulate_ctxt *ctxt)
4068 {
4069         struct fxregs_state fx_state;
4070         int rc;
4071         size_t size;
4072
4073         rc = check_fxsr(ctxt);
4074         if (rc != X86EMUL_CONTINUE)
4075                 return rc;
4076
4077         size = fxstate_size(ctxt);
4078         rc = segmented_read_std(ctxt, ctxt->memop.addr.mem, &fx_state, size);
4079         if (rc != X86EMUL_CONTINUE)
4080                 return rc;
4081
4082         ctxt->ops->get_fpu(ctxt);
4083
4084         if (size < __fxstate_size(16)) {
4085                 rc = fxregs_fixup(&fx_state, size);
4086                 if (rc != X86EMUL_CONTINUE)
4087                         goto out;
4088         }
4089
4090         if (fx_state.mxcsr >> 16) {
4091                 rc = emulate_gp(ctxt, 0);
4092                 goto out;
4093         }
4094
4095         if (rc == X86EMUL_CONTINUE)
4096                 rc = asm_safe("fxrstor %[fx]", : [fx] "m"(fx_state));
4097
4098 out:
4099         ctxt->ops->put_fpu(ctxt);
4100
4101         return rc;
4102 }
4103
4104 static bool valid_cr(int nr)
4105 {
4106         switch (nr) {
4107         case 0:
4108         case 2 ... 4:
4109         case 8:
4110                 return true;
4111         default:
4112                 return false;
4113         }
4114 }
4115
4116 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
4117 {
4118         if (!valid_cr(ctxt->modrm_reg))
4119                 return emulate_ud(ctxt);
4120
4121         return X86EMUL_CONTINUE;
4122 }
4123
4124 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
4125 {
4126         u64 new_val = ctxt->src.val64;
4127         int cr = ctxt->modrm_reg;
4128         u64 efer = 0;
4129
4130         static u64 cr_reserved_bits[] = {
4131                 0xffffffff00000000ULL,
4132                 0, 0, 0, /* CR3 checked later */
4133                 CR4_RESERVED_BITS,
4134                 0, 0, 0,
4135                 CR8_RESERVED_BITS,
4136         };
4137
4138         if (!valid_cr(cr))
4139                 return emulate_ud(ctxt);
4140
4141         if (new_val & cr_reserved_bits[cr])
4142                 return emulate_gp(ctxt, 0);
4143
4144         switch (cr) {
4145         case 0: {
4146                 u64 cr4;
4147                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
4148                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
4149                         return emulate_gp(ctxt, 0);
4150
4151                 cr4 = ctxt->ops->get_cr(ctxt, 4);
4152                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4153
4154                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
4155                     !(cr4 & X86_CR4_PAE))
4156                         return emulate_gp(ctxt, 0);
4157
4158                 break;
4159                 }
4160         case 3: {
4161                 u64 rsvd = 0;
4162
4163                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4164                 if (efer & EFER_LMA) {
4165                         u64 maxphyaddr;
4166                         u32 eax, ebx, ecx, edx;
4167
4168                         eax = 0x80000008;
4169                         ecx = 0;
4170                         if (ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx,
4171                                                  &edx, false))
4172                                 maxphyaddr = eax & 0xff;
4173                         else
4174                                 maxphyaddr = 36;
4175                         rsvd = rsvd_bits(maxphyaddr, 63);
4176                         if (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_PCIDE)
4177                                 rsvd &= ~CR3_PCID_INVD;
4178                 }
4179
4180                 if (new_val & rsvd)
4181                         return emulate_gp(ctxt, 0);
4182
4183                 break;
4184                 }
4185         case 4: {
4186                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4187
4188                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
4189                         return emulate_gp(ctxt, 0);
4190
4191                 break;
4192                 }
4193         }
4194
4195         return X86EMUL_CONTINUE;
4196 }
4197
4198 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
4199 {
4200         unsigned long dr7;
4201
4202         ctxt->ops->get_dr(ctxt, 7, &dr7);
4203
4204         /* Check if DR7.Global_Enable is set */
4205         return dr7 & (1 << 13);
4206 }
4207
4208 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
4209 {
4210         int dr = ctxt->modrm_reg;
4211         u64 cr4;
4212
4213         if (dr > 7)
4214                 return emulate_ud(ctxt);
4215
4216         cr4 = ctxt->ops->get_cr(ctxt, 4);
4217         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
4218                 return emulate_ud(ctxt);
4219
4220         if (check_dr7_gd(ctxt)) {
4221                 ulong dr6;
4222
4223                 ctxt->ops->get_dr(ctxt, 6, &dr6);
4224                 dr6 &= ~15;
4225                 dr6 |= DR6_BD | DR6_RTM;
4226                 ctxt->ops->set_dr(ctxt, 6, dr6);
4227                 return emulate_db(ctxt);
4228         }
4229
4230         return X86EMUL_CONTINUE;
4231 }
4232
4233 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
4234 {
4235         u64 new_val = ctxt->src.val64;
4236         int dr = ctxt->modrm_reg;
4237
4238         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
4239                 return emulate_gp(ctxt, 0);
4240
4241         return check_dr_read(ctxt);
4242 }
4243
4244 static int check_svme(struct x86_emulate_ctxt *ctxt)
4245 {
4246         u64 efer = 0;
4247
4248         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4249
4250         if (!(efer & EFER_SVME))
4251                 return emulate_ud(ctxt);
4252
4253         return X86EMUL_CONTINUE;
4254 }
4255
4256 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
4257 {
4258         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
4259
4260         /* Valid physical address? */
4261         if (rax & 0xffff000000000000ULL)
4262                 return emulate_gp(ctxt, 0);
4263
4264         return check_svme(ctxt);
4265 }
4266
4267 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
4268 {
4269         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4270
4271         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
4272                 return emulate_ud(ctxt);
4273
4274         return X86EMUL_CONTINUE;
4275 }
4276
4277 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
4278 {
4279         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4280         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
4281
4282         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
4283             ctxt->ops->check_pmc(ctxt, rcx))
4284                 return emulate_gp(ctxt, 0);
4285
4286         return X86EMUL_CONTINUE;
4287 }
4288
4289 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
4290 {
4291         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
4292         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
4293                 return emulate_gp(ctxt, 0);
4294
4295         return X86EMUL_CONTINUE;
4296 }
4297
4298 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
4299 {
4300         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
4301         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
4302                 return emulate_gp(ctxt, 0);
4303
4304         return X86EMUL_CONTINUE;
4305 }
4306
4307 #define D(_y) { .flags = (_y) }
4308 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
4309 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
4310                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
4311 #define N    D(NotImpl)
4312 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
4313 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
4314 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
4315 #define ID(_f, _i) { .flags = ((_f) | InstrDual | ModRM), .u.idual = (_i) }
4316 #define MD(_f, _m) { .flags = ((_f) | ModeDual), .u.mdual = (_m) }
4317 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
4318 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
4319 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
4320 #define II(_f, _e, _i) \
4321         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
4322 #define IIP(_f, _e, _i, _p) \
4323         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
4324           .intercept = x86_intercept_##_i, .check_perm = (_p) }
4325 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
4326
4327 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
4328 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
4329 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
4330 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
4331 #define I2bvIP(_f, _e, _i, _p) \
4332         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
4333
4334 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
4335                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
4336                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
4337
4338 static const struct opcode group7_rm0[] = {
4339         N,
4340         I(SrcNone | Priv | EmulateOnUD, em_hypercall),
4341         N, N, N, N, N, N,
4342 };
4343
4344 static const struct opcode group7_rm1[] = {
4345         DI(SrcNone | Priv, monitor),
4346         DI(SrcNone | Priv, mwait),
4347         N, N, N, N, N, N,
4348 };
4349
4350 static const struct opcode group7_rm3[] = {
4351         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
4352         II(SrcNone  | Prot | EmulateOnUD,       em_hypercall,   vmmcall),
4353         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
4354         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
4355         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
4356         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
4357         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
4358         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
4359 };
4360
4361 static const struct opcode group7_rm7[] = {
4362         N,
4363         DIP(SrcNone, rdtscp, check_rdtsc),
4364         N, N, N, N, N, N,
4365 };
4366
4367 static const struct opcode group1[] = {
4368         F(Lock, em_add),
4369         F(Lock | PageTable, em_or),
4370         F(Lock, em_adc),
4371         F(Lock, em_sbb),
4372         F(Lock | PageTable, em_and),
4373         F(Lock, em_sub),
4374         F(Lock, em_xor),
4375         F(NoWrite, em_cmp),
4376 };
4377
4378 static const struct opcode group1A[] = {
4379         I(DstMem | SrcNone | Mov | Stack | IncSP | TwoMemOp, em_pop), N, N, N, N, N, N, N,
4380 };
4381
4382 static const struct opcode group2[] = {
4383         F(DstMem | ModRM, em_rol),
4384         F(DstMem | ModRM, em_ror),
4385         F(DstMem | ModRM, em_rcl),
4386         F(DstMem | ModRM, em_rcr),
4387         F(DstMem | ModRM, em_shl),
4388         F(DstMem | ModRM, em_shr),
4389         F(DstMem | ModRM, em_shl),
4390         F(DstMem | ModRM, em_sar),
4391 };
4392
4393 static const struct opcode group3[] = {
4394         F(DstMem | SrcImm | NoWrite, em_test),
4395         F(DstMem | SrcImm | NoWrite, em_test),
4396         F(DstMem | SrcNone | Lock, em_not),
4397         F(DstMem | SrcNone | Lock, em_neg),
4398         F(DstXacc | Src2Mem, em_mul_ex),
4399         F(DstXacc | Src2Mem, em_imul_ex),
4400         F(DstXacc | Src2Mem, em_div_ex),
4401         F(DstXacc | Src2Mem, em_idiv_ex),
4402 };
4403
4404 static const struct opcode group4[] = {
4405         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
4406         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
4407         N, N, N, N, N, N,
4408 };
4409
4410 static const struct opcode group5[] = {
4411         F(DstMem | SrcNone | Lock,              em_inc),
4412         F(DstMem | SrcNone | Lock,              em_dec),
4413         I(SrcMem | NearBranch,                  em_call_near_abs),
4414         I(SrcMemFAddr | ImplicitOps,            em_call_far),
4415         I(SrcMem | NearBranch,                  em_jmp_abs),
4416         I(SrcMemFAddr | ImplicitOps,            em_jmp_far),
4417         I(SrcMem | Stack | TwoMemOp,            em_push), D(Undefined),
4418 };
4419
4420 static const struct opcode group6[] = {
4421         DI(Prot | DstMem,       sldt),
4422         DI(Prot | DstMem,       str),
4423         II(Prot | Priv | SrcMem16, em_lldt, lldt),
4424         II(Prot | Priv | SrcMem16, em_ltr, ltr),
4425         N, N, N, N,
4426 };
4427
4428 static const struct group_dual group7 = { {
4429         II(Mov | DstMem,                        em_sgdt, sgdt),
4430         II(Mov | DstMem,                        em_sidt, sidt),
4431         II(SrcMem | Priv,                       em_lgdt, lgdt),
4432         II(SrcMem | Priv,                       em_lidt, lidt),
4433         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4434         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4435         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
4436 }, {
4437         EXT(0, group7_rm0),
4438         EXT(0, group7_rm1),
4439         N, EXT(0, group7_rm3),
4440         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4441         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4442         EXT(0, group7_rm7),
4443 } };
4444
4445 static const struct opcode group8[] = {
4446         N, N, N, N,
4447         F(DstMem | SrcImmByte | NoWrite,                em_bt),
4448         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
4449         F(DstMem | SrcImmByte | Lock,                   em_btr),
4450         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
4451 };
4452
4453 /*
4454  * The "memory" destination is actually always a register, since we come
4455  * from the register case of group9.
4456  */
4457 static const struct gprefix pfx_0f_c7_7 = {
4458         N, N, N, II(DstMem | ModRM | Op3264 | EmulateOnUD, em_rdpid, rdtscp),
4459 };
4460
4461
4462 static const struct group_dual group9 = { {
4463         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
4464 }, {
4465         N, N, N, N, N, N, N,
4466         GP(0, &pfx_0f_c7_7),
4467 } };
4468
4469 static const struct opcode group11[] = {
4470         I(DstMem | SrcImm | Mov | PageTable, em_mov),
4471         X7(D(Undefined)),
4472 };
4473
4474 static const struct gprefix pfx_0f_ae_7 = {
4475         I(SrcMem | ByteOp, em_clflush), I(SrcMem | ByteOp, em_clflushopt), N, N,
4476 };
4477
4478 static const struct group_dual group15 = { {
4479         I(ModRM | Aligned16, em_fxsave),
4480         I(ModRM | Aligned16, em_fxrstor),
4481         N, N, N, N, N, GP(0, &pfx_0f_ae_7),
4482 }, {
4483         N, N, N, N, N, N, N, N,
4484 } };
4485
4486 static const struct gprefix pfx_0f_6f_0f_7f = {
4487         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
4488 };
4489
4490 static const struct instr_dual instr_dual_0f_2b = {
4491         I(0, em_mov), N
4492 };
4493
4494 static const struct gprefix pfx_0f_2b = {
4495         ID(0, &instr_dual_0f_2b), ID(0, &instr_dual_0f_2b), N, N,
4496 };
4497
4498 static const struct gprefix pfx_0f_28_0f_29 = {
4499         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
4500 };
4501
4502 static const struct gprefix pfx_0f_e7 = {
4503         N, I(Sse, em_mov), N, N,
4504 };
4505
4506 static const struct escape escape_d9 = { {
4507         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstcw),
4508 }, {
4509         /* 0xC0 - 0xC7 */
4510         N, N, N, N, N, N, N, N,
4511         /* 0xC8 - 0xCF */
4512         N, N, N, N, N, N, N, N,
4513         /* 0xD0 - 0xC7 */
4514         N, N, N, N, N, N, N, N,
4515         /* 0xD8 - 0xDF */
4516         N, N, N, N, N, N, N, N,
4517         /* 0xE0 - 0xE7 */
4518         N, N, N, N, N, N, N, N,
4519         /* 0xE8 - 0xEF */
4520         N, N, N, N, N, N, N, N,
4521         /* 0xF0 - 0xF7 */
4522         N, N, N, N, N, N, N, N,
4523         /* 0xF8 - 0xFF */
4524         N, N, N, N, N, N, N, N,
4525 } };
4526
4527 static const struct escape escape_db = { {
4528         N, N, N, N, N, N, N, N,
4529 }, {
4530         /* 0xC0 - 0xC7 */
4531         N, N, N, N, N, N, N, N,
4532         /* 0xC8 - 0xCF */
4533         N, N, N, N, N, N, N, N,
4534         /* 0xD0 - 0xC7 */
4535         N, N, N, N, N, N, N, N,
4536         /* 0xD8 - 0xDF */
4537         N, N, N, N, N, N, N, N,
4538         /* 0xE0 - 0xE7 */
4539         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
4540         /* 0xE8 - 0xEF */
4541         N, N, N, N, N, N, N, N,
4542         /* 0xF0 - 0xF7 */
4543         N, N, N, N, N, N, N, N,
4544         /* 0xF8 - 0xFF */
4545         N, N, N, N, N, N, N, N,
4546 } };
4547
4548 static const struct escape escape_dd = { {
4549         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstsw),
4550 }, {
4551         /* 0xC0 - 0xC7 */
4552         N, N, N, N, N, N, N, N,
4553         /* 0xC8 - 0xCF */
4554         N, N, N, N, N, N, N, N,
4555         /* 0xD0 - 0xC7 */
4556         N, N, N, N, N, N, N, N,
4557         /* 0xD8 - 0xDF */
4558         N, N, N, N, N, N, N, N,
4559         /* 0xE0 - 0xE7 */
4560         N, N, N, N, N, N, N, N,
4561         /* 0xE8 - 0xEF */
4562         N, N, N, N, N, N, N, N,
4563         /* 0xF0 - 0xF7 */
4564         N, N, N, N, N, N, N, N,
4565         /* 0xF8 - 0xFF */
4566         N, N, N, N, N, N, N, N,
4567 } };
4568
4569 static const struct instr_dual instr_dual_0f_c3 = {
4570         I(DstMem | SrcReg | ModRM | No16 | Mov, em_mov), N
4571 };
4572
4573 static const struct mode_dual mode_dual_63 = {
4574         N, I(DstReg | SrcMem32 | ModRM | Mov, em_movsxd)
4575 };
4576
4577 static const struct opcode opcode_table[256] = {
4578         /* 0x00 - 0x07 */
4579         F6ALU(Lock, em_add),
4580         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
4581         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
4582         /* 0x08 - 0x0F */
4583         F6ALU(Lock | PageTable, em_or),
4584         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
4585         N,
4586         /* 0x10 - 0x17 */
4587         F6ALU(Lock, em_adc),
4588         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
4589         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
4590         /* 0x18 - 0x1F */
4591         F6ALU(Lock, em_sbb),
4592         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
4593         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
4594         /* 0x20 - 0x27 */
4595         F6ALU(Lock | PageTable, em_and), N, N,
4596         /* 0x28 - 0x2F */
4597         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
4598         /* 0x30 - 0x37 */
4599         F6ALU(Lock, em_xor), N, N,
4600         /* 0x38 - 0x3F */
4601         F6ALU(NoWrite, em_cmp), N, N,
4602         /* 0x40 - 0x4F */
4603         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
4604         /* 0x50 - 0x57 */
4605         X8(I(SrcReg | Stack, em_push)),
4606         /* 0x58 - 0x5F */
4607         X8(I(DstReg | Stack, em_pop)),
4608         /* 0x60 - 0x67 */
4609         I(ImplicitOps | Stack | No64, em_pusha),
4610         I(ImplicitOps | Stack | No64, em_popa),
4611         N, MD(ModRM, &mode_dual_63),
4612         N, N, N, N,
4613         /* 0x68 - 0x6F */
4614         I(SrcImm | Mov | Stack, em_push),
4615         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
4616         I(SrcImmByte | Mov | Stack, em_push),
4617         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
4618         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
4619         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
4620         /* 0x70 - 0x7F */
4621         X16(D(SrcImmByte | NearBranch)),
4622         /* 0x80 - 0x87 */
4623         G(ByteOp | DstMem | SrcImm, group1),
4624         G(DstMem | SrcImm, group1),
4625         G(ByteOp | DstMem | SrcImm | No64, group1),
4626         G(DstMem | SrcImmByte, group1),
4627         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
4628         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
4629         /* 0x88 - 0x8F */
4630         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
4631         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
4632         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
4633         D(ModRM | SrcMem | NoAccess | DstReg),
4634         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
4635         G(0, group1A),
4636         /* 0x90 - 0x97 */
4637         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
4638         /* 0x98 - 0x9F */
4639         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
4640         I(SrcImmFAddr | No64, em_call_far), N,
4641         II(ImplicitOps | Stack, em_pushf, pushf),
4642         II(ImplicitOps | Stack, em_popf, popf),
4643         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
4644         /* 0xA0 - 0xA7 */
4645         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
4646         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
4647         I2bv(SrcSI | DstDI | Mov | String | TwoMemOp, em_mov),
4648         F2bv(SrcSI | DstDI | String | NoWrite | TwoMemOp, em_cmp_r),
4649         /* 0xA8 - 0xAF */
4650         F2bv(DstAcc | SrcImm | NoWrite, em_test),
4651         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
4652         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4653         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp_r),
4654         /* 0xB0 - 0xB7 */
4655         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4656         /* 0xB8 - 0xBF */
4657         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4658         /* 0xC0 - 0xC7 */
4659         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4660         I(ImplicitOps | NearBranch | SrcImmU16, em_ret_near_imm),
4661         I(ImplicitOps | NearBranch, em_ret),
4662         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4663         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4664         G(ByteOp, group11), G(0, group11),
4665         /* 0xC8 - 0xCF */
4666         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
4667         I(ImplicitOps | SrcImmU16, em_ret_far_imm),
4668         I(ImplicitOps, em_ret_far),
4669         D(ImplicitOps), DI(SrcImmByte, intn),
4670         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
4671         /* 0xD0 - 0xD7 */
4672         G(Src2One | ByteOp, group2), G(Src2One, group2),
4673         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4674         I(DstAcc | SrcImmUByte | No64, em_aam),
4675         I(DstAcc | SrcImmUByte | No64, em_aad),
4676         F(DstAcc | ByteOp | No64, em_salc),
4677         I(DstAcc | SrcXLat | ByteOp, em_mov),
4678         /* 0xD8 - 0xDF */
4679         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4680         /* 0xE0 - 0xE7 */
4681         X3(I(SrcImmByte | NearBranch, em_loop)),
4682         I(SrcImmByte | NearBranch, em_jcxz),
4683         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4684         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4685         /* 0xE8 - 0xEF */
4686         I(SrcImm | NearBranch, em_call), D(SrcImm | ImplicitOps | NearBranch),
4687         I(SrcImmFAddr | No64, em_jmp_far),
4688         D(SrcImmByte | ImplicitOps | NearBranch),
4689         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4690         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4691         /* 0xF0 - 0xF7 */
4692         N, DI(ImplicitOps, icebp), N, N,
4693         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4694         G(ByteOp, group3), G(0, group3),
4695         /* 0xF8 - 0xFF */
4696         D(ImplicitOps), D(ImplicitOps),
4697         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4698         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4699 };
4700
4701 static const struct opcode twobyte_table[256] = {
4702         /* 0x00 - 0x0F */
4703         G(0, group6), GD(0, &group7), N, N,
4704         N, I(ImplicitOps | EmulateOnUD, em_syscall),
4705         II(ImplicitOps | Priv, em_clts, clts), N,
4706         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4707         N, D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4708         /* 0x10 - 0x1F */
4709         N, N, N, N, N, N, N, N,
4710         D(ImplicitOps | ModRM | SrcMem | NoAccess),
4711         N, N, N, N, N, N, D(ImplicitOps | ModRM | SrcMem | NoAccess),
4712         /* 0x20 - 0x2F */
4713         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
4714         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
4715         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
4716                                                 check_cr_write),
4717         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
4718                                                 check_dr_write),
4719         N, N, N, N,
4720         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
4721         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
4722         N, GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_2b),
4723         N, N, N, N,
4724         /* 0x30 - 0x3F */
4725         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4726         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4727         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4728         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4729         I(ImplicitOps | EmulateOnUD, em_sysenter),
4730         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
4731         N, N,
4732         N, N, N, N, N, N, N, N,
4733         /* 0x40 - 0x4F */
4734         X16(D(DstReg | SrcMem | ModRM)),
4735         /* 0x50 - 0x5F */
4736         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4737         /* 0x60 - 0x6F */
4738         N, N, N, N,
4739         N, N, N, N,
4740         N, N, N, N,
4741         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4742         /* 0x70 - 0x7F */
4743         N, N, N, N,
4744         N, N, N, N,
4745         N, N, N, N,
4746         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4747         /* 0x80 - 0x8F */
4748         X16(D(SrcImm | NearBranch)),
4749         /* 0x90 - 0x9F */
4750         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4751         /* 0xA0 - 0xA7 */
4752         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4753         II(ImplicitOps, em_cpuid, cpuid),
4754         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4755         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4756         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4757         /* 0xA8 - 0xAF */
4758         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4759         II(EmulateOnUD | ImplicitOps, em_rsm, rsm),
4760         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4761         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4762         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4763         GD(0, &group15), F(DstReg | SrcMem | ModRM, em_imul),
4764         /* 0xB0 - 0xB7 */
4765         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable | SrcWrite, em_cmpxchg),
4766         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4767         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4768         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4769         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4770         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4771         /* 0xB8 - 0xBF */
4772         N, N,
4773         G(BitOp, group8),
4774         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4775         I(DstReg | SrcMem | ModRM, em_bsf_c),
4776         I(DstReg | SrcMem | ModRM, em_bsr_c),
4777         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4778         /* 0xC0 - 0xC7 */
4779         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
4780         N, ID(0, &instr_dual_0f_c3),
4781         N, N, N, GD(0, &group9),
4782         /* 0xC8 - 0xCF */
4783         X8(I(DstReg, em_bswap)),
4784         /* 0xD0 - 0xDF */
4785         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4786         /* 0xE0 - 0xEF */
4787         N, N, N, N, N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_e7),
4788         N, N, N, N, N, N, N, N,
4789         /* 0xF0 - 0xFF */
4790         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4791 };
4792
4793 static const struct instr_dual instr_dual_0f_38_f0 = {
4794         I(DstReg | SrcMem | Mov, em_movbe), N
4795 };
4796
4797 static const struct instr_dual instr_dual_0f_38_f1 = {
4798         I(DstMem | SrcReg | Mov, em_movbe), N
4799 };
4800
4801 static const struct gprefix three_byte_0f_38_f0 = {
4802         ID(0, &instr_dual_0f_38_f0), N, N, N
4803 };
4804
4805 static const struct gprefix three_byte_0f_38_f1 = {
4806         ID(0, &instr_dual_0f_38_f1), N, N, N
4807 };
4808
4809 /*
4810  * Insns below are selected by the prefix which indexed by the third opcode
4811  * byte.
4812  */
4813 static const struct opcode opcode_map_0f_38[256] = {
4814         /* 0x00 - 0x7f */
4815         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4816         /* 0x80 - 0xef */
4817         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4818         /* 0xf0 - 0xf1 */
4819         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f0),
4820         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f1),
4821         /* 0xf2 - 0xff */
4822         N, N, X4(N), X8(N)
4823 };
4824
4825 #undef D
4826 #undef N
4827 #undef G
4828 #undef GD
4829 #undef I
4830 #undef GP
4831 #undef EXT
4832 #undef MD
4833 #undef ID
4834
4835 #undef D2bv
4836 #undef D2bvIP
4837 #undef I2bv
4838 #undef I2bvIP
4839 #undef I6ALU
4840
4841 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4842 {
4843         unsigned size;
4844
4845         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4846         if (size == 8)
4847                 size = 4;
4848         return size;
4849 }
4850
4851 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4852                       unsigned size, bool sign_extension)
4853 {
4854         int rc = X86EMUL_CONTINUE;
4855
4856         op->type = OP_IMM;
4857         op->bytes = size;
4858         op->addr.mem.ea = ctxt->_eip;
4859         /* NB. Immediates are sign-extended as necessary. */
4860         switch (op->bytes) {
4861         case 1:
4862                 op->val = insn_fetch(s8, ctxt);
4863                 break;
4864         case 2:
4865                 op->val = insn_fetch(s16, ctxt);
4866                 break;
4867         case 4:
4868                 op->val = insn_fetch(s32, ctxt);
4869                 break;
4870         case 8:
4871                 op->val = insn_fetch(s64, ctxt);
4872                 break;
4873         }
4874         if (!sign_extension) {
4875                 switch (op->bytes) {
4876                 case 1:
4877                         op->val &= 0xff;
4878                         break;
4879                 case 2:
4880                         op->val &= 0xffff;
4881                         break;
4882                 case 4:
4883                         op->val &= 0xffffffff;
4884                         break;
4885                 }
4886         }
4887 done:
4888         return rc;
4889 }
4890
4891 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4892                           unsigned d)
4893 {
4894         int rc = X86EMUL_CONTINUE;
4895
4896         switch (d) {
4897         case OpReg:
4898                 decode_register_operand(ctxt, op);
4899                 break;
4900         case OpImmUByte:
4901                 rc = decode_imm(ctxt, op, 1, false);
4902                 break;
4903         case OpMem:
4904                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4905         mem_common:
4906                 *op = ctxt->memop;
4907                 ctxt->memopp = op;
4908                 if (ctxt->d & BitOp)
4909                         fetch_bit_operand(ctxt);
4910                 op->orig_val = op->val;
4911                 break;
4912         case OpMem64:
4913                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4914                 goto mem_common;
4915         case OpAcc:
4916                 op->type = OP_REG;
4917                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4918                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4919                 fetch_register_operand(op);
4920                 op->orig_val = op->val;
4921                 break;
4922         case OpAccLo:
4923                 op->type = OP_REG;
4924                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4925                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4926                 fetch_register_operand(op);
4927                 op->orig_val = op->val;
4928                 break;
4929         case OpAccHi:
4930                 if (ctxt->d & ByteOp) {
4931                         op->type = OP_NONE;
4932                         break;
4933                 }
4934                 op->type = OP_REG;
4935                 op->bytes = ctxt->op_bytes;
4936                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4937                 fetch_register_operand(op);
4938                 op->orig_val = op->val;
4939                 break;
4940         case OpDI:
4941                 op->type = OP_MEM;
4942                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4943                 op->addr.mem.ea =
4944                         register_address(ctxt, VCPU_REGS_RDI);
4945                 op->addr.mem.seg = VCPU_SREG_ES;
4946                 op->val = 0;
4947                 op->count = 1;
4948                 break;
4949         case OpDX:
4950                 op->type = OP_REG;
4951                 op->bytes = 2;
4952                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4953                 fetch_register_operand(op);
4954                 break;
4955         case OpCL:
4956                 op->type = OP_IMM;
4957                 op->bytes = 1;
4958                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4959                 break;
4960         case OpImmByte:
4961                 rc = decode_imm(ctxt, op, 1, true);
4962                 break;
4963         case OpOne:
4964                 op->type = OP_IMM;
4965                 op->bytes = 1;
4966                 op->val = 1;
4967                 break;
4968         case OpImm:
4969                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4970                 break;
4971         case OpImm64:
4972                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4973                 break;
4974         case OpMem8:
4975                 ctxt->memop.bytes = 1;
4976                 if (ctxt->memop.type == OP_REG) {
4977                         ctxt->memop.addr.reg = decode_register(ctxt,
4978                                         ctxt->modrm_rm, true);
4979                         fetch_register_operand(&ctxt->memop);
4980                 }
4981                 goto mem_common;
4982         case OpMem16:
4983                 ctxt->memop.bytes = 2;
4984                 goto mem_common;
4985         case OpMem32:
4986                 ctxt->memop.bytes = 4;
4987                 goto mem_common;
4988         case OpImmU16:
4989                 rc = decode_imm(ctxt, op, 2, false);
4990                 break;
4991         case OpImmU:
4992                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4993                 break;
4994         case OpSI:
4995                 op->type = OP_MEM;
4996                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4997                 op->addr.mem.ea =
4998                         register_address(ctxt, VCPU_REGS_RSI);
4999                 op->addr.mem.seg = ctxt->seg_override;
5000                 op->val = 0;
5001                 op->count = 1;
5002                 break;
5003         case OpXLat:
5004                 op->type = OP_MEM;
5005                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
5006                 op->addr.mem.ea =
5007                         address_mask(ctxt,
5008                                 reg_read(ctxt, VCPU_REGS_RBX) +
5009                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
5010                 op->addr.mem.seg = ctxt->seg_override;
5011                 op->val = 0;
5012                 break;
5013         case OpImmFAddr:
5014                 op->type = OP_IMM;
5015                 op->addr.mem.ea = ctxt->_eip;
5016                 op->bytes = ctxt->op_bytes + 2;
5017                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
5018                 break;
5019         case OpMemFAddr:
5020                 ctxt->memop.bytes = ctxt->op_bytes + 2;
5021                 goto mem_common;
5022         case OpES:
5023                 op->type = OP_IMM;
5024                 op->val = VCPU_SREG_ES;
5025                 break;
5026         case OpCS:
5027                 op->type = OP_IMM;
5028                 op->val = VCPU_SREG_CS;
5029                 break;
5030         case OpSS:
5031                 op->type = OP_IMM;
5032                 op->val = VCPU_SREG_SS;
5033                 break;
5034         case OpDS:
5035                 op->type = OP_IMM;
5036                 op->val = VCPU_SREG_DS;
5037                 break;
5038         case OpFS:
5039                 op->type = OP_IMM;
5040                 op->val = VCPU_SREG_FS;
5041                 break;
5042         case OpGS:
5043                 op->type = OP_IMM;
5044                 op->val = VCPU_SREG_GS;
5045                 break;
5046         case OpImplicit:
5047                 /* Special instructions do their own operand decoding. */
5048         default:
5049                 op->type = OP_NONE; /* Disable writeback. */
5050                 break;
5051         }
5052
5053 done:
5054         return rc;
5055 }
5056
5057 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
5058 {
5059         int rc = X86EMUL_CONTINUE;
5060         int mode = ctxt->mode;
5061         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
5062         bool op_prefix = false;
5063         bool has_seg_override = false;
5064         struct opcode opcode;
5065         u16 dummy;
5066         struct desc_struct desc;
5067
5068         ctxt->memop.type = OP_NONE;
5069         ctxt->memopp = NULL;
5070         ctxt->_eip = ctxt->eip;
5071         ctxt->fetch.ptr = ctxt->fetch.data;
5072         ctxt->fetch.end = ctxt->fetch.data + insn_len;
5073         ctxt->opcode_len = 1;
5074         ctxt->intercept = x86_intercept_none;
5075         if (insn_len > 0)
5076                 memcpy(ctxt->fetch.data, insn, insn_len);
5077         else {
5078                 rc = __do_insn_fetch_bytes(ctxt, 1);
5079                 if (rc != X86EMUL_CONTINUE)
5080                         return rc;
5081         }
5082
5083         switch (mode) {
5084         case X86EMUL_MODE_REAL:
5085         case X86EMUL_MODE_VM86:
5086                 def_op_bytes = def_ad_bytes = 2;
5087                 ctxt->ops->get_segment(ctxt, &dummy, &desc, NULL, VCPU_SREG_CS);
5088                 if (desc.d)
5089                         def_op_bytes = def_ad_bytes = 4;
5090                 break;
5091         case X86EMUL_MODE_PROT16:
5092                 def_op_bytes = def_ad_bytes = 2;
5093                 break;
5094         case X86EMUL_MODE_PROT32:
5095                 def_op_bytes = def_ad_bytes = 4;
5096                 break;
5097 #ifdef CONFIG_X86_64
5098         case X86EMUL_MODE_PROT64:
5099                 def_op_bytes = 4;
5100                 def_ad_bytes = 8;
5101                 break;
5102 #endif
5103         default:
5104                 return EMULATION_FAILED;
5105         }
5106
5107         ctxt->op_bytes = def_op_bytes;
5108         ctxt->ad_bytes = def_ad_bytes;
5109
5110         /* Legacy prefixes. */
5111         for (;;) {
5112                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
5113                 case 0x66:      /* operand-size override */
5114                         op_prefix = true;
5115                         /* switch between 2/4 bytes */
5116                         ctxt->op_bytes = def_op_bytes ^ 6;
5117                         break;
5118                 case 0x67:      /* address-size override */
5119                         if (mode == X86EMUL_MODE_PROT64)
5120                                 /* switch between 4/8 bytes */
5121                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
5122                         else
5123                                 /* switch between 2/4 bytes */
5124                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
5125                         break;
5126                 case 0x26:      /* ES override */
5127                         has_seg_override = true;
5128                         ctxt->seg_override = VCPU_SREG_ES;
5129                         break;
5130                 case 0x2e:      /* CS override */
5131                         has_seg_override = true;
5132                         ctxt->seg_override = VCPU_SREG_CS;
5133                         break;
5134                 case 0x36:      /* SS override */
5135                         has_seg_override = true;
5136                         ctxt->seg_override = VCPU_SREG_SS;
5137                         break;
5138                 case 0x3e:      /* DS override */
5139                         has_seg_override = true;
5140                         ctxt->seg_override = VCPU_SREG_DS;
5141                         break;
5142                 case 0x64:      /* FS override */
5143                         has_seg_override = true;
5144                         ctxt->seg_override = VCPU_SREG_FS;
5145                         break;
5146                 case 0x65:      /* GS override */
5147                         has_seg_override = true;
5148                         ctxt->seg_override = VCPU_SREG_GS;
5149                         break;
5150                 case 0x40 ... 0x4f: /* REX */
5151                         if (mode != X86EMUL_MODE_PROT64)
5152                                 goto done_prefixes;
5153                         ctxt->rex_prefix = ctxt->b;
5154                         continue;
5155                 case 0xf0:      /* LOCK */
5156                         ctxt->lock_prefix = 1;
5157                         break;
5158                 case 0xf2:      /* REPNE/REPNZ */
5159                 case 0xf3:      /* REP/REPE/REPZ */
5160                         ctxt->rep_prefix = ctxt->b;
5161                         break;
5162                 default:
5163                         goto done_prefixes;
5164                 }
5165
5166                 /* Any legacy prefix after a REX prefix nullifies its effect. */
5167
5168                 ctxt->rex_prefix = 0;
5169         }
5170
5171 done_prefixes:
5172
5173         /* REX prefix. */
5174         if (ctxt->rex_prefix & 8)
5175                 ctxt->op_bytes = 8;     /* REX.W */
5176
5177         /* Opcode byte(s). */
5178         opcode = opcode_table[ctxt->b];
5179         /* Two-byte opcode? */
5180         if (ctxt->b == 0x0f) {
5181                 ctxt->opcode_len = 2;
5182                 ctxt->b = insn_fetch(u8, ctxt);
5183                 opcode = twobyte_table[ctxt->b];
5184
5185                 /* 0F_38 opcode map */
5186                 if (ctxt->b == 0x38) {
5187                         ctxt->opcode_len = 3;
5188                         ctxt->b = insn_fetch(u8, ctxt);
5189                         opcode = opcode_map_0f_38[ctxt->b];
5190                 }
5191         }
5192         ctxt->d = opcode.flags;
5193
5194         if (ctxt->d & ModRM)
5195                 ctxt->modrm = insn_fetch(u8, ctxt);
5196
5197         /* vex-prefix instructions are not implemented */
5198         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
5199             (mode == X86EMUL_MODE_PROT64 || (ctxt->modrm & 0xc0) == 0xc0)) {
5200                 ctxt->d = NotImpl;
5201         }
5202
5203         while (ctxt->d & GroupMask) {
5204                 switch (ctxt->d & GroupMask) {
5205                 case Group:
5206                         goffset = (ctxt->modrm >> 3) & 7;
5207                         opcode = opcode.u.group[goffset];
5208                         break;
5209                 case GroupDual:
5210                         goffset = (ctxt->modrm >> 3) & 7;
5211                         if ((ctxt->modrm >> 6) == 3)
5212                                 opcode = opcode.u.gdual->mod3[goffset];
5213                         else
5214                                 opcode = opcode.u.gdual->mod012[goffset];
5215                         break;
5216                 case RMExt:
5217                         goffset = ctxt->modrm & 7;
5218                         opcode = opcode.u.group[goffset];
5219                         break;
5220                 case Prefix:
5221                         if (ctxt->rep_prefix && op_prefix)
5222                                 return EMULATION_FAILED;
5223                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
5224                         switch (simd_prefix) {
5225                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
5226                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
5227                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
5228                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
5229                         }
5230                         break;
5231                 case Escape:
5232                         if (ctxt->modrm > 0xbf) {
5233                                 size_t size = ARRAY_SIZE(opcode.u.esc->high);
5234                                 u32 index = array_index_nospec(
5235                                         ctxt->modrm - 0xc0, size);
5236
5237                                 opcode = opcode.u.esc->high[index];
5238                         } else {
5239                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
5240                         }
5241                         break;
5242                 case InstrDual:
5243                         if ((ctxt->modrm >> 6) == 3)
5244                                 opcode = opcode.u.idual->mod3;
5245                         else
5246                                 opcode = opcode.u.idual->mod012;
5247                         break;
5248                 case ModeDual:
5249                         if (ctxt->mode == X86EMUL_MODE_PROT64)
5250                                 opcode = opcode.u.mdual->mode64;
5251                         else
5252                                 opcode = opcode.u.mdual->mode32;
5253                         break;
5254                 default:
5255                         return EMULATION_FAILED;
5256                 }
5257
5258                 ctxt->d &= ~(u64)GroupMask;
5259                 ctxt->d |= opcode.flags;
5260         }
5261
5262         /* Unrecognised? */
5263         if (ctxt->d == 0)
5264                 return EMULATION_FAILED;
5265
5266         ctxt->execute = opcode.u.execute;
5267
5268         if (unlikely(ctxt->ud) && likely(!(ctxt->d & EmulateOnUD)))
5269                 return EMULATION_FAILED;
5270
5271         if (unlikely(ctxt->d &
5272             (NotImpl|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm|NearBranch|
5273              No16))) {
5274                 /*
5275                  * These are copied unconditionally here, and checked unconditionally
5276                  * in x86_emulate_insn.
5277                  */
5278                 ctxt->check_perm = opcode.check_perm;
5279                 ctxt->intercept = opcode.intercept;
5280
5281                 if (ctxt->d & NotImpl)
5282                         return EMULATION_FAILED;
5283
5284                 if (mode == X86EMUL_MODE_PROT64) {
5285                         if (ctxt->op_bytes == 4 && (ctxt->d & Stack))
5286                                 ctxt->op_bytes = 8;
5287                         else if (ctxt->d & NearBranch)
5288                                 ctxt->op_bytes = 8;
5289                 }
5290
5291                 if (ctxt->d & Op3264) {
5292                         if (mode == X86EMUL_MODE_PROT64)
5293                                 ctxt->op_bytes = 8;
5294                         else
5295                                 ctxt->op_bytes = 4;
5296                 }
5297
5298                 if ((ctxt->d & No16) && ctxt->op_bytes == 2)
5299                         ctxt->op_bytes = 4;
5300
5301                 if (ctxt->d & Sse)
5302                         ctxt->op_bytes = 16;
5303                 else if (ctxt->d & Mmx)
5304                         ctxt->op_bytes = 8;
5305         }
5306
5307         /* ModRM and SIB bytes. */
5308         if (ctxt->d & ModRM) {
5309                 rc = decode_modrm(ctxt, &ctxt->memop);
5310                 if (!has_seg_override) {
5311                         has_seg_override = true;
5312                         ctxt->seg_override = ctxt->modrm_seg;
5313                 }
5314         } else if (ctxt->d & MemAbs)
5315                 rc = decode_abs(ctxt, &ctxt->memop);
5316         if (rc != X86EMUL_CONTINUE)
5317                 goto done;
5318
5319         if (!has_seg_override)
5320                 ctxt->seg_override = VCPU_SREG_DS;
5321
5322         ctxt->memop.addr.mem.seg = ctxt->seg_override;
5323
5324         /*
5325          * Decode and fetch the source operand: register, memory
5326          * or immediate.
5327          */
5328         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
5329         if (rc != X86EMUL_CONTINUE)
5330                 goto done;
5331
5332         /*
5333          * Decode and fetch the second source operand: register, memory
5334          * or immediate.
5335          */
5336         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
5337         if (rc != X86EMUL_CONTINUE)
5338                 goto done;
5339
5340         /* Decode and fetch the destination operand: register or memory. */
5341         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
5342
5343         if (ctxt->rip_relative && likely(ctxt->memopp))
5344                 ctxt->memopp->addr.mem.ea = address_mask(ctxt,
5345                                         ctxt->memopp->addr.mem.ea + ctxt->_eip);
5346
5347 done:
5348         if (rc == X86EMUL_PROPAGATE_FAULT)
5349                 ctxt->have_exception = true;
5350         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
5351 }
5352
5353 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
5354 {
5355         return ctxt->d & PageTable;
5356 }
5357
5358 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
5359 {
5360         /* The second termination condition only applies for REPE
5361          * and REPNE. Test if the repeat string operation prefix is
5362          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
5363          * corresponding termination condition according to:
5364          *      - if REPE/REPZ and ZF = 0 then done
5365          *      - if REPNE/REPNZ and ZF = 1 then done
5366          */
5367         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
5368              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
5369             && (((ctxt->rep_prefix == REPE_PREFIX) &&
5370                  ((ctxt->eflags & X86_EFLAGS_ZF) == 0))
5371                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
5372                     ((ctxt->eflags & X86_EFLAGS_ZF) == X86_EFLAGS_ZF))))
5373                 return true;
5374
5375         return false;
5376 }
5377
5378 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
5379 {
5380         int rc;
5381
5382         ctxt->ops->get_fpu(ctxt);
5383         rc = asm_safe("fwait");
5384         ctxt->ops->put_fpu(ctxt);
5385
5386         if (unlikely(rc != X86EMUL_CONTINUE))
5387                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
5388
5389         return X86EMUL_CONTINUE;
5390 }
5391
5392 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
5393                                        struct operand *op)
5394 {
5395         if (op->type == OP_MM)
5396                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
5397 }
5398
5399 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
5400 {
5401         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
5402
5403         if (!(ctxt->d & ByteOp))
5404                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
5405
5406         asm("push %[flags]; popf; " CALL_NOSPEC " ; pushf; pop %[flags]\n"
5407             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
5408               [thunk_target]"+S"(fop), ASM_CALL_CONSTRAINT
5409             : "c"(ctxt->src2.val));
5410
5411         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
5412         if (!fop) /* exception is returned in fop variable */
5413                 return emulate_de(ctxt);
5414         return X86EMUL_CONTINUE;
5415 }
5416
5417 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
5418 {
5419         memset(&ctxt->rip_relative, 0,
5420                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
5421
5422         ctxt->io_read.pos = 0;
5423         ctxt->io_read.end = 0;
5424         ctxt->mem_read.end = 0;
5425 }
5426
5427 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
5428 {
5429         const struct x86_emulate_ops *ops = ctxt->ops;
5430         int rc = X86EMUL_CONTINUE;
5431         int saved_dst_type = ctxt->dst.type;
5432         unsigned emul_flags;
5433
5434         ctxt->mem_read.pos = 0;
5435
5436         /* LOCK prefix is allowed only with some instructions */
5437         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
5438                 rc = emulate_ud(ctxt);
5439                 goto done;
5440         }
5441
5442         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
5443                 rc = emulate_ud(ctxt);
5444                 goto done;
5445         }
5446
5447         emul_flags = ctxt->ops->get_hflags(ctxt);
5448         if (unlikely(ctxt->d &
5449                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
5450                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
5451                                 (ctxt->d & Undefined)) {
5452                         rc = emulate_ud(ctxt);
5453                         goto done;
5454                 }
5455
5456                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
5457                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
5458                         rc = emulate_ud(ctxt);
5459                         goto done;
5460                 }
5461
5462                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
5463                         rc = emulate_nm(ctxt);
5464                         goto done;
5465                 }
5466
5467                 if (ctxt->d & Mmx) {
5468                         rc = flush_pending_x87_faults(ctxt);
5469                         if (rc != X86EMUL_CONTINUE)
5470                                 goto done;
5471                         /*
5472                          * Now that we know the fpu is exception safe, we can fetch
5473                          * operands from it.
5474                          */
5475                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
5476                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
5477                         if (!(ctxt->d & Mov))
5478                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
5479                 }
5480
5481                 if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && ctxt->intercept) {
5482                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5483                                                       X86_ICPT_PRE_EXCEPT);
5484                         if (rc != X86EMUL_CONTINUE)
5485                                 goto done;
5486                 }
5487
5488                 /* Instruction can only be executed in protected mode */
5489                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
5490                         rc = emulate_ud(ctxt);
5491                         goto done;
5492                 }
5493
5494                 /* Privileged instruction can be executed only in CPL=0 */
5495                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
5496                         if (ctxt->d & PrivUD)
5497                                 rc = emulate_ud(ctxt);
5498                         else
5499                                 rc = emulate_gp(ctxt, 0);
5500                         goto done;
5501                 }
5502
5503                 /* Do instruction specific permission checks */
5504                 if (ctxt->d & CheckPerm) {
5505                         rc = ctxt->check_perm(ctxt);
5506                         if (rc != X86EMUL_CONTINUE)
5507                                 goto done;
5508                 }
5509
5510                 if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5511                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5512                                                       X86_ICPT_POST_EXCEPT);
5513                         if (rc != X86EMUL_CONTINUE)
5514                                 goto done;
5515                 }
5516
5517                 if (ctxt->rep_prefix && (ctxt->d & String)) {
5518                         /* All REP prefixes have the same first termination condition */
5519                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
5520                                 string_registers_quirk(ctxt);
5521                                 ctxt->eip = ctxt->_eip;
5522                                 ctxt->eflags &= ~X86_EFLAGS_RF;
5523                                 goto done;
5524                         }
5525                 }
5526         }
5527
5528         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
5529                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
5530                                     ctxt->src.valptr, ctxt->src.bytes);
5531                 if (rc != X86EMUL_CONTINUE)
5532                         goto done;
5533                 ctxt->src.orig_val64 = ctxt->src.val64;
5534         }
5535
5536         if (ctxt->src2.type == OP_MEM) {
5537                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
5538                                     &ctxt->src2.val, ctxt->src2.bytes);
5539                 if (rc != X86EMUL_CONTINUE)
5540                         goto done;
5541         }
5542
5543         if ((ctxt->d & DstMask) == ImplicitOps)
5544                 goto special_insn;
5545
5546
5547         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
5548                 /* optimisation - avoid slow emulated read if Mov */
5549                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
5550                                    &ctxt->dst.val, ctxt->dst.bytes);
5551                 if (rc != X86EMUL_CONTINUE) {
5552                         if (!(ctxt->d & NoWrite) &&
5553                             rc == X86EMUL_PROPAGATE_FAULT &&
5554                             ctxt->exception.vector == PF_VECTOR)
5555                                 ctxt->exception.error_code |= PFERR_WRITE_MASK;
5556                         goto done;
5557                 }
5558         }
5559         /* Copy full 64-bit value for CMPXCHG8B.  */
5560         ctxt->dst.orig_val64 = ctxt->dst.val64;
5561
5562 special_insn:
5563
5564         if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5565                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
5566                                               X86_ICPT_POST_MEMACCESS);
5567                 if (rc != X86EMUL_CONTINUE)
5568                         goto done;
5569         }
5570
5571         if (ctxt->rep_prefix && (ctxt->d & String))
5572                 ctxt->eflags |= X86_EFLAGS_RF;
5573         else
5574                 ctxt->eflags &= ~X86_EFLAGS_RF;
5575
5576         if (ctxt->execute) {
5577                 if (ctxt->d & Fastop) {
5578                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
5579                         rc = fastop(ctxt, fop);
5580                         if (rc != X86EMUL_CONTINUE)
5581                                 goto done;
5582                         goto writeback;
5583                 }
5584                 rc = ctxt->execute(ctxt);
5585                 if (rc != X86EMUL_CONTINUE)
5586                         goto done;
5587                 goto writeback;
5588         }
5589
5590         if (ctxt->opcode_len == 2)
5591                 goto twobyte_insn;
5592         else if (ctxt->opcode_len == 3)
5593                 goto threebyte_insn;
5594
5595         switch (ctxt->b) {
5596         case 0x70 ... 0x7f: /* jcc (short) */
5597                 if (test_cc(ctxt->b, ctxt->eflags))
5598                         rc = jmp_rel(ctxt, ctxt->src.val);
5599                 break;
5600         case 0x8d: /* lea r16/r32, m */
5601                 ctxt->dst.val = ctxt->src.addr.mem.ea;
5602                 break;
5603         case 0x90 ... 0x97: /* nop / xchg reg, rax */
5604                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
5605                         ctxt->dst.type = OP_NONE;
5606                 else
5607                         rc = em_xchg(ctxt);
5608                 break;
5609         case 0x98: /* cbw/cwde/cdqe */
5610                 switch (ctxt->op_bytes) {
5611                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
5612                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
5613                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
5614                 }
5615                 break;
5616         case 0xcc:              /* int3 */
5617                 rc = emulate_int(ctxt, 3);
5618                 break;
5619         case 0xcd:              /* int n */
5620                 rc = emulate_int(ctxt, ctxt->src.val);
5621                 break;
5622         case 0xce:              /* into */
5623                 if (ctxt->eflags & X86_EFLAGS_OF)
5624                         rc = emulate_int(ctxt, 4);
5625                 break;
5626         case 0xe9: /* jmp rel */
5627         case 0xeb: /* jmp rel short */
5628                 rc = jmp_rel(ctxt, ctxt->src.val);
5629                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
5630                 break;
5631         case 0xf4:              /* hlt */
5632                 ctxt->ops->halt(ctxt);
5633                 break;
5634         case 0xf5:      /* cmc */
5635                 /* complement carry flag from eflags reg */
5636                 ctxt->eflags ^= X86_EFLAGS_CF;
5637                 break;
5638         case 0xf8: /* clc */
5639                 ctxt->eflags &= ~X86_EFLAGS_CF;
5640                 break;
5641         case 0xf9: /* stc */
5642                 ctxt->eflags |= X86_EFLAGS_CF;
5643                 break;
5644         case 0xfc: /* cld */
5645                 ctxt->eflags &= ~X86_EFLAGS_DF;
5646                 break;
5647         case 0xfd: /* std */
5648                 ctxt->eflags |= X86_EFLAGS_DF;
5649                 break;
5650         default:
5651                 goto cannot_emulate;
5652         }
5653
5654         if (rc != X86EMUL_CONTINUE)
5655                 goto done;
5656
5657 writeback:
5658         if (ctxt->d & SrcWrite) {
5659                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
5660                 rc = writeback(ctxt, &ctxt->src);
5661                 if (rc != X86EMUL_CONTINUE)
5662                         goto done;
5663         }
5664         if (!(ctxt->d & NoWrite)) {
5665                 rc = writeback(ctxt, &ctxt->dst);
5666                 if (rc != X86EMUL_CONTINUE)
5667                         goto done;
5668         }
5669
5670         /*
5671          * restore dst type in case the decoding will be reused
5672          * (happens for string instruction )
5673          */
5674         ctxt->dst.type = saved_dst_type;
5675
5676         if ((ctxt->d & SrcMask) == SrcSI)
5677                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
5678
5679         if ((ctxt->d & DstMask) == DstDI)
5680                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
5681
5682         if (ctxt->rep_prefix && (ctxt->d & String)) {
5683                 unsigned int count;
5684                 struct read_cache *r = &ctxt->io_read;
5685                 if ((ctxt->d & SrcMask) == SrcSI)
5686                         count = ctxt->src.count;
5687                 else
5688                         count = ctxt->dst.count;
5689                 register_address_increment(ctxt, VCPU_REGS_RCX, -count);
5690
5691                 if (!string_insn_completed(ctxt)) {
5692                         /*
5693                          * Re-enter guest when pio read ahead buffer is empty
5694                          * or, if it is not used, after each 1024 iteration.
5695                          */
5696                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
5697                             (r->end == 0 || r->end != r->pos)) {
5698                                 /*
5699                                  * Reset read cache. Usually happens before
5700                                  * decode, but since instruction is restarted
5701                                  * we have to do it here.
5702                                  */
5703                                 ctxt->mem_read.end = 0;
5704                                 writeback_registers(ctxt);
5705                                 return EMULATION_RESTART;
5706                         }
5707                         goto done; /* skip rip writeback */
5708                 }
5709                 ctxt->eflags &= ~X86_EFLAGS_RF;
5710         }
5711
5712         ctxt->eip = ctxt->_eip;
5713
5714 done:
5715         if (rc == X86EMUL_PROPAGATE_FAULT) {
5716                 WARN_ON(ctxt->exception.vector > 0x1f);
5717                 ctxt->have_exception = true;
5718         }
5719         if (rc == X86EMUL_INTERCEPTED)
5720                 return EMULATION_INTERCEPTED;
5721
5722         if (rc == X86EMUL_CONTINUE)
5723                 writeback_registers(ctxt);
5724
5725         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
5726
5727 twobyte_insn:
5728         switch (ctxt->b) {
5729         case 0x09:              /* wbinvd */
5730                 (ctxt->ops->wbinvd)(ctxt);
5731                 break;
5732         case 0x08:              /* invd */
5733         case 0x0d:              /* GrpP (prefetch) */
5734         case 0x18:              /* Grp16 (prefetch/nop) */
5735         case 0x1f:              /* nop */
5736                 break;
5737         case 0x20: /* mov cr, reg */
5738                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
5739                 break;
5740         case 0x21: /* mov from dr to reg */
5741                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
5742                 break;
5743         case 0x40 ... 0x4f:     /* cmov */
5744                 if (test_cc(ctxt->b, ctxt->eflags))
5745                         ctxt->dst.val = ctxt->src.val;
5746                 else if (ctxt->op_bytes != 4)
5747                         ctxt->dst.type = OP_NONE; /* no writeback */
5748                 break;
5749         case 0x80 ... 0x8f: /* jnz rel, etc*/
5750                 if (test_cc(ctxt->b, ctxt->eflags))
5751                         rc = jmp_rel(ctxt, ctxt->src.val);
5752                 break;
5753         case 0x90 ... 0x9f:     /* setcc r/m8 */
5754                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
5755                 break;
5756         case 0xb6 ... 0xb7:     /* movzx */
5757                 ctxt->dst.bytes = ctxt->op_bytes;
5758                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
5759                                                        : (u16) ctxt->src.val;
5760                 break;
5761         case 0xbe ... 0xbf:     /* movsx */
5762                 ctxt->dst.bytes = ctxt->op_bytes;
5763                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
5764                                                         (s16) ctxt->src.val;
5765                 break;
5766         default:
5767                 goto cannot_emulate;
5768         }
5769
5770 threebyte_insn:
5771
5772         if (rc != X86EMUL_CONTINUE)
5773                 goto done;
5774
5775         goto writeback;
5776
5777 cannot_emulate:
5778         return EMULATION_FAILED;
5779 }
5780
5781 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
5782 {
5783         invalidate_registers(ctxt);
5784 }
5785
5786 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
5787 {
5788         writeback_registers(ctxt);
5789 }
5790
5791 bool emulator_can_use_gpa(struct x86_emulate_ctxt *ctxt)
5792 {
5793         if (ctxt->rep_prefix && (ctxt->d & String))
5794                 return false;
5795
5796         if (ctxt->d & TwoMemOp)
5797                 return false;
5798
5799         return true;
5800 }