sound/soc/codecs/rt274.c

   1 /*
   2  * rt274.c  --  RT274 ALSA SoC audio codec driver
   3  *
   4  * Copyright 2017 Realtek Semiconductor Corp.
   5  * Author: Bard Liao <bardliao@realtek.com>
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License version 2 as
   9  * published by the Free Software Foundation.
  10  */
  11
  12 #include <linux/module.h>
  13 #include <linux/moduleparam.h>
  14 #include <linux/init.h>
  15 #include <linux/delay.h>
  16 #include <linux/pm.h>
  17 #include <linux/i2c.h>
  18 #include <linux/platform_device.h>
  19 #include <linux/spi/spi.h>
  20 #include <linux/dmi.h>
  21 #include <linux/acpi.h>
  22 #include <sound/core.h>
  23 #include <sound/pcm.h>
  24 #include <sound/pcm_params.h>
  25 #include <sound/soc.h>
  26 #include <sound/soc-dapm.h>
  27 #include <sound/initval.h>
  28 #include <sound/tlv.h>
  29 #include <sound/jack.h>
  30 #include <linux/workqueue.h>
  31
  32 #include "rl6347a.h"
  33 #include "rt274.h"
  34
  35 #define RT274_VENDOR_ID 0x10ec0274
  36
  37 struct rt274_priv {
  38         struct reg_default *index_cache;
  39         int index_cache_size;
  40         struct regmap *regmap;
  41         struct snd_soc_codec *codec;
  42         struct i2c_client *i2c;
  43         struct snd_soc_jack *jack;
  44         struct delayed_work jack_detect_work;
  45         int sys_clk;
  46         int clk_id;
  47         int fs;
  48         bool master;
  49 };
  50
  51 static const struct reg_default rt274_index_def[] = {
  52         { 0x00, 0x1004 },
  53         { 0x01, 0xaaaa },
  54         { 0x02, 0x88aa },
  55         { 0x03, 0x0002 },
  56         { 0x04, 0xaa09 },
  57         { 0x05, 0x0700 },
  58         { 0x06, 0x6110 },
  59         { 0x07, 0x0200 },
  60         { 0x08, 0xa807 },
  61         { 0x09, 0x0021 },
  62         { 0x0a, 0x7770 },
  63         { 0x0b, 0x7770 },
  64         { 0x0c, 0x002b },
  65         { 0x0d, 0x2420 },
  66         { 0x0e, 0x65c0 },
  67         { 0x0f, 0x7770 },
  68         { 0x10, 0x0420 },
  69         { 0x11, 0x7418 },
  70         { 0x12, 0x6bd0 },
  71         { 0x13, 0x645f },
  72         { 0x14, 0x0400 },
  73         { 0x15, 0x8ccc },
  74         { 0x16, 0x4c50 },
  75         { 0x17, 0xff00 },
  76         { 0x18, 0x0003 },
  77         { 0x19, 0x2c11 },
  78         { 0x1a, 0x830b },
  79         { 0x1b, 0x4e4b },
  80         { 0x1c, 0x0000 },
  81         { 0x1d, 0x0000 },
  82         { 0x1e, 0x0000 },
  83         { 0x1f, 0x0000 },
  84         { 0x20, 0x51ff },
  85         { 0x21, 0x8000 },
  86         { 0x22, 0x8f00 },
  87         { 0x23, 0x88f4 },
  88         { 0x24, 0x0000 },
  89         { 0x25, 0x0000 },
  90         { 0x26, 0x0000 },
  91         { 0x27, 0x0000 },
  92         { 0x28, 0x0000 },
  93         { 0x29, 0x3000 },
  94         { 0x2a, 0x0000 },
  95         { 0x2b, 0x0000 },
  96         { 0x2c, 0x0f00 },
  97         { 0x2d, 0x100f },
  98         { 0x2e, 0x2902 },
  99         { 0x2f, 0xe280 },
 100         { 0x30, 0x1000 },
 101         { 0x31, 0x8400 },
 102         { 0x32, 0x5aaa },
 103         { 0x33, 0x8420 },
 104         { 0x34, 0xa20c },
 105         { 0x35, 0x096a },
 106         { 0x36, 0x5757 },
 107         { 0x37, 0xfe05 },
 108         { 0x38, 0x4901 },
 109         { 0x39, 0x110a },
 110         { 0x3a, 0x0010 },
 111         { 0x3b, 0x60d9 },
 112         { 0x3c, 0xf214 },
 113         { 0x3d, 0xc2ba },
 114         { 0x3e, 0xa928 },
 115         { 0x3f, 0x0000 },
 116         { 0x40, 0x9800 },
 117         { 0x41, 0x0000 },
 118         { 0x42, 0x2000 },
 119         { 0x43, 0x3d90 },
 120         { 0x44, 0x4900 },
 121         { 0x45, 0x5289 },
 122         { 0x46, 0x0004 },
 123         { 0x47, 0xa47a },
 124         { 0x48, 0xd049 },
 125         { 0x49, 0x0049 },
 126         { 0x4a, 0xa83b },
 127         { 0x4b, 0x0777 },
 128         { 0x4c, 0x065c },
 129         { 0x4d, 0x7fff },
 130         { 0x4e, 0x7fff },
 131         { 0x4f, 0x0000 },
 132         { 0x50, 0x0000 },
 133         { 0x51, 0x0000 },
 134         { 0x52, 0xbf5f },
 135         { 0x53, 0x3320 },
 136         { 0x54, 0xcc00 },
 137         { 0x55, 0x0000 },
 138         { 0x56, 0x3f00 },
 139         { 0x57, 0x0000 },
 140         { 0x58, 0x0000 },
 141         { 0x59, 0x0000 },
 142         { 0x5a, 0x1300 },
 143         { 0x5b, 0x005f },
 144         { 0x5c, 0x0000 },
 145         { 0x5d, 0x1001 },
 146         { 0x5e, 0x1000 },
 147         { 0x5f, 0x0000 },
 148         { 0x60, 0x5554 },
 149         { 0x61, 0xffc0 },
 150         { 0x62, 0xa000 },
 151         { 0x63, 0xd010 },
 152         { 0x64, 0x0000 },
 153         { 0x65, 0x3fb1 },
 154         { 0x66, 0x1881 },
 155         { 0x67, 0xc810 },
 156         { 0x68, 0x2000 },
 157         { 0x69, 0xfff0 },
 158         { 0x6a, 0x0300 },
 159         { 0x6b, 0x5060 },
 160         { 0x6c, 0x0000 },
 161         { 0x6d, 0x0000 },
 162         { 0x6e, 0x0c25 },
 163         { 0x6f, 0x0c0b },
 164         { 0x70, 0x8000 },
 165         { 0x71, 0x4008 },
 166         { 0x72, 0x0000 },
 167         { 0x73, 0x0800 },
 168         { 0x74, 0xa28f },
 169         { 0x75, 0xa050 },
 170         { 0x76, 0x7fe8 },
 171         { 0x77, 0xdb8c },
 172         { 0x78, 0x0000 },
 173         { 0x79, 0x0000 },
 174         { 0x7a, 0x2a96 },
 175         { 0x7b, 0x800f },
 176         { 0x7c, 0x0200 },
 177         { 0x7d, 0x1600 },
 178         { 0x7e, 0x0000 },
 179         { 0x7f, 0x0000 },
 180 };
 181 #define INDEX_CACHE_SIZE ARRAY_SIZE(rt274_index_def)
 182
 183 static const struct reg_default rt274_reg[] = {
 184         { 0x00170500, 0x00000400 },
 185         { 0x00220000, 0x00000031 },
 186         { 0x00239000, 0x00000057 },
 187         { 0x0023a000, 0x00000057 },
 188         { 0x00270500, 0x00000400 },
 189         { 0x00370500, 0x00000400 },
 190         { 0x00870500, 0x00000400 },
 191         { 0x00920000, 0x00000031 },
 192         { 0x00935000, 0x00000097 },
 193         { 0x00936000, 0x00000097 },
 194         { 0x00970500, 0x00000400 },
 195         { 0x00b37000, 0x00000400 },
 196         { 0x00b37200, 0x00000400 },
 197         { 0x00b37300, 0x00000400 },
 198         { 0x00c37000, 0x00000400 },
 199         { 0x00c37100, 0x00000400 },
 200         { 0x01270500, 0x00000400 },
 201         { 0x01370500, 0x00000400 },
 202         { 0x01371f00, 0x411111f0 },
 203         { 0x01937000, 0x00000000 },
 204         { 0x01970500, 0x00000400 },
 205         { 0x02050000, 0x0000001b },
 206         { 0x02139000, 0x00000080 },
 207         { 0x0213a000, 0x00000080 },
 208         { 0x02170100, 0x00000001 },
 209         { 0x02170500, 0x00000400 },
 210         { 0x02170700, 0x00000000 },
 211         { 0x02270100, 0x00000000 },
 212         { 0x02370100, 0x00000000 },
 213         { 0x01970700, 0x00000020 },
 214         { 0x00830000, 0x00000097 },
 215         { 0x00930000, 0x00000097 },
 216         { 0x01270700, 0x00000000 },
 217 };
 218
 219 static bool rt274_volatile_register(struct device *dev, unsigned int reg)
 220 {
 221         switch (reg) {
 222         case 0 ... 0xff:
 223         case RT274_GET_PARAM(AC_NODE_ROOT, AC_PAR_VENDOR_ID):
 224         case RT274_GET_HP_SENSE:
 225         case RT274_GET_MIC_SENSE:
 226         case RT274_PROC_COEF:
 227         case VERB_CMD(AC_VERB_GET_EAPD_BTLENABLE, RT274_MIC, 0):
 228         case VERB_CMD(AC_VERB_GET_EAPD_BTLENABLE, RT274_HP_OUT, 0):
 229         case VERB_CMD(AC_VERB_GET_STREAM_FORMAT, RT274_DAC_OUT0, 0):
 230         case VERB_CMD(AC_VERB_GET_STREAM_FORMAT, RT274_DAC_OUT1, 0):
 231         case VERB_CMD(AC_VERB_GET_STREAM_FORMAT, RT274_ADC_IN1, 0):
 232         case VERB_CMD(AC_VERB_GET_STREAM_FORMAT, RT274_ADC_IN2, 0):
 233         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_DAC_OUT0, 0):
 234         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_DAC_OUT1, 0):
 235         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_ADC_IN1, 0):
 236         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_ADC_IN2, 0):
 237         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_DMIC1, 0):
 238         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_DMIC2, 0):
 239         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_MIC, 0):
 240         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_LINE1, 0):
 241         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_LINE2, 0):
 242         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_HP_OUT, 0):
 243         case VERB_CMD(AC_VERB_GET_CONNECT_SEL, RT274_HP_OUT, 0):
 244         case VERB_CMD(AC_VERB_GET_CONNECT_SEL, RT274_MIXER_IN1, 0):
 245         case VERB_CMD(AC_VERB_GET_CONNECT_SEL, RT274_MIXER_IN2, 0):
 246         case VERB_CMD(AC_VERB_GET_PIN_WIDGET_CONTROL, RT274_DMIC1, 0):
 247         case VERB_CMD(AC_VERB_GET_PIN_WIDGET_CONTROL, RT274_DMIC2, 0):
 248         case VERB_CMD(AC_VERB_GET_PIN_WIDGET_CONTROL, RT274_MIC, 0):
 249         case VERB_CMD(AC_VERB_GET_PIN_WIDGET_CONTROL, RT274_LINE1, 0):
 250         case VERB_CMD(AC_VERB_GET_PIN_WIDGET_CONTROL, RT274_LINE2, 0):
 251         case VERB_CMD(AC_VERB_GET_PIN_WIDGET_CONTROL, RT274_HP_OUT, 0):
 252         case VERB_CMD(AC_VERB_GET_UNSOLICITED_RESPONSE, RT274_HP_OUT, 0):
 253         case VERB_CMD(AC_VERB_GET_UNSOLICITED_RESPONSE, RT274_MIC, 0):
 254         case VERB_CMD(AC_VERB_GET_UNSOLICITED_RESPONSE, RT274_INLINE_CMD, 0):
 255                 return true;
 256         default:
 257                 return false;
 258         }
 259
 260
 261 }
 262
 263 static bool rt274_readable_register(struct device *dev, unsigned int reg)
 264 {
 265         switch (reg) {
 266         case 0 ... 0xff:
 267         case RT274_GET_PARAM(AC_NODE_ROOT, AC_PAR_VENDOR_ID):
 268         case RT274_GET_HP_SENSE:
 269         case RT274_GET_MIC_SENSE:
 270         case RT274_SET_AUDIO_POWER:
 271         case RT274_SET_HPO_POWER:
 272         case RT274_SET_DMIC1_POWER:
 273         case RT274_LOUT_MUX:
 274         case RT274_HPO_MUX:
 275         case RT274_ADC0_MUX:
 276         case RT274_ADC1_MUX:
 277         case RT274_SET_MIC:
 278         case RT274_SET_PIN_HPO:
 279         case RT274_SET_PIN_LOUT3:
 280         case RT274_SET_PIN_DMIC1:
 281         case RT274_SET_AMP_GAIN_HPO:
 282         case RT274_SET_DMIC2_DEFAULT:
 283         case RT274_DAC0L_GAIN:
 284         case RT274_DAC0R_GAIN:
 285         case RT274_DAC1L_GAIN:
 286         case RT274_DAC1R_GAIN:
 287         case RT274_ADCL_GAIN:
 288         case RT274_ADCR_GAIN:
 289         case RT274_MIC_GAIN:
 290         case RT274_HPOL_GAIN:
 291         case RT274_HPOR_GAIN:
 292         case RT274_LOUTL_GAIN:
 293         case RT274_LOUTR_GAIN:
 294         case RT274_DAC_FORMAT:
 295         case RT274_ADC_FORMAT:
 296         case RT274_COEF_INDEX:
 297         case RT274_PROC_COEF:
 298         case RT274_SET_AMP_GAIN_ADC_IN1:
 299         case RT274_SET_AMP_GAIN_ADC_IN2:
 300         case RT274_SET_POWER(RT274_DAC_OUT0):
 301         case RT274_SET_POWER(RT274_DAC_OUT1):
 302         case RT274_SET_POWER(RT274_ADC_IN1):
 303         case RT274_SET_POWER(RT274_ADC_IN2):
 304         case RT274_SET_POWER(RT274_DMIC2):
 305         case RT274_SET_POWER(RT274_MIC):
 306         case VERB_CMD(AC_VERB_GET_EAPD_BTLENABLE, RT274_MIC, 0):
 307         case VERB_CMD(AC_VERB_GET_EAPD_BTLENABLE, RT274_HP_OUT, 0):
 308         case VERB_CMD(AC_VERB_GET_STREAM_FORMAT, RT274_DAC_OUT0, 0):
 309         case VERB_CMD(AC_VERB_GET_STREAM_FORMAT, RT274_DAC_OUT1, 0):
 310         case VERB_CMD(AC_VERB_GET_STREAM_FORMAT, RT274_ADC_IN1, 0):
 311         case VERB_CMD(AC_VERB_GET_STREAM_FORMAT, RT274_ADC_IN2, 0):
 312         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_DAC_OUT0, 0):
 313         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_DAC_OUT1, 0):
 314         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_ADC_IN1, 0):
 315         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_ADC_IN2, 0):
 316         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_DMIC1, 0):
 317         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_DMIC2, 0):
 318         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_MIC, 0):
 319         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_LINE1, 0):
 320         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_LINE2, 0):
 321         case VERB_CMD(AC_VERB_GET_AMP_GAIN_MUTE, RT274_HP_OUT, 0):
 322         case VERB_CMD(AC_VERB_GET_CONNECT_SEL, RT274_HP_OUT, 0):
 323         case VERB_CMD(AC_VERB_GET_CONNECT_SEL, RT274_MIXER_IN1, 0):
 324         case VERB_CMD(AC_VERB_GET_CONNECT_SEL, RT274_MIXER_IN2, 0):
 325         case VERB_CMD(AC_VERB_GET_PIN_WIDGET_CONTROL, RT274_DMIC1, 0):
 326         case VERB_CMD(AC_VERB_GET_PIN_WIDGET_CONTROL, RT274_DMIC2, 0):
 327         case VERB_CMD(AC_VERB_GET_PIN_WIDGET_CONTROL, RT274_MIC, 0):
 328         case VERB_CMD(AC_VERB_GET_PIN_WIDGET_CONTROL, RT274_LINE1, 0):
 329         case VERB_CMD(AC_VERB_GET_PIN_WIDGET_CONTROL, RT274_LINE2, 0):
 330         case VERB_CMD(AC_VERB_GET_PIN_WIDGET_CONTROL, RT274_HP_OUT, 0):
 331         case VERB_CMD(AC_VERB_GET_UNSOLICITED_RESPONSE, RT274_HP_OUT, 0):
 332         case VERB_CMD(AC_VERB_GET_UNSOLICITED_RESPONSE, RT274_MIC, 0):
 333         case VERB_CMD(AC_VERB_GET_UNSOLICITED_RESPONSE, RT274_INLINE_CMD, 0):
 334                 return true;
 335         default:
 336                 return false;
 337         }
 338 }
 339
 340 #ifdef CONFIG_PM
 341 static void rt274_index_sync(struct snd_soc_codec *codec)
 342 {
 343         struct rt274_priv *rt274 = snd_soc_codec_get_drvdata(codec);
 344         int i;
 345
 346         for (i = 0; i < INDEX_CACHE_SIZE; i++) {
 347                 snd_soc_write(codec, rt274->index_cache[i].reg,
 348                                   rt274->index_cache[i].def);
 349         }
 350 }
 351 #endif
 352
 353 static int rt274_jack_detect(struct rt274_priv *rt274, bool *hp, bool *mic)
 354 {
 355         unsigned int buf;
 356
 357         *hp = false;
 358         *mic = false;
 359
 360         if (!rt274->codec)
 361                 return -EINVAL;
 362
 363         regmap_read(rt274->regmap, RT274_GET_HP_SENSE, &buf);
 364         *hp = buf & 0x80000000;
 365         regmap_read(rt274->regmap, RT274_GET_MIC_SENSE, &buf);
 366         *mic = buf & 0x80000000;
 367
 368         pr_debug("*hp = %d *mic = %d\n", *hp, *mic);
 369
 370         return 0;
 371 }
 372
 373 static void rt274_jack_detect_work(struct work_struct *work)
 374 {
 375         struct rt274_priv *rt274 =
 376                 container_of(work, struct rt274_priv, jack_detect_work.work);
 377         int status = 0;
 378         bool hp = false;
 379         bool mic = false;
 380
 381         if (rt274_jack_detect(rt274, &hp, &mic) < 0)
 382                 return;
 383
 384         if (hp == true)
 385                 status |= SND_JACK_HEADPHONE;
 386
 387         if (mic == true)
 388                 status |= SND_JACK_MICROPHONE;
 389
 390         snd_soc_jack_report(rt274->jack, status,
 391                 SND_JACK_MICROPHONE | SND_JACK_HEADPHONE);
 392 }
 393
 394 static irqreturn_t rt274_irq(int irq, void *data);
 395
 396 static int rt274_mic_detect(struct snd_soc_codec *codec,
 397         struct snd_soc_jack *jack,  void *data)
 398 {
 399         struct rt274_priv *rt274 = snd_soc_codec_get_drvdata(codec);
 400
 401         rt274->jack = jack;
 402
 403         if (jack == NULL) {
 404                 /* Disable jack detection */
 405                 regmap_update_bits(rt274->regmap, RT274_EAPD_GPIO_IRQ_CTRL,
 406                                         RT274_IRQ_EN, RT274_IRQ_DIS);
 407
 408                 return 0;
 409         }
 410
 411         regmap_update_bits(rt274->regmap, RT274_EAPD_GPIO_IRQ_CTRL,
 412                                 RT274_IRQ_EN, RT274_IRQ_EN);
 413
 414         /* Send an initial report */
 415         rt274_irq(0, rt274);
 416
 417         return 0;
 418 }
 419
 420 static const DECLARE_TLV_DB_SCALE(out_vol_tlv, -6350, 50, 0);
 421 static const DECLARE_TLV_DB_SCALE(mic_vol_tlv, 0, 1000, 0);
 422
 423 static const struct snd_kcontrol_new rt274_snd_controls[] = {
 424         SOC_DOUBLE_R_TLV("DAC0 Playback Volume", RT274_DAC0L_GAIN,
 425                          RT274_DAC0R_GAIN, 0, 0x7f, 0, out_vol_tlv),
 426         SOC_DOUBLE_R_TLV("DAC1 Playback Volume", RT274_DAC1L_GAIN,
 427                          RT274_DAC1R_GAIN, 0, 0x7f, 0, out_vol_tlv),
 428         SOC_DOUBLE_R_TLV("ADC0 Capture Volume", RT274_ADCL_GAIN,
 429                             RT274_ADCR_GAIN, 0, 0x7f, 0, out_vol_tlv),
 430         SOC_DOUBLE_R("ADC0 Capture Switch", RT274_ADCL_GAIN,
 431                             RT274_ADCR_GAIN, RT274_MUTE_SFT, 1, 1),
 432         SOC_SINGLE_TLV("AMIC Volume", RT274_MIC_GAIN,
 433                             0, 0x3, 0, mic_vol_tlv),
 434 };
 435
 436 static const struct snd_kcontrol_new hpol_enable_control =
 437         SOC_DAPM_SINGLE_AUTODISABLE("Switch", RT274_HPOL_GAIN,
 438                         RT274_MUTE_SFT, 1, 1);
 439
 440 static const struct snd_kcontrol_new hpor_enable_control =
 441         SOC_DAPM_SINGLE_AUTODISABLE("Switch", RT274_HPOR_GAIN,
 442                         RT274_MUTE_SFT, 1, 1);
 443
 444 static const struct snd_kcontrol_new loutl_enable_control =
 445         SOC_DAPM_SINGLE_AUTODISABLE("Switch", RT274_LOUTL_GAIN,
 446                         RT274_MUTE_SFT, 1, 1);
 447
 448 static const struct snd_kcontrol_new loutr_enable_control =
 449         SOC_DAPM_SINGLE_AUTODISABLE("Switch", RT274_LOUTR_GAIN,
 450                         RT274_MUTE_SFT, 1, 1);
 451
 452 /* ADC0 source */
 453 static const char * const rt274_adc_src[] = {
 454         "Mic", "Line1", "Line2", "Dmic"
 455 };
 456
 457 static SOC_ENUM_SINGLE_DECL(
 458         rt274_adc0_enum, RT274_ADC0_MUX, RT274_ADC_SEL_SFT,
 459         rt274_adc_src);
 460
 461 static const struct snd_kcontrol_new rt274_adc0_mux =
 462         SOC_DAPM_ENUM("ADC 0 source", rt274_adc0_enum);
 463
 464 static SOC_ENUM_SINGLE_DECL(
 465         rt274_adc1_enum, RT274_ADC1_MUX, RT274_ADC_SEL_SFT,
 466         rt274_adc_src);
 467
 468 static const struct snd_kcontrol_new rt274_adc1_mux =
 469         SOC_DAPM_ENUM("ADC 1 source", rt274_adc1_enum);
 470
 471 static const char * const rt274_dac_src[] = {
 472         "DAC OUT0", "DAC OUT1"
 473 };
 474 /* HP-OUT source */
 475 static SOC_ENUM_SINGLE_DECL(rt274_hpo_enum, RT274_HPO_MUX,
 476                                 0, rt274_dac_src);
 477
 478 static const struct snd_kcontrol_new rt274_hpo_mux =
 479 SOC_DAPM_ENUM("HPO source", rt274_hpo_enum);
 480
 481 /* Line out source */
 482 static SOC_ENUM_SINGLE_DECL(rt274_lout_enum, RT274_LOUT_MUX,
 483                                 0, rt274_dac_src);
 484
 485 static const struct snd_kcontrol_new rt274_lout_mux =
 486 SOC_DAPM_ENUM("LOUT source", rt274_lout_enum);
 487
 488 static const struct snd_soc_dapm_widget rt274_dapm_widgets[] = {
 489         /* Input Lines */
 490         SND_SOC_DAPM_INPUT("DMIC1 Pin"),
 491         SND_SOC_DAPM_INPUT("DMIC2 Pin"),
 492         SND_SOC_DAPM_INPUT("MIC"),
 493         SND_SOC_DAPM_INPUT("LINE1"),
 494         SND_SOC_DAPM_INPUT("LINE2"),
 495
 496         /* DMIC */
 497         SND_SOC_DAPM_PGA("DMIC1", SND_SOC_NOPM, 0, 0, NULL, 0),
 498         SND_SOC_DAPM_PGA("DMIC2", SND_SOC_NOPM, 0, 0, NULL, 0),
 499
 500         /* ADCs */
 501         SND_SOC_DAPM_ADC("ADC 0", NULL, RT274_SET_STREAMID_ADC1, 4, 0),
 502         SND_SOC_DAPM_ADC("ADC 1", NULL, RT274_SET_STREAMID_ADC2, 4, 0),
 503
 504         /* ADC Mux */
 505         SND_SOC_DAPM_MUX("ADC 0 Mux", SND_SOC_NOPM, 0, 0,
 506                 &rt274_adc0_mux),
 507         SND_SOC_DAPM_MUX("ADC 1 Mux", SND_SOC_NOPM, 0, 0,
 508                 &rt274_adc1_mux),
 509
 510         /* Audio Interface */
 511         SND_SOC_DAPM_AIF_IN("AIF1RXL", "AIF1 Playback", 0, SND_SOC_NOPM, 0, 0),
 512         SND_SOC_DAPM_AIF_IN("AIF1RXR", "AIF1 Playback", 1, SND_SOC_NOPM, 0, 0),
 513         SND_SOC_DAPM_AIF_OUT("AIF1TXL", "AIF1 Capture", 0, SND_SOC_NOPM, 0, 0),
 514         SND_SOC_DAPM_AIF_OUT("AIF1TXR", "AIF1 Capture", 1, SND_SOC_NOPM, 0, 0),
 515         SND_SOC_DAPM_AIF_IN("AIF2RXL", "AIF1 Playback", 2, SND_SOC_NOPM, 0, 0),
 516         SND_SOC_DAPM_AIF_IN("AIF2RXR", "AIF1 Playback", 3, SND_SOC_NOPM, 0, 0),
 517         SND_SOC_DAPM_AIF_OUT("AIF2TXL", "AIF1 Capture", 2, SND_SOC_NOPM, 0, 0),
 518         SND_SOC_DAPM_AIF_OUT("AIF2TXR", "AIF1 Capture", 3, SND_SOC_NOPM, 0, 0),
 519
 520         /* Output Side */
 521         /* DACs */
 522         SND_SOC_DAPM_DAC("DAC 0", NULL, RT274_SET_STREAMID_DAC0, 4, 0),
 523         SND_SOC_DAPM_DAC("DAC 1", NULL, RT274_SET_STREAMID_DAC1, 4, 0),
 524
 525         /* Output Mux */
 526         SND_SOC_DAPM_MUX("HPO Mux", SND_SOC_NOPM, 0, 0, &rt274_hpo_mux),
 527         SND_SOC_DAPM_MUX("LOUT Mux", SND_SOC_NOPM, 0, 0, &rt274_lout_mux),
 528
 529         SND_SOC_DAPM_SUPPLY("HP Power", RT274_SET_PIN_HPO,
 530                 RT274_SET_PIN_SFT, 0, NULL, 0),
 531         SND_SOC_DAPM_SUPPLY("LOUT Power", RT274_SET_PIN_LOUT3,
 532                 RT274_SET_PIN_SFT, 0, NULL, 0),
 533
 534         /* Output Mixer */
 535         SND_SOC_DAPM_PGA("DAC OUT0", SND_SOC_NOPM, 0, 0,
 536                         NULL, 0),
 537         SND_SOC_DAPM_PGA("DAC OUT1", SND_SOC_NOPM, 0, 0,
 538                         NULL, 0),
 539
 540         /* Output Pga */
 541         SND_SOC_DAPM_SWITCH("LOUT L", SND_SOC_NOPM, 0, 0,
 542                 &loutl_enable_control),
 543         SND_SOC_DAPM_SWITCH("LOUT R", SND_SOC_NOPM, 0, 0,
 544                 &loutr_enable_control),
 545         SND_SOC_DAPM_SWITCH("HPO L", SND_SOC_NOPM, 0, 0,
 546                 &hpol_enable_control),
 547         SND_SOC_DAPM_SWITCH("HPO R", SND_SOC_NOPM, 0, 0,
 548                 &hpor_enable_control),
 549
 550         /* Output Lines */
 551         SND_SOC_DAPM_OUTPUT("HPO Pin"),
 552         SND_SOC_DAPM_OUTPUT("SPDIF"),
 553         SND_SOC_DAPM_OUTPUT("LINE3"),
 554 };
 555
 556 static const struct snd_soc_dapm_route rt274_dapm_routes[] = {
 557         {"DMIC1", NULL, "DMIC1 Pin"},
 558         {"DMIC2", NULL, "DMIC2 Pin"},
 559
 560         {"ADC 0 Mux", "Mic", "MIC"},
 561         {"ADC 0 Mux", "Dmic", "DMIC1"},
 562         {"ADC 0 Mux", "Line1", "LINE1"},
 563         {"ADC 0 Mux", "Line2", "LINE2"},
 564         {"ADC 1 Mux", "Mic", "MIC"},
 565         {"ADC 1 Mux", "Dmic", "DMIC2"},
 566         {"ADC 1 Mux", "Line1", "LINE1"},
 567         {"ADC 1 Mux", "Line2", "LINE2"},
 568
 569         {"ADC 0", NULL, "ADC 0 Mux"},
 570         {"ADC 1", NULL, "ADC 1 Mux"},
 571
 572         {"AIF1TXL", NULL, "ADC 0"},
 573         {"AIF1TXR", NULL, "ADC 0"},
 574         {"AIF2TXL", NULL, "ADC 1"},
 575         {"AIF2TXR", NULL, "ADC 1"},
 576
 577         {"DAC 0", NULL, "AIF1RXL"},
 578         {"DAC 0", NULL, "AIF1RXR"},
 579         {"DAC 1", NULL, "AIF2RXL"},
 580         {"DAC 1", NULL, "AIF2RXR"},
 581
 582         {"DAC OUT0", NULL, "DAC 0"},
 583
 584         {"DAC OUT1", NULL, "DAC 1"},
 585
 586         {"LOUT Mux", "DAC OUT0", "DAC OUT0"},
 587         {"LOUT Mux", "DAC OUT1", "DAC OUT1"},
 588
 589         {"LOUT L", "Switch", "LOUT Mux"},
 590         {"LOUT R", "Switch", "LOUT Mux"},
 591         {"LOUT L", NULL, "LOUT Power"},
 592         {"LOUT R", NULL, "LOUT Power"},
 593
 594         {"LINE3", NULL, "LOUT L"},
 595         {"LINE3", NULL, "LOUT R"},
 596
 597         {"HPO Mux", "DAC OUT0", "DAC OUT0"},
 598         {"HPO Mux", "DAC OUT1", "DAC OUT1"},
 599
 600         {"HPO L", "Switch", "HPO Mux"},
 601         {"HPO R", "Switch", "HPO Mux"},
 602         {"HPO L", NULL, "HP Power"},
 603         {"HPO R", NULL, "HP Power"},
 604
 605         {"HPO Pin", NULL, "HPO L"},
 606         {"HPO Pin", NULL, "HPO R"},
 607 };
 608
 609 static int rt274_hw_params(struct snd_pcm_substream *substream,
 610                             struct snd_pcm_hw_params *params,
 611                             struct snd_soc_dai *dai)
 612 {
 613         struct snd_soc_codec *codec = dai->codec;
 614         struct rt274_priv *rt274 = snd_soc_codec_get_drvdata(codec);
 615         unsigned int val = 0;
 616         int d_len_code = 0, c_len_code = 0;
 617
 618         switch (params_rate(params)) {
 619         /* bit 14 0:48K 1:44.1K */
 620         case 44100:
 621         case 48000:
 622                 break;
 623         default:
 624                 dev_err(codec->dev, "Unsupported sample rate %d\n",
 625                                         params_rate(params));
 626                 return -EINVAL;
 627         }
 628         switch (rt274->sys_clk) {
 629         case 12288000:
 630         case 24576000:
 631                 if (params_rate(params) != 48000) {
 632                         dev_err(codec->dev, "Sys_clk is not matched (%d %d)\n",
 633                                         params_rate(params), rt274->sys_clk);
 634                         return -EINVAL;
 635                 }
 636                 break;
 637         case 11289600:
 638         case 22579200:
 639                 if (params_rate(params) != 44100) {
 640                         dev_err(codec->dev, "Sys_clk is not matched (%d %d)\n",
 641                                         params_rate(params), rt274->sys_clk);
 642                         return -EINVAL;
 643                 }
 644                 break;
 645         }
 646
 647         if (params_channels(params) <= 16) {
 648                 /* bit 3:0 Number of Channel */
 649                 val |= (params_channels(params) - 1);
 650         } else {
 651                 dev_err(codec->dev, "Unsupported channels %d\n",
 652                                         params_channels(params));
 653                 return -EINVAL;
 654         }
 655
 656         switch (params_width(params)) {
 657         /* bit 6:4 Bits per Sample */
 658         case 16:
 659                 d_len_code = 0;
 660                 c_len_code = 0;
 661                 val |= (0x1 << 4);
 662                 break;
 663         case 32:
 664                 d_len_code = 2;
 665                 c_len_code = 3;
 666                 val |= (0x4 << 4);
 667                 break;
 668         case 20:
 669                 d_len_code = 1;
 670                 c_len_code = 1;
 671                 val |= (0x2 << 4);
 672                 break;
 673         case 24:
 674                 d_len_code = 2;
 675                 c_len_code = 2;
 676                 val |= (0x3 << 4);
 677                 break;
 678         case 8:
 679                 d_len_code = 3;
 680                 c_len_code = 0;
 681                 break;
 682         default:
 683                 return -EINVAL;
 684         }
 685
 686         if (rt274->master)
 687                 c_len_code = 0x3;
 688
 689         snd_soc_update_bits(codec,
 690                 RT274_I2S_CTRL1, 0xc018, d_len_code << 3 | c_len_code << 14);
 691         dev_dbg(codec->dev, "format val = 0x%x\n", val);
 692
 693         snd_soc_update_bits(codec, RT274_DAC_FORMAT, 0x407f, val);
 694         snd_soc_update_bits(codec, RT274_ADC_FORMAT, 0x407f, val);
 695
 696         return 0;
 697 }
 698
 699 static int rt274_set_dai_fmt(struct snd_soc_dai *dai, unsigned int fmt)
 700 {
 701         struct snd_soc_codec *codec = dai->codec;
 702         struct rt274_priv *rt274 = snd_soc_codec_get_drvdata(codec);
 703
 704         switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
 705         case SND_SOC_DAIFMT_CBM_CFM:
 706                 snd_soc_update_bits(codec,
 707                         RT274_I2S_CTRL1, RT274_I2S_MODE_MASK, RT274_I2S_MODE_M);
 708                 rt274->master = true;
 709                 break;
 710         case SND_SOC_DAIFMT_CBS_CFS:
 711                 snd_soc_update_bits(codec,
 712                         RT274_I2S_CTRL1, RT274_I2S_MODE_MASK, RT274_I2S_MODE_S);
 713                 rt274->master = false;
 714                 break;
 715         default:
 716                 return -EINVAL;
 717         }
 718
 719         switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
 720         case SND_SOC_DAIFMT_I2S:
 721                 snd_soc_update_bits(codec, RT274_I2S_CTRL1,
 722                                         RT274_I2S_FMT_MASK, RT274_I2S_FMT_I2S);
 723                 break;
 724         case SND_SOC_DAIFMT_LEFT_J:
 725                 snd_soc_update_bits(codec, RT274_I2S_CTRL1,
 726                                         RT274_I2S_FMT_MASK, RT274_I2S_FMT_LJ);
 727                 break;
 728         case SND_SOC_DAIFMT_DSP_A:
 729                 snd_soc_update_bits(codec, RT274_I2S_CTRL1,
 730                                         RT274_I2S_FMT_MASK, RT274_I2S_FMT_PCMA);
 731                 break;
 732         case SND_SOC_DAIFMT_DSP_B:
 733                 snd_soc_update_bits(codec, RT274_I2S_CTRL1,
 734                                         RT274_I2S_FMT_MASK, RT274_I2S_FMT_PCMB);
 735                 break;
 736         default:
 737                 return -EINVAL;
 738         }
 739         /* bit 15 Stream Type 0:PCM 1:Non-PCM */
 740         snd_soc_update_bits(codec, RT274_DAC_FORMAT, 0x8000, 0);
 741         snd_soc_update_bits(codec, RT274_ADC_FORMAT, 0x8000, 0);
 742
 743         return 0;
 744 }
 745
 746 static int rt274_set_dai_pll(struct snd_soc_dai *dai, int pll_id, int source,
 747                         unsigned int freq_in, unsigned int freq_out)
 748 {
 749         struct snd_soc_codec *codec = dai->codec;
 750         struct rt274_priv *rt274 = snd_soc_codec_get_drvdata(codec);
 751
 752         switch (source) {
 753         case RT274_PLL2_S_MCLK:
 754                 snd_soc_update_bits(codec, RT274_PLL2_CTRL,
 755                                 RT274_PLL2_SRC_MASK, RT274_PLL2_SRC_MCLK);
 756                 break;
 757         default:
 758                 dev_warn(codec->dev, "invalid pll source, use BCLK\n");
 759         case RT274_PLL2_S_BCLK:
 760                 snd_soc_update_bits(codec, RT274_PLL2_CTRL,
 761                                 RT274_PLL2_SRC_MASK, RT274_PLL2_SRC_BCLK);
 762                 break;
 763         }
 764
 765         if (source == RT274_PLL2_S_BCLK) {
 766                 snd_soc_update_bits(codec, RT274_MCLK_CTRL,
 767                                 (0x3 << 12), (0x3 << 12));
 768                 switch (rt274->fs) {
 769                 case 50:
 770                         snd_soc_write(codec, 0x7a, 0xaab6);
 771                         snd_soc_write(codec, 0x7b, 0x0301);
 772                         snd_soc_write(codec, 0x7c, 0x04fe);
 773                         break;
 774                 case 64:
 775                         snd_soc_write(codec, 0x7a, 0xaa96);
 776                         snd_soc_write(codec, 0x7b, 0x8003);
 777                         snd_soc_write(codec, 0x7c, 0x081e);
 778                         break;
 779                 case 128:
 780                         snd_soc_write(codec, 0x7a, 0xaa96);
 781                         snd_soc_write(codec, 0x7b, 0x8003);
 782                         snd_soc_write(codec, 0x7c, 0x080e);
 783                         break;
 784                 default:
 785                         dev_warn(codec->dev, "invalid freq_in, assume 4.8M\n");
 786                 case 100:
 787                         snd_soc_write(codec, 0x7a, 0xaab6);
 788                         snd_soc_write(codec, 0x7b, 0x0301);
 789                         snd_soc_write(codec, 0x7c, 0x047e);
 790                         break;
 791                 }
 792         }
 793
 794         return 0;
 795 }
 796
 797 static int rt274_set_dai_sysclk(struct snd_soc_dai *dai,
 798                                 int clk_id, unsigned int freq, int dir)
 799 {
 800         struct snd_soc_codec *codec = dai->codec;
 801         struct rt274_priv *rt274 = snd_soc_codec_get_drvdata(codec);
 802         unsigned int clk_src, mclk_en;
 803
 804         dev_dbg(codec->dev, "%s freq=%d\n", __func__, freq);
 805
 806         switch (clk_id) {
 807         case RT274_SCLK_S_MCLK:
 808                 mclk_en = RT274_MCLK_MODE_EN;
 809                 clk_src = RT274_CLK_SRC_MCLK;
 810                 break;
 811         case RT274_SCLK_S_PLL1:
 812                 mclk_en = RT274_MCLK_MODE_DIS;
 813                 clk_src = RT274_CLK_SRC_MCLK;
 814                 break;
 815         case RT274_SCLK_S_PLL2:
 816                 mclk_en = RT274_MCLK_MODE_EN;
 817                 clk_src = RT274_CLK_SRC_PLL2;
 818                 break;
 819         default:
 820                 mclk_en = RT274_MCLK_MODE_DIS;
 821                 clk_src = RT274_CLK_SRC_MCLK;
 822                 dev_warn(codec->dev, "invalid sysclk source, use PLL1\n");
 823                 break;
 824         }
 825         snd_soc_update_bits(codec, RT274_MCLK_CTRL,
 826                         RT274_MCLK_MODE_MASK, mclk_en);
 827         snd_soc_update_bits(codec, RT274_CLK_CTRL,
 828                         RT274_CLK_SRC_MASK, clk_src);
 829
 830         switch (freq) {
 831         case 19200000:
 832                 if (clk_id == RT274_SCLK_S_MCLK) {
 833                         dev_err(codec->dev, "Should not use MCLK\n");
 834                         return -EINVAL;
 835                 }
 836                 snd_soc_update_bits(codec,
 837                         RT274_I2S_CTRL2, 0x40, 0x40);
 838                 break;
 839         case 24000000:
 840                 if (clk_id == RT274_SCLK_S_MCLK) {
 841                         dev_err(codec->dev, "Should not use MCLK\n");
 842                         return -EINVAL;
 843                 }
 844                 snd_soc_update_bits(codec,
 845                         RT274_I2S_CTRL2, 0x40, 0x0);
 846                 break;
 847         case 12288000:
 848         case 11289600:
 849                 snd_soc_update_bits(codec,
 850                         RT274_MCLK_CTRL, 0x1fcf, 0x0008);
 851                 break;
 852         case 24576000:
 853         case 22579200:
 854                 snd_soc_update_bits(codec,
 855                         RT274_MCLK_CTRL, 0x1fcf, 0x1543);
 856                 break;
 857         default:
 858                 dev_err(codec->dev, "Unsupported system clock\n");
 859                 return -EINVAL;
 860         }
 861
 862         rt274->sys_clk = freq;
 863         rt274->clk_id = clk_id;
 864
 865         return 0;
 866 }
 867
 868 static int rt274_set_bclk_ratio(struct snd_soc_dai *dai, unsigned int ratio)
 869 {
 870         struct snd_soc_codec *codec = dai->codec;
 871         struct rt274_priv *rt274 = snd_soc_codec_get_drvdata(codec);
 872
 873         dev_dbg(codec->dev, "%s ratio=%d\n", __func__, ratio);
 874         rt274->fs = ratio;
 875         if ((ratio / 50) == 0)
 876                 snd_soc_update_bits(codec,
 877                         RT274_I2S_CTRL1, 0x1000, 0x1000);
 878         else
 879                 snd_soc_update_bits(codec,
 880                         RT274_I2S_CTRL1, 0x1000, 0x0);
 881
 882
 883         return 0;
 884 }
 885
 886 static int rt274_set_tdm_slot(struct snd_soc_dai *dai, unsigned int tx_mask,
 887                         unsigned int rx_mask, int slots, int slot_width)
 888
 889 {
 890         struct snd_soc_codec *codec = dai->codec;
 891
 892         if (rx_mask || tx_mask) {
 893                 snd_soc_update_bits(codec,
 894                         RT274_I2S_CTRL1, RT274_TDM_EN, RT274_TDM_EN);
 895         } else {
 896                 snd_soc_update_bits(codec,
 897                         RT274_I2S_CTRL1, RT274_TDM_EN, RT274_TDM_DIS);
 898                 return 0;
 899         }
 900
 901         switch (slots) {
 902         case 4:
 903                 snd_soc_update_bits(codec,
 904                         RT274_I2S_CTRL1, RT274_TDM_CH_NUM, RT274_TDM_4CH);
 905                 break;
 906         case 2:
 907                 snd_soc_update_bits(codec,
 908                         RT274_I2S_CTRL1, RT274_TDM_CH_NUM, RT274_TDM_2CH);
 909                 break;
 910         default:
 911                 dev_err(codec->dev,
 912                         "Support 2 or 4 slots TDM only\n");
 913                 return -EINVAL;
 914         }
 915
 916         return 0;
 917 }
 918
 919 static int rt274_set_bias_level(struct snd_soc_codec *codec,
 920                                  enum snd_soc_bias_level level)
 921 {
 922         switch (level) {
 923         case SND_SOC_BIAS_PREPARE:
 924                 if (SND_SOC_BIAS_STANDBY ==
 925                         snd_soc_codec_get_bias_level(codec)) {
 926                         snd_soc_write(codec,
 927                                 RT274_SET_AUDIO_POWER, AC_PWRST_D0);
 928                 }
 929                 break;
 930
 931         case SND_SOC_BIAS_STANDBY:
 932                 snd_soc_write(codec,
 933                         RT274_SET_AUDIO_POWER, AC_PWRST_D3);
 934                 break;
 935
 936         default:
 937                 break;
 938         }
 939
 940         return 0;
 941 }
 942
 943 static irqreturn_t rt274_irq(int irq, void *data)
 944 {
 945         struct rt274_priv *rt274 = data;
 946         bool hp = false;
 947         bool mic = false;
 948         int ret, status = 0;
 949
 950         /* Clear IRQ */
 951         regmap_update_bits(rt274->regmap, RT274_EAPD_GPIO_IRQ_CTRL,
 952                                 RT274_IRQ_CLR, RT274_IRQ_CLR);
 953
 954         ret = rt274_jack_detect(rt274, &hp, &mic);
 955
 956         if (ret == 0) {
 957                 if (hp == true)
 958                         status |= SND_JACK_HEADPHONE;
 959
 960                 if (mic == true)
 961                         status |= SND_JACK_MICROPHONE;
 962
 963                 snd_soc_jack_report(rt274->jack, status,
 964                         SND_JACK_MICROPHONE | SND_JACK_HEADPHONE);
 965
 966                 pm_wakeup_event(&rt274->i2c->dev, 300);
 967         }
 968
 969         return IRQ_HANDLED;
 970 }
 971
 972 static int rt274_probe(struct snd_soc_codec *codec)
 973 {
 974         struct rt274_priv *rt274 = snd_soc_codec_get_drvdata(codec);
 975
 976         rt274->codec = codec;
 977
 978         if (rt274->i2c->irq) {
 979                 INIT_DELAYED_WORK(&rt274->jack_detect_work,
 980                                         rt274_jack_detect_work);
 981                 schedule_delayed_work(&rt274->jack_detect_work,
 982                                         msecs_to_jiffies(1250));
 983         }
 984
 985         return 0;
 986 }
 987
 988 static int rt274_remove(struct snd_soc_codec *codec)
 989 {
 990         struct rt274_priv *rt274 = snd_soc_codec_get_drvdata(codec);
 991
 992         cancel_delayed_work_sync(&rt274->jack_detect_work);
 993
 994         return 0;
 995 }
 996
 997 #ifdef CONFIG_PM
 998 static int rt274_suspend(struct snd_soc_codec *codec)
 999 {
1000         struct rt274_priv *rt274 = snd_soc_codec_get_drvdata(codec);
1001
1002         regcache_cache_only(rt274->regmap, true);
1003         regcache_mark_dirty(rt274->regmap);
1004
1005         return 0;
1006 }
1007
1008 static int rt274_resume(struct snd_soc_codec *codec)
1009 {
1010         struct rt274_priv *rt274 = snd_soc_codec_get_drvdata(codec);
1011
1012         regcache_cache_only(rt274->regmap, false);
1013         rt274_index_sync(codec);
1014         regcache_sync(rt274->regmap);
1015
1016         return 0;
1017 }
1018 #else
1019 #define rt274_suspend NULL
1020 #define rt274_resume NULL
1021 #endif
1022
1023 #define RT274_STEREO_RATES (SNDRV_PCM_RATE_44100 | SNDRV_PCM_RATE_48000)
1024 #define RT274_FORMATS (SNDRV_PCM_FMTBIT_S16_LE | SNDRV_PCM_FMTBIT_S20_3LE | \
1025                         SNDRV_PCM_FMTBIT_S24_LE | SNDRV_PCM_FMTBIT_S8)
1026
1027 static const struct snd_soc_dai_ops rt274_aif_dai_ops = {
1028         .hw_params = rt274_hw_params,
1029         .set_fmt = rt274_set_dai_fmt,
1030         .set_sysclk = rt274_set_dai_sysclk,
1031         .set_pll = rt274_set_dai_pll,
1032         .set_bclk_ratio = rt274_set_bclk_ratio,
1033         .set_tdm_slot = rt274_set_tdm_slot,
1034 };
1035
1036 static struct snd_soc_dai_driver rt274_dai[] = {
1037         {
1038                 .name = "rt274-aif1",
1039                 .id = RT274_AIF1,
1040                 .playback = {
1041                         .stream_name = "AIF1 Playback",
1042                         .channels_min = 1,
1043                         .channels_max = 2,
1044                         .rates = RT274_STEREO_RATES,
1045                         .formats = RT274_FORMATS,
1046                 },
1047                 .capture = {
1048                         .stream_name = "AIF1 Capture",
1049                         .channels_min = 1,
1050                         .channels_max = 2,
1051                         .rates = RT274_STEREO_RATES,
1052                         .formats = RT274_FORMATS,
1053                 },
1054                 .ops = &rt274_aif_dai_ops,
1055                 .symmetric_rates = 1,
1056         },
1057 };
1058
1059 static const struct snd_soc_codec_driver soc_codec_dev_rt274 = {
1060         .probe = rt274_probe,
1061         .remove = rt274_remove,
1062         .suspend = rt274_suspend,
1063         .resume = rt274_resume,
1064         .set_bias_level = rt274_set_bias_level,
1065         .idle_bias_off = true,
1066         .component_driver = {
1067                 .controls               = rt274_snd_controls,
1068                 .num_controls           = ARRAY_SIZE(rt274_snd_controls),
1069                 .dapm_widgets           = rt274_dapm_widgets,
1070                 .num_dapm_widgets       = ARRAY_SIZE(rt274_dapm_widgets),
1071                 .dapm_routes            = rt274_dapm_routes,
1072                 .num_dapm_routes        = ARRAY_SIZE(rt274_dapm_routes),
1073         },
1074         .set_jack = rt274_mic_detect,
1075 };
1076
1077 static const struct regmap_config rt274_regmap = {
1078         .reg_bits = 32,
1079         .val_bits = 32,
1080         .max_register = 0x05bfffff,
1081         .volatile_reg = rt274_volatile_register,
1082         .readable_reg = rt274_readable_register,
1083         .reg_write = rl6347a_hw_write,
1084         .reg_read = rl6347a_hw_read,
1085         .cache_type = REGCACHE_RBTREE,
1086         .reg_defaults = rt274_reg,
1087         .num_reg_defaults = ARRAY_SIZE(rt274_reg),
1088 };
1089
1090 #ifdef CONFIG_OF
1091 static const struct of_device_id rt274_of_match[] = {
1092         {.compatible = "realtek,rt274"},
1093         {},
1094 };
1095 MODULE_DEVICE_TABLE(of, rt274_of_match);
1096 #endif
1097
1098 static const struct i2c_device_id rt274_i2c_id[] = {
1099         {"rt274", 0},
1100         {}
1101 };
1102 MODULE_DEVICE_TABLE(i2c, rt274_i2c_id);
1103
1104 static const struct acpi_device_id rt274_acpi_match[] = {
1105         { "10EC0274", 0 },
1106         { "INT34C2", 0 },
1107         {},
1108 };
1109 MODULE_DEVICE_TABLE(acpi, rt274_acpi_match);
1110
1111 static int rt274_i2c_probe(struct i2c_client *i2c,
1112                            const struct i2c_device_id *id)
1113 {
1114         struct rt274_priv *rt274;
1115
1116         int ret;
1117         unsigned int val;
1118
1119         rt274 = devm_kzalloc(&i2c->dev, sizeof(*rt274),
1120                                 GFP_KERNEL);
1121         if (rt274 == NULL)
1122                 return -ENOMEM;
1123
1124         rt274->regmap = devm_regmap_init(&i2c->dev, NULL, i2c, &rt274_regmap);
1125         if (IS_ERR(rt274->regmap)) {
1126                 ret = PTR_ERR(rt274->regmap);
1127                 dev_err(&i2c->dev, "Failed to allocate register map: %d\n",
1128                         ret);
1129                 return ret;
1130         }
1131
1132         ret = regmap_read(rt274->regmap,
1133                 RT274_GET_PARAM(AC_NODE_ROOT, AC_PAR_VENDOR_ID), &val);
1134         if (ret)
1135                 return ret;
1136
1137         if (val != RT274_VENDOR_ID) {
1138                 dev_err(&i2c->dev,
1139                         "Device with ID register %#x is not rt274\n", val);
1140                 return -ENODEV;
1141         }
1142
1143         rt274->index_cache = devm_kmemdup(&i2c->dev, rt274_index_def,
1144                                           sizeof(rt274_index_def), GFP_KERNEL);
1145         if (!rt274->index_cache)
1146                 return -ENOMEM;
1147
1148         rt274->index_cache_size = INDEX_CACHE_SIZE;
1149         rt274->i2c = i2c;
1150         i2c_set_clientdata(i2c, rt274);
1151
1152         /* reset codec */
1153         regmap_write(rt274->regmap, RT274_RESET, 0);
1154         regmap_update_bits(rt274->regmap, 0x1a, 0x4000, 0x4000);
1155
1156         /* Set Pad PDB is floating */
1157         regmap_update_bits(rt274->regmap, RT274_PAD_CTRL12, 0x3, 0x0);
1158         regmap_write(rt274->regmap, RT274_COEF5b_INDEX, 0x01);
1159         regmap_write(rt274->regmap, RT274_COEF5b_COEF, 0x8540);
1160         regmap_update_bits(rt274->regmap, 0x6f, 0x0100, 0x0100);
1161         /* Combo jack auto detect */
1162         regmap_write(rt274->regmap, 0x4a, 0x201b);
1163         /* Aux mode off */
1164         regmap_update_bits(rt274->regmap, 0x6f, 0x3000, 0x2000);
1165         /* HP DC Calibration */
1166         regmap_update_bits(rt274->regmap, 0x6f, 0xf, 0x0);
1167         /* Set NID=58h.Index 00h [15]= 1b; */
1168         regmap_write(rt274->regmap, RT274_COEF58_INDEX, 0x00);
1169         regmap_write(rt274->regmap, RT274_COEF58_COEF, 0xb888);
1170         msleep(500);
1171         regmap_update_bits(rt274->regmap, 0x6f, 0xf, 0xb);
1172         regmap_write(rt274->regmap, RT274_COEF58_INDEX, 0x00);
1173         regmap_write(rt274->regmap, RT274_COEF58_COEF, 0x3888);
1174         /* Set pin widget */
1175         regmap_write(rt274->regmap, RT274_SET_PIN_HPO, 0x40);
1176         regmap_write(rt274->regmap, RT274_SET_PIN_LOUT3, 0x40);
1177         regmap_write(rt274->regmap, RT274_SET_MIC, 0x20);
1178         regmap_write(rt274->regmap, RT274_SET_PIN_DMIC1, 0x20);
1179
1180         regmap_update_bits(rt274->regmap, RT274_I2S_CTRL2, 0xc004, 0x4004);
1181         regmap_update_bits(rt274->regmap, RT274_EAPD_GPIO_IRQ_CTRL,
1182                                 RT274_GPI2_SEL_MASK, RT274_GPI2_SEL_DMIC_CLK);
1183
1184         /* jack detection */
1185         regmap_write(rt274->regmap, RT274_UNSOLICITED_HP_OUT, 0x81);
1186         regmap_write(rt274->regmap, RT274_UNSOLICITED_MIC, 0x82);
1187
1188         if (rt274->i2c->irq) {
1189                 ret = request_threaded_irq(rt274->i2c->irq, NULL, rt274_irq,
1190                         IRQF_TRIGGER_HIGH | IRQF_ONESHOT, "rt274", rt274);
1191                 if (ret != 0) {
1192                         dev_err(&i2c->dev,
1193                                 "Failed to reguest IRQ: %d\n", ret);
1194                         return ret;
1195                 }
1196         }
1197
1198         ret = snd_soc_register_codec(&i2c->dev, &soc_codec_dev_rt274,
1199                                      rt274_dai, ARRAY_SIZE(rt274_dai));
1200
1201         return ret;
1202 }
1203
1204 static int rt274_i2c_remove(struct i2c_client *i2c)
1205 {
1206         struct rt274_priv *rt274 = i2c_get_clientdata(i2c);
1207
1208         if (i2c->irq)
1209                 free_irq(i2c->irq, rt274);
1210         snd_soc_unregister_codec(&i2c->dev);
1211
1212         return 0;
1213 }
1214
1215
1216 static struct i2c_driver rt274_i2c_driver = {
1217         .driver = {
1218                    .name = "rt274",
1219                    .acpi_match_table = ACPI_PTR(rt274_acpi_match),
1220 #ifdef CONFIG_OF
1221                    .of_match_table = of_match_ptr(rt274_of_match),
1222 #endif
1223                    },
1224         .probe = rt274_i2c_probe,
1225         .remove = rt274_i2c_remove,
1226         .id_table = rt274_i2c_id,
1227 };
1228
1229 module_i2c_driver(rt274_i2c_driver);
1230
1231 MODULE_DESCRIPTION("ASoC RT274 driver");
1232 MODULE_AUTHOR("Bard Liao <bardliao@realtek.com>");
1233 MODULE_LICENSE("GPL v2");