sound/soc/codecs/msm8916-wcd-analog.c

   1 #include <linux/module.h>
   2 #include <linux/err.h>
   3 #include <linux/kernel.h>
   4 #include <linux/delay.h>
   5 #include <linux/regulator/consumer.h>
   6 #include <linux/types.h>
   7 #include <linux/clk.h>
   8 #include <linux/of.h>
   9 #include <linux/platform_device.h>
  10 #include <linux/regmap.h>
  11 #include <sound/soc.h>
  12 #include <sound/pcm.h>
  13 #include <sound/pcm_params.h>
  14 #include <sound/tlv.h>
  15 #include <sound/jack.h>
  16
  17 #define CDC_D_REVISION1                 (0xf000)
  18 #define CDC_D_PERPH_SUBTYPE             (0xf005)
  19 #define CDC_D_INT_EN_SET                (0xf015)
  20 #define CDC_D_INT_EN_CLR                (0xf016)
  21 #define MBHC_SWITCH_INT                 BIT(7)
  22 #define MBHC_MIC_ELECTRICAL_INS_REM_DET BIT(6)
  23 #define MBHC_BUTTON_PRESS_DET           BIT(5)
  24 #define MBHC_BUTTON_RELEASE_DET         BIT(4)
  25 #define CDC_D_CDC_RST_CTL               (0xf046)
  26 #define RST_CTL_DIG_SW_RST_N_MASK       BIT(7)
  27 #define RST_CTL_DIG_SW_RST_N_RESET      0
  28 #define RST_CTL_DIG_SW_RST_N_REMOVE_RESET BIT(7)
  29
  30 #define CDC_D_CDC_TOP_CLK_CTL           (0xf048)
  31 #define TOP_CLK_CTL_A_MCLK_MCLK2_EN_MASK (BIT(2) | BIT(3))
  32 #define TOP_CLK_CTL_A_MCLK_EN_ENABLE     BIT(2)
  33 #define TOP_CLK_CTL_A_MCLK2_EN_ENABLE   BIT(3)
  34
  35 #define CDC_D_CDC_ANA_CLK_CTL           (0xf049)
  36 #define ANA_CLK_CTL_EAR_HPHR_CLK_EN_MASK BIT(0)
  37 #define ANA_CLK_CTL_EAR_HPHR_CLK_EN     BIT(0)
  38 #define ANA_CLK_CTL_EAR_HPHL_CLK_EN     BIT(1)
  39 #define ANA_CLK_CTL_SPKR_CLK_EN_MASK    BIT(4)
  40 #define ANA_CLK_CTL_SPKR_CLK_EN BIT(4)
  41 #define ANA_CLK_CTL_TXA_CLK25_EN        BIT(5)
  42
  43 #define CDC_D_CDC_DIG_CLK_CTL           (0xf04A)
  44 #define DIG_CLK_CTL_RXD1_CLK_EN         BIT(0)
  45 #define DIG_CLK_CTL_RXD2_CLK_EN         BIT(1)
  46 #define DIG_CLK_CTL_RXD3_CLK_EN         BIT(2)
  47 #define DIG_CLK_CTL_D_MBHC_CLK_EN_MASK  BIT(3)
  48 #define DIG_CLK_CTL_D_MBHC_CLK_EN       BIT(3)
  49 #define DIG_CLK_CTL_TXD_CLK_EN          BIT(4)
  50 #define DIG_CLK_CTL_NCP_CLK_EN_MASK     BIT(6)
  51 #define DIG_CLK_CTL_NCP_CLK_EN          BIT(6)
  52 #define DIG_CLK_CTL_RXD_PDM_CLK_EN_MASK BIT(7)
  53 #define DIG_CLK_CTL_RXD_PDM_CLK_EN      BIT(7)
  54
  55 #define CDC_D_CDC_CONN_TX1_CTL          (0xf050)
  56 #define CONN_TX1_SERIAL_TX1_MUX         GENMASK(1, 0)
  57 #define CONN_TX1_SERIAL_TX1_ADC_1       0x0
  58 #define CONN_TX1_SERIAL_TX1_RX_PDM_LB   0x1
  59 #define CONN_TX1_SERIAL_TX1_ZERO        0x2
  60
  61 #define CDC_D_CDC_CONN_TX2_CTL          (0xf051)
  62 #define CONN_TX2_SERIAL_TX2_MUX         GENMASK(1, 0)
  63 #define CONN_TX2_SERIAL_TX2_ADC_2       0x0
  64 #define CONN_TX2_SERIAL_TX2_RX_PDM_LB   0x1
  65 #define CONN_TX2_SERIAL_TX2_ZERO        0x2
  66 #define CDC_D_CDC_CONN_HPHR_DAC_CTL     (0xf052)
  67 #define CDC_D_CDC_CONN_RX1_CTL          (0xf053)
  68 #define CDC_D_CDC_CONN_RX2_CTL          (0xf054)
  69 #define CDC_D_CDC_CONN_RX3_CTL          (0xf055)
  70 #define CDC_D_CDC_CONN_RX_LB_CTL        (0xf056)
  71 #define CDC_D_SEC_ACCESS                (0xf0D0)
  72 #define CDC_D_PERPH_RESET_CTL3          (0xf0DA)
  73 #define CDC_D_PERPH_RESET_CTL4          (0xf0DB)
  74 #define CDC_A_REVISION1                 (0xf100)
  75 #define CDC_A_REVISION2                 (0xf101)
  76 #define CDC_A_REVISION3                 (0xf102)
  77 #define CDC_A_REVISION4                 (0xf103)
  78 #define CDC_A_PERPH_TYPE                (0xf104)
  79 #define CDC_A_PERPH_SUBTYPE             (0xf105)
  80 #define CDC_A_INT_RT_STS                (0xf110)
  81 #define CDC_A_INT_SET_TYPE              (0xf111)
  82 #define CDC_A_INT_POLARITY_HIGH         (0xf112)
  83 #define CDC_A_INT_POLARITY_LOW          (0xf113)
  84 #define CDC_A_INT_LATCHED_CLR           (0xf114)
  85 #define CDC_A_INT_EN_SET                (0xf115)
  86 #define CDC_A_INT_EN_CLR                (0xf116)
  87 #define CDC_A_INT_LATCHED_STS           (0xf118)
  88 #define CDC_A_INT_PENDING_STS           (0xf119)
  89 #define CDC_A_INT_MID_SEL               (0xf11A)
  90 #define CDC_A_INT_PRIORITY              (0xf11B)
  91 #define CDC_A_MICB_1_EN                 (0xf140)
  92 #define MICB_1_EN_MICB_ENABLE           BIT(7)
  93 #define MICB_1_EN_BYP_CAP_MASK          BIT(6)
  94 #define MICB_1_EN_NO_EXT_BYP_CAP        BIT(6)
  95 #define MICB_1_EN_EXT_BYP_CAP           0
  96 #define MICB_1_EN_PULL_DOWN_EN_MASK     BIT(5)
  97 #define MICB_1_EN_PULL_DOWN_EN_ENABLE   BIT(5)
  98 #define MICB_1_EN_OPA_STG2_TAIL_CURR_MASK GENMASK(3, 1)
  99 #define MICB_1_EN_OPA_STG2_TAIL_CURR_1_60UA     (0x4)
 100 #define MICB_1_EN_PULL_UP_EN_MASK       BIT(4)
 101 #define MICB_1_EN_TX3_GND_SEL_MASK      BIT(0)
 102 #define MICB_1_EN_TX3_GND_SEL_TX_GND    0
 103
 104 #define CDC_A_MICB_1_VAL                (0xf141)
 105 #define MICB_MIN_VAL 1600
 106 #define MICB_STEP_SIZE 50
 107 #define MICB_VOLTAGE_REGVAL(v)          (((v - MICB_MIN_VAL)/MICB_STEP_SIZE) << 3)
 108 #define MICB_1_VAL_MICB_OUT_VAL_MASK    GENMASK(7, 3)
 109 #define MICB_1_VAL_MICB_OUT_VAL_V2P70V  ((0x16)  << 3)
 110 #define MICB_1_VAL_MICB_OUT_VAL_V1P80V  ((0x4)  << 3)
 111 #define CDC_A_MICB_1_CTL                (0xf142)
 112
 113 #define MICB_1_CTL_CFILT_REF_SEL_MASK           BIT(1)
 114 #define MICB_1_CTL_CFILT_REF_SEL_HPF_REF        BIT(1)
 115 #define MICB_1_CTL_EXT_PRECHARG_EN_MASK         BIT(5)
 116 #define MICB_1_CTL_EXT_PRECHARG_EN_ENABLE       BIT(5)
 117 #define MICB_1_CTL_INT_PRECHARG_BYP_MASK        BIT(6)
 118 #define MICB_1_CTL_INT_PRECHARG_BYP_EXT_PRECHRG_SEL     BIT(6)
 119
 120 #define CDC_A_MICB_1_INT_RBIAS                  (0xf143)
 121 #define MICB_1_INT_TX1_INT_RBIAS_EN_MASK        BIT(7)
 122 #define MICB_1_INT_TX1_INT_RBIAS_EN_ENABLE      BIT(7)
 123 #define MICB_1_INT_TX1_INT_RBIAS_EN_DISABLE     0
 124
 125 #define MICB_1_INT_TX1_INT_PULLUP_EN_MASK       BIT(6)
 126 #define MICB_1_INT_TX1_INT_PULLUP_EN_TX1N_TO_MICBIAS BIT(6)
 127 #define MICB_1_INT_TX1_INT_PULLUP_EN_TX1N_TO_GND        0
 128
 129 #define MICB_1_INT_TX2_INT_RBIAS_EN_MASK        BIT(4)
 130 #define MICB_1_INT_TX2_INT_RBIAS_EN_ENABLE      BIT(4)
 131 #define MICB_1_INT_TX2_INT_RBIAS_EN_DISABLE     0
 132 #define MICB_1_INT_TX2_INT_PULLUP_EN_MASK       BIT(3)
 133 #define MICB_1_INT_TX2_INT_PULLUP_EN_TX1N_TO_MICBIAS BIT(3)
 134 #define MICB_1_INT_TX2_INT_PULLUP_EN_TX1N_TO_GND        0
 135
 136 #define MICB_1_INT_TX3_INT_RBIAS_EN_MASK        BIT(1)
 137 #define MICB_1_INT_TX3_INT_RBIAS_EN_ENABLE      BIT(1)
 138 #define MICB_1_INT_TX3_INT_RBIAS_EN_DISABLE     0
 139 #define MICB_1_INT_TX3_INT_PULLUP_EN_MASK       BIT(0)
 140 #define MICB_1_INT_TX3_INT_PULLUP_EN_TX1N_TO_MICBIAS BIT(0)
 141 #define MICB_1_INT_TX3_INT_PULLUP_EN_TX1N_TO_GND        0
 142
 143 #define CDC_A_MICB_2_EN                 (0xf144)
 144 #define CDC_A_MICB_2_EN_ENABLE          BIT(7)
 145 #define CDC_A_MICB_2_PULL_DOWN_EN_MASK  BIT(5)
 146 #define CDC_A_MICB_2_PULL_DOWN_EN       BIT(5)
 147 #define CDC_A_TX_1_2_ATEST_CTL_2        (0xf145)
 148 #define CDC_A_MASTER_BIAS_CTL           (0xf146)
 149 #define CDC_A_MBHC_DET_CTL_1            (0xf147)
 150 #define CDC_A_MBHC_DET_CTL_L_DET_EN                     BIT(7)
 151 #define CDC_A_MBHC_DET_CTL_GND_DET_EN                   BIT(6)
 152 #define CDC_A_MBHC_DET_CTL_MECH_DET_TYPE_INSERTION      BIT(5)
 153 #define CDC_A_MBHC_DET_CTL_MECH_DET_TYPE_REMOVAL        (0)
 154 #define CDC_A_MBHC_DET_CTL_MECH_DET_TYPE_MASK           BIT(5)
 155 #define CDC_A_MBHC_DET_CTL_MECH_DET_TYPE_SHIFT          (5)
 156 #define CDC_A_MBHC_DET_CTL_MIC_CLAMP_CTL_AUTO           BIT(4)
 157 #define CDC_A_MBHC_DET_CTL_MIC_CLAMP_CTL_MANUAL         BIT(3)
 158 #define CDC_A_MBHC_DET_CTL_MIC_CLAMP_CTL_MASK           GENMASK(4, 3)
 159 #define CDC_A_MBHC_DET_CTL_MBHC_BIAS_EN                 BIT(2)
 160 #define CDC_A_MBHC_DET_CTL_2            (0xf150)
 161 #define CDC_A_MBHC_DET_CTL_HS_L_DET_PULL_UP_CTRL_I_3P0  (BIT(7) | BIT(6))
 162 #define CDC_A_MBHC_DET_CTL_HS_L_DET_COMPA_CTRL_V0P9_VDD BIT(5)
 163 #define CDC_A_PLUG_TYPE_MASK                            GENMASK(4, 3)
 164 #define CDC_A_HPHL_PLUG_TYPE_NO                         BIT(4)
 165 #define CDC_A_GND_PLUG_TYPE_NO                          BIT(3)
 166 #define CDC_A_MBHC_DET_CTL_HPHL_100K_TO_GND_EN_MASK     BIT(0)
 167 #define CDC_A_MBHC_DET_CTL_HPHL_100K_TO_GND_EN          BIT(0)
 168 #define CDC_A_MBHC_FSM_CTL              (0xf151)
 169 #define CDC_A_MBHC_FSM_CTL_MBHC_FSM_EN                  BIT(7)
 170 #define CDC_A_MBHC_FSM_CTL_MBHC_FSM_EN_MASK             BIT(7)
 171 #define CDC_A_MBHC_FSM_CTL_BTN_ISRC_CTRL_I_100UA        (0x3 << 4)
 172 #define CDC_A_MBHC_FSM_CTL_BTN_ISRC_CTRL_MASK           GENMASK(6, 4)
 173 #define CDC_A_MBHC_DBNC_TIMER           (0xf152)
 174 #define CDC_A_MBHC_DBNC_TIMER_BTN_DBNC_T_16MS           BIT(3)
 175 #define CDC_A_MBHC_DBNC_TIMER_INSREM_DBNC_T_256_MS      (0x9 << 4)
 176 #define CDC_A_MBHC_BTN0_ZDET_CTL_0      (0xf153)
 177 #define CDC_A_MBHC_BTN1_ZDET_CTL_1      (0xf154)
 178 #define CDC_A_MBHC_BTN2_ZDET_CTL_2      (0xf155)
 179 #define CDC_A_MBHC_BTN3_CTL             (0xf156)
 180 #define CDC_A_MBHC_BTN4_CTL             (0xf157)
 181 #define CDC_A_MBHC_BTN_VREF_FINE_SHIFT  (2)
 182 #define CDC_A_MBHC_BTN_VREF_FINE_MASK   GENMASK(4, 2)
 183 #define CDC_A_MBHC_BTN_VREF_COARSE_MASK GENMASK(7, 5)
 184 #define CDC_A_MBHC_BTN_VREF_COARSE_SHIFT (5)
 185 #define CDC_A_MBHC_BTN_VREF_MASK        (CDC_A_MBHC_BTN_VREF_COARSE_MASK | \
 186                                         CDC_A_MBHC_BTN_VREF_FINE_MASK)
 187 #define CDC_A_MBHC_RESULT_1             (0xf158)
 188 #define CDC_A_MBHC_RESULT_1_BTN_RESULT_MASK     GENMASK(4, 0)
 189 #define CDC_A_TX_1_EN                   (0xf160)
 190 #define CDC_A_TX_2_EN                   (0xf161)
 191 #define CDC_A_TX_1_2_TEST_CTL_1         (0xf162)
 192 #define CDC_A_TX_1_2_TEST_CTL_2         (0xf163)
 193 #define CDC_A_TX_1_2_ATEST_CTL          (0xf164)
 194 #define CDC_A_TX_1_2_OPAMP_BIAS         (0xf165)
 195 #define CDC_A_TX_3_EN                   (0xf167)
 196 #define CDC_A_NCP_EN                    (0xf180)
 197 #define CDC_A_NCP_CLK                   (0xf181)
 198 #define CDC_A_NCP_FBCTRL                (0xf183)
 199 #define CDC_A_NCP_FBCTRL_FB_CLK_INV_MASK        BIT(5)
 200 #define CDC_A_NCP_FBCTRL_FB_CLK_INV             BIT(5)
 201 #define CDC_A_NCP_BIAS                  (0xf184)
 202 #define CDC_A_NCP_VCTRL                 (0xf185)
 203 #define CDC_A_NCP_TEST                  (0xf186)
 204 #define CDC_A_NCP_CLIM_ADDR             (0xf187)
 205 #define CDC_A_RX_CLOCK_DIVIDER          (0xf190)
 206 #define CDC_A_RX_COM_OCP_CTL            (0xf191)
 207 #define CDC_A_RX_COM_OCP_COUNT          (0xf192)
 208 #define CDC_A_RX_COM_BIAS_DAC           (0xf193)
 209 #define RX_COM_BIAS_DAC_RX_BIAS_EN_MASK         BIT(7)
 210 #define RX_COM_BIAS_DAC_RX_BIAS_EN_ENABLE       BIT(7)
 211 #define RX_COM_BIAS_DAC_DAC_REF_EN_MASK         BIT(0)
 212 #define RX_COM_BIAS_DAC_DAC_REF_EN_ENABLE       BIT(0)
 213
 214 #define CDC_A_RX_HPH_BIAS_PA            (0xf194)
 215 #define CDC_A_RX_HPH_BIAS_LDO_OCP       (0xf195)
 216 #define CDC_A_RX_HPH_BIAS_CNP           (0xf196)
 217 #define CDC_A_RX_HPH_CNP_EN             (0xf197)
 218 #define CDC_A_RX_HPH_L_PA_DAC_CTL       (0xf19B)
 219 #define RX_HPA_L_PA_DAC_CTL_DATA_RESET_MASK     BIT(1)
 220 #define RX_HPA_L_PA_DAC_CTL_DATA_RESET_RESET    BIT(1)
 221 #define CDC_A_RX_HPH_R_PA_DAC_CTL       (0xf19D)
 222 #define RX_HPH_R_PA_DAC_CTL_DATA_RESET  BIT(1)
 223 #define RX_HPH_R_PA_DAC_CTL_DATA_RESET_MASK BIT(1)
 224
 225 #define CDC_A_RX_EAR_CTL                        (0xf19E)
 226 #define RX_EAR_CTL_SPK_VBAT_LDO_EN_MASK         BIT(0)
 227 #define RX_EAR_CTL_SPK_VBAT_LDO_EN_ENABLE       BIT(0)
 228
 229 #define CDC_A_SPKR_DAC_CTL              (0xf1B0)
 230 #define SPKR_DAC_CTL_DAC_RESET_MASK     BIT(4)
 231 #define SPKR_DAC_CTL_DAC_RESET_NORMAL   0
 232
 233 #define CDC_A_SPKR_DRV_CTL              (0xf1B2)
 234 #define SPKR_DRV_CTL_DEF_MASK           0xEF
 235 #define SPKR_DRV_CLASSD_PA_EN_MASK      BIT(7)
 236 #define SPKR_DRV_CLASSD_PA_EN_ENABLE    BIT(7)
 237 #define SPKR_DRV_CAL_EN                 BIT(6)
 238 #define SPKR_DRV_SETTLE_EN              BIT(5)
 239 #define SPKR_DRV_FW_EN                  BIT(3)
 240 #define SPKR_DRV_BOOST_SET              BIT(2)
 241 #define SPKR_DRV_CMFB_SET               BIT(1)
 242 #define SPKR_DRV_GAIN_SET               BIT(0)
 243 #define SPKR_DRV_CTL_DEF_VAL (SPKR_DRV_CLASSD_PA_EN_ENABLE | \
 244                 SPKR_DRV_CAL_EN | SPKR_DRV_SETTLE_EN | \
 245                 SPKR_DRV_FW_EN | SPKR_DRV_BOOST_SET | \
 246                 SPKR_DRV_CMFB_SET | SPKR_DRV_GAIN_SET)
 247 #define CDC_A_SPKR_OCP_CTL              (0xf1B4)
 248 #define CDC_A_SPKR_PWRSTG_CTL           (0xf1B5)
 249 #define SPKR_PWRSTG_CTL_DAC_EN_MASK     BIT(0)
 250 #define SPKR_PWRSTG_CTL_DAC_EN          BIT(0)
 251 #define SPKR_PWRSTG_CTL_MASK            0xE0
 252 #define SPKR_PWRSTG_CTL_BBM_MASK        BIT(7)
 253 #define SPKR_PWRSTG_CTL_BBM_EN          BIT(7)
 254 #define SPKR_PWRSTG_CTL_HBRDGE_EN_MASK  BIT(6)
 255 #define SPKR_PWRSTG_CTL_HBRDGE_EN       BIT(6)
 256 #define SPKR_PWRSTG_CTL_CLAMP_EN_MASK   BIT(5)
 257 #define SPKR_PWRSTG_CTL_CLAMP_EN        BIT(5)
 258
 259 #define CDC_A_SPKR_DRV_DBG              (0xf1B7)
 260 #define CDC_A_CURRENT_LIMIT             (0xf1C0)
 261 #define CDC_A_BOOST_EN_CTL              (0xf1C3)
 262 #define CDC_A_SLOPE_COMP_IP_ZERO        (0xf1C4)
 263 #define CDC_A_SEC_ACCESS                (0xf1D0)
 264 #define CDC_A_PERPH_RESET_CTL3          (0xf1DA)
 265 #define CDC_A_PERPH_RESET_CTL4          (0xf1DB)
 266
 267 #define MSM8916_WCD_ANALOG_RATES (SNDRV_PCM_RATE_8000 | SNDRV_PCM_RATE_16000 |\
 268                         SNDRV_PCM_RATE_32000 | SNDRV_PCM_RATE_48000)
 269 #define MSM8916_WCD_ANALOG_FORMATS (SNDRV_PCM_FMTBIT_S16_LE |\
 270                                     SNDRV_PCM_FMTBIT_S32_LE)
 271
 272 static int btn_mask = SND_JACK_BTN_0 | SND_JACK_BTN_1 |
 273                SND_JACK_BTN_2 | SND_JACK_BTN_3 | SND_JACK_BTN_4;
 274 static int hs_jack_mask = SND_JACK_HEADPHONE | SND_JACK_HEADSET;
 275
 276 static const char * const supply_names[] = {
 277         "vdd-cdc-io",
 278         "vdd-cdc-tx-rx-cx",
 279 };
 280
 281 #define MBHC_MAX_BUTTONS        (5)
 282
 283 struct pm8916_wcd_analog_priv {
 284         u16 pmic_rev;
 285         u16 codec_version;
 286         bool    mbhc_btn_enabled;
 287         /* special event to detect accessory type */
 288         int     mbhc_btn0_released;
 289         bool    detect_accessory_type;
 290         struct clk *mclk;
 291         struct snd_soc_component *component;
 292         struct regulator_bulk_data supplies[ARRAY_SIZE(supply_names)];
 293         struct snd_soc_jack *jack;
 294         bool hphl_jack_type_normally_open;
 295         bool gnd_jack_type_normally_open;
 296         /* Voltage threshold when internal current source of 100uA is used */
 297         u32 vref_btn_cs[MBHC_MAX_BUTTONS];
 298         /* Voltage threshold when microphone bias is ON */
 299         u32 vref_btn_micb[MBHC_MAX_BUTTONS];
 300         unsigned int micbias1_cap_mode;
 301         unsigned int micbias2_cap_mode;
 302         unsigned int micbias_mv;
 303 };
 304
 305 static const char *const adc2_mux_text[] = { "ZERO", "INP2", "INP3" };
 306 static const char *const rdac2_mux_text[] = { "RX1", "RX2" };
 307 static const char *const hph_text[] = { "ZERO", "Switch", };
 308
 309 static const struct soc_enum hph_enum = SOC_ENUM_SINGLE_VIRT(
 310                                         ARRAY_SIZE(hph_text), hph_text);
 311
 312 static const struct snd_kcontrol_new hphl_mux = SOC_DAPM_ENUM("HPHL", hph_enum);
 313 static const struct snd_kcontrol_new hphr_mux = SOC_DAPM_ENUM("HPHR", hph_enum);
 314
 315 /* ADC2 MUX */
 316 static const struct soc_enum adc2_enum = SOC_ENUM_SINGLE_VIRT(
 317                         ARRAY_SIZE(adc2_mux_text), adc2_mux_text);
 318
 319 /* RDAC2 MUX */
 320 static const struct soc_enum rdac2_mux_enum = SOC_ENUM_SINGLE(
 321                         CDC_D_CDC_CONN_HPHR_DAC_CTL, 0, 2, rdac2_mux_text);
 322
 323 static const struct snd_kcontrol_new spkr_switch[] = {
 324         SOC_DAPM_SINGLE("Switch", CDC_A_SPKR_DAC_CTL, 7, 1, 0)
 325 };
 326
 327 static const struct snd_kcontrol_new rdac2_mux = SOC_DAPM_ENUM(
 328                                         "RDAC2 MUX Mux", rdac2_mux_enum);
 329 static const struct snd_kcontrol_new tx_adc2_mux = SOC_DAPM_ENUM(
 330                                         "ADC2 MUX Mux", adc2_enum);
 331
 332 /* Analog Gain control 0 dB to +24 dB in 6 dB steps */
 333 static const DECLARE_TLV_DB_SCALE(analog_gain, 0, 600, 0);
 334
 335 static const struct snd_kcontrol_new pm8916_wcd_analog_snd_controls[] = {
 336         SOC_SINGLE_TLV("ADC1 Volume", CDC_A_TX_1_EN, 3, 8, 0, analog_gain),
 337         SOC_SINGLE_TLV("ADC2 Volume", CDC_A_TX_2_EN, 3, 8, 0, analog_gain),
 338         SOC_SINGLE_TLV("ADC3 Volume", CDC_A_TX_3_EN, 3, 8, 0, analog_gain),
 339 };
 340
 341 static void pm8916_wcd_analog_micbias_enable(struct snd_soc_component *component)
 342 {
 343         struct pm8916_wcd_analog_priv *wcd = snd_soc_component_get_drvdata(component);
 344
 345         snd_soc_component_update_bits(component, CDC_A_MICB_1_CTL,
 346                             MICB_1_CTL_EXT_PRECHARG_EN_MASK |
 347                             MICB_1_CTL_INT_PRECHARG_BYP_MASK,
 348                             MICB_1_CTL_INT_PRECHARG_BYP_EXT_PRECHRG_SEL
 349                             | MICB_1_CTL_EXT_PRECHARG_EN_ENABLE);
 350
 351         if (wcd->micbias_mv) {
 352                 snd_soc_component_update_bits(component, CDC_A_MICB_1_VAL,
 353                                     MICB_1_VAL_MICB_OUT_VAL_MASK,
 354                                     MICB_VOLTAGE_REGVAL(wcd->micbias_mv));
 355                 /*
 356                  * Special headset needs MICBIAS as 2.7V so wait for
 357                  * 50 msec for the MICBIAS to reach 2.7 volts.
 358                  */
 359                 if (wcd->micbias_mv >= 2700)
 360                         msleep(50);
 361         }
 362
 363         snd_soc_component_update_bits(component, CDC_A_MICB_1_CTL,
 364                             MICB_1_CTL_EXT_PRECHARG_EN_MASK |
 365                             MICB_1_CTL_INT_PRECHARG_BYP_MASK, 0);
 366
 367 }
 368
 369 static int pm8916_wcd_analog_enable_micbias_ext(struct snd_soc_component
 370                                                  *component, int event,
 371                                                  int reg, unsigned int cap_mode)
 372 {
 373         switch (event) {
 374         case SND_SOC_DAPM_POST_PMU:
 375                 pm8916_wcd_analog_micbias_enable(component);
 376                 snd_soc_component_update_bits(component, CDC_A_MICB_1_EN,
 377                                     MICB_1_EN_BYP_CAP_MASK, cap_mode);
 378                 break;
 379         }
 380
 381         return 0;
 382 }
 383
 384 static int pm8916_wcd_analog_enable_micbias_int(struct snd_soc_component
 385                                                  *component, int event,
 386                                                  int reg, u32 cap_mode)
 387 {
 388
 389         switch (event) {
 390         case SND_SOC_DAPM_PRE_PMU:
 391                 snd_soc_component_update_bits(component, reg, MICB_1_EN_PULL_DOWN_EN_MASK, 0);
 392                 snd_soc_component_update_bits(component, CDC_A_MICB_1_EN,
 393                                     MICB_1_EN_OPA_STG2_TAIL_CURR_MASK,
 394                                     MICB_1_EN_OPA_STG2_TAIL_CURR_1_60UA);
 395
 396                 break;
 397         case SND_SOC_DAPM_POST_PMU:
 398                 pm8916_wcd_analog_micbias_enable(component);
 399                 snd_soc_component_update_bits(component, CDC_A_MICB_1_EN,
 400                                     MICB_1_EN_BYP_CAP_MASK, cap_mode);
 401                 break;
 402         }
 403
 404         return 0;
 405 }
 406
 407 static int pm8916_wcd_analog_enable_micbias_ext1(struct
 408                                                   snd_soc_dapm_widget
 409                                                   *w, struct snd_kcontrol
 410                                                   *kcontrol, int event)
 411 {
 412         struct snd_soc_component *component = snd_soc_dapm_to_component(w->dapm);
 413         struct pm8916_wcd_analog_priv *wcd = snd_soc_component_get_drvdata(component);
 414
 415         return pm8916_wcd_analog_enable_micbias_ext(component, event, w->reg,
 416                                                      wcd->micbias1_cap_mode);
 417 }
 418
 419 static int pm8916_wcd_analog_enable_micbias_ext2(struct
 420                                                   snd_soc_dapm_widget
 421                                                   *w, struct snd_kcontrol
 422                                                   *kcontrol, int event)
 423 {
 424         struct snd_soc_component *component = snd_soc_dapm_to_component(w->dapm);
 425         struct pm8916_wcd_analog_priv *wcd = snd_soc_component_get_drvdata(component);
 426
 427         return pm8916_wcd_analog_enable_micbias_ext(component, event, w->reg,
 428                                                      wcd->micbias2_cap_mode);
 429
 430 }
 431
 432 static int pm8916_wcd_analog_enable_micbias_int1(struct
 433                                                   snd_soc_dapm_widget
 434                                                   *w, struct snd_kcontrol
 435                                                   *kcontrol, int event)
 436 {
 437         struct snd_soc_component *component = snd_soc_dapm_to_component(w->dapm);
 438         struct pm8916_wcd_analog_priv *wcd = snd_soc_component_get_drvdata(component);
 439
 440         switch (event) {
 441         case SND_SOC_DAPM_PRE_PMU:
 442                 snd_soc_component_update_bits(component, CDC_A_MICB_1_INT_RBIAS,
 443                                     MICB_1_INT_TX1_INT_RBIAS_EN_MASK,
 444                                     MICB_1_INT_TX1_INT_RBIAS_EN_ENABLE);
 445                 break;
 446         }
 447
 448         return pm8916_wcd_analog_enable_micbias_int(component, event, w->reg,
 449                                                      wcd->micbias1_cap_mode);
 450 }
 451
 452 static int pm8916_mbhc_configure_bias(struct pm8916_wcd_analog_priv *priv,
 453                                       bool micbias2_enabled)
 454 {
 455         struct snd_soc_component *component = priv->component;
 456         u32 coarse, fine, reg_val, reg_addr;
 457         int *vrefs, i;
 458
 459         if (!micbias2_enabled) { /* use internal 100uA Current source */
 460                 /* Enable internal 2.2k Internal Rbias Resistor */
 461                 snd_soc_component_update_bits(component, CDC_A_MICB_1_INT_RBIAS,
 462                                     MICB_1_INT_TX2_INT_RBIAS_EN_MASK,
 463                                     MICB_1_INT_TX2_INT_RBIAS_EN_ENABLE);
 464                 /* Remove pull down on MIC BIAS2 */
 465                 snd_soc_component_update_bits(component, CDC_A_MICB_2_EN,
 466                                    CDC_A_MICB_2_PULL_DOWN_EN_MASK,
 467                                    0);
 468                 /* enable 100uA internal current source */
 469                 snd_soc_component_update_bits(component, CDC_A_MBHC_FSM_CTL,
 470                                     CDC_A_MBHC_FSM_CTL_BTN_ISRC_CTRL_MASK,
 471                                     CDC_A_MBHC_FSM_CTL_BTN_ISRC_CTRL_I_100UA);
 472         }
 473         snd_soc_component_update_bits(component, CDC_A_MBHC_FSM_CTL,
 474                         CDC_A_MBHC_FSM_CTL_MBHC_FSM_EN_MASK,
 475                         CDC_A_MBHC_FSM_CTL_MBHC_FSM_EN);
 476
 477         if (micbias2_enabled)
 478                 vrefs = &priv->vref_btn_micb[0];
 479         else
 480                 vrefs = &priv->vref_btn_cs[0];
 481
 482         /* program vref ranges for all the buttons */
 483         reg_addr = CDC_A_MBHC_BTN0_ZDET_CTL_0;
 484         for (i = 0; i <  MBHC_MAX_BUTTONS; i++) {
 485                 /* split mv in to coarse parts of 100mv & fine parts of 12mv */
 486                 coarse = (vrefs[i] / 100);
 487                 fine = ((vrefs[i] % 100) / 12);
 488                 reg_val = (coarse << CDC_A_MBHC_BTN_VREF_COARSE_SHIFT) |
 489                          (fine << CDC_A_MBHC_BTN_VREF_FINE_SHIFT);
 490                 snd_soc_component_update_bits(component, reg_addr,
 491                                CDC_A_MBHC_BTN_VREF_MASK,
 492                                reg_val);
 493                 reg_addr++;
 494         }
 495
 496         return 0;
 497 }
 498
 499 static void pm8916_wcd_setup_mbhc(struct pm8916_wcd_analog_priv *wcd)
 500 {
 501         struct snd_soc_component *component = wcd->component;
 502         bool micbias_enabled = false;
 503         u32 plug_type = 0;
 504         u32 int_en_mask;
 505
 506         snd_soc_component_write(component, CDC_A_MBHC_DET_CTL_1,
 507                       CDC_A_MBHC_DET_CTL_L_DET_EN |
 508                       CDC_A_MBHC_DET_CTL_MECH_DET_TYPE_INSERTION |
 509                       CDC_A_MBHC_DET_CTL_MIC_CLAMP_CTL_AUTO |
 510                       CDC_A_MBHC_DET_CTL_MBHC_BIAS_EN);
 511
 512         if (wcd->hphl_jack_type_normally_open)
 513                 plug_type |= CDC_A_HPHL_PLUG_TYPE_NO;
 514
 515         if (wcd->gnd_jack_type_normally_open)
 516                 plug_type |= CDC_A_GND_PLUG_TYPE_NO;
 517
 518         snd_soc_component_write(component, CDC_A_MBHC_DET_CTL_2,
 519                       CDC_A_MBHC_DET_CTL_HS_L_DET_PULL_UP_CTRL_I_3P0 |
 520                       CDC_A_MBHC_DET_CTL_HS_L_DET_COMPA_CTRL_V0P9_VDD |
 521                       plug_type |
 522                       CDC_A_MBHC_DET_CTL_HPHL_100K_TO_GND_EN);
 523
 524
 525         snd_soc_component_write(component, CDC_A_MBHC_DBNC_TIMER,
 526                       CDC_A_MBHC_DBNC_TIMER_INSREM_DBNC_T_256_MS |
 527                       CDC_A_MBHC_DBNC_TIMER_BTN_DBNC_T_16MS);
 528
 529         /* enable MBHC clock */
 530         snd_soc_component_update_bits(component, CDC_D_CDC_DIG_CLK_CTL,
 531                             DIG_CLK_CTL_D_MBHC_CLK_EN_MASK,
 532                             DIG_CLK_CTL_D_MBHC_CLK_EN);
 533
 534         if (snd_soc_component_read32(component, CDC_A_MICB_2_EN) & CDC_A_MICB_2_EN_ENABLE)
 535                 micbias_enabled = true;
 536
 537         pm8916_mbhc_configure_bias(wcd, micbias_enabled);
 538
 539         int_en_mask = MBHC_SWITCH_INT;
 540         if (wcd->mbhc_btn_enabled)
 541                 int_en_mask |= MBHC_BUTTON_PRESS_DET | MBHC_BUTTON_RELEASE_DET;
 542
 543         snd_soc_component_update_bits(component, CDC_D_INT_EN_CLR, int_en_mask, 0);
 544         snd_soc_component_update_bits(component, CDC_D_INT_EN_SET, int_en_mask, int_en_mask);
 545         wcd->mbhc_btn0_released = false;
 546         wcd->detect_accessory_type = true;
 547 }
 548
 549 static int pm8916_wcd_analog_enable_micbias_int2(struct
 550                                                   snd_soc_dapm_widget
 551                                                   *w, struct snd_kcontrol
 552                                                   *kcontrol, int event)
 553 {
 554         struct snd_soc_component *component = snd_soc_dapm_to_component(w->dapm);
 555         struct pm8916_wcd_analog_priv *wcd = snd_soc_component_get_drvdata(component);
 556
 557         switch (event) {
 558         case SND_SOC_DAPM_PRE_PMU:
 559                 snd_soc_component_update_bits(component, CDC_A_MICB_1_INT_RBIAS,
 560                                     MICB_1_INT_TX2_INT_RBIAS_EN_MASK,
 561                                     MICB_1_INT_TX2_INT_RBIAS_EN_ENABLE);
 562                 break;
 563         case SND_SOC_DAPM_POST_PMU:
 564                 pm8916_mbhc_configure_bias(wcd, true);
 565                 break;
 566         case SND_SOC_DAPM_POST_PMD:
 567                 pm8916_mbhc_configure_bias(wcd, false);
 568                 break;
 569         }
 570
 571         return pm8916_wcd_analog_enable_micbias_int(component, event, w->reg,
 572                                                      wcd->micbias2_cap_mode);
 573 }
 574
 575 static int pm8916_wcd_analog_enable_adc(struct snd_soc_dapm_widget *w,
 576                                          struct snd_kcontrol *kcontrol,
 577                                          int event)
 578 {
 579         struct snd_soc_component *component = snd_soc_dapm_to_component(w->dapm);
 580         u16 adc_reg = CDC_A_TX_1_2_TEST_CTL_2;
 581         u8 init_bit_shift;
 582
 583         if (w->reg == CDC_A_TX_1_EN)
 584                 init_bit_shift = 5;
 585         else
 586                 init_bit_shift = 4;
 587
 588         switch (event) {
 589         case SND_SOC_DAPM_PRE_PMU:
 590                 if (w->reg == CDC_A_TX_2_EN)
 591                         snd_soc_component_update_bits(component, CDC_A_MICB_1_CTL,
 592                                             MICB_1_CTL_CFILT_REF_SEL_MASK,
 593                                             MICB_1_CTL_CFILT_REF_SEL_HPF_REF);
 594                 /*
 595                  * Add delay of 10 ms to give sufficient time for the voltage
 596                  * to shoot up and settle so that the txfe init does not
 597                  * happen when the input voltage is changing too much.
 598                  */
 599                 usleep_range(10000, 10010);
 600                 snd_soc_component_update_bits(component, adc_reg, 1 << init_bit_shift,
 601                                     1 << init_bit_shift);
 602                 switch (w->reg) {
 603                 case CDC_A_TX_1_EN:
 604                         snd_soc_component_update_bits(component, CDC_D_CDC_CONN_TX1_CTL,
 605                                             CONN_TX1_SERIAL_TX1_MUX,
 606                                             CONN_TX1_SERIAL_TX1_ADC_1);
 607                         break;
 608                 case CDC_A_TX_2_EN:
 609                 case CDC_A_TX_3_EN:
 610                         snd_soc_component_update_bits(component, CDC_D_CDC_CONN_TX2_CTL,
 611                                             CONN_TX2_SERIAL_TX2_MUX,
 612                                             CONN_TX2_SERIAL_TX2_ADC_2);
 613                         break;
 614                 }
 615                 break;
 616         case SND_SOC_DAPM_POST_PMU:
 617                 /*
 618                  * Add delay of 12 ms before deasserting the init
 619                  * to reduce the tx pop
 620                  */
 621                 usleep_range(12000, 12010);
 622                 snd_soc_component_update_bits(component, adc_reg, 1 << init_bit_shift, 0x00);
 623                 break;
 624         case SND_SOC_DAPM_POST_PMD:
 625                 switch (w->reg) {
 626                 case CDC_A_TX_1_EN:
 627                         snd_soc_component_update_bits(component, CDC_D_CDC_CONN_TX1_CTL,
 628                                             CONN_TX1_SERIAL_TX1_MUX,
 629                                             CONN_TX1_SERIAL_TX1_ZERO);
 630                         break;
 631                 case CDC_A_TX_2_EN:
 632                         snd_soc_component_update_bits(component, CDC_A_MICB_1_CTL,
 633                                             MICB_1_CTL_CFILT_REF_SEL_MASK, 0);
 634                         /* fall through */
 635                 case CDC_A_TX_3_EN:
 636                         snd_soc_component_update_bits(component, CDC_D_CDC_CONN_TX2_CTL,
 637                                             CONN_TX2_SERIAL_TX2_MUX,
 638                                             CONN_TX2_SERIAL_TX2_ZERO);
 639                         break;
 640                 }
 641
 642
 643                 break;
 644         }
 645         return 0;
 646 }
 647
 648 static int pm8916_wcd_analog_enable_spk_pa(struct snd_soc_dapm_widget *w,
 649                                             struct snd_kcontrol *kcontrol,
 650                                             int event)
 651 {
 652         struct snd_soc_component *component = snd_soc_dapm_to_component(w->dapm);
 653
 654         switch (event) {
 655         case SND_SOC_DAPM_PRE_PMU:
 656                 snd_soc_component_update_bits(component, CDC_A_SPKR_PWRSTG_CTL,
 657                                     SPKR_PWRSTG_CTL_DAC_EN_MASK |
 658                                     SPKR_PWRSTG_CTL_BBM_MASK |
 659                                     SPKR_PWRSTG_CTL_HBRDGE_EN_MASK |
 660                                     SPKR_PWRSTG_CTL_CLAMP_EN_MASK,
 661                                     SPKR_PWRSTG_CTL_DAC_EN|
 662                                     SPKR_PWRSTG_CTL_BBM_EN |
 663                                     SPKR_PWRSTG_CTL_HBRDGE_EN |
 664                                     SPKR_PWRSTG_CTL_CLAMP_EN);
 665
 666                 snd_soc_component_update_bits(component, CDC_A_RX_EAR_CTL,
 667                                     RX_EAR_CTL_SPK_VBAT_LDO_EN_MASK,
 668                                     RX_EAR_CTL_SPK_VBAT_LDO_EN_ENABLE);
 669                 break;
 670         case SND_SOC_DAPM_POST_PMU:
 671                 snd_soc_component_update_bits(component, CDC_A_SPKR_DRV_CTL,
 672                                     SPKR_DRV_CTL_DEF_MASK,
 673                                     SPKR_DRV_CTL_DEF_VAL);
 674                 snd_soc_component_update_bits(component, w->reg,
 675                                     SPKR_DRV_CLASSD_PA_EN_MASK,
 676                                     SPKR_DRV_CLASSD_PA_EN_ENABLE);
 677                 break;
 678         case SND_SOC_DAPM_POST_PMD:
 679                 snd_soc_component_update_bits(component, CDC_A_SPKR_PWRSTG_CTL,
 680                                     SPKR_PWRSTG_CTL_DAC_EN_MASK|
 681                                     SPKR_PWRSTG_CTL_BBM_MASK |
 682                                     SPKR_PWRSTG_CTL_HBRDGE_EN_MASK |
 683                                     SPKR_PWRSTG_CTL_CLAMP_EN_MASK, 0);
 684
 685                 snd_soc_component_update_bits(component, CDC_A_SPKR_DAC_CTL,
 686                                     SPKR_DAC_CTL_DAC_RESET_MASK,
 687                                     SPKR_DAC_CTL_DAC_RESET_NORMAL);
 688                 snd_soc_component_update_bits(component, CDC_A_RX_EAR_CTL,
 689                                     RX_EAR_CTL_SPK_VBAT_LDO_EN_MASK, 0);
 690                 break;
 691         }
 692         return 0;
 693 }
 694
 695 static const struct reg_default wcd_reg_defaults_2_0[] = {
 696         {CDC_A_RX_COM_OCP_CTL, 0xD1},
 697         {CDC_A_RX_COM_OCP_COUNT, 0xFF},
 698         {CDC_D_SEC_ACCESS, 0xA5},
 699         {CDC_D_PERPH_RESET_CTL3, 0x0F},
 700         {CDC_A_TX_1_2_OPAMP_BIAS, 0x4F},
 701         {CDC_A_NCP_FBCTRL, 0x28},
 702         {CDC_A_SPKR_DRV_CTL, 0x69},
 703         {CDC_A_SPKR_DRV_DBG, 0x01},
 704         {CDC_A_BOOST_EN_CTL, 0x5F},
 705         {CDC_A_SLOPE_COMP_IP_ZERO, 0x88},
 706         {CDC_A_SEC_ACCESS, 0xA5},
 707         {CDC_A_PERPH_RESET_CTL3, 0x0F},
 708         {CDC_A_CURRENT_LIMIT, 0x82},
 709         {CDC_A_SPKR_DAC_CTL, 0x03},
 710         {CDC_A_SPKR_OCP_CTL, 0xE1},
 711         {CDC_A_MASTER_BIAS_CTL, 0x30},
 712 };
 713
 714 static int pm8916_wcd_analog_probe(struct snd_soc_component *component)
 715 {
 716         struct pm8916_wcd_analog_priv *priv = dev_get_drvdata(component->dev);
 717         int err, reg;
 718
 719         err = regulator_bulk_enable(ARRAY_SIZE(priv->supplies), priv->supplies);
 720         if (err != 0) {
 721                 dev_err(component->dev, "failed to enable regulators (%d)\n", err);
 722                 return err;
 723         }
 724
 725         snd_soc_component_init_regmap(component,
 726                                   dev_get_regmap(component->dev->parent, NULL));
 727         snd_soc_component_set_drvdata(component, priv);
 728         priv->pmic_rev = snd_soc_component_read32(component, CDC_D_REVISION1);
 729         priv->codec_version = snd_soc_component_read32(component, CDC_D_PERPH_SUBTYPE);
 730
 731         dev_info(component->dev, "PMIC REV: %d\t CODEC Version: %d\n",
 732                  priv->pmic_rev, priv->codec_version);
 733
 734         snd_soc_component_write(component, CDC_D_PERPH_RESET_CTL4, 0x01);
 735         snd_soc_component_write(component, CDC_A_PERPH_RESET_CTL4, 0x01);
 736
 737         for (reg = 0; reg < ARRAY_SIZE(wcd_reg_defaults_2_0); reg++)
 738                 snd_soc_component_write(component, wcd_reg_defaults_2_0[reg].reg,
 739                               wcd_reg_defaults_2_0[reg].def);
 740
 741         priv->component = component;
 742
 743         snd_soc_component_update_bits(component, CDC_D_CDC_RST_CTL,
 744                             RST_CTL_DIG_SW_RST_N_MASK,
 745                             RST_CTL_DIG_SW_RST_N_REMOVE_RESET);
 746
 747         pm8916_wcd_setup_mbhc(priv);
 748
 749         return 0;
 750 }
 751
 752 static void pm8916_wcd_analog_remove(struct snd_soc_component *component)
 753 {
 754         struct pm8916_wcd_analog_priv *priv = dev_get_drvdata(component->dev);
 755
 756         snd_soc_component_update_bits(component, CDC_D_CDC_RST_CTL,
 757                             RST_CTL_DIG_SW_RST_N_MASK, 0);
 758
 759         regulator_bulk_disable(ARRAY_SIZE(priv->supplies),
 760                                       priv->supplies);
 761 }
 762
 763 static const struct snd_soc_dapm_route pm8916_wcd_analog_audio_map[] = {
 764
 765         {"PDM_RX1", NULL, "PDM Playback"},
 766         {"PDM_RX2", NULL, "PDM Playback"},
 767         {"PDM_RX3", NULL, "PDM Playback"},
 768         {"PDM Capture", NULL, "PDM_TX"},
 769
 770         /* ADC Connections */
 771         {"PDM_TX", NULL, "ADC2"},
 772         {"PDM_TX", NULL, "ADC3"},
 773         {"ADC2", NULL, "ADC2 MUX"},
 774         {"ADC3", NULL, "ADC2 MUX"},
 775         {"ADC2 MUX", "INP2", "ADC2_INP2"},
 776         {"ADC2 MUX", "INP3", "ADC2_INP3"},
 777
 778         {"PDM_TX", NULL, "ADC1"},
 779         {"ADC1", NULL, "AMIC1"},
 780         {"ADC2_INP2", NULL, "AMIC2"},
 781         {"ADC2_INP3", NULL, "AMIC3"},
 782
 783         /* RDAC Connections */
 784         {"HPHR DAC", NULL, "RDAC2 MUX"},
 785         {"RDAC2 MUX", "RX1", "PDM_RX1"},
 786         {"RDAC2 MUX", "RX2", "PDM_RX2"},
 787         {"HPHL DAC", NULL, "PDM_RX1"},
 788         {"PDM_RX1", NULL, "RXD1_CLK"},
 789         {"PDM_RX2", NULL, "RXD2_CLK"},
 790         {"PDM_RX3", NULL, "RXD3_CLK"},
 791
 792         {"PDM_RX1", NULL, "RXD_PDM_CLK"},
 793         {"PDM_RX2", NULL, "RXD_PDM_CLK"},
 794         {"PDM_RX3", NULL, "RXD_PDM_CLK"},
 795
 796         {"ADC1", NULL, "TXD_CLK"},
 797         {"ADC2", NULL, "TXD_CLK"},
 798         {"ADC3", NULL, "TXD_CLK"},
 799
 800         {"ADC1", NULL, "TXA_CLK25"},
 801         {"ADC2", NULL, "TXA_CLK25"},
 802         {"ADC3", NULL, "TXA_CLK25"},
 803
 804         {"PDM_RX1", NULL, "A_MCLK2"},
 805         {"PDM_RX2", NULL, "A_MCLK2"},
 806         {"PDM_RX3", NULL, "A_MCLK2"},
 807
 808         {"PDM_TX", NULL, "A_MCLK2"},
 809         {"A_MCLK2", NULL, "A_MCLK"},
 810
 811         /* Headset (RX MIX1 and RX MIX2) */
 812         {"HEADPHONE", NULL, "HPHL PA"},
 813         {"HEADPHONE", NULL, "HPHR PA"},
 814
 815         {"HPHL PA", NULL, "EAR_HPHL_CLK"},
 816         {"HPHR PA", NULL, "EAR_HPHR_CLK"},
 817
 818         {"CP", NULL, "NCP_CLK"},
 819
 820         {"HPHL PA", NULL, "HPHL"},
 821         {"HPHR PA", NULL, "HPHR"},
 822         {"HPHL PA", NULL, "CP"},
 823         {"HPHL PA", NULL, "RX_BIAS"},
 824         {"HPHR PA", NULL, "CP"},
 825         {"HPHR PA", NULL, "RX_BIAS"},
 826         {"HPHL", "Switch", "HPHL DAC"},
 827         {"HPHR", "Switch", "HPHR DAC"},
 828
 829         {"RX_BIAS", NULL, "DAC_REF"},
 830
 831         {"SPK_OUT", NULL, "SPK PA"},
 832         {"SPK PA", NULL, "RX_BIAS"},
 833         {"SPK PA", NULL, "SPKR_CLK"},
 834         {"SPK PA", NULL, "SPK DAC"},
 835         {"SPK DAC", "Switch", "PDM_RX3"},
 836
 837         {"MIC BIAS Internal1", NULL, "INT_LDO_H"},
 838         {"MIC BIAS Internal2", NULL, "INT_LDO_H"},
 839         {"MIC BIAS External1", NULL, "INT_LDO_H"},
 840         {"MIC BIAS External2", NULL, "INT_LDO_H"},
 841         {"MIC BIAS Internal1", NULL, "vdd-micbias"},
 842         {"MIC BIAS Internal2", NULL, "vdd-micbias"},
 843         {"MIC BIAS External1", NULL, "vdd-micbias"},
 844         {"MIC BIAS External2", NULL, "vdd-micbias"},
 845 };
 846
 847 static const struct snd_soc_dapm_widget pm8916_wcd_analog_dapm_widgets[] = {
 848
 849         SND_SOC_DAPM_AIF_IN("PDM_RX1", NULL, 0, SND_SOC_NOPM, 0, 0),
 850         SND_SOC_DAPM_AIF_IN("PDM_RX2", NULL, 0, SND_SOC_NOPM, 0, 0),
 851         SND_SOC_DAPM_AIF_IN("PDM_RX3", NULL, 0, SND_SOC_NOPM, 0, 0),
 852         SND_SOC_DAPM_AIF_OUT("PDM_TX", NULL, 0, SND_SOC_NOPM, 0, 0),
 853
 854         SND_SOC_DAPM_INPUT("AMIC1"),
 855         SND_SOC_DAPM_INPUT("AMIC3"),
 856         SND_SOC_DAPM_INPUT("AMIC2"),
 857         SND_SOC_DAPM_OUTPUT("HEADPHONE"),
 858
 859         /* RX stuff */
 860         SND_SOC_DAPM_SUPPLY("INT_LDO_H", SND_SOC_NOPM, 1, 0, NULL, 0),
 861
 862         SND_SOC_DAPM_PGA("HPHL PA", CDC_A_RX_HPH_CNP_EN, 5, 0, NULL, 0),
 863         SND_SOC_DAPM_MUX("HPHL", SND_SOC_NOPM, 0, 0, &hphl_mux),
 864         SND_SOC_DAPM_MIXER("HPHL DAC", CDC_A_RX_HPH_L_PA_DAC_CTL, 3, 0, NULL,
 865                            0),
 866         SND_SOC_DAPM_PGA("HPHR PA", CDC_A_RX_HPH_CNP_EN, 4, 0, NULL, 0),
 867         SND_SOC_DAPM_MUX("HPHR", SND_SOC_NOPM, 0, 0, &hphr_mux),
 868         SND_SOC_DAPM_MIXER("HPHR DAC", CDC_A_RX_HPH_R_PA_DAC_CTL, 3, 0, NULL,
 869                            0),
 870         SND_SOC_DAPM_MIXER("SPK DAC", SND_SOC_NOPM, 0, 0,
 871                            spkr_switch, ARRAY_SIZE(spkr_switch)),
 872
 873         /* Speaker */
 874         SND_SOC_DAPM_OUTPUT("SPK_OUT"),
 875         SND_SOC_DAPM_PGA_E("SPK PA", CDC_A_SPKR_DRV_CTL,
 876                            6, 0, NULL, 0,
 877                            pm8916_wcd_analog_enable_spk_pa,
 878                            SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMU |
 879                            SND_SOC_DAPM_PRE_PMD | SND_SOC_DAPM_POST_PMD),
 880         SND_SOC_DAPM_REGULATOR_SUPPLY("vdd-micbias", 0, 0),
 881         SND_SOC_DAPM_SUPPLY("CP", CDC_A_NCP_EN, 0, 0, NULL, 0),
 882
 883         SND_SOC_DAPM_SUPPLY("DAC_REF", CDC_A_RX_COM_BIAS_DAC, 0, 0, NULL, 0),
 884         SND_SOC_DAPM_SUPPLY("RX_BIAS", CDC_A_RX_COM_BIAS_DAC, 7, 0, NULL, 0),
 885
 886         /* TX */
 887         SND_SOC_DAPM_SUPPLY("MIC BIAS Internal1", CDC_A_MICB_1_EN, 7, 0,
 888                             pm8916_wcd_analog_enable_micbias_int1,
 889                             SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMU |
 890                             SND_SOC_DAPM_POST_PMD),
 891         SND_SOC_DAPM_SUPPLY("MIC BIAS Internal2", CDC_A_MICB_2_EN, 7, 0,
 892                             pm8916_wcd_analog_enable_micbias_int2,
 893                             SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMU |
 894                             SND_SOC_DAPM_POST_PMD),
 895
 896         SND_SOC_DAPM_SUPPLY("MIC BIAS External1", CDC_A_MICB_1_EN, 7, 0,
 897                             pm8916_wcd_analog_enable_micbias_ext1,
 898                             SND_SOC_DAPM_POST_PMU),
 899         SND_SOC_DAPM_SUPPLY("MIC BIAS External2", CDC_A_MICB_2_EN, 7, 0,
 900                             pm8916_wcd_analog_enable_micbias_ext2,
 901                             SND_SOC_DAPM_POST_PMU),
 902
 903         SND_SOC_DAPM_ADC_E("ADC1", NULL, CDC_A_TX_1_EN, 7, 0,
 904                            pm8916_wcd_analog_enable_adc,
 905                            SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMU |
 906                            SND_SOC_DAPM_POST_PMD),
 907         SND_SOC_DAPM_ADC_E("ADC2_INP2", NULL, CDC_A_TX_2_EN, 7, 0,
 908                            pm8916_wcd_analog_enable_adc,
 909                            SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMU |
 910                            SND_SOC_DAPM_POST_PMD),
 911         SND_SOC_DAPM_ADC_E("ADC2_INP3", NULL, CDC_A_TX_3_EN, 7, 0,
 912                            pm8916_wcd_analog_enable_adc,
 913                            SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMU |
 914                            SND_SOC_DAPM_POST_PMD),
 915
 916         SND_SOC_DAPM_MIXER("ADC2", SND_SOC_NOPM, 0, 0, NULL, 0),
 917         SND_SOC_DAPM_MIXER("ADC3", SND_SOC_NOPM, 0, 0, NULL, 0),
 918
 919         SND_SOC_DAPM_MUX("ADC2 MUX", SND_SOC_NOPM, 0, 0, &tx_adc2_mux),
 920         SND_SOC_DAPM_MUX("RDAC2 MUX", SND_SOC_NOPM, 0, 0, &rdac2_mux),
 921
 922         /* Analog path clocks */
 923         SND_SOC_DAPM_SUPPLY("EAR_HPHR_CLK", CDC_D_CDC_ANA_CLK_CTL, 0, 0, NULL,
 924                             0),
 925         SND_SOC_DAPM_SUPPLY("EAR_HPHL_CLK", CDC_D_CDC_ANA_CLK_CTL, 1, 0, NULL,
 926                             0),
 927         SND_SOC_DAPM_SUPPLY("SPKR_CLK", CDC_D_CDC_ANA_CLK_CTL, 4, 0, NULL, 0),
 928         SND_SOC_DAPM_SUPPLY("TXA_CLK25", CDC_D_CDC_ANA_CLK_CTL, 5, 0, NULL, 0),
 929
 930         /* Digital path clocks */
 931
 932         SND_SOC_DAPM_SUPPLY("RXD1_CLK", CDC_D_CDC_DIG_CLK_CTL, 0, 0, NULL, 0),
 933         SND_SOC_DAPM_SUPPLY("RXD2_CLK", CDC_D_CDC_DIG_CLK_CTL, 1, 0, NULL, 0),
 934         SND_SOC_DAPM_SUPPLY("RXD3_CLK", CDC_D_CDC_DIG_CLK_CTL, 2, 0, NULL, 0),
 935
 936         SND_SOC_DAPM_SUPPLY("TXD_CLK", CDC_D_CDC_DIG_CLK_CTL, 4, 0, NULL, 0),
 937         SND_SOC_DAPM_SUPPLY("NCP_CLK", CDC_D_CDC_DIG_CLK_CTL, 6, 0, NULL, 0),
 938         SND_SOC_DAPM_SUPPLY("RXD_PDM_CLK", CDC_D_CDC_DIG_CLK_CTL, 7, 0, NULL,
 939                             0),
 940
 941         /* System Clock source */
 942         SND_SOC_DAPM_SUPPLY("A_MCLK", CDC_D_CDC_TOP_CLK_CTL, 2, 0, NULL, 0),
 943         /* TX ADC and RX DAC Clock source. */
 944         SND_SOC_DAPM_SUPPLY("A_MCLK2", CDC_D_CDC_TOP_CLK_CTL, 3, 0, NULL, 0),
 945 };
 946
 947 static int pm8916_wcd_analog_set_jack(struct snd_soc_component *component,
 948                                       struct snd_soc_jack *jack,
 949                                       void *data)
 950 {
 951         struct pm8916_wcd_analog_priv *wcd = snd_soc_component_get_drvdata(component);
 952
 953         wcd->jack = jack;
 954
 955         return 0;
 956 }
 957
 958 static irqreturn_t mbhc_btn_release_irq_handler(int irq, void *arg)
 959 {
 960         struct pm8916_wcd_analog_priv *priv = arg;
 961
 962         if (priv->detect_accessory_type) {
 963                 struct snd_soc_component *component = priv->component;
 964                 u32 val = snd_soc_component_read32(component, CDC_A_MBHC_RESULT_1);
 965
 966                 /* check if its BTN0 thats released */
 967                 if ((val != -1) && !(val & CDC_A_MBHC_RESULT_1_BTN_RESULT_MASK))
 968                         priv->mbhc_btn0_released = true;
 969
 970         } else {
 971                 snd_soc_jack_report(priv->jack, 0, btn_mask);
 972         }
 973
 974         return IRQ_HANDLED;
 975 }
 976
 977 static irqreturn_t mbhc_btn_press_irq_handler(int irq, void *arg)
 978 {
 979         struct pm8916_wcd_analog_priv *priv = arg;
 980         struct snd_soc_component *component = priv->component;
 981         u32 btn_result;
 982
 983         btn_result = snd_soc_component_read32(component, CDC_A_MBHC_RESULT_1) &
 984                                   CDC_A_MBHC_RESULT_1_BTN_RESULT_MASK;
 985
 986         switch (btn_result) {
 987         case 0xf:
 988                 snd_soc_jack_report(priv->jack, SND_JACK_BTN_4, btn_mask);
 989                 break;
 990         case 0x7:
 991                 snd_soc_jack_report(priv->jack, SND_JACK_BTN_3, btn_mask);
 992                 break;
 993         case 0x3:
 994                 snd_soc_jack_report(priv->jack, SND_JACK_BTN_2, btn_mask);
 995                 break;
 996         case 0x1:
 997                 snd_soc_jack_report(priv->jack, SND_JACK_BTN_1, btn_mask);
 998                 break;
 999         case 0x0:
1000                 /* handle BTN_0 specially for type detection */
1001                 if (!priv->detect_accessory_type)
1002                         snd_soc_jack_report(priv->jack,
1003                                             SND_JACK_BTN_0, btn_mask);
1004                 break;
1005         default:
1006                 dev_err(component->dev,
1007                         "Unexpected button press result (%x)", btn_result);
1008                 break;
1009         }
1010
1011         return IRQ_HANDLED;
1012 }
1013
1014 static irqreturn_t pm8916_mbhc_switch_irq_handler(int irq, void *arg)
1015 {
1016         struct pm8916_wcd_analog_priv *priv = arg;
1017         struct snd_soc_component *component = priv->component;
1018         bool ins = false;
1019
1020         if (snd_soc_component_read32(component, CDC_A_MBHC_DET_CTL_1) &
1021                                 CDC_A_MBHC_DET_CTL_MECH_DET_TYPE_MASK)
1022                 ins = true;
1023
1024         /* Set the detection type appropriately */
1025         snd_soc_component_update_bits(component, CDC_A_MBHC_DET_CTL_1,
1026                             CDC_A_MBHC_DET_CTL_MECH_DET_TYPE_MASK,
1027                             (!ins << CDC_A_MBHC_DET_CTL_MECH_DET_TYPE_SHIFT));
1028
1029
1030         if (ins) { /* hs insertion */
1031                 bool micbias_enabled = false;
1032
1033                 if (snd_soc_component_read32(component, CDC_A_MICB_2_EN) &
1034                                 CDC_A_MICB_2_EN_ENABLE)
1035                         micbias_enabled = true;
1036
1037                 pm8916_mbhc_configure_bias(priv, micbias_enabled);
1038
1039                 /*
1040                  * if only a btn0 press event is receive just before
1041                  * insert event then its a 3 pole headphone else if
1042                  * both press and release event received then its
1043                  * a headset.
1044                  */
1045                 if (priv->mbhc_btn0_released)
1046                         snd_soc_jack_report(priv->jack,
1047                                             SND_JACK_HEADSET, hs_jack_mask);
1048                 else
1049                         snd_soc_jack_report(priv->jack,
1050                                             SND_JACK_HEADPHONE, hs_jack_mask);
1051
1052                 priv->detect_accessory_type = false;
1053
1054         } else { /* removal */
1055                 snd_soc_jack_report(priv->jack, 0, hs_jack_mask);
1056                 priv->detect_accessory_type = true;
1057                 priv->mbhc_btn0_released = false;
1058         }
1059
1060         return IRQ_HANDLED;
1061 }
1062
1063 static struct snd_soc_dai_driver pm8916_wcd_analog_dai[] = {
1064         [0] = {
1065                .name = "pm8916_wcd_analog_pdm_rx",
1066                .id = 0,
1067                .playback = {
1068                             .stream_name = "PDM Playback",
1069                             .rates = MSM8916_WCD_ANALOG_RATES,
1070                             .formats = MSM8916_WCD_ANALOG_FORMATS,
1071                             .channels_min = 1,
1072                             .channels_max = 3,
1073                             },
1074                },
1075         [1] = {
1076                .name = "pm8916_wcd_analog_pdm_tx",
1077                .id = 1,
1078                .capture = {
1079                            .stream_name = "PDM Capture",
1080                            .rates = MSM8916_WCD_ANALOG_RATES,
1081                            .formats = MSM8916_WCD_ANALOG_FORMATS,
1082                            .channels_min = 1,
1083                            .channels_max = 4,
1084                            },
1085                },
1086 };
1087
1088 static const struct snd_soc_component_driver pm8916_wcd_analog = {
1089         .probe                  = pm8916_wcd_analog_probe,
1090         .remove                 = pm8916_wcd_analog_remove,
1091         .set_jack               = pm8916_wcd_analog_set_jack,
1092         .controls               = pm8916_wcd_analog_snd_controls,
1093         .num_controls           = ARRAY_SIZE(pm8916_wcd_analog_snd_controls),
1094         .dapm_widgets           = pm8916_wcd_analog_dapm_widgets,
1095         .num_dapm_widgets       = ARRAY_SIZE(pm8916_wcd_analog_dapm_widgets),
1096         .dapm_routes            = pm8916_wcd_analog_audio_map,
1097         .num_dapm_routes        = ARRAY_SIZE(pm8916_wcd_analog_audio_map),
1098         .idle_bias_on           = 1,
1099         .use_pmdown_time        = 1,
1100         .endianness             = 1,
1101         .non_legacy_dai_naming  = 1,
1102 };
1103
1104 static int pm8916_wcd_analog_parse_dt(struct device *dev,
1105                                        struct pm8916_wcd_analog_priv *priv)
1106 {
1107         int rval;
1108
1109         if (of_property_read_bool(dev->of_node, "qcom,micbias1-ext-cap"))
1110                 priv->micbias1_cap_mode = MICB_1_EN_EXT_BYP_CAP;
1111         else
1112                 priv->micbias1_cap_mode = MICB_1_EN_NO_EXT_BYP_CAP;
1113
1114         if (of_property_read_bool(dev->of_node, "qcom,micbias2-ext-cap"))
1115                 priv->micbias2_cap_mode = MICB_1_EN_EXT_BYP_CAP;
1116         else
1117                 priv->micbias2_cap_mode = MICB_1_EN_NO_EXT_BYP_CAP;
1118
1119         of_property_read_u32(dev->of_node, "qcom,micbias-lvl",
1120                              &priv->micbias_mv);
1121
1122         if (of_property_read_bool(dev->of_node,
1123                                   "qcom,hphl-jack-type-normally-open"))
1124                 priv->hphl_jack_type_normally_open = true;
1125         else
1126                 priv->hphl_jack_type_normally_open = false;
1127
1128         if (of_property_read_bool(dev->of_node,
1129                                   "qcom,gnd-jack-type-normally-open"))
1130                 priv->gnd_jack_type_normally_open = true;
1131         else
1132                 priv->gnd_jack_type_normally_open = false;
1133
1134         priv->mbhc_btn_enabled = true;
1135         rval = of_property_read_u32_array(dev->of_node,
1136                                           "qcom,mbhc-vthreshold-low",
1137                                           &priv->vref_btn_cs[0],
1138                                           MBHC_MAX_BUTTONS);
1139         if (rval < 0) {
1140                 priv->mbhc_btn_enabled = false;
1141         } else {
1142                 rval = of_property_read_u32_array(dev->of_node,
1143                                                   "qcom,mbhc-vthreshold-high",
1144                                                   &priv->vref_btn_micb[0],
1145                                                   MBHC_MAX_BUTTONS);
1146                 if (rval < 0)
1147                         priv->mbhc_btn_enabled = false;
1148         }
1149
1150         if (!priv->mbhc_btn_enabled)
1151                 dev_err(dev,
1152                         "DT property missing, MBHC btn detection disabled\n");
1153
1154
1155         return 0;
1156 }
1157
1158 static int pm8916_wcd_analog_spmi_probe(struct platform_device *pdev)
1159 {
1160         struct pm8916_wcd_analog_priv *priv;
1161         struct device *dev = &pdev->dev;
1162         int ret, i, irq;
1163
1164         priv = devm_kzalloc(dev, sizeof(*priv), GFP_KERNEL);
1165         if (!priv)
1166                 return -ENOMEM;
1167
1168         ret = pm8916_wcd_analog_parse_dt(dev, priv);
1169         if (ret < 0)
1170                 return ret;
1171
1172         priv->mclk = devm_clk_get(dev, "mclk");
1173         if (IS_ERR(priv->mclk)) {
1174                 dev_err(dev, "failed to get mclk\n");
1175                 return PTR_ERR(priv->mclk);
1176         }
1177
1178         for (i = 0; i < ARRAY_SIZE(supply_names); i++)
1179                 priv->supplies[i].supply = supply_names[i];
1180
1181         ret = devm_regulator_bulk_get(dev, ARRAY_SIZE(priv->supplies),
1182                                     priv->supplies);
1183         if (ret) {
1184                 dev_err(dev, "Failed to get regulator supplies %d\n", ret);
1185                 return ret;
1186         }
1187
1188         ret = clk_prepare_enable(priv->mclk);
1189         if (ret < 0) {
1190                 dev_err(dev, "failed to enable mclk %d\n", ret);
1191                 return ret;
1192         }
1193
1194         irq = platform_get_irq_byname(pdev, "mbhc_switch_int");
1195         if (irq < 0) {
1196                 dev_err(dev, "failed to get mbhc switch irq\n");
1197                 return irq;
1198         }
1199
1200         ret = devm_request_threaded_irq(dev, irq, NULL,
1201                                pm8916_mbhc_switch_irq_handler,
1202                                IRQF_TRIGGER_RISING | IRQF_TRIGGER_FALLING |
1203                                IRQF_ONESHOT,
1204                                "mbhc switch irq", priv);
1205         if (ret)
1206                 dev_err(dev, "cannot request mbhc switch irq\n");
1207
1208         if (priv->mbhc_btn_enabled) {
1209                 irq = platform_get_irq_byname(pdev, "mbhc_but_press_det");
1210                 if (irq < 0) {
1211                         dev_err(dev, "failed to get button press irq\n");
1212                         return irq;
1213                 }
1214
1215                 ret = devm_request_threaded_irq(dev, irq, NULL,
1216                                        mbhc_btn_press_irq_handler,
1217                                        IRQF_TRIGGER_RISING |
1218                                        IRQF_TRIGGER_FALLING | IRQF_ONESHOT,
1219                                        "mbhc btn press irq", priv);
1220                 if (ret)
1221                         dev_err(dev, "cannot request mbhc button press irq\n");
1222
1223                 irq = platform_get_irq_byname(pdev, "mbhc_but_rel_det");
1224                 if (irq < 0) {
1225                         dev_err(dev, "failed to get button release irq\n");
1226                         return irq;
1227                 }
1228
1229                 ret = devm_request_threaded_irq(dev, irq, NULL,
1230                                        mbhc_btn_release_irq_handler,
1231                                        IRQF_TRIGGER_RISING |
1232                                        IRQF_TRIGGER_FALLING | IRQF_ONESHOT,
1233                                        "mbhc btn release irq", priv);
1234                 if (ret)
1235                         dev_err(dev, "cannot request mbhc button release irq\n");
1236
1237         }
1238
1239         dev_set_drvdata(dev, priv);
1240
1241         return devm_snd_soc_register_component(dev, &pm8916_wcd_analog,
1242                                       pm8916_wcd_analog_dai,
1243                                       ARRAY_SIZE(pm8916_wcd_analog_dai));
1244 }
1245
1246 static int pm8916_wcd_analog_spmi_remove(struct platform_device *pdev)
1247 {
1248         struct pm8916_wcd_analog_priv *priv = dev_get_drvdata(&pdev->dev);
1249
1250         clk_disable_unprepare(priv->mclk);
1251
1252         return 0;
1253 }
1254
1255 static const struct of_device_id pm8916_wcd_analog_spmi_match_table[] = {
1256         { .compatible = "qcom,pm8916-wcd-analog-codec", },
1257         { }
1258 };
1259
1260 MODULE_DEVICE_TABLE(of, pm8916_wcd_analog_spmi_match_table);
1261
1262 static struct platform_driver pm8916_wcd_analog_spmi_driver = {
1263         .driver = {
1264                    .name = "qcom,pm8916-wcd-spmi-codec",
1265                    .of_match_table = pm8916_wcd_analog_spmi_match_table,
1266         },
1267         .probe = pm8916_wcd_analog_spmi_probe,
1268         .remove = pm8916_wcd_analog_spmi_remove,
1269 };
1270
1271 module_platform_driver(pm8916_wcd_analog_spmi_driver);
1272
1273 MODULE_AUTHOR("Srinivas Kandagatla <srinivas.kandagatla@linaro.org>");
1274 MODULE_DESCRIPTION("PMIC PM8916 WCD Analog Codec driver");
1275 MODULE_LICENSE("GPL v2");