Merge pull request #175 from bgermann/master
[open-ath9k-htc-firmware.git] / sboot / include / xtensa / config / specreg.h
1 /*
2  * Xtensa Special Register symbolic names
3  */
4
5 /* $Id: //depot/rel/BadgerPass/Xtensa/SWConfig/hal/specreg.h.tpp#1 $ */
6
7 /*
8  * Customer ID=4748; Build=0x2230f; Copyright (c) 1998-2002 by Tensilica Inc.  ALL RIGHTS RESERVED.
9  * These coded instructions, statements, and computer programs are the
10  * copyrighted works and confidential proprietary information of Tensilica Inc.
11  * They may not be modified, copied, reproduced, distributed, or disclosed to
12  * third parties in any manner, medium, or form, in whole or in part, without
13  * the prior written consent of Tensilica Inc.
14  */
15
16 #ifndef XTENSA_SPECREG_H
17 #define XTENSA_SPECREG_H
18
19 /*  Include these special register bitfield definitions, for historical reasons:  */
20 #include <xtensa/corebits.h>
21
22
23 /*  Special registers:  */
24 #define LBEG            0
25 #define LEND            1
26 #define LCOUNT          2
27 #define SAR             3
28 #define LITBASE         5
29 #define SCOMPARE1       12
30 #define WINDOWBASE      72
31 #define WINDOWSTART     73
32 #define IBREAKENABLE    96
33 #define DDR             104
34 #define IBREAKA_0       128
35 #define IBREAKA_1       129
36 #define DBREAKA_0       144
37 #define DBREAKA_1       145
38 #define DBREAKC_0       160
39 #define DBREAKC_1       161
40 #define EPC_1           177
41 #define EPC_2           178
42 #define EPC_3           179
43 #define EPC_4           180
44 #define EPC_5           181
45 #define DEPC            192
46 #define EPS_2           194
47 #define EPS_3           195
48 #define EPS_4           196
49 #define EPS_5           197
50 #define EXCSAVE_1       209
51 #define EXCSAVE_2       210
52 #define EXCSAVE_3       211
53 #define EXCSAVE_4       212
54 #define EXCSAVE_5       213
55 #define INTERRUPT       226
56 #define INTENABLE       228
57 #define PS              230
58 #define VECBASE         231
59 #define EXCCAUSE        232
60 #define DEBUGCAUSE      233
61 #define CCOUNT          234
62 #define PRID            235
63 #define ICOUNT          236
64 #define ICOUNTLEVEL     237
65 #define EXCVADDR        238
66 #define CCOMPARE_0      240
67 #define MISC_REG_0      244
68 #define MISC_REG_1      245
69
70 /*  Special cases (bases of special register series):  */
71 #define IBREAKA         128
72 #define DBREAKA         144
73 #define DBREAKC         160
74 #define EPC             176
75 #define EPS             192
76 #define EXCSAVE         208
77 #define CCOMPARE        240
78
79 /*  Special names for read-only and write-only interrupt registers:  */
80 #define INTREAD         226
81 #define INTSET          226
82 #define INTCLEAR        227
83
84 #endif /* XTENSA_SPECREG_H */