drivers/usb/musb/sunxi.c

   1 /*
   2  * Allwinner sun4i MUSB Glue Layer
   3  *
   4  * Copyright (C) 2015 Hans de Goede <hdegoede@redhat.com>
   5  *
   6  * Based on code from
   7  * Allwinner Technology Co., Ltd. <www.allwinnertech.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License as published by
  11  * the Free Software Foundation; either version 2 of the License, or
  12  * (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  */
  19
  20 #include <linux/clk.h>
  21 #include <linux/err.h>
  22 #include <linux/extcon.h>
  23 #include <linux/io.h>
  24 #include <linux/kernel.h>
  25 #include <linux/module.h>
  26 #include <linux/of.h>
  27 #include <linux/phy/phy-sun4i-usb.h>
  28 #include <linux/platform_device.h>
  29 #include <linux/reset.h>
  30 #include <linux/soc/sunxi/sunxi_sram.h>
  31 #include <linux/usb/musb.h>
  32 #include <linux/usb/of.h>
  33 #include <linux/usb/usb_phy_generic.h>
  34 #include <linux/workqueue.h>
  35 #include "musb_core.h"
  36
  37 /*
  38  * Register offsets, note sunxi musb has a different layout then most
  39  * musb implementations, we translate the layout in musb_readb & friends.
  40  */
  41 #define SUNXI_MUSB_POWER                        0x0040
  42 #define SUNXI_MUSB_DEVCTL                       0x0041
  43 #define SUNXI_MUSB_INDEX                        0x0042
  44 #define SUNXI_MUSB_VEND0                        0x0043
  45 #define SUNXI_MUSB_INTRTX                       0x0044
  46 #define SUNXI_MUSB_INTRRX                       0x0046
  47 #define SUNXI_MUSB_INTRTXE                      0x0048
  48 #define SUNXI_MUSB_INTRRXE                      0x004a
  49 #define SUNXI_MUSB_INTRUSB                      0x004c
  50 #define SUNXI_MUSB_INTRUSBE                     0x0050
  51 #define SUNXI_MUSB_FRAME                        0x0054
  52 #define SUNXI_MUSB_TXFIFOSZ                     0x0090
  53 #define SUNXI_MUSB_TXFIFOADD                    0x0092
  54 #define SUNXI_MUSB_RXFIFOSZ                     0x0094
  55 #define SUNXI_MUSB_RXFIFOADD                    0x0096
  56 #define SUNXI_MUSB_FADDR                        0x0098
  57 #define SUNXI_MUSB_TXFUNCADDR                   0x0098
  58 #define SUNXI_MUSB_TXHUBADDR                    0x009a
  59 #define SUNXI_MUSB_TXHUBPORT                    0x009b
  60 #define SUNXI_MUSB_RXFUNCADDR                   0x009c
  61 #define SUNXI_MUSB_RXHUBADDR                    0x009e
  62 #define SUNXI_MUSB_RXHUBPORT                    0x009f
  63 #define SUNXI_MUSB_CONFIGDATA                   0x00c0
  64
  65 /* VEND0 bits */
  66 #define SUNXI_MUSB_VEND0_PIO_MODE               0
  67
  68 /* flags */
  69 #define SUNXI_MUSB_FL_ENABLED                   0
  70 #define SUNXI_MUSB_FL_HOSTMODE                  1
  71 #define SUNXI_MUSB_FL_HOSTMODE_PEND             2
  72 #define SUNXI_MUSB_FL_VBUS_ON                   3
  73 #define SUNXI_MUSB_FL_PHY_ON                    4
  74 #define SUNXI_MUSB_FL_HAS_SRAM                  5
  75 #define SUNXI_MUSB_FL_HAS_RESET                 6
  76 #define SUNXI_MUSB_FL_NO_CONFIGDATA             7
  77 #define SUNXI_MUSB_FL_PHY_MODE_PEND             8
  78
  79 /* Our read/write methods need access and do not get passed in a musb ref :| */
  80 static struct musb *sunxi_musb;
  81
  82 struct sunxi_glue {
  83         struct device           *dev;
  84         struct musb             *musb;
  85         struct platform_device  *musb_pdev;
  86         struct clk              *clk;
  87         struct reset_control    *rst;
  88         struct phy              *phy;
  89         struct platform_device  *usb_phy;
  90         struct usb_phy          *xceiv;
  91         enum phy_mode           phy_mode;
  92         unsigned long           flags;
  93         struct work_struct      work;
  94         struct extcon_dev       *extcon;
  95         struct notifier_block   host_nb;
  96 };
  97
  98 /* phy_power_on / off may sleep, so we use a workqueue  */
  99 static void sunxi_musb_work(struct work_struct *work)
 100 {
 101         struct sunxi_glue *glue = container_of(work, struct sunxi_glue, work);
 102         bool vbus_on, phy_on;
 103
 104         if (!test_bit(SUNXI_MUSB_FL_ENABLED, &glue->flags))
 105                 return;
 106
 107         if (test_and_clear_bit(SUNXI_MUSB_FL_HOSTMODE_PEND, &glue->flags)) {
 108                 struct musb *musb = glue->musb;
 109                 unsigned long flags;
 110                 u8 devctl;
 111
 112                 spin_lock_irqsave(&musb->lock, flags);
 113
 114                 devctl = readb(musb->mregs + SUNXI_MUSB_DEVCTL);
 115                 if (test_bit(SUNXI_MUSB_FL_HOSTMODE, &glue->flags)) {
 116                         set_bit(SUNXI_MUSB_FL_VBUS_ON, &glue->flags);
 117                         musb->xceiv->otg->default_a = 1;
 118                         musb->xceiv->otg->state = OTG_STATE_A_WAIT_VRISE;
 119                         MUSB_HST_MODE(musb);
 120                         devctl |= MUSB_DEVCTL_SESSION;
 121                 } else {
 122                         clear_bit(SUNXI_MUSB_FL_VBUS_ON, &glue->flags);
 123                         musb->xceiv->otg->default_a = 0;
 124                         musb->xceiv->otg->state = OTG_STATE_B_IDLE;
 125                         MUSB_DEV_MODE(musb);
 126                         devctl &= ~MUSB_DEVCTL_SESSION;
 127                 }
 128                 writeb(devctl, musb->mregs + SUNXI_MUSB_DEVCTL);
 129
 130                 spin_unlock_irqrestore(&musb->lock, flags);
 131         }
 132
 133         vbus_on = test_bit(SUNXI_MUSB_FL_VBUS_ON, &glue->flags);
 134         phy_on = test_bit(SUNXI_MUSB_FL_PHY_ON, &glue->flags);
 135
 136         if (phy_on != vbus_on) {
 137                 if (vbus_on) {
 138                         phy_power_on(glue->phy);
 139                         set_bit(SUNXI_MUSB_FL_PHY_ON, &glue->flags);
 140                 } else {
 141                         phy_power_off(glue->phy);
 142                         clear_bit(SUNXI_MUSB_FL_PHY_ON, &glue->flags);
 143                 }
 144         }
 145
 146         if (test_and_clear_bit(SUNXI_MUSB_FL_PHY_MODE_PEND, &glue->flags))
 147                 phy_set_mode(glue->phy, glue->phy_mode);
 148 }
 149
 150 static void sunxi_musb_set_vbus(struct musb *musb, int is_on)
 151 {
 152         struct sunxi_glue *glue = dev_get_drvdata(musb->controller->parent);
 153
 154         if (is_on) {
 155                 set_bit(SUNXI_MUSB_FL_VBUS_ON, &glue->flags);
 156                 musb->xceiv->otg->state = OTG_STATE_A_WAIT_VRISE;
 157         } else {
 158                 clear_bit(SUNXI_MUSB_FL_VBUS_ON, &glue->flags);
 159         }
 160
 161         schedule_work(&glue->work);
 162 }
 163
 164 static void sunxi_musb_pre_root_reset_end(struct musb *musb)
 165 {
 166         struct sunxi_glue *glue = dev_get_drvdata(musb->controller->parent);
 167
 168         sun4i_usb_phy_set_squelch_detect(glue->phy, false);
 169 }
 170
 171 static void sunxi_musb_post_root_reset_end(struct musb *musb)
 172 {
 173         struct sunxi_glue *glue = dev_get_drvdata(musb->controller->parent);
 174
 175         sun4i_usb_phy_set_squelch_detect(glue->phy, true);
 176 }
 177
 178 static irqreturn_t sunxi_musb_interrupt(int irq, void *__hci)
 179 {
 180         struct musb *musb = __hci;
 181         unsigned long flags;
 182
 183         spin_lock_irqsave(&musb->lock, flags);
 184
 185         musb->int_usb = readb(musb->mregs + SUNXI_MUSB_INTRUSB);
 186         if (musb->int_usb)
 187                 writeb(musb->int_usb, musb->mregs + SUNXI_MUSB_INTRUSB);
 188
 189         /*
 190          * sunxi musb often signals babble on low / full speed device
 191          * disconnect, without ever raising MUSB_INTR_DISCONNECT, since
 192          * normally babble never happens treat it as disconnect.
 193          */
 194         if ((musb->int_usb & MUSB_INTR_BABBLE) && is_host_active(musb)) {
 195                 musb->int_usb &= ~MUSB_INTR_BABBLE;
 196                 musb->int_usb |= MUSB_INTR_DISCONNECT;
 197         }
 198
 199         if ((musb->int_usb & MUSB_INTR_RESET) && !is_host_active(musb)) {
 200                 /* ep0 FADDR must be 0 when (re)entering peripheral mode */
 201                 musb_ep_select(musb->mregs, 0);
 202                 musb_writeb(musb->mregs, MUSB_FADDR, 0);
 203         }
 204
 205         musb->int_tx = readw(musb->mregs + SUNXI_MUSB_INTRTX);
 206         if (musb->int_tx)
 207                 writew(musb->int_tx, musb->mregs + SUNXI_MUSB_INTRTX);
 208
 209         musb->int_rx = readw(musb->mregs + SUNXI_MUSB_INTRRX);
 210         if (musb->int_rx)
 211                 writew(musb->int_rx, musb->mregs + SUNXI_MUSB_INTRRX);
 212
 213         musb_interrupt(musb);
 214
 215         spin_unlock_irqrestore(&musb->lock, flags);
 216
 217         return IRQ_HANDLED;
 218 }
 219
 220 static int sunxi_musb_host_notifier(struct notifier_block *nb,
 221                                     unsigned long event, void *ptr)
 222 {
 223         struct sunxi_glue *glue = container_of(nb, struct sunxi_glue, host_nb);
 224
 225         if (event)
 226                 set_bit(SUNXI_MUSB_FL_HOSTMODE, &glue->flags);
 227         else
 228                 clear_bit(SUNXI_MUSB_FL_HOSTMODE, &glue->flags);
 229
 230         set_bit(SUNXI_MUSB_FL_HOSTMODE_PEND, &glue->flags);
 231         schedule_work(&glue->work);
 232
 233         return NOTIFY_DONE;
 234 }
 235
 236 static int sunxi_musb_init(struct musb *musb)
 237 {
 238         struct sunxi_glue *glue = dev_get_drvdata(musb->controller->parent);
 239         int ret;
 240
 241         sunxi_musb = musb;
 242         musb->phy = glue->phy;
 243         musb->xceiv = glue->xceiv;
 244
 245         if (test_bit(SUNXI_MUSB_FL_HAS_SRAM, &glue->flags)) {
 246                 ret = sunxi_sram_claim(musb->controller->parent);
 247                 if (ret)
 248                         return ret;
 249         }
 250
 251         ret = clk_prepare_enable(glue->clk);
 252         if (ret)
 253                 goto error_sram_release;
 254
 255         if (test_bit(SUNXI_MUSB_FL_HAS_RESET, &glue->flags)) {
 256                 ret = reset_control_deassert(glue->rst);
 257                 if (ret)
 258                         goto error_clk_disable;
 259         }
 260
 261         writeb(SUNXI_MUSB_VEND0_PIO_MODE, musb->mregs + SUNXI_MUSB_VEND0);
 262
 263         /* Register notifier before calling phy_init() */
 264         ret = extcon_register_notifier(glue->extcon, EXTCON_USB_HOST,
 265                                        &glue->host_nb);
 266         if (ret)
 267                 goto error_reset_assert;
 268
 269         ret = phy_init(glue->phy);
 270         if (ret)
 271                 goto error_unregister_notifier;
 272
 273         musb->isr = sunxi_musb_interrupt;
 274
 275         /* Stop the musb-core from doing runtime pm (not supported on sunxi) */
 276         pm_runtime_get(musb->controller);
 277
 278         return 0;
 279
 280 error_unregister_notifier:
 281         extcon_unregister_notifier(glue->extcon, EXTCON_USB_HOST,
 282                                    &glue->host_nb);
 283 error_reset_assert:
 284         if (test_bit(SUNXI_MUSB_FL_HAS_RESET, &glue->flags))
 285                 reset_control_assert(glue->rst);
 286 error_clk_disable:
 287         clk_disable_unprepare(glue->clk);
 288 error_sram_release:
 289         if (test_bit(SUNXI_MUSB_FL_HAS_SRAM, &glue->flags))
 290                 sunxi_sram_release(musb->controller->parent);
 291         return ret;
 292 }
 293
 294 static int sunxi_musb_exit(struct musb *musb)
 295 {
 296         struct sunxi_glue *glue = dev_get_drvdata(musb->controller->parent);
 297
 298         pm_runtime_put(musb->controller);
 299
 300         cancel_work_sync(&glue->work);
 301         if (test_bit(SUNXI_MUSB_FL_PHY_ON, &glue->flags))
 302                 phy_power_off(glue->phy);
 303
 304         phy_exit(glue->phy);
 305
 306         extcon_unregister_notifier(glue->extcon, EXTCON_USB_HOST,
 307                                    &glue->host_nb);
 308
 309         if (test_bit(SUNXI_MUSB_FL_HAS_RESET, &glue->flags))
 310                 reset_control_assert(glue->rst);
 311
 312         clk_disable_unprepare(glue->clk);
 313         if (test_bit(SUNXI_MUSB_FL_HAS_SRAM, &glue->flags))
 314                 sunxi_sram_release(musb->controller->parent);
 315
 316         devm_usb_put_phy(glue->dev, glue->xceiv);
 317
 318         return 0;
 319 }
 320
 321 static void sunxi_musb_enable(struct musb *musb)
 322 {
 323         struct sunxi_glue *glue = dev_get_drvdata(musb->controller->parent);
 324
 325         glue->musb = musb;
 326
 327         /* musb_core does not call us in a balanced manner */
 328         if (test_and_set_bit(SUNXI_MUSB_FL_ENABLED, &glue->flags))
 329                 return;
 330
 331         schedule_work(&glue->work);
 332 }
 333
 334 static void sunxi_musb_disable(struct musb *musb)
 335 {
 336         struct sunxi_glue *glue = dev_get_drvdata(musb->controller->parent);
 337
 338         clear_bit(SUNXI_MUSB_FL_ENABLED, &glue->flags);
 339 }
 340
 341 static struct dma_controller *
 342 sunxi_musb_dma_controller_create(struct musb *musb, void __iomem *base)
 343 {
 344         return NULL;
 345 }
 346
 347 static void sunxi_musb_dma_controller_destroy(struct dma_controller *c)
 348 {
 349 }
 350
 351 static int sunxi_musb_set_mode(struct musb *musb, u8 mode)
 352 {
 353         struct sunxi_glue *glue = dev_get_drvdata(musb->controller->parent);
 354         enum phy_mode new_mode;
 355
 356         switch (mode) {
 357         case MUSB_HOST:
 358                 new_mode = PHY_MODE_USB_HOST;
 359                 break;
 360         case MUSB_PERIPHERAL:
 361                 new_mode = PHY_MODE_USB_DEVICE;
 362                 break;
 363         case MUSB_OTG:
 364                 new_mode = PHY_MODE_USB_OTG;
 365                 break;
 366         default:
 367                 dev_err(musb->controller->parent,
 368                         "Error requested mode not supported by this kernel\n");
 369                 return -EINVAL;
 370         }
 371
 372         if (glue->phy_mode == new_mode)
 373                 return 0;
 374
 375         if (musb->port_mode != MUSB_PORT_MODE_DUAL_ROLE) {
 376                 dev_err(musb->controller->parent,
 377                         "Error changing modes is only supported in dual role mode\n");
 378                 return -EINVAL;
 379         }
 380
 381         if (musb->port1_status & USB_PORT_STAT_ENABLE)
 382                 musb_root_disconnect(musb);
 383
 384         /*
 385          * phy_set_mode may sleep, and we're called with a spinlock held,
 386          * so let sunxi_musb_work deal with it.
 387          */
 388         glue->phy_mode = new_mode;
 389         set_bit(SUNXI_MUSB_FL_PHY_MODE_PEND, &glue->flags);
 390         schedule_work(&glue->work);
 391
 392         return 0;
 393 }
 394
 395 /*
 396  * sunxi musb register layout
 397  * 0x00 - 0x17  fifo regs, 1 long per fifo
 398  * 0x40 - 0x57  generic control regs (power - frame)
 399  * 0x80 - 0x8f  ep control regs (addressed through hw_ep->regs, indexed)
 400  * 0x90 - 0x97  fifo control regs (indexed)
 401  * 0x98 - 0x9f  multipoint / busctl regs (indexed)
 402  * 0xc0         configdata reg
 403  */
 404
 405 static u32 sunxi_musb_fifo_offset(u8 epnum)
 406 {
 407         return (epnum * 4);
 408 }
 409
 410 static u32 sunxi_musb_ep_offset(u8 epnum, u16 offset)
 411 {
 412         WARN_ONCE(offset != 0,
 413                   "sunxi_musb_ep_offset called with non 0 offset\n");
 414
 415         return 0x80; /* indexed, so ignore epnum */
 416 }
 417
 418 static u32 sunxi_musb_busctl_offset(u8 epnum, u16 offset)
 419 {
 420         return SUNXI_MUSB_TXFUNCADDR + offset;
 421 }
 422
 423 static u8 sunxi_musb_readb(const void __iomem *addr, unsigned offset)
 424 {
 425         struct sunxi_glue *glue;
 426
 427         if (addr == sunxi_musb->mregs) {
 428                 /* generic control or fifo control reg access */
 429                 switch (offset) {
 430                 case MUSB_FADDR:
 431                         return readb(addr + SUNXI_MUSB_FADDR);
 432                 case MUSB_POWER:
 433                         return readb(addr + SUNXI_MUSB_POWER);
 434                 case MUSB_INTRUSB:
 435                         return readb(addr + SUNXI_MUSB_INTRUSB);
 436                 case MUSB_INTRUSBE:
 437                         return readb(addr + SUNXI_MUSB_INTRUSBE);
 438                 case MUSB_INDEX:
 439                         return readb(addr + SUNXI_MUSB_INDEX);
 440                 case MUSB_TESTMODE:
 441                         return 0; /* No testmode on sunxi */
 442                 case MUSB_DEVCTL:
 443                         return readb(addr + SUNXI_MUSB_DEVCTL);
 444                 case MUSB_TXFIFOSZ:
 445                         return readb(addr + SUNXI_MUSB_TXFIFOSZ);
 446                 case MUSB_RXFIFOSZ:
 447                         return readb(addr + SUNXI_MUSB_RXFIFOSZ);
 448                 case MUSB_CONFIGDATA + 0x10: /* See musb_read_configdata() */
 449                         glue = dev_get_drvdata(sunxi_musb->controller->parent);
 450                         /* A33 saves a reg, and we get to hardcode this */
 451                         if (test_bit(SUNXI_MUSB_FL_NO_CONFIGDATA,
 452                                      &glue->flags))
 453                                 return 0xde;
 454
 455                         return readb(addr + SUNXI_MUSB_CONFIGDATA);
 456                 /* Offset for these is fixed by sunxi_musb_busctl_offset() */
 457                 case SUNXI_MUSB_TXFUNCADDR:
 458                 case SUNXI_MUSB_TXHUBADDR:
 459                 case SUNXI_MUSB_TXHUBPORT:
 460                 case SUNXI_MUSB_RXFUNCADDR:
 461                 case SUNXI_MUSB_RXHUBADDR:
 462                 case SUNXI_MUSB_RXHUBPORT:
 463                         /* multipoint / busctl reg access */
 464                         return readb(addr + offset);
 465                 default:
 466                         dev_err(sunxi_musb->controller->parent,
 467                                 "Error unknown readb offset %u\n", offset);
 468                         return 0;
 469                 }
 470         } else if (addr == (sunxi_musb->mregs + 0x80)) {
 471                 /* ep control reg access */
 472                 /* sunxi has a 2 byte hole before the txtype register */
 473                 if (offset >= MUSB_TXTYPE)
 474                         offset += 2;
 475                 return readb(addr + offset);
 476         }
 477
 478         dev_err(sunxi_musb->controller->parent,
 479                 "Error unknown readb at 0x%x bytes offset\n",
 480                 (int)(addr - sunxi_musb->mregs));
 481         return 0;
 482 }
 483
 484 static void sunxi_musb_writeb(void __iomem *addr, unsigned offset, u8 data)
 485 {
 486         if (addr == sunxi_musb->mregs) {
 487                 /* generic control or fifo control reg access */
 488                 switch (offset) {
 489                 case MUSB_FADDR:
 490                         return writeb(data, addr + SUNXI_MUSB_FADDR);
 491                 case MUSB_POWER:
 492                         return writeb(data, addr + SUNXI_MUSB_POWER);
 493                 case MUSB_INTRUSB:
 494                         return writeb(data, addr + SUNXI_MUSB_INTRUSB);
 495                 case MUSB_INTRUSBE:
 496                         return writeb(data, addr + SUNXI_MUSB_INTRUSBE);
 497                 case MUSB_INDEX:
 498                         return writeb(data, addr + SUNXI_MUSB_INDEX);
 499                 case MUSB_TESTMODE:
 500                         if (data)
 501                                 dev_warn(sunxi_musb->controller->parent,
 502                                         "sunxi-musb does not have testmode\n");
 503                         return;
 504                 case MUSB_DEVCTL:
 505                         return writeb(data, addr + SUNXI_MUSB_DEVCTL);
 506                 case MUSB_TXFIFOSZ:
 507                         return writeb(data, addr + SUNXI_MUSB_TXFIFOSZ);
 508                 case MUSB_RXFIFOSZ:
 509                         return writeb(data, addr + SUNXI_MUSB_RXFIFOSZ);
 510                 /* Offset for these is fixed by sunxi_musb_busctl_offset() */
 511                 case SUNXI_MUSB_TXFUNCADDR:
 512                 case SUNXI_MUSB_TXHUBADDR:
 513                 case SUNXI_MUSB_TXHUBPORT:
 514                 case SUNXI_MUSB_RXFUNCADDR:
 515                 case SUNXI_MUSB_RXHUBADDR:
 516                 case SUNXI_MUSB_RXHUBPORT:
 517                         /* multipoint / busctl reg access */
 518                         return writeb(data, addr + offset);
 519                 default:
 520                         dev_err(sunxi_musb->controller->parent,
 521                                 "Error unknown writeb offset %u\n", offset);
 522                         return;
 523                 }
 524         } else if (addr == (sunxi_musb->mregs + 0x80)) {
 525                 /* ep control reg access */
 526                 if (offset >= MUSB_TXTYPE)
 527                         offset += 2;
 528                 return writeb(data, addr + offset);
 529         }
 530
 531         dev_err(sunxi_musb->controller->parent,
 532                 "Error unknown writeb at 0x%x bytes offset\n",
 533                 (int)(addr - sunxi_musb->mregs));
 534 }
 535
 536 static u16 sunxi_musb_readw(const void __iomem *addr, unsigned offset)
 537 {
 538         if (addr == sunxi_musb->mregs) {
 539                 /* generic control or fifo control reg access */
 540                 switch (offset) {
 541                 case MUSB_INTRTX:
 542                         return readw(addr + SUNXI_MUSB_INTRTX);
 543                 case MUSB_INTRRX:
 544                         return readw(addr + SUNXI_MUSB_INTRRX);
 545                 case MUSB_INTRTXE:
 546                         return readw(addr + SUNXI_MUSB_INTRTXE);
 547                 case MUSB_INTRRXE:
 548                         return readw(addr + SUNXI_MUSB_INTRRXE);
 549                 case MUSB_FRAME:
 550                         return readw(addr + SUNXI_MUSB_FRAME);
 551                 case MUSB_TXFIFOADD:
 552                         return readw(addr + SUNXI_MUSB_TXFIFOADD);
 553                 case MUSB_RXFIFOADD:
 554                         return readw(addr + SUNXI_MUSB_RXFIFOADD);
 555                 case MUSB_HWVERS:
 556                         return 0; /* sunxi musb version is not known */
 557                 default:
 558                         dev_err(sunxi_musb->controller->parent,
 559                                 "Error unknown readw offset %u\n", offset);
 560                         return 0;
 561                 }
 562         } else if (addr == (sunxi_musb->mregs + 0x80)) {
 563                 /* ep control reg access */
 564                 return readw(addr + offset);
 565         }
 566
 567         dev_err(sunxi_musb->controller->parent,
 568                 "Error unknown readw at 0x%x bytes offset\n",
 569                 (int)(addr - sunxi_musb->mregs));
 570         return 0;
 571 }
 572
 573 static void sunxi_musb_writew(void __iomem *addr, unsigned offset, u16 data)
 574 {
 575         if (addr == sunxi_musb->mregs) {
 576                 /* generic control or fifo control reg access */
 577                 switch (offset) {
 578                 case MUSB_INTRTX:
 579                         return writew(data, addr + SUNXI_MUSB_INTRTX);
 580                 case MUSB_INTRRX:
 581                         return writew(data, addr + SUNXI_MUSB_INTRRX);
 582                 case MUSB_INTRTXE:
 583                         return writew(data, addr + SUNXI_MUSB_INTRTXE);
 584                 case MUSB_INTRRXE:
 585                         return writew(data, addr + SUNXI_MUSB_INTRRXE);
 586                 case MUSB_FRAME:
 587                         return writew(data, addr + SUNXI_MUSB_FRAME);
 588                 case MUSB_TXFIFOADD:
 589                         return writew(data, addr + SUNXI_MUSB_TXFIFOADD);
 590                 case MUSB_RXFIFOADD:
 591                         return writew(data, addr + SUNXI_MUSB_RXFIFOADD);
 592                 default:
 593                         dev_err(sunxi_musb->controller->parent,
 594                                 "Error unknown writew offset %u\n", offset);
 595                         return;
 596                 }
 597         } else if (addr == (sunxi_musb->mregs + 0x80)) {
 598                 /* ep control reg access */
 599                 return writew(data, addr + offset);
 600         }
 601
 602         dev_err(sunxi_musb->controller->parent,
 603                 "Error unknown writew at 0x%x bytes offset\n",
 604                 (int)(addr - sunxi_musb->mregs));
 605 }
 606
 607 static const struct musb_platform_ops sunxi_musb_ops = {
 608         .quirks         = MUSB_INDEXED_EP,
 609         .init           = sunxi_musb_init,
 610         .exit           = sunxi_musb_exit,
 611         .enable         = sunxi_musb_enable,
 612         .disable        = sunxi_musb_disable,
 613         .fifo_offset    = sunxi_musb_fifo_offset,
 614         .ep_offset      = sunxi_musb_ep_offset,
 615         .busctl_offset  = sunxi_musb_busctl_offset,
 616         .readb          = sunxi_musb_readb,
 617         .writeb         = sunxi_musb_writeb,
 618         .readw          = sunxi_musb_readw,
 619         .writew         = sunxi_musb_writew,
 620         .dma_init       = sunxi_musb_dma_controller_create,
 621         .dma_exit       = sunxi_musb_dma_controller_destroy,
 622         .set_mode       = sunxi_musb_set_mode,
 623         .set_vbus       = sunxi_musb_set_vbus,
 624         .pre_root_reset_end = sunxi_musb_pre_root_reset_end,
 625         .post_root_reset_end = sunxi_musb_post_root_reset_end,
 626 };
 627
 628 /* Allwinner OTG supports up to 5 endpoints */
 629 #define SUNXI_MUSB_MAX_EP_NUM   6
 630 #define SUNXI_MUSB_RAM_BITS     11
 631
 632 static struct musb_fifo_cfg sunxi_musb_mode_cfg[] = {
 633         MUSB_EP_FIFO_SINGLE(1, FIFO_TX, 512),
 634         MUSB_EP_FIFO_SINGLE(1, FIFO_RX, 512),
 635         MUSB_EP_FIFO_SINGLE(2, FIFO_TX, 512),
 636         MUSB_EP_FIFO_SINGLE(2, FIFO_RX, 512),
 637         MUSB_EP_FIFO_SINGLE(3, FIFO_TX, 512),
 638         MUSB_EP_FIFO_SINGLE(3, FIFO_RX, 512),
 639         MUSB_EP_FIFO_SINGLE(4, FIFO_TX, 512),
 640         MUSB_EP_FIFO_SINGLE(4, FIFO_RX, 512),
 641         MUSB_EP_FIFO_SINGLE(5, FIFO_TX, 512),
 642         MUSB_EP_FIFO_SINGLE(5, FIFO_RX, 512),
 643 };
 644
 645 static struct musb_hdrc_config sunxi_musb_hdrc_config = {
 646         .fifo_cfg       = sunxi_musb_mode_cfg,
 647         .fifo_cfg_size  = ARRAY_SIZE(sunxi_musb_mode_cfg),
 648         .multipoint     = true,
 649         .dyn_fifo       = true,
 650         .soft_con       = true,
 651         .num_eps        = SUNXI_MUSB_MAX_EP_NUM,
 652         .ram_bits       = SUNXI_MUSB_RAM_BITS,
 653         .dma            = 0,
 654 };
 655
 656 static int sunxi_musb_probe(struct platform_device *pdev)
 657 {
 658         struct musb_hdrc_platform_data  pdata;
 659         struct platform_device_info     pinfo;
 660         struct sunxi_glue               *glue;
 661         struct device_node              *np = pdev->dev.of_node;
 662         int ret;
 663
 664         if (!np) {
 665                 dev_err(&pdev->dev, "Error no device tree node found\n");
 666                 return -EINVAL;
 667         }
 668
 669         glue = devm_kzalloc(&pdev->dev, sizeof(*glue), GFP_KERNEL);
 670         if (!glue)
 671                 return -ENOMEM;
 672
 673         memset(&pdata, 0, sizeof(pdata));
 674         switch (usb_get_dr_mode(&pdev->dev)) {
 675 #if defined CONFIG_USB_MUSB_DUAL_ROLE || defined CONFIG_USB_MUSB_HOST
 676         case USB_DR_MODE_HOST:
 677                 pdata.mode = MUSB_PORT_MODE_HOST;
 678                 glue->phy_mode = PHY_MODE_USB_HOST;
 679                 break;
 680 #endif
 681 #if defined CONFIG_USB_MUSB_DUAL_ROLE || defined CONFIG_USB_MUSB_GADGET
 682         case USB_DR_MODE_PERIPHERAL:
 683                 pdata.mode = MUSB_PORT_MODE_GADGET;
 684                 glue->phy_mode = PHY_MODE_USB_DEVICE;
 685                 break;
 686 #endif
 687 #ifdef CONFIG_USB_MUSB_DUAL_ROLE
 688         case USB_DR_MODE_OTG:
 689                 pdata.mode = MUSB_PORT_MODE_DUAL_ROLE;
 690                 glue->phy_mode = PHY_MODE_USB_OTG;
 691                 break;
 692 #endif
 693         default:
 694                 dev_err(&pdev->dev, "Invalid or missing 'dr_mode' property\n");
 695                 return -EINVAL;
 696         }
 697         pdata.platform_ops      = &sunxi_musb_ops;
 698         pdata.config            = &sunxi_musb_hdrc_config;
 699
 700         glue->dev = &pdev->dev;
 701         INIT_WORK(&glue->work, sunxi_musb_work);
 702         glue->host_nb.notifier_call = sunxi_musb_host_notifier;
 703
 704         if (of_device_is_compatible(np, "allwinner,sun4i-a10-musb"))
 705                 set_bit(SUNXI_MUSB_FL_HAS_SRAM, &glue->flags);
 706
 707         if (of_device_is_compatible(np, "allwinner,sun6i-a31-musb"))
 708                 set_bit(SUNXI_MUSB_FL_HAS_RESET, &glue->flags);
 709
 710         if (of_device_is_compatible(np, "allwinner,sun8i-a33-musb")) {
 711                 set_bit(SUNXI_MUSB_FL_HAS_RESET, &glue->flags);
 712                 set_bit(SUNXI_MUSB_FL_NO_CONFIGDATA, &glue->flags);
 713         }
 714
 715         glue->clk = devm_clk_get(&pdev->dev, NULL);
 716         if (IS_ERR(glue->clk)) {
 717                 dev_err(&pdev->dev, "Error getting clock: %ld\n",
 718                         PTR_ERR(glue->clk));
 719                 return PTR_ERR(glue->clk);
 720         }
 721
 722         if (test_bit(SUNXI_MUSB_FL_HAS_RESET, &glue->flags)) {
 723                 glue->rst = devm_reset_control_get(&pdev->dev, NULL);
 724                 if (IS_ERR(glue->rst)) {
 725                         if (PTR_ERR(glue->rst) == -EPROBE_DEFER)
 726                                 return -EPROBE_DEFER;
 727                         dev_err(&pdev->dev, "Error getting reset %ld\n",
 728                                 PTR_ERR(glue->rst));
 729                         return PTR_ERR(glue->rst);
 730                 }
 731         }
 732
 733         glue->extcon = extcon_get_edev_by_phandle(&pdev->dev, 0);
 734         if (IS_ERR(glue->extcon)) {
 735                 if (PTR_ERR(glue->extcon) == -EPROBE_DEFER)
 736                         return -EPROBE_DEFER;
 737                 dev_err(&pdev->dev, "Invalid or missing extcon\n");
 738                 return PTR_ERR(glue->extcon);
 739         }
 740
 741         glue->phy = devm_phy_get(&pdev->dev, "usb");
 742         if (IS_ERR(glue->phy)) {
 743                 if (PTR_ERR(glue->phy) == -EPROBE_DEFER)
 744                         return -EPROBE_DEFER;
 745                 dev_err(&pdev->dev, "Error getting phy %ld\n",
 746                         PTR_ERR(glue->phy));
 747                 return PTR_ERR(glue->phy);
 748         }
 749
 750         glue->usb_phy = usb_phy_generic_register();
 751         if (IS_ERR(glue->usb_phy)) {
 752                 dev_err(&pdev->dev, "Error registering usb-phy %ld\n",
 753                         PTR_ERR(glue->usb_phy));
 754                 return PTR_ERR(glue->usb_phy);
 755         }
 756
 757         glue->xceiv = devm_usb_get_phy(&pdev->dev, USB_PHY_TYPE_USB2);
 758         if (IS_ERR(glue->xceiv)) {
 759                 ret = PTR_ERR(glue->xceiv);
 760                 dev_err(&pdev->dev, "Error getting usb-phy %d\n", ret);
 761                 goto err_unregister_usb_phy;
 762         }
 763
 764         platform_set_drvdata(pdev, glue);
 765
 766         memset(&pinfo, 0, sizeof(pinfo));
 767         pinfo.name       = "musb-hdrc";
 768         pinfo.id        = PLATFORM_DEVID_AUTO;
 769         pinfo.parent    = &pdev->dev;
 770         pinfo.res       = pdev->resource;
 771         pinfo.num_res   = pdev->num_resources;
 772         pinfo.data      = &pdata;
 773         pinfo.size_data = sizeof(pdata);
 774
 775         glue->musb_pdev = platform_device_register_full(&pinfo);
 776         if (IS_ERR(glue->musb_pdev)) {
 777                 ret = PTR_ERR(glue->musb_pdev);
 778                 dev_err(&pdev->dev, "Error registering musb dev: %d\n", ret);
 779                 goto err_unregister_usb_phy;
 780         }
 781
 782         return 0;
 783
 784 err_unregister_usb_phy:
 785         usb_phy_generic_unregister(glue->usb_phy);
 786         return ret;
 787 }
 788
 789 static int sunxi_musb_remove(struct platform_device *pdev)
 790 {
 791         struct sunxi_glue *glue = platform_get_drvdata(pdev);
 792         struct platform_device *usb_phy = glue->usb_phy;
 793
 794         platform_device_unregister(glue->musb_pdev);
 795         usb_phy_generic_unregister(usb_phy);
 796
 797         return 0;
 798 }
 799
 800 static const struct of_device_id sunxi_musb_match[] = {
 801         { .compatible = "allwinner,sun4i-a10-musb", },
 802         { .compatible = "allwinner,sun6i-a31-musb", },
 803         { .compatible = "allwinner,sun8i-a33-musb", },
 804         {}
 805 };
 806 MODULE_DEVICE_TABLE(of, sunxi_musb_match);
 807
 808 static struct platform_driver sunxi_musb_driver = {
 809         .probe = sunxi_musb_probe,
 810         .remove = sunxi_musb_remove,
 811         .driver = {
 812                 .name = "musb-sunxi",
 813                 .of_match_table = sunxi_musb_match,
 814         },
 815 };
 816 module_platform_driver(sunxi_musb_driver);
 817
 818 MODULE_DESCRIPTION("Allwinner sunxi MUSB Glue Layer");
 819 MODULE_AUTHOR("Hans de Goede <hdegoede@redhat.com>");
 820 MODULE_LICENSE("GPL v2");