drivers/usb/musb/musb_gadget.c

   1 /*
   2  * MUSB OTG driver peripheral support
   3  *
   4  * Copyright 2005 Mentor Graphics Corporation
   5  * Copyright (C) 2005-2006 by Texas Instruments
   6  * Copyright (C) 2006-2007 Nokia Corporation
   7  * Copyright (C) 2009 MontaVista Software, Inc. <source@mvista.com>
   8  *
   9  * This program is free software; you can redistribute it and/or
  10  * modify it under the terms of the GNU General Public License
  11  * version 2 as published by the Free Software Foundation.
  12  *
  13  * This program is distributed in the hope that it will be useful, but
  14  * WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  16  * General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA
  21  * 02110-1301 USA
  22  *
  23  * THIS SOFTWARE IS PROVIDED "AS IS" AND ANY EXPRESS OR IMPLIED
  24  * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
  25  * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  26  * NO EVENT SHALL THE AUTHORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  27  * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  28  * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF
  29  * USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
  30  * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  31  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  32  * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  33  *
  34  */
  35
  36 #include <linux/kernel.h>
  37 #include <linux/list.h>
  38 #include <linux/timer.h>
  39 #include <linux/module.h>
  40 #include <linux/smp.h>
  41 #include <linux/spinlock.h>
  42 #include <linux/delay.h>
  43 #include <linux/dma-mapping.h>
  44 #include <linux/slab.h>
  45
  46 #include "musb_core.h"
  47 #include "musb_trace.h"
  48
  49
  50 /* ----------------------------------------------------------------------- */
  51
  52 #define is_buffer_mapped(req) (is_dma_capable() && \
  53                                         (req->map_state != UN_MAPPED))
  54
  55 /* Maps the buffer to dma  */
  56
  57 static inline void map_dma_buffer(struct musb_request *request,
  58                         struct musb *musb, struct musb_ep *musb_ep)
  59 {
  60         int compatible = true;
  61         struct dma_controller *dma = musb->dma_controller;
  62
  63         request->map_state = UN_MAPPED;
  64
  65         if (!is_dma_capable() || !musb_ep->dma)
  66                 return;
  67
  68         /* Check if DMA engine can handle this request.
  69          * DMA code must reject the USB request explicitly.
  70          * Default behaviour is to map the request.
  71          */
  72         if (dma->is_compatible)
  73                 compatible = dma->is_compatible(musb_ep->dma,
  74                                 musb_ep->packet_sz, request->request.buf,
  75                                 request->request.length);
  76         if (!compatible)
  77                 return;
  78
  79         if (request->request.dma == DMA_ADDR_INVALID) {
  80                 dma_addr_t dma_addr;
  81                 int ret;
  82
  83                 dma_addr = dma_map_single(
  84                                 musb->controller,
  85                                 request->request.buf,
  86                                 request->request.length,
  87                                 request->tx
  88                                         ? DMA_TO_DEVICE
  89                                         : DMA_FROM_DEVICE);
  90                 ret = dma_mapping_error(musb->controller, dma_addr);
  91                 if (ret)
  92                         return;
  93
  94                 request->request.dma = dma_addr;
  95                 request->map_state = MUSB_MAPPED;
  96         } else {
  97                 dma_sync_single_for_device(musb->controller,
  98                         request->request.dma,
  99                         request->request.length,
 100                         request->tx
 101                                 ? DMA_TO_DEVICE
 102                                 : DMA_FROM_DEVICE);
 103                 request->map_state = PRE_MAPPED;
 104         }
 105 }
 106
 107 /* Unmap the buffer from dma and maps it back to cpu */
 108 static inline void unmap_dma_buffer(struct musb_request *request,
 109                                 struct musb *musb)
 110 {
 111         struct musb_ep *musb_ep = request->ep;
 112
 113         if (!is_buffer_mapped(request) || !musb_ep->dma)
 114                 return;
 115
 116         if (request->request.dma == DMA_ADDR_INVALID) {
 117                 dev_vdbg(musb->controller,
 118                                 "not unmapping a never mapped buffer\n");
 119                 return;
 120         }
 121         if (request->map_state == MUSB_MAPPED) {
 122                 dma_unmap_single(musb->controller,
 123                         request->request.dma,
 124                         request->request.length,
 125                         request->tx
 126                                 ? DMA_TO_DEVICE
 127                                 : DMA_FROM_DEVICE);
 128                 request->request.dma = DMA_ADDR_INVALID;
 129         } else { /* PRE_MAPPED */
 130                 dma_sync_single_for_cpu(musb->controller,
 131                         request->request.dma,
 132                         request->request.length,
 133                         request->tx
 134                                 ? DMA_TO_DEVICE
 135                                 : DMA_FROM_DEVICE);
 136         }
 137         request->map_state = UN_MAPPED;
 138 }
 139
 140 /*
 141  * Immediately complete a request.
 142  *
 143  * @param request the request to complete
 144  * @param status the status to complete the request with
 145  * Context: controller locked, IRQs blocked.
 146  */
 147 void musb_g_giveback(
 148         struct musb_ep          *ep,
 149         struct usb_request      *request,
 150         int                     status)
 151 __releases(ep->musb->lock)
 152 __acquires(ep->musb->lock)
 153 {
 154         struct musb_request     *req;
 155         struct musb             *musb;
 156         int                     busy = ep->busy;
 157
 158         req = to_musb_request(request);
 159
 160         list_del(&req->list);
 161         if (req->request.status == -EINPROGRESS)
 162                 req->request.status = status;
 163         musb = req->musb;
 164
 165         ep->busy = 1;
 166         spin_unlock(&musb->lock);
 167
 168         if (!dma_mapping_error(&musb->g.dev, request->dma))
 169                 unmap_dma_buffer(req, musb);
 170
 171         trace_musb_req_gb(req);
 172         usb_gadget_giveback_request(&req->ep->end_point, &req->request);
 173         spin_lock(&musb->lock);
 174         ep->busy = busy;
 175 }
 176
 177 /* ----------------------------------------------------------------------- */
 178
 179 /*
 180  * Abort requests queued to an endpoint using the status. Synchronous.
 181  * caller locked controller and blocked irqs, and selected this ep.
 182  */
 183 static void nuke(struct musb_ep *ep, const int status)
 184 {
 185         struct musb             *musb = ep->musb;
 186         struct musb_request     *req = NULL;
 187         void __iomem *epio = ep->musb->endpoints[ep->current_epnum].regs;
 188
 189         ep->busy = 1;
 190
 191         if (is_dma_capable() && ep->dma) {
 192                 struct dma_controller   *c = ep->musb->dma_controller;
 193                 int value;
 194
 195                 if (ep->is_in) {
 196                         /*
 197                          * The programming guide says that we must not clear
 198                          * the DMAMODE bit before DMAENAB, so we only
 199                          * clear it in the second write...
 200                          */
 201                         musb_writew(epio, MUSB_TXCSR,
 202                                     MUSB_TXCSR_DMAMODE | MUSB_TXCSR_FLUSHFIFO);
 203                         musb_writew(epio, MUSB_TXCSR,
 204                                         0 | MUSB_TXCSR_FLUSHFIFO);
 205                 } else {
 206                         musb_writew(epio, MUSB_RXCSR,
 207                                         0 | MUSB_RXCSR_FLUSHFIFO);
 208                         musb_writew(epio, MUSB_RXCSR,
 209                                         0 | MUSB_RXCSR_FLUSHFIFO);
 210                 }
 211
 212                 value = c->channel_abort(ep->dma);
 213                 musb_dbg(musb, "%s: abort DMA --> %d", ep->name, value);
 214                 c->channel_release(ep->dma);
 215                 ep->dma = NULL;
 216         }
 217
 218         while (!list_empty(&ep->req_list)) {
 219                 req = list_first_entry(&ep->req_list, struct musb_request, list);
 220                 musb_g_giveback(ep, &req->request, status);
 221         }
 222 }
 223
 224 /* ----------------------------------------------------------------------- */
 225
 226 /* Data transfers - pure PIO, pure DMA, or mixed mode */
 227
 228 /*
 229  * This assumes the separate CPPI engine is responding to DMA requests
 230  * from the usb core ... sequenced a bit differently from mentor dma.
 231  */
 232
 233 static inline int max_ep_writesize(struct musb *musb, struct musb_ep *ep)
 234 {
 235         if (can_bulk_split(musb, ep->type))
 236                 return ep->hw_ep->max_packet_sz_tx;
 237         else
 238                 return ep->packet_sz;
 239 }
 240
 241 /*
 242  * An endpoint is transmitting data. This can be called either from
 243  * the IRQ routine or from ep.queue() to kickstart a request on an
 244  * endpoint.
 245  *
 246  * Context: controller locked, IRQs blocked, endpoint selected
 247  */
 248 static void txstate(struct musb *musb, struct musb_request *req)
 249 {
 250         u8                      epnum = req->epnum;
 251         struct musb_ep          *musb_ep;
 252         void __iomem            *epio = musb->endpoints[epnum].regs;
 253         struct usb_request      *request;
 254         u16                     fifo_count = 0, csr;
 255         int                     use_dma = 0;
 256
 257         musb_ep = req->ep;
 258
 259         /* Check if EP is disabled */
 260         if (!musb_ep->desc) {
 261                 musb_dbg(musb, "ep:%s disabled - ignore request",
 262                                                 musb_ep->end_point.name);
 263                 return;
 264         }
 265
 266         /* we shouldn't get here while DMA is active ... but we do ... */
 267         if (dma_channel_status(musb_ep->dma) == MUSB_DMA_STATUS_BUSY) {
 268                 musb_dbg(musb, "dma pending...");
 269                 return;
 270         }
 271
 272         /* read TXCSR before */
 273         csr = musb_readw(epio, MUSB_TXCSR);
 274
 275         request = &req->request;
 276         fifo_count = min(max_ep_writesize(musb, musb_ep),
 277                         (int)(request->length - request->actual));
 278
 279         if (csr & MUSB_TXCSR_TXPKTRDY) {
 280                 musb_dbg(musb, "%s old packet still ready , txcsr %03x",
 281                                 musb_ep->end_point.name, csr);
 282                 return;
 283         }
 284
 285         if (csr & MUSB_TXCSR_P_SENDSTALL) {
 286                 musb_dbg(musb, "%s stalling, txcsr %03x",
 287                                 musb_ep->end_point.name, csr);
 288                 return;
 289         }
 290
 291         musb_dbg(musb, "hw_ep%d, maxpacket %d, fifo count %d, txcsr %03x",
 292                         epnum, musb_ep->packet_sz, fifo_count,
 293                         csr);
 294
 295 #ifndef CONFIG_MUSB_PIO_ONLY
 296         if (is_buffer_mapped(req)) {
 297                 struct dma_controller   *c = musb->dma_controller;
 298                 size_t request_size;
 299
 300                 /* setup DMA, then program endpoint CSR */
 301                 request_size = min_t(size_t, request->length - request->actual,
 302                                         musb_ep->dma->max_len);
 303
 304                 use_dma = (request->dma != DMA_ADDR_INVALID && request_size);
 305
 306                 /* MUSB_TXCSR_P_ISO is still set correctly */
 307
 308                 if (musb_dma_inventra(musb) || musb_dma_ux500(musb)) {
 309                         if (request_size < musb_ep->packet_sz)
 310                                 musb_ep->dma->desired_mode = 0;
 311                         else
 312                                 musb_ep->dma->desired_mode = 1;
 313
 314                         use_dma = use_dma && c->channel_program(
 315                                         musb_ep->dma, musb_ep->packet_sz,
 316                                         musb_ep->dma->desired_mode,
 317                                         request->dma + request->actual, request_size);
 318                         if (use_dma) {
 319                                 if (musb_ep->dma->desired_mode == 0) {
 320                                         /*
 321                                          * We must not clear the DMAMODE bit
 322                                          * before the DMAENAB bit -- and the
 323                                          * latter doesn't always get cleared
 324                                          * before we get here...
 325                                          */
 326                                         csr &= ~(MUSB_TXCSR_AUTOSET
 327                                                 | MUSB_TXCSR_DMAENAB);
 328                                         musb_writew(epio, MUSB_TXCSR, csr
 329                                                 | MUSB_TXCSR_P_WZC_BITS);
 330                                         csr &= ~MUSB_TXCSR_DMAMODE;
 331                                         csr |= (MUSB_TXCSR_DMAENAB |
 332                                                         MUSB_TXCSR_MODE);
 333                                         /* against programming guide */
 334                                 } else {
 335                                         csr |= (MUSB_TXCSR_DMAENAB
 336                                                         | MUSB_TXCSR_DMAMODE
 337                                                         | MUSB_TXCSR_MODE);
 338                                         /*
 339                                          * Enable Autoset according to table
 340                                          * below
 341                                          * bulk_split hb_mult   Autoset_Enable
 342                                          *      0       0       Yes(Normal)
 343                                          *      0       >0      No(High BW ISO)
 344                                          *      1       0       Yes(HS bulk)
 345                                          *      1       >0      Yes(FS bulk)
 346                                          */
 347                                         if (!musb_ep->hb_mult ||
 348                                             can_bulk_split(musb,
 349                                                            musb_ep->type))
 350                                                 csr |= MUSB_TXCSR_AUTOSET;
 351                                 }
 352                                 csr &= ~MUSB_TXCSR_P_UNDERRUN;
 353
 354                                 musb_writew(epio, MUSB_TXCSR, csr);
 355                         }
 356                 }
 357
 358                 if (is_cppi_enabled(musb)) {
 359                         /* program endpoint CSR first, then setup DMA */
 360                         csr &= ~(MUSB_TXCSR_P_UNDERRUN | MUSB_TXCSR_TXPKTRDY);
 361                         csr |= MUSB_TXCSR_DMAENAB | MUSB_TXCSR_DMAMODE |
 362                                 MUSB_TXCSR_MODE;
 363                         musb_writew(epio, MUSB_TXCSR, (MUSB_TXCSR_P_WZC_BITS &
 364                                                 ~MUSB_TXCSR_P_UNDERRUN) | csr);
 365
 366                         /* ensure writebuffer is empty */
 367                         csr = musb_readw(epio, MUSB_TXCSR);
 368
 369                         /*
 370                          * NOTE host side sets DMAENAB later than this; both are
 371                          * OK since the transfer dma glue (between CPPI and
 372                          * Mentor fifos) just tells CPPI it could start. Data
 373                          * only moves to the USB TX fifo when both fifos are
 374                          * ready.
 375                          */
 376                         /*
 377                          * "mode" is irrelevant here; handle terminating ZLPs
 378                          * like PIO does, since the hardware RNDIS mode seems
 379                          * unreliable except for the
 380                          * last-packet-is-already-short case.
 381                          */
 382                         use_dma = use_dma && c->channel_program(
 383                                         musb_ep->dma, musb_ep->packet_sz,
 384                                         0,
 385                                         request->dma + request->actual,
 386                                         request_size);
 387                         if (!use_dma) {
 388                                 c->channel_release(musb_ep->dma);
 389                                 musb_ep->dma = NULL;
 390                                 csr &= ~MUSB_TXCSR_DMAENAB;
 391                                 musb_writew(epio, MUSB_TXCSR, csr);
 392                                 /* invariant: prequest->buf is non-null */
 393                         }
 394                 } else if (tusb_dma_omap(musb))
 395                         use_dma = use_dma && c->channel_program(
 396                                         musb_ep->dma, musb_ep->packet_sz,
 397                                         request->zero,
 398                                         request->dma + request->actual,
 399                                         request_size);
 400         }
 401 #endif
 402
 403         if (!use_dma) {
 404                 /*
 405                  * Unmap the dma buffer back to cpu if dma channel
 406                  * programming fails
 407                  */
 408                 unmap_dma_buffer(req, musb);
 409
 410                 musb_write_fifo(musb_ep->hw_ep, fifo_count,
 411                                 (u8 *) (request->buf + request->actual));
 412                 request->actual += fifo_count;
 413                 csr |= MUSB_TXCSR_TXPKTRDY;
 414                 csr &= ~MUSB_TXCSR_P_UNDERRUN;
 415                 musb_writew(epio, MUSB_TXCSR, csr);
 416         }
 417
 418         /* host may already have the data when this message shows... */
 419         musb_dbg(musb, "%s TX/IN %s len %d/%d, txcsr %04x, fifo %d/%d",
 420                         musb_ep->end_point.name, use_dma ? "dma" : "pio",
 421                         request->actual, request->length,
 422                         musb_readw(epio, MUSB_TXCSR),
 423                         fifo_count,
 424                         musb_readw(epio, MUSB_TXMAXP));
 425 }
 426
 427 /*
 428  * FIFO state update (e.g. data ready).
 429  * Called from IRQ,  with controller locked.
 430  */
 431 void musb_g_tx(struct musb *musb, u8 epnum)
 432 {
 433         u16                     csr;
 434         struct musb_request     *req;
 435         struct usb_request      *request;
 436         u8 __iomem              *mbase = musb->mregs;
 437         struct musb_ep          *musb_ep = &musb->endpoints[epnum].ep_in;
 438         void __iomem            *epio = musb->endpoints[epnum].regs;
 439         struct dma_channel      *dma;
 440
 441         musb_ep_select(mbase, epnum);
 442         req = next_request(musb_ep);
 443         request = &req->request;
 444
 445         csr = musb_readw(epio, MUSB_TXCSR);
 446         musb_dbg(musb, "<== %s, txcsr %04x", musb_ep->end_point.name, csr);
 447
 448         dma = is_dma_capable() ? musb_ep->dma : NULL;
 449
 450         /*
 451          * REVISIT: for high bandwidth, MUSB_TXCSR_P_INCOMPTX
 452          * probably rates reporting as a host error.
 453          */
 454         if (csr & MUSB_TXCSR_P_SENTSTALL) {
 455                 csr |=  MUSB_TXCSR_P_WZC_BITS;
 456                 csr &= ~MUSB_TXCSR_P_SENTSTALL;
 457                 musb_writew(epio, MUSB_TXCSR, csr);
 458                 return;
 459         }
 460
 461         if (csr & MUSB_TXCSR_P_UNDERRUN) {
 462                 /* We NAKed, no big deal... little reason to care. */
 463                 csr |=   MUSB_TXCSR_P_WZC_BITS;
 464                 csr &= ~(MUSB_TXCSR_P_UNDERRUN | MUSB_TXCSR_TXPKTRDY);
 465                 musb_writew(epio, MUSB_TXCSR, csr);
 466                 dev_vdbg(musb->controller, "underrun on ep%d, req %p\n",
 467                                 epnum, request);
 468         }
 469
 470         if (dma_channel_status(dma) == MUSB_DMA_STATUS_BUSY) {
 471                 /*
 472                  * SHOULD NOT HAPPEN... has with CPPI though, after
 473                  * changing SENDSTALL (and other cases); harmless?
 474                  */
 475                 musb_dbg(musb, "%s dma still busy?", musb_ep->end_point.name);
 476                 return;
 477         }
 478
 479         if (request) {
 480
 481                 trace_musb_req_tx(req);
 482
 483                 if (dma && (csr & MUSB_TXCSR_DMAENAB)) {
 484                         csr |= MUSB_TXCSR_P_WZC_BITS;
 485                         csr &= ~(MUSB_TXCSR_DMAENAB | MUSB_TXCSR_P_UNDERRUN |
 486                                  MUSB_TXCSR_TXPKTRDY | MUSB_TXCSR_AUTOSET);
 487                         musb_writew(epio, MUSB_TXCSR, csr);
 488                         /* Ensure writebuffer is empty. */
 489                         csr = musb_readw(epio, MUSB_TXCSR);
 490                         request->actual += musb_ep->dma->actual_len;
 491                         musb_dbg(musb, "TXCSR%d %04x, DMA off, len %zu, req %p",
 492                                 epnum, csr, musb_ep->dma->actual_len, request);
 493                 }
 494
 495                 /*
 496                  * First, maybe a terminating short packet. Some DMA
 497                  * engines might handle this by themselves.
 498                  */
 499                 if ((request->zero && request->length)
 500                         && (request->length % musb_ep->packet_sz == 0)
 501                         && (request->actual == request->length)) {
 502
 503                         /*
 504                          * On DMA completion, FIFO may not be
 505                          * available yet...
 506                          */
 507                         if (csr & MUSB_TXCSR_TXPKTRDY)
 508                                 return;
 509
 510                         musb_writew(epio, MUSB_TXCSR, MUSB_TXCSR_MODE
 511                                         | MUSB_TXCSR_TXPKTRDY);
 512                         request->zero = 0;
 513                 }
 514
 515                 if (request->actual == request->length) {
 516                         musb_g_giveback(musb_ep, request, 0);
 517                         /*
 518                          * In the giveback function the MUSB lock is
 519                          * released and acquired after sometime. During
 520                          * this time period the INDEX register could get
 521                          * changed by the gadget_queue function especially
 522                          * on SMP systems. Reselect the INDEX to be sure
 523                          * we are reading/modifying the right registers
 524                          */
 525                         musb_ep_select(mbase, epnum);
 526                         req = musb_ep->desc ? next_request(musb_ep) : NULL;
 527                         if (!req) {
 528                                 musb_dbg(musb, "%s idle now",
 529                                         musb_ep->end_point.name);
 530                                 return;
 531                         }
 532                 }
 533
 534                 txstate(musb, req);
 535         }
 536 }
 537
 538 /* ------------------------------------------------------------ */
 539
 540 /*
 541  * Context: controller locked, IRQs blocked, endpoint selected
 542  */
 543 static void rxstate(struct musb *musb, struct musb_request *req)
 544 {
 545         const u8                epnum = req->epnum;
 546         struct usb_request      *request = &req->request;
 547         struct musb_ep          *musb_ep;
 548         void __iomem            *epio = musb->endpoints[epnum].regs;
 549         unsigned                len = 0;
 550         u16                     fifo_count;
 551         u16                     csr = musb_readw(epio, MUSB_RXCSR);
 552         struct musb_hw_ep       *hw_ep = &musb->endpoints[epnum];
 553         u8                      use_mode_1;
 554
 555         if (hw_ep->is_shared_fifo)
 556                 musb_ep = &hw_ep->ep_in;
 557         else
 558                 musb_ep = &hw_ep->ep_out;
 559
 560         fifo_count = musb_ep->packet_sz;
 561
 562         /* Check if EP is disabled */
 563         if (!musb_ep->desc) {
 564                 musb_dbg(musb, "ep:%s disabled - ignore request",
 565                                                 musb_ep->end_point.name);
 566                 return;
 567         }
 568
 569         /* We shouldn't get here while DMA is active, but we do... */
 570         if (dma_channel_status(musb_ep->dma) == MUSB_DMA_STATUS_BUSY) {
 571                 musb_dbg(musb, "DMA pending...");
 572                 return;
 573         }
 574
 575         if (csr & MUSB_RXCSR_P_SENDSTALL) {
 576                 musb_dbg(musb, "%s stalling, RXCSR %04x",
 577                     musb_ep->end_point.name, csr);
 578                 return;
 579         }
 580
 581         if (is_cppi_enabled(musb) && is_buffer_mapped(req)) {
 582                 struct dma_controller   *c = musb->dma_controller;
 583                 struct dma_channel      *channel = musb_ep->dma;
 584
 585                 /* NOTE:  CPPI won't actually stop advancing the DMA
 586                  * queue after short packet transfers, so this is almost
 587                  * always going to run as IRQ-per-packet DMA so that
 588                  * faults will be handled correctly.
 589                  */
 590                 if (c->channel_program(channel,
 591                                 musb_ep->packet_sz,
 592                                 !request->short_not_ok,
 593                                 request->dma + request->actual,
 594                                 request->length - request->actual)) {
 595
 596                         /* make sure that if an rxpkt arrived after the irq,
 597                          * the cppi engine will be ready to take it as soon
 598                          * as DMA is enabled
 599                          */
 600                         csr &= ~(MUSB_RXCSR_AUTOCLEAR
 601                                         | MUSB_RXCSR_DMAMODE);
 602                         csr |= MUSB_RXCSR_DMAENAB | MUSB_RXCSR_P_WZC_BITS;
 603                         musb_writew(epio, MUSB_RXCSR, csr);
 604                         return;
 605                 }
 606         }
 607
 608         if (csr & MUSB_RXCSR_RXPKTRDY) {
 609                 fifo_count = musb_readw(epio, MUSB_RXCOUNT);
 610
 611                 /*
 612                  * Enable Mode 1 on RX transfers only when short_not_ok flag
 613                  * is set. Currently short_not_ok flag is set only from
 614                  * file_storage and f_mass_storage drivers
 615                  */
 616
 617                 if (request->short_not_ok && fifo_count == musb_ep->packet_sz)
 618                         use_mode_1 = 1;
 619                 else
 620                         use_mode_1 = 0;
 621
 622                 if (request->actual < request->length) {
 623                         if (!is_buffer_mapped(req))
 624                                 goto buffer_aint_mapped;
 625
 626                         if (musb_dma_inventra(musb)) {
 627                                 struct dma_controller   *c;
 628                                 struct dma_channel      *channel;
 629                                 int                     use_dma = 0;
 630                                 unsigned int transfer_size;
 631
 632                                 c = musb->dma_controller;
 633                                 channel = musb_ep->dma;
 634
 635         /* We use DMA Req mode 0 in rx_csr, and DMA controller operates in
 636          * mode 0 only. So we do not get endpoint interrupts due to DMA
 637          * completion. We only get interrupts from DMA controller.
 638          *
 639          * We could operate in DMA mode 1 if we knew the size of the tranfer
 640          * in advance. For mass storage class, request->length = what the host
 641          * sends, so that'd work.  But for pretty much everything else,
 642          * request->length is routinely more than what the host sends. For
 643          * most these gadgets, end of is signified either by a short packet,
 644          * or filling the last byte of the buffer.  (Sending extra data in
 645          * that last pckate should trigger an overflow fault.)  But in mode 1,
 646          * we don't get DMA completion interrupt for short packets.
 647          *
 648          * Theoretically, we could enable DMAReq irq (MUSB_RXCSR_DMAMODE = 1),
 649          * to get endpoint interrupt on every DMA req, but that didn't seem
 650          * to work reliably.
 651          *
 652          * REVISIT an updated g_file_storage can set req->short_not_ok, which
 653          * then becomes usable as a runtime "use mode 1" hint...
 654          */
 655
 656                                 /* Experimental: Mode1 works with mass storage use cases */
 657                                 if (use_mode_1) {
 658                                         csr |= MUSB_RXCSR_AUTOCLEAR;
 659                                         musb_writew(epio, MUSB_RXCSR, csr);
 660                                         csr |= MUSB_RXCSR_DMAENAB;
 661                                         musb_writew(epio, MUSB_RXCSR, csr);
 662
 663                                         /*
 664                                          * this special sequence (enabling and then
 665                                          * disabling MUSB_RXCSR_DMAMODE) is required
 666                                          * to get DMAReq to activate
 667                                          */
 668                                         musb_writew(epio, MUSB_RXCSR,
 669                                                 csr | MUSB_RXCSR_DMAMODE);
 670                                         musb_writew(epio, MUSB_RXCSR, csr);
 671
 672                                         transfer_size = min_t(unsigned int,
 673                                                         request->length -
 674                                                         request->actual,
 675                                                         channel->max_len);
 676                                         musb_ep->dma->desired_mode = 1;
 677                                 } else {
 678                                         if (!musb_ep->hb_mult &&
 679                                                 musb_ep->hw_ep->rx_double_buffered)
 680                                                 csr |= MUSB_RXCSR_AUTOCLEAR;
 681                                         csr |= MUSB_RXCSR_DMAENAB;
 682                                         musb_writew(epio, MUSB_RXCSR, csr);
 683
 684                                         transfer_size = min(request->length - request->actual,
 685                                                         (unsigned)fifo_count);
 686                                         musb_ep->dma->desired_mode = 0;
 687                                 }
 688
 689                                 use_dma = c->channel_program(
 690                                                 channel,
 691                                                 musb_ep->packet_sz,
 692                                                 channel->desired_mode,
 693                                                 request->dma
 694                                                 + request->actual,
 695                                                 transfer_size);
 696
 697                                 if (use_dma)
 698                                         return;
 699                         }
 700
 701                         if ((musb_dma_ux500(musb)) &&
 702                                 (request->actual < request->length)) {
 703
 704                                 struct dma_controller *c;
 705                                 struct dma_channel *channel;
 706                                 unsigned int transfer_size = 0;
 707
 708                                 c = musb->dma_controller;
 709                                 channel = musb_ep->dma;
 710
 711                                 /* In case first packet is short */
 712                                 if (fifo_count < musb_ep->packet_sz)
 713                                         transfer_size = fifo_count;
 714                                 else if (request->short_not_ok)
 715                                         transfer_size = min_t(unsigned int,
 716                                                         request->length -
 717                                                         request->actual,
 718                                                         channel->max_len);
 719                                 else
 720                                         transfer_size = min_t(unsigned int,
 721                                                         request->length -
 722                                                         request->actual,
 723                                                         (unsigned)fifo_count);
 724
 725                                 csr &= ~MUSB_RXCSR_DMAMODE;
 726                                 csr |= (MUSB_RXCSR_DMAENAB |
 727                                         MUSB_RXCSR_AUTOCLEAR);
 728
 729                                 musb_writew(epio, MUSB_RXCSR, csr);
 730
 731                                 if (transfer_size <= musb_ep->packet_sz) {
 732                                         musb_ep->dma->desired_mode = 0;
 733                                 } else {
 734                                         musb_ep->dma->desired_mode = 1;
 735                                         /* Mode must be set after DMAENAB */
 736                                         csr |= MUSB_RXCSR_DMAMODE;
 737                                         musb_writew(epio, MUSB_RXCSR, csr);
 738                                 }
 739
 740                                 if (c->channel_program(channel,
 741                                                         musb_ep->packet_sz,
 742                                                         channel->desired_mode,
 743                                                         request->dma
 744                                                         + request->actual,
 745                                                         transfer_size))
 746
 747                                         return;
 748                         }
 749
 750                         len = request->length - request->actual;
 751                         musb_dbg(musb, "%s OUT/RX pio fifo %d/%d, maxpacket %d",
 752                                         musb_ep->end_point.name,
 753                                         fifo_count, len,
 754                                         musb_ep->packet_sz);
 755
 756                         fifo_count = min_t(unsigned, len, fifo_count);
 757
 758                         if (tusb_dma_omap(musb)) {
 759                                 struct dma_controller *c = musb->dma_controller;
 760                                 struct dma_channel *channel = musb_ep->dma;
 761                                 u32 dma_addr = request->dma + request->actual;
 762                                 int ret;
 763
 764                                 ret = c->channel_program(channel,
 765                                                 musb_ep->packet_sz,
 766                                                 channel->desired_mode,
 767                                                 dma_addr,
 768                                                 fifo_count);
 769                                 if (ret)
 770                                         return;
 771                         }
 772
 773                         /*
 774                          * Unmap the dma buffer back to cpu if dma channel
 775                          * programming fails. This buffer is mapped if the
 776                          * channel allocation is successful
 777                          */
 778                         unmap_dma_buffer(req, musb);
 779
 780                         /*
 781                          * Clear DMAENAB and AUTOCLEAR for the
 782                          * PIO mode transfer
 783                          */
 784                         csr &= ~(MUSB_RXCSR_DMAENAB | MUSB_RXCSR_AUTOCLEAR);
 785                         musb_writew(epio, MUSB_RXCSR, csr);
 786
 787 buffer_aint_mapped:
 788                         fifo_count = min_t(unsigned int,
 789                                         request->length - request->actual,
 790                                         (unsigned int)fifo_count);
 791                         musb_read_fifo(musb_ep->hw_ep, fifo_count, (u8 *)
 792                                         (request->buf + request->actual));
 793                         request->actual += fifo_count;
 794
 795                         /* REVISIT if we left anything in the fifo, flush
 796                          * it and report -EOVERFLOW
 797                          */
 798
 799                         /* ack the read! */
 800                         csr |= MUSB_RXCSR_P_WZC_BITS;
 801                         csr &= ~MUSB_RXCSR_RXPKTRDY;
 802                         musb_writew(epio, MUSB_RXCSR, csr);
 803                 }
 804         }
 805
 806         /* reach the end or short packet detected */
 807         if (request->actual == request->length ||
 808             fifo_count < musb_ep->packet_sz)
 809                 musb_g_giveback(musb_ep, request, 0);
 810 }
 811
 812 /*
 813  * Data ready for a request; called from IRQ
 814  */
 815 void musb_g_rx(struct musb *musb, u8 epnum)
 816 {
 817         u16                     csr;
 818         struct musb_request     *req;
 819         struct usb_request      *request;
 820         void __iomem            *mbase = musb->mregs;
 821         struct musb_ep          *musb_ep;
 822         void __iomem            *epio = musb->endpoints[epnum].regs;
 823         struct dma_channel      *dma;
 824         struct musb_hw_ep       *hw_ep = &musb->endpoints[epnum];
 825
 826         if (hw_ep->is_shared_fifo)
 827                 musb_ep = &hw_ep->ep_in;
 828         else
 829                 musb_ep = &hw_ep->ep_out;
 830
 831         musb_ep_select(mbase, epnum);
 832
 833         req = next_request(musb_ep);
 834         if (!req)
 835                 return;
 836
 837         trace_musb_req_rx(req);
 838         request = &req->request;
 839
 840         csr = musb_readw(epio, MUSB_RXCSR);
 841         dma = is_dma_capable() ? musb_ep->dma : NULL;
 842
 843         musb_dbg(musb, "<== %s, rxcsr %04x%s %p", musb_ep->end_point.name,
 844                         csr, dma ? " (dma)" : "", request);
 845
 846         if (csr & MUSB_RXCSR_P_SENTSTALL) {
 847                 csr |= MUSB_RXCSR_P_WZC_BITS;
 848                 csr &= ~MUSB_RXCSR_P_SENTSTALL;
 849                 musb_writew(epio, MUSB_RXCSR, csr);
 850                 return;
 851         }
 852
 853         if (csr & MUSB_RXCSR_P_OVERRUN) {
 854                 /* csr |= MUSB_RXCSR_P_WZC_BITS; */
 855                 csr &= ~MUSB_RXCSR_P_OVERRUN;
 856                 musb_writew(epio, MUSB_RXCSR, csr);
 857
 858                 musb_dbg(musb, "%s iso overrun on %p", musb_ep->name, request);
 859                 if (request->status == -EINPROGRESS)
 860                         request->status = -EOVERFLOW;
 861         }
 862         if (csr & MUSB_RXCSR_INCOMPRX) {
 863                 /* REVISIT not necessarily an error */
 864                 musb_dbg(musb, "%s, incomprx", musb_ep->end_point.name);
 865         }
 866
 867         if (dma_channel_status(dma) == MUSB_DMA_STATUS_BUSY) {
 868                 /* "should not happen"; likely RXPKTRDY pending for DMA */
 869                 musb_dbg(musb, "%s busy, csr %04x",
 870                         musb_ep->end_point.name, csr);
 871                 return;
 872         }
 873
 874         if (dma && (csr & MUSB_RXCSR_DMAENAB)) {
 875                 csr &= ~(MUSB_RXCSR_AUTOCLEAR
 876                                 | MUSB_RXCSR_DMAENAB
 877                                 | MUSB_RXCSR_DMAMODE);
 878                 musb_writew(epio, MUSB_RXCSR,
 879                         MUSB_RXCSR_P_WZC_BITS | csr);
 880
 881                 request->actual += musb_ep->dma->actual_len;
 882
 883 #if defined(CONFIG_USB_INVENTRA_DMA) || defined(CONFIG_USB_TUSB_OMAP_DMA) || \
 884         defined(CONFIG_USB_UX500_DMA)
 885                 /* Autoclear doesn't clear RxPktRdy for short packets */
 886                 if ((dma->desired_mode == 0 && !hw_ep->rx_double_buffered)
 887                                 || (dma->actual_len
 888                                         & (musb_ep->packet_sz - 1))) {
 889                         /* ack the read! */
 890                         csr &= ~MUSB_RXCSR_RXPKTRDY;
 891                         musb_writew(epio, MUSB_RXCSR, csr);
 892                 }
 893
 894                 /* incomplete, and not short? wait for next IN packet */
 895                 if ((request->actual < request->length)
 896                                 && (musb_ep->dma->actual_len
 897                                         == musb_ep->packet_sz)) {
 898                         /* In double buffer case, continue to unload fifo if
 899                          * there is Rx packet in FIFO.
 900                          **/
 901                         csr = musb_readw(epio, MUSB_RXCSR);
 902                         if ((csr & MUSB_RXCSR_RXPKTRDY) &&
 903                                 hw_ep->rx_double_buffered)
 904                                 goto exit;
 905                         return;
 906                 }
 907 #endif
 908                 musb_g_giveback(musb_ep, request, 0);
 909                 /*
 910                  * In the giveback function the MUSB lock is
 911                  * released and acquired after sometime. During
 912                  * this time period the INDEX register could get
 913                  * changed by the gadget_queue function especially
 914                  * on SMP systems. Reselect the INDEX to be sure
 915                  * we are reading/modifying the right registers
 916                  */
 917                 musb_ep_select(mbase, epnum);
 918
 919                 req = next_request(musb_ep);
 920                 if (!req)
 921                         return;
 922         }
 923 #if defined(CONFIG_USB_INVENTRA_DMA) || defined(CONFIG_USB_TUSB_OMAP_DMA) || \
 924         defined(CONFIG_USB_UX500_DMA)
 925 exit:
 926 #endif
 927         /* Analyze request */
 928         rxstate(musb, req);
 929 }
 930
 931 /* ------------------------------------------------------------ */
 932
 933 static int musb_gadget_enable(struct usb_ep *ep,
 934                         const struct usb_endpoint_descriptor *desc)
 935 {
 936         unsigned long           flags;
 937         struct musb_ep          *musb_ep;
 938         struct musb_hw_ep       *hw_ep;
 939         void __iomem            *regs;
 940         struct musb             *musb;
 941         void __iomem    *mbase;
 942         u8              epnum;
 943         u16             csr;
 944         unsigned        tmp;
 945         int             status = -EINVAL;
 946
 947         if (!ep || !desc)
 948                 return -EINVAL;
 949
 950         musb_ep = to_musb_ep(ep);
 951         hw_ep = musb_ep->hw_ep;
 952         regs = hw_ep->regs;
 953         musb = musb_ep->musb;
 954         mbase = musb->mregs;
 955         epnum = musb_ep->current_epnum;
 956
 957         spin_lock_irqsave(&musb->lock, flags);
 958
 959         if (musb_ep->desc) {
 960                 status = -EBUSY;
 961                 goto fail;
 962         }
 963         musb_ep->type = usb_endpoint_type(desc);
 964
 965         /* check direction and (later) maxpacket size against endpoint */
 966         if (usb_endpoint_num(desc) != epnum)
 967                 goto fail;
 968
 969         /* REVISIT this rules out high bandwidth periodic transfers */
 970         tmp = usb_endpoint_maxp_mult(desc) - 1;
 971         if (tmp) {
 972                 int ok;
 973
 974                 if (usb_endpoint_dir_in(desc))
 975                         ok = musb->hb_iso_tx;
 976                 else
 977                         ok = musb->hb_iso_rx;
 978
 979                 if (!ok) {
 980                         musb_dbg(musb, "no support for high bandwidth ISO");
 981                         goto fail;
 982                 }
 983                 musb_ep->hb_mult = tmp;
 984         } else {
 985                 musb_ep->hb_mult = 0;
 986         }
 987
 988         musb_ep->packet_sz = usb_endpoint_maxp(desc);
 989         tmp = musb_ep->packet_sz * (musb_ep->hb_mult + 1);
 990
 991         /* enable the interrupts for the endpoint, set the endpoint
 992          * packet size (or fail), set the mode, clear the fifo
 993          */
 994         musb_ep_select(mbase, epnum);
 995         if (usb_endpoint_dir_in(desc)) {
 996
 997                 if (hw_ep->is_shared_fifo)
 998                         musb_ep->is_in = 1;
 999                 if (!musb_ep->is_in)
1000                         goto fail;
1001
1002                 if (tmp > hw_ep->max_packet_sz_tx) {
1003                         musb_dbg(musb, "packet size beyond hardware FIFO size");
1004                         goto fail;
1005                 }
1006
1007                 musb->intrtxe |= (1 << epnum);
1008                 musb_writew(mbase, MUSB_INTRTXE, musb->intrtxe);
1009
1010                 /* REVISIT if can_bulk_split(), use by updating "tmp";
1011                  * likewise high bandwidth periodic tx
1012                  */
1013                 /* Set TXMAXP with the FIFO size of the endpoint
1014                  * to disable double buffering mode.
1015                  */
1016                 if (musb->double_buffer_not_ok) {
1017                         musb_writew(regs, MUSB_TXMAXP, hw_ep->max_packet_sz_tx);
1018                 } else {
1019                         if (can_bulk_split(musb, musb_ep->type))
1020                                 musb_ep->hb_mult = (hw_ep->max_packet_sz_tx /
1021                                                         musb_ep->packet_sz) - 1;
1022                         musb_writew(regs, MUSB_TXMAXP, musb_ep->packet_sz
1023                                         | (musb_ep->hb_mult << 11));
1024                 }
1025
1026                 csr = MUSB_TXCSR_MODE | MUSB_TXCSR_CLRDATATOG;
1027                 if (musb_readw(regs, MUSB_TXCSR)
1028                                 & MUSB_TXCSR_FIFONOTEMPTY)
1029                         csr |= MUSB_TXCSR_FLUSHFIFO;
1030                 if (musb_ep->type == USB_ENDPOINT_XFER_ISOC)
1031                         csr |= MUSB_TXCSR_P_ISO;
1032
1033                 /* set twice in case of double buffering */
1034                 musb_writew(regs, MUSB_TXCSR, csr);
1035                 /* REVISIT may be inappropriate w/o FIFONOTEMPTY ... */
1036                 musb_writew(regs, MUSB_TXCSR, csr);
1037
1038         } else {
1039
1040                 if (hw_ep->is_shared_fifo)
1041                         musb_ep->is_in = 0;
1042                 if (musb_ep->is_in)
1043                         goto fail;
1044
1045                 if (tmp > hw_ep->max_packet_sz_rx) {
1046                         musb_dbg(musb, "packet size beyond hardware FIFO size");
1047                         goto fail;
1048                 }
1049
1050                 musb->intrrxe |= (1 << epnum);
1051                 musb_writew(mbase, MUSB_INTRRXE, musb->intrrxe);
1052
1053                 /* REVISIT if can_bulk_combine() use by updating "tmp"
1054                  * likewise high bandwidth periodic rx
1055                  */
1056                 /* Set RXMAXP with the FIFO size of the endpoint
1057                  * to disable double buffering mode.
1058                  */
1059                 if (musb->double_buffer_not_ok)
1060                         musb_writew(regs, MUSB_RXMAXP, hw_ep->max_packet_sz_tx);
1061                 else
1062                         musb_writew(regs, MUSB_RXMAXP, musb_ep->packet_sz
1063                                         | (musb_ep->hb_mult << 11));
1064
1065                 /* force shared fifo to OUT-only mode */
1066                 if (hw_ep->is_shared_fifo) {
1067                         csr = musb_readw(regs, MUSB_TXCSR);
1068                         csr &= ~(MUSB_TXCSR_MODE | MUSB_TXCSR_TXPKTRDY);
1069                         musb_writew(regs, MUSB_TXCSR, csr);
1070                 }
1071
1072                 csr = MUSB_RXCSR_FLUSHFIFO | MUSB_RXCSR_CLRDATATOG;
1073                 if (musb_ep->type == USB_ENDPOINT_XFER_ISOC)
1074                         csr |= MUSB_RXCSR_P_ISO;
1075                 else if (musb_ep->type == USB_ENDPOINT_XFER_INT)
1076                         csr |= MUSB_RXCSR_DISNYET;
1077
1078                 /* set twice in case of double buffering */
1079                 musb_writew(regs, MUSB_RXCSR, csr);
1080                 musb_writew(regs, MUSB_RXCSR, csr);
1081         }
1082
1083         /* NOTE:  all the I/O code _should_ work fine without DMA, in case
1084          * for some reason you run out of channels here.
1085          */
1086         if (is_dma_capable() && musb->dma_controller) {
1087                 struct dma_controller   *c = musb->dma_controller;
1088
1089                 musb_ep->dma = c->channel_alloc(c, hw_ep,
1090                                 (desc->bEndpointAddress & USB_DIR_IN));
1091         } else
1092                 musb_ep->dma = NULL;
1093
1094         musb_ep->desc = desc;
1095         musb_ep->busy = 0;
1096         musb_ep->wedged = 0;
1097         status = 0;
1098
1099         pr_debug("%s periph: enabled %s for %s %s, %smaxpacket %d\n",
1100                         musb_driver_name, musb_ep->end_point.name,
1101                         musb_ep_xfertype_string(musb_ep->type),
1102                         musb_ep->is_in ? "IN" : "OUT",
1103                         musb_ep->dma ? "dma, " : "",
1104                         musb_ep->packet_sz);
1105
1106         schedule_delayed_work(&musb->irq_work, 0);
1107
1108 fail:
1109         spin_unlock_irqrestore(&musb->lock, flags);
1110         return status;
1111 }
1112
1113 /*
1114  * Disable an endpoint flushing all requests queued.
1115  */
1116 static int musb_gadget_disable(struct usb_ep *ep)
1117 {
1118         unsigned long   flags;
1119         struct musb     *musb;
1120         u8              epnum;
1121         struct musb_ep  *musb_ep;
1122         void __iomem    *epio;
1123         int             status = 0;
1124
1125         musb_ep = to_musb_ep(ep);
1126         musb = musb_ep->musb;
1127         epnum = musb_ep->current_epnum;
1128         epio = musb->endpoints[epnum].regs;
1129
1130         spin_lock_irqsave(&musb->lock, flags);
1131         musb_ep_select(musb->mregs, epnum);
1132
1133         /* zero the endpoint sizes */
1134         if (musb_ep->is_in) {
1135                 musb->intrtxe &= ~(1 << epnum);
1136                 musb_writew(musb->mregs, MUSB_INTRTXE, musb->intrtxe);
1137                 musb_writew(epio, MUSB_TXMAXP, 0);
1138         } else {
1139                 musb->intrrxe &= ~(1 << epnum);
1140                 musb_writew(musb->mregs, MUSB_INTRRXE, musb->intrrxe);
1141                 musb_writew(epio, MUSB_RXMAXP, 0);
1142         }
1143
1144         /* abort all pending DMA and requests */
1145         nuke(musb_ep, -ESHUTDOWN);
1146
1147         musb_ep->desc = NULL;
1148         musb_ep->end_point.desc = NULL;
1149
1150         schedule_delayed_work(&musb->irq_work, 0);
1151
1152         spin_unlock_irqrestore(&(musb->lock), flags);
1153
1154         musb_dbg(musb, "%s", musb_ep->end_point.name);
1155
1156         return status;
1157 }
1158
1159 /*
1160  * Allocate a request for an endpoint.
1161  * Reused by ep0 code.
1162  */
1163 struct usb_request *musb_alloc_request(struct usb_ep *ep, gfp_t gfp_flags)
1164 {
1165         struct musb_ep          *musb_ep = to_musb_ep(ep);
1166         struct musb_request     *request = NULL;
1167
1168         request = kzalloc(sizeof *request, gfp_flags);
1169         if (!request)
1170                 return NULL;
1171
1172         request->request.dma = DMA_ADDR_INVALID;
1173         request->epnum = musb_ep->current_epnum;
1174         request->ep = musb_ep;
1175
1176         trace_musb_req_alloc(request);
1177         return &request->request;
1178 }
1179
1180 /*
1181  * Free a request
1182  * Reused by ep0 code.
1183  */
1184 void musb_free_request(struct usb_ep *ep, struct usb_request *req)
1185 {
1186         struct musb_request *request = to_musb_request(req);
1187
1188         trace_musb_req_free(request);
1189         kfree(request);
1190 }
1191
1192 static LIST_HEAD(buffers);
1193
1194 struct free_record {
1195         struct list_head        list;
1196         struct device           *dev;
1197         unsigned                bytes;
1198         dma_addr_t              dma;
1199 };
1200
1201 /*
1202  * Context: controller locked, IRQs blocked.
1203  */
1204 void musb_ep_restart(struct musb *musb, struct musb_request *req)
1205 {
1206         trace_musb_req_start(req);
1207         musb_ep_select(musb->mregs, req->epnum);
1208         if (req->tx)
1209                 txstate(musb, req);
1210         else
1211                 rxstate(musb, req);
1212 }
1213
1214 static int musb_ep_restart_resume_work(struct musb *musb, void *data)
1215 {
1216         struct musb_request *req = data;
1217
1218         musb_ep_restart(musb, req);
1219
1220         return 0;
1221 }
1222
1223 static int musb_gadget_queue(struct usb_ep *ep, struct usb_request *req,
1224                         gfp_t gfp_flags)
1225 {
1226         struct musb_ep          *musb_ep;
1227         struct musb_request     *request;
1228         struct musb             *musb;
1229         int                     status;
1230         unsigned long           lockflags;
1231
1232         if (!ep || !req)
1233                 return -EINVAL;
1234         if (!req->buf)
1235                 return -ENODATA;
1236
1237         musb_ep = to_musb_ep(ep);
1238         musb = musb_ep->musb;
1239
1240         request = to_musb_request(req);
1241         request->musb = musb;
1242
1243         if (request->ep != musb_ep)
1244                 return -EINVAL;
1245
1246         status = pm_runtime_get(musb->controller);
1247         if ((status != -EINPROGRESS) && status < 0) {
1248                 dev_err(musb->controller,
1249                         "pm runtime get failed in %s\n",
1250                         __func__);
1251                 pm_runtime_put_noidle(musb->controller);
1252
1253                 return status;
1254         }
1255         status = 0;
1256
1257         trace_musb_req_enq(request);
1258
1259         /* request is mine now... */
1260         request->request.actual = 0;
1261         request->request.status = -EINPROGRESS;
1262         request->epnum = musb_ep->current_epnum;
1263         request->tx = musb_ep->is_in;
1264
1265         map_dma_buffer(request, musb, musb_ep);
1266
1267         spin_lock_irqsave(&musb->lock, lockflags);
1268
1269         /* don't queue if the ep is down */
1270         if (!musb_ep->desc) {
1271                 musb_dbg(musb, "req %p queued to %s while ep %s",
1272                                 req, ep->name, "disabled");
1273                 status = -ESHUTDOWN;
1274                 unmap_dma_buffer(request, musb);
1275                 goto unlock;
1276         }
1277
1278         /* add request to the list */
1279         list_add_tail(&request->list, &musb_ep->req_list);
1280
1281         /* it this is the head of the queue, start i/o ... */
1282         if (!musb_ep->busy && &request->list == musb_ep->req_list.next) {
1283                 status = musb_queue_resume_work(musb,
1284                                                 musb_ep_restart_resume_work,
1285                                                 request);
1286                 if (status < 0) {
1287                         dev_err(musb->controller, "%s resume work: %i\n",
1288                                 __func__, status);
1289                         list_del(&request->list);
1290                 }
1291         }
1292
1293 unlock:
1294         spin_unlock_irqrestore(&musb->lock, lockflags);
1295         pm_runtime_mark_last_busy(musb->controller);
1296         pm_runtime_put_autosuspend(musb->controller);
1297
1298         return status;
1299 }
1300
1301 static int musb_gadget_dequeue(struct usb_ep *ep, struct usb_request *request)
1302 {
1303         struct musb_ep          *musb_ep = to_musb_ep(ep);
1304         struct musb_request     *req = to_musb_request(request);
1305         struct musb_request     *r;
1306         unsigned long           flags;
1307         int                     status = 0;
1308         struct musb             *musb = musb_ep->musb;
1309
1310         if (!ep || !request || req->ep != musb_ep)
1311                 return -EINVAL;
1312
1313         trace_musb_req_deq(req);
1314
1315         spin_lock_irqsave(&musb->lock, flags);
1316
1317         list_for_each_entry(r, &musb_ep->req_list, list) {
1318                 if (r == req)
1319                         break;
1320         }
1321         if (r != req) {
1322                 dev_err(musb->controller, "request %p not queued to %s\n",
1323                                 request, ep->name);
1324                 status = -EINVAL;
1325                 goto done;
1326         }
1327
1328         /* if the hardware doesn't have the request, easy ... */
1329         if (musb_ep->req_list.next != &req->list || musb_ep->busy)
1330                 musb_g_giveback(musb_ep, request, -ECONNRESET);
1331
1332         /* ... else abort the dma transfer ... */
1333         else if (is_dma_capable() && musb_ep->dma) {
1334                 struct dma_controller   *c = musb->dma_controller;
1335
1336                 musb_ep_select(musb->mregs, musb_ep->current_epnum);
1337                 if (c->channel_abort)
1338                         status = c->channel_abort(musb_ep->dma);
1339                 else
1340                         status = -EBUSY;
1341                 if (status == 0)
1342                         musb_g_giveback(musb_ep, request, -ECONNRESET);
1343         } else {
1344                 /* NOTE: by sticking to easily tested hardware/driver states,
1345                  * we leave counting of in-flight packets imprecise.
1346                  */
1347                 musb_g_giveback(musb_ep, request, -ECONNRESET);
1348         }
1349
1350 done:
1351         spin_unlock_irqrestore(&musb->lock, flags);
1352         return status;
1353 }
1354
1355 /*
1356  * Set or clear the halt bit of an endpoint. A halted enpoint won't tx/rx any
1357  * data but will queue requests.
1358  *
1359  * exported to ep0 code
1360  */
1361 static int musb_gadget_set_halt(struct usb_ep *ep, int value)
1362 {
1363         struct musb_ep          *musb_ep = to_musb_ep(ep);
1364         u8                      epnum = musb_ep->current_epnum;
1365         struct musb             *musb = musb_ep->musb;
1366         void __iomem            *epio = musb->endpoints[epnum].regs;
1367         void __iomem            *mbase;
1368         unsigned long           flags;
1369         u16                     csr;
1370         struct musb_request     *request;
1371         int                     status = 0;
1372
1373         if (!ep)
1374                 return -EINVAL;
1375         mbase = musb->mregs;
1376
1377         spin_lock_irqsave(&musb->lock, flags);
1378
1379         if ((USB_ENDPOINT_XFER_ISOC == musb_ep->type)) {
1380                 status = -EINVAL;
1381                 goto done;
1382         }
1383
1384         musb_ep_select(mbase, epnum);
1385
1386         request = next_request(musb_ep);
1387         if (value) {
1388                 if (request) {
1389                         musb_dbg(musb, "request in progress, cannot halt %s",
1390                             ep->name);
1391                         status = -EAGAIN;
1392                         goto done;
1393                 }
1394                 /* Cannot portably stall with non-empty FIFO */
1395                 if (musb_ep->is_in) {
1396                         csr = musb_readw(epio, MUSB_TXCSR);
1397                         if (csr & MUSB_TXCSR_FIFONOTEMPTY) {
1398                                 musb_dbg(musb, "FIFO busy, cannot halt %s",
1399                                                 ep->name);
1400                                 status = -EAGAIN;
1401                                 goto done;
1402                         }
1403                 }
1404         } else
1405                 musb_ep->wedged = 0;
1406
1407         /* set/clear the stall and toggle bits */
1408         musb_dbg(musb, "%s: %s stall", ep->name, value ? "set" : "clear");
1409         if (musb_ep->is_in) {
1410                 csr = musb_readw(epio, MUSB_TXCSR);
1411                 csr |= MUSB_TXCSR_P_WZC_BITS
1412                         | MUSB_TXCSR_CLRDATATOG;
1413                 if (value)
1414                         csr |= MUSB_TXCSR_P_SENDSTALL;
1415                 else
1416                         csr &= ~(MUSB_TXCSR_P_SENDSTALL
1417                                 | MUSB_TXCSR_P_SENTSTALL);
1418                 csr &= ~MUSB_TXCSR_TXPKTRDY;
1419                 musb_writew(epio, MUSB_TXCSR, csr);
1420         } else {
1421                 csr = musb_readw(epio, MUSB_RXCSR);
1422                 csr |= MUSB_RXCSR_P_WZC_BITS
1423                         | MUSB_RXCSR_FLUSHFIFO
1424                         | MUSB_RXCSR_CLRDATATOG;
1425                 if (value)
1426                         csr |= MUSB_RXCSR_P_SENDSTALL;
1427                 else
1428                         csr &= ~(MUSB_RXCSR_P_SENDSTALL
1429                                 | MUSB_RXCSR_P_SENTSTALL);
1430                 musb_writew(epio, MUSB_RXCSR, csr);
1431         }
1432
1433         /* maybe start the first request in the queue */
1434         if (!musb_ep->busy && !value && request) {
1435                 musb_dbg(musb, "restarting the request");
1436                 musb_ep_restart(musb, request);
1437         }
1438
1439 done:
1440         spin_unlock_irqrestore(&musb->lock, flags);
1441         return status;
1442 }
1443
1444 /*
1445  * Sets the halt feature with the clear requests ignored
1446  */
1447 static int musb_gadget_set_wedge(struct usb_ep *ep)
1448 {
1449         struct musb_ep          *musb_ep = to_musb_ep(ep);
1450
1451         if (!ep)
1452                 return -EINVAL;
1453
1454         musb_ep->wedged = 1;
1455
1456         return usb_ep_set_halt(ep);
1457 }
1458
1459 static int musb_gadget_fifo_status(struct usb_ep *ep)
1460 {
1461         struct musb_ep          *musb_ep = to_musb_ep(ep);
1462         void __iomem            *epio = musb_ep->hw_ep->regs;
1463         int                     retval = -EINVAL;
1464
1465         if (musb_ep->desc && !musb_ep->is_in) {
1466                 struct musb             *musb = musb_ep->musb;
1467                 int                     epnum = musb_ep->current_epnum;
1468                 void __iomem            *mbase = musb->mregs;
1469                 unsigned long           flags;
1470
1471                 spin_lock_irqsave(&musb->lock, flags);
1472
1473                 musb_ep_select(mbase, epnum);
1474                 /* FIXME return zero unless RXPKTRDY is set */
1475                 retval = musb_readw(epio, MUSB_RXCOUNT);
1476
1477                 spin_unlock_irqrestore(&musb->lock, flags);
1478         }
1479         return retval;
1480 }
1481
1482 static void musb_gadget_fifo_flush(struct usb_ep *ep)
1483 {
1484         struct musb_ep  *musb_ep = to_musb_ep(ep);
1485         struct musb     *musb = musb_ep->musb;
1486         u8              epnum = musb_ep->current_epnum;
1487         void __iomem    *epio = musb->endpoints[epnum].regs;
1488         void __iomem    *mbase;
1489         unsigned long   flags;
1490         u16             csr;
1491
1492         mbase = musb->mregs;
1493
1494         spin_lock_irqsave(&musb->lock, flags);
1495         musb_ep_select(mbase, (u8) epnum);
1496
1497         /* disable interrupts */
1498         musb_writew(mbase, MUSB_INTRTXE, musb->intrtxe & ~(1 << epnum));
1499
1500         if (musb_ep->is_in) {
1501                 csr = musb_readw(epio, MUSB_TXCSR);
1502                 if (csr & MUSB_TXCSR_FIFONOTEMPTY) {
1503                         csr |= MUSB_TXCSR_FLUSHFIFO | MUSB_TXCSR_P_WZC_BITS;
1504                         /*
1505                          * Setting both TXPKTRDY and FLUSHFIFO makes controller
1506                          * to interrupt current FIFO loading, but not flushing
1507                          * the already loaded ones.
1508                          */
1509                         csr &= ~MUSB_TXCSR_TXPKTRDY;
1510                         musb_writew(epio, MUSB_TXCSR, csr);
1511                         /* REVISIT may be inappropriate w/o FIFONOTEMPTY ... */
1512                         musb_writew(epio, MUSB_TXCSR, csr);
1513                 }
1514         } else {
1515                 csr = musb_readw(epio, MUSB_RXCSR);
1516                 csr |= MUSB_RXCSR_FLUSHFIFO | MUSB_RXCSR_P_WZC_BITS;
1517                 musb_writew(epio, MUSB_RXCSR, csr);
1518                 musb_writew(epio, MUSB_RXCSR, csr);
1519         }
1520
1521         /* re-enable interrupt */
1522         musb_writew(mbase, MUSB_INTRTXE, musb->intrtxe);
1523         spin_unlock_irqrestore(&musb->lock, flags);
1524 }
1525
1526 static const struct usb_ep_ops musb_ep_ops = {
1527         .enable         = musb_gadget_enable,
1528         .disable        = musb_gadget_disable,
1529         .alloc_request  = musb_alloc_request,
1530         .free_request   = musb_free_request,
1531         .queue          = musb_gadget_queue,
1532         .dequeue        = musb_gadget_dequeue,
1533         .set_halt       = musb_gadget_set_halt,
1534         .set_wedge      = musb_gadget_set_wedge,
1535         .fifo_status    = musb_gadget_fifo_status,
1536         .fifo_flush     = musb_gadget_fifo_flush
1537 };
1538
1539 /* ----------------------------------------------------------------------- */
1540
1541 static int musb_gadget_get_frame(struct usb_gadget *gadget)
1542 {
1543         struct musb     *musb = gadget_to_musb(gadget);
1544
1545         return (int)musb_readw(musb->mregs, MUSB_FRAME);
1546 }
1547
1548 static int musb_gadget_wakeup(struct usb_gadget *gadget)
1549 {
1550         struct musb     *musb = gadget_to_musb(gadget);
1551         void __iomem    *mregs = musb->mregs;
1552         unsigned long   flags;
1553         int             status = -EINVAL;
1554         u8              power, devctl;
1555         int             retries;
1556
1557         spin_lock_irqsave(&musb->lock, flags);
1558
1559         switch (musb->xceiv->otg->state) {
1560         case OTG_STATE_B_PERIPHERAL:
1561                 /* NOTE:  OTG state machine doesn't include B_SUSPENDED;
1562                  * that's part of the standard usb 1.1 state machine, and
1563                  * doesn't affect OTG transitions.
1564                  */
1565                 if (musb->may_wakeup && musb->is_suspended)
1566                         break;
1567                 goto done;
1568         case OTG_STATE_B_IDLE:
1569                 /* Start SRP ... OTG not required. */
1570                 devctl = musb_readb(mregs, MUSB_DEVCTL);
1571                 musb_dbg(musb, "Sending SRP: devctl: %02x", devctl);
1572                 devctl |= MUSB_DEVCTL_SESSION;
1573                 musb_writeb(mregs, MUSB_DEVCTL, devctl);
1574                 devctl = musb_readb(mregs, MUSB_DEVCTL);
1575                 retries = 100;
1576                 while (!(devctl & MUSB_DEVCTL_SESSION)) {
1577                         devctl = musb_readb(mregs, MUSB_DEVCTL);
1578                         if (retries-- < 1)
1579                                 break;
1580                 }
1581                 retries = 10000;
1582                 while (devctl & MUSB_DEVCTL_SESSION) {
1583                         devctl = musb_readb(mregs, MUSB_DEVCTL);
1584                         if (retries-- < 1)
1585                                 break;
1586                 }
1587
1588                 spin_unlock_irqrestore(&musb->lock, flags);
1589                 otg_start_srp(musb->xceiv->otg);
1590                 spin_lock_irqsave(&musb->lock, flags);
1591
1592                 /* Block idling for at least 1s */
1593                 musb_platform_try_idle(musb,
1594                         jiffies + msecs_to_jiffies(1 * HZ));
1595
1596                 status = 0;
1597                 goto done;
1598         default:
1599                 musb_dbg(musb, "Unhandled wake: %s",
1600                         usb_otg_state_string(musb->xceiv->otg->state));
1601                 goto done;
1602         }
1603
1604         status = 0;
1605
1606         power = musb_readb(mregs, MUSB_POWER);
1607         power |= MUSB_POWER_RESUME;
1608         musb_writeb(mregs, MUSB_POWER, power);
1609         musb_dbg(musb, "issue wakeup");
1610
1611         /* FIXME do this next chunk in a timer callback, no udelay */
1612         mdelay(2);
1613
1614         power = musb_readb(mregs, MUSB_POWER);
1615         power &= ~MUSB_POWER_RESUME;
1616         musb_writeb(mregs, MUSB_POWER, power);
1617 done:
1618         spin_unlock_irqrestore(&musb->lock, flags);
1619         return status;
1620 }
1621
1622 static int
1623 musb_gadget_set_self_powered(struct usb_gadget *gadget, int is_selfpowered)
1624 {
1625         gadget->is_selfpowered = !!is_selfpowered;
1626         return 0;
1627 }
1628
1629 static void musb_pullup(struct musb *musb, int is_on)
1630 {
1631         u8 power;
1632
1633         power = musb_readb(musb->mregs, MUSB_POWER);
1634         if (is_on)
1635                 power |= MUSB_POWER_SOFTCONN;
1636         else
1637                 power &= ~MUSB_POWER_SOFTCONN;
1638
1639         /* FIXME if on, HdrcStart; if off, HdrcStop */
1640
1641         musb_dbg(musb, "gadget D+ pullup %s",
1642                 is_on ? "on" : "off");
1643         musb_writeb(musb->mregs, MUSB_POWER, power);
1644 }
1645
1646 #if 0
1647 static int musb_gadget_vbus_session(struct usb_gadget *gadget, int is_active)
1648 {
1649         musb_dbg(musb, "<= %s =>\n", __func__);
1650
1651         /*
1652          * FIXME iff driver's softconnect flag is set (as it is during probe,
1653          * though that can clear it), just musb_pullup().
1654          */
1655
1656         return -EINVAL;
1657 }
1658 #endif
1659
1660 static int musb_gadget_vbus_draw(struct usb_gadget *gadget, unsigned mA)
1661 {
1662         struct musb     *musb = gadget_to_musb(gadget);
1663
1664         if (!musb->xceiv->set_power)
1665                 return -EOPNOTSUPP;
1666         return usb_phy_set_power(musb->xceiv, mA);
1667 }
1668
1669 static void musb_gadget_work(struct work_struct *work)
1670 {
1671         struct musb *musb;
1672         unsigned long flags;
1673
1674         musb = container_of(work, struct musb, gadget_work.work);
1675         pm_runtime_get_sync(musb->controller);
1676         spin_lock_irqsave(&musb->lock, flags);
1677         musb_pullup(musb, musb->softconnect);
1678         spin_unlock_irqrestore(&musb->lock, flags);
1679         pm_runtime_mark_last_busy(musb->controller);
1680         pm_runtime_put_autosuspend(musb->controller);
1681 }
1682
1683 static int musb_gadget_pullup(struct usb_gadget *gadget, int is_on)
1684 {
1685         struct musb     *musb = gadget_to_musb(gadget);
1686         unsigned long   flags;
1687
1688         is_on = !!is_on;
1689
1690         /* NOTE: this assumes we are sensing vbus; we'd rather
1691          * not pullup unless the B-session is active.
1692          */
1693         spin_lock_irqsave(&musb->lock, flags);
1694         if (is_on != musb->softconnect) {
1695                 musb->softconnect = is_on;
1696                 schedule_delayed_work(&musb->gadget_work, 0);
1697         }
1698         spin_unlock_irqrestore(&musb->lock, flags);
1699
1700         return 0;
1701 }
1702
1703 #ifdef CONFIG_BLACKFIN
1704 static struct usb_ep *musb_match_ep(struct usb_gadget *g,
1705                 struct usb_endpoint_descriptor *desc,
1706                 struct usb_ss_ep_comp_descriptor *ep_comp)
1707 {
1708         struct usb_ep *ep = NULL;
1709
1710         switch (usb_endpoint_type(desc)) {
1711         case USB_ENDPOINT_XFER_ISOC:
1712         case USB_ENDPOINT_XFER_BULK:
1713                 if (usb_endpoint_dir_in(desc))
1714                         ep = gadget_find_ep_by_name(g, "ep5in");
1715                 else
1716                         ep = gadget_find_ep_by_name(g, "ep6out");
1717                 break;
1718         case USB_ENDPOINT_XFER_INT:
1719                 if (usb_endpoint_dir_in(desc))
1720                         ep = gadget_find_ep_by_name(g, "ep1in");
1721                 else
1722                         ep = gadget_find_ep_by_name(g, "ep2out");
1723                 break;
1724         default:
1725                 break;
1726         }
1727
1728         if (ep && usb_gadget_ep_match_desc(g, ep, desc, ep_comp))
1729                 return ep;
1730
1731         return NULL;
1732 }
1733 #else
1734 #define musb_match_ep NULL
1735 #endif
1736
1737 static int musb_gadget_start(struct usb_gadget *g,
1738                 struct usb_gadget_driver *driver);
1739 static int musb_gadget_stop(struct usb_gadget *g);
1740
1741 static const struct usb_gadget_ops musb_gadget_operations = {
1742         .get_frame              = musb_gadget_get_frame,
1743         .wakeup                 = musb_gadget_wakeup,
1744         .set_selfpowered        = musb_gadget_set_self_powered,
1745         /* .vbus_session                = musb_gadget_vbus_session, */
1746         .vbus_draw              = musb_gadget_vbus_draw,
1747         .pullup                 = musb_gadget_pullup,
1748         .udc_start              = musb_gadget_start,
1749         .udc_stop               = musb_gadget_stop,
1750         .match_ep               = musb_match_ep,
1751 };
1752
1753 /* ----------------------------------------------------------------------- */
1754
1755 /* Registration */
1756
1757 /* Only this registration code "knows" the rule (from USB standards)
1758  * about there being only one external upstream port.  It assumes
1759  * all peripheral ports are external...
1760  */
1761
1762 static void
1763 init_peripheral_ep(struct musb *musb, struct musb_ep *ep, u8 epnum, int is_in)
1764 {
1765         struct musb_hw_ep       *hw_ep = musb->endpoints + epnum;
1766
1767         memset(ep, 0, sizeof *ep);
1768
1769         ep->current_epnum = epnum;
1770         ep->musb = musb;
1771         ep->hw_ep = hw_ep;
1772         ep->is_in = is_in;
1773
1774         INIT_LIST_HEAD(&ep->req_list);
1775
1776         sprintf(ep->name, "ep%d%s", epnum,
1777                         (!epnum || hw_ep->is_shared_fifo) ? "" : (
1778                                 is_in ? "in" : "out"));
1779         ep->end_point.name = ep->name;
1780         INIT_LIST_HEAD(&ep->end_point.ep_list);
1781         if (!epnum) {
1782                 usb_ep_set_maxpacket_limit(&ep->end_point, 64);
1783                 ep->end_point.caps.type_control = true;
1784                 ep->end_point.ops = &musb_g_ep0_ops;
1785                 musb->g.ep0 = &ep->end_point;
1786         } else {
1787                 if (is_in)
1788                         usb_ep_set_maxpacket_limit(&ep->end_point, hw_ep->max_packet_sz_tx);
1789                 else
1790                         usb_ep_set_maxpacket_limit(&ep->end_point, hw_ep->max_packet_sz_rx);
1791                 ep->end_point.caps.type_iso = true;
1792                 ep->end_point.caps.type_bulk = true;
1793                 ep->end_point.caps.type_int = true;
1794                 ep->end_point.ops = &musb_ep_ops;
1795                 list_add_tail(&ep->end_point.ep_list, &musb->g.ep_list);
1796         }
1797
1798         if (!epnum || hw_ep->is_shared_fifo) {
1799                 ep->end_point.caps.dir_in = true;
1800                 ep->end_point.caps.dir_out = true;
1801         } else if (is_in)
1802                 ep->end_point.caps.dir_in = true;
1803         else
1804                 ep->end_point.caps.dir_out = true;
1805 }
1806
1807 /*
1808  * Initialize the endpoints exposed to peripheral drivers, with backlinks
1809  * to the rest of the driver state.
1810  */
1811 static inline void musb_g_init_endpoints(struct musb *musb)
1812 {
1813         u8                      epnum;
1814         struct musb_hw_ep       *hw_ep;
1815         unsigned                count = 0;
1816
1817         /* initialize endpoint list just once */
1818         INIT_LIST_HEAD(&(musb->g.ep_list));
1819
1820         for (epnum = 0, hw_ep = musb->endpoints;
1821                         epnum < musb->nr_endpoints;
1822                         epnum++, hw_ep++) {
1823                 if (hw_ep->is_shared_fifo /* || !epnum */) {
1824                         init_peripheral_ep(musb, &hw_ep->ep_in, epnum, 0);
1825                         count++;
1826                 } else {
1827                         if (hw_ep->max_packet_sz_tx) {
1828                                 init_peripheral_ep(musb, &hw_ep->ep_in,
1829                                                         epnum, 1);
1830                                 count++;
1831                         }
1832                         if (hw_ep->max_packet_sz_rx) {
1833                                 init_peripheral_ep(musb, &hw_ep->ep_out,
1834                                                         epnum, 0);
1835                                 count++;
1836                         }
1837                 }
1838         }
1839 }
1840
1841 /* called once during driver setup to initialize and link into
1842  * the driver model; memory is zeroed.
1843  */
1844 int musb_gadget_setup(struct musb *musb)
1845 {
1846         int status;
1847
1848         /* REVISIT minor race:  if (erroneously) setting up two
1849          * musb peripherals at the same time, only the bus lock
1850          * is probably held.
1851          */
1852
1853         musb->g.ops = &musb_gadget_operations;
1854         musb->g.max_speed = USB_SPEED_HIGH;
1855         musb->g.speed = USB_SPEED_UNKNOWN;
1856
1857         MUSB_DEV_MODE(musb);
1858         musb->xceiv->otg->default_a = 0;
1859         musb->xceiv->otg->state = OTG_STATE_B_IDLE;
1860
1861         /* this "gadget" abstracts/virtualizes the controller */
1862         musb->g.name = musb_driver_name;
1863 #if IS_ENABLED(CONFIG_USB_MUSB_DUAL_ROLE)
1864         musb->g.is_otg = 1;
1865 #elif IS_ENABLED(CONFIG_USB_MUSB_GADGET)
1866         musb->g.is_otg = 0;
1867 #endif
1868         INIT_DELAYED_WORK(&musb->gadget_work, musb_gadget_work);
1869         musb_g_init_endpoints(musb);
1870
1871         musb->is_active = 0;
1872         musb_platform_try_idle(musb, 0);
1873
1874         status = usb_add_gadget_udc(musb->controller, &musb->g);
1875         if (status)
1876                 goto err;
1877
1878         return 0;
1879 err:
1880         musb->g.dev.parent = NULL;
1881         device_unregister(&musb->g.dev);
1882         return status;
1883 }
1884
1885 void musb_gadget_cleanup(struct musb *musb)
1886 {
1887         if (musb->port_mode == MUSB_PORT_MODE_HOST)
1888                 return;
1889
1890         cancel_delayed_work_sync(&musb->gadget_work);
1891         usb_del_gadget_udc(&musb->g);
1892 }
1893
1894 /*
1895  * Register the gadget driver. Used by gadget drivers when
1896  * registering themselves with the controller.
1897  *
1898  * -EINVAL something went wrong (not driver)
1899  * -EBUSY another gadget is already using the controller
1900  * -ENOMEM no memory to perform the operation
1901  *
1902  * @param driver the gadget driver
1903  * @return <0 if error, 0 if everything is fine
1904  */
1905 static int musb_gadget_start(struct usb_gadget *g,
1906                 struct usb_gadget_driver *driver)
1907 {
1908         struct musb             *musb = gadget_to_musb(g);
1909         struct usb_otg          *otg = musb->xceiv->otg;
1910         unsigned long           flags;
1911         int                     retval = 0;
1912
1913         if (driver->max_speed < USB_SPEED_HIGH) {
1914                 retval = -EINVAL;
1915                 goto err;
1916         }
1917
1918         pm_runtime_get_sync(musb->controller);
1919
1920         musb->softconnect = 0;
1921         musb->gadget_driver = driver;
1922
1923         spin_lock_irqsave(&musb->lock, flags);
1924         musb->is_active = 1;
1925
1926         otg_set_peripheral(otg, &musb->g);
1927         musb->xceiv->otg->state = OTG_STATE_B_IDLE;
1928         spin_unlock_irqrestore(&musb->lock, flags);
1929
1930         musb_start(musb);
1931
1932         /* REVISIT:  funcall to other code, which also
1933          * handles power budgeting ... this way also
1934          * ensures HdrcStart is indirectly called.
1935          */
1936         if (musb->xceiv->last_event == USB_EVENT_ID)
1937                 musb_platform_set_vbus(musb, 1);
1938
1939         pm_runtime_mark_last_busy(musb->controller);
1940         pm_runtime_put_autosuspend(musb->controller);
1941
1942         return 0;
1943
1944 err:
1945         return retval;
1946 }
1947
1948 /*
1949  * Unregister the gadget driver. Used by gadget drivers when
1950  * unregistering themselves from the controller.
1951  *
1952  * @param driver the gadget driver to unregister
1953  */
1954 static int musb_gadget_stop(struct usb_gadget *g)
1955 {
1956         struct musb     *musb = gadget_to_musb(g);
1957         unsigned long   flags;
1958
1959         pm_runtime_get_sync(musb->controller);
1960
1961         /*
1962          * REVISIT always use otg_set_peripheral() here too;
1963          * this needs to shut down the OTG engine.
1964          */
1965
1966         spin_lock_irqsave(&musb->lock, flags);
1967
1968         musb_hnp_stop(musb);
1969
1970         (void) musb_gadget_vbus_draw(&musb->g, 0);
1971
1972         musb->xceiv->otg->state = OTG_STATE_UNDEFINED;
1973         musb_stop(musb);
1974         otg_set_peripheral(musb->xceiv->otg, NULL);
1975
1976         musb->is_active = 0;
1977         musb->gadget_driver = NULL;
1978         musb_platform_try_idle(musb, 0);
1979         spin_unlock_irqrestore(&musb->lock, flags);
1980
1981         /*
1982          * FIXME we need to be able to register another
1983          * gadget driver here and have everything work;
1984          * that currently misbehaves.
1985          */
1986
1987         /* Force check of devctl register for PM runtime */
1988         schedule_delayed_work(&musb->irq_work, 0);
1989
1990         pm_runtime_mark_last_busy(musb->controller);
1991         pm_runtime_put_autosuspend(musb->controller);
1992
1993         return 0;
1994 }
1995
1996 /* ----------------------------------------------------------------------- */
1997
1998 /* lifecycle operations called through plat_uds.c */
1999
2000 void musb_g_resume(struct musb *musb)
2001 {
2002         musb->is_suspended = 0;
2003         switch (musb->xceiv->otg->state) {
2004         case OTG_STATE_B_IDLE:
2005                 break;
2006         case OTG_STATE_B_WAIT_ACON:
2007         case OTG_STATE_B_PERIPHERAL:
2008                 musb->is_active = 1;
2009                 if (musb->gadget_driver && musb->gadget_driver->resume) {
2010                         spin_unlock(&musb->lock);
2011                         musb->gadget_driver->resume(&musb->g);
2012                         spin_lock(&musb->lock);
2013                 }
2014                 break;
2015         default:
2016                 WARNING("unhandled RESUME transition (%s)\n",
2017                                 usb_otg_state_string(musb->xceiv->otg->state));
2018         }
2019 }
2020
2021 /* called when SOF packets stop for 3+ msec */
2022 void musb_g_suspend(struct musb *musb)
2023 {
2024         u8      devctl;
2025
2026         devctl = musb_readb(musb->mregs, MUSB_DEVCTL);
2027         musb_dbg(musb, "musb_g_suspend: devctl %02x", devctl);
2028
2029         switch (musb->xceiv->otg->state) {
2030         case OTG_STATE_B_IDLE:
2031                 if ((devctl & MUSB_DEVCTL_VBUS) == MUSB_DEVCTL_VBUS)
2032                         musb->xceiv->otg->state = OTG_STATE_B_PERIPHERAL;
2033                 break;
2034         case OTG_STATE_B_PERIPHERAL:
2035                 musb->is_suspended = 1;
2036                 if (musb->gadget_driver && musb->gadget_driver->suspend) {
2037                         spin_unlock(&musb->lock);
2038                         musb->gadget_driver->suspend(&musb->g);
2039                         spin_lock(&musb->lock);
2040                 }
2041                 break;
2042         default:
2043                 /* REVISIT if B_HOST, clear DEVCTL.HOSTREQ;
2044                  * A_PERIPHERAL may need care too
2045                  */
2046                 WARNING("unhandled SUSPEND transition (%s)",
2047                                 usb_otg_state_string(musb->xceiv->otg->state));
2048         }
2049 }
2050
2051 /* Called during SRP */
2052 void musb_g_wakeup(struct musb *musb)
2053 {
2054         musb_gadget_wakeup(&musb->g);
2055 }
2056
2057 /* called when VBUS drops below session threshold, and in other cases */
2058 void musb_g_disconnect(struct musb *musb)
2059 {
2060         void __iomem    *mregs = musb->mregs;
2061         u8      devctl = musb_readb(mregs, MUSB_DEVCTL);
2062
2063         musb_dbg(musb, "musb_g_disconnect: devctl %02x", devctl);
2064
2065         /* clear HR */
2066         musb_writeb(mregs, MUSB_DEVCTL, devctl & MUSB_DEVCTL_SESSION);
2067
2068         /* don't draw vbus until new b-default session */
2069         (void) musb_gadget_vbus_draw(&musb->g, 0);
2070
2071         musb->g.speed = USB_SPEED_UNKNOWN;
2072         if (musb->gadget_driver && musb->gadget_driver->disconnect) {
2073                 spin_unlock(&musb->lock);
2074                 musb->gadget_driver->disconnect(&musb->g);
2075                 spin_lock(&musb->lock);
2076         }
2077
2078         switch (musb->xceiv->otg->state) {
2079         default:
2080                 musb_dbg(musb, "Unhandled disconnect %s, setting a_idle",
2081                         usb_otg_state_string(musb->xceiv->otg->state));
2082                 musb->xceiv->otg->state = OTG_STATE_A_IDLE;
2083                 MUSB_HST_MODE(musb);
2084                 break;
2085         case OTG_STATE_A_PERIPHERAL:
2086                 musb->xceiv->otg->state = OTG_STATE_A_WAIT_BCON;
2087                 MUSB_HST_MODE(musb);
2088                 break;
2089         case OTG_STATE_B_WAIT_ACON:
2090         case OTG_STATE_B_HOST:
2091         case OTG_STATE_B_PERIPHERAL:
2092         case OTG_STATE_B_IDLE:
2093                 musb->xceiv->otg->state = OTG_STATE_B_IDLE;
2094                 break;
2095         case OTG_STATE_B_SRP_INIT:
2096                 break;
2097         }
2098
2099         musb->is_active = 0;
2100 }
2101
2102 void musb_g_reset(struct musb *musb)
2103 __releases(musb->lock)
2104 __acquires(musb->lock)
2105 {
2106         void __iomem    *mbase = musb->mregs;
2107         u8              devctl = musb_readb(mbase, MUSB_DEVCTL);
2108         u8              power;
2109
2110         musb_dbg(musb, "<== %s driver '%s'",
2111                         (devctl & MUSB_DEVCTL_BDEVICE)
2112                                 ? "B-Device" : "A-Device",
2113                         musb->gadget_driver
2114                                 ? musb->gadget_driver->driver.name
2115                                 : NULL
2116                         );
2117
2118         /* report reset, if we didn't already (flushing EP state) */
2119         if (musb->gadget_driver && musb->g.speed != USB_SPEED_UNKNOWN) {
2120                 spin_unlock(&musb->lock);
2121                 usb_gadget_udc_reset(&musb->g, musb->gadget_driver);
2122                 spin_lock(&musb->lock);
2123         }
2124
2125         /* clear HR */
2126         else if (devctl & MUSB_DEVCTL_HR)
2127                 musb_writeb(mbase, MUSB_DEVCTL, MUSB_DEVCTL_SESSION);
2128
2129
2130         /* what speed did we negotiate? */
2131         power = musb_readb(mbase, MUSB_POWER);
2132         musb->g.speed = (power & MUSB_POWER_HSMODE)
2133                         ? USB_SPEED_HIGH : USB_SPEED_FULL;
2134
2135         /* start in USB_STATE_DEFAULT */
2136         musb->is_active = 1;
2137         musb->is_suspended = 0;
2138         MUSB_DEV_MODE(musb);
2139         musb->address = 0;
2140         musb->ep0_state = MUSB_EP0_STAGE_SETUP;
2141
2142         musb->may_wakeup = 0;
2143         musb->g.b_hnp_enable = 0;
2144         musb->g.a_alt_hnp_support = 0;
2145         musb->g.a_hnp_support = 0;
2146         musb->g.quirk_zlp_not_supp = 1;
2147
2148         /* Normal reset, as B-Device;
2149          * or else after HNP, as A-Device
2150          */
2151         if (!musb->g.is_otg) {
2152                 /* USB device controllers that are not OTG compatible
2153                  * may not have DEVCTL register in silicon.
2154                  * In that case, do not rely on devctl for setting
2155                  * peripheral mode.
2156                  */
2157                 musb->xceiv->otg->state = OTG_STATE_B_PERIPHERAL;
2158                 musb->g.is_a_peripheral = 0;
2159         } else if (devctl & MUSB_DEVCTL_BDEVICE) {
2160                 musb->xceiv->otg->state = OTG_STATE_B_PERIPHERAL;
2161                 musb->g.is_a_peripheral = 0;
2162         } else {
2163                 musb->xceiv->otg->state = OTG_STATE_A_PERIPHERAL;
2164                 musb->g.is_a_peripheral = 1;
2165         }
2166
2167         /* start with default limits on VBUS power draw */
2168         (void) musb_gadget_vbus_draw(&musb->g, 8);
2169 }