drivers/usb/musb/musb_gadget.c

   1 // SPDX-License-Identifier: GPL-2.0
   2 /*
   3  * MUSB OTG driver peripheral support
   4  *
   5  * Copyright 2005 Mentor Graphics Corporation
   6  * Copyright (C) 2005-2006 by Texas Instruments
   7  * Copyright (C) 2006-2007 Nokia Corporation
   8  * Copyright (C) 2009 MontaVista Software, Inc. <source@mvista.com>
   9  */
  10
  11 #include <linux/kernel.h>
  12 #include <linux/list.h>
  13 #include <linux/timer.h>
  14 #include <linux/module.h>
  15 #include <linux/smp.h>
  16 #include <linux/spinlock.h>
  17 #include <linux/delay.h>
  18 #include <linux/dma-mapping.h>
  19 #include <linux/slab.h>
  20
  21 #include "musb_core.h"
  22 #include "musb_trace.h"
  23
  24
  25 /* ----------------------------------------------------------------------- */
  26
  27 #define is_buffer_mapped(req) (is_dma_capable() && \
  28                                         (req->map_state != UN_MAPPED))
  29
  30 /* Maps the buffer to dma  */
  31
  32 static inline void map_dma_buffer(struct musb_request *request,
  33                         struct musb *musb, struct musb_ep *musb_ep)
  34 {
  35         int compatible = true;
  36         struct dma_controller *dma = musb->dma_controller;
  37
  38         request->map_state = UN_MAPPED;
  39
  40         if (!is_dma_capable() || !musb_ep->dma)
  41                 return;
  42
  43         /* Check if DMA engine can handle this request.
  44          * DMA code must reject the USB request explicitly.
  45          * Default behaviour is to map the request.
  46          */
  47         if (dma->is_compatible)
  48                 compatible = dma->is_compatible(musb_ep->dma,
  49                                 musb_ep->packet_sz, request->request.buf,
  50                                 request->request.length);
  51         if (!compatible)
  52                 return;
  53
  54         if (request->request.dma == DMA_ADDR_INVALID) {
  55                 dma_addr_t dma_addr;
  56                 int ret;
  57
  58                 dma_addr = dma_map_single(
  59                                 musb->controller,
  60                                 request->request.buf,
  61                                 request->request.length,
  62                                 request->tx
  63                                         ? DMA_TO_DEVICE
  64                                         : DMA_FROM_DEVICE);
  65                 ret = dma_mapping_error(musb->controller, dma_addr);
  66                 if (ret)
  67                         return;
  68
  69                 request->request.dma = dma_addr;
  70                 request->map_state = MUSB_MAPPED;
  71         } else {
  72                 dma_sync_single_for_device(musb->controller,
  73                         request->request.dma,
  74                         request->request.length,
  75                         request->tx
  76                                 ? DMA_TO_DEVICE
  77                                 : DMA_FROM_DEVICE);
  78                 request->map_state = PRE_MAPPED;
  79         }
  80 }
  81
  82 /* Unmap the buffer from dma and maps it back to cpu */
  83 static inline void unmap_dma_buffer(struct musb_request *request,
  84                                 struct musb *musb)
  85 {
  86         struct musb_ep *musb_ep = request->ep;
  87
  88         if (!is_buffer_mapped(request) || !musb_ep->dma)
  89                 return;
  90
  91         if (request->request.dma == DMA_ADDR_INVALID) {
  92                 dev_vdbg(musb->controller,
  93                                 "not unmapping a never mapped buffer\n");
  94                 return;
  95         }
  96         if (request->map_state == MUSB_MAPPED) {
  97                 dma_unmap_single(musb->controller,
  98                         request->request.dma,
  99                         request->request.length,
 100                         request->tx
 101                                 ? DMA_TO_DEVICE
 102                                 : DMA_FROM_DEVICE);
 103                 request->request.dma = DMA_ADDR_INVALID;
 104         } else { /* PRE_MAPPED */
 105                 dma_sync_single_for_cpu(musb->controller,
 106                         request->request.dma,
 107                         request->request.length,
 108                         request->tx
 109                                 ? DMA_TO_DEVICE
 110                                 : DMA_FROM_DEVICE);
 111         }
 112         request->map_state = UN_MAPPED;
 113 }
 114
 115 /*
 116  * Immediately complete a request.
 117  *
 118  * @param request the request to complete
 119  * @param status the status to complete the request with
 120  * Context: controller locked, IRQs blocked.
 121  */
 122 void musb_g_giveback(
 123         struct musb_ep          *ep,
 124         struct usb_request      *request,
 125         int                     status)
 126 __releases(ep->musb->lock)
 127 __acquires(ep->musb->lock)
 128 {
 129         struct musb_request     *req;
 130         struct musb             *musb;
 131         int                     busy = ep->busy;
 132
 133         req = to_musb_request(request);
 134
 135         list_del(&req->list);
 136         if (req->request.status == -EINPROGRESS)
 137                 req->request.status = status;
 138         musb = req->musb;
 139
 140         ep->busy = 1;
 141         spin_unlock(&musb->lock);
 142
 143         if (!dma_mapping_error(&musb->g.dev, request->dma))
 144                 unmap_dma_buffer(req, musb);
 145
 146         trace_musb_req_gb(req);
 147         usb_gadget_giveback_request(&req->ep->end_point, &req->request);
 148         spin_lock(&musb->lock);
 149         ep->busy = busy;
 150 }
 151
 152 /* ----------------------------------------------------------------------- */
 153
 154 /*
 155  * Abort requests queued to an endpoint using the status. Synchronous.
 156  * caller locked controller and blocked irqs, and selected this ep.
 157  */
 158 static void nuke(struct musb_ep *ep, const int status)
 159 {
 160         struct musb             *musb = ep->musb;
 161         struct musb_request     *req = NULL;
 162         void __iomem *epio = ep->musb->endpoints[ep->current_epnum].regs;
 163
 164         ep->busy = 1;
 165
 166         if (is_dma_capable() && ep->dma) {
 167                 struct dma_controller   *c = ep->musb->dma_controller;
 168                 int value;
 169
 170                 if (ep->is_in) {
 171                         /*
 172                          * The programming guide says that we must not clear
 173                          * the DMAMODE bit before DMAENAB, so we only
 174                          * clear it in the second write...
 175                          */
 176                         musb_writew(epio, MUSB_TXCSR,
 177                                     MUSB_TXCSR_DMAMODE | MUSB_TXCSR_FLUSHFIFO);
 178                         musb_writew(epio, MUSB_TXCSR,
 179                                         0 | MUSB_TXCSR_FLUSHFIFO);
 180                 } else {
 181                         musb_writew(epio, MUSB_RXCSR,
 182                                         0 | MUSB_RXCSR_FLUSHFIFO);
 183                         musb_writew(epio, MUSB_RXCSR,
 184                                         0 | MUSB_RXCSR_FLUSHFIFO);
 185                 }
 186
 187                 value = c->channel_abort(ep->dma);
 188                 musb_dbg(musb, "%s: abort DMA --> %d", ep->name, value);
 189                 c->channel_release(ep->dma);
 190                 ep->dma = NULL;
 191         }
 192
 193         while (!list_empty(&ep->req_list)) {
 194                 req = list_first_entry(&ep->req_list, struct musb_request, list);
 195                 musb_g_giveback(ep, &req->request, status);
 196         }
 197 }
 198
 199 /* ----------------------------------------------------------------------- */
 200
 201 /* Data transfers - pure PIO, pure DMA, or mixed mode */
 202
 203 /*
 204  * This assumes the separate CPPI engine is responding to DMA requests
 205  * from the usb core ... sequenced a bit differently from mentor dma.
 206  */
 207
 208 static inline int max_ep_writesize(struct musb *musb, struct musb_ep *ep)
 209 {
 210         if (can_bulk_split(musb, ep->type))
 211                 return ep->hw_ep->max_packet_sz_tx;
 212         else
 213                 return ep->packet_sz;
 214 }
 215
 216 /*
 217  * An endpoint is transmitting data. This can be called either from
 218  * the IRQ routine or from ep.queue() to kickstart a request on an
 219  * endpoint.
 220  *
 221  * Context: controller locked, IRQs blocked, endpoint selected
 222  */
 223 static void txstate(struct musb *musb, struct musb_request *req)
 224 {
 225         u8                      epnum = req->epnum;
 226         struct musb_ep          *musb_ep;
 227         void __iomem            *epio = musb->endpoints[epnum].regs;
 228         struct usb_request      *request;
 229         u16                     fifo_count = 0, csr;
 230         int                     use_dma = 0;
 231
 232         musb_ep = req->ep;
 233
 234         /* Check if EP is disabled */
 235         if (!musb_ep->desc) {
 236                 musb_dbg(musb, "ep:%s disabled - ignore request",
 237                                                 musb_ep->end_point.name);
 238                 return;
 239         }
 240
 241         /* we shouldn't get here while DMA is active ... but we do ... */
 242         if (dma_channel_status(musb_ep->dma) == MUSB_DMA_STATUS_BUSY) {
 243                 musb_dbg(musb, "dma pending...");
 244                 return;
 245         }
 246
 247         /* read TXCSR before */
 248         csr = musb_readw(epio, MUSB_TXCSR);
 249
 250         request = &req->request;
 251         fifo_count = min(max_ep_writesize(musb, musb_ep),
 252                         (int)(request->length - request->actual));
 253
 254         if (csr & MUSB_TXCSR_TXPKTRDY) {
 255                 musb_dbg(musb, "%s old packet still ready , txcsr %03x",
 256                                 musb_ep->end_point.name, csr);
 257                 return;
 258         }
 259
 260         if (csr & MUSB_TXCSR_P_SENDSTALL) {
 261                 musb_dbg(musb, "%s stalling, txcsr %03x",
 262                                 musb_ep->end_point.name, csr);
 263                 return;
 264         }
 265
 266         musb_dbg(musb, "hw_ep%d, maxpacket %d, fifo count %d, txcsr %03x",
 267                         epnum, musb_ep->packet_sz, fifo_count,
 268                         csr);
 269
 270 #ifndef CONFIG_MUSB_PIO_ONLY
 271         if (is_buffer_mapped(req)) {
 272                 struct dma_controller   *c = musb->dma_controller;
 273                 size_t request_size;
 274
 275                 /* setup DMA, then program endpoint CSR */
 276                 request_size = min_t(size_t, request->length - request->actual,
 277                                         musb_ep->dma->max_len);
 278
 279                 use_dma = (request->dma != DMA_ADDR_INVALID && request_size);
 280
 281                 /* MUSB_TXCSR_P_ISO is still set correctly */
 282
 283                 if (musb_dma_inventra(musb) || musb_dma_ux500(musb)) {
 284                         if (request_size < musb_ep->packet_sz)
 285                                 musb_ep->dma->desired_mode = 0;
 286                         else
 287                                 musb_ep->dma->desired_mode = 1;
 288
 289                         use_dma = use_dma && c->channel_program(
 290                                         musb_ep->dma, musb_ep->packet_sz,
 291                                         musb_ep->dma->desired_mode,
 292                                         request->dma + request->actual, request_size);
 293                         if (use_dma) {
 294                                 if (musb_ep->dma->desired_mode == 0) {
 295                                         /*
 296                                          * We must not clear the DMAMODE bit
 297                                          * before the DMAENAB bit -- and the
 298                                          * latter doesn't always get cleared
 299                                          * before we get here...
 300                                          */
 301                                         csr &= ~(MUSB_TXCSR_AUTOSET
 302                                                 | MUSB_TXCSR_DMAENAB);
 303                                         musb_writew(epio, MUSB_TXCSR, csr
 304                                                 | MUSB_TXCSR_P_WZC_BITS);
 305                                         csr &= ~MUSB_TXCSR_DMAMODE;
 306                                         csr |= (MUSB_TXCSR_DMAENAB |
 307                                                         MUSB_TXCSR_MODE);
 308                                         /* against programming guide */
 309                                 } else {
 310                                         csr |= (MUSB_TXCSR_DMAENAB
 311                                                         | MUSB_TXCSR_DMAMODE
 312                                                         | MUSB_TXCSR_MODE);
 313                                         /*
 314                                          * Enable Autoset according to table
 315                                          * below
 316                                          * bulk_split hb_mult   Autoset_Enable
 317                                          *      0       0       Yes(Normal)
 318                                          *      0       >0      No(High BW ISO)
 319                                          *      1       0       Yes(HS bulk)
 320                                          *      1       >0      Yes(FS bulk)
 321                                          */
 322                                         if (!musb_ep->hb_mult ||
 323                                             can_bulk_split(musb,
 324                                                            musb_ep->type))
 325                                                 csr |= MUSB_TXCSR_AUTOSET;
 326                                 }
 327                                 csr &= ~MUSB_TXCSR_P_UNDERRUN;
 328
 329                                 musb_writew(epio, MUSB_TXCSR, csr);
 330                         }
 331                 }
 332
 333                 if (is_cppi_enabled(musb)) {
 334                         /* program endpoint CSR first, then setup DMA */
 335                         csr &= ~(MUSB_TXCSR_P_UNDERRUN | MUSB_TXCSR_TXPKTRDY);
 336                         csr |= MUSB_TXCSR_DMAENAB | MUSB_TXCSR_DMAMODE |
 337                                 MUSB_TXCSR_MODE;
 338                         musb_writew(epio, MUSB_TXCSR, (MUSB_TXCSR_P_WZC_BITS &
 339                                                 ~MUSB_TXCSR_P_UNDERRUN) | csr);
 340
 341                         /* ensure writebuffer is empty */
 342                         csr = musb_readw(epio, MUSB_TXCSR);
 343
 344                         /*
 345                          * NOTE host side sets DMAENAB later than this; both are
 346                          * OK since the transfer dma glue (between CPPI and
 347                          * Mentor fifos) just tells CPPI it could start. Data
 348                          * only moves to the USB TX fifo when both fifos are
 349                          * ready.
 350                          */
 351                         /*
 352                          * "mode" is irrelevant here; handle terminating ZLPs
 353                          * like PIO does, since the hardware RNDIS mode seems
 354                          * unreliable except for the
 355                          * last-packet-is-already-short case.
 356                          */
 357                         use_dma = use_dma && c->channel_program(
 358                                         musb_ep->dma, musb_ep->packet_sz,
 359                                         0,
 360                                         request->dma + request->actual,
 361                                         request_size);
 362                         if (!use_dma) {
 363                                 c->channel_release(musb_ep->dma);
 364                                 musb_ep->dma = NULL;
 365                                 csr &= ~MUSB_TXCSR_DMAENAB;
 366                                 musb_writew(epio, MUSB_TXCSR, csr);
 367                                 /* invariant: prequest->buf is non-null */
 368                         }
 369                 } else if (tusb_dma_omap(musb))
 370                         use_dma = use_dma && c->channel_program(
 371                                         musb_ep->dma, musb_ep->packet_sz,
 372                                         request->zero,
 373                                         request->dma + request->actual,
 374                                         request_size);
 375         }
 376 #endif
 377
 378         if (!use_dma) {
 379                 /*
 380                  * Unmap the dma buffer back to cpu if dma channel
 381                  * programming fails
 382                  */
 383                 unmap_dma_buffer(req, musb);
 384
 385                 musb_write_fifo(musb_ep->hw_ep, fifo_count,
 386                                 (u8 *) (request->buf + request->actual));
 387                 request->actual += fifo_count;
 388                 csr |= MUSB_TXCSR_TXPKTRDY;
 389                 csr &= ~MUSB_TXCSR_P_UNDERRUN;
 390                 musb_writew(epio, MUSB_TXCSR, csr);
 391         }
 392
 393         /* host may already have the data when this message shows... */
 394         musb_dbg(musb, "%s TX/IN %s len %d/%d, txcsr %04x, fifo %d/%d",
 395                         musb_ep->end_point.name, use_dma ? "dma" : "pio",
 396                         request->actual, request->length,
 397                         musb_readw(epio, MUSB_TXCSR),
 398                         fifo_count,
 399                         musb_readw(epio, MUSB_TXMAXP));
 400 }
 401
 402 /*
 403  * FIFO state update (e.g. data ready).
 404  * Called from IRQ,  with controller locked.
 405  */
 406 void musb_g_tx(struct musb *musb, u8 epnum)
 407 {
 408         u16                     csr;
 409         struct musb_request     *req;
 410         struct usb_request      *request;
 411         u8 __iomem              *mbase = musb->mregs;
 412         struct musb_ep          *musb_ep = &musb->endpoints[epnum].ep_in;
 413         void __iomem            *epio = musb->endpoints[epnum].regs;
 414         struct dma_channel      *dma;
 415
 416         musb_ep_select(mbase, epnum);
 417         req = next_request(musb_ep);
 418         request = &req->request;
 419
 420         csr = musb_readw(epio, MUSB_TXCSR);
 421         musb_dbg(musb, "<== %s, txcsr %04x", musb_ep->end_point.name, csr);
 422
 423         dma = is_dma_capable() ? musb_ep->dma : NULL;
 424
 425         /*
 426          * REVISIT: for high bandwidth, MUSB_TXCSR_P_INCOMPTX
 427          * probably rates reporting as a host error.
 428          */
 429         if (csr & MUSB_TXCSR_P_SENTSTALL) {
 430                 csr |=  MUSB_TXCSR_P_WZC_BITS;
 431                 csr &= ~MUSB_TXCSR_P_SENTSTALL;
 432                 musb_writew(epio, MUSB_TXCSR, csr);
 433                 return;
 434         }
 435
 436         if (csr & MUSB_TXCSR_P_UNDERRUN) {
 437                 /* We NAKed, no big deal... little reason to care. */
 438                 csr |=   MUSB_TXCSR_P_WZC_BITS;
 439                 csr &= ~(MUSB_TXCSR_P_UNDERRUN | MUSB_TXCSR_TXPKTRDY);
 440                 musb_writew(epio, MUSB_TXCSR, csr);
 441                 dev_vdbg(musb->controller, "underrun on ep%d, req %p\n",
 442                                 epnum, request);
 443         }
 444
 445         if (dma_channel_status(dma) == MUSB_DMA_STATUS_BUSY) {
 446                 /*
 447                  * SHOULD NOT HAPPEN... has with CPPI though, after
 448                  * changing SENDSTALL (and other cases); harmless?
 449                  */
 450                 musb_dbg(musb, "%s dma still busy?", musb_ep->end_point.name);
 451                 return;
 452         }
 453
 454         if (request) {
 455
 456                 trace_musb_req_tx(req);
 457
 458                 if (dma && (csr & MUSB_TXCSR_DMAENAB)) {
 459                         csr |= MUSB_TXCSR_P_WZC_BITS;
 460                         csr &= ~(MUSB_TXCSR_DMAENAB | MUSB_TXCSR_P_UNDERRUN |
 461                                  MUSB_TXCSR_TXPKTRDY | MUSB_TXCSR_AUTOSET);
 462                         musb_writew(epio, MUSB_TXCSR, csr);
 463                         /* Ensure writebuffer is empty. */
 464                         csr = musb_readw(epio, MUSB_TXCSR);
 465                         request->actual += musb_ep->dma->actual_len;
 466                         musb_dbg(musb, "TXCSR%d %04x, DMA off, len %zu, req %p",
 467                                 epnum, csr, musb_ep->dma->actual_len, request);
 468                 }
 469
 470                 /*
 471                  * First, maybe a terminating short packet. Some DMA
 472                  * engines might handle this by themselves.
 473                  */
 474                 if ((request->zero && request->length)
 475                         && (request->length % musb_ep->packet_sz == 0)
 476                         && (request->actual == request->length)) {
 477
 478                         /*
 479                          * On DMA completion, FIFO may not be
 480                          * available yet...
 481                          */
 482                         if (csr & MUSB_TXCSR_TXPKTRDY)
 483                                 return;
 484
 485                         musb_writew(epio, MUSB_TXCSR, MUSB_TXCSR_MODE
 486                                         | MUSB_TXCSR_TXPKTRDY);
 487                         request->zero = 0;
 488                 }
 489
 490                 if (request->actual == request->length) {
 491                         musb_g_giveback(musb_ep, request, 0);
 492                         /*
 493                          * In the giveback function the MUSB lock is
 494                          * released and acquired after sometime. During
 495                          * this time period the INDEX register could get
 496                          * changed by the gadget_queue function especially
 497                          * on SMP systems. Reselect the INDEX to be sure
 498                          * we are reading/modifying the right registers
 499                          */
 500                         musb_ep_select(mbase, epnum);
 501                         req = musb_ep->desc ? next_request(musb_ep) : NULL;
 502                         if (!req) {
 503                                 musb_dbg(musb, "%s idle now",
 504                                         musb_ep->end_point.name);
 505                                 return;
 506                         }
 507                 }
 508
 509                 txstate(musb, req);
 510         }
 511 }
 512
 513 /* ------------------------------------------------------------ */
 514
 515 /*
 516  * Context: controller locked, IRQs blocked, endpoint selected
 517  */
 518 static void rxstate(struct musb *musb, struct musb_request *req)
 519 {
 520         const u8                epnum = req->epnum;
 521         struct usb_request      *request = &req->request;
 522         struct musb_ep          *musb_ep;
 523         void __iomem            *epio = musb->endpoints[epnum].regs;
 524         unsigned                len = 0;
 525         u16                     fifo_count;
 526         u16                     csr = musb_readw(epio, MUSB_RXCSR);
 527         struct musb_hw_ep       *hw_ep = &musb->endpoints[epnum];
 528         u8                      use_mode_1;
 529
 530         if (hw_ep->is_shared_fifo)
 531                 musb_ep = &hw_ep->ep_in;
 532         else
 533                 musb_ep = &hw_ep->ep_out;
 534
 535         fifo_count = musb_ep->packet_sz;
 536
 537         /* Check if EP is disabled */
 538         if (!musb_ep->desc) {
 539                 musb_dbg(musb, "ep:%s disabled - ignore request",
 540                                                 musb_ep->end_point.name);
 541                 return;
 542         }
 543
 544         /* We shouldn't get here while DMA is active, but we do... */
 545         if (dma_channel_status(musb_ep->dma) == MUSB_DMA_STATUS_BUSY) {
 546                 musb_dbg(musb, "DMA pending...");
 547                 return;
 548         }
 549
 550         if (csr & MUSB_RXCSR_P_SENDSTALL) {
 551                 musb_dbg(musb, "%s stalling, RXCSR %04x",
 552                     musb_ep->end_point.name, csr);
 553                 return;
 554         }
 555
 556         if (is_cppi_enabled(musb) && is_buffer_mapped(req)) {
 557                 struct dma_controller   *c = musb->dma_controller;
 558                 struct dma_channel      *channel = musb_ep->dma;
 559
 560                 /* NOTE:  CPPI won't actually stop advancing the DMA
 561                  * queue after short packet transfers, so this is almost
 562                  * always going to run as IRQ-per-packet DMA so that
 563                  * faults will be handled correctly.
 564                  */
 565                 if (c->channel_program(channel,
 566                                 musb_ep->packet_sz,
 567                                 !request->short_not_ok,
 568                                 request->dma + request->actual,
 569                                 request->length - request->actual)) {
 570
 571                         /* make sure that if an rxpkt arrived after the irq,
 572                          * the cppi engine will be ready to take it as soon
 573                          * as DMA is enabled
 574                          */
 575                         csr &= ~(MUSB_RXCSR_AUTOCLEAR
 576                                         | MUSB_RXCSR_DMAMODE);
 577                         csr |= MUSB_RXCSR_DMAENAB | MUSB_RXCSR_P_WZC_BITS;
 578                         musb_writew(epio, MUSB_RXCSR, csr);
 579                         return;
 580                 }
 581         }
 582
 583         if (csr & MUSB_RXCSR_RXPKTRDY) {
 584                 fifo_count = musb_readw(epio, MUSB_RXCOUNT);
 585
 586                 /*
 587                  * Enable Mode 1 on RX transfers only when short_not_ok flag
 588                  * is set. Currently short_not_ok flag is set only from
 589                  * file_storage and f_mass_storage drivers
 590                  */
 591
 592                 if (request->short_not_ok && fifo_count == musb_ep->packet_sz)
 593                         use_mode_1 = 1;
 594                 else
 595                         use_mode_1 = 0;
 596
 597                 if (request->actual < request->length) {
 598                         if (!is_buffer_mapped(req))
 599                                 goto buffer_aint_mapped;
 600
 601                         if (musb_dma_inventra(musb)) {
 602                                 struct dma_controller   *c;
 603                                 struct dma_channel      *channel;
 604                                 int                     use_dma = 0;
 605                                 unsigned int transfer_size;
 606
 607                                 c = musb->dma_controller;
 608                                 channel = musb_ep->dma;
 609
 610         /* We use DMA Req mode 0 in rx_csr, and DMA controller operates in
 611          * mode 0 only. So we do not get endpoint interrupts due to DMA
 612          * completion. We only get interrupts from DMA controller.
 613          *
 614          * We could operate in DMA mode 1 if we knew the size of the tranfer
 615          * in advance. For mass storage class, request->length = what the host
 616          * sends, so that'd work.  But for pretty much everything else,
 617          * request->length is routinely more than what the host sends. For
 618          * most these gadgets, end of is signified either by a short packet,
 619          * or filling the last byte of the buffer.  (Sending extra data in
 620          * that last pckate should trigger an overflow fault.)  But in mode 1,
 621          * we don't get DMA completion interrupt for short packets.
 622          *
 623          * Theoretically, we could enable DMAReq irq (MUSB_RXCSR_DMAMODE = 1),
 624          * to get endpoint interrupt on every DMA req, but that didn't seem
 625          * to work reliably.
 626          *
 627          * REVISIT an updated g_file_storage can set req->short_not_ok, which
 628          * then becomes usable as a runtime "use mode 1" hint...
 629          */
 630
 631                                 /* Experimental: Mode1 works with mass storage use cases */
 632                                 if (use_mode_1) {
 633                                         csr |= MUSB_RXCSR_AUTOCLEAR;
 634                                         musb_writew(epio, MUSB_RXCSR, csr);
 635                                         csr |= MUSB_RXCSR_DMAENAB;
 636                                         musb_writew(epio, MUSB_RXCSR, csr);
 637
 638                                         /*
 639                                          * this special sequence (enabling and then
 640                                          * disabling MUSB_RXCSR_DMAMODE) is required
 641                                          * to get DMAReq to activate
 642                                          */
 643                                         musb_writew(epio, MUSB_RXCSR,
 644                                                 csr | MUSB_RXCSR_DMAMODE);
 645                                         musb_writew(epio, MUSB_RXCSR, csr);
 646
 647                                         transfer_size = min_t(unsigned int,
 648                                                         request->length -
 649                                                         request->actual,
 650                                                         channel->max_len);
 651                                         musb_ep->dma->desired_mode = 1;
 652                                 } else {
 653                                         if (!musb_ep->hb_mult &&
 654                                                 musb_ep->hw_ep->rx_double_buffered)
 655                                                 csr |= MUSB_RXCSR_AUTOCLEAR;
 656                                         csr |= MUSB_RXCSR_DMAENAB;
 657                                         musb_writew(epio, MUSB_RXCSR, csr);
 658
 659                                         transfer_size = min(request->length - request->actual,
 660                                                         (unsigned)fifo_count);
 661                                         musb_ep->dma->desired_mode = 0;
 662                                 }
 663
 664                                 use_dma = c->channel_program(
 665                                                 channel,
 666                                                 musb_ep->packet_sz,
 667                                                 channel->desired_mode,
 668                                                 request->dma
 669                                                 + request->actual,
 670                                                 transfer_size);
 671
 672                                 if (use_dma)
 673                                         return;
 674                         }
 675
 676                         if ((musb_dma_ux500(musb)) &&
 677                                 (request->actual < request->length)) {
 678
 679                                 struct dma_controller *c;
 680                                 struct dma_channel *channel;
 681                                 unsigned int transfer_size = 0;
 682
 683                                 c = musb->dma_controller;
 684                                 channel = musb_ep->dma;
 685
 686                                 /* In case first packet is short */
 687                                 if (fifo_count < musb_ep->packet_sz)
 688                                         transfer_size = fifo_count;
 689                                 else if (request->short_not_ok)
 690                                         transfer_size = min_t(unsigned int,
 691                                                         request->length -
 692                                                         request->actual,
 693                                                         channel->max_len);
 694                                 else
 695                                         transfer_size = min_t(unsigned int,
 696                                                         request->length -
 697                                                         request->actual,
 698                                                         (unsigned)fifo_count);
 699
 700                                 csr &= ~MUSB_RXCSR_DMAMODE;
 701                                 csr |= (MUSB_RXCSR_DMAENAB |
 702                                         MUSB_RXCSR_AUTOCLEAR);
 703
 704                                 musb_writew(epio, MUSB_RXCSR, csr);
 705
 706                                 if (transfer_size <= musb_ep->packet_sz) {
 707                                         musb_ep->dma->desired_mode = 0;
 708                                 } else {
 709                                         musb_ep->dma->desired_mode = 1;
 710                                         /* Mode must be set after DMAENAB */
 711                                         csr |= MUSB_RXCSR_DMAMODE;
 712                                         musb_writew(epio, MUSB_RXCSR, csr);
 713                                 }
 714
 715                                 if (c->channel_program(channel,
 716                                                         musb_ep->packet_sz,
 717                                                         channel->desired_mode,
 718                                                         request->dma
 719                                                         + request->actual,
 720                                                         transfer_size))
 721
 722                                         return;
 723                         }
 724
 725                         len = request->length - request->actual;
 726                         musb_dbg(musb, "%s OUT/RX pio fifo %d/%d, maxpacket %d",
 727                                         musb_ep->end_point.name,
 728                                         fifo_count, len,
 729                                         musb_ep->packet_sz);
 730
 731                         fifo_count = min_t(unsigned, len, fifo_count);
 732
 733                         if (tusb_dma_omap(musb)) {
 734                                 struct dma_controller *c = musb->dma_controller;
 735                                 struct dma_channel *channel = musb_ep->dma;
 736                                 u32 dma_addr = request->dma + request->actual;
 737                                 int ret;
 738
 739                                 ret = c->channel_program(channel,
 740                                                 musb_ep->packet_sz,
 741                                                 channel->desired_mode,
 742                                                 dma_addr,
 743                                                 fifo_count);
 744                                 if (ret)
 745                                         return;
 746                         }
 747
 748                         /*
 749                          * Unmap the dma buffer back to cpu if dma channel
 750                          * programming fails. This buffer is mapped if the
 751                          * channel allocation is successful
 752                          */
 753                         unmap_dma_buffer(req, musb);
 754
 755                         /*
 756                          * Clear DMAENAB and AUTOCLEAR for the
 757                          * PIO mode transfer
 758                          */
 759                         csr &= ~(MUSB_RXCSR_DMAENAB | MUSB_RXCSR_AUTOCLEAR);
 760                         musb_writew(epio, MUSB_RXCSR, csr);
 761
 762 buffer_aint_mapped:
 763                         fifo_count = min_t(unsigned int,
 764                                         request->length - request->actual,
 765                                         (unsigned int)fifo_count);
 766                         musb_read_fifo(musb_ep->hw_ep, fifo_count, (u8 *)
 767                                         (request->buf + request->actual));
 768                         request->actual += fifo_count;
 769
 770                         /* REVISIT if we left anything in the fifo, flush
 771                          * it and report -EOVERFLOW
 772                          */
 773
 774                         /* ack the read! */
 775                         csr |= MUSB_RXCSR_P_WZC_BITS;
 776                         csr &= ~MUSB_RXCSR_RXPKTRDY;
 777                         musb_writew(epio, MUSB_RXCSR, csr);
 778                 }
 779         }
 780
 781         /* reach the end or short packet detected */
 782         if (request->actual == request->length ||
 783             fifo_count < musb_ep->packet_sz)
 784                 musb_g_giveback(musb_ep, request, 0);
 785 }
 786
 787 /*
 788  * Data ready for a request; called from IRQ
 789  */
 790 void musb_g_rx(struct musb *musb, u8 epnum)
 791 {
 792         u16                     csr;
 793         struct musb_request     *req;
 794         struct usb_request      *request;
 795         void __iomem            *mbase = musb->mregs;
 796         struct musb_ep          *musb_ep;
 797         void __iomem            *epio = musb->endpoints[epnum].regs;
 798         struct dma_channel      *dma;
 799         struct musb_hw_ep       *hw_ep = &musb->endpoints[epnum];
 800
 801         if (hw_ep->is_shared_fifo)
 802                 musb_ep = &hw_ep->ep_in;
 803         else
 804                 musb_ep = &hw_ep->ep_out;
 805
 806         musb_ep_select(mbase, epnum);
 807
 808         req = next_request(musb_ep);
 809         if (!req)
 810                 return;
 811
 812         trace_musb_req_rx(req);
 813         request = &req->request;
 814
 815         csr = musb_readw(epio, MUSB_RXCSR);
 816         dma = is_dma_capable() ? musb_ep->dma : NULL;
 817
 818         musb_dbg(musb, "<== %s, rxcsr %04x%s %p", musb_ep->end_point.name,
 819                         csr, dma ? " (dma)" : "", request);
 820
 821         if (csr & MUSB_RXCSR_P_SENTSTALL) {
 822                 csr |= MUSB_RXCSR_P_WZC_BITS;
 823                 csr &= ~MUSB_RXCSR_P_SENTSTALL;
 824                 musb_writew(epio, MUSB_RXCSR, csr);
 825                 return;
 826         }
 827
 828         if (csr & MUSB_RXCSR_P_OVERRUN) {
 829                 /* csr |= MUSB_RXCSR_P_WZC_BITS; */
 830                 csr &= ~MUSB_RXCSR_P_OVERRUN;
 831                 musb_writew(epio, MUSB_RXCSR, csr);
 832
 833                 musb_dbg(musb, "%s iso overrun on %p", musb_ep->name, request);
 834                 if (request->status == -EINPROGRESS)
 835                         request->status = -EOVERFLOW;
 836         }
 837         if (csr & MUSB_RXCSR_INCOMPRX) {
 838                 /* REVISIT not necessarily an error */
 839                 musb_dbg(musb, "%s, incomprx", musb_ep->end_point.name);
 840         }
 841
 842         if (dma_channel_status(dma) == MUSB_DMA_STATUS_BUSY) {
 843                 /* "should not happen"; likely RXPKTRDY pending for DMA */
 844                 musb_dbg(musb, "%s busy, csr %04x",
 845                         musb_ep->end_point.name, csr);
 846                 return;
 847         }
 848
 849         if (dma && (csr & MUSB_RXCSR_DMAENAB)) {
 850                 csr &= ~(MUSB_RXCSR_AUTOCLEAR
 851                                 | MUSB_RXCSR_DMAENAB
 852                                 | MUSB_RXCSR_DMAMODE);
 853                 musb_writew(epio, MUSB_RXCSR,
 854                         MUSB_RXCSR_P_WZC_BITS | csr);
 855
 856                 request->actual += musb_ep->dma->actual_len;
 857
 858 #if defined(CONFIG_USB_INVENTRA_DMA) || defined(CONFIG_USB_TUSB_OMAP_DMA) || \
 859         defined(CONFIG_USB_UX500_DMA)
 860                 /* Autoclear doesn't clear RxPktRdy for short packets */
 861                 if ((dma->desired_mode == 0 && !hw_ep->rx_double_buffered)
 862                                 || (dma->actual_len
 863                                         & (musb_ep->packet_sz - 1))) {
 864                         /* ack the read! */
 865                         csr &= ~MUSB_RXCSR_RXPKTRDY;
 866                         musb_writew(epio, MUSB_RXCSR, csr);
 867                 }
 868
 869                 /* incomplete, and not short? wait for next IN packet */
 870                 if ((request->actual < request->length)
 871                                 && (musb_ep->dma->actual_len
 872                                         == musb_ep->packet_sz)) {
 873                         /* In double buffer case, continue to unload fifo if
 874                          * there is Rx packet in FIFO.
 875                          **/
 876                         csr = musb_readw(epio, MUSB_RXCSR);
 877                         if ((csr & MUSB_RXCSR_RXPKTRDY) &&
 878                                 hw_ep->rx_double_buffered)
 879                                 goto exit;
 880                         return;
 881                 }
 882 #endif
 883                 musb_g_giveback(musb_ep, request, 0);
 884                 /*
 885                  * In the giveback function the MUSB lock is
 886                  * released and acquired after sometime. During
 887                  * this time period the INDEX register could get
 888                  * changed by the gadget_queue function especially
 889                  * on SMP systems. Reselect the INDEX to be sure
 890                  * we are reading/modifying the right registers
 891                  */
 892                 musb_ep_select(mbase, epnum);
 893
 894                 req = next_request(musb_ep);
 895                 if (!req)
 896                         return;
 897         }
 898 #if defined(CONFIG_USB_INVENTRA_DMA) || defined(CONFIG_USB_TUSB_OMAP_DMA) || \
 899         defined(CONFIG_USB_UX500_DMA)
 900 exit:
 901 #endif
 902         /* Analyze request */
 903         rxstate(musb, req);
 904 }
 905
 906 /* ------------------------------------------------------------ */
 907
 908 static int musb_gadget_enable(struct usb_ep *ep,
 909                         const struct usb_endpoint_descriptor *desc)
 910 {
 911         unsigned long           flags;
 912         struct musb_ep          *musb_ep;
 913         struct musb_hw_ep       *hw_ep;
 914         void __iomem            *regs;
 915         struct musb             *musb;
 916         void __iomem    *mbase;
 917         u8              epnum;
 918         u16             csr;
 919         unsigned        tmp;
 920         int             status = -EINVAL;
 921
 922         if (!ep || !desc)
 923                 return -EINVAL;
 924
 925         musb_ep = to_musb_ep(ep);
 926         hw_ep = musb_ep->hw_ep;
 927         regs = hw_ep->regs;
 928         musb = musb_ep->musb;
 929         mbase = musb->mregs;
 930         epnum = musb_ep->current_epnum;
 931
 932         spin_lock_irqsave(&musb->lock, flags);
 933
 934         if (musb_ep->desc) {
 935                 status = -EBUSY;
 936                 goto fail;
 937         }
 938         musb_ep->type = usb_endpoint_type(desc);
 939
 940         /* check direction and (later) maxpacket size against endpoint */
 941         if (usb_endpoint_num(desc) != epnum)
 942                 goto fail;
 943
 944         /* REVISIT this rules out high bandwidth periodic transfers */
 945         tmp = usb_endpoint_maxp_mult(desc) - 1;
 946         if (tmp) {
 947                 int ok;
 948
 949                 if (usb_endpoint_dir_in(desc))
 950                         ok = musb->hb_iso_tx;
 951                 else
 952                         ok = musb->hb_iso_rx;
 953
 954                 if (!ok) {
 955                         musb_dbg(musb, "no support for high bandwidth ISO");
 956                         goto fail;
 957                 }
 958                 musb_ep->hb_mult = tmp;
 959         } else {
 960                 musb_ep->hb_mult = 0;
 961         }
 962
 963         musb_ep->packet_sz = usb_endpoint_maxp(desc);
 964         tmp = musb_ep->packet_sz * (musb_ep->hb_mult + 1);
 965
 966         /* enable the interrupts for the endpoint, set the endpoint
 967          * packet size (or fail), set the mode, clear the fifo
 968          */
 969         musb_ep_select(mbase, epnum);
 970         if (usb_endpoint_dir_in(desc)) {
 971
 972                 if (hw_ep->is_shared_fifo)
 973                         musb_ep->is_in = 1;
 974                 if (!musb_ep->is_in)
 975                         goto fail;
 976
 977                 if (tmp > hw_ep->max_packet_sz_tx) {
 978                         musb_dbg(musb, "packet size beyond hardware FIFO size");
 979                         goto fail;
 980                 }
 981
 982                 musb->intrtxe |= (1 << epnum);
 983                 musb_writew(mbase, MUSB_INTRTXE, musb->intrtxe);
 984
 985                 /* REVISIT if can_bulk_split(), use by updating "tmp";
 986                  * likewise high bandwidth periodic tx
 987                  */
 988                 /* Set TXMAXP with the FIFO size of the endpoint
 989                  * to disable double buffering mode.
 990                  */
 991                 if (can_bulk_split(musb, musb_ep->type))
 992                         musb_ep->hb_mult = (hw_ep->max_packet_sz_tx /
 993                                                 musb_ep->packet_sz) - 1;
 994                 musb_writew(regs, MUSB_TXMAXP, musb_ep->packet_sz
 995                                 | (musb_ep->hb_mult << 11));
 996
 997                 csr = MUSB_TXCSR_MODE | MUSB_TXCSR_CLRDATATOG;
 998                 if (musb_readw(regs, MUSB_TXCSR)
 999                                 & MUSB_TXCSR_FIFONOTEMPTY)
1000                         csr |= MUSB_TXCSR_FLUSHFIFO;
1001                 if (musb_ep->type == USB_ENDPOINT_XFER_ISOC)
1002                         csr |= MUSB_TXCSR_P_ISO;
1003
1004                 /* set twice in case of double buffering */
1005                 musb_writew(regs, MUSB_TXCSR, csr);
1006                 /* REVISIT may be inappropriate w/o FIFONOTEMPTY ... */
1007                 musb_writew(regs, MUSB_TXCSR, csr);
1008
1009         } else {
1010
1011                 if (hw_ep->is_shared_fifo)
1012                         musb_ep->is_in = 0;
1013                 if (musb_ep->is_in)
1014                         goto fail;
1015
1016                 if (tmp > hw_ep->max_packet_sz_rx) {
1017                         musb_dbg(musb, "packet size beyond hardware FIFO size");
1018                         goto fail;
1019                 }
1020
1021                 musb->intrrxe |= (1 << epnum);
1022                 musb_writew(mbase, MUSB_INTRRXE, musb->intrrxe);
1023
1024                 /* REVISIT if can_bulk_combine() use by updating "tmp"
1025                  * likewise high bandwidth periodic rx
1026                  */
1027                 /* Set RXMAXP with the FIFO size of the endpoint
1028                  * to disable double buffering mode.
1029                  */
1030                 musb_writew(regs, MUSB_RXMAXP, musb_ep->packet_sz
1031                                 | (musb_ep->hb_mult << 11));
1032
1033                 /* force shared fifo to OUT-only mode */
1034                 if (hw_ep->is_shared_fifo) {
1035                         csr = musb_readw(regs, MUSB_TXCSR);
1036                         csr &= ~(MUSB_TXCSR_MODE | MUSB_TXCSR_TXPKTRDY);
1037                         musb_writew(regs, MUSB_TXCSR, csr);
1038                 }
1039
1040                 csr = MUSB_RXCSR_FLUSHFIFO | MUSB_RXCSR_CLRDATATOG;
1041                 if (musb_ep->type == USB_ENDPOINT_XFER_ISOC)
1042                         csr |= MUSB_RXCSR_P_ISO;
1043                 else if (musb_ep->type == USB_ENDPOINT_XFER_INT)
1044                         csr |= MUSB_RXCSR_DISNYET;
1045
1046                 /* set twice in case of double buffering */
1047                 musb_writew(regs, MUSB_RXCSR, csr);
1048                 musb_writew(regs, MUSB_RXCSR, csr);
1049         }
1050
1051         /* NOTE:  all the I/O code _should_ work fine without DMA, in case
1052          * for some reason you run out of channels here.
1053          */
1054         if (is_dma_capable() && musb->dma_controller) {
1055                 struct dma_controller   *c = musb->dma_controller;
1056
1057                 musb_ep->dma = c->channel_alloc(c, hw_ep,
1058                                 (desc->bEndpointAddress & USB_DIR_IN));
1059         } else
1060                 musb_ep->dma = NULL;
1061
1062         musb_ep->desc = desc;
1063         musb_ep->busy = 0;
1064         musb_ep->wedged = 0;
1065         status = 0;
1066
1067         pr_debug("%s periph: enabled %s for %s %s, %smaxpacket %d\n",
1068                         musb_driver_name, musb_ep->end_point.name,
1069                         musb_ep_xfertype_string(musb_ep->type),
1070                         musb_ep->is_in ? "IN" : "OUT",
1071                         musb_ep->dma ? "dma, " : "",
1072                         musb_ep->packet_sz);
1073
1074         schedule_delayed_work(&musb->irq_work, 0);
1075
1076 fail:
1077         spin_unlock_irqrestore(&musb->lock, flags);
1078         return status;
1079 }
1080
1081 /*
1082  * Disable an endpoint flushing all requests queued.
1083  */
1084 static int musb_gadget_disable(struct usb_ep *ep)
1085 {
1086         unsigned long   flags;
1087         struct musb     *musb;
1088         u8              epnum;
1089         struct musb_ep  *musb_ep;
1090         void __iomem    *epio;
1091         int             status = 0;
1092
1093         musb_ep = to_musb_ep(ep);
1094         musb = musb_ep->musb;
1095         epnum = musb_ep->current_epnum;
1096         epio = musb->endpoints[epnum].regs;
1097
1098         spin_lock_irqsave(&musb->lock, flags);
1099         musb_ep_select(musb->mregs, epnum);
1100
1101         /* zero the endpoint sizes */
1102         if (musb_ep->is_in) {
1103                 musb->intrtxe &= ~(1 << epnum);
1104                 musb_writew(musb->mregs, MUSB_INTRTXE, musb->intrtxe);
1105                 musb_writew(epio, MUSB_TXMAXP, 0);
1106         } else {
1107                 musb->intrrxe &= ~(1 << epnum);
1108                 musb_writew(musb->mregs, MUSB_INTRRXE, musb->intrrxe);
1109                 musb_writew(epio, MUSB_RXMAXP, 0);
1110         }
1111
1112         /* abort all pending DMA and requests */
1113         nuke(musb_ep, -ESHUTDOWN);
1114
1115         musb_ep->desc = NULL;
1116         musb_ep->end_point.desc = NULL;
1117
1118         schedule_delayed_work(&musb->irq_work, 0);
1119
1120         spin_unlock_irqrestore(&(musb->lock), flags);
1121
1122         musb_dbg(musb, "%s", musb_ep->end_point.name);
1123
1124         return status;
1125 }
1126
1127 /*
1128  * Allocate a request for an endpoint.
1129  * Reused by ep0 code.
1130  */
1131 struct usb_request *musb_alloc_request(struct usb_ep *ep, gfp_t gfp_flags)
1132 {
1133         struct musb_ep          *musb_ep = to_musb_ep(ep);
1134         struct musb_request     *request = NULL;
1135
1136         request = kzalloc(sizeof *request, gfp_flags);
1137         if (!request)
1138                 return NULL;
1139
1140         request->request.dma = DMA_ADDR_INVALID;
1141         request->epnum = musb_ep->current_epnum;
1142         request->ep = musb_ep;
1143
1144         trace_musb_req_alloc(request);
1145         return &request->request;
1146 }
1147
1148 /*
1149  * Free a request
1150  * Reused by ep0 code.
1151  */
1152 void musb_free_request(struct usb_ep *ep, struct usb_request *req)
1153 {
1154         struct musb_request *request = to_musb_request(req);
1155
1156         trace_musb_req_free(request);
1157         kfree(request);
1158 }
1159
1160 static LIST_HEAD(buffers);
1161
1162 struct free_record {
1163         struct list_head        list;
1164         struct device           *dev;
1165         unsigned                bytes;
1166         dma_addr_t              dma;
1167 };
1168
1169 /*
1170  * Context: controller locked, IRQs blocked.
1171  */
1172 void musb_ep_restart(struct musb *musb, struct musb_request *req)
1173 {
1174         trace_musb_req_start(req);
1175         musb_ep_select(musb->mregs, req->epnum);
1176         if (req->tx)
1177                 txstate(musb, req);
1178         else
1179                 rxstate(musb, req);
1180 }
1181
1182 static int musb_ep_restart_resume_work(struct musb *musb, void *data)
1183 {
1184         struct musb_request *req = data;
1185
1186         musb_ep_restart(musb, req);
1187
1188         return 0;
1189 }
1190
1191 static int musb_gadget_queue(struct usb_ep *ep, struct usb_request *req,
1192                         gfp_t gfp_flags)
1193 {
1194         struct musb_ep          *musb_ep;
1195         struct musb_request     *request;
1196         struct musb             *musb;
1197         int                     status;
1198         unsigned long           lockflags;
1199
1200         if (!ep || !req)
1201                 return -EINVAL;
1202         if (!req->buf)
1203                 return -ENODATA;
1204
1205         musb_ep = to_musb_ep(ep);
1206         musb = musb_ep->musb;
1207
1208         request = to_musb_request(req);
1209         request->musb = musb;
1210
1211         if (request->ep != musb_ep)
1212                 return -EINVAL;
1213
1214         status = pm_runtime_get(musb->controller);
1215         if ((status != -EINPROGRESS) && status < 0) {
1216                 dev_err(musb->controller,
1217                         "pm runtime get failed in %s\n",
1218                         __func__);
1219                 pm_runtime_put_noidle(musb->controller);
1220
1221                 return status;
1222         }
1223         status = 0;
1224
1225         trace_musb_req_enq(request);
1226
1227         /* request is mine now... */
1228         request->request.actual = 0;
1229         request->request.status = -EINPROGRESS;
1230         request->epnum = musb_ep->current_epnum;
1231         request->tx = musb_ep->is_in;
1232
1233         map_dma_buffer(request, musb, musb_ep);
1234
1235         spin_lock_irqsave(&musb->lock, lockflags);
1236
1237         /* don't queue if the ep is down */
1238         if (!musb_ep->desc) {
1239                 musb_dbg(musb, "req %p queued to %s while ep %s",
1240                                 req, ep->name, "disabled");
1241                 status = -ESHUTDOWN;
1242                 unmap_dma_buffer(request, musb);
1243                 goto unlock;
1244         }
1245
1246         /* add request to the list */
1247         list_add_tail(&request->list, &musb_ep->req_list);
1248
1249         /* it this is the head of the queue, start i/o ... */
1250         if (!musb_ep->busy && &request->list == musb_ep->req_list.next) {
1251                 status = musb_queue_resume_work(musb,
1252                                                 musb_ep_restart_resume_work,
1253                                                 request);
1254                 if (status < 0) {
1255                         dev_err(musb->controller, "%s resume work: %i\n",
1256                                 __func__, status);
1257                         list_del(&request->list);
1258                 }
1259         }
1260
1261 unlock:
1262         spin_unlock_irqrestore(&musb->lock, lockflags);
1263         pm_runtime_mark_last_busy(musb->controller);
1264         pm_runtime_put_autosuspend(musb->controller);
1265
1266         return status;
1267 }
1268
1269 static int musb_gadget_dequeue(struct usb_ep *ep, struct usb_request *request)
1270 {
1271         struct musb_ep          *musb_ep = to_musb_ep(ep);
1272         struct musb_request     *req = to_musb_request(request);
1273         struct musb_request     *r;
1274         unsigned long           flags;
1275         int                     status = 0;
1276         struct musb             *musb = musb_ep->musb;
1277
1278         if (!ep || !request || req->ep != musb_ep)
1279                 return -EINVAL;
1280
1281         trace_musb_req_deq(req);
1282
1283         spin_lock_irqsave(&musb->lock, flags);
1284
1285         list_for_each_entry(r, &musb_ep->req_list, list) {
1286                 if (r == req)
1287                         break;
1288         }
1289         if (r != req) {
1290                 dev_err(musb->controller, "request %p not queued to %s\n",
1291                                 request, ep->name);
1292                 status = -EINVAL;
1293                 goto done;
1294         }
1295
1296         /* if the hardware doesn't have the request, easy ... */
1297         if (musb_ep->req_list.next != &req->list || musb_ep->busy)
1298                 musb_g_giveback(musb_ep, request, -ECONNRESET);
1299
1300         /* ... else abort the dma transfer ... */
1301         else if (is_dma_capable() && musb_ep->dma) {
1302                 struct dma_controller   *c = musb->dma_controller;
1303
1304                 musb_ep_select(musb->mregs, musb_ep->current_epnum);
1305                 if (c->channel_abort)
1306                         status = c->channel_abort(musb_ep->dma);
1307                 else
1308                         status = -EBUSY;
1309                 if (status == 0)
1310                         musb_g_giveback(musb_ep, request, -ECONNRESET);
1311         } else {
1312                 /* NOTE: by sticking to easily tested hardware/driver states,
1313                  * we leave counting of in-flight packets imprecise.
1314                  */
1315                 musb_g_giveback(musb_ep, request, -ECONNRESET);
1316         }
1317
1318 done:
1319         spin_unlock_irqrestore(&musb->lock, flags);
1320         return status;
1321 }
1322
1323 /*
1324  * Set or clear the halt bit of an endpoint. A halted enpoint won't tx/rx any
1325  * data but will queue requests.
1326  *
1327  * exported to ep0 code
1328  */
1329 static int musb_gadget_set_halt(struct usb_ep *ep, int value)
1330 {
1331         struct musb_ep          *musb_ep = to_musb_ep(ep);
1332         u8                      epnum = musb_ep->current_epnum;
1333         struct musb             *musb = musb_ep->musb;
1334         void __iomem            *epio = musb->endpoints[epnum].regs;
1335         void __iomem            *mbase;
1336         unsigned long           flags;
1337         u16                     csr;
1338         struct musb_request     *request;
1339         int                     status = 0;
1340
1341         if (!ep)
1342                 return -EINVAL;
1343         mbase = musb->mregs;
1344
1345         spin_lock_irqsave(&musb->lock, flags);
1346
1347         if ((USB_ENDPOINT_XFER_ISOC == musb_ep->type)) {
1348                 status = -EINVAL;
1349                 goto done;
1350         }
1351
1352         musb_ep_select(mbase, epnum);
1353
1354         request = next_request(musb_ep);
1355         if (value) {
1356                 if (request) {
1357                         musb_dbg(musb, "request in progress, cannot halt %s",
1358                             ep->name);
1359                         status = -EAGAIN;
1360                         goto done;
1361                 }
1362                 /* Cannot portably stall with non-empty FIFO */
1363                 if (musb_ep->is_in) {
1364                         csr = musb_readw(epio, MUSB_TXCSR);
1365                         if (csr & MUSB_TXCSR_FIFONOTEMPTY) {
1366                                 musb_dbg(musb, "FIFO busy, cannot halt %s",
1367                                                 ep->name);
1368                                 status = -EAGAIN;
1369                                 goto done;
1370                         }
1371                 }
1372         } else
1373                 musb_ep->wedged = 0;
1374
1375         /* set/clear the stall and toggle bits */
1376         musb_dbg(musb, "%s: %s stall", ep->name, value ? "set" : "clear");
1377         if (musb_ep->is_in) {
1378                 csr = musb_readw(epio, MUSB_TXCSR);
1379                 csr |= MUSB_TXCSR_P_WZC_BITS
1380                         | MUSB_TXCSR_CLRDATATOG;
1381                 if (value)
1382                         csr |= MUSB_TXCSR_P_SENDSTALL;
1383                 else
1384                         csr &= ~(MUSB_TXCSR_P_SENDSTALL
1385                                 | MUSB_TXCSR_P_SENTSTALL);
1386                 csr &= ~MUSB_TXCSR_TXPKTRDY;
1387                 musb_writew(epio, MUSB_TXCSR, csr);
1388         } else {
1389                 csr = musb_readw(epio, MUSB_RXCSR);
1390                 csr |= MUSB_RXCSR_P_WZC_BITS
1391                         | MUSB_RXCSR_FLUSHFIFO
1392                         | MUSB_RXCSR_CLRDATATOG;
1393                 if (value)
1394                         csr |= MUSB_RXCSR_P_SENDSTALL;
1395                 else
1396                         csr &= ~(MUSB_RXCSR_P_SENDSTALL
1397                                 | MUSB_RXCSR_P_SENTSTALL);
1398                 musb_writew(epio, MUSB_RXCSR, csr);
1399         }
1400
1401         /* maybe start the first request in the queue */
1402         if (!musb_ep->busy && !value && request) {
1403                 musb_dbg(musb, "restarting the request");
1404                 musb_ep_restart(musb, request);
1405         }
1406
1407 done:
1408         spin_unlock_irqrestore(&musb->lock, flags);
1409         return status;
1410 }
1411
1412 /*
1413  * Sets the halt feature with the clear requests ignored
1414  */
1415 static int musb_gadget_set_wedge(struct usb_ep *ep)
1416 {
1417         struct musb_ep          *musb_ep = to_musb_ep(ep);
1418
1419         if (!ep)
1420                 return -EINVAL;
1421
1422         musb_ep->wedged = 1;
1423
1424         return usb_ep_set_halt(ep);
1425 }
1426
1427 static int musb_gadget_fifo_status(struct usb_ep *ep)
1428 {
1429         struct musb_ep          *musb_ep = to_musb_ep(ep);
1430         void __iomem            *epio = musb_ep->hw_ep->regs;
1431         int                     retval = -EINVAL;
1432
1433         if (musb_ep->desc && !musb_ep->is_in) {
1434                 struct musb             *musb = musb_ep->musb;
1435                 int                     epnum = musb_ep->current_epnum;
1436                 void __iomem            *mbase = musb->mregs;
1437                 unsigned long           flags;
1438
1439                 spin_lock_irqsave(&musb->lock, flags);
1440
1441                 musb_ep_select(mbase, epnum);
1442                 /* FIXME return zero unless RXPKTRDY is set */
1443                 retval = musb_readw(epio, MUSB_RXCOUNT);
1444
1445                 spin_unlock_irqrestore(&musb->lock, flags);
1446         }
1447         return retval;
1448 }
1449
1450 static void musb_gadget_fifo_flush(struct usb_ep *ep)
1451 {
1452         struct musb_ep  *musb_ep = to_musb_ep(ep);
1453         struct musb     *musb = musb_ep->musb;
1454         u8              epnum = musb_ep->current_epnum;
1455         void __iomem    *epio = musb->endpoints[epnum].regs;
1456         void __iomem    *mbase;
1457         unsigned long   flags;
1458         u16             csr;
1459
1460         mbase = musb->mregs;
1461
1462         spin_lock_irqsave(&musb->lock, flags);
1463         musb_ep_select(mbase, (u8) epnum);
1464
1465         /* disable interrupts */
1466         musb_writew(mbase, MUSB_INTRTXE, musb->intrtxe & ~(1 << epnum));
1467
1468         if (musb_ep->is_in) {
1469                 csr = musb_readw(epio, MUSB_TXCSR);
1470                 if (csr & MUSB_TXCSR_FIFONOTEMPTY) {
1471                         csr |= MUSB_TXCSR_FLUSHFIFO | MUSB_TXCSR_P_WZC_BITS;
1472                         /*
1473                          * Setting both TXPKTRDY and FLUSHFIFO makes controller
1474                          * to interrupt current FIFO loading, but not flushing
1475                          * the already loaded ones.
1476                          */
1477                         csr &= ~MUSB_TXCSR_TXPKTRDY;
1478                         musb_writew(epio, MUSB_TXCSR, csr);
1479                         /* REVISIT may be inappropriate w/o FIFONOTEMPTY ... */
1480                         musb_writew(epio, MUSB_TXCSR, csr);
1481                 }
1482         } else {
1483                 csr = musb_readw(epio, MUSB_RXCSR);
1484                 csr |= MUSB_RXCSR_FLUSHFIFO | MUSB_RXCSR_P_WZC_BITS;
1485                 musb_writew(epio, MUSB_RXCSR, csr);
1486                 musb_writew(epio, MUSB_RXCSR, csr);
1487         }
1488
1489         /* re-enable interrupt */
1490         musb_writew(mbase, MUSB_INTRTXE, musb->intrtxe);
1491         spin_unlock_irqrestore(&musb->lock, flags);
1492 }
1493
1494 static const struct usb_ep_ops musb_ep_ops = {
1495         .enable         = musb_gadget_enable,
1496         .disable        = musb_gadget_disable,
1497         .alloc_request  = musb_alloc_request,
1498         .free_request   = musb_free_request,
1499         .queue          = musb_gadget_queue,
1500         .dequeue        = musb_gadget_dequeue,
1501         .set_halt       = musb_gadget_set_halt,
1502         .set_wedge      = musb_gadget_set_wedge,
1503         .fifo_status    = musb_gadget_fifo_status,
1504         .fifo_flush     = musb_gadget_fifo_flush
1505 };
1506
1507 /* ----------------------------------------------------------------------- */
1508
1509 static int musb_gadget_get_frame(struct usb_gadget *gadget)
1510 {
1511         struct musb     *musb = gadget_to_musb(gadget);
1512
1513         return (int)musb_readw(musb->mregs, MUSB_FRAME);
1514 }
1515
1516 static int musb_gadget_wakeup(struct usb_gadget *gadget)
1517 {
1518         struct musb     *musb = gadget_to_musb(gadget);
1519         void __iomem    *mregs = musb->mregs;
1520         unsigned long   flags;
1521         int             status = -EINVAL;
1522         u8              power, devctl;
1523         int             retries;
1524
1525         spin_lock_irqsave(&musb->lock, flags);
1526
1527         switch (musb->xceiv->otg->state) {
1528         case OTG_STATE_B_PERIPHERAL:
1529                 /* NOTE:  OTG state machine doesn't include B_SUSPENDED;
1530                  * that's part of the standard usb 1.1 state machine, and
1531                  * doesn't affect OTG transitions.
1532                  */
1533                 if (musb->may_wakeup && musb->is_suspended)
1534                         break;
1535                 goto done;
1536         case OTG_STATE_B_IDLE:
1537                 /* Start SRP ... OTG not required. */
1538                 devctl = musb_readb(mregs, MUSB_DEVCTL);
1539                 musb_dbg(musb, "Sending SRP: devctl: %02x", devctl);
1540                 devctl |= MUSB_DEVCTL_SESSION;
1541                 musb_writeb(mregs, MUSB_DEVCTL, devctl);
1542                 devctl = musb_readb(mregs, MUSB_DEVCTL);
1543                 retries = 100;
1544                 while (!(devctl & MUSB_DEVCTL_SESSION)) {
1545                         devctl = musb_readb(mregs, MUSB_DEVCTL);
1546                         if (retries-- < 1)
1547                                 break;
1548                 }
1549                 retries = 10000;
1550                 while (devctl & MUSB_DEVCTL_SESSION) {
1551                         devctl = musb_readb(mregs, MUSB_DEVCTL);
1552                         if (retries-- < 1)
1553                                 break;
1554                 }
1555
1556                 spin_unlock_irqrestore(&musb->lock, flags);
1557                 otg_start_srp(musb->xceiv->otg);
1558                 spin_lock_irqsave(&musb->lock, flags);
1559
1560                 /* Block idling for at least 1s */
1561                 musb_platform_try_idle(musb,
1562                         jiffies + msecs_to_jiffies(1 * HZ));
1563
1564                 status = 0;
1565                 goto done;
1566         default:
1567                 musb_dbg(musb, "Unhandled wake: %s",
1568                         usb_otg_state_string(musb->xceiv->otg->state));
1569                 goto done;
1570         }
1571
1572         status = 0;
1573
1574         power = musb_readb(mregs, MUSB_POWER);
1575         power |= MUSB_POWER_RESUME;
1576         musb_writeb(mregs, MUSB_POWER, power);
1577         musb_dbg(musb, "issue wakeup");
1578
1579         /* FIXME do this next chunk in a timer callback, no udelay */
1580         mdelay(2);
1581
1582         power = musb_readb(mregs, MUSB_POWER);
1583         power &= ~MUSB_POWER_RESUME;
1584         musb_writeb(mregs, MUSB_POWER, power);
1585 done:
1586         spin_unlock_irqrestore(&musb->lock, flags);
1587         return status;
1588 }
1589
1590 static int
1591 musb_gadget_set_self_powered(struct usb_gadget *gadget, int is_selfpowered)
1592 {
1593         gadget->is_selfpowered = !!is_selfpowered;
1594         return 0;
1595 }
1596
1597 static void musb_pullup(struct musb *musb, int is_on)
1598 {
1599         u8 power;
1600
1601         power = musb_readb(musb->mregs, MUSB_POWER);
1602         if (is_on)
1603                 power |= MUSB_POWER_SOFTCONN;
1604         else
1605                 power &= ~MUSB_POWER_SOFTCONN;
1606
1607         /* FIXME if on, HdrcStart; if off, HdrcStop */
1608
1609         musb_dbg(musb, "gadget D+ pullup %s",
1610                 is_on ? "on" : "off");
1611         musb_writeb(musb->mregs, MUSB_POWER, power);
1612 }
1613
1614 #if 0
1615 static int musb_gadget_vbus_session(struct usb_gadget *gadget, int is_active)
1616 {
1617         musb_dbg(musb, "<= %s =>\n", __func__);
1618
1619         /*
1620          * FIXME iff driver's softconnect flag is set (as it is during probe,
1621          * though that can clear it), just musb_pullup().
1622          */
1623
1624         return -EINVAL;
1625 }
1626 #endif
1627
1628 static int musb_gadget_vbus_draw(struct usb_gadget *gadget, unsigned mA)
1629 {
1630         struct musb     *musb = gadget_to_musb(gadget);
1631
1632         if (!musb->xceiv->set_power)
1633                 return -EOPNOTSUPP;
1634         return usb_phy_set_power(musb->xceiv, mA);
1635 }
1636
1637 static void musb_gadget_work(struct work_struct *work)
1638 {
1639         struct musb *musb;
1640         unsigned long flags;
1641
1642         musb = container_of(work, struct musb, gadget_work.work);
1643         pm_runtime_get_sync(musb->controller);
1644         spin_lock_irqsave(&musb->lock, flags);
1645         musb_pullup(musb, musb->softconnect);
1646         spin_unlock_irqrestore(&musb->lock, flags);
1647         pm_runtime_mark_last_busy(musb->controller);
1648         pm_runtime_put_autosuspend(musb->controller);
1649 }
1650
1651 static int musb_gadget_pullup(struct usb_gadget *gadget, int is_on)
1652 {
1653         struct musb     *musb = gadget_to_musb(gadget);
1654         unsigned long   flags;
1655
1656         is_on = !!is_on;
1657
1658         /* NOTE: this assumes we are sensing vbus; we'd rather
1659          * not pullup unless the B-session is active.
1660          */
1661         spin_lock_irqsave(&musb->lock, flags);
1662         if (is_on != musb->softconnect) {
1663                 musb->softconnect = is_on;
1664                 schedule_delayed_work(&musb->gadget_work, 0);
1665         }
1666         spin_unlock_irqrestore(&musb->lock, flags);
1667
1668         return 0;
1669 }
1670
1671 static int musb_gadget_start(struct usb_gadget *g,
1672                 struct usb_gadget_driver *driver);
1673 static int musb_gadget_stop(struct usb_gadget *g);
1674
1675 static const struct usb_gadget_ops musb_gadget_operations = {
1676         .get_frame              = musb_gadget_get_frame,
1677         .wakeup                 = musb_gadget_wakeup,
1678         .set_selfpowered        = musb_gadget_set_self_powered,
1679         /* .vbus_session                = musb_gadget_vbus_session, */
1680         .vbus_draw              = musb_gadget_vbus_draw,
1681         .pullup                 = musb_gadget_pullup,
1682         .udc_start              = musb_gadget_start,
1683         .udc_stop               = musb_gadget_stop,
1684 };
1685
1686 /* ----------------------------------------------------------------------- */
1687
1688 /* Registration */
1689
1690 /* Only this registration code "knows" the rule (from USB standards)
1691  * about there being only one external upstream port.  It assumes
1692  * all peripheral ports are external...
1693  */
1694
1695 static void
1696 init_peripheral_ep(struct musb *musb, struct musb_ep *ep, u8 epnum, int is_in)
1697 {
1698         struct musb_hw_ep       *hw_ep = musb->endpoints + epnum;
1699
1700         memset(ep, 0, sizeof *ep);
1701
1702         ep->current_epnum = epnum;
1703         ep->musb = musb;
1704         ep->hw_ep = hw_ep;
1705         ep->is_in = is_in;
1706
1707         INIT_LIST_HEAD(&ep->req_list);
1708
1709         sprintf(ep->name, "ep%d%s", epnum,
1710                         (!epnum || hw_ep->is_shared_fifo) ? "" : (
1711                                 is_in ? "in" : "out"));
1712         ep->end_point.name = ep->name;
1713         INIT_LIST_HEAD(&ep->end_point.ep_list);
1714         if (!epnum) {
1715                 usb_ep_set_maxpacket_limit(&ep->end_point, 64);
1716                 ep->end_point.caps.type_control = true;
1717                 ep->end_point.ops = &musb_g_ep0_ops;
1718                 musb->g.ep0 = &ep->end_point;
1719         } else {
1720                 if (is_in)
1721                         usb_ep_set_maxpacket_limit(&ep->end_point, hw_ep->max_packet_sz_tx);
1722                 else
1723                         usb_ep_set_maxpacket_limit(&ep->end_point, hw_ep->max_packet_sz_rx);
1724                 ep->end_point.caps.type_iso = true;
1725                 ep->end_point.caps.type_bulk = true;
1726                 ep->end_point.caps.type_int = true;
1727                 ep->end_point.ops = &musb_ep_ops;
1728                 list_add_tail(&ep->end_point.ep_list, &musb->g.ep_list);
1729         }
1730
1731         if (!epnum || hw_ep->is_shared_fifo) {
1732                 ep->end_point.caps.dir_in = true;
1733                 ep->end_point.caps.dir_out = true;
1734         } else if (is_in)
1735                 ep->end_point.caps.dir_in = true;
1736         else
1737                 ep->end_point.caps.dir_out = true;
1738 }
1739
1740 /*
1741  * Initialize the endpoints exposed to peripheral drivers, with backlinks
1742  * to the rest of the driver state.
1743  */
1744 static inline void musb_g_init_endpoints(struct musb *musb)
1745 {
1746         u8                      epnum;
1747         struct musb_hw_ep       *hw_ep;
1748         unsigned                count = 0;
1749
1750         /* initialize endpoint list just once */
1751         INIT_LIST_HEAD(&(musb->g.ep_list));
1752
1753         for (epnum = 0, hw_ep = musb->endpoints;
1754                         epnum < musb->nr_endpoints;
1755                         epnum++, hw_ep++) {
1756                 if (hw_ep->is_shared_fifo /* || !epnum */) {
1757                         init_peripheral_ep(musb, &hw_ep->ep_in, epnum, 0);
1758                         count++;
1759                 } else {
1760                         if (hw_ep->max_packet_sz_tx) {
1761                                 init_peripheral_ep(musb, &hw_ep->ep_in,
1762                                                         epnum, 1);
1763                                 count++;
1764                         }
1765                         if (hw_ep->max_packet_sz_rx) {
1766                                 init_peripheral_ep(musb, &hw_ep->ep_out,
1767                                                         epnum, 0);
1768                                 count++;
1769                         }
1770                 }
1771         }
1772 }
1773
1774 /* called once during driver setup to initialize and link into
1775  * the driver model; memory is zeroed.
1776  */
1777 int musb_gadget_setup(struct musb *musb)
1778 {
1779         int status;
1780
1781         /* REVISIT minor race:  if (erroneously) setting up two
1782          * musb peripherals at the same time, only the bus lock
1783          * is probably held.
1784          */
1785
1786         musb->g.ops = &musb_gadget_operations;
1787         musb->g.max_speed = USB_SPEED_HIGH;
1788         musb->g.speed = USB_SPEED_UNKNOWN;
1789
1790         MUSB_DEV_MODE(musb);
1791         musb->xceiv->otg->state = OTG_STATE_B_IDLE;
1792
1793         /* this "gadget" abstracts/virtualizes the controller */
1794         musb->g.name = musb_driver_name;
1795         /* don't support otg protocols */
1796         musb->g.is_otg = 0;
1797         INIT_DELAYED_WORK(&musb->gadget_work, musb_gadget_work);
1798         musb_g_init_endpoints(musb);
1799
1800         musb->is_active = 0;
1801         musb_platform_try_idle(musb, 0);
1802
1803         status = usb_add_gadget_udc(musb->controller, &musb->g);
1804         if (status)
1805                 goto err;
1806
1807         return 0;
1808 err:
1809         musb->g.dev.parent = NULL;
1810         device_unregister(&musb->g.dev);
1811         return status;
1812 }
1813
1814 void musb_gadget_cleanup(struct musb *musb)
1815 {
1816         if (musb->port_mode == MUSB_HOST)
1817                 return;
1818
1819         cancel_delayed_work_sync(&musb->gadget_work);
1820         usb_del_gadget_udc(&musb->g);
1821 }
1822
1823 /*
1824  * Register the gadget driver. Used by gadget drivers when
1825  * registering themselves with the controller.
1826  *
1827  * -EINVAL something went wrong (not driver)
1828  * -EBUSY another gadget is already using the controller
1829  * -ENOMEM no memory to perform the operation
1830  *
1831  * @param driver the gadget driver
1832  * @return <0 if error, 0 if everything is fine
1833  */
1834 static int musb_gadget_start(struct usb_gadget *g,
1835                 struct usb_gadget_driver *driver)
1836 {
1837         struct musb             *musb = gadget_to_musb(g);
1838         struct usb_otg          *otg = musb->xceiv->otg;
1839         unsigned long           flags;
1840         int                     retval = 0;
1841
1842         if (driver->max_speed < USB_SPEED_HIGH) {
1843                 retval = -EINVAL;
1844                 goto err;
1845         }
1846
1847         pm_runtime_get_sync(musb->controller);
1848
1849         musb->softconnect = 0;
1850         musb->gadget_driver = driver;
1851
1852         spin_lock_irqsave(&musb->lock, flags);
1853         musb->is_active = 1;
1854
1855         otg_set_peripheral(otg, &musb->g);
1856         musb->xceiv->otg->state = OTG_STATE_B_IDLE;
1857         spin_unlock_irqrestore(&musb->lock, flags);
1858
1859         musb_start(musb);
1860
1861         /* REVISIT:  funcall to other code, which also
1862          * handles power budgeting ... this way also
1863          * ensures HdrcStart is indirectly called.
1864          */
1865         if (musb->xceiv->last_event == USB_EVENT_ID)
1866                 musb_platform_set_vbus(musb, 1);
1867
1868         pm_runtime_mark_last_busy(musb->controller);
1869         pm_runtime_put_autosuspend(musb->controller);
1870
1871         return 0;
1872
1873 err:
1874         return retval;
1875 }
1876
1877 /*
1878  * Unregister the gadget driver. Used by gadget drivers when
1879  * unregistering themselves from the controller.
1880  *
1881  * @param driver the gadget driver to unregister
1882  */
1883 static int musb_gadget_stop(struct usb_gadget *g)
1884 {
1885         struct musb     *musb = gadget_to_musb(g);
1886         unsigned long   flags;
1887
1888         pm_runtime_get_sync(musb->controller);
1889
1890         /*
1891          * REVISIT always use otg_set_peripheral() here too;
1892          * this needs to shut down the OTG engine.
1893          */
1894
1895         spin_lock_irqsave(&musb->lock, flags);
1896
1897         musb_hnp_stop(musb);
1898
1899         (void) musb_gadget_vbus_draw(&musb->g, 0);
1900
1901         musb->xceiv->otg->state = OTG_STATE_UNDEFINED;
1902         musb_stop(musb);
1903         otg_set_peripheral(musb->xceiv->otg, NULL);
1904
1905         musb->is_active = 0;
1906         musb->gadget_driver = NULL;
1907         musb_platform_try_idle(musb, 0);
1908         spin_unlock_irqrestore(&musb->lock, flags);
1909
1910         /*
1911          * FIXME we need to be able to register another
1912          * gadget driver here and have everything work;
1913          * that currently misbehaves.
1914          */
1915
1916         /* Force check of devctl register for PM runtime */
1917         schedule_delayed_work(&musb->irq_work, 0);
1918
1919         pm_runtime_mark_last_busy(musb->controller);
1920         pm_runtime_put_autosuspend(musb->controller);
1921
1922         return 0;
1923 }
1924
1925 /* ----------------------------------------------------------------------- */
1926
1927 /* lifecycle operations called through plat_uds.c */
1928
1929 void musb_g_resume(struct musb *musb)
1930 {
1931         musb->is_suspended = 0;
1932         switch (musb->xceiv->otg->state) {
1933         case OTG_STATE_B_IDLE:
1934                 break;
1935         case OTG_STATE_B_WAIT_ACON:
1936         case OTG_STATE_B_PERIPHERAL:
1937                 musb->is_active = 1;
1938                 if (musb->gadget_driver && musb->gadget_driver->resume) {
1939                         spin_unlock(&musb->lock);
1940                         musb->gadget_driver->resume(&musb->g);
1941                         spin_lock(&musb->lock);
1942                 }
1943                 break;
1944         default:
1945                 WARNING("unhandled RESUME transition (%s)\n",
1946                                 usb_otg_state_string(musb->xceiv->otg->state));
1947         }
1948 }
1949
1950 /* called when SOF packets stop for 3+ msec */
1951 void musb_g_suspend(struct musb *musb)
1952 {
1953         u8      devctl;
1954
1955         devctl = musb_readb(musb->mregs, MUSB_DEVCTL);
1956         musb_dbg(musb, "musb_g_suspend: devctl %02x", devctl);
1957
1958         switch (musb->xceiv->otg->state) {
1959         case OTG_STATE_B_IDLE:
1960                 if ((devctl & MUSB_DEVCTL_VBUS) == MUSB_DEVCTL_VBUS)
1961                         musb->xceiv->otg->state = OTG_STATE_B_PERIPHERAL;
1962                 break;
1963         case OTG_STATE_B_PERIPHERAL:
1964                 musb->is_suspended = 1;
1965                 if (musb->gadget_driver && musb->gadget_driver->suspend) {
1966                         spin_unlock(&musb->lock);
1967                         musb->gadget_driver->suspend(&musb->g);
1968                         spin_lock(&musb->lock);
1969                 }
1970                 break;
1971         default:
1972                 /* REVISIT if B_HOST, clear DEVCTL.HOSTREQ;
1973                  * A_PERIPHERAL may need care too
1974                  */
1975                 WARNING("unhandled SUSPEND transition (%s)",
1976                                 usb_otg_state_string(musb->xceiv->otg->state));
1977         }
1978 }
1979
1980 /* Called during SRP */
1981 void musb_g_wakeup(struct musb *musb)
1982 {
1983         musb_gadget_wakeup(&musb->g);
1984 }
1985
1986 /* called when VBUS drops below session threshold, and in other cases */
1987 void musb_g_disconnect(struct musb *musb)
1988 {
1989         void __iomem    *mregs = musb->mregs;
1990         u8      devctl = musb_readb(mregs, MUSB_DEVCTL);
1991
1992         musb_dbg(musb, "musb_g_disconnect: devctl %02x", devctl);
1993
1994         /* clear HR */
1995         musb_writeb(mregs, MUSB_DEVCTL, devctl & MUSB_DEVCTL_SESSION);
1996
1997         /* don't draw vbus until new b-default session */
1998         (void) musb_gadget_vbus_draw(&musb->g, 0);
1999
2000         musb->g.speed = USB_SPEED_UNKNOWN;
2001         if (musb->gadget_driver && musb->gadget_driver->disconnect) {
2002                 spin_unlock(&musb->lock);
2003                 musb->gadget_driver->disconnect(&musb->g);
2004                 spin_lock(&musb->lock);
2005         }
2006
2007         switch (musb->xceiv->otg->state) {
2008         default:
2009                 musb_dbg(musb, "Unhandled disconnect %s, setting a_idle",
2010                         usb_otg_state_string(musb->xceiv->otg->state));
2011                 musb->xceiv->otg->state = OTG_STATE_A_IDLE;
2012                 MUSB_HST_MODE(musb);
2013                 break;
2014         case OTG_STATE_A_PERIPHERAL:
2015                 musb->xceiv->otg->state = OTG_STATE_A_WAIT_BCON;
2016                 MUSB_HST_MODE(musb);
2017                 break;
2018         case OTG_STATE_B_WAIT_ACON:
2019         case OTG_STATE_B_HOST:
2020         case OTG_STATE_B_PERIPHERAL:
2021         case OTG_STATE_B_IDLE:
2022                 musb->xceiv->otg->state = OTG_STATE_B_IDLE;
2023                 break;
2024         case OTG_STATE_B_SRP_INIT:
2025                 break;
2026         }
2027
2028         musb->is_active = 0;
2029 }
2030
2031 void musb_g_reset(struct musb *musb)
2032 __releases(musb->lock)
2033 __acquires(musb->lock)
2034 {
2035         void __iomem    *mbase = musb->mregs;
2036         u8              devctl = musb_readb(mbase, MUSB_DEVCTL);
2037         u8              power;
2038
2039         musb_dbg(musb, "<== %s driver '%s'",
2040                         (devctl & MUSB_DEVCTL_BDEVICE)
2041                                 ? "B-Device" : "A-Device",
2042                         musb->gadget_driver
2043                                 ? musb->gadget_driver->driver.name
2044                                 : NULL
2045                         );
2046
2047         /* report reset, if we didn't already (flushing EP state) */
2048         if (musb->gadget_driver && musb->g.speed != USB_SPEED_UNKNOWN) {
2049                 spin_unlock(&musb->lock);
2050                 usb_gadget_udc_reset(&musb->g, musb->gadget_driver);
2051                 spin_lock(&musb->lock);
2052         }
2053
2054         /* clear HR */
2055         else if (devctl & MUSB_DEVCTL_HR)
2056                 musb_writeb(mbase, MUSB_DEVCTL, MUSB_DEVCTL_SESSION);
2057
2058
2059         /* what speed did we negotiate? */
2060         power = musb_readb(mbase, MUSB_POWER);
2061         musb->g.speed = (power & MUSB_POWER_HSMODE)
2062                         ? USB_SPEED_HIGH : USB_SPEED_FULL;
2063
2064         /* start in USB_STATE_DEFAULT */
2065         musb->is_active = 1;
2066         musb->is_suspended = 0;
2067         MUSB_DEV_MODE(musb);
2068         musb->address = 0;
2069         musb->ep0_state = MUSB_EP0_STAGE_SETUP;
2070
2071         musb->may_wakeup = 0;
2072         musb->g.b_hnp_enable = 0;
2073         musb->g.a_alt_hnp_support = 0;
2074         musb->g.a_hnp_support = 0;
2075         musb->g.quirk_zlp_not_supp = 1;
2076
2077         /* Normal reset, as B-Device;
2078          * or else after HNP, as A-Device
2079          */
2080         if (!musb->g.is_otg) {
2081                 /* USB device controllers that are not OTG compatible
2082                  * may not have DEVCTL register in silicon.
2083                  * In that case, do not rely on devctl for setting
2084                  * peripheral mode.
2085                  */
2086                 musb->xceiv->otg->state = OTG_STATE_B_PERIPHERAL;
2087                 musb->g.is_a_peripheral = 0;
2088         } else if (devctl & MUSB_DEVCTL_BDEVICE) {
2089                 musb->xceiv->otg->state = OTG_STATE_B_PERIPHERAL;
2090                 musb->g.is_a_peripheral = 0;
2091         } else {
2092                 musb->xceiv->otg->state = OTG_STATE_A_PERIPHERAL;
2093                 musb->g.is_a_peripheral = 1;
2094         }
2095
2096         /* start with default limits on VBUS power draw */
2097         (void) musb_gadget_vbus_draw(&musb->g, 8);
2098 }