drivers/tty/serial/xilinx_uartps.c

   1 /*
   2  * Cadence UART driver (found in Xilinx Zynq)
   3  *
   4  * 2011 - 2014 (C) Xilinx Inc.
   5  *
   6  * This program is free software; you can redistribute it
   7  * and/or modify it under the terms of the GNU General Public
   8  * License as published by the Free Software Foundation;
   9  * either version 2 of the License, or (at your option) any
  10  * later version.
  11  *
  12  * This driver has originally been pushed by Xilinx using a Zynq-branding. This
  13  * still shows in the naming of this file, the kconfig symbols and some symbols
  14  * in the code.
  15  */
  16
  17 #if defined(CONFIG_SERIAL_XILINX_PS_UART_CONSOLE) && defined(CONFIG_MAGIC_SYSRQ)
  18 #define SUPPORT_SYSRQ
  19 #endif
  20
  21 #include <linux/platform_device.h>
  22 #include <linux/serial.h>
  23 #include <linux/console.h>
  24 #include <linux/serial_core.h>
  25 #include <linux/slab.h>
  26 #include <linux/tty.h>
  27 #include <linux/tty_flip.h>
  28 #include <linux/clk.h>
  29 #include <linux/irq.h>
  30 #include <linux/io.h>
  31 #include <linux/of.h>
  32 #include <linux/module.h>
  33
  34 #define CDNS_UART_TTY_NAME      "ttyPS"
  35 #define CDNS_UART_NAME          "xuartps"
  36 #define CDNS_UART_MAJOR         0       /* use dynamic node allocation */
  37 #define CDNS_UART_MINOR         0       /* works best with devtmpfs */
  38 #define CDNS_UART_NR_PORTS      2
  39 #define CDNS_UART_FIFO_SIZE     64      /* FIFO size */
  40 #define CDNS_UART_REGISTER_SPACE        0x1000
  41
  42 /* Rx Trigger level */
  43 static int rx_trigger_level = 56;
  44 module_param(rx_trigger_level, uint, S_IRUGO);
  45 MODULE_PARM_DESC(rx_trigger_level, "Rx trigger level, 1-63 bytes");
  46
  47 /* Rx Timeout */
  48 static int rx_timeout = 10;
  49 module_param(rx_timeout, uint, S_IRUGO);
  50 MODULE_PARM_DESC(rx_timeout, "Rx timeout, 1-255");
  51
  52 /* Register offsets for the UART. */
  53 #define CDNS_UART_CR            0x00  /* Control Register */
  54 #define CDNS_UART_MR            0x04  /* Mode Register */
  55 #define CDNS_UART_IER           0x08  /* Interrupt Enable */
  56 #define CDNS_UART_IDR           0x0C  /* Interrupt Disable */
  57 #define CDNS_UART_IMR           0x10  /* Interrupt Mask */
  58 #define CDNS_UART_ISR           0x14  /* Interrupt Status */
  59 #define CDNS_UART_BAUDGEN       0x18  /* Baud Rate Generator */
  60 #define CDNS_UART_RXTOUT        0x1C  /* RX Timeout */
  61 #define CDNS_UART_RXWM          0x20  /* RX FIFO Trigger Level */
  62 #define CDNS_UART_MODEMCR       0x24  /* Modem Control */
  63 #define CDNS_UART_MODEMSR       0x28  /* Modem Status */
  64 #define CDNS_UART_SR            0x2C  /* Channel Status */
  65 #define CDNS_UART_FIFO          0x30  /* FIFO */
  66 #define CDNS_UART_BAUDDIV       0x34  /* Baud Rate Divider */
  67 #define CDNS_UART_FLOWDEL       0x38  /* Flow Delay */
  68 #define CDNS_UART_IRRX_PWIDTH   0x3C  /* IR Min Received Pulse Width */
  69 #define CDNS_UART_IRTX_PWIDTH   0x40  /* IR Transmitted pulse Width */
  70 #define CDNS_UART_TXWM          0x44  /* TX FIFO Trigger Level */
  71 #define CDNS_UART_RXBS          0x48  /* RX FIFO byte status register */
  72
  73 /* Control Register Bit Definitions */
  74 #define CDNS_UART_CR_STOPBRK    0x00000100  /* Stop TX break */
  75 #define CDNS_UART_CR_STARTBRK   0x00000080  /* Set TX break */
  76 #define CDNS_UART_CR_TX_DIS     0x00000020  /* TX disabled. */
  77 #define CDNS_UART_CR_TX_EN      0x00000010  /* TX enabled */
  78 #define CDNS_UART_CR_RX_DIS     0x00000008  /* RX disabled. */
  79 #define CDNS_UART_CR_RX_EN      0x00000004  /* RX enabled */
  80 #define CDNS_UART_CR_TXRST      0x00000002  /* TX logic reset */
  81 #define CDNS_UART_CR_RXRST      0x00000001  /* RX logic reset */
  82 #define CDNS_UART_CR_RST_TO     0x00000040  /* Restart Timeout Counter */
  83 #define CDNS_UART_RXBS_PARITY    0x00000001 /* Parity error status */
  84 #define CDNS_UART_RXBS_FRAMING   0x00000002 /* Framing error status */
  85 #define CDNS_UART_RXBS_BRK       0x00000004 /* Overrun error status */
  86
  87 /*
  88  * Mode Register:
  89  * The mode register (MR) defines the mode of transfer as well as the data
  90  * format. If this register is modified during transmission or reception,
  91  * data validity cannot be guaranteed.
  92  */
  93 #define CDNS_UART_MR_CLKSEL             0x00000001  /* Pre-scalar selection */
  94 #define CDNS_UART_MR_CHMODE_L_LOOP      0x00000200  /* Local loop back mode */
  95 #define CDNS_UART_MR_CHMODE_NORM        0x00000000  /* Normal mode */
  96
  97 #define CDNS_UART_MR_STOPMODE_2_BIT     0x00000080  /* 2 stop bits */
  98 #define CDNS_UART_MR_STOPMODE_1_BIT     0x00000000  /* 1 stop bit */
  99
 100 #define CDNS_UART_MR_PARITY_NONE        0x00000020  /* No parity mode */
 101 #define CDNS_UART_MR_PARITY_MARK        0x00000018  /* Mark parity mode */
 102 #define CDNS_UART_MR_PARITY_SPACE       0x00000010  /* Space parity mode */
 103 #define CDNS_UART_MR_PARITY_ODD         0x00000008  /* Odd parity mode */
 104 #define CDNS_UART_MR_PARITY_EVEN        0x00000000  /* Even parity mode */
 105
 106 #define CDNS_UART_MR_CHARLEN_6_BIT      0x00000006  /* 6 bits data */
 107 #define CDNS_UART_MR_CHARLEN_7_BIT      0x00000004  /* 7 bits data */
 108 #define CDNS_UART_MR_CHARLEN_8_BIT      0x00000000  /* 8 bits data */
 109
 110 /*
 111  * Interrupt Registers:
 112  * Interrupt control logic uses the interrupt enable register (IER) and the
 113  * interrupt disable register (IDR) to set the value of the bits in the
 114  * interrupt mask register (IMR). The IMR determines whether to pass an
 115  * interrupt to the interrupt status register (ISR).
 116  * Writing a 1 to IER Enables an interrupt, writing a 1 to IDR disables an
 117  * interrupt. IMR and ISR are read only, and IER and IDR are write only.
 118  * Reading either IER or IDR returns 0x00.
 119  * All four registers have the same bit definitions.
 120  */
 121 #define CDNS_UART_IXR_TOUT      0x00000100 /* RX Timeout error interrupt */
 122 #define CDNS_UART_IXR_PARITY    0x00000080 /* Parity error interrupt */
 123 #define CDNS_UART_IXR_FRAMING   0x00000040 /* Framing error interrupt */
 124 #define CDNS_UART_IXR_OVERRUN   0x00000020 /* Overrun error interrupt */
 125 #define CDNS_UART_IXR_TXFULL    0x00000010 /* TX FIFO Full interrupt */
 126 #define CDNS_UART_IXR_TXEMPTY   0x00000008 /* TX FIFO empty interrupt */
 127 #define CDNS_UART_ISR_RXEMPTY   0x00000002 /* RX FIFO empty interrupt */
 128 #define CDNS_UART_IXR_RXTRIG    0x00000001 /* RX FIFO trigger interrupt */
 129 #define CDNS_UART_IXR_RXFULL    0x00000004 /* RX FIFO full interrupt. */
 130 #define CDNS_UART_IXR_RXEMPTY   0x00000002 /* RX FIFO empty interrupt. */
 131 #define CDNS_UART_IXR_RXMASK    0x000021e7 /* Valid RX bit mask */
 132
 133         /*
 134          * Do not enable parity error interrupt for the following
 135          * reason: When parity error interrupt is enabled, each Rx
 136          * parity error always results in 2 events. The first one
 137          * being parity error interrupt and the second one with a
 138          * proper Rx interrupt with the incoming data.  Disabling
 139          * parity error interrupt ensures better handling of parity
 140          * error events. With this change, for a parity error case, we
 141          * get a Rx interrupt with parity error set in ISR register
 142          * and we still handle parity errors in the desired way.
 143          */
 144
 145 #define CDNS_UART_RX_IRQS       (CDNS_UART_IXR_FRAMING | \
 146                                  CDNS_UART_IXR_OVERRUN | \
 147                                  CDNS_UART_IXR_RXTRIG |  \
 148                                  CDNS_UART_IXR_TOUT)
 149
 150 /* Goes in read_status_mask for break detection as the HW doesn't do it*/
 151 #define CDNS_UART_IXR_BRK       0x00002000
 152
 153 #define CDNS_UART_RXBS_SUPPORT BIT(1)
 154 /*
 155  * Modem Control register:
 156  * The read/write Modem Control register controls the interface with the modem
 157  * or data set, or a peripheral device emulating a modem.
 158  */
 159 #define CDNS_UART_MODEMCR_FCM   0x00000020 /* Automatic flow control mode */
 160 #define CDNS_UART_MODEMCR_RTS   0x00000002 /* Request to send output control */
 161 #define CDNS_UART_MODEMCR_DTR   0x00000001 /* Data Terminal Ready */
 162
 163 /*
 164  * Channel Status Register:
 165  * The channel status register (CSR) is provided to enable the control logic
 166  * to monitor the status of bits in the channel interrupt status register,
 167  * even if these are masked out by the interrupt mask register.
 168  */
 169 #define CDNS_UART_SR_RXEMPTY    0x00000002 /* RX FIFO empty */
 170 #define CDNS_UART_SR_TXEMPTY    0x00000008 /* TX FIFO empty */
 171 #define CDNS_UART_SR_TXFULL     0x00000010 /* TX FIFO full */
 172 #define CDNS_UART_SR_RXTRIG     0x00000001 /* Rx Trigger */
 173
 174 /* baud dividers min/max values */
 175 #define CDNS_UART_BDIV_MIN      4
 176 #define CDNS_UART_BDIV_MAX      255
 177 #define CDNS_UART_CD_MAX        65535
 178
 179 /**
 180  * struct cdns_uart - device data
 181  * @port:               Pointer to the UART port
 182  * @uartclk:            Reference clock
 183  * @pclk:               APB clock
 184  * @baud:               Current baud rate
 185  * @clk_rate_change_nb: Notifier block for clock changes
 186  */
 187 struct cdns_uart {
 188         struct uart_port        *port;
 189         struct clk              *uartclk;
 190         struct clk              *pclk;
 191         unsigned int            baud;
 192         struct notifier_block   clk_rate_change_nb;
 193         u32                     quirks;
 194 };
 195 struct cdns_platform_data {
 196         u32 quirks;
 197 };
 198 #define to_cdns_uart(_nb) container_of(_nb, struct cdns_uart, \
 199                 clk_rate_change_nb);
 200
 201 /**
 202  * cdns_uart_handle_rx - Handle the received bytes along with Rx errors.
 203  * @dev_id: Id of the UART port
 204  * @isrstatus: The interrupt status register value as read
 205  * Return: None
 206  */
 207 static void cdns_uart_handle_rx(void *dev_id, unsigned int isrstatus)
 208 {
 209         struct uart_port *port = (struct uart_port *)dev_id;
 210         struct cdns_uart *cdns_uart = port->private_data;
 211         unsigned int data;
 212         unsigned int rxbs_status = 0;
 213         unsigned int status_mask;
 214         unsigned int framerrprocessed = 0;
 215         char status = TTY_NORMAL;
 216         bool is_rxbs_support;
 217
 218         is_rxbs_support = cdns_uart->quirks & CDNS_UART_RXBS_SUPPORT;
 219
 220         while ((readl(port->membase + CDNS_UART_SR) &
 221                 CDNS_UART_SR_RXEMPTY) != CDNS_UART_SR_RXEMPTY) {
 222                 if (is_rxbs_support)
 223                         rxbs_status = readl(port->membase + CDNS_UART_RXBS);
 224                 data = readl(port->membase + CDNS_UART_FIFO);
 225                 port->icount.rx++;
 226                 /*
 227                  * There is no hardware break detection in Zynq, so we interpret
 228                  * framing error with all-zeros data as a break sequence.
 229                  * Most of the time, there's another non-zero byte at the
 230                  * end of the sequence.
 231                  */
 232                 if (!is_rxbs_support && (isrstatus & CDNS_UART_IXR_FRAMING)) {
 233                         if (!data) {
 234                                 port->read_status_mask |= CDNS_UART_IXR_BRK;
 235                                 framerrprocessed = 1;
 236                                 continue;
 237                         }
 238                 }
 239                 if (is_rxbs_support && (rxbs_status & CDNS_UART_RXBS_BRK)) {
 240                         port->icount.brk++;
 241                         status = TTY_BREAK;
 242                         if (uart_handle_break(port))
 243                                 continue;
 244                 }
 245
 246                 isrstatus &= port->read_status_mask;
 247                 isrstatus &= ~port->ignore_status_mask;
 248                 status_mask = port->read_status_mask;
 249                 status_mask &= ~port->ignore_status_mask;
 250
 251                 if (data &&
 252                     (port->read_status_mask & CDNS_UART_IXR_BRK)) {
 253                         port->read_status_mask &= ~CDNS_UART_IXR_BRK;
 254                         port->icount.brk++;
 255                         if (uart_handle_break(port))
 256                                 continue;
 257                 }
 258
 259                 if (uart_handle_sysrq_char(port, data))
 260                         continue;
 261
 262                 if (is_rxbs_support) {
 263                         if ((rxbs_status & CDNS_UART_RXBS_PARITY)
 264                             && (status_mask & CDNS_UART_IXR_PARITY)) {
 265                                 port->icount.parity++;
 266                                 status = TTY_PARITY;
 267                         }
 268                         if ((rxbs_status & CDNS_UART_RXBS_FRAMING)
 269                             && (status_mask & CDNS_UART_IXR_PARITY)) {
 270                                 port->icount.frame++;
 271                                 status = TTY_FRAME;
 272                         }
 273                 } else {
 274                         if (isrstatus & CDNS_UART_IXR_PARITY) {
 275                                 port->icount.parity++;
 276                                 status = TTY_PARITY;
 277                         }
 278                         if ((isrstatus & CDNS_UART_IXR_FRAMING) &&
 279                             !framerrprocessed) {
 280                                 port->icount.frame++;
 281                                 status = TTY_FRAME;
 282                         }
 283                 }
 284                 if (isrstatus & CDNS_UART_IXR_OVERRUN) {
 285                         port->icount.overrun++;
 286                         tty_insert_flip_char(&port->state->port, 0,
 287                                              TTY_OVERRUN);
 288                 }
 289                 tty_insert_flip_char(&port->state->port, data, status);
 290                 isrstatus = 0;
 291         }
 292         spin_unlock(&port->lock);
 293         tty_flip_buffer_push(&port->state->port);
 294         spin_lock(&port->lock);
 295 }
 296
 297 /**
 298  * cdns_uart_handle_tx - Handle the bytes to be Txed.
 299  * @dev_id: Id of the UART port
 300  * Return: None
 301  */
 302 static void cdns_uart_handle_tx(void *dev_id)
 303 {
 304         struct uart_port *port = (struct uart_port *)dev_id;
 305         unsigned int numbytes;
 306
 307         if (uart_circ_empty(&port->state->xmit)) {
 308                 writel(CDNS_UART_IXR_TXEMPTY, port->membase + CDNS_UART_IDR);
 309         } else {
 310                 numbytes = port->fifosize;
 311                 while (numbytes && !uart_circ_empty(&port->state->xmit) &&
 312                        !(readl(port->membase + CDNS_UART_SR) & CDNS_UART_SR_TXFULL)) {
 313                         /*
 314                          * Get the data from the UART circular buffer
 315                          * and write it to the cdns_uart's TX_FIFO
 316                          * register.
 317                          */
 318                         writel(
 319                                 port->state->xmit.buf[port->state->xmit.
 320                                 tail], port->membase + CDNS_UART_FIFO);
 321
 322                         port->icount.tx++;
 323
 324                         /*
 325                          * Adjust the tail of the UART buffer and wrap
 326                          * the buffer if it reaches limit.
 327                          */
 328                         port->state->xmit.tail =
 329                                 (port->state->xmit.tail + 1) &
 330                                         (UART_XMIT_SIZE - 1);
 331
 332                         numbytes--;
 333                 }
 334
 335                 if (uart_circ_chars_pending(
 336                                 &port->state->xmit) < WAKEUP_CHARS)
 337                         uart_write_wakeup(port);
 338         }
 339 }
 340
 341 /**
 342  * cdns_uart_isr - Interrupt handler
 343  * @irq: Irq number
 344  * @dev_id: Id of the port
 345  *
 346  * Return: IRQHANDLED
 347  */
 348 static irqreturn_t cdns_uart_isr(int irq, void *dev_id)
 349 {
 350         struct uart_port *port = (struct uart_port *)dev_id;
 351         unsigned int isrstatus;
 352
 353         spin_lock(&port->lock);
 354
 355         /* Read the interrupt status register to determine which
 356          * interrupt(s) is/are active and clear them.
 357          */
 358         isrstatus = readl(port->membase + CDNS_UART_ISR);
 359         writel(isrstatus, port->membase + CDNS_UART_ISR);
 360
 361         if (isrstatus & CDNS_UART_IXR_TXEMPTY) {
 362                 cdns_uart_handle_tx(dev_id);
 363                 isrstatus &= ~CDNS_UART_IXR_TXEMPTY;
 364         }
 365
 366         /*
 367          * Skip RX processing if RX is disabled as RXEMPTY will never be set
 368          * as read bytes will not be removed from the FIFO.
 369          */
 370         if (isrstatus & CDNS_UART_IXR_RXMASK &&
 371             !(readl(port->membase + CDNS_UART_CR) & CDNS_UART_CR_RX_DIS))
 372                 cdns_uart_handle_rx(dev_id, isrstatus);
 373
 374         spin_unlock(&port->lock);
 375         return IRQ_HANDLED;
 376 }
 377
 378 /**
 379  * cdns_uart_calc_baud_divs - Calculate baud rate divisors
 380  * @clk: UART module input clock
 381  * @baud: Desired baud rate
 382  * @rbdiv: BDIV value (return value)
 383  * @rcd: CD value (return value)
 384  * @div8: Value for clk_sel bit in mod (return value)
 385  * Return: baud rate, requested baud when possible, or actual baud when there
 386  *      was too much error, zero if no valid divisors are found.
 387  *
 388  * Formula to obtain baud rate is
 389  *      baud_tx/rx rate = clk/CD * (BDIV + 1)
 390  *      input_clk = (Uart User Defined Clock or Apb Clock)
 391  *              depends on UCLKEN in MR Reg
 392  *      clk = input_clk or input_clk/8;
 393  *              depends on CLKS in MR reg
 394  *      CD and BDIV depends on values in
 395  *                      baud rate generate register
 396  *                      baud rate clock divisor register
 397  */
 398 static unsigned int cdns_uart_calc_baud_divs(unsigned int clk,
 399                 unsigned int baud, u32 *rbdiv, u32 *rcd, int *div8)
 400 {
 401         u32 cd, bdiv;
 402         unsigned int calc_baud;
 403         unsigned int bestbaud = 0;
 404         unsigned int bauderror;
 405         unsigned int besterror = ~0;
 406
 407         if (baud < clk / ((CDNS_UART_BDIV_MAX + 1) * CDNS_UART_CD_MAX)) {
 408                 *div8 = 1;
 409                 clk /= 8;
 410         } else {
 411                 *div8 = 0;
 412         }
 413
 414         for (bdiv = CDNS_UART_BDIV_MIN; bdiv <= CDNS_UART_BDIV_MAX; bdiv++) {
 415                 cd = DIV_ROUND_CLOSEST(clk, baud * (bdiv + 1));
 416                 if (cd < 1 || cd > CDNS_UART_CD_MAX)
 417                         continue;
 418
 419                 calc_baud = clk / (cd * (bdiv + 1));
 420
 421                 if (baud > calc_baud)
 422                         bauderror = baud - calc_baud;
 423                 else
 424                         bauderror = calc_baud - baud;
 425
 426                 if (besterror > bauderror) {
 427                         *rbdiv = bdiv;
 428                         *rcd = cd;
 429                         bestbaud = calc_baud;
 430                         besterror = bauderror;
 431                 }
 432         }
 433         /* use the values when percent error is acceptable */
 434         if (((besterror * 100) / baud) < 3)
 435                 bestbaud = baud;
 436
 437         return bestbaud;
 438 }
 439
 440 /**
 441  * cdns_uart_set_baud_rate - Calculate and set the baud rate
 442  * @port: Handle to the uart port structure
 443  * @baud: Baud rate to set
 444  * Return: baud rate, requested baud when possible, or actual baud when there
 445  *         was too much error, zero if no valid divisors are found.
 446  */
 447 static unsigned int cdns_uart_set_baud_rate(struct uart_port *port,
 448                 unsigned int baud)
 449 {
 450         unsigned int calc_baud;
 451         u32 cd = 0, bdiv = 0;
 452         u32 mreg;
 453         int div8;
 454         struct cdns_uart *cdns_uart = port->private_data;
 455
 456         calc_baud = cdns_uart_calc_baud_divs(port->uartclk, baud, &bdiv, &cd,
 457                         &div8);
 458
 459         /* Write new divisors to hardware */
 460         mreg = readl(port->membase + CDNS_UART_MR);
 461         if (div8)
 462                 mreg |= CDNS_UART_MR_CLKSEL;
 463         else
 464                 mreg &= ~CDNS_UART_MR_CLKSEL;
 465         writel(mreg, port->membase + CDNS_UART_MR);
 466         writel(cd, port->membase + CDNS_UART_BAUDGEN);
 467         writel(bdiv, port->membase + CDNS_UART_BAUDDIV);
 468         cdns_uart->baud = baud;
 469
 470         return calc_baud;
 471 }
 472
 473 #ifdef CONFIG_COMMON_CLK
 474 /**
 475  * cdns_uart_clk_notitifer_cb - Clock notifier callback
 476  * @nb:         Notifier block
 477  * @event:      Notify event
 478  * @data:       Notifier data
 479  * Return:      NOTIFY_OK or NOTIFY_DONE on success, NOTIFY_BAD on error.
 480  */
 481 static int cdns_uart_clk_notifier_cb(struct notifier_block *nb,
 482                 unsigned long event, void *data)
 483 {
 484         u32 ctrl_reg;
 485         struct uart_port *port;
 486         int locked = 0;
 487         struct clk_notifier_data *ndata = data;
 488         unsigned long flags = 0;
 489         struct cdns_uart *cdns_uart = to_cdns_uart(nb);
 490
 491         port = cdns_uart->port;
 492         if (port->suspended)
 493                 return NOTIFY_OK;
 494
 495         switch (event) {
 496         case PRE_RATE_CHANGE:
 497         {
 498                 u32 bdiv, cd;
 499                 int div8;
 500
 501                 /*
 502                  * Find out if current baud-rate can be achieved with new clock
 503                  * frequency.
 504                  */
 505                 if (!cdns_uart_calc_baud_divs(ndata->new_rate, cdns_uart->baud,
 506                                         &bdiv, &cd, &div8)) {
 507                         dev_warn(port->dev, "clock rate change rejected\n");
 508                         return NOTIFY_BAD;
 509                 }
 510
 511                 spin_lock_irqsave(&cdns_uart->port->lock, flags);
 512
 513                 /* Disable the TX and RX to set baud rate */
 514                 ctrl_reg = readl(port->membase + CDNS_UART_CR);
 515                 ctrl_reg |= CDNS_UART_CR_TX_DIS | CDNS_UART_CR_RX_DIS;
 516                 writel(ctrl_reg, port->membase + CDNS_UART_CR);
 517
 518                 spin_unlock_irqrestore(&cdns_uart->port->lock, flags);
 519
 520                 return NOTIFY_OK;
 521         }
 522         case POST_RATE_CHANGE:
 523                 /*
 524                  * Set clk dividers to generate correct baud with new clock
 525                  * frequency.
 526                  */
 527
 528                 spin_lock_irqsave(&cdns_uart->port->lock, flags);
 529
 530                 locked = 1;
 531                 port->uartclk = ndata->new_rate;
 532
 533                 cdns_uart->baud = cdns_uart_set_baud_rate(cdns_uart->port,
 534                                 cdns_uart->baud);
 535                 /* fall through */
 536         case ABORT_RATE_CHANGE:
 537                 if (!locked)
 538                         spin_lock_irqsave(&cdns_uart->port->lock, flags);
 539
 540                 /* Set TX/RX Reset */
 541                 ctrl_reg = readl(port->membase + CDNS_UART_CR);
 542                 ctrl_reg |= CDNS_UART_CR_TXRST | CDNS_UART_CR_RXRST;
 543                 writel(ctrl_reg, port->membase + CDNS_UART_CR);
 544
 545                 while (readl(port->membase + CDNS_UART_CR) &
 546                                 (CDNS_UART_CR_TXRST | CDNS_UART_CR_RXRST))
 547                         cpu_relax();
 548
 549                 /*
 550                  * Clear the RX disable and TX disable bits and then set the TX
 551                  * enable bit and RX enable bit to enable the transmitter and
 552                  * receiver.
 553                  */
 554                 writel(rx_timeout, port->membase + CDNS_UART_RXTOUT);
 555                 ctrl_reg = readl(port->membase + CDNS_UART_CR);
 556                 ctrl_reg &= ~(CDNS_UART_CR_TX_DIS | CDNS_UART_CR_RX_DIS);
 557                 ctrl_reg |= CDNS_UART_CR_TX_EN | CDNS_UART_CR_RX_EN;
 558                 writel(ctrl_reg, port->membase + CDNS_UART_CR);
 559
 560                 spin_unlock_irqrestore(&cdns_uart->port->lock, flags);
 561
 562                 return NOTIFY_OK;
 563         default:
 564                 return NOTIFY_DONE;
 565         }
 566 }
 567 #endif
 568
 569 /**
 570  * cdns_uart_start_tx -  Start transmitting bytes
 571  * @port: Handle to the uart port structure
 572  */
 573 static void cdns_uart_start_tx(struct uart_port *port)
 574 {
 575         unsigned int status;
 576
 577         if (uart_tx_stopped(port))
 578                 return;
 579
 580         /*
 581          * Set the TX enable bit and clear the TX disable bit to enable the
 582          * transmitter.
 583          */
 584         status = readl(port->membase + CDNS_UART_CR);
 585         status &= ~CDNS_UART_CR_TX_DIS;
 586         status |= CDNS_UART_CR_TX_EN;
 587         writel(status, port->membase + CDNS_UART_CR);
 588
 589         if (uart_circ_empty(&port->state->xmit))
 590                 return;
 591
 592         cdns_uart_handle_tx(port);
 593
 594         writel(CDNS_UART_IXR_TXEMPTY, port->membase + CDNS_UART_ISR);
 595         /* Enable the TX Empty interrupt */
 596         writel(CDNS_UART_IXR_TXEMPTY, port->membase + CDNS_UART_IER);
 597 }
 598
 599 /**
 600  * cdns_uart_stop_tx - Stop TX
 601  * @port: Handle to the uart port structure
 602  */
 603 static void cdns_uart_stop_tx(struct uart_port *port)
 604 {
 605         unsigned int regval;
 606
 607         regval = readl(port->membase + CDNS_UART_CR);
 608         regval |= CDNS_UART_CR_TX_DIS;
 609         /* Disable the transmitter */
 610         writel(regval, port->membase + CDNS_UART_CR);
 611 }
 612
 613 /**
 614  * cdns_uart_stop_rx - Stop RX
 615  * @port: Handle to the uart port structure
 616  */
 617 static void cdns_uart_stop_rx(struct uart_port *port)
 618 {
 619         unsigned int regval;
 620
 621         /* Disable RX IRQs */
 622         writel(CDNS_UART_RX_IRQS, port->membase + CDNS_UART_IDR);
 623
 624         /* Disable the receiver */
 625         regval = readl(port->membase + CDNS_UART_CR);
 626         regval |= CDNS_UART_CR_RX_DIS;
 627         writel(regval, port->membase + CDNS_UART_CR);
 628 }
 629
 630 /**
 631  * cdns_uart_tx_empty -  Check whether TX is empty
 632  * @port: Handle to the uart port structure
 633  *
 634  * Return: TIOCSER_TEMT on success, 0 otherwise
 635  */
 636 static unsigned int cdns_uart_tx_empty(struct uart_port *port)
 637 {
 638         unsigned int status;
 639
 640         status = readl(port->membase + CDNS_UART_SR) &
 641                                 CDNS_UART_SR_TXEMPTY;
 642         return status ? TIOCSER_TEMT : 0;
 643 }
 644
 645 /**
 646  * cdns_uart_break_ctl - Based on the input ctl we have to start or stop
 647  *                      transmitting char breaks
 648  * @port: Handle to the uart port structure
 649  * @ctl: Value based on which start or stop decision is taken
 650  */
 651 static void cdns_uart_break_ctl(struct uart_port *port, int ctl)
 652 {
 653         unsigned int status;
 654         unsigned long flags;
 655
 656         spin_lock_irqsave(&port->lock, flags);
 657
 658         status = readl(port->membase + CDNS_UART_CR);
 659
 660         if (ctl == -1)
 661                 writel(CDNS_UART_CR_STARTBRK | status,
 662                                 port->membase + CDNS_UART_CR);
 663         else {
 664                 if ((status & CDNS_UART_CR_STOPBRK) == 0)
 665                         writel(CDNS_UART_CR_STOPBRK | status,
 666                                         port->membase + CDNS_UART_CR);
 667         }
 668         spin_unlock_irqrestore(&port->lock, flags);
 669 }
 670
 671 /**
 672  * cdns_uart_set_termios - termios operations, handling data length, parity,
 673  *                              stop bits, flow control, baud rate
 674  * @port: Handle to the uart port structure
 675  * @termios: Handle to the input termios structure
 676  * @old: Values of the previously saved termios structure
 677  */
 678 static void cdns_uart_set_termios(struct uart_port *port,
 679                                 struct ktermios *termios, struct ktermios *old)
 680 {
 681         unsigned int cval = 0;
 682         unsigned int baud, minbaud, maxbaud;
 683         unsigned long flags;
 684         unsigned int ctrl_reg, mode_reg;
 685
 686         spin_lock_irqsave(&port->lock, flags);
 687
 688         /* Wait for the transmit FIFO to empty before making changes */
 689         if (!(readl(port->membase + CDNS_UART_CR) &
 690                                 CDNS_UART_CR_TX_DIS)) {
 691                 while (!(readl(port->membase + CDNS_UART_SR) &
 692                                 CDNS_UART_SR_TXEMPTY)) {
 693                         cpu_relax();
 694                 }
 695         }
 696
 697         /* Disable the TX and RX to set baud rate */
 698         ctrl_reg = readl(port->membase + CDNS_UART_CR);
 699         ctrl_reg |= CDNS_UART_CR_TX_DIS | CDNS_UART_CR_RX_DIS;
 700         writel(ctrl_reg, port->membase + CDNS_UART_CR);
 701
 702         /*
 703          * Min baud rate = 6bps and Max Baud Rate is 10Mbps for 100Mhz clk
 704          * min and max baud should be calculated here based on port->uartclk.
 705          * this way we get a valid baud and can safely call set_baud()
 706          */
 707         minbaud = port->uartclk /
 708                         ((CDNS_UART_BDIV_MAX + 1) * CDNS_UART_CD_MAX * 8);
 709         maxbaud = port->uartclk / (CDNS_UART_BDIV_MIN + 1);
 710         baud = uart_get_baud_rate(port, termios, old, minbaud, maxbaud);
 711         baud = cdns_uart_set_baud_rate(port, baud);
 712         if (tty_termios_baud_rate(termios))
 713                 tty_termios_encode_baud_rate(termios, baud, baud);
 714
 715         /* Update the per-port timeout. */
 716         uart_update_timeout(port, termios->c_cflag, baud);
 717
 718         /* Set TX/RX Reset */
 719         ctrl_reg = readl(port->membase + CDNS_UART_CR);
 720         ctrl_reg |= CDNS_UART_CR_TXRST | CDNS_UART_CR_RXRST;
 721         writel(ctrl_reg, port->membase + CDNS_UART_CR);
 722
 723         while (readl(port->membase + CDNS_UART_CR) &
 724                 (CDNS_UART_CR_TXRST | CDNS_UART_CR_RXRST))
 725                 cpu_relax();
 726
 727         /*
 728          * Clear the RX disable and TX disable bits and then set the TX enable
 729          * bit and RX enable bit to enable the transmitter and receiver.
 730          */
 731         ctrl_reg = readl(port->membase + CDNS_UART_CR);
 732         ctrl_reg &= ~(CDNS_UART_CR_TX_DIS | CDNS_UART_CR_RX_DIS);
 733         ctrl_reg |= CDNS_UART_CR_TX_EN | CDNS_UART_CR_RX_EN;
 734         writel(ctrl_reg, port->membase + CDNS_UART_CR);
 735
 736         writel(rx_timeout, port->membase + CDNS_UART_RXTOUT);
 737
 738         port->read_status_mask = CDNS_UART_IXR_TXEMPTY | CDNS_UART_IXR_RXTRIG |
 739                         CDNS_UART_IXR_OVERRUN | CDNS_UART_IXR_TOUT;
 740         port->ignore_status_mask = 0;
 741
 742         if (termios->c_iflag & INPCK)
 743                 port->read_status_mask |= CDNS_UART_IXR_PARITY |
 744                 CDNS_UART_IXR_FRAMING;
 745
 746         if (termios->c_iflag & IGNPAR)
 747                 port->ignore_status_mask |= CDNS_UART_IXR_PARITY |
 748                         CDNS_UART_IXR_FRAMING | CDNS_UART_IXR_OVERRUN;
 749
 750         /* ignore all characters if CREAD is not set */
 751         if ((termios->c_cflag & CREAD) == 0)
 752                 port->ignore_status_mask |= CDNS_UART_IXR_RXTRIG |
 753                         CDNS_UART_IXR_TOUT | CDNS_UART_IXR_PARITY |
 754                         CDNS_UART_IXR_FRAMING | CDNS_UART_IXR_OVERRUN;
 755
 756         mode_reg = readl(port->membase + CDNS_UART_MR);
 757
 758         /* Handling Data Size */
 759         switch (termios->c_cflag & CSIZE) {
 760         case CS6:
 761                 cval |= CDNS_UART_MR_CHARLEN_6_BIT;
 762                 break;
 763         case CS7:
 764                 cval |= CDNS_UART_MR_CHARLEN_7_BIT;
 765                 break;
 766         default:
 767         case CS8:
 768                 cval |= CDNS_UART_MR_CHARLEN_8_BIT;
 769                 termios->c_cflag &= ~CSIZE;
 770                 termios->c_cflag |= CS8;
 771                 break;
 772         }
 773
 774         /* Handling Parity and Stop Bits length */
 775         if (termios->c_cflag & CSTOPB)
 776                 cval |= CDNS_UART_MR_STOPMODE_2_BIT; /* 2 STOP bits */
 777         else
 778                 cval |= CDNS_UART_MR_STOPMODE_1_BIT; /* 1 STOP bit */
 779
 780         if (termios->c_cflag & PARENB) {
 781                 /* Mark or Space parity */
 782                 if (termios->c_cflag & CMSPAR) {
 783                         if (termios->c_cflag & PARODD)
 784                                 cval |= CDNS_UART_MR_PARITY_MARK;
 785                         else
 786                                 cval |= CDNS_UART_MR_PARITY_SPACE;
 787                 } else {
 788                         if (termios->c_cflag & PARODD)
 789                                 cval |= CDNS_UART_MR_PARITY_ODD;
 790                         else
 791                                 cval |= CDNS_UART_MR_PARITY_EVEN;
 792                 }
 793         } else {
 794                 cval |= CDNS_UART_MR_PARITY_NONE;
 795         }
 796         cval |= mode_reg & 1;
 797         writel(cval, port->membase + CDNS_UART_MR);
 798
 799         spin_unlock_irqrestore(&port->lock, flags);
 800 }
 801
 802 /**
 803  * cdns_uart_startup - Called when an application opens a cdns_uart port
 804  * @port: Handle to the uart port structure
 805  *
 806  * Return: 0 on success, negative errno otherwise
 807  */
 808 static int cdns_uart_startup(struct uart_port *port)
 809 {
 810         struct cdns_uart *cdns_uart = port->private_data;
 811         bool is_brk_support;
 812         int ret;
 813         unsigned long flags;
 814         unsigned int status = 0;
 815
 816         is_brk_support = cdns_uart->quirks & CDNS_UART_RXBS_SUPPORT;
 817
 818         spin_lock_irqsave(&port->lock, flags);
 819
 820         /* Disable the TX and RX */
 821         writel(CDNS_UART_CR_TX_DIS | CDNS_UART_CR_RX_DIS,
 822                         port->membase + CDNS_UART_CR);
 823
 824         /* Set the Control Register with TX/RX Enable, TX/RX Reset,
 825          * no break chars.
 826          */
 827         writel(CDNS_UART_CR_TXRST | CDNS_UART_CR_RXRST,
 828                         port->membase + CDNS_UART_CR);
 829
 830         while (readl(port->membase + CDNS_UART_CR) &
 831                 (CDNS_UART_CR_TXRST | CDNS_UART_CR_RXRST))
 832                 cpu_relax();
 833
 834         /*
 835          * Clear the RX disable bit and then set the RX enable bit to enable
 836          * the receiver.
 837          */
 838         status = readl(port->membase + CDNS_UART_CR);
 839         status &= CDNS_UART_CR_RX_DIS;
 840         status |= CDNS_UART_CR_RX_EN;
 841         writel(status, port->membase + CDNS_UART_CR);
 842
 843         /* Set the Mode Register with normal mode,8 data bits,1 stop bit,
 844          * no parity.
 845          */
 846         writel(CDNS_UART_MR_CHMODE_NORM | CDNS_UART_MR_STOPMODE_1_BIT
 847                 | CDNS_UART_MR_PARITY_NONE | CDNS_UART_MR_CHARLEN_8_BIT,
 848                 port->membase + CDNS_UART_MR);
 849
 850         /*
 851          * Set the RX FIFO Trigger level to use most of the FIFO, but it
 852          * can be tuned with a module parameter
 853          */
 854         writel(rx_trigger_level, port->membase + CDNS_UART_RXWM);
 855
 856         /*
 857          * Receive Timeout register is enabled but it
 858          * can be tuned with a module parameter
 859          */
 860         writel(rx_timeout, port->membase + CDNS_UART_RXTOUT);
 861
 862         /* Clear out any pending interrupts before enabling them */
 863         writel(readl(port->membase + CDNS_UART_ISR),
 864                         port->membase + CDNS_UART_ISR);
 865
 866         spin_unlock_irqrestore(&port->lock, flags);
 867
 868         ret = request_irq(port->irq, cdns_uart_isr, 0, CDNS_UART_NAME, port);
 869         if (ret) {
 870                 dev_err(port->dev, "request_irq '%d' failed with %d\n",
 871                         port->irq, ret);
 872                 return ret;
 873         }
 874
 875         /* Set the Interrupt Registers with desired interrupts */
 876         if (is_brk_support)
 877                 writel(CDNS_UART_RX_IRQS | CDNS_UART_IXR_BRK,
 878                                         port->membase + CDNS_UART_IER);
 879         else
 880                 writel(CDNS_UART_RX_IRQS, port->membase + CDNS_UART_IER);
 881
 882         return 0;
 883 }
 884
 885 /**
 886  * cdns_uart_shutdown - Called when an application closes a cdns_uart port
 887  * @port: Handle to the uart port structure
 888  */
 889 static void cdns_uart_shutdown(struct uart_port *port)
 890 {
 891         int status;
 892         unsigned long flags;
 893
 894         spin_lock_irqsave(&port->lock, flags);
 895
 896         /* Disable interrupts */
 897         status = readl(port->membase + CDNS_UART_IMR);
 898         writel(status, port->membase + CDNS_UART_IDR);
 899         writel(0xffffffff, port->membase + CDNS_UART_ISR);
 900
 901         /* Disable the TX and RX */
 902         writel(CDNS_UART_CR_TX_DIS | CDNS_UART_CR_RX_DIS,
 903                         port->membase + CDNS_UART_CR);
 904
 905         spin_unlock_irqrestore(&port->lock, flags);
 906
 907         free_irq(port->irq, port);
 908 }
 909
 910 /**
 911  * cdns_uart_type - Set UART type to cdns_uart port
 912  * @port: Handle to the uart port structure
 913  *
 914  * Return: string on success, NULL otherwise
 915  */
 916 static const char *cdns_uart_type(struct uart_port *port)
 917 {
 918         return port->type == PORT_XUARTPS ? CDNS_UART_NAME : NULL;
 919 }
 920
 921 /**
 922  * cdns_uart_verify_port - Verify the port params
 923  * @port: Handle to the uart port structure
 924  * @ser: Handle to the structure whose members are compared
 925  *
 926  * Return: 0 on success, negative errno otherwise.
 927  */
 928 static int cdns_uart_verify_port(struct uart_port *port,
 929                                         struct serial_struct *ser)
 930 {
 931         if (ser->type != PORT_UNKNOWN && ser->type != PORT_XUARTPS)
 932                 return -EINVAL;
 933         if (port->irq != ser->irq)
 934                 return -EINVAL;
 935         if (ser->io_type != UPIO_MEM)
 936                 return -EINVAL;
 937         if (port->iobase != ser->port)
 938                 return -EINVAL;
 939         if (ser->hub6 != 0)
 940                 return -EINVAL;
 941         return 0;
 942 }
 943
 944 /**
 945  * cdns_uart_request_port - Claim the memory region attached to cdns_uart port,
 946  *                              called when the driver adds a cdns_uart port via
 947  *                              uart_add_one_port()
 948  * @port: Handle to the uart port structure
 949  *
 950  * Return: 0 on success, negative errno otherwise.
 951  */
 952 static int cdns_uart_request_port(struct uart_port *port)
 953 {
 954         if (!request_mem_region(port->mapbase, CDNS_UART_REGISTER_SPACE,
 955                                          CDNS_UART_NAME)) {
 956                 return -ENOMEM;
 957         }
 958
 959         port->membase = ioremap(port->mapbase, CDNS_UART_REGISTER_SPACE);
 960         if (!port->membase) {
 961                 dev_err(port->dev, "Unable to map registers\n");
 962                 release_mem_region(port->mapbase, CDNS_UART_REGISTER_SPACE);
 963                 return -ENOMEM;
 964         }
 965         return 0;
 966 }
 967
 968 /**
 969  * cdns_uart_release_port - Release UART port
 970  * @port: Handle to the uart port structure
 971  *
 972  * Release the memory region attached to a cdns_uart port. Called when the
 973  * driver removes a cdns_uart port via uart_remove_one_port().
 974  */
 975 static void cdns_uart_release_port(struct uart_port *port)
 976 {
 977         release_mem_region(port->mapbase, CDNS_UART_REGISTER_SPACE);
 978         iounmap(port->membase);
 979         port->membase = NULL;
 980 }
 981
 982 /**
 983  * cdns_uart_config_port - Configure UART port
 984  * @port: Handle to the uart port structure
 985  * @flags: If any
 986  */
 987 static void cdns_uart_config_port(struct uart_port *port, int flags)
 988 {
 989         if (flags & UART_CONFIG_TYPE && cdns_uart_request_port(port) == 0)
 990                 port->type = PORT_XUARTPS;
 991 }
 992
 993 /**
 994  * cdns_uart_get_mctrl - Get the modem control state
 995  * @port: Handle to the uart port structure
 996  *
 997  * Return: the modem control state
 998  */
 999 static unsigned int cdns_uart_get_mctrl(struct uart_port *port)
1000 {
1001         return TIOCM_CTS | TIOCM_DSR | TIOCM_CAR;
1002 }
1003
1004 static void cdns_uart_set_mctrl(struct uart_port *port, unsigned int mctrl)
1005 {
1006         u32 val;
1007
1008         val = readl(port->membase + CDNS_UART_MODEMCR);
1009
1010         val &= ~(CDNS_UART_MODEMCR_RTS | CDNS_UART_MODEMCR_DTR);
1011
1012         if (mctrl & TIOCM_RTS)
1013                 val |= CDNS_UART_MODEMCR_RTS;
1014         if (mctrl & TIOCM_DTR)
1015                 val |= CDNS_UART_MODEMCR_DTR;
1016
1017         writel(val, port->membase + CDNS_UART_MODEMCR);
1018 }
1019
1020 #ifdef CONFIG_CONSOLE_POLL
1021 static int cdns_uart_poll_get_char(struct uart_port *port)
1022 {
1023         int c;
1024         unsigned long flags;
1025
1026         spin_lock_irqsave(&port->lock, flags);
1027
1028         /* Check if FIFO is empty */
1029         if (readl(port->membase + CDNS_UART_SR) & CDNS_UART_SR_RXEMPTY)
1030                 c = NO_POLL_CHAR;
1031         else /* Read a character */
1032                 c = (unsigned char) readl(port->membase + CDNS_UART_FIFO);
1033
1034         spin_unlock_irqrestore(&port->lock, flags);
1035
1036         return c;
1037 }
1038
1039 static void cdns_uart_poll_put_char(struct uart_port *port, unsigned char c)
1040 {
1041         unsigned long flags;
1042
1043         spin_lock_irqsave(&port->lock, flags);
1044
1045         /* Wait until FIFO is empty */
1046         while (!(readl(port->membase + CDNS_UART_SR) & CDNS_UART_SR_TXEMPTY))
1047                 cpu_relax();
1048
1049         /* Write a character */
1050         writel(c, port->membase + CDNS_UART_FIFO);
1051
1052         /* Wait until FIFO is empty */
1053         while (!(readl(port->membase + CDNS_UART_SR) & CDNS_UART_SR_TXEMPTY))
1054                 cpu_relax();
1055
1056         spin_unlock_irqrestore(&port->lock, flags);
1057
1058         return;
1059 }
1060 #endif
1061
1062 static void cdns_uart_pm(struct uart_port *port, unsigned int state,
1063                    unsigned int oldstate)
1064 {
1065         struct cdns_uart *cdns_uart = port->private_data;
1066
1067         switch (state) {
1068         case UART_PM_STATE_OFF:
1069                 clk_disable(cdns_uart->uartclk);
1070                 clk_disable(cdns_uart->pclk);
1071                 break;
1072         default:
1073                 clk_enable(cdns_uart->pclk);
1074                 clk_enable(cdns_uart->uartclk);
1075                 break;
1076         }
1077 }
1078
1079 static const struct uart_ops cdns_uart_ops = {
1080         .set_mctrl      = cdns_uart_set_mctrl,
1081         .get_mctrl      = cdns_uart_get_mctrl,
1082         .start_tx       = cdns_uart_start_tx,
1083         .stop_tx        = cdns_uart_stop_tx,
1084         .stop_rx        = cdns_uart_stop_rx,
1085         .tx_empty       = cdns_uart_tx_empty,
1086         .break_ctl      = cdns_uart_break_ctl,
1087         .set_termios    = cdns_uart_set_termios,
1088         .startup        = cdns_uart_startup,
1089         .shutdown       = cdns_uart_shutdown,
1090         .pm             = cdns_uart_pm,
1091         .type           = cdns_uart_type,
1092         .verify_port    = cdns_uart_verify_port,
1093         .request_port   = cdns_uart_request_port,
1094         .release_port   = cdns_uart_release_port,
1095         .config_port    = cdns_uart_config_port,
1096 #ifdef CONFIG_CONSOLE_POLL
1097         .poll_get_char  = cdns_uart_poll_get_char,
1098         .poll_put_char  = cdns_uart_poll_put_char,
1099 #endif
1100 };
1101
1102 static struct uart_port cdns_uart_port[CDNS_UART_NR_PORTS];
1103
1104 /**
1105  * cdns_uart_get_port - Configure the port from platform device resource info
1106  * @id: Port id
1107  *
1108  * Return: a pointer to a uart_port or NULL for failure
1109  */
1110 static struct uart_port *cdns_uart_get_port(int id)
1111 {
1112         struct uart_port *port;
1113
1114         /* Try the given port id if failed use default method */
1115         if (id < CDNS_UART_NR_PORTS && cdns_uart_port[id].mapbase != 0) {
1116                 /* Find the next unused port */
1117                 for (id = 0; id < CDNS_UART_NR_PORTS; id++)
1118                         if (cdns_uart_port[id].mapbase == 0)
1119                                 break;
1120         }
1121
1122         if (id >= CDNS_UART_NR_PORTS)
1123                 return NULL;
1124
1125         port = &cdns_uart_port[id];
1126
1127         /* At this point, we've got an empty uart_port struct, initialize it */
1128         spin_lock_init(&port->lock);
1129         port->membase   = NULL;
1130         port->irq       = 0;
1131         port->type      = PORT_UNKNOWN;
1132         port->iotype    = UPIO_MEM32;
1133         port->flags     = UPF_BOOT_AUTOCONF;
1134         port->ops       = &cdns_uart_ops;
1135         port->fifosize  = CDNS_UART_FIFO_SIZE;
1136         port->line      = id;
1137         port->dev       = NULL;
1138         return port;
1139 }
1140
1141 #ifdef CONFIG_SERIAL_XILINX_PS_UART_CONSOLE
1142 /**
1143  * cdns_uart_console_wait_tx - Wait for the TX to be full
1144  * @port: Handle to the uart port structure
1145  */
1146 static void cdns_uart_console_wait_tx(struct uart_port *port)
1147 {
1148         while (!(readl(port->membase + CDNS_UART_SR) & CDNS_UART_SR_TXEMPTY))
1149                 barrier();
1150 }
1151
1152 /**
1153  * cdns_uart_console_putchar - write the character to the FIFO buffer
1154  * @port: Handle to the uart port structure
1155  * @ch: Character to be written
1156  */
1157 static void cdns_uart_console_putchar(struct uart_port *port, int ch)
1158 {
1159         cdns_uart_console_wait_tx(port);
1160         writel(ch, port->membase + CDNS_UART_FIFO);
1161 }
1162
1163 static void __init cdns_early_write(struct console *con, const char *s,
1164                                     unsigned n)
1165 {
1166         struct earlycon_device *dev = con->data;
1167
1168         uart_console_write(&dev->port, s, n, cdns_uart_console_putchar);
1169 }
1170
1171 static int __init cdns_early_console_setup(struct earlycon_device *device,
1172                                            const char *opt)
1173 {
1174         struct uart_port *port = &device->port;
1175
1176         if (!port->membase)
1177                 return -ENODEV;
1178
1179         /* initialise control register */
1180         writel(CDNS_UART_CR_TX_EN|CDNS_UART_CR_TXRST|CDNS_UART_CR_RXRST,
1181                port->membase + CDNS_UART_CR);
1182
1183         /* only set baud if specified on command line - otherwise
1184          * assume it has been initialized by a boot loader.
1185          */
1186         if (device->baud) {
1187                 u32 cd = 0, bdiv = 0;
1188                 u32 mr;
1189                 int div8;
1190
1191                 cdns_uart_calc_baud_divs(port->uartclk, device->baud,
1192                                          &bdiv, &cd, &div8);
1193                 mr = CDNS_UART_MR_PARITY_NONE;
1194                 if (div8)
1195                         mr |= CDNS_UART_MR_CLKSEL;
1196
1197                 writel(mr,   port->membase + CDNS_UART_MR);
1198                 writel(cd,   port->membase + CDNS_UART_BAUDGEN);
1199                 writel(bdiv, port->membase + CDNS_UART_BAUDDIV);
1200         }
1201
1202         device->con->write = cdns_early_write;
1203
1204         return 0;
1205 }
1206 OF_EARLYCON_DECLARE(cdns, "xlnx,xuartps", cdns_early_console_setup);
1207 OF_EARLYCON_DECLARE(cdns, "cdns,uart-r1p8", cdns_early_console_setup);
1208 OF_EARLYCON_DECLARE(cdns, "cdns,uart-r1p12", cdns_early_console_setup);
1209 OF_EARLYCON_DECLARE(cdns, "xlnx,zynqmp-uart", cdns_early_console_setup);
1210
1211 /**
1212  * cdns_uart_console_write - perform write operation
1213  * @co: Console handle
1214  * @s: Pointer to character array
1215  * @count: No of characters
1216  */
1217 static void cdns_uart_console_write(struct console *co, const char *s,
1218                                 unsigned int count)
1219 {
1220         struct uart_port *port = &cdns_uart_port[co->index];
1221         unsigned long flags;
1222         unsigned int imr, ctrl;
1223         int locked = 1;
1224
1225         if (port->sysrq)
1226                 locked = 0;
1227         else if (oops_in_progress)
1228                 locked = spin_trylock_irqsave(&port->lock, flags);
1229         else
1230                 spin_lock_irqsave(&port->lock, flags);
1231
1232         /* save and disable interrupt */
1233         imr = readl(port->membase + CDNS_UART_IMR);
1234         writel(imr, port->membase + CDNS_UART_IDR);
1235
1236         /*
1237          * Make sure that the tx part is enabled. Set the TX enable bit and
1238          * clear the TX disable bit to enable the transmitter.
1239          */
1240         ctrl = readl(port->membase + CDNS_UART_CR);
1241         ctrl &= ~CDNS_UART_CR_TX_DIS;
1242         ctrl |= CDNS_UART_CR_TX_EN;
1243         writel(ctrl, port->membase + CDNS_UART_CR);
1244
1245         uart_console_write(port, s, count, cdns_uart_console_putchar);
1246         cdns_uart_console_wait_tx(port);
1247
1248         writel(ctrl, port->membase + CDNS_UART_CR);
1249
1250         /* restore interrupt state */
1251         writel(imr, port->membase + CDNS_UART_IER);
1252
1253         if (locked)
1254                 spin_unlock_irqrestore(&port->lock, flags);
1255 }
1256
1257 /**
1258  * cdns_uart_console_setup - Initialize the uart to default config
1259  * @co: Console handle
1260  * @options: Initial settings of uart
1261  *
1262  * Return: 0 on success, negative errno otherwise.
1263  */
1264 static int cdns_uart_console_setup(struct console *co, char *options)
1265 {
1266         struct uart_port *port = &cdns_uart_port[co->index];
1267         int baud = 9600;
1268         int bits = 8;
1269         int parity = 'n';
1270         int flow = 'n';
1271
1272         if (co->index < 0 || co->index >= CDNS_UART_NR_PORTS)
1273                 return -EINVAL;
1274
1275         if (!port->membase) {
1276                 pr_debug("console on " CDNS_UART_TTY_NAME "%i not present\n",
1277                          co->index);
1278                 return -ENODEV;
1279         }
1280
1281         if (options)
1282                 uart_parse_options(options, &baud, &parity, &bits, &flow);
1283
1284         return uart_set_options(port, co, baud, parity, bits, flow);
1285 }
1286
1287 static struct uart_driver cdns_uart_uart_driver;
1288
1289 static struct console cdns_uart_console = {
1290         .name   = CDNS_UART_TTY_NAME,
1291         .write  = cdns_uart_console_write,
1292         .device = uart_console_device,
1293         .setup  = cdns_uart_console_setup,
1294         .flags  = CON_PRINTBUFFER,
1295         .index  = -1, /* Specified on the cmdline (e.g. console=ttyPS ) */
1296         .data   = &cdns_uart_uart_driver,
1297 };
1298
1299 /**
1300  * cdns_uart_console_init - Initialization call
1301  *
1302  * Return: 0 on success, negative errno otherwise
1303  */
1304 static int __init cdns_uart_console_init(void)
1305 {
1306         register_console(&cdns_uart_console);
1307         return 0;
1308 }
1309
1310 console_initcall(cdns_uart_console_init);
1311
1312 #endif /* CONFIG_SERIAL_XILINX_PS_UART_CONSOLE */
1313
1314 static struct uart_driver cdns_uart_uart_driver = {
1315         .owner          = THIS_MODULE,
1316         .driver_name    = CDNS_UART_NAME,
1317         .dev_name       = CDNS_UART_TTY_NAME,
1318         .major          = CDNS_UART_MAJOR,
1319         .minor          = CDNS_UART_MINOR,
1320         .nr             = CDNS_UART_NR_PORTS,
1321 #ifdef CONFIG_SERIAL_XILINX_PS_UART_CONSOLE
1322         .cons           = &cdns_uart_console,
1323 #endif
1324 };
1325
1326 #ifdef CONFIG_PM_SLEEP
1327 /**
1328  * cdns_uart_suspend - suspend event
1329  * @device: Pointer to the device structure
1330  *
1331  * Return: 0
1332  */
1333 static int cdns_uart_suspend(struct device *device)
1334 {
1335         struct uart_port *port = dev_get_drvdata(device);
1336         struct tty_struct *tty;
1337         struct device *tty_dev;
1338         int may_wake = 0;
1339
1340         /* Get the tty which could be NULL so don't assume it's valid */
1341         tty = tty_port_tty_get(&port->state->port);
1342         if (tty) {
1343                 tty_dev = tty->dev;
1344                 may_wake = device_may_wakeup(tty_dev);
1345                 tty_kref_put(tty);
1346         }
1347
1348         /*
1349          * Call the API provided in serial_core.c file which handles
1350          * the suspend.
1351          */
1352         uart_suspend_port(&cdns_uart_uart_driver, port);
1353         if (console_suspend_enabled && !may_wake) {
1354                 struct cdns_uart *cdns_uart = port->private_data;
1355
1356                 clk_disable(cdns_uart->uartclk);
1357                 clk_disable(cdns_uart->pclk);
1358         } else {
1359                 unsigned long flags = 0;
1360
1361                 spin_lock_irqsave(&port->lock, flags);
1362                 /* Empty the receive FIFO 1st before making changes */
1363                 while (!(readl(port->membase + CDNS_UART_SR) &
1364                                         CDNS_UART_SR_RXEMPTY))
1365                         readl(port->membase + CDNS_UART_FIFO);
1366                 /* set RX trigger level to 1 */
1367                 writel(1, port->membase + CDNS_UART_RXWM);
1368                 /* disable RX timeout interrups */
1369                 writel(CDNS_UART_IXR_TOUT, port->membase + CDNS_UART_IDR);
1370                 spin_unlock_irqrestore(&port->lock, flags);
1371         }
1372
1373         return 0;
1374 }
1375
1376 /**
1377  * cdns_uart_resume - Resume after a previous suspend
1378  * @device: Pointer to the device structure
1379  *
1380  * Return: 0
1381  */
1382 static int cdns_uart_resume(struct device *device)
1383 {
1384         struct uart_port *port = dev_get_drvdata(device);
1385         unsigned long flags = 0;
1386         u32 ctrl_reg;
1387         struct tty_struct *tty;
1388         struct device *tty_dev;
1389         int may_wake = 0;
1390
1391         /* Get the tty which could be NULL so don't assume it's valid */
1392         tty = tty_port_tty_get(&port->state->port);
1393         if (tty) {
1394                 tty_dev = tty->dev;
1395                 may_wake = device_may_wakeup(tty_dev);
1396                 tty_kref_put(tty);
1397         }
1398
1399         if (console_suspend_enabled && !may_wake) {
1400                 struct cdns_uart *cdns_uart = port->private_data;
1401
1402                 clk_enable(cdns_uart->pclk);
1403                 clk_enable(cdns_uart->uartclk);
1404
1405                 spin_lock_irqsave(&port->lock, flags);
1406
1407                 /* Set TX/RX Reset */
1408                 ctrl_reg = readl(port->membase + CDNS_UART_CR);
1409                 ctrl_reg |= CDNS_UART_CR_TXRST | CDNS_UART_CR_RXRST;
1410                 writel(ctrl_reg, port->membase + CDNS_UART_CR);
1411                 while (readl(port->membase + CDNS_UART_CR) &
1412                                 (CDNS_UART_CR_TXRST | CDNS_UART_CR_RXRST))
1413                         cpu_relax();
1414
1415                 /* restore rx timeout value */
1416                 writel(rx_timeout, port->membase + CDNS_UART_RXTOUT);
1417                 /* Enable Tx/Rx */
1418                 ctrl_reg = readl(port->membase + CDNS_UART_CR);
1419                 ctrl_reg &= ~(CDNS_UART_CR_TX_DIS | CDNS_UART_CR_RX_DIS);
1420                 ctrl_reg |= CDNS_UART_CR_TX_EN | CDNS_UART_CR_RX_EN;
1421                 writel(ctrl_reg, port->membase + CDNS_UART_CR);
1422
1423                 spin_unlock_irqrestore(&port->lock, flags);
1424         } else {
1425                 spin_lock_irqsave(&port->lock, flags);
1426                 /* restore original rx trigger level */
1427                 writel(rx_trigger_level, port->membase + CDNS_UART_RXWM);
1428                 /* enable RX timeout interrupt */
1429                 writel(CDNS_UART_IXR_TOUT, port->membase + CDNS_UART_IER);
1430                 spin_unlock_irqrestore(&port->lock, flags);
1431         }
1432
1433         return uart_resume_port(&cdns_uart_uart_driver, port);
1434 }
1435 #endif /* ! CONFIG_PM_SLEEP */
1436
1437 static SIMPLE_DEV_PM_OPS(cdns_uart_dev_pm_ops, cdns_uart_suspend,
1438                 cdns_uart_resume);
1439
1440 static const struct cdns_platform_data zynqmp_uart_def = {
1441                                 .quirks = CDNS_UART_RXBS_SUPPORT, };
1442
1443 /* Match table for of_platform binding */
1444 static const struct of_device_id cdns_uart_of_match[] = {
1445         { .compatible = "xlnx,xuartps", },
1446         { .compatible = "cdns,uart-r1p8", },
1447         { .compatible = "cdns,uart-r1p12", .data = &zynqmp_uart_def },
1448         { .compatible = "xlnx,zynqmp-uart", .data = &zynqmp_uart_def },
1449         {}
1450 };
1451 MODULE_DEVICE_TABLE(of, cdns_uart_of_match);
1452
1453 /**
1454  * cdns_uart_probe - Platform driver probe
1455  * @pdev: Pointer to the platform device structure
1456  *
1457  * Return: 0 on success, negative errno otherwise
1458  */
1459 static int cdns_uart_probe(struct platform_device *pdev)
1460 {
1461         int rc, id, irq;
1462         struct uart_port *port;
1463         struct resource *res;
1464         struct cdns_uart *cdns_uart_data;
1465         const struct of_device_id *match;
1466
1467         cdns_uart_data = devm_kzalloc(&pdev->dev, sizeof(*cdns_uart_data),
1468                         GFP_KERNEL);
1469         if (!cdns_uart_data)
1470                 return -ENOMEM;
1471
1472         match = of_match_node(cdns_uart_of_match, pdev->dev.of_node);
1473         if (match && match->data) {
1474                 const struct cdns_platform_data *data = match->data;
1475
1476                 cdns_uart_data->quirks = data->quirks;
1477         }
1478
1479         cdns_uart_data->pclk = devm_clk_get(&pdev->dev, "pclk");
1480         if (IS_ERR(cdns_uart_data->pclk)) {
1481                 cdns_uart_data->pclk = devm_clk_get(&pdev->dev, "aper_clk");
1482                 if (!IS_ERR(cdns_uart_data->pclk))
1483                         dev_err(&pdev->dev, "clock name 'aper_clk' is deprecated.\n");
1484         }
1485         if (IS_ERR(cdns_uart_data->pclk)) {
1486                 dev_err(&pdev->dev, "pclk clock not found.\n");
1487                 return PTR_ERR(cdns_uart_data->pclk);
1488         }
1489
1490         cdns_uart_data->uartclk = devm_clk_get(&pdev->dev, "uart_clk");
1491         if (IS_ERR(cdns_uart_data->uartclk)) {
1492                 cdns_uart_data->uartclk = devm_clk_get(&pdev->dev, "ref_clk");
1493                 if (!IS_ERR(cdns_uart_data->uartclk))
1494                         dev_err(&pdev->dev, "clock name 'ref_clk' is deprecated.\n");
1495         }
1496         if (IS_ERR(cdns_uart_data->uartclk)) {
1497                 dev_err(&pdev->dev, "uart_clk clock not found.\n");
1498                 return PTR_ERR(cdns_uart_data->uartclk);
1499         }
1500
1501         rc = clk_prepare(cdns_uart_data->pclk);
1502         if (rc) {
1503                 dev_err(&pdev->dev, "Unable to enable pclk clock.\n");
1504                 return rc;
1505         }
1506         rc = clk_prepare(cdns_uart_data->uartclk);
1507         if (rc) {
1508                 dev_err(&pdev->dev, "Unable to enable device clock.\n");
1509                 goto err_out_clk_dis_pclk;
1510         }
1511
1512         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1513         if (!res) {
1514                 rc = -ENODEV;
1515                 goto err_out_clk_disable;
1516         }
1517
1518         irq = platform_get_irq(pdev, 0);
1519         if (irq <= 0) {
1520                 rc = -ENXIO;
1521                 goto err_out_clk_disable;
1522         }
1523
1524 #ifdef CONFIG_COMMON_CLK
1525         cdns_uart_data->clk_rate_change_nb.notifier_call =
1526                         cdns_uart_clk_notifier_cb;
1527         if (clk_notifier_register(cdns_uart_data->uartclk,
1528                                 &cdns_uart_data->clk_rate_change_nb))
1529                 dev_warn(&pdev->dev, "Unable to register clock notifier.\n");
1530 #endif
1531         /* Look for a serialN alias */
1532         id = of_alias_get_id(pdev->dev.of_node, "serial");
1533         if (id < 0)
1534                 id = 0;
1535
1536         /* Initialize the port structure */
1537         port = cdns_uart_get_port(id);
1538
1539         if (!port) {
1540                 dev_err(&pdev->dev, "Cannot get uart_port structure\n");
1541                 rc = -ENODEV;
1542                 goto err_out_notif_unreg;
1543         }
1544
1545         /*
1546          * Register the port.
1547          * This function also registers this device with the tty layer
1548          * and triggers invocation of the config_port() entry point.
1549          */
1550         port->mapbase = res->start;
1551         port->irq = irq;
1552         port->dev = &pdev->dev;
1553         port->uartclk = clk_get_rate(cdns_uart_data->uartclk);
1554         port->private_data = cdns_uart_data;
1555         cdns_uart_data->port = port;
1556         platform_set_drvdata(pdev, port);
1557
1558         rc = uart_add_one_port(&cdns_uart_uart_driver, port);
1559         if (rc) {
1560                 dev_err(&pdev->dev,
1561                         "uart_add_one_port() failed; err=%i\n", rc);
1562                 goto err_out_notif_unreg;
1563         }
1564
1565         return 0;
1566
1567 err_out_notif_unreg:
1568 #ifdef CONFIG_COMMON_CLK
1569         clk_notifier_unregister(cdns_uart_data->uartclk,
1570                         &cdns_uart_data->clk_rate_change_nb);
1571 #endif
1572 err_out_clk_disable:
1573         clk_unprepare(cdns_uart_data->uartclk);
1574 err_out_clk_dis_pclk:
1575         clk_unprepare(cdns_uart_data->pclk);
1576
1577         return rc;
1578 }
1579
1580 /**
1581  * cdns_uart_remove - called when the platform driver is unregistered
1582  * @pdev: Pointer to the platform device structure
1583  *
1584  * Return: 0 on success, negative errno otherwise
1585  */
1586 static int cdns_uart_remove(struct platform_device *pdev)
1587 {
1588         struct uart_port *port = platform_get_drvdata(pdev);
1589         struct cdns_uart *cdns_uart_data = port->private_data;
1590         int rc;
1591
1592         /* Remove the cdns_uart port from the serial core */
1593 #ifdef CONFIG_COMMON_CLK
1594         clk_notifier_unregister(cdns_uart_data->uartclk,
1595                         &cdns_uart_data->clk_rate_change_nb);
1596 #endif
1597         rc = uart_remove_one_port(&cdns_uart_uart_driver, port);
1598         port->mapbase = 0;
1599         clk_unprepare(cdns_uart_data->uartclk);
1600         clk_unprepare(cdns_uart_data->pclk);
1601         return rc;
1602 }
1603
1604 static struct platform_driver cdns_uart_platform_driver = {
1605         .probe   = cdns_uart_probe,
1606         .remove  = cdns_uart_remove,
1607         .driver  = {
1608                 .name = CDNS_UART_NAME,
1609                 .of_match_table = cdns_uart_of_match,
1610                 .pm = &cdns_uart_dev_pm_ops,
1611                 .suppress_bind_attrs = IS_BUILTIN(CONFIG_SERIAL_XILINX_PS_UART),
1612                 },
1613 };
1614
1615 static int __init cdns_uart_init(void)
1616 {
1617         int retval = 0;
1618
1619         /* Register the cdns_uart driver with the serial core */
1620         retval = uart_register_driver(&cdns_uart_uart_driver);
1621         if (retval)
1622                 return retval;
1623
1624         /* Register the platform driver */
1625         retval = platform_driver_register(&cdns_uart_platform_driver);
1626         if (retval)
1627                 uart_unregister_driver(&cdns_uart_uart_driver);
1628
1629         return retval;
1630 }
1631
1632 static void __exit cdns_uart_exit(void)
1633 {
1634         /* Unregister the platform driver */
1635         platform_driver_unregister(&cdns_uart_platform_driver);
1636
1637         /* Unregister the cdns_uart driver */
1638         uart_unregister_driver(&cdns_uart_uart_driver);
1639 }
1640
1641 module_init(cdns_uart_init);
1642 module_exit(cdns_uart_exit);
1643
1644 MODULE_DESCRIPTION("Driver for Cadence UART");
1645 MODULE_AUTHOR("Xilinx Inc.");
1646 MODULE_LICENSE("GPL");