drivers/tty/serial/xilinx_uartps.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Cadence UART driver (found in Xilinx Zynq)
   4  *
   5  * 2011 - 2014 (C) Xilinx Inc.
   6  *
   7  * This driver has originally been pushed by Xilinx using a Zynq-branding. This
   8  * still shows in the naming of this file, the kconfig symbols and some symbols
   9  * in the code.
  10  */
  11
  12 #if defined(CONFIG_SERIAL_XILINX_PS_UART_CONSOLE) && defined(CONFIG_MAGIC_SYSRQ)
  13 #define SUPPORT_SYSRQ
  14 #endif
  15
  16 #include <linux/platform_device.h>
  17 #include <linux/serial.h>
  18 #include <linux/console.h>
  19 #include <linux/serial_core.h>
  20 #include <linux/slab.h>
  21 #include <linux/tty.h>
  22 #include <linux/tty_flip.h>
  23 #include <linux/clk.h>
  24 #include <linux/irq.h>
  25 #include <linux/io.h>
  26 #include <linux/of.h>
  27 #include <linux/module.h>
  28 #include <linux/pm_runtime.h>
  29 #include <linux/iopoll.h>
  30
  31 #define CDNS_UART_TTY_NAME      "ttyPS"
  32 #define CDNS_UART_NAME          "xuartps"
  33 #define CDNS_UART_MAJOR         0       /* use dynamic node allocation */
  34 #define CDNS_UART_MINOR         0       /* works best with devtmpfs */
  35 #define CDNS_UART_NR_PORTS      2
  36 #define CDNS_UART_FIFO_SIZE     64      /* FIFO size */
  37 #define CDNS_UART_REGISTER_SPACE        0x1000
  38 #define TX_TIMEOUT              500000
  39
  40 /* Rx Trigger level */
  41 static int rx_trigger_level = 56;
  42 module_param(rx_trigger_level, uint, S_IRUGO);
  43 MODULE_PARM_DESC(rx_trigger_level, "Rx trigger level, 1-63 bytes");
  44
  45 /* Rx Timeout */
  46 static int rx_timeout = 10;
  47 module_param(rx_timeout, uint, S_IRUGO);
  48 MODULE_PARM_DESC(rx_timeout, "Rx timeout, 1-255");
  49
  50 /* Register offsets for the UART. */
  51 #define CDNS_UART_CR            0x00  /* Control Register */
  52 #define CDNS_UART_MR            0x04  /* Mode Register */
  53 #define CDNS_UART_IER           0x08  /* Interrupt Enable */
  54 #define CDNS_UART_IDR           0x0C  /* Interrupt Disable */
  55 #define CDNS_UART_IMR           0x10  /* Interrupt Mask */
  56 #define CDNS_UART_ISR           0x14  /* Interrupt Status */
  57 #define CDNS_UART_BAUDGEN       0x18  /* Baud Rate Generator */
  58 #define CDNS_UART_RXTOUT        0x1C  /* RX Timeout */
  59 #define CDNS_UART_RXWM          0x20  /* RX FIFO Trigger Level */
  60 #define CDNS_UART_MODEMCR       0x24  /* Modem Control */
  61 #define CDNS_UART_MODEMSR       0x28  /* Modem Status */
  62 #define CDNS_UART_SR            0x2C  /* Channel Status */
  63 #define CDNS_UART_FIFO          0x30  /* FIFO */
  64 #define CDNS_UART_BAUDDIV       0x34  /* Baud Rate Divider */
  65 #define CDNS_UART_FLOWDEL       0x38  /* Flow Delay */
  66 #define CDNS_UART_IRRX_PWIDTH   0x3C  /* IR Min Received Pulse Width */
  67 #define CDNS_UART_IRTX_PWIDTH   0x40  /* IR Transmitted pulse Width */
  68 #define CDNS_UART_TXWM          0x44  /* TX FIFO Trigger Level */
  69 #define CDNS_UART_RXBS          0x48  /* RX FIFO byte status register */
  70
  71 /* Control Register Bit Definitions */
  72 #define CDNS_UART_CR_STOPBRK    0x00000100  /* Stop TX break */
  73 #define CDNS_UART_CR_STARTBRK   0x00000080  /* Set TX break */
  74 #define CDNS_UART_CR_TX_DIS     0x00000020  /* TX disabled. */
  75 #define CDNS_UART_CR_TX_EN      0x00000010  /* TX enabled */
  76 #define CDNS_UART_CR_RX_DIS     0x00000008  /* RX disabled. */
  77 #define CDNS_UART_CR_RX_EN      0x00000004  /* RX enabled */
  78 #define CDNS_UART_CR_TXRST      0x00000002  /* TX logic reset */
  79 #define CDNS_UART_CR_RXRST      0x00000001  /* RX logic reset */
  80 #define CDNS_UART_CR_RST_TO     0x00000040  /* Restart Timeout Counter */
  81 #define CDNS_UART_RXBS_PARITY    0x00000001 /* Parity error status */
  82 #define CDNS_UART_RXBS_FRAMING   0x00000002 /* Framing error status */
  83 #define CDNS_UART_RXBS_BRK       0x00000004 /* Overrun error status */
  84
  85 /*
  86  * Mode Register:
  87  * The mode register (MR) defines the mode of transfer as well as the data
  88  * format. If this register is modified during transmission or reception,
  89  * data validity cannot be guaranteed.
  90  */
  91 #define CDNS_UART_MR_CLKSEL             0x00000001  /* Pre-scalar selection */
  92 #define CDNS_UART_MR_CHMODE_L_LOOP      0x00000200  /* Local loop back mode */
  93 #define CDNS_UART_MR_CHMODE_NORM        0x00000000  /* Normal mode */
  94 #define CDNS_UART_MR_CHMODE_MASK        0x00000300  /* Mask for mode bits */
  95
  96 #define CDNS_UART_MR_STOPMODE_2_BIT     0x00000080  /* 2 stop bits */
  97 #define CDNS_UART_MR_STOPMODE_1_BIT     0x00000000  /* 1 stop bit */
  98
  99 #define CDNS_UART_MR_PARITY_NONE        0x00000020  /* No parity mode */
 100 #define CDNS_UART_MR_PARITY_MARK        0x00000018  /* Mark parity mode */
 101 #define CDNS_UART_MR_PARITY_SPACE       0x00000010  /* Space parity mode */
 102 #define CDNS_UART_MR_PARITY_ODD         0x00000008  /* Odd parity mode */
 103 #define CDNS_UART_MR_PARITY_EVEN        0x00000000  /* Even parity mode */
 104
 105 #define CDNS_UART_MR_CHARLEN_6_BIT      0x00000006  /* 6 bits data */
 106 #define CDNS_UART_MR_CHARLEN_7_BIT      0x00000004  /* 7 bits data */
 107 #define CDNS_UART_MR_CHARLEN_8_BIT      0x00000000  /* 8 bits data */
 108
 109 /*
 110  * Interrupt Registers:
 111  * Interrupt control logic uses the interrupt enable register (IER) and the
 112  * interrupt disable register (IDR) to set the value of the bits in the
 113  * interrupt mask register (IMR). The IMR determines whether to pass an
 114  * interrupt to the interrupt status register (ISR).
 115  * Writing a 1 to IER Enables an interrupt, writing a 1 to IDR disables an
 116  * interrupt. IMR and ISR are read only, and IER and IDR are write only.
 117  * Reading either IER or IDR returns 0x00.
 118  * All four registers have the same bit definitions.
 119  */
 120 #define CDNS_UART_IXR_TOUT      0x00000100 /* RX Timeout error interrupt */
 121 #define CDNS_UART_IXR_PARITY    0x00000080 /* Parity error interrupt */
 122 #define CDNS_UART_IXR_FRAMING   0x00000040 /* Framing error interrupt */
 123 #define CDNS_UART_IXR_OVERRUN   0x00000020 /* Overrun error interrupt */
 124 #define CDNS_UART_IXR_TXFULL    0x00000010 /* TX FIFO Full interrupt */
 125 #define CDNS_UART_IXR_TXEMPTY   0x00000008 /* TX FIFO empty interrupt */
 126 #define CDNS_UART_ISR_RXEMPTY   0x00000002 /* RX FIFO empty interrupt */
 127 #define CDNS_UART_IXR_RXTRIG    0x00000001 /* RX FIFO trigger interrupt */
 128 #define CDNS_UART_IXR_RXFULL    0x00000004 /* RX FIFO full interrupt. */
 129 #define CDNS_UART_IXR_RXEMPTY   0x00000002 /* RX FIFO empty interrupt. */
 130 #define CDNS_UART_IXR_RXMASK    0x000021e7 /* Valid RX bit mask */
 131
 132         /*
 133          * Do not enable parity error interrupt for the following
 134          * reason: When parity error interrupt is enabled, each Rx
 135          * parity error always results in 2 events. The first one
 136          * being parity error interrupt and the second one with a
 137          * proper Rx interrupt with the incoming data.  Disabling
 138          * parity error interrupt ensures better handling of parity
 139          * error events. With this change, for a parity error case, we
 140          * get a Rx interrupt with parity error set in ISR register
 141          * and we still handle parity errors in the desired way.
 142          */
 143
 144 #define CDNS_UART_RX_IRQS       (CDNS_UART_IXR_FRAMING | \
 145                                  CDNS_UART_IXR_OVERRUN | \
 146                                  CDNS_UART_IXR_RXTRIG |  \
 147                                  CDNS_UART_IXR_TOUT)
 148
 149 /* Goes in read_status_mask for break detection as the HW doesn't do it*/
 150 #define CDNS_UART_IXR_BRK       0x00002000
 151
 152 #define CDNS_UART_RXBS_SUPPORT BIT(1)
 153 /*
 154  * Modem Control register:
 155  * The read/write Modem Control register controls the interface with the modem
 156  * or data set, or a peripheral device emulating a modem.
 157  */
 158 #define CDNS_UART_MODEMCR_FCM   0x00000020 /* Automatic flow control mode */
 159 #define CDNS_UART_MODEMCR_RTS   0x00000002 /* Request to send output control */
 160 #define CDNS_UART_MODEMCR_DTR   0x00000001 /* Data Terminal Ready */
 161
 162 /*
 163  * Channel Status Register:
 164  * The channel status register (CSR) is provided to enable the control logic
 165  * to monitor the status of bits in the channel interrupt status register,
 166  * even if these are masked out by the interrupt mask register.
 167  */
 168 #define CDNS_UART_SR_RXEMPTY    0x00000002 /* RX FIFO empty */
 169 #define CDNS_UART_SR_TXEMPTY    0x00000008 /* TX FIFO empty */
 170 #define CDNS_UART_SR_TXFULL     0x00000010 /* TX FIFO full */
 171 #define CDNS_UART_SR_RXTRIG     0x00000001 /* Rx Trigger */
 172 #define CDNS_UART_SR_TACTIVE    0x00000800 /* TX state machine active */
 173
 174 /* baud dividers min/max values */
 175 #define CDNS_UART_BDIV_MIN      4
 176 #define CDNS_UART_BDIV_MAX      255
 177 #define CDNS_UART_CD_MAX        65535
 178 #define UART_AUTOSUSPEND_TIMEOUT        3000
 179
 180 /**
 181  * struct cdns_uart - device data
 182  * @port:               Pointer to the UART port
 183  * @uartclk:            Reference clock
 184  * @pclk:               APB clock
 185  * @baud:               Current baud rate
 186  * @clk_rate_change_nb: Notifier block for clock changes
 187  * @quirks:             Flags for RXBS support.
 188  */
 189 struct cdns_uart {
 190         struct uart_port        *port;
 191         struct clk              *uartclk;
 192         struct clk              *pclk;
 193         unsigned int            baud;
 194         struct notifier_block   clk_rate_change_nb;
 195         u32                     quirks;
 196 };
 197 struct cdns_platform_data {
 198         u32 quirks;
 199 };
 200 #define to_cdns_uart(_nb) container_of(_nb, struct cdns_uart, \
 201                 clk_rate_change_nb);
 202
 203 /**
 204  * cdns_uart_handle_rx - Handle the received bytes along with Rx errors.
 205  * @dev_id: Id of the UART port
 206  * @isrstatus: The interrupt status register value as read
 207  * Return: None
 208  */
 209 static void cdns_uart_handle_rx(void *dev_id, unsigned int isrstatus)
 210 {
 211         struct uart_port *port = (struct uart_port *)dev_id;
 212         struct cdns_uart *cdns_uart = port->private_data;
 213         unsigned int data;
 214         unsigned int rxbs_status = 0;
 215         unsigned int status_mask;
 216         unsigned int framerrprocessed = 0;
 217         char status = TTY_NORMAL;
 218         bool is_rxbs_support;
 219
 220         is_rxbs_support = cdns_uart->quirks & CDNS_UART_RXBS_SUPPORT;
 221
 222         while ((readl(port->membase + CDNS_UART_SR) &
 223                 CDNS_UART_SR_RXEMPTY) != CDNS_UART_SR_RXEMPTY) {
 224                 if (is_rxbs_support)
 225                         rxbs_status = readl(port->membase + CDNS_UART_RXBS);
 226                 data = readl(port->membase + CDNS_UART_FIFO);
 227                 port->icount.rx++;
 228                 /*
 229                  * There is no hardware break detection in Zynq, so we interpret
 230                  * framing error with all-zeros data as a break sequence.
 231                  * Most of the time, there's another non-zero byte at the
 232                  * end of the sequence.
 233                  */
 234                 if (!is_rxbs_support && (isrstatus & CDNS_UART_IXR_FRAMING)) {
 235                         if (!data) {
 236                                 port->read_status_mask |= CDNS_UART_IXR_BRK;
 237                                 framerrprocessed = 1;
 238                                 continue;
 239                         }
 240                 }
 241                 if (is_rxbs_support && (rxbs_status & CDNS_UART_RXBS_BRK)) {
 242                         port->icount.brk++;
 243                         status = TTY_BREAK;
 244                         if (uart_handle_break(port))
 245                                 continue;
 246                 }
 247
 248                 isrstatus &= port->read_status_mask;
 249                 isrstatus &= ~port->ignore_status_mask;
 250                 status_mask = port->read_status_mask;
 251                 status_mask &= ~port->ignore_status_mask;
 252
 253                 if (data &&
 254                     (port->read_status_mask & CDNS_UART_IXR_BRK)) {
 255                         port->read_status_mask &= ~CDNS_UART_IXR_BRK;
 256                         port->icount.brk++;
 257                         if (uart_handle_break(port))
 258                                 continue;
 259                 }
 260
 261                 if (uart_handle_sysrq_char(port, data))
 262                         continue;
 263
 264                 if (is_rxbs_support) {
 265                         if ((rxbs_status & CDNS_UART_RXBS_PARITY)
 266                             && (status_mask & CDNS_UART_IXR_PARITY)) {
 267                                 port->icount.parity++;
 268                                 status = TTY_PARITY;
 269                         }
 270                         if ((rxbs_status & CDNS_UART_RXBS_FRAMING)
 271                             && (status_mask & CDNS_UART_IXR_PARITY)) {
 272                                 port->icount.frame++;
 273                                 status = TTY_FRAME;
 274                         }
 275                 } else {
 276                         if (isrstatus & CDNS_UART_IXR_PARITY) {
 277                                 port->icount.parity++;
 278                                 status = TTY_PARITY;
 279                         }
 280                         if ((isrstatus & CDNS_UART_IXR_FRAMING) &&
 281                             !framerrprocessed) {
 282                                 port->icount.frame++;
 283                                 status = TTY_FRAME;
 284                         }
 285                 }
 286                 if (isrstatus & CDNS_UART_IXR_OVERRUN) {
 287                         port->icount.overrun++;
 288                         tty_insert_flip_char(&port->state->port, 0,
 289                                              TTY_OVERRUN);
 290                 }
 291                 tty_insert_flip_char(&port->state->port, data, status);
 292                 isrstatus = 0;
 293         }
 294         spin_unlock(&port->lock);
 295         tty_flip_buffer_push(&port->state->port);
 296         spin_lock(&port->lock);
 297 }
 298
 299 /**
 300  * cdns_uart_handle_tx - Handle the bytes to be Txed.
 301  * @dev_id: Id of the UART port
 302  * Return: None
 303  */
 304 static void cdns_uart_handle_tx(void *dev_id)
 305 {
 306         struct uart_port *port = (struct uart_port *)dev_id;
 307         unsigned int numbytes;
 308
 309         if (uart_circ_empty(&port->state->xmit)) {
 310                 writel(CDNS_UART_IXR_TXEMPTY, port->membase + CDNS_UART_IDR);
 311         } else {
 312                 numbytes = port->fifosize;
 313                 while (numbytes && !uart_circ_empty(&port->state->xmit) &&
 314                        !(readl(port->membase + CDNS_UART_SR) & CDNS_UART_SR_TXFULL)) {
 315                         /*
 316                          * Get the data from the UART circular buffer
 317                          * and write it to the cdns_uart's TX_FIFO
 318                          * register.
 319                          */
 320                         writel(
 321                                 port->state->xmit.buf[port->state->xmit.
 322                                 tail], port->membase + CDNS_UART_FIFO);
 323
 324                         port->icount.tx++;
 325
 326                         /*
 327                          * Adjust the tail of the UART buffer and wrap
 328                          * the buffer if it reaches limit.
 329                          */
 330                         port->state->xmit.tail =
 331                                 (port->state->xmit.tail + 1) &
 332                                         (UART_XMIT_SIZE - 1);
 333
 334                         numbytes--;
 335                 }
 336
 337                 if (uart_circ_chars_pending(
 338                                 &port->state->xmit) < WAKEUP_CHARS)
 339                         uart_write_wakeup(port);
 340         }
 341 }
 342
 343 /**
 344  * cdns_uart_isr - Interrupt handler
 345  * @irq: Irq number
 346  * @dev_id: Id of the port
 347  *
 348  * Return: IRQHANDLED
 349  */
 350 static irqreturn_t cdns_uart_isr(int irq, void *dev_id)
 351 {
 352         struct uart_port *port = (struct uart_port *)dev_id;
 353         unsigned int isrstatus;
 354
 355         spin_lock(&port->lock);
 356
 357         /* Read the interrupt status register to determine which
 358          * interrupt(s) is/are active and clear them.
 359          */
 360         isrstatus = readl(port->membase + CDNS_UART_ISR);
 361         writel(isrstatus, port->membase + CDNS_UART_ISR);
 362
 363         if (isrstatus & CDNS_UART_IXR_TXEMPTY) {
 364                 cdns_uart_handle_tx(dev_id);
 365                 isrstatus &= ~CDNS_UART_IXR_TXEMPTY;
 366         }
 367
 368         /*
 369          * Skip RX processing if RX is disabled as RXEMPTY will never be set
 370          * as read bytes will not be removed from the FIFO.
 371          */
 372         if (isrstatus & CDNS_UART_IXR_RXMASK &&
 373             !(readl(port->membase + CDNS_UART_CR) & CDNS_UART_CR_RX_DIS))
 374                 cdns_uart_handle_rx(dev_id, isrstatus);
 375
 376         spin_unlock(&port->lock);
 377         return IRQ_HANDLED;
 378 }
 379
 380 /**
 381  * cdns_uart_calc_baud_divs - Calculate baud rate divisors
 382  * @clk: UART module input clock
 383  * @baud: Desired baud rate
 384  * @rbdiv: BDIV value (return value)
 385  * @rcd: CD value (return value)
 386  * @div8: Value for clk_sel bit in mod (return value)
 387  * Return: baud rate, requested baud when possible, or actual baud when there
 388  *      was too much error, zero if no valid divisors are found.
 389  *
 390  * Formula to obtain baud rate is
 391  *      baud_tx/rx rate = clk/CD * (BDIV + 1)
 392  *      input_clk = (Uart User Defined Clock or Apb Clock)
 393  *              depends on UCLKEN in MR Reg
 394  *      clk = input_clk or input_clk/8;
 395  *              depends on CLKS in MR reg
 396  *      CD and BDIV depends on values in
 397  *                      baud rate generate register
 398  *                      baud rate clock divisor register
 399  */
 400 static unsigned int cdns_uart_calc_baud_divs(unsigned int clk,
 401                 unsigned int baud, u32 *rbdiv, u32 *rcd, int *div8)
 402 {
 403         u32 cd, bdiv;
 404         unsigned int calc_baud;
 405         unsigned int bestbaud = 0;
 406         unsigned int bauderror;
 407         unsigned int besterror = ~0;
 408
 409         if (baud < clk / ((CDNS_UART_BDIV_MAX + 1) * CDNS_UART_CD_MAX)) {
 410                 *div8 = 1;
 411                 clk /= 8;
 412         } else {
 413                 *div8 = 0;
 414         }
 415
 416         for (bdiv = CDNS_UART_BDIV_MIN; bdiv <= CDNS_UART_BDIV_MAX; bdiv++) {
 417                 cd = DIV_ROUND_CLOSEST(clk, baud * (bdiv + 1));
 418                 if (cd < 1 || cd > CDNS_UART_CD_MAX)
 419                         continue;
 420
 421                 calc_baud = clk / (cd * (bdiv + 1));
 422
 423                 if (baud > calc_baud)
 424                         bauderror = baud - calc_baud;
 425                 else
 426                         bauderror = calc_baud - baud;
 427
 428                 if (besterror > bauderror) {
 429                         *rbdiv = bdiv;
 430                         *rcd = cd;
 431                         bestbaud = calc_baud;
 432                         besterror = bauderror;
 433                 }
 434         }
 435         /* use the values when percent error is acceptable */
 436         if (((besterror * 100) / baud) < 3)
 437                 bestbaud = baud;
 438
 439         return bestbaud;
 440 }
 441
 442 /**
 443  * cdns_uart_set_baud_rate - Calculate and set the baud rate
 444  * @port: Handle to the uart port structure
 445  * @baud: Baud rate to set
 446  * Return: baud rate, requested baud when possible, or actual baud when there
 447  *         was too much error, zero if no valid divisors are found.
 448  */
 449 static unsigned int cdns_uart_set_baud_rate(struct uart_port *port,
 450                 unsigned int baud)
 451 {
 452         unsigned int calc_baud;
 453         u32 cd = 0, bdiv = 0;
 454         u32 mreg;
 455         int div8;
 456         struct cdns_uart *cdns_uart = port->private_data;
 457
 458         calc_baud = cdns_uart_calc_baud_divs(port->uartclk, baud, &bdiv, &cd,
 459                         &div8);
 460
 461         /* Write new divisors to hardware */
 462         mreg = readl(port->membase + CDNS_UART_MR);
 463         if (div8)
 464                 mreg |= CDNS_UART_MR_CLKSEL;
 465         else
 466                 mreg &= ~CDNS_UART_MR_CLKSEL;
 467         writel(mreg, port->membase + CDNS_UART_MR);
 468         writel(cd, port->membase + CDNS_UART_BAUDGEN);
 469         writel(bdiv, port->membase + CDNS_UART_BAUDDIV);
 470         cdns_uart->baud = baud;
 471
 472         return calc_baud;
 473 }
 474
 475 #ifdef CONFIG_COMMON_CLK
 476 /**
 477  * cdns_uart_clk_notitifer_cb - Clock notifier callback
 478  * @nb:         Notifier block
 479  * @event:      Notify event
 480  * @data:       Notifier data
 481  * Return:      NOTIFY_OK or NOTIFY_DONE on success, NOTIFY_BAD on error.
 482  */
 483 static int cdns_uart_clk_notifier_cb(struct notifier_block *nb,
 484                 unsigned long event, void *data)
 485 {
 486         u32 ctrl_reg;
 487         struct uart_port *port;
 488         int locked = 0;
 489         struct clk_notifier_data *ndata = data;
 490         unsigned long flags = 0;
 491         struct cdns_uart *cdns_uart = to_cdns_uart(nb);
 492
 493         port = cdns_uart->port;
 494         if (port->suspended)
 495                 return NOTIFY_OK;
 496
 497         switch (event) {
 498         case PRE_RATE_CHANGE:
 499         {
 500                 u32 bdiv, cd;
 501                 int div8;
 502
 503                 /*
 504                  * Find out if current baud-rate can be achieved with new clock
 505                  * frequency.
 506                  */
 507                 if (!cdns_uart_calc_baud_divs(ndata->new_rate, cdns_uart->baud,
 508                                         &bdiv, &cd, &div8)) {
 509                         dev_warn(port->dev, "clock rate change rejected\n");
 510                         return NOTIFY_BAD;
 511                 }
 512
 513                 spin_lock_irqsave(&cdns_uart->port->lock, flags);
 514
 515                 /* Disable the TX and RX to set baud rate */
 516                 ctrl_reg = readl(port->membase + CDNS_UART_CR);
 517                 ctrl_reg |= CDNS_UART_CR_TX_DIS | CDNS_UART_CR_RX_DIS;
 518                 writel(ctrl_reg, port->membase + CDNS_UART_CR);
 519
 520                 spin_unlock_irqrestore(&cdns_uart->port->lock, flags);
 521
 522                 return NOTIFY_OK;
 523         }
 524         case POST_RATE_CHANGE:
 525                 /*
 526                  * Set clk dividers to generate correct baud with new clock
 527                  * frequency.
 528                  */
 529
 530                 spin_lock_irqsave(&cdns_uart->port->lock, flags);
 531
 532                 locked = 1;
 533                 port->uartclk = ndata->new_rate;
 534
 535                 cdns_uart->baud = cdns_uart_set_baud_rate(cdns_uart->port,
 536                                 cdns_uart->baud);
 537                 /* fall through */
 538         case ABORT_RATE_CHANGE:
 539                 if (!locked)
 540                         spin_lock_irqsave(&cdns_uart->port->lock, flags);
 541
 542                 /* Set TX/RX Reset */
 543                 ctrl_reg = readl(port->membase + CDNS_UART_CR);
 544                 ctrl_reg |= CDNS_UART_CR_TXRST | CDNS_UART_CR_RXRST;
 545                 writel(ctrl_reg, port->membase + CDNS_UART_CR);
 546
 547                 while (readl(port->membase + CDNS_UART_CR) &
 548                                 (CDNS_UART_CR_TXRST | CDNS_UART_CR_RXRST))
 549                         cpu_relax();
 550
 551                 /*
 552                  * Clear the RX disable and TX disable bits and then set the TX
 553                  * enable bit and RX enable bit to enable the transmitter and
 554                  * receiver.
 555                  */
 556                 writel(rx_timeout, port->membase + CDNS_UART_RXTOUT);
 557                 ctrl_reg = readl(port->membase + CDNS_UART_CR);
 558                 ctrl_reg &= ~(CDNS_UART_CR_TX_DIS | CDNS_UART_CR_RX_DIS);
 559                 ctrl_reg |= CDNS_UART_CR_TX_EN | CDNS_UART_CR_RX_EN;
 560                 writel(ctrl_reg, port->membase + CDNS_UART_CR);
 561
 562                 spin_unlock_irqrestore(&cdns_uart->port->lock, flags);
 563
 564                 return NOTIFY_OK;
 565         default:
 566                 return NOTIFY_DONE;
 567         }
 568 }
 569 #endif
 570
 571 /**
 572  * cdns_uart_start_tx -  Start transmitting bytes
 573  * @port: Handle to the uart port structure
 574  */
 575 static void cdns_uart_start_tx(struct uart_port *port)
 576 {
 577         unsigned int status;
 578
 579         if (uart_tx_stopped(port))
 580                 return;
 581
 582         /*
 583          * Set the TX enable bit and clear the TX disable bit to enable the
 584          * transmitter.
 585          */
 586         status = readl(port->membase + CDNS_UART_CR);
 587         status &= ~CDNS_UART_CR_TX_DIS;
 588         status |= CDNS_UART_CR_TX_EN;
 589         writel(status, port->membase + CDNS_UART_CR);
 590
 591         if (uart_circ_empty(&port->state->xmit))
 592                 return;
 593
 594         cdns_uart_handle_tx(port);
 595
 596         writel(CDNS_UART_IXR_TXEMPTY, port->membase + CDNS_UART_ISR);
 597         /* Enable the TX Empty interrupt */
 598         writel(CDNS_UART_IXR_TXEMPTY, port->membase + CDNS_UART_IER);
 599 }
 600
 601 /**
 602  * cdns_uart_stop_tx - Stop TX
 603  * @port: Handle to the uart port structure
 604  */
 605 static void cdns_uart_stop_tx(struct uart_port *port)
 606 {
 607         unsigned int regval;
 608
 609         regval = readl(port->membase + CDNS_UART_CR);
 610         regval |= CDNS_UART_CR_TX_DIS;
 611         /* Disable the transmitter */
 612         writel(regval, port->membase + CDNS_UART_CR);
 613 }
 614
 615 /**
 616  * cdns_uart_stop_rx - Stop RX
 617  * @port: Handle to the uart port structure
 618  */
 619 static void cdns_uart_stop_rx(struct uart_port *port)
 620 {
 621         unsigned int regval;
 622
 623         /* Disable RX IRQs */
 624         writel(CDNS_UART_RX_IRQS, port->membase + CDNS_UART_IDR);
 625
 626         /* Disable the receiver */
 627         regval = readl(port->membase + CDNS_UART_CR);
 628         regval |= CDNS_UART_CR_RX_DIS;
 629         writel(regval, port->membase + CDNS_UART_CR);
 630 }
 631
 632 /**
 633  * cdns_uart_tx_empty -  Check whether TX is empty
 634  * @port: Handle to the uart port structure
 635  *
 636  * Return: TIOCSER_TEMT on success, 0 otherwise
 637  */
 638 static unsigned int cdns_uart_tx_empty(struct uart_port *port)
 639 {
 640         unsigned int status;
 641
 642         status = readl(port->membase + CDNS_UART_SR) &
 643                                 CDNS_UART_SR_TXEMPTY;
 644         return status ? TIOCSER_TEMT : 0;
 645 }
 646
 647 /**
 648  * cdns_uart_break_ctl - Based on the input ctl we have to start or stop
 649  *                      transmitting char breaks
 650  * @port: Handle to the uart port structure
 651  * @ctl: Value based on which start or stop decision is taken
 652  */
 653 static void cdns_uart_break_ctl(struct uart_port *port, int ctl)
 654 {
 655         unsigned int status;
 656         unsigned long flags;
 657
 658         spin_lock_irqsave(&port->lock, flags);
 659
 660         status = readl(port->membase + CDNS_UART_CR);
 661
 662         if (ctl == -1)
 663                 writel(CDNS_UART_CR_STARTBRK | status,
 664                                 port->membase + CDNS_UART_CR);
 665         else {
 666                 if ((status & CDNS_UART_CR_STOPBRK) == 0)
 667                         writel(CDNS_UART_CR_STOPBRK | status,
 668                                         port->membase + CDNS_UART_CR);
 669         }
 670         spin_unlock_irqrestore(&port->lock, flags);
 671 }
 672
 673 /**
 674  * cdns_uart_set_termios - termios operations, handling data length, parity,
 675  *                              stop bits, flow control, baud rate
 676  * @port: Handle to the uart port structure
 677  * @termios: Handle to the input termios structure
 678  * @old: Values of the previously saved termios structure
 679  */
 680 static void cdns_uart_set_termios(struct uart_port *port,
 681                                 struct ktermios *termios, struct ktermios *old)
 682 {
 683         unsigned int cval = 0;
 684         unsigned int baud, minbaud, maxbaud;
 685         unsigned long flags;
 686         unsigned int ctrl_reg, mode_reg, val;
 687         int err;
 688
 689         /* Wait for the transmit FIFO to empty before making changes */
 690         if (!(readl(port->membase + CDNS_UART_CR) &
 691                                 CDNS_UART_CR_TX_DIS)) {
 692                 err = readl_poll_timeout(port->membase + CDNS_UART_SR,
 693                                          val, (val & CDNS_UART_SR_TXEMPTY),
 694                                          1000, TX_TIMEOUT);
 695                 if (err) {
 696                         dev_err(port->dev, "timed out waiting for tx empty");
 697                         return;
 698                 }
 699         }
 700         spin_lock_irqsave(&port->lock, flags);
 701
 702         /* Disable the TX and RX to set baud rate */
 703         ctrl_reg = readl(port->membase + CDNS_UART_CR);
 704         ctrl_reg |= CDNS_UART_CR_TX_DIS | CDNS_UART_CR_RX_DIS;
 705         writel(ctrl_reg, port->membase + CDNS_UART_CR);
 706
 707         /*
 708          * Min baud rate = 6bps and Max Baud Rate is 10Mbps for 100Mhz clk
 709          * min and max baud should be calculated here based on port->uartclk.
 710          * this way we get a valid baud and can safely call set_baud()
 711          */
 712         minbaud = port->uartclk /
 713                         ((CDNS_UART_BDIV_MAX + 1) * CDNS_UART_CD_MAX * 8);
 714         maxbaud = port->uartclk / (CDNS_UART_BDIV_MIN + 1);
 715         baud = uart_get_baud_rate(port, termios, old, minbaud, maxbaud);
 716         baud = cdns_uart_set_baud_rate(port, baud);
 717         if (tty_termios_baud_rate(termios))
 718                 tty_termios_encode_baud_rate(termios, baud, baud);
 719
 720         /* Update the per-port timeout. */
 721         uart_update_timeout(port, termios->c_cflag, baud);
 722
 723         /* Set TX/RX Reset */
 724         ctrl_reg = readl(port->membase + CDNS_UART_CR);
 725         ctrl_reg |= CDNS_UART_CR_TXRST | CDNS_UART_CR_RXRST;
 726         writel(ctrl_reg, port->membase + CDNS_UART_CR);
 727
 728         while (readl(port->membase + CDNS_UART_CR) &
 729                 (CDNS_UART_CR_TXRST | CDNS_UART_CR_RXRST))
 730                 cpu_relax();
 731
 732         /*
 733          * Clear the RX disable and TX disable bits and then set the TX enable
 734          * bit and RX enable bit to enable the transmitter and receiver.
 735          */
 736         ctrl_reg = readl(port->membase + CDNS_UART_CR);
 737         ctrl_reg &= ~(CDNS_UART_CR_TX_DIS | CDNS_UART_CR_RX_DIS);
 738         ctrl_reg |= CDNS_UART_CR_TX_EN | CDNS_UART_CR_RX_EN;
 739         writel(ctrl_reg, port->membase + CDNS_UART_CR);
 740
 741         writel(rx_timeout, port->membase + CDNS_UART_RXTOUT);
 742
 743         port->read_status_mask = CDNS_UART_IXR_TXEMPTY | CDNS_UART_IXR_RXTRIG |
 744                         CDNS_UART_IXR_OVERRUN | CDNS_UART_IXR_TOUT;
 745         port->ignore_status_mask = 0;
 746
 747         if (termios->c_iflag & INPCK)
 748                 port->read_status_mask |= CDNS_UART_IXR_PARITY |
 749                 CDNS_UART_IXR_FRAMING;
 750
 751         if (termios->c_iflag & IGNPAR)
 752                 port->ignore_status_mask |= CDNS_UART_IXR_PARITY |
 753                         CDNS_UART_IXR_FRAMING | CDNS_UART_IXR_OVERRUN;
 754
 755         /* ignore all characters if CREAD is not set */
 756         if ((termios->c_cflag & CREAD) == 0)
 757                 port->ignore_status_mask |= CDNS_UART_IXR_RXTRIG |
 758                         CDNS_UART_IXR_TOUT | CDNS_UART_IXR_PARITY |
 759                         CDNS_UART_IXR_FRAMING | CDNS_UART_IXR_OVERRUN;
 760
 761         mode_reg = readl(port->membase + CDNS_UART_MR);
 762
 763         /* Handling Data Size */
 764         switch (termios->c_cflag & CSIZE) {
 765         case CS6:
 766                 cval |= CDNS_UART_MR_CHARLEN_6_BIT;
 767                 break;
 768         case CS7:
 769                 cval |= CDNS_UART_MR_CHARLEN_7_BIT;
 770                 break;
 771         default:
 772         case CS8:
 773                 cval |= CDNS_UART_MR_CHARLEN_8_BIT;
 774                 termios->c_cflag &= ~CSIZE;
 775                 termios->c_cflag |= CS8;
 776                 break;
 777         }
 778
 779         /* Handling Parity and Stop Bits length */
 780         if (termios->c_cflag & CSTOPB)
 781                 cval |= CDNS_UART_MR_STOPMODE_2_BIT; /* 2 STOP bits */
 782         else
 783                 cval |= CDNS_UART_MR_STOPMODE_1_BIT; /* 1 STOP bit */
 784
 785         if (termios->c_cflag & PARENB) {
 786                 /* Mark or Space parity */
 787                 if (termios->c_cflag & CMSPAR) {
 788                         if (termios->c_cflag & PARODD)
 789                                 cval |= CDNS_UART_MR_PARITY_MARK;
 790                         else
 791                                 cval |= CDNS_UART_MR_PARITY_SPACE;
 792                 } else {
 793                         if (termios->c_cflag & PARODD)
 794                                 cval |= CDNS_UART_MR_PARITY_ODD;
 795                         else
 796                                 cval |= CDNS_UART_MR_PARITY_EVEN;
 797                 }
 798         } else {
 799                 cval |= CDNS_UART_MR_PARITY_NONE;
 800         }
 801         cval |= mode_reg & 1;
 802         writel(cval, port->membase + CDNS_UART_MR);
 803
 804         spin_unlock_irqrestore(&port->lock, flags);
 805 }
 806
 807 /**
 808  * cdns_uart_startup - Called when an application opens a cdns_uart port
 809  * @port: Handle to the uart port structure
 810  *
 811  * Return: 0 on success, negative errno otherwise
 812  */
 813 static int cdns_uart_startup(struct uart_port *port)
 814 {
 815         struct cdns_uart *cdns_uart = port->private_data;
 816         bool is_brk_support;
 817         int ret;
 818         unsigned long flags;
 819         unsigned int status = 0;
 820
 821         is_brk_support = cdns_uart->quirks & CDNS_UART_RXBS_SUPPORT;
 822
 823         spin_lock_irqsave(&port->lock, flags);
 824
 825         /* Disable the TX and RX */
 826         writel(CDNS_UART_CR_TX_DIS | CDNS_UART_CR_RX_DIS,
 827                         port->membase + CDNS_UART_CR);
 828
 829         /* Set the Control Register with TX/RX Enable, TX/RX Reset,
 830          * no break chars.
 831          */
 832         writel(CDNS_UART_CR_TXRST | CDNS_UART_CR_RXRST,
 833                         port->membase + CDNS_UART_CR);
 834
 835         while (readl(port->membase + CDNS_UART_CR) &
 836                 (CDNS_UART_CR_TXRST | CDNS_UART_CR_RXRST))
 837                 cpu_relax();
 838
 839         /*
 840          * Clear the RX disable bit and then set the RX enable bit to enable
 841          * the receiver.
 842          */
 843         status = readl(port->membase + CDNS_UART_CR);
 844         status &= ~CDNS_UART_CR_RX_DIS;
 845         status |= CDNS_UART_CR_RX_EN;
 846         writel(status, port->membase + CDNS_UART_CR);
 847
 848         /* Set the Mode Register with normal mode,8 data bits,1 stop bit,
 849          * no parity.
 850          */
 851         writel(CDNS_UART_MR_CHMODE_NORM | CDNS_UART_MR_STOPMODE_1_BIT
 852                 | CDNS_UART_MR_PARITY_NONE | CDNS_UART_MR_CHARLEN_8_BIT,
 853                 port->membase + CDNS_UART_MR);
 854
 855         /*
 856          * Set the RX FIFO Trigger level to use most of the FIFO, but it
 857          * can be tuned with a module parameter
 858          */
 859         writel(rx_trigger_level, port->membase + CDNS_UART_RXWM);
 860
 861         /*
 862          * Receive Timeout register is enabled but it
 863          * can be tuned with a module parameter
 864          */
 865         writel(rx_timeout, port->membase + CDNS_UART_RXTOUT);
 866
 867         /* Clear out any pending interrupts before enabling them */
 868         writel(readl(port->membase + CDNS_UART_ISR),
 869                         port->membase + CDNS_UART_ISR);
 870
 871         spin_unlock_irqrestore(&port->lock, flags);
 872
 873         ret = request_irq(port->irq, cdns_uart_isr, 0, CDNS_UART_NAME, port);
 874         if (ret) {
 875                 dev_err(port->dev, "request_irq '%d' failed with %d\n",
 876                         port->irq, ret);
 877                 return ret;
 878         }
 879
 880         /* Set the Interrupt Registers with desired interrupts */
 881         if (is_brk_support)
 882                 writel(CDNS_UART_RX_IRQS | CDNS_UART_IXR_BRK,
 883                                         port->membase + CDNS_UART_IER);
 884         else
 885                 writel(CDNS_UART_RX_IRQS, port->membase + CDNS_UART_IER);
 886
 887         return 0;
 888 }
 889
 890 /**
 891  * cdns_uart_shutdown - Called when an application closes a cdns_uart port
 892  * @port: Handle to the uart port structure
 893  */
 894 static void cdns_uart_shutdown(struct uart_port *port)
 895 {
 896         int status;
 897         unsigned long flags;
 898
 899         spin_lock_irqsave(&port->lock, flags);
 900
 901         /* Disable interrupts */
 902         status = readl(port->membase + CDNS_UART_IMR);
 903         writel(status, port->membase + CDNS_UART_IDR);
 904         writel(0xffffffff, port->membase + CDNS_UART_ISR);
 905
 906         /* Disable the TX and RX */
 907         writel(CDNS_UART_CR_TX_DIS | CDNS_UART_CR_RX_DIS,
 908                         port->membase + CDNS_UART_CR);
 909
 910         spin_unlock_irqrestore(&port->lock, flags);
 911
 912         free_irq(port->irq, port);
 913 }
 914
 915 /**
 916  * cdns_uart_type - Set UART type to cdns_uart port
 917  * @port: Handle to the uart port structure
 918  *
 919  * Return: string on success, NULL otherwise
 920  */
 921 static const char *cdns_uart_type(struct uart_port *port)
 922 {
 923         return port->type == PORT_XUARTPS ? CDNS_UART_NAME : NULL;
 924 }
 925
 926 /**
 927  * cdns_uart_verify_port - Verify the port params
 928  * @port: Handle to the uart port structure
 929  * @ser: Handle to the structure whose members are compared
 930  *
 931  * Return: 0 on success, negative errno otherwise.
 932  */
 933 static int cdns_uart_verify_port(struct uart_port *port,
 934                                         struct serial_struct *ser)
 935 {
 936         if (ser->type != PORT_UNKNOWN && ser->type != PORT_XUARTPS)
 937                 return -EINVAL;
 938         if (port->irq != ser->irq)
 939                 return -EINVAL;
 940         if (ser->io_type != UPIO_MEM)
 941                 return -EINVAL;
 942         if (port->iobase != ser->port)
 943                 return -EINVAL;
 944         if (ser->hub6 != 0)
 945                 return -EINVAL;
 946         return 0;
 947 }
 948
 949 /**
 950  * cdns_uart_request_port - Claim the memory region attached to cdns_uart port,
 951  *                              called when the driver adds a cdns_uart port via
 952  *                              uart_add_one_port()
 953  * @port: Handle to the uart port structure
 954  *
 955  * Return: 0 on success, negative errno otherwise.
 956  */
 957 static int cdns_uart_request_port(struct uart_port *port)
 958 {
 959         if (!request_mem_region(port->mapbase, CDNS_UART_REGISTER_SPACE,
 960                                          CDNS_UART_NAME)) {
 961                 return -ENOMEM;
 962         }
 963
 964         port->membase = ioremap(port->mapbase, CDNS_UART_REGISTER_SPACE);
 965         if (!port->membase) {
 966                 dev_err(port->dev, "Unable to map registers\n");
 967                 release_mem_region(port->mapbase, CDNS_UART_REGISTER_SPACE);
 968                 return -ENOMEM;
 969         }
 970         return 0;
 971 }
 972
 973 /**
 974  * cdns_uart_release_port - Release UART port
 975  * @port: Handle to the uart port structure
 976  *
 977  * Release the memory region attached to a cdns_uart port. Called when the
 978  * driver removes a cdns_uart port via uart_remove_one_port().
 979  */
 980 static void cdns_uart_release_port(struct uart_port *port)
 981 {
 982         release_mem_region(port->mapbase, CDNS_UART_REGISTER_SPACE);
 983         iounmap(port->membase);
 984         port->membase = NULL;
 985 }
 986
 987 /**
 988  * cdns_uart_config_port - Configure UART port
 989  * @port: Handle to the uart port structure
 990  * @flags: If any
 991  */
 992 static void cdns_uart_config_port(struct uart_port *port, int flags)
 993 {
 994         if (flags & UART_CONFIG_TYPE && cdns_uart_request_port(port) == 0)
 995                 port->type = PORT_XUARTPS;
 996 }
 997
 998 /**
 999  * cdns_uart_get_mctrl - Get the modem control state
1000  * @port: Handle to the uart port structure
1001  *
1002  * Return: the modem control state
1003  */
1004 static unsigned int cdns_uart_get_mctrl(struct uart_port *port)
1005 {
1006         return TIOCM_CTS | TIOCM_DSR | TIOCM_CAR;
1007 }
1008
1009 static void cdns_uart_set_mctrl(struct uart_port *port, unsigned int mctrl)
1010 {
1011         u32 val;
1012         u32 mode_reg;
1013
1014         val = readl(port->membase + CDNS_UART_MODEMCR);
1015         mode_reg = readl(port->membase + CDNS_UART_MR);
1016
1017         val &= ~(CDNS_UART_MODEMCR_RTS | CDNS_UART_MODEMCR_DTR);
1018         mode_reg &= ~CDNS_UART_MR_CHMODE_MASK;
1019
1020         if (mctrl & TIOCM_RTS)
1021                 val |= CDNS_UART_MODEMCR_RTS;
1022         if (mctrl & TIOCM_DTR)
1023                 val |= CDNS_UART_MODEMCR_DTR;
1024         if (mctrl & TIOCM_LOOP)
1025                 mode_reg |= CDNS_UART_MR_CHMODE_L_LOOP;
1026         else
1027                 mode_reg |= CDNS_UART_MR_CHMODE_NORM;
1028
1029         writel(val, port->membase + CDNS_UART_MODEMCR);
1030         writel(mode_reg, port->membase + CDNS_UART_MR);
1031 }
1032
1033 #ifdef CONFIG_CONSOLE_POLL
1034 static int cdns_uart_poll_get_char(struct uart_port *port)
1035 {
1036         int c;
1037         unsigned long flags;
1038
1039         spin_lock_irqsave(&port->lock, flags);
1040
1041         /* Check if FIFO is empty */
1042         if (readl(port->membase + CDNS_UART_SR) & CDNS_UART_SR_RXEMPTY)
1043                 c = NO_POLL_CHAR;
1044         else /* Read a character */
1045                 c = (unsigned char) readl(port->membase + CDNS_UART_FIFO);
1046
1047         spin_unlock_irqrestore(&port->lock, flags);
1048
1049         return c;
1050 }
1051
1052 static void cdns_uart_poll_put_char(struct uart_port *port, unsigned char c)
1053 {
1054         unsigned long flags;
1055
1056         spin_lock_irqsave(&port->lock, flags);
1057
1058         /* Wait until FIFO is empty */
1059         while (!(readl(port->membase + CDNS_UART_SR) & CDNS_UART_SR_TXEMPTY))
1060                 cpu_relax();
1061
1062         /* Write a character */
1063         writel(c, port->membase + CDNS_UART_FIFO);
1064
1065         /* Wait until FIFO is empty */
1066         while (!(readl(port->membase + CDNS_UART_SR) & CDNS_UART_SR_TXEMPTY))
1067                 cpu_relax();
1068
1069         spin_unlock_irqrestore(&port->lock, flags);
1070
1071         return;
1072 }
1073 #endif
1074
1075 static void cdns_uart_pm(struct uart_port *port, unsigned int state,
1076                    unsigned int oldstate)
1077 {
1078         switch (state) {
1079         case UART_PM_STATE_OFF:
1080                 pm_runtime_mark_last_busy(port->dev);
1081                 pm_runtime_put_autosuspend(port->dev);
1082                 break;
1083         default:
1084                 pm_runtime_get_sync(port->dev);
1085                 break;
1086         }
1087 }
1088
1089 static const struct uart_ops cdns_uart_ops = {
1090         .set_mctrl      = cdns_uart_set_mctrl,
1091         .get_mctrl      = cdns_uart_get_mctrl,
1092         .start_tx       = cdns_uart_start_tx,
1093         .stop_tx        = cdns_uart_stop_tx,
1094         .stop_rx        = cdns_uart_stop_rx,
1095         .tx_empty       = cdns_uart_tx_empty,
1096         .break_ctl      = cdns_uart_break_ctl,
1097         .set_termios    = cdns_uart_set_termios,
1098         .startup        = cdns_uart_startup,
1099         .shutdown       = cdns_uart_shutdown,
1100         .pm             = cdns_uart_pm,
1101         .type           = cdns_uart_type,
1102         .verify_port    = cdns_uart_verify_port,
1103         .request_port   = cdns_uart_request_port,
1104         .release_port   = cdns_uart_release_port,
1105         .config_port    = cdns_uart_config_port,
1106 #ifdef CONFIG_CONSOLE_POLL
1107         .poll_get_char  = cdns_uart_poll_get_char,
1108         .poll_put_char  = cdns_uart_poll_put_char,
1109 #endif
1110 };
1111
1112 #ifdef CONFIG_SERIAL_XILINX_PS_UART_CONSOLE
1113 /**
1114  * cdns_uart_console_putchar - write the character to the FIFO buffer
1115  * @port: Handle to the uart port structure
1116  * @ch: Character to be written
1117  */
1118 static void cdns_uart_console_putchar(struct uart_port *port, int ch)
1119 {
1120         while (readl(port->membase + CDNS_UART_SR) & CDNS_UART_SR_TXFULL)
1121                 cpu_relax();
1122         writel(ch, port->membase + CDNS_UART_FIFO);
1123 }
1124
1125 static void cdns_early_write(struct console *con, const char *s,
1126                                     unsigned n)
1127 {
1128         struct earlycon_device *dev = con->data;
1129
1130         uart_console_write(&dev->port, s, n, cdns_uart_console_putchar);
1131 }
1132
1133 static int __init cdns_early_console_setup(struct earlycon_device *device,
1134                                            const char *opt)
1135 {
1136         struct uart_port *port = &device->port;
1137
1138         if (!port->membase)
1139                 return -ENODEV;
1140
1141         /* initialise control register */
1142         writel(CDNS_UART_CR_TX_EN|CDNS_UART_CR_TXRST|CDNS_UART_CR_RXRST,
1143                port->membase + CDNS_UART_CR);
1144
1145         /* only set baud if specified on command line - otherwise
1146          * assume it has been initialized by a boot loader.
1147          */
1148         if (port->uartclk && device->baud) {
1149                 u32 cd = 0, bdiv = 0;
1150                 u32 mr;
1151                 int div8;
1152
1153                 cdns_uart_calc_baud_divs(port->uartclk, device->baud,
1154                                          &bdiv, &cd, &div8);
1155                 mr = CDNS_UART_MR_PARITY_NONE;
1156                 if (div8)
1157                         mr |= CDNS_UART_MR_CLKSEL;
1158
1159                 writel(mr,   port->membase + CDNS_UART_MR);
1160                 writel(cd,   port->membase + CDNS_UART_BAUDGEN);
1161                 writel(bdiv, port->membase + CDNS_UART_BAUDDIV);
1162         }
1163
1164         device->con->write = cdns_early_write;
1165
1166         return 0;
1167 }
1168 OF_EARLYCON_DECLARE(cdns, "xlnx,xuartps", cdns_early_console_setup);
1169 OF_EARLYCON_DECLARE(cdns, "cdns,uart-r1p8", cdns_early_console_setup);
1170 OF_EARLYCON_DECLARE(cdns, "cdns,uart-r1p12", cdns_early_console_setup);
1171 OF_EARLYCON_DECLARE(cdns, "xlnx,zynqmp-uart", cdns_early_console_setup);
1172
1173
1174 /* Static pointer to console port */
1175 static struct uart_port *console_port;
1176
1177 /**
1178  * cdns_uart_console_write - perform write operation
1179  * @co: Console handle
1180  * @s: Pointer to character array
1181  * @count: No of characters
1182  */
1183 static void cdns_uart_console_write(struct console *co, const char *s,
1184                                 unsigned int count)
1185 {
1186         struct uart_port *port = console_port;
1187         unsigned long flags;
1188         unsigned int imr, ctrl;
1189         int locked = 1;
1190
1191         if (port->sysrq)
1192                 locked = 0;
1193         else if (oops_in_progress)
1194                 locked = spin_trylock_irqsave(&port->lock, flags);
1195         else
1196                 spin_lock_irqsave(&port->lock, flags);
1197
1198         /* save and disable interrupt */
1199         imr = readl(port->membase + CDNS_UART_IMR);
1200         writel(imr, port->membase + CDNS_UART_IDR);
1201
1202         /*
1203          * Make sure that the tx part is enabled. Set the TX enable bit and
1204          * clear the TX disable bit to enable the transmitter.
1205          */
1206         ctrl = readl(port->membase + CDNS_UART_CR);
1207         ctrl &= ~CDNS_UART_CR_TX_DIS;
1208         ctrl |= CDNS_UART_CR_TX_EN;
1209         writel(ctrl, port->membase + CDNS_UART_CR);
1210
1211         uart_console_write(port, s, count, cdns_uart_console_putchar);
1212         while ((readl(port->membase + CDNS_UART_SR) &
1213                         (CDNS_UART_SR_TXEMPTY | CDNS_UART_SR_TACTIVE)) !=
1214                         CDNS_UART_SR_TXEMPTY)
1215                 cpu_relax();
1216
1217         /* restore interrupt state */
1218         writel(imr, port->membase + CDNS_UART_IER);
1219
1220         if (locked)
1221                 spin_unlock_irqrestore(&port->lock, flags);
1222 }
1223
1224 /**
1225  * cdns_uart_console_setup - Initialize the uart to default config
1226  * @co: Console handle
1227  * @options: Initial settings of uart
1228  *
1229  * Return: 0 on success, negative errno otherwise.
1230  */
1231 static int cdns_uart_console_setup(struct console *co, char *options)
1232 {
1233         struct uart_port *port = console_port;
1234
1235         int baud = 9600;
1236         int bits = 8;
1237         int parity = 'n';
1238         int flow = 'n';
1239         unsigned long time_out;
1240
1241         if (!port->membase) {
1242                 pr_debug("console on " CDNS_UART_TTY_NAME "%i not present\n",
1243                          co->index);
1244                 return -ENODEV;
1245         }
1246
1247         if (options)
1248                 uart_parse_options(options, &baud, &parity, &bits, &flow);
1249
1250         /* Wait for tx_empty before setting up the console */
1251         time_out = jiffies + usecs_to_jiffies(TX_TIMEOUT);
1252
1253         while (time_before(jiffies, time_out) &&
1254                cdns_uart_tx_empty(port) != TIOCSER_TEMT)
1255                 cpu_relax();
1256
1257         return uart_set_options(port, co, baud, parity, bits, flow);
1258 }
1259
1260 static struct uart_driver cdns_uart_uart_driver;
1261
1262 static struct console cdns_uart_console = {
1263         .name   = CDNS_UART_TTY_NAME,
1264         .write  = cdns_uart_console_write,
1265         .device = uart_console_device,
1266         .setup  = cdns_uart_console_setup,
1267         .flags  = CON_PRINTBUFFER,
1268         .index  = -1, /* Specified on the cmdline (e.g. console=ttyPS ) */
1269         .data   = &cdns_uart_uart_driver,
1270 };
1271 #endif /* CONFIG_SERIAL_XILINX_PS_UART_CONSOLE */
1272
1273 static struct uart_driver cdns_uart_uart_driver = {
1274         .owner          = THIS_MODULE,
1275         .driver_name    = CDNS_UART_NAME,
1276         .dev_name       = CDNS_UART_TTY_NAME,
1277         .major          = CDNS_UART_MAJOR,
1278         .minor          = CDNS_UART_MINOR,
1279         .nr             = CDNS_UART_NR_PORTS,
1280 #ifdef CONFIG_SERIAL_XILINX_PS_UART_CONSOLE
1281         .cons           = &cdns_uart_console,
1282 #endif
1283 };
1284
1285 #ifdef CONFIG_PM_SLEEP
1286 /**
1287  * cdns_uart_suspend - suspend event
1288  * @device: Pointer to the device structure
1289  *
1290  * Return: 0
1291  */
1292 static int cdns_uart_suspend(struct device *device)
1293 {
1294         struct uart_port *port = dev_get_drvdata(device);
1295         int may_wake;
1296
1297         may_wake = device_may_wakeup(device);
1298
1299         if (console_suspend_enabled && may_wake) {
1300                 unsigned long flags = 0;
1301
1302                 spin_lock_irqsave(&port->lock, flags);
1303                 /* Empty the receive FIFO 1st before making changes */
1304                 while (!(readl(port->membase + CDNS_UART_SR) &
1305                                         CDNS_UART_SR_RXEMPTY))
1306                         readl(port->membase + CDNS_UART_FIFO);
1307                 /* set RX trigger level to 1 */
1308                 writel(1, port->membase + CDNS_UART_RXWM);
1309                 /* disable RX timeout interrups */
1310                 writel(CDNS_UART_IXR_TOUT, port->membase + CDNS_UART_IDR);
1311                 spin_unlock_irqrestore(&port->lock, flags);
1312         }
1313
1314         /*
1315          * Call the API provided in serial_core.c file which handles
1316          * the suspend.
1317          */
1318         return uart_suspend_port(&cdns_uart_uart_driver, port);
1319 }
1320
1321 /**
1322  * cdns_uart_resume - Resume after a previous suspend
1323  * @device: Pointer to the device structure
1324  *
1325  * Return: 0
1326  */
1327 static int cdns_uart_resume(struct device *device)
1328 {
1329         struct uart_port *port = dev_get_drvdata(device);
1330         unsigned long flags = 0;
1331         u32 ctrl_reg;
1332         int may_wake;
1333
1334         may_wake = device_may_wakeup(device);
1335
1336         if (console_suspend_enabled && !may_wake) {
1337                 struct cdns_uart *cdns_uart = port->private_data;
1338
1339                 clk_enable(cdns_uart->pclk);
1340                 clk_enable(cdns_uart->uartclk);
1341
1342                 spin_lock_irqsave(&port->lock, flags);
1343
1344                 /* Set TX/RX Reset */
1345                 ctrl_reg = readl(port->membase + CDNS_UART_CR);
1346                 ctrl_reg |= CDNS_UART_CR_TXRST | CDNS_UART_CR_RXRST;
1347                 writel(ctrl_reg, port->membase + CDNS_UART_CR);
1348                 while (readl(port->membase + CDNS_UART_CR) &
1349                                 (CDNS_UART_CR_TXRST | CDNS_UART_CR_RXRST))
1350                         cpu_relax();
1351
1352                 /* restore rx timeout value */
1353                 writel(rx_timeout, port->membase + CDNS_UART_RXTOUT);
1354                 /* Enable Tx/Rx */
1355                 ctrl_reg = readl(port->membase + CDNS_UART_CR);
1356                 ctrl_reg &= ~(CDNS_UART_CR_TX_DIS | CDNS_UART_CR_RX_DIS);
1357                 ctrl_reg |= CDNS_UART_CR_TX_EN | CDNS_UART_CR_RX_EN;
1358                 writel(ctrl_reg, port->membase + CDNS_UART_CR);
1359
1360                 clk_disable(cdns_uart->uartclk);
1361                 clk_disable(cdns_uart->pclk);
1362                 spin_unlock_irqrestore(&port->lock, flags);
1363         } else {
1364                 spin_lock_irqsave(&port->lock, flags);
1365                 /* restore original rx trigger level */
1366                 writel(rx_trigger_level, port->membase + CDNS_UART_RXWM);
1367                 /* enable RX timeout interrupt */
1368                 writel(CDNS_UART_IXR_TOUT, port->membase + CDNS_UART_IER);
1369                 spin_unlock_irqrestore(&port->lock, flags);
1370         }
1371
1372         return uart_resume_port(&cdns_uart_uart_driver, port);
1373 }
1374 #endif /* ! CONFIG_PM_SLEEP */
1375 static int __maybe_unused cdns_runtime_suspend(struct device *dev)
1376 {
1377         struct uart_port *port = dev_get_drvdata(dev);
1378         struct cdns_uart *cdns_uart = port->private_data;
1379
1380         clk_disable(cdns_uart->uartclk);
1381         clk_disable(cdns_uart->pclk);
1382         return 0;
1383 };
1384
1385 static int __maybe_unused cdns_runtime_resume(struct device *dev)
1386 {
1387         struct uart_port *port = dev_get_drvdata(dev);
1388         struct cdns_uart *cdns_uart = port->private_data;
1389
1390         clk_enable(cdns_uart->pclk);
1391         clk_enable(cdns_uart->uartclk);
1392         return 0;
1393 };
1394
1395 static const struct dev_pm_ops cdns_uart_dev_pm_ops = {
1396         SET_SYSTEM_SLEEP_PM_OPS(cdns_uart_suspend, cdns_uart_resume)
1397         SET_RUNTIME_PM_OPS(cdns_runtime_suspend,
1398                            cdns_runtime_resume, NULL)
1399 };
1400
1401 static const struct cdns_platform_data zynqmp_uart_def = {
1402                                 .quirks = CDNS_UART_RXBS_SUPPORT, };
1403
1404 /* Match table for of_platform binding */
1405 static const struct of_device_id cdns_uart_of_match[] = {
1406         { .compatible = "xlnx,xuartps", },
1407         { .compatible = "cdns,uart-r1p8", },
1408         { .compatible = "cdns,uart-r1p12", .data = &zynqmp_uart_def },
1409         { .compatible = "xlnx,zynqmp-uart", .data = &zynqmp_uart_def },
1410         {}
1411 };
1412 MODULE_DEVICE_TABLE(of, cdns_uart_of_match);
1413
1414 /**
1415  * cdns_uart_probe - Platform driver probe
1416  * @pdev: Pointer to the platform device structure
1417  *
1418  * Return: 0 on success, negative errno otherwise
1419  */
1420 static int cdns_uart_probe(struct platform_device *pdev)
1421 {
1422         int rc, id, irq;
1423         struct uart_port *port;
1424         struct resource *res;
1425         struct cdns_uart *cdns_uart_data;
1426         const struct of_device_id *match;
1427
1428         cdns_uart_data = devm_kzalloc(&pdev->dev, sizeof(*cdns_uart_data),
1429                         GFP_KERNEL);
1430         if (!cdns_uart_data)
1431                 return -ENOMEM;
1432         port = devm_kzalloc(&pdev->dev, sizeof(*port), GFP_KERNEL);
1433         if (!port)
1434                 return -ENOMEM;
1435
1436         match = of_match_node(cdns_uart_of_match, pdev->dev.of_node);
1437         if (match && match->data) {
1438                 const struct cdns_platform_data *data = match->data;
1439
1440                 cdns_uart_data->quirks = data->quirks;
1441         }
1442
1443         cdns_uart_data->pclk = devm_clk_get(&pdev->dev, "pclk");
1444         if (IS_ERR(cdns_uart_data->pclk)) {
1445                 cdns_uart_data->pclk = devm_clk_get(&pdev->dev, "aper_clk");
1446                 if (!IS_ERR(cdns_uart_data->pclk))
1447                         dev_err(&pdev->dev, "clock name 'aper_clk' is deprecated.\n");
1448         }
1449         if (IS_ERR(cdns_uart_data->pclk)) {
1450                 dev_err(&pdev->dev, "pclk clock not found.\n");
1451                 return PTR_ERR(cdns_uart_data->pclk);
1452         }
1453
1454         cdns_uart_data->uartclk = devm_clk_get(&pdev->dev, "uart_clk");
1455         if (IS_ERR(cdns_uart_data->uartclk)) {
1456                 cdns_uart_data->uartclk = devm_clk_get(&pdev->dev, "ref_clk");
1457                 if (!IS_ERR(cdns_uart_data->uartclk))
1458                         dev_err(&pdev->dev, "clock name 'ref_clk' is deprecated.\n");
1459         }
1460         if (IS_ERR(cdns_uart_data->uartclk)) {
1461                 dev_err(&pdev->dev, "uart_clk clock not found.\n");
1462                 return PTR_ERR(cdns_uart_data->uartclk);
1463         }
1464
1465         rc = clk_prepare_enable(cdns_uart_data->pclk);
1466         if (rc) {
1467                 dev_err(&pdev->dev, "Unable to enable pclk clock.\n");
1468                 return rc;
1469         }
1470         rc = clk_prepare_enable(cdns_uart_data->uartclk);
1471         if (rc) {
1472                 dev_err(&pdev->dev, "Unable to enable device clock.\n");
1473                 goto err_out_clk_dis_pclk;
1474         }
1475
1476         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1477         if (!res) {
1478                 rc = -ENODEV;
1479                 goto err_out_clk_disable;
1480         }
1481
1482         irq = platform_get_irq(pdev, 0);
1483         if (irq <= 0) {
1484                 rc = -ENXIO;
1485                 goto err_out_clk_disable;
1486         }
1487
1488 #ifdef CONFIG_COMMON_CLK
1489         cdns_uart_data->clk_rate_change_nb.notifier_call =
1490                         cdns_uart_clk_notifier_cb;
1491         if (clk_notifier_register(cdns_uart_data->uartclk,
1492                                 &cdns_uart_data->clk_rate_change_nb))
1493                 dev_warn(&pdev->dev, "Unable to register clock notifier.\n");
1494 #endif
1495         /* Look for a serialN alias */
1496         id = of_alias_get_id(pdev->dev.of_node, "serial");
1497         if (id < 0)
1498                 id = 0;
1499
1500         if (id >= CDNS_UART_NR_PORTS) {
1501                 dev_err(&pdev->dev, "Cannot get uart_port structure\n");
1502                 rc = -ENODEV;
1503                 goto err_out_notif_unreg;
1504         }
1505
1506         /* At this point, we've got an empty uart_port struct, initialize it */
1507         spin_lock_init(&port->lock);
1508         port->membase   = NULL;
1509         port->irq       = 0;
1510         port->type      = PORT_UNKNOWN;
1511         port->iotype    = UPIO_MEM32;
1512         port->flags     = UPF_BOOT_AUTOCONF;
1513         port->ops       = &cdns_uart_ops;
1514         port->fifosize  = CDNS_UART_FIFO_SIZE;
1515         port->line      = id;
1516         port->dev       = NULL;
1517
1518         /*
1519          * Register the port.
1520          * This function also registers this device with the tty layer
1521          * and triggers invocation of the config_port() entry point.
1522          */
1523         port->mapbase = res->start;
1524         port->irq = irq;
1525         port->dev = &pdev->dev;
1526         port->uartclk = clk_get_rate(cdns_uart_data->uartclk);
1527         port->private_data = cdns_uart_data;
1528         cdns_uart_data->port = port;
1529         platform_set_drvdata(pdev, port);
1530
1531         pm_runtime_use_autosuspend(&pdev->dev);
1532         pm_runtime_set_autosuspend_delay(&pdev->dev, UART_AUTOSUSPEND_TIMEOUT);
1533         pm_runtime_set_active(&pdev->dev);
1534         pm_runtime_enable(&pdev->dev);
1535
1536 #ifdef CONFIG_SERIAL_XILINX_PS_UART_CONSOLE
1537         /*
1538          * If console hasn't been found yet try to assign this port
1539          * because it is required to be assigned for console setup function.
1540          * If register_console() don't assign value, then console_port pointer
1541          * is cleanup.
1542          */
1543         if (cdns_uart_uart_driver.cons->index == -1)
1544                 console_port = port;
1545 #endif
1546
1547         rc = uart_add_one_port(&cdns_uart_uart_driver, port);
1548         if (rc) {
1549                 dev_err(&pdev->dev,
1550                         "uart_add_one_port() failed; err=%i\n", rc);
1551                 goto err_out_pm_disable;
1552         }
1553
1554 #ifdef CONFIG_SERIAL_XILINX_PS_UART_CONSOLE
1555         /* This is not port which is used for console that's why clean it up */
1556         if (cdns_uart_uart_driver.cons->index == -1)
1557                 console_port = NULL;
1558 #endif
1559
1560         return 0;
1561
1562 err_out_pm_disable:
1563         pm_runtime_disable(&pdev->dev);
1564         pm_runtime_set_suspended(&pdev->dev);
1565         pm_runtime_dont_use_autosuspend(&pdev->dev);
1566 err_out_notif_unreg:
1567 #ifdef CONFIG_COMMON_CLK
1568         clk_notifier_unregister(cdns_uart_data->uartclk,
1569                         &cdns_uart_data->clk_rate_change_nb);
1570 #endif
1571 err_out_clk_disable:
1572         clk_disable_unprepare(cdns_uart_data->uartclk);
1573 err_out_clk_dis_pclk:
1574         clk_disable_unprepare(cdns_uart_data->pclk);
1575
1576         return rc;
1577 }
1578
1579 /**
1580  * cdns_uart_remove - called when the platform driver is unregistered
1581  * @pdev: Pointer to the platform device structure
1582  *
1583  * Return: 0 on success, negative errno otherwise
1584  */
1585 static int cdns_uart_remove(struct platform_device *pdev)
1586 {
1587         struct uart_port *port = platform_get_drvdata(pdev);
1588         struct cdns_uart *cdns_uart_data = port->private_data;
1589         int rc;
1590
1591         /* Remove the cdns_uart port from the serial core */
1592 #ifdef CONFIG_COMMON_CLK
1593         clk_notifier_unregister(cdns_uart_data->uartclk,
1594                         &cdns_uart_data->clk_rate_change_nb);
1595 #endif
1596         rc = uart_remove_one_port(&cdns_uart_uart_driver, port);
1597         port->mapbase = 0;
1598         clk_disable_unprepare(cdns_uart_data->uartclk);
1599         clk_disable_unprepare(cdns_uart_data->pclk);
1600         pm_runtime_disable(&pdev->dev);
1601         pm_runtime_set_suspended(&pdev->dev);
1602         pm_runtime_dont_use_autosuspend(&pdev->dev);
1603         return rc;
1604 }
1605
1606 static struct platform_driver cdns_uart_platform_driver = {
1607         .probe   = cdns_uart_probe,
1608         .remove  = cdns_uart_remove,
1609         .driver  = {
1610                 .name = CDNS_UART_NAME,
1611                 .of_match_table = cdns_uart_of_match,
1612                 .pm = &cdns_uart_dev_pm_ops,
1613                 .suppress_bind_attrs = IS_BUILTIN(CONFIG_SERIAL_XILINX_PS_UART),
1614                 },
1615 };
1616
1617 static int __init cdns_uart_init(void)
1618 {
1619         int retval = 0;
1620
1621         /* Register the cdns_uart driver with the serial core */
1622         retval = uart_register_driver(&cdns_uart_uart_driver);
1623         if (retval)
1624                 return retval;
1625
1626         /* Register the platform driver */
1627         retval = platform_driver_register(&cdns_uart_platform_driver);
1628         if (retval)
1629                 uart_unregister_driver(&cdns_uart_uart_driver);
1630
1631         return retval;
1632 }
1633
1634 static void __exit cdns_uart_exit(void)
1635 {
1636         /* Unregister the platform driver */
1637         platform_driver_unregister(&cdns_uart_platform_driver);
1638
1639         /* Unregister the cdns_uart driver */
1640         uart_unregister_driver(&cdns_uart_uart_driver);
1641 }
1642
1643 arch_initcall(cdns_uart_init);
1644 module_exit(cdns_uart_exit);
1645
1646 MODULE_DESCRIPTION("Driver for Cadence UART");
1647 MODULE_AUTHOR("Xilinx Inc.");
1648 MODULE_LICENSE("GPL");