drivers/tty/serial/amba-pl011.c

   1 /*
   2  *  Driver for AMBA serial ports
   3  *
   4  *  Based on drivers/char/serial.c, by Linus Torvalds, Theodore Ts'o.
   5  *
   6  *  Copyright 1999 ARM Limited
   7  *  Copyright (C) 2000 Deep Blue Solutions Ltd.
   8  *  Copyright (C) 2010 ST-Ericsson SA
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License as published by
  12  * the Free Software Foundation; either version 2 of the License, or
  13  * (at your option) any later version.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  23  *
  24  * This is a generic driver for ARM AMBA-type serial ports.  They
  25  * have a lot of 16550-like features, but are not register compatible.
  26  * Note that although they do have CTS, DCD and DSR inputs, they do
  27  * not have an RI input, nor do they have DTR or RTS outputs.  If
  28  * required, these have to be supplied via some other means (eg, GPIO)
  29  * and hooked into this driver.
  30  */
  31
  32
  33 #if defined(CONFIG_SERIAL_AMBA_PL011_CONSOLE) && defined(CONFIG_MAGIC_SYSRQ)
  34 #define SUPPORT_SYSRQ
  35 #endif
  36
  37 #include <linux/module.h>
  38 #include <linux/ioport.h>
  39 #include <linux/init.h>
  40 #include <linux/console.h>
  41 #include <linux/sysrq.h>
  42 #include <linux/device.h>
  43 #include <linux/tty.h>
  44 #include <linux/tty_flip.h>
  45 #include <linux/serial_core.h>
  46 #include <linux/serial.h>
  47 #include <linux/amba/bus.h>
  48 #include <linux/amba/serial.h>
  49 #include <linux/clk.h>
  50 #include <linux/slab.h>
  51 #include <linux/dmaengine.h>
  52 #include <linux/dma-mapping.h>
  53 #include <linux/scatterlist.h>
  54 #include <linux/delay.h>
  55 #include <linux/types.h>
  56 #include <linux/of.h>
  57 #include <linux/of_device.h>
  58 #include <linux/pinctrl/consumer.h>
  59 #include <linux/sizes.h>
  60 #include <linux/io.h>
  61 #include <linux/acpi.h>
  62
  63 #include "amba-pl011.h"
  64
  65 #define UART_NR                 14
  66
  67 #define SERIAL_AMBA_MAJOR       204
  68 #define SERIAL_AMBA_MINOR       64
  69 #define SERIAL_AMBA_NR          UART_NR
  70
  71 #define AMBA_ISR_PASS_LIMIT     256
  72
  73 #define UART_DR_ERROR           (UART011_DR_OE|UART011_DR_BE|UART011_DR_PE|UART011_DR_FE)
  74 #define UART_DUMMY_DR_RX        (1 << 16)
  75
  76 static u16 pl011_std_offsets[REG_ARRAY_SIZE] = {
  77         [REG_DR] = UART01x_DR,
  78         [REG_FR] = UART01x_FR,
  79         [REG_LCRH_RX] = UART011_LCRH,
  80         [REG_LCRH_TX] = UART011_LCRH,
  81         [REG_IBRD] = UART011_IBRD,
  82         [REG_FBRD] = UART011_FBRD,
  83         [REG_CR] = UART011_CR,
  84         [REG_IFLS] = UART011_IFLS,
  85         [REG_IMSC] = UART011_IMSC,
  86         [REG_RIS] = UART011_RIS,
  87         [REG_MIS] = UART011_MIS,
  88         [REG_ICR] = UART011_ICR,
  89         [REG_DMACR] = UART011_DMACR,
  90 };
  91
  92 /* There is by now at least one vendor with differing details, so handle it */
  93 struct vendor_data {
  94         const u16               *reg_offset;
  95         unsigned int            ifls;
  96         unsigned int            fr_busy;
  97         unsigned int            fr_dsr;
  98         unsigned int            fr_cts;
  99         unsigned int            fr_ri;
 100         bool                    access_32b;
 101         bool                    oversampling;
 102         bool                    dma_threshold;
 103         bool                    cts_event_workaround;
 104         bool                    always_enabled;
 105         bool                    fixed_options;
 106
 107         unsigned int (*get_fifosize)(struct amba_device *dev);
 108 };
 109
 110 static unsigned int get_fifosize_arm(struct amba_device *dev)
 111 {
 112         return amba_rev(dev) < 3 ? 16 : 32;
 113 }
 114
 115 static struct vendor_data vendor_arm = {
 116         .reg_offset             = pl011_std_offsets,
 117         .ifls                   = UART011_IFLS_RX4_8|UART011_IFLS_TX4_8,
 118         .fr_busy                = UART01x_FR_BUSY,
 119         .fr_dsr                 = UART01x_FR_DSR,
 120         .fr_cts                 = UART01x_FR_CTS,
 121         .fr_ri                  = UART011_FR_RI,
 122         .oversampling           = false,
 123         .dma_threshold          = false,
 124         .cts_event_workaround   = false,
 125         .always_enabled         = false,
 126         .fixed_options          = false,
 127         .get_fifosize           = get_fifosize_arm,
 128 };
 129
 130 static struct vendor_data vendor_sbsa = {
 131         .reg_offset             = pl011_std_offsets,
 132         .fr_busy                = UART01x_FR_BUSY,
 133         .fr_dsr                 = UART01x_FR_DSR,
 134         .fr_cts                 = UART01x_FR_CTS,
 135         .fr_ri                  = UART011_FR_RI,
 136         .access_32b             = true,
 137         .oversampling           = false,
 138         .dma_threshold          = false,
 139         .cts_event_workaround   = false,
 140         .always_enabled         = true,
 141         .fixed_options          = true,
 142 };
 143
 144 static u16 pl011_st_offsets[REG_ARRAY_SIZE] = {
 145         [REG_DR] = UART01x_DR,
 146         [REG_ST_DMAWM] = ST_UART011_DMAWM,
 147         [REG_ST_TIMEOUT] = ST_UART011_TIMEOUT,
 148         [REG_FR] = UART01x_FR,
 149         [REG_LCRH_RX] = ST_UART011_LCRH_RX,
 150         [REG_LCRH_TX] = ST_UART011_LCRH_TX,
 151         [REG_IBRD] = UART011_IBRD,
 152         [REG_FBRD] = UART011_FBRD,
 153         [REG_CR] = UART011_CR,
 154         [REG_IFLS] = UART011_IFLS,
 155         [REG_IMSC] = UART011_IMSC,
 156         [REG_RIS] = UART011_RIS,
 157         [REG_MIS] = UART011_MIS,
 158         [REG_ICR] = UART011_ICR,
 159         [REG_DMACR] = UART011_DMACR,
 160         [REG_ST_XFCR] = ST_UART011_XFCR,
 161         [REG_ST_XON1] = ST_UART011_XON1,
 162         [REG_ST_XON2] = ST_UART011_XON2,
 163         [REG_ST_XOFF1] = ST_UART011_XOFF1,
 164         [REG_ST_XOFF2] = ST_UART011_XOFF2,
 165         [REG_ST_ITCR] = ST_UART011_ITCR,
 166         [REG_ST_ITIP] = ST_UART011_ITIP,
 167         [REG_ST_ABCR] = ST_UART011_ABCR,
 168         [REG_ST_ABIMSC] = ST_UART011_ABIMSC,
 169 };
 170
 171 static unsigned int get_fifosize_st(struct amba_device *dev)
 172 {
 173         return 64;
 174 }
 175
 176 static struct vendor_data vendor_st = {
 177         .reg_offset             = pl011_st_offsets,
 178         .ifls                   = UART011_IFLS_RX_HALF|UART011_IFLS_TX_HALF,
 179         .fr_busy                = UART01x_FR_BUSY,
 180         .fr_dsr                 = UART01x_FR_DSR,
 181         .fr_cts                 = UART01x_FR_CTS,
 182         .fr_ri                  = UART011_FR_RI,
 183         .oversampling           = true,
 184         .dma_threshold          = true,
 185         .cts_event_workaround   = true,
 186         .always_enabled         = false,
 187         .fixed_options          = false,
 188         .get_fifosize           = get_fifosize_st,
 189 };
 190
 191 static const u16 pl011_zte_offsets[REG_ARRAY_SIZE] = {
 192         [REG_DR] = ZX_UART011_DR,
 193         [REG_FR] = ZX_UART011_FR,
 194         [REG_LCRH_RX] = ZX_UART011_LCRH,
 195         [REG_LCRH_TX] = ZX_UART011_LCRH,
 196         [REG_IBRD] = ZX_UART011_IBRD,
 197         [REG_FBRD] = ZX_UART011_FBRD,
 198         [REG_CR] = ZX_UART011_CR,
 199         [REG_IFLS] = ZX_UART011_IFLS,
 200         [REG_IMSC] = ZX_UART011_IMSC,
 201         [REG_RIS] = ZX_UART011_RIS,
 202         [REG_MIS] = ZX_UART011_MIS,
 203         [REG_ICR] = ZX_UART011_ICR,
 204         [REG_DMACR] = ZX_UART011_DMACR,
 205 };
 206
 207 static unsigned int get_fifosize_zte(struct amba_device *dev)
 208 {
 209         return 16;
 210 }
 211
 212 static struct vendor_data vendor_zte = {
 213         .reg_offset             = pl011_zte_offsets,
 214         .access_32b             = true,
 215         .ifls                   = UART011_IFLS_RX4_8|UART011_IFLS_TX4_8,
 216         .fr_busy                = ZX_UART01x_FR_BUSY,
 217         .fr_dsr                 = ZX_UART01x_FR_DSR,
 218         .fr_cts                 = ZX_UART01x_FR_CTS,
 219         .fr_ri                  = ZX_UART011_FR_RI,
 220         .get_fifosize           = get_fifosize_zte,
 221 };
 222
 223 /* Deals with DMA transactions */
 224
 225 struct pl011_sgbuf {
 226         struct scatterlist sg;
 227         char *buf;
 228 };
 229
 230 struct pl011_dmarx_data {
 231         struct dma_chan         *chan;
 232         struct completion       complete;
 233         bool                    use_buf_b;
 234         struct pl011_sgbuf      sgbuf_a;
 235         struct pl011_sgbuf      sgbuf_b;
 236         dma_cookie_t            cookie;
 237         bool                    running;
 238         struct timer_list       timer;
 239         unsigned int last_residue;
 240         unsigned long last_jiffies;
 241         bool auto_poll_rate;
 242         unsigned int poll_rate;
 243         unsigned int poll_timeout;
 244 };
 245
 246 struct pl011_dmatx_data {
 247         struct dma_chan         *chan;
 248         struct scatterlist      sg;
 249         char                    *buf;
 250         bool                    queued;
 251 };
 252
 253 /*
 254  * We wrap our port structure around the generic uart_port.
 255  */
 256 struct uart_amba_port {
 257         struct uart_port        port;
 258         const u16               *reg_offset;
 259         struct clk              *clk;
 260         const struct vendor_data *vendor;
 261         unsigned int            dmacr;          /* dma control reg */
 262         unsigned int            im;             /* interrupt mask */
 263         unsigned int            old_status;
 264         unsigned int            fifosize;       /* vendor-specific */
 265         unsigned int            old_cr;         /* state during shutdown */
 266         bool                    autorts;
 267         unsigned int            fixed_baud;     /* vendor-set fixed baud rate */
 268         char                    type[12];
 269 #ifdef CONFIG_DMA_ENGINE
 270         /* DMA stuff */
 271         bool                    using_tx_dma;
 272         bool                    using_rx_dma;
 273         struct pl011_dmarx_data dmarx;
 274         struct pl011_dmatx_data dmatx;
 275         bool                    dma_probed;
 276 #endif
 277 };
 278
 279 static unsigned int pl011_reg_to_offset(const struct uart_amba_port *uap,
 280         unsigned int reg)
 281 {
 282         return uap->reg_offset[reg];
 283 }
 284
 285 static unsigned int pl011_read(const struct uart_amba_port *uap,
 286         unsigned int reg)
 287 {
 288         void __iomem *addr = uap->port.membase + pl011_reg_to_offset(uap, reg);
 289
 290         return (uap->port.iotype == UPIO_MEM32) ?
 291                 readl_relaxed(addr) : readw_relaxed(addr);
 292 }
 293
 294 static void pl011_write(unsigned int val, const struct uart_amba_port *uap,
 295         unsigned int reg)
 296 {
 297         void __iomem *addr = uap->port.membase + pl011_reg_to_offset(uap, reg);
 298
 299         if (uap->port.iotype == UPIO_MEM32)
 300                 writel_relaxed(val, addr);
 301         else
 302                 writew_relaxed(val, addr);
 303 }
 304
 305 /*
 306  * Reads up to 256 characters from the FIFO or until it's empty and
 307  * inserts them into the TTY layer. Returns the number of characters
 308  * read from the FIFO.
 309  */
 310 static int pl011_fifo_to_tty(struct uart_amba_port *uap)
 311 {
 312         u16 status;
 313         unsigned int ch, flag, max_count = 256;
 314         int fifotaken = 0;
 315
 316         while (max_count--) {
 317                 status = pl011_read(uap, REG_FR);
 318                 if (status & UART01x_FR_RXFE)
 319                         break;
 320
 321                 /* Take chars from the FIFO and update status */
 322                 ch = pl011_read(uap, REG_DR) | UART_DUMMY_DR_RX;
 323                 flag = TTY_NORMAL;
 324                 uap->port.icount.rx++;
 325                 fifotaken++;
 326
 327                 if (unlikely(ch & UART_DR_ERROR)) {
 328                         if (ch & UART011_DR_BE) {
 329                                 ch &= ~(UART011_DR_FE | UART011_DR_PE);
 330                                 uap->port.icount.brk++;
 331                                 if (uart_handle_break(&uap->port))
 332                                         continue;
 333                         } else if (ch & UART011_DR_PE)
 334                                 uap->port.icount.parity++;
 335                         else if (ch & UART011_DR_FE)
 336                                 uap->port.icount.frame++;
 337                         if (ch & UART011_DR_OE)
 338                                 uap->port.icount.overrun++;
 339
 340                         ch &= uap->port.read_status_mask;
 341
 342                         if (ch & UART011_DR_BE)
 343                                 flag = TTY_BREAK;
 344                         else if (ch & UART011_DR_PE)
 345                                 flag = TTY_PARITY;
 346                         else if (ch & UART011_DR_FE)
 347                                 flag = TTY_FRAME;
 348                 }
 349
 350                 if (uart_handle_sysrq_char(&uap->port, ch & 255))
 351                         continue;
 352
 353                 uart_insert_char(&uap->port, ch, UART011_DR_OE, ch, flag);
 354         }
 355
 356         return fifotaken;
 357 }
 358
 359
 360 /*
 361  * All the DMA operation mode stuff goes inside this ifdef.
 362  * This assumes that you have a generic DMA device interface,
 363  * no custom DMA interfaces are supported.
 364  */
 365 #ifdef CONFIG_DMA_ENGINE
 366
 367 #define PL011_DMA_BUFFER_SIZE PAGE_SIZE
 368
 369 static int pl011_sgbuf_init(struct dma_chan *chan, struct pl011_sgbuf *sg,
 370         enum dma_data_direction dir)
 371 {
 372         dma_addr_t dma_addr;
 373
 374         sg->buf = dma_alloc_coherent(chan->device->dev,
 375                 PL011_DMA_BUFFER_SIZE, &dma_addr, GFP_KERNEL);
 376         if (!sg->buf)
 377                 return -ENOMEM;
 378
 379         sg_init_table(&sg->sg, 1);
 380         sg_set_page(&sg->sg, phys_to_page(dma_addr),
 381                 PL011_DMA_BUFFER_SIZE, offset_in_page(dma_addr));
 382         sg_dma_address(&sg->sg) = dma_addr;
 383         sg_dma_len(&sg->sg) = PL011_DMA_BUFFER_SIZE;
 384
 385         return 0;
 386 }
 387
 388 static void pl011_sgbuf_free(struct dma_chan *chan, struct pl011_sgbuf *sg,
 389         enum dma_data_direction dir)
 390 {
 391         if (sg->buf) {
 392                 dma_free_coherent(chan->device->dev,
 393                         PL011_DMA_BUFFER_SIZE, sg->buf,
 394                         sg_dma_address(&sg->sg));
 395         }
 396 }
 397
 398 static void pl011_dma_probe(struct uart_amba_port *uap)
 399 {
 400         /* DMA is the sole user of the platform data right now */
 401         struct amba_pl011_data *plat = dev_get_platdata(uap->port.dev);
 402         struct device *dev = uap->port.dev;
 403         struct dma_slave_config tx_conf = {
 404                 .dst_addr = uap->port.mapbase +
 405                                  pl011_reg_to_offset(uap, REG_DR),
 406                 .dst_addr_width = DMA_SLAVE_BUSWIDTH_1_BYTE,
 407                 .direction = DMA_MEM_TO_DEV,
 408                 .dst_maxburst = uap->fifosize >> 1,
 409                 .device_fc = false,
 410         };
 411         struct dma_chan *chan;
 412         dma_cap_mask_t mask;
 413
 414         uap->dma_probed = true;
 415         chan = dma_request_slave_channel_reason(dev, "tx");
 416         if (IS_ERR(chan)) {
 417                 if (PTR_ERR(chan) == -EPROBE_DEFER) {
 418                         uap->dma_probed = false;
 419                         return;
 420                 }
 421
 422                 /* We need platform data */
 423                 if (!plat || !plat->dma_filter) {
 424                         dev_info(uap->port.dev, "no DMA platform data\n");
 425                         return;
 426                 }
 427
 428                 /* Try to acquire a generic DMA engine slave TX channel */
 429                 dma_cap_zero(mask);
 430                 dma_cap_set(DMA_SLAVE, mask);
 431
 432                 chan = dma_request_channel(mask, plat->dma_filter,
 433                                                 plat->dma_tx_param);
 434                 if (!chan) {
 435                         dev_err(uap->port.dev, "no TX DMA channel!\n");
 436                         return;
 437                 }
 438         }
 439
 440         dmaengine_slave_config(chan, &tx_conf);
 441         uap->dmatx.chan = chan;
 442
 443         dev_info(uap->port.dev, "DMA channel TX %s\n",
 444                  dma_chan_name(uap->dmatx.chan));
 445
 446         /* Optionally make use of an RX channel as well */
 447         chan = dma_request_slave_channel(dev, "rx");
 448
 449         if (!chan && plat && plat->dma_rx_param) {
 450                 chan = dma_request_channel(mask, plat->dma_filter, plat->dma_rx_param);
 451
 452                 if (!chan) {
 453                         dev_err(uap->port.dev, "no RX DMA channel!\n");
 454                         return;
 455                 }
 456         }
 457
 458         if (chan) {
 459                 struct dma_slave_config rx_conf = {
 460                         .src_addr = uap->port.mapbase +
 461                                 pl011_reg_to_offset(uap, REG_DR),
 462                         .src_addr_width = DMA_SLAVE_BUSWIDTH_1_BYTE,
 463                         .direction = DMA_DEV_TO_MEM,
 464                         .src_maxburst = uap->fifosize >> 2,
 465                         .device_fc = false,
 466                 };
 467                 struct dma_slave_caps caps;
 468
 469                 /*
 470                  * Some DMA controllers provide information on their capabilities.
 471                  * If the controller does, check for suitable residue processing
 472                  * otherwise assime all is well.
 473                  */
 474                 if (0 == dma_get_slave_caps(chan, &caps)) {
 475                         if (caps.residue_granularity ==
 476                                         DMA_RESIDUE_GRANULARITY_DESCRIPTOR) {
 477                                 dma_release_channel(chan);
 478                                 dev_info(uap->port.dev,
 479                                         "RX DMA disabled - no residue processing\n");
 480                                 return;
 481                         }
 482                 }
 483                 dmaengine_slave_config(chan, &rx_conf);
 484                 uap->dmarx.chan = chan;
 485
 486                 uap->dmarx.auto_poll_rate = false;
 487                 if (plat && plat->dma_rx_poll_enable) {
 488                         /* Set poll rate if specified. */
 489                         if (plat->dma_rx_poll_rate) {
 490                                 uap->dmarx.auto_poll_rate = false;
 491                                 uap->dmarx.poll_rate = plat->dma_rx_poll_rate;
 492                         } else {
 493                                 /*
 494                                  * 100 ms defaults to poll rate if not
 495                                  * specified. This will be adjusted with
 496                                  * the baud rate at set_termios.
 497                                  */
 498                                 uap->dmarx.auto_poll_rate = true;
 499                                 uap->dmarx.poll_rate =  100;
 500                         }
 501                         /* 3 secs defaults poll_timeout if not specified. */
 502                         if (plat->dma_rx_poll_timeout)
 503                                 uap->dmarx.poll_timeout =
 504                                         plat->dma_rx_poll_timeout;
 505                         else
 506                                 uap->dmarx.poll_timeout = 3000;
 507                 } else if (!plat && dev->of_node) {
 508                         uap->dmarx.auto_poll_rate = of_property_read_bool(
 509                                                 dev->of_node, "auto-poll");
 510                         if (uap->dmarx.auto_poll_rate) {
 511                                 u32 x;
 512
 513                                 if (0 == of_property_read_u32(dev->of_node,
 514                                                 "poll-rate-ms", &x))
 515                                         uap->dmarx.poll_rate = x;
 516                                 else
 517                                         uap->dmarx.poll_rate = 100;
 518                                 if (0 == of_property_read_u32(dev->of_node,
 519                                                 "poll-timeout-ms", &x))
 520                                         uap->dmarx.poll_timeout = x;
 521                                 else
 522                                         uap->dmarx.poll_timeout = 3000;
 523                         }
 524                 }
 525                 dev_info(uap->port.dev, "DMA channel RX %s\n",
 526                          dma_chan_name(uap->dmarx.chan));
 527         }
 528 }
 529
 530 static void pl011_dma_remove(struct uart_amba_port *uap)
 531 {
 532         if (uap->dmatx.chan)
 533                 dma_release_channel(uap->dmatx.chan);
 534         if (uap->dmarx.chan)
 535                 dma_release_channel(uap->dmarx.chan);
 536 }
 537
 538 /* Forward declare these for the refill routine */
 539 static int pl011_dma_tx_refill(struct uart_amba_port *uap);
 540 static void pl011_start_tx_pio(struct uart_amba_port *uap);
 541
 542 /*
 543  * The current DMA TX buffer has been sent.
 544  * Try to queue up another DMA buffer.
 545  */
 546 static void pl011_dma_tx_callback(void *data)
 547 {
 548         struct uart_amba_port *uap = data;
 549         struct pl011_dmatx_data *dmatx = &uap->dmatx;
 550         unsigned long flags;
 551         u16 dmacr;
 552
 553         spin_lock_irqsave(&uap->port.lock, flags);
 554         if (uap->dmatx.queued)
 555                 dma_unmap_sg(dmatx->chan->device->dev, &dmatx->sg, 1,
 556                              DMA_TO_DEVICE);
 557
 558         dmacr = uap->dmacr;
 559         uap->dmacr = dmacr & ~UART011_TXDMAE;
 560         pl011_write(uap->dmacr, uap, REG_DMACR);
 561
 562         /*
 563          * If TX DMA was disabled, it means that we've stopped the DMA for
 564          * some reason (eg, XOFF received, or we want to send an X-char.)
 565          *
 566          * Note: we need to be careful here of a potential race between DMA
 567          * and the rest of the driver - if the driver disables TX DMA while
 568          * a TX buffer completing, we must update the tx queued status to
 569          * get further refills (hence we check dmacr).
 570          */
 571         if (!(dmacr & UART011_TXDMAE) || uart_tx_stopped(&uap->port) ||
 572             uart_circ_empty(&uap->port.state->xmit)) {
 573                 uap->dmatx.queued = false;
 574                 spin_unlock_irqrestore(&uap->port.lock, flags);
 575                 return;
 576         }
 577
 578         if (pl011_dma_tx_refill(uap) <= 0)
 579                 /*
 580                  * We didn't queue a DMA buffer for some reason, but we
 581                  * have data pending to be sent.  Re-enable the TX IRQ.
 582                  */
 583                 pl011_start_tx_pio(uap);
 584
 585         spin_unlock_irqrestore(&uap->port.lock, flags);
 586 }
 587
 588 /*
 589  * Try to refill the TX DMA buffer.
 590  * Locking: called with port lock held and IRQs disabled.
 591  * Returns:
 592  *   1 if we queued up a TX DMA buffer.
 593  *   0 if we didn't want to handle this by DMA
 594  *  <0 on error
 595  */
 596 static int pl011_dma_tx_refill(struct uart_amba_port *uap)
 597 {
 598         struct pl011_dmatx_data *dmatx = &uap->dmatx;
 599         struct dma_chan *chan = dmatx->chan;
 600         struct dma_device *dma_dev = chan->device;
 601         struct dma_async_tx_descriptor *desc;
 602         struct circ_buf *xmit = &uap->port.state->xmit;
 603         unsigned int count;
 604
 605         /*
 606          * Try to avoid the overhead involved in using DMA if the
 607          * transaction fits in the first half of the FIFO, by using
 608          * the standard interrupt handling.  This ensures that we
 609          * issue a uart_write_wakeup() at the appropriate time.
 610          */
 611         count = uart_circ_chars_pending(xmit);
 612         if (count < (uap->fifosize >> 1)) {
 613                 uap->dmatx.queued = false;
 614                 return 0;
 615         }
 616
 617         /*
 618          * Bodge: don't send the last character by DMA, as this
 619          * will prevent XON from notifying us to restart DMA.
 620          */
 621         count -= 1;
 622
 623         /* Else proceed to copy the TX chars to the DMA buffer and fire DMA */
 624         if (count > PL011_DMA_BUFFER_SIZE)
 625                 count = PL011_DMA_BUFFER_SIZE;
 626
 627         if (xmit->tail < xmit->head)
 628                 memcpy(&dmatx->buf[0], &xmit->buf[xmit->tail], count);
 629         else {
 630                 size_t first = UART_XMIT_SIZE - xmit->tail;
 631                 size_t second;
 632
 633                 if (first > count)
 634                         first = count;
 635                 second = count - first;
 636
 637                 memcpy(&dmatx->buf[0], &xmit->buf[xmit->tail], first);
 638                 if (second)
 639                         memcpy(&dmatx->buf[first], &xmit->buf[0], second);
 640         }
 641
 642         dmatx->sg.length = count;
 643
 644         if (dma_map_sg(dma_dev->dev, &dmatx->sg, 1, DMA_TO_DEVICE) != 1) {
 645                 uap->dmatx.queued = false;
 646                 dev_dbg(uap->port.dev, "unable to map TX DMA\n");
 647                 return -EBUSY;
 648         }
 649
 650         desc = dmaengine_prep_slave_sg(chan, &dmatx->sg, 1, DMA_MEM_TO_DEV,
 651                                              DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
 652         if (!desc) {
 653                 dma_unmap_sg(dma_dev->dev, &dmatx->sg, 1, DMA_TO_DEVICE);
 654                 uap->dmatx.queued = false;
 655                 /*
 656                  * If DMA cannot be used right now, we complete this
 657                  * transaction via IRQ and let the TTY layer retry.
 658                  */
 659                 dev_dbg(uap->port.dev, "TX DMA busy\n");
 660                 return -EBUSY;
 661         }
 662
 663         /* Some data to go along to the callback */
 664         desc->callback = pl011_dma_tx_callback;
 665         desc->callback_param = uap;
 666
 667         /* All errors should happen at prepare time */
 668         dmaengine_submit(desc);
 669
 670         /* Fire the DMA transaction */
 671         dma_dev->device_issue_pending(chan);
 672
 673         uap->dmacr |= UART011_TXDMAE;
 674         pl011_write(uap->dmacr, uap, REG_DMACR);
 675         uap->dmatx.queued = true;
 676
 677         /*
 678          * Now we know that DMA will fire, so advance the ring buffer
 679          * with the stuff we just dispatched.
 680          */
 681         xmit->tail = (xmit->tail + count) & (UART_XMIT_SIZE - 1);
 682         uap->port.icount.tx += count;
 683
 684         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
 685                 uart_write_wakeup(&uap->port);
 686
 687         return 1;
 688 }
 689
 690 /*
 691  * We received a transmit interrupt without a pending X-char but with
 692  * pending characters.
 693  * Locking: called with port lock held and IRQs disabled.
 694  * Returns:
 695  *   false if we want to use PIO to transmit
 696  *   true if we queued a DMA buffer
 697  */
 698 static bool pl011_dma_tx_irq(struct uart_amba_port *uap)
 699 {
 700         if (!uap->using_tx_dma)
 701                 return false;
 702
 703         /*
 704          * If we already have a TX buffer queued, but received a
 705          * TX interrupt, it will be because we've just sent an X-char.
 706          * Ensure the TX DMA is enabled and the TX IRQ is disabled.
 707          */
 708         if (uap->dmatx.queued) {
 709                 uap->dmacr |= UART011_TXDMAE;
 710                 pl011_write(uap->dmacr, uap, REG_DMACR);
 711                 uap->im &= ~UART011_TXIM;
 712                 pl011_write(uap->im, uap, REG_IMSC);
 713                 return true;
 714         }
 715
 716         /*
 717          * We don't have a TX buffer queued, so try to queue one.
 718          * If we successfully queued a buffer, mask the TX IRQ.
 719          */
 720         if (pl011_dma_tx_refill(uap) > 0) {
 721                 uap->im &= ~UART011_TXIM;
 722                 pl011_write(uap->im, uap, REG_IMSC);
 723                 return true;
 724         }
 725         return false;
 726 }
 727
 728 /*
 729  * Stop the DMA transmit (eg, due to received XOFF).
 730  * Locking: called with port lock held and IRQs disabled.
 731  */
 732 static inline void pl011_dma_tx_stop(struct uart_amba_port *uap)
 733 {
 734         if (uap->dmatx.queued) {
 735                 uap->dmacr &= ~UART011_TXDMAE;
 736                 pl011_write(uap->dmacr, uap, REG_DMACR);
 737         }
 738 }
 739
 740 /*
 741  * Try to start a DMA transmit, or in the case of an XON/OFF
 742  * character queued for send, try to get that character out ASAP.
 743  * Locking: called with port lock held and IRQs disabled.
 744  * Returns:
 745  *   false if we want the TX IRQ to be enabled
 746  *   true if we have a buffer queued
 747  */
 748 static inline bool pl011_dma_tx_start(struct uart_amba_port *uap)
 749 {
 750         u16 dmacr;
 751
 752         if (!uap->using_tx_dma)
 753                 return false;
 754
 755         if (!uap->port.x_char) {
 756                 /* no X-char, try to push chars out in DMA mode */
 757                 bool ret = true;
 758
 759                 if (!uap->dmatx.queued) {
 760                         if (pl011_dma_tx_refill(uap) > 0) {
 761                                 uap->im &= ~UART011_TXIM;
 762                                 pl011_write(uap->im, uap, REG_IMSC);
 763                         } else
 764                                 ret = false;
 765                 } else if (!(uap->dmacr & UART011_TXDMAE)) {
 766                         uap->dmacr |= UART011_TXDMAE;
 767                         pl011_write(uap->dmacr, uap, REG_DMACR);
 768                 }
 769                 return ret;
 770         }
 771
 772         /*
 773          * We have an X-char to send.  Disable DMA to prevent it loading
 774          * the TX fifo, and then see if we can stuff it into the FIFO.
 775          */
 776         dmacr = uap->dmacr;
 777         uap->dmacr &= ~UART011_TXDMAE;
 778         pl011_write(uap->dmacr, uap, REG_DMACR);
 779
 780         if (pl011_read(uap, REG_FR) & UART01x_FR_TXFF) {
 781                 /*
 782                  * No space in the FIFO, so enable the transmit interrupt
 783                  * so we know when there is space.  Note that once we've
 784                  * loaded the character, we should just re-enable DMA.
 785                  */
 786                 return false;
 787         }
 788
 789         pl011_write(uap->port.x_char, uap, REG_DR);
 790         uap->port.icount.tx++;
 791         uap->port.x_char = 0;
 792
 793         /* Success - restore the DMA state */
 794         uap->dmacr = dmacr;
 795         pl011_write(dmacr, uap, REG_DMACR);
 796
 797         return true;
 798 }
 799
 800 /*
 801  * Flush the transmit buffer.
 802  * Locking: called with port lock held and IRQs disabled.
 803  */
 804 static void pl011_dma_flush_buffer(struct uart_port *port)
 805 __releases(&uap->port.lock)
 806 __acquires(&uap->port.lock)
 807 {
 808         struct uart_amba_port *uap =
 809             container_of(port, struct uart_amba_port, port);
 810
 811         if (!uap->using_tx_dma)
 812                 return;
 813
 814         dmaengine_terminate_async(uap->dmatx.chan);
 815
 816         if (uap->dmatx.queued) {
 817                 dma_unmap_sg(uap->dmatx.chan->device->dev, &uap->dmatx.sg, 1,
 818                              DMA_TO_DEVICE);
 819                 uap->dmatx.queued = false;
 820                 uap->dmacr &= ~UART011_TXDMAE;
 821                 pl011_write(uap->dmacr, uap, REG_DMACR);
 822         }
 823 }
 824
 825 static void pl011_dma_rx_callback(void *data);
 826
 827 static int pl011_dma_rx_trigger_dma(struct uart_amba_port *uap)
 828 {
 829         struct dma_chan *rxchan = uap->dmarx.chan;
 830         struct pl011_dmarx_data *dmarx = &uap->dmarx;
 831         struct dma_async_tx_descriptor *desc;
 832         struct pl011_sgbuf *sgbuf;
 833
 834         if (!rxchan)
 835                 return -EIO;
 836
 837         /* Start the RX DMA job */
 838         sgbuf = uap->dmarx.use_buf_b ?
 839                 &uap->dmarx.sgbuf_b : &uap->dmarx.sgbuf_a;
 840         desc = dmaengine_prep_slave_sg(rxchan, &sgbuf->sg, 1,
 841                                         DMA_DEV_TO_MEM,
 842                                         DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
 843         /*
 844          * If the DMA engine is busy and cannot prepare a
 845          * channel, no big deal, the driver will fall back
 846          * to interrupt mode as a result of this error code.
 847          */
 848         if (!desc) {
 849                 uap->dmarx.running = false;
 850                 dmaengine_terminate_all(rxchan);
 851                 return -EBUSY;
 852         }
 853
 854         /* Some data to go along to the callback */
 855         desc->callback = pl011_dma_rx_callback;
 856         desc->callback_param = uap;
 857         dmarx->cookie = dmaengine_submit(desc);
 858         dma_async_issue_pending(rxchan);
 859
 860         uap->dmacr |= UART011_RXDMAE;
 861         pl011_write(uap->dmacr, uap, REG_DMACR);
 862         uap->dmarx.running = true;
 863
 864         uap->im &= ~UART011_RXIM;
 865         pl011_write(uap->im, uap, REG_IMSC);
 866
 867         return 0;
 868 }
 869
 870 /*
 871  * This is called when either the DMA job is complete, or
 872  * the FIFO timeout interrupt occurred. This must be called
 873  * with the port spinlock uap->port.lock held.
 874  */
 875 static void pl011_dma_rx_chars(struct uart_amba_port *uap,
 876                                u32 pending, bool use_buf_b,
 877                                bool readfifo)
 878 {
 879         struct tty_port *port = &uap->port.state->port;
 880         struct pl011_sgbuf *sgbuf = use_buf_b ?
 881                 &uap->dmarx.sgbuf_b : &uap->dmarx.sgbuf_a;
 882         int dma_count = 0;
 883         u32 fifotaken = 0; /* only used for vdbg() */
 884
 885         struct pl011_dmarx_data *dmarx = &uap->dmarx;
 886         int dmataken = 0;
 887
 888         if (uap->dmarx.poll_rate) {
 889                 /* The data can be taken by polling */
 890                 dmataken = sgbuf->sg.length - dmarx->last_residue;
 891                 /* Recalculate the pending size */
 892                 if (pending >= dmataken)
 893                         pending -= dmataken;
 894         }
 895
 896         /* Pick the remain data from the DMA */
 897         if (pending) {
 898
 899                 /*
 900                  * First take all chars in the DMA pipe, then look in the FIFO.
 901                  * Note that tty_insert_flip_buf() tries to take as many chars
 902                  * as it can.
 903                  */
 904                 dma_count = tty_insert_flip_string(port, sgbuf->buf + dmataken,
 905                                 pending);
 906
 907                 uap->port.icount.rx += dma_count;
 908                 if (dma_count < pending)
 909                         dev_warn(uap->port.dev,
 910                                  "couldn't insert all characters (TTY is full?)\n");
 911         }
 912
 913         /* Reset the last_residue for Rx DMA poll */
 914         if (uap->dmarx.poll_rate)
 915                 dmarx->last_residue = sgbuf->sg.length;
 916
 917         /*
 918          * Only continue with trying to read the FIFO if all DMA chars have
 919          * been taken first.
 920          */
 921         if (dma_count == pending && readfifo) {
 922                 /* Clear any error flags */
 923                 pl011_write(UART011_OEIS | UART011_BEIS | UART011_PEIS |
 924                             UART011_FEIS, uap, REG_ICR);
 925
 926                 /*
 927                  * If we read all the DMA'd characters, and we had an
 928                  * incomplete buffer, that could be due to an rx error, or
 929                  * maybe we just timed out. Read any pending chars and check
 930                  * the error status.
 931                  *
 932                  * Error conditions will only occur in the FIFO, these will
 933                  * trigger an immediate interrupt and stop the DMA job, so we
 934                  * will always find the error in the FIFO, never in the DMA
 935                  * buffer.
 936                  */
 937                 fifotaken = pl011_fifo_to_tty(uap);
 938         }
 939
 940         spin_unlock(&uap->port.lock);
 941         dev_vdbg(uap->port.dev,
 942                  "Took %d chars from DMA buffer and %d chars from the FIFO\n",
 943                  dma_count, fifotaken);
 944         tty_flip_buffer_push(port);
 945         spin_lock(&uap->port.lock);
 946 }
 947
 948 static void pl011_dma_rx_irq(struct uart_amba_port *uap)
 949 {
 950         struct pl011_dmarx_data *dmarx = &uap->dmarx;
 951         struct dma_chan *rxchan = dmarx->chan;
 952         struct pl011_sgbuf *sgbuf = dmarx->use_buf_b ?
 953                 &dmarx->sgbuf_b : &dmarx->sgbuf_a;
 954         size_t pending;
 955         struct dma_tx_state state;
 956         enum dma_status dmastat;
 957
 958         /*
 959          * Pause the transfer so we can trust the current counter,
 960          * do this before we pause the PL011 block, else we may
 961          * overflow the FIFO.
 962          */
 963         if (dmaengine_pause(rxchan))
 964                 dev_err(uap->port.dev, "unable to pause DMA transfer\n");
 965         dmastat = rxchan->device->device_tx_status(rxchan,
 966                                                    dmarx->cookie, &state);
 967         if (dmastat != DMA_PAUSED)
 968                 dev_err(uap->port.dev, "unable to pause DMA transfer\n");
 969
 970         /* Disable RX DMA - incoming data will wait in the FIFO */
 971         uap->dmacr &= ~UART011_RXDMAE;
 972         pl011_write(uap->dmacr, uap, REG_DMACR);
 973         uap->dmarx.running = false;
 974
 975         pending = sgbuf->sg.length - state.residue;
 976         BUG_ON(pending > PL011_DMA_BUFFER_SIZE);
 977         /* Then we terminate the transfer - we now know our residue */
 978         dmaengine_terminate_all(rxchan);
 979
 980         /*
 981          * This will take the chars we have so far and insert
 982          * into the framework.
 983          */
 984         pl011_dma_rx_chars(uap, pending, dmarx->use_buf_b, true);
 985
 986         /* Switch buffer & re-trigger DMA job */
 987         dmarx->use_buf_b = !dmarx->use_buf_b;
 988         if (pl011_dma_rx_trigger_dma(uap)) {
 989                 dev_dbg(uap->port.dev, "could not retrigger RX DMA job "
 990                         "fall back to interrupt mode\n");
 991                 uap->im |= UART011_RXIM;
 992                 pl011_write(uap->im, uap, REG_IMSC);
 993         }
 994 }
 995
 996 static void pl011_dma_rx_callback(void *data)
 997 {
 998         struct uart_amba_port *uap = data;
 999         struct pl011_dmarx_data *dmarx = &uap->dmarx;
1000         struct dma_chan *rxchan = dmarx->chan;
1001         bool lastbuf = dmarx->use_buf_b;
1002         struct pl011_sgbuf *sgbuf = dmarx->use_buf_b ?
1003                 &dmarx->sgbuf_b : &dmarx->sgbuf_a;
1004         size_t pending;
1005         struct dma_tx_state state;
1006         int ret;
1007
1008         /*
1009          * This completion interrupt occurs typically when the
1010          * RX buffer is totally stuffed but no timeout has yet
1011          * occurred. When that happens, we just want the RX
1012          * routine to flush out the secondary DMA buffer while
1013          * we immediately trigger the next DMA job.
1014          */
1015         spin_lock_irq(&uap->port.lock);
1016         /*
1017          * Rx data can be taken by the UART interrupts during
1018          * the DMA irq handler. So we check the residue here.
1019          */
1020         rxchan->device->device_tx_status(rxchan, dmarx->cookie, &state);
1021         pending = sgbuf->sg.length - state.residue;
1022         BUG_ON(pending > PL011_DMA_BUFFER_SIZE);
1023         /* Then we terminate the transfer - we now know our residue */
1024         dmaengine_terminate_all(rxchan);
1025
1026         uap->dmarx.running = false;
1027         dmarx->use_buf_b = !lastbuf;
1028         ret = pl011_dma_rx_trigger_dma(uap);
1029
1030         pl011_dma_rx_chars(uap, pending, lastbuf, false);
1031         spin_unlock_irq(&uap->port.lock);
1032         /*
1033          * Do this check after we picked the DMA chars so we don't
1034          * get some IRQ immediately from RX.
1035          */
1036         if (ret) {
1037                 dev_dbg(uap->port.dev, "could not retrigger RX DMA job "
1038                         "fall back to interrupt mode\n");
1039                 uap->im |= UART011_RXIM;
1040                 pl011_write(uap->im, uap, REG_IMSC);
1041         }
1042 }
1043
1044 /*
1045  * Stop accepting received characters, when we're shutting down or
1046  * suspending this port.
1047  * Locking: called with port lock held and IRQs disabled.
1048  */
1049 static inline void pl011_dma_rx_stop(struct uart_amba_port *uap)
1050 {
1051         /* FIXME.  Just disable the DMA enable */
1052         uap->dmacr &= ~UART011_RXDMAE;
1053         pl011_write(uap->dmacr, uap, REG_DMACR);
1054 }
1055
1056 /*
1057  * Timer handler for Rx DMA polling.
1058  * Every polling, It checks the residue in the dma buffer and transfer
1059  * data to the tty. Also, last_residue is updated for the next polling.
1060  */
1061 static void pl011_dma_rx_poll(unsigned long args)
1062 {
1063         struct uart_amba_port *uap = (struct uart_amba_port *)args;
1064         struct tty_port *port = &uap->port.state->port;
1065         struct pl011_dmarx_data *dmarx = &uap->dmarx;
1066         struct dma_chan *rxchan = uap->dmarx.chan;
1067         unsigned long flags = 0;
1068         unsigned int dmataken = 0;
1069         unsigned int size = 0;
1070         struct pl011_sgbuf *sgbuf;
1071         int dma_count;
1072         struct dma_tx_state state;
1073
1074         sgbuf = dmarx->use_buf_b ? &uap->dmarx.sgbuf_b : &uap->dmarx.sgbuf_a;
1075         rxchan->device->device_tx_status(rxchan, dmarx->cookie, &state);
1076         if (likely(state.residue < dmarx->last_residue)) {
1077                 dmataken = sgbuf->sg.length - dmarx->last_residue;
1078                 size = dmarx->last_residue - state.residue;
1079                 dma_count = tty_insert_flip_string(port, sgbuf->buf + dmataken,
1080                                 size);
1081                 if (dma_count == size)
1082                         dmarx->last_residue =  state.residue;
1083                 dmarx->last_jiffies = jiffies;
1084         }
1085         tty_flip_buffer_push(port);
1086
1087         /*
1088          * If no data is received in poll_timeout, the driver will fall back
1089          * to interrupt mode. We will retrigger DMA at the first interrupt.
1090          */
1091         if (jiffies_to_msecs(jiffies - dmarx->last_jiffies)
1092                         > uap->dmarx.poll_timeout) {
1093
1094                 spin_lock_irqsave(&uap->port.lock, flags);
1095                 pl011_dma_rx_stop(uap);
1096                 uap->im |= UART011_RXIM;
1097                 pl011_write(uap->im, uap, REG_IMSC);
1098                 spin_unlock_irqrestore(&uap->port.lock, flags);
1099
1100                 uap->dmarx.running = false;
1101                 dmaengine_terminate_all(rxchan);
1102                 del_timer(&uap->dmarx.timer);
1103         } else {
1104                 mod_timer(&uap->dmarx.timer,
1105                         jiffies + msecs_to_jiffies(uap->dmarx.poll_rate));
1106         }
1107 }
1108
1109 static void pl011_dma_startup(struct uart_amba_port *uap)
1110 {
1111         int ret;
1112
1113         if (!uap->dma_probed)
1114                 pl011_dma_probe(uap);
1115
1116         if (!uap->dmatx.chan)
1117                 return;
1118
1119         uap->dmatx.buf = kmalloc(PL011_DMA_BUFFER_SIZE, GFP_KERNEL | __GFP_DMA);
1120         if (!uap->dmatx.buf) {
1121                 dev_err(uap->port.dev, "no memory for DMA TX buffer\n");
1122                 uap->port.fifosize = uap->fifosize;
1123                 return;
1124         }
1125
1126         sg_init_one(&uap->dmatx.sg, uap->dmatx.buf, PL011_DMA_BUFFER_SIZE);
1127
1128         /* The DMA buffer is now the FIFO the TTY subsystem can use */
1129         uap->port.fifosize = PL011_DMA_BUFFER_SIZE;
1130         uap->using_tx_dma = true;
1131
1132         if (!uap->dmarx.chan)
1133                 goto skip_rx;
1134
1135         /* Allocate and map DMA RX buffers */
1136         ret = pl011_sgbuf_init(uap->dmarx.chan, &uap->dmarx.sgbuf_a,
1137                                DMA_FROM_DEVICE);
1138         if (ret) {
1139                 dev_err(uap->port.dev, "failed to init DMA %s: %d\n",
1140                         "RX buffer A", ret);
1141                 goto skip_rx;
1142         }
1143
1144         ret = pl011_sgbuf_init(uap->dmarx.chan, &uap->dmarx.sgbuf_b,
1145                                DMA_FROM_DEVICE);
1146         if (ret) {
1147                 dev_err(uap->port.dev, "failed to init DMA %s: %d\n",
1148                         "RX buffer B", ret);
1149                 pl011_sgbuf_free(uap->dmarx.chan, &uap->dmarx.sgbuf_a,
1150                                  DMA_FROM_DEVICE);
1151                 goto skip_rx;
1152         }
1153
1154         uap->using_rx_dma = true;
1155
1156 skip_rx:
1157         /* Turn on DMA error (RX/TX will be enabled on demand) */
1158         uap->dmacr |= UART011_DMAONERR;
1159         pl011_write(uap->dmacr, uap, REG_DMACR);
1160
1161         /*
1162          * ST Micro variants has some specific dma burst threshold
1163          * compensation. Set this to 16 bytes, so burst will only
1164          * be issued above/below 16 bytes.
1165          */
1166         if (uap->vendor->dma_threshold)
1167                 pl011_write(ST_UART011_DMAWM_RX_16 | ST_UART011_DMAWM_TX_16,
1168                             uap, REG_ST_DMAWM);
1169
1170         if (uap->using_rx_dma) {
1171                 if (pl011_dma_rx_trigger_dma(uap))
1172                         dev_dbg(uap->port.dev, "could not trigger initial "
1173                                 "RX DMA job, fall back to interrupt mode\n");
1174                 if (uap->dmarx.poll_rate) {
1175                         init_timer(&(uap->dmarx.timer));
1176                         uap->dmarx.timer.function = pl011_dma_rx_poll;
1177                         uap->dmarx.timer.data = (unsigned long)uap;
1178                         mod_timer(&uap->dmarx.timer,
1179                                 jiffies +
1180                                 msecs_to_jiffies(uap->dmarx.poll_rate));
1181                         uap->dmarx.last_residue = PL011_DMA_BUFFER_SIZE;
1182                         uap->dmarx.last_jiffies = jiffies;
1183                 }
1184         }
1185 }
1186
1187 static void pl011_dma_shutdown(struct uart_amba_port *uap)
1188 {
1189         if (!(uap->using_tx_dma || uap->using_rx_dma))
1190                 return;
1191
1192         /* Disable RX and TX DMA */
1193         while (pl011_read(uap, REG_FR) & uap->vendor->fr_busy)
1194                 cpu_relax();
1195
1196         spin_lock_irq(&uap->port.lock);
1197         uap->dmacr &= ~(UART011_DMAONERR | UART011_RXDMAE | UART011_TXDMAE);
1198         pl011_write(uap->dmacr, uap, REG_DMACR);
1199         spin_unlock_irq(&uap->port.lock);
1200
1201         if (uap->using_tx_dma) {
1202                 /* In theory, this should already be done by pl011_dma_flush_buffer */
1203                 dmaengine_terminate_all(uap->dmatx.chan);
1204                 if (uap->dmatx.queued) {
1205                         dma_unmap_sg(uap->dmatx.chan->device->dev, &uap->dmatx.sg, 1,
1206                                      DMA_TO_DEVICE);
1207                         uap->dmatx.queued = false;
1208                 }
1209
1210                 kfree(uap->dmatx.buf);
1211                 uap->using_tx_dma = false;
1212         }
1213
1214         if (uap->using_rx_dma) {
1215                 dmaengine_terminate_all(uap->dmarx.chan);
1216                 /* Clean up the RX DMA */
1217                 pl011_sgbuf_free(uap->dmarx.chan, &uap->dmarx.sgbuf_a, DMA_FROM_DEVICE);
1218                 pl011_sgbuf_free(uap->dmarx.chan, &uap->dmarx.sgbuf_b, DMA_FROM_DEVICE);
1219                 if (uap->dmarx.poll_rate)
1220                         del_timer_sync(&uap->dmarx.timer);
1221                 uap->using_rx_dma = false;
1222         }
1223 }
1224
1225 static inline bool pl011_dma_rx_available(struct uart_amba_port *uap)
1226 {
1227         return uap->using_rx_dma;
1228 }
1229
1230 static inline bool pl011_dma_rx_running(struct uart_amba_port *uap)
1231 {
1232         return uap->using_rx_dma && uap->dmarx.running;
1233 }
1234
1235 #else
1236 /* Blank functions if the DMA engine is not available */
1237 static inline void pl011_dma_probe(struct uart_amba_port *uap)
1238 {
1239 }
1240
1241 static inline void pl011_dma_remove(struct uart_amba_port *uap)
1242 {
1243 }
1244
1245 static inline void pl011_dma_startup(struct uart_amba_port *uap)
1246 {
1247 }
1248
1249 static inline void pl011_dma_shutdown(struct uart_amba_port *uap)
1250 {
1251 }
1252
1253 static inline bool pl011_dma_tx_irq(struct uart_amba_port *uap)
1254 {
1255         return false;
1256 }
1257
1258 static inline void pl011_dma_tx_stop(struct uart_amba_port *uap)
1259 {
1260 }
1261
1262 static inline bool pl011_dma_tx_start(struct uart_amba_port *uap)
1263 {
1264         return false;
1265 }
1266
1267 static inline void pl011_dma_rx_irq(struct uart_amba_port *uap)
1268 {
1269 }
1270
1271 static inline void pl011_dma_rx_stop(struct uart_amba_port *uap)
1272 {
1273 }
1274
1275 static inline int pl011_dma_rx_trigger_dma(struct uart_amba_port *uap)
1276 {
1277         return -EIO;
1278 }
1279
1280 static inline bool pl011_dma_rx_available(struct uart_amba_port *uap)
1281 {
1282         return false;
1283 }
1284
1285 static inline bool pl011_dma_rx_running(struct uart_amba_port *uap)
1286 {
1287         return false;
1288 }
1289
1290 #define pl011_dma_flush_buffer  NULL
1291 #endif
1292
1293 static void pl011_stop_tx(struct uart_port *port)
1294 {
1295         struct uart_amba_port *uap =
1296             container_of(port, struct uart_amba_port, port);
1297
1298         uap->im &= ~UART011_TXIM;
1299         pl011_write(uap->im, uap, REG_IMSC);
1300         pl011_dma_tx_stop(uap);
1301 }
1302
1303 static bool pl011_tx_chars(struct uart_amba_port *uap, bool from_irq);
1304
1305 /* Start TX with programmed I/O only (no DMA) */
1306 static void pl011_start_tx_pio(struct uart_amba_port *uap)
1307 {
1308         if (pl011_tx_chars(uap, false)) {
1309                 uap->im |= UART011_TXIM;
1310                 pl011_write(uap->im, uap, REG_IMSC);
1311         }
1312 }
1313
1314 static void pl011_start_tx(struct uart_port *port)
1315 {
1316         struct uart_amba_port *uap =
1317             container_of(port, struct uart_amba_port, port);
1318
1319         if (!pl011_dma_tx_start(uap))
1320                 pl011_start_tx_pio(uap);
1321 }
1322
1323 static void pl011_stop_rx(struct uart_port *port)
1324 {
1325         struct uart_amba_port *uap =
1326             container_of(port, struct uart_amba_port, port);
1327
1328         uap->im &= ~(UART011_RXIM|UART011_RTIM|UART011_FEIM|
1329                      UART011_PEIM|UART011_BEIM|UART011_OEIM);
1330         pl011_write(uap->im, uap, REG_IMSC);
1331
1332         pl011_dma_rx_stop(uap);
1333 }
1334
1335 static void pl011_enable_ms(struct uart_port *port)
1336 {
1337         struct uart_amba_port *uap =
1338             container_of(port, struct uart_amba_port, port);
1339
1340         uap->im |= UART011_RIMIM|UART011_CTSMIM|UART011_DCDMIM|UART011_DSRMIM;
1341         pl011_write(uap->im, uap, REG_IMSC);
1342 }
1343
1344 static void pl011_rx_chars(struct uart_amba_port *uap)
1345 __releases(&uap->port.lock)
1346 __acquires(&uap->port.lock)
1347 {
1348         pl011_fifo_to_tty(uap);
1349
1350         spin_unlock(&uap->port.lock);
1351         tty_flip_buffer_push(&uap->port.state->port);
1352         /*
1353          * If we were temporarily out of DMA mode for a while,
1354          * attempt to switch back to DMA mode again.
1355          */
1356         if (pl011_dma_rx_available(uap)) {
1357                 if (pl011_dma_rx_trigger_dma(uap)) {
1358                         dev_dbg(uap->port.dev, "could not trigger RX DMA job "
1359                                 "fall back to interrupt mode again\n");
1360                         uap->im |= UART011_RXIM;
1361                         pl011_write(uap->im, uap, REG_IMSC);
1362                 } else {
1363 #ifdef CONFIG_DMA_ENGINE
1364                         /* Start Rx DMA poll */
1365                         if (uap->dmarx.poll_rate) {
1366                                 uap->dmarx.last_jiffies = jiffies;
1367                                 uap->dmarx.last_residue = PL011_DMA_BUFFER_SIZE;
1368                                 mod_timer(&uap->dmarx.timer,
1369                                         jiffies +
1370                                         msecs_to_jiffies(uap->dmarx.poll_rate));
1371                         }
1372 #endif
1373                 }
1374         }
1375         spin_lock(&uap->port.lock);
1376 }
1377
1378 static bool pl011_tx_char(struct uart_amba_port *uap, unsigned char c,
1379                           bool from_irq)
1380 {
1381         if (unlikely(!from_irq) &&
1382             pl011_read(uap, REG_FR) & UART01x_FR_TXFF)
1383                 return false; /* unable to transmit character */
1384
1385         pl011_write(c, uap, REG_DR);
1386         uap->port.icount.tx++;
1387
1388         return true;
1389 }
1390
1391 /* Returns true if tx interrupts have to be (kept) enabled  */
1392 static bool pl011_tx_chars(struct uart_amba_port *uap, bool from_irq)
1393 {
1394         struct circ_buf *xmit = &uap->port.state->xmit;
1395         int count = uap->fifosize >> 1;
1396
1397         if (uap->port.x_char) {
1398                 if (!pl011_tx_char(uap, uap->port.x_char, from_irq))
1399                         return true;
1400                 uap->port.x_char = 0;
1401                 --count;
1402         }
1403         if (uart_circ_empty(xmit) || uart_tx_stopped(&uap->port)) {
1404                 pl011_stop_tx(&uap->port);
1405                 return false;
1406         }
1407
1408         /* If we are using DMA mode, try to send some characters. */
1409         if (pl011_dma_tx_irq(uap))
1410                 return true;
1411
1412         do {
1413                 if (likely(from_irq) && count-- == 0)
1414                         break;
1415
1416                 if (!pl011_tx_char(uap, xmit->buf[xmit->tail], from_irq))
1417                         break;
1418
1419                 xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
1420         } while (!uart_circ_empty(xmit));
1421
1422         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
1423                 uart_write_wakeup(&uap->port);
1424
1425         if (uart_circ_empty(xmit)) {
1426                 pl011_stop_tx(&uap->port);
1427                 return false;
1428         }
1429         return true;
1430 }
1431
1432 static void pl011_modem_status(struct uart_amba_port *uap)
1433 {
1434         unsigned int status, delta;
1435
1436         status = pl011_read(uap, REG_FR) & UART01x_FR_MODEM_ANY;
1437
1438         delta = status ^ uap->old_status;
1439         uap->old_status = status;
1440
1441         if (!delta)
1442                 return;
1443
1444         if (delta & UART01x_FR_DCD)
1445                 uart_handle_dcd_change(&uap->port, status & UART01x_FR_DCD);
1446
1447         if (delta & uap->vendor->fr_dsr)
1448                 uap->port.icount.dsr++;
1449
1450         if (delta & uap->vendor->fr_cts)
1451                 uart_handle_cts_change(&uap->port,
1452                                        status & uap->vendor->fr_cts);
1453
1454         wake_up_interruptible(&uap->port.state->port.delta_msr_wait);
1455 }
1456
1457 static void check_apply_cts_event_workaround(struct uart_amba_port *uap)
1458 {
1459         unsigned int dummy_read;
1460
1461         if (!uap->vendor->cts_event_workaround)
1462                 return;
1463
1464         /* workaround to make sure that all bits are unlocked.. */
1465         pl011_write(0x00, uap, REG_ICR);
1466
1467         /*
1468          * WA: introduce 26ns(1 uart clk) delay before W1C;
1469          * single apb access will incur 2 pclk(133.12Mhz) delay,
1470          * so add 2 dummy reads
1471          */
1472         dummy_read = pl011_read(uap, REG_ICR);
1473         dummy_read = pl011_read(uap, REG_ICR);
1474 }
1475
1476 static irqreturn_t pl011_int(int irq, void *dev_id)
1477 {
1478         struct uart_amba_port *uap = dev_id;
1479         unsigned long flags;
1480         unsigned int status, pass_counter = AMBA_ISR_PASS_LIMIT;
1481         u16 imsc;
1482         int handled = 0;
1483
1484         spin_lock_irqsave(&uap->port.lock, flags);
1485         imsc = pl011_read(uap, REG_IMSC);
1486         status = pl011_read(uap, REG_RIS) & imsc;
1487         if (status) {
1488                 do {
1489                         check_apply_cts_event_workaround(uap);
1490
1491                         pl011_write(status & ~(UART011_TXIS|UART011_RTIS|
1492                                                UART011_RXIS),
1493                                     uap, REG_ICR);
1494
1495                         if (status & (UART011_RTIS|UART011_RXIS)) {
1496                                 if (pl011_dma_rx_running(uap))
1497                                         pl011_dma_rx_irq(uap);
1498                                 else
1499                                         pl011_rx_chars(uap);
1500                         }
1501                         if (status & (UART011_DSRMIS|UART011_DCDMIS|
1502                                       UART011_CTSMIS|UART011_RIMIS))
1503                                 pl011_modem_status(uap);
1504                         if (status & UART011_TXIS)
1505                                 pl011_tx_chars(uap, true);
1506
1507                         if (pass_counter-- == 0)
1508                                 break;
1509
1510                         status = pl011_read(uap, REG_RIS) & imsc;
1511                 } while (status != 0);
1512                 handled = 1;
1513         }
1514
1515         spin_unlock_irqrestore(&uap->port.lock, flags);
1516
1517         return IRQ_RETVAL(handled);
1518 }
1519
1520 static unsigned int pl011_tx_empty(struct uart_port *port)
1521 {
1522         struct uart_amba_port *uap =
1523             container_of(port, struct uart_amba_port, port);
1524         unsigned int status = pl011_read(uap, REG_FR);
1525         return status & (uap->vendor->fr_busy | UART01x_FR_TXFF) ?
1526                                                         0 : TIOCSER_TEMT;
1527 }
1528
1529 static unsigned int pl011_get_mctrl(struct uart_port *port)
1530 {
1531         struct uart_amba_port *uap =
1532             container_of(port, struct uart_amba_port, port);
1533         unsigned int result = 0;
1534         unsigned int status = pl011_read(uap, REG_FR);
1535
1536 #define TIOCMBIT(uartbit, tiocmbit)     \
1537         if (status & uartbit)           \
1538                 result |= tiocmbit
1539
1540         TIOCMBIT(UART01x_FR_DCD, TIOCM_CAR);
1541         TIOCMBIT(uap->vendor->fr_dsr, TIOCM_DSR);
1542         TIOCMBIT(uap->vendor->fr_cts, TIOCM_CTS);
1543         TIOCMBIT(uap->vendor->fr_ri, TIOCM_RNG);
1544 #undef TIOCMBIT
1545         return result;
1546 }
1547
1548 static void pl011_set_mctrl(struct uart_port *port, unsigned int mctrl)
1549 {
1550         struct uart_amba_port *uap =
1551             container_of(port, struct uart_amba_port, port);
1552         unsigned int cr;
1553
1554         cr = pl011_read(uap, REG_CR);
1555
1556 #define TIOCMBIT(tiocmbit, uartbit)             \
1557         if (mctrl & tiocmbit)           \
1558                 cr |= uartbit;          \
1559         else                            \
1560                 cr &= ~uartbit
1561
1562         TIOCMBIT(TIOCM_RTS, UART011_CR_RTS);
1563         TIOCMBIT(TIOCM_DTR, UART011_CR_DTR);
1564         TIOCMBIT(TIOCM_OUT1, UART011_CR_OUT1);
1565         TIOCMBIT(TIOCM_OUT2, UART011_CR_OUT2);
1566         TIOCMBIT(TIOCM_LOOP, UART011_CR_LBE);
1567
1568         if (uap->autorts) {
1569                 /* We need to disable auto-RTS if we want to turn RTS off */
1570                 TIOCMBIT(TIOCM_RTS, UART011_CR_RTSEN);
1571         }
1572 #undef TIOCMBIT
1573
1574         pl011_write(cr, uap, REG_CR);
1575 }
1576
1577 static void pl011_break_ctl(struct uart_port *port, int break_state)
1578 {
1579         struct uart_amba_port *uap =
1580             container_of(port, struct uart_amba_port, port);
1581         unsigned long flags;
1582         unsigned int lcr_h;
1583
1584         spin_lock_irqsave(&uap->port.lock, flags);
1585         lcr_h = pl011_read(uap, REG_LCRH_TX);
1586         if (break_state == -1)
1587                 lcr_h |= UART01x_LCRH_BRK;
1588         else
1589                 lcr_h &= ~UART01x_LCRH_BRK;
1590         pl011_write(lcr_h, uap, REG_LCRH_TX);
1591         spin_unlock_irqrestore(&uap->port.lock, flags);
1592 }
1593
1594 #ifdef CONFIG_CONSOLE_POLL
1595
1596 static void pl011_quiesce_irqs(struct uart_port *port)
1597 {
1598         struct uart_amba_port *uap =
1599             container_of(port, struct uart_amba_port, port);
1600
1601         pl011_write(pl011_read(uap, REG_MIS), uap, REG_ICR);
1602         /*
1603          * There is no way to clear TXIM as this is "ready to transmit IRQ", so
1604          * we simply mask it. start_tx() will unmask it.
1605          *
1606          * Note we can race with start_tx(), and if the race happens, the
1607          * polling user might get another interrupt just after we clear it.
1608          * But it should be OK and can happen even w/o the race, e.g.
1609          * controller immediately got some new data and raised the IRQ.
1610          *
1611          * And whoever uses polling routines assumes that it manages the device
1612          * (including tx queue), so we're also fine with start_tx()'s caller
1613          * side.
1614          */
1615         pl011_write(pl011_read(uap, REG_IMSC) & ~UART011_TXIM, uap,
1616                     REG_IMSC);
1617 }
1618
1619 static int pl011_get_poll_char(struct uart_port *port)
1620 {
1621         struct uart_amba_port *uap =
1622             container_of(port, struct uart_amba_port, port);
1623         unsigned int status;
1624
1625         /*
1626          * The caller might need IRQs lowered, e.g. if used with KDB NMI
1627          * debugger.
1628          */
1629         pl011_quiesce_irqs(port);
1630
1631         status = pl011_read(uap, REG_FR);
1632         if (status & UART01x_FR_RXFE)
1633                 return NO_POLL_CHAR;
1634
1635         return pl011_read(uap, REG_DR);
1636 }
1637
1638 static void pl011_put_poll_char(struct uart_port *port,
1639                          unsigned char ch)
1640 {
1641         struct uart_amba_port *uap =
1642             container_of(port, struct uart_amba_port, port);
1643
1644         while (pl011_read(uap, REG_FR) & UART01x_FR_TXFF)
1645                 cpu_relax();
1646
1647         pl011_write(ch, uap, REG_DR);
1648 }
1649
1650 #endif /* CONFIG_CONSOLE_POLL */
1651
1652 static int pl011_hwinit(struct uart_port *port)
1653 {
1654         struct uart_amba_port *uap =
1655             container_of(port, struct uart_amba_port, port);
1656         int retval;
1657
1658         /* Optionaly enable pins to be muxed in and configured */
1659         pinctrl_pm_select_default_state(port->dev);
1660
1661         /*
1662          * Try to enable the clock producer.
1663          */
1664         retval = clk_prepare_enable(uap->clk);
1665         if (retval)
1666                 return retval;
1667
1668         uap->port.uartclk = clk_get_rate(uap->clk);
1669
1670         /* Clear pending error and receive interrupts */
1671         pl011_write(UART011_OEIS | UART011_BEIS | UART011_PEIS |
1672                     UART011_FEIS | UART011_RTIS | UART011_RXIS,
1673                     uap, REG_ICR);
1674
1675         /*
1676          * Save interrupts enable mask, and enable RX interrupts in case if
1677          * the interrupt is used for NMI entry.
1678          */
1679         uap->im = pl011_read(uap, REG_IMSC);
1680         pl011_write(UART011_RTIM | UART011_RXIM, uap, REG_IMSC);
1681
1682         if (dev_get_platdata(uap->port.dev)) {
1683                 struct amba_pl011_data *plat;
1684
1685                 plat = dev_get_platdata(uap->port.dev);
1686                 if (plat->init)
1687                         plat->init();
1688         }
1689         return 0;
1690 }
1691
1692 static bool pl011_split_lcrh(const struct uart_amba_port *uap)
1693 {
1694         return pl011_reg_to_offset(uap, REG_LCRH_RX) !=
1695                pl011_reg_to_offset(uap, REG_LCRH_TX);
1696 }
1697
1698 static void pl011_write_lcr_h(struct uart_amba_port *uap, unsigned int lcr_h)
1699 {
1700         pl011_write(lcr_h, uap, REG_LCRH_RX);
1701         if (pl011_split_lcrh(uap)) {
1702                 int i;
1703                 /*
1704                  * Wait 10 PCLKs before writing LCRH_TX register,
1705                  * to get this delay write read only register 10 times
1706                  */
1707                 for (i = 0; i < 10; ++i)
1708                         pl011_write(0xff, uap, REG_MIS);
1709                 pl011_write(lcr_h, uap, REG_LCRH_TX);
1710         }
1711 }
1712
1713 static int pl011_allocate_irq(struct uart_amba_port *uap)
1714 {
1715         pl011_write(uap->im, uap, REG_IMSC);
1716
1717         return request_irq(uap->port.irq, pl011_int, 0, "uart-pl011", uap);
1718 }
1719
1720 /*
1721  * Enable interrupts, only timeouts when using DMA
1722  * if initial RX DMA job failed, start in interrupt mode
1723  * as well.
1724  */
1725 static void pl011_enable_interrupts(struct uart_amba_port *uap)
1726 {
1727         unsigned int i;
1728
1729         spin_lock_irq(&uap->port.lock);
1730
1731         /* Clear out any spuriously appearing RX interrupts */
1732         pl011_write(UART011_RTIS | UART011_RXIS, uap, REG_ICR);
1733
1734         /*
1735          * RXIS is asserted only when the RX FIFO transitions from below
1736          * to above the trigger threshold.  If the RX FIFO is already
1737          * full to the threshold this can't happen and RXIS will now be
1738          * stuck off.  Drain the RX FIFO explicitly to fix this:
1739          */
1740         for (i = 0; i < uap->fifosize * 2; ++i) {
1741                 if (pl011_read(uap, REG_FR) & UART01x_FR_RXFE)
1742                         break;
1743
1744                 pl011_read(uap, REG_DR);
1745         }
1746
1747         uap->im = UART011_RTIM;
1748         if (!pl011_dma_rx_running(uap))
1749                 uap->im |= UART011_RXIM;
1750         pl011_write(uap->im, uap, REG_IMSC);
1751         spin_unlock_irq(&uap->port.lock);
1752 }
1753
1754 static int pl011_startup(struct uart_port *port)
1755 {
1756         struct uart_amba_port *uap =
1757             container_of(port, struct uart_amba_port, port);
1758         unsigned int cr;
1759         int retval;
1760
1761         retval = pl011_hwinit(port);
1762         if (retval)
1763                 goto clk_dis;
1764
1765         retval = pl011_allocate_irq(uap);
1766         if (retval)
1767                 goto clk_dis;
1768
1769         pl011_write(uap->vendor->ifls, uap, REG_IFLS);
1770
1771         spin_lock_irq(&uap->port.lock);
1772
1773         /* restore RTS and DTR */
1774         cr = uap->old_cr & (UART011_CR_RTS | UART011_CR_DTR);
1775         cr |= UART01x_CR_UARTEN | UART011_CR_RXE | UART011_CR_TXE;
1776         pl011_write(cr, uap, REG_CR);
1777
1778         spin_unlock_irq(&uap->port.lock);
1779
1780         /*
1781          * initialise the old status of the modem signals
1782          */
1783         uap->old_status = pl011_read(uap, REG_FR) & UART01x_FR_MODEM_ANY;
1784
1785         /* Startup DMA */
1786         pl011_dma_startup(uap);
1787
1788         pl011_enable_interrupts(uap);
1789
1790         return 0;
1791
1792  clk_dis:
1793         clk_disable_unprepare(uap->clk);
1794         return retval;
1795 }
1796
1797 static int sbsa_uart_startup(struct uart_port *port)
1798 {
1799         struct uart_amba_port *uap =
1800                 container_of(port, struct uart_amba_port, port);
1801         int retval;
1802
1803         retval = pl011_hwinit(port);
1804         if (retval)
1805                 return retval;
1806
1807         retval = pl011_allocate_irq(uap);
1808         if (retval)
1809                 return retval;
1810
1811         /* The SBSA UART does not support any modem status lines. */
1812         uap->old_status = 0;
1813
1814         pl011_enable_interrupts(uap);
1815
1816         return 0;
1817 }
1818
1819 static void pl011_shutdown_channel(struct uart_amba_port *uap,
1820                                         unsigned int lcrh)
1821 {
1822       unsigned long val;
1823
1824       val = pl011_read(uap, lcrh);
1825       val &= ~(UART01x_LCRH_BRK | UART01x_LCRH_FEN);
1826       pl011_write(val, uap, lcrh);
1827 }
1828
1829 /*
1830  * disable the port. It should not disable RTS and DTR.
1831  * Also RTS and DTR state should be preserved to restore
1832  * it during startup().
1833  */
1834 static void pl011_disable_uart(struct uart_amba_port *uap)
1835 {
1836         unsigned int cr;
1837
1838         uap->autorts = false;
1839         spin_lock_irq(&uap->port.lock);
1840         cr = pl011_read(uap, REG_CR);
1841         uap->old_cr = cr;
1842         cr &= UART011_CR_RTS | UART011_CR_DTR;
1843         cr |= UART01x_CR_UARTEN | UART011_CR_TXE;
1844         pl011_write(cr, uap, REG_CR);
1845         spin_unlock_irq(&uap->port.lock);
1846
1847         /*
1848          * disable break condition and fifos
1849          */
1850         pl011_shutdown_channel(uap, REG_LCRH_RX);
1851         if (pl011_split_lcrh(uap))
1852                 pl011_shutdown_channel(uap, REG_LCRH_TX);
1853 }
1854
1855 static void pl011_disable_interrupts(struct uart_amba_port *uap)
1856 {
1857         spin_lock_irq(&uap->port.lock);
1858
1859         /* mask all interrupts and clear all pending ones */
1860         uap->im = 0;
1861         pl011_write(uap->im, uap, REG_IMSC);
1862         pl011_write(0xffff, uap, REG_ICR);
1863
1864         spin_unlock_irq(&uap->port.lock);
1865 }
1866
1867 static void pl011_shutdown(struct uart_port *port)
1868 {
1869         struct uart_amba_port *uap =
1870                 container_of(port, struct uart_amba_port, port);
1871
1872         pl011_disable_interrupts(uap);
1873
1874         pl011_dma_shutdown(uap);
1875
1876         free_irq(uap->port.irq, uap);
1877
1878         pl011_disable_uart(uap);
1879
1880         /*
1881          * Shut down the clock producer
1882          */
1883         clk_disable_unprepare(uap->clk);
1884         /* Optionally let pins go into sleep states */
1885         pinctrl_pm_select_sleep_state(port->dev);
1886
1887         if (dev_get_platdata(uap->port.dev)) {
1888                 struct amba_pl011_data *plat;
1889
1890                 plat = dev_get_platdata(uap->port.dev);
1891                 if (plat->exit)
1892                         plat->exit();
1893         }
1894
1895         if (uap->port.ops->flush_buffer)
1896                 uap->port.ops->flush_buffer(port);
1897 }
1898
1899 static void sbsa_uart_shutdown(struct uart_port *port)
1900 {
1901         struct uart_amba_port *uap =
1902                 container_of(port, struct uart_amba_port, port);
1903
1904         pl011_disable_interrupts(uap);
1905
1906         free_irq(uap->port.irq, uap);
1907
1908         if (uap->port.ops->flush_buffer)
1909                 uap->port.ops->flush_buffer(port);
1910 }
1911
1912 static void
1913 pl011_setup_status_masks(struct uart_port *port, struct ktermios *termios)
1914 {
1915         port->read_status_mask = UART011_DR_OE | 255;
1916         if (termios->c_iflag & INPCK)
1917                 port->read_status_mask |= UART011_DR_FE | UART011_DR_PE;
1918         if (termios->c_iflag & (IGNBRK | BRKINT | PARMRK))
1919                 port->read_status_mask |= UART011_DR_BE;
1920
1921         /*
1922          * Characters to ignore
1923          */
1924         port->ignore_status_mask = 0;
1925         if (termios->c_iflag & IGNPAR)
1926                 port->ignore_status_mask |= UART011_DR_FE | UART011_DR_PE;
1927         if (termios->c_iflag & IGNBRK) {
1928                 port->ignore_status_mask |= UART011_DR_BE;
1929                 /*
1930                  * If we're ignoring parity and break indicators,
1931                  * ignore overruns too (for real raw support).
1932                  */
1933                 if (termios->c_iflag & IGNPAR)
1934                         port->ignore_status_mask |= UART011_DR_OE;
1935         }
1936
1937         /*
1938          * Ignore all characters if CREAD is not set.
1939          */
1940         if ((termios->c_cflag & CREAD) == 0)
1941                 port->ignore_status_mask |= UART_DUMMY_DR_RX;
1942 }
1943
1944 static void
1945 pl011_set_termios(struct uart_port *port, struct ktermios *termios,
1946                      struct ktermios *old)
1947 {
1948         struct uart_amba_port *uap =
1949             container_of(port, struct uart_amba_port, port);
1950         unsigned int lcr_h, old_cr;
1951         unsigned long flags;
1952         unsigned int baud, quot, clkdiv;
1953
1954         if (uap->vendor->oversampling)
1955                 clkdiv = 8;
1956         else
1957                 clkdiv = 16;
1958
1959         /*
1960          * Ask the core to calculate the divisor for us.
1961          */
1962         baud = uart_get_baud_rate(port, termios, old, 0,
1963                                   port->uartclk / clkdiv);
1964 #ifdef CONFIG_DMA_ENGINE
1965         /*
1966          * Adjust RX DMA polling rate with baud rate if not specified.
1967          */
1968         if (uap->dmarx.auto_poll_rate)
1969                 uap->dmarx.poll_rate = DIV_ROUND_UP(10000000, baud);
1970 #endif
1971
1972         if (baud > port->uartclk/16)
1973                 quot = DIV_ROUND_CLOSEST(port->uartclk * 8, baud);
1974         else
1975                 quot = DIV_ROUND_CLOSEST(port->uartclk * 4, baud);
1976
1977         switch (termios->c_cflag & CSIZE) {
1978         case CS5:
1979                 lcr_h = UART01x_LCRH_WLEN_5;
1980                 break;
1981         case CS6:
1982                 lcr_h = UART01x_LCRH_WLEN_6;
1983                 break;
1984         case CS7:
1985                 lcr_h = UART01x_LCRH_WLEN_7;
1986                 break;
1987         default: // CS8
1988                 lcr_h = UART01x_LCRH_WLEN_8;
1989                 break;
1990         }
1991         if (termios->c_cflag & CSTOPB)
1992                 lcr_h |= UART01x_LCRH_STP2;
1993         if (termios->c_cflag & PARENB) {
1994                 lcr_h |= UART01x_LCRH_PEN;
1995                 if (!(termios->c_cflag & PARODD))
1996                         lcr_h |= UART01x_LCRH_EPS;
1997                 if (termios->c_cflag & CMSPAR)
1998                         lcr_h |= UART011_LCRH_SPS;
1999         }
2000         if (uap->fifosize > 1)
2001                 lcr_h |= UART01x_LCRH_FEN;
2002
2003         spin_lock_irqsave(&port->lock, flags);
2004
2005         /*
2006          * Update the per-port timeout.
2007          */
2008         uart_update_timeout(port, termios->c_cflag, baud);
2009
2010         pl011_setup_status_masks(port, termios);
2011
2012         if (UART_ENABLE_MS(port, termios->c_cflag))
2013                 pl011_enable_ms(port);
2014
2015         /* first, disable everything */
2016         old_cr = pl011_read(uap, REG_CR);
2017         pl011_write(0, uap, REG_CR);
2018
2019         if (termios->c_cflag & CRTSCTS) {
2020                 if (old_cr & UART011_CR_RTS)
2021                         old_cr |= UART011_CR_RTSEN;
2022
2023                 old_cr |= UART011_CR_CTSEN;
2024                 uap->autorts = true;
2025         } else {
2026                 old_cr &= ~(UART011_CR_CTSEN | UART011_CR_RTSEN);
2027                 uap->autorts = false;
2028         }
2029
2030         if (uap->vendor->oversampling) {
2031                 if (baud > port->uartclk / 16)
2032                         old_cr |= ST_UART011_CR_OVSFACT;
2033                 else
2034                         old_cr &= ~ST_UART011_CR_OVSFACT;
2035         }
2036
2037         /*
2038          * Workaround for the ST Micro oversampling variants to
2039          * increase the bitrate slightly, by lowering the divisor,
2040          * to avoid delayed sampling of start bit at high speeds,
2041          * else we see data corruption.
2042          */
2043         if (uap->vendor->oversampling) {
2044                 if ((baud >= 3000000) && (baud < 3250000) && (quot > 1))
2045                         quot -= 1;
2046                 else if ((baud > 3250000) && (quot > 2))
2047                         quot -= 2;
2048         }
2049         /* Set baud rate */
2050         pl011_write(quot & 0x3f, uap, REG_FBRD);
2051         pl011_write(quot >> 6, uap, REG_IBRD);
2052
2053         /*
2054          * ----------v----------v----------v----------v-----
2055          * NOTE: REG_LCRH_TX and REG_LCRH_RX MUST BE WRITTEN AFTER
2056          * REG_FBRD & REG_IBRD.
2057          * ----------^----------^----------^----------^-----
2058          */
2059         pl011_write_lcr_h(uap, lcr_h);
2060         pl011_write(old_cr, uap, REG_CR);
2061
2062         spin_unlock_irqrestore(&port->lock, flags);
2063 }
2064
2065 static void
2066 sbsa_uart_set_termios(struct uart_port *port, struct ktermios *termios,
2067                       struct ktermios *old)
2068 {
2069         struct uart_amba_port *uap =
2070             container_of(port, struct uart_amba_port, port);
2071         unsigned long flags;
2072
2073         tty_termios_encode_baud_rate(termios, uap->fixed_baud, uap->fixed_baud);
2074
2075         /* The SBSA UART only supports 8n1 without hardware flow control. */
2076         termios->c_cflag &= ~(CSIZE | CSTOPB | PARENB | PARODD);
2077         termios->c_cflag &= ~(CMSPAR | CRTSCTS);
2078         termios->c_cflag |= CS8 | CLOCAL;
2079
2080         spin_lock_irqsave(&port->lock, flags);
2081         uart_update_timeout(port, CS8, uap->fixed_baud);
2082         pl011_setup_status_masks(port, termios);
2083         spin_unlock_irqrestore(&port->lock, flags);
2084 }
2085
2086 static const char *pl011_type(struct uart_port *port)
2087 {
2088         struct uart_amba_port *uap =
2089             container_of(port, struct uart_amba_port, port);
2090         return uap->port.type == PORT_AMBA ? uap->type : NULL;
2091 }
2092
2093 /*
2094  * Configure/autoconfigure the port.
2095  */
2096 static void pl011_config_port(struct uart_port *port, int flags)
2097 {
2098         if (flags & UART_CONFIG_TYPE)
2099                 port->type = PORT_AMBA;
2100 }
2101
2102 /*
2103  * verify the new serial_struct (for TIOCSSERIAL).
2104  */
2105 static int pl011_verify_port(struct uart_port *port, struct serial_struct *ser)
2106 {
2107         int ret = 0;
2108         if (ser->type != PORT_UNKNOWN && ser->type != PORT_AMBA)
2109                 ret = -EINVAL;
2110         if (ser->irq < 0 || ser->irq >= nr_irqs)
2111                 ret = -EINVAL;
2112         if (ser->baud_base < 9600)
2113                 ret = -EINVAL;
2114         if (port->mapbase != (unsigned long) ser->iomem_base)
2115                 ret = -EINVAL;
2116         return ret;
2117 }
2118
2119 static struct uart_ops amba_pl011_pops = {
2120         .tx_empty       = pl011_tx_empty,
2121         .set_mctrl      = pl011_set_mctrl,
2122         .get_mctrl      = pl011_get_mctrl,
2123         .stop_tx        = pl011_stop_tx,
2124         .start_tx       = pl011_start_tx,
2125         .stop_rx        = pl011_stop_rx,
2126         .enable_ms      = pl011_enable_ms,
2127         .break_ctl      = pl011_break_ctl,
2128         .startup        = pl011_startup,
2129         .shutdown       = pl011_shutdown,
2130         .flush_buffer   = pl011_dma_flush_buffer,
2131         .set_termios    = pl011_set_termios,
2132         .type           = pl011_type,
2133         .config_port    = pl011_config_port,
2134         .verify_port    = pl011_verify_port,
2135 #ifdef CONFIG_CONSOLE_POLL
2136         .poll_init     = pl011_hwinit,
2137         .poll_get_char = pl011_get_poll_char,
2138         .poll_put_char = pl011_put_poll_char,
2139 #endif
2140 };
2141
2142 static void sbsa_uart_set_mctrl(struct uart_port *port, unsigned int mctrl)
2143 {
2144 }
2145
2146 static unsigned int sbsa_uart_get_mctrl(struct uart_port *port)
2147 {
2148         return 0;
2149 }
2150
2151 static const struct uart_ops sbsa_uart_pops = {
2152         .tx_empty       = pl011_tx_empty,
2153         .set_mctrl      = sbsa_uart_set_mctrl,
2154         .get_mctrl      = sbsa_uart_get_mctrl,
2155         .stop_tx        = pl011_stop_tx,
2156         .start_tx       = pl011_start_tx,
2157         .stop_rx        = pl011_stop_rx,
2158         .startup        = sbsa_uart_startup,
2159         .shutdown       = sbsa_uart_shutdown,
2160         .set_termios    = sbsa_uart_set_termios,
2161         .type           = pl011_type,
2162         .config_port    = pl011_config_port,
2163         .verify_port    = pl011_verify_port,
2164 #ifdef CONFIG_CONSOLE_POLL
2165         .poll_init     = pl011_hwinit,
2166         .poll_get_char = pl011_get_poll_char,
2167         .poll_put_char = pl011_put_poll_char,
2168 #endif
2169 };
2170
2171 static struct uart_amba_port *amba_ports[UART_NR];
2172
2173 #ifdef CONFIG_SERIAL_AMBA_PL011_CONSOLE
2174
2175 static void pl011_console_putchar(struct uart_port *port, int ch)
2176 {
2177         struct uart_amba_port *uap =
2178             container_of(port, struct uart_amba_port, port);
2179
2180         while (pl011_read(uap, REG_FR) & UART01x_FR_TXFF)
2181                 cpu_relax();
2182         pl011_write(ch, uap, REG_DR);
2183 }
2184
2185 static void
2186 pl011_console_write(struct console *co, const char *s, unsigned int count)
2187 {
2188         struct uart_amba_port *uap = amba_ports[co->index];
2189         unsigned int old_cr = 0, new_cr;
2190         unsigned long flags;
2191         int locked = 1;
2192
2193         clk_enable(uap->clk);
2194
2195         local_irq_save(flags);
2196         if (uap->port.sysrq)
2197                 locked = 0;
2198         else if (oops_in_progress)
2199                 locked = spin_trylock(&uap->port.lock);
2200         else
2201                 spin_lock(&uap->port.lock);
2202
2203         /*
2204          *      First save the CR then disable the interrupts
2205          */
2206         if (!uap->vendor->always_enabled) {
2207                 old_cr = pl011_read(uap, REG_CR);
2208                 new_cr = old_cr & ~UART011_CR_CTSEN;
2209                 new_cr |= UART01x_CR_UARTEN | UART011_CR_TXE;
2210                 pl011_write(new_cr, uap, REG_CR);
2211         }
2212
2213         uart_console_write(&uap->port, s, count, pl011_console_putchar);
2214
2215         /*
2216          *      Finally, wait for transmitter to become empty
2217          *      and restore the TCR
2218          */
2219         while (pl011_read(uap, REG_FR) & uap->vendor->fr_busy)
2220                 cpu_relax();
2221         if (!uap->vendor->always_enabled)
2222                 pl011_write(old_cr, uap, REG_CR);
2223
2224         if (locked)
2225                 spin_unlock(&uap->port.lock);
2226         local_irq_restore(flags);
2227
2228         clk_disable(uap->clk);
2229 }
2230
2231 static void pl011_console_get_options(struct uart_amba_port *uap, int *baud,
2232                                       int *parity, int *bits)
2233 {
2234         if (pl011_read(uap, REG_CR) & UART01x_CR_UARTEN) {
2235                 unsigned int lcr_h, ibrd, fbrd;
2236
2237                 lcr_h = pl011_read(uap, REG_LCRH_TX);
2238
2239                 *parity = 'n';
2240                 if (lcr_h & UART01x_LCRH_PEN) {
2241                         if (lcr_h & UART01x_LCRH_EPS)
2242                                 *parity = 'e';
2243                         else
2244                                 *parity = 'o';
2245                 }
2246
2247                 if ((lcr_h & 0x60) == UART01x_LCRH_WLEN_7)
2248                         *bits = 7;
2249                 else
2250                         *bits = 8;
2251
2252                 ibrd = pl011_read(uap, REG_IBRD);
2253                 fbrd = pl011_read(uap, REG_FBRD);
2254
2255                 *baud = uap->port.uartclk * 4 / (64 * ibrd + fbrd);
2256
2257                 if (uap->vendor->oversampling) {
2258                         if (pl011_read(uap, REG_CR)
2259                                   & ST_UART011_CR_OVSFACT)
2260                                 *baud *= 2;
2261                 }
2262         }
2263 }
2264
2265 static int pl011_console_setup(struct console *co, char *options)
2266 {
2267         struct uart_amba_port *uap;
2268         int baud = 38400;
2269         int bits = 8;
2270         int parity = 'n';
2271         int flow = 'n';
2272         int ret;
2273
2274         /*
2275          * Check whether an invalid uart number has been specified, and
2276          * if so, search for the first available port that does have
2277          * console support.
2278          */
2279         if (co->index >= UART_NR)
2280                 co->index = 0;
2281         uap = amba_ports[co->index];
2282         if (!uap)
2283                 return -ENODEV;
2284
2285         /* Allow pins to be muxed in and configured */
2286         pinctrl_pm_select_default_state(uap->port.dev);
2287
2288         ret = clk_prepare(uap->clk);
2289         if (ret)
2290                 return ret;
2291
2292         if (dev_get_platdata(uap->port.dev)) {
2293                 struct amba_pl011_data *plat;
2294
2295                 plat = dev_get_platdata(uap->port.dev);
2296                 if (plat->init)
2297                         plat->init();
2298         }
2299
2300         uap->port.uartclk = clk_get_rate(uap->clk);
2301
2302         if (uap->vendor->fixed_options) {
2303                 baud = uap->fixed_baud;
2304         } else {
2305                 if (options)
2306                         uart_parse_options(options,
2307                                            &baud, &parity, &bits, &flow);
2308                 else
2309                         pl011_console_get_options(uap, &baud, &parity, &bits);
2310         }
2311
2312         return uart_set_options(&uap->port, co, baud, parity, bits, flow);
2313 }
2314
2315 /**
2316  *      pl011_console_match - non-standard console matching
2317  *      @co:      registering console
2318  *      @name:    name from console command line
2319  *      @idx:     index from console command line
2320  *      @options: ptr to option string from console command line
2321  *
2322  *      Only attempts to match console command lines of the form:
2323  *          console=pl011,mmio|mmio32,<addr>[,<options>]
2324  *          console=pl011,0x<addr>[,<options>]
2325  *      This form is used to register an initial earlycon boot console and
2326  *      replace it with the amba_console at pl011 driver init.
2327  *
2328  *      Performs console setup for a match (as required by interface)
2329  *      If no <options> are specified, then assume the h/w is already setup.
2330  *
2331  *      Returns 0 if console matches; otherwise non-zero to use default matching
2332  */
2333 static int pl011_console_match(struct console *co, char *name, int idx,
2334                                char *options)
2335 {
2336         unsigned char iotype;
2337         resource_size_t addr;
2338         int i;
2339
2340         if (strcmp(name, "pl011") != 0)
2341                 return -ENODEV;
2342
2343         if (uart_parse_earlycon(options, &iotype, &addr, &options))
2344                 return -ENODEV;
2345
2346         if (iotype != UPIO_MEM && iotype != UPIO_MEM32)
2347                 return -ENODEV;
2348
2349         /* try to match the port specified on the command line */
2350         for (i = 0; i < ARRAY_SIZE(amba_ports); i++) {
2351                 struct uart_port *port;
2352
2353                 if (!amba_ports[i])
2354                         continue;
2355
2356                 port = &amba_ports[i]->port;
2357
2358                 if (port->mapbase != addr)
2359                         continue;
2360
2361                 co->index = i;
2362                 port->cons = co;
2363                 return pl011_console_setup(co, options);
2364         }
2365
2366         return -ENODEV;
2367 }
2368
2369 static struct uart_driver amba_reg;
2370 static struct console amba_console = {
2371         .name           = "ttyAMA",
2372         .write          = pl011_console_write,
2373         .device         = uart_console_device,
2374         .setup          = pl011_console_setup,
2375         .match          = pl011_console_match,
2376         .flags          = CON_PRINTBUFFER,
2377         .index          = -1,
2378         .data           = &amba_reg,
2379 };
2380
2381 #define AMBA_CONSOLE    (&amba_console)
2382
2383 static void pl011_putc(struct uart_port *port, int c)
2384 {
2385         while (readl(port->membase + UART01x_FR) & UART01x_FR_TXFF)
2386                 cpu_relax();
2387         if (port->iotype == UPIO_MEM32)
2388                 writel(c, port->membase + UART01x_DR);
2389         else
2390                 writeb(c, port->membase + UART01x_DR);
2391         while (readl(port->membase + UART01x_FR) & UART01x_FR_BUSY)
2392                 cpu_relax();
2393 }
2394
2395 static void pl011_early_write(struct console *con, const char *s, unsigned n)
2396 {
2397         struct earlycon_device *dev = con->data;
2398
2399         uart_console_write(&dev->port, s, n, pl011_putc);
2400 }
2401
2402 static int __init pl011_early_console_setup(struct earlycon_device *device,
2403                                             const char *opt)
2404 {
2405         if (!device->port.membase)
2406                 return -ENODEV;
2407
2408         device->con->write = pl011_early_write;
2409         return 0;
2410 }
2411 OF_EARLYCON_DECLARE(pl011, "arm,pl011", pl011_early_console_setup);
2412
2413 #else
2414 #define AMBA_CONSOLE    NULL
2415 #endif
2416
2417 static struct uart_driver amba_reg = {
2418         .owner                  = THIS_MODULE,
2419         .driver_name            = "ttyAMA",
2420         .dev_name               = "ttyAMA",
2421         .major                  = SERIAL_AMBA_MAJOR,
2422         .minor                  = SERIAL_AMBA_MINOR,
2423         .nr                     = UART_NR,
2424         .cons                   = AMBA_CONSOLE,
2425 };
2426
2427 static int pl011_probe_dt_alias(int index, struct device *dev)
2428 {
2429         struct device_node *np;
2430         static bool seen_dev_with_alias = false;
2431         static bool seen_dev_without_alias = false;
2432         int ret = index;
2433
2434         if (!IS_ENABLED(CONFIG_OF))
2435                 return ret;
2436
2437         np = dev->of_node;
2438         if (!np)
2439                 return ret;
2440
2441         ret = of_alias_get_id(np, "serial");
2442         if (ret < 0) {
2443                 seen_dev_without_alias = true;
2444                 ret = index;
2445         } else {
2446                 seen_dev_with_alias = true;
2447                 if (ret >= ARRAY_SIZE(amba_ports) || amba_ports[ret] != NULL) {
2448                         dev_warn(dev, "requested serial port %d  not available.\n", ret);
2449                         ret = index;
2450                 }
2451         }
2452
2453         if (seen_dev_with_alias && seen_dev_without_alias)
2454                 dev_warn(dev, "aliased and non-aliased serial devices found in device tree. Serial port enumeration may be unpredictable.\n");
2455
2456         return ret;
2457 }
2458
2459 /* unregisters the driver also if no more ports are left */
2460 static void pl011_unregister_port(struct uart_amba_port *uap)
2461 {
2462         int i;
2463         bool busy = false;
2464
2465         for (i = 0; i < ARRAY_SIZE(amba_ports); i++) {
2466                 if (amba_ports[i] == uap)
2467                         amba_ports[i] = NULL;
2468                 else if (amba_ports[i])
2469                         busy = true;
2470         }
2471         pl011_dma_remove(uap);
2472         if (!busy)
2473                 uart_unregister_driver(&amba_reg);
2474 }
2475
2476 static int pl011_find_free_port(void)
2477 {
2478         int i;
2479
2480         for (i = 0; i < ARRAY_SIZE(amba_ports); i++)
2481                 if (amba_ports[i] == NULL)
2482                         return i;
2483
2484         return -EBUSY;
2485 }
2486
2487 static int pl011_setup_port(struct device *dev, struct uart_amba_port *uap,
2488                             struct resource *mmiobase, int index)
2489 {
2490         void __iomem *base;
2491
2492         base = devm_ioremap_resource(dev, mmiobase);
2493         if (IS_ERR(base))
2494                 return PTR_ERR(base);
2495
2496         index = pl011_probe_dt_alias(index, dev);
2497
2498         uap->old_cr = 0;
2499         uap->port.dev = dev;
2500         uap->port.mapbase = mmiobase->start;
2501         uap->port.membase = base;
2502         uap->port.fifosize = uap->fifosize;
2503         uap->port.flags = UPF_BOOT_AUTOCONF;
2504         uap->port.line = index;
2505         spin_lock_init(&uap->port.lock);
2506
2507         amba_ports[index] = uap;
2508
2509         return 0;
2510 }
2511
2512 static int pl011_register_port(struct uart_amba_port *uap)
2513 {
2514         int ret, i;
2515
2516         /* Ensure interrupts from this UART are masked and cleared */
2517         pl011_write(0, uap, REG_IMSC);
2518         pl011_write(0xffff, uap, REG_ICR);
2519
2520         if (!amba_reg.state) {
2521                 ret = uart_register_driver(&amba_reg);
2522                 if (ret < 0) {
2523                         dev_err(uap->port.dev,
2524                                 "Failed to register AMBA-PL011 driver\n");
2525                         for (i = 0; i < ARRAY_SIZE(amba_ports); i++)
2526                                 if (amba_ports[i] == uap)
2527                                         amba_ports[i] = NULL;
2528                         return ret;
2529                 }
2530         }
2531
2532         ret = uart_add_one_port(&amba_reg, &uap->port);
2533         if (ret)
2534                 pl011_unregister_port(uap);
2535
2536         return ret;
2537 }
2538
2539 static int pl011_probe(struct amba_device *dev, const struct amba_id *id)
2540 {
2541         struct uart_amba_port *uap;
2542         struct vendor_data *vendor = id->data;
2543         int portnr, ret;
2544
2545         portnr = pl011_find_free_port();
2546         if (portnr < 0)
2547                 return portnr;
2548
2549         uap = devm_kzalloc(&dev->dev, sizeof(struct uart_amba_port),
2550                            GFP_KERNEL);
2551         if (!uap)
2552                 return -ENOMEM;
2553
2554         uap->clk = devm_clk_get(&dev->dev, NULL);
2555         if (IS_ERR(uap->clk))
2556                 return PTR_ERR(uap->clk);
2557
2558         uap->reg_offset = vendor->reg_offset;
2559         uap->vendor = vendor;
2560         uap->fifosize = vendor->get_fifosize(dev);
2561         uap->port.iotype = vendor->access_32b ? UPIO_MEM32 : UPIO_MEM;
2562         uap->port.irq = dev->irq[0];
2563         uap->port.ops = &amba_pl011_pops;
2564
2565         snprintf(uap->type, sizeof(uap->type), "PL011 rev%u", amba_rev(dev));
2566
2567         ret = pl011_setup_port(&dev->dev, uap, &dev->res, portnr);
2568         if (ret)
2569                 return ret;
2570
2571         amba_set_drvdata(dev, uap);
2572
2573         return pl011_register_port(uap);
2574 }
2575
2576 static int pl011_remove(struct amba_device *dev)
2577 {
2578         struct uart_amba_port *uap = amba_get_drvdata(dev);
2579
2580         uart_remove_one_port(&amba_reg, &uap->port);
2581         pl011_unregister_port(uap);
2582         return 0;
2583 }
2584
2585 #ifdef CONFIG_PM_SLEEP
2586 static int pl011_suspend(struct device *dev)
2587 {
2588         struct uart_amba_port *uap = dev_get_drvdata(dev);
2589
2590         if (!uap)
2591                 return -EINVAL;
2592
2593         return uart_suspend_port(&amba_reg, &uap->port);
2594 }
2595
2596 static int pl011_resume(struct device *dev)
2597 {
2598         struct uart_amba_port *uap = dev_get_drvdata(dev);
2599
2600         if (!uap)
2601                 return -EINVAL;
2602
2603         return uart_resume_port(&amba_reg, &uap->port);
2604 }
2605 #endif
2606
2607 static SIMPLE_DEV_PM_OPS(pl011_dev_pm_ops, pl011_suspend, pl011_resume);
2608
2609 static int sbsa_uart_probe(struct platform_device *pdev)
2610 {
2611         struct uart_amba_port *uap;
2612         struct resource *r;
2613         int portnr, ret;
2614         int baudrate;
2615
2616         /*
2617          * Check the mandatory baud rate parameter in the DT node early
2618          * so that we can easily exit with the error.
2619          */
2620         if (pdev->dev.of_node) {
2621                 struct device_node *np = pdev->dev.of_node;
2622
2623                 ret = of_property_read_u32(np, "current-speed", &baudrate);
2624                 if (ret)
2625                         return ret;
2626         } else {
2627                 baudrate = 115200;
2628         }
2629
2630         portnr = pl011_find_free_port();
2631         if (portnr < 0)
2632                 return portnr;
2633
2634         uap = devm_kzalloc(&pdev->dev, sizeof(struct uart_amba_port),
2635                            GFP_KERNEL);
2636         if (!uap)
2637                 return -ENOMEM;
2638
2639         ret = platform_get_irq(pdev, 0);
2640         if (ret < 0) {
2641                 if (ret != -EPROBE_DEFER)
2642                         dev_err(&pdev->dev, "cannot obtain irq\n");
2643                 return ret;
2644         }
2645         uap->port.irq   = ret;
2646
2647         uap->reg_offset = vendor_sbsa.reg_offset;
2648         uap->vendor     = &vendor_sbsa;
2649         uap->fifosize   = 32;
2650         uap->port.iotype = vendor_sbsa.access_32b ? UPIO_MEM32 : UPIO_MEM;
2651         uap->port.ops   = &sbsa_uart_pops;
2652         uap->fixed_baud = baudrate;
2653
2654         snprintf(uap->type, sizeof(uap->type), "SBSA");
2655
2656         r = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2657
2658         ret = pl011_setup_port(&pdev->dev, uap, r, portnr);
2659         if (ret)
2660                 return ret;
2661
2662         platform_set_drvdata(pdev, uap);
2663
2664         return pl011_register_port(uap);
2665 }
2666
2667 static int sbsa_uart_remove(struct platform_device *pdev)
2668 {
2669         struct uart_amba_port *uap = platform_get_drvdata(pdev);
2670
2671         uart_remove_one_port(&amba_reg, &uap->port);
2672         pl011_unregister_port(uap);
2673         return 0;
2674 }
2675
2676 static const struct of_device_id sbsa_uart_of_match[] = {
2677         { .compatible = "arm,sbsa-uart", },
2678         {},
2679 };
2680 MODULE_DEVICE_TABLE(of, sbsa_uart_of_match);
2681
2682 static const struct acpi_device_id sbsa_uart_acpi_match[] = {
2683         { "ARMH0011", 0 },
2684         { "ARMHB000", 0 },
2685         {},
2686 };
2687 MODULE_DEVICE_TABLE(acpi, sbsa_uart_acpi_match);
2688
2689 static struct platform_driver arm_sbsa_uart_platform_driver = {
2690         .probe          = sbsa_uart_probe,
2691         .remove         = sbsa_uart_remove,
2692         .driver = {
2693                 .name   = "sbsa-uart",
2694                 .of_match_table = of_match_ptr(sbsa_uart_of_match),
2695                 .acpi_match_table = ACPI_PTR(sbsa_uart_acpi_match),
2696                 .suppress_bind_attrs = IS_BUILTIN(CONFIG_SERIAL_AMBA_PL011),
2697         },
2698 };
2699
2700 static struct amba_id pl011_ids[] = {
2701         {
2702                 .id     = 0x00041011,
2703                 .mask   = 0x000fffff,
2704                 .data   = &vendor_arm,
2705         },
2706         {
2707                 .id     = 0x00380802,
2708                 .mask   = 0x00ffffff,
2709                 .data   = &vendor_st,
2710         },
2711         {
2712                 .id     = AMBA_LINUX_ID(0x00, 0x1, 0xffe),
2713                 .mask   = 0x00ffffff,
2714                 .data   = &vendor_zte,
2715         },
2716         { 0, 0 },
2717 };
2718
2719 MODULE_DEVICE_TABLE(amba, pl011_ids);
2720
2721 static struct amba_driver pl011_driver = {
2722         .drv = {
2723                 .name   = "uart-pl011",
2724                 .pm     = &pl011_dev_pm_ops,
2725                 .suppress_bind_attrs = IS_BUILTIN(CONFIG_SERIAL_AMBA_PL011),
2726         },
2727         .id_table       = pl011_ids,
2728         .probe          = pl011_probe,
2729         .remove         = pl011_remove,
2730 };
2731
2732 static int __init pl011_init(void)
2733 {
2734         printk(KERN_INFO "Serial: AMBA PL011 UART driver\n");
2735
2736         if (platform_driver_register(&arm_sbsa_uart_platform_driver))
2737                 pr_warn("could not register SBSA UART platform driver\n");
2738         return amba_driver_register(&pl011_driver);
2739 }
2740
2741 static void __exit pl011_exit(void)
2742 {
2743         platform_driver_unregister(&arm_sbsa_uart_platform_driver);
2744         amba_driver_unregister(&pl011_driver);
2745 }
2746
2747 /*
2748  * While this can be a module, if builtin it's most likely the console
2749  * So let's leave module_exit but move module_init to an earlier place
2750  */
2751 arch_initcall(pl011_init);
2752 module_exit(pl011_exit);
2753
2754 MODULE_AUTHOR("ARM Ltd/Deep Blue Solutions Ltd");
2755 MODULE_DESCRIPTION("ARM AMBA serial port driver");
2756 MODULE_LICENSE("GPL");