drivers/pwm/pwm-samsung.c

   1 /*
   2  * Copyright (c) 2007 Ben Dooks
   3  * Copyright (c) 2008 Simtec Electronics
   4  *     Ben Dooks <ben@simtec.co.uk>, <ben-linux@fluff.org>
   5  * Copyright (c) 2013 Tomasz Figa <tomasz.figa@gmail.com>
   6  *
   7  * PWM driver for Samsung SoCs
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License as published by
  11  * the Free Software Foundation; either version 2 of the License.
  12  */
  13
  14 #include <linux/bitops.h>
  15 #include <linux/clk.h>
  16 #include <linux/export.h>
  17 #include <linux/err.h>
  18 #include <linux/io.h>
  19 #include <linux/kernel.h>
  20 #include <linux/module.h>
  21 #include <linux/of.h>
  22 #include <linux/platform_device.h>
  23 #include <linux/pwm.h>
  24 #include <linux/slab.h>
  25 #include <linux/spinlock.h>
  26 #include <linux/time.h>
  27
  28 /* For struct samsung_timer_variant and samsung_pwm_lock. */
  29 #include <clocksource/samsung_pwm.h>
  30
  31 #define REG_TCFG0                       0x00
  32 #define REG_TCFG1                       0x04
  33 #define REG_TCON                        0x08
  34
  35 #define REG_TCNTB(chan)                 (0x0c + ((chan) * 0xc))
  36 #define REG_TCMPB(chan)                 (0x10 + ((chan) * 0xc))
  37
  38 #define TCFG0_PRESCALER_MASK            0xff
  39 #define TCFG0_PRESCALER1_SHIFT          8
  40
  41 #define TCFG1_MUX_MASK                  0xf
  42 #define TCFG1_SHIFT(chan)               (4 * (chan))
  43
  44 /*
  45  * Each channel occupies 4 bits in TCON register, but there is a gap of 4
  46  * bits (one channel) after channel 0, so channels have different numbering
  47  * when accessing TCON register. See to_tcon_channel() function.
  48  *
  49  * In addition, the location of autoreload bit for channel 4 (TCON channel 5)
  50  * in its set of bits is 2 as opposed to 3 for other channels.
  51  */
  52 #define TCON_START(chan)                BIT(4 * (chan) + 0)
  53 #define TCON_MANUALUPDATE(chan)         BIT(4 * (chan) + 1)
  54 #define TCON_INVERT(chan)               BIT(4 * (chan) + 2)
  55 #define _TCON_AUTORELOAD(chan)          BIT(4 * (chan) + 3)
  56 #define _TCON_AUTORELOAD4(chan)         BIT(4 * (chan) + 2)
  57 #define TCON_AUTORELOAD(chan)           \
  58         ((chan < 5) ? _TCON_AUTORELOAD(chan) : _TCON_AUTORELOAD4(chan))
  59
  60 /**
  61  * struct samsung_pwm_channel - private data of PWM channel
  62  * @period_ns:  current period in nanoseconds programmed to the hardware
  63  * @duty_ns:    current duty time in nanoseconds programmed to the hardware
  64  * @tin_ns:     time of one timer tick in nanoseconds with current timer rate
  65  */
  66 struct samsung_pwm_channel {
  67         u32 period_ns;
  68         u32 duty_ns;
  69         u32 tin_ns;
  70 };
  71
  72 /**
  73  * struct samsung_pwm_chip - private data of PWM chip
  74  * @chip:               generic PWM chip
  75  * @variant:            local copy of hardware variant data
  76  * @inverter_mask:      inverter status for all channels - one bit per channel
  77  * @base:               base address of mapped PWM registers
  78  * @base_clk:           base clock used to drive the timers
  79  * @tclk0:              external clock 0 (can be ERR_PTR if not present)
  80  * @tclk1:              external clock 1 (can be ERR_PTR if not present)
  81  */
  82 struct samsung_pwm_chip {
  83         struct pwm_chip chip;
  84         struct samsung_pwm_variant variant;
  85         u8 inverter_mask;
  86
  87         void __iomem *base;
  88         struct clk *base_clk;
  89         struct clk *tclk0;
  90         struct clk *tclk1;
  91 };
  92
  93 #ifndef CONFIG_CLKSRC_SAMSUNG_PWM
  94 /*
  95  * PWM block is shared between pwm-samsung and samsung_pwm_timer drivers
  96  * and some registers need access synchronization. If both drivers are
  97  * compiled in, the spinlock is defined in the clocksource driver,
  98  * otherwise following definition is used.
  99  *
 100  * Currently we do not need any more complex synchronization method
 101  * because all the supported SoCs contain only one instance of the PWM
 102  * IP. Should this change, both drivers will need to be modified to
 103  * properly synchronize accesses to particular instances.
 104  */
 105 static DEFINE_SPINLOCK(samsung_pwm_lock);
 106 #endif
 107
 108 static inline
 109 struct samsung_pwm_chip *to_samsung_pwm_chip(struct pwm_chip *chip)
 110 {
 111         return container_of(chip, struct samsung_pwm_chip, chip);
 112 }
 113
 114 static inline unsigned int to_tcon_channel(unsigned int channel)
 115 {
 116         /* TCON register has a gap of 4 bits (1 channel) after channel 0 */
 117         return (channel == 0) ? 0 : (channel + 1);
 118 }
 119
 120 static void pwm_samsung_set_divisor(struct samsung_pwm_chip *pwm,
 121                                     unsigned int channel, u8 divisor)
 122 {
 123         u8 shift = TCFG1_SHIFT(channel);
 124         unsigned long flags;
 125         u32 reg;
 126         u8 bits;
 127
 128         bits = (fls(divisor) - 1) - pwm->variant.div_base;
 129
 130         spin_lock_irqsave(&samsung_pwm_lock, flags);
 131
 132         reg = readl(pwm->base + REG_TCFG1);
 133         reg &= ~(TCFG1_MUX_MASK << shift);
 134         reg |= bits << shift;
 135         writel(reg, pwm->base + REG_TCFG1);
 136
 137         spin_unlock_irqrestore(&samsung_pwm_lock, flags);
 138 }
 139
 140 static int pwm_samsung_is_tdiv(struct samsung_pwm_chip *chip, unsigned int chan)
 141 {
 142         struct samsung_pwm_variant *variant = &chip->variant;
 143         u32 reg;
 144
 145         reg = readl(chip->base + REG_TCFG1);
 146         reg >>= TCFG1_SHIFT(chan);
 147         reg &= TCFG1_MUX_MASK;
 148
 149         return (BIT(reg) & variant->tclk_mask) == 0;
 150 }
 151
 152 static unsigned long pwm_samsung_get_tin_rate(struct samsung_pwm_chip *chip,
 153                                               unsigned int chan)
 154 {
 155         unsigned long rate;
 156         u32 reg;
 157
 158         rate = clk_get_rate(chip->base_clk);
 159
 160         reg = readl(chip->base + REG_TCFG0);
 161         if (chan >= 2)
 162                 reg >>= TCFG0_PRESCALER1_SHIFT;
 163         reg &= TCFG0_PRESCALER_MASK;
 164
 165         return rate / (reg + 1);
 166 }
 167
 168 static unsigned long pwm_samsung_calc_tin(struct samsung_pwm_chip *chip,
 169                                           unsigned int chan, unsigned long freq)
 170 {
 171         struct samsung_pwm_variant *variant = &chip->variant;
 172         unsigned long rate;
 173         struct clk *clk;
 174         u8 div;
 175
 176         if (!pwm_samsung_is_tdiv(chip, chan)) {
 177                 clk = (chan < 2) ? chip->tclk0 : chip->tclk1;
 178                 if (!IS_ERR(clk)) {
 179                         rate = clk_get_rate(clk);
 180                         if (rate)
 181                                 return rate;
 182                 }
 183
 184                 dev_warn(chip->chip.dev,
 185                         "tclk of PWM %d is inoperational, using tdiv\n", chan);
 186         }
 187
 188         rate = pwm_samsung_get_tin_rate(chip, chan);
 189         dev_dbg(chip->chip.dev, "tin parent at %lu\n", rate);
 190
 191         /*
 192          * Compare minimum PWM frequency that can be achieved with possible
 193          * divider settings and choose the lowest divisor that can generate
 194          * frequencies lower than requested.
 195          */
 196         if (variant->bits < 32) {
 197                 /* Only for s3c24xx */
 198                 for (div = variant->div_base; div < 4; ++div)
 199                         if ((rate >> (variant->bits + div)) < freq)
 200                                 break;
 201         } else {
 202                 /*
 203                  * Other variants have enough counter bits to generate any
 204                  * requested rate, so no need to check higher divisors.
 205                  */
 206                 div = variant->div_base;
 207         }
 208
 209         pwm_samsung_set_divisor(chip, chan, BIT(div));
 210
 211         return rate >> div;
 212 }
 213
 214 static int pwm_samsung_request(struct pwm_chip *chip, struct pwm_device *pwm)
 215 {
 216         struct samsung_pwm_chip *our_chip = to_samsung_pwm_chip(chip);
 217         struct samsung_pwm_channel *our_chan;
 218
 219         if (!(our_chip->variant.output_mask & BIT(pwm->hwpwm))) {
 220                 dev_warn(chip->dev,
 221                         "tried to request PWM channel %d without output\n",
 222                         pwm->hwpwm);
 223                 return -EINVAL;
 224         }
 225
 226         our_chan = devm_kzalloc(chip->dev, sizeof(*our_chan), GFP_KERNEL);
 227         if (!our_chan)
 228                 return -ENOMEM;
 229
 230         pwm_set_chip_data(pwm, our_chan);
 231
 232         return 0;
 233 }
 234
 235 static void pwm_samsung_free(struct pwm_chip *chip, struct pwm_device *pwm)
 236 {
 237         devm_kfree(chip->dev, pwm_get_chip_data(pwm));
 238 }
 239
 240 static int pwm_samsung_enable(struct pwm_chip *chip, struct pwm_device *pwm)
 241 {
 242         struct samsung_pwm_chip *our_chip = to_samsung_pwm_chip(chip);
 243         unsigned int tcon_chan = to_tcon_channel(pwm->hwpwm);
 244         unsigned long flags;
 245         u32 tcon;
 246
 247         spin_lock_irqsave(&samsung_pwm_lock, flags);
 248
 249         tcon = readl(our_chip->base + REG_TCON);
 250
 251         tcon &= ~TCON_START(tcon_chan);
 252         tcon |= TCON_MANUALUPDATE(tcon_chan);
 253         writel(tcon, our_chip->base + REG_TCON);
 254
 255         tcon &= ~TCON_MANUALUPDATE(tcon_chan);
 256         tcon |= TCON_START(tcon_chan) | TCON_AUTORELOAD(tcon_chan);
 257         writel(tcon, our_chip->base + REG_TCON);
 258
 259         spin_unlock_irqrestore(&samsung_pwm_lock, flags);
 260
 261         return 0;
 262 }
 263
 264 static void pwm_samsung_disable(struct pwm_chip *chip, struct pwm_device *pwm)
 265 {
 266         struct samsung_pwm_chip *our_chip = to_samsung_pwm_chip(chip);
 267         unsigned int tcon_chan = to_tcon_channel(pwm->hwpwm);
 268         unsigned long flags;
 269         u32 tcon;
 270
 271         spin_lock_irqsave(&samsung_pwm_lock, flags);
 272
 273         tcon = readl(our_chip->base + REG_TCON);
 274         tcon &= ~TCON_AUTORELOAD(tcon_chan);
 275         writel(tcon, our_chip->base + REG_TCON);
 276
 277         spin_unlock_irqrestore(&samsung_pwm_lock, flags);
 278 }
 279
 280 static void pwm_samsung_manual_update(struct samsung_pwm_chip *chip,
 281                                       struct pwm_device *pwm)
 282 {
 283         unsigned int tcon_chan = to_tcon_channel(pwm->hwpwm);
 284         u32 tcon;
 285         unsigned long flags;
 286
 287         spin_lock_irqsave(&samsung_pwm_lock, flags);
 288
 289         tcon = readl(chip->base + REG_TCON);
 290         tcon |= TCON_MANUALUPDATE(tcon_chan);
 291         writel(tcon, chip->base + REG_TCON);
 292
 293         tcon &= ~TCON_MANUALUPDATE(tcon_chan);
 294         writel(tcon, chip->base + REG_TCON);
 295
 296         spin_unlock_irqrestore(&samsung_pwm_lock, flags);
 297 }
 298
 299 static int pwm_samsung_config(struct pwm_chip *chip, struct pwm_device *pwm,
 300                               int duty_ns, int period_ns)
 301 {
 302         struct samsung_pwm_chip *our_chip = to_samsung_pwm_chip(chip);
 303         struct samsung_pwm_channel *chan = pwm_get_chip_data(pwm);
 304         u32 tin_ns = chan->tin_ns, tcnt, tcmp, oldtcmp;
 305
 306         /*
 307          * We currently avoid using 64bit arithmetic by using the
 308          * fact that anything faster than 1Hz is easily representable
 309          * by 32bits.
 310          */
 311         if (period_ns > NSEC_PER_SEC)
 312                 return -ERANGE;
 313
 314         if (period_ns == chan->period_ns && duty_ns == chan->duty_ns)
 315                 return 0;
 316
 317         tcnt = readl(our_chip->base + REG_TCNTB(pwm->hwpwm));
 318         oldtcmp = readl(our_chip->base + REG_TCMPB(pwm->hwpwm));
 319
 320         /* We need tick count for calculation, not last tick. */
 321         ++tcnt;
 322
 323         /* Check to see if we are changing the clock rate of the PWM. */
 324         if (chan->period_ns != period_ns) {
 325                 unsigned long tin_rate;
 326                 u32 period;
 327
 328                 period = NSEC_PER_SEC / period_ns;
 329
 330                 dev_dbg(our_chip->chip.dev, "duty_ns=%d, period_ns=%d (%u)\n",
 331                                                 duty_ns, period_ns, period);
 332
 333                 tin_rate = pwm_samsung_calc_tin(our_chip, pwm->hwpwm, period);
 334
 335                 dev_dbg(our_chip->chip.dev, "tin_rate=%lu\n", tin_rate);
 336
 337                 tin_ns = NSEC_PER_SEC / tin_rate;
 338                 tcnt = period_ns / tin_ns;
 339         }
 340
 341         /* Period is too short. */
 342         if (tcnt <= 1)
 343                 return -ERANGE;
 344
 345         /* Note that counters count down. */
 346         tcmp = duty_ns / tin_ns;
 347
 348         /* 0% duty is not available */
 349         if (!tcmp)
 350                 ++tcmp;
 351
 352         tcmp = tcnt - tcmp;
 353
 354         /* Decrement to get tick numbers, instead of tick counts. */
 355         --tcnt;
 356         /* -1UL will give 100% duty. */
 357         --tcmp;
 358
 359         dev_dbg(our_chip->chip.dev,
 360                                 "tin_ns=%u, tcmp=%u/%u\n", tin_ns, tcmp, tcnt);
 361
 362         /* Update PWM registers. */
 363         writel(tcnt, our_chip->base + REG_TCNTB(pwm->hwpwm));
 364         writel(tcmp, our_chip->base + REG_TCMPB(pwm->hwpwm));
 365
 366         /*
 367          * In case the PWM is currently at 100% duty cycle, force a manual
 368          * update to prevent the signal staying high if the PWM is disabled
 369          * shortly afer this update (before it autoreloaded the new values).
 370          */
 371         if (oldtcmp == (u32) -1) {
 372                 dev_dbg(our_chip->chip.dev, "Forcing manual update");
 373                 pwm_samsung_manual_update(our_chip, pwm);
 374         }
 375
 376         chan->period_ns = period_ns;
 377         chan->tin_ns = tin_ns;
 378         chan->duty_ns = duty_ns;
 379
 380         return 0;
 381 }
 382
 383 static void pwm_samsung_set_invert(struct samsung_pwm_chip *chip,
 384                                    unsigned int channel, bool invert)
 385 {
 386         unsigned int tcon_chan = to_tcon_channel(channel);
 387         unsigned long flags;
 388         u32 tcon;
 389
 390         spin_lock_irqsave(&samsung_pwm_lock, flags);
 391
 392         tcon = readl(chip->base + REG_TCON);
 393
 394         if (invert) {
 395                 chip->inverter_mask |= BIT(channel);
 396                 tcon |= TCON_INVERT(tcon_chan);
 397         } else {
 398                 chip->inverter_mask &= ~BIT(channel);
 399                 tcon &= ~TCON_INVERT(tcon_chan);
 400         }
 401
 402         writel(tcon, chip->base + REG_TCON);
 403
 404         spin_unlock_irqrestore(&samsung_pwm_lock, flags);
 405 }
 406
 407 static int pwm_samsung_set_polarity(struct pwm_chip *chip,
 408                                     struct pwm_device *pwm,
 409                                     enum pwm_polarity polarity)
 410 {
 411         struct samsung_pwm_chip *our_chip = to_samsung_pwm_chip(chip);
 412         bool invert = (polarity == PWM_POLARITY_NORMAL);
 413
 414         /* Inverted means normal in the hardware. */
 415         pwm_samsung_set_invert(our_chip, pwm->hwpwm, invert);
 416
 417         return 0;
 418 }
 419
 420 static const struct pwm_ops pwm_samsung_ops = {
 421         .request        = pwm_samsung_request,
 422         .free           = pwm_samsung_free,
 423         .enable         = pwm_samsung_enable,
 424         .disable        = pwm_samsung_disable,
 425         .config         = pwm_samsung_config,
 426         .set_polarity   = pwm_samsung_set_polarity,
 427         .owner          = THIS_MODULE,
 428 };
 429
 430 #ifdef CONFIG_OF
 431 static const struct samsung_pwm_variant s3c24xx_variant = {
 432         .bits           = 16,
 433         .div_base       = 1,
 434         .has_tint_cstat = false,
 435         .tclk_mask      = BIT(4),
 436 };
 437
 438 static const struct samsung_pwm_variant s3c64xx_variant = {
 439         .bits           = 32,
 440         .div_base       = 0,
 441         .has_tint_cstat = true,
 442         .tclk_mask      = BIT(7) | BIT(6) | BIT(5),
 443 };
 444
 445 static const struct samsung_pwm_variant s5p64x0_variant = {
 446         .bits           = 32,
 447         .div_base       = 0,
 448         .has_tint_cstat = true,
 449         .tclk_mask      = 0,
 450 };
 451
 452 static const struct samsung_pwm_variant s5pc100_variant = {
 453         .bits           = 32,
 454         .div_base       = 0,
 455         .has_tint_cstat = true,
 456         .tclk_mask      = BIT(5),
 457 };
 458
 459 static const struct of_device_id samsung_pwm_matches[] = {
 460         { .compatible = "samsung,s3c2410-pwm", .data = &s3c24xx_variant },
 461         { .compatible = "samsung,s3c6400-pwm", .data = &s3c64xx_variant },
 462         { .compatible = "samsung,s5p6440-pwm", .data = &s5p64x0_variant },
 463         { .compatible = "samsung,s5pc100-pwm", .data = &s5pc100_variant },
 464         { .compatible = "samsung,exynos4210-pwm", .data = &s5p64x0_variant },
 465         {},
 466 };
 467 MODULE_DEVICE_TABLE(of, samsung_pwm_matches);
 468
 469 static int pwm_samsung_parse_dt(struct samsung_pwm_chip *chip)
 470 {
 471         struct device_node *np = chip->chip.dev->of_node;
 472         const struct of_device_id *match;
 473         struct property *prop;
 474         const __be32 *cur;
 475         u32 val;
 476
 477         match = of_match_node(samsung_pwm_matches, np);
 478         if (!match)
 479                 return -ENODEV;
 480
 481         memcpy(&chip->variant, match->data, sizeof(chip->variant));
 482
 483         of_property_for_each_u32(np, "samsung,pwm-outputs", prop, cur, val) {
 484                 if (val >= SAMSUNG_PWM_NUM) {
 485                         dev_err(chip->chip.dev,
 486                                 "%s: invalid channel index in samsung,pwm-outputs property\n",
 487                                                                 __func__);
 488                         continue;
 489                 }
 490                 chip->variant.output_mask |= BIT(val);
 491         }
 492
 493         return 0;
 494 }
 495 #else
 496 static int pwm_samsung_parse_dt(struct samsung_pwm_chip *chip)
 497 {
 498         return -ENODEV;
 499 }
 500 #endif
 501
 502 static int pwm_samsung_probe(struct platform_device *pdev)
 503 {
 504         struct device *dev = &pdev->dev;
 505         struct samsung_pwm_chip *chip;
 506         struct resource *res;
 507         unsigned int chan;
 508         int ret;
 509
 510         chip = devm_kzalloc(&pdev->dev, sizeof(*chip), GFP_KERNEL);
 511         if (chip == NULL)
 512                 return -ENOMEM;
 513
 514         chip->chip.dev = &pdev->dev;
 515         chip->chip.ops = &pwm_samsung_ops;
 516         chip->chip.base = -1;
 517         chip->chip.npwm = SAMSUNG_PWM_NUM;
 518         chip->inverter_mask = BIT(SAMSUNG_PWM_NUM) - 1;
 519
 520         if (IS_ENABLED(CONFIG_OF) && pdev->dev.of_node) {
 521                 ret = pwm_samsung_parse_dt(chip);
 522                 if (ret)
 523                         return ret;
 524
 525                 chip->chip.of_xlate = of_pwm_xlate_with_flags;
 526                 chip->chip.of_pwm_n_cells = 3;
 527         } else {
 528                 if (!pdev->dev.platform_data) {
 529                         dev_err(&pdev->dev, "no platform data specified\n");
 530                         return -EINVAL;
 531                 }
 532
 533                 memcpy(&chip->variant, pdev->dev.platform_data,
 534                                                         sizeof(chip->variant));
 535         }
 536
 537         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 538         chip->base = devm_ioremap_resource(&pdev->dev, res);
 539         if (IS_ERR(chip->base))
 540                 return PTR_ERR(chip->base);
 541
 542         chip->base_clk = devm_clk_get(&pdev->dev, "timers");
 543         if (IS_ERR(chip->base_clk)) {
 544                 dev_err(dev, "failed to get timer base clk\n");
 545                 return PTR_ERR(chip->base_clk);
 546         }
 547
 548         ret = clk_prepare_enable(chip->base_clk);
 549         if (ret < 0) {
 550                 dev_err(dev, "failed to enable base clock\n");
 551                 return ret;
 552         }
 553
 554         for (chan = 0; chan < SAMSUNG_PWM_NUM; ++chan)
 555                 if (chip->variant.output_mask & BIT(chan))
 556                         pwm_samsung_set_invert(chip, chan, true);
 557
 558         /* Following clocks are optional. */
 559         chip->tclk0 = devm_clk_get(&pdev->dev, "pwm-tclk0");
 560         chip->tclk1 = devm_clk_get(&pdev->dev, "pwm-tclk1");
 561
 562         platform_set_drvdata(pdev, chip);
 563
 564         ret = pwmchip_add(&chip->chip);
 565         if (ret < 0) {
 566                 dev_err(dev, "failed to register PWM chip\n");
 567                 clk_disable_unprepare(chip->base_clk);
 568                 return ret;
 569         }
 570
 571         dev_dbg(dev, "base_clk at %lu, tclk0 at %lu, tclk1 at %lu\n",
 572                 clk_get_rate(chip->base_clk),
 573                 !IS_ERR(chip->tclk0) ? clk_get_rate(chip->tclk0) : 0,
 574                 !IS_ERR(chip->tclk1) ? clk_get_rate(chip->tclk1) : 0);
 575
 576         return 0;
 577 }
 578
 579 static int pwm_samsung_remove(struct platform_device *pdev)
 580 {
 581         struct samsung_pwm_chip *chip = platform_get_drvdata(pdev);
 582         int ret;
 583
 584         ret = pwmchip_remove(&chip->chip);
 585         if (ret < 0)
 586                 return ret;
 587
 588         clk_disable_unprepare(chip->base_clk);
 589
 590         return 0;
 591 }
 592
 593 #ifdef CONFIG_PM_SLEEP
 594 static int pwm_samsung_suspend(struct device *dev)
 595 {
 596         struct samsung_pwm_chip *chip = dev_get_drvdata(dev);
 597         unsigned int i;
 598
 599         /*
 600          * No one preserves these values during suspend so reset them.
 601          * Otherwise driver leaves PWM unconfigured if same values are
 602          * passed to pwm_config() next time.
 603          */
 604         for (i = 0; i < SAMSUNG_PWM_NUM; ++i) {
 605                 struct pwm_device *pwm = &chip->chip.pwms[i];
 606                 struct samsung_pwm_channel *chan = pwm_get_chip_data(pwm);
 607
 608                 if (!chan)
 609                         continue;
 610
 611                 chan->period_ns = 0;
 612                 chan->duty_ns = 0;
 613         }
 614
 615         return 0;
 616 }
 617
 618 static int pwm_samsung_resume(struct device *dev)
 619 {
 620         struct samsung_pwm_chip *chip = dev_get_drvdata(dev);
 621         unsigned int chan;
 622
 623         /*
 624          * Inverter setting must be preserved across suspend/resume
 625          * as nobody really seems to configure it more than once.
 626          */
 627         for (chan = 0; chan < SAMSUNG_PWM_NUM; ++chan) {
 628                 if (chip->variant.output_mask & BIT(chan))
 629                         pwm_samsung_set_invert(chip, chan,
 630                                         chip->inverter_mask & BIT(chan));
 631         }
 632
 633         return 0;
 634 }
 635 #endif
 636
 637 static SIMPLE_DEV_PM_OPS(pwm_samsung_pm_ops, pwm_samsung_suspend,
 638                          pwm_samsung_resume);
 639
 640 static struct platform_driver pwm_samsung_driver = {
 641         .driver         = {
 642                 .name   = "samsung-pwm",
 643                 .pm     = &pwm_samsung_pm_ops,
 644                 .of_match_table = of_match_ptr(samsung_pwm_matches),
 645         },
 646         .probe          = pwm_samsung_probe,
 647         .remove         = pwm_samsung_remove,
 648 };
 649 module_platform_driver(pwm_samsung_driver);
 650
 651 MODULE_LICENSE("GPL");
 652 MODULE_AUTHOR("Tomasz Figa <tomasz.figa@gmail.com>");
 653 MODULE_ALIAS("platform:samsung-pwm");