drivers/pci/pcie/aer.c

   1 // SPDX-License-Identifier: GPL-2.0
   2 /*
   3  * Implement the AER root port service driver. The driver registers an IRQ
   4  * handler. When a root port triggers an AER interrupt, the IRQ handler
   5  * collects root port status and schedules work.
   6  *
   7  * Copyright (C) 2006 Intel Corp.
   8  *      Tom Long Nguyen (tom.l.nguyen@intel.com)
   9  *      Zhang Yanmin (yanmin.zhang@intel.com)
  10  *
  11  * (C) Copyright 2009 Hewlett-Packard Development Company, L.P.
  12  *    Andrew Patterson <andrew.patterson@hp.com>
  13  */
  14
  15 #define pr_fmt(fmt) "AER: " fmt
  16 #define dev_fmt pr_fmt
  17
  18 #include <linux/bitops.h>
  19 #include <linux/cper.h>
  20 #include <linux/pci.h>
  21 #include <linux/pci-acpi.h>
  22 #include <linux/sched.h>
  23 #include <linux/kernel.h>
  24 #include <linux/errno.h>
  25 #include <linux/pm.h>
  26 #include <linux/init.h>
  27 #include <linux/interrupt.h>
  28 #include <linux/delay.h>
  29 #include <linux/kfifo.h>
  30 #include <linux/slab.h>
  31 #include <acpi/apei.h>
  32 #include <ras/ras_event.h>
  33
  34 #include "../pci.h"
  35 #include "portdrv.h"
  36
  37 #define AER_ERROR_SOURCES_MAX           128
  38
  39 #define AER_MAX_TYPEOF_COR_ERRS         16      /* as per PCI_ERR_COR_STATUS */
  40 #define AER_MAX_TYPEOF_UNCOR_ERRS       27      /* as per PCI_ERR_UNCOR_STATUS*/
  41
  42 struct aer_err_source {
  43         unsigned int status;
  44         unsigned int id;
  45 };
  46
  47 struct aer_rpc {
  48         struct pci_dev *rpd;            /* Root Port device */
  49         DECLARE_KFIFO(aer_fifo, struct aer_err_source, AER_ERROR_SOURCES_MAX);
  50 };
  51
  52 /* AER stats for the device */
  53 struct aer_stats {
  54
  55         /*
  56          * Fields for all AER capable devices. They indicate the errors
  57          * "as seen by this device". Note that this may mean that if an
  58          * end point is causing problems, the AER counters may increment
  59          * at its link partner (e.g. root port) because the errors will be
  60          * "seen" by the link partner and not the the problematic end point
  61          * itself (which may report all counters as 0 as it never saw any
  62          * problems).
  63          */
  64         /* Counters for different type of correctable errors */
  65         u64 dev_cor_errs[AER_MAX_TYPEOF_COR_ERRS];
  66         /* Counters for different type of fatal uncorrectable errors */
  67         u64 dev_fatal_errs[AER_MAX_TYPEOF_UNCOR_ERRS];
  68         /* Counters for different type of nonfatal uncorrectable errors */
  69         u64 dev_nonfatal_errs[AER_MAX_TYPEOF_UNCOR_ERRS];
  70         /* Total number of ERR_COR sent by this device */
  71         u64 dev_total_cor_errs;
  72         /* Total number of ERR_FATAL sent by this device */
  73         u64 dev_total_fatal_errs;
  74         /* Total number of ERR_NONFATAL sent by this device */
  75         u64 dev_total_nonfatal_errs;
  76
  77         /*
  78          * Fields for Root ports & root complex event collectors only, these
  79          * indicate the total number of ERR_COR, ERR_FATAL, and ERR_NONFATAL
  80          * messages received by the root port / event collector, INCLUDING the
  81          * ones that are generated internally (by the rootport itself)
  82          */
  83         u64 rootport_total_cor_errs;
  84         u64 rootport_total_fatal_errs;
  85         u64 rootport_total_nonfatal_errs;
  86 };
  87
  88 #define AER_LOG_TLP_MASKS               (PCI_ERR_UNC_POISON_TLP|        \
  89                                         PCI_ERR_UNC_ECRC|               \
  90                                         PCI_ERR_UNC_UNSUP|              \
  91                                         PCI_ERR_UNC_COMP_ABORT|         \
  92                                         PCI_ERR_UNC_UNX_COMP|           \
  93                                         PCI_ERR_UNC_MALF_TLP)
  94
  95 #define SYSTEM_ERROR_INTR_ON_MESG_MASK  (PCI_EXP_RTCTL_SECEE|   \
  96                                         PCI_EXP_RTCTL_SENFEE|   \
  97                                         PCI_EXP_RTCTL_SEFEE)
  98 #define ROOT_PORT_INTR_ON_MESG_MASK     (PCI_ERR_ROOT_CMD_COR_EN|       \
  99                                         PCI_ERR_ROOT_CMD_NONFATAL_EN|   \
 100                                         PCI_ERR_ROOT_CMD_FATAL_EN)
 101 #define ERR_COR_ID(d)                   (d & 0xffff)
 102 #define ERR_UNCOR_ID(d)                 (d >> 16)
 103
 104 #define AER_ERR_STATUS_MASK             (PCI_ERR_ROOT_UNCOR_RCV |       \
 105                                         PCI_ERR_ROOT_COR_RCV |          \
 106                                         PCI_ERR_ROOT_MULTI_COR_RCV |    \
 107                                         PCI_ERR_ROOT_MULTI_UNCOR_RCV)
 108
 109 static int pcie_aer_disable;
 110 static pci_ers_result_t aer_root_reset(struct pci_dev *dev);
 111
 112 void pci_no_aer(void)
 113 {
 114         pcie_aer_disable = 1;
 115 }
 116
 117 bool pci_aer_available(void)
 118 {
 119         return !pcie_aer_disable && pci_msi_enabled();
 120 }
 121
 122 #ifdef CONFIG_PCIE_ECRC
 123
 124 #define ECRC_POLICY_DEFAULT 0           /* ECRC set by BIOS */
 125 #define ECRC_POLICY_OFF     1           /* ECRC off for performance */
 126 #define ECRC_POLICY_ON      2           /* ECRC on for data integrity */
 127
 128 static int ecrc_policy = ECRC_POLICY_DEFAULT;
 129
 130 static const char * const ecrc_policy_str[] = {
 131         [ECRC_POLICY_DEFAULT] = "bios",
 132         [ECRC_POLICY_OFF] = "off",
 133         [ECRC_POLICY_ON] = "on"
 134 };
 135
 136 /**
 137  * enable_ercr_checking - enable PCIe ECRC checking for a device
 138  * @dev: the PCI device
 139  *
 140  * Returns 0 on success, or negative on failure.
 141  */
 142 static int enable_ecrc_checking(struct pci_dev *dev)
 143 {
 144         int aer = dev->aer_cap;
 145         u32 reg32;
 146
 147         if (!aer)
 148                 return -ENODEV;
 149
 150         pci_read_config_dword(dev, aer + PCI_ERR_CAP, &reg32);
 151         if (reg32 & PCI_ERR_CAP_ECRC_GENC)
 152                 reg32 |= PCI_ERR_CAP_ECRC_GENE;
 153         if (reg32 & PCI_ERR_CAP_ECRC_CHKC)
 154                 reg32 |= PCI_ERR_CAP_ECRC_CHKE;
 155         pci_write_config_dword(dev, aer + PCI_ERR_CAP, reg32);
 156
 157         return 0;
 158 }
 159
 160 /**
 161  * disable_ercr_checking - disables PCIe ECRC checking for a device
 162  * @dev: the PCI device
 163  *
 164  * Returns 0 on success, or negative on failure.
 165  */
 166 static int disable_ecrc_checking(struct pci_dev *dev)
 167 {
 168         int aer = dev->aer_cap;
 169         u32 reg32;
 170
 171         if (!aer)
 172                 return -ENODEV;
 173
 174         pci_read_config_dword(dev, aer + PCI_ERR_CAP, &reg32);
 175         reg32 &= ~(PCI_ERR_CAP_ECRC_GENE | PCI_ERR_CAP_ECRC_CHKE);
 176         pci_write_config_dword(dev, aer + PCI_ERR_CAP, reg32);
 177
 178         return 0;
 179 }
 180
 181 /**
 182  * pcie_set_ecrc_checking - set/unset PCIe ECRC checking for a device based on global policy
 183  * @dev: the PCI device
 184  */
 185 void pcie_set_ecrc_checking(struct pci_dev *dev)
 186 {
 187         switch (ecrc_policy) {
 188         case ECRC_POLICY_DEFAULT:
 189                 return;
 190         case ECRC_POLICY_OFF:
 191                 disable_ecrc_checking(dev);
 192                 break;
 193         case ECRC_POLICY_ON:
 194                 enable_ecrc_checking(dev);
 195                 break;
 196         default:
 197                 return;
 198         }
 199 }
 200
 201 /**
 202  * pcie_ecrc_get_policy - parse kernel command-line ecrc option
 203  * @str: ECRC policy from kernel command line to use
 204  */
 205 void pcie_ecrc_get_policy(char *str)
 206 {
 207         int i;
 208
 209         i = match_string(ecrc_policy_str, ARRAY_SIZE(ecrc_policy_str), str);
 210         if (i < 0)
 211                 return;
 212
 213         ecrc_policy = i;
 214 }
 215 #endif  /* CONFIG_PCIE_ECRC */
 216
 217 #define PCI_EXP_AER_FLAGS       (PCI_EXP_DEVCTL_CERE | PCI_EXP_DEVCTL_NFERE | \
 218                                  PCI_EXP_DEVCTL_FERE | PCI_EXP_DEVCTL_URRE)
 219
 220 int pcie_aer_is_native(struct pci_dev *dev)
 221 {
 222         struct pci_host_bridge *host = pci_find_host_bridge(dev->bus);
 223
 224         if (!dev->aer_cap)
 225                 return 0;
 226
 227         return pcie_ports_native || host->native_aer;
 228 }
 229
 230 int pci_enable_pcie_error_reporting(struct pci_dev *dev)
 231 {
 232         int rc;
 233
 234         if (!pcie_aer_is_native(dev))
 235                 return -EIO;
 236
 237         rc = pcie_capability_set_word(dev, PCI_EXP_DEVCTL, PCI_EXP_AER_FLAGS);
 238         return pcibios_err_to_errno(rc);
 239 }
 240 EXPORT_SYMBOL_GPL(pci_enable_pcie_error_reporting);
 241
 242 int pci_disable_pcie_error_reporting(struct pci_dev *dev)
 243 {
 244         int rc;
 245
 246         if (!pcie_aer_is_native(dev))
 247                 return -EIO;
 248
 249         rc = pcie_capability_clear_word(dev, PCI_EXP_DEVCTL, PCI_EXP_AER_FLAGS);
 250         return pcibios_err_to_errno(rc);
 251 }
 252 EXPORT_SYMBOL_GPL(pci_disable_pcie_error_reporting);
 253
 254 int pci_aer_clear_nonfatal_status(struct pci_dev *dev)
 255 {
 256         int aer = dev->aer_cap;
 257         u32 status, sev;
 258
 259         if (!pcie_aer_is_native(dev))
 260                 return -EIO;
 261
 262         /* Clear status bits for ERR_NONFATAL errors only */
 263         pci_read_config_dword(dev, aer + PCI_ERR_UNCOR_STATUS, &status);
 264         pci_read_config_dword(dev, aer + PCI_ERR_UNCOR_SEVER, &sev);
 265         status &= ~sev;
 266         if (status)
 267                 pci_write_config_dword(dev, aer + PCI_ERR_UNCOR_STATUS, status);
 268
 269         return 0;
 270 }
 271 EXPORT_SYMBOL_GPL(pci_aer_clear_nonfatal_status);
 272
 273 void pci_aer_clear_fatal_status(struct pci_dev *dev)
 274 {
 275         int aer = dev->aer_cap;
 276         u32 status, sev;
 277
 278         if (!pcie_aer_is_native(dev))
 279                 return;
 280
 281         /* Clear status bits for ERR_FATAL errors only */
 282         pci_read_config_dword(dev, aer + PCI_ERR_UNCOR_STATUS, &status);
 283         pci_read_config_dword(dev, aer + PCI_ERR_UNCOR_SEVER, &sev);
 284         status &= sev;
 285         if (status)
 286                 pci_write_config_dword(dev, aer + PCI_ERR_UNCOR_STATUS, status);
 287 }
 288
 289 /**
 290  * pci_aer_raw_clear_status - Clear AER error registers.
 291  * @dev: the PCI device
 292  *
 293  * Clearing AER error status registers unconditionally, regardless of
 294  * whether they're owned by firmware or the OS.
 295  *
 296  * Returns 0 on success, or negative on failure.
 297  */
 298 int pci_aer_raw_clear_status(struct pci_dev *dev)
 299 {
 300         int aer = dev->aer_cap;
 301         u32 status;
 302         int port_type;
 303
 304         if (!aer)
 305                 return -EIO;
 306
 307         port_type = pci_pcie_type(dev);
 308         if (port_type == PCI_EXP_TYPE_ROOT_PORT ||
 309             port_type == PCI_EXP_TYPE_RC_EC) {
 310                 pci_read_config_dword(dev, aer + PCI_ERR_ROOT_STATUS, &status);
 311                 pci_write_config_dword(dev, aer + PCI_ERR_ROOT_STATUS, status);
 312         }
 313
 314         pci_read_config_dword(dev, aer + PCI_ERR_COR_STATUS, &status);
 315         pci_write_config_dword(dev, aer + PCI_ERR_COR_STATUS, status);
 316
 317         pci_read_config_dword(dev, aer + PCI_ERR_UNCOR_STATUS, &status);
 318         pci_write_config_dword(dev, aer + PCI_ERR_UNCOR_STATUS, status);
 319
 320         return 0;
 321 }
 322
 323 int pci_aer_clear_status(struct pci_dev *dev)
 324 {
 325         if (!pcie_aer_is_native(dev))
 326                 return -EIO;
 327
 328         return pci_aer_raw_clear_status(dev);
 329 }
 330
 331 void pci_save_aer_state(struct pci_dev *dev)
 332 {
 333         int aer = dev->aer_cap;
 334         struct pci_cap_saved_state *save_state;
 335         u32 *cap;
 336
 337         if (!aer)
 338                 return;
 339
 340         save_state = pci_find_saved_ext_cap(dev, PCI_EXT_CAP_ID_ERR);
 341         if (!save_state)
 342                 return;
 343
 344         cap = &save_state->cap.data[0];
 345         pci_read_config_dword(dev, aer + PCI_ERR_UNCOR_MASK, cap++);
 346         pci_read_config_dword(dev, aer + PCI_ERR_UNCOR_SEVER, cap++);
 347         pci_read_config_dword(dev, aer + PCI_ERR_COR_MASK, cap++);
 348         pci_read_config_dword(dev, aer + PCI_ERR_CAP, cap++);
 349         if (pcie_cap_has_rtctl(dev))
 350                 pci_read_config_dword(dev, aer + PCI_ERR_ROOT_COMMAND, cap++);
 351 }
 352
 353 void pci_restore_aer_state(struct pci_dev *dev)
 354 {
 355         int aer = dev->aer_cap;
 356         struct pci_cap_saved_state *save_state;
 357         u32 *cap;
 358
 359         if (!aer)
 360                 return;
 361
 362         save_state = pci_find_saved_ext_cap(dev, PCI_EXT_CAP_ID_ERR);
 363         if (!save_state)
 364                 return;
 365
 366         cap = &save_state->cap.data[0];
 367         pci_write_config_dword(dev, aer + PCI_ERR_UNCOR_MASK, *cap++);
 368         pci_write_config_dword(dev, aer + PCI_ERR_UNCOR_SEVER, *cap++);
 369         pci_write_config_dword(dev, aer + PCI_ERR_COR_MASK, *cap++);
 370         pci_write_config_dword(dev, aer + PCI_ERR_CAP, *cap++);
 371         if (pcie_cap_has_rtctl(dev))
 372                 pci_write_config_dword(dev, aer + PCI_ERR_ROOT_COMMAND, *cap++);
 373 }
 374
 375 void pci_aer_init(struct pci_dev *dev)
 376 {
 377         int n;
 378
 379         dev->aer_cap = pci_find_ext_capability(dev, PCI_EXT_CAP_ID_ERR);
 380         if (!dev->aer_cap)
 381                 return;
 382
 383         dev->aer_stats = kzalloc(sizeof(struct aer_stats), GFP_KERNEL);
 384
 385         /*
 386          * We save/restore PCI_ERR_UNCOR_MASK, PCI_ERR_UNCOR_SEVER,
 387          * PCI_ERR_COR_MASK, and PCI_ERR_CAP.  Root and Root Complex Event
 388          * Collectors also implement PCI_ERR_ROOT_COMMAND (PCIe r5.0, sec
 389          * 7.8.4).
 390          */
 391         n = pcie_cap_has_rtctl(dev) ? 5 : 4;
 392         pci_add_ext_cap_save_buffer(dev, PCI_EXT_CAP_ID_ERR, sizeof(u32) * n);
 393
 394         pci_aer_clear_status(dev);
 395 }
 396
 397 void pci_aer_exit(struct pci_dev *dev)
 398 {
 399         kfree(dev->aer_stats);
 400         dev->aer_stats = NULL;
 401 }
 402
 403 #define AER_AGENT_RECEIVER              0
 404 #define AER_AGENT_REQUESTER             1
 405 #define AER_AGENT_COMPLETER             2
 406 #define AER_AGENT_TRANSMITTER           3
 407
 408 #define AER_AGENT_REQUESTER_MASK(t)     ((t == AER_CORRECTABLE) ?       \
 409         0 : (PCI_ERR_UNC_COMP_TIME|PCI_ERR_UNC_UNSUP))
 410 #define AER_AGENT_COMPLETER_MASK(t)     ((t == AER_CORRECTABLE) ?       \
 411         0 : PCI_ERR_UNC_COMP_ABORT)
 412 #define AER_AGENT_TRANSMITTER_MASK(t)   ((t == AER_CORRECTABLE) ?       \
 413         (PCI_ERR_COR_REP_ROLL|PCI_ERR_COR_REP_TIMER) : 0)
 414
 415 #define AER_GET_AGENT(t, e)                                             \
 416         ((e & AER_AGENT_COMPLETER_MASK(t)) ? AER_AGENT_COMPLETER :      \
 417         (e & AER_AGENT_REQUESTER_MASK(t)) ? AER_AGENT_REQUESTER :       \
 418         (e & AER_AGENT_TRANSMITTER_MASK(t)) ? AER_AGENT_TRANSMITTER :   \
 419         AER_AGENT_RECEIVER)
 420
 421 #define AER_PHYSICAL_LAYER_ERROR        0
 422 #define AER_DATA_LINK_LAYER_ERROR       1
 423 #define AER_TRANSACTION_LAYER_ERROR     2
 424
 425 #define AER_PHYSICAL_LAYER_ERROR_MASK(t) ((t == AER_CORRECTABLE) ?      \
 426         PCI_ERR_COR_RCVR : 0)
 427 #define AER_DATA_LINK_LAYER_ERROR_MASK(t) ((t == AER_CORRECTABLE) ?     \
 428         (PCI_ERR_COR_BAD_TLP|                                           \
 429         PCI_ERR_COR_BAD_DLLP|                                           \
 430         PCI_ERR_COR_REP_ROLL|                                           \
 431         PCI_ERR_COR_REP_TIMER) : PCI_ERR_UNC_DLP)
 432
 433 #define AER_GET_LAYER_ERROR(t, e)                                       \
 434         ((e & AER_PHYSICAL_LAYER_ERROR_MASK(t)) ? AER_PHYSICAL_LAYER_ERROR : \
 435         (e & AER_DATA_LINK_LAYER_ERROR_MASK(t)) ? AER_DATA_LINK_LAYER_ERROR : \
 436         AER_TRANSACTION_LAYER_ERROR)
 437
 438 /*
 439  * AER error strings
 440  */
 441 static const char *aer_error_severity_string[] = {
 442         "Uncorrected (Non-Fatal)",
 443         "Uncorrected (Fatal)",
 444         "Corrected"
 445 };
 446
 447 static const char *aer_error_layer[] = {
 448         "Physical Layer",
 449         "Data Link Layer",
 450         "Transaction Layer"
 451 };
 452
 453 static const char *aer_correctable_error_string[] = {
 454         "RxErr",                        /* Bit Position 0       */
 455         NULL,
 456         NULL,
 457         NULL,
 458         NULL,
 459         NULL,
 460         "BadTLP",                       /* Bit Position 6       */
 461         "BadDLLP",                      /* Bit Position 7       */
 462         "Rollover",                     /* Bit Position 8       */
 463         NULL,
 464         NULL,
 465         NULL,
 466         "Timeout",                      /* Bit Position 12      */
 467         "NonFatalErr",                  /* Bit Position 13      */
 468         "CorrIntErr",                   /* Bit Position 14      */
 469         "HeaderOF",                     /* Bit Position 15      */
 470         NULL,                           /* Bit Position 16      */
 471         NULL,                           /* Bit Position 17      */
 472         NULL,                           /* Bit Position 18      */
 473         NULL,                           /* Bit Position 19      */
 474         NULL,                           /* Bit Position 20      */
 475         NULL,                           /* Bit Position 21      */
 476         NULL,                           /* Bit Position 22      */
 477         NULL,                           /* Bit Position 23      */
 478         NULL,                           /* Bit Position 24      */
 479         NULL,                           /* Bit Position 25      */
 480         NULL,                           /* Bit Position 26      */
 481         NULL,                           /* Bit Position 27      */
 482         NULL,                           /* Bit Position 28      */
 483         NULL,                           /* Bit Position 29      */
 484         NULL,                           /* Bit Position 30      */
 485         NULL,                           /* Bit Position 31      */
 486 };
 487
 488 static const char *aer_uncorrectable_error_string[] = {
 489         "Undefined",                    /* Bit Position 0       */
 490         NULL,
 491         NULL,
 492         NULL,
 493         "DLP",                          /* Bit Position 4       */
 494         "SDES",                         /* Bit Position 5       */
 495         NULL,
 496         NULL,
 497         NULL,
 498         NULL,
 499         NULL,
 500         NULL,
 501         "TLP",                          /* Bit Position 12      */
 502         "FCP",                          /* Bit Position 13      */
 503         "CmpltTO",                      /* Bit Position 14      */
 504         "CmpltAbrt",                    /* Bit Position 15      */
 505         "UnxCmplt",                     /* Bit Position 16      */
 506         "RxOF",                         /* Bit Position 17      */
 507         "MalfTLP",                      /* Bit Position 18      */
 508         "ECRC",                         /* Bit Position 19      */
 509         "UnsupReq",                     /* Bit Position 20      */
 510         "ACSViol",                      /* Bit Position 21      */
 511         "UncorrIntErr",                 /* Bit Position 22      */
 512         "BlockedTLP",                   /* Bit Position 23      */
 513         "AtomicOpBlocked",              /* Bit Position 24      */
 514         "TLPBlockedErr",                /* Bit Position 25      */
 515         "PoisonTLPBlocked",             /* Bit Position 26      */
 516         NULL,                           /* Bit Position 27      */
 517         NULL,                           /* Bit Position 28      */
 518         NULL,                           /* Bit Position 29      */
 519         NULL,                           /* Bit Position 30      */
 520         NULL,                           /* Bit Position 31      */
 521 };
 522
 523 static const char *aer_agent_string[] = {
 524         "Receiver ID",
 525         "Requester ID",
 526         "Completer ID",
 527         "Transmitter ID"
 528 };
 529
 530 #define aer_stats_dev_attr(name, stats_array, strings_array,            \
 531                            total_string, total_field)                   \
 532         static ssize_t                                                  \
 533         name##_show(struct device *dev, struct device_attribute *attr,  \
 534                      char *buf)                                         \
 535 {                                                                       \
 536         unsigned int i;                                                 \
 537         char *str = buf;                                                \
 538         struct pci_dev *pdev = to_pci_dev(dev);                         \
 539         u64 *stats = pdev->aer_stats->stats_array;                      \
 540                                                                         \
 541         for (i = 0; i < ARRAY_SIZE(pdev->aer_stats->stats_array); i++) {\
 542                 if (strings_array[i])                                   \
 543                         str += sprintf(str, "%s %llu\n",                \
 544                                        strings_array[i], stats[i]);     \
 545                 else if (stats[i])                                      \
 546                         str += sprintf(str, #stats_array "_bit[%d] %llu\n",\
 547                                        i, stats[i]);                    \
 548         }                                                               \
 549         str += sprintf(str, "TOTAL_%s %llu\n", total_string,            \
 550                        pdev->aer_stats->total_field);                   \
 551         return str-buf;                                                 \
 552 }                                                                       \
 553 static DEVICE_ATTR_RO(name)
 554
 555 aer_stats_dev_attr(aer_dev_correctable, dev_cor_errs,
 556                    aer_correctable_error_string, "ERR_COR",
 557                    dev_total_cor_errs);
 558 aer_stats_dev_attr(aer_dev_fatal, dev_fatal_errs,
 559                    aer_uncorrectable_error_string, "ERR_FATAL",
 560                    dev_total_fatal_errs);
 561 aer_stats_dev_attr(aer_dev_nonfatal, dev_nonfatal_errs,
 562                    aer_uncorrectable_error_string, "ERR_NONFATAL",
 563                    dev_total_nonfatal_errs);
 564
 565 #define aer_stats_rootport_attr(name, field)                            \
 566         static ssize_t                                                  \
 567         name##_show(struct device *dev, struct device_attribute *attr,  \
 568                      char *buf)                                         \
 569 {                                                                       \
 570         struct pci_dev *pdev = to_pci_dev(dev);                         \
 571         return sprintf(buf, "%llu\n", pdev->aer_stats->field);          \
 572 }                                                                       \
 573 static DEVICE_ATTR_RO(name)
 574
 575 aer_stats_rootport_attr(aer_rootport_total_err_cor,
 576                          rootport_total_cor_errs);
 577 aer_stats_rootport_attr(aer_rootport_total_err_fatal,
 578                          rootport_total_fatal_errs);
 579 aer_stats_rootport_attr(aer_rootport_total_err_nonfatal,
 580                          rootport_total_nonfatal_errs);
 581
 582 static struct attribute *aer_stats_attrs[] __ro_after_init = {
 583         &dev_attr_aer_dev_correctable.attr,
 584         &dev_attr_aer_dev_fatal.attr,
 585         &dev_attr_aer_dev_nonfatal.attr,
 586         &dev_attr_aer_rootport_total_err_cor.attr,
 587         &dev_attr_aer_rootport_total_err_fatal.attr,
 588         &dev_attr_aer_rootport_total_err_nonfatal.attr,
 589         NULL
 590 };
 591
 592 static umode_t aer_stats_attrs_are_visible(struct kobject *kobj,
 593                                            struct attribute *a, int n)
 594 {
 595         struct device *dev = kobj_to_dev(kobj);
 596         struct pci_dev *pdev = to_pci_dev(dev);
 597
 598         if (!pdev->aer_stats)
 599                 return 0;
 600
 601         if ((a == &dev_attr_aer_rootport_total_err_cor.attr ||
 602              a == &dev_attr_aer_rootport_total_err_fatal.attr ||
 603              a == &dev_attr_aer_rootport_total_err_nonfatal.attr) &&
 604             ((pci_pcie_type(pdev) != PCI_EXP_TYPE_ROOT_PORT) &&
 605              (pci_pcie_type(pdev) != PCI_EXP_TYPE_RC_EC)))
 606                 return 0;
 607
 608         return a->mode;
 609 }
 610
 611 const struct attribute_group aer_stats_attr_group = {
 612         .attrs  = aer_stats_attrs,
 613         .is_visible = aer_stats_attrs_are_visible,
 614 };
 615
 616 static void pci_dev_aer_stats_incr(struct pci_dev *pdev,
 617                                    struct aer_err_info *info)
 618 {
 619         unsigned long status = info->status & ~info->mask;
 620         int i, max = -1;
 621         u64 *counter = NULL;
 622         struct aer_stats *aer_stats = pdev->aer_stats;
 623
 624         if (!aer_stats)
 625                 return;
 626
 627         switch (info->severity) {
 628         case AER_CORRECTABLE:
 629                 aer_stats->dev_total_cor_errs++;
 630                 counter = &aer_stats->dev_cor_errs[0];
 631                 max = AER_MAX_TYPEOF_COR_ERRS;
 632                 break;
 633         case AER_NONFATAL:
 634                 aer_stats->dev_total_nonfatal_errs++;
 635                 counter = &aer_stats->dev_nonfatal_errs[0];
 636                 max = AER_MAX_TYPEOF_UNCOR_ERRS;
 637                 break;
 638         case AER_FATAL:
 639                 aer_stats->dev_total_fatal_errs++;
 640                 counter = &aer_stats->dev_fatal_errs[0];
 641                 max = AER_MAX_TYPEOF_UNCOR_ERRS;
 642                 break;
 643         }
 644
 645         for_each_set_bit(i, &status, max)
 646                 counter[i]++;
 647 }
 648
 649 static void pci_rootport_aer_stats_incr(struct pci_dev *pdev,
 650                                  struct aer_err_source *e_src)
 651 {
 652         struct aer_stats *aer_stats = pdev->aer_stats;
 653
 654         if (!aer_stats)
 655                 return;
 656
 657         if (e_src->status & PCI_ERR_ROOT_COR_RCV)
 658                 aer_stats->rootport_total_cor_errs++;
 659
 660         if (e_src->status & PCI_ERR_ROOT_UNCOR_RCV) {
 661                 if (e_src->status & PCI_ERR_ROOT_FATAL_RCV)
 662                         aer_stats->rootport_total_fatal_errs++;
 663                 else
 664                         aer_stats->rootport_total_nonfatal_errs++;
 665         }
 666 }
 667
 668 static void __print_tlp_header(struct pci_dev *dev,
 669                                struct aer_header_log_regs *t)
 670 {
 671         pci_err(dev, "  TLP Header: %08x %08x %08x %08x\n",
 672                 t->dw0, t->dw1, t->dw2, t->dw3);
 673 }
 674
 675 static void __aer_print_error(struct pci_dev *dev,
 676                               struct aer_err_info *info)
 677 {
 678         const char **strings;
 679         unsigned long status = info->status & ~info->mask;
 680         const char *level, *errmsg;
 681         int i;
 682
 683         if (info->severity == AER_CORRECTABLE) {
 684                 strings = aer_correctable_error_string;
 685                 level = KERN_WARNING;
 686         } else {
 687                 strings = aer_uncorrectable_error_string;
 688                 level = KERN_ERR;
 689         }
 690
 691         for_each_set_bit(i, &status, 32) {
 692                 errmsg = strings[i];
 693                 if (!errmsg)
 694                         errmsg = "Unknown Error Bit";
 695
 696                 pci_printk(level, dev, "   [%2d] %-22s%s\n", i, errmsg,
 697                                 info->first_error == i ? " (First)" : "");
 698         }
 699         pci_dev_aer_stats_incr(dev, info);
 700 }
 701
 702 void aer_print_error(struct pci_dev *dev, struct aer_err_info *info)
 703 {
 704         int layer, agent;
 705         int id = ((dev->bus->number << 8) | dev->devfn);
 706         const char *level;
 707
 708         if (!info->status) {
 709                 pci_err(dev, "PCIe Bus Error: severity=%s, type=Inaccessible, (Unregistered Agent ID)\n",
 710                         aer_error_severity_string[info->severity]);
 711                 goto out;
 712         }
 713
 714         layer = AER_GET_LAYER_ERROR(info->severity, info->status);
 715         agent = AER_GET_AGENT(info->severity, info->status);
 716
 717         level = (info->severity == AER_CORRECTABLE) ? KERN_WARNING : KERN_ERR;
 718
 719         pci_printk(level, dev, "PCIe Bus Error: severity=%s, type=%s, (%s)\n",
 720                    aer_error_severity_string[info->severity],
 721                    aer_error_layer[layer], aer_agent_string[agent]);
 722
 723         pci_printk(level, dev, "  device [%04x:%04x] error status/mask=%08x/%08x\n",
 724                    dev->vendor, dev->device, info->status, info->mask);
 725
 726         __aer_print_error(dev, info);
 727
 728         if (info->tlp_header_valid)
 729                 __print_tlp_header(dev, &info->tlp);
 730
 731 out:
 732         if (info->id && info->error_dev_num > 1 && info->id == id)
 733                 pci_err(dev, "  Error of this Agent is reported first\n");
 734
 735         trace_aer_event(dev_name(&dev->dev), (info->status & ~info->mask),
 736                         info->severity, info->tlp_header_valid, &info->tlp);
 737 }
 738
 739 static void aer_print_port_info(struct pci_dev *dev, struct aer_err_info *info)
 740 {
 741         u8 bus = info->id >> 8;
 742         u8 devfn = info->id & 0xff;
 743
 744         pci_info(dev, "%s%s error message received from %04x:%02x:%02x.%d\n",
 745                  info->multi_error_valid ? "Multiple " : "",
 746                  aer_error_severity_string[info->severity],
 747                  pci_domain_nr(dev->bus), bus, PCI_SLOT(devfn),
 748                  PCI_FUNC(devfn));
 749 }
 750
 751 #ifdef CONFIG_ACPI_APEI_PCIEAER
 752 int cper_severity_to_aer(int cper_severity)
 753 {
 754         switch (cper_severity) {
 755         case CPER_SEV_RECOVERABLE:
 756                 return AER_NONFATAL;
 757         case CPER_SEV_FATAL:
 758                 return AER_FATAL;
 759         default:
 760                 return AER_CORRECTABLE;
 761         }
 762 }
 763 EXPORT_SYMBOL_GPL(cper_severity_to_aer);
 764
 765 void cper_print_aer(struct pci_dev *dev, int aer_severity,
 766                     struct aer_capability_regs *aer)
 767 {
 768         int layer, agent, tlp_header_valid = 0;
 769         u32 status, mask;
 770         struct aer_err_info info;
 771
 772         if (aer_severity == AER_CORRECTABLE) {
 773                 status = aer->cor_status;
 774                 mask = aer->cor_mask;
 775         } else {
 776                 status = aer->uncor_status;
 777                 mask = aer->uncor_mask;
 778                 tlp_header_valid = status & AER_LOG_TLP_MASKS;
 779         }
 780
 781         layer = AER_GET_LAYER_ERROR(aer_severity, status);
 782         agent = AER_GET_AGENT(aer_severity, status);
 783
 784         memset(&info, 0, sizeof(info));
 785         info.severity = aer_severity;
 786         info.status = status;
 787         info.mask = mask;
 788         info.first_error = PCI_ERR_CAP_FEP(aer->cap_control);
 789
 790         pci_err(dev, "aer_status: 0x%08x, aer_mask: 0x%08x\n", status, mask);
 791         __aer_print_error(dev, &info);
 792         pci_err(dev, "aer_layer=%s, aer_agent=%s\n",
 793                 aer_error_layer[layer], aer_agent_string[agent]);
 794
 795         if (aer_severity != AER_CORRECTABLE)
 796                 pci_err(dev, "aer_uncor_severity: 0x%08x\n",
 797                         aer->uncor_severity);
 798
 799         if (tlp_header_valid)
 800                 __print_tlp_header(dev, &aer->header_log);
 801
 802         trace_aer_event(dev_name(&dev->dev), (status & ~mask),
 803                         aer_severity, tlp_header_valid, &aer->header_log);
 804 }
 805 #endif
 806
 807 /**
 808  * add_error_device - list device to be handled
 809  * @e_info: pointer to error info
 810  * @dev: pointer to pci_dev to be added
 811  */
 812 static int add_error_device(struct aer_err_info *e_info, struct pci_dev *dev)
 813 {
 814         if (e_info->error_dev_num < AER_MAX_MULTI_ERR_DEVICES) {
 815                 e_info->dev[e_info->error_dev_num] = pci_dev_get(dev);
 816                 e_info->error_dev_num++;
 817                 return 0;
 818         }
 819         return -ENOSPC;
 820 }
 821
 822 /**
 823  * is_error_source - check whether the device is source of reported error
 824  * @dev: pointer to pci_dev to be checked
 825  * @e_info: pointer to reported error info
 826  */
 827 static bool is_error_source(struct pci_dev *dev, struct aer_err_info *e_info)
 828 {
 829         int aer = dev->aer_cap;
 830         u32 status, mask;
 831         u16 reg16;
 832
 833         /*
 834          * When bus id is equal to 0, it might be a bad id
 835          * reported by root port.
 836          */
 837         if ((PCI_BUS_NUM(e_info->id) != 0) &&
 838             !(dev->bus->bus_flags & PCI_BUS_FLAGS_NO_AERSID)) {
 839                 /* Device ID match? */
 840                 if (e_info->id == ((dev->bus->number << 8) | dev->devfn))
 841                         return true;
 842
 843                 /* Continue id comparing if there is no multiple error */
 844                 if (!e_info->multi_error_valid)
 845                         return false;
 846         }
 847
 848         /*
 849          * When either
 850          *      1) bus id is equal to 0. Some ports might lose the bus
 851          *              id of error source id;
 852          *      2) bus flag PCI_BUS_FLAGS_NO_AERSID is set
 853          *      3) There are multiple errors and prior ID comparing fails;
 854          * We check AER status registers to find possible reporter.
 855          */
 856         if (atomic_read(&dev->enable_cnt) == 0)
 857                 return false;
 858
 859         /* Check if AER is enabled */
 860         pcie_capability_read_word(dev, PCI_EXP_DEVCTL, &reg16);
 861         if (!(reg16 & PCI_EXP_AER_FLAGS))
 862                 return false;
 863
 864         if (!aer)
 865                 return false;
 866
 867         /* Check if error is recorded */
 868         if (e_info->severity == AER_CORRECTABLE) {
 869                 pci_read_config_dword(dev, aer + PCI_ERR_COR_STATUS, &status);
 870                 pci_read_config_dword(dev, aer + PCI_ERR_COR_MASK, &mask);
 871         } else {
 872                 pci_read_config_dword(dev, aer + PCI_ERR_UNCOR_STATUS, &status);
 873                 pci_read_config_dword(dev, aer + PCI_ERR_UNCOR_MASK, &mask);
 874         }
 875         if (status & ~mask)
 876                 return true;
 877
 878         return false;
 879 }
 880
 881 static int find_device_iter(struct pci_dev *dev, void *data)
 882 {
 883         struct aer_err_info *e_info = (struct aer_err_info *)data;
 884
 885         if (is_error_source(dev, e_info)) {
 886                 /* List this device */
 887                 if (add_error_device(e_info, dev)) {
 888                         /* We cannot handle more... Stop iteration */
 889                         /* TODO: Should print error message here? */
 890                         return 1;
 891                 }
 892
 893                 /* If there is only a single error, stop iteration */
 894                 if (!e_info->multi_error_valid)
 895                         return 1;
 896         }
 897         return 0;
 898 }
 899
 900 /**
 901  * find_source_device - search through device hierarchy for source device
 902  * @parent: pointer to Root Port pci_dev data structure
 903  * @e_info: including detailed error information such like id
 904  *
 905  * Return true if found.
 906  *
 907  * Invoked by DPC when error is detected at the Root Port.
 908  * Caller of this function must set id, severity, and multi_error_valid of
 909  * struct aer_err_info pointed by @e_info properly.  This function must fill
 910  * e_info->error_dev_num and e_info->dev[], based on the given information.
 911  */
 912 static bool find_source_device(struct pci_dev *parent,
 913                 struct aer_err_info *e_info)
 914 {
 915         struct pci_dev *dev = parent;
 916         int result;
 917
 918         /* Must reset in this function */
 919         e_info->error_dev_num = 0;
 920
 921         /* Is Root Port an agent that sends error message? */
 922         result = find_device_iter(dev, e_info);
 923         if (result)
 924                 return true;
 925
 926         pci_walk_bus(parent->subordinate, find_device_iter, e_info);
 927
 928         if (!e_info->error_dev_num) {
 929                 u8 bus = e_info->id >> 8;
 930                 u8 devfn = e_info->id & 0xff;
 931
 932                 pci_info(parent, "found no error details for %04x:%02x:%02x.%d\n",
 933                          pci_domain_nr(parent->bus), bus, PCI_SLOT(devfn),
 934                          PCI_FUNC(devfn));
 935                 return false;
 936         }
 937         return true;
 938 }
 939
 940 /**
 941  * handle_error_source - handle logging error into an event log
 942  * @dev: pointer to pci_dev data structure of error source device
 943  * @info: comprehensive error information
 944  *
 945  * Invoked when an error being detected by Root Port.
 946  */
 947 static void handle_error_source(struct pci_dev *dev, struct aer_err_info *info)
 948 {
 949         int aer = dev->aer_cap;
 950
 951         if (info->severity == AER_CORRECTABLE) {
 952                 /*
 953                  * Correctable error does not need software intervention.
 954                  * No need to go through error recovery process.
 955                  */
 956                 if (aer)
 957                         pci_write_config_dword(dev, aer + PCI_ERR_COR_STATUS,
 958                                         info->status);
 959                 if (pcie_aer_is_native(dev))
 960                         pcie_clear_device_status(dev);
 961         } else if (info->severity == AER_NONFATAL)
 962                 pcie_do_recovery(dev, pci_channel_io_normal, aer_root_reset);
 963         else if (info->severity == AER_FATAL)
 964                 pcie_do_recovery(dev, pci_channel_io_frozen, aer_root_reset);
 965         pci_dev_put(dev);
 966 }
 967
 968 #ifdef CONFIG_ACPI_APEI_PCIEAER
 969
 970 #define AER_RECOVER_RING_ORDER          4
 971 #define AER_RECOVER_RING_SIZE           (1 << AER_RECOVER_RING_ORDER)
 972
 973 struct aer_recover_entry {
 974         u8      bus;
 975         u8      devfn;
 976         u16     domain;
 977         int     severity;
 978         struct aer_capability_regs *regs;
 979 };
 980
 981 static DEFINE_KFIFO(aer_recover_ring, struct aer_recover_entry,
 982                     AER_RECOVER_RING_SIZE);
 983
 984 static void aer_recover_work_func(struct work_struct *work)
 985 {
 986         struct aer_recover_entry entry;
 987         struct pci_dev *pdev;
 988
 989         while (kfifo_get(&aer_recover_ring, &entry)) {
 990                 pdev = pci_get_domain_bus_and_slot(entry.domain, entry.bus,
 991                                                    entry.devfn);
 992                 if (!pdev) {
 993                         pr_err("AER recover: Can not find pci_dev for %04x:%02x:%02x:%x\n",
 994                                entry.domain, entry.bus,
 995                                PCI_SLOT(entry.devfn), PCI_FUNC(entry.devfn));
 996                         continue;
 997                 }
 998                 cper_print_aer(pdev, entry.severity, entry.regs);
 999                 if (entry.severity == AER_NONFATAL)
1000                         pcie_do_recovery(pdev, pci_channel_io_normal,
1001                                          aer_root_reset);
1002                 else if (entry.severity == AER_FATAL)
1003                         pcie_do_recovery(pdev, pci_channel_io_frozen,
1004                                          aer_root_reset);
1005                 pci_dev_put(pdev);
1006         }
1007 }
1008
1009 /*
1010  * Mutual exclusion for writers of aer_recover_ring, reader side don't
1011  * need lock, because there is only one reader and lock is not needed
1012  * between reader and writer.
1013  */
1014 static DEFINE_SPINLOCK(aer_recover_ring_lock);
1015 static DECLARE_WORK(aer_recover_work, aer_recover_work_func);
1016
1017 void aer_recover_queue(int domain, unsigned int bus, unsigned int devfn,
1018                        int severity, struct aer_capability_regs *aer_regs)
1019 {
1020         struct aer_recover_entry entry = {
1021                 .bus            = bus,
1022                 .devfn          = devfn,
1023                 .domain         = domain,
1024                 .severity       = severity,
1025                 .regs           = aer_regs,
1026         };
1027
1028         if (kfifo_in_spinlocked(&aer_recover_ring, &entry, 1,
1029                                  &aer_recover_ring_lock))
1030                 schedule_work(&aer_recover_work);
1031         else
1032                 pr_err("AER recover: Buffer overflow when recovering AER for %04x:%02x:%02x:%x\n",
1033                        domain, bus, PCI_SLOT(devfn), PCI_FUNC(devfn));
1034 }
1035 EXPORT_SYMBOL_GPL(aer_recover_queue);
1036 #endif
1037
1038 /**
1039  * aer_get_device_error_info - read error status from dev and store it to info
1040  * @dev: pointer to the device expected to have a error record
1041  * @info: pointer to structure to store the error record
1042  *
1043  * Return 1 on success, 0 on error.
1044  *
1045  * Note that @info is reused among all error devices. Clear fields properly.
1046  */
1047 int aer_get_device_error_info(struct pci_dev *dev, struct aer_err_info *info)
1048 {
1049         int type = pci_pcie_type(dev);
1050         int aer = dev->aer_cap;
1051         int temp;
1052
1053         /* Must reset in this function */
1054         info->status = 0;
1055         info->tlp_header_valid = 0;
1056
1057         /* The device might not support AER */
1058         if (!aer)
1059                 return 0;
1060
1061         if (info->severity == AER_CORRECTABLE) {
1062                 pci_read_config_dword(dev, aer + PCI_ERR_COR_STATUS,
1063                         &info->status);
1064                 pci_read_config_dword(dev, aer + PCI_ERR_COR_MASK,
1065                         &info->mask);
1066                 if (!(info->status & ~info->mask))
1067                         return 0;
1068         } else if (type == PCI_EXP_TYPE_ROOT_PORT ||
1069                    type == PCI_EXP_TYPE_DOWNSTREAM ||
1070                    info->severity == AER_NONFATAL) {
1071
1072                 /* Link is still healthy for IO reads */
1073                 pci_read_config_dword(dev, aer + PCI_ERR_UNCOR_STATUS,
1074                         &info->status);
1075                 pci_read_config_dword(dev, aer + PCI_ERR_UNCOR_MASK,
1076                         &info->mask);
1077                 if (!(info->status & ~info->mask))
1078                         return 0;
1079
1080                 /* Get First Error Pointer */
1081                 pci_read_config_dword(dev, aer + PCI_ERR_CAP, &temp);
1082                 info->first_error = PCI_ERR_CAP_FEP(temp);
1083
1084                 if (info->status & AER_LOG_TLP_MASKS) {
1085                         info->tlp_header_valid = 1;
1086                         pci_read_config_dword(dev,
1087                                 aer + PCI_ERR_HEADER_LOG, &info->tlp.dw0);
1088                         pci_read_config_dword(dev,
1089                                 aer + PCI_ERR_HEADER_LOG + 4, &info->tlp.dw1);
1090                         pci_read_config_dword(dev,
1091                                 aer + PCI_ERR_HEADER_LOG + 8, &info->tlp.dw2);
1092                         pci_read_config_dword(dev,
1093                                 aer + PCI_ERR_HEADER_LOG + 12, &info->tlp.dw3);
1094                 }
1095         }
1096
1097         return 1;
1098 }
1099
1100 static inline void aer_process_err_devices(struct aer_err_info *e_info)
1101 {
1102         int i;
1103
1104         /* Report all before handle them, not to lost records by reset etc. */
1105         for (i = 0; i < e_info->error_dev_num && e_info->dev[i]; i++) {
1106                 if (aer_get_device_error_info(e_info->dev[i], e_info))
1107                         aer_print_error(e_info->dev[i], e_info);
1108         }
1109         for (i = 0; i < e_info->error_dev_num && e_info->dev[i]; i++) {
1110                 if (aer_get_device_error_info(e_info->dev[i], e_info))
1111                         handle_error_source(e_info->dev[i], e_info);
1112         }
1113 }
1114
1115 /**
1116  * aer_isr_one_error - consume an error detected by root port
1117  * @rpc: pointer to the root port which holds an error
1118  * @e_src: pointer to an error source
1119  */
1120 static void aer_isr_one_error(struct aer_rpc *rpc,
1121                 struct aer_err_source *e_src)
1122 {
1123         struct pci_dev *pdev = rpc->rpd;
1124         struct aer_err_info e_info;
1125
1126         pci_rootport_aer_stats_incr(pdev, e_src);
1127
1128         /*
1129          * There is a possibility that both correctable error and
1130          * uncorrectable error being logged. Report correctable error first.
1131          */
1132         if (e_src->status & PCI_ERR_ROOT_COR_RCV) {
1133                 e_info.id = ERR_COR_ID(e_src->id);
1134                 e_info.severity = AER_CORRECTABLE;
1135
1136                 if (e_src->status & PCI_ERR_ROOT_MULTI_COR_RCV)
1137                         e_info.multi_error_valid = 1;
1138                 else
1139                         e_info.multi_error_valid = 0;
1140                 aer_print_port_info(pdev, &e_info);
1141
1142                 if (find_source_device(pdev, &e_info))
1143                         aer_process_err_devices(&e_info);
1144         }
1145
1146         if (e_src->status & PCI_ERR_ROOT_UNCOR_RCV) {
1147                 e_info.id = ERR_UNCOR_ID(e_src->id);
1148
1149                 if (e_src->status & PCI_ERR_ROOT_FATAL_RCV)
1150                         e_info.severity = AER_FATAL;
1151                 else
1152                         e_info.severity = AER_NONFATAL;
1153
1154                 if (e_src->status & PCI_ERR_ROOT_MULTI_UNCOR_RCV)
1155                         e_info.multi_error_valid = 1;
1156                 else
1157                         e_info.multi_error_valid = 0;
1158
1159                 aer_print_port_info(pdev, &e_info);
1160
1161                 if (find_source_device(pdev, &e_info))
1162                         aer_process_err_devices(&e_info);
1163         }
1164 }
1165
1166 /**
1167  * aer_isr - consume errors detected by root port
1168  * @irq: IRQ assigned to Root Port
1169  * @context: pointer to Root Port data structure
1170  *
1171  * Invoked, as DPC, when root port records new detected error
1172  */
1173 static irqreturn_t aer_isr(int irq, void *context)
1174 {
1175         struct pcie_device *dev = (struct pcie_device *)context;
1176         struct aer_rpc *rpc = get_service_data(dev);
1177         struct aer_err_source e_src;
1178
1179         if (kfifo_is_empty(&rpc->aer_fifo))
1180                 return IRQ_NONE;
1181
1182         while (kfifo_get(&rpc->aer_fifo, &e_src))
1183                 aer_isr_one_error(rpc, &e_src);
1184         return IRQ_HANDLED;
1185 }
1186
1187 /**
1188  * aer_irq - Root Port's ISR
1189  * @irq: IRQ assigned to Root Port
1190  * @context: pointer to Root Port data structure
1191  *
1192  * Invoked when Root Port detects AER messages.
1193  */
1194 static irqreturn_t aer_irq(int irq, void *context)
1195 {
1196         struct pcie_device *pdev = (struct pcie_device *)context;
1197         struct aer_rpc *rpc = get_service_data(pdev);
1198         struct pci_dev *rp = rpc->rpd;
1199         int aer = rp->aer_cap;
1200         struct aer_err_source e_src = {};
1201
1202         pci_read_config_dword(rp, aer + PCI_ERR_ROOT_STATUS, &e_src.status);
1203         if (!(e_src.status & AER_ERR_STATUS_MASK))
1204                 return IRQ_NONE;
1205
1206         pci_read_config_dword(rp, aer + PCI_ERR_ROOT_ERR_SRC, &e_src.id);
1207         pci_write_config_dword(rp, aer + PCI_ERR_ROOT_STATUS, e_src.status);
1208
1209         if (!kfifo_put(&rpc->aer_fifo, e_src))
1210                 return IRQ_HANDLED;
1211
1212         return IRQ_WAKE_THREAD;
1213 }
1214
1215 static int set_device_error_reporting(struct pci_dev *dev, void *data)
1216 {
1217         bool enable = *((bool *)data);
1218         int type = pci_pcie_type(dev);
1219
1220         if ((type == PCI_EXP_TYPE_ROOT_PORT) ||
1221             (type == PCI_EXP_TYPE_RC_EC) ||
1222             (type == PCI_EXP_TYPE_UPSTREAM) ||
1223             (type == PCI_EXP_TYPE_DOWNSTREAM)) {
1224                 if (enable)
1225                         pci_enable_pcie_error_reporting(dev);
1226                 else
1227                         pci_disable_pcie_error_reporting(dev);
1228         }
1229
1230         if (enable)
1231                 pcie_set_ecrc_checking(dev);
1232
1233         return 0;
1234 }
1235
1236 /**
1237  * set_downstream_devices_error_reporting - enable/disable the error reporting  bits on the root port and its downstream ports.
1238  * @dev: pointer to root port's pci_dev data structure
1239  * @enable: true = enable error reporting, false = disable error reporting.
1240  */
1241 static void set_downstream_devices_error_reporting(struct pci_dev *dev,
1242                                                    bool enable)
1243 {
1244         set_device_error_reporting(dev, &enable);
1245
1246         if (!dev->subordinate)
1247                 return;
1248         pci_walk_bus(dev->subordinate, set_device_error_reporting, &enable);
1249 }
1250
1251 /**
1252  * aer_enable_rootport - enable Root Port's interrupts when receiving messages
1253  * @rpc: pointer to a Root Port data structure
1254  *
1255  * Invoked when PCIe bus loads AER service driver.
1256  */
1257 static void aer_enable_rootport(struct aer_rpc *rpc)
1258 {
1259         struct pci_dev *pdev = rpc->rpd;
1260         int aer = pdev->aer_cap;
1261         u16 reg16;
1262         u32 reg32;
1263
1264         /* Clear PCIe Capability's Device Status */
1265         pcie_capability_read_word(pdev, PCI_EXP_DEVSTA, &reg16);
1266         pcie_capability_write_word(pdev, PCI_EXP_DEVSTA, reg16);
1267
1268         /* Disable system error generation in response to error messages */
1269         pcie_capability_clear_word(pdev, PCI_EXP_RTCTL,
1270                                    SYSTEM_ERROR_INTR_ON_MESG_MASK);
1271
1272         /* Clear error status */
1273         pci_read_config_dword(pdev, aer + PCI_ERR_ROOT_STATUS, &reg32);
1274         pci_write_config_dword(pdev, aer + PCI_ERR_ROOT_STATUS, reg32);
1275         pci_read_config_dword(pdev, aer + PCI_ERR_COR_STATUS, &reg32);
1276         pci_write_config_dword(pdev, aer + PCI_ERR_COR_STATUS, reg32);
1277         pci_read_config_dword(pdev, aer + PCI_ERR_UNCOR_STATUS, &reg32);
1278         pci_write_config_dword(pdev, aer + PCI_ERR_UNCOR_STATUS, reg32);
1279
1280         /*
1281          * Enable error reporting for the root port device and downstream port
1282          * devices.
1283          */
1284         set_downstream_devices_error_reporting(pdev, true);
1285
1286         /* Enable Root Port's interrupt in response to error messages */
1287         pci_read_config_dword(pdev, aer + PCI_ERR_ROOT_COMMAND, &reg32);
1288         reg32 |= ROOT_PORT_INTR_ON_MESG_MASK;
1289         pci_write_config_dword(pdev, aer + PCI_ERR_ROOT_COMMAND, reg32);
1290 }
1291
1292 /**
1293  * aer_disable_rootport - disable Root Port's interrupts when receiving messages
1294  * @rpc: pointer to a Root Port data structure
1295  *
1296  * Invoked when PCIe bus unloads AER service driver.
1297  */
1298 static void aer_disable_rootport(struct aer_rpc *rpc)
1299 {
1300         struct pci_dev *pdev = rpc->rpd;
1301         int aer = pdev->aer_cap;
1302         u32 reg32;
1303
1304         /*
1305          * Disable error reporting for the root port device and downstream port
1306          * devices.
1307          */
1308         set_downstream_devices_error_reporting(pdev, false);
1309
1310         /* Disable Root's interrupt in response to error messages */
1311         pci_read_config_dword(pdev, aer + PCI_ERR_ROOT_COMMAND, &reg32);
1312         reg32 &= ~ROOT_PORT_INTR_ON_MESG_MASK;
1313         pci_write_config_dword(pdev, aer + PCI_ERR_ROOT_COMMAND, reg32);
1314
1315         /* Clear Root's error status reg */
1316         pci_read_config_dword(pdev, aer + PCI_ERR_ROOT_STATUS, &reg32);
1317         pci_write_config_dword(pdev, aer + PCI_ERR_ROOT_STATUS, reg32);
1318 }
1319
1320 /**
1321  * aer_remove - clean up resources
1322  * @dev: pointer to the pcie_dev data structure
1323  *
1324  * Invoked when PCI Express bus unloads or AER probe fails.
1325  */
1326 static void aer_remove(struct pcie_device *dev)
1327 {
1328         struct aer_rpc *rpc = get_service_data(dev);
1329
1330         aer_disable_rootport(rpc);
1331 }
1332
1333 /**
1334  * aer_probe - initialize resources
1335  * @dev: pointer to the pcie_dev data structure
1336  *
1337  * Invoked when PCI Express bus loads AER service driver.
1338  */
1339 static int aer_probe(struct pcie_device *dev)
1340 {
1341         int status;
1342         struct aer_rpc *rpc;
1343         struct device *device = &dev->device;
1344         struct pci_dev *port = dev->port;
1345
1346         BUILD_BUG_ON(ARRAY_SIZE(aer_correctable_error_string) <
1347                      AER_MAX_TYPEOF_COR_ERRS);
1348         BUILD_BUG_ON(ARRAY_SIZE(aer_uncorrectable_error_string) <
1349                      AER_MAX_TYPEOF_UNCOR_ERRS);
1350
1351         /* Limit to Root Ports or Root Complex Event Collectors */
1352         if ((pci_pcie_type(port) != PCI_EXP_TYPE_RC_EC) &&
1353             (pci_pcie_type(port) != PCI_EXP_TYPE_ROOT_PORT))
1354                 return -ENODEV;
1355
1356         rpc = devm_kzalloc(device, sizeof(struct aer_rpc), GFP_KERNEL);
1357         if (!rpc)
1358                 return -ENOMEM;
1359
1360         rpc->rpd = port;
1361         INIT_KFIFO(rpc->aer_fifo);
1362         set_service_data(dev, rpc);
1363
1364         status = devm_request_threaded_irq(device, dev->irq, aer_irq, aer_isr,
1365                                            IRQF_SHARED, "aerdrv", dev);
1366         if (status) {
1367                 pci_err(port, "request AER IRQ %d failed\n", dev->irq);
1368                 return status;
1369         }
1370
1371         aer_enable_rootport(rpc);
1372         pci_info(port, "enabled with IRQ %d\n", dev->irq);
1373         return 0;
1374 }
1375
1376 /**
1377  * aer_root_reset - reset Root Port hierarchy or RCEC
1378  * @dev: pointer to Root Port or RCEC
1379  *
1380  * Invoked by Port Bus driver when performing reset.
1381  */
1382 static pci_ers_result_t aer_root_reset(struct pci_dev *dev)
1383 {
1384         int type = pci_pcie_type(dev);
1385         struct pci_dev *root;
1386         int aer;
1387         struct pci_host_bridge *host = pci_find_host_bridge(dev->bus);
1388         u32 reg32;
1389         int rc;
1390
1391         root = dev;     /* device with Root Error registers */
1392         aer = root->aer_cap;
1393
1394         if ((host->native_aer || pcie_ports_native) && aer) {
1395                 /* Disable Root's interrupt in response to error messages */
1396                 pci_read_config_dword(root, aer + PCI_ERR_ROOT_COMMAND, &reg32);
1397                 reg32 &= ~ROOT_PORT_INTR_ON_MESG_MASK;
1398                 pci_write_config_dword(root, aer + PCI_ERR_ROOT_COMMAND, reg32);
1399         }
1400
1401         if (type == PCI_EXP_TYPE_RC_EC) {
1402                 if (pcie_has_flr(dev)) {
1403                         rc = pcie_flr(dev);
1404                         pci_info(dev, "has been reset (%d)\n", rc);
1405                 } else {
1406                         pci_info(dev, "not reset (no FLR support)\n");
1407                         rc = -ENOTTY;
1408                 }
1409         } else {
1410                 rc = pci_bus_error_reset(dev);
1411                 pci_info(dev, "Root Port link has been reset (%d)\n", rc);
1412         }
1413
1414         if ((host->native_aer || pcie_ports_native) && aer) {
1415                 /* Clear Root Error Status */
1416                 pci_read_config_dword(root, aer + PCI_ERR_ROOT_STATUS, &reg32);
1417                 pci_write_config_dword(root, aer + PCI_ERR_ROOT_STATUS, reg32);
1418
1419                 /* Enable Root Port's interrupt in response to error messages */
1420                 pci_read_config_dword(root, aer + PCI_ERR_ROOT_COMMAND, &reg32);
1421                 reg32 |= ROOT_PORT_INTR_ON_MESG_MASK;
1422                 pci_write_config_dword(root, aer + PCI_ERR_ROOT_COMMAND, reg32);
1423         }
1424
1425         return rc ? PCI_ERS_RESULT_DISCONNECT : PCI_ERS_RESULT_RECOVERED;
1426 }
1427
1428 static struct pcie_port_service_driver aerdriver = {
1429         .name           = "aer",
1430         .port_type      = PCIE_ANY_PORT,
1431         .service        = PCIE_PORT_SERVICE_AER,
1432
1433         .probe          = aer_probe,
1434         .remove         = aer_remove,
1435 };
1436
1437 /**
1438  * aer_service_init - register AER root service driver
1439  *
1440  * Invoked when AER root service driver is loaded.
1441  */
1442 int __init pcie_aer_init(void)
1443 {
1444         if (!pci_aer_available())
1445                 return -ENXIO;
1446         return pcie_port_service_register(&aerdriver);
1447 }