1 // SPDX-License-Identifier: GPL-2.0
3 * PCIe host controller driver for HiSilicon STB SoCs
5 * Copyright (C) 2016-2017 HiSilicon Co., Ltd. http://www.hisilicon.com
7 * Authors: Ruqiang Ju <juruqiang@hisilicon.com>
8 * Jianguo Sun <sunjianguo1@huawei.com>
11 #include <linux/clk.h>
12 #include <linux/delay.h>
13 #include <linux/interrupt.h>
14 #include <linux/kernel.h>
15 #include <linux/module.h>
17 #include <linux/of_gpio.h>
18 #include <linux/pci.h>
19 #include <linux/phy/phy.h>
20 #include <linux/platform_device.h>
21 #include <linux/resource.h>
22 #include <linux/reset.h>
24 #include "pcie-designware.h"
26 #define to_histb_pcie(x) dev_get_drvdata((x)->dev)
28 #define PCIE_SYS_CTRL0 0x0000
29 #define PCIE_SYS_CTRL1 0x0004
30 #define PCIE_SYS_CTRL7 0x001C
31 #define PCIE_SYS_CTRL13 0x0034
32 #define PCIE_SYS_CTRL15 0x003C
33 #define PCIE_SYS_CTRL16 0x0040
34 #define PCIE_SYS_CTRL17 0x0044
36 #define PCIE_SYS_STAT0 0x0100
37 #define PCIE_SYS_STAT4 0x0110
39 #define PCIE_RDLH_LINK_UP BIT(5)
40 #define PCIE_XMLH_LINK_UP BIT(15)
41 #define PCIE_ELBI_SLV_DBI_ENABLE BIT(21)
42 #define PCIE_APP_LTSSM_ENABLE BIT(11)
44 #define PCIE_DEVICE_TYPE_MASK GENMASK(31, 28)
46 #define PCIE_WM_LEGACY BIT(1)
47 #define PCIE_WM_RC BIT(30)
49 #define PCIE_LTSSM_STATE_MASK GENMASK(5, 0)
50 #define PCIE_LTSSM_STATE_ACTIVE 0x11
59 struct reset_control *soft_reset;
60 struct reset_control *sys_reset;
61 struct reset_control *bus_reset;
64 struct regulator *vpcie;
67 static u32 histb_pcie_readl(struct histb_pcie *histb_pcie, u32 reg)
69 return readl(histb_pcie->ctrl + reg);
72 static void histb_pcie_writel(struct histb_pcie *histb_pcie, u32 reg, u32 val)
74 writel(val, histb_pcie->ctrl + reg);
77 static void histb_pcie_dbi_w_mode(struct pcie_port *pp, bool enable)
79 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
80 struct histb_pcie *hipcie = to_histb_pcie(pci);
83 val = histb_pcie_readl(hipcie, PCIE_SYS_CTRL0);
85 val |= PCIE_ELBI_SLV_DBI_ENABLE;
87 val &= ~PCIE_ELBI_SLV_DBI_ENABLE;
88 histb_pcie_writel(hipcie, PCIE_SYS_CTRL0, val);
91 static void histb_pcie_dbi_r_mode(struct pcie_port *pp, bool enable)
93 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
94 struct histb_pcie *hipcie = to_histb_pcie(pci);
97 val = histb_pcie_readl(hipcie, PCIE_SYS_CTRL1);
99 val |= PCIE_ELBI_SLV_DBI_ENABLE;
101 val &= ~PCIE_ELBI_SLV_DBI_ENABLE;
102 histb_pcie_writel(hipcie, PCIE_SYS_CTRL1, val);
105 static u32 histb_pcie_read_dbi(struct dw_pcie *pci, void __iomem *base,
106 u32 reg, size_t size)
110 histb_pcie_dbi_r_mode(&pci->pp, true);
111 dw_pcie_read(base + reg, size, &val);
112 histb_pcie_dbi_r_mode(&pci->pp, false);
117 static void histb_pcie_write_dbi(struct dw_pcie *pci, void __iomem *base,
118 u32 reg, size_t size, u32 val)
120 histb_pcie_dbi_w_mode(&pci->pp, true);
121 dw_pcie_write(base + reg, size, val);
122 histb_pcie_dbi_w_mode(&pci->pp, false);
125 static int histb_pcie_rd_own_conf(struct pci_bus *bus, unsigned int devfn,
126 int where, int size, u32 *val)
128 struct dw_pcie *pci = to_dw_pcie_from_pp(bus->sysdata);
130 if (PCI_SLOT(devfn)) {
132 return PCIBIOS_DEVICE_NOT_FOUND;
135 *val = dw_pcie_read_dbi(pci, where, size);
136 return PCIBIOS_SUCCESSFUL;
139 static int histb_pcie_wr_own_conf(struct pci_bus *bus, unsigned int devfn,
140 int where, int size, u32 val)
142 struct dw_pcie *pci = to_dw_pcie_from_pp(bus->sysdata);
145 return PCIBIOS_DEVICE_NOT_FOUND;
147 dw_pcie_write_dbi(pci, where, size, val);
148 return PCIBIOS_SUCCESSFUL;
151 static struct pci_ops histb_pci_ops = {
152 .read = histb_pcie_rd_own_conf,
153 .write = histb_pcie_wr_own_conf,
156 static int histb_pcie_link_up(struct dw_pcie *pci)
158 struct histb_pcie *hipcie = to_histb_pcie(pci);
162 regval = histb_pcie_readl(hipcie, PCIE_SYS_STAT0);
163 status = histb_pcie_readl(hipcie, PCIE_SYS_STAT4);
164 status &= PCIE_LTSSM_STATE_MASK;
165 if ((regval & PCIE_XMLH_LINK_UP) && (regval & PCIE_RDLH_LINK_UP) &&
166 (status == PCIE_LTSSM_STATE_ACTIVE))
172 static int histb_pcie_establish_link(struct pcie_port *pp)
174 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
175 struct histb_pcie *hipcie = to_histb_pcie(pci);
178 if (dw_pcie_link_up(pci)) {
179 dev_info(pci->dev, "Link already up\n");
183 /* PCIe RC work mode */
184 regval = histb_pcie_readl(hipcie, PCIE_SYS_CTRL0);
185 regval &= ~PCIE_DEVICE_TYPE_MASK;
186 regval |= PCIE_WM_RC;
187 histb_pcie_writel(hipcie, PCIE_SYS_CTRL0, regval);
189 /* setup root complex */
190 dw_pcie_setup_rc(pp);
192 /* assert LTSSM enable */
193 regval = histb_pcie_readl(hipcie, PCIE_SYS_CTRL7);
194 regval |= PCIE_APP_LTSSM_ENABLE;
195 histb_pcie_writel(hipcie, PCIE_SYS_CTRL7, regval);
197 return dw_pcie_wait_for_link(pci);
200 static int histb_pcie_host_init(struct pcie_port *pp)
202 pp->bridge->ops = &histb_pci_ops;
204 histb_pcie_establish_link(pp);
205 dw_pcie_msi_init(pp);
210 static const struct dw_pcie_host_ops histb_pcie_host_ops = {
211 .host_init = histb_pcie_host_init,
214 static void histb_pcie_host_disable(struct histb_pcie *hipcie)
216 reset_control_assert(hipcie->soft_reset);
217 reset_control_assert(hipcie->sys_reset);
218 reset_control_assert(hipcie->bus_reset);
220 clk_disable_unprepare(hipcie->aux_clk);
221 clk_disable_unprepare(hipcie->pipe_clk);
222 clk_disable_unprepare(hipcie->sys_clk);
223 clk_disable_unprepare(hipcie->bus_clk);
225 if (gpio_is_valid(hipcie->reset_gpio))
226 gpio_set_value_cansleep(hipcie->reset_gpio, 0);
229 regulator_disable(hipcie->vpcie);
232 static int histb_pcie_host_enable(struct pcie_port *pp)
234 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
235 struct histb_pcie *hipcie = to_histb_pcie(pci);
236 struct device *dev = pci->dev;
239 /* power on PCIe device if have */
241 ret = regulator_enable(hipcie->vpcie);
243 dev_err(dev, "failed to enable regulator: %d\n", ret);
248 if (gpio_is_valid(hipcie->reset_gpio))
249 gpio_set_value_cansleep(hipcie->reset_gpio, 1);
251 ret = clk_prepare_enable(hipcie->bus_clk);
253 dev_err(dev, "cannot prepare/enable bus clk\n");
257 ret = clk_prepare_enable(hipcie->sys_clk);
259 dev_err(dev, "cannot prepare/enable sys clk\n");
263 ret = clk_prepare_enable(hipcie->pipe_clk);
265 dev_err(dev, "cannot prepare/enable pipe clk\n");
269 ret = clk_prepare_enable(hipcie->aux_clk);
271 dev_err(dev, "cannot prepare/enable aux clk\n");
275 reset_control_assert(hipcie->soft_reset);
276 reset_control_deassert(hipcie->soft_reset);
278 reset_control_assert(hipcie->sys_reset);
279 reset_control_deassert(hipcie->sys_reset);
281 reset_control_assert(hipcie->bus_reset);
282 reset_control_deassert(hipcie->bus_reset);
287 clk_disable_unprepare(hipcie->pipe_clk);
289 clk_disable_unprepare(hipcie->sys_clk);
291 clk_disable_unprepare(hipcie->bus_clk);
294 regulator_disable(hipcie->vpcie);
299 static const struct dw_pcie_ops dw_pcie_ops = {
300 .read_dbi = histb_pcie_read_dbi,
301 .write_dbi = histb_pcie_write_dbi,
302 .link_up = histb_pcie_link_up,
305 static int histb_pcie_probe(struct platform_device *pdev)
307 struct histb_pcie *hipcie;
309 struct pcie_port *pp;
310 struct device_node *np = pdev->dev.of_node;
311 struct device *dev = &pdev->dev;
312 enum of_gpio_flags of_flags;
313 unsigned long flag = GPIOF_DIR_OUT;
316 hipcie = devm_kzalloc(dev, sizeof(*hipcie), GFP_KERNEL);
320 pci = devm_kzalloc(dev, sizeof(*pci), GFP_KERNEL);
327 pci->ops = &dw_pcie_ops;
329 hipcie->ctrl = devm_platform_ioremap_resource_byname(pdev, "control");
330 if (IS_ERR(hipcie->ctrl)) {
331 dev_err(dev, "cannot get control reg base\n");
332 return PTR_ERR(hipcie->ctrl);
335 pci->dbi_base = devm_platform_ioremap_resource_byname(pdev, "rc-dbi");
336 if (IS_ERR(pci->dbi_base)) {
337 dev_err(dev, "cannot get rc-dbi base\n");
338 return PTR_ERR(pci->dbi_base);
341 hipcie->vpcie = devm_regulator_get_optional(dev, "vpcie");
342 if (IS_ERR(hipcie->vpcie)) {
343 if (PTR_ERR(hipcie->vpcie) != -ENODEV)
344 return PTR_ERR(hipcie->vpcie);
345 hipcie->vpcie = NULL;
348 hipcie->reset_gpio = of_get_named_gpio_flags(np,
349 "reset-gpios", 0, &of_flags);
350 if (of_flags & OF_GPIO_ACTIVE_LOW)
351 flag |= GPIOF_ACTIVE_LOW;
352 if (gpio_is_valid(hipcie->reset_gpio)) {
353 ret = devm_gpio_request_one(dev, hipcie->reset_gpio,
354 flag, "PCIe device power control");
356 dev_err(dev, "unable to request gpio\n");
361 hipcie->aux_clk = devm_clk_get(dev, "aux");
362 if (IS_ERR(hipcie->aux_clk)) {
363 dev_err(dev, "Failed to get PCIe aux clk\n");
364 return PTR_ERR(hipcie->aux_clk);
367 hipcie->pipe_clk = devm_clk_get(dev, "pipe");
368 if (IS_ERR(hipcie->pipe_clk)) {
369 dev_err(dev, "Failed to get PCIe pipe clk\n");
370 return PTR_ERR(hipcie->pipe_clk);
373 hipcie->sys_clk = devm_clk_get(dev, "sys");
374 if (IS_ERR(hipcie->sys_clk)) {
375 dev_err(dev, "Failed to get PCIEe sys clk\n");
376 return PTR_ERR(hipcie->sys_clk);
379 hipcie->bus_clk = devm_clk_get(dev, "bus");
380 if (IS_ERR(hipcie->bus_clk)) {
381 dev_err(dev, "Failed to get PCIe bus clk\n");
382 return PTR_ERR(hipcie->bus_clk);
385 hipcie->soft_reset = devm_reset_control_get(dev, "soft");
386 if (IS_ERR(hipcie->soft_reset)) {
387 dev_err(dev, "couldn't get soft reset\n");
388 return PTR_ERR(hipcie->soft_reset);
391 hipcie->sys_reset = devm_reset_control_get(dev, "sys");
392 if (IS_ERR(hipcie->sys_reset)) {
393 dev_err(dev, "couldn't get sys reset\n");
394 return PTR_ERR(hipcie->sys_reset);
397 hipcie->bus_reset = devm_reset_control_get(dev, "bus");
398 if (IS_ERR(hipcie->bus_reset)) {
399 dev_err(dev, "couldn't get bus reset\n");
400 return PTR_ERR(hipcie->bus_reset);
403 if (IS_ENABLED(CONFIG_PCI_MSI)) {
404 pp->msi_irq = platform_get_irq_byname(pdev, "msi");
409 hipcie->phy = devm_phy_get(dev, "phy");
410 if (IS_ERR(hipcie->phy)) {
411 dev_info(dev, "no pcie-phy found\n");
413 /* fall through here!
414 * if no pcie-phy found, phy init
415 * should be done under boot!
418 phy_init(hipcie->phy);
421 pp->ops = &histb_pcie_host_ops;
423 platform_set_drvdata(pdev, hipcie);
425 ret = histb_pcie_host_enable(pp);
427 dev_err(dev, "failed to enable host\n");
431 ret = dw_pcie_host_init(pp);
433 dev_err(dev, "failed to initialize host\n");
440 static int histb_pcie_remove(struct platform_device *pdev)
442 struct histb_pcie *hipcie = platform_get_drvdata(pdev);
444 histb_pcie_host_disable(hipcie);
447 phy_exit(hipcie->phy);
452 static const struct of_device_id histb_pcie_of_match[] = {
453 { .compatible = "hisilicon,hi3798cv200-pcie", },
456 MODULE_DEVICE_TABLE(of, histb_pcie_of_match);
458 static struct platform_driver histb_pcie_platform_driver = {
459 .probe = histb_pcie_probe,
460 .remove = histb_pcie_remove,
462 .name = "histb-pcie",
463 .of_match_table = histb_pcie_of_match,
466 module_platform_driver(histb_pcie_platform_driver);
468 MODULE_DESCRIPTION("HiSilicon STB PCIe host controller driver");
469 MODULE_LICENSE("GPL v2");