drivers/parisc/sba_iommu.c

   1 // SPDX-License-Identifier: GPL-2.0-or-later
   2 /*
   3 **  System Bus Adapter (SBA) I/O MMU manager
   4 **
   5 **      (c) Copyright 2000-2004 Grant Grundler <grundler @ parisc-linux x org>
   6 **      (c) Copyright 2004 Naresh Kumar Inna <knaresh at india x hp x com>
   7 **      (c) Copyright 2000-2004 Hewlett-Packard Company
   8 **
   9 **      Portions (c) 1999 Dave S. Miller (from sparc64 I/O MMU code)
  10 **
  11 **
  12 **
  13 ** This module initializes the IOC (I/O Controller) found on B1000/C3000/
  14 ** J5000/J7000/N-class/L-class machines and their successors.
  15 **
  16 ** FIXME: add DMA hint support programming in both sba and lba modules.
  17 */
  18
  19 #include <linux/types.h>
  20 #include <linux/kernel.h>
  21 #include <linux/spinlock.h>
  22 #include <linux/slab.h>
  23 #include <linux/init.h>
  24
  25 #include <linux/mm.h>
  26 #include <linux/string.h>
  27 #include <linux/pci.h>
  28 #include <linux/dma-map-ops.h>
  29 #include <linux/scatterlist.h>
  30 #include <linux/iommu-helper.h>
  31 /*
  32  * The semantics of 64 register access on 32bit systems can't be guaranteed
  33  * by the C standard, we hope the _lo_hi() macros defining readq and writeq
  34  * here will behave as expected.
  35  */
  36 #include <linux/io-64-nonatomic-lo-hi.h>
  37
  38 #include <asm/byteorder.h>
  39 #include <asm/io.h>
  40 #include <asm/dma.h>            /* for DMA_CHUNK_SIZE */
  41
  42 #include <asm/hardware.h>       /* for register_parisc_driver() stuff */
  43
  44 #include <linux/proc_fs.h>
  45 #include <linux/seq_file.h>
  46 #include <linux/module.h>
  47
  48 #include <asm/ropes.h>
  49 #include <asm/mckinley.h>       /* for proc_mckinley_root */
  50 #include <asm/runway.h>         /* for proc_runway_root */
  51 #include <asm/page.h>           /* for PAGE0 */
  52 #include <asm/pdc.h>            /* for PDC_MODEL_* */
  53 #include <asm/pdcpat.h>         /* for is_pdc_pat() */
  54 #include <asm/parisc-device.h>
  55
  56 #include "iommu.h"
  57
  58 #define MODULE_NAME "SBA"
  59
  60 /*
  61 ** The number of debug flags is a clue - this code is fragile.
  62 ** Don't even think about messing with it unless you have
  63 ** plenty of 710's to sacrifice to the computer gods. :^)
  64 */
  65 #undef DEBUG_SBA_INIT
  66 #undef DEBUG_SBA_RUN
  67 #undef DEBUG_SBA_RUN_SG
  68 #undef DEBUG_SBA_RESOURCE
  69 #undef ASSERT_PDIR_SANITY
  70 #undef DEBUG_LARGE_SG_ENTRIES
  71 #undef DEBUG_DMB_TRAP
  72
  73 #ifdef DEBUG_SBA_INIT
  74 #define DBG_INIT(x...)  printk(x)
  75 #else
  76 #define DBG_INIT(x...)
  77 #endif
  78
  79 #ifdef DEBUG_SBA_RUN
  80 #define DBG_RUN(x...)   printk(x)
  81 #else
  82 #define DBG_RUN(x...)
  83 #endif
  84
  85 #ifdef DEBUG_SBA_RUN_SG
  86 #define DBG_RUN_SG(x...)        printk(x)
  87 #else
  88 #define DBG_RUN_SG(x...)
  89 #endif
  90
  91
  92 #ifdef DEBUG_SBA_RESOURCE
  93 #define DBG_RES(x...)   printk(x)
  94 #else
  95 #define DBG_RES(x...)
  96 #endif
  97
  98 #define SBA_INLINE      __inline__
  99
 100 #define DEFAULT_DMA_HINT_REG    0
 101
 102 struct sba_device *sba_list;
 103 EXPORT_SYMBOL_GPL(sba_list);
 104
 105 static unsigned long ioc_needs_fdc = 0;
 106
 107 /* global count of IOMMUs in the system */
 108 static unsigned int global_ioc_cnt = 0;
 109
 110 /* PA8700 (Piranha 2.2) bug workaround */
 111 static unsigned long piranha_bad_128k = 0;
 112
 113 /* Looks nice and keeps the compiler happy */
 114 #define SBA_DEV(d) ((struct sba_device *) (d))
 115
 116 #ifdef CONFIG_AGP_PARISC
 117 #define SBA_AGP_SUPPORT
 118 #endif /*CONFIG_AGP_PARISC*/
 119
 120 #ifdef SBA_AGP_SUPPORT
 121 static int sba_reserve_agpgart = 1;
 122 module_param(sba_reserve_agpgart, int, 0444);
 123 MODULE_PARM_DESC(sba_reserve_agpgart, "Reserve half of IO pdir as AGPGART");
 124 #endif
 125
 126
 127 /************************************
 128 ** SBA register read and write support
 129 **
 130 ** BE WARNED: register writes are posted.
 131 **  (ie follow writes which must reach HW with a read)
 132 **
 133 ** Superdome (in particular, REO) allows only 64-bit CSR accesses.
 134 */
 135 #define READ_REG32(addr)        readl(addr)
 136 #define READ_REG64(addr)        readq(addr)
 137 #define WRITE_REG32(val, addr)  writel((val), (addr))
 138 #define WRITE_REG64(val, addr)  writeq((val), (addr))
 139
 140 #ifdef CONFIG_64BIT
 141 #define READ_REG(addr)          READ_REG64(addr)
 142 #define WRITE_REG(value, addr)  WRITE_REG64(value, addr)
 143 #else
 144 #define READ_REG(addr)          READ_REG32(addr)
 145 #define WRITE_REG(value, addr)  WRITE_REG32(value, addr)
 146 #endif
 147
 148 #ifdef DEBUG_SBA_INIT
 149
 150 /* NOTE: When CONFIG_64BIT isn't defined, READ_REG64() is two 32-bit reads */
 151
 152 /**
 153  * sba_dump_ranges - debugging only - print ranges assigned to this IOA
 154  * @hpa: base address of the sba
 155  *
 156  * Print the MMIO and IO Port address ranges forwarded by an Astro/Ike/RIO
 157  * IO Adapter (aka Bus Converter).
 158  */
 159 static void
 160 sba_dump_ranges(void __iomem *hpa)
 161 {
 162         DBG_INIT("SBA at 0x%p\n", hpa);
 163         DBG_INIT("IOS_DIST_BASE   : %Lx\n", READ_REG64(hpa+IOS_DIST_BASE));
 164         DBG_INIT("IOS_DIST_MASK   : %Lx\n", READ_REG64(hpa+IOS_DIST_MASK));
 165         DBG_INIT("IOS_DIST_ROUTE  : %Lx\n", READ_REG64(hpa+IOS_DIST_ROUTE));
 166         DBG_INIT("\n");
 167         DBG_INIT("IOS_DIRECT_BASE : %Lx\n", READ_REG64(hpa+IOS_DIRECT_BASE));
 168         DBG_INIT("IOS_DIRECT_MASK : %Lx\n", READ_REG64(hpa+IOS_DIRECT_MASK));
 169         DBG_INIT("IOS_DIRECT_ROUTE: %Lx\n", READ_REG64(hpa+IOS_DIRECT_ROUTE));
 170 }
 171
 172 /**
 173  * sba_dump_tlb - debugging only - print IOMMU operating parameters
 174  * @hpa: base address of the IOMMU
 175  *
 176  * Print the size/location of the IO MMU PDIR.
 177  */
 178 static void sba_dump_tlb(void __iomem *hpa)
 179 {
 180         DBG_INIT("IO TLB at 0x%p\n", hpa);
 181         DBG_INIT("IOC_IBASE    : 0x%Lx\n", READ_REG64(hpa+IOC_IBASE));
 182         DBG_INIT("IOC_IMASK    : 0x%Lx\n", READ_REG64(hpa+IOC_IMASK));
 183         DBG_INIT("IOC_TCNFG    : 0x%Lx\n", READ_REG64(hpa+IOC_TCNFG));
 184         DBG_INIT("IOC_PDIR_BASE: 0x%Lx\n", READ_REG64(hpa+IOC_PDIR_BASE));
 185         DBG_INIT("\n");
 186 }
 187 #else
 188 #define sba_dump_ranges(x)
 189 #define sba_dump_tlb(x)
 190 #endif  /* DEBUG_SBA_INIT */
 191
 192
 193 #ifdef ASSERT_PDIR_SANITY
 194
 195 /**
 196  * sba_dump_pdir_entry - debugging only - print one IOMMU PDIR entry
 197  * @ioc: IO MMU structure which owns the pdir we are interested in.
 198  * @msg: text to print ont the output line.
 199  * @pide: pdir index.
 200  *
 201  * Print one entry of the IO MMU PDIR in human readable form.
 202  */
 203 static void
 204 sba_dump_pdir_entry(struct ioc *ioc, char *msg, uint pide)
 205 {
 206         /* start printing from lowest pde in rval */
 207         u64 *ptr = &(ioc->pdir_base[pide & (~0U * BITS_PER_LONG)]);
 208         unsigned long *rptr = (unsigned long *) &(ioc->res_map[(pide >>3) & ~(sizeof(unsigned long) - 1)]);
 209         uint rcnt;
 210
 211         printk(KERN_DEBUG "SBA: %s rp %p bit %d rval 0x%lx\n",
 212                  msg,
 213                  rptr, pide & (BITS_PER_LONG - 1), *rptr);
 214
 215         rcnt = 0;
 216         while (rcnt < BITS_PER_LONG) {
 217                 printk(KERN_DEBUG "%s %2d %p %016Lx\n",
 218                         (rcnt == (pide & (BITS_PER_LONG - 1)))
 219                                 ? "    -->" : "       ",
 220                         rcnt, ptr, *ptr );
 221                 rcnt++;
 222                 ptr++;
 223         }
 224         printk(KERN_DEBUG "%s", msg);
 225 }
 226
 227
 228 /**
 229  * sba_check_pdir - debugging only - consistency checker
 230  * @ioc: IO MMU structure which owns the pdir we are interested in.
 231  * @msg: text to print ont the output line.
 232  *
 233  * Verify the resource map and pdir state is consistent
 234  */
 235 static int
 236 sba_check_pdir(struct ioc *ioc, char *msg)
 237 {
 238         u32 *rptr_end = (u32 *) &(ioc->res_map[ioc->res_size]);
 239         u32 *rptr = (u32 *) ioc->res_map;       /* resource map ptr */
 240         u64 *pptr = ioc->pdir_base;     /* pdir ptr */
 241         uint pide = 0;
 242
 243         while (rptr < rptr_end) {
 244                 u32 rval = *rptr;
 245                 int rcnt = 32;  /* number of bits we might check */
 246
 247                 while (rcnt) {
 248                         /* Get last byte and highest bit from that */
 249                         u32 pde = ((u32) (((char *)pptr)[7])) << 24;
 250                         if ((rval ^ pde) & 0x80000000)
 251                         {
 252                                 /*
 253                                 ** BUMMER!  -- res_map != pdir --
 254                                 ** Dump rval and matching pdir entries
 255                                 */
 256                                 sba_dump_pdir_entry(ioc, msg, pide);
 257                                 return(1);
 258                         }
 259                         rcnt--;
 260                         rval <<= 1;     /* try the next bit */
 261                         pptr++;
 262                         pide++;
 263                 }
 264                 rptr++; /* look at next word of res_map */
 265         }
 266         /* It'd be nice if we always got here :^) */
 267         return 0;
 268 }
 269
 270
 271 /**
 272  * sba_dump_sg - debugging only - print Scatter-Gather list
 273  * @ioc: IO MMU structure which owns the pdir we are interested in.
 274  * @startsg: head of the SG list
 275  * @nents: number of entries in SG list
 276  *
 277  * print the SG list so we can verify it's correct by hand.
 278  */
 279 static void
 280 sba_dump_sg( struct ioc *ioc, struct scatterlist *startsg, int nents)
 281 {
 282         while (nents-- > 0) {
 283                 printk(KERN_DEBUG " %d : %08lx/%05x %p/%05x\n",
 284                                 nents,
 285                                 (unsigned long) sg_dma_address(startsg),
 286                                 sg_dma_len(startsg),
 287                                 sg_virt(startsg), startsg->length);
 288                 startsg++;
 289         }
 290 }
 291
 292 #endif /* ASSERT_PDIR_SANITY */
 293
 294
 295
 296
 297 /**************************************************************
 298 *
 299 *   I/O Pdir Resource Management
 300 *
 301 *   Bits set in the resource map are in use.
 302 *   Each bit can represent a number of pages.
 303 *   LSbs represent lower addresses (IOVA's).
 304 *
 305 ***************************************************************/
 306 #define PAGES_PER_RANGE 1       /* could increase this to 4 or 8 if needed */
 307
 308 /* Convert from IOVP to IOVA and vice versa. */
 309
 310 #ifdef ZX1_SUPPORT
 311 /* Pluto (aka ZX1) boxes need to set or clear the ibase bits appropriately */
 312 #define SBA_IOVA(ioc,iovp,offset,hint_reg) ((ioc->ibase) | (iovp) | (offset))
 313 #define SBA_IOVP(ioc,iova) ((iova) & (ioc)->iovp_mask)
 314 #else
 315 /* only support Astro and ancestors. Saves a few cycles in key places */
 316 #define SBA_IOVA(ioc,iovp,offset,hint_reg) ((iovp) | (offset))
 317 #define SBA_IOVP(ioc,iova) (iova)
 318 #endif
 319
 320 #define PDIR_INDEX(iovp)   ((iovp)>>IOVP_SHIFT)
 321
 322 #define RESMAP_MASK(n)    (~0UL << (BITS_PER_LONG - (n)))
 323 #define RESMAP_IDX_MASK   (sizeof(unsigned long) - 1)
 324
 325 static unsigned long ptr_to_pide(struct ioc *ioc, unsigned long *res_ptr,
 326                                  unsigned int bitshiftcnt)
 327 {
 328         return (((unsigned long)res_ptr - (unsigned long)ioc->res_map) << 3)
 329                 + bitshiftcnt;
 330 }
 331
 332 /**
 333  * sba_search_bitmap - find free space in IO PDIR resource bitmap
 334  * @ioc: IO MMU structure which owns the pdir we are interested in.
 335  * @bits_wanted: number of entries we need.
 336  *
 337  * Find consecutive free bits in resource bitmap.
 338  * Each bit represents one entry in the IO Pdir.
 339  * Cool perf optimization: search for log2(size) bits at a time.
 340  */
 341 static SBA_INLINE unsigned long
 342 sba_search_bitmap(struct ioc *ioc, struct device *dev,
 343                   unsigned long bits_wanted)
 344 {
 345         unsigned long *res_ptr = ioc->res_hint;
 346         unsigned long *res_end = (unsigned long *) &(ioc->res_map[ioc->res_size]);
 347         unsigned long pide = ~0UL, tpide;
 348         unsigned long boundary_size;
 349         unsigned long shift;
 350         int ret;
 351
 352         boundary_size = dma_get_seg_boundary_nr_pages(dev, IOVP_SHIFT);
 353
 354 #if defined(ZX1_SUPPORT)
 355         BUG_ON(ioc->ibase & ~IOVP_MASK);
 356         shift = ioc->ibase >> IOVP_SHIFT;
 357 #else
 358         shift = 0;
 359 #endif
 360
 361         if (bits_wanted > (BITS_PER_LONG/2)) {
 362                 /* Search word at a time - no mask needed */
 363                 for(; res_ptr < res_end; ++res_ptr) {
 364                         tpide = ptr_to_pide(ioc, res_ptr, 0);
 365                         ret = iommu_is_span_boundary(tpide, bits_wanted,
 366                                                      shift,
 367                                                      boundary_size);
 368                         if ((*res_ptr == 0) && !ret) {
 369                                 *res_ptr = RESMAP_MASK(bits_wanted);
 370                                 pide = tpide;
 371                                 break;
 372                         }
 373                 }
 374                 /* point to the next word on next pass */
 375                 res_ptr++;
 376                 ioc->res_bitshift = 0;
 377         } else {
 378                 /*
 379                 ** Search the resource bit map on well-aligned values.
 380                 ** "o" is the alignment.
 381                 ** We need the alignment to invalidate I/O TLB using
 382                 ** SBA HW features in the unmap path.
 383                 */
 384                 unsigned long o = 1 << get_order(bits_wanted << PAGE_SHIFT);
 385                 uint bitshiftcnt = ALIGN(ioc->res_bitshift, o);
 386                 unsigned long mask;
 387
 388                 if (bitshiftcnt >= BITS_PER_LONG) {
 389                         bitshiftcnt = 0;
 390                         res_ptr++;
 391                 }
 392                 mask = RESMAP_MASK(bits_wanted) >> bitshiftcnt;
 393
 394                 DBG_RES("%s() o %ld %p", __func__, o, res_ptr);
 395                 while(res_ptr < res_end)
 396                 {
 397                         DBG_RES("    %p %lx %lx\n", res_ptr, mask, *res_ptr);
 398                         WARN_ON(mask == 0);
 399                         tpide = ptr_to_pide(ioc, res_ptr, bitshiftcnt);
 400                         ret = iommu_is_span_boundary(tpide, bits_wanted,
 401                                                      shift,
 402                                                      boundary_size);
 403                         if ((((*res_ptr) & mask) == 0) && !ret) {
 404                                 *res_ptr |= mask;     /* mark resources busy! */
 405                                 pide = tpide;
 406                                 break;
 407                         }
 408                         mask >>= o;
 409                         bitshiftcnt += o;
 410                         if (mask == 0) {
 411                                 mask = RESMAP_MASK(bits_wanted);
 412                                 bitshiftcnt=0;
 413                                 res_ptr++;
 414                         }
 415                 }
 416                 /* look in the same word on the next pass */
 417                 ioc->res_bitshift = bitshiftcnt + bits_wanted;
 418         }
 419
 420         /* wrapped ? */
 421         if (res_end <= res_ptr) {
 422                 ioc->res_hint = (unsigned long *) ioc->res_map;
 423                 ioc->res_bitshift = 0;
 424         } else {
 425                 ioc->res_hint = res_ptr;
 426         }
 427         return (pide);
 428 }
 429
 430
 431 /**
 432  * sba_alloc_range - find free bits and mark them in IO PDIR resource bitmap
 433  * @ioc: IO MMU structure which owns the pdir we are interested in.
 434  * @size: number of bytes to create a mapping for
 435  *
 436  * Given a size, find consecutive unmarked and then mark those bits in the
 437  * resource bit map.
 438  */
 439 static int
 440 sba_alloc_range(struct ioc *ioc, struct device *dev, size_t size)
 441 {
 442         unsigned int pages_needed = size >> IOVP_SHIFT;
 443 #ifdef SBA_COLLECT_STATS
 444         unsigned long cr_start = mfctl(16);
 445 #endif
 446         unsigned long pide;
 447
 448         pide = sba_search_bitmap(ioc, dev, pages_needed);
 449         if (pide >= (ioc->res_size << 3)) {
 450                 pide = sba_search_bitmap(ioc, dev, pages_needed);
 451                 if (pide >= (ioc->res_size << 3))
 452                         panic("%s: I/O MMU @ %p is out of mapping resources\n",
 453                               __FILE__, ioc->ioc_hpa);
 454         }
 455
 456 #ifdef ASSERT_PDIR_SANITY
 457         /* verify the first enable bit is clear */
 458         if(0x00 != ((u8 *) ioc->pdir_base)[pide*sizeof(u64) + 7]) {
 459                 sba_dump_pdir_entry(ioc, "sba_search_bitmap() botched it?", pide);
 460         }
 461 #endif
 462
 463         DBG_RES("%s(%x) %d -> %lx hint %x/%x\n",
 464                 __func__, size, pages_needed, pide,
 465                 (uint) ((unsigned long) ioc->res_hint - (unsigned long) ioc->res_map),
 466                 ioc->res_bitshift );
 467
 468 #ifdef SBA_COLLECT_STATS
 469         {
 470                 unsigned long cr_end = mfctl(16);
 471                 unsigned long tmp = cr_end - cr_start;
 472                 /* check for roll over */
 473                 cr_start = (cr_end < cr_start) ?  -(tmp) : (tmp);
 474         }
 475         ioc->avg_search[ioc->avg_idx++] = cr_start;
 476         ioc->avg_idx &= SBA_SEARCH_SAMPLE - 1;
 477
 478         ioc->used_pages += pages_needed;
 479 #endif
 480
 481         return (pide);
 482 }
 483
 484
 485 /**
 486  * sba_free_range - unmark bits in IO PDIR resource bitmap
 487  * @ioc: IO MMU structure which owns the pdir we are interested in.
 488  * @iova: IO virtual address which was previously allocated.
 489  * @size: number of bytes to create a mapping for
 490  *
 491  * clear bits in the ioc's resource map
 492  */
 493 static SBA_INLINE void
 494 sba_free_range(struct ioc *ioc, dma_addr_t iova, size_t size)
 495 {
 496         unsigned long iovp = SBA_IOVP(ioc, iova);
 497         unsigned int pide = PDIR_INDEX(iovp);
 498         unsigned int ridx = pide >> 3;  /* convert bit to byte address */
 499         unsigned long *res_ptr = (unsigned long *) &((ioc)->res_map[ridx & ~RESMAP_IDX_MASK]);
 500
 501         int bits_not_wanted = size >> IOVP_SHIFT;
 502
 503         /* 3-bits "bit" address plus 2 (or 3) bits for "byte" == bit in word */
 504         unsigned long m = RESMAP_MASK(bits_not_wanted) >> (pide & (BITS_PER_LONG - 1));
 505
 506         DBG_RES("%s( ,%x,%x) %x/%lx %x %p %lx\n",
 507                 __func__, (uint) iova, size,
 508                 bits_not_wanted, m, pide, res_ptr, *res_ptr);
 509
 510 #ifdef SBA_COLLECT_STATS
 511         ioc->used_pages -= bits_not_wanted;
 512 #endif
 513
 514         *res_ptr &= ~m;
 515 }
 516
 517
 518 /**************************************************************
 519 *
 520 *   "Dynamic DMA Mapping" support (aka "Coherent I/O")
 521 *
 522 ***************************************************************/
 523
 524 #ifdef SBA_HINT_SUPPORT
 525 #define SBA_DMA_HINT(ioc, val) ((val) << (ioc)->hint_shift_pdir)
 526 #endif
 527
 528 typedef unsigned long space_t;
 529 #define KERNEL_SPACE 0
 530
 531 /**
 532  * sba_io_pdir_entry - fill in one IO PDIR entry
 533  * @pdir_ptr:  pointer to IO PDIR entry
 534  * @sid: process Space ID - currently only support KERNEL_SPACE
 535  * @vba: Virtual CPU address of buffer to map
 536  * @hint: DMA hint set to use for this mapping
 537  *
 538  * SBA Mapping Routine
 539  *
 540  * Given a virtual address (vba, arg2) and space id, (sid, arg1)
 541  * sba_io_pdir_entry() loads the I/O PDIR entry pointed to by
 542  * pdir_ptr (arg0).
 543  * Using the bass-ackwards HP bit numbering, Each IO Pdir entry
 544  * for Astro/Ike looks like:
 545  *
 546  *
 547  *  0                    19                                 51   55       63
 548  * +-+---------------------+----------------------------------+----+--------+
 549  * |V|        U            |            PPN[43:12]            | U  |   VI   |
 550  * +-+---------------------+----------------------------------+----+--------+
 551  *
 552  * Pluto is basically identical, supports fewer physical address bits:
 553  *
 554  *  0                       23                              51   55       63
 555  * +-+------------------------+-------------------------------+----+--------+
 556  * |V|        U               |         PPN[39:12]            | U  |   VI   |
 557  * +-+------------------------+-------------------------------+----+--------+
 558  *
 559  *  V  == Valid Bit  (Most Significant Bit is bit 0)
 560  *  U  == Unused
 561  * PPN == Physical Page Number
 562  * VI  == Virtual Index (aka Coherent Index)
 563  *
 564  * LPA instruction output is put into PPN field.
 565  * LCI (Load Coherence Index) instruction provides the "VI" bits.
 566  *
 567  * We pre-swap the bytes since PCX-W is Big Endian and the
 568  * IOMMU uses little endian for the pdir.
 569  */
 570
 571 static void SBA_INLINE
 572 sba_io_pdir_entry(u64 *pdir_ptr, space_t sid, unsigned long vba,
 573                   unsigned long hint)
 574 {
 575         u64 pa; /* physical address */
 576         register unsigned ci; /* coherent index */
 577
 578         pa = lpa(vba);
 579         pa &= IOVP_MASK;
 580
 581         asm("lci 0(%1), %0" : "=r" (ci) : "r" (vba));
 582         pa |= (ci >> PAGE_SHIFT) & 0xff;  /* move CI (8 bits) into lowest byte */
 583
 584         pa |= SBA_PDIR_VALID_BIT;       /* set "valid" bit */
 585         *pdir_ptr = cpu_to_le64(pa);    /* swap and store into I/O Pdir */
 586
 587         /*
 588          * If the PDC_MODEL capabilities has Non-coherent IO-PDIR bit set
 589          * (bit #61, big endian), we have to flush and sync every time
 590          * IO-PDIR is changed in Ike/Astro.
 591          */
 592         asm_io_fdc(pdir_ptr);
 593 }
 594
 595
 596 /**
 597  * sba_mark_invalid - invalidate one or more IO PDIR entries
 598  * @ioc: IO MMU structure which owns the pdir we are interested in.
 599  * @iova:  IO Virtual Address mapped earlier
 600  * @byte_cnt:  number of bytes this mapping covers.
 601  *
 602  * Marking the IO PDIR entry(ies) as Invalid and invalidate
 603  * corresponding IO TLB entry. The Ike PCOM (Purge Command Register)
 604  * is to purge stale entries in the IO TLB when unmapping entries.
 605  *
 606  * The PCOM register supports purging of multiple pages, with a minium
 607  * of 1 page and a maximum of 2GB. Hardware requires the address be
 608  * aligned to the size of the range being purged. The size of the range
 609  * must be a power of 2. The "Cool perf optimization" in the
 610  * allocation routine helps keep that true.
 611  */
 612 static SBA_INLINE void
 613 sba_mark_invalid(struct ioc *ioc, dma_addr_t iova, size_t byte_cnt)
 614 {
 615         u32 iovp = (u32) SBA_IOVP(ioc,iova);
 616         u64 *pdir_ptr = &ioc->pdir_base[PDIR_INDEX(iovp)];
 617
 618 #ifdef ASSERT_PDIR_SANITY
 619         /* Assert first pdir entry is set.
 620         **
 621         ** Even though this is a big-endian machine, the entries
 622         ** in the iopdir are little endian. That's why we look at
 623         ** the byte at +7 instead of at +0.
 624         */
 625         if (0x80 != (((u8 *) pdir_ptr)[7])) {
 626                 sba_dump_pdir_entry(ioc,"sba_mark_invalid()", PDIR_INDEX(iovp));
 627         }
 628 #endif
 629
 630         if (byte_cnt > IOVP_SIZE)
 631         {
 632 #if 0
 633                 unsigned long entries_per_cacheline = ioc_needs_fdc ?
 634                                 L1_CACHE_ALIGN(((unsigned long) pdir_ptr))
 635                                         - (unsigned long) pdir_ptr;
 636                                 : 262144;
 637 #endif
 638
 639                 /* set "size" field for PCOM */
 640                 iovp |= get_order(byte_cnt) + PAGE_SHIFT;
 641
 642                 do {
 643                         /* clear I/O Pdir entry "valid" bit first */
 644                         ((u8 *) pdir_ptr)[7] = 0;
 645                         asm_io_fdc(pdir_ptr);
 646                         if (ioc_needs_fdc) {
 647 #if 0
 648                                 entries_per_cacheline = L1_CACHE_SHIFT - 3;
 649 #endif
 650                         }
 651                         pdir_ptr++;
 652                         byte_cnt -= IOVP_SIZE;
 653                 } while (byte_cnt > IOVP_SIZE);
 654         } else
 655                 iovp |= IOVP_SHIFT;     /* set "size" field for PCOM */
 656
 657         /*
 658         ** clear I/O PDIR entry "valid" bit.
 659         ** We have to R/M/W the cacheline regardless how much of the
 660         ** pdir entry that we clobber.
 661         ** The rest of the entry would be useful for debugging if we
 662         ** could dump core on HPMC.
 663         */
 664         ((u8 *) pdir_ptr)[7] = 0;
 665         asm_io_fdc(pdir_ptr);
 666
 667         WRITE_REG( SBA_IOVA(ioc, iovp, 0, 0), ioc->ioc_hpa+IOC_PCOM);
 668 }
 669
 670 /**
 671  * sba_dma_supported - PCI driver can query DMA support
 672  * @dev: instance of PCI owned by the driver that's asking
 673  * @mask:  number of address bits this PCI device can handle
 674  *
 675  * See Documentation/core-api/dma-api-howto.rst
 676  */
 677 static int sba_dma_supported( struct device *dev, u64 mask)
 678 {
 679         struct ioc *ioc;
 680
 681         if (dev == NULL) {
 682                 printk(KERN_ERR MODULE_NAME ": EISA/ISA/et al not supported\n");
 683                 BUG();
 684                 return(0);
 685         }
 686
 687         ioc = GET_IOC(dev);
 688         if (!ioc)
 689                 return 0;
 690
 691         /*
 692          * check if mask is >= than the current max IO Virt Address
 693          * The max IO Virt address will *always* < 30 bits.
 694          */
 695         return((int)(mask >= (ioc->ibase - 1 +
 696                         (ioc->pdir_size / sizeof(u64) * IOVP_SIZE) )));
 697 }
 698
 699
 700 /**
 701  * sba_map_single - map one buffer and return IOVA for DMA
 702  * @dev: instance of PCI owned by the driver that's asking.
 703  * @addr:  driver buffer to map.
 704  * @size:  number of bytes to map in driver buffer.
 705  * @direction:  R/W or both.
 706  *
 707  * See Documentation/core-api/dma-api-howto.rst
 708  */
 709 static dma_addr_t
 710 sba_map_single(struct device *dev, void *addr, size_t size,
 711                enum dma_data_direction direction)
 712 {
 713         struct ioc *ioc;
 714         unsigned long flags;
 715         dma_addr_t iovp;
 716         dma_addr_t offset;
 717         u64 *pdir_start;
 718         int pide;
 719
 720         ioc = GET_IOC(dev);
 721         if (!ioc)
 722                 return DMA_MAPPING_ERROR;
 723
 724         /* save offset bits */
 725         offset = ((dma_addr_t) (long) addr) & ~IOVP_MASK;
 726
 727         /* round up to nearest IOVP_SIZE */
 728         size = (size + offset + ~IOVP_MASK) & IOVP_MASK;
 729
 730         spin_lock_irqsave(&ioc->res_lock, flags);
 731 #ifdef ASSERT_PDIR_SANITY
 732         sba_check_pdir(ioc,"Check before sba_map_single()");
 733 #endif
 734
 735 #ifdef SBA_COLLECT_STATS
 736         ioc->msingle_calls++;
 737         ioc->msingle_pages += size >> IOVP_SHIFT;
 738 #endif
 739         pide = sba_alloc_range(ioc, dev, size);
 740         iovp = (dma_addr_t) pide << IOVP_SHIFT;
 741
 742         DBG_RUN("%s() 0x%p -> 0x%lx\n",
 743                 __func__, addr, (long) iovp | offset);
 744
 745         pdir_start = &(ioc->pdir_base[pide]);
 746
 747         while (size > 0) {
 748                 sba_io_pdir_entry(pdir_start, KERNEL_SPACE, (unsigned long) addr, 0);
 749
 750                 DBG_RUN("       pdir 0x%p %02x%02x%02x%02x%02x%02x%02x%02x\n",
 751                         pdir_start,
 752                         (u8) (((u8 *) pdir_start)[7]),
 753                         (u8) (((u8 *) pdir_start)[6]),
 754                         (u8) (((u8 *) pdir_start)[5]),
 755                         (u8) (((u8 *) pdir_start)[4]),
 756                         (u8) (((u8 *) pdir_start)[3]),
 757                         (u8) (((u8 *) pdir_start)[2]),
 758                         (u8) (((u8 *) pdir_start)[1]),
 759                         (u8) (((u8 *) pdir_start)[0])
 760                         );
 761
 762                 addr += IOVP_SIZE;
 763                 size -= IOVP_SIZE;
 764                 pdir_start++;
 765         }
 766
 767         /* force FDC ops in io_pdir_entry() to be visible to IOMMU */
 768         asm_io_sync();
 769
 770 #ifdef ASSERT_PDIR_SANITY
 771         sba_check_pdir(ioc,"Check after sba_map_single()");
 772 #endif
 773         spin_unlock_irqrestore(&ioc->res_lock, flags);
 774
 775         /* form complete address */
 776         return SBA_IOVA(ioc, iovp, offset, DEFAULT_DMA_HINT_REG);
 777 }
 778
 779
 780 static dma_addr_t
 781 sba_map_page(struct device *dev, struct page *page, unsigned long offset,
 782                 size_t size, enum dma_data_direction direction,
 783                 unsigned long attrs)
 784 {
 785         return sba_map_single(dev, page_address(page) + offset, size,
 786                         direction);
 787 }
 788
 789
 790 /**
 791  * sba_unmap_page - unmap one IOVA and free resources
 792  * @dev: instance of PCI owned by the driver that's asking.
 793  * @iova:  IOVA of driver buffer previously mapped.
 794  * @size:  number of bytes mapped in driver buffer.
 795  * @direction:  R/W or both.
 796  *
 797  * See Documentation/core-api/dma-api-howto.rst
 798  */
 799 static void
 800 sba_unmap_page(struct device *dev, dma_addr_t iova, size_t size,
 801                 enum dma_data_direction direction, unsigned long attrs)
 802 {
 803         struct ioc *ioc;
 804 #if DELAYED_RESOURCE_CNT > 0
 805         struct sba_dma_pair *d;
 806 #endif
 807         unsigned long flags;
 808         dma_addr_t offset;
 809
 810         DBG_RUN("%s() iovp 0x%lx/%x\n", __func__, (long) iova, size);
 811
 812         ioc = GET_IOC(dev);
 813         if (!ioc) {
 814                 WARN_ON(!ioc);
 815                 return;
 816         }
 817         offset = iova & ~IOVP_MASK;
 818         iova ^= offset;        /* clear offset bits */
 819         size += offset;
 820         size = ALIGN(size, IOVP_SIZE);
 821
 822         spin_lock_irqsave(&ioc->res_lock, flags);
 823
 824 #ifdef SBA_COLLECT_STATS
 825         ioc->usingle_calls++;
 826         ioc->usingle_pages += size >> IOVP_SHIFT;
 827 #endif
 828
 829         sba_mark_invalid(ioc, iova, size);
 830
 831 #if DELAYED_RESOURCE_CNT > 0
 832         /* Delaying when we re-use a IO Pdir entry reduces the number
 833          * of MMIO reads needed to flush writes to the PCOM register.
 834          */
 835         d = &(ioc->saved[ioc->saved_cnt]);
 836         d->iova = iova;
 837         d->size = size;
 838         if (++(ioc->saved_cnt) >= DELAYED_RESOURCE_CNT) {
 839                 int cnt = ioc->saved_cnt;
 840                 while (cnt--) {
 841                         sba_free_range(ioc, d->iova, d->size);
 842                         d--;
 843                 }
 844                 ioc->saved_cnt = 0;
 845
 846                 READ_REG(ioc->ioc_hpa+IOC_PCOM);        /* flush purges */
 847         }
 848 #else /* DELAYED_RESOURCE_CNT == 0 */
 849         sba_free_range(ioc, iova, size);
 850
 851         /* If fdc's were issued, force fdc's to be visible now */
 852         asm_io_sync();
 853
 854         READ_REG(ioc->ioc_hpa+IOC_PCOM);        /* flush purges */
 855 #endif /* DELAYED_RESOURCE_CNT == 0 */
 856
 857         spin_unlock_irqrestore(&ioc->res_lock, flags);
 858
 859         /* XXX REVISIT for 2.5 Linux - need syncdma for zero-copy support.
 860         ** For Astro based systems this isn't a big deal WRT performance.
 861         ** As long as 2.4 kernels copyin/copyout data from/to userspace,
 862         ** we don't need the syncdma. The issue here is I/O MMU cachelines
 863         ** are *not* coherent in all cases.  May be hwrev dependent.
 864         ** Need to investigate more.
 865         asm volatile("syncdma");
 866         */
 867 }
 868
 869
 870 /**
 871  * sba_alloc - allocate/map shared mem for DMA
 872  * @hwdev: instance of PCI owned by the driver that's asking.
 873  * @size:  number of bytes mapped in driver buffer.
 874  * @dma_handle:  IOVA of new buffer.
 875  *
 876  * See Documentation/core-api/dma-api-howto.rst
 877  */
 878 static void *sba_alloc(struct device *hwdev, size_t size, dma_addr_t *dma_handle,
 879                 gfp_t gfp, unsigned long attrs)
 880 {
 881         void *ret;
 882
 883         if (!hwdev) {
 884                 /* only support PCI */
 885                 *dma_handle = 0;
 886                 return NULL;
 887         }
 888
 889         ret = (void *) __get_free_pages(gfp, get_order(size));
 890
 891         if (ret) {
 892                 memset(ret, 0, size);
 893                 *dma_handle = sba_map_single(hwdev, ret, size, 0);
 894         }
 895
 896         return ret;
 897 }
 898
 899
 900 /**
 901  * sba_free - free/unmap shared mem for DMA
 902  * @hwdev: instance of PCI owned by the driver that's asking.
 903  * @size:  number of bytes mapped in driver buffer.
 904  * @vaddr:  virtual address IOVA of "consistent" buffer.
 905  * @dma_handler:  IO virtual address of "consistent" buffer.
 906  *
 907  * See Documentation/core-api/dma-api-howto.rst
 908  */
 909 static void
 910 sba_free(struct device *hwdev, size_t size, void *vaddr,
 911                     dma_addr_t dma_handle, unsigned long attrs)
 912 {
 913         sba_unmap_page(hwdev, dma_handle, size, 0, 0);
 914         free_pages((unsigned long) vaddr, get_order(size));
 915 }
 916
 917
 918 /*
 919 ** Since 0 is a valid pdir_base index value, can't use that
 920 ** to determine if a value is valid or not. Use a flag to indicate
 921 ** the SG list entry contains a valid pdir index.
 922 */
 923 #define PIDE_FLAG 0x80000000UL
 924
 925 #ifdef SBA_COLLECT_STATS
 926 #define IOMMU_MAP_STATS
 927 #endif
 928 #include "iommu-helpers.h"
 929
 930 #ifdef DEBUG_LARGE_SG_ENTRIES
 931 int dump_run_sg = 0;
 932 #endif
 933
 934
 935 /**
 936  * sba_map_sg - map Scatter/Gather list
 937  * @dev: instance of PCI owned by the driver that's asking.
 938  * @sglist:  array of buffer/length pairs
 939  * @nents:  number of entries in list
 940  * @direction:  R/W or both.
 941  *
 942  * See Documentation/core-api/dma-api-howto.rst
 943  */
 944 static int
 945 sba_map_sg(struct device *dev, struct scatterlist *sglist, int nents,
 946            enum dma_data_direction direction, unsigned long attrs)
 947 {
 948         struct ioc *ioc;
 949         int coalesced, filled = 0;
 950         unsigned long flags;
 951
 952         DBG_RUN_SG("%s() START %d entries\n", __func__, nents);
 953
 954         ioc = GET_IOC(dev);
 955         if (!ioc)
 956                 return -EINVAL;
 957
 958         /* Fast path single entry scatterlists. */
 959         if (nents == 1) {
 960                 sg_dma_address(sglist) = sba_map_single(dev, sg_virt(sglist),
 961                                                 sglist->length, direction);
 962                 sg_dma_len(sglist)     = sglist->length;
 963                 return 1;
 964         }
 965
 966         spin_lock_irqsave(&ioc->res_lock, flags);
 967
 968 #ifdef ASSERT_PDIR_SANITY
 969         if (sba_check_pdir(ioc,"Check before sba_map_sg()"))
 970         {
 971                 sba_dump_sg(ioc, sglist, nents);
 972                 panic("Check before sba_map_sg()");
 973         }
 974 #endif
 975
 976 #ifdef SBA_COLLECT_STATS
 977         ioc->msg_calls++;
 978 #endif
 979
 980         /*
 981         ** First coalesce the chunks and allocate I/O pdir space
 982         **
 983         ** If this is one DMA stream, we can properly map using the
 984         ** correct virtual address associated with each DMA page.
 985         ** w/o this association, we wouldn't have coherent DMA!
 986         ** Access to the virtual address is what forces a two pass algorithm.
 987         */
 988         coalesced = iommu_coalesce_chunks(ioc, dev, sglist, nents, sba_alloc_range);
 989
 990         /*
 991         ** Program the I/O Pdir
 992         **
 993         ** map the virtual addresses to the I/O Pdir
 994         ** o dma_address will contain the pdir index
 995         ** o dma_len will contain the number of bytes to map
 996         ** o address contains the virtual address.
 997         */
 998         filled = iommu_fill_pdir(ioc, sglist, nents, 0, sba_io_pdir_entry);
 999
1000         /* force FDC ops in io_pdir_entry() to be visible to IOMMU */
1001         asm_io_sync();
1002
1003 #ifdef ASSERT_PDIR_SANITY
1004         if (sba_check_pdir(ioc,"Check after sba_map_sg()"))
1005         {
1006                 sba_dump_sg(ioc, sglist, nents);
1007                 panic("Check after sba_map_sg()\n");
1008         }
1009 #endif
1010
1011         spin_unlock_irqrestore(&ioc->res_lock, flags);
1012
1013         DBG_RUN_SG("%s() DONE %d mappings\n", __func__, filled);
1014
1015         return filled;
1016 }
1017
1018
1019 /**
1020  * sba_unmap_sg - unmap Scatter/Gather list
1021  * @dev: instance of PCI owned by the driver that's asking.
1022  * @sglist:  array of buffer/length pairs
1023  * @nents:  number of entries in list
1024  * @direction:  R/W or both.
1025  *
1026  * See Documentation/core-api/dma-api-howto.rst
1027  */
1028 static void
1029 sba_unmap_sg(struct device *dev, struct scatterlist *sglist, int nents,
1030              enum dma_data_direction direction, unsigned long attrs)
1031 {
1032         struct ioc *ioc;
1033 #ifdef ASSERT_PDIR_SANITY
1034         unsigned long flags;
1035 #endif
1036
1037         DBG_RUN_SG("%s() START %d entries,  %p,%x\n",
1038                 __func__, nents, sg_virt(sglist), sglist->length);
1039
1040         ioc = GET_IOC(dev);
1041         if (!ioc) {
1042                 WARN_ON(!ioc);
1043                 return;
1044         }
1045
1046 #ifdef SBA_COLLECT_STATS
1047         ioc->usg_calls++;
1048 #endif
1049
1050 #ifdef ASSERT_PDIR_SANITY
1051         spin_lock_irqsave(&ioc->res_lock, flags);
1052         sba_check_pdir(ioc,"Check before sba_unmap_sg()");
1053         spin_unlock_irqrestore(&ioc->res_lock, flags);
1054 #endif
1055
1056         while (nents && sg_dma_len(sglist)) {
1057
1058                 sba_unmap_page(dev, sg_dma_address(sglist), sg_dma_len(sglist),
1059                                 direction, 0);
1060 #ifdef SBA_COLLECT_STATS
1061                 ioc->usg_pages += ((sg_dma_address(sglist) & ~IOVP_MASK) + sg_dma_len(sglist) + IOVP_SIZE - 1) >> PAGE_SHIFT;
1062                 ioc->usingle_calls--;   /* kluge since call is unmap_sg() */
1063 #endif
1064                 ++sglist;
1065                 nents--;
1066         }
1067
1068         DBG_RUN_SG("%s() DONE (nents %d)\n", __func__,  nents);
1069
1070 #ifdef ASSERT_PDIR_SANITY
1071         spin_lock_irqsave(&ioc->res_lock, flags);
1072         sba_check_pdir(ioc,"Check after sba_unmap_sg()");
1073         spin_unlock_irqrestore(&ioc->res_lock, flags);
1074 #endif
1075
1076 }
1077
1078 static const struct dma_map_ops sba_ops = {
1079         .dma_supported =        sba_dma_supported,
1080         .alloc =                sba_alloc,
1081         .free =                 sba_free,
1082         .map_page =             sba_map_page,
1083         .unmap_page =           sba_unmap_page,
1084         .map_sg =               sba_map_sg,
1085         .unmap_sg =             sba_unmap_sg,
1086         .get_sgtable =          dma_common_get_sgtable,
1087         .alloc_pages =          dma_common_alloc_pages,
1088         .free_pages =           dma_common_free_pages,
1089 };
1090
1091
1092 /**************************************************************************
1093 **
1094 **   SBA PAT PDC support
1095 **
1096 **   o call pdc_pat_cell_module()
1097 **   o store ranges in PCI "resource" structures
1098 **
1099 **************************************************************************/
1100
1101 static void
1102 sba_get_pat_resources(struct sba_device *sba_dev)
1103 {
1104 #if 0
1105 /*
1106 ** TODO/REVISIT/FIXME: support for directed ranges requires calls to
1107 **      PAT PDC to program the SBA/LBA directed range registers...this
1108 **      burden may fall on the LBA code since it directly supports the
1109 **      PCI subsystem. It's not clear yet. - ggg
1110 */
1111 PAT_MOD(mod)->mod_info.mod_pages   = PAT_GET_MOD_PAGES(temp);
1112         FIXME : ???
1113 PAT_MOD(mod)->mod_info.dvi         = PAT_GET_DVI(temp);
1114         Tells where the dvi bits are located in the address.
1115 PAT_MOD(mod)->mod_info.ioc         = PAT_GET_IOC(temp);
1116         FIXME : ???
1117 #endif
1118 }
1119
1120
1121 /**************************************************************
1122 *
1123 *   Initialization and claim
1124 *
1125 ***************************************************************/
1126 #define PIRANHA_ADDR_MASK       0x00160000UL /* bit 17,18,20 */
1127 #define PIRANHA_ADDR_VAL        0x00060000UL /* bit 17,18 on */
1128 static void *
1129 sba_alloc_pdir(unsigned int pdir_size)
1130 {
1131         unsigned long pdir_base;
1132         unsigned long pdir_order = get_order(pdir_size);
1133
1134         pdir_base = __get_free_pages(GFP_KERNEL, pdir_order);
1135         if (NULL == (void *) pdir_base) {
1136                 panic("%s() could not allocate I/O Page Table\n",
1137                         __func__);
1138         }
1139
1140         /* If this is not PA8700 (PCX-W2)
1141         **      OR newer than ver 2.2
1142         **      OR in a system that doesn't need VINDEX bits from SBA,
1143         **
1144         ** then we aren't exposed to the HW bug.
1145         */
1146         if ( ((boot_cpu_data.pdc.cpuid >> 5) & 0x7f) != 0x13
1147                         || (boot_cpu_data.pdc.versions > 0x202)
1148                         || (boot_cpu_data.pdc.capabilities & 0x08L) )
1149                 return (void *) pdir_base;
1150
1151         /*
1152          * PA8700 (PCX-W2, aka piranha) silent data corruption fix
1153          *
1154          * An interaction between PA8700 CPU (Ver 2.2 or older) and
1155          * Ike/Astro can cause silent data corruption. This is only
1156          * a problem if the I/O PDIR is located in memory such that
1157          * (little-endian)  bits 17 and 18 are on and bit 20 is off.
1158          *
1159          * Since the max IO Pdir size is 2MB, by cleverly allocating the
1160          * right physical address, we can either avoid (IOPDIR <= 1MB)
1161          * or minimize (2MB IO Pdir) the problem if we restrict the
1162          * IO Pdir to a maximum size of 2MB-128K (1902K).
1163          *
1164          * Because we always allocate 2^N sized IO pdirs, either of the
1165          * "bad" regions will be the last 128K if at all. That's easy
1166          * to test for.
1167          *
1168          */
1169         if (pdir_order <= (19-12)) {
1170                 if (((virt_to_phys(pdir_base)+pdir_size-1) & PIRANHA_ADDR_MASK) == PIRANHA_ADDR_VAL) {
1171                         /* allocate a new one on 512k alignment */
1172                         unsigned long new_pdir = __get_free_pages(GFP_KERNEL, (19-12));
1173                         /* release original */
1174                         free_pages(pdir_base, pdir_order);
1175
1176                         pdir_base = new_pdir;
1177
1178                         /* release excess */
1179                         while (pdir_order < (19-12)) {
1180                                 new_pdir += pdir_size;
1181                                 free_pages(new_pdir, pdir_order);
1182                                 pdir_order +=1;
1183                                 pdir_size <<=1;
1184                         }
1185                 }
1186         } else {
1187                 /*
1188                 ** 1MB or 2MB Pdir
1189                 ** Needs to be aligned on an "odd" 1MB boundary.
1190                 */
1191                 unsigned long new_pdir = __get_free_pages(GFP_KERNEL, pdir_order+1); /* 2 or 4MB */
1192
1193                 /* release original */
1194                 free_pages( pdir_base, pdir_order);
1195
1196                 /* release first 1MB */
1197                 free_pages(new_pdir, 20-12);
1198
1199                 pdir_base = new_pdir + 1024*1024;
1200
1201                 if (pdir_order > (20-12)) {
1202                         /*
1203                         ** 2MB Pdir.
1204                         **
1205                         ** Flag tells init_bitmap() to mark bad 128k as used
1206                         ** and to reduce the size by 128k.
1207                         */
1208                         piranha_bad_128k = 1;
1209
1210                         new_pdir += 3*1024*1024;
1211                         /* release last 1MB */
1212                         free_pages(new_pdir, 20-12);
1213
1214                         /* release unusable 128KB */
1215                         free_pages(new_pdir - 128*1024 , 17-12);
1216
1217                         pdir_size -= 128*1024;
1218                 }
1219         }
1220
1221         memset((void *) pdir_base, 0, pdir_size);
1222         return (void *) pdir_base;
1223 }
1224
1225 struct ibase_data_struct {
1226         struct ioc *ioc;
1227         int ioc_num;
1228 };
1229
1230 static int setup_ibase_imask_callback(struct device *dev, void *data)
1231 {
1232         /* lba_set_iregs() is in drivers/parisc/lba_pci.c */
1233         extern void lba_set_iregs(struct parisc_device *, u32, u32);
1234         struct parisc_device *lba = to_parisc_device(dev);
1235         struct ibase_data_struct *ibd = data;
1236         int rope_num = (lba->hpa.start >> 13) & 0xf;
1237         if (rope_num >> 3 == ibd->ioc_num)
1238                 lba_set_iregs(lba, ibd->ioc->ibase, ibd->ioc->imask);
1239         return 0;
1240 }
1241
1242 /* setup Mercury or Elroy IBASE/IMASK registers. */
1243 static void
1244 setup_ibase_imask(struct parisc_device *sba, struct ioc *ioc, int ioc_num)
1245 {
1246         struct ibase_data_struct ibase_data = {
1247                 .ioc            = ioc,
1248                 .ioc_num        = ioc_num,
1249         };
1250
1251         device_for_each_child(&sba->dev, &ibase_data,
1252                               setup_ibase_imask_callback);
1253 }
1254
1255 #ifdef SBA_AGP_SUPPORT
1256 static int
1257 sba_ioc_find_quicksilver(struct device *dev, void *data)
1258 {
1259         int *agp_found = data;
1260         struct parisc_device *lba = to_parisc_device(dev);
1261
1262         if (IS_QUICKSILVER(lba))
1263                 *agp_found = 1;
1264         return 0;
1265 }
1266 #endif
1267
1268 static void
1269 sba_ioc_init_pluto(struct parisc_device *sba, struct ioc *ioc, int ioc_num)
1270 {
1271         u32 iova_space_mask;
1272         u32 iova_space_size;
1273         int iov_order, tcnfg;
1274 #ifdef SBA_AGP_SUPPORT
1275         int agp_found = 0;
1276 #endif
1277         /*
1278         ** Firmware programs the base and size of a "safe IOVA space"
1279         ** (one that doesn't overlap memory or LMMIO space) in the
1280         ** IBASE and IMASK registers.
1281         */
1282         ioc->ibase = READ_REG(ioc->ioc_hpa + IOC_IBASE) & ~0x1fffffULL;
1283         iova_space_size = ~(READ_REG(ioc->ioc_hpa + IOC_IMASK) & 0xFFFFFFFFUL) + 1;
1284
1285         if ((ioc->ibase < 0xfed00000UL) && ((ioc->ibase + iova_space_size) > 0xfee00000UL)) {
1286                 printk("WARNING: IOV space overlaps local config and interrupt message, truncating\n");
1287                 iova_space_size /= 2;
1288         }
1289
1290         /*
1291         ** iov_order is always based on a 1GB IOVA space since we want to
1292         ** turn on the other half for AGP GART.
1293         */
1294         iov_order = get_order(iova_space_size >> (IOVP_SHIFT - PAGE_SHIFT));
1295         ioc->pdir_size = (iova_space_size / IOVP_SIZE) * sizeof(u64);
1296
1297         DBG_INIT("%s() hpa 0x%p IOV %dMB (%d bits)\n",
1298                 __func__, ioc->ioc_hpa, iova_space_size >> 20,
1299                 iov_order + PAGE_SHIFT);
1300
1301         ioc->pdir_base = (void *) __get_free_pages(GFP_KERNEL,
1302                                                    get_order(ioc->pdir_size));
1303         if (!ioc->pdir_base)
1304                 panic("Couldn't allocate I/O Page Table\n");
1305
1306         memset(ioc->pdir_base, 0, ioc->pdir_size);
1307
1308         DBG_INIT("%s() pdir %p size %x\n",
1309                         __func__, ioc->pdir_base, ioc->pdir_size);
1310
1311 #ifdef SBA_HINT_SUPPORT
1312         ioc->hint_shift_pdir = iov_order + PAGE_SHIFT;
1313         ioc->hint_mask_pdir = ~(0x3 << (iov_order + PAGE_SHIFT));
1314
1315         DBG_INIT("      hint_shift_pdir %x hint_mask_pdir %lx\n",
1316                 ioc->hint_shift_pdir, ioc->hint_mask_pdir);
1317 #endif
1318
1319         WARN_ON((((unsigned long) ioc->pdir_base) & PAGE_MASK) != (unsigned long) ioc->pdir_base);
1320         WRITE_REG(virt_to_phys(ioc->pdir_base), ioc->ioc_hpa + IOC_PDIR_BASE);
1321
1322         /* build IMASK for IOC and Elroy */
1323         iova_space_mask =  0xffffffff;
1324         iova_space_mask <<= (iov_order + PAGE_SHIFT);
1325         ioc->imask = iova_space_mask;
1326 #ifdef ZX1_SUPPORT
1327         ioc->iovp_mask = ~(iova_space_mask + PAGE_SIZE - 1);
1328 #endif
1329         sba_dump_tlb(ioc->ioc_hpa);
1330
1331         setup_ibase_imask(sba, ioc, ioc_num);
1332
1333         WRITE_REG(ioc->imask, ioc->ioc_hpa + IOC_IMASK);
1334
1335 #ifdef CONFIG_64BIT
1336         /*
1337         ** Setting the upper bits makes checking for bypass addresses
1338         ** a little faster later on.
1339         */
1340         ioc->imask |= 0xFFFFFFFF00000000UL;
1341 #endif
1342
1343         /* Set I/O PDIR Page size to system page size */
1344         switch (PAGE_SHIFT) {
1345                 case 12: tcnfg = 0; break;      /*  4K */
1346                 case 13: tcnfg = 1; break;      /*  8K */
1347                 case 14: tcnfg = 2; break;      /* 16K */
1348                 case 16: tcnfg = 3; break;      /* 64K */
1349                 default:
1350                         panic(__FILE__ "Unsupported system page size %d",
1351                                 1 << PAGE_SHIFT);
1352                         break;
1353         }
1354         WRITE_REG(tcnfg, ioc->ioc_hpa + IOC_TCNFG);
1355
1356         /*
1357         ** Program the IOC's ibase and enable IOVA translation
1358         ** Bit zero == enable bit.
1359         */
1360         WRITE_REG(ioc->ibase | 1, ioc->ioc_hpa + IOC_IBASE);
1361
1362         /*
1363         ** Clear I/O TLB of any possible entries.
1364         ** (Yes. This is a bit paranoid...but so what)
1365         */
1366         WRITE_REG(ioc->ibase | 31, ioc->ioc_hpa + IOC_PCOM);
1367
1368 #ifdef SBA_AGP_SUPPORT
1369
1370         /*
1371         ** If an AGP device is present, only use half of the IOV space
1372         ** for PCI DMA.  Unfortunately we can't know ahead of time
1373         ** whether GART support will actually be used, for now we
1374         ** can just key on any AGP device found in the system.
1375         ** We program the next pdir index after we stop w/ a key for
1376         ** the GART code to handshake on.
1377         */
1378         device_for_each_child(&sba->dev, &agp_found, sba_ioc_find_quicksilver);
1379
1380         if (agp_found && sba_reserve_agpgart) {
1381                 printk(KERN_INFO "%s: reserving %dMb of IOVA space for agpgart\n",
1382                        __func__, (iova_space_size/2) >> 20);
1383                 ioc->pdir_size /= 2;
1384                 ioc->pdir_base[PDIR_INDEX(iova_space_size/2)] = SBA_AGPGART_COOKIE;
1385         }
1386 #endif /*SBA_AGP_SUPPORT*/
1387 }
1388
1389 static void
1390 sba_ioc_init(struct parisc_device *sba, struct ioc *ioc, int ioc_num)
1391 {
1392         u32 iova_space_size, iova_space_mask;
1393         unsigned int pdir_size, iov_order, tcnfg;
1394
1395         /*
1396         ** Determine IOVA Space size from memory size.
1397         **
1398         ** Ideally, PCI drivers would register the maximum number
1399         ** of DMA they can have outstanding for each device they
1400         ** own.  Next best thing would be to guess how much DMA
1401         ** can be outstanding based on PCI Class/sub-class. Both
1402         ** methods still require some "extra" to support PCI
1403         ** Hot-Plug/Removal of PCI cards. (aka PCI OLARD).
1404         **
1405         ** While we have 32-bits "IOVA" space, top two 2 bits are used
1406         ** for DMA hints - ergo only 30 bits max.
1407         */
1408
1409         iova_space_size = (u32) (totalram_pages()/global_ioc_cnt);
1410
1411         /* limit IOVA space size to 1MB-1GB */
1412         if (iova_space_size < (1 << (20 - PAGE_SHIFT))) {
1413                 iova_space_size = 1 << (20 - PAGE_SHIFT);
1414         }
1415         else if (iova_space_size > (1 << (30 - PAGE_SHIFT))) {
1416                 iova_space_size = 1 << (30 - PAGE_SHIFT);
1417         }
1418
1419         /*
1420         ** iova space must be log2() in size.
1421         ** thus, pdir/res_map will also be log2().
1422         ** PIRANHA BUG: Exception is when IO Pdir is 2MB (gets reduced)
1423         */
1424         iov_order = get_order(iova_space_size << PAGE_SHIFT);
1425
1426         /* iova_space_size is now bytes, not pages */
1427         iova_space_size = 1 << (iov_order + PAGE_SHIFT);
1428
1429         ioc->pdir_size = pdir_size = (iova_space_size/IOVP_SIZE) * sizeof(u64);
1430
1431         DBG_INIT("%s() hpa 0x%lx mem %ldMB IOV %dMB (%d bits)\n",
1432                         __func__,
1433                         ioc->ioc_hpa,
1434                         (unsigned long) totalram_pages() >> (20 - PAGE_SHIFT),
1435                         iova_space_size>>20,
1436                         iov_order + PAGE_SHIFT);
1437
1438         ioc->pdir_base = sba_alloc_pdir(pdir_size);
1439
1440         DBG_INIT("%s() pdir %p size %x\n",
1441                         __func__, ioc->pdir_base, pdir_size);
1442
1443 #ifdef SBA_HINT_SUPPORT
1444         /* FIXME : DMA HINTs not used */
1445         ioc->hint_shift_pdir = iov_order + PAGE_SHIFT;
1446         ioc->hint_mask_pdir = ~(0x3 << (iov_order + PAGE_SHIFT));
1447
1448         DBG_INIT("      hint_shift_pdir %x hint_mask_pdir %lx\n",
1449                         ioc->hint_shift_pdir, ioc->hint_mask_pdir);
1450 #endif
1451
1452         WRITE_REG64(virt_to_phys(ioc->pdir_base), ioc->ioc_hpa + IOC_PDIR_BASE);
1453
1454         /* build IMASK for IOC and Elroy */
1455         iova_space_mask =  0xffffffff;
1456         iova_space_mask <<= (iov_order + PAGE_SHIFT);
1457
1458         /*
1459         ** On C3000 w/512MB mem, HP-UX 10.20 reports:
1460         **     ibase=0, imask=0xFE000000, size=0x2000000.
1461         */
1462         ioc->ibase = 0;
1463         ioc->imask = iova_space_mask;   /* save it */
1464 #ifdef ZX1_SUPPORT
1465         ioc->iovp_mask = ~(iova_space_mask + PAGE_SIZE - 1);
1466 #endif
1467
1468         DBG_INIT("%s() IOV base 0x%lx mask 0x%0lx\n",
1469                 __func__, ioc->ibase, ioc->imask);
1470
1471         /*
1472         ** FIXME: Hint registers are programmed with default hint
1473         ** values during boot, so hints should be sane even if we
1474         ** can't reprogram them the way drivers want.
1475         */
1476
1477         setup_ibase_imask(sba, ioc, ioc_num);
1478
1479         /*
1480         ** Program the IOC's ibase and enable IOVA translation
1481         */
1482         WRITE_REG(ioc->ibase | 1, ioc->ioc_hpa+IOC_IBASE);
1483         WRITE_REG(ioc->imask, ioc->ioc_hpa+IOC_IMASK);
1484
1485         /* Set I/O PDIR Page size to system page size */
1486         switch (PAGE_SHIFT) {
1487                 case 12: tcnfg = 0; break;      /*  4K */
1488                 case 13: tcnfg = 1; break;      /*  8K */
1489                 case 14: tcnfg = 2; break;      /* 16K */
1490                 case 16: tcnfg = 3; break;      /* 64K */
1491                 default:
1492                         panic(__FILE__ "Unsupported system page size %d",
1493                                 1 << PAGE_SHIFT);
1494                         break;
1495         }
1496         /* Set I/O PDIR Page size to PAGE_SIZE (4k/16k/...) */
1497         WRITE_REG(tcnfg, ioc->ioc_hpa+IOC_TCNFG);
1498
1499         /*
1500         ** Clear I/O TLB of any possible entries.
1501         ** (Yes. This is a bit paranoid...but so what)
1502         */
1503         WRITE_REG(0 | 31, ioc->ioc_hpa+IOC_PCOM);
1504
1505         ioc->ibase = 0; /* used by SBA_IOVA and related macros */
1506
1507         DBG_INIT("%s() DONE\n", __func__);
1508 }
1509
1510
1511
1512 /**************************************************************************
1513 **
1514 **   SBA initialization code (HW and SW)
1515 **
1516 **   o identify SBA chip itself
1517 **   o initialize SBA chip modes (HardFail)
1518 **   o initialize SBA chip modes (HardFail)
1519 **   o FIXME: initialize DMA hints for reasonable defaults
1520 **
1521 **************************************************************************/
1522
1523 static void __iomem *ioc_remap(struct sba_device *sba_dev, unsigned int offset)
1524 {
1525         return ioremap(sba_dev->dev->hpa.start + offset, SBA_FUNC_SIZE);
1526 }
1527
1528 static void sba_hw_init(struct sba_device *sba_dev)
1529 {
1530         int i;
1531         int num_ioc;
1532         u64 ioc_ctl;
1533
1534         if (!is_pdc_pat()) {
1535                 /* Shutdown the USB controller on Astro-based workstations.
1536                 ** Once we reprogram the IOMMU, the next DMA performed by
1537                 ** USB will HPMC the box. USB is only enabled if a
1538                 ** keyboard is present and found.
1539                 **
1540                 ** With serial console, j6k v5.0 firmware says:
1541                 **   mem_kbd hpa 0xfee003f8 sba 0x0 pad 0x0 cl_class 0x7
1542                 **
1543                 ** FIXME: Using GFX+USB console at power up but direct
1544                 **      linux to serial console is still broken.
1545                 **      USB could generate DMA so we must reset USB.
1546                 **      The proper sequence would be:
1547                 **      o block console output
1548                 **      o reset USB device
1549                 **      o reprogram serial port
1550                 **      o unblock console output
1551                 */
1552                 if (PAGE0->mem_kbd.cl_class == CL_KEYBD) {
1553                         pdc_io_reset_devices();
1554                 }
1555
1556         }
1557
1558
1559 #if 0
1560 printk("sba_hw_init(): mem_boot 0x%x 0x%x 0x%x 0x%x\n", PAGE0->mem_boot.hpa,
1561         PAGE0->mem_boot.spa, PAGE0->mem_boot.pad, PAGE0->mem_boot.cl_class);
1562
1563         /*
1564         ** Need to deal with DMA from LAN.
1565         **      Maybe use page zero boot device as a handle to talk
1566         **      to PDC about which device to shutdown.
1567         **
1568         ** Netbooting, j6k v5.0 firmware says:
1569         **      mem_boot hpa 0xf4008000 sba 0x0 pad 0x0 cl_class 0x1002
1570         ** ARGH! invalid class.
1571         */
1572         if ((PAGE0->mem_boot.cl_class != CL_RANDOM)
1573                 && (PAGE0->mem_boot.cl_class != CL_SEQU)) {
1574                         pdc_io_reset();
1575         }
1576 #endif
1577
1578         if (!IS_PLUTO(sba_dev->dev)) {
1579                 ioc_ctl = READ_REG(sba_dev->sba_hpa+IOC_CTRL);
1580                 DBG_INIT("%s() hpa 0x%lx ioc_ctl 0x%Lx ->",
1581                         __func__, sba_dev->sba_hpa, ioc_ctl);
1582                 ioc_ctl &= ~(IOC_CTRL_RM | IOC_CTRL_NC | IOC_CTRL_CE);
1583                 ioc_ctl |= IOC_CTRL_DD | IOC_CTRL_D4 | IOC_CTRL_TC;
1584                         /* j6700 v1.6 firmware sets 0x294f */
1585                         /* A500 firmware sets 0x4d */
1586
1587                 WRITE_REG(ioc_ctl, sba_dev->sba_hpa+IOC_CTRL);
1588
1589 #ifdef DEBUG_SBA_INIT
1590                 ioc_ctl = READ_REG64(sba_dev->sba_hpa+IOC_CTRL);
1591                 DBG_INIT(" 0x%Lx\n", ioc_ctl);
1592 #endif
1593         } /* if !PLUTO */
1594
1595         if (IS_ASTRO(sba_dev->dev)) {
1596                 int err;
1597                 sba_dev->ioc[0].ioc_hpa = ioc_remap(sba_dev, ASTRO_IOC_OFFSET);
1598                 num_ioc = 1;
1599
1600                 sba_dev->chip_resv.name = "Astro Intr Ack";
1601                 sba_dev->chip_resv.start = PCI_F_EXTEND | 0xfef00000UL;
1602                 sba_dev->chip_resv.end   = PCI_F_EXTEND | (0xff000000UL - 1) ;
1603                 err = request_resource(&iomem_resource, &(sba_dev->chip_resv));
1604                 BUG_ON(err < 0);
1605
1606         } else if (IS_PLUTO(sba_dev->dev)) {
1607                 int err;
1608
1609                 sba_dev->ioc[0].ioc_hpa = ioc_remap(sba_dev, PLUTO_IOC_OFFSET);
1610                 num_ioc = 1;
1611
1612                 sba_dev->chip_resv.name = "Pluto Intr/PIOP/VGA";
1613                 sba_dev->chip_resv.start = PCI_F_EXTEND | 0xfee00000UL;
1614                 sba_dev->chip_resv.end   = PCI_F_EXTEND | (0xff200000UL - 1);
1615                 err = request_resource(&iomem_resource, &(sba_dev->chip_resv));
1616                 WARN_ON(err < 0);
1617
1618                 sba_dev->iommu_resv.name = "IOVA Space";
1619                 sba_dev->iommu_resv.start = 0x40000000UL;
1620                 sba_dev->iommu_resv.end   = 0x50000000UL - 1;
1621                 err = request_resource(&iomem_resource, &(sba_dev->iommu_resv));
1622                 WARN_ON(err < 0);
1623         } else {
1624                 /* IKE, REO */
1625                 sba_dev->ioc[0].ioc_hpa = ioc_remap(sba_dev, IKE_IOC_OFFSET(0));
1626                 sba_dev->ioc[1].ioc_hpa = ioc_remap(sba_dev, IKE_IOC_OFFSET(1));
1627                 num_ioc = 2;
1628
1629                 /* TODO - LOOKUP Ike/Stretch chipset mem map */
1630         }
1631         /* XXX: What about Reo Grande? */
1632
1633         sba_dev->num_ioc = num_ioc;
1634         for (i = 0; i < num_ioc; i++) {
1635                 void __iomem *ioc_hpa = sba_dev->ioc[i].ioc_hpa;
1636                 unsigned int j;
1637
1638                 for (j=0; j < sizeof(u64) * ROPES_PER_IOC; j+=sizeof(u64)) {
1639
1640                         /*
1641                          * Clear ROPE(N)_CONFIG AO bit.
1642                          * Disables "NT Ordering" (~= !"Relaxed Ordering")
1643                          * Overrides bit 1 in DMA Hint Sets.
1644                          * Improves netperf UDP_STREAM by ~10% for bcm5701.
1645                          */
1646                         if (IS_PLUTO(sba_dev->dev)) {
1647                                 void __iomem *rope_cfg;
1648                                 unsigned long cfg_val;
1649
1650                                 rope_cfg = ioc_hpa + IOC_ROPE0_CFG + j;
1651                                 cfg_val = READ_REG(rope_cfg);
1652                                 cfg_val &= ~IOC_ROPE_AO;
1653                                 WRITE_REG(cfg_val, rope_cfg);
1654                         }
1655
1656                         /*
1657                         ** Make sure the box crashes on rope errors.
1658                         */
1659                         WRITE_REG(HF_ENABLE, ioc_hpa + ROPE0_CTL + j);
1660                 }
1661
1662                 /* flush out the last writes */
1663                 READ_REG(sba_dev->ioc[i].ioc_hpa + ROPE7_CTL);
1664
1665                 DBG_INIT("      ioc[%d] ROPE_CFG 0x%Lx  ROPE_DBG 0x%Lx\n",
1666                                 i,
1667                                 READ_REG(sba_dev->ioc[i].ioc_hpa + 0x40),
1668                                 READ_REG(sba_dev->ioc[i].ioc_hpa + 0x50)
1669                         );
1670                 DBG_INIT("      STATUS_CONTROL 0x%Lx  FLUSH_CTRL 0x%Lx\n",
1671                                 READ_REG(sba_dev->ioc[i].ioc_hpa + 0x108),
1672                                 READ_REG(sba_dev->ioc[i].ioc_hpa + 0x400)
1673                         );
1674
1675                 if (IS_PLUTO(sba_dev->dev)) {
1676                         sba_ioc_init_pluto(sba_dev->dev, &(sba_dev->ioc[i]), i);
1677                 } else {
1678                         sba_ioc_init(sba_dev->dev, &(sba_dev->ioc[i]), i);
1679                 }
1680         }
1681 }
1682
1683 static void
1684 sba_common_init(struct sba_device *sba_dev)
1685 {
1686         int i;
1687
1688         /* add this one to the head of the list (order doesn't matter)
1689         ** This will be useful for debugging - especially if we get coredumps
1690         */
1691         sba_dev->next = sba_list;
1692         sba_list = sba_dev;
1693
1694         for(i=0; i< sba_dev->num_ioc; i++) {
1695                 int res_size;
1696 #ifdef DEBUG_DMB_TRAP
1697                 extern void iterate_pages(unsigned long , unsigned long ,
1698                                           void (*)(pte_t * , unsigned long),
1699                                           unsigned long );
1700                 void set_data_memory_break(pte_t * , unsigned long);
1701 #endif
1702                 /* resource map size dictated by pdir_size */
1703                 res_size = sba_dev->ioc[i].pdir_size/sizeof(u64); /* entries */
1704
1705                 /* Second part of PIRANHA BUG */
1706                 if (piranha_bad_128k) {
1707                         res_size -= (128*1024)/sizeof(u64);
1708                 }
1709
1710                 res_size >>= 3;  /* convert bit count to byte count */
1711                 DBG_INIT("%s() res_size 0x%x\n",
1712                         __func__, res_size);
1713
1714                 sba_dev->ioc[i].res_size = res_size;
1715                 sba_dev->ioc[i].res_map = (char *) __get_free_pages(GFP_KERNEL, get_order(res_size));
1716
1717 #ifdef DEBUG_DMB_TRAP
1718                 iterate_pages( sba_dev->ioc[i].res_map, res_size,
1719                                 set_data_memory_break, 0);
1720 #endif
1721
1722                 if (NULL == sba_dev->ioc[i].res_map)
1723                 {
1724                         panic("%s:%s() could not allocate resource map\n",
1725                               __FILE__, __func__ );
1726                 }
1727
1728                 memset(sba_dev->ioc[i].res_map, 0, res_size);
1729                 /* next available IOVP - circular search */
1730                 sba_dev->ioc[i].res_hint = (unsigned long *)
1731                                 &(sba_dev->ioc[i].res_map[L1_CACHE_BYTES]);
1732
1733 #ifdef ASSERT_PDIR_SANITY
1734                 /* Mark first bit busy - ie no IOVA 0 */
1735                 sba_dev->ioc[i].res_map[0] = 0x80;
1736                 sba_dev->ioc[i].pdir_base[0] = 0xeeffc0addbba0080ULL;
1737 #endif
1738
1739                 /* Third (and last) part of PIRANHA BUG */
1740                 if (piranha_bad_128k) {
1741                         /* region from +1408K to +1536 is un-usable. */
1742
1743                         int idx_start = (1408*1024/sizeof(u64)) >> 3;
1744                         int idx_end   = (1536*1024/sizeof(u64)) >> 3;
1745                         long *p_start = (long *) &(sba_dev->ioc[i].res_map[idx_start]);
1746                         long *p_end   = (long *) &(sba_dev->ioc[i].res_map[idx_end]);
1747
1748                         /* mark that part of the io pdir busy */
1749                         while (p_start < p_end)
1750                                 *p_start++ = -1;
1751
1752                 }
1753
1754 #ifdef DEBUG_DMB_TRAP
1755                 iterate_pages( sba_dev->ioc[i].res_map, res_size,
1756                                 set_data_memory_break, 0);
1757                 iterate_pages( sba_dev->ioc[i].pdir_base, sba_dev->ioc[i].pdir_size,
1758                                 set_data_memory_break, 0);
1759 #endif
1760
1761                 DBG_INIT("%s() %d res_map %x %p\n",
1762                         __func__, i, res_size, sba_dev->ioc[i].res_map);
1763         }
1764
1765         spin_lock_init(&sba_dev->sba_lock);
1766         ioc_needs_fdc = boot_cpu_data.pdc.capabilities & PDC_MODEL_IOPDIR_FDC;
1767
1768 #ifdef DEBUG_SBA_INIT
1769         /*
1770          * If the PDC_MODEL capabilities has Non-coherent IO-PDIR bit set
1771          * (bit #61, big endian), we have to flush and sync every time
1772          * IO-PDIR is changed in Ike/Astro.
1773          */
1774         if (ioc_needs_fdc) {
1775                 printk(KERN_INFO MODULE_NAME " FDC/SYNC required.\n");
1776         } else {
1777                 printk(KERN_INFO MODULE_NAME " IOC has cache coherent PDIR.\n");
1778         }
1779 #endif
1780 }
1781
1782 #ifdef CONFIG_PROC_FS
1783 static int sba_proc_info(struct seq_file *m, void *p)
1784 {
1785         struct sba_device *sba_dev = sba_list;
1786         struct ioc *ioc = &sba_dev->ioc[0];     /* FIXME: Multi-IOC support! */
1787         int total_pages = (int) (ioc->res_size << 3); /* 8 bits per byte */
1788 #ifdef SBA_COLLECT_STATS
1789         unsigned long avg = 0, min, max;
1790 #endif
1791         int i;
1792
1793         seq_printf(m, "%s rev %d.%d\n",
1794                    sba_dev->name,
1795                    (sba_dev->hw_rev & 0x7) + 1,
1796                    (sba_dev->hw_rev & 0x18) >> 3);
1797         seq_printf(m, "IO PDIR size    : %d bytes (%d entries)\n",
1798                    (int)((ioc->res_size << 3) * sizeof(u64)), /* 8 bits/byte */
1799                    total_pages);
1800
1801         seq_printf(m, "Resource bitmap : %d bytes (%d pages)\n",
1802                    ioc->res_size, ioc->res_size << 3);   /* 8 bits per byte */
1803
1804         seq_printf(m, "LMMIO_BASE/MASK/ROUTE %08x %08x %08x\n",
1805                    READ_REG32(sba_dev->sba_hpa + LMMIO_DIST_BASE),
1806                    READ_REG32(sba_dev->sba_hpa + LMMIO_DIST_MASK),
1807                    READ_REG32(sba_dev->sba_hpa + LMMIO_DIST_ROUTE));
1808
1809         for (i=0; i<4; i++)
1810                 seq_printf(m, "DIR%d_BASE/MASK/ROUTE %08x %08x %08x\n",
1811                            i,
1812                            READ_REG32(sba_dev->sba_hpa + LMMIO_DIRECT0_BASE  + i*0x18),
1813                            READ_REG32(sba_dev->sba_hpa + LMMIO_DIRECT0_MASK  + i*0x18),
1814                            READ_REG32(sba_dev->sba_hpa + LMMIO_DIRECT0_ROUTE + i*0x18));
1815
1816 #ifdef SBA_COLLECT_STATS
1817         seq_printf(m, "IO PDIR entries : %ld free  %ld used (%d%%)\n",
1818                    total_pages - ioc->used_pages, ioc->used_pages,
1819                    (int)(ioc->used_pages * 100 / total_pages));
1820
1821         min = max = ioc->avg_search[0];
1822         for (i = 0; i < SBA_SEARCH_SAMPLE; i++) {
1823                 avg += ioc->avg_search[i];
1824                 if (ioc->avg_search[i] > max) max = ioc->avg_search[i];
1825                 if (ioc->avg_search[i] < min) min = ioc->avg_search[i];
1826         }
1827         avg /= SBA_SEARCH_SAMPLE;
1828         seq_printf(m, "  Bitmap search : %ld/%ld/%ld (min/avg/max CPU Cycles)\n",
1829                    min, avg, max);
1830
1831         seq_printf(m, "pci_map_single(): %12ld calls  %12ld pages (avg %d/1000)\n",
1832                    ioc->msingle_calls, ioc->msingle_pages,
1833                    (int)((ioc->msingle_pages * 1000)/ioc->msingle_calls));
1834
1835         /* KLUGE - unmap_sg calls unmap_single for each mapped page */
1836         min = ioc->usingle_calls;
1837         max = ioc->usingle_pages - ioc->usg_pages;
1838         seq_printf(m, "pci_unmap_single: %12ld calls  %12ld pages (avg %d/1000)\n",
1839                    min, max, (int)((max * 1000)/min));
1840
1841         seq_printf(m, "pci_map_sg()    : %12ld calls  %12ld pages (avg %d/1000)\n",
1842                    ioc->msg_calls, ioc->msg_pages,
1843                    (int)((ioc->msg_pages * 1000)/ioc->msg_calls));
1844
1845         seq_printf(m, "pci_unmap_sg()  : %12ld calls  %12ld pages (avg %d/1000)\n",
1846                    ioc->usg_calls, ioc->usg_pages,
1847                    (int)((ioc->usg_pages * 1000)/ioc->usg_calls));
1848 #endif
1849
1850         return 0;
1851 }
1852
1853 static int
1854 sba_proc_bitmap_info(struct seq_file *m, void *p)
1855 {
1856         struct sba_device *sba_dev = sba_list;
1857         struct ioc *ioc = &sba_dev->ioc[0];     /* FIXME: Multi-IOC support! */
1858
1859         seq_hex_dump(m, "   ", DUMP_PREFIX_NONE, 32, 4, ioc->res_map,
1860                      ioc->res_size, false);
1861         seq_putc(m, '\n');
1862
1863         return 0;
1864 }
1865 #endif /* CONFIG_PROC_FS */
1866
1867 static const struct parisc_device_id sba_tbl[] __initconst = {
1868         { HPHW_IOA, HVERSION_REV_ANY_ID, ASTRO_RUNWAY_PORT, 0xb },
1869         { HPHW_BCPORT, HVERSION_REV_ANY_ID, IKE_MERCED_PORT, 0xc },
1870         { HPHW_BCPORT, HVERSION_REV_ANY_ID, REO_MERCED_PORT, 0xc },
1871         { HPHW_BCPORT, HVERSION_REV_ANY_ID, REOG_MERCED_PORT, 0xc },
1872         { HPHW_IOA, HVERSION_REV_ANY_ID, PLUTO_MCKINLEY_PORT, 0xc },
1873         { 0, }
1874 };
1875
1876 static int sba_driver_callback(struct parisc_device *);
1877
1878 static struct parisc_driver sba_driver __refdata = {
1879         .name =         MODULE_NAME,
1880         .id_table =     sba_tbl,
1881         .probe =        sba_driver_callback,
1882 };
1883
1884 /*
1885 ** Determine if sba should claim this chip (return 0) or not (return 1).
1886 ** If so, initialize the chip and tell other partners in crime they
1887 ** have work to do.
1888 */
1889 static int __init sba_driver_callback(struct parisc_device *dev)
1890 {
1891         struct sba_device *sba_dev;
1892         u32 func_class;
1893         int i;
1894         char *version;
1895         void __iomem *sba_addr = ioremap(dev->hpa.start, SBA_FUNC_SIZE);
1896 #ifdef CONFIG_PROC_FS
1897         struct proc_dir_entry *root;
1898 #endif
1899
1900         sba_dump_ranges(sba_addr);
1901
1902         /* Read HW Rev First */
1903         func_class = READ_REG(sba_addr + SBA_FCLASS);
1904
1905         if (IS_ASTRO(dev)) {
1906                 unsigned long fclass;
1907                 static char astro_rev[]="Astro ?.?";
1908
1909                 /* Astro is broken...Read HW Rev First */
1910                 fclass = READ_REG(sba_addr);
1911
1912                 astro_rev[6] = '1' + (char) (fclass & 0x7);
1913                 astro_rev[8] = '0' + (char) ((fclass & 0x18) >> 3);
1914                 version = astro_rev;
1915
1916         } else if (IS_IKE(dev)) {
1917                 static char ike_rev[] = "Ike rev ?";
1918                 ike_rev[8] = '0' + (char) (func_class & 0xff);
1919                 version = ike_rev;
1920         } else if (IS_PLUTO(dev)) {
1921                 static char pluto_rev[]="Pluto ?.?";
1922                 pluto_rev[6] = '0' + (char) ((func_class & 0xf0) >> 4);
1923                 pluto_rev[8] = '0' + (char) (func_class & 0x0f);
1924                 version = pluto_rev;
1925         } else {
1926                 static char reo_rev[] = "REO rev ?";
1927                 reo_rev[8] = '0' + (char) (func_class & 0xff);
1928                 version = reo_rev;
1929         }
1930
1931         if (!global_ioc_cnt) {
1932                 global_ioc_cnt = count_parisc_driver(&sba_driver);
1933
1934                 /* Astro and Pluto have one IOC per SBA */
1935                 if ((!IS_ASTRO(dev)) || (!IS_PLUTO(dev)))
1936                         global_ioc_cnt *= 2;
1937         }
1938
1939         printk(KERN_INFO "%s found %s at 0x%llx\n",
1940                 MODULE_NAME, version, (unsigned long long)dev->hpa.start);
1941
1942         sba_dev = kzalloc(sizeof(struct sba_device), GFP_KERNEL);
1943         if (!sba_dev) {
1944                 printk(KERN_ERR MODULE_NAME " - couldn't alloc sba_device\n");
1945                 return -ENOMEM;
1946         }
1947
1948         parisc_set_drvdata(dev, sba_dev);
1949
1950         for(i=0; i<MAX_IOC; i++)
1951                 spin_lock_init(&(sba_dev->ioc[i].res_lock));
1952
1953         sba_dev->dev = dev;
1954         sba_dev->hw_rev = func_class;
1955         sba_dev->name = dev->name;
1956         sba_dev->sba_hpa = sba_addr;
1957
1958         sba_get_pat_resources(sba_dev);
1959         sba_hw_init(sba_dev);
1960         sba_common_init(sba_dev);
1961
1962         hppa_dma_ops = &sba_ops;
1963
1964 #ifdef CONFIG_PROC_FS
1965         switch (dev->id.hversion) {
1966         case PLUTO_MCKINLEY_PORT:
1967                 root = proc_mckinley_root;
1968                 break;
1969         case ASTRO_RUNWAY_PORT:
1970         case IKE_MERCED_PORT:
1971         default:
1972                 root = proc_runway_root;
1973                 break;
1974         }
1975
1976         proc_create_single("sba_iommu", 0, root, sba_proc_info);
1977         proc_create_single("sba_iommu-bitmap", 0, root, sba_proc_bitmap_info);
1978 #endif
1979         return 0;
1980 }
1981
1982 /*
1983 ** One time initialization to let the world know the SBA was found.
1984 ** This is the only routine which is NOT static.
1985 ** Must be called exactly once before pci_init().
1986 */
1987 void __init sba_init(void)
1988 {
1989         register_parisc_driver(&sba_driver);
1990 }
1991
1992
1993 /**
1994  * sba_get_iommu - Assign the iommu pointer for the pci bus controller.
1995  * @dev: The parisc device.
1996  *
1997  * Returns the appropriate IOMMU data for the given parisc PCI controller.
1998  * This is cached and used later for PCI DMA Mapping.
1999  */
2000 void * sba_get_iommu(struct parisc_device *pci_hba)
2001 {
2002         struct parisc_device *sba_dev = parisc_parent(pci_hba);
2003         struct sba_device *sba = dev_get_drvdata(&sba_dev->dev);
2004         char t = sba_dev->id.hw_type;
2005         int iocnum = (pci_hba->hw_path >> 3);   /* rope # */
2006
2007         WARN_ON((t != HPHW_IOA) && (t != HPHW_BCPORT));
2008
2009         return &(sba->ioc[iocnum]);
2010 }
2011
2012
2013 /**
2014  * sba_directed_lmmio - return first directed LMMIO range routed to rope
2015  * @pa_dev: The parisc device.
2016  * @r: resource PCI host controller wants start/end fields assigned.
2017  *
2018  * For the given parisc PCI controller, determine if any direct ranges
2019  * are routed down the corresponding rope.
2020  */
2021 void sba_directed_lmmio(struct parisc_device *pci_hba, struct resource *r)
2022 {
2023         struct parisc_device *sba_dev = parisc_parent(pci_hba);
2024         struct sba_device *sba = dev_get_drvdata(&sba_dev->dev);
2025         char t = sba_dev->id.hw_type;
2026         int i;
2027         int rope = (pci_hba->hw_path & (ROPES_PER_IOC-1));  /* rope # */
2028
2029         BUG_ON((t!=HPHW_IOA) && (t!=HPHW_BCPORT));
2030
2031         r->start = r->end = 0;
2032
2033         /* Astro has 4 directed ranges. Not sure about Ike/Pluto/et al */
2034         for (i=0; i<4; i++) {
2035                 int base, size;
2036                 void __iomem *reg = sba->sba_hpa + i*0x18;
2037
2038                 base = READ_REG32(reg + LMMIO_DIRECT0_BASE);
2039                 if ((base & 1) == 0)
2040                         continue;       /* not enabled */
2041
2042                 size = READ_REG32(reg + LMMIO_DIRECT0_ROUTE);
2043
2044                 if ((size & (ROPES_PER_IOC-1)) != rope)
2045                         continue;       /* directed down different rope */
2046
2047                 r->start = (base & ~1UL) | PCI_F_EXTEND;
2048                 size = ~ READ_REG32(reg + LMMIO_DIRECT0_MASK);
2049                 r->end = r->start + size;
2050                 r->flags = IORESOURCE_MEM;
2051         }
2052 }
2053
2054
2055 /**
2056  * sba_distributed_lmmio - return portion of distributed LMMIO range
2057  * @pa_dev: The parisc device.
2058  * @r: resource PCI host controller wants start/end fields assigned.
2059  *
2060  * For the given parisc PCI controller, return portion of distributed LMMIO
2061  * range. The distributed LMMIO is always present and it's just a question
2062  * of the base address and size of the range.
2063  */
2064 void sba_distributed_lmmio(struct parisc_device *pci_hba, struct resource *r )
2065 {
2066         struct parisc_device *sba_dev = parisc_parent(pci_hba);
2067         struct sba_device *sba = dev_get_drvdata(&sba_dev->dev);
2068         char t = sba_dev->id.hw_type;
2069         int base, size;
2070         int rope = (pci_hba->hw_path & (ROPES_PER_IOC-1));  /* rope # */
2071
2072         BUG_ON((t!=HPHW_IOA) && (t!=HPHW_BCPORT));
2073
2074         r->start = r->end = 0;
2075
2076         base = READ_REG32(sba->sba_hpa + LMMIO_DIST_BASE);
2077         if ((base & 1) == 0) {
2078                 BUG();  /* Gah! Distr Range wasn't enabled! */
2079                 return;
2080         }
2081
2082         r->start = (base & ~1UL) | PCI_F_EXTEND;
2083
2084         size = (~READ_REG32(sba->sba_hpa + LMMIO_DIST_MASK)) / ROPES_PER_IOC;
2085         r->start += rope * (size + 1);  /* adjust base for this rope */
2086         r->end = r->start + size;
2087         r->flags = IORESOURCE_MEM;
2088 }