drivers/parisc/sba_iommu.c

   1 /*
   2 **  System Bus Adapter (SBA) I/O MMU manager
   3 **
   4 **      (c) Copyright 2000-2004 Grant Grundler <grundler @ parisc-linux x org>
   5 **      (c) Copyright 2004 Naresh Kumar Inna <knaresh at india x hp x com>
   6 **      (c) Copyright 2000-2004 Hewlett-Packard Company
   7 **
   8 **      Portions (c) 1999 Dave S. Miller (from sparc64 I/O MMU code)
   9 **
  10 **      This program is free software; you can redistribute it and/or modify
  11 **      it under the terms of the GNU General Public License as published by
  12 **      the Free Software Foundation; either version 2 of the License, or
  13 **      (at your option) any later version.
  14 **
  15 **
  16 ** This module initializes the IOC (I/O Controller) found on B1000/C3000/
  17 ** J5000/J7000/N-class/L-class machines and their successors.
  18 **
  19 ** FIXME: add DMA hint support programming in both sba and lba modules.
  20 */
  21
  22 #include <linux/types.h>
  23 #include <linux/kernel.h>
  24 #include <linux/spinlock.h>
  25 #include <linux/slab.h>
  26 #include <linux/init.h>
  27
  28 #include <linux/mm.h>
  29 #include <linux/string.h>
  30 #include <linux/pci.h>
  31 #include <linux/scatterlist.h>
  32 #include <linux/iommu-helper.h>
  33
  34 #include <asm/byteorder.h>
  35 #include <asm/io.h>
  36 #include <asm/dma.h>            /* for DMA_CHUNK_SIZE */
  37
  38 #include <asm/hardware.h>       /* for register_parisc_driver() stuff */
  39
  40 #include <linux/proc_fs.h>
  41 #include <linux/seq_file.h>
  42 #include <linux/module.h>
  43
  44 #include <asm/ropes.h>
  45 #include <asm/mckinley.h>       /* for proc_mckinley_root */
  46 #include <asm/runway.h>         /* for proc_runway_root */
  47 #include <asm/page.h>           /* for PAGE0 */
  48 #include <asm/pdc.h>            /* for PDC_MODEL_* */
  49 #include <asm/pdcpat.h>         /* for is_pdc_pat() */
  50 #include <asm/parisc-device.h>
  51
  52 #define MODULE_NAME "SBA"
  53
  54 /*
  55 ** The number of debug flags is a clue - this code is fragile.
  56 ** Don't even think about messing with it unless you have
  57 ** plenty of 710's to sacrifice to the computer gods. :^)
  58 */
  59 #undef DEBUG_SBA_INIT
  60 #undef DEBUG_SBA_RUN
  61 #undef DEBUG_SBA_RUN_SG
  62 #undef DEBUG_SBA_RESOURCE
  63 #undef ASSERT_PDIR_SANITY
  64 #undef DEBUG_LARGE_SG_ENTRIES
  65 #undef DEBUG_DMB_TRAP
  66
  67 #ifdef DEBUG_SBA_INIT
  68 #define DBG_INIT(x...)  printk(x)
  69 #else
  70 #define DBG_INIT(x...)
  71 #endif
  72
  73 #ifdef DEBUG_SBA_RUN
  74 #define DBG_RUN(x...)   printk(x)
  75 #else
  76 #define DBG_RUN(x...)
  77 #endif
  78
  79 #ifdef DEBUG_SBA_RUN_SG
  80 #define DBG_RUN_SG(x...)        printk(x)
  81 #else
  82 #define DBG_RUN_SG(x...)
  83 #endif
  84
  85
  86 #ifdef DEBUG_SBA_RESOURCE
  87 #define DBG_RES(x...)   printk(x)
  88 #else
  89 #define DBG_RES(x...)
  90 #endif
  91
  92 #define SBA_INLINE      __inline__
  93
  94 #define DEFAULT_DMA_HINT_REG    0
  95
  96 struct sba_device *sba_list;
  97 EXPORT_SYMBOL_GPL(sba_list);
  98
  99 static unsigned long ioc_needs_fdc = 0;
 100
 101 /* global count of IOMMUs in the system */
 102 static unsigned int global_ioc_cnt = 0;
 103
 104 /* PA8700 (Piranha 2.2) bug workaround */
 105 static unsigned long piranha_bad_128k = 0;
 106
 107 /* Looks nice and keeps the compiler happy */
 108 #define SBA_DEV(d) ((struct sba_device *) (d))
 109
 110 #ifdef CONFIG_AGP_PARISC
 111 #define SBA_AGP_SUPPORT
 112 #endif /*CONFIG_AGP_PARISC*/
 113
 114 #ifdef SBA_AGP_SUPPORT
 115 static int sba_reserve_agpgart = 1;
 116 module_param(sba_reserve_agpgart, int, 0444);
 117 MODULE_PARM_DESC(sba_reserve_agpgart, "Reserve half of IO pdir as AGPGART");
 118 #endif
 119
 120
 121 /************************************
 122 ** SBA register read and write support
 123 **
 124 ** BE WARNED: register writes are posted.
 125 **  (ie follow writes which must reach HW with a read)
 126 **
 127 ** Superdome (in particular, REO) allows only 64-bit CSR accesses.
 128 */
 129 #define READ_REG32(addr)        readl(addr)
 130 #define READ_REG64(addr)        readq(addr)
 131 #define WRITE_REG32(val, addr)  writel((val), (addr))
 132 #define WRITE_REG64(val, addr)  writeq((val), (addr))
 133
 134 #ifdef CONFIG_64BIT
 135 #define READ_REG(addr)          READ_REG64(addr)
 136 #define WRITE_REG(value, addr)  WRITE_REG64(value, addr)
 137 #else
 138 #define READ_REG(addr)          READ_REG32(addr)
 139 #define WRITE_REG(value, addr)  WRITE_REG32(value, addr)
 140 #endif
 141
 142 #ifdef DEBUG_SBA_INIT
 143
 144 /* NOTE: When CONFIG_64BIT isn't defined, READ_REG64() is two 32-bit reads */
 145
 146 /**
 147  * sba_dump_ranges - debugging only - print ranges assigned to this IOA
 148  * @hpa: base address of the sba
 149  *
 150  * Print the MMIO and IO Port address ranges forwarded by an Astro/Ike/RIO
 151  * IO Adapter (aka Bus Converter).
 152  */
 153 static void
 154 sba_dump_ranges(void __iomem *hpa)
 155 {
 156         DBG_INIT("SBA at 0x%p\n", hpa);
 157         DBG_INIT("IOS_DIST_BASE   : %Lx\n", READ_REG64(hpa+IOS_DIST_BASE));
 158         DBG_INIT("IOS_DIST_MASK   : %Lx\n", READ_REG64(hpa+IOS_DIST_MASK));
 159         DBG_INIT("IOS_DIST_ROUTE  : %Lx\n", READ_REG64(hpa+IOS_DIST_ROUTE));
 160         DBG_INIT("\n");
 161         DBG_INIT("IOS_DIRECT_BASE : %Lx\n", READ_REG64(hpa+IOS_DIRECT_BASE));
 162         DBG_INIT("IOS_DIRECT_MASK : %Lx\n", READ_REG64(hpa+IOS_DIRECT_MASK));
 163         DBG_INIT("IOS_DIRECT_ROUTE: %Lx\n", READ_REG64(hpa+IOS_DIRECT_ROUTE));
 164 }
 165
 166 /**
 167  * sba_dump_tlb - debugging only - print IOMMU operating parameters
 168  * @hpa: base address of the IOMMU
 169  *
 170  * Print the size/location of the IO MMU PDIR.
 171  */
 172 static void sba_dump_tlb(void __iomem *hpa)
 173 {
 174         DBG_INIT("IO TLB at 0x%p\n", hpa);
 175         DBG_INIT("IOC_IBASE    : 0x%Lx\n", READ_REG64(hpa+IOC_IBASE));
 176         DBG_INIT("IOC_IMASK    : 0x%Lx\n", READ_REG64(hpa+IOC_IMASK));
 177         DBG_INIT("IOC_TCNFG    : 0x%Lx\n", READ_REG64(hpa+IOC_TCNFG));
 178         DBG_INIT("IOC_PDIR_BASE: 0x%Lx\n", READ_REG64(hpa+IOC_PDIR_BASE));
 179         DBG_INIT("\n");
 180 }
 181 #else
 182 #define sba_dump_ranges(x)
 183 #define sba_dump_tlb(x)
 184 #endif  /* DEBUG_SBA_INIT */
 185
 186
 187 #ifdef ASSERT_PDIR_SANITY
 188
 189 /**
 190  * sba_dump_pdir_entry - debugging only - print one IOMMU PDIR entry
 191  * @ioc: IO MMU structure which owns the pdir we are interested in.
 192  * @msg: text to print ont the output line.
 193  * @pide: pdir index.
 194  *
 195  * Print one entry of the IO MMU PDIR in human readable form.
 196  */
 197 static void
 198 sba_dump_pdir_entry(struct ioc *ioc, char *msg, uint pide)
 199 {
 200         /* start printing from lowest pde in rval */
 201         u64 *ptr = &(ioc->pdir_base[pide & (~0U * BITS_PER_LONG)]);
 202         unsigned long *rptr = (unsigned long *) &(ioc->res_map[(pide >>3) & ~(sizeof(unsigned long) - 1)]);
 203         uint rcnt;
 204
 205         printk(KERN_DEBUG "SBA: %s rp %p bit %d rval 0x%lx\n",
 206                  msg,
 207                  rptr, pide & (BITS_PER_LONG - 1), *rptr);
 208
 209         rcnt = 0;
 210         while (rcnt < BITS_PER_LONG) {
 211                 printk(KERN_DEBUG "%s %2d %p %016Lx\n",
 212                         (rcnt == (pide & (BITS_PER_LONG - 1)))
 213                                 ? "    -->" : "       ",
 214                         rcnt, ptr, *ptr );
 215                 rcnt++;
 216                 ptr++;
 217         }
 218         printk(KERN_DEBUG "%s", msg);
 219 }
 220
 221
 222 /**
 223  * sba_check_pdir - debugging only - consistency checker
 224  * @ioc: IO MMU structure which owns the pdir we are interested in.
 225  * @msg: text to print ont the output line.
 226  *
 227  * Verify the resource map and pdir state is consistent
 228  */
 229 static int
 230 sba_check_pdir(struct ioc *ioc, char *msg)
 231 {
 232         u32 *rptr_end = (u32 *) &(ioc->res_map[ioc->res_size]);
 233         u32 *rptr = (u32 *) ioc->res_map;       /* resource map ptr */
 234         u64 *pptr = ioc->pdir_base;     /* pdir ptr */
 235         uint pide = 0;
 236
 237         while (rptr < rptr_end) {
 238                 u32 rval = *rptr;
 239                 int rcnt = 32;  /* number of bits we might check */
 240
 241                 while (rcnt) {
 242                         /* Get last byte and highest bit from that */
 243                         u32 pde = ((u32) (((char *)pptr)[7])) << 24;
 244                         if ((rval ^ pde) & 0x80000000)
 245                         {
 246                                 /*
 247                                 ** BUMMER!  -- res_map != pdir --
 248                                 ** Dump rval and matching pdir entries
 249                                 */
 250                                 sba_dump_pdir_entry(ioc, msg, pide);
 251                                 return(1);
 252                         }
 253                         rcnt--;
 254                         rval <<= 1;     /* try the next bit */
 255                         pptr++;
 256                         pide++;
 257                 }
 258                 rptr++; /* look at next word of res_map */
 259         }
 260         /* It'd be nice if we always got here :^) */
 261         return 0;
 262 }
 263
 264
 265 /**
 266  * sba_dump_sg - debugging only - print Scatter-Gather list
 267  * @ioc: IO MMU structure which owns the pdir we are interested in.
 268  * @startsg: head of the SG list
 269  * @nents: number of entries in SG list
 270  *
 271  * print the SG list so we can verify it's correct by hand.
 272  */
 273 static void
 274 sba_dump_sg( struct ioc *ioc, struct scatterlist *startsg, int nents)
 275 {
 276         while (nents-- > 0) {
 277                 printk(KERN_DEBUG " %d : %08lx/%05x %p/%05x\n",
 278                                 nents,
 279                                 (unsigned long) sg_dma_address(startsg),
 280                                 sg_dma_len(startsg),
 281                                 sg_virt(startsg), startsg->length);
 282                 startsg++;
 283         }
 284 }
 285
 286 #endif /* ASSERT_PDIR_SANITY */
 287
 288
 289
 290
 291 /**************************************************************
 292 *
 293 *   I/O Pdir Resource Management
 294 *
 295 *   Bits set in the resource map are in use.
 296 *   Each bit can represent a number of pages.
 297 *   LSbs represent lower addresses (IOVA's).
 298 *
 299 ***************************************************************/
 300 #define PAGES_PER_RANGE 1       /* could increase this to 4 or 8 if needed */
 301
 302 /* Convert from IOVP to IOVA and vice versa. */
 303
 304 #ifdef ZX1_SUPPORT
 305 /* Pluto (aka ZX1) boxes need to set or clear the ibase bits appropriately */
 306 #define SBA_IOVA(ioc,iovp,offset,hint_reg) ((ioc->ibase) | (iovp) | (offset))
 307 #define SBA_IOVP(ioc,iova) ((iova) & (ioc)->iovp_mask)
 308 #else
 309 /* only support Astro and ancestors. Saves a few cycles in key places */
 310 #define SBA_IOVA(ioc,iovp,offset,hint_reg) ((iovp) | (offset))
 311 #define SBA_IOVP(ioc,iova) (iova)
 312 #endif
 313
 314 #define PDIR_INDEX(iovp)   ((iovp)>>IOVP_SHIFT)
 315
 316 #define RESMAP_MASK(n)    (~0UL << (BITS_PER_LONG - (n)))
 317 #define RESMAP_IDX_MASK   (sizeof(unsigned long) - 1)
 318
 319 static unsigned long ptr_to_pide(struct ioc *ioc, unsigned long *res_ptr,
 320                                  unsigned int bitshiftcnt)
 321 {
 322         return (((unsigned long)res_ptr - (unsigned long)ioc->res_map) << 3)
 323                 + bitshiftcnt;
 324 }
 325
 326 /**
 327  * sba_search_bitmap - find free space in IO PDIR resource bitmap
 328  * @ioc: IO MMU structure which owns the pdir we are interested in.
 329  * @bits_wanted: number of entries we need.
 330  *
 331  * Find consecutive free bits in resource bitmap.
 332  * Each bit represents one entry in the IO Pdir.
 333  * Cool perf optimization: search for log2(size) bits at a time.
 334  */
 335 static SBA_INLINE unsigned long
 336 sba_search_bitmap(struct ioc *ioc, struct device *dev,
 337                   unsigned long bits_wanted)
 338 {
 339         unsigned long *res_ptr = ioc->res_hint;
 340         unsigned long *res_end = (unsigned long *) &(ioc->res_map[ioc->res_size]);
 341         unsigned long pide = ~0UL, tpide;
 342         unsigned long boundary_size;
 343         unsigned long shift;
 344         int ret;
 345
 346         boundary_size = ALIGN((unsigned long long)dma_get_seg_boundary(dev) + 1,
 347                               1ULL << IOVP_SHIFT) >> IOVP_SHIFT;
 348
 349 #if defined(ZX1_SUPPORT)
 350         BUG_ON(ioc->ibase & ~IOVP_MASK);
 351         shift = ioc->ibase >> IOVP_SHIFT;
 352 #else
 353         shift = 0;
 354 #endif
 355
 356         if (bits_wanted > (BITS_PER_LONG/2)) {
 357                 /* Search word at a time - no mask needed */
 358                 for(; res_ptr < res_end; ++res_ptr) {
 359                         tpide = ptr_to_pide(ioc, res_ptr, 0);
 360                         ret = iommu_is_span_boundary(tpide, bits_wanted,
 361                                                      shift,
 362                                                      boundary_size);
 363                         if ((*res_ptr == 0) && !ret) {
 364                                 *res_ptr = RESMAP_MASK(bits_wanted);
 365                                 pide = tpide;
 366                                 break;
 367                         }
 368                 }
 369                 /* point to the next word on next pass */
 370                 res_ptr++;
 371                 ioc->res_bitshift = 0;
 372         } else {
 373                 /*
 374                 ** Search the resource bit map on well-aligned values.
 375                 ** "o" is the alignment.
 376                 ** We need the alignment to invalidate I/O TLB using
 377                 ** SBA HW features in the unmap path.
 378                 */
 379                 unsigned long o = 1 << get_order(bits_wanted << PAGE_SHIFT);
 380                 uint bitshiftcnt = ALIGN(ioc->res_bitshift, o);
 381                 unsigned long mask;
 382
 383                 if (bitshiftcnt >= BITS_PER_LONG) {
 384                         bitshiftcnt = 0;
 385                         res_ptr++;
 386                 }
 387                 mask = RESMAP_MASK(bits_wanted) >> bitshiftcnt;
 388
 389                 DBG_RES("%s() o %ld %p", __func__, o, res_ptr);
 390                 while(res_ptr < res_end)
 391                 {
 392                         DBG_RES("    %p %lx %lx\n", res_ptr, mask, *res_ptr);
 393                         WARN_ON(mask == 0);
 394                         tpide = ptr_to_pide(ioc, res_ptr, bitshiftcnt);
 395                         ret = iommu_is_span_boundary(tpide, bits_wanted,
 396                                                      shift,
 397                                                      boundary_size);
 398                         if ((((*res_ptr) & mask) == 0) && !ret) {
 399                                 *res_ptr |= mask;     /* mark resources busy! */
 400                                 pide = tpide;
 401                                 break;
 402                         }
 403                         mask >>= o;
 404                         bitshiftcnt += o;
 405                         if (mask == 0) {
 406                                 mask = RESMAP_MASK(bits_wanted);
 407                                 bitshiftcnt=0;
 408                                 res_ptr++;
 409                         }
 410                 }
 411                 /* look in the same word on the next pass */
 412                 ioc->res_bitshift = bitshiftcnt + bits_wanted;
 413         }
 414
 415         /* wrapped ? */
 416         if (res_end <= res_ptr) {
 417                 ioc->res_hint = (unsigned long *) ioc->res_map;
 418                 ioc->res_bitshift = 0;
 419         } else {
 420                 ioc->res_hint = res_ptr;
 421         }
 422         return (pide);
 423 }
 424
 425
 426 /**
 427  * sba_alloc_range - find free bits and mark them in IO PDIR resource bitmap
 428  * @ioc: IO MMU structure which owns the pdir we are interested in.
 429  * @size: number of bytes to create a mapping for
 430  *
 431  * Given a size, find consecutive unmarked and then mark those bits in the
 432  * resource bit map.
 433  */
 434 static int
 435 sba_alloc_range(struct ioc *ioc, struct device *dev, size_t size)
 436 {
 437         unsigned int pages_needed = size >> IOVP_SHIFT;
 438 #ifdef SBA_COLLECT_STATS
 439         unsigned long cr_start = mfctl(16);
 440 #endif
 441         unsigned long pide;
 442
 443         pide = sba_search_bitmap(ioc, dev, pages_needed);
 444         if (pide >= (ioc->res_size << 3)) {
 445                 pide = sba_search_bitmap(ioc, dev, pages_needed);
 446                 if (pide >= (ioc->res_size << 3))
 447                         panic("%s: I/O MMU @ %p is out of mapping resources\n",
 448                               __FILE__, ioc->ioc_hpa);
 449         }
 450
 451 #ifdef ASSERT_PDIR_SANITY
 452         /* verify the first enable bit is clear */
 453         if(0x00 != ((u8 *) ioc->pdir_base)[pide*sizeof(u64) + 7]) {
 454                 sba_dump_pdir_entry(ioc, "sba_search_bitmap() botched it?", pide);
 455         }
 456 #endif
 457
 458         DBG_RES("%s(%x) %d -> %lx hint %x/%x\n",
 459                 __func__, size, pages_needed, pide,
 460                 (uint) ((unsigned long) ioc->res_hint - (unsigned long) ioc->res_map),
 461                 ioc->res_bitshift );
 462
 463 #ifdef SBA_COLLECT_STATS
 464         {
 465                 unsigned long cr_end = mfctl(16);
 466                 unsigned long tmp = cr_end - cr_start;
 467                 /* check for roll over */
 468                 cr_start = (cr_end < cr_start) ?  -(tmp) : (tmp);
 469         }
 470         ioc->avg_search[ioc->avg_idx++] = cr_start;
 471         ioc->avg_idx &= SBA_SEARCH_SAMPLE - 1;
 472
 473         ioc->used_pages += pages_needed;
 474 #endif
 475
 476         return (pide);
 477 }
 478
 479
 480 /**
 481  * sba_free_range - unmark bits in IO PDIR resource bitmap
 482  * @ioc: IO MMU structure which owns the pdir we are interested in.
 483  * @iova: IO virtual address which was previously allocated.
 484  * @size: number of bytes to create a mapping for
 485  *
 486  * clear bits in the ioc's resource map
 487  */
 488 static SBA_INLINE void
 489 sba_free_range(struct ioc *ioc, dma_addr_t iova, size_t size)
 490 {
 491         unsigned long iovp = SBA_IOVP(ioc, iova);
 492         unsigned int pide = PDIR_INDEX(iovp);
 493         unsigned int ridx = pide >> 3;  /* convert bit to byte address */
 494         unsigned long *res_ptr = (unsigned long *) &((ioc)->res_map[ridx & ~RESMAP_IDX_MASK]);
 495
 496         int bits_not_wanted = size >> IOVP_SHIFT;
 497
 498         /* 3-bits "bit" address plus 2 (or 3) bits for "byte" == bit in word */
 499         unsigned long m = RESMAP_MASK(bits_not_wanted) >> (pide & (BITS_PER_LONG - 1));
 500
 501         DBG_RES("%s( ,%x,%x) %x/%lx %x %p %lx\n",
 502                 __func__, (uint) iova, size,
 503                 bits_not_wanted, m, pide, res_ptr, *res_ptr);
 504
 505 #ifdef SBA_COLLECT_STATS
 506         ioc->used_pages -= bits_not_wanted;
 507 #endif
 508
 509         *res_ptr &= ~m;
 510 }
 511
 512
 513 /**************************************************************
 514 *
 515 *   "Dynamic DMA Mapping" support (aka "Coherent I/O")
 516 *
 517 ***************************************************************/
 518
 519 #ifdef SBA_HINT_SUPPORT
 520 #define SBA_DMA_HINT(ioc, val) ((val) << (ioc)->hint_shift_pdir)
 521 #endif
 522
 523 typedef unsigned long space_t;
 524 #define KERNEL_SPACE 0
 525
 526 /**
 527  * sba_io_pdir_entry - fill in one IO PDIR entry
 528  * @pdir_ptr:  pointer to IO PDIR entry
 529  * @sid: process Space ID - currently only support KERNEL_SPACE
 530  * @vba: Virtual CPU address of buffer to map
 531  * @hint: DMA hint set to use for this mapping
 532  *
 533  * SBA Mapping Routine
 534  *
 535  * Given a virtual address (vba, arg2) and space id, (sid, arg1)
 536  * sba_io_pdir_entry() loads the I/O PDIR entry pointed to by
 537  * pdir_ptr (arg0).
 538  * Using the bass-ackwards HP bit numbering, Each IO Pdir entry
 539  * for Astro/Ike looks like:
 540  *
 541  *
 542  *  0                    19                                 51   55       63
 543  * +-+---------------------+----------------------------------+----+--------+
 544  * |V|        U            |            PPN[43:12]            | U  |   VI   |
 545  * +-+---------------------+----------------------------------+----+--------+
 546  *
 547  * Pluto is basically identical, supports fewer physical address bits:
 548  *
 549  *  0                       23                              51   55       63
 550  * +-+------------------------+-------------------------------+----+--------+
 551  * |V|        U               |         PPN[39:12]            | U  |   VI   |
 552  * +-+------------------------+-------------------------------+----+--------+
 553  *
 554  *  V  == Valid Bit  (Most Significant Bit is bit 0)
 555  *  U  == Unused
 556  * PPN == Physical Page Number
 557  * VI  == Virtual Index (aka Coherent Index)
 558  *
 559  * LPA instruction output is put into PPN field.
 560  * LCI (Load Coherence Index) instruction provides the "VI" bits.
 561  *
 562  * We pre-swap the bytes since PCX-W is Big Endian and the
 563  * IOMMU uses little endian for the pdir.
 564  */
 565
 566 static void SBA_INLINE
 567 sba_io_pdir_entry(u64 *pdir_ptr, space_t sid, unsigned long vba,
 568                   unsigned long hint)
 569 {
 570         u64 pa; /* physical address */
 571         register unsigned ci; /* coherent index */
 572
 573         pa = virt_to_phys(vba);
 574         pa &= IOVP_MASK;
 575
 576         asm("lci 0(%1), %0" : "=r" (ci) : "r" (vba));
 577         pa |= (ci >> PAGE_SHIFT) & 0xff;  /* move CI (8 bits) into lowest byte */
 578
 579         pa |= SBA_PDIR_VALID_BIT;       /* set "valid" bit */
 580         *pdir_ptr = cpu_to_le64(pa);    /* swap and store into I/O Pdir */
 581
 582         /*
 583          * If the PDC_MODEL capabilities has Non-coherent IO-PDIR bit set
 584          * (bit #61, big endian), we have to flush and sync every time
 585          * IO-PDIR is changed in Ike/Astro.
 586          */
 587         if (ioc_needs_fdc)
 588                 asm volatile("fdc %%r0(%0)" : : "r" (pdir_ptr));
 589 }
 590
 591
 592 /**
 593  * sba_mark_invalid - invalidate one or more IO PDIR entries
 594  * @ioc: IO MMU structure which owns the pdir we are interested in.
 595  * @iova:  IO Virtual Address mapped earlier
 596  * @byte_cnt:  number of bytes this mapping covers.
 597  *
 598  * Marking the IO PDIR entry(ies) as Invalid and invalidate
 599  * corresponding IO TLB entry. The Ike PCOM (Purge Command Register)
 600  * is to purge stale entries in the IO TLB when unmapping entries.
 601  *
 602  * The PCOM register supports purging of multiple pages, with a minium
 603  * of 1 page and a maximum of 2GB. Hardware requires the address be
 604  * aligned to the size of the range being purged. The size of the range
 605  * must be a power of 2. The "Cool perf optimization" in the
 606  * allocation routine helps keep that true.
 607  */
 608 static SBA_INLINE void
 609 sba_mark_invalid(struct ioc *ioc, dma_addr_t iova, size_t byte_cnt)
 610 {
 611         u32 iovp = (u32) SBA_IOVP(ioc,iova);
 612         u64 *pdir_ptr = &ioc->pdir_base[PDIR_INDEX(iovp)];
 613
 614 #ifdef ASSERT_PDIR_SANITY
 615         /* Assert first pdir entry is set.
 616         **
 617         ** Even though this is a big-endian machine, the entries
 618         ** in the iopdir are little endian. That's why we look at
 619         ** the byte at +7 instead of at +0.
 620         */
 621         if (0x80 != (((u8 *) pdir_ptr)[7])) {
 622                 sba_dump_pdir_entry(ioc,"sba_mark_invalid()", PDIR_INDEX(iovp));
 623         }
 624 #endif
 625
 626         if (byte_cnt > IOVP_SIZE)
 627         {
 628 #if 0
 629                 unsigned long entries_per_cacheline = ioc_needs_fdc ?
 630                                 L1_CACHE_ALIGN(((unsigned long) pdir_ptr))
 631                                         - (unsigned long) pdir_ptr;
 632                                 : 262144;
 633 #endif
 634
 635                 /* set "size" field for PCOM */
 636                 iovp |= get_order(byte_cnt) + PAGE_SHIFT;
 637
 638                 do {
 639                         /* clear I/O Pdir entry "valid" bit first */
 640                         ((u8 *) pdir_ptr)[7] = 0;
 641                         if (ioc_needs_fdc) {
 642                                 asm volatile("fdc %%r0(%0)" : : "r" (pdir_ptr));
 643 #if 0
 644                                 entries_per_cacheline = L1_CACHE_SHIFT - 3;
 645 #endif
 646                         }
 647                         pdir_ptr++;
 648                         byte_cnt -= IOVP_SIZE;
 649                 } while (byte_cnt > IOVP_SIZE);
 650         } else
 651                 iovp |= IOVP_SHIFT;     /* set "size" field for PCOM */
 652
 653         /*
 654         ** clear I/O PDIR entry "valid" bit.
 655         ** We have to R/M/W the cacheline regardless how much of the
 656         ** pdir entry that we clobber.
 657         ** The rest of the entry would be useful for debugging if we
 658         ** could dump core on HPMC.
 659         */
 660         ((u8 *) pdir_ptr)[7] = 0;
 661         if (ioc_needs_fdc)
 662                 asm volatile("fdc %%r0(%0)" : : "r" (pdir_ptr));
 663
 664         WRITE_REG( SBA_IOVA(ioc, iovp, 0, 0), ioc->ioc_hpa+IOC_PCOM);
 665 }
 666
 667 /**
 668  * sba_dma_supported - PCI driver can query DMA support
 669  * @dev: instance of PCI owned by the driver that's asking
 670  * @mask:  number of address bits this PCI device can handle
 671  *
 672  * See Documentation/DMA-API-HOWTO.txt
 673  */
 674 static int sba_dma_supported( struct device *dev, u64 mask)
 675 {
 676         struct ioc *ioc;
 677
 678         if (dev == NULL) {
 679                 printk(KERN_ERR MODULE_NAME ": EISA/ISA/et al not supported\n");
 680                 BUG();
 681                 return(0);
 682         }
 683
 684         /* Documentation/DMA-API-HOWTO.txt tells drivers to try 64-bit
 685          * first, then fall back to 32-bit if that fails.
 686          * We are just "encouraging" 32-bit DMA masks here since we can
 687          * never allow IOMMU bypass unless we add special support for ZX1.
 688          */
 689         if (mask > ~0U)
 690                 return 0;
 691
 692         ioc = GET_IOC(dev);
 693         if (!ioc)
 694                 return 0;
 695
 696         /*
 697          * check if mask is >= than the current max IO Virt Address
 698          * The max IO Virt address will *always* < 30 bits.
 699          */
 700         return((int)(mask >= (ioc->ibase - 1 +
 701                         (ioc->pdir_size / sizeof(u64) * IOVP_SIZE) )));
 702 }
 703
 704
 705 /**
 706  * sba_map_single - map one buffer and return IOVA for DMA
 707  * @dev: instance of PCI owned by the driver that's asking.
 708  * @addr:  driver buffer to map.
 709  * @size:  number of bytes to map in driver buffer.
 710  * @direction:  R/W or both.
 711  *
 712  * See Documentation/DMA-API-HOWTO.txt
 713  */
 714 static dma_addr_t
 715 sba_map_single(struct device *dev, void *addr, size_t size,
 716                enum dma_data_direction direction)
 717 {
 718         struct ioc *ioc;
 719         unsigned long flags;
 720         dma_addr_t iovp;
 721         dma_addr_t offset;
 722         u64 *pdir_start;
 723         int pide;
 724
 725         ioc = GET_IOC(dev);
 726         if (!ioc)
 727                 return DMA_ERROR_CODE;
 728
 729         /* save offset bits */
 730         offset = ((dma_addr_t) (long) addr) & ~IOVP_MASK;
 731
 732         /* round up to nearest IOVP_SIZE */
 733         size = (size + offset + ~IOVP_MASK) & IOVP_MASK;
 734
 735         spin_lock_irqsave(&ioc->res_lock, flags);
 736 #ifdef ASSERT_PDIR_SANITY
 737         sba_check_pdir(ioc,"Check before sba_map_single()");
 738 #endif
 739
 740 #ifdef SBA_COLLECT_STATS
 741         ioc->msingle_calls++;
 742         ioc->msingle_pages += size >> IOVP_SHIFT;
 743 #endif
 744         pide = sba_alloc_range(ioc, dev, size);
 745         iovp = (dma_addr_t) pide << IOVP_SHIFT;
 746
 747         DBG_RUN("%s() 0x%p -> 0x%lx\n",
 748                 __func__, addr, (long) iovp | offset);
 749
 750         pdir_start = &(ioc->pdir_base[pide]);
 751
 752         while (size > 0) {
 753                 sba_io_pdir_entry(pdir_start, KERNEL_SPACE, (unsigned long) addr, 0);
 754
 755                 DBG_RUN("       pdir 0x%p %02x%02x%02x%02x%02x%02x%02x%02x\n",
 756                         pdir_start,
 757                         (u8) (((u8 *) pdir_start)[7]),
 758                         (u8) (((u8 *) pdir_start)[6]),
 759                         (u8) (((u8 *) pdir_start)[5]),
 760                         (u8) (((u8 *) pdir_start)[4]),
 761                         (u8) (((u8 *) pdir_start)[3]),
 762                         (u8) (((u8 *) pdir_start)[2]),
 763                         (u8) (((u8 *) pdir_start)[1]),
 764                         (u8) (((u8 *) pdir_start)[0])
 765                         );
 766
 767                 addr += IOVP_SIZE;
 768                 size -= IOVP_SIZE;
 769                 pdir_start++;
 770         }
 771
 772         /* force FDC ops in io_pdir_entry() to be visible to IOMMU */
 773         if (ioc_needs_fdc)
 774                 asm volatile("sync" : : );
 775
 776 #ifdef ASSERT_PDIR_SANITY
 777         sba_check_pdir(ioc,"Check after sba_map_single()");
 778 #endif
 779         spin_unlock_irqrestore(&ioc->res_lock, flags);
 780
 781         /* form complete address */
 782         return SBA_IOVA(ioc, iovp, offset, DEFAULT_DMA_HINT_REG);
 783 }
 784
 785
 786 /**
 787  * sba_unmap_single - unmap one IOVA and free resources
 788  * @dev: instance of PCI owned by the driver that's asking.
 789  * @iova:  IOVA of driver buffer previously mapped.
 790  * @size:  number of bytes mapped in driver buffer.
 791  * @direction:  R/W or both.
 792  *
 793  * See Documentation/DMA-API-HOWTO.txt
 794  */
 795 static void
 796 sba_unmap_single(struct device *dev, dma_addr_t iova, size_t size,
 797                  enum dma_data_direction direction)
 798 {
 799         struct ioc *ioc;
 800 #if DELAYED_RESOURCE_CNT > 0
 801         struct sba_dma_pair *d;
 802 #endif
 803         unsigned long flags;
 804         dma_addr_t offset;
 805
 806         DBG_RUN("%s() iovp 0x%lx/%x\n", __func__, (long) iova, size);
 807
 808         ioc = GET_IOC(dev);
 809         if (!ioc) {
 810                 WARN_ON(!ioc);
 811                 return;
 812         }
 813         offset = iova & ~IOVP_MASK;
 814         iova ^= offset;        /* clear offset bits */
 815         size += offset;
 816         size = ALIGN(size, IOVP_SIZE);
 817
 818         spin_lock_irqsave(&ioc->res_lock, flags);
 819
 820 #ifdef SBA_COLLECT_STATS
 821         ioc->usingle_calls++;
 822         ioc->usingle_pages += size >> IOVP_SHIFT;
 823 #endif
 824
 825         sba_mark_invalid(ioc, iova, size);
 826
 827 #if DELAYED_RESOURCE_CNT > 0
 828         /* Delaying when we re-use a IO Pdir entry reduces the number
 829          * of MMIO reads needed to flush writes to the PCOM register.
 830          */
 831         d = &(ioc->saved[ioc->saved_cnt]);
 832         d->iova = iova;
 833         d->size = size;
 834         if (++(ioc->saved_cnt) >= DELAYED_RESOURCE_CNT) {
 835                 int cnt = ioc->saved_cnt;
 836                 while (cnt--) {
 837                         sba_free_range(ioc, d->iova, d->size);
 838                         d--;
 839                 }
 840                 ioc->saved_cnt = 0;
 841
 842                 READ_REG(ioc->ioc_hpa+IOC_PCOM);        /* flush purges */
 843         }
 844 #else /* DELAYED_RESOURCE_CNT == 0 */
 845         sba_free_range(ioc, iova, size);
 846
 847         /* If fdc's were issued, force fdc's to be visible now */
 848         if (ioc_needs_fdc)
 849                 asm volatile("sync" : : );
 850
 851         READ_REG(ioc->ioc_hpa+IOC_PCOM);        /* flush purges */
 852 #endif /* DELAYED_RESOURCE_CNT == 0 */
 853
 854         spin_unlock_irqrestore(&ioc->res_lock, flags);
 855
 856         /* XXX REVISIT for 2.5 Linux - need syncdma for zero-copy support.
 857         ** For Astro based systems this isn't a big deal WRT performance.
 858         ** As long as 2.4 kernels copyin/copyout data from/to userspace,
 859         ** we don't need the syncdma. The issue here is I/O MMU cachelines
 860         ** are *not* coherent in all cases.  May be hwrev dependent.
 861         ** Need to investigate more.
 862         asm volatile("syncdma");
 863         */
 864 }
 865
 866
 867 /**
 868  * sba_alloc_consistent - allocate/map shared mem for DMA
 869  * @hwdev: instance of PCI owned by the driver that's asking.
 870  * @size:  number of bytes mapped in driver buffer.
 871  * @dma_handle:  IOVA of new buffer.
 872  *
 873  * See Documentation/DMA-API-HOWTO.txt
 874  */
 875 static void *sba_alloc_consistent(struct device *hwdev, size_t size,
 876                                         dma_addr_t *dma_handle, gfp_t gfp)
 877 {
 878         void *ret;
 879
 880         if (!hwdev) {
 881                 /* only support PCI */
 882                 *dma_handle = 0;
 883                 return NULL;
 884         }
 885
 886         ret = (void *) __get_free_pages(gfp, get_order(size));
 887
 888         if (ret) {
 889                 memset(ret, 0, size);
 890                 *dma_handle = sba_map_single(hwdev, ret, size, 0);
 891         }
 892
 893         return ret;
 894 }
 895
 896
 897 /**
 898  * sba_free_consistent - free/unmap shared mem for DMA
 899  * @hwdev: instance of PCI owned by the driver that's asking.
 900  * @size:  number of bytes mapped in driver buffer.
 901  * @vaddr:  virtual address IOVA of "consistent" buffer.
 902  * @dma_handler:  IO virtual address of "consistent" buffer.
 903  *
 904  * See Documentation/DMA-API-HOWTO.txt
 905  */
 906 static void
 907 sba_free_consistent(struct device *hwdev, size_t size, void *vaddr,
 908                     dma_addr_t dma_handle)
 909 {
 910         sba_unmap_single(hwdev, dma_handle, size, 0);
 911         free_pages((unsigned long) vaddr, get_order(size));
 912 }
 913
 914
 915 /*
 916 ** Since 0 is a valid pdir_base index value, can't use that
 917 ** to determine if a value is valid or not. Use a flag to indicate
 918 ** the SG list entry contains a valid pdir index.
 919 */
 920 #define PIDE_FLAG 0x80000000UL
 921
 922 #ifdef SBA_COLLECT_STATS
 923 #define IOMMU_MAP_STATS
 924 #endif
 925 #include "iommu-helpers.h"
 926
 927 #ifdef DEBUG_LARGE_SG_ENTRIES
 928 int dump_run_sg = 0;
 929 #endif
 930
 931
 932 /**
 933  * sba_map_sg - map Scatter/Gather list
 934  * @dev: instance of PCI owned by the driver that's asking.
 935  * @sglist:  array of buffer/length pairs
 936  * @nents:  number of entries in list
 937  * @direction:  R/W or both.
 938  *
 939  * See Documentation/DMA-API-HOWTO.txt
 940  */
 941 static int
 942 sba_map_sg(struct device *dev, struct scatterlist *sglist, int nents,
 943            enum dma_data_direction direction)
 944 {
 945         struct ioc *ioc;
 946         int coalesced, filled = 0;
 947         unsigned long flags;
 948
 949         DBG_RUN_SG("%s() START %d entries\n", __func__, nents);
 950
 951         ioc = GET_IOC(dev);
 952         if (!ioc)
 953                 return 0;
 954
 955         /* Fast path single entry scatterlists. */
 956         if (nents == 1) {
 957                 sg_dma_address(sglist) = sba_map_single(dev, sg_virt(sglist),
 958                                                 sglist->length, direction);
 959                 sg_dma_len(sglist)     = sglist->length;
 960                 return 1;
 961         }
 962
 963         spin_lock_irqsave(&ioc->res_lock, flags);
 964
 965 #ifdef ASSERT_PDIR_SANITY
 966         if (sba_check_pdir(ioc,"Check before sba_map_sg()"))
 967         {
 968                 sba_dump_sg(ioc, sglist, nents);
 969                 panic("Check before sba_map_sg()");
 970         }
 971 #endif
 972
 973 #ifdef SBA_COLLECT_STATS
 974         ioc->msg_calls++;
 975 #endif
 976
 977         /*
 978         ** First coalesce the chunks and allocate I/O pdir space
 979         **
 980         ** If this is one DMA stream, we can properly map using the
 981         ** correct virtual address associated with each DMA page.
 982         ** w/o this association, we wouldn't have coherent DMA!
 983         ** Access to the virtual address is what forces a two pass algorithm.
 984         */
 985         coalesced = iommu_coalesce_chunks(ioc, dev, sglist, nents, sba_alloc_range);
 986
 987         /*
 988         ** Program the I/O Pdir
 989         **
 990         ** map the virtual addresses to the I/O Pdir
 991         ** o dma_address will contain the pdir index
 992         ** o dma_len will contain the number of bytes to map
 993         ** o address contains the virtual address.
 994         */
 995         filled = iommu_fill_pdir(ioc, sglist, nents, 0, sba_io_pdir_entry);
 996
 997         /* force FDC ops in io_pdir_entry() to be visible to IOMMU */
 998         if (ioc_needs_fdc)
 999                 asm volatile("sync" : : );
1000
1001 #ifdef ASSERT_PDIR_SANITY
1002         if (sba_check_pdir(ioc,"Check after sba_map_sg()"))
1003         {
1004                 sba_dump_sg(ioc, sglist, nents);
1005                 panic("Check after sba_map_sg()\n");
1006         }
1007 #endif
1008
1009         spin_unlock_irqrestore(&ioc->res_lock, flags);
1010
1011         DBG_RUN_SG("%s() DONE %d mappings\n", __func__, filled);
1012
1013         return filled;
1014 }
1015
1016
1017 /**
1018  * sba_unmap_sg - unmap Scatter/Gather list
1019  * @dev: instance of PCI owned by the driver that's asking.
1020  * @sglist:  array of buffer/length pairs
1021  * @nents:  number of entries in list
1022  * @direction:  R/W or both.
1023  *
1024  * See Documentation/DMA-API-HOWTO.txt
1025  */
1026 static void
1027 sba_unmap_sg(struct device *dev, struct scatterlist *sglist, int nents,
1028              enum dma_data_direction direction)
1029 {
1030         struct ioc *ioc;
1031 #ifdef ASSERT_PDIR_SANITY
1032         unsigned long flags;
1033 #endif
1034
1035         DBG_RUN_SG("%s() START %d entries,  %p,%x\n",
1036                 __func__, nents, sg_virt(sglist), sglist->length);
1037
1038         ioc = GET_IOC(dev);
1039         if (!ioc) {
1040                 WARN_ON(!ioc);
1041                 return;
1042         }
1043
1044 #ifdef SBA_COLLECT_STATS
1045         ioc->usg_calls++;
1046 #endif
1047
1048 #ifdef ASSERT_PDIR_SANITY
1049         spin_lock_irqsave(&ioc->res_lock, flags);
1050         sba_check_pdir(ioc,"Check before sba_unmap_sg()");
1051         spin_unlock_irqrestore(&ioc->res_lock, flags);
1052 #endif
1053
1054         while (sg_dma_len(sglist) && nents--) {
1055
1056                 sba_unmap_single(dev, sg_dma_address(sglist), sg_dma_len(sglist), direction);
1057 #ifdef SBA_COLLECT_STATS
1058                 ioc->usg_pages += ((sg_dma_address(sglist) & ~IOVP_MASK) + sg_dma_len(sglist) + IOVP_SIZE - 1) >> PAGE_SHIFT;
1059                 ioc->usingle_calls--;   /* kluge since call is unmap_sg() */
1060 #endif
1061                 ++sglist;
1062         }
1063
1064         DBG_RUN_SG("%s() DONE (nents %d)\n", __func__,  nents);
1065
1066 #ifdef ASSERT_PDIR_SANITY
1067         spin_lock_irqsave(&ioc->res_lock, flags);
1068         sba_check_pdir(ioc,"Check after sba_unmap_sg()");
1069         spin_unlock_irqrestore(&ioc->res_lock, flags);
1070 #endif
1071
1072 }
1073
1074 static struct hppa_dma_ops sba_ops = {
1075         .dma_supported =        sba_dma_supported,
1076         .alloc_consistent =     sba_alloc_consistent,
1077         .alloc_noncoherent =    sba_alloc_consistent,
1078         .free_consistent =      sba_free_consistent,
1079         .map_single =           sba_map_single,
1080         .unmap_single =         sba_unmap_single,
1081         .map_sg =               sba_map_sg,
1082         .unmap_sg =             sba_unmap_sg,
1083         .dma_sync_single_for_cpu =      NULL,
1084         .dma_sync_single_for_device =   NULL,
1085         .dma_sync_sg_for_cpu =          NULL,
1086         .dma_sync_sg_for_device =       NULL,
1087 };
1088
1089
1090 /**************************************************************************
1091 **
1092 **   SBA PAT PDC support
1093 **
1094 **   o call pdc_pat_cell_module()
1095 **   o store ranges in PCI "resource" structures
1096 **
1097 **************************************************************************/
1098
1099 static void
1100 sba_get_pat_resources(struct sba_device *sba_dev)
1101 {
1102 #if 0
1103 /*
1104 ** TODO/REVISIT/FIXME: support for directed ranges requires calls to
1105 **      PAT PDC to program the SBA/LBA directed range registers...this
1106 **      burden may fall on the LBA code since it directly supports the
1107 **      PCI subsystem. It's not clear yet. - ggg
1108 */
1109 PAT_MOD(mod)->mod_info.mod_pages   = PAT_GET_MOD_PAGES(temp);
1110         FIXME : ???
1111 PAT_MOD(mod)->mod_info.dvi         = PAT_GET_DVI(temp);
1112         Tells where the dvi bits are located in the address.
1113 PAT_MOD(mod)->mod_info.ioc         = PAT_GET_IOC(temp);
1114         FIXME : ???
1115 #endif
1116 }
1117
1118
1119 /**************************************************************
1120 *
1121 *   Initialization and claim
1122 *
1123 ***************************************************************/
1124 #define PIRANHA_ADDR_MASK       0x00160000UL /* bit 17,18,20 */
1125 #define PIRANHA_ADDR_VAL        0x00060000UL /* bit 17,18 on */
1126 static void *
1127 sba_alloc_pdir(unsigned int pdir_size)
1128 {
1129         unsigned long pdir_base;
1130         unsigned long pdir_order = get_order(pdir_size);
1131
1132         pdir_base = __get_free_pages(GFP_KERNEL, pdir_order);
1133         if (NULL == (void *) pdir_base) {
1134                 panic("%s() could not allocate I/O Page Table\n",
1135                         __func__);
1136         }
1137
1138         /* If this is not PA8700 (PCX-W2)
1139         **      OR newer than ver 2.2
1140         **      OR in a system that doesn't need VINDEX bits from SBA,
1141         **
1142         ** then we aren't exposed to the HW bug.
1143         */
1144         if ( ((boot_cpu_data.pdc.cpuid >> 5) & 0x7f) != 0x13
1145                         || (boot_cpu_data.pdc.versions > 0x202)
1146                         || (boot_cpu_data.pdc.capabilities & 0x08L) )
1147                 return (void *) pdir_base;
1148
1149         /*
1150          * PA8700 (PCX-W2, aka piranha) silent data corruption fix
1151          *
1152          * An interaction between PA8700 CPU (Ver 2.2 or older) and
1153          * Ike/Astro can cause silent data corruption. This is only
1154          * a problem if the I/O PDIR is located in memory such that
1155          * (little-endian)  bits 17 and 18 are on and bit 20 is off.
1156          *
1157          * Since the max IO Pdir size is 2MB, by cleverly allocating the
1158          * right physical address, we can either avoid (IOPDIR <= 1MB)
1159          * or minimize (2MB IO Pdir) the problem if we restrict the
1160          * IO Pdir to a maximum size of 2MB-128K (1902K).
1161          *
1162          * Because we always allocate 2^N sized IO pdirs, either of the
1163          * "bad" regions will be the last 128K if at all. That's easy
1164          * to test for.
1165          *
1166          */
1167         if (pdir_order <= (19-12)) {
1168                 if (((virt_to_phys(pdir_base)+pdir_size-1) & PIRANHA_ADDR_MASK) == PIRANHA_ADDR_VAL) {
1169                         /* allocate a new one on 512k alignment */
1170                         unsigned long new_pdir = __get_free_pages(GFP_KERNEL, (19-12));
1171                         /* release original */
1172                         free_pages(pdir_base, pdir_order);
1173
1174                         pdir_base = new_pdir;
1175
1176                         /* release excess */
1177                         while (pdir_order < (19-12)) {
1178                                 new_pdir += pdir_size;
1179                                 free_pages(new_pdir, pdir_order);
1180                                 pdir_order +=1;
1181                                 pdir_size <<=1;
1182                         }
1183                 }
1184         } else {
1185                 /*
1186                 ** 1MB or 2MB Pdir
1187                 ** Needs to be aligned on an "odd" 1MB boundary.
1188                 */
1189                 unsigned long new_pdir = __get_free_pages(GFP_KERNEL, pdir_order+1); /* 2 or 4MB */
1190
1191                 /* release original */
1192                 free_pages( pdir_base, pdir_order);
1193
1194                 /* release first 1MB */
1195                 free_pages(new_pdir, 20-12);
1196
1197                 pdir_base = new_pdir + 1024*1024;
1198
1199                 if (pdir_order > (20-12)) {
1200                         /*
1201                         ** 2MB Pdir.
1202                         **
1203                         ** Flag tells init_bitmap() to mark bad 128k as used
1204                         ** and to reduce the size by 128k.
1205                         */
1206                         piranha_bad_128k = 1;
1207
1208                         new_pdir += 3*1024*1024;
1209                         /* release last 1MB */
1210                         free_pages(new_pdir, 20-12);
1211
1212                         /* release unusable 128KB */
1213                         free_pages(new_pdir - 128*1024 , 17-12);
1214
1215                         pdir_size -= 128*1024;
1216                 }
1217         }
1218
1219         memset((void *) pdir_base, 0, pdir_size);
1220         return (void *) pdir_base;
1221 }
1222
1223 struct ibase_data_struct {
1224         struct ioc *ioc;
1225         int ioc_num;
1226 };
1227
1228 static int setup_ibase_imask_callback(struct device *dev, void *data)
1229 {
1230         /* lba_set_iregs() is in drivers/parisc/lba_pci.c */
1231         extern void lba_set_iregs(struct parisc_device *, u32, u32);
1232         struct parisc_device *lba = to_parisc_device(dev);
1233         struct ibase_data_struct *ibd = data;
1234         int rope_num = (lba->hpa.start >> 13) & 0xf;
1235         if (rope_num >> 3 == ibd->ioc_num)
1236                 lba_set_iregs(lba, ibd->ioc->ibase, ibd->ioc->imask);
1237         return 0;
1238 }
1239
1240 /* setup Mercury or Elroy IBASE/IMASK registers. */
1241 static void
1242 setup_ibase_imask(struct parisc_device *sba, struct ioc *ioc, int ioc_num)
1243 {
1244         struct ibase_data_struct ibase_data = {
1245                 .ioc            = ioc,
1246                 .ioc_num        = ioc_num,
1247         };
1248
1249         device_for_each_child(&sba->dev, &ibase_data,
1250                               setup_ibase_imask_callback);
1251 }
1252
1253 #ifdef SBA_AGP_SUPPORT
1254 static int
1255 sba_ioc_find_quicksilver(struct device *dev, void *data)
1256 {
1257         int *agp_found = data;
1258         struct parisc_device *lba = to_parisc_device(dev);
1259
1260         if (IS_QUICKSILVER(lba))
1261                 *agp_found = 1;
1262         return 0;
1263 }
1264 #endif
1265
1266 static void
1267 sba_ioc_init_pluto(struct parisc_device *sba, struct ioc *ioc, int ioc_num)
1268 {
1269         u32 iova_space_mask;
1270         u32 iova_space_size;
1271         int iov_order, tcnfg;
1272 #ifdef SBA_AGP_SUPPORT
1273         int agp_found = 0;
1274 #endif
1275         /*
1276         ** Firmware programs the base and size of a "safe IOVA space"
1277         ** (one that doesn't overlap memory or LMMIO space) in the
1278         ** IBASE and IMASK registers.
1279         */
1280         ioc->ibase = READ_REG(ioc->ioc_hpa + IOC_IBASE) & ~0x1fffffULL;
1281         iova_space_size = ~(READ_REG(ioc->ioc_hpa + IOC_IMASK) & 0xFFFFFFFFUL) + 1;
1282
1283         if ((ioc->ibase < 0xfed00000UL) && ((ioc->ibase + iova_space_size) > 0xfee00000UL)) {
1284                 printk("WARNING: IOV space overlaps local config and interrupt message, truncating\n");
1285                 iova_space_size /= 2;
1286         }
1287
1288         /*
1289         ** iov_order is always based on a 1GB IOVA space since we want to
1290         ** turn on the other half for AGP GART.
1291         */
1292         iov_order = get_order(iova_space_size >> (IOVP_SHIFT - PAGE_SHIFT));
1293         ioc->pdir_size = (iova_space_size / IOVP_SIZE) * sizeof(u64);
1294
1295         DBG_INIT("%s() hpa 0x%p IOV %dMB (%d bits)\n",
1296                 __func__, ioc->ioc_hpa, iova_space_size >> 20,
1297                 iov_order + PAGE_SHIFT);
1298
1299         ioc->pdir_base = (void *) __get_free_pages(GFP_KERNEL,
1300                                                    get_order(ioc->pdir_size));
1301         if (!ioc->pdir_base)
1302                 panic("Couldn't allocate I/O Page Table\n");
1303
1304         memset(ioc->pdir_base, 0, ioc->pdir_size);
1305
1306         DBG_INIT("%s() pdir %p size %x\n",
1307                         __func__, ioc->pdir_base, ioc->pdir_size);
1308
1309 #ifdef SBA_HINT_SUPPORT
1310         ioc->hint_shift_pdir = iov_order + PAGE_SHIFT;
1311         ioc->hint_mask_pdir = ~(0x3 << (iov_order + PAGE_SHIFT));
1312
1313         DBG_INIT("      hint_shift_pdir %x hint_mask_pdir %lx\n",
1314                 ioc->hint_shift_pdir, ioc->hint_mask_pdir);
1315 #endif
1316
1317         WARN_ON((((unsigned long) ioc->pdir_base) & PAGE_MASK) != (unsigned long) ioc->pdir_base);
1318         WRITE_REG(virt_to_phys(ioc->pdir_base), ioc->ioc_hpa + IOC_PDIR_BASE);
1319
1320         /* build IMASK for IOC and Elroy */
1321         iova_space_mask =  0xffffffff;
1322         iova_space_mask <<= (iov_order + PAGE_SHIFT);
1323         ioc->imask = iova_space_mask;
1324 #ifdef ZX1_SUPPORT
1325         ioc->iovp_mask = ~(iova_space_mask + PAGE_SIZE - 1);
1326 #endif
1327         sba_dump_tlb(ioc->ioc_hpa);
1328
1329         setup_ibase_imask(sba, ioc, ioc_num);
1330
1331         WRITE_REG(ioc->imask, ioc->ioc_hpa + IOC_IMASK);
1332
1333 #ifdef CONFIG_64BIT
1334         /*
1335         ** Setting the upper bits makes checking for bypass addresses
1336         ** a little faster later on.
1337         */
1338         ioc->imask |= 0xFFFFFFFF00000000UL;
1339 #endif
1340
1341         /* Set I/O PDIR Page size to system page size */
1342         switch (PAGE_SHIFT) {
1343                 case 12: tcnfg = 0; break;      /*  4K */
1344                 case 13: tcnfg = 1; break;      /*  8K */
1345                 case 14: tcnfg = 2; break;      /* 16K */
1346                 case 16: tcnfg = 3; break;      /* 64K */
1347                 default:
1348                         panic(__FILE__ "Unsupported system page size %d",
1349                                 1 << PAGE_SHIFT);
1350                         break;
1351         }
1352         WRITE_REG(tcnfg, ioc->ioc_hpa + IOC_TCNFG);
1353
1354         /*
1355         ** Program the IOC's ibase and enable IOVA translation
1356         ** Bit zero == enable bit.
1357         */
1358         WRITE_REG(ioc->ibase | 1, ioc->ioc_hpa + IOC_IBASE);
1359
1360         /*
1361         ** Clear I/O TLB of any possible entries.
1362         ** (Yes. This is a bit paranoid...but so what)
1363         */
1364         WRITE_REG(ioc->ibase | 31, ioc->ioc_hpa + IOC_PCOM);
1365
1366 #ifdef SBA_AGP_SUPPORT
1367
1368         /*
1369         ** If an AGP device is present, only use half of the IOV space
1370         ** for PCI DMA.  Unfortunately we can't know ahead of time
1371         ** whether GART support will actually be used, for now we
1372         ** can just key on any AGP device found in the system.
1373         ** We program the next pdir index after we stop w/ a key for
1374         ** the GART code to handshake on.
1375         */
1376         device_for_each_child(&sba->dev, &agp_found, sba_ioc_find_quicksilver);
1377
1378         if (agp_found && sba_reserve_agpgart) {
1379                 printk(KERN_INFO "%s: reserving %dMb of IOVA space for agpgart\n",
1380                        __func__, (iova_space_size/2) >> 20);
1381                 ioc->pdir_size /= 2;
1382                 ioc->pdir_base[PDIR_INDEX(iova_space_size/2)] = SBA_AGPGART_COOKIE;
1383         }
1384 #endif /*SBA_AGP_SUPPORT*/
1385 }
1386
1387 static void
1388 sba_ioc_init(struct parisc_device *sba, struct ioc *ioc, int ioc_num)
1389 {
1390         u32 iova_space_size, iova_space_mask;
1391         unsigned int pdir_size, iov_order, tcnfg;
1392
1393         /*
1394         ** Determine IOVA Space size from memory size.
1395         **
1396         ** Ideally, PCI drivers would register the maximum number
1397         ** of DMA they can have outstanding for each device they
1398         ** own.  Next best thing would be to guess how much DMA
1399         ** can be outstanding based on PCI Class/sub-class. Both
1400         ** methods still require some "extra" to support PCI
1401         ** Hot-Plug/Removal of PCI cards. (aka PCI OLARD).
1402         **
1403         ** While we have 32-bits "IOVA" space, top two 2 bits are used
1404         ** for DMA hints - ergo only 30 bits max.
1405         */
1406
1407         iova_space_size = (u32) (totalram_pages/global_ioc_cnt);
1408
1409         /* limit IOVA space size to 1MB-1GB */
1410         if (iova_space_size < (1 << (20 - PAGE_SHIFT))) {
1411                 iova_space_size = 1 << (20 - PAGE_SHIFT);
1412         }
1413         else if (iova_space_size > (1 << (30 - PAGE_SHIFT))) {
1414                 iova_space_size = 1 << (30 - PAGE_SHIFT);
1415         }
1416
1417         /*
1418         ** iova space must be log2() in size.
1419         ** thus, pdir/res_map will also be log2().
1420         ** PIRANHA BUG: Exception is when IO Pdir is 2MB (gets reduced)
1421         */
1422         iov_order = get_order(iova_space_size << PAGE_SHIFT);
1423
1424         /* iova_space_size is now bytes, not pages */
1425         iova_space_size = 1 << (iov_order + PAGE_SHIFT);
1426
1427         ioc->pdir_size = pdir_size = (iova_space_size/IOVP_SIZE) * sizeof(u64);
1428
1429         DBG_INIT("%s() hpa 0x%lx mem %ldMB IOV %dMB (%d bits)\n",
1430                         __func__,
1431                         ioc->ioc_hpa,
1432                         (unsigned long) totalram_pages >> (20 - PAGE_SHIFT),
1433                         iova_space_size>>20,
1434                         iov_order + PAGE_SHIFT);
1435
1436         ioc->pdir_base = sba_alloc_pdir(pdir_size);
1437
1438         DBG_INIT("%s() pdir %p size %x\n",
1439                         __func__, ioc->pdir_base, pdir_size);
1440
1441 #ifdef SBA_HINT_SUPPORT
1442         /* FIXME : DMA HINTs not used */
1443         ioc->hint_shift_pdir = iov_order + PAGE_SHIFT;
1444         ioc->hint_mask_pdir = ~(0x3 << (iov_order + PAGE_SHIFT));
1445
1446         DBG_INIT("      hint_shift_pdir %x hint_mask_pdir %lx\n",
1447                         ioc->hint_shift_pdir, ioc->hint_mask_pdir);
1448 #endif
1449
1450         WRITE_REG64(virt_to_phys(ioc->pdir_base), ioc->ioc_hpa + IOC_PDIR_BASE);
1451
1452         /* build IMASK for IOC and Elroy */
1453         iova_space_mask =  0xffffffff;
1454         iova_space_mask <<= (iov_order + PAGE_SHIFT);
1455
1456         /*
1457         ** On C3000 w/512MB mem, HP-UX 10.20 reports:
1458         **     ibase=0, imask=0xFE000000, size=0x2000000.
1459         */
1460         ioc->ibase = 0;
1461         ioc->imask = iova_space_mask;   /* save it */
1462 #ifdef ZX1_SUPPORT
1463         ioc->iovp_mask = ~(iova_space_mask + PAGE_SIZE - 1);
1464 #endif
1465
1466         DBG_INIT("%s() IOV base 0x%lx mask 0x%0lx\n",
1467                 __func__, ioc->ibase, ioc->imask);
1468
1469         /*
1470         ** FIXME: Hint registers are programmed with default hint
1471         ** values during boot, so hints should be sane even if we
1472         ** can't reprogram them the way drivers want.
1473         */
1474
1475         setup_ibase_imask(sba, ioc, ioc_num);
1476
1477         /*
1478         ** Program the IOC's ibase and enable IOVA translation
1479         */
1480         WRITE_REG(ioc->ibase | 1, ioc->ioc_hpa+IOC_IBASE);
1481         WRITE_REG(ioc->imask, ioc->ioc_hpa+IOC_IMASK);
1482
1483         /* Set I/O PDIR Page size to system page size */
1484         switch (PAGE_SHIFT) {
1485                 case 12: tcnfg = 0; break;      /*  4K */
1486                 case 13: tcnfg = 1; break;      /*  8K */
1487                 case 14: tcnfg = 2; break;      /* 16K */
1488                 case 16: tcnfg = 3; break;      /* 64K */
1489                 default:
1490                         panic(__FILE__ "Unsupported system page size %d",
1491                                 1 << PAGE_SHIFT);
1492                         break;
1493         }
1494         /* Set I/O PDIR Page size to PAGE_SIZE (4k/16k/...) */
1495         WRITE_REG(tcnfg, ioc->ioc_hpa+IOC_TCNFG);
1496
1497         /*
1498         ** Clear I/O TLB of any possible entries.
1499         ** (Yes. This is a bit paranoid...but so what)
1500         */
1501         WRITE_REG(0 | 31, ioc->ioc_hpa+IOC_PCOM);
1502
1503         ioc->ibase = 0; /* used by SBA_IOVA and related macros */
1504
1505         DBG_INIT("%s() DONE\n", __func__);
1506 }
1507
1508
1509
1510 /**************************************************************************
1511 **
1512 **   SBA initialization code (HW and SW)
1513 **
1514 **   o identify SBA chip itself
1515 **   o initialize SBA chip modes (HardFail)
1516 **   o initialize SBA chip modes (HardFail)
1517 **   o FIXME: initialize DMA hints for reasonable defaults
1518 **
1519 **************************************************************************/
1520
1521 static void __iomem *ioc_remap(struct sba_device *sba_dev, unsigned int offset)
1522 {
1523         return ioremap_nocache(sba_dev->dev->hpa.start + offset, SBA_FUNC_SIZE);
1524 }
1525
1526 static void sba_hw_init(struct sba_device *sba_dev)
1527 {
1528         int i;
1529         int num_ioc;
1530         u64 ioc_ctl;
1531
1532         if (!is_pdc_pat()) {
1533                 /* Shutdown the USB controller on Astro-based workstations.
1534                 ** Once we reprogram the IOMMU, the next DMA performed by
1535                 ** USB will HPMC the box. USB is only enabled if a
1536                 ** keyboard is present and found.
1537                 **
1538                 ** With serial console, j6k v5.0 firmware says:
1539                 **   mem_kbd hpa 0xfee003f8 sba 0x0 pad 0x0 cl_class 0x7
1540                 **
1541                 ** FIXME: Using GFX+USB console at power up but direct
1542                 **      linux to serial console is still broken.
1543                 **      USB could generate DMA so we must reset USB.
1544                 **      The proper sequence would be:
1545                 **      o block console output
1546                 **      o reset USB device
1547                 **      o reprogram serial port
1548                 **      o unblock console output
1549                 */
1550                 if (PAGE0->mem_kbd.cl_class == CL_KEYBD) {
1551                         pdc_io_reset_devices();
1552                 }
1553
1554         }
1555
1556
1557 #if 0
1558 printk("sba_hw_init(): mem_boot 0x%x 0x%x 0x%x 0x%x\n", PAGE0->mem_boot.hpa,
1559         PAGE0->mem_boot.spa, PAGE0->mem_boot.pad, PAGE0->mem_boot.cl_class);
1560
1561         /*
1562         ** Need to deal with DMA from LAN.
1563         **      Maybe use page zero boot device as a handle to talk
1564         **      to PDC about which device to shutdown.
1565         **
1566         ** Netbooting, j6k v5.0 firmware says:
1567         **      mem_boot hpa 0xf4008000 sba 0x0 pad 0x0 cl_class 0x1002
1568         ** ARGH! invalid class.
1569         */
1570         if ((PAGE0->mem_boot.cl_class != CL_RANDOM)
1571                 && (PAGE0->mem_boot.cl_class != CL_SEQU)) {
1572                         pdc_io_reset();
1573         }
1574 #endif
1575
1576         if (!IS_PLUTO(sba_dev->dev)) {
1577                 ioc_ctl = READ_REG(sba_dev->sba_hpa+IOC_CTRL);
1578                 DBG_INIT("%s() hpa 0x%lx ioc_ctl 0x%Lx ->",
1579                         __func__, sba_dev->sba_hpa, ioc_ctl);
1580                 ioc_ctl &= ~(IOC_CTRL_RM | IOC_CTRL_NC | IOC_CTRL_CE);
1581                 ioc_ctl |= IOC_CTRL_DD | IOC_CTRL_D4 | IOC_CTRL_TC;
1582                         /* j6700 v1.6 firmware sets 0x294f */
1583                         /* A500 firmware sets 0x4d */
1584
1585                 WRITE_REG(ioc_ctl, sba_dev->sba_hpa+IOC_CTRL);
1586
1587 #ifdef DEBUG_SBA_INIT
1588                 ioc_ctl = READ_REG64(sba_dev->sba_hpa+IOC_CTRL);
1589                 DBG_INIT(" 0x%Lx\n", ioc_ctl);
1590 #endif
1591         } /* if !PLUTO */
1592
1593         if (IS_ASTRO(sba_dev->dev)) {
1594                 int err;
1595                 sba_dev->ioc[0].ioc_hpa = ioc_remap(sba_dev, ASTRO_IOC_OFFSET);
1596                 num_ioc = 1;
1597
1598                 sba_dev->chip_resv.name = "Astro Intr Ack";
1599                 sba_dev->chip_resv.start = PCI_F_EXTEND | 0xfef00000UL;
1600                 sba_dev->chip_resv.end   = PCI_F_EXTEND | (0xff000000UL - 1) ;
1601                 err = request_resource(&iomem_resource, &(sba_dev->chip_resv));
1602                 BUG_ON(err < 0);
1603
1604         } else if (IS_PLUTO(sba_dev->dev)) {
1605                 int err;
1606
1607                 sba_dev->ioc[0].ioc_hpa = ioc_remap(sba_dev, PLUTO_IOC_OFFSET);
1608                 num_ioc = 1;
1609
1610                 sba_dev->chip_resv.name = "Pluto Intr/PIOP/VGA";
1611                 sba_dev->chip_resv.start = PCI_F_EXTEND | 0xfee00000UL;
1612                 sba_dev->chip_resv.end   = PCI_F_EXTEND | (0xff200000UL - 1);
1613                 err = request_resource(&iomem_resource, &(sba_dev->chip_resv));
1614                 WARN_ON(err < 0);
1615
1616                 sba_dev->iommu_resv.name = "IOVA Space";
1617                 sba_dev->iommu_resv.start = 0x40000000UL;
1618                 sba_dev->iommu_resv.end   = 0x50000000UL - 1;
1619                 err = request_resource(&iomem_resource, &(sba_dev->iommu_resv));
1620                 WARN_ON(err < 0);
1621         } else {
1622                 /* IKE, REO */
1623                 sba_dev->ioc[0].ioc_hpa = ioc_remap(sba_dev, IKE_IOC_OFFSET(0));
1624                 sba_dev->ioc[1].ioc_hpa = ioc_remap(sba_dev, IKE_IOC_OFFSET(1));
1625                 num_ioc = 2;
1626
1627                 /* TODO - LOOKUP Ike/Stretch chipset mem map */
1628         }
1629         /* XXX: What about Reo Grande? */
1630
1631         sba_dev->num_ioc = num_ioc;
1632         for (i = 0; i < num_ioc; i++) {
1633                 void __iomem *ioc_hpa = sba_dev->ioc[i].ioc_hpa;
1634                 unsigned int j;
1635
1636                 for (j=0; j < sizeof(u64) * ROPES_PER_IOC; j+=sizeof(u64)) {
1637
1638                         /*
1639                          * Clear ROPE(N)_CONFIG AO bit.
1640                          * Disables "NT Ordering" (~= !"Relaxed Ordering")
1641                          * Overrides bit 1 in DMA Hint Sets.
1642                          * Improves netperf UDP_STREAM by ~10% for bcm5701.
1643                          */
1644                         if (IS_PLUTO(sba_dev->dev)) {
1645                                 void __iomem *rope_cfg;
1646                                 unsigned long cfg_val;
1647
1648                                 rope_cfg = ioc_hpa + IOC_ROPE0_CFG + j;
1649                                 cfg_val = READ_REG(rope_cfg);
1650                                 cfg_val &= ~IOC_ROPE_AO;
1651                                 WRITE_REG(cfg_val, rope_cfg);
1652                         }
1653
1654                         /*
1655                         ** Make sure the box crashes on rope errors.
1656                         */
1657                         WRITE_REG(HF_ENABLE, ioc_hpa + ROPE0_CTL + j);
1658                 }
1659
1660                 /* flush out the last writes */
1661                 READ_REG(sba_dev->ioc[i].ioc_hpa + ROPE7_CTL);
1662
1663                 DBG_INIT("      ioc[%d] ROPE_CFG 0x%Lx  ROPE_DBG 0x%Lx\n",
1664                                 i,
1665                                 READ_REG(sba_dev->ioc[i].ioc_hpa + 0x40),
1666                                 READ_REG(sba_dev->ioc[i].ioc_hpa + 0x50)
1667                         );
1668                 DBG_INIT("      STATUS_CONTROL 0x%Lx  FLUSH_CTRL 0x%Lx\n",
1669                                 READ_REG(sba_dev->ioc[i].ioc_hpa + 0x108),
1670                                 READ_REG(sba_dev->ioc[i].ioc_hpa + 0x400)
1671                         );
1672
1673                 if (IS_PLUTO(sba_dev->dev)) {
1674                         sba_ioc_init_pluto(sba_dev->dev, &(sba_dev->ioc[i]), i);
1675                 } else {
1676                         sba_ioc_init(sba_dev->dev, &(sba_dev->ioc[i]), i);
1677                 }
1678         }
1679 }
1680
1681 static void
1682 sba_common_init(struct sba_device *sba_dev)
1683 {
1684         int i;
1685
1686         /* add this one to the head of the list (order doesn't matter)
1687         ** This will be useful for debugging - especially if we get coredumps
1688         */
1689         sba_dev->next = sba_list;
1690         sba_list = sba_dev;
1691
1692         for(i=0; i< sba_dev->num_ioc; i++) {
1693                 int res_size;
1694 #ifdef DEBUG_DMB_TRAP
1695                 extern void iterate_pages(unsigned long , unsigned long ,
1696                                           void (*)(pte_t * , unsigned long),
1697                                           unsigned long );
1698                 void set_data_memory_break(pte_t * , unsigned long);
1699 #endif
1700                 /* resource map size dictated by pdir_size */
1701                 res_size = sba_dev->ioc[i].pdir_size/sizeof(u64); /* entries */
1702
1703                 /* Second part of PIRANHA BUG */
1704                 if (piranha_bad_128k) {
1705                         res_size -= (128*1024)/sizeof(u64);
1706                 }
1707
1708                 res_size >>= 3;  /* convert bit count to byte count */
1709                 DBG_INIT("%s() res_size 0x%x\n",
1710                         __func__, res_size);
1711
1712                 sba_dev->ioc[i].res_size = res_size;
1713                 sba_dev->ioc[i].res_map = (char *) __get_free_pages(GFP_KERNEL, get_order(res_size));
1714
1715 #ifdef DEBUG_DMB_TRAP
1716                 iterate_pages( sba_dev->ioc[i].res_map, res_size,
1717                                 set_data_memory_break, 0);
1718 #endif
1719
1720                 if (NULL == sba_dev->ioc[i].res_map)
1721                 {
1722                         panic("%s:%s() could not allocate resource map\n",
1723                               __FILE__, __func__ );
1724                 }
1725
1726                 memset(sba_dev->ioc[i].res_map, 0, res_size);
1727                 /* next available IOVP - circular search */
1728                 sba_dev->ioc[i].res_hint = (unsigned long *)
1729                                 &(sba_dev->ioc[i].res_map[L1_CACHE_BYTES]);
1730
1731 #ifdef ASSERT_PDIR_SANITY
1732                 /* Mark first bit busy - ie no IOVA 0 */
1733                 sba_dev->ioc[i].res_map[0] = 0x80;
1734                 sba_dev->ioc[i].pdir_base[0] = 0xeeffc0addbba0080ULL;
1735 #endif
1736
1737                 /* Third (and last) part of PIRANHA BUG */
1738                 if (piranha_bad_128k) {
1739                         /* region from +1408K to +1536 is un-usable. */
1740
1741                         int idx_start = (1408*1024/sizeof(u64)) >> 3;
1742                         int idx_end   = (1536*1024/sizeof(u64)) >> 3;
1743                         long *p_start = (long *) &(sba_dev->ioc[i].res_map[idx_start]);
1744                         long *p_end   = (long *) &(sba_dev->ioc[i].res_map[idx_end]);
1745
1746                         /* mark that part of the io pdir busy */
1747                         while (p_start < p_end)
1748                                 *p_start++ = -1;
1749
1750                 }
1751
1752 #ifdef DEBUG_DMB_TRAP
1753                 iterate_pages( sba_dev->ioc[i].res_map, res_size,
1754                                 set_data_memory_break, 0);
1755                 iterate_pages( sba_dev->ioc[i].pdir_base, sba_dev->ioc[i].pdir_size,
1756                                 set_data_memory_break, 0);
1757 #endif
1758
1759                 DBG_INIT("%s() %d res_map %x %p\n",
1760                         __func__, i, res_size, sba_dev->ioc[i].res_map);
1761         }
1762
1763         spin_lock_init(&sba_dev->sba_lock);
1764         ioc_needs_fdc = boot_cpu_data.pdc.capabilities & PDC_MODEL_IOPDIR_FDC;
1765
1766 #ifdef DEBUG_SBA_INIT
1767         /*
1768          * If the PDC_MODEL capabilities has Non-coherent IO-PDIR bit set
1769          * (bit #61, big endian), we have to flush and sync every time
1770          * IO-PDIR is changed in Ike/Astro.
1771          */
1772         if (ioc_needs_fdc) {
1773                 printk(KERN_INFO MODULE_NAME " FDC/SYNC required.\n");
1774         } else {
1775                 printk(KERN_INFO MODULE_NAME " IOC has cache coherent PDIR.\n");
1776         }
1777 #endif
1778 }
1779
1780 #ifdef CONFIG_PROC_FS
1781 static int sba_proc_info(struct seq_file *m, void *p)
1782 {
1783         struct sba_device *sba_dev = sba_list;
1784         struct ioc *ioc = &sba_dev->ioc[0];     /* FIXME: Multi-IOC support! */
1785         int total_pages = (int) (ioc->res_size << 3); /* 8 bits per byte */
1786 #ifdef SBA_COLLECT_STATS
1787         unsigned long avg = 0, min, max;
1788 #endif
1789         int i;
1790
1791         seq_printf(m, "%s rev %d.%d\n",
1792                    sba_dev->name,
1793                    (sba_dev->hw_rev & 0x7) + 1,
1794                    (sba_dev->hw_rev & 0x18) >> 3);
1795         seq_printf(m, "IO PDIR size    : %d bytes (%d entries)\n",
1796                    (int)((ioc->res_size << 3) * sizeof(u64)), /* 8 bits/byte */
1797                    total_pages);
1798
1799         seq_printf(m, "Resource bitmap : %d bytes (%d pages)\n",
1800                    ioc->res_size, ioc->res_size << 3);   /* 8 bits per byte */
1801
1802         seq_printf(m, "LMMIO_BASE/MASK/ROUTE %08x %08x %08x\n",
1803                    READ_REG32(sba_dev->sba_hpa + LMMIO_DIST_BASE),
1804                    READ_REG32(sba_dev->sba_hpa + LMMIO_DIST_MASK),
1805                    READ_REG32(sba_dev->sba_hpa + LMMIO_DIST_ROUTE));
1806
1807         for (i=0; i<4; i++)
1808                 seq_printf(m, "DIR%d_BASE/MASK/ROUTE %08x %08x %08x\n",
1809                            i,
1810                            READ_REG32(sba_dev->sba_hpa + LMMIO_DIRECT0_BASE  + i*0x18),
1811                            READ_REG32(sba_dev->sba_hpa + LMMIO_DIRECT0_MASK  + i*0x18),
1812                            READ_REG32(sba_dev->sba_hpa + LMMIO_DIRECT0_ROUTE + i*0x18));
1813
1814 #ifdef SBA_COLLECT_STATS
1815         seq_printf(m, "IO PDIR entries : %ld free  %ld used (%d%%)\n",
1816                    total_pages - ioc->used_pages, ioc->used_pages,
1817                    (int)(ioc->used_pages * 100 / total_pages));
1818
1819         min = max = ioc->avg_search[0];
1820         for (i = 0; i < SBA_SEARCH_SAMPLE; i++) {
1821                 avg += ioc->avg_search[i];
1822                 if (ioc->avg_search[i] > max) max = ioc->avg_search[i];
1823                 if (ioc->avg_search[i] < min) min = ioc->avg_search[i];
1824         }
1825         avg /= SBA_SEARCH_SAMPLE;
1826         seq_printf(m, "  Bitmap search : %ld/%ld/%ld (min/avg/max CPU Cycles)\n",
1827                    min, avg, max);
1828
1829         seq_printf(m, "pci_map_single(): %12ld calls  %12ld pages (avg %d/1000)\n",
1830                    ioc->msingle_calls, ioc->msingle_pages,
1831                    (int)((ioc->msingle_pages * 1000)/ioc->msingle_calls));
1832
1833         /* KLUGE - unmap_sg calls unmap_single for each mapped page */
1834         min = ioc->usingle_calls;
1835         max = ioc->usingle_pages - ioc->usg_pages;
1836         seq_printf(m, "pci_unmap_single: %12ld calls  %12ld pages (avg %d/1000)\n",
1837                    min, max, (int)((max * 1000)/min));
1838
1839         seq_printf(m, "pci_map_sg()    : %12ld calls  %12ld pages (avg %d/1000)\n",
1840                    ioc->msg_calls, ioc->msg_pages,
1841                    (int)((ioc->msg_pages * 1000)/ioc->msg_calls));
1842
1843         seq_printf(m, "pci_unmap_sg()  : %12ld calls  %12ld pages (avg %d/1000)\n",
1844                    ioc->usg_calls, ioc->usg_pages,
1845                    (int)((ioc->usg_pages * 1000)/ioc->usg_calls));
1846 #endif
1847
1848         return 0;
1849 }
1850
1851 static int
1852 sba_proc_open(struct inode *i, struct file *f)
1853 {
1854         return single_open(f, &sba_proc_info, NULL);
1855 }
1856
1857 static const struct file_operations sba_proc_fops = {
1858         .owner = THIS_MODULE,
1859         .open = sba_proc_open,
1860         .read = seq_read,
1861         .llseek = seq_lseek,
1862         .release = single_release,
1863 };
1864
1865 static int
1866 sba_proc_bitmap_info(struct seq_file *m, void *p)
1867 {
1868         struct sba_device *sba_dev = sba_list;
1869         struct ioc *ioc = &sba_dev->ioc[0];     /* FIXME: Multi-IOC support! */
1870
1871         seq_hex_dump(m, "   ", DUMP_PREFIX_NONE, 32, 4, ioc->res_map,
1872                      ioc->res_size, false);
1873         seq_putc(m, '\n');
1874
1875         return 0;
1876 }
1877
1878 static int
1879 sba_proc_bitmap_open(struct inode *i, struct file *f)
1880 {
1881         return single_open(f, &sba_proc_bitmap_info, NULL);
1882 }
1883
1884 static const struct file_operations sba_proc_bitmap_fops = {
1885         .owner = THIS_MODULE,
1886         .open = sba_proc_bitmap_open,
1887         .read = seq_read,
1888         .llseek = seq_lseek,
1889         .release = single_release,
1890 };
1891 #endif /* CONFIG_PROC_FS */
1892
1893 static struct parisc_device_id sba_tbl[] = {
1894         { HPHW_IOA, HVERSION_REV_ANY_ID, ASTRO_RUNWAY_PORT, 0xb },
1895         { HPHW_BCPORT, HVERSION_REV_ANY_ID, IKE_MERCED_PORT, 0xc },
1896         { HPHW_BCPORT, HVERSION_REV_ANY_ID, REO_MERCED_PORT, 0xc },
1897         { HPHW_BCPORT, HVERSION_REV_ANY_ID, REOG_MERCED_PORT, 0xc },
1898         { HPHW_IOA, HVERSION_REV_ANY_ID, PLUTO_MCKINLEY_PORT, 0xc },
1899         { 0, }
1900 };
1901
1902 static int sba_driver_callback(struct parisc_device *);
1903
1904 static struct parisc_driver sba_driver = {
1905         .name =         MODULE_NAME,
1906         .id_table =     sba_tbl,
1907         .probe =        sba_driver_callback,
1908 };
1909
1910 /*
1911 ** Determine if sba should claim this chip (return 0) or not (return 1).
1912 ** If so, initialize the chip and tell other partners in crime they
1913 ** have work to do.
1914 */
1915 static int sba_driver_callback(struct parisc_device *dev)
1916 {
1917         struct sba_device *sba_dev;
1918         u32 func_class;
1919         int i;
1920         char *version;
1921         void __iomem *sba_addr = ioremap_nocache(dev->hpa.start, SBA_FUNC_SIZE);
1922 #ifdef CONFIG_PROC_FS
1923         struct proc_dir_entry *root;
1924 #endif
1925
1926         sba_dump_ranges(sba_addr);
1927
1928         /* Read HW Rev First */
1929         func_class = READ_REG(sba_addr + SBA_FCLASS);
1930
1931         if (IS_ASTRO(dev)) {
1932                 unsigned long fclass;
1933                 static char astro_rev[]="Astro ?.?";
1934
1935                 /* Astro is broken...Read HW Rev First */
1936                 fclass = READ_REG(sba_addr);
1937
1938                 astro_rev[6] = '1' + (char) (fclass & 0x7);
1939                 astro_rev[8] = '0' + (char) ((fclass & 0x18) >> 3);
1940                 version = astro_rev;
1941
1942         } else if (IS_IKE(dev)) {
1943                 static char ike_rev[] = "Ike rev ?";
1944                 ike_rev[8] = '0' + (char) (func_class & 0xff);
1945                 version = ike_rev;
1946         } else if (IS_PLUTO(dev)) {
1947                 static char pluto_rev[]="Pluto ?.?";
1948                 pluto_rev[6] = '0' + (char) ((func_class & 0xf0) >> 4);
1949                 pluto_rev[8] = '0' + (char) (func_class & 0x0f);
1950                 version = pluto_rev;
1951         } else {
1952                 static char reo_rev[] = "REO rev ?";
1953                 reo_rev[8] = '0' + (char) (func_class & 0xff);
1954                 version = reo_rev;
1955         }
1956
1957         if (!global_ioc_cnt) {
1958                 global_ioc_cnt = count_parisc_driver(&sba_driver);
1959
1960                 /* Astro and Pluto have one IOC per SBA */
1961                 if ((!IS_ASTRO(dev)) || (!IS_PLUTO(dev)))
1962                         global_ioc_cnt *= 2;
1963         }
1964
1965         printk(KERN_INFO "%s found %s at 0x%llx\n",
1966                 MODULE_NAME, version, (unsigned long long)dev->hpa.start);
1967
1968         sba_dev = kzalloc(sizeof(struct sba_device), GFP_KERNEL);
1969         if (!sba_dev) {
1970                 printk(KERN_ERR MODULE_NAME " - couldn't alloc sba_device\n");
1971                 return -ENOMEM;
1972         }
1973
1974         parisc_set_drvdata(dev, sba_dev);
1975
1976         for(i=0; i<MAX_IOC; i++)
1977                 spin_lock_init(&(sba_dev->ioc[i].res_lock));
1978
1979         sba_dev->dev = dev;
1980         sba_dev->hw_rev = func_class;
1981         sba_dev->name = dev->name;
1982         sba_dev->sba_hpa = sba_addr;
1983
1984         sba_get_pat_resources(sba_dev);
1985         sba_hw_init(sba_dev);
1986         sba_common_init(sba_dev);
1987
1988         hppa_dma_ops = &sba_ops;
1989
1990 #ifdef CONFIG_PROC_FS
1991         switch (dev->id.hversion) {
1992         case PLUTO_MCKINLEY_PORT:
1993                 root = proc_mckinley_root;
1994                 break;
1995         case ASTRO_RUNWAY_PORT:
1996         case IKE_MERCED_PORT:
1997         default:
1998                 root = proc_runway_root;
1999                 break;
2000         }
2001
2002         proc_create("sba_iommu", 0, root, &sba_proc_fops);
2003         proc_create("sba_iommu-bitmap", 0, root, &sba_proc_bitmap_fops);
2004 #endif
2005
2006         parisc_has_iommu();
2007         return 0;
2008 }
2009
2010 /*
2011 ** One time initialization to let the world know the SBA was found.
2012 ** This is the only routine which is NOT static.
2013 ** Must be called exactly once before pci_init().
2014 */
2015 void __init sba_init(void)
2016 {
2017         register_parisc_driver(&sba_driver);
2018 }
2019
2020
2021 /**
2022  * sba_get_iommu - Assign the iommu pointer for the pci bus controller.
2023  * @dev: The parisc device.
2024  *
2025  * Returns the appropriate IOMMU data for the given parisc PCI controller.
2026  * This is cached and used later for PCI DMA Mapping.
2027  */
2028 void * sba_get_iommu(struct parisc_device *pci_hba)
2029 {
2030         struct parisc_device *sba_dev = parisc_parent(pci_hba);
2031         struct sba_device *sba = dev_get_drvdata(&sba_dev->dev);
2032         char t = sba_dev->id.hw_type;
2033         int iocnum = (pci_hba->hw_path >> 3);   /* rope # */
2034
2035         WARN_ON((t != HPHW_IOA) && (t != HPHW_BCPORT));
2036
2037         return &(sba->ioc[iocnum]);
2038 }
2039
2040
2041 /**
2042  * sba_directed_lmmio - return first directed LMMIO range routed to rope
2043  * @pa_dev: The parisc device.
2044  * @r: resource PCI host controller wants start/end fields assigned.
2045  *
2046  * For the given parisc PCI controller, determine if any direct ranges
2047  * are routed down the corresponding rope.
2048  */
2049 void sba_directed_lmmio(struct parisc_device *pci_hba, struct resource *r)
2050 {
2051         struct parisc_device *sba_dev = parisc_parent(pci_hba);
2052         struct sba_device *sba = dev_get_drvdata(&sba_dev->dev);
2053         char t = sba_dev->id.hw_type;
2054         int i;
2055         int rope = (pci_hba->hw_path & (ROPES_PER_IOC-1));  /* rope # */
2056
2057         BUG_ON((t!=HPHW_IOA) && (t!=HPHW_BCPORT));
2058
2059         r->start = r->end = 0;
2060
2061         /* Astro has 4 directed ranges. Not sure about Ike/Pluto/et al */
2062         for (i=0; i<4; i++) {
2063                 int base, size;
2064                 void __iomem *reg = sba->sba_hpa + i*0x18;
2065
2066                 base = READ_REG32(reg + LMMIO_DIRECT0_BASE);
2067                 if ((base & 1) == 0)
2068                         continue;       /* not enabled */
2069
2070                 size = READ_REG32(reg + LMMIO_DIRECT0_ROUTE);
2071
2072                 if ((size & (ROPES_PER_IOC-1)) != rope)
2073                         continue;       /* directed down different rope */
2074
2075                 r->start = (base & ~1UL) | PCI_F_EXTEND;
2076                 size = ~ READ_REG32(reg + LMMIO_DIRECT0_MASK);
2077                 r->end = r->start + size;
2078                 r->flags = IORESOURCE_MEM;
2079         }
2080 }
2081
2082
2083 /**
2084  * sba_distributed_lmmio - return portion of distributed LMMIO range
2085  * @pa_dev: The parisc device.
2086  * @r: resource PCI host controller wants start/end fields assigned.
2087  *
2088  * For the given parisc PCI controller, return portion of distributed LMMIO
2089  * range. The distributed LMMIO is always present and it's just a question
2090  * of the base address and size of the range.
2091  */
2092 void sba_distributed_lmmio(struct parisc_device *pci_hba, struct resource *r )
2093 {
2094         struct parisc_device *sba_dev = parisc_parent(pci_hba);
2095         struct sba_device *sba = dev_get_drvdata(&sba_dev->dev);
2096         char t = sba_dev->id.hw_type;
2097         int base, size;
2098         int rope = (pci_hba->hw_path & (ROPES_PER_IOC-1));  /* rope # */
2099
2100         BUG_ON((t!=HPHW_IOA) && (t!=HPHW_BCPORT));
2101
2102         r->start = r->end = 0;
2103
2104         base = READ_REG32(sba->sba_hpa + LMMIO_DIST_BASE);
2105         if ((base & 1) == 0) {
2106                 BUG();  /* Gah! Distr Range wasn't enabled! */
2107                 return;
2108         }
2109
2110         r->start = (base & ~1UL) | PCI_F_EXTEND;
2111
2112         size = (~READ_REG32(sba->sba_hpa + LMMIO_DIST_MASK)) / ROPES_PER_IOC;
2113         r->start += rope * (size + 1);  /* adjust base for this rope */
2114         r->end = r->start + size;
2115         r->flags = IORESOURCE_MEM;
2116 }