drivers/parisc/sba_iommu.c

   1 /*
   2 **  System Bus Adapter (SBA) I/O MMU manager
   3 **
   4 **      (c) Copyright 2000-2004 Grant Grundler <grundler @ parisc-linux x org>
   5 **      (c) Copyright 2004 Naresh Kumar Inna <knaresh at india x hp x com>
   6 **      (c) Copyright 2000-2004 Hewlett-Packard Company
   7 **
   8 **      Portions (c) 1999 Dave S. Miller (from sparc64 I/O MMU code)
   9 **
  10 **      This program is free software; you can redistribute it and/or modify
  11 **      it under the terms of the GNU General Public License as published by
  12 **      the Free Software Foundation; either version 2 of the License, or
  13 **      (at your option) any later version.
  14 **
  15 **
  16 ** This module initializes the IOC (I/O Controller) found on B1000/C3000/
  17 ** J5000/J7000/N-class/L-class machines and their successors.
  18 **
  19 ** FIXME: add DMA hint support programming in both sba and lba modules.
  20 */
  21
  22 #include <linux/types.h>
  23 #include <linux/kernel.h>
  24 #include <linux/spinlock.h>
  25 #include <linux/slab.h>
  26 #include <linux/init.h>
  27
  28 #include <linux/mm.h>
  29 #include <linux/string.h>
  30 #include <linux/pci.h>
  31 #include <linux/scatterlist.h>
  32 #include <linux/iommu-helper.h>
  33
  34 #include <asm/byteorder.h>
  35 #include <asm/io.h>
  36 #include <asm/dma.h>            /* for DMA_CHUNK_SIZE */
  37
  38 #include <asm/hardware.h>       /* for register_parisc_driver() stuff */
  39
  40 #include <linux/proc_fs.h>
  41 #include <linux/seq_file.h>
  42 #include <linux/module.h>
  43
  44 #include <asm/ropes.h>
  45 #include <asm/mckinley.h>       /* for proc_mckinley_root */
  46 #include <asm/runway.h>         /* for proc_runway_root */
  47 #include <asm/page.h>           /* for PAGE0 */
  48 #include <asm/pdc.h>            /* for PDC_MODEL_* */
  49 #include <asm/pdcpat.h>         /* for is_pdc_pat() */
  50 #include <asm/parisc-device.h>
  51
  52 #define MODULE_NAME "SBA"
  53
  54 /*
  55 ** The number of debug flags is a clue - this code is fragile.
  56 ** Don't even think about messing with it unless you have
  57 ** plenty of 710's to sacrifice to the computer gods. :^)
  58 */
  59 #undef DEBUG_SBA_INIT
  60 #undef DEBUG_SBA_RUN
  61 #undef DEBUG_SBA_RUN_SG
  62 #undef DEBUG_SBA_RESOURCE
  63 #undef ASSERT_PDIR_SANITY
  64 #undef DEBUG_LARGE_SG_ENTRIES
  65 #undef DEBUG_DMB_TRAP
  66
  67 #ifdef DEBUG_SBA_INIT
  68 #define DBG_INIT(x...)  printk(x)
  69 #else
  70 #define DBG_INIT(x...)
  71 #endif
  72
  73 #ifdef DEBUG_SBA_RUN
  74 #define DBG_RUN(x...)   printk(x)
  75 #else
  76 #define DBG_RUN(x...)
  77 #endif
  78
  79 #ifdef DEBUG_SBA_RUN_SG
  80 #define DBG_RUN_SG(x...)        printk(x)
  81 #else
  82 #define DBG_RUN_SG(x...)
  83 #endif
  84
  85
  86 #ifdef DEBUG_SBA_RESOURCE
  87 #define DBG_RES(x...)   printk(x)
  88 #else
  89 #define DBG_RES(x...)
  90 #endif
  91
  92 #define SBA_INLINE      __inline__
  93
  94 #define DEFAULT_DMA_HINT_REG    0
  95
  96 #define SBA_MAPPING_ERROR    (~(dma_addr_t)0)
  97
  98 struct sba_device *sba_list;
  99 EXPORT_SYMBOL_GPL(sba_list);
 100
 101 static unsigned long ioc_needs_fdc = 0;
 102
 103 /* global count of IOMMUs in the system */
 104 static unsigned int global_ioc_cnt = 0;
 105
 106 /* PA8700 (Piranha 2.2) bug workaround */
 107 static unsigned long piranha_bad_128k = 0;
 108
 109 /* Looks nice and keeps the compiler happy */
 110 #define SBA_DEV(d) ((struct sba_device *) (d))
 111
 112 #ifdef CONFIG_AGP_PARISC
 113 #define SBA_AGP_SUPPORT
 114 #endif /*CONFIG_AGP_PARISC*/
 115
 116 #ifdef SBA_AGP_SUPPORT
 117 static int sba_reserve_agpgart = 1;
 118 module_param(sba_reserve_agpgart, int, 0444);
 119 MODULE_PARM_DESC(sba_reserve_agpgart, "Reserve half of IO pdir as AGPGART");
 120 #endif
 121
 122
 123 /************************************
 124 ** SBA register read and write support
 125 **
 126 ** BE WARNED: register writes are posted.
 127 **  (ie follow writes which must reach HW with a read)
 128 **
 129 ** Superdome (in particular, REO) allows only 64-bit CSR accesses.
 130 */
 131 #define READ_REG32(addr)        readl(addr)
 132 #define READ_REG64(addr)        readq(addr)
 133 #define WRITE_REG32(val, addr)  writel((val), (addr))
 134 #define WRITE_REG64(val, addr)  writeq((val), (addr))
 135
 136 #ifdef CONFIG_64BIT
 137 #define READ_REG(addr)          READ_REG64(addr)
 138 #define WRITE_REG(value, addr)  WRITE_REG64(value, addr)
 139 #else
 140 #define READ_REG(addr)          READ_REG32(addr)
 141 #define WRITE_REG(value, addr)  WRITE_REG32(value, addr)
 142 #endif
 143
 144 #ifdef DEBUG_SBA_INIT
 145
 146 /* NOTE: When CONFIG_64BIT isn't defined, READ_REG64() is two 32-bit reads */
 147
 148 /**
 149  * sba_dump_ranges - debugging only - print ranges assigned to this IOA
 150  * @hpa: base address of the sba
 151  *
 152  * Print the MMIO and IO Port address ranges forwarded by an Astro/Ike/RIO
 153  * IO Adapter (aka Bus Converter).
 154  */
 155 static void
 156 sba_dump_ranges(void __iomem *hpa)
 157 {
 158         DBG_INIT("SBA at 0x%p\n", hpa);
 159         DBG_INIT("IOS_DIST_BASE   : %Lx\n", READ_REG64(hpa+IOS_DIST_BASE));
 160         DBG_INIT("IOS_DIST_MASK   : %Lx\n", READ_REG64(hpa+IOS_DIST_MASK));
 161         DBG_INIT("IOS_DIST_ROUTE  : %Lx\n", READ_REG64(hpa+IOS_DIST_ROUTE));
 162         DBG_INIT("\n");
 163         DBG_INIT("IOS_DIRECT_BASE : %Lx\n", READ_REG64(hpa+IOS_DIRECT_BASE));
 164         DBG_INIT("IOS_DIRECT_MASK : %Lx\n", READ_REG64(hpa+IOS_DIRECT_MASK));
 165         DBG_INIT("IOS_DIRECT_ROUTE: %Lx\n", READ_REG64(hpa+IOS_DIRECT_ROUTE));
 166 }
 167
 168 /**
 169  * sba_dump_tlb - debugging only - print IOMMU operating parameters
 170  * @hpa: base address of the IOMMU
 171  *
 172  * Print the size/location of the IO MMU PDIR.
 173  */
 174 static void sba_dump_tlb(void __iomem *hpa)
 175 {
 176         DBG_INIT("IO TLB at 0x%p\n", hpa);
 177         DBG_INIT("IOC_IBASE    : 0x%Lx\n", READ_REG64(hpa+IOC_IBASE));
 178         DBG_INIT("IOC_IMASK    : 0x%Lx\n", READ_REG64(hpa+IOC_IMASK));
 179         DBG_INIT("IOC_TCNFG    : 0x%Lx\n", READ_REG64(hpa+IOC_TCNFG));
 180         DBG_INIT("IOC_PDIR_BASE: 0x%Lx\n", READ_REG64(hpa+IOC_PDIR_BASE));
 181         DBG_INIT("\n");
 182 }
 183 #else
 184 #define sba_dump_ranges(x)
 185 #define sba_dump_tlb(x)
 186 #endif  /* DEBUG_SBA_INIT */
 187
 188
 189 #ifdef ASSERT_PDIR_SANITY
 190
 191 /**
 192  * sba_dump_pdir_entry - debugging only - print one IOMMU PDIR entry
 193  * @ioc: IO MMU structure which owns the pdir we are interested in.
 194  * @msg: text to print ont the output line.
 195  * @pide: pdir index.
 196  *
 197  * Print one entry of the IO MMU PDIR in human readable form.
 198  */
 199 static void
 200 sba_dump_pdir_entry(struct ioc *ioc, char *msg, uint pide)
 201 {
 202         /* start printing from lowest pde in rval */
 203         u64 *ptr = &(ioc->pdir_base[pide & (~0U * BITS_PER_LONG)]);
 204         unsigned long *rptr = (unsigned long *) &(ioc->res_map[(pide >>3) & ~(sizeof(unsigned long) - 1)]);
 205         uint rcnt;
 206
 207         printk(KERN_DEBUG "SBA: %s rp %p bit %d rval 0x%lx\n",
 208                  msg,
 209                  rptr, pide & (BITS_PER_LONG - 1), *rptr);
 210
 211         rcnt = 0;
 212         while (rcnt < BITS_PER_LONG) {
 213                 printk(KERN_DEBUG "%s %2d %p %016Lx\n",
 214                         (rcnt == (pide & (BITS_PER_LONG - 1)))
 215                                 ? "    -->" : "       ",
 216                         rcnt, ptr, *ptr );
 217                 rcnt++;
 218                 ptr++;
 219         }
 220         printk(KERN_DEBUG "%s", msg);
 221 }
 222
 223
 224 /**
 225  * sba_check_pdir - debugging only - consistency checker
 226  * @ioc: IO MMU structure which owns the pdir we are interested in.
 227  * @msg: text to print ont the output line.
 228  *
 229  * Verify the resource map and pdir state is consistent
 230  */
 231 static int
 232 sba_check_pdir(struct ioc *ioc, char *msg)
 233 {
 234         u32 *rptr_end = (u32 *) &(ioc->res_map[ioc->res_size]);
 235         u32 *rptr = (u32 *) ioc->res_map;       /* resource map ptr */
 236         u64 *pptr = ioc->pdir_base;     /* pdir ptr */
 237         uint pide = 0;
 238
 239         while (rptr < rptr_end) {
 240                 u32 rval = *rptr;
 241                 int rcnt = 32;  /* number of bits we might check */
 242
 243                 while (rcnt) {
 244                         /* Get last byte and highest bit from that */
 245                         u32 pde = ((u32) (((char *)pptr)[7])) << 24;
 246                         if ((rval ^ pde) & 0x80000000)
 247                         {
 248                                 /*
 249                                 ** BUMMER!  -- res_map != pdir --
 250                                 ** Dump rval and matching pdir entries
 251                                 */
 252                                 sba_dump_pdir_entry(ioc, msg, pide);
 253                                 return(1);
 254                         }
 255                         rcnt--;
 256                         rval <<= 1;     /* try the next bit */
 257                         pptr++;
 258                         pide++;
 259                 }
 260                 rptr++; /* look at next word of res_map */
 261         }
 262         /* It'd be nice if we always got here :^) */
 263         return 0;
 264 }
 265
 266
 267 /**
 268  * sba_dump_sg - debugging only - print Scatter-Gather list
 269  * @ioc: IO MMU structure which owns the pdir we are interested in.
 270  * @startsg: head of the SG list
 271  * @nents: number of entries in SG list
 272  *
 273  * print the SG list so we can verify it's correct by hand.
 274  */
 275 static void
 276 sba_dump_sg( struct ioc *ioc, struct scatterlist *startsg, int nents)
 277 {
 278         while (nents-- > 0) {
 279                 printk(KERN_DEBUG " %d : %08lx/%05x %p/%05x\n",
 280                                 nents,
 281                                 (unsigned long) sg_dma_address(startsg),
 282                                 sg_dma_len(startsg),
 283                                 sg_virt(startsg), startsg->length);
 284                 startsg++;
 285         }
 286 }
 287
 288 #endif /* ASSERT_PDIR_SANITY */
 289
 290
 291
 292
 293 /**************************************************************
 294 *
 295 *   I/O Pdir Resource Management
 296 *
 297 *   Bits set in the resource map are in use.
 298 *   Each bit can represent a number of pages.
 299 *   LSbs represent lower addresses (IOVA's).
 300 *
 301 ***************************************************************/
 302 #define PAGES_PER_RANGE 1       /* could increase this to 4 or 8 if needed */
 303
 304 /* Convert from IOVP to IOVA and vice versa. */
 305
 306 #ifdef ZX1_SUPPORT
 307 /* Pluto (aka ZX1) boxes need to set or clear the ibase bits appropriately */
 308 #define SBA_IOVA(ioc,iovp,offset,hint_reg) ((ioc->ibase) | (iovp) | (offset))
 309 #define SBA_IOVP(ioc,iova) ((iova) & (ioc)->iovp_mask)
 310 #else
 311 /* only support Astro and ancestors. Saves a few cycles in key places */
 312 #define SBA_IOVA(ioc,iovp,offset,hint_reg) ((iovp) | (offset))
 313 #define SBA_IOVP(ioc,iova) (iova)
 314 #endif
 315
 316 #define PDIR_INDEX(iovp)   ((iovp)>>IOVP_SHIFT)
 317
 318 #define RESMAP_MASK(n)    (~0UL << (BITS_PER_LONG - (n)))
 319 #define RESMAP_IDX_MASK   (sizeof(unsigned long) - 1)
 320
 321 static unsigned long ptr_to_pide(struct ioc *ioc, unsigned long *res_ptr,
 322                                  unsigned int bitshiftcnt)
 323 {
 324         return (((unsigned long)res_ptr - (unsigned long)ioc->res_map) << 3)
 325                 + bitshiftcnt;
 326 }
 327
 328 /**
 329  * sba_search_bitmap - find free space in IO PDIR resource bitmap
 330  * @ioc: IO MMU structure which owns the pdir we are interested in.
 331  * @bits_wanted: number of entries we need.
 332  *
 333  * Find consecutive free bits in resource bitmap.
 334  * Each bit represents one entry in the IO Pdir.
 335  * Cool perf optimization: search for log2(size) bits at a time.
 336  */
 337 static SBA_INLINE unsigned long
 338 sba_search_bitmap(struct ioc *ioc, struct device *dev,
 339                   unsigned long bits_wanted)
 340 {
 341         unsigned long *res_ptr = ioc->res_hint;
 342         unsigned long *res_end = (unsigned long *) &(ioc->res_map[ioc->res_size]);
 343         unsigned long pide = ~0UL, tpide;
 344         unsigned long boundary_size;
 345         unsigned long shift;
 346         int ret;
 347
 348         boundary_size = ALIGN((unsigned long long)dma_get_seg_boundary(dev) + 1,
 349                               1ULL << IOVP_SHIFT) >> IOVP_SHIFT;
 350
 351 #if defined(ZX1_SUPPORT)
 352         BUG_ON(ioc->ibase & ~IOVP_MASK);
 353         shift = ioc->ibase >> IOVP_SHIFT;
 354 #else
 355         shift = 0;
 356 #endif
 357
 358         if (bits_wanted > (BITS_PER_LONG/2)) {
 359                 /* Search word at a time - no mask needed */
 360                 for(; res_ptr < res_end; ++res_ptr) {
 361                         tpide = ptr_to_pide(ioc, res_ptr, 0);
 362                         ret = iommu_is_span_boundary(tpide, bits_wanted,
 363                                                      shift,
 364                                                      boundary_size);
 365                         if ((*res_ptr == 0) && !ret) {
 366                                 *res_ptr = RESMAP_MASK(bits_wanted);
 367                                 pide = tpide;
 368                                 break;
 369                         }
 370                 }
 371                 /* point to the next word on next pass */
 372                 res_ptr++;
 373                 ioc->res_bitshift = 0;
 374         } else {
 375                 /*
 376                 ** Search the resource bit map on well-aligned values.
 377                 ** "o" is the alignment.
 378                 ** We need the alignment to invalidate I/O TLB using
 379                 ** SBA HW features in the unmap path.
 380                 */
 381                 unsigned long o = 1 << get_order(bits_wanted << PAGE_SHIFT);
 382                 uint bitshiftcnt = ALIGN(ioc->res_bitshift, o);
 383                 unsigned long mask;
 384
 385                 if (bitshiftcnt >= BITS_PER_LONG) {
 386                         bitshiftcnt = 0;
 387                         res_ptr++;
 388                 }
 389                 mask = RESMAP_MASK(bits_wanted) >> bitshiftcnt;
 390
 391                 DBG_RES("%s() o %ld %p", __func__, o, res_ptr);
 392                 while(res_ptr < res_end)
 393                 {
 394                         DBG_RES("    %p %lx %lx\n", res_ptr, mask, *res_ptr);
 395                         WARN_ON(mask == 0);
 396                         tpide = ptr_to_pide(ioc, res_ptr, bitshiftcnt);
 397                         ret = iommu_is_span_boundary(tpide, bits_wanted,
 398                                                      shift,
 399                                                      boundary_size);
 400                         if ((((*res_ptr) & mask) == 0) && !ret) {
 401                                 *res_ptr |= mask;     /* mark resources busy! */
 402                                 pide = tpide;
 403                                 break;
 404                         }
 405                         mask >>= o;
 406                         bitshiftcnt += o;
 407                         if (mask == 0) {
 408                                 mask = RESMAP_MASK(bits_wanted);
 409                                 bitshiftcnt=0;
 410                                 res_ptr++;
 411                         }
 412                 }
 413                 /* look in the same word on the next pass */
 414                 ioc->res_bitshift = bitshiftcnt + bits_wanted;
 415         }
 416
 417         /* wrapped ? */
 418         if (res_end <= res_ptr) {
 419                 ioc->res_hint = (unsigned long *) ioc->res_map;
 420                 ioc->res_bitshift = 0;
 421         } else {
 422                 ioc->res_hint = res_ptr;
 423         }
 424         return (pide);
 425 }
 426
 427
 428 /**
 429  * sba_alloc_range - find free bits and mark them in IO PDIR resource bitmap
 430  * @ioc: IO MMU structure which owns the pdir we are interested in.
 431  * @size: number of bytes to create a mapping for
 432  *
 433  * Given a size, find consecutive unmarked and then mark those bits in the
 434  * resource bit map.
 435  */
 436 static int
 437 sba_alloc_range(struct ioc *ioc, struct device *dev, size_t size)
 438 {
 439         unsigned int pages_needed = size >> IOVP_SHIFT;
 440 #ifdef SBA_COLLECT_STATS
 441         unsigned long cr_start = mfctl(16);
 442 #endif
 443         unsigned long pide;
 444
 445         pide = sba_search_bitmap(ioc, dev, pages_needed);
 446         if (pide >= (ioc->res_size << 3)) {
 447                 pide = sba_search_bitmap(ioc, dev, pages_needed);
 448                 if (pide >= (ioc->res_size << 3))
 449                         panic("%s: I/O MMU @ %p is out of mapping resources\n",
 450                               __FILE__, ioc->ioc_hpa);
 451         }
 452
 453 #ifdef ASSERT_PDIR_SANITY
 454         /* verify the first enable bit is clear */
 455         if(0x00 != ((u8 *) ioc->pdir_base)[pide*sizeof(u64) + 7]) {
 456                 sba_dump_pdir_entry(ioc, "sba_search_bitmap() botched it?", pide);
 457         }
 458 #endif
 459
 460         DBG_RES("%s(%x) %d -> %lx hint %x/%x\n",
 461                 __func__, size, pages_needed, pide,
 462                 (uint) ((unsigned long) ioc->res_hint - (unsigned long) ioc->res_map),
 463                 ioc->res_bitshift );
 464
 465 #ifdef SBA_COLLECT_STATS
 466         {
 467                 unsigned long cr_end = mfctl(16);
 468                 unsigned long tmp = cr_end - cr_start;
 469                 /* check for roll over */
 470                 cr_start = (cr_end < cr_start) ?  -(tmp) : (tmp);
 471         }
 472         ioc->avg_search[ioc->avg_idx++] = cr_start;
 473         ioc->avg_idx &= SBA_SEARCH_SAMPLE - 1;
 474
 475         ioc->used_pages += pages_needed;
 476 #endif
 477
 478         return (pide);
 479 }
 480
 481
 482 /**
 483  * sba_free_range - unmark bits in IO PDIR resource bitmap
 484  * @ioc: IO MMU structure which owns the pdir we are interested in.
 485  * @iova: IO virtual address which was previously allocated.
 486  * @size: number of bytes to create a mapping for
 487  *
 488  * clear bits in the ioc's resource map
 489  */
 490 static SBA_INLINE void
 491 sba_free_range(struct ioc *ioc, dma_addr_t iova, size_t size)
 492 {
 493         unsigned long iovp = SBA_IOVP(ioc, iova);
 494         unsigned int pide = PDIR_INDEX(iovp);
 495         unsigned int ridx = pide >> 3;  /* convert bit to byte address */
 496         unsigned long *res_ptr = (unsigned long *) &((ioc)->res_map[ridx & ~RESMAP_IDX_MASK]);
 497
 498         int bits_not_wanted = size >> IOVP_SHIFT;
 499
 500         /* 3-bits "bit" address plus 2 (or 3) bits for "byte" == bit in word */
 501         unsigned long m = RESMAP_MASK(bits_not_wanted) >> (pide & (BITS_PER_LONG - 1));
 502
 503         DBG_RES("%s( ,%x,%x) %x/%lx %x %p %lx\n",
 504                 __func__, (uint) iova, size,
 505                 bits_not_wanted, m, pide, res_ptr, *res_ptr);
 506
 507 #ifdef SBA_COLLECT_STATS
 508         ioc->used_pages -= bits_not_wanted;
 509 #endif
 510
 511         *res_ptr &= ~m;
 512 }
 513
 514
 515 /**************************************************************
 516 *
 517 *   "Dynamic DMA Mapping" support (aka "Coherent I/O")
 518 *
 519 ***************************************************************/
 520
 521 #ifdef SBA_HINT_SUPPORT
 522 #define SBA_DMA_HINT(ioc, val) ((val) << (ioc)->hint_shift_pdir)
 523 #endif
 524
 525 typedef unsigned long space_t;
 526 #define KERNEL_SPACE 0
 527
 528 /**
 529  * sba_io_pdir_entry - fill in one IO PDIR entry
 530  * @pdir_ptr:  pointer to IO PDIR entry
 531  * @sid: process Space ID - currently only support KERNEL_SPACE
 532  * @vba: Virtual CPU address of buffer to map
 533  * @hint: DMA hint set to use for this mapping
 534  *
 535  * SBA Mapping Routine
 536  *
 537  * Given a virtual address (vba, arg2) and space id, (sid, arg1)
 538  * sba_io_pdir_entry() loads the I/O PDIR entry pointed to by
 539  * pdir_ptr (arg0).
 540  * Using the bass-ackwards HP bit numbering, Each IO Pdir entry
 541  * for Astro/Ike looks like:
 542  *
 543  *
 544  *  0                    19                                 51   55       63
 545  * +-+---------------------+----------------------------------+----+--------+
 546  * |V|        U            |            PPN[43:12]            | U  |   VI   |
 547  * +-+---------------------+----------------------------------+----+--------+
 548  *
 549  * Pluto is basically identical, supports fewer physical address bits:
 550  *
 551  *  0                       23                              51   55       63
 552  * +-+------------------------+-------------------------------+----+--------+
 553  * |V|        U               |         PPN[39:12]            | U  |   VI   |
 554  * +-+------------------------+-------------------------------+----+--------+
 555  *
 556  *  V  == Valid Bit  (Most Significant Bit is bit 0)
 557  *  U  == Unused
 558  * PPN == Physical Page Number
 559  * VI  == Virtual Index (aka Coherent Index)
 560  *
 561  * LPA instruction output is put into PPN field.
 562  * LCI (Load Coherence Index) instruction provides the "VI" bits.
 563  *
 564  * We pre-swap the bytes since PCX-W is Big Endian and the
 565  * IOMMU uses little endian for the pdir.
 566  */
 567
 568 static void SBA_INLINE
 569 sba_io_pdir_entry(u64 *pdir_ptr, space_t sid, unsigned long vba,
 570                   unsigned long hint)
 571 {
 572         u64 pa; /* physical address */
 573         register unsigned ci; /* coherent index */
 574
 575         pa = virt_to_phys(vba);
 576         pa &= IOVP_MASK;
 577
 578         asm("lci 0(%1), %0" : "=r" (ci) : "r" (vba));
 579         pa |= (ci >> PAGE_SHIFT) & 0xff;  /* move CI (8 bits) into lowest byte */
 580
 581         pa |= SBA_PDIR_VALID_BIT;       /* set "valid" bit */
 582         *pdir_ptr = cpu_to_le64(pa);    /* swap and store into I/O Pdir */
 583
 584         /*
 585          * If the PDC_MODEL capabilities has Non-coherent IO-PDIR bit set
 586          * (bit #61, big endian), we have to flush and sync every time
 587          * IO-PDIR is changed in Ike/Astro.
 588          */
 589         if (ioc_needs_fdc)
 590                 asm volatile("fdc %%r0(%0)" : : "r" (pdir_ptr));
 591 }
 592
 593
 594 /**
 595  * sba_mark_invalid - invalidate one or more IO PDIR entries
 596  * @ioc: IO MMU structure which owns the pdir we are interested in.
 597  * @iova:  IO Virtual Address mapped earlier
 598  * @byte_cnt:  number of bytes this mapping covers.
 599  *
 600  * Marking the IO PDIR entry(ies) as Invalid and invalidate
 601  * corresponding IO TLB entry. The Ike PCOM (Purge Command Register)
 602  * is to purge stale entries in the IO TLB when unmapping entries.
 603  *
 604  * The PCOM register supports purging of multiple pages, with a minium
 605  * of 1 page and a maximum of 2GB. Hardware requires the address be
 606  * aligned to the size of the range being purged. The size of the range
 607  * must be a power of 2. The "Cool perf optimization" in the
 608  * allocation routine helps keep that true.
 609  */
 610 static SBA_INLINE void
 611 sba_mark_invalid(struct ioc *ioc, dma_addr_t iova, size_t byte_cnt)
 612 {
 613         u32 iovp = (u32) SBA_IOVP(ioc,iova);
 614         u64 *pdir_ptr = &ioc->pdir_base[PDIR_INDEX(iovp)];
 615
 616 #ifdef ASSERT_PDIR_SANITY
 617         /* Assert first pdir entry is set.
 618         **
 619         ** Even though this is a big-endian machine, the entries
 620         ** in the iopdir are little endian. That's why we look at
 621         ** the byte at +7 instead of at +0.
 622         */
 623         if (0x80 != (((u8 *) pdir_ptr)[7])) {
 624                 sba_dump_pdir_entry(ioc,"sba_mark_invalid()", PDIR_INDEX(iovp));
 625         }
 626 #endif
 627
 628         if (byte_cnt > IOVP_SIZE)
 629         {
 630 #if 0
 631                 unsigned long entries_per_cacheline = ioc_needs_fdc ?
 632                                 L1_CACHE_ALIGN(((unsigned long) pdir_ptr))
 633                                         - (unsigned long) pdir_ptr;
 634                                 : 262144;
 635 #endif
 636
 637                 /* set "size" field for PCOM */
 638                 iovp |= get_order(byte_cnt) + PAGE_SHIFT;
 639
 640                 do {
 641                         /* clear I/O Pdir entry "valid" bit first */
 642                         ((u8 *) pdir_ptr)[7] = 0;
 643                         if (ioc_needs_fdc) {
 644                                 asm volatile("fdc %%r0(%0)" : : "r" (pdir_ptr));
 645 #if 0
 646                                 entries_per_cacheline = L1_CACHE_SHIFT - 3;
 647 #endif
 648                         }
 649                         pdir_ptr++;
 650                         byte_cnt -= IOVP_SIZE;
 651                 } while (byte_cnt > IOVP_SIZE);
 652         } else
 653                 iovp |= IOVP_SHIFT;     /* set "size" field for PCOM */
 654
 655         /*
 656         ** clear I/O PDIR entry "valid" bit.
 657         ** We have to R/M/W the cacheline regardless how much of the
 658         ** pdir entry that we clobber.
 659         ** The rest of the entry would be useful for debugging if we
 660         ** could dump core on HPMC.
 661         */
 662         ((u8 *) pdir_ptr)[7] = 0;
 663         if (ioc_needs_fdc)
 664                 asm volatile("fdc %%r0(%0)" : : "r" (pdir_ptr));
 665
 666         WRITE_REG( SBA_IOVA(ioc, iovp, 0, 0), ioc->ioc_hpa+IOC_PCOM);
 667 }
 668
 669 /**
 670  * sba_dma_supported - PCI driver can query DMA support
 671  * @dev: instance of PCI owned by the driver that's asking
 672  * @mask:  number of address bits this PCI device can handle
 673  *
 674  * See Documentation/DMA-API-HOWTO.txt
 675  */
 676 static int sba_dma_supported( struct device *dev, u64 mask)
 677 {
 678         struct ioc *ioc;
 679
 680         if (dev == NULL) {
 681                 printk(KERN_ERR MODULE_NAME ": EISA/ISA/et al not supported\n");
 682                 BUG();
 683                 return(0);
 684         }
 685
 686         /* Documentation/DMA-API-HOWTO.txt tells drivers to try 64-bit
 687          * first, then fall back to 32-bit if that fails.
 688          * We are just "encouraging" 32-bit DMA masks here since we can
 689          * never allow IOMMU bypass unless we add special support for ZX1.
 690          */
 691         if (mask > ~0U)
 692                 return 0;
 693
 694         ioc = GET_IOC(dev);
 695         if (!ioc)
 696                 return 0;
 697
 698         /*
 699          * check if mask is >= than the current max IO Virt Address
 700          * The max IO Virt address will *always* < 30 bits.
 701          */
 702         return((int)(mask >= (ioc->ibase - 1 +
 703                         (ioc->pdir_size / sizeof(u64) * IOVP_SIZE) )));
 704 }
 705
 706
 707 /**
 708  * sba_map_single - map one buffer and return IOVA for DMA
 709  * @dev: instance of PCI owned by the driver that's asking.
 710  * @addr:  driver buffer to map.
 711  * @size:  number of bytes to map in driver buffer.
 712  * @direction:  R/W or both.
 713  *
 714  * See Documentation/DMA-API-HOWTO.txt
 715  */
 716 static dma_addr_t
 717 sba_map_single(struct device *dev, void *addr, size_t size,
 718                enum dma_data_direction direction)
 719 {
 720         struct ioc *ioc;
 721         unsigned long flags;
 722         dma_addr_t iovp;
 723         dma_addr_t offset;
 724         u64 *pdir_start;
 725         int pide;
 726
 727         ioc = GET_IOC(dev);
 728         if (!ioc)
 729                 return SBA_MAPPING_ERROR;
 730
 731         /* save offset bits */
 732         offset = ((dma_addr_t) (long) addr) & ~IOVP_MASK;
 733
 734         /* round up to nearest IOVP_SIZE */
 735         size = (size + offset + ~IOVP_MASK) & IOVP_MASK;
 736
 737         spin_lock_irqsave(&ioc->res_lock, flags);
 738 #ifdef ASSERT_PDIR_SANITY
 739         sba_check_pdir(ioc,"Check before sba_map_single()");
 740 #endif
 741
 742 #ifdef SBA_COLLECT_STATS
 743         ioc->msingle_calls++;
 744         ioc->msingle_pages += size >> IOVP_SHIFT;
 745 #endif
 746         pide = sba_alloc_range(ioc, dev, size);
 747         iovp = (dma_addr_t) pide << IOVP_SHIFT;
 748
 749         DBG_RUN("%s() 0x%p -> 0x%lx\n",
 750                 __func__, addr, (long) iovp | offset);
 751
 752         pdir_start = &(ioc->pdir_base[pide]);
 753
 754         while (size > 0) {
 755                 sba_io_pdir_entry(pdir_start, KERNEL_SPACE, (unsigned long) addr, 0);
 756
 757                 DBG_RUN("       pdir 0x%p %02x%02x%02x%02x%02x%02x%02x%02x\n",
 758                         pdir_start,
 759                         (u8) (((u8 *) pdir_start)[7]),
 760                         (u8) (((u8 *) pdir_start)[6]),
 761                         (u8) (((u8 *) pdir_start)[5]),
 762                         (u8) (((u8 *) pdir_start)[4]),
 763                         (u8) (((u8 *) pdir_start)[3]),
 764                         (u8) (((u8 *) pdir_start)[2]),
 765                         (u8) (((u8 *) pdir_start)[1]),
 766                         (u8) (((u8 *) pdir_start)[0])
 767                         );
 768
 769                 addr += IOVP_SIZE;
 770                 size -= IOVP_SIZE;
 771                 pdir_start++;
 772         }
 773
 774         /* force FDC ops in io_pdir_entry() to be visible to IOMMU */
 775         if (ioc_needs_fdc)
 776                 asm volatile("sync" : : );
 777
 778 #ifdef ASSERT_PDIR_SANITY
 779         sba_check_pdir(ioc,"Check after sba_map_single()");
 780 #endif
 781         spin_unlock_irqrestore(&ioc->res_lock, flags);
 782
 783         /* form complete address */
 784         return SBA_IOVA(ioc, iovp, offset, DEFAULT_DMA_HINT_REG);
 785 }
 786
 787
 788 static dma_addr_t
 789 sba_map_page(struct device *dev, struct page *page, unsigned long offset,
 790                 size_t size, enum dma_data_direction direction,
 791                 unsigned long attrs)
 792 {
 793         return sba_map_single(dev, page_address(page) + offset, size,
 794                         direction);
 795 }
 796
 797
 798 /**
 799  * sba_unmap_page - unmap one IOVA and free resources
 800  * @dev: instance of PCI owned by the driver that's asking.
 801  * @iova:  IOVA of driver buffer previously mapped.
 802  * @size:  number of bytes mapped in driver buffer.
 803  * @direction:  R/W or both.
 804  *
 805  * See Documentation/DMA-API-HOWTO.txt
 806  */
 807 static void
 808 sba_unmap_page(struct device *dev, dma_addr_t iova, size_t size,
 809                 enum dma_data_direction direction, unsigned long attrs)
 810 {
 811         struct ioc *ioc;
 812 #if DELAYED_RESOURCE_CNT > 0
 813         struct sba_dma_pair *d;
 814 #endif
 815         unsigned long flags;
 816         dma_addr_t offset;
 817
 818         DBG_RUN("%s() iovp 0x%lx/%x\n", __func__, (long) iova, size);
 819
 820         ioc = GET_IOC(dev);
 821         if (!ioc) {
 822                 WARN_ON(!ioc);
 823                 return;
 824         }
 825         offset = iova & ~IOVP_MASK;
 826         iova ^= offset;        /* clear offset bits */
 827         size += offset;
 828         size = ALIGN(size, IOVP_SIZE);
 829
 830         spin_lock_irqsave(&ioc->res_lock, flags);
 831
 832 #ifdef SBA_COLLECT_STATS
 833         ioc->usingle_calls++;
 834         ioc->usingle_pages += size >> IOVP_SHIFT;
 835 #endif
 836
 837         sba_mark_invalid(ioc, iova, size);
 838
 839 #if DELAYED_RESOURCE_CNT > 0
 840         /* Delaying when we re-use a IO Pdir entry reduces the number
 841          * of MMIO reads needed to flush writes to the PCOM register.
 842          */
 843         d = &(ioc->saved[ioc->saved_cnt]);
 844         d->iova = iova;
 845         d->size = size;
 846         if (++(ioc->saved_cnt) >= DELAYED_RESOURCE_CNT) {
 847                 int cnt = ioc->saved_cnt;
 848                 while (cnt--) {
 849                         sba_free_range(ioc, d->iova, d->size);
 850                         d--;
 851                 }
 852                 ioc->saved_cnt = 0;
 853
 854                 READ_REG(ioc->ioc_hpa+IOC_PCOM);        /* flush purges */
 855         }
 856 #else /* DELAYED_RESOURCE_CNT == 0 */
 857         sba_free_range(ioc, iova, size);
 858
 859         /* If fdc's were issued, force fdc's to be visible now */
 860         if (ioc_needs_fdc)
 861                 asm volatile("sync" : : );
 862
 863         READ_REG(ioc->ioc_hpa+IOC_PCOM);        /* flush purges */
 864 #endif /* DELAYED_RESOURCE_CNT == 0 */
 865
 866         spin_unlock_irqrestore(&ioc->res_lock, flags);
 867
 868         /* XXX REVISIT for 2.5 Linux - need syncdma for zero-copy support.
 869         ** For Astro based systems this isn't a big deal WRT performance.
 870         ** As long as 2.4 kernels copyin/copyout data from/to userspace,
 871         ** we don't need the syncdma. The issue here is I/O MMU cachelines
 872         ** are *not* coherent in all cases.  May be hwrev dependent.
 873         ** Need to investigate more.
 874         asm volatile("syncdma");
 875         */
 876 }
 877
 878
 879 /**
 880  * sba_alloc - allocate/map shared mem for DMA
 881  * @hwdev: instance of PCI owned by the driver that's asking.
 882  * @size:  number of bytes mapped in driver buffer.
 883  * @dma_handle:  IOVA of new buffer.
 884  *
 885  * See Documentation/DMA-API-HOWTO.txt
 886  */
 887 static void *sba_alloc(struct device *hwdev, size_t size, dma_addr_t *dma_handle,
 888                 gfp_t gfp, unsigned long attrs)
 889 {
 890         void *ret;
 891
 892         if (!hwdev) {
 893                 /* only support PCI */
 894                 *dma_handle = 0;
 895                 return NULL;
 896         }
 897
 898         ret = (void *) __get_free_pages(gfp, get_order(size));
 899
 900         if (ret) {
 901                 memset(ret, 0, size);
 902                 *dma_handle = sba_map_single(hwdev, ret, size, 0);
 903         }
 904
 905         return ret;
 906 }
 907
 908
 909 /**
 910  * sba_free - free/unmap shared mem for DMA
 911  * @hwdev: instance of PCI owned by the driver that's asking.
 912  * @size:  number of bytes mapped in driver buffer.
 913  * @vaddr:  virtual address IOVA of "consistent" buffer.
 914  * @dma_handler:  IO virtual address of "consistent" buffer.
 915  *
 916  * See Documentation/DMA-API-HOWTO.txt
 917  */
 918 static void
 919 sba_free(struct device *hwdev, size_t size, void *vaddr,
 920                     dma_addr_t dma_handle, unsigned long attrs)
 921 {
 922         sba_unmap_page(hwdev, dma_handle, size, 0, 0);
 923         free_pages((unsigned long) vaddr, get_order(size));
 924 }
 925
 926
 927 /*
 928 ** Since 0 is a valid pdir_base index value, can't use that
 929 ** to determine if a value is valid or not. Use a flag to indicate
 930 ** the SG list entry contains a valid pdir index.
 931 */
 932 #define PIDE_FLAG 0x80000000UL
 933
 934 #ifdef SBA_COLLECT_STATS
 935 #define IOMMU_MAP_STATS
 936 #endif
 937 #include "iommu-helpers.h"
 938
 939 #ifdef DEBUG_LARGE_SG_ENTRIES
 940 int dump_run_sg = 0;
 941 #endif
 942
 943
 944 /**
 945  * sba_map_sg - map Scatter/Gather list
 946  * @dev: instance of PCI owned by the driver that's asking.
 947  * @sglist:  array of buffer/length pairs
 948  * @nents:  number of entries in list
 949  * @direction:  R/W or both.
 950  *
 951  * See Documentation/DMA-API-HOWTO.txt
 952  */
 953 static int
 954 sba_map_sg(struct device *dev, struct scatterlist *sglist, int nents,
 955            enum dma_data_direction direction, unsigned long attrs)
 956 {
 957         struct ioc *ioc;
 958         int coalesced, filled = 0;
 959         unsigned long flags;
 960
 961         DBG_RUN_SG("%s() START %d entries\n", __func__, nents);
 962
 963         ioc = GET_IOC(dev);
 964         if (!ioc)
 965                 return 0;
 966
 967         /* Fast path single entry scatterlists. */
 968         if (nents == 1) {
 969                 sg_dma_address(sglist) = sba_map_single(dev, sg_virt(sglist),
 970                                                 sglist->length, direction);
 971                 sg_dma_len(sglist)     = sglist->length;
 972                 return 1;
 973         }
 974
 975         spin_lock_irqsave(&ioc->res_lock, flags);
 976
 977 #ifdef ASSERT_PDIR_SANITY
 978         if (sba_check_pdir(ioc,"Check before sba_map_sg()"))
 979         {
 980                 sba_dump_sg(ioc, sglist, nents);
 981                 panic("Check before sba_map_sg()");
 982         }
 983 #endif
 984
 985 #ifdef SBA_COLLECT_STATS
 986         ioc->msg_calls++;
 987 #endif
 988
 989         /*
 990         ** First coalesce the chunks and allocate I/O pdir space
 991         **
 992         ** If this is one DMA stream, we can properly map using the
 993         ** correct virtual address associated with each DMA page.
 994         ** w/o this association, we wouldn't have coherent DMA!
 995         ** Access to the virtual address is what forces a two pass algorithm.
 996         */
 997         coalesced = iommu_coalesce_chunks(ioc, dev, sglist, nents, sba_alloc_range);
 998
 999         /*
1000         ** Program the I/O Pdir
1001         **
1002         ** map the virtual addresses to the I/O Pdir
1003         ** o dma_address will contain the pdir index
1004         ** o dma_len will contain the number of bytes to map
1005         ** o address contains the virtual address.
1006         */
1007         filled = iommu_fill_pdir(ioc, sglist, nents, 0, sba_io_pdir_entry);
1008
1009         /* force FDC ops in io_pdir_entry() to be visible to IOMMU */
1010         if (ioc_needs_fdc)
1011                 asm volatile("sync" : : );
1012
1013 #ifdef ASSERT_PDIR_SANITY
1014         if (sba_check_pdir(ioc,"Check after sba_map_sg()"))
1015         {
1016                 sba_dump_sg(ioc, sglist, nents);
1017                 panic("Check after sba_map_sg()\n");
1018         }
1019 #endif
1020
1021         spin_unlock_irqrestore(&ioc->res_lock, flags);
1022
1023         DBG_RUN_SG("%s() DONE %d mappings\n", __func__, filled);
1024
1025         return filled;
1026 }
1027
1028
1029 /**
1030  * sba_unmap_sg - unmap Scatter/Gather list
1031  * @dev: instance of PCI owned by the driver that's asking.
1032  * @sglist:  array of buffer/length pairs
1033  * @nents:  number of entries in list
1034  * @direction:  R/W or both.
1035  *
1036  * See Documentation/DMA-API-HOWTO.txt
1037  */
1038 static void
1039 sba_unmap_sg(struct device *dev, struct scatterlist *sglist, int nents,
1040              enum dma_data_direction direction, unsigned long attrs)
1041 {
1042         struct ioc *ioc;
1043 #ifdef ASSERT_PDIR_SANITY
1044         unsigned long flags;
1045 #endif
1046
1047         DBG_RUN_SG("%s() START %d entries,  %p,%x\n",
1048                 __func__, nents, sg_virt(sglist), sglist->length);
1049
1050         ioc = GET_IOC(dev);
1051         if (!ioc) {
1052                 WARN_ON(!ioc);
1053                 return;
1054         }
1055
1056 #ifdef SBA_COLLECT_STATS
1057         ioc->usg_calls++;
1058 #endif
1059
1060 #ifdef ASSERT_PDIR_SANITY
1061         spin_lock_irqsave(&ioc->res_lock, flags);
1062         sba_check_pdir(ioc,"Check before sba_unmap_sg()");
1063         spin_unlock_irqrestore(&ioc->res_lock, flags);
1064 #endif
1065
1066         while (sg_dma_len(sglist) && nents--) {
1067
1068                 sba_unmap_page(dev, sg_dma_address(sglist), sg_dma_len(sglist),
1069                                 direction, 0);
1070 #ifdef SBA_COLLECT_STATS
1071                 ioc->usg_pages += ((sg_dma_address(sglist) & ~IOVP_MASK) + sg_dma_len(sglist) + IOVP_SIZE - 1) >> PAGE_SHIFT;
1072                 ioc->usingle_calls--;   /* kluge since call is unmap_sg() */
1073 #endif
1074                 ++sglist;
1075         }
1076
1077         DBG_RUN_SG("%s() DONE (nents %d)\n", __func__,  nents);
1078
1079 #ifdef ASSERT_PDIR_SANITY
1080         spin_lock_irqsave(&ioc->res_lock, flags);
1081         sba_check_pdir(ioc,"Check after sba_unmap_sg()");
1082         spin_unlock_irqrestore(&ioc->res_lock, flags);
1083 #endif
1084
1085 }
1086
1087 static int sba_mapping_error(struct device *dev, dma_addr_t dma_addr)
1088 {
1089         return dma_addr == SBA_MAPPING_ERROR;
1090 }
1091
1092 static const struct dma_map_ops sba_ops = {
1093         .dma_supported =        sba_dma_supported,
1094         .alloc =                sba_alloc,
1095         .free =                 sba_free,
1096         .map_page =             sba_map_page,
1097         .unmap_page =           sba_unmap_page,
1098         .map_sg =               sba_map_sg,
1099         .unmap_sg =             sba_unmap_sg,
1100         .mapping_error =        sba_mapping_error,
1101 };
1102
1103
1104 /**************************************************************************
1105 **
1106 **   SBA PAT PDC support
1107 **
1108 **   o call pdc_pat_cell_module()
1109 **   o store ranges in PCI "resource" structures
1110 **
1111 **************************************************************************/
1112
1113 static void
1114 sba_get_pat_resources(struct sba_device *sba_dev)
1115 {
1116 #if 0
1117 /*
1118 ** TODO/REVISIT/FIXME: support for directed ranges requires calls to
1119 **      PAT PDC to program the SBA/LBA directed range registers...this
1120 **      burden may fall on the LBA code since it directly supports the
1121 **      PCI subsystem. It's not clear yet. - ggg
1122 */
1123 PAT_MOD(mod)->mod_info.mod_pages   = PAT_GET_MOD_PAGES(temp);
1124         FIXME : ???
1125 PAT_MOD(mod)->mod_info.dvi         = PAT_GET_DVI(temp);
1126         Tells where the dvi bits are located in the address.
1127 PAT_MOD(mod)->mod_info.ioc         = PAT_GET_IOC(temp);
1128         FIXME : ???
1129 #endif
1130 }
1131
1132
1133 /**************************************************************
1134 *
1135 *   Initialization and claim
1136 *
1137 ***************************************************************/
1138 #define PIRANHA_ADDR_MASK       0x00160000UL /* bit 17,18,20 */
1139 #define PIRANHA_ADDR_VAL        0x00060000UL /* bit 17,18 on */
1140 static void *
1141 sba_alloc_pdir(unsigned int pdir_size)
1142 {
1143         unsigned long pdir_base;
1144         unsigned long pdir_order = get_order(pdir_size);
1145
1146         pdir_base = __get_free_pages(GFP_KERNEL, pdir_order);
1147         if (NULL == (void *) pdir_base) {
1148                 panic("%s() could not allocate I/O Page Table\n",
1149                         __func__);
1150         }
1151
1152         /* If this is not PA8700 (PCX-W2)
1153         **      OR newer than ver 2.2
1154         **      OR in a system that doesn't need VINDEX bits from SBA,
1155         **
1156         ** then we aren't exposed to the HW bug.
1157         */
1158         if ( ((boot_cpu_data.pdc.cpuid >> 5) & 0x7f) != 0x13
1159                         || (boot_cpu_data.pdc.versions > 0x202)
1160                         || (boot_cpu_data.pdc.capabilities & 0x08L) )
1161                 return (void *) pdir_base;
1162
1163         /*
1164          * PA8700 (PCX-W2, aka piranha) silent data corruption fix
1165          *
1166          * An interaction between PA8700 CPU (Ver 2.2 or older) and
1167          * Ike/Astro can cause silent data corruption. This is only
1168          * a problem if the I/O PDIR is located in memory such that
1169          * (little-endian)  bits 17 and 18 are on and bit 20 is off.
1170          *
1171          * Since the max IO Pdir size is 2MB, by cleverly allocating the
1172          * right physical address, we can either avoid (IOPDIR <= 1MB)
1173          * or minimize (2MB IO Pdir) the problem if we restrict the
1174          * IO Pdir to a maximum size of 2MB-128K (1902K).
1175          *
1176          * Because we always allocate 2^N sized IO pdirs, either of the
1177          * "bad" regions will be the last 128K if at all. That's easy
1178          * to test for.
1179          *
1180          */
1181         if (pdir_order <= (19-12)) {
1182                 if (((virt_to_phys(pdir_base)+pdir_size-1) & PIRANHA_ADDR_MASK) == PIRANHA_ADDR_VAL) {
1183                         /* allocate a new one on 512k alignment */
1184                         unsigned long new_pdir = __get_free_pages(GFP_KERNEL, (19-12));
1185                         /* release original */
1186                         free_pages(pdir_base, pdir_order);
1187
1188                         pdir_base = new_pdir;
1189
1190                         /* release excess */
1191                         while (pdir_order < (19-12)) {
1192                                 new_pdir += pdir_size;
1193                                 free_pages(new_pdir, pdir_order);
1194                                 pdir_order +=1;
1195                                 pdir_size <<=1;
1196                         }
1197                 }
1198         } else {
1199                 /*
1200                 ** 1MB or 2MB Pdir
1201                 ** Needs to be aligned on an "odd" 1MB boundary.
1202                 */
1203                 unsigned long new_pdir = __get_free_pages(GFP_KERNEL, pdir_order+1); /* 2 or 4MB */
1204
1205                 /* release original */
1206                 free_pages( pdir_base, pdir_order);
1207
1208                 /* release first 1MB */
1209                 free_pages(new_pdir, 20-12);
1210
1211                 pdir_base = new_pdir + 1024*1024;
1212
1213                 if (pdir_order > (20-12)) {
1214                         /*
1215                         ** 2MB Pdir.
1216                         **
1217                         ** Flag tells init_bitmap() to mark bad 128k as used
1218                         ** and to reduce the size by 128k.
1219                         */
1220                         piranha_bad_128k = 1;
1221
1222                         new_pdir += 3*1024*1024;
1223                         /* release last 1MB */
1224                         free_pages(new_pdir, 20-12);
1225
1226                         /* release unusable 128KB */
1227                         free_pages(new_pdir - 128*1024 , 17-12);
1228
1229                         pdir_size -= 128*1024;
1230                 }
1231         }
1232
1233         memset((void *) pdir_base, 0, pdir_size);
1234         return (void *) pdir_base;
1235 }
1236
1237 struct ibase_data_struct {
1238         struct ioc *ioc;
1239         int ioc_num;
1240 };
1241
1242 static int setup_ibase_imask_callback(struct device *dev, void *data)
1243 {
1244         /* lba_set_iregs() is in drivers/parisc/lba_pci.c */
1245         extern void lba_set_iregs(struct parisc_device *, u32, u32);
1246         struct parisc_device *lba = to_parisc_device(dev);
1247         struct ibase_data_struct *ibd = data;
1248         int rope_num = (lba->hpa.start >> 13) & 0xf;
1249         if (rope_num >> 3 == ibd->ioc_num)
1250                 lba_set_iregs(lba, ibd->ioc->ibase, ibd->ioc->imask);
1251         return 0;
1252 }
1253
1254 /* setup Mercury or Elroy IBASE/IMASK registers. */
1255 static void
1256 setup_ibase_imask(struct parisc_device *sba, struct ioc *ioc, int ioc_num)
1257 {
1258         struct ibase_data_struct ibase_data = {
1259                 .ioc            = ioc,
1260                 .ioc_num        = ioc_num,
1261         };
1262
1263         device_for_each_child(&sba->dev, &ibase_data,
1264                               setup_ibase_imask_callback);
1265 }
1266
1267 #ifdef SBA_AGP_SUPPORT
1268 static int
1269 sba_ioc_find_quicksilver(struct device *dev, void *data)
1270 {
1271         int *agp_found = data;
1272         struct parisc_device *lba = to_parisc_device(dev);
1273
1274         if (IS_QUICKSILVER(lba))
1275                 *agp_found = 1;
1276         return 0;
1277 }
1278 #endif
1279
1280 static void
1281 sba_ioc_init_pluto(struct parisc_device *sba, struct ioc *ioc, int ioc_num)
1282 {
1283         u32 iova_space_mask;
1284         u32 iova_space_size;
1285         int iov_order, tcnfg;
1286 #ifdef SBA_AGP_SUPPORT
1287         int agp_found = 0;
1288 #endif
1289         /*
1290         ** Firmware programs the base and size of a "safe IOVA space"
1291         ** (one that doesn't overlap memory or LMMIO space) in the
1292         ** IBASE and IMASK registers.
1293         */
1294         ioc->ibase = READ_REG(ioc->ioc_hpa + IOC_IBASE) & ~0x1fffffULL;
1295         iova_space_size = ~(READ_REG(ioc->ioc_hpa + IOC_IMASK) & 0xFFFFFFFFUL) + 1;
1296
1297         if ((ioc->ibase < 0xfed00000UL) && ((ioc->ibase + iova_space_size) > 0xfee00000UL)) {
1298                 printk("WARNING: IOV space overlaps local config and interrupt message, truncating\n");
1299                 iova_space_size /= 2;
1300         }
1301
1302         /*
1303         ** iov_order is always based on a 1GB IOVA space since we want to
1304         ** turn on the other half for AGP GART.
1305         */
1306         iov_order = get_order(iova_space_size >> (IOVP_SHIFT - PAGE_SHIFT));
1307         ioc->pdir_size = (iova_space_size / IOVP_SIZE) * sizeof(u64);
1308
1309         DBG_INIT("%s() hpa 0x%p IOV %dMB (%d bits)\n",
1310                 __func__, ioc->ioc_hpa, iova_space_size >> 20,
1311                 iov_order + PAGE_SHIFT);
1312
1313         ioc->pdir_base = (void *) __get_free_pages(GFP_KERNEL,
1314                                                    get_order(ioc->pdir_size));
1315         if (!ioc->pdir_base)
1316                 panic("Couldn't allocate I/O Page Table\n");
1317
1318         memset(ioc->pdir_base, 0, ioc->pdir_size);
1319
1320         DBG_INIT("%s() pdir %p size %x\n",
1321                         __func__, ioc->pdir_base, ioc->pdir_size);
1322
1323 #ifdef SBA_HINT_SUPPORT
1324         ioc->hint_shift_pdir = iov_order + PAGE_SHIFT;
1325         ioc->hint_mask_pdir = ~(0x3 << (iov_order + PAGE_SHIFT));
1326
1327         DBG_INIT("      hint_shift_pdir %x hint_mask_pdir %lx\n",
1328                 ioc->hint_shift_pdir, ioc->hint_mask_pdir);
1329 #endif
1330
1331         WARN_ON((((unsigned long) ioc->pdir_base) & PAGE_MASK) != (unsigned long) ioc->pdir_base);
1332         WRITE_REG(virt_to_phys(ioc->pdir_base), ioc->ioc_hpa + IOC_PDIR_BASE);
1333
1334         /* build IMASK for IOC and Elroy */
1335         iova_space_mask =  0xffffffff;
1336         iova_space_mask <<= (iov_order + PAGE_SHIFT);
1337         ioc->imask = iova_space_mask;
1338 #ifdef ZX1_SUPPORT
1339         ioc->iovp_mask = ~(iova_space_mask + PAGE_SIZE - 1);
1340 #endif
1341         sba_dump_tlb(ioc->ioc_hpa);
1342
1343         setup_ibase_imask(sba, ioc, ioc_num);
1344
1345         WRITE_REG(ioc->imask, ioc->ioc_hpa + IOC_IMASK);
1346
1347 #ifdef CONFIG_64BIT
1348         /*
1349         ** Setting the upper bits makes checking for bypass addresses
1350         ** a little faster later on.
1351         */
1352         ioc->imask |= 0xFFFFFFFF00000000UL;
1353 #endif
1354
1355         /* Set I/O PDIR Page size to system page size */
1356         switch (PAGE_SHIFT) {
1357                 case 12: tcnfg = 0; break;      /*  4K */
1358                 case 13: tcnfg = 1; break;      /*  8K */
1359                 case 14: tcnfg = 2; break;      /* 16K */
1360                 case 16: tcnfg = 3; break;      /* 64K */
1361                 default:
1362                         panic(__FILE__ "Unsupported system page size %d",
1363                                 1 << PAGE_SHIFT);
1364                         break;
1365         }
1366         WRITE_REG(tcnfg, ioc->ioc_hpa + IOC_TCNFG);
1367
1368         /*
1369         ** Program the IOC's ibase and enable IOVA translation
1370         ** Bit zero == enable bit.
1371         */
1372         WRITE_REG(ioc->ibase | 1, ioc->ioc_hpa + IOC_IBASE);
1373
1374         /*
1375         ** Clear I/O TLB of any possible entries.
1376         ** (Yes. This is a bit paranoid...but so what)
1377         */
1378         WRITE_REG(ioc->ibase | 31, ioc->ioc_hpa + IOC_PCOM);
1379
1380 #ifdef SBA_AGP_SUPPORT
1381
1382         /*
1383         ** If an AGP device is present, only use half of the IOV space
1384         ** for PCI DMA.  Unfortunately we can't know ahead of time
1385         ** whether GART support will actually be used, for now we
1386         ** can just key on any AGP device found in the system.
1387         ** We program the next pdir index after we stop w/ a key for
1388         ** the GART code to handshake on.
1389         */
1390         device_for_each_child(&sba->dev, &agp_found, sba_ioc_find_quicksilver);
1391
1392         if (agp_found && sba_reserve_agpgart) {
1393                 printk(KERN_INFO "%s: reserving %dMb of IOVA space for agpgart\n",
1394                        __func__, (iova_space_size/2) >> 20);
1395                 ioc->pdir_size /= 2;
1396                 ioc->pdir_base[PDIR_INDEX(iova_space_size/2)] = SBA_AGPGART_COOKIE;
1397         }
1398 #endif /*SBA_AGP_SUPPORT*/
1399 }
1400
1401 static void
1402 sba_ioc_init(struct parisc_device *sba, struct ioc *ioc, int ioc_num)
1403 {
1404         u32 iova_space_size, iova_space_mask;
1405         unsigned int pdir_size, iov_order, tcnfg;
1406
1407         /*
1408         ** Determine IOVA Space size from memory size.
1409         **
1410         ** Ideally, PCI drivers would register the maximum number
1411         ** of DMA they can have outstanding for each device they
1412         ** own.  Next best thing would be to guess how much DMA
1413         ** can be outstanding based on PCI Class/sub-class. Both
1414         ** methods still require some "extra" to support PCI
1415         ** Hot-Plug/Removal of PCI cards. (aka PCI OLARD).
1416         **
1417         ** While we have 32-bits "IOVA" space, top two 2 bits are used
1418         ** for DMA hints - ergo only 30 bits max.
1419         */
1420
1421         iova_space_size = (u32) (totalram_pages/global_ioc_cnt);
1422
1423         /* limit IOVA space size to 1MB-1GB */
1424         if (iova_space_size < (1 << (20 - PAGE_SHIFT))) {
1425                 iova_space_size = 1 << (20 - PAGE_SHIFT);
1426         }
1427         else if (iova_space_size > (1 << (30 - PAGE_SHIFT))) {
1428                 iova_space_size = 1 << (30 - PAGE_SHIFT);
1429         }
1430
1431         /*
1432         ** iova space must be log2() in size.
1433         ** thus, pdir/res_map will also be log2().
1434         ** PIRANHA BUG: Exception is when IO Pdir is 2MB (gets reduced)
1435         */
1436         iov_order = get_order(iova_space_size << PAGE_SHIFT);
1437
1438         /* iova_space_size is now bytes, not pages */
1439         iova_space_size = 1 << (iov_order + PAGE_SHIFT);
1440
1441         ioc->pdir_size = pdir_size = (iova_space_size/IOVP_SIZE) * sizeof(u64);
1442
1443         DBG_INIT("%s() hpa 0x%lx mem %ldMB IOV %dMB (%d bits)\n",
1444                         __func__,
1445                         ioc->ioc_hpa,
1446                         (unsigned long) totalram_pages >> (20 - PAGE_SHIFT),
1447                         iova_space_size>>20,
1448                         iov_order + PAGE_SHIFT);
1449
1450         ioc->pdir_base = sba_alloc_pdir(pdir_size);
1451
1452         DBG_INIT("%s() pdir %p size %x\n",
1453                         __func__, ioc->pdir_base, pdir_size);
1454
1455 #ifdef SBA_HINT_SUPPORT
1456         /* FIXME : DMA HINTs not used */
1457         ioc->hint_shift_pdir = iov_order + PAGE_SHIFT;
1458         ioc->hint_mask_pdir = ~(0x3 << (iov_order + PAGE_SHIFT));
1459
1460         DBG_INIT("      hint_shift_pdir %x hint_mask_pdir %lx\n",
1461                         ioc->hint_shift_pdir, ioc->hint_mask_pdir);
1462 #endif
1463
1464         WRITE_REG64(virt_to_phys(ioc->pdir_base), ioc->ioc_hpa + IOC_PDIR_BASE);
1465
1466         /* build IMASK for IOC and Elroy */
1467         iova_space_mask =  0xffffffff;
1468         iova_space_mask <<= (iov_order + PAGE_SHIFT);
1469
1470         /*
1471         ** On C3000 w/512MB mem, HP-UX 10.20 reports:
1472         **     ibase=0, imask=0xFE000000, size=0x2000000.
1473         */
1474         ioc->ibase = 0;
1475         ioc->imask = iova_space_mask;   /* save it */
1476 #ifdef ZX1_SUPPORT
1477         ioc->iovp_mask = ~(iova_space_mask + PAGE_SIZE - 1);
1478 #endif
1479
1480         DBG_INIT("%s() IOV base 0x%lx mask 0x%0lx\n",
1481                 __func__, ioc->ibase, ioc->imask);
1482
1483         /*
1484         ** FIXME: Hint registers are programmed with default hint
1485         ** values during boot, so hints should be sane even if we
1486         ** can't reprogram them the way drivers want.
1487         */
1488
1489         setup_ibase_imask(sba, ioc, ioc_num);
1490
1491         /*
1492         ** Program the IOC's ibase and enable IOVA translation
1493         */
1494         WRITE_REG(ioc->ibase | 1, ioc->ioc_hpa+IOC_IBASE);
1495         WRITE_REG(ioc->imask, ioc->ioc_hpa+IOC_IMASK);
1496
1497         /* Set I/O PDIR Page size to system page size */
1498         switch (PAGE_SHIFT) {
1499                 case 12: tcnfg = 0; break;      /*  4K */
1500                 case 13: tcnfg = 1; break;      /*  8K */
1501                 case 14: tcnfg = 2; break;      /* 16K */
1502                 case 16: tcnfg = 3; break;      /* 64K */
1503                 default:
1504                         panic(__FILE__ "Unsupported system page size %d",
1505                                 1 << PAGE_SHIFT);
1506                         break;
1507         }
1508         /* Set I/O PDIR Page size to PAGE_SIZE (4k/16k/...) */
1509         WRITE_REG(tcnfg, ioc->ioc_hpa+IOC_TCNFG);
1510
1511         /*
1512         ** Clear I/O TLB of any possible entries.
1513         ** (Yes. This is a bit paranoid...but so what)
1514         */
1515         WRITE_REG(0 | 31, ioc->ioc_hpa+IOC_PCOM);
1516
1517         ioc->ibase = 0; /* used by SBA_IOVA and related macros */
1518
1519         DBG_INIT("%s() DONE\n", __func__);
1520 }
1521
1522
1523
1524 /**************************************************************************
1525 **
1526 **   SBA initialization code (HW and SW)
1527 **
1528 **   o identify SBA chip itself
1529 **   o initialize SBA chip modes (HardFail)
1530 **   o initialize SBA chip modes (HardFail)
1531 **   o FIXME: initialize DMA hints for reasonable defaults
1532 **
1533 **************************************************************************/
1534
1535 static void __iomem *ioc_remap(struct sba_device *sba_dev, unsigned int offset)
1536 {
1537         return ioremap_nocache(sba_dev->dev->hpa.start + offset, SBA_FUNC_SIZE);
1538 }
1539
1540 static void sba_hw_init(struct sba_device *sba_dev)
1541 {
1542         int i;
1543         int num_ioc;
1544         u64 ioc_ctl;
1545
1546         if (!is_pdc_pat()) {
1547                 /* Shutdown the USB controller on Astro-based workstations.
1548                 ** Once we reprogram the IOMMU, the next DMA performed by
1549                 ** USB will HPMC the box. USB is only enabled if a
1550                 ** keyboard is present and found.
1551                 **
1552                 ** With serial console, j6k v5.0 firmware says:
1553                 **   mem_kbd hpa 0xfee003f8 sba 0x0 pad 0x0 cl_class 0x7
1554                 **
1555                 ** FIXME: Using GFX+USB console at power up but direct
1556                 **      linux to serial console is still broken.
1557                 **      USB could generate DMA so we must reset USB.
1558                 **      The proper sequence would be:
1559                 **      o block console output
1560                 **      o reset USB device
1561                 **      o reprogram serial port
1562                 **      o unblock console output
1563                 */
1564                 if (PAGE0->mem_kbd.cl_class == CL_KEYBD) {
1565                         pdc_io_reset_devices();
1566                 }
1567
1568         }
1569
1570
1571 #if 0
1572 printk("sba_hw_init(): mem_boot 0x%x 0x%x 0x%x 0x%x\n", PAGE0->mem_boot.hpa,
1573         PAGE0->mem_boot.spa, PAGE0->mem_boot.pad, PAGE0->mem_boot.cl_class);
1574
1575         /*
1576         ** Need to deal with DMA from LAN.
1577         **      Maybe use page zero boot device as a handle to talk
1578         **      to PDC about which device to shutdown.
1579         **
1580         ** Netbooting, j6k v5.0 firmware says:
1581         **      mem_boot hpa 0xf4008000 sba 0x0 pad 0x0 cl_class 0x1002
1582         ** ARGH! invalid class.
1583         */
1584         if ((PAGE0->mem_boot.cl_class != CL_RANDOM)
1585                 && (PAGE0->mem_boot.cl_class != CL_SEQU)) {
1586                         pdc_io_reset();
1587         }
1588 #endif
1589
1590         if (!IS_PLUTO(sba_dev->dev)) {
1591                 ioc_ctl = READ_REG(sba_dev->sba_hpa+IOC_CTRL);
1592                 DBG_INIT("%s() hpa 0x%lx ioc_ctl 0x%Lx ->",
1593                         __func__, sba_dev->sba_hpa, ioc_ctl);
1594                 ioc_ctl &= ~(IOC_CTRL_RM | IOC_CTRL_NC | IOC_CTRL_CE);
1595                 ioc_ctl |= IOC_CTRL_DD | IOC_CTRL_D4 | IOC_CTRL_TC;
1596                         /* j6700 v1.6 firmware sets 0x294f */
1597                         /* A500 firmware sets 0x4d */
1598
1599                 WRITE_REG(ioc_ctl, sba_dev->sba_hpa+IOC_CTRL);
1600
1601 #ifdef DEBUG_SBA_INIT
1602                 ioc_ctl = READ_REG64(sba_dev->sba_hpa+IOC_CTRL);
1603                 DBG_INIT(" 0x%Lx\n", ioc_ctl);
1604 #endif
1605         } /* if !PLUTO */
1606
1607         if (IS_ASTRO(sba_dev->dev)) {
1608                 int err;
1609                 sba_dev->ioc[0].ioc_hpa = ioc_remap(sba_dev, ASTRO_IOC_OFFSET);
1610                 num_ioc = 1;
1611
1612                 sba_dev->chip_resv.name = "Astro Intr Ack";
1613                 sba_dev->chip_resv.start = PCI_F_EXTEND | 0xfef00000UL;
1614                 sba_dev->chip_resv.end   = PCI_F_EXTEND | (0xff000000UL - 1) ;
1615                 err = request_resource(&iomem_resource, &(sba_dev->chip_resv));
1616                 BUG_ON(err < 0);
1617
1618         } else if (IS_PLUTO(sba_dev->dev)) {
1619                 int err;
1620
1621                 sba_dev->ioc[0].ioc_hpa = ioc_remap(sba_dev, PLUTO_IOC_OFFSET);
1622                 num_ioc = 1;
1623
1624                 sba_dev->chip_resv.name = "Pluto Intr/PIOP/VGA";
1625                 sba_dev->chip_resv.start = PCI_F_EXTEND | 0xfee00000UL;
1626                 sba_dev->chip_resv.end   = PCI_F_EXTEND | (0xff200000UL - 1);
1627                 err = request_resource(&iomem_resource, &(sba_dev->chip_resv));
1628                 WARN_ON(err < 0);
1629
1630                 sba_dev->iommu_resv.name = "IOVA Space";
1631                 sba_dev->iommu_resv.start = 0x40000000UL;
1632                 sba_dev->iommu_resv.end   = 0x50000000UL - 1;
1633                 err = request_resource(&iomem_resource, &(sba_dev->iommu_resv));
1634                 WARN_ON(err < 0);
1635         } else {
1636                 /* IKE, REO */
1637                 sba_dev->ioc[0].ioc_hpa = ioc_remap(sba_dev, IKE_IOC_OFFSET(0));
1638                 sba_dev->ioc[1].ioc_hpa = ioc_remap(sba_dev, IKE_IOC_OFFSET(1));
1639                 num_ioc = 2;
1640
1641                 /* TODO - LOOKUP Ike/Stretch chipset mem map */
1642         }
1643         /* XXX: What about Reo Grande? */
1644
1645         sba_dev->num_ioc = num_ioc;
1646         for (i = 0; i < num_ioc; i++) {
1647                 void __iomem *ioc_hpa = sba_dev->ioc[i].ioc_hpa;
1648                 unsigned int j;
1649
1650                 for (j=0; j < sizeof(u64) * ROPES_PER_IOC; j+=sizeof(u64)) {
1651
1652                         /*
1653                          * Clear ROPE(N)_CONFIG AO bit.
1654                          * Disables "NT Ordering" (~= !"Relaxed Ordering")
1655                          * Overrides bit 1 in DMA Hint Sets.
1656                          * Improves netperf UDP_STREAM by ~10% for bcm5701.
1657                          */
1658                         if (IS_PLUTO(sba_dev->dev)) {
1659                                 void __iomem *rope_cfg;
1660                                 unsigned long cfg_val;
1661
1662                                 rope_cfg = ioc_hpa + IOC_ROPE0_CFG + j;
1663                                 cfg_val = READ_REG(rope_cfg);
1664                                 cfg_val &= ~IOC_ROPE_AO;
1665                                 WRITE_REG(cfg_val, rope_cfg);
1666                         }
1667
1668                         /*
1669                         ** Make sure the box crashes on rope errors.
1670                         */
1671                         WRITE_REG(HF_ENABLE, ioc_hpa + ROPE0_CTL + j);
1672                 }
1673
1674                 /* flush out the last writes */
1675                 READ_REG(sba_dev->ioc[i].ioc_hpa + ROPE7_CTL);
1676
1677                 DBG_INIT("      ioc[%d] ROPE_CFG 0x%Lx  ROPE_DBG 0x%Lx\n",
1678                                 i,
1679                                 READ_REG(sba_dev->ioc[i].ioc_hpa + 0x40),
1680                                 READ_REG(sba_dev->ioc[i].ioc_hpa + 0x50)
1681                         );
1682                 DBG_INIT("      STATUS_CONTROL 0x%Lx  FLUSH_CTRL 0x%Lx\n",
1683                                 READ_REG(sba_dev->ioc[i].ioc_hpa + 0x108),
1684                                 READ_REG(sba_dev->ioc[i].ioc_hpa + 0x400)
1685                         );
1686
1687                 if (IS_PLUTO(sba_dev->dev)) {
1688                         sba_ioc_init_pluto(sba_dev->dev, &(sba_dev->ioc[i]), i);
1689                 } else {
1690                         sba_ioc_init(sba_dev->dev, &(sba_dev->ioc[i]), i);
1691                 }
1692         }
1693 }
1694
1695 static void
1696 sba_common_init(struct sba_device *sba_dev)
1697 {
1698         int i;
1699
1700         /* add this one to the head of the list (order doesn't matter)
1701         ** This will be useful for debugging - especially if we get coredumps
1702         */
1703         sba_dev->next = sba_list;
1704         sba_list = sba_dev;
1705
1706         for(i=0; i< sba_dev->num_ioc; i++) {
1707                 int res_size;
1708 #ifdef DEBUG_DMB_TRAP
1709                 extern void iterate_pages(unsigned long , unsigned long ,
1710                                           void (*)(pte_t * , unsigned long),
1711                                           unsigned long );
1712                 void set_data_memory_break(pte_t * , unsigned long);
1713 #endif
1714                 /* resource map size dictated by pdir_size */
1715                 res_size = sba_dev->ioc[i].pdir_size/sizeof(u64); /* entries */
1716
1717                 /* Second part of PIRANHA BUG */
1718                 if (piranha_bad_128k) {
1719                         res_size -= (128*1024)/sizeof(u64);
1720                 }
1721
1722                 res_size >>= 3;  /* convert bit count to byte count */
1723                 DBG_INIT("%s() res_size 0x%x\n",
1724                         __func__, res_size);
1725
1726                 sba_dev->ioc[i].res_size = res_size;
1727                 sba_dev->ioc[i].res_map = (char *) __get_free_pages(GFP_KERNEL, get_order(res_size));
1728
1729 #ifdef DEBUG_DMB_TRAP
1730                 iterate_pages( sba_dev->ioc[i].res_map, res_size,
1731                                 set_data_memory_break, 0);
1732 #endif
1733
1734                 if (NULL == sba_dev->ioc[i].res_map)
1735                 {
1736                         panic("%s:%s() could not allocate resource map\n",
1737                               __FILE__, __func__ );
1738                 }
1739
1740                 memset(sba_dev->ioc[i].res_map, 0, res_size);
1741                 /* next available IOVP - circular search */
1742                 sba_dev->ioc[i].res_hint = (unsigned long *)
1743                                 &(sba_dev->ioc[i].res_map[L1_CACHE_BYTES]);
1744
1745 #ifdef ASSERT_PDIR_SANITY
1746                 /* Mark first bit busy - ie no IOVA 0 */
1747                 sba_dev->ioc[i].res_map[0] = 0x80;
1748                 sba_dev->ioc[i].pdir_base[0] = 0xeeffc0addbba0080ULL;
1749 #endif
1750
1751                 /* Third (and last) part of PIRANHA BUG */
1752                 if (piranha_bad_128k) {
1753                         /* region from +1408K to +1536 is un-usable. */
1754
1755                         int idx_start = (1408*1024/sizeof(u64)) >> 3;
1756                         int idx_end   = (1536*1024/sizeof(u64)) >> 3;
1757                         long *p_start = (long *) &(sba_dev->ioc[i].res_map[idx_start]);
1758                         long *p_end   = (long *) &(sba_dev->ioc[i].res_map[idx_end]);
1759
1760                         /* mark that part of the io pdir busy */
1761                         while (p_start < p_end)
1762                                 *p_start++ = -1;
1763
1764                 }
1765
1766 #ifdef DEBUG_DMB_TRAP
1767                 iterate_pages( sba_dev->ioc[i].res_map, res_size,
1768                                 set_data_memory_break, 0);
1769                 iterate_pages( sba_dev->ioc[i].pdir_base, sba_dev->ioc[i].pdir_size,
1770                                 set_data_memory_break, 0);
1771 #endif
1772
1773                 DBG_INIT("%s() %d res_map %x %p\n",
1774                         __func__, i, res_size, sba_dev->ioc[i].res_map);
1775         }
1776
1777         spin_lock_init(&sba_dev->sba_lock);
1778         ioc_needs_fdc = boot_cpu_data.pdc.capabilities & PDC_MODEL_IOPDIR_FDC;
1779
1780 #ifdef DEBUG_SBA_INIT
1781         /*
1782          * If the PDC_MODEL capabilities has Non-coherent IO-PDIR bit set
1783          * (bit #61, big endian), we have to flush and sync every time
1784          * IO-PDIR is changed in Ike/Astro.
1785          */
1786         if (ioc_needs_fdc) {
1787                 printk(KERN_INFO MODULE_NAME " FDC/SYNC required.\n");
1788         } else {
1789                 printk(KERN_INFO MODULE_NAME " IOC has cache coherent PDIR.\n");
1790         }
1791 #endif
1792 }
1793
1794 #ifdef CONFIG_PROC_FS
1795 static int sba_proc_info(struct seq_file *m, void *p)
1796 {
1797         struct sba_device *sba_dev = sba_list;
1798         struct ioc *ioc = &sba_dev->ioc[0];     /* FIXME: Multi-IOC support! */
1799         int total_pages = (int) (ioc->res_size << 3); /* 8 bits per byte */
1800 #ifdef SBA_COLLECT_STATS
1801         unsigned long avg = 0, min, max;
1802 #endif
1803         int i;
1804
1805         seq_printf(m, "%s rev %d.%d\n",
1806                    sba_dev->name,
1807                    (sba_dev->hw_rev & 0x7) + 1,
1808                    (sba_dev->hw_rev & 0x18) >> 3);
1809         seq_printf(m, "IO PDIR size    : %d bytes (%d entries)\n",
1810                    (int)((ioc->res_size << 3) * sizeof(u64)), /* 8 bits/byte */
1811                    total_pages);
1812
1813         seq_printf(m, "Resource bitmap : %d bytes (%d pages)\n",
1814                    ioc->res_size, ioc->res_size << 3);   /* 8 bits per byte */
1815
1816         seq_printf(m, "LMMIO_BASE/MASK/ROUTE %08x %08x %08x\n",
1817                    READ_REG32(sba_dev->sba_hpa + LMMIO_DIST_BASE),
1818                    READ_REG32(sba_dev->sba_hpa + LMMIO_DIST_MASK),
1819                    READ_REG32(sba_dev->sba_hpa + LMMIO_DIST_ROUTE));
1820
1821         for (i=0; i<4; i++)
1822                 seq_printf(m, "DIR%d_BASE/MASK/ROUTE %08x %08x %08x\n",
1823                            i,
1824                            READ_REG32(sba_dev->sba_hpa + LMMIO_DIRECT0_BASE  + i*0x18),
1825                            READ_REG32(sba_dev->sba_hpa + LMMIO_DIRECT0_MASK  + i*0x18),
1826                            READ_REG32(sba_dev->sba_hpa + LMMIO_DIRECT0_ROUTE + i*0x18));
1827
1828 #ifdef SBA_COLLECT_STATS
1829         seq_printf(m, "IO PDIR entries : %ld free  %ld used (%d%%)\n",
1830                    total_pages - ioc->used_pages, ioc->used_pages,
1831                    (int)(ioc->used_pages * 100 / total_pages));
1832
1833         min = max = ioc->avg_search[0];
1834         for (i = 0; i < SBA_SEARCH_SAMPLE; i++) {
1835                 avg += ioc->avg_search[i];
1836                 if (ioc->avg_search[i] > max) max = ioc->avg_search[i];
1837                 if (ioc->avg_search[i] < min) min = ioc->avg_search[i];
1838         }
1839         avg /= SBA_SEARCH_SAMPLE;
1840         seq_printf(m, "  Bitmap search : %ld/%ld/%ld (min/avg/max CPU Cycles)\n",
1841                    min, avg, max);
1842
1843         seq_printf(m, "pci_map_single(): %12ld calls  %12ld pages (avg %d/1000)\n",
1844                    ioc->msingle_calls, ioc->msingle_pages,
1845                    (int)((ioc->msingle_pages * 1000)/ioc->msingle_calls));
1846
1847         /* KLUGE - unmap_sg calls unmap_single for each mapped page */
1848         min = ioc->usingle_calls;
1849         max = ioc->usingle_pages - ioc->usg_pages;
1850         seq_printf(m, "pci_unmap_single: %12ld calls  %12ld pages (avg %d/1000)\n",
1851                    min, max, (int)((max * 1000)/min));
1852
1853         seq_printf(m, "pci_map_sg()    : %12ld calls  %12ld pages (avg %d/1000)\n",
1854                    ioc->msg_calls, ioc->msg_pages,
1855                    (int)((ioc->msg_pages * 1000)/ioc->msg_calls));
1856
1857         seq_printf(m, "pci_unmap_sg()  : %12ld calls  %12ld pages (avg %d/1000)\n",
1858                    ioc->usg_calls, ioc->usg_pages,
1859                    (int)((ioc->usg_pages * 1000)/ioc->usg_calls));
1860 #endif
1861
1862         return 0;
1863 }
1864
1865 static int
1866 sba_proc_bitmap_info(struct seq_file *m, void *p)
1867 {
1868         struct sba_device *sba_dev = sba_list;
1869         struct ioc *ioc = &sba_dev->ioc[0];     /* FIXME: Multi-IOC support! */
1870
1871         seq_hex_dump(m, "   ", DUMP_PREFIX_NONE, 32, 4, ioc->res_map,
1872                      ioc->res_size, false);
1873         seq_putc(m, '\n');
1874
1875         return 0;
1876 }
1877 #endif /* CONFIG_PROC_FS */
1878
1879 static const struct parisc_device_id sba_tbl[] __initconst = {
1880         { HPHW_IOA, HVERSION_REV_ANY_ID, ASTRO_RUNWAY_PORT, 0xb },
1881         { HPHW_BCPORT, HVERSION_REV_ANY_ID, IKE_MERCED_PORT, 0xc },
1882         { HPHW_BCPORT, HVERSION_REV_ANY_ID, REO_MERCED_PORT, 0xc },
1883         { HPHW_BCPORT, HVERSION_REV_ANY_ID, REOG_MERCED_PORT, 0xc },
1884         { HPHW_IOA, HVERSION_REV_ANY_ID, PLUTO_MCKINLEY_PORT, 0xc },
1885         { 0, }
1886 };
1887
1888 static int sba_driver_callback(struct parisc_device *);
1889
1890 static struct parisc_driver sba_driver __refdata = {
1891         .name =         MODULE_NAME,
1892         .id_table =     sba_tbl,
1893         .probe =        sba_driver_callback,
1894 };
1895
1896 /*
1897 ** Determine if sba should claim this chip (return 0) or not (return 1).
1898 ** If so, initialize the chip and tell other partners in crime they
1899 ** have work to do.
1900 */
1901 static int __init sba_driver_callback(struct parisc_device *dev)
1902 {
1903         struct sba_device *sba_dev;
1904         u32 func_class;
1905         int i;
1906         char *version;
1907         void __iomem *sba_addr = ioremap_nocache(dev->hpa.start, SBA_FUNC_SIZE);
1908 #ifdef CONFIG_PROC_FS
1909         struct proc_dir_entry *root;
1910 #endif
1911
1912         sba_dump_ranges(sba_addr);
1913
1914         /* Read HW Rev First */
1915         func_class = READ_REG(sba_addr + SBA_FCLASS);
1916
1917         if (IS_ASTRO(dev)) {
1918                 unsigned long fclass;
1919                 static char astro_rev[]="Astro ?.?";
1920
1921                 /* Astro is broken...Read HW Rev First */
1922                 fclass = READ_REG(sba_addr);
1923
1924                 astro_rev[6] = '1' + (char) (fclass & 0x7);
1925                 astro_rev[8] = '0' + (char) ((fclass & 0x18) >> 3);
1926                 version = astro_rev;
1927
1928         } else if (IS_IKE(dev)) {
1929                 static char ike_rev[] = "Ike rev ?";
1930                 ike_rev[8] = '0' + (char) (func_class & 0xff);
1931                 version = ike_rev;
1932         } else if (IS_PLUTO(dev)) {
1933                 static char pluto_rev[]="Pluto ?.?";
1934                 pluto_rev[6] = '0' + (char) ((func_class & 0xf0) >> 4);
1935                 pluto_rev[8] = '0' + (char) (func_class & 0x0f);
1936                 version = pluto_rev;
1937         } else {
1938                 static char reo_rev[] = "REO rev ?";
1939                 reo_rev[8] = '0' + (char) (func_class & 0xff);
1940                 version = reo_rev;
1941         }
1942
1943         if (!global_ioc_cnt) {
1944                 global_ioc_cnt = count_parisc_driver(&sba_driver);
1945
1946                 /* Astro and Pluto have one IOC per SBA */
1947                 if ((!IS_ASTRO(dev)) || (!IS_PLUTO(dev)))
1948                         global_ioc_cnt *= 2;
1949         }
1950
1951         printk(KERN_INFO "%s found %s at 0x%llx\n",
1952                 MODULE_NAME, version, (unsigned long long)dev->hpa.start);
1953
1954         sba_dev = kzalloc(sizeof(struct sba_device), GFP_KERNEL);
1955         if (!sba_dev) {
1956                 printk(KERN_ERR MODULE_NAME " - couldn't alloc sba_device\n");
1957                 return -ENOMEM;
1958         }
1959
1960         parisc_set_drvdata(dev, sba_dev);
1961
1962         for(i=0; i<MAX_IOC; i++)
1963                 spin_lock_init(&(sba_dev->ioc[i].res_lock));
1964
1965         sba_dev->dev = dev;
1966         sba_dev->hw_rev = func_class;
1967         sba_dev->name = dev->name;
1968         sba_dev->sba_hpa = sba_addr;
1969
1970         sba_get_pat_resources(sba_dev);
1971         sba_hw_init(sba_dev);
1972         sba_common_init(sba_dev);
1973
1974         hppa_dma_ops = &sba_ops;
1975
1976 #ifdef CONFIG_PROC_FS
1977         switch (dev->id.hversion) {
1978         case PLUTO_MCKINLEY_PORT:
1979                 root = proc_mckinley_root;
1980                 break;
1981         case ASTRO_RUNWAY_PORT:
1982         case IKE_MERCED_PORT:
1983         default:
1984                 root = proc_runway_root;
1985                 break;
1986         }
1987
1988         proc_create_single("sba_iommu", 0, root, sba_proc_info);
1989         proc_create_single("sba_iommu-bitmap", 0, root, sba_proc_bitmap_info);
1990 #endif
1991         return 0;
1992 }
1993
1994 /*
1995 ** One time initialization to let the world know the SBA was found.
1996 ** This is the only routine which is NOT static.
1997 ** Must be called exactly once before pci_init().
1998 */
1999 void __init sba_init(void)
2000 {
2001         register_parisc_driver(&sba_driver);
2002 }
2003
2004
2005 /**
2006  * sba_get_iommu - Assign the iommu pointer for the pci bus controller.
2007  * @dev: The parisc device.
2008  *
2009  * Returns the appropriate IOMMU data for the given parisc PCI controller.
2010  * This is cached and used later for PCI DMA Mapping.
2011  */
2012 void * sba_get_iommu(struct parisc_device *pci_hba)
2013 {
2014         struct parisc_device *sba_dev = parisc_parent(pci_hba);
2015         struct sba_device *sba = dev_get_drvdata(&sba_dev->dev);
2016         char t = sba_dev->id.hw_type;
2017         int iocnum = (pci_hba->hw_path >> 3);   /* rope # */
2018
2019         WARN_ON((t != HPHW_IOA) && (t != HPHW_BCPORT));
2020
2021         return &(sba->ioc[iocnum]);
2022 }
2023
2024
2025 /**
2026  * sba_directed_lmmio - return first directed LMMIO range routed to rope
2027  * @pa_dev: The parisc device.
2028  * @r: resource PCI host controller wants start/end fields assigned.
2029  *
2030  * For the given parisc PCI controller, determine if any direct ranges
2031  * are routed down the corresponding rope.
2032  */
2033 void sba_directed_lmmio(struct parisc_device *pci_hba, struct resource *r)
2034 {
2035         struct parisc_device *sba_dev = parisc_parent(pci_hba);
2036         struct sba_device *sba = dev_get_drvdata(&sba_dev->dev);
2037         char t = sba_dev->id.hw_type;
2038         int i;
2039         int rope = (pci_hba->hw_path & (ROPES_PER_IOC-1));  /* rope # */
2040
2041         BUG_ON((t!=HPHW_IOA) && (t!=HPHW_BCPORT));
2042
2043         r->start = r->end = 0;
2044
2045         /* Astro has 4 directed ranges. Not sure about Ike/Pluto/et al */
2046         for (i=0; i<4; i++) {
2047                 int base, size;
2048                 void __iomem *reg = sba->sba_hpa + i*0x18;
2049
2050                 base = READ_REG32(reg + LMMIO_DIRECT0_BASE);
2051                 if ((base & 1) == 0)
2052                         continue;       /* not enabled */
2053
2054                 size = READ_REG32(reg + LMMIO_DIRECT0_ROUTE);
2055
2056                 if ((size & (ROPES_PER_IOC-1)) != rope)
2057                         continue;       /* directed down different rope */
2058
2059                 r->start = (base & ~1UL) | PCI_F_EXTEND;
2060                 size = ~ READ_REG32(reg + LMMIO_DIRECT0_MASK);
2061                 r->end = r->start + size;
2062                 r->flags = IORESOURCE_MEM;
2063         }
2064 }
2065
2066
2067 /**
2068  * sba_distributed_lmmio - return portion of distributed LMMIO range
2069  * @pa_dev: The parisc device.
2070  * @r: resource PCI host controller wants start/end fields assigned.
2071  *
2072  * For the given parisc PCI controller, return portion of distributed LMMIO
2073  * range. The distributed LMMIO is always present and it's just a question
2074  * of the base address and size of the range.
2075  */
2076 void sba_distributed_lmmio(struct parisc_device *pci_hba, struct resource *r )
2077 {
2078         struct parisc_device *sba_dev = parisc_parent(pci_hba);
2079         struct sba_device *sba = dev_get_drvdata(&sba_dev->dev);
2080         char t = sba_dev->id.hw_type;
2081         int base, size;
2082         int rope = (pci_hba->hw_path & (ROPES_PER_IOC-1));  /* rope # */
2083
2084         BUG_ON((t!=HPHW_IOA) && (t!=HPHW_BCPORT));
2085
2086         r->start = r->end = 0;
2087
2088         base = READ_REG32(sba->sba_hpa + LMMIO_DIST_BASE);
2089         if ((base & 1) == 0) {
2090                 BUG();  /* Gah! Distr Range wasn't enabled! */
2091                 return;
2092         }
2093
2094         r->start = (base & ~1UL) | PCI_F_EXTEND;
2095
2096         size = (~READ_REG32(sba->sba_hpa + LMMIO_DIST_MASK)) / ROPES_PER_IOC;
2097         r->start += rope * (size + 1);  /* adjust base for this rope */
2098         r->end = r->start + size;
2099         r->flags = IORESOURCE_MEM;
2100 }