drivers/net/wireless/mediatek/mt76/mt76x02_mac.c

   1 // SPDX-License-Identifier: ISC
   2 /*
   3  * Copyright (C) 2016 Felix Fietkau <nbd@nbd.name>
   4  * Copyright (C) 2018 Stanislaw Gruszka <stf_xl@wp.pl>
   5  */
   6
   7 #include "mt76x02.h"
   8 #include "mt76x02_trace.h"
   9 #include "trace.h"
  10
  11 void mt76x02_mac_reset_counters(struct mt76x02_dev *dev)
  12 {
  13         int i;
  14
  15         mt76_rr(dev, MT_RX_STAT_0);
  16         mt76_rr(dev, MT_RX_STAT_1);
  17         mt76_rr(dev, MT_RX_STAT_2);
  18         mt76_rr(dev, MT_TX_STA_0);
  19         mt76_rr(dev, MT_TX_STA_1);
  20         mt76_rr(dev, MT_TX_STA_2);
  21
  22         for (i = 0; i < 16; i++)
  23                 mt76_rr(dev, MT_TX_AGG_CNT(i));
  24
  25         for (i = 0; i < 16; i++)
  26                 mt76_rr(dev, MT_TX_STAT_FIFO);
  27
  28         memset(dev->mt76.aggr_stats, 0, sizeof(dev->mt76.aggr_stats));
  29 }
  30 EXPORT_SYMBOL_GPL(mt76x02_mac_reset_counters);
  31
  32 static enum mt76x02_cipher_type
  33 mt76x02_mac_get_key_info(struct ieee80211_key_conf *key, u8 *key_data)
  34 {
  35         memset(key_data, 0, 32);
  36         if (!key)
  37                 return MT76X02_CIPHER_NONE;
  38
  39         if (key->keylen > 32)
  40                 return MT76X02_CIPHER_NONE;
  41
  42         memcpy(key_data, key->key, key->keylen);
  43
  44         switch (key->cipher) {
  45         case WLAN_CIPHER_SUITE_WEP40:
  46                 return MT76X02_CIPHER_WEP40;
  47         case WLAN_CIPHER_SUITE_WEP104:
  48                 return MT76X02_CIPHER_WEP104;
  49         case WLAN_CIPHER_SUITE_TKIP:
  50                 return MT76X02_CIPHER_TKIP;
  51         case WLAN_CIPHER_SUITE_CCMP:
  52                 return MT76X02_CIPHER_AES_CCMP;
  53         default:
  54                 return MT76X02_CIPHER_NONE;
  55         }
  56 }
  57
  58 int mt76x02_mac_shared_key_setup(struct mt76x02_dev *dev, u8 vif_idx,
  59                                  u8 key_idx, struct ieee80211_key_conf *key)
  60 {
  61         enum mt76x02_cipher_type cipher;
  62         u8 key_data[32];
  63         u32 val;
  64
  65         cipher = mt76x02_mac_get_key_info(key, key_data);
  66         if (cipher == MT76X02_CIPHER_NONE && key)
  67                 return -EOPNOTSUPP;
  68
  69         val = mt76_rr(dev, MT_SKEY_MODE(vif_idx));
  70         val &= ~(MT_SKEY_MODE_MASK << MT_SKEY_MODE_SHIFT(vif_idx, key_idx));
  71         val |= cipher << MT_SKEY_MODE_SHIFT(vif_idx, key_idx);
  72         mt76_wr(dev, MT_SKEY_MODE(vif_idx), val);
  73
  74         mt76_wr_copy(dev, MT_SKEY(vif_idx, key_idx), key_data,
  75                      sizeof(key_data));
  76
  77         return 0;
  78 }
  79 EXPORT_SYMBOL_GPL(mt76x02_mac_shared_key_setup);
  80
  81 void mt76x02_mac_wcid_sync_pn(struct mt76x02_dev *dev, u8 idx,
  82                               struct ieee80211_key_conf *key)
  83 {
  84         enum mt76x02_cipher_type cipher;
  85         u8 key_data[32];
  86         u32 iv, eiv;
  87         u64 pn;
  88
  89         cipher = mt76x02_mac_get_key_info(key, key_data);
  90         iv = mt76_rr(dev, MT_WCID_IV(idx));
  91         eiv = mt76_rr(dev, MT_WCID_IV(idx) + 4);
  92
  93         pn = (u64)eiv << 16;
  94         if (cipher == MT76X02_CIPHER_TKIP) {
  95                 pn |= (iv >> 16) & 0xff;
  96                 pn |= (iv & 0xff) << 8;
  97         } else if (cipher >= MT76X02_CIPHER_AES_CCMP) {
  98                 pn |= iv & 0xffff;
  99         } else {
 100                 return;
 101         }
 102
 103         atomic64_set(&key->tx_pn, pn);
 104 }
 105
 106 int mt76x02_mac_wcid_set_key(struct mt76x02_dev *dev, u8 idx,
 107                              struct ieee80211_key_conf *key)
 108 {
 109         enum mt76x02_cipher_type cipher;
 110         u8 key_data[32];
 111         u8 iv_data[8];
 112         u64 pn;
 113
 114         cipher = mt76x02_mac_get_key_info(key, key_data);
 115         if (cipher == MT76X02_CIPHER_NONE && key)
 116                 return -EOPNOTSUPP;
 117
 118         mt76_wr_copy(dev, MT_WCID_KEY(idx), key_data, sizeof(key_data));
 119         mt76_rmw_field(dev, MT_WCID_ATTR(idx), MT_WCID_ATTR_PKEY_MODE, cipher);
 120
 121         memset(iv_data, 0, sizeof(iv_data));
 122         if (key) {
 123                 mt76_rmw_field(dev, MT_WCID_ATTR(idx), MT_WCID_ATTR_PAIRWISE,
 124                                !!(key->flags & IEEE80211_KEY_FLAG_PAIRWISE));
 125
 126                 pn = atomic64_read(&key->tx_pn);
 127
 128                 iv_data[3] = key->keyidx << 6;
 129                 if (cipher >= MT76X02_CIPHER_TKIP) {
 130                         iv_data[3] |= 0x20;
 131                         put_unaligned_le32(pn >> 16, &iv_data[4]);
 132                 }
 133
 134                 if (cipher == MT76X02_CIPHER_TKIP) {
 135                         iv_data[0] = (pn >> 8) & 0xff;
 136                         iv_data[1] = (iv_data[0] | 0x20) & 0x7f;
 137                         iv_data[2] = pn & 0xff;
 138                 } else if (cipher >= MT76X02_CIPHER_AES_CCMP) {
 139                         put_unaligned_le16((pn & 0xffff), &iv_data[0]);
 140                 }
 141         }
 142
 143         mt76_wr_copy(dev, MT_WCID_IV(idx), iv_data, sizeof(iv_data));
 144
 145         return 0;
 146 }
 147
 148 void mt76x02_mac_wcid_setup(struct mt76x02_dev *dev, u8 idx,
 149                             u8 vif_idx, u8 *mac)
 150 {
 151         struct mt76_wcid_addr addr = {};
 152         u32 attr;
 153
 154         attr = FIELD_PREP(MT_WCID_ATTR_BSS_IDX, vif_idx & 7) |
 155                FIELD_PREP(MT_WCID_ATTR_BSS_IDX_EXT, !!(vif_idx & 8));
 156
 157         mt76_wr(dev, MT_WCID_ATTR(idx), attr);
 158
 159         if (idx >= 128)
 160                 return;
 161
 162         if (mac)
 163                 memcpy(addr.macaddr, mac, ETH_ALEN);
 164
 165         mt76_wr_copy(dev, MT_WCID_ADDR(idx), &addr, sizeof(addr));
 166 }
 167 EXPORT_SYMBOL_GPL(mt76x02_mac_wcid_setup);
 168
 169 void mt76x02_mac_wcid_set_drop(struct mt76x02_dev *dev, u8 idx, bool drop)
 170 {
 171         u32 val = mt76_rr(dev, MT_WCID_DROP(idx));
 172         u32 bit = MT_WCID_DROP_MASK(idx);
 173
 174         /* prevent unnecessary writes */
 175         if ((val & bit) != (bit * drop))
 176                 mt76_wr(dev, MT_WCID_DROP(idx), (val & ~bit) | (bit * drop));
 177 }
 178
 179 static u16
 180 mt76x02_mac_tx_rate_val(struct mt76x02_dev *dev,
 181                         const struct ieee80211_tx_rate *rate, u8 *nss_val)
 182 {
 183         u8 phy, rate_idx, nss, bw = 0;
 184         u16 rateval;
 185
 186         if (rate->flags & IEEE80211_TX_RC_VHT_MCS) {
 187                 rate_idx = rate->idx;
 188                 nss = 1 + (rate->idx >> 4);
 189                 phy = MT_PHY_TYPE_VHT;
 190                 if (rate->flags & IEEE80211_TX_RC_80_MHZ_WIDTH)
 191                         bw = 2;
 192                 else if (rate->flags & IEEE80211_TX_RC_40_MHZ_WIDTH)
 193                         bw = 1;
 194         } else if (rate->flags & IEEE80211_TX_RC_MCS) {
 195                 rate_idx = rate->idx;
 196                 nss = 1 + (rate->idx >> 3);
 197                 phy = MT_PHY_TYPE_HT;
 198                 if (rate->flags & IEEE80211_TX_RC_GREEN_FIELD)
 199                         phy = MT_PHY_TYPE_HT_GF;
 200                 if (rate->flags & IEEE80211_TX_RC_40_MHZ_WIDTH)
 201                         bw = 1;
 202         } else {
 203                 const struct ieee80211_rate *r;
 204                 int band = dev->mphy.chandef.chan->band;
 205                 u16 val;
 206
 207                 r = &dev->mt76.hw->wiphy->bands[band]->bitrates[rate->idx];
 208                 if (rate->flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE)
 209                         val = r->hw_value_short;
 210                 else
 211                         val = r->hw_value;
 212
 213                 phy = val >> 8;
 214                 rate_idx = val & 0xff;
 215                 nss = 1;
 216         }
 217
 218         rateval = FIELD_PREP(MT_RXWI_RATE_INDEX, rate_idx);
 219         rateval |= FIELD_PREP(MT_RXWI_RATE_PHY, phy);
 220         rateval |= FIELD_PREP(MT_RXWI_RATE_BW, bw);
 221         if (rate->flags & IEEE80211_TX_RC_SHORT_GI)
 222                 rateval |= MT_RXWI_RATE_SGI;
 223
 224         *nss_val = nss;
 225         return rateval;
 226 }
 227
 228 void mt76x02_mac_wcid_set_rate(struct mt76x02_dev *dev, struct mt76_wcid *wcid,
 229                                const struct ieee80211_tx_rate *rate)
 230 {
 231         s8 max_txpwr_adj = mt76x02_tx_get_max_txpwr_adj(dev, rate);
 232         u16 rateval;
 233         u32 tx_info;
 234         s8 nss;
 235
 236         rateval = mt76x02_mac_tx_rate_val(dev, rate, &nss);
 237         tx_info = FIELD_PREP(MT_WCID_TX_INFO_RATE, rateval) |
 238                   FIELD_PREP(MT_WCID_TX_INFO_NSS, nss) |
 239                   FIELD_PREP(MT_WCID_TX_INFO_TXPWR_ADJ, max_txpwr_adj) |
 240                   MT_WCID_TX_INFO_SET;
 241         wcid->tx_info = tx_info;
 242 }
 243
 244 void mt76x02_mac_set_short_preamble(struct mt76x02_dev *dev, bool enable)
 245 {
 246         if (enable)
 247                 mt76_set(dev, MT_AUTO_RSP_CFG, MT_AUTO_RSP_PREAMB_SHORT);
 248         else
 249                 mt76_clear(dev, MT_AUTO_RSP_CFG, MT_AUTO_RSP_PREAMB_SHORT);
 250 }
 251
 252 bool mt76x02_mac_load_tx_status(struct mt76x02_dev *dev,
 253                                 struct mt76x02_tx_status *stat)
 254 {
 255         u32 stat1, stat2;
 256
 257         stat2 = mt76_rr(dev, MT_TX_STAT_FIFO_EXT);
 258         stat1 = mt76_rr(dev, MT_TX_STAT_FIFO);
 259
 260         stat->valid = !!(stat1 & MT_TX_STAT_FIFO_VALID);
 261         if (!stat->valid)
 262                 return false;
 263
 264         stat->success = !!(stat1 & MT_TX_STAT_FIFO_SUCCESS);
 265         stat->aggr = !!(stat1 & MT_TX_STAT_FIFO_AGGR);
 266         stat->ack_req = !!(stat1 & MT_TX_STAT_FIFO_ACKREQ);
 267         stat->wcid = FIELD_GET(MT_TX_STAT_FIFO_WCID, stat1);
 268         stat->rate = FIELD_GET(MT_TX_STAT_FIFO_RATE, stat1);
 269
 270         stat->retry = FIELD_GET(MT_TX_STAT_FIFO_EXT_RETRY, stat2);
 271         stat->pktid = FIELD_GET(MT_TX_STAT_FIFO_EXT_PKTID, stat2);
 272
 273         trace_mac_txstat_fetch(dev, stat);
 274
 275         return true;
 276 }
 277
 278 static int
 279 mt76x02_mac_process_tx_rate(struct ieee80211_tx_rate *txrate, u16 rate,
 280                             enum nl80211_band band)
 281 {
 282         u8 idx = FIELD_GET(MT_RXWI_RATE_INDEX, rate);
 283
 284         txrate->idx = 0;
 285         txrate->flags = 0;
 286         txrate->count = 1;
 287
 288         switch (FIELD_GET(MT_RXWI_RATE_PHY, rate)) {
 289         case MT_PHY_TYPE_OFDM:
 290                 if (band == NL80211_BAND_2GHZ)
 291                         idx += 4;
 292
 293                 txrate->idx = idx;
 294                 return 0;
 295         case MT_PHY_TYPE_CCK:
 296                 if (idx >= 8)
 297                         idx -= 8;
 298
 299                 txrate->idx = idx;
 300                 return 0;
 301         case MT_PHY_TYPE_HT_GF:
 302                 txrate->flags |= IEEE80211_TX_RC_GREEN_FIELD;
 303                 fallthrough;
 304         case MT_PHY_TYPE_HT:
 305                 txrate->flags |= IEEE80211_TX_RC_MCS;
 306                 txrate->idx = idx;
 307                 break;
 308         case MT_PHY_TYPE_VHT:
 309                 txrate->flags |= IEEE80211_TX_RC_VHT_MCS;
 310                 txrate->idx = idx;
 311                 break;
 312         default:
 313                 return -EINVAL;
 314         }
 315
 316         switch (FIELD_GET(MT_RXWI_RATE_BW, rate)) {
 317         case MT_PHY_BW_20:
 318                 break;
 319         case MT_PHY_BW_40:
 320                 txrate->flags |= IEEE80211_TX_RC_40_MHZ_WIDTH;
 321                 break;
 322         case MT_PHY_BW_80:
 323                 txrate->flags |= IEEE80211_TX_RC_80_MHZ_WIDTH;
 324                 break;
 325         default:
 326                 return -EINVAL;
 327         }
 328
 329         if (rate & MT_RXWI_RATE_SGI)
 330                 txrate->flags |= IEEE80211_TX_RC_SHORT_GI;
 331
 332         return 0;
 333 }
 334
 335 void mt76x02_mac_write_txwi(struct mt76x02_dev *dev, struct mt76x02_txwi *txwi,
 336                             struct sk_buff *skb, struct mt76_wcid *wcid,
 337                             struct ieee80211_sta *sta, int len)
 338 {
 339         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
 340         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
 341         struct ieee80211_tx_rate *rate = &info->control.rates[0];
 342         struct ieee80211_key_conf *key = info->control.hw_key;
 343         u32 wcid_tx_info;
 344         u16 rate_ht_mask = FIELD_PREP(MT_RXWI_RATE_PHY, BIT(1) | BIT(2));
 345         u16 txwi_flags = 0, rateval;
 346         u8 nss;
 347         s8 txpwr_adj, max_txpwr_adj;
 348         u8 ccmp_pn[8], nstreams = dev->mphy.chainmask & 0xf;
 349
 350         memset(txwi, 0, sizeof(*txwi));
 351
 352         mt76_tx_check_agg_ssn(sta, skb);
 353
 354         if (!info->control.hw_key && wcid && wcid->hw_key_idx != 0xff &&
 355             ieee80211_has_protected(hdr->frame_control)) {
 356                 wcid = NULL;
 357                 ieee80211_get_tx_rates(info->control.vif, sta, skb,
 358                                        info->control.rates, 1);
 359         }
 360
 361         if (wcid)
 362                 txwi->wcid = wcid->idx;
 363         else
 364                 txwi->wcid = 0xff;
 365
 366         if (wcid && wcid->sw_iv && key) {
 367                 u64 pn = atomic64_inc_return(&key->tx_pn);
 368
 369                 ccmp_pn[0] = pn;
 370                 ccmp_pn[1] = pn >> 8;
 371                 ccmp_pn[2] = 0;
 372                 ccmp_pn[3] = 0x20 | (key->keyidx << 6);
 373                 ccmp_pn[4] = pn >> 16;
 374                 ccmp_pn[5] = pn >> 24;
 375                 ccmp_pn[6] = pn >> 32;
 376                 ccmp_pn[7] = pn >> 40;
 377                 txwi->iv = *((__le32 *)&ccmp_pn[0]);
 378                 txwi->eiv = *((__le32 *)&ccmp_pn[4]);
 379         }
 380
 381         if (wcid && (rate->idx < 0 || !rate->count)) {
 382                 wcid_tx_info = wcid->tx_info;
 383                 rateval = FIELD_GET(MT_WCID_TX_INFO_RATE, wcid_tx_info);
 384                 max_txpwr_adj = FIELD_GET(MT_WCID_TX_INFO_TXPWR_ADJ,
 385                                           wcid_tx_info);
 386                 nss = FIELD_GET(MT_WCID_TX_INFO_NSS, wcid_tx_info);
 387         } else {
 388                 rateval = mt76x02_mac_tx_rate_val(dev, rate, &nss);
 389                 max_txpwr_adj = mt76x02_tx_get_max_txpwr_adj(dev, rate);
 390         }
 391         txwi->rate = cpu_to_le16(rateval);
 392
 393         txpwr_adj = mt76x02_tx_get_txpwr_adj(dev, dev->txpower_conf,
 394                                              max_txpwr_adj);
 395         txwi->ctl2 = FIELD_PREP(MT_TX_PWR_ADJ, txpwr_adj);
 396
 397         if (nstreams > 1 && mt76_rev(&dev->mt76) >= MT76XX_REV_E4)
 398                 txwi->txstream = 0x13;
 399         else if (nstreams > 1 && mt76_rev(&dev->mt76) >= MT76XX_REV_E3 &&
 400                  !(txwi->rate & cpu_to_le16(rate_ht_mask)))
 401                 txwi->txstream = 0x93;
 402
 403         if (is_mt76x2(dev) && (info->flags & IEEE80211_TX_CTL_LDPC))
 404                 txwi->rate |= cpu_to_le16(MT_RXWI_RATE_LDPC);
 405         if ((info->flags & IEEE80211_TX_CTL_STBC) && nss == 1)
 406                 txwi->rate |= cpu_to_le16(MT_RXWI_RATE_STBC);
 407         if (nss > 1 && sta && sta->smps_mode == IEEE80211_SMPS_DYNAMIC)
 408                 txwi_flags |= MT_TXWI_FLAGS_MMPS;
 409         if (!(info->flags & IEEE80211_TX_CTL_NO_ACK))
 410                 txwi->ack_ctl |= MT_TXWI_ACK_CTL_REQ;
 411         if (info->flags & IEEE80211_TX_CTL_ASSIGN_SEQ)
 412                 txwi->ack_ctl |= MT_TXWI_ACK_CTL_NSEQ;
 413         if ((info->flags & IEEE80211_TX_CTL_AMPDU) && sta) {
 414                 u8 ba_size = IEEE80211_MIN_AMPDU_BUF;
 415                 u8 ampdu_density = sta->deflink.ht_cap.ampdu_density;
 416
 417                 ba_size <<= sta->deflink.ht_cap.ampdu_factor;
 418                 ba_size = min_t(int, 63, ba_size - 1);
 419                 if (info->flags & IEEE80211_TX_CTL_RATE_CTRL_PROBE)
 420                         ba_size = 0;
 421                 txwi->ack_ctl |= FIELD_PREP(MT_TXWI_ACK_CTL_BA_WINDOW, ba_size);
 422
 423                 if (ampdu_density < IEEE80211_HT_MPDU_DENSITY_4)
 424                         ampdu_density = IEEE80211_HT_MPDU_DENSITY_4;
 425
 426                 txwi_flags |= MT_TXWI_FLAGS_AMPDU |
 427                          FIELD_PREP(MT_TXWI_FLAGS_MPDU_DENSITY, ampdu_density);
 428         }
 429
 430         if (ieee80211_is_probe_resp(hdr->frame_control) ||
 431             ieee80211_is_beacon(hdr->frame_control))
 432                 txwi_flags |= MT_TXWI_FLAGS_TS;
 433
 434         txwi->flags |= cpu_to_le16(txwi_flags);
 435         txwi->len_ctl = cpu_to_le16(len);
 436 }
 437 EXPORT_SYMBOL_GPL(mt76x02_mac_write_txwi);
 438
 439 static void
 440 mt76x02_tx_rate_fallback(struct ieee80211_tx_rate *rates, int idx, int phy)
 441 {
 442         u8 mcs, nss;
 443
 444         if (!idx)
 445                 return;
 446
 447         rates += idx - 1;
 448         rates[1] = rates[0];
 449         switch (phy) {
 450         case MT_PHY_TYPE_VHT:
 451                 mcs = ieee80211_rate_get_vht_mcs(rates);
 452                 nss = ieee80211_rate_get_vht_nss(rates);
 453
 454                 if (mcs == 0)
 455                         nss = max_t(int, nss - 1, 1);
 456                 else
 457                         mcs--;
 458
 459                 ieee80211_rate_set_vht(rates + 1, mcs, nss);
 460                 break;
 461         case MT_PHY_TYPE_HT_GF:
 462         case MT_PHY_TYPE_HT:
 463                 /* MCS 8 falls back to MCS 0 */
 464                 if (rates[0].idx == 8) {
 465                         rates[1].idx = 0;
 466                         break;
 467                 }
 468                 fallthrough;
 469         default:
 470                 rates[1].idx = max_t(int, rates[0].idx - 1, 0);
 471                 break;
 472         }
 473 }
 474
 475 static void
 476 mt76x02_mac_fill_tx_status(struct mt76x02_dev *dev, struct mt76x02_sta *msta,
 477                            struct ieee80211_tx_info *info,
 478                            struct mt76x02_tx_status *st, int n_frames)
 479 {
 480         struct ieee80211_tx_rate *rate = info->status.rates;
 481         struct ieee80211_tx_rate last_rate;
 482         u16 first_rate;
 483         int retry = st->retry;
 484         int phy;
 485         int i;
 486
 487         if (!n_frames)
 488                 return;
 489
 490         phy = FIELD_GET(MT_RXWI_RATE_PHY, st->rate);
 491
 492         if (st->pktid & MT_PACKET_ID_HAS_RATE) {
 493                 first_rate = st->rate & ~MT_PKTID_RATE;
 494                 first_rate |= st->pktid & MT_PKTID_RATE;
 495
 496                 mt76x02_mac_process_tx_rate(&rate[0], first_rate,
 497                                             dev->mphy.chandef.chan->band);
 498         } else if (rate[0].idx < 0) {
 499                 if (!msta)
 500                         return;
 501
 502                 mt76x02_mac_process_tx_rate(&rate[0], msta->wcid.tx_info,
 503                                             dev->mphy.chandef.chan->band);
 504         }
 505
 506         mt76x02_mac_process_tx_rate(&last_rate, st->rate,
 507                                     dev->mphy.chandef.chan->band);
 508
 509         for (i = 0; i < ARRAY_SIZE(info->status.rates); i++) {
 510                 retry--;
 511                 if (i + 1 == ARRAY_SIZE(info->status.rates)) {
 512                         info->status.rates[i] = last_rate;
 513                         info->status.rates[i].count = max_t(int, retry, 1);
 514                         break;
 515                 }
 516
 517                 mt76x02_tx_rate_fallback(info->status.rates, i, phy);
 518                 if (info->status.rates[i].idx == last_rate.idx)
 519                         break;
 520         }
 521
 522         if (i + 1 < ARRAY_SIZE(info->status.rates)) {
 523                 info->status.rates[i + 1].idx = -1;
 524                 info->status.rates[i + 1].count = 0;
 525         }
 526
 527         info->status.ampdu_len = n_frames;
 528         info->status.ampdu_ack_len = st->success ? n_frames : 0;
 529
 530         if (st->aggr)
 531                 info->flags |= IEEE80211_TX_CTL_AMPDU |
 532                                IEEE80211_TX_STAT_AMPDU;
 533
 534         if (!st->ack_req)
 535                 info->flags |= IEEE80211_TX_CTL_NO_ACK;
 536         else if (st->success)
 537                 info->flags |= IEEE80211_TX_STAT_ACK;
 538 }
 539
 540 void mt76x02_send_tx_status(struct mt76x02_dev *dev,
 541                             struct mt76x02_tx_status *stat, u8 *update)
 542 {
 543         struct ieee80211_tx_info info = {};
 544         struct ieee80211_tx_status status = {
 545                 .info = &info
 546         };
 547         static const u8 ac_to_tid[4] = {
 548                 [IEEE80211_AC_BE] = 0,
 549                 [IEEE80211_AC_BK] = 1,
 550                 [IEEE80211_AC_VI] = 4,
 551                 [IEEE80211_AC_VO] = 6
 552         };
 553         struct mt76_wcid *wcid = NULL;
 554         struct mt76x02_sta *msta = NULL;
 555         struct mt76_dev *mdev = &dev->mt76;
 556         struct sk_buff_head list;
 557         u32 duration = 0;
 558         u8 cur_pktid;
 559         u32 ac = 0;
 560         int len = 0;
 561
 562         if (stat->pktid == MT_PACKET_ID_NO_ACK)
 563                 return;
 564
 565         rcu_read_lock();
 566
 567         if (stat->wcid < MT76x02_N_WCIDS)
 568                 wcid = rcu_dereference(dev->mt76.wcid[stat->wcid]);
 569
 570         if (wcid && wcid->sta) {
 571                 void *priv;
 572
 573                 priv = msta = container_of(wcid, struct mt76x02_sta, wcid);
 574                 status.sta = container_of(priv, struct ieee80211_sta,
 575                                           drv_priv);
 576         }
 577
 578         mt76_tx_status_lock(mdev, &list);
 579
 580         if (wcid) {
 581                 if (mt76_is_skb_pktid(stat->pktid))
 582                         status.skb = mt76_tx_status_skb_get(mdev, wcid,
 583                                                             stat->pktid, &list);
 584                 if (status.skb)
 585                         status.info = IEEE80211_SKB_CB(status.skb);
 586         }
 587
 588         if (!status.skb && !(stat->pktid & MT_PACKET_ID_HAS_RATE)) {
 589                 mt76_tx_status_unlock(mdev, &list);
 590                 goto out;
 591         }
 592
 593
 594         if (msta && stat->aggr && !status.skb) {
 595                 u32 stat_val, stat_cache;
 596
 597                 stat_val = stat->rate;
 598                 stat_val |= ((u32)stat->retry) << 16;
 599                 stat_cache = msta->status.rate;
 600                 stat_cache |= ((u32)msta->status.retry) << 16;
 601
 602                 if (*update == 0 && stat_val == stat_cache &&
 603                     stat->wcid == msta->status.wcid && msta->n_frames < 32) {
 604                         msta->n_frames++;
 605                         mt76_tx_status_unlock(mdev, &list);
 606                         goto out;
 607                 }
 608
 609                 cur_pktid = msta->status.pktid;
 610                 mt76x02_mac_fill_tx_status(dev, msta, status.info,
 611                                            &msta->status, msta->n_frames);
 612
 613                 msta->status = *stat;
 614                 msta->n_frames = 1;
 615                 *update = 0;
 616         } else {
 617                 cur_pktid = stat->pktid;
 618                 mt76x02_mac_fill_tx_status(dev, msta, status.info, stat, 1);
 619                 *update = 1;
 620         }
 621
 622         if (status.skb) {
 623                 info = *status.info;
 624                 len = status.skb->len;
 625                 ac = skb_get_queue_mapping(status.skb);
 626                 mt76_tx_status_skb_done(mdev, status.skb, &list);
 627         } else if (msta) {
 628                 len = status.info->status.ampdu_len * ewma_pktlen_read(&msta->pktlen);
 629                 ac = FIELD_GET(MT_PKTID_AC, cur_pktid);
 630         }
 631
 632         mt76_tx_status_unlock(mdev, &list);
 633
 634         if (!status.skb)
 635                 ieee80211_tx_status_ext(mt76_hw(dev), &status);
 636
 637         if (!len)
 638                 goto out;
 639
 640         duration = ieee80211_calc_tx_airtime(mt76_hw(dev), &info, len);
 641
 642         spin_lock_bh(&dev->mt76.cc_lock);
 643         dev->tx_airtime += duration;
 644         spin_unlock_bh(&dev->mt76.cc_lock);
 645
 646         if (msta)
 647                 ieee80211_sta_register_airtime(status.sta, ac_to_tid[ac], duration, 0);
 648
 649 out:
 650         rcu_read_unlock();
 651 }
 652
 653 static int
 654 mt76x02_mac_process_rate(struct mt76x02_dev *dev,
 655                          struct mt76_rx_status *status,
 656                          u16 rate)
 657 {
 658         u8 idx = FIELD_GET(MT_RXWI_RATE_INDEX, rate);
 659
 660         switch (FIELD_GET(MT_RXWI_RATE_PHY, rate)) {
 661         case MT_PHY_TYPE_OFDM:
 662                 if (idx >= 8)
 663                         idx = 0;
 664
 665                 if (status->band == NL80211_BAND_2GHZ)
 666                         idx += 4;
 667
 668                 status->rate_idx = idx;
 669                 return 0;
 670         case MT_PHY_TYPE_CCK:
 671                 if (idx >= 8) {
 672                         idx -= 8;
 673                         status->enc_flags |= RX_ENC_FLAG_SHORTPRE;
 674                 }
 675
 676                 if (idx >= 4)
 677                         idx = 0;
 678
 679                 status->rate_idx = idx;
 680                 return 0;
 681         case MT_PHY_TYPE_HT_GF:
 682                 status->enc_flags |= RX_ENC_FLAG_HT_GF;
 683                 fallthrough;
 684         case MT_PHY_TYPE_HT:
 685                 status->encoding = RX_ENC_HT;
 686                 status->rate_idx = idx;
 687                 break;
 688         case MT_PHY_TYPE_VHT: {
 689                 u8 n_rxstream = dev->mphy.chainmask & 0xf;
 690
 691                 status->encoding = RX_ENC_VHT;
 692                 status->rate_idx = FIELD_GET(MT_RATE_INDEX_VHT_IDX, idx);
 693                 status->nss = min_t(u8, n_rxstream,
 694                                     FIELD_GET(MT_RATE_INDEX_VHT_NSS, idx) + 1);
 695                 break;
 696         }
 697         default:
 698                 return -EINVAL;
 699         }
 700
 701         if (rate & MT_RXWI_RATE_LDPC)
 702                 status->enc_flags |= RX_ENC_FLAG_LDPC;
 703
 704         if (rate & MT_RXWI_RATE_SGI)
 705                 status->enc_flags |= RX_ENC_FLAG_SHORT_GI;
 706
 707         if (rate & MT_RXWI_RATE_STBC)
 708                 status->enc_flags |= 1 << RX_ENC_FLAG_STBC_SHIFT;
 709
 710         switch (FIELD_GET(MT_RXWI_RATE_BW, rate)) {
 711         case MT_PHY_BW_20:
 712                 break;
 713         case MT_PHY_BW_40:
 714                 status->bw = RATE_INFO_BW_40;
 715                 break;
 716         case MT_PHY_BW_80:
 717                 status->bw = RATE_INFO_BW_80;
 718                 break;
 719         default:
 720                 break;
 721         }
 722
 723         return 0;
 724 }
 725
 726 void mt76x02_mac_setaddr(struct mt76x02_dev *dev, const u8 *addr)
 727 {
 728         static const u8 null_addr[ETH_ALEN] = {};
 729         int i;
 730
 731         ether_addr_copy(dev->mphy.macaddr, addr);
 732
 733         if (!is_valid_ether_addr(dev->mphy.macaddr)) {
 734                 eth_random_addr(dev->mphy.macaddr);
 735                 dev_info(dev->mt76.dev,
 736                          "Invalid MAC address, using random address %pM\n",
 737                          dev->mphy.macaddr);
 738         }
 739
 740         mt76_wr(dev, MT_MAC_ADDR_DW0, get_unaligned_le32(dev->mphy.macaddr));
 741         mt76_wr(dev, MT_MAC_ADDR_DW1,
 742                 get_unaligned_le16(dev->mphy.macaddr + 4) |
 743                 FIELD_PREP(MT_MAC_ADDR_DW1_U2ME_MASK, 0xff));
 744
 745         mt76_wr(dev, MT_MAC_BSSID_DW0,
 746                 get_unaligned_le32(dev->mphy.macaddr));
 747         mt76_wr(dev, MT_MAC_BSSID_DW1,
 748                 get_unaligned_le16(dev->mphy.macaddr + 4) |
 749                 FIELD_PREP(MT_MAC_BSSID_DW1_MBSS_MODE, 3) | /* 8 APs + 8 STAs */
 750                 MT_MAC_BSSID_DW1_MBSS_LOCAL_BIT);
 751         /* enable 7 additional beacon slots and control them with bypass mask */
 752         mt76_rmw_field(dev, MT_MAC_BSSID_DW1, MT_MAC_BSSID_DW1_MBEACON_N, 7);
 753
 754         for (i = 0; i < 16; i++)
 755                 mt76x02_mac_set_bssid(dev, i, null_addr);
 756 }
 757 EXPORT_SYMBOL_GPL(mt76x02_mac_setaddr);
 758
 759 static int
 760 mt76x02_mac_get_rssi(struct mt76x02_dev *dev, s8 rssi, int chain)
 761 {
 762         struct mt76x02_rx_freq_cal *cal = &dev->cal.rx;
 763
 764         rssi += cal->rssi_offset[chain];
 765         rssi -= cal->lna_gain;
 766
 767         return rssi;
 768 }
 769
 770 int mt76x02_mac_process_rx(struct mt76x02_dev *dev, struct sk_buff *skb,
 771                            void *rxi)
 772 {
 773         struct mt76_rx_status *status = (struct mt76_rx_status *)skb->cb;
 774         struct ieee80211_hdr *hdr;
 775         struct mt76x02_rxwi *rxwi = rxi;
 776         struct mt76x02_sta *sta;
 777         u32 rxinfo = le32_to_cpu(rxwi->rxinfo);
 778         u32 ctl = le32_to_cpu(rxwi->ctl);
 779         u16 rate = le16_to_cpu(rxwi->rate);
 780         u16 tid_sn = le16_to_cpu(rxwi->tid_sn);
 781         bool unicast = rxwi->rxinfo & cpu_to_le32(MT_RXINFO_UNICAST);
 782         int pad_len = 0, nstreams = dev->mphy.chainmask & 0xf;
 783         s8 signal;
 784         u8 pn_len;
 785         u8 wcid;
 786         int len;
 787
 788         if (!test_bit(MT76_STATE_RUNNING, &dev->mphy.state))
 789                 return -EINVAL;
 790
 791         if (rxinfo & MT_RXINFO_L2PAD)
 792                 pad_len += 2;
 793
 794         if (rxinfo & MT_RXINFO_DECRYPT) {
 795                 status->flag |= RX_FLAG_DECRYPTED;
 796                 status->flag |= RX_FLAG_MMIC_STRIPPED;
 797                 status->flag |= RX_FLAG_MIC_STRIPPED;
 798                 status->flag |= RX_FLAG_IV_STRIPPED;
 799         }
 800
 801         wcid = FIELD_GET(MT_RXWI_CTL_WCID, ctl);
 802         sta = mt76x02_rx_get_sta(&dev->mt76, wcid);
 803         status->wcid = mt76x02_rx_get_sta_wcid(sta, unicast);
 804
 805         len = FIELD_GET(MT_RXWI_CTL_MPDU_LEN, ctl);
 806         pn_len = FIELD_GET(MT_RXINFO_PN_LEN, rxinfo);
 807         if (pn_len) {
 808                 int offset = ieee80211_get_hdrlen_from_skb(skb) + pad_len;
 809                 u8 *data = skb->data + offset;
 810
 811                 status->iv[0] = data[7];
 812                 status->iv[1] = data[6];
 813                 status->iv[2] = data[5];
 814                 status->iv[3] = data[4];
 815                 status->iv[4] = data[1];
 816                 status->iv[5] = data[0];
 817
 818                 /*
 819                  * Driver CCMP validation can't deal with fragments.
 820                  * Let mac80211 take care of it.
 821                  */
 822                 if (rxinfo & MT_RXINFO_FRAG) {
 823                         status->flag &= ~RX_FLAG_IV_STRIPPED;
 824                 } else {
 825                         pad_len += pn_len << 2;
 826                         len -= pn_len << 2;
 827                 }
 828         }
 829
 830         mt76x02_remove_hdr_pad(skb, pad_len);
 831
 832         if ((rxinfo & MT_RXINFO_BA) && !(rxinfo & MT_RXINFO_NULL))
 833                 status->aggr = true;
 834
 835         if (rxinfo & MT_RXINFO_AMPDU) {
 836                 status->flag |= RX_FLAG_AMPDU_DETAILS;
 837                 status->ampdu_ref = dev->ampdu_ref;
 838
 839                 /*
 840                  * When receiving an A-MPDU subframe and RSSI info is not valid,
 841                  * we can assume that more subframes belonging to the same A-MPDU
 842                  * are coming. The last one will have valid RSSI info
 843                  */
 844                 if (rxinfo & MT_RXINFO_RSSI) {
 845                         if (!++dev->ampdu_ref)
 846                                 dev->ampdu_ref++;
 847                 }
 848         }
 849
 850         if (WARN_ON_ONCE(len > skb->len))
 851                 return -EINVAL;
 852
 853         pskb_trim(skb, len);
 854
 855         status->chains = BIT(0);
 856         signal = mt76x02_mac_get_rssi(dev, rxwi->rssi[0], 0);
 857         status->chain_signal[0] = signal;
 858         if (nstreams > 1) {
 859                 status->chains |= BIT(1);
 860                 status->chain_signal[1] = mt76x02_mac_get_rssi(dev,
 861                                                                rxwi->rssi[1],
 862                                                                1);
 863         }
 864         status->freq = dev->mphy.chandef.chan->center_freq;
 865         status->band = dev->mphy.chandef.chan->band;
 866
 867         hdr = (struct ieee80211_hdr *)skb->data;
 868         status->qos_ctl = *ieee80211_get_qos_ctl(hdr);
 869         status->seqno = FIELD_GET(MT_RXWI_SN, tid_sn);
 870
 871         return mt76x02_mac_process_rate(dev, status, rate);
 872 }
 873
 874 void mt76x02_mac_poll_tx_status(struct mt76x02_dev *dev, bool irq)
 875 {
 876         struct mt76x02_tx_status stat = {};
 877         u8 update = 1;
 878         bool ret;
 879
 880         if (!test_bit(MT76_STATE_RUNNING, &dev->mphy.state))
 881                 return;
 882
 883         trace_mac_txstat_poll(dev);
 884
 885         while (!irq || !kfifo_is_full(&dev->txstatus_fifo)) {
 886                 if (!spin_trylock(&dev->txstatus_fifo_lock))
 887                         break;
 888
 889                 ret = mt76x02_mac_load_tx_status(dev, &stat);
 890                 spin_unlock(&dev->txstatus_fifo_lock);
 891
 892                 if (!ret)
 893                         break;
 894
 895                 if (!irq) {
 896                         mt76x02_send_tx_status(dev, &stat, &update);
 897                         continue;
 898                 }
 899
 900                 kfifo_put(&dev->txstatus_fifo, stat);
 901         }
 902 }
 903
 904 void mt76x02_tx_complete_skb(struct mt76_dev *mdev, struct mt76_queue_entry *e)
 905 {
 906         struct mt76x02_dev *dev = container_of(mdev, struct mt76x02_dev, mt76);
 907         struct mt76x02_txwi *txwi;
 908         u8 *txwi_ptr;
 909
 910         if (!e->txwi) {
 911                 dev_kfree_skb_any(e->skb);
 912                 return;
 913         }
 914
 915         mt76x02_mac_poll_tx_status(dev, false);
 916
 917         txwi_ptr = mt76_get_txwi_ptr(mdev, e->txwi);
 918         txwi = (struct mt76x02_txwi *)txwi_ptr;
 919         trace_mac_txdone(mdev, txwi->wcid, txwi->pktid);
 920
 921         mt76_tx_complete_skb(mdev, e->wcid, e->skb);
 922 }
 923 EXPORT_SYMBOL_GPL(mt76x02_tx_complete_skb);
 924
 925 void mt76x02_mac_set_rts_thresh(struct mt76x02_dev *dev, u32 val)
 926 {
 927         u32 data = 0;
 928
 929         if (val != ~0)
 930                 data = FIELD_PREP(MT_PROT_CFG_CTRL, 1) |
 931                        MT_PROT_CFG_RTS_THRESH;
 932
 933         mt76_rmw_field(dev, MT_TX_RTS_CFG, MT_TX_RTS_CFG_THRESH, val);
 934
 935         mt76_rmw(dev, MT_CCK_PROT_CFG,
 936                  MT_PROT_CFG_CTRL | MT_PROT_CFG_RTS_THRESH, data);
 937         mt76_rmw(dev, MT_OFDM_PROT_CFG,
 938                  MT_PROT_CFG_CTRL | MT_PROT_CFG_RTS_THRESH, data);
 939 }
 940
 941 void mt76x02_mac_set_tx_protection(struct mt76x02_dev *dev, bool legacy_prot,
 942                                    int ht_mode)
 943 {
 944         int mode = ht_mode & IEEE80211_HT_OP_MODE_PROTECTION;
 945         bool non_gf = !!(ht_mode & IEEE80211_HT_OP_MODE_NON_GF_STA_PRSNT);
 946         u32 prot[6];
 947         u32 vht_prot[3];
 948         int i;
 949         u16 rts_thr;
 950
 951         for (i = 0; i < ARRAY_SIZE(prot); i++) {
 952                 prot[i] = mt76_rr(dev, MT_CCK_PROT_CFG + i * 4);
 953                 prot[i] &= ~MT_PROT_CFG_CTRL;
 954                 if (i >= 2)
 955                         prot[i] &= ~MT_PROT_CFG_RATE;
 956         }
 957
 958         for (i = 0; i < ARRAY_SIZE(vht_prot); i++) {
 959                 vht_prot[i] = mt76_rr(dev, MT_TX_PROT_CFG6 + i * 4);
 960                 vht_prot[i] &= ~(MT_PROT_CFG_CTRL | MT_PROT_CFG_RATE);
 961         }
 962
 963         rts_thr = mt76_get_field(dev, MT_TX_RTS_CFG, MT_TX_RTS_CFG_THRESH);
 964
 965         if (rts_thr != 0xffff)
 966                 prot[0] |= MT_PROT_CTRL_RTS_CTS;
 967
 968         if (legacy_prot) {
 969                 prot[1] |= MT_PROT_CTRL_CTS2SELF;
 970
 971                 prot[2] |= MT_PROT_RATE_CCK_11;
 972                 prot[3] |= MT_PROT_RATE_CCK_11;
 973                 prot[4] |= MT_PROT_RATE_CCK_11;
 974                 prot[5] |= MT_PROT_RATE_CCK_11;
 975
 976                 vht_prot[0] |= MT_PROT_RATE_CCK_11;
 977                 vht_prot[1] |= MT_PROT_RATE_CCK_11;
 978                 vht_prot[2] |= MT_PROT_RATE_CCK_11;
 979         } else {
 980                 if (rts_thr != 0xffff)
 981                         prot[1] |= MT_PROT_CTRL_RTS_CTS;
 982
 983                 prot[2] |= MT_PROT_RATE_OFDM_24;
 984                 prot[3] |= MT_PROT_RATE_DUP_OFDM_24;
 985                 prot[4] |= MT_PROT_RATE_OFDM_24;
 986                 prot[5] |= MT_PROT_RATE_DUP_OFDM_24;
 987
 988                 vht_prot[0] |= MT_PROT_RATE_OFDM_24;
 989                 vht_prot[1] |= MT_PROT_RATE_DUP_OFDM_24;
 990                 vht_prot[2] |= MT_PROT_RATE_SGI_OFDM_24;
 991         }
 992
 993         switch (mode) {
 994         case IEEE80211_HT_OP_MODE_PROTECTION_NONMEMBER:
 995         case IEEE80211_HT_OP_MODE_PROTECTION_NONHT_MIXED:
 996                 prot[2] |= MT_PROT_CTRL_RTS_CTS;
 997                 prot[3] |= MT_PROT_CTRL_RTS_CTS;
 998                 prot[4] |= MT_PROT_CTRL_RTS_CTS;
 999                 prot[5] |= MT_PROT_CTRL_RTS_CTS;
1000                 vht_prot[0] |= MT_PROT_CTRL_RTS_CTS;
1001                 vht_prot[1] |= MT_PROT_CTRL_RTS_CTS;
1002                 vht_prot[2] |= MT_PROT_CTRL_RTS_CTS;
1003                 break;
1004         case IEEE80211_HT_OP_MODE_PROTECTION_20MHZ:
1005                 prot[3] |= MT_PROT_CTRL_RTS_CTS;
1006                 prot[5] |= MT_PROT_CTRL_RTS_CTS;
1007                 vht_prot[1] |= MT_PROT_CTRL_RTS_CTS;
1008                 vht_prot[2] |= MT_PROT_CTRL_RTS_CTS;
1009                 break;
1010         }
1011
1012         if (non_gf) {
1013                 prot[4] |= MT_PROT_CTRL_RTS_CTS;
1014                 prot[5] |= MT_PROT_CTRL_RTS_CTS;
1015         }
1016
1017         for (i = 0; i < ARRAY_SIZE(prot); i++)
1018                 mt76_wr(dev, MT_CCK_PROT_CFG + i * 4, prot[i]);
1019
1020         for (i = 0; i < ARRAY_SIZE(vht_prot); i++)
1021                 mt76_wr(dev, MT_TX_PROT_CFG6 + i * 4, vht_prot[i]);
1022 }
1023
1024 void mt76x02_update_channel(struct mt76_phy *mphy)
1025 {
1026         struct mt76x02_dev *dev = container_of(mphy->dev, struct mt76x02_dev, mt76);
1027         struct mt76_channel_state *state;
1028
1029         state = mphy->chan_state;
1030         state->cc_busy += mt76_rr(dev, MT_CH_BUSY);
1031
1032         spin_lock_bh(&dev->mt76.cc_lock);
1033         state->cc_tx += dev->tx_airtime;
1034         dev->tx_airtime = 0;
1035         spin_unlock_bh(&dev->mt76.cc_lock);
1036 }
1037 EXPORT_SYMBOL_GPL(mt76x02_update_channel);
1038
1039 static void mt76x02_check_mac_err(struct mt76x02_dev *dev)
1040 {
1041         if (dev->mt76.beacon_mask) {
1042                 if (mt76_rr(dev, MT_TX_STA_0) & MT_TX_STA_0_BEACONS) {
1043                         dev->beacon_hang_check = 0;
1044                         return;
1045                 }
1046
1047                 if (++dev->beacon_hang_check < 10)
1048                         return;
1049
1050                 dev->beacon_hang_check = 0;
1051         } else {
1052                 u32 val = mt76_rr(dev, 0x10f4);
1053                 if (!(val & BIT(29)) || !(val & (BIT(7) | BIT(5))))
1054                         return;
1055         }
1056
1057         dev_err(dev->mt76.dev, "MAC error detected\n");
1058
1059         mt76_wr(dev, MT_MAC_SYS_CTRL, 0);
1060         mt76x02_wait_for_txrx_idle(&dev->mt76);
1061
1062         mt76_set(dev, MT_MAC_SYS_CTRL, MT_MAC_SYS_CTRL_RESET_CSR);
1063         udelay(10);
1064         mt76_wr(dev, MT_MAC_SYS_CTRL,
1065                 MT_MAC_SYS_CTRL_ENABLE_TX | MT_MAC_SYS_CTRL_ENABLE_RX);
1066 }
1067
1068 static void
1069 mt76x02_edcca_tx_enable(struct mt76x02_dev *dev, bool enable)
1070 {
1071         if (enable) {
1072                 u32 data;
1073
1074                 mt76_set(dev, MT_MAC_SYS_CTRL, MT_MAC_SYS_CTRL_ENABLE_TX);
1075                 mt76_set(dev, MT_AUTO_RSP_CFG, MT_AUTO_RSP_EN);
1076                 /* enable pa-lna */
1077                 data = mt76_rr(dev, MT_TX_PIN_CFG);
1078                 data |= MT_TX_PIN_CFG_TXANT |
1079                         MT_TX_PIN_CFG_RXANT |
1080                         MT_TX_PIN_RFTR_EN |
1081                         MT_TX_PIN_TRSW_EN;
1082                 mt76_wr(dev, MT_TX_PIN_CFG, data);
1083         } else {
1084                 mt76_clear(dev, MT_MAC_SYS_CTRL, MT_MAC_SYS_CTRL_ENABLE_TX);
1085                 mt76_clear(dev, MT_AUTO_RSP_CFG, MT_AUTO_RSP_EN);
1086                 /* disable pa-lna */
1087                 mt76_clear(dev, MT_TX_PIN_CFG, MT_TX_PIN_CFG_TXANT);
1088                 mt76_clear(dev, MT_TX_PIN_CFG, MT_TX_PIN_CFG_RXANT);
1089         }
1090         dev->ed_tx_blocked = !enable;
1091 }
1092
1093 void mt76x02_edcca_init(struct mt76x02_dev *dev)
1094 {
1095         dev->ed_trigger = 0;
1096         dev->ed_silent = 0;
1097
1098         if (dev->ed_monitor) {
1099                 struct ieee80211_channel *chan = dev->mphy.chandef.chan;
1100                 u8 ed_th = chan->band == NL80211_BAND_5GHZ ? 0x0e : 0x20;
1101
1102                 mt76_clear(dev, MT_TX_LINK_CFG, MT_TX_CFACK_EN);
1103                 mt76_set(dev, MT_TXOP_CTRL_CFG, MT_TXOP_ED_CCA_EN);
1104                 mt76_rmw(dev, MT_BBP(AGC, 2), GENMASK(15, 0),
1105                          ed_th << 8 | ed_th);
1106                 mt76_set(dev, MT_TXOP_HLDR_ET, MT_TXOP_HLDR_TX40M_BLK_EN);
1107         } else {
1108                 mt76_set(dev, MT_TX_LINK_CFG, MT_TX_CFACK_EN);
1109                 mt76_clear(dev, MT_TXOP_CTRL_CFG, MT_TXOP_ED_CCA_EN);
1110                 if (is_mt76x2(dev)) {
1111                         mt76_wr(dev, MT_BBP(AGC, 2), 0x00007070);
1112                         mt76_set(dev, MT_TXOP_HLDR_ET,
1113                                  MT_TXOP_HLDR_TX40M_BLK_EN);
1114                 } else {
1115                         mt76_wr(dev, MT_BBP(AGC, 2), 0x003a6464);
1116                         mt76_clear(dev, MT_TXOP_HLDR_ET,
1117                                    MT_TXOP_HLDR_TX40M_BLK_EN);
1118                 }
1119         }
1120         mt76x02_edcca_tx_enable(dev, true);
1121         dev->ed_monitor_learning = true;
1122
1123         /* clear previous CCA timer value */
1124         mt76_rr(dev, MT_ED_CCA_TIMER);
1125         dev->ed_time = ktime_get_boottime();
1126 }
1127 EXPORT_SYMBOL_GPL(mt76x02_edcca_init);
1128
1129 #define MT_EDCCA_TH             92
1130 #define MT_EDCCA_BLOCK_TH       2
1131 #define MT_EDCCA_LEARN_TH       50
1132 #define MT_EDCCA_LEARN_CCA      180
1133 #define MT_EDCCA_LEARN_TIMEOUT  (20 * HZ)
1134
1135 static void mt76x02_edcca_check(struct mt76x02_dev *dev)
1136 {
1137         ktime_t cur_time;
1138         u32 active, val, busy;
1139
1140         cur_time = ktime_get_boottime();
1141         val = mt76_rr(dev, MT_ED_CCA_TIMER);
1142
1143         active = ktime_to_us(ktime_sub(cur_time, dev->ed_time));
1144         dev->ed_time = cur_time;
1145
1146         busy = (val * 100) / active;
1147         busy = min_t(u32, busy, 100);
1148
1149         if (busy > MT_EDCCA_TH) {
1150                 dev->ed_trigger++;
1151                 dev->ed_silent = 0;
1152         } else {
1153                 dev->ed_silent++;
1154                 dev->ed_trigger = 0;
1155         }
1156
1157         if (dev->cal.agc_lowest_gain &&
1158             dev->cal.false_cca > MT_EDCCA_LEARN_CCA &&
1159             dev->ed_trigger > MT_EDCCA_LEARN_TH) {
1160                 dev->ed_monitor_learning = false;
1161                 dev->ed_trigger_timeout = jiffies + 20 * HZ;
1162         } else if (!dev->ed_monitor_learning &&
1163                    time_is_after_jiffies(dev->ed_trigger_timeout)) {
1164                 dev->ed_monitor_learning = true;
1165                 mt76x02_edcca_tx_enable(dev, true);
1166         }
1167
1168         if (dev->ed_monitor_learning)
1169                 return;
1170
1171         if (dev->ed_trigger > MT_EDCCA_BLOCK_TH && !dev->ed_tx_blocked)
1172                 mt76x02_edcca_tx_enable(dev, false);
1173         else if (dev->ed_silent > MT_EDCCA_BLOCK_TH && dev->ed_tx_blocked)
1174                 mt76x02_edcca_tx_enable(dev, true);
1175 }
1176
1177 void mt76x02_mac_work(struct work_struct *work)
1178 {
1179         struct mt76x02_dev *dev = container_of(work, struct mt76x02_dev,
1180                                                mphy.mac_work.work);
1181         int i, idx;
1182
1183         mutex_lock(&dev->mt76.mutex);
1184
1185         mt76_update_survey(&dev->mphy);
1186         for (i = 0, idx = 0; i < 16; i++) {
1187                 u32 val = mt76_rr(dev, MT_TX_AGG_CNT(i));
1188
1189                 dev->mt76.aggr_stats[idx++] += val & 0xffff;
1190                 dev->mt76.aggr_stats[idx++] += val >> 16;
1191         }
1192
1193         mt76x02_check_mac_err(dev);
1194
1195         if (dev->ed_monitor)
1196                 mt76x02_edcca_check(dev);
1197
1198         mutex_unlock(&dev->mt76.mutex);
1199
1200         mt76_tx_status_check(&dev->mt76, false);
1201
1202         ieee80211_queue_delayed_work(mt76_hw(dev), &dev->mphy.mac_work,
1203                                      MT_MAC_WORK_INTERVAL);
1204 }
1205
1206 void mt76x02_mac_cc_reset(struct mt76x02_dev *dev)
1207 {
1208         dev->mphy.survey_time = ktime_get_boottime();
1209
1210         mt76_wr(dev, MT_CH_TIME_CFG,
1211                 MT_CH_TIME_CFG_TIMER_EN |
1212                 MT_CH_TIME_CFG_TX_AS_BUSY |
1213                 MT_CH_TIME_CFG_RX_AS_BUSY |
1214                 MT_CH_TIME_CFG_NAV_AS_BUSY |
1215                 MT_CH_TIME_CFG_EIFS_AS_BUSY |
1216                 MT_CH_CCA_RC_EN |
1217                 FIELD_PREP(MT_CH_TIME_CFG_CH_TIMER_CLR, 1));
1218
1219         /* channel cycle counters read-and-clear */
1220         mt76_rr(dev, MT_CH_BUSY);
1221         mt76_rr(dev, MT_CH_IDLE);
1222 }
1223 EXPORT_SYMBOL_GPL(mt76x02_mac_cc_reset);
1224
1225 void mt76x02_mac_set_bssid(struct mt76x02_dev *dev, u8 idx, const u8 *addr)
1226 {
1227         idx &= 7;
1228         mt76_wr(dev, MT_MAC_APC_BSSID_L(idx), get_unaligned_le32(addr));
1229         mt76_rmw_field(dev, MT_MAC_APC_BSSID_H(idx), MT_MAC_APC_BSSID_H_ADDR,
1230                        get_unaligned_le16(addr + 4));
1231 }