drivers/net/ethernet/xilinx/xilinx_axienet_main.c

   1 /*
   2  * Xilinx Axi Ethernet device driver
   3  *
   4  * Copyright (c) 2008 Nissin Systems Co., Ltd.,  Yoshio Kashiwagi
   5  * Copyright (c) 2005-2008 DLA Systems,  David H. Lynch Jr. <dhlii@dlasys.net>
   6  * Copyright (c) 2008-2009 Secret Lab Technologies Ltd.
   7  * Copyright (c) 2010 - 2011 Michal Simek <monstr@monstr.eu>
   8  * Copyright (c) 2010 - 2011 PetaLogix
   9  * Copyright (c) 2010 - 2012 Xilinx, Inc. All rights reserved.
  10  *
  11  * This is a driver for the Xilinx Axi Ethernet which is used in the Virtex6
  12  * and Spartan6.
  13  *
  14  * TODO:
  15  *  - Add Axi Fifo support.
  16  *  - Factor out Axi DMA code into separate driver.
  17  *  - Test and fix basic multicast filtering.
  18  *  - Add support for extended multicast filtering.
  19  *  - Test basic VLAN support.
  20  *  - Add support for extended VLAN support.
  21  */
  22
  23 #include <linux/delay.h>
  24 #include <linux/etherdevice.h>
  25 #include <linux/module.h>
  26 #include <linux/netdevice.h>
  27 #include <linux/of_mdio.h>
  28 #include <linux/of_net.h>
  29 #include <linux/of_platform.h>
  30 #include <linux/of_irq.h>
  31 #include <linux/of_address.h>
  32 #include <linux/skbuff.h>
  33 #include <linux/spinlock.h>
  34 #include <linux/phy.h>
  35 #include <linux/mii.h>
  36 #include <linux/ethtool.h>
  37
  38 #include "xilinx_axienet.h"
  39
  40 /* Descriptors defines for Tx and Rx DMA - 2^n for the best performance */
  41 #define TX_BD_NUM               64
  42 #define RX_BD_NUM               128
  43
  44 /* Must be shorter than length of ethtool_drvinfo.driver field to fit */
  45 #define DRIVER_NAME             "xaxienet"
  46 #define DRIVER_DESCRIPTION      "Xilinx Axi Ethernet driver"
  47 #define DRIVER_VERSION          "1.00a"
  48
  49 #define AXIENET_REGS_N          32
  50
  51 /* Match table for of_platform binding */
  52 static const struct of_device_id axienet_of_match[] = {
  53         { .compatible = "xlnx,axi-ethernet-1.00.a", },
  54         { .compatible = "xlnx,axi-ethernet-1.01.a", },
  55         { .compatible = "xlnx,axi-ethernet-2.01.a", },
  56         {},
  57 };
  58
  59 MODULE_DEVICE_TABLE(of, axienet_of_match);
  60
  61 /* Option table for setting up Axi Ethernet hardware options */
  62 static struct axienet_option axienet_options[] = {
  63         /* Turn on jumbo packet support for both Rx and Tx */
  64         {
  65                 .opt = XAE_OPTION_JUMBO,
  66                 .reg = XAE_TC_OFFSET,
  67                 .m_or = XAE_TC_JUM_MASK,
  68         }, {
  69                 .opt = XAE_OPTION_JUMBO,
  70                 .reg = XAE_RCW1_OFFSET,
  71                 .m_or = XAE_RCW1_JUM_MASK,
  72         }, { /* Turn on VLAN packet support for both Rx and Tx */
  73                 .opt = XAE_OPTION_VLAN,
  74                 .reg = XAE_TC_OFFSET,
  75                 .m_or = XAE_TC_VLAN_MASK,
  76         }, {
  77                 .opt = XAE_OPTION_VLAN,
  78                 .reg = XAE_RCW1_OFFSET,
  79                 .m_or = XAE_RCW1_VLAN_MASK,
  80         }, { /* Turn on FCS stripping on receive packets */
  81                 .opt = XAE_OPTION_FCS_STRIP,
  82                 .reg = XAE_RCW1_OFFSET,
  83                 .m_or = XAE_RCW1_FCS_MASK,
  84         }, { /* Turn on FCS insertion on transmit packets */
  85                 .opt = XAE_OPTION_FCS_INSERT,
  86                 .reg = XAE_TC_OFFSET,
  87                 .m_or = XAE_TC_FCS_MASK,
  88         }, { /* Turn off length/type field checking on receive packets */
  89                 .opt = XAE_OPTION_LENTYPE_ERR,
  90                 .reg = XAE_RCW1_OFFSET,
  91                 .m_or = XAE_RCW1_LT_DIS_MASK,
  92         }, { /* Turn on Rx flow control */
  93                 .opt = XAE_OPTION_FLOW_CONTROL,
  94                 .reg = XAE_FCC_OFFSET,
  95                 .m_or = XAE_FCC_FCRX_MASK,
  96         }, { /* Turn on Tx flow control */
  97                 .opt = XAE_OPTION_FLOW_CONTROL,
  98                 .reg = XAE_FCC_OFFSET,
  99                 .m_or = XAE_FCC_FCTX_MASK,
 100         }, { /* Turn on promiscuous frame filtering */
 101                 .opt = XAE_OPTION_PROMISC,
 102                 .reg = XAE_FMI_OFFSET,
 103                 .m_or = XAE_FMI_PM_MASK,
 104         }, { /* Enable transmitter */
 105                 .opt = XAE_OPTION_TXEN,
 106                 .reg = XAE_TC_OFFSET,
 107                 .m_or = XAE_TC_TX_MASK,
 108         }, { /* Enable receiver */
 109                 .opt = XAE_OPTION_RXEN,
 110                 .reg = XAE_RCW1_OFFSET,
 111                 .m_or = XAE_RCW1_RX_MASK,
 112         },
 113         {}
 114 };
 115
 116 /**
 117  * axienet_dma_in32 - Memory mapped Axi DMA register read
 118  * @lp:         Pointer to axienet local structure
 119  * @reg:        Address offset from the base address of the Axi DMA core
 120  *
 121  * Return: The contents of the Axi DMA register
 122  *
 123  * This function returns the contents of the corresponding Axi DMA register.
 124  */
 125 static inline u32 axienet_dma_in32(struct axienet_local *lp, off_t reg)
 126 {
 127         return in_be32(lp->dma_regs + reg);
 128 }
 129
 130 /**
 131  * axienet_dma_out32 - Memory mapped Axi DMA register write.
 132  * @lp:         Pointer to axienet local structure
 133  * @reg:        Address offset from the base address of the Axi DMA core
 134  * @value:      Value to be written into the Axi DMA register
 135  *
 136  * This function writes the desired value into the corresponding Axi DMA
 137  * register.
 138  */
 139 static inline void axienet_dma_out32(struct axienet_local *lp,
 140                                      off_t reg, u32 value)
 141 {
 142         out_be32((lp->dma_regs + reg), value);
 143 }
 144
 145 /**
 146  * axienet_dma_bd_release - Release buffer descriptor rings
 147  * @ndev:       Pointer to the net_device structure
 148  *
 149  * This function is used to release the descriptors allocated in
 150  * axienet_dma_bd_init. axienet_dma_bd_release is called when Axi Ethernet
 151  * driver stop api is called.
 152  */
 153 static void axienet_dma_bd_release(struct net_device *ndev)
 154 {
 155         int i;
 156         struct axienet_local *lp = netdev_priv(ndev);
 157
 158         for (i = 0; i < RX_BD_NUM; i++) {
 159                 dma_unmap_single(ndev->dev.parent, lp->rx_bd_v[i].phys,
 160                                  lp->max_frm_size, DMA_FROM_DEVICE);
 161                 dev_kfree_skb((struct sk_buff *)
 162                               (lp->rx_bd_v[i].sw_id_offset));
 163         }
 164
 165         if (lp->rx_bd_v) {
 166                 dma_free_coherent(ndev->dev.parent,
 167                                   sizeof(*lp->rx_bd_v) * RX_BD_NUM,
 168                                   lp->rx_bd_v,
 169                                   lp->rx_bd_p);
 170         }
 171         if (lp->tx_bd_v) {
 172                 dma_free_coherent(ndev->dev.parent,
 173                                   sizeof(*lp->tx_bd_v) * TX_BD_NUM,
 174                                   lp->tx_bd_v,
 175                                   lp->tx_bd_p);
 176         }
 177 }
 178
 179 /**
 180  * axienet_dma_bd_init - Setup buffer descriptor rings for Axi DMA
 181  * @ndev:       Pointer to the net_device structure
 182  *
 183  * Return: 0, on success -ENOMEM, on failure
 184  *
 185  * This function is called to initialize the Rx and Tx DMA descriptor
 186  * rings. This initializes the descriptors with required default values
 187  * and is called when Axi Ethernet driver reset is called.
 188  */
 189 static int axienet_dma_bd_init(struct net_device *ndev)
 190 {
 191         u32 cr;
 192         int i;
 193         struct sk_buff *skb;
 194         struct axienet_local *lp = netdev_priv(ndev);
 195
 196         /* Reset the indexes which are used for accessing the BDs */
 197         lp->tx_bd_ci = 0;
 198         lp->tx_bd_tail = 0;
 199         lp->rx_bd_ci = 0;
 200
 201         /* Allocate the Tx and Rx buffer descriptors. */
 202         lp->tx_bd_v = dma_zalloc_coherent(ndev->dev.parent,
 203                                           sizeof(*lp->tx_bd_v) * TX_BD_NUM,
 204                                           &lp->tx_bd_p, GFP_KERNEL);
 205         if (!lp->tx_bd_v)
 206                 goto out;
 207
 208         lp->rx_bd_v = dma_zalloc_coherent(ndev->dev.parent,
 209                                           sizeof(*lp->rx_bd_v) * RX_BD_NUM,
 210                                           &lp->rx_bd_p, GFP_KERNEL);
 211         if (!lp->rx_bd_v)
 212                 goto out;
 213
 214         for (i = 0; i < TX_BD_NUM; i++) {
 215                 lp->tx_bd_v[i].next = lp->tx_bd_p +
 216                                       sizeof(*lp->tx_bd_v) *
 217                                       ((i + 1) % TX_BD_NUM);
 218         }
 219
 220         for (i = 0; i < RX_BD_NUM; i++) {
 221                 lp->rx_bd_v[i].next = lp->rx_bd_p +
 222                                       sizeof(*lp->rx_bd_v) *
 223                                       ((i + 1) % RX_BD_NUM);
 224
 225                 skb = netdev_alloc_skb_ip_align(ndev, lp->max_frm_size);
 226                 if (!skb)
 227                         goto out;
 228
 229                 lp->rx_bd_v[i].sw_id_offset = (u32) skb;
 230                 lp->rx_bd_v[i].phys = dma_map_single(ndev->dev.parent,
 231                                                      skb->data,
 232                                                      lp->max_frm_size,
 233                                                      DMA_FROM_DEVICE);
 234                 lp->rx_bd_v[i].cntrl = lp->max_frm_size;
 235         }
 236
 237         /* Start updating the Rx channel control register */
 238         cr = axienet_dma_in32(lp, XAXIDMA_RX_CR_OFFSET);
 239         /* Update the interrupt coalesce count */
 240         cr = ((cr & ~XAXIDMA_COALESCE_MASK) |
 241               ((lp->coalesce_count_rx) << XAXIDMA_COALESCE_SHIFT));
 242         /* Update the delay timer count */
 243         cr = ((cr & ~XAXIDMA_DELAY_MASK) |
 244               (XAXIDMA_DFT_RX_WAITBOUND << XAXIDMA_DELAY_SHIFT));
 245         /* Enable coalesce, delay timer and error interrupts */
 246         cr |= XAXIDMA_IRQ_ALL_MASK;
 247         /* Write to the Rx channel control register */
 248         axienet_dma_out32(lp, XAXIDMA_RX_CR_OFFSET, cr);
 249
 250         /* Start updating the Tx channel control register */
 251         cr = axienet_dma_in32(lp, XAXIDMA_TX_CR_OFFSET);
 252         /* Update the interrupt coalesce count */
 253         cr = (((cr & ~XAXIDMA_COALESCE_MASK)) |
 254               ((lp->coalesce_count_tx) << XAXIDMA_COALESCE_SHIFT));
 255         /* Update the delay timer count */
 256         cr = (((cr & ~XAXIDMA_DELAY_MASK)) |
 257               (XAXIDMA_DFT_TX_WAITBOUND << XAXIDMA_DELAY_SHIFT));
 258         /* Enable coalesce, delay timer and error interrupts */
 259         cr |= XAXIDMA_IRQ_ALL_MASK;
 260         /* Write to the Tx channel control register */
 261         axienet_dma_out32(lp, XAXIDMA_TX_CR_OFFSET, cr);
 262
 263         /* Populate the tail pointer and bring the Rx Axi DMA engine out of
 264          * halted state. This will make the Rx side ready for reception.
 265          */
 266         axienet_dma_out32(lp, XAXIDMA_RX_CDESC_OFFSET, lp->rx_bd_p);
 267         cr = axienet_dma_in32(lp, XAXIDMA_RX_CR_OFFSET);
 268         axienet_dma_out32(lp, XAXIDMA_RX_CR_OFFSET,
 269                           cr | XAXIDMA_CR_RUNSTOP_MASK);
 270         axienet_dma_out32(lp, XAXIDMA_RX_TDESC_OFFSET, lp->rx_bd_p +
 271                           (sizeof(*lp->rx_bd_v) * (RX_BD_NUM - 1)));
 272
 273         /* Write to the RS (Run-stop) bit in the Tx channel control register.
 274          * Tx channel is now ready to run. But only after we write to the
 275          * tail pointer register that the Tx channel will start transmitting.
 276          */
 277         axienet_dma_out32(lp, XAXIDMA_TX_CDESC_OFFSET, lp->tx_bd_p);
 278         cr = axienet_dma_in32(lp, XAXIDMA_TX_CR_OFFSET);
 279         axienet_dma_out32(lp, XAXIDMA_TX_CR_OFFSET,
 280                           cr | XAXIDMA_CR_RUNSTOP_MASK);
 281
 282         /* Wait for PhyRstCmplt bit to be set, indicating the PHY reset has finished */
 283         ret = read_poll_timeout(axienet_ior, value,
 284                                 value & XAE_INT_PHYRSTCMPLT_MASK,
 285                                 DELAY_OF_ONE_MILLISEC, 50000, false, lp,
 286                                 XAE_IS_OFFSET);
 287         if (ret) {
 288                 dev_err(lp->dev, "%s: timeout waiting for PhyRstCmplt\n", __func__);
 289                 return ret;
 290         }
 291
 292         return 0;
 293 out:
 294         axienet_dma_bd_release(ndev);
 295         return -ENOMEM;
 296 }
 297
 298 /**
 299  * axienet_set_mac_address - Write the MAC address
 300  * @ndev:       Pointer to the net_device structure
 301  * @address:    6 byte Address to be written as MAC address
 302  *
 303  * This function is called to initialize the MAC address of the Axi Ethernet
 304  * core. It writes to the UAW0 and UAW1 registers of the core.
 305  */
 306 static void axienet_set_mac_address(struct net_device *ndev,
 307                                     const void *address)
 308 {
 309         struct axienet_local *lp = netdev_priv(ndev);
 310
 311         if (address)
 312                 memcpy(ndev->dev_addr, address, ETH_ALEN);
 313         if (!is_valid_ether_addr(ndev->dev_addr))
 314                 eth_hw_addr_random(ndev);
 315
 316         /* Set up unicast MAC address filter set its mac address */
 317         axienet_iow(lp, XAE_UAW0_OFFSET,
 318                     (ndev->dev_addr[0]) |
 319                     (ndev->dev_addr[1] << 8) |
 320                     (ndev->dev_addr[2] << 16) |
 321                     (ndev->dev_addr[3] << 24));
 322         axienet_iow(lp, XAE_UAW1_OFFSET,
 323                     (((axienet_ior(lp, XAE_UAW1_OFFSET)) &
 324                       ~XAE_UAW1_UNICASTADDR_MASK) |
 325                      (ndev->dev_addr[4] |
 326                      (ndev->dev_addr[5] << 8))));
 327 }
 328
 329 /**
 330  * netdev_set_mac_address - Write the MAC address (from outside the driver)
 331  * @ndev:       Pointer to the net_device structure
 332  * @p:          6 byte Address to be written as MAC address
 333  *
 334  * Return: 0 for all conditions. Presently, there is no failure case.
 335  *
 336  * This function is called to initialize the MAC address of the Axi Ethernet
 337  * core. It calls the core specific axienet_set_mac_address. This is the
 338  * function that goes into net_device_ops structure entry ndo_set_mac_address.
 339  */
 340 static int netdev_set_mac_address(struct net_device *ndev, void *p)
 341 {
 342         struct sockaddr *addr = p;
 343         axienet_set_mac_address(ndev, addr->sa_data);
 344         return 0;
 345 }
 346
 347 /**
 348  * axienet_set_multicast_list - Prepare the multicast table
 349  * @ndev:       Pointer to the net_device structure
 350  *
 351  * This function is called to initialize the multicast table during
 352  * initialization. The Axi Ethernet basic multicast support has a four-entry
 353  * multicast table which is initialized here. Additionally this function
 354  * goes into the net_device_ops structure entry ndo_set_multicast_list. This
 355  * means whenever the multicast table entries need to be updated this
 356  * function gets called.
 357  */
 358 static void axienet_set_multicast_list(struct net_device *ndev)
 359 {
 360         int i;
 361         u32 reg, af0reg, af1reg;
 362         struct axienet_local *lp = netdev_priv(ndev);
 363
 364         if (ndev->flags & (IFF_ALLMULTI | IFF_PROMISC) ||
 365             netdev_mc_count(ndev) > XAE_MULTICAST_CAM_TABLE_NUM) {
 366                 /* We must make the kernel realize we had to move into
 367                  * promiscuous mode. If it was a promiscuous mode request
 368                  * the flag is already set. If not we set it.
 369                  */
 370                 ndev->flags |= IFF_PROMISC;
 371                 reg = axienet_ior(lp, XAE_FMI_OFFSET);
 372                 reg |= XAE_FMI_PM_MASK;
 373                 axienet_iow(lp, XAE_FMI_OFFSET, reg);
 374                 dev_info(&ndev->dev, "Promiscuous mode enabled.\n");
 375         } else if (!netdev_mc_empty(ndev)) {
 376                 struct netdev_hw_addr *ha;
 377
 378                 i = 0;
 379                 netdev_for_each_mc_addr(ha, ndev) {
 380                         if (i >= XAE_MULTICAST_CAM_TABLE_NUM)
 381                                 break;
 382
 383                         af0reg = (ha->addr[0]);
 384                         af0reg |= (ha->addr[1] << 8);
 385                         af0reg |= (ha->addr[2] << 16);
 386                         af0reg |= (ha->addr[3] << 24);
 387
 388                         af1reg = (ha->addr[4]);
 389                         af1reg |= (ha->addr[5] << 8);
 390
 391                         reg = axienet_ior(lp, XAE_FMI_OFFSET) & 0xFFFFFF00;
 392                         reg |= i;
 393
 394                         axienet_iow(lp, XAE_FMI_OFFSET, reg);
 395                         axienet_iow(lp, XAE_AF0_OFFSET, af0reg);
 396                         axienet_iow(lp, XAE_AF1_OFFSET, af1reg);
 397                         i++;
 398                 }
 399         } else {
 400                 reg = axienet_ior(lp, XAE_FMI_OFFSET);
 401                 reg &= ~XAE_FMI_PM_MASK;
 402
 403                 axienet_iow(lp, XAE_FMI_OFFSET, reg);
 404
 405                 for (i = 0; i < XAE_MULTICAST_CAM_TABLE_NUM; i++) {
 406                         reg = axienet_ior(lp, XAE_FMI_OFFSET) & 0xFFFFFF00;
 407                         reg |= i;
 408
 409                         axienet_iow(lp, XAE_FMI_OFFSET, reg);
 410                         axienet_iow(lp, XAE_AF0_OFFSET, 0);
 411                         axienet_iow(lp, XAE_AF1_OFFSET, 0);
 412                 }
 413
 414                 dev_info(&ndev->dev, "Promiscuous mode disabled.\n");
 415         }
 416 }
 417
 418 /**
 419  * axienet_setoptions - Set an Axi Ethernet option
 420  * @ndev:       Pointer to the net_device structure
 421  * @options:    Option to be enabled/disabled
 422  *
 423  * The Axi Ethernet core has multiple features which can be selectively turned
 424  * on or off. The typical options could be jumbo frame option, basic VLAN
 425  * option, promiscuous mode option etc. This function is used to set or clear
 426  * these options in the Axi Ethernet hardware. This is done through
 427  * axienet_option structure .
 428  */
 429 static void axienet_setoptions(struct net_device *ndev, u32 options)
 430 {
 431         int reg;
 432         struct axienet_local *lp = netdev_priv(ndev);
 433         struct axienet_option *tp = &axienet_options[0];
 434
 435         while (tp->opt) {
 436                 reg = ((axienet_ior(lp, tp->reg)) & ~(tp->m_or));
 437                 if (options & tp->opt)
 438                         reg |= tp->m_or;
 439                 axienet_iow(lp, tp->reg, reg);
 440                 tp++;
 441         }
 442
 443         lp->options |= options;
 444 }
 445
 446 static void __axienet_device_reset(struct axienet_local *lp, off_t offset)
 447 {
 448         u32 timeout;
 449         /* Reset Axi DMA. This would reset Axi Ethernet core as well. The reset
 450          * process of Axi DMA takes a while to complete as all pending
 451          * commands/transfers will be flushed or completed during this
 452          * reset process.
 453          */
 454         axienet_dma_out32(lp, offset, XAXIDMA_CR_RESET_MASK);
 455         timeout = DELAY_OF_ONE_MILLISEC;
 456         while (axienet_dma_in32(lp, offset) & XAXIDMA_CR_RESET_MASK) {
 457                 udelay(1);
 458                 if (--timeout == 0) {
 459                         netdev_err(lp->ndev, "%s: DMA reset timeout!\n",
 460                                    __func__);
 461                         break;
 462                 }
 463         }
 464 }
 465
 466 /**
 467  * axienet_device_reset - Reset and initialize the Axi Ethernet hardware.
 468  * @ndev:       Pointer to the net_device structure
 469  *
 470  * This function is called to reset and initialize the Axi Ethernet core. This
 471  * is typically called during initialization. It does a reset of the Axi DMA
 472  * Rx/Tx channels and initializes the Axi DMA BDs. Since Axi DMA reset lines
 473  * areconnected to Axi Ethernet reset lines, this in turn resets the Axi
 474  * Ethernet core. No separate hardware reset is done for the Axi Ethernet
 475  * core.
 476  */
 477 static void axienet_device_reset(struct net_device *ndev)
 478 {
 479         u32 axienet_status;
 480         struct axienet_local *lp = netdev_priv(ndev);
 481
 482         __axienet_device_reset(lp, XAXIDMA_TX_CR_OFFSET);
 483         __axienet_device_reset(lp, XAXIDMA_RX_CR_OFFSET);
 484
 485         lp->max_frm_size = XAE_MAX_VLAN_FRAME_SIZE;
 486         lp->options |= XAE_OPTION_VLAN;
 487         lp->options &= (~XAE_OPTION_JUMBO);
 488
 489         if ((ndev->mtu > XAE_MTU) &&
 490                 (ndev->mtu <= XAE_JUMBO_MTU)) {
 491                 lp->max_frm_size = ndev->mtu + VLAN_ETH_HLEN +
 492                                         XAE_TRL_SIZE;
 493
 494                 if (lp->max_frm_size <= lp->rxmem)
 495                         lp->options |= XAE_OPTION_JUMBO;
 496         }
 497
 498         if (axienet_dma_bd_init(ndev)) {
 499                 netdev_err(ndev, "%s: descriptor allocation failed\n",
 500                            __func__);
 501         }
 502
 503         axienet_status = axienet_ior(lp, XAE_RCW1_OFFSET);
 504         axienet_status &= ~XAE_RCW1_RX_MASK;
 505         axienet_iow(lp, XAE_RCW1_OFFSET, axienet_status);
 506
 507         axienet_status = axienet_ior(lp, XAE_IP_OFFSET);
 508         if (axienet_status & XAE_INT_RXRJECT_MASK)
 509                 axienet_iow(lp, XAE_IS_OFFSET, XAE_INT_RXRJECT_MASK);
 510
 511         axienet_iow(lp, XAE_FCC_OFFSET, XAE_FCC_FCRX_MASK);
 512
 513         /* Sync default options with HW but leave receiver and
 514          * transmitter disabled.
 515          */
 516         axienet_setoptions(ndev, lp->options &
 517                            ~(XAE_OPTION_TXEN | XAE_OPTION_RXEN));
 518         axienet_set_mac_address(ndev, NULL);
 519         axienet_set_multicast_list(ndev);
 520         axienet_setoptions(ndev, lp->options);
 521
 522         netif_trans_update(ndev);
 523 }
 524
 525 /**
 526  * axienet_adjust_link - Adjust the PHY link speed/duplex.
 527  * @ndev:       Pointer to the net_device structure
 528  *
 529  * This function is called to change the speed and duplex setting after
 530  * auto negotiation is done by the PHY. This is the function that gets
 531  * registered with the PHY interface through the "of_phy_connect" call.
 532  */
 533 static void axienet_adjust_link(struct net_device *ndev)
 534 {
 535         u32 emmc_reg;
 536         u32 link_state;
 537         u32 setspeed = 1;
 538         struct axienet_local *lp = netdev_priv(ndev);
 539         struct phy_device *phy = ndev->phydev;
 540
 541         link_state = phy->speed | (phy->duplex << 1) | phy->link;
 542         if (lp->last_link != link_state) {
 543                 if ((phy->speed == SPEED_10) || (phy->speed == SPEED_100)) {
 544                         if (lp->phy_mode == PHY_INTERFACE_MODE_1000BASEX)
 545                                 setspeed = 0;
 546                 } else {
 547                         if ((phy->speed == SPEED_1000) &&
 548                             (lp->phy_mode == PHY_INTERFACE_MODE_MII))
 549                                 setspeed = 0;
 550                 }
 551
 552                 if (setspeed == 1) {
 553                         emmc_reg = axienet_ior(lp, XAE_EMMC_OFFSET);
 554                         emmc_reg &= ~XAE_EMMC_LINKSPEED_MASK;
 555
 556                         switch (phy->speed) {
 557                         case SPEED_1000:
 558                                 emmc_reg |= XAE_EMMC_LINKSPD_1000;
 559                                 break;
 560                         case SPEED_100:
 561                                 emmc_reg |= XAE_EMMC_LINKSPD_100;
 562                                 break;
 563                         case SPEED_10:
 564                                 emmc_reg |= XAE_EMMC_LINKSPD_10;
 565                                 break;
 566                         default:
 567                                 dev_err(&ndev->dev, "Speed other than 10, 100 "
 568                                         "or 1Gbps is not supported\n");
 569                                 break;
 570                         }
 571
 572                         axienet_iow(lp, XAE_EMMC_OFFSET, emmc_reg);
 573                         lp->last_link = link_state;
 574                         phy_print_status(phy);
 575                 } else {
 576                         netdev_err(ndev,
 577                                    "Error setting Axi Ethernet mac speed\n");
 578                 }
 579         }
 580 }
 581
 582 /**
 583  * axienet_start_xmit_done - Invoked once a transmit is completed by the
 584  * Axi DMA Tx channel.
 585  * @ndev:       Pointer to the net_device structure
 586  *
 587  * This function is invoked from the Axi DMA Tx isr to notify the completion
 588  * of transmit operation. It clears fields in the corresponding Tx BDs and
 589  * unmaps the corresponding buffer so that CPU can regain ownership of the
 590  * buffer. It finally invokes "netif_wake_queue" to restart transmission if
 591  * required.
 592  */
 593 static void axienet_start_xmit_done(struct net_device *ndev)
 594 {
 595         u32 size = 0;
 596         u32 packets = 0;
 597         struct axienet_local *lp = netdev_priv(ndev);
 598         struct axidma_bd *cur_p;
 599         unsigned int status = 0;
 600
 601         cur_p = &lp->tx_bd_v[lp->tx_bd_ci];
 602         status = cur_p->status;
 603         while (status & XAXIDMA_BD_STS_COMPLETE_MASK) {
 604                 dma_unmap_single(ndev->dev.parent, cur_p->phys,
 605                                 (cur_p->cntrl & XAXIDMA_BD_CTRL_LENGTH_MASK),
 606                                 DMA_TO_DEVICE);
 607                 if (cur_p->app4)
 608                         dev_kfree_skb_irq((struct sk_buff *)cur_p->app4);
 609                 /*cur_p->phys = 0;*/
 610                 cur_p->app0 = 0;
 611                 cur_p->app1 = 0;
 612                 cur_p->app2 = 0;
 613                 cur_p->app4 = 0;
 614                 cur_p->status = 0;
 615
 616                 size += status & XAXIDMA_BD_STS_ACTUAL_LEN_MASK;
 617                 packets++;
 618
 619                 ++lp->tx_bd_ci;
 620                 lp->tx_bd_ci %= TX_BD_NUM;
 621                 cur_p = &lp->tx_bd_v[lp->tx_bd_ci];
 622                 status = cur_p->status;
 623         }
 624
 625         ndev->stats.tx_packets += packets;
 626         ndev->stats.tx_bytes += size;
 627
 628         /* Matches barrier in axienet_start_xmit */
 629         smp_mb();
 630
 631         netif_wake_queue(ndev);
 632 }
 633
 634 /**
 635  * axienet_check_tx_bd_space - Checks if a BD/group of BDs are currently busy
 636  * @lp:         Pointer to the axienet_local structure
 637  * @num_frag:   The number of BDs to check for
 638  *
 639  * Return: 0, on success
 640  *          NETDEV_TX_BUSY, if any of the descriptors are not free
 641  *
 642  * This function is invoked before BDs are allocated and transmission starts.
 643  * This function returns 0 if a BD or group of BDs can be allocated for
 644  * transmission. If the BD or any of the BDs are not free the function
 645  * returns a busy status. This is invoked from axienet_start_xmit.
 646  */
 647 static inline int axienet_check_tx_bd_space(struct axienet_local *lp,
 648                                             int num_frag)
 649 {
 650         struct axidma_bd *cur_p;
 651         cur_p = &lp->tx_bd_v[(lp->tx_bd_tail + num_frag) % TX_BD_NUM];
 652         if (cur_p->status & XAXIDMA_BD_STS_ALL_MASK)
 653                 return NETDEV_TX_BUSY;
 654         return 0;
 655 }
 656
 657 /**
 658  * axienet_start_xmit - Starts the transmission.
 659  * @skb:        sk_buff pointer that contains data to be Txed.
 660  * @ndev:       Pointer to net_device structure.
 661  *
 662  * Return: NETDEV_TX_OK, on success
 663  *          NETDEV_TX_BUSY, if any of the descriptors are not free
 664  *
 665  * This function is invoked from upper layers to initiate transmission. The
 666  * function uses the next available free BDs and populates their fields to
 667  * start the transmission. Additionally if checksum offloading is supported,
 668  * it populates AXI Stream Control fields with appropriate values.
 669  */
 670 static netdev_tx_t
 671 axienet_start_xmit(struct sk_buff *skb, struct net_device *ndev)
 672 {
 673         u32 ii;
 674         u32 num_frag;
 675         u32 csum_start_off;
 676         u32 csum_index_off;
 677         skb_frag_t *frag;
 678         dma_addr_t tail_p;
 679         struct axienet_local *lp = netdev_priv(ndev);
 680         struct axidma_bd *cur_p;
 681
 682         num_frag = skb_shinfo(skb)->nr_frags;
 683         cur_p = &lp->tx_bd_v[lp->tx_bd_tail];
 684
 685         if (axienet_check_tx_bd_space(lp, num_frag + 1)) {
 686                 if (netif_queue_stopped(ndev))
 687                         return NETDEV_TX_BUSY;
 688
 689                 netif_stop_queue(ndev);
 690
 691                 /* Matches barrier in axienet_start_xmit_done */
 692                 smp_mb();
 693
 694                 /* Space might have just been freed - check again */
 695                 if (axienet_check_tx_bd_space(lp, num_frag + 1))
 696                         return NETDEV_TX_BUSY;
 697
 698                 netif_wake_queue(ndev);
 699         }
 700
 701         if (skb->ip_summed == CHECKSUM_PARTIAL) {
 702                 if (lp->features & XAE_FEATURE_FULL_TX_CSUM) {
 703                         /* Tx Full Checksum Offload Enabled */
 704                         cur_p->app0 |= 2;
 705                 } else if (lp->features & XAE_FEATURE_PARTIAL_RX_CSUM) {
 706                         csum_start_off = skb_transport_offset(skb);
 707                         csum_index_off = csum_start_off + skb->csum_offset;
 708                         /* Tx Partial Checksum Offload Enabled */
 709                         cur_p->app0 |= 1;
 710                         cur_p->app1 = (csum_start_off << 16) | csum_index_off;
 711                 }
 712         } else if (skb->ip_summed == CHECKSUM_UNNECESSARY) {
 713                 cur_p->app0 |= 2; /* Tx Full Checksum Offload Enabled */
 714         }
 715
 716         cur_p->cntrl = skb_headlen(skb) | XAXIDMA_BD_CTRL_TXSOF_MASK;
 717         cur_p->phys = dma_map_single(ndev->dev.parent, skb->data,
 718                                      skb_headlen(skb), DMA_TO_DEVICE);
 719
 720         for (ii = 0; ii < num_frag; ii++) {
 721                 ++lp->tx_bd_tail;
 722                 lp->tx_bd_tail %= TX_BD_NUM;
 723                 cur_p = &lp->tx_bd_v[lp->tx_bd_tail];
 724                 frag = &skb_shinfo(skb)->frags[ii];
 725                 cur_p->phys = dma_map_single(ndev->dev.parent,
 726                                              skb_frag_address(frag),
 727                                              skb_frag_size(frag),
 728                                              DMA_TO_DEVICE);
 729                 cur_p->cntrl = skb_frag_size(frag);
 730         }
 731
 732         cur_p->cntrl |= XAXIDMA_BD_CTRL_TXEOF_MASK;
 733         cur_p->app4 = (unsigned long)skb;
 734
 735         tail_p = lp->tx_bd_p + sizeof(*lp->tx_bd_v) * lp->tx_bd_tail;
 736         /* Start the transfer */
 737         axienet_dma_out32(lp, XAXIDMA_TX_TDESC_OFFSET, tail_p);
 738         ++lp->tx_bd_tail;
 739         lp->tx_bd_tail %= TX_BD_NUM;
 740
 741         return NETDEV_TX_OK;
 742 }
 743
 744 /**
 745  * axienet_recv - Is called from Axi DMA Rx Isr to complete the received
 746  *                BD processing.
 747  * @ndev:       Pointer to net_device structure.
 748  *
 749  * This function is invoked from the Axi DMA Rx isr to process the Rx BDs. It
 750  * does minimal processing and invokes "netif_rx" to complete further
 751  * processing.
 752  */
 753 static void axienet_recv(struct net_device *ndev)
 754 {
 755         u32 length;
 756         u32 csumstatus;
 757         u32 size = 0;
 758         u32 packets = 0;
 759         dma_addr_t tail_p = 0;
 760         struct axienet_local *lp = netdev_priv(ndev);
 761         struct sk_buff *skb, *new_skb;
 762         struct axidma_bd *cur_p;
 763
 764         cur_p = &lp->rx_bd_v[lp->rx_bd_ci];
 765
 766         while ((cur_p->status & XAXIDMA_BD_STS_COMPLETE_MASK)) {
 767                 tail_p = lp->rx_bd_p + sizeof(*lp->rx_bd_v) * lp->rx_bd_ci;
 768                 skb = (struct sk_buff *) (cur_p->sw_id_offset);
 769                 length = cur_p->app4 & 0x0000FFFF;
 770
 771                 dma_unmap_single(ndev->dev.parent, cur_p->phys,
 772                                  lp->max_frm_size,
 773                                  DMA_FROM_DEVICE);
 774
 775                 skb_put(skb, length);
 776                 skb->protocol = eth_type_trans(skb, ndev);
 777                 /*skb_checksum_none_assert(skb);*/
 778                 skb->ip_summed = CHECKSUM_NONE;
 779
 780                 /* if we're doing Rx csum offload, set it up */
 781                 if (lp->features & XAE_FEATURE_FULL_RX_CSUM) {
 782                         csumstatus = (cur_p->app2 &
 783                                       XAE_FULL_CSUM_STATUS_MASK) >> 3;
 784                         if ((csumstatus == XAE_IP_TCP_CSUM_VALIDATED) ||
 785                             (csumstatus == XAE_IP_UDP_CSUM_VALIDATED)) {
 786                                 skb->ip_summed = CHECKSUM_UNNECESSARY;
 787                         }
 788                 } else if ((lp->features & XAE_FEATURE_PARTIAL_RX_CSUM) != 0 &&
 789                            skb->protocol == htons(ETH_P_IP) &&
 790                            skb->len > 64) {
 791                         skb->csum = be32_to_cpu(cur_p->app3 & 0xFFFF);
 792                         skb->ip_summed = CHECKSUM_COMPLETE;
 793                 }
 794
 795                 netif_rx(skb);
 796
 797                 size += length;
 798                 packets++;
 799
 800                 new_skb = netdev_alloc_skb_ip_align(ndev, lp->max_frm_size);
 801                 if (!new_skb)
 802                         return;
 803
 804                 cur_p->phys = dma_map_single(ndev->dev.parent, new_skb->data,
 805                                              lp->max_frm_size,
 806                                              DMA_FROM_DEVICE);
 807                 cur_p->cntrl = lp->max_frm_size;
 808                 cur_p->status = 0;
 809                 cur_p->sw_id_offset = (u32) new_skb;
 810
 811                 ++lp->rx_bd_ci;
 812                 lp->rx_bd_ci %= RX_BD_NUM;
 813                 cur_p = &lp->rx_bd_v[lp->rx_bd_ci];
 814         }
 815
 816         ndev->stats.rx_packets += packets;
 817         ndev->stats.rx_bytes += size;
 818
 819         if (tail_p)
 820                 axienet_dma_out32(lp, XAXIDMA_RX_TDESC_OFFSET, tail_p);
 821 }
 822
 823 /**
 824  * axienet_tx_irq - Tx Done Isr.
 825  * @irq:        irq number
 826  * @_ndev:      net_device pointer
 827  *
 828  * Return: IRQ_HANDLED for all cases.
 829  *
 830  * This is the Axi DMA Tx done Isr. It invokes "axienet_start_xmit_done"
 831  * to complete the BD processing.
 832  */
 833 static irqreturn_t axienet_tx_irq(int irq, void *_ndev)
 834 {
 835         u32 cr;
 836         unsigned int status;
 837         struct net_device *ndev = _ndev;
 838         struct axienet_local *lp = netdev_priv(ndev);
 839
 840         status = axienet_dma_in32(lp, XAXIDMA_TX_SR_OFFSET);
 841         if (status & (XAXIDMA_IRQ_IOC_MASK | XAXIDMA_IRQ_DELAY_MASK)) {
 842                 axienet_dma_out32(lp, XAXIDMA_TX_SR_OFFSET, status);
 843                 axienet_start_xmit_done(lp->ndev);
 844                 goto out;
 845         }
 846         if (!(status & XAXIDMA_IRQ_ALL_MASK))
 847                 dev_err(&ndev->dev, "No interrupts asserted in Tx path\n");
 848         if (status & XAXIDMA_IRQ_ERROR_MASK) {
 849                 dev_err(&ndev->dev, "DMA Tx error 0x%x\n", status);
 850                 dev_err(&ndev->dev, "Current BD is at: 0x%x\n",
 851                         (lp->tx_bd_v[lp->tx_bd_ci]).phys);
 852
 853                 cr = axienet_dma_in32(lp, XAXIDMA_TX_CR_OFFSET);
 854                 /* Disable coalesce, delay timer and error interrupts */
 855                 cr &= (~XAXIDMA_IRQ_ALL_MASK);
 856                 /* Write to the Tx channel control register */
 857                 axienet_dma_out32(lp, XAXIDMA_TX_CR_OFFSET, cr);
 858
 859                 cr = axienet_dma_in32(lp, XAXIDMA_RX_CR_OFFSET);
 860                 /* Disable coalesce, delay timer and error interrupts */
 861                 cr &= (~XAXIDMA_IRQ_ALL_MASK);
 862                 /* Write to the Rx channel control register */
 863                 axienet_dma_out32(lp, XAXIDMA_RX_CR_OFFSET, cr);
 864
 865                 tasklet_schedule(&lp->dma_err_tasklet);
 866                 axienet_dma_out32(lp, XAXIDMA_TX_SR_OFFSET, status);
 867         }
 868 out:
 869         return IRQ_HANDLED;
 870 }
 871
 872 /**
 873  * axienet_rx_irq - Rx Isr.
 874  * @irq:        irq number
 875  * @_ndev:      net_device pointer
 876  *
 877  * Return: IRQ_HANDLED for all cases.
 878  *
 879  * This is the Axi DMA Rx Isr. It invokes "axienet_recv" to complete the BD
 880  * processing.
 881  */
 882 static irqreturn_t axienet_rx_irq(int irq, void *_ndev)
 883 {
 884         u32 cr;
 885         unsigned int status;
 886         struct net_device *ndev = _ndev;
 887         struct axienet_local *lp = netdev_priv(ndev);
 888
 889         status = axienet_dma_in32(lp, XAXIDMA_RX_SR_OFFSET);
 890         if (status & (XAXIDMA_IRQ_IOC_MASK | XAXIDMA_IRQ_DELAY_MASK)) {
 891                 axienet_dma_out32(lp, XAXIDMA_RX_SR_OFFSET, status);
 892                 axienet_recv(lp->ndev);
 893                 goto out;
 894         }
 895         if (!(status & XAXIDMA_IRQ_ALL_MASK))
 896                 dev_err(&ndev->dev, "No interrupts asserted in Rx path\n");
 897         if (status & XAXIDMA_IRQ_ERROR_MASK) {
 898                 dev_err(&ndev->dev, "DMA Rx error 0x%x\n", status);
 899                 dev_err(&ndev->dev, "Current BD is at: 0x%x\n",
 900                         (lp->rx_bd_v[lp->rx_bd_ci]).phys);
 901
 902                 cr = axienet_dma_in32(lp, XAXIDMA_TX_CR_OFFSET);
 903                 /* Disable coalesce, delay timer and error interrupts */
 904                 cr &= (~XAXIDMA_IRQ_ALL_MASK);
 905                 /* Finally write to the Tx channel control register */
 906                 axienet_dma_out32(lp, XAXIDMA_TX_CR_OFFSET, cr);
 907
 908                 cr = axienet_dma_in32(lp, XAXIDMA_RX_CR_OFFSET);
 909                 /* Disable coalesce, delay timer and error interrupts */
 910                 cr &= (~XAXIDMA_IRQ_ALL_MASK);
 911                 /* write to the Rx channel control register */
 912                 axienet_dma_out32(lp, XAXIDMA_RX_CR_OFFSET, cr);
 913
 914                 tasklet_schedule(&lp->dma_err_tasklet);
 915                 axienet_dma_out32(lp, XAXIDMA_RX_SR_OFFSET, status);
 916         }
 917 out:
 918         return IRQ_HANDLED;
 919 }
 920
 921 static void axienet_dma_err_handler(unsigned long data);
 922
 923 /**
 924  * axienet_open - Driver open routine.
 925  * @ndev:       Pointer to net_device structure
 926  *
 927  * Return: 0, on success.
 928  *          non-zero error value on failure
 929  *
 930  * This is the driver open routine. It calls phy_start to start the PHY device.
 931  * It also allocates interrupt service routines, enables the interrupt lines
 932  * and ISR handling. Axi Ethernet core is reset through Axi DMA core. Buffer
 933  * descriptors are initialized.
 934  */
 935 static int axienet_open(struct net_device *ndev)
 936 {
 937         int ret, mdio_mcreg;
 938         struct axienet_local *lp = netdev_priv(ndev);
 939         struct phy_device *phydev = NULL;
 940
 941         dev_dbg(&ndev->dev, "axienet_open()\n");
 942
 943         mdio_mcreg = axienet_ior(lp, XAE_MDIO_MC_OFFSET);
 944         ret = axienet_mdio_wait_until_ready(lp);
 945         if (ret < 0)
 946                 return ret;
 947         /* Disable the MDIO interface till Axi Ethernet Reset is completed.
 948          * When we do an Axi Ethernet reset, it resets the complete core
 949          * including the MDIO. If MDIO is not disabled when the reset
 950          * process is started, MDIO will be broken afterwards.
 951          */
 952         axienet_iow(lp, XAE_MDIO_MC_OFFSET,
 953                     (mdio_mcreg & (~XAE_MDIO_MC_MDIOEN_MASK)));
 954         axienet_device_reset(ndev);
 955         /* Enable the MDIO */
 956         axienet_iow(lp, XAE_MDIO_MC_OFFSET, mdio_mcreg);
 957         ret = axienet_mdio_wait_until_ready(lp);
 958         if (ret < 0)
 959                 return ret;
 960
 961         if (lp->phy_node) {
 962                 phydev = of_phy_connect(lp->ndev, lp->phy_node,
 963                                         axienet_adjust_link, 0, lp->phy_mode);
 964
 965                 if (!phydev)
 966                         dev_err(lp->dev, "of_phy_connect() failed\n");
 967                 else
 968                         phy_start(phydev);
 969         }
 970
 971         /* Enable tasklets for Axi DMA error handling */
 972         tasklet_init(&lp->dma_err_tasklet, axienet_dma_err_handler,
 973                      (unsigned long) lp);
 974
 975         /* Enable interrupts for Axi DMA Tx */
 976         ret = request_irq(lp->tx_irq, axienet_tx_irq, 0, ndev->name, ndev);
 977         if (ret)
 978                 goto err_tx_irq;
 979         /* Enable interrupts for Axi DMA Rx */
 980         ret = request_irq(lp->rx_irq, axienet_rx_irq, 0, ndev->name, ndev);
 981         if (ret)
 982                 goto err_rx_irq;
 983
 984         return 0;
 985
 986 err_rx_irq:
 987         free_irq(lp->tx_irq, ndev);
 988 err_tx_irq:
 989         if (phydev)
 990                 phy_disconnect(phydev);
 991         tasklet_kill(&lp->dma_err_tasklet);
 992         dev_err(lp->dev, "request_irq() failed\n");
 993         return ret;
 994 }
 995
 996 /**
 997  * axienet_stop - Driver stop routine.
 998  * @ndev:       Pointer to net_device structure
 999  *
1000  * Return: 0, on success.
1001  *
1002  * This is the driver stop routine. It calls phy_disconnect to stop the PHY
1003  * device. It also removes the interrupt handlers and disables the interrupts.
1004  * The Axi DMA Tx/Rx BDs are released.
1005  */
1006 static int axienet_stop(struct net_device *ndev)
1007 {
1008         u32 cr;
1009         struct axienet_local *lp = netdev_priv(ndev);
1010
1011         dev_dbg(&ndev->dev, "axienet_close()\n");
1012
1013         cr = axienet_dma_in32(lp, XAXIDMA_RX_CR_OFFSET);
1014         axienet_dma_out32(lp, XAXIDMA_RX_CR_OFFSET,
1015                           cr & (~XAXIDMA_CR_RUNSTOP_MASK));
1016         cr = axienet_dma_in32(lp, XAXIDMA_TX_CR_OFFSET);
1017         axienet_dma_out32(lp, XAXIDMA_TX_CR_OFFSET,
1018                           cr & (~XAXIDMA_CR_RUNSTOP_MASK));
1019         axienet_setoptions(ndev, lp->options &
1020                            ~(XAE_OPTION_TXEN | XAE_OPTION_RXEN));
1021
1022         tasklet_kill(&lp->dma_err_tasklet);
1023
1024         free_irq(lp->tx_irq, ndev);
1025         free_irq(lp->rx_irq, ndev);
1026
1027         if (ndev->phydev)
1028                 phy_disconnect(ndev->phydev);
1029
1030         axienet_dma_bd_release(ndev);
1031         return 0;
1032 }
1033
1034 /**
1035  * axienet_change_mtu - Driver change mtu routine.
1036  * @ndev:       Pointer to net_device structure
1037  * @new_mtu:    New mtu value to be applied
1038  *
1039  * Return: Always returns 0 (success).
1040  *
1041  * This is the change mtu driver routine. It checks if the Axi Ethernet
1042  * hardware supports jumbo frames before changing the mtu. This can be
1043  * called only when the device is not up.
1044  */
1045 static int axienet_change_mtu(struct net_device *ndev, int new_mtu)
1046 {
1047         struct axienet_local *lp = netdev_priv(ndev);
1048
1049         if (netif_running(ndev))
1050                 return -EBUSY;
1051
1052         if ((new_mtu + VLAN_ETH_HLEN +
1053                 XAE_TRL_SIZE) > lp->rxmem)
1054                 return -EINVAL;
1055
1056         ndev->mtu = new_mtu;
1057
1058         return 0;
1059 }
1060
1061 #ifdef CONFIG_NET_POLL_CONTROLLER
1062 /**
1063  * axienet_poll_controller - Axi Ethernet poll mechanism.
1064  * @ndev:       Pointer to net_device structure
1065  *
1066  * This implements Rx/Tx ISR poll mechanisms. The interrupts are disabled prior
1067  * to polling the ISRs and are enabled back after the polling is done.
1068  */
1069 static void axienet_poll_controller(struct net_device *ndev)
1070 {
1071         struct axienet_local *lp = netdev_priv(ndev);
1072         disable_irq(lp->tx_irq);
1073         disable_irq(lp->rx_irq);
1074         axienet_rx_irq(lp->tx_irq, ndev);
1075         axienet_tx_irq(lp->rx_irq, ndev);
1076         enable_irq(lp->tx_irq);
1077         enable_irq(lp->rx_irq);
1078 }
1079 #endif
1080
1081 static const struct net_device_ops axienet_netdev_ops = {
1082         .ndo_open = axienet_open,
1083         .ndo_stop = axienet_stop,
1084         .ndo_start_xmit = axienet_start_xmit,
1085         .ndo_change_mtu = axienet_change_mtu,
1086         .ndo_set_mac_address = netdev_set_mac_address,
1087         .ndo_validate_addr = eth_validate_addr,
1088         .ndo_set_rx_mode = axienet_set_multicast_list,
1089 #ifdef CONFIG_NET_POLL_CONTROLLER
1090         .ndo_poll_controller = axienet_poll_controller,
1091 #endif
1092 };
1093
1094 /**
1095  * axienet_ethtools_get_drvinfo - Get various Axi Ethernet driver information.
1096  * @ndev:       Pointer to net_device structure
1097  * @ed:         Pointer to ethtool_drvinfo structure
1098  *
1099  * This implements ethtool command for getting the driver information.
1100  * Issue "ethtool -i ethX" under linux prompt to execute this function.
1101  */
1102 static void axienet_ethtools_get_drvinfo(struct net_device *ndev,
1103                                          struct ethtool_drvinfo *ed)
1104 {
1105         strlcpy(ed->driver, DRIVER_NAME, sizeof(ed->driver));
1106         strlcpy(ed->version, DRIVER_VERSION, sizeof(ed->version));
1107 }
1108
1109 /**
1110  * axienet_ethtools_get_regs_len - Get the total regs length present in the
1111  *                                 AxiEthernet core.
1112  * @ndev:       Pointer to net_device structure
1113  *
1114  * This implements ethtool command for getting the total register length
1115  * information.
1116  *
1117  * Return: the total regs length
1118  */
1119 static int axienet_ethtools_get_regs_len(struct net_device *ndev)
1120 {
1121         return sizeof(u32) * AXIENET_REGS_N;
1122 }
1123
1124 /**
1125  * axienet_ethtools_get_regs - Dump the contents of all registers present
1126  *                             in AxiEthernet core.
1127  * @ndev:       Pointer to net_device structure
1128  * @regs:       Pointer to ethtool_regs structure
1129  * @ret:        Void pointer used to return the contents of the registers.
1130  *
1131  * This implements ethtool command for getting the Axi Ethernet register dump.
1132  * Issue "ethtool -d ethX" to execute this function.
1133  */
1134 static void axienet_ethtools_get_regs(struct net_device *ndev,
1135                                       struct ethtool_regs *regs, void *ret)
1136 {
1137         u32 *data = (u32 *) ret;
1138         size_t len = sizeof(u32) * AXIENET_REGS_N;
1139         struct axienet_local *lp = netdev_priv(ndev);
1140
1141         regs->version = 0;
1142         regs->len = len;
1143
1144         memset(data, 0, len);
1145         data[0] = axienet_ior(lp, XAE_RAF_OFFSET);
1146         data[1] = axienet_ior(lp, XAE_TPF_OFFSET);
1147         data[2] = axienet_ior(lp, XAE_IFGP_OFFSET);
1148         data[3] = axienet_ior(lp, XAE_IS_OFFSET);
1149         data[4] = axienet_ior(lp, XAE_IP_OFFSET);
1150         data[5] = axienet_ior(lp, XAE_IE_OFFSET);
1151         data[6] = axienet_ior(lp, XAE_TTAG_OFFSET);
1152         data[7] = axienet_ior(lp, XAE_RTAG_OFFSET);
1153         data[8] = axienet_ior(lp, XAE_UAWL_OFFSET);
1154         data[9] = axienet_ior(lp, XAE_UAWU_OFFSET);
1155         data[10] = axienet_ior(lp, XAE_TPID0_OFFSET);
1156         data[11] = axienet_ior(lp, XAE_TPID1_OFFSET);
1157         data[12] = axienet_ior(lp, XAE_PPST_OFFSET);
1158         data[13] = axienet_ior(lp, XAE_RCW0_OFFSET);
1159         data[14] = axienet_ior(lp, XAE_RCW1_OFFSET);
1160         data[15] = axienet_ior(lp, XAE_TC_OFFSET);
1161         data[16] = axienet_ior(lp, XAE_FCC_OFFSET);
1162         data[17] = axienet_ior(lp, XAE_EMMC_OFFSET);
1163         data[18] = axienet_ior(lp, XAE_PHYC_OFFSET);
1164         data[19] = axienet_ior(lp, XAE_MDIO_MC_OFFSET);
1165         data[20] = axienet_ior(lp, XAE_MDIO_MCR_OFFSET);
1166         data[21] = axienet_ior(lp, XAE_MDIO_MWD_OFFSET);
1167         data[22] = axienet_ior(lp, XAE_MDIO_MRD_OFFSET);
1168         data[23] = axienet_ior(lp, XAE_MDIO_MIS_OFFSET);
1169         data[24] = axienet_ior(lp, XAE_MDIO_MIP_OFFSET);
1170         data[25] = axienet_ior(lp, XAE_MDIO_MIE_OFFSET);
1171         data[26] = axienet_ior(lp, XAE_MDIO_MIC_OFFSET);
1172         data[27] = axienet_ior(lp, XAE_UAW0_OFFSET);
1173         data[28] = axienet_ior(lp, XAE_UAW1_OFFSET);
1174         data[29] = axienet_ior(lp, XAE_FMI_OFFSET);
1175         data[30] = axienet_ior(lp, XAE_AF0_OFFSET);
1176         data[31] = axienet_ior(lp, XAE_AF1_OFFSET);
1177 }
1178
1179 /**
1180  * axienet_ethtools_get_pauseparam - Get the pause parameter setting for
1181  *                                   Tx and Rx paths.
1182  * @ndev:       Pointer to net_device structure
1183  * @epauseparm: Pointer to ethtool_pauseparam structure.
1184  *
1185  * This implements ethtool command for getting axi ethernet pause frame
1186  * setting. Issue "ethtool -a ethX" to execute this function.
1187  */
1188 static void
1189 axienet_ethtools_get_pauseparam(struct net_device *ndev,
1190                                 struct ethtool_pauseparam *epauseparm)
1191 {
1192         u32 regval;
1193         struct axienet_local *lp = netdev_priv(ndev);
1194         epauseparm->autoneg  = 0;
1195         regval = axienet_ior(lp, XAE_FCC_OFFSET);
1196         epauseparm->tx_pause = regval & XAE_FCC_FCTX_MASK;
1197         epauseparm->rx_pause = regval & XAE_FCC_FCRX_MASK;
1198 }
1199
1200 /**
1201  * axienet_ethtools_set_pauseparam - Set device pause parameter(flow control)
1202  *                                   settings.
1203  * @ndev:       Pointer to net_device structure
1204  * @epauseparm:Pointer to ethtool_pauseparam structure
1205  *
1206  * This implements ethtool command for enabling flow control on Rx and Tx
1207  * paths. Issue "ethtool -A ethX tx on|off" under linux prompt to execute this
1208  * function.
1209  *
1210  * Return: 0 on success, -EFAULT if device is running
1211  */
1212 static int
1213 axienet_ethtools_set_pauseparam(struct net_device *ndev,
1214                                 struct ethtool_pauseparam *epauseparm)
1215 {
1216         u32 regval = 0;
1217         struct axienet_local *lp = netdev_priv(ndev);
1218
1219         if (netif_running(ndev)) {
1220                 netdev_err(ndev,
1221                            "Please stop netif before applying configuration\n");
1222                 return -EFAULT;
1223         }
1224
1225         regval = axienet_ior(lp, XAE_FCC_OFFSET);
1226         if (epauseparm->tx_pause)
1227                 regval |= XAE_FCC_FCTX_MASK;
1228         else
1229                 regval &= ~XAE_FCC_FCTX_MASK;
1230         if (epauseparm->rx_pause)
1231                 regval |= XAE_FCC_FCRX_MASK;
1232         else
1233                 regval &= ~XAE_FCC_FCRX_MASK;
1234         axienet_iow(lp, XAE_FCC_OFFSET, regval);
1235
1236         return 0;
1237 }
1238
1239 /**
1240  * axienet_ethtools_get_coalesce - Get DMA interrupt coalescing count.
1241  * @ndev:       Pointer to net_device structure
1242  * @ecoalesce:  Pointer to ethtool_coalesce structure
1243  *
1244  * This implements ethtool command for getting the DMA interrupt coalescing
1245  * count on Tx and Rx paths. Issue "ethtool -c ethX" under linux prompt to
1246  * execute this function.
1247  *
1248  * Return: 0 always
1249  */
1250 static int axienet_ethtools_get_coalesce(struct net_device *ndev,
1251                                          struct ethtool_coalesce *ecoalesce)
1252 {
1253         u32 regval = 0;
1254         struct axienet_local *lp = netdev_priv(ndev);
1255         regval = axienet_dma_in32(lp, XAXIDMA_RX_CR_OFFSET);
1256         ecoalesce->rx_max_coalesced_frames = (regval & XAXIDMA_COALESCE_MASK)
1257                                              >> XAXIDMA_COALESCE_SHIFT;
1258         regval = axienet_dma_in32(lp, XAXIDMA_TX_CR_OFFSET);
1259         ecoalesce->tx_max_coalesced_frames = (regval & XAXIDMA_COALESCE_MASK)
1260                                              >> XAXIDMA_COALESCE_SHIFT;
1261         return 0;
1262 }
1263
1264 /**
1265  * axienet_ethtools_set_coalesce - Set DMA interrupt coalescing count.
1266  * @ndev:       Pointer to net_device structure
1267  * @ecoalesce:  Pointer to ethtool_coalesce structure
1268  *
1269  * This implements ethtool command for setting the DMA interrupt coalescing
1270  * count on Tx and Rx paths. Issue "ethtool -C ethX rx-frames 5" under linux
1271  * prompt to execute this function.
1272  *
1273  * Return: 0, on success, Non-zero error value on failure.
1274  */
1275 static int axienet_ethtools_set_coalesce(struct net_device *ndev,
1276                                          struct ethtool_coalesce *ecoalesce)
1277 {
1278         struct axienet_local *lp = netdev_priv(ndev);
1279
1280         if (netif_running(ndev)) {
1281                 netdev_err(ndev,
1282                            "Please stop netif before applying configuration\n");
1283                 return -EFAULT;
1284         }
1285
1286         if ((ecoalesce->rx_coalesce_usecs) ||
1287             (ecoalesce->rx_coalesce_usecs_irq) ||
1288             (ecoalesce->rx_max_coalesced_frames_irq) ||
1289             (ecoalesce->tx_coalesce_usecs) ||
1290             (ecoalesce->tx_coalesce_usecs_irq) ||
1291             (ecoalesce->tx_max_coalesced_frames_irq) ||
1292             (ecoalesce->stats_block_coalesce_usecs) ||
1293             (ecoalesce->use_adaptive_rx_coalesce) ||
1294             (ecoalesce->use_adaptive_tx_coalesce) ||
1295             (ecoalesce->pkt_rate_low) ||
1296             (ecoalesce->rx_coalesce_usecs_low) ||
1297             (ecoalesce->rx_max_coalesced_frames_low) ||
1298             (ecoalesce->tx_coalesce_usecs_low) ||
1299             (ecoalesce->tx_max_coalesced_frames_low) ||
1300             (ecoalesce->pkt_rate_high) ||
1301             (ecoalesce->rx_coalesce_usecs_high) ||
1302             (ecoalesce->rx_max_coalesced_frames_high) ||
1303             (ecoalesce->tx_coalesce_usecs_high) ||
1304             (ecoalesce->tx_max_coalesced_frames_high) ||
1305             (ecoalesce->rate_sample_interval))
1306                 return -EOPNOTSUPP;
1307         if (ecoalesce->rx_max_coalesced_frames)
1308                 lp->coalesce_count_rx = ecoalesce->rx_max_coalesced_frames;
1309         if (ecoalesce->tx_max_coalesced_frames)
1310                 lp->coalesce_count_tx = ecoalesce->tx_max_coalesced_frames;
1311
1312         return 0;
1313 }
1314
1315 static const struct ethtool_ops axienet_ethtool_ops = {
1316         .get_drvinfo    = axienet_ethtools_get_drvinfo,
1317         .get_regs_len   = axienet_ethtools_get_regs_len,
1318         .get_regs       = axienet_ethtools_get_regs,
1319         .get_link       = ethtool_op_get_link,
1320         .get_pauseparam = axienet_ethtools_get_pauseparam,
1321         .set_pauseparam = axienet_ethtools_set_pauseparam,
1322         .get_coalesce   = axienet_ethtools_get_coalesce,
1323         .set_coalesce   = axienet_ethtools_set_coalesce,
1324         .get_link_ksettings = phy_ethtool_get_link_ksettings,
1325         .set_link_ksettings = phy_ethtool_set_link_ksettings,
1326 };
1327
1328 /**
1329  * axienet_dma_err_handler - Tasklet handler for Axi DMA Error
1330  * @data:       Data passed
1331  *
1332  * Resets the Axi DMA and Axi Ethernet devices, and reconfigures the
1333  * Tx/Rx BDs.
1334  */
1335 static void axienet_dma_err_handler(unsigned long data)
1336 {
1337         u32 axienet_status;
1338         u32 cr, i;
1339         int mdio_mcreg;
1340         struct axienet_local *lp = (struct axienet_local *) data;
1341         struct net_device *ndev = lp->ndev;
1342         struct axidma_bd *cur_p;
1343
1344         axienet_setoptions(ndev, lp->options &
1345                            ~(XAE_OPTION_TXEN | XAE_OPTION_RXEN));
1346         mdio_mcreg = axienet_ior(lp, XAE_MDIO_MC_OFFSET);
1347         axienet_mdio_wait_until_ready(lp);
1348         /* Disable the MDIO interface till Axi Ethernet Reset is completed.
1349          * When we do an Axi Ethernet reset, it resets the complete core
1350          * including the MDIO. So if MDIO is not disabled when the reset
1351          * process is started, MDIO will be broken afterwards.
1352          */
1353         axienet_iow(lp, XAE_MDIO_MC_OFFSET, (mdio_mcreg &
1354                     ~XAE_MDIO_MC_MDIOEN_MASK));
1355
1356         __axienet_device_reset(lp, XAXIDMA_TX_CR_OFFSET);
1357         __axienet_device_reset(lp, XAXIDMA_RX_CR_OFFSET);
1358
1359         axienet_iow(lp, XAE_MDIO_MC_OFFSET, mdio_mcreg);
1360         axienet_mdio_wait_until_ready(lp);
1361
1362         for (i = 0; i < TX_BD_NUM; i++) {
1363                 cur_p = &lp->tx_bd_v[i];
1364                 if (cur_p->phys)
1365                         dma_unmap_single(ndev->dev.parent, cur_p->phys,
1366                                          (cur_p->cntrl &
1367                                           XAXIDMA_BD_CTRL_LENGTH_MASK),
1368                                          DMA_TO_DEVICE);
1369                 if (cur_p->app4)
1370                         dev_kfree_skb_irq((struct sk_buff *) cur_p->app4);
1371                 cur_p->phys = 0;
1372                 cur_p->cntrl = 0;
1373                 cur_p->status = 0;
1374                 cur_p->app0 = 0;
1375                 cur_p->app1 = 0;
1376                 cur_p->app2 = 0;
1377                 cur_p->app3 = 0;
1378                 cur_p->app4 = 0;
1379                 cur_p->sw_id_offset = 0;
1380         }
1381
1382         for (i = 0; i < RX_BD_NUM; i++) {
1383                 cur_p = &lp->rx_bd_v[i];
1384                 cur_p->status = 0;
1385                 cur_p->app0 = 0;
1386                 cur_p->app1 = 0;
1387                 cur_p->app2 = 0;
1388                 cur_p->app3 = 0;
1389                 cur_p->app4 = 0;
1390         }
1391
1392         lp->tx_bd_ci = 0;
1393         lp->tx_bd_tail = 0;
1394         lp->rx_bd_ci = 0;
1395
1396         /* Start updating the Rx channel control register */
1397         cr = axienet_dma_in32(lp, XAXIDMA_RX_CR_OFFSET);
1398         /* Update the interrupt coalesce count */
1399         cr = ((cr & ~XAXIDMA_COALESCE_MASK) |
1400               (XAXIDMA_DFT_RX_THRESHOLD << XAXIDMA_COALESCE_SHIFT));
1401         /* Update the delay timer count */
1402         cr = ((cr & ~XAXIDMA_DELAY_MASK) |
1403               (XAXIDMA_DFT_RX_WAITBOUND << XAXIDMA_DELAY_SHIFT));
1404         /* Enable coalesce, delay timer and error interrupts */
1405         cr |= XAXIDMA_IRQ_ALL_MASK;
1406         /* Finally write to the Rx channel control register */
1407         axienet_dma_out32(lp, XAXIDMA_RX_CR_OFFSET, cr);
1408
1409         /* Start updating the Tx channel control register */
1410         cr = axienet_dma_in32(lp, XAXIDMA_TX_CR_OFFSET);
1411         /* Update the interrupt coalesce count */
1412         cr = (((cr & ~XAXIDMA_COALESCE_MASK)) |
1413               (XAXIDMA_DFT_TX_THRESHOLD << XAXIDMA_COALESCE_SHIFT));
1414         /* Update the delay timer count */
1415         cr = (((cr & ~XAXIDMA_DELAY_MASK)) |
1416               (XAXIDMA_DFT_TX_WAITBOUND << XAXIDMA_DELAY_SHIFT));
1417         /* Enable coalesce, delay timer and error interrupts */
1418         cr |= XAXIDMA_IRQ_ALL_MASK;
1419         /* Finally write to the Tx channel control register */
1420         axienet_dma_out32(lp, XAXIDMA_TX_CR_OFFSET, cr);
1421
1422         /* Populate the tail pointer and bring the Rx Axi DMA engine out of
1423          * halted state. This will make the Rx side ready for reception.
1424          */
1425         axienet_dma_out32(lp, XAXIDMA_RX_CDESC_OFFSET, lp->rx_bd_p);
1426         cr = axienet_dma_in32(lp, XAXIDMA_RX_CR_OFFSET);
1427         axienet_dma_out32(lp, XAXIDMA_RX_CR_OFFSET,
1428                           cr | XAXIDMA_CR_RUNSTOP_MASK);
1429         axienet_dma_out32(lp, XAXIDMA_RX_TDESC_OFFSET, lp->rx_bd_p +
1430                           (sizeof(*lp->rx_bd_v) * (RX_BD_NUM - 1)));
1431
1432         /* Write to the RS (Run-stop) bit in the Tx channel control register.
1433          * Tx channel is now ready to run. But only after we write to the
1434          * tail pointer register that the Tx channel will start transmitting
1435          */
1436         axienet_dma_out32(lp, XAXIDMA_TX_CDESC_OFFSET, lp->tx_bd_p);
1437         cr = axienet_dma_in32(lp, XAXIDMA_TX_CR_OFFSET);
1438         axienet_dma_out32(lp, XAXIDMA_TX_CR_OFFSET,
1439                           cr | XAXIDMA_CR_RUNSTOP_MASK);
1440
1441         axienet_status = axienet_ior(lp, XAE_RCW1_OFFSET);
1442         axienet_status &= ~XAE_RCW1_RX_MASK;
1443         axienet_iow(lp, XAE_RCW1_OFFSET, axienet_status);
1444
1445         axienet_status = axienet_ior(lp, XAE_IP_OFFSET);
1446         if (axienet_status & XAE_INT_RXRJECT_MASK)
1447                 axienet_iow(lp, XAE_IS_OFFSET, XAE_INT_RXRJECT_MASK);
1448         axienet_iow(lp, XAE_FCC_OFFSET, XAE_FCC_FCRX_MASK);
1449
1450         /* Sync default options with HW but leave receiver and
1451          * transmitter disabled.
1452          */
1453         axienet_setoptions(ndev, lp->options &
1454                            ~(XAE_OPTION_TXEN | XAE_OPTION_RXEN));
1455         axienet_set_mac_address(ndev, NULL);
1456         axienet_set_multicast_list(ndev);
1457         axienet_setoptions(ndev, lp->options);
1458 }
1459
1460 /**
1461  * axienet_probe - Axi Ethernet probe function.
1462  * @pdev:       Pointer to platform device structure.
1463  *
1464  * Return: 0, on success
1465  *          Non-zero error value on failure.
1466  *
1467  * This is the probe routine for Axi Ethernet driver. This is called before
1468  * any other driver routines are invoked. It allocates and sets up the Ethernet
1469  * device. Parses through device tree and populates fields of
1470  * axienet_local. It registers the Ethernet device.
1471  */
1472 static int axienet_probe(struct platform_device *pdev)
1473 {
1474         int ret;
1475         struct device_node *np;
1476         struct axienet_local *lp;
1477         struct net_device *ndev;
1478         const void *mac_addr;
1479         struct resource *ethres, dmares;
1480         u32 value;
1481
1482         ndev = alloc_etherdev(sizeof(*lp));
1483         if (!ndev)
1484                 return -ENOMEM;
1485
1486         platform_set_drvdata(pdev, ndev);
1487
1488         SET_NETDEV_DEV(ndev, &pdev->dev);
1489         ndev->flags &= ~IFF_MULTICAST;  /* clear multicast */
1490         ndev->features = NETIF_F_SG;
1491         ndev->netdev_ops = &axienet_netdev_ops;
1492         ndev->ethtool_ops = &axienet_ethtool_ops;
1493
1494         /* MTU range: 64 - 9000 */
1495         ndev->min_mtu = 64;
1496         ndev->max_mtu = XAE_JUMBO_MTU;
1497
1498         lp = netdev_priv(ndev);
1499         lp->ndev = ndev;
1500         lp->dev = &pdev->dev;
1501         lp->options = XAE_OPTION_DEFAULTS;
1502         /* Map device registers */
1503         ethres = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1504         lp->regs = devm_ioremap_resource(&pdev->dev, ethres);
1505         if (IS_ERR(lp->regs)) {
1506                 dev_err(&pdev->dev, "could not map Axi Ethernet regs.\n");
1507                 ret = PTR_ERR(lp->regs);
1508                 goto free_netdev;
1509         }
1510
1511         /* Setup checksum offload, but default to off if not specified */
1512         lp->features = 0;
1513
1514         ret = of_property_read_u32(pdev->dev.of_node, "xlnx,txcsum", &value);
1515         if (!ret) {
1516                 switch (value) {
1517                 case 1:
1518                         lp->csum_offload_on_tx_path =
1519                                 XAE_FEATURE_PARTIAL_TX_CSUM;
1520                         lp->features |= XAE_FEATURE_PARTIAL_TX_CSUM;
1521                         /* Can checksum TCP/UDP over IPv4. */
1522                         ndev->features |= NETIF_F_IP_CSUM;
1523                         break;
1524                 case 2:
1525                         lp->csum_offload_on_tx_path =
1526                                 XAE_FEATURE_FULL_TX_CSUM;
1527                         lp->features |= XAE_FEATURE_FULL_TX_CSUM;
1528                         /* Can checksum TCP/UDP over IPv4. */
1529                         ndev->features |= NETIF_F_IP_CSUM;
1530                         break;
1531                 default:
1532                         lp->csum_offload_on_tx_path = XAE_NO_CSUM_OFFLOAD;
1533                 }
1534         }
1535         ret = of_property_read_u32(pdev->dev.of_node, "xlnx,rxcsum", &value);
1536         if (!ret) {
1537                 switch (value) {
1538                 case 1:
1539                         lp->csum_offload_on_rx_path =
1540                                 XAE_FEATURE_PARTIAL_RX_CSUM;
1541                         lp->features |= XAE_FEATURE_PARTIAL_RX_CSUM;
1542                         break;
1543                 case 2:
1544                         lp->csum_offload_on_rx_path =
1545                                 XAE_FEATURE_FULL_RX_CSUM;
1546                         lp->features |= XAE_FEATURE_FULL_RX_CSUM;
1547                         break;
1548                 default:
1549                         lp->csum_offload_on_rx_path = XAE_NO_CSUM_OFFLOAD;
1550                 }
1551         }
1552         /* For supporting jumbo frames, the Axi Ethernet hardware must have
1553          * a larger Rx/Tx Memory. Typically, the size must be large so that
1554          * we can enable jumbo option and start supporting jumbo frames.
1555          * Here we check for memory allocated for Rx/Tx in the hardware from
1556          * the device-tree and accordingly set flags.
1557          */
1558         of_property_read_u32(pdev->dev.of_node, "xlnx,rxmem", &lp->rxmem);
1559
1560         /* Start with the proprietary, and broken phy_type */
1561         ret = of_property_read_u32(pdev->dev.of_node, "xlnx,phy-type", &value);
1562         if (!ret) {
1563                 netdev_warn(ndev, "Please upgrade your device tree binary blob to use phy-mode");
1564                 switch (value) {
1565                 case XAE_PHY_TYPE_MII:
1566                         lp->phy_mode = PHY_INTERFACE_MODE_MII;
1567                         break;
1568                 case XAE_PHY_TYPE_GMII:
1569                         lp->phy_mode = PHY_INTERFACE_MODE_GMII;
1570                         break;
1571                 case XAE_PHY_TYPE_RGMII_2_0:
1572                         lp->phy_mode = PHY_INTERFACE_MODE_RGMII_ID;
1573                         break;
1574                 case XAE_PHY_TYPE_SGMII:
1575                         lp->phy_mode = PHY_INTERFACE_MODE_SGMII;
1576                         break;
1577                 case XAE_PHY_TYPE_1000BASE_X:
1578                         lp->phy_mode = PHY_INTERFACE_MODE_1000BASEX;
1579                         break;
1580                 default:
1581                         ret = -EINVAL;
1582                         goto free_netdev;
1583                 }
1584         } else {
1585                 lp->phy_mode = of_get_phy_mode(pdev->dev.of_node);
1586                 if ((int)lp->phy_mode < 0) {
1587                         ret = -EINVAL;
1588                         goto free_netdev;
1589                 }
1590         }
1591
1592         /* Find the DMA node, map the DMA registers, and decode the DMA IRQs */
1593         np = of_parse_phandle(pdev->dev.of_node, "axistream-connected", 0);
1594         if (!np) {
1595                 dev_err(&pdev->dev, "could not find DMA node\n");
1596                 ret = -ENODEV;
1597                 goto free_netdev;
1598         }
1599         ret = of_address_to_resource(np, 0, &dmares);
1600         if (ret) {
1601                 dev_err(&pdev->dev, "unable to get DMA resource\n");
1602                 of_node_put(np);
1603                 goto free_netdev;
1604         }
1605         lp->dma_regs = devm_ioremap_resource(&pdev->dev, &dmares);
1606         if (IS_ERR(lp->dma_regs)) {
1607                 dev_err(&pdev->dev, "could not map DMA regs\n");
1608                 ret = PTR_ERR(lp->dma_regs);
1609                 of_node_put(np);
1610                 goto free_netdev;
1611         }
1612         lp->rx_irq = irq_of_parse_and_map(np, 1);
1613         lp->tx_irq = irq_of_parse_and_map(np, 0);
1614         of_node_put(np);
1615         if ((lp->rx_irq <= 0) || (lp->tx_irq <= 0)) {
1616                 dev_err(&pdev->dev, "could not determine irqs\n");
1617                 ret = -ENOMEM;
1618                 goto free_netdev;
1619         }
1620
1621         /* Retrieve the MAC address */
1622         mac_addr = of_get_mac_address(pdev->dev.of_node);
1623         if (!mac_addr) {
1624                 dev_err(&pdev->dev, "could not find MAC address\n");
1625                 goto free_netdev;
1626         }
1627         axienet_set_mac_address(ndev, mac_addr);
1628
1629         lp->coalesce_count_rx = XAXIDMA_DFT_RX_THRESHOLD;
1630         lp->coalesce_count_tx = XAXIDMA_DFT_TX_THRESHOLD;
1631
1632         lp->phy_node = of_parse_phandle(pdev->dev.of_node, "phy-handle", 0);
1633         if (lp->phy_node) {
1634                 ret = axienet_mdio_setup(lp, pdev->dev.of_node);
1635                 if (ret)
1636                         dev_warn(&pdev->dev, "error registering MDIO bus\n");
1637         }
1638
1639         ret = register_netdev(lp->ndev);
1640         if (ret) {
1641                 dev_err(lp->dev, "register_netdev() error (%i)\n", ret);
1642                 goto free_netdev;
1643         }
1644
1645         return 0;
1646
1647 free_netdev:
1648         free_netdev(ndev);
1649
1650         return ret;
1651 }
1652
1653 static int axienet_remove(struct platform_device *pdev)
1654 {
1655         struct net_device *ndev = platform_get_drvdata(pdev);
1656         struct axienet_local *lp = netdev_priv(ndev);
1657
1658         axienet_mdio_teardown(lp);
1659         unregister_netdev(ndev);
1660
1661         of_node_put(lp->phy_node);
1662         lp->phy_node = NULL;
1663
1664         free_netdev(ndev);
1665
1666         return 0;
1667 }
1668
1669 static struct platform_driver axienet_driver = {
1670         .probe = axienet_probe,
1671         .remove = axienet_remove,
1672         .driver = {
1673                  .name = "xilinx_axienet",
1674                  .of_match_table = axienet_of_match,
1675         },
1676 };
1677
1678 module_platform_driver(axienet_driver);
1679
1680 MODULE_DESCRIPTION("Xilinx Axi Ethernet driver");
1681 MODULE_AUTHOR("Xilinx");
1682 MODULE_LICENSE("GPL");