drivers/net/ethernet/mediatek/mtk_eth_soc.c

   1 /*   This program is free software; you can redistribute it and/or modify
   2  *   it under the terms of the GNU General Public License as published by
   3  *   the Free Software Foundation; version 2 of the License
   4  *
   5  *   This program is distributed in the hope that it will be useful,
   6  *   but WITHOUT ANY WARRANTY; without even the implied warranty of
   7  *   MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
   8  *   GNU General Public License for more details.
   9  *
  10  *   Copyright (C) 2009-2016 John Crispin <blogic@openwrt.org>
  11  *   Copyright (C) 2009-2016 Felix Fietkau <nbd@openwrt.org>
  12  *   Copyright (C) 2013-2016 Michael Lee <igvtee@gmail.com>
  13  */
  14
  15 #include <linux/of_device.h>
  16 #include <linux/of_mdio.h>
  17 #include <linux/of_net.h>
  18 #include <linux/mfd/syscon.h>
  19 #include <linux/regmap.h>
  20 #include <linux/clk.h>
  21 #include <linux/pm_runtime.h>
  22 #include <linux/if_vlan.h>
  23 #include <linux/reset.h>
  24 #include <linux/tcp.h>
  25 #include <linux/interrupt.h>
  26
  27 #include "mtk_eth_soc.h"
  28
  29 static int mtk_msg_level = -1;
  30 module_param_named(msg_level, mtk_msg_level, int, 0);
  31 MODULE_PARM_DESC(msg_level, "Message level (-1=defaults,0=none,...,16=all)");
  32
  33 #define MTK_ETHTOOL_STAT(x) { #x, \
  34                               offsetof(struct mtk_hw_stats, x) / sizeof(u64) }
  35
  36 /* strings used by ethtool */
  37 static const struct mtk_ethtool_stats {
  38         char str[ETH_GSTRING_LEN];
  39         u32 offset;
  40 } mtk_ethtool_stats[] = {
  41         MTK_ETHTOOL_STAT(tx_bytes),
  42         MTK_ETHTOOL_STAT(tx_packets),
  43         MTK_ETHTOOL_STAT(tx_skip),
  44         MTK_ETHTOOL_STAT(tx_collisions),
  45         MTK_ETHTOOL_STAT(rx_bytes),
  46         MTK_ETHTOOL_STAT(rx_packets),
  47         MTK_ETHTOOL_STAT(rx_overflow),
  48         MTK_ETHTOOL_STAT(rx_fcs_errors),
  49         MTK_ETHTOOL_STAT(rx_short_errors),
  50         MTK_ETHTOOL_STAT(rx_long_errors),
  51         MTK_ETHTOOL_STAT(rx_checksum_errors),
  52         MTK_ETHTOOL_STAT(rx_flow_control_packets),
  53 };
  54
  55 static const char * const mtk_clks_source_name[] = {
  56         "ethif", "esw", "gp0", "gp1", "gp2", "trgpll", "sgmii_tx250m",
  57         "sgmii_rx250m", "sgmii_cdr_ref", "sgmii_cdr_fb", "sgmii_ck", "eth2pll"
  58 };
  59
  60 void mtk_w32(struct mtk_eth *eth, u32 val, unsigned reg)
  61 {
  62         __raw_writel(val, eth->base + reg);
  63 }
  64
  65 u32 mtk_r32(struct mtk_eth *eth, unsigned reg)
  66 {
  67         return __raw_readl(eth->base + reg);
  68 }
  69
  70 static int mtk_mdio_busy_wait(struct mtk_eth *eth)
  71 {
  72         unsigned long t_start = jiffies;
  73
  74         while (1) {
  75                 if (!(mtk_r32(eth, MTK_PHY_IAC) & PHY_IAC_ACCESS))
  76                         return 0;
  77                 if (time_after(jiffies, t_start + PHY_IAC_TIMEOUT))
  78                         break;
  79                 usleep_range(10, 20);
  80         }
  81
  82         dev_err(eth->dev, "mdio: MDIO timeout\n");
  83         return -1;
  84 }
  85
  86 static u32 _mtk_mdio_write(struct mtk_eth *eth, u32 phy_addr,
  87                            u32 phy_register, u32 write_data)
  88 {
  89         if (mtk_mdio_busy_wait(eth))
  90                 return -1;
  91
  92         write_data &= 0xffff;
  93
  94         mtk_w32(eth, PHY_IAC_ACCESS | PHY_IAC_START | PHY_IAC_WRITE |
  95                 (phy_register << PHY_IAC_REG_SHIFT) |
  96                 (phy_addr << PHY_IAC_ADDR_SHIFT) | write_data,
  97                 MTK_PHY_IAC);
  98
  99         if (mtk_mdio_busy_wait(eth))
 100                 return -1;
 101
 102         return 0;
 103 }
 104
 105 static u32 _mtk_mdio_read(struct mtk_eth *eth, int phy_addr, int phy_reg)
 106 {
 107         u32 d;
 108
 109         if (mtk_mdio_busy_wait(eth))
 110                 return 0xffff;
 111
 112         mtk_w32(eth, PHY_IAC_ACCESS | PHY_IAC_START | PHY_IAC_READ |
 113                 (phy_reg << PHY_IAC_REG_SHIFT) |
 114                 (phy_addr << PHY_IAC_ADDR_SHIFT),
 115                 MTK_PHY_IAC);
 116
 117         if (mtk_mdio_busy_wait(eth))
 118                 return 0xffff;
 119
 120         d = mtk_r32(eth, MTK_PHY_IAC) & 0xffff;
 121
 122         return d;
 123 }
 124
 125 static int mtk_mdio_write(struct mii_bus *bus, int phy_addr,
 126                           int phy_reg, u16 val)
 127 {
 128         struct mtk_eth *eth = bus->priv;
 129
 130         return _mtk_mdio_write(eth, phy_addr, phy_reg, val);
 131 }
 132
 133 static int mtk_mdio_read(struct mii_bus *bus, int phy_addr, int phy_reg)
 134 {
 135         struct mtk_eth *eth = bus->priv;
 136
 137         return _mtk_mdio_read(eth, phy_addr, phy_reg);
 138 }
 139
 140 static void mtk_gmac0_rgmii_adjust(struct mtk_eth *eth, int speed)
 141 {
 142         u32 val;
 143         int ret;
 144
 145         val = (speed == SPEED_1000) ?
 146                 INTF_MODE_RGMII_1000 : INTF_MODE_RGMII_10_100;
 147         mtk_w32(eth, val, INTF_MODE);
 148
 149         regmap_update_bits(eth->ethsys, ETHSYS_CLKCFG0,
 150                            ETHSYS_TRGMII_CLK_SEL362_5,
 151                            ETHSYS_TRGMII_CLK_SEL362_5);
 152
 153         val = (speed == SPEED_1000) ? 250000000 : 500000000;
 154         ret = clk_set_rate(eth->clks[MTK_CLK_TRGPLL], val);
 155         if (ret)
 156                 dev_err(eth->dev, "Failed to set trgmii pll: %d\n", ret);
 157
 158         val = (speed == SPEED_1000) ?
 159                 RCK_CTRL_RGMII_1000 : RCK_CTRL_RGMII_10_100;
 160         mtk_w32(eth, val, TRGMII_RCK_CTRL);
 161
 162         val = (speed == SPEED_1000) ?
 163                 TCK_CTRL_RGMII_1000 : TCK_CTRL_RGMII_10_100;
 164         mtk_w32(eth, val, TRGMII_TCK_CTRL);
 165 }
 166
 167 static void mtk_gmac_sgmii_hw_setup(struct mtk_eth *eth, int mac_id)
 168 {
 169         u32 val;
 170
 171         /* Setup the link timer and QPHY power up inside SGMIISYS */
 172         regmap_write(eth->sgmiisys, SGMSYS_PCS_LINK_TIMER,
 173                      SGMII_LINK_TIMER_DEFAULT);
 174
 175         regmap_read(eth->sgmiisys, SGMSYS_SGMII_MODE, &val);
 176         val |= SGMII_REMOTE_FAULT_DIS;
 177         regmap_write(eth->sgmiisys, SGMSYS_SGMII_MODE, val);
 178
 179         regmap_read(eth->sgmiisys, SGMSYS_PCS_CONTROL_1, &val);
 180         val |= SGMII_AN_RESTART;
 181         regmap_write(eth->sgmiisys, SGMSYS_PCS_CONTROL_1, val);
 182
 183         regmap_read(eth->sgmiisys, SGMSYS_QPHY_PWR_STATE_CTRL, &val);
 184         val &= ~SGMII_PHYA_PWD;
 185         regmap_write(eth->sgmiisys, SGMSYS_QPHY_PWR_STATE_CTRL, val);
 186
 187         /* Determine MUX for which GMAC uses the SGMII interface */
 188         if (MTK_HAS_CAPS(eth->soc->caps, MTK_DUAL_GMAC_SHARED_SGMII)) {
 189                 regmap_read(eth->ethsys, ETHSYS_SYSCFG0, &val);
 190                 val &= ~SYSCFG0_SGMII_MASK;
 191                 val |= !mac_id ? SYSCFG0_SGMII_GMAC1 : SYSCFG0_SGMII_GMAC2;
 192                 regmap_write(eth->ethsys, ETHSYS_SYSCFG0, val);
 193
 194                 dev_info(eth->dev, "setup shared sgmii for gmac=%d\n",
 195                          mac_id);
 196         }
 197
 198         /* Setup the GMAC1 going through SGMII path when SoC also support
 199          * ESW on GMAC1
 200          */
 201         if (MTK_HAS_CAPS(eth->soc->caps, MTK_GMAC1_ESW | MTK_GMAC1_SGMII) &&
 202             !mac_id) {
 203                 mtk_w32(eth, 0, MTK_MAC_MISC);
 204                 dev_info(eth->dev, "setup gmac1 going through sgmii");
 205         }
 206 }
 207
 208 static void mtk_phy_link_adjust(struct net_device *dev)
 209 {
 210         struct mtk_mac *mac = netdev_priv(dev);
 211         u16 lcl_adv = 0, rmt_adv = 0;
 212         u8 flowctrl;
 213         u32 mcr = MAC_MCR_MAX_RX_1536 | MAC_MCR_IPG_CFG |
 214                   MAC_MCR_FORCE_MODE | MAC_MCR_TX_EN |
 215                   MAC_MCR_RX_EN | MAC_MCR_BACKOFF_EN |
 216                   MAC_MCR_BACKPR_EN;
 217
 218         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
 219                 return;
 220
 221         switch (dev->phydev->speed) {
 222         case SPEED_1000:
 223                 mcr |= MAC_MCR_SPEED_1000;
 224                 break;
 225         case SPEED_100:
 226                 mcr |= MAC_MCR_SPEED_100;
 227                 break;
 228         };
 229
 230         if (MTK_HAS_CAPS(mac->hw->soc->caps, MTK_GMAC1_TRGMII) &&
 231             !mac->id && !mac->trgmii)
 232                 mtk_gmac0_rgmii_adjust(mac->hw, dev->phydev->speed);
 233
 234         if (dev->phydev->link)
 235                 mcr |= MAC_MCR_FORCE_LINK;
 236
 237         if (dev->phydev->duplex) {
 238                 mcr |= MAC_MCR_FORCE_DPX;
 239
 240                 if (dev->phydev->pause)
 241                         rmt_adv = LPA_PAUSE_CAP;
 242                 if (dev->phydev->asym_pause)
 243                         rmt_adv |= LPA_PAUSE_ASYM;
 244
 245                 if (dev->phydev->advertising & ADVERTISED_Pause)
 246                         lcl_adv |= ADVERTISE_PAUSE_CAP;
 247                 if (dev->phydev->advertising & ADVERTISED_Asym_Pause)
 248                         lcl_adv |= ADVERTISE_PAUSE_ASYM;
 249
 250                 flowctrl = mii_resolve_flowctrl_fdx(lcl_adv, rmt_adv);
 251
 252                 if (flowctrl & FLOW_CTRL_TX)
 253                         mcr |= MAC_MCR_FORCE_TX_FC;
 254                 if (flowctrl & FLOW_CTRL_RX)
 255                         mcr |= MAC_MCR_FORCE_RX_FC;
 256
 257                 netif_dbg(mac->hw, link, dev, "rx pause %s, tx pause %s\n",
 258                           flowctrl & FLOW_CTRL_RX ? "enabled" : "disabled",
 259                           flowctrl & FLOW_CTRL_TX ? "enabled" : "disabled");
 260         }
 261
 262         mtk_w32(mac->hw, mcr, MTK_MAC_MCR(mac->id));
 263
 264         if (dev->phydev->link)
 265                 netif_carrier_on(dev);
 266         else
 267                 netif_carrier_off(dev);
 268
 269         if (!of_phy_is_fixed_link(mac->of_node))
 270                 phy_print_status(dev->phydev);
 271 }
 272
 273 static int mtk_phy_connect_node(struct mtk_eth *eth, struct mtk_mac *mac,
 274                                 struct device_node *phy_node)
 275 {
 276         struct phy_device *phydev;
 277         int phy_mode;
 278
 279         phy_mode = of_get_phy_mode(phy_node);
 280         if (phy_mode < 0) {
 281                 dev_err(eth->dev, "incorrect phy-mode %d\n", phy_mode);
 282                 return -EINVAL;
 283         }
 284
 285         phydev = of_phy_connect(eth->netdev[mac->id], phy_node,
 286                                 mtk_phy_link_adjust, 0, phy_mode);
 287         if (!phydev) {
 288                 dev_err(eth->dev, "could not connect to PHY\n");
 289                 return -ENODEV;
 290         }
 291
 292         dev_info(eth->dev,
 293                  "connected mac %d to PHY at %s [uid=%08x, driver=%s]\n",
 294                  mac->id, phydev_name(phydev), phydev->phy_id,
 295                  phydev->drv->name);
 296
 297         return 0;
 298 }
 299
 300 static int mtk_phy_connect(struct net_device *dev)
 301 {
 302         struct mtk_mac *mac = netdev_priv(dev);
 303         struct mtk_eth *eth;
 304         struct device_node *np;
 305         u32 val;
 306
 307         eth = mac->hw;
 308         np = of_parse_phandle(mac->of_node, "phy-handle", 0);
 309         if (!np && of_phy_is_fixed_link(mac->of_node))
 310                 if (!of_phy_register_fixed_link(mac->of_node))
 311                         np = of_node_get(mac->of_node);
 312         if (!np)
 313                 return -ENODEV;
 314
 315         mac->ge_mode = 0;
 316         switch (of_get_phy_mode(np)) {
 317         case PHY_INTERFACE_MODE_TRGMII:
 318                 mac->trgmii = true;
 319         case PHY_INTERFACE_MODE_RGMII_TXID:
 320         case PHY_INTERFACE_MODE_RGMII_RXID:
 321         case PHY_INTERFACE_MODE_RGMII_ID:
 322         case PHY_INTERFACE_MODE_RGMII:
 323                 break;
 324         case PHY_INTERFACE_MODE_SGMII:
 325                 if (MTK_HAS_CAPS(eth->soc->caps, MTK_SGMII))
 326                         mtk_gmac_sgmii_hw_setup(eth, mac->id);
 327                 break;
 328         case PHY_INTERFACE_MODE_MII:
 329                 mac->ge_mode = 1;
 330                 break;
 331         case PHY_INTERFACE_MODE_REVMII:
 332                 mac->ge_mode = 2;
 333                 break;
 334         case PHY_INTERFACE_MODE_RMII:
 335                 if (!mac->id)
 336                         goto err_phy;
 337                 mac->ge_mode = 3;
 338                 break;
 339         default:
 340                 goto err_phy;
 341         }
 342
 343         /* put the gmac into the right mode */
 344         regmap_read(eth->ethsys, ETHSYS_SYSCFG0, &val);
 345         val &= ~SYSCFG0_GE_MODE(SYSCFG0_GE_MASK, mac->id);
 346         val |= SYSCFG0_GE_MODE(mac->ge_mode, mac->id);
 347         regmap_write(eth->ethsys, ETHSYS_SYSCFG0, val);
 348
 349         /* couple phydev to net_device */
 350         if (mtk_phy_connect_node(eth, mac, np))
 351                 goto err_phy;
 352
 353         dev->phydev->autoneg = AUTONEG_ENABLE;
 354         dev->phydev->speed = 0;
 355         dev->phydev->duplex = 0;
 356
 357         if (of_phy_is_fixed_link(mac->of_node))
 358                 dev->phydev->supported |=
 359                 SUPPORTED_Pause | SUPPORTED_Asym_Pause;
 360
 361         dev->phydev->supported &= PHY_GBIT_FEATURES | SUPPORTED_Pause |
 362                                    SUPPORTED_Asym_Pause;
 363         dev->phydev->advertising = dev->phydev->supported |
 364                                     ADVERTISED_Autoneg;
 365         phy_start_aneg(dev->phydev);
 366
 367         of_node_put(np);
 368
 369         return 0;
 370
 371 err_phy:
 372         if (of_phy_is_fixed_link(mac->of_node))
 373                 of_phy_deregister_fixed_link(mac->of_node);
 374         of_node_put(np);
 375         dev_err(eth->dev, "%s: invalid phy\n", __func__);
 376         return -EINVAL;
 377 }
 378
 379 static int mtk_mdio_init(struct mtk_eth *eth)
 380 {
 381         struct device_node *mii_np;
 382         int ret;
 383
 384         mii_np = of_get_child_by_name(eth->dev->of_node, "mdio-bus");
 385         if (!mii_np) {
 386                 dev_err(eth->dev, "no %s child node found", "mdio-bus");
 387                 return -ENODEV;
 388         }
 389
 390         if (!of_device_is_available(mii_np)) {
 391                 ret = -ENODEV;
 392                 goto err_put_node;
 393         }
 394
 395         eth->mii_bus = devm_mdiobus_alloc(eth->dev);
 396         if (!eth->mii_bus) {
 397                 ret = -ENOMEM;
 398                 goto err_put_node;
 399         }
 400
 401         eth->mii_bus->name = "mdio";
 402         eth->mii_bus->read = mtk_mdio_read;
 403         eth->mii_bus->write = mtk_mdio_write;
 404         eth->mii_bus->priv = eth;
 405         eth->mii_bus->parent = eth->dev;
 406
 407         snprintf(eth->mii_bus->id, MII_BUS_ID_SIZE, "%s", mii_np->name);
 408         ret = of_mdiobus_register(eth->mii_bus, mii_np);
 409
 410 err_put_node:
 411         of_node_put(mii_np);
 412         return ret;
 413 }
 414
 415 static void mtk_mdio_cleanup(struct mtk_eth *eth)
 416 {
 417         if (!eth->mii_bus)
 418                 return;
 419
 420         mdiobus_unregister(eth->mii_bus);
 421 }
 422
 423 static inline void mtk_tx_irq_disable(struct mtk_eth *eth, u32 mask)
 424 {
 425         unsigned long flags;
 426         u32 val;
 427
 428         spin_lock_irqsave(&eth->tx_irq_lock, flags);
 429         val = mtk_r32(eth, MTK_QDMA_INT_MASK);
 430         mtk_w32(eth, val & ~mask, MTK_QDMA_INT_MASK);
 431         spin_unlock_irqrestore(&eth->tx_irq_lock, flags);
 432 }
 433
 434 static inline void mtk_tx_irq_enable(struct mtk_eth *eth, u32 mask)
 435 {
 436         unsigned long flags;
 437         u32 val;
 438
 439         spin_lock_irqsave(&eth->tx_irq_lock, flags);
 440         val = mtk_r32(eth, MTK_QDMA_INT_MASK);
 441         mtk_w32(eth, val | mask, MTK_QDMA_INT_MASK);
 442         spin_unlock_irqrestore(&eth->tx_irq_lock, flags);
 443 }
 444
 445 static inline void mtk_rx_irq_disable(struct mtk_eth *eth, u32 mask)
 446 {
 447         unsigned long flags;
 448         u32 val;
 449
 450         spin_lock_irqsave(&eth->rx_irq_lock, flags);
 451         val = mtk_r32(eth, MTK_PDMA_INT_MASK);
 452         mtk_w32(eth, val & ~mask, MTK_PDMA_INT_MASK);
 453         spin_unlock_irqrestore(&eth->rx_irq_lock, flags);
 454 }
 455
 456 static inline void mtk_rx_irq_enable(struct mtk_eth *eth, u32 mask)
 457 {
 458         unsigned long flags;
 459         u32 val;
 460
 461         spin_lock_irqsave(&eth->rx_irq_lock, flags);
 462         val = mtk_r32(eth, MTK_PDMA_INT_MASK);
 463         mtk_w32(eth, val | mask, MTK_PDMA_INT_MASK);
 464         spin_unlock_irqrestore(&eth->rx_irq_lock, flags);
 465 }
 466
 467 static int mtk_set_mac_address(struct net_device *dev, void *p)
 468 {
 469         int ret = eth_mac_addr(dev, p);
 470         struct mtk_mac *mac = netdev_priv(dev);
 471         const char *macaddr = dev->dev_addr;
 472
 473         if (ret)
 474                 return ret;
 475
 476         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
 477                 return -EBUSY;
 478
 479         spin_lock_bh(&mac->hw->page_lock);
 480         mtk_w32(mac->hw, (macaddr[0] << 8) | macaddr[1],
 481                 MTK_GDMA_MAC_ADRH(mac->id));
 482         mtk_w32(mac->hw, (macaddr[2] << 24) | (macaddr[3] << 16) |
 483                 (macaddr[4] << 8) | macaddr[5],
 484                 MTK_GDMA_MAC_ADRL(mac->id));
 485         spin_unlock_bh(&mac->hw->page_lock);
 486
 487         return 0;
 488 }
 489
 490 void mtk_stats_update_mac(struct mtk_mac *mac)
 491 {
 492         struct mtk_hw_stats *hw_stats = mac->hw_stats;
 493         unsigned int base = MTK_GDM1_TX_GBCNT;
 494         u64 stats;
 495
 496         base += hw_stats->reg_offset;
 497
 498         u64_stats_update_begin(&hw_stats->syncp);
 499
 500         hw_stats->rx_bytes += mtk_r32(mac->hw, base);
 501         stats =  mtk_r32(mac->hw, base + 0x04);
 502         if (stats)
 503                 hw_stats->rx_bytes += (stats << 32);
 504         hw_stats->rx_packets += mtk_r32(mac->hw, base + 0x08);
 505         hw_stats->rx_overflow += mtk_r32(mac->hw, base + 0x10);
 506         hw_stats->rx_fcs_errors += mtk_r32(mac->hw, base + 0x14);
 507         hw_stats->rx_short_errors += mtk_r32(mac->hw, base + 0x18);
 508         hw_stats->rx_long_errors += mtk_r32(mac->hw, base + 0x1c);
 509         hw_stats->rx_checksum_errors += mtk_r32(mac->hw, base + 0x20);
 510         hw_stats->rx_flow_control_packets +=
 511                                         mtk_r32(mac->hw, base + 0x24);
 512         hw_stats->tx_skip += mtk_r32(mac->hw, base + 0x28);
 513         hw_stats->tx_collisions += mtk_r32(mac->hw, base + 0x2c);
 514         hw_stats->tx_bytes += mtk_r32(mac->hw, base + 0x30);
 515         stats =  mtk_r32(mac->hw, base + 0x34);
 516         if (stats)
 517                 hw_stats->tx_bytes += (stats << 32);
 518         hw_stats->tx_packets += mtk_r32(mac->hw, base + 0x38);
 519         u64_stats_update_end(&hw_stats->syncp);
 520 }
 521
 522 static void mtk_stats_update(struct mtk_eth *eth)
 523 {
 524         int i;
 525
 526         for (i = 0; i < MTK_MAC_COUNT; i++) {
 527                 if (!eth->mac[i] || !eth->mac[i]->hw_stats)
 528                         continue;
 529                 if (spin_trylock(&eth->mac[i]->hw_stats->stats_lock)) {
 530                         mtk_stats_update_mac(eth->mac[i]);
 531                         spin_unlock(&eth->mac[i]->hw_stats->stats_lock);
 532                 }
 533         }
 534 }
 535
 536 static void mtk_get_stats64(struct net_device *dev,
 537                             struct rtnl_link_stats64 *storage)
 538 {
 539         struct mtk_mac *mac = netdev_priv(dev);
 540         struct mtk_hw_stats *hw_stats = mac->hw_stats;
 541         unsigned int start;
 542
 543         if (netif_running(dev) && netif_device_present(dev)) {
 544                 if (spin_trylock_bh(&hw_stats->stats_lock)) {
 545                         mtk_stats_update_mac(mac);
 546                         spin_unlock_bh(&hw_stats->stats_lock);
 547                 }
 548         }
 549
 550         do {
 551                 start = u64_stats_fetch_begin_irq(&hw_stats->syncp);
 552                 storage->rx_packets = hw_stats->rx_packets;
 553                 storage->tx_packets = hw_stats->tx_packets;
 554                 storage->rx_bytes = hw_stats->rx_bytes;
 555                 storage->tx_bytes = hw_stats->tx_bytes;
 556                 storage->collisions = hw_stats->tx_collisions;
 557                 storage->rx_length_errors = hw_stats->rx_short_errors +
 558                         hw_stats->rx_long_errors;
 559                 storage->rx_over_errors = hw_stats->rx_overflow;
 560                 storage->rx_crc_errors = hw_stats->rx_fcs_errors;
 561                 storage->rx_errors = hw_stats->rx_checksum_errors;
 562                 storage->tx_aborted_errors = hw_stats->tx_skip;
 563         } while (u64_stats_fetch_retry_irq(&hw_stats->syncp, start));
 564
 565         storage->tx_errors = dev->stats.tx_errors;
 566         storage->rx_dropped = dev->stats.rx_dropped;
 567         storage->tx_dropped = dev->stats.tx_dropped;
 568 }
 569
 570 static inline int mtk_max_frag_size(int mtu)
 571 {
 572         /* make sure buf_size will be at least MTK_MAX_RX_LENGTH */
 573         if (mtu + MTK_RX_ETH_HLEN < MTK_MAX_RX_LENGTH)
 574                 mtu = MTK_MAX_RX_LENGTH - MTK_RX_ETH_HLEN;
 575
 576         return SKB_DATA_ALIGN(MTK_RX_HLEN + mtu) +
 577                 SKB_DATA_ALIGN(sizeof(struct skb_shared_info));
 578 }
 579
 580 static inline int mtk_max_buf_size(int frag_size)
 581 {
 582         int buf_size = frag_size - NET_SKB_PAD - NET_IP_ALIGN -
 583                        SKB_DATA_ALIGN(sizeof(struct skb_shared_info));
 584
 585         WARN_ON(buf_size < MTK_MAX_RX_LENGTH);
 586
 587         return buf_size;
 588 }
 589
 590 static inline void mtk_rx_get_desc(struct mtk_rx_dma *rxd,
 591                                    struct mtk_rx_dma *dma_rxd)
 592 {
 593         rxd->rxd1 = READ_ONCE(dma_rxd->rxd1);
 594         rxd->rxd2 = READ_ONCE(dma_rxd->rxd2);
 595         rxd->rxd3 = READ_ONCE(dma_rxd->rxd3);
 596         rxd->rxd4 = READ_ONCE(dma_rxd->rxd4);
 597 }
 598
 599 static void *mtk_max_lro_buf_alloc(gfp_t gfp_mask)
 600 {
 601         unsigned int size = mtk_max_frag_size(MTK_MAX_LRO_RX_LENGTH);
 602         unsigned long data;
 603
 604         data = __get_free_pages(gfp_mask | __GFP_COMP | __GFP_NOWARN,
 605                                 get_order(size));
 606
 607         return (void *)data;
 608 }
 609
 610 /* the qdma core needs scratch memory to be setup */
 611 static int mtk_init_fq_dma(struct mtk_eth *eth)
 612 {
 613         dma_addr_t phy_ring_tail;
 614         int cnt = MTK_DMA_SIZE;
 615         dma_addr_t dma_addr;
 616         int i;
 617
 618         eth->scratch_ring = dma_alloc_coherent(eth->dev,
 619                                                cnt * sizeof(struct mtk_tx_dma),
 620                                                &eth->phy_scratch_ring,
 621                                                GFP_ATOMIC | __GFP_ZERO);
 622         if (unlikely(!eth->scratch_ring))
 623                 return -ENOMEM;
 624
 625         eth->scratch_head = kcalloc(cnt, MTK_QDMA_PAGE_SIZE,
 626                                     GFP_KERNEL);
 627         if (unlikely(!eth->scratch_head))
 628                 return -ENOMEM;
 629
 630         dma_addr = dma_map_single(eth->dev,
 631                                   eth->scratch_head, cnt * MTK_QDMA_PAGE_SIZE,
 632                                   DMA_FROM_DEVICE);
 633         if (unlikely(dma_mapping_error(eth->dev, dma_addr)))
 634                 return -ENOMEM;
 635
 636         memset(eth->scratch_ring, 0x0, sizeof(struct mtk_tx_dma) * cnt);
 637         phy_ring_tail = eth->phy_scratch_ring +
 638                         (sizeof(struct mtk_tx_dma) * (cnt - 1));
 639
 640         for (i = 0; i < cnt; i++) {
 641                 eth->scratch_ring[i].txd1 =
 642                                         (dma_addr + (i * MTK_QDMA_PAGE_SIZE));
 643                 if (i < cnt - 1)
 644                         eth->scratch_ring[i].txd2 = (eth->phy_scratch_ring +
 645                                 ((i + 1) * sizeof(struct mtk_tx_dma)));
 646                 eth->scratch_ring[i].txd3 = TX_DMA_SDL(MTK_QDMA_PAGE_SIZE);
 647         }
 648
 649         mtk_w32(eth, eth->phy_scratch_ring, MTK_QDMA_FQ_HEAD);
 650         mtk_w32(eth, phy_ring_tail, MTK_QDMA_FQ_TAIL);
 651         mtk_w32(eth, (cnt << 16) | cnt, MTK_QDMA_FQ_CNT);
 652         mtk_w32(eth, MTK_QDMA_PAGE_SIZE << 16, MTK_QDMA_FQ_BLEN);
 653
 654         return 0;
 655 }
 656
 657 static inline void *mtk_qdma_phys_to_virt(struct mtk_tx_ring *ring, u32 desc)
 658 {
 659         void *ret = ring->dma;
 660
 661         return ret + (desc - ring->phys);
 662 }
 663
 664 static inline struct mtk_tx_buf *mtk_desc_to_tx_buf(struct mtk_tx_ring *ring,
 665                                                     struct mtk_tx_dma *txd)
 666 {
 667         int idx = txd - ring->dma;
 668
 669         return &ring->buf[idx];
 670 }
 671
 672 static void mtk_tx_unmap(struct mtk_eth *eth, struct mtk_tx_buf *tx_buf)
 673 {
 674         if (tx_buf->flags & MTK_TX_FLAGS_SINGLE0) {
 675                 dma_unmap_single(eth->dev,
 676                                  dma_unmap_addr(tx_buf, dma_addr0),
 677                                  dma_unmap_len(tx_buf, dma_len0),
 678                                  DMA_TO_DEVICE);
 679         } else if (tx_buf->flags & MTK_TX_FLAGS_PAGE0) {
 680                 dma_unmap_page(eth->dev,
 681                                dma_unmap_addr(tx_buf, dma_addr0),
 682                                dma_unmap_len(tx_buf, dma_len0),
 683                                DMA_TO_DEVICE);
 684         }
 685         tx_buf->flags = 0;
 686         if (tx_buf->skb &&
 687             (tx_buf->skb != (struct sk_buff *)MTK_DMA_DUMMY_DESC))
 688                 dev_kfree_skb_any(tx_buf->skb);
 689         tx_buf->skb = NULL;
 690 }
 691
 692 static int mtk_tx_map(struct sk_buff *skb, struct net_device *dev,
 693                       int tx_num, struct mtk_tx_ring *ring, bool gso)
 694 {
 695         struct mtk_mac *mac = netdev_priv(dev);
 696         struct mtk_eth *eth = mac->hw;
 697         struct mtk_tx_dma *itxd, *txd;
 698         struct mtk_tx_buf *itx_buf, *tx_buf;
 699         dma_addr_t mapped_addr;
 700         unsigned int nr_frags;
 701         int i, n_desc = 1;
 702         u32 txd4 = 0, fport;
 703
 704         itxd = ring->next_free;
 705         if (itxd == ring->last_free)
 706                 return -ENOMEM;
 707
 708         /* set the forward port */
 709         fport = (mac->id + 1) << TX_DMA_FPORT_SHIFT;
 710         txd4 |= fport;
 711
 712         itx_buf = mtk_desc_to_tx_buf(ring, itxd);
 713         memset(itx_buf, 0, sizeof(*itx_buf));
 714
 715         if (gso)
 716                 txd4 |= TX_DMA_TSO;
 717
 718         /* TX Checksum offload */
 719         if (skb->ip_summed == CHECKSUM_PARTIAL)
 720                 txd4 |= TX_DMA_CHKSUM;
 721
 722         /* VLAN header offload */
 723         if (skb_vlan_tag_present(skb))
 724                 txd4 |= TX_DMA_INS_VLAN | skb_vlan_tag_get(skb);
 725
 726         mapped_addr = dma_map_single(eth->dev, skb->data,
 727                                      skb_headlen(skb), DMA_TO_DEVICE);
 728         if (unlikely(dma_mapping_error(eth->dev, mapped_addr)))
 729                 return -ENOMEM;
 730
 731         WRITE_ONCE(itxd->txd1, mapped_addr);
 732         itx_buf->flags |= MTK_TX_FLAGS_SINGLE0;
 733         itx_buf->flags |= (!mac->id) ? MTK_TX_FLAGS_FPORT0 :
 734                           MTK_TX_FLAGS_FPORT1;
 735         dma_unmap_addr_set(itx_buf, dma_addr0, mapped_addr);
 736         dma_unmap_len_set(itx_buf, dma_len0, skb_headlen(skb));
 737
 738         /* TX SG offload */
 739         txd = itxd;
 740         nr_frags = skb_shinfo(skb)->nr_frags;
 741         for (i = 0; i < nr_frags; i++) {
 742                 struct skb_frag_struct *frag = &skb_shinfo(skb)->frags[i];
 743                 unsigned int offset = 0;
 744                 int frag_size = skb_frag_size(frag);
 745
 746                 while (frag_size) {
 747                         bool last_frag = false;
 748                         unsigned int frag_map_size;
 749
 750                         txd = mtk_qdma_phys_to_virt(ring, txd->txd2);
 751                         if (txd == ring->last_free)
 752                                 goto err_dma;
 753
 754                         n_desc++;
 755                         frag_map_size = min(frag_size, MTK_TX_DMA_BUF_LEN);
 756                         mapped_addr = skb_frag_dma_map(eth->dev, frag, offset,
 757                                                        frag_map_size,
 758                                                        DMA_TO_DEVICE);
 759                         if (unlikely(dma_mapping_error(eth->dev, mapped_addr)))
 760                                 goto err_dma;
 761
 762                         if (i == nr_frags - 1 &&
 763                             (frag_size - frag_map_size) == 0)
 764                                 last_frag = true;
 765
 766                         WRITE_ONCE(txd->txd1, mapped_addr);
 767                         WRITE_ONCE(txd->txd3, (TX_DMA_SWC |
 768                                                TX_DMA_PLEN0(frag_map_size) |
 769                                                last_frag * TX_DMA_LS0));
 770                         WRITE_ONCE(txd->txd4, fport);
 771
 772                         tx_buf = mtk_desc_to_tx_buf(ring, txd);
 773                         memset(tx_buf, 0, sizeof(*tx_buf));
 774                         tx_buf->skb = (struct sk_buff *)MTK_DMA_DUMMY_DESC;
 775                         tx_buf->flags |= MTK_TX_FLAGS_PAGE0;
 776                         tx_buf->flags |= (!mac->id) ? MTK_TX_FLAGS_FPORT0 :
 777                                          MTK_TX_FLAGS_FPORT1;
 778
 779                         dma_unmap_addr_set(tx_buf, dma_addr0, mapped_addr);
 780                         dma_unmap_len_set(tx_buf, dma_len0, frag_map_size);
 781                         frag_size -= frag_map_size;
 782                         offset += frag_map_size;
 783                 }
 784         }
 785
 786         /* store skb to cleanup */
 787         itx_buf->skb = skb;
 788
 789         WRITE_ONCE(itxd->txd4, txd4);
 790         WRITE_ONCE(itxd->txd3, (TX_DMA_SWC | TX_DMA_PLEN0(skb_headlen(skb)) |
 791                                 (!nr_frags * TX_DMA_LS0)));
 792
 793         netdev_sent_queue(dev, skb->len);
 794         skb_tx_timestamp(skb);
 795
 796         ring->next_free = mtk_qdma_phys_to_virt(ring, txd->txd2);
 797         atomic_sub(n_desc, &ring->free_count);
 798
 799         /* make sure that all changes to the dma ring are flushed before we
 800          * continue
 801          */
 802         wmb();
 803
 804         if (netif_xmit_stopped(netdev_get_tx_queue(dev, 0)) || !skb->xmit_more)
 805                 mtk_w32(eth, txd->txd2, MTK_QTX_CTX_PTR);
 806
 807         return 0;
 808
 809 err_dma:
 810         do {
 811                 tx_buf = mtk_desc_to_tx_buf(ring, itxd);
 812
 813                 /* unmap dma */
 814                 mtk_tx_unmap(eth, tx_buf);
 815
 816                 itxd->txd3 = TX_DMA_LS0 | TX_DMA_OWNER_CPU;
 817                 itxd = mtk_qdma_phys_to_virt(ring, itxd->txd2);
 818         } while (itxd != txd);
 819
 820         return -ENOMEM;
 821 }
 822
 823 static inline int mtk_cal_txd_req(struct sk_buff *skb)
 824 {
 825         int i, nfrags;
 826         struct skb_frag_struct *frag;
 827
 828         nfrags = 1;
 829         if (skb_is_gso(skb)) {
 830                 for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
 831                         frag = &skb_shinfo(skb)->frags[i];
 832                         nfrags += DIV_ROUND_UP(frag->size, MTK_TX_DMA_BUF_LEN);
 833                 }
 834         } else {
 835                 nfrags += skb_shinfo(skb)->nr_frags;
 836         }
 837
 838         return nfrags;
 839 }
 840
 841 static int mtk_queue_stopped(struct mtk_eth *eth)
 842 {
 843         int i;
 844
 845         for (i = 0; i < MTK_MAC_COUNT; i++) {
 846                 if (!eth->netdev[i])
 847                         continue;
 848                 if (netif_queue_stopped(eth->netdev[i]))
 849                         return 1;
 850         }
 851
 852         return 0;
 853 }
 854
 855 static void mtk_wake_queue(struct mtk_eth *eth)
 856 {
 857         int i;
 858
 859         for (i = 0; i < MTK_MAC_COUNT; i++) {
 860                 if (!eth->netdev[i])
 861                         continue;
 862                 netif_wake_queue(eth->netdev[i]);
 863         }
 864 }
 865
 866 static void mtk_stop_queue(struct mtk_eth *eth)
 867 {
 868         int i;
 869
 870         for (i = 0; i < MTK_MAC_COUNT; i++) {
 871                 if (!eth->netdev[i])
 872                         continue;
 873                 netif_stop_queue(eth->netdev[i]);
 874         }
 875 }
 876
 877 static int mtk_start_xmit(struct sk_buff *skb, struct net_device *dev)
 878 {
 879         struct mtk_mac *mac = netdev_priv(dev);
 880         struct mtk_eth *eth = mac->hw;
 881         struct mtk_tx_ring *ring = &eth->tx_ring;
 882         struct net_device_stats *stats = &dev->stats;
 883         bool gso = false;
 884         int tx_num;
 885
 886         /* normally we can rely on the stack not calling this more than once,
 887          * however we have 2 queues running on the same ring so we need to lock
 888          * the ring access
 889          */
 890         spin_lock(&eth->page_lock);
 891
 892         if (unlikely(test_bit(MTK_RESETTING, &eth->state)))
 893                 goto drop;
 894
 895         tx_num = mtk_cal_txd_req(skb);
 896         if (unlikely(atomic_read(&ring->free_count) <= tx_num)) {
 897                 mtk_stop_queue(eth);
 898                 netif_err(eth, tx_queued, dev,
 899                           "Tx Ring full when queue awake!\n");
 900                 spin_unlock(&eth->page_lock);
 901                 return NETDEV_TX_BUSY;
 902         }
 903
 904         /* TSO: fill MSS info in tcp checksum field */
 905         if (skb_is_gso(skb)) {
 906                 if (skb_cow_head(skb, 0)) {
 907                         netif_warn(eth, tx_err, dev,
 908                                    "GSO expand head fail.\n");
 909                         goto drop;
 910                 }
 911
 912                 if (skb_shinfo(skb)->gso_type &
 913                                 (SKB_GSO_TCPV4 | SKB_GSO_TCPV6)) {
 914                         gso = true;
 915                         tcp_hdr(skb)->check = htons(skb_shinfo(skb)->gso_size);
 916                 }
 917         }
 918
 919         if (mtk_tx_map(skb, dev, tx_num, ring, gso) < 0)
 920                 goto drop;
 921
 922         if (unlikely(atomic_read(&ring->free_count) <= ring->thresh))
 923                 mtk_stop_queue(eth);
 924
 925         spin_unlock(&eth->page_lock);
 926
 927         return NETDEV_TX_OK;
 928
 929 drop:
 930         spin_unlock(&eth->page_lock);
 931         stats->tx_dropped++;
 932         dev_kfree_skb_any(skb);
 933         return NETDEV_TX_OK;
 934 }
 935
 936 static struct mtk_rx_ring *mtk_get_rx_ring(struct mtk_eth *eth)
 937 {
 938         int i;
 939         struct mtk_rx_ring *ring;
 940         int idx;
 941
 942         if (!eth->hwlro)
 943                 return &eth->rx_ring[0];
 944
 945         for (i = 0; i < MTK_MAX_RX_RING_NUM; i++) {
 946                 ring = &eth->rx_ring[i];
 947                 idx = NEXT_RX_DESP_IDX(ring->calc_idx, ring->dma_size);
 948                 if (ring->dma[idx].rxd2 & RX_DMA_DONE) {
 949                         ring->calc_idx_update = true;
 950                         return ring;
 951                 }
 952         }
 953
 954         return NULL;
 955 }
 956
 957 static void mtk_update_rx_cpu_idx(struct mtk_eth *eth)
 958 {
 959         struct mtk_rx_ring *ring;
 960         int i;
 961
 962         if (!eth->hwlro) {
 963                 ring = &eth->rx_ring[0];
 964                 mtk_w32(eth, ring->calc_idx, ring->crx_idx_reg);
 965         } else {
 966                 for (i = 0; i < MTK_MAX_RX_RING_NUM; i++) {
 967                         ring = &eth->rx_ring[i];
 968                         if (ring->calc_idx_update) {
 969                                 ring->calc_idx_update = false;
 970                                 mtk_w32(eth, ring->calc_idx, ring->crx_idx_reg);
 971                         }
 972                 }
 973         }
 974 }
 975
 976 static int mtk_poll_rx(struct napi_struct *napi, int budget,
 977                        struct mtk_eth *eth)
 978 {
 979         struct mtk_rx_ring *ring;
 980         int idx;
 981         struct sk_buff *skb;
 982         u8 *data, *new_data;
 983         struct mtk_rx_dma *rxd, trxd;
 984         int done = 0;
 985
 986         while (done < budget) {
 987                 struct net_device *netdev;
 988                 unsigned int pktlen;
 989                 dma_addr_t dma_addr;
 990                 int mac = 0;
 991
 992                 ring = mtk_get_rx_ring(eth);
 993                 if (unlikely(!ring))
 994                         goto rx_done;
 995
 996                 idx = NEXT_RX_DESP_IDX(ring->calc_idx, ring->dma_size);
 997                 rxd = &ring->dma[idx];
 998                 data = ring->data[idx];
 999
1000                 mtk_rx_get_desc(&trxd, rxd);
1001                 if (!(trxd.rxd2 & RX_DMA_DONE))
1002                         break;
1003
1004                 /* find out which mac the packet come from. values start at 1 */
1005                 mac = (trxd.rxd4 >> RX_DMA_FPORT_SHIFT) &
1006                       RX_DMA_FPORT_MASK;
1007                 mac--;
1008
1009                 if (unlikely(mac < 0 || mac >= MTK_MAC_COUNT ||
1010                              !eth->netdev[mac]))
1011                         goto release_desc;
1012
1013                 netdev = eth->netdev[mac];
1014
1015                 if (unlikely(test_bit(MTK_RESETTING, &eth->state)))
1016                         goto release_desc;
1017
1018                 /* alloc new buffer */
1019                 if (ring->frag_size <= PAGE_SIZE)
1020                         new_data = napi_alloc_frag(ring->frag_size);
1021                 else
1022                         new_data = mtk_max_lro_buf_alloc(GFP_ATOMIC);
1023                 if (unlikely(!new_data)) {
1024                         netdev->stats.rx_dropped++;
1025                         goto release_desc;
1026                 }
1027                 dma_addr = dma_map_single(eth->dev,
1028                                           new_data + NET_SKB_PAD,
1029                                           ring->buf_size,
1030                                           DMA_FROM_DEVICE);
1031                 if (unlikely(dma_mapping_error(eth->dev, dma_addr))) {
1032                         skb_free_frag(new_data);
1033                         netdev->stats.rx_dropped++;
1034                         goto release_desc;
1035                 }
1036
1037                 /* receive data */
1038                 skb = build_skb(data, ring->frag_size);
1039                 if (unlikely(!skb)) {
1040                         skb_free_frag(new_data);
1041                         netdev->stats.rx_dropped++;
1042                         goto release_desc;
1043                 }
1044                 skb_reserve(skb, NET_SKB_PAD + NET_IP_ALIGN);
1045
1046                 dma_unmap_single(eth->dev, trxd.rxd1,
1047                                  ring->buf_size, DMA_FROM_DEVICE);
1048                 pktlen = RX_DMA_GET_PLEN0(trxd.rxd2);
1049                 skb->dev = netdev;
1050                 skb_put(skb, pktlen);
1051                 if (trxd.rxd4 & RX_DMA_L4_VALID)
1052                         skb->ip_summed = CHECKSUM_UNNECESSARY;
1053                 else
1054                         skb_checksum_none_assert(skb);
1055                 skb->protocol = eth_type_trans(skb, netdev);
1056
1057                 if (netdev->features & NETIF_F_HW_VLAN_CTAG_RX &&
1058                     (trxd.rxd2 & RX_DMA_VTAG))
1059                         __vlan_hwaccel_put_tag(skb, htons(ETH_P_8021Q),
1060                                                RX_DMA_VID(trxd.rxd3));
1061                 skb_record_rx_queue(skb, 0);
1062                 napi_gro_receive(napi, skb);
1063
1064                 ring->data[idx] = new_data;
1065                 rxd->rxd1 = (unsigned int)dma_addr;
1066
1067 release_desc:
1068                 rxd->rxd2 = RX_DMA_PLEN0(ring->buf_size);
1069
1070                 ring->calc_idx = idx;
1071
1072                 done++;
1073         }
1074
1075 rx_done:
1076         if (done) {
1077                 /* make sure that all changes to the dma ring are flushed before
1078                  * we continue
1079                  */
1080                 wmb();
1081                 mtk_update_rx_cpu_idx(eth);
1082         }
1083
1084         return done;
1085 }
1086
1087 static int mtk_poll_tx(struct mtk_eth *eth, int budget)
1088 {
1089         struct mtk_tx_ring *ring = &eth->tx_ring;
1090         struct mtk_tx_dma *desc;
1091         struct sk_buff *skb;
1092         struct mtk_tx_buf *tx_buf;
1093         unsigned int done[MTK_MAX_DEVS];
1094         unsigned int bytes[MTK_MAX_DEVS];
1095         u32 cpu, dma;
1096         int total = 0, i;
1097
1098         memset(done, 0, sizeof(done));
1099         memset(bytes, 0, sizeof(bytes));
1100
1101         cpu = mtk_r32(eth, MTK_QTX_CRX_PTR);
1102         dma = mtk_r32(eth, MTK_QTX_DRX_PTR);
1103
1104         desc = mtk_qdma_phys_to_virt(ring, cpu);
1105
1106         while ((cpu != dma) && budget) {
1107                 u32 next_cpu = desc->txd2;
1108                 int mac = 0;
1109
1110                 desc = mtk_qdma_phys_to_virt(ring, desc->txd2);
1111                 if ((desc->txd3 & TX_DMA_OWNER_CPU) == 0)
1112                         break;
1113
1114                 tx_buf = mtk_desc_to_tx_buf(ring, desc);
1115                 if (tx_buf->flags & MTK_TX_FLAGS_FPORT1)
1116                         mac = 1;
1117
1118                 skb = tx_buf->skb;
1119                 if (!skb)
1120                         break;
1121
1122                 if (skb != (struct sk_buff *)MTK_DMA_DUMMY_DESC) {
1123                         bytes[mac] += skb->len;
1124                         done[mac]++;
1125                         budget--;
1126                 }
1127                 mtk_tx_unmap(eth, tx_buf);
1128
1129                 ring->last_free = desc;
1130                 atomic_inc(&ring->free_count);
1131
1132                 cpu = next_cpu;
1133         }
1134
1135         mtk_w32(eth, cpu, MTK_QTX_CRX_PTR);
1136
1137         for (i = 0; i < MTK_MAC_COUNT; i++) {
1138                 if (!eth->netdev[i] || !done[i])
1139                         continue;
1140                 netdev_completed_queue(eth->netdev[i], done[i], bytes[i]);
1141                 total += done[i];
1142         }
1143
1144         if (mtk_queue_stopped(eth) &&
1145             (atomic_read(&ring->free_count) > ring->thresh))
1146                 mtk_wake_queue(eth);
1147
1148         return total;
1149 }
1150
1151 static void mtk_handle_status_irq(struct mtk_eth *eth)
1152 {
1153         u32 status2 = mtk_r32(eth, MTK_INT_STATUS2);
1154
1155         if (unlikely(status2 & (MTK_GDM1_AF | MTK_GDM2_AF))) {
1156                 mtk_stats_update(eth);
1157                 mtk_w32(eth, (MTK_GDM1_AF | MTK_GDM2_AF),
1158                         MTK_INT_STATUS2);
1159         }
1160 }
1161
1162 static int mtk_napi_tx(struct napi_struct *napi, int budget)
1163 {
1164         struct mtk_eth *eth = container_of(napi, struct mtk_eth, tx_napi);
1165         u32 status, mask;
1166         int tx_done = 0;
1167
1168         mtk_handle_status_irq(eth);
1169         mtk_w32(eth, MTK_TX_DONE_INT, MTK_QMTK_INT_STATUS);
1170         tx_done = mtk_poll_tx(eth, budget);
1171
1172         if (unlikely(netif_msg_intr(eth))) {
1173                 status = mtk_r32(eth, MTK_QMTK_INT_STATUS);
1174                 mask = mtk_r32(eth, MTK_QDMA_INT_MASK);
1175                 dev_info(eth->dev,
1176                          "done tx %d, intr 0x%08x/0x%x\n",
1177                          tx_done, status, mask);
1178         }
1179
1180         if (tx_done == budget)
1181                 return budget;
1182
1183         status = mtk_r32(eth, MTK_QMTK_INT_STATUS);
1184         if (status & MTK_TX_DONE_INT)
1185                 return budget;
1186
1187         napi_complete(napi);
1188         mtk_tx_irq_enable(eth, MTK_TX_DONE_INT);
1189
1190         return tx_done;
1191 }
1192
1193 static int mtk_napi_rx(struct napi_struct *napi, int budget)
1194 {
1195         struct mtk_eth *eth = container_of(napi, struct mtk_eth, rx_napi);
1196         u32 status, mask;
1197         int rx_done = 0;
1198         int remain_budget = budget;
1199
1200         mtk_handle_status_irq(eth);
1201
1202 poll_again:
1203         mtk_w32(eth, MTK_RX_DONE_INT, MTK_PDMA_INT_STATUS);
1204         rx_done = mtk_poll_rx(napi, remain_budget, eth);
1205
1206         if (unlikely(netif_msg_intr(eth))) {
1207                 status = mtk_r32(eth, MTK_PDMA_INT_STATUS);
1208                 mask = mtk_r32(eth, MTK_PDMA_INT_MASK);
1209                 dev_info(eth->dev,
1210                          "done rx %d, intr 0x%08x/0x%x\n",
1211                          rx_done, status, mask);
1212         }
1213         if (rx_done == remain_budget)
1214                 return budget;
1215
1216         status = mtk_r32(eth, MTK_PDMA_INT_STATUS);
1217         if (status & MTK_RX_DONE_INT) {
1218                 remain_budget -= rx_done;
1219                 goto poll_again;
1220         }
1221         napi_complete(napi);
1222         mtk_rx_irq_enable(eth, MTK_RX_DONE_INT);
1223
1224         return rx_done + budget - remain_budget;
1225 }
1226
1227 static int mtk_tx_alloc(struct mtk_eth *eth)
1228 {
1229         struct mtk_tx_ring *ring = &eth->tx_ring;
1230         int i, sz = sizeof(*ring->dma);
1231
1232         ring->buf = kcalloc(MTK_DMA_SIZE, sizeof(*ring->buf),
1233                                GFP_KERNEL);
1234         if (!ring->buf)
1235                 goto no_tx_mem;
1236
1237         ring->dma = dma_alloc_coherent(eth->dev,
1238                                           MTK_DMA_SIZE * sz,
1239                                           &ring->phys,
1240                                           GFP_ATOMIC | __GFP_ZERO);
1241         if (!ring->dma)
1242                 goto no_tx_mem;
1243
1244         memset(ring->dma, 0, MTK_DMA_SIZE * sz);
1245         for (i = 0; i < MTK_DMA_SIZE; i++) {
1246                 int next = (i + 1) % MTK_DMA_SIZE;
1247                 u32 next_ptr = ring->phys + next * sz;
1248
1249                 ring->dma[i].txd2 = next_ptr;
1250                 ring->dma[i].txd3 = TX_DMA_LS0 | TX_DMA_OWNER_CPU;
1251         }
1252
1253         atomic_set(&ring->free_count, MTK_DMA_SIZE - 2);
1254         ring->next_free = &ring->dma[0];
1255         ring->last_free = &ring->dma[MTK_DMA_SIZE - 1];
1256         ring->thresh = MAX_SKB_FRAGS;
1257
1258         /* make sure that all changes to the dma ring are flushed before we
1259          * continue
1260          */
1261         wmb();
1262
1263         mtk_w32(eth, ring->phys, MTK_QTX_CTX_PTR);
1264         mtk_w32(eth, ring->phys, MTK_QTX_DTX_PTR);
1265         mtk_w32(eth,
1266                 ring->phys + ((MTK_DMA_SIZE - 1) * sz),
1267                 MTK_QTX_CRX_PTR);
1268         mtk_w32(eth,
1269                 ring->phys + ((MTK_DMA_SIZE - 1) * sz),
1270                 MTK_QTX_DRX_PTR);
1271         mtk_w32(eth, (QDMA_RES_THRES << 8) | QDMA_RES_THRES, MTK_QTX_CFG(0));
1272
1273         return 0;
1274
1275 no_tx_mem:
1276         return -ENOMEM;
1277 }
1278
1279 static void mtk_tx_clean(struct mtk_eth *eth)
1280 {
1281         struct mtk_tx_ring *ring = &eth->tx_ring;
1282         int i;
1283
1284         if (ring->buf) {
1285                 for (i = 0; i < MTK_DMA_SIZE; i++)
1286                         mtk_tx_unmap(eth, &ring->buf[i]);
1287                 kfree(ring->buf);
1288                 ring->buf = NULL;
1289         }
1290
1291         if (ring->dma) {
1292                 dma_free_coherent(eth->dev,
1293                                   MTK_DMA_SIZE * sizeof(*ring->dma),
1294                                   ring->dma,
1295                                   ring->phys);
1296                 ring->dma = NULL;
1297         }
1298 }
1299
1300 static int mtk_rx_alloc(struct mtk_eth *eth, int ring_no, int rx_flag)
1301 {
1302         struct mtk_rx_ring *ring;
1303         int rx_data_len, rx_dma_size;
1304         int i;
1305         u32 offset = 0;
1306
1307         if (rx_flag == MTK_RX_FLAGS_QDMA) {
1308                 if (ring_no)
1309                         return -EINVAL;
1310                 ring = &eth->rx_ring_qdma;
1311                 offset = 0x1000;
1312         } else {
1313                 ring = &eth->rx_ring[ring_no];
1314         }
1315
1316         if (rx_flag == MTK_RX_FLAGS_HWLRO) {
1317                 rx_data_len = MTK_MAX_LRO_RX_LENGTH;
1318                 rx_dma_size = MTK_HW_LRO_DMA_SIZE;
1319         } else {
1320                 rx_data_len = ETH_DATA_LEN;
1321                 rx_dma_size = MTK_DMA_SIZE;
1322         }
1323
1324         ring->frag_size = mtk_max_frag_size(rx_data_len);
1325         ring->buf_size = mtk_max_buf_size(ring->frag_size);
1326         ring->data = kcalloc(rx_dma_size, sizeof(*ring->data),
1327                              GFP_KERNEL);
1328         if (!ring->data)
1329                 return -ENOMEM;
1330
1331         for (i = 0; i < rx_dma_size; i++) {
1332                 if (ring->frag_size <= PAGE_SIZE)
1333                         ring->data[i] = netdev_alloc_frag(ring->frag_size);
1334                 else
1335                         ring->data[i] = mtk_max_lro_buf_alloc(GFP_KERNEL);
1336                 if (!ring->data[i])
1337                         return -ENOMEM;
1338         }
1339
1340         ring->dma = dma_alloc_coherent(eth->dev,
1341                                        rx_dma_size * sizeof(*ring->dma),
1342                                        &ring->phys,
1343                                        GFP_ATOMIC | __GFP_ZERO);
1344         if (!ring->dma)
1345                 return -ENOMEM;
1346
1347         for (i = 0; i < rx_dma_size; i++) {
1348                 dma_addr_t dma_addr = dma_map_single(eth->dev,
1349                                 ring->data[i] + NET_SKB_PAD,
1350                                 ring->buf_size,
1351                                 DMA_FROM_DEVICE);
1352                 if (unlikely(dma_mapping_error(eth->dev, dma_addr)))
1353                         return -ENOMEM;
1354                 ring->dma[i].rxd1 = (unsigned int)dma_addr;
1355
1356                 ring->dma[i].rxd2 = RX_DMA_PLEN0(ring->buf_size);
1357         }
1358         ring->dma_size = rx_dma_size;
1359         ring->calc_idx_update = false;
1360         ring->calc_idx = rx_dma_size - 1;
1361         ring->crx_idx_reg = MTK_PRX_CRX_IDX_CFG(ring_no);
1362         /* make sure that all changes to the dma ring are flushed before we
1363          * continue
1364          */
1365         wmb();
1366
1367         mtk_w32(eth, ring->phys, MTK_PRX_BASE_PTR_CFG(ring_no) + offset);
1368         mtk_w32(eth, rx_dma_size, MTK_PRX_MAX_CNT_CFG(ring_no) + offset);
1369         mtk_w32(eth, ring->calc_idx, ring->crx_idx_reg + offset);
1370         mtk_w32(eth, MTK_PST_DRX_IDX_CFG(ring_no), MTK_PDMA_RST_IDX + offset);
1371
1372         return 0;
1373 }
1374
1375 static void mtk_rx_clean(struct mtk_eth *eth, struct mtk_rx_ring *ring)
1376 {
1377         int i;
1378
1379         if (ring->data && ring->dma) {
1380                 for (i = 0; i < ring->dma_size; i++) {
1381                         if (!ring->data[i])
1382                                 continue;
1383                         if (!ring->dma[i].rxd1)
1384                                 continue;
1385                         dma_unmap_single(eth->dev,
1386                                          ring->dma[i].rxd1,
1387                                          ring->buf_size,
1388                                          DMA_FROM_DEVICE);
1389                         skb_free_frag(ring->data[i]);
1390                 }
1391                 kfree(ring->data);
1392                 ring->data = NULL;
1393         }
1394
1395         if (ring->dma) {
1396                 dma_free_coherent(eth->dev,
1397                                   ring->dma_size * sizeof(*ring->dma),
1398                                   ring->dma,
1399                                   ring->phys);
1400                 ring->dma = NULL;
1401         }
1402 }
1403
1404 static int mtk_hwlro_rx_init(struct mtk_eth *eth)
1405 {
1406         int i;
1407         u32 ring_ctrl_dw1 = 0, ring_ctrl_dw2 = 0, ring_ctrl_dw3 = 0;
1408         u32 lro_ctrl_dw0 = 0, lro_ctrl_dw3 = 0;
1409
1410         /* set LRO rings to auto-learn modes */
1411         ring_ctrl_dw2 |= MTK_RING_AUTO_LERAN_MODE;
1412
1413         /* validate LRO ring */
1414         ring_ctrl_dw2 |= MTK_RING_VLD;
1415
1416         /* set AGE timer (unit: 20us) */
1417         ring_ctrl_dw2 |= MTK_RING_AGE_TIME_H;
1418         ring_ctrl_dw1 |= MTK_RING_AGE_TIME_L;
1419
1420         /* set max AGG timer (unit: 20us) */
1421         ring_ctrl_dw2 |= MTK_RING_MAX_AGG_TIME;
1422
1423         /* set max LRO AGG count */
1424         ring_ctrl_dw2 |= MTK_RING_MAX_AGG_CNT_L;
1425         ring_ctrl_dw3 |= MTK_RING_MAX_AGG_CNT_H;
1426
1427         for (i = 1; i < MTK_MAX_RX_RING_NUM; i++) {
1428                 mtk_w32(eth, ring_ctrl_dw1, MTK_LRO_CTRL_DW1_CFG(i));
1429                 mtk_w32(eth, ring_ctrl_dw2, MTK_LRO_CTRL_DW2_CFG(i));
1430                 mtk_w32(eth, ring_ctrl_dw3, MTK_LRO_CTRL_DW3_CFG(i));
1431         }
1432
1433         /* IPv4 checksum update enable */
1434         lro_ctrl_dw0 |= MTK_L3_CKS_UPD_EN;
1435
1436         /* switch priority comparison to packet count mode */
1437         lro_ctrl_dw0 |= MTK_LRO_ALT_PKT_CNT_MODE;
1438
1439         /* bandwidth threshold setting */
1440         mtk_w32(eth, MTK_HW_LRO_BW_THRE, MTK_PDMA_LRO_CTRL_DW2);
1441
1442         /* auto-learn score delta setting */
1443         mtk_w32(eth, MTK_HW_LRO_REPLACE_DELTA, MTK_PDMA_LRO_ALT_SCORE_DELTA);
1444
1445         /* set refresh timer for altering flows to 1 sec. (unit: 20us) */
1446         mtk_w32(eth, (MTK_HW_LRO_TIMER_UNIT << 16) | MTK_HW_LRO_REFRESH_TIME,
1447                 MTK_PDMA_LRO_ALT_REFRESH_TIMER);
1448
1449         /* set HW LRO mode & the max aggregation count for rx packets */
1450         lro_ctrl_dw3 |= MTK_ADMA_MODE | (MTK_HW_LRO_MAX_AGG_CNT & 0xff);
1451
1452         /* the minimal remaining room of SDL0 in RXD for lro aggregation */
1453         lro_ctrl_dw3 |= MTK_LRO_MIN_RXD_SDL;
1454
1455         /* enable HW LRO */
1456         lro_ctrl_dw0 |= MTK_LRO_EN;
1457
1458         mtk_w32(eth, lro_ctrl_dw3, MTK_PDMA_LRO_CTRL_DW3);
1459         mtk_w32(eth, lro_ctrl_dw0, MTK_PDMA_LRO_CTRL_DW0);
1460
1461         return 0;
1462 }
1463
1464 static void mtk_hwlro_rx_uninit(struct mtk_eth *eth)
1465 {
1466         int i;
1467         u32 val;
1468
1469         /* relinquish lro rings, flush aggregated packets */
1470         mtk_w32(eth, MTK_LRO_RING_RELINQUISH_REQ, MTK_PDMA_LRO_CTRL_DW0);
1471
1472         /* wait for relinquishments done */
1473         for (i = 0; i < 10; i++) {
1474                 val = mtk_r32(eth, MTK_PDMA_LRO_CTRL_DW0);
1475                 if (val & MTK_LRO_RING_RELINQUISH_DONE) {
1476                         msleep(20);
1477                         continue;
1478                 }
1479                 break;
1480         }
1481
1482         /* invalidate lro rings */
1483         for (i = 1; i < MTK_MAX_RX_RING_NUM; i++)
1484                 mtk_w32(eth, 0, MTK_LRO_CTRL_DW2_CFG(i));
1485
1486         /* disable HW LRO */
1487         mtk_w32(eth, 0, MTK_PDMA_LRO_CTRL_DW0);
1488 }
1489
1490 static void mtk_hwlro_val_ipaddr(struct mtk_eth *eth, int idx, __be32 ip)
1491 {
1492         u32 reg_val;
1493
1494         reg_val = mtk_r32(eth, MTK_LRO_CTRL_DW2_CFG(idx));
1495
1496         /* invalidate the IP setting */
1497         mtk_w32(eth, (reg_val & ~MTK_RING_MYIP_VLD), MTK_LRO_CTRL_DW2_CFG(idx));
1498
1499         mtk_w32(eth, ip, MTK_LRO_DIP_DW0_CFG(idx));
1500
1501         /* validate the IP setting */
1502         mtk_w32(eth, (reg_val | MTK_RING_MYIP_VLD), MTK_LRO_CTRL_DW2_CFG(idx));
1503 }
1504
1505 static void mtk_hwlro_inval_ipaddr(struct mtk_eth *eth, int idx)
1506 {
1507         u32 reg_val;
1508
1509         reg_val = mtk_r32(eth, MTK_LRO_CTRL_DW2_CFG(idx));
1510
1511         /* invalidate the IP setting */
1512         mtk_w32(eth, (reg_val & ~MTK_RING_MYIP_VLD), MTK_LRO_CTRL_DW2_CFG(idx));
1513
1514         mtk_w32(eth, 0, MTK_LRO_DIP_DW0_CFG(idx));
1515 }
1516
1517 static int mtk_hwlro_get_ip_cnt(struct mtk_mac *mac)
1518 {
1519         int cnt = 0;
1520         int i;
1521
1522         for (i = 0; i < MTK_MAX_LRO_IP_CNT; i++) {
1523                 if (mac->hwlro_ip[i])
1524                         cnt++;
1525         }
1526
1527         return cnt;
1528 }
1529
1530 static int mtk_hwlro_add_ipaddr(struct net_device *dev,
1531                                 struct ethtool_rxnfc *cmd)
1532 {
1533         struct ethtool_rx_flow_spec *fsp =
1534                 (struct ethtool_rx_flow_spec *)&cmd->fs;
1535         struct mtk_mac *mac = netdev_priv(dev);
1536         struct mtk_eth *eth = mac->hw;
1537         int hwlro_idx;
1538
1539         if ((fsp->flow_type != TCP_V4_FLOW) ||
1540             (!fsp->h_u.tcp_ip4_spec.ip4dst) ||
1541             (fsp->location > 1))
1542                 return -EINVAL;
1543
1544         mac->hwlro_ip[fsp->location] = htonl(fsp->h_u.tcp_ip4_spec.ip4dst);
1545         hwlro_idx = (mac->id * MTK_MAX_LRO_IP_CNT) + fsp->location;
1546
1547         mac->hwlro_ip_cnt = mtk_hwlro_get_ip_cnt(mac);
1548
1549         mtk_hwlro_val_ipaddr(eth, hwlro_idx, mac->hwlro_ip[fsp->location]);
1550
1551         return 0;
1552 }
1553
1554 static int mtk_hwlro_del_ipaddr(struct net_device *dev,
1555                                 struct ethtool_rxnfc *cmd)
1556 {
1557         struct ethtool_rx_flow_spec *fsp =
1558                 (struct ethtool_rx_flow_spec *)&cmd->fs;
1559         struct mtk_mac *mac = netdev_priv(dev);
1560         struct mtk_eth *eth = mac->hw;
1561         int hwlro_idx;
1562
1563         if (fsp->location > 1)
1564                 return -EINVAL;
1565
1566         mac->hwlro_ip[fsp->location] = 0;
1567         hwlro_idx = (mac->id * MTK_MAX_LRO_IP_CNT) + fsp->location;
1568
1569         mac->hwlro_ip_cnt = mtk_hwlro_get_ip_cnt(mac);
1570
1571         mtk_hwlro_inval_ipaddr(eth, hwlro_idx);
1572
1573         return 0;
1574 }
1575
1576 static void mtk_hwlro_netdev_disable(struct net_device *dev)
1577 {
1578         struct mtk_mac *mac = netdev_priv(dev);
1579         struct mtk_eth *eth = mac->hw;
1580         int i, hwlro_idx;
1581
1582         for (i = 0; i < MTK_MAX_LRO_IP_CNT; i++) {
1583                 mac->hwlro_ip[i] = 0;
1584                 hwlro_idx = (mac->id * MTK_MAX_LRO_IP_CNT) + i;
1585
1586                 mtk_hwlro_inval_ipaddr(eth, hwlro_idx);
1587         }
1588
1589         mac->hwlro_ip_cnt = 0;
1590 }
1591
1592 static int mtk_hwlro_get_fdir_entry(struct net_device *dev,
1593                                     struct ethtool_rxnfc *cmd)
1594 {
1595         struct mtk_mac *mac = netdev_priv(dev);
1596         struct ethtool_rx_flow_spec *fsp =
1597                 (struct ethtool_rx_flow_spec *)&cmd->fs;
1598
1599         if (fsp->location >= ARRAY_SIZE(mac->hwlro_ip))
1600                 return -EINVAL;
1601
1602         /* only tcp dst ipv4 is meaningful, others are meaningless */
1603         fsp->flow_type = TCP_V4_FLOW;
1604         fsp->h_u.tcp_ip4_spec.ip4dst = ntohl(mac->hwlro_ip[fsp->location]);
1605         fsp->m_u.tcp_ip4_spec.ip4dst = 0;
1606
1607         fsp->h_u.tcp_ip4_spec.ip4src = 0;
1608         fsp->m_u.tcp_ip4_spec.ip4src = 0xffffffff;
1609         fsp->h_u.tcp_ip4_spec.psrc = 0;
1610         fsp->m_u.tcp_ip4_spec.psrc = 0xffff;
1611         fsp->h_u.tcp_ip4_spec.pdst = 0;
1612         fsp->m_u.tcp_ip4_spec.pdst = 0xffff;
1613         fsp->h_u.tcp_ip4_spec.tos = 0;
1614         fsp->m_u.tcp_ip4_spec.tos = 0xff;
1615
1616         return 0;
1617 }
1618
1619 static int mtk_hwlro_get_fdir_all(struct net_device *dev,
1620                                   struct ethtool_rxnfc *cmd,
1621                                   u32 *rule_locs)
1622 {
1623         struct mtk_mac *mac = netdev_priv(dev);
1624         int cnt = 0;
1625         int i;
1626
1627         for (i = 0; i < MTK_MAX_LRO_IP_CNT; i++) {
1628                 if (cnt == cmd->rule_cnt)
1629                         return -EMSGSIZE;
1630
1631                 if (mac->hwlro_ip[i]) {
1632                         rule_locs[cnt] = i;
1633                         cnt++;
1634                 }
1635         }
1636
1637         cmd->rule_cnt = cnt;
1638
1639         return 0;
1640 }
1641
1642 static netdev_features_t mtk_fix_features(struct net_device *dev,
1643                                           netdev_features_t features)
1644 {
1645         if (!(features & NETIF_F_LRO)) {
1646                 struct mtk_mac *mac = netdev_priv(dev);
1647                 int ip_cnt = mtk_hwlro_get_ip_cnt(mac);
1648
1649                 if (ip_cnt) {
1650                         netdev_info(dev, "RX flow is programmed, LRO should keep on\n");
1651
1652                         features |= NETIF_F_LRO;
1653                 }
1654         }
1655
1656         return features;
1657 }
1658
1659 static int mtk_set_features(struct net_device *dev, netdev_features_t features)
1660 {
1661         int err = 0;
1662
1663         if (!((dev->features ^ features) & NETIF_F_LRO))
1664                 return 0;
1665
1666         if (!(features & NETIF_F_LRO))
1667                 mtk_hwlro_netdev_disable(dev);
1668
1669         return err;
1670 }
1671
1672 /* wait for DMA to finish whatever it is doing before we start using it again */
1673 static int mtk_dma_busy_wait(struct mtk_eth *eth)
1674 {
1675         unsigned long t_start = jiffies;
1676
1677         while (1) {
1678                 if (!(mtk_r32(eth, MTK_QDMA_GLO_CFG) &
1679                       (MTK_RX_DMA_BUSY | MTK_TX_DMA_BUSY)))
1680                         return 0;
1681                 if (time_after(jiffies, t_start + MTK_DMA_BUSY_TIMEOUT))
1682                         break;
1683         }
1684
1685         dev_err(eth->dev, "DMA init timeout\n");
1686         return -1;
1687 }
1688
1689 static int mtk_dma_init(struct mtk_eth *eth)
1690 {
1691         int err;
1692         u32 i;
1693
1694         if (mtk_dma_busy_wait(eth))
1695                 return -EBUSY;
1696
1697         /* QDMA needs scratch memory for internal reordering of the
1698          * descriptors
1699          */
1700         err = mtk_init_fq_dma(eth);
1701         if (err)
1702                 return err;
1703
1704         err = mtk_tx_alloc(eth);
1705         if (err)
1706                 return err;
1707
1708         err = mtk_rx_alloc(eth, 0, MTK_RX_FLAGS_QDMA);
1709         if (err)
1710                 return err;
1711
1712         err = mtk_rx_alloc(eth, 0, MTK_RX_FLAGS_NORMAL);
1713         if (err)
1714                 return err;
1715
1716         if (eth->hwlro) {
1717                 for (i = 1; i < MTK_MAX_RX_RING_NUM; i++) {
1718                         err = mtk_rx_alloc(eth, i, MTK_RX_FLAGS_HWLRO);
1719                         if (err)
1720                                 return err;
1721                 }
1722                 err = mtk_hwlro_rx_init(eth);
1723                 if (err)
1724                         return err;
1725         }
1726
1727         /* Enable random early drop and set drop threshold automatically */
1728         mtk_w32(eth, FC_THRES_DROP_MODE | FC_THRES_DROP_EN | FC_THRES_MIN,
1729                 MTK_QDMA_FC_THRES);
1730         mtk_w32(eth, 0x0, MTK_QDMA_HRED2);
1731
1732         return 0;
1733 }
1734
1735 static void mtk_dma_free(struct mtk_eth *eth)
1736 {
1737         int i;
1738
1739         for (i = 0; i < MTK_MAC_COUNT; i++)
1740                 if (eth->netdev[i])
1741                         netdev_reset_queue(eth->netdev[i]);
1742         if (eth->scratch_ring) {
1743                 dma_free_coherent(eth->dev,
1744                                   MTK_DMA_SIZE * sizeof(struct mtk_tx_dma),
1745                                   eth->scratch_ring,
1746                                   eth->phy_scratch_ring);
1747                 eth->scratch_ring = NULL;
1748                 eth->phy_scratch_ring = 0;
1749         }
1750         mtk_tx_clean(eth);
1751         mtk_rx_clean(eth, &eth->rx_ring[0]);
1752         mtk_rx_clean(eth, &eth->rx_ring_qdma);
1753
1754         if (eth->hwlro) {
1755                 mtk_hwlro_rx_uninit(eth);
1756                 for (i = 1; i < MTK_MAX_RX_RING_NUM; i++)
1757                         mtk_rx_clean(eth, &eth->rx_ring[i]);
1758         }
1759
1760         kfree(eth->scratch_head);
1761 }
1762
1763 static void mtk_tx_timeout(struct net_device *dev)
1764 {
1765         struct mtk_mac *mac = netdev_priv(dev);
1766         struct mtk_eth *eth = mac->hw;
1767
1768         eth->netdev[mac->id]->stats.tx_errors++;
1769         netif_err(eth, tx_err, dev,
1770                   "transmit timed out\n");
1771         schedule_work(&eth->pending_work);
1772 }
1773
1774 static irqreturn_t mtk_handle_irq_rx(int irq, void *_eth)
1775 {
1776         struct mtk_eth *eth = _eth;
1777
1778         if (likely(napi_schedule_prep(&eth->rx_napi))) {
1779                 __napi_schedule(&eth->rx_napi);
1780                 mtk_rx_irq_disable(eth, MTK_RX_DONE_INT);
1781         }
1782
1783         return IRQ_HANDLED;
1784 }
1785
1786 static irqreturn_t mtk_handle_irq_tx(int irq, void *_eth)
1787 {
1788         struct mtk_eth *eth = _eth;
1789
1790         if (likely(napi_schedule_prep(&eth->tx_napi))) {
1791                 __napi_schedule(&eth->tx_napi);
1792                 mtk_tx_irq_disable(eth, MTK_TX_DONE_INT);
1793         }
1794
1795         return IRQ_HANDLED;
1796 }
1797
1798 #ifdef CONFIG_NET_POLL_CONTROLLER
1799 static void mtk_poll_controller(struct net_device *dev)
1800 {
1801         struct mtk_mac *mac = netdev_priv(dev);
1802         struct mtk_eth *eth = mac->hw;
1803
1804         mtk_tx_irq_disable(eth, MTK_TX_DONE_INT);
1805         mtk_rx_irq_disable(eth, MTK_RX_DONE_INT);
1806         mtk_handle_irq_rx(eth->irq[2], dev);
1807         mtk_tx_irq_enable(eth, MTK_TX_DONE_INT);
1808         mtk_rx_irq_enable(eth, MTK_RX_DONE_INT);
1809 }
1810 #endif
1811
1812 static int mtk_start_dma(struct mtk_eth *eth)
1813 {
1814         u32 rx_2b_offset = (NET_IP_ALIGN == 2) ? MTK_RX_2B_OFFSET : 0;
1815         int err;
1816
1817         err = mtk_dma_init(eth);
1818         if (err) {
1819                 mtk_dma_free(eth);
1820                 return err;
1821         }
1822
1823         mtk_w32(eth,
1824                 MTK_TX_WB_DDONE | MTK_TX_DMA_EN |
1825                 MTK_DMA_SIZE_16DWORDS | MTK_NDP_CO_PRO |
1826                 MTK_RX_DMA_EN | MTK_RX_2B_OFFSET |
1827                 MTK_RX_BT_32DWORDS,
1828                 MTK_QDMA_GLO_CFG);
1829
1830         mtk_w32(eth,
1831                 MTK_RX_DMA_EN | rx_2b_offset |
1832                 MTK_RX_BT_32DWORDS | MTK_MULTI_EN,
1833                 MTK_PDMA_GLO_CFG);
1834
1835         return 0;
1836 }
1837
1838 static int mtk_open(struct net_device *dev)
1839 {
1840         struct mtk_mac *mac = netdev_priv(dev);
1841         struct mtk_eth *eth = mac->hw;
1842
1843         /* we run 2 netdevs on the same dma ring so we only bring it up once */
1844         if (!atomic_read(&eth->dma_refcnt)) {
1845                 int err = mtk_start_dma(eth);
1846
1847                 if (err)
1848                         return err;
1849
1850                 napi_enable(&eth->tx_napi);
1851                 napi_enable(&eth->rx_napi);
1852                 mtk_tx_irq_enable(eth, MTK_TX_DONE_INT);
1853                 mtk_rx_irq_enable(eth, MTK_RX_DONE_INT);
1854         }
1855         atomic_inc(&eth->dma_refcnt);
1856
1857         phy_start(dev->phydev);
1858         netif_start_queue(dev);
1859
1860         return 0;
1861 }
1862
1863 static void mtk_stop_dma(struct mtk_eth *eth, u32 glo_cfg)
1864 {
1865         u32 val;
1866         int i;
1867
1868         /* stop the dma engine */
1869         spin_lock_bh(&eth->page_lock);
1870         val = mtk_r32(eth, glo_cfg);
1871         mtk_w32(eth, val & ~(MTK_TX_WB_DDONE | MTK_RX_DMA_EN | MTK_TX_DMA_EN),
1872                 glo_cfg);
1873         spin_unlock_bh(&eth->page_lock);
1874
1875         /* wait for dma stop */
1876         for (i = 0; i < 10; i++) {
1877                 val = mtk_r32(eth, glo_cfg);
1878                 if (val & (MTK_TX_DMA_BUSY | MTK_RX_DMA_BUSY)) {
1879                         msleep(20);
1880                         continue;
1881                 }
1882                 break;
1883         }
1884 }
1885
1886 static int mtk_stop(struct net_device *dev)
1887 {
1888         struct mtk_mac *mac = netdev_priv(dev);
1889         struct mtk_eth *eth = mac->hw;
1890
1891         netif_tx_disable(dev);
1892         phy_stop(dev->phydev);
1893
1894         /* only shutdown DMA if this is the last user */
1895         if (!atomic_dec_and_test(&eth->dma_refcnt))
1896                 return 0;
1897
1898         mtk_tx_irq_disable(eth, MTK_TX_DONE_INT);
1899         mtk_rx_irq_disable(eth, MTK_RX_DONE_INT);
1900         napi_disable(&eth->tx_napi);
1901         napi_disable(&eth->rx_napi);
1902
1903         mtk_stop_dma(eth, MTK_QDMA_GLO_CFG);
1904         mtk_stop_dma(eth, MTK_PDMA_GLO_CFG);
1905
1906         mtk_dma_free(eth);
1907
1908         return 0;
1909 }
1910
1911 static void ethsys_reset(struct mtk_eth *eth, u32 reset_bits)
1912 {
1913         regmap_update_bits(eth->ethsys, ETHSYS_RSTCTRL,
1914                            reset_bits,
1915                            reset_bits);
1916
1917         usleep_range(1000, 1100);
1918         regmap_update_bits(eth->ethsys, ETHSYS_RSTCTRL,
1919                            reset_bits,
1920                            ~reset_bits);
1921         mdelay(10);
1922 }
1923
1924 static void mtk_clk_disable(struct mtk_eth *eth)
1925 {
1926         int clk;
1927
1928         for (clk = MTK_CLK_MAX - 1; clk >= 0; clk--)
1929                 clk_disable_unprepare(eth->clks[clk]);
1930 }
1931
1932 static int mtk_clk_enable(struct mtk_eth *eth)
1933 {
1934         int clk, ret;
1935
1936         for (clk = 0; clk < MTK_CLK_MAX ; clk++) {
1937                 ret = clk_prepare_enable(eth->clks[clk]);
1938                 if (ret)
1939                         goto err_disable_clks;
1940         }
1941
1942         return 0;
1943
1944 err_disable_clks:
1945         while (--clk >= 0)
1946                 clk_disable_unprepare(eth->clks[clk]);
1947
1948         return ret;
1949 }
1950
1951 static int mtk_hw_init(struct mtk_eth *eth)
1952 {
1953         int i, val, ret;
1954
1955         if (test_and_set_bit(MTK_HW_INIT, &eth->state))
1956                 return 0;
1957
1958         pm_runtime_enable(eth->dev);
1959         pm_runtime_get_sync(eth->dev);
1960
1961         ret = mtk_clk_enable(eth);
1962         if (ret)
1963                 goto err_disable_pm;
1964
1965         ethsys_reset(eth, RSTCTRL_FE);
1966         ethsys_reset(eth, RSTCTRL_PPE);
1967
1968         regmap_read(eth->ethsys, ETHSYS_SYSCFG0, &val);
1969         for (i = 0; i < MTK_MAC_COUNT; i++) {
1970                 if (!eth->mac[i])
1971                         continue;
1972                 val &= ~SYSCFG0_GE_MODE(SYSCFG0_GE_MASK, eth->mac[i]->id);
1973                 val |= SYSCFG0_GE_MODE(eth->mac[i]->ge_mode, eth->mac[i]->id);
1974         }
1975         regmap_write(eth->ethsys, ETHSYS_SYSCFG0, val);
1976
1977         /* Set GE2 driving and slew rate */
1978         regmap_write(eth->pctl, GPIO_DRV_SEL10, 0xa00);
1979
1980         /* set GE2 TDSEL */
1981         regmap_write(eth->pctl, GPIO_OD33_CTRL8, 0x5);
1982
1983         /* set GE2 TUNE */
1984         regmap_write(eth->pctl, GPIO_BIAS_CTRL, 0x0);
1985
1986         /* Set linkdown as the default for each GMAC. Its own MCR would be set
1987          * up with the more appropriate value when mtk_phy_link_adjust call is
1988          * being invoked.
1989          */
1990         for (i = 0; i < MTK_MAC_COUNT; i++)
1991                 mtk_w32(eth, 0, MTK_MAC_MCR(i));
1992
1993         /* Indicates CDM to parse the MTK special tag from CPU
1994          * which also is working out for untag packets.
1995          */
1996         val = mtk_r32(eth, MTK_CDMQ_IG_CTRL);
1997         mtk_w32(eth, val | MTK_CDMQ_STAG_EN, MTK_CDMQ_IG_CTRL);
1998
1999         /* Enable RX VLan Offloading */
2000         mtk_w32(eth, 1, MTK_CDMP_EG_CTRL);
2001
2002         /* enable interrupt delay for RX */
2003         mtk_w32(eth, MTK_PDMA_DELAY_RX_DELAY, MTK_PDMA_DELAY_INT);
2004
2005         /* disable delay and normal interrupt */
2006         mtk_w32(eth, 0, MTK_QDMA_DELAY_INT);
2007         mtk_tx_irq_disable(eth, ~0);
2008         mtk_rx_irq_disable(eth, ~0);
2009         mtk_w32(eth, RST_GL_PSE, MTK_RST_GL);
2010         mtk_w32(eth, 0, MTK_RST_GL);
2011
2012         /* FE int grouping */
2013         mtk_w32(eth, MTK_TX_DONE_INT, MTK_PDMA_INT_GRP1);
2014         mtk_w32(eth, MTK_RX_DONE_INT, MTK_PDMA_INT_GRP2);
2015         mtk_w32(eth, MTK_TX_DONE_INT, MTK_QDMA_INT_GRP1);
2016         mtk_w32(eth, MTK_RX_DONE_INT, MTK_QDMA_INT_GRP2);
2017         mtk_w32(eth, 0x21021000, MTK_FE_INT_GRP);
2018
2019         for (i = 0; i < 2; i++) {
2020                 u32 val = mtk_r32(eth, MTK_GDMA_FWD_CFG(i));
2021
2022                 /* setup the forward port to send frame to PDMA */
2023                 val &= ~0xffff;
2024
2025                 /* Enable RX checksum */
2026                 val |= MTK_GDMA_ICS_EN | MTK_GDMA_TCS_EN | MTK_GDMA_UCS_EN;
2027
2028                 /* setup the mac dma */
2029                 mtk_w32(eth, val, MTK_GDMA_FWD_CFG(i));
2030         }
2031
2032         return 0;
2033
2034 err_disable_pm:
2035         pm_runtime_put_sync(eth->dev);
2036         pm_runtime_disable(eth->dev);
2037
2038         return ret;
2039 }
2040
2041 static int mtk_hw_deinit(struct mtk_eth *eth)
2042 {
2043         if (!test_and_clear_bit(MTK_HW_INIT, &eth->state))
2044                 return 0;
2045
2046         mtk_clk_disable(eth);
2047
2048         pm_runtime_put_sync(eth->dev);
2049         pm_runtime_disable(eth->dev);
2050
2051         return 0;
2052 }
2053
2054 static int __init mtk_init(struct net_device *dev)
2055 {
2056         struct mtk_mac *mac = netdev_priv(dev);
2057         struct mtk_eth *eth = mac->hw;
2058         const char *mac_addr;
2059
2060         mac_addr = of_get_mac_address(mac->of_node);
2061         if (mac_addr)
2062                 ether_addr_copy(dev->dev_addr, mac_addr);
2063
2064         /* If the mac address is invalid, use random mac address  */
2065         if (!is_valid_ether_addr(dev->dev_addr)) {
2066                 eth_hw_addr_random(dev);
2067                 dev_err(eth->dev, "generated random MAC address %pM\n",
2068                         dev->dev_addr);
2069         }
2070
2071         return mtk_phy_connect(dev);
2072 }
2073
2074 static void mtk_uninit(struct net_device *dev)
2075 {
2076         struct mtk_mac *mac = netdev_priv(dev);
2077         struct mtk_eth *eth = mac->hw;
2078
2079         phy_disconnect(dev->phydev);
2080         if (of_phy_is_fixed_link(mac->of_node))
2081                 of_phy_deregister_fixed_link(mac->of_node);
2082         mtk_tx_irq_disable(eth, ~0);
2083         mtk_rx_irq_disable(eth, ~0);
2084 }
2085
2086 static int mtk_do_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2087 {
2088         switch (cmd) {
2089         case SIOCGMIIPHY:
2090         case SIOCGMIIREG:
2091         case SIOCSMIIREG:
2092                 return phy_mii_ioctl(dev->phydev, ifr, cmd);
2093         default:
2094                 break;
2095         }
2096
2097         return -EOPNOTSUPP;
2098 }
2099
2100 static void mtk_pending_work(struct work_struct *work)
2101 {
2102         struct mtk_eth *eth = container_of(work, struct mtk_eth, pending_work);
2103         int err, i;
2104         unsigned long restart = 0;
2105
2106         rtnl_lock();
2107
2108         dev_dbg(eth->dev, "[%s][%d] reset\n", __func__, __LINE__);
2109
2110         while (test_and_set_bit_lock(MTK_RESETTING, &eth->state))
2111                 cpu_relax();
2112
2113         dev_dbg(eth->dev, "[%s][%d] mtk_stop starts\n", __func__, __LINE__);
2114         /* stop all devices to make sure that dma is properly shut down */
2115         for (i = 0; i < MTK_MAC_COUNT; i++) {
2116                 if (!eth->netdev[i])
2117                         continue;
2118                 mtk_stop(eth->netdev[i]);
2119                 __set_bit(i, &restart);
2120         }
2121         dev_dbg(eth->dev, "[%s][%d] mtk_stop ends\n", __func__, __LINE__);
2122
2123         /* restart underlying hardware such as power, clock, pin mux
2124          * and the connected phy
2125          */
2126         mtk_hw_deinit(eth);
2127
2128         if (eth->dev->pins)
2129                 pinctrl_select_state(eth->dev->pins->p,
2130                                      eth->dev->pins->default_state);
2131         mtk_hw_init(eth);
2132
2133         for (i = 0; i < MTK_MAC_COUNT; i++) {
2134                 if (!eth->mac[i] ||
2135                     of_phy_is_fixed_link(eth->mac[i]->of_node))
2136                         continue;
2137                 err = phy_init_hw(eth->netdev[i]->phydev);
2138                 if (err)
2139                         dev_err(eth->dev, "%s: PHY init failed.\n",
2140                                 eth->netdev[i]->name);
2141         }
2142
2143         /* restart DMA and enable IRQs */
2144         for (i = 0; i < MTK_MAC_COUNT; i++) {
2145                 if (!test_bit(i, &restart))
2146                         continue;
2147                 err = mtk_open(eth->netdev[i]);
2148                 if (err) {
2149                         netif_alert(eth, ifup, eth->netdev[i],
2150                               "Driver up/down cycle failed, closing device.\n");
2151                         dev_close(eth->netdev[i]);
2152                 }
2153         }
2154
2155         dev_dbg(eth->dev, "[%s][%d] reset done\n", __func__, __LINE__);
2156
2157         clear_bit_unlock(MTK_RESETTING, &eth->state);
2158
2159         rtnl_unlock();
2160 }
2161
2162 static int mtk_free_dev(struct mtk_eth *eth)
2163 {
2164         int i;
2165
2166         for (i = 0; i < MTK_MAC_COUNT; i++) {
2167                 if (!eth->netdev[i])
2168                         continue;
2169                 free_netdev(eth->netdev[i]);
2170         }
2171
2172         return 0;
2173 }
2174
2175 static int mtk_unreg_dev(struct mtk_eth *eth)
2176 {
2177         int i;
2178
2179         for (i = 0; i < MTK_MAC_COUNT; i++) {
2180                 if (!eth->netdev[i])
2181                         continue;
2182                 unregister_netdev(eth->netdev[i]);
2183         }
2184
2185         return 0;
2186 }
2187
2188 static int mtk_cleanup(struct mtk_eth *eth)
2189 {
2190         mtk_unreg_dev(eth);
2191         mtk_free_dev(eth);
2192         cancel_work_sync(&eth->pending_work);
2193
2194         return 0;
2195 }
2196
2197 static int mtk_get_link_ksettings(struct net_device *ndev,
2198                                   struct ethtool_link_ksettings *cmd)
2199 {
2200         struct mtk_mac *mac = netdev_priv(ndev);
2201
2202         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
2203                 return -EBUSY;
2204
2205         phy_ethtool_ksettings_get(ndev->phydev, cmd);
2206
2207         return 0;
2208 }
2209
2210 static int mtk_set_link_ksettings(struct net_device *ndev,
2211                                   const struct ethtool_link_ksettings *cmd)
2212 {
2213         struct mtk_mac *mac = netdev_priv(ndev);
2214
2215         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
2216                 return -EBUSY;
2217
2218         return phy_ethtool_ksettings_set(ndev->phydev, cmd);
2219 }
2220
2221 static void mtk_get_drvinfo(struct net_device *dev,
2222                             struct ethtool_drvinfo *info)
2223 {
2224         struct mtk_mac *mac = netdev_priv(dev);
2225
2226         strlcpy(info->driver, mac->hw->dev->driver->name, sizeof(info->driver));
2227         strlcpy(info->bus_info, dev_name(mac->hw->dev), sizeof(info->bus_info));
2228         info->n_stats = ARRAY_SIZE(mtk_ethtool_stats);
2229 }
2230
2231 static u32 mtk_get_msglevel(struct net_device *dev)
2232 {
2233         struct mtk_mac *mac = netdev_priv(dev);
2234
2235         return mac->hw->msg_enable;
2236 }
2237
2238 static void mtk_set_msglevel(struct net_device *dev, u32 value)
2239 {
2240         struct mtk_mac *mac = netdev_priv(dev);
2241
2242         mac->hw->msg_enable = value;
2243 }
2244
2245 static int mtk_nway_reset(struct net_device *dev)
2246 {
2247         struct mtk_mac *mac = netdev_priv(dev);
2248
2249         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
2250                 return -EBUSY;
2251
2252         return genphy_restart_aneg(dev->phydev);
2253 }
2254
2255 static u32 mtk_get_link(struct net_device *dev)
2256 {
2257         struct mtk_mac *mac = netdev_priv(dev);
2258         int err;
2259
2260         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
2261                 return -EBUSY;
2262
2263         err = genphy_update_link(dev->phydev);
2264         if (err)
2265                 return ethtool_op_get_link(dev);
2266
2267         return dev->phydev->link;
2268 }
2269
2270 static void mtk_get_strings(struct net_device *dev, u32 stringset, u8 *data)
2271 {
2272         int i;
2273
2274         switch (stringset) {
2275         case ETH_SS_STATS:
2276                 for (i = 0; i < ARRAY_SIZE(mtk_ethtool_stats); i++) {
2277                         memcpy(data, mtk_ethtool_stats[i].str, ETH_GSTRING_LEN);
2278                         data += ETH_GSTRING_LEN;
2279                 }
2280                 break;
2281         }
2282 }
2283
2284 static int mtk_get_sset_count(struct net_device *dev, int sset)
2285 {
2286         switch (sset) {
2287         case ETH_SS_STATS:
2288                 return ARRAY_SIZE(mtk_ethtool_stats);
2289         default:
2290                 return -EOPNOTSUPP;
2291         }
2292 }
2293
2294 static void mtk_get_ethtool_stats(struct net_device *dev,
2295                                   struct ethtool_stats *stats, u64 *data)
2296 {
2297         struct mtk_mac *mac = netdev_priv(dev);
2298         struct mtk_hw_stats *hwstats = mac->hw_stats;
2299         u64 *data_src, *data_dst;
2300         unsigned int start;
2301         int i;
2302
2303         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
2304                 return;
2305
2306         if (netif_running(dev) && netif_device_present(dev)) {
2307                 if (spin_trylock_bh(&hwstats->stats_lock)) {
2308                         mtk_stats_update_mac(mac);
2309                         spin_unlock_bh(&hwstats->stats_lock);
2310                 }
2311         }
2312
2313         data_src = (u64 *)hwstats;
2314
2315         do {
2316                 data_dst = data;
2317                 start = u64_stats_fetch_begin_irq(&hwstats->syncp);
2318
2319                 for (i = 0; i < ARRAY_SIZE(mtk_ethtool_stats); i++)
2320                         *data_dst++ = *(data_src + mtk_ethtool_stats[i].offset);
2321         } while (u64_stats_fetch_retry_irq(&hwstats->syncp, start));
2322 }
2323
2324 static int mtk_get_rxnfc(struct net_device *dev, struct ethtool_rxnfc *cmd,
2325                          u32 *rule_locs)
2326 {
2327         int ret = -EOPNOTSUPP;
2328
2329         switch (cmd->cmd) {
2330         case ETHTOOL_GRXRINGS:
2331                 if (dev->hw_features & NETIF_F_LRO) {
2332                         cmd->data = MTK_MAX_RX_RING_NUM;
2333                         ret = 0;
2334                 }
2335                 break;
2336         case ETHTOOL_GRXCLSRLCNT:
2337                 if (dev->hw_features & NETIF_F_LRO) {
2338                         struct mtk_mac *mac = netdev_priv(dev);
2339
2340                         cmd->rule_cnt = mac->hwlro_ip_cnt;
2341                         ret = 0;
2342                 }
2343                 break;
2344         case ETHTOOL_GRXCLSRULE:
2345                 if (dev->hw_features & NETIF_F_LRO)
2346                         ret = mtk_hwlro_get_fdir_entry(dev, cmd);
2347                 break;
2348         case ETHTOOL_GRXCLSRLALL:
2349                 if (dev->hw_features & NETIF_F_LRO)
2350                         ret = mtk_hwlro_get_fdir_all(dev, cmd,
2351                                                      rule_locs);
2352                 break;
2353         default:
2354                 break;
2355         }
2356
2357         return ret;
2358 }
2359
2360 static int mtk_set_rxnfc(struct net_device *dev, struct ethtool_rxnfc *cmd)
2361 {
2362         int ret = -EOPNOTSUPP;
2363
2364         switch (cmd->cmd) {
2365         case ETHTOOL_SRXCLSRLINS:
2366                 if (dev->hw_features & NETIF_F_LRO)
2367                         ret = mtk_hwlro_add_ipaddr(dev, cmd);
2368                 break;
2369         case ETHTOOL_SRXCLSRLDEL:
2370                 if (dev->hw_features & NETIF_F_LRO)
2371                         ret = mtk_hwlro_del_ipaddr(dev, cmd);
2372                 break;
2373         default:
2374                 break;
2375         }
2376
2377         return ret;
2378 }
2379
2380 static const struct ethtool_ops mtk_ethtool_ops = {
2381         .get_link_ksettings     = mtk_get_link_ksettings,
2382         .set_link_ksettings     = mtk_set_link_ksettings,
2383         .get_drvinfo            = mtk_get_drvinfo,
2384         .get_msglevel           = mtk_get_msglevel,
2385         .set_msglevel           = mtk_set_msglevel,
2386         .nway_reset             = mtk_nway_reset,
2387         .get_link               = mtk_get_link,
2388         .get_strings            = mtk_get_strings,
2389         .get_sset_count         = mtk_get_sset_count,
2390         .get_ethtool_stats      = mtk_get_ethtool_stats,
2391         .get_rxnfc              = mtk_get_rxnfc,
2392         .set_rxnfc              = mtk_set_rxnfc,
2393 };
2394
2395 static const struct net_device_ops mtk_netdev_ops = {
2396         .ndo_init               = mtk_init,
2397         .ndo_uninit             = mtk_uninit,
2398         .ndo_open               = mtk_open,
2399         .ndo_stop               = mtk_stop,
2400         .ndo_start_xmit         = mtk_start_xmit,
2401         .ndo_set_mac_address    = mtk_set_mac_address,
2402         .ndo_validate_addr      = eth_validate_addr,
2403         .ndo_do_ioctl           = mtk_do_ioctl,
2404         .ndo_tx_timeout         = mtk_tx_timeout,
2405         .ndo_get_stats64        = mtk_get_stats64,
2406         .ndo_fix_features       = mtk_fix_features,
2407         .ndo_set_features       = mtk_set_features,
2408 #ifdef CONFIG_NET_POLL_CONTROLLER
2409         .ndo_poll_controller    = mtk_poll_controller,
2410 #endif
2411 };
2412
2413 static int mtk_add_mac(struct mtk_eth *eth, struct device_node *np)
2414 {
2415         struct mtk_mac *mac;
2416         const __be32 *_id = of_get_property(np, "reg", NULL);
2417         int id, err;
2418
2419         if (!_id) {
2420                 dev_err(eth->dev, "missing mac id\n");
2421                 return -EINVAL;
2422         }
2423
2424         id = be32_to_cpup(_id);
2425         if (id >= MTK_MAC_COUNT) {
2426                 dev_err(eth->dev, "%d is not a valid mac id\n", id);
2427                 return -EINVAL;
2428         }
2429
2430         if (eth->netdev[id]) {
2431                 dev_err(eth->dev, "duplicate mac id found: %d\n", id);
2432                 return -EINVAL;
2433         }
2434
2435         eth->netdev[id] = alloc_etherdev(sizeof(*mac));
2436         if (!eth->netdev[id]) {
2437                 dev_err(eth->dev, "alloc_etherdev failed\n");
2438                 return -ENOMEM;
2439         }
2440         mac = netdev_priv(eth->netdev[id]);
2441         eth->mac[id] = mac;
2442         mac->id = id;
2443         mac->hw = eth;
2444         mac->of_node = np;
2445
2446         memset(mac->hwlro_ip, 0, sizeof(mac->hwlro_ip));
2447         mac->hwlro_ip_cnt = 0;
2448
2449         mac->hw_stats = devm_kzalloc(eth->dev,
2450                                      sizeof(*mac->hw_stats),
2451                                      GFP_KERNEL);
2452         if (!mac->hw_stats) {
2453                 dev_err(eth->dev, "failed to allocate counter memory\n");
2454                 err = -ENOMEM;
2455                 goto free_netdev;
2456         }
2457         spin_lock_init(&mac->hw_stats->stats_lock);
2458         u64_stats_init(&mac->hw_stats->syncp);
2459         mac->hw_stats->reg_offset = id * MTK_STAT_OFFSET;
2460
2461         SET_NETDEV_DEV(eth->netdev[id], eth->dev);
2462         eth->netdev[id]->watchdog_timeo = 5 * HZ;
2463         eth->netdev[id]->netdev_ops = &mtk_netdev_ops;
2464         eth->netdev[id]->base_addr = (unsigned long)eth->base;
2465
2466         eth->netdev[id]->hw_features = MTK_HW_FEATURES;
2467         if (eth->hwlro)
2468                 eth->netdev[id]->hw_features |= NETIF_F_LRO;
2469
2470         eth->netdev[id]->vlan_features = MTK_HW_FEATURES &
2471                 ~(NETIF_F_HW_VLAN_CTAG_TX | NETIF_F_HW_VLAN_CTAG_RX);
2472         eth->netdev[id]->features |= MTK_HW_FEATURES;
2473         eth->netdev[id]->ethtool_ops = &mtk_ethtool_ops;
2474
2475         eth->netdev[id]->irq = eth->irq[0];
2476         eth->netdev[id]->dev.of_node = np;
2477
2478         eth->netdev[id]->max_mtu = MTK_MAX_RX_LENGTH - MTK_RX_ETH_HLEN;
2479
2480         return 0;
2481
2482 free_netdev:
2483         free_netdev(eth->netdev[id]);
2484         return err;
2485 }
2486
2487 static int mtk_get_chip_id(struct mtk_eth *eth, u32 *chip_id)
2488 {
2489         u32 val[2], id[4];
2490
2491         regmap_read(eth->ethsys, ETHSYS_CHIPID0_3, &val[0]);
2492         regmap_read(eth->ethsys, ETHSYS_CHIPID4_7, &val[1]);
2493
2494         id[3] = ((val[0] >> 16) & 0xff) - '0';
2495         id[2] = ((val[0] >> 24) & 0xff) - '0';
2496         id[1] = (val[1] & 0xff) - '0';
2497         id[0] = ((val[1] >> 8) & 0xff) - '0';
2498
2499         *chip_id = (id[3] * 1000) + (id[2] * 100) +
2500                    (id[1] * 10) + id[0];
2501
2502         if (!(*chip_id)) {
2503                 dev_err(eth->dev, "failed to get chip id\n");
2504                 return -ENODEV;
2505         }
2506
2507         dev_info(eth->dev, "chip id = %d\n", *chip_id);
2508
2509         return 0;
2510 }
2511
2512 static bool mtk_is_hwlro_supported(struct mtk_eth *eth)
2513 {
2514         switch (eth->chip_id) {
2515         case MT7622_ETH:
2516         case MT7623_ETH:
2517                 return true;
2518         }
2519
2520         return false;
2521 }
2522
2523 static int mtk_probe(struct platform_device *pdev)
2524 {
2525         struct resource *res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2526         struct device_node *mac_np;
2527         const struct of_device_id *match;
2528         struct mtk_eth *eth;
2529         int err;
2530         int i;
2531
2532         eth = devm_kzalloc(&pdev->dev, sizeof(*eth), GFP_KERNEL);
2533         if (!eth)
2534                 return -ENOMEM;
2535
2536         match = of_match_device(of_mtk_match, &pdev->dev);
2537         eth->soc = (struct mtk_soc_data *)match->data;
2538
2539         eth->dev = &pdev->dev;
2540         eth->base = devm_ioremap_resource(&pdev->dev, res);
2541         if (IS_ERR(eth->base))
2542                 return PTR_ERR(eth->base);
2543
2544         spin_lock_init(&eth->page_lock);
2545         spin_lock_init(&eth->tx_irq_lock);
2546         spin_lock_init(&eth->rx_irq_lock);
2547
2548         eth->ethsys = syscon_regmap_lookup_by_phandle(pdev->dev.of_node,
2549                                                       "mediatek,ethsys");
2550         if (IS_ERR(eth->ethsys)) {
2551                 dev_err(&pdev->dev, "no ethsys regmap found\n");
2552                 return PTR_ERR(eth->ethsys);
2553         }
2554
2555         if (MTK_HAS_CAPS(eth->soc->caps, MTK_SGMII)) {
2556                 eth->sgmiisys =
2557                 syscon_regmap_lookup_by_phandle(pdev->dev.of_node,
2558                                                 "mediatek,sgmiisys");
2559                 if (IS_ERR(eth->sgmiisys)) {
2560                         dev_err(&pdev->dev, "no sgmiisys regmap found\n");
2561                         return PTR_ERR(eth->sgmiisys);
2562                 }
2563         }
2564
2565         eth->pctl = syscon_regmap_lookup_by_phandle(pdev->dev.of_node,
2566                                                     "mediatek,pctl");
2567         if (IS_ERR(eth->pctl)) {
2568                 dev_err(&pdev->dev, "no pctl regmap found\n");
2569                 return PTR_ERR(eth->pctl);
2570         }
2571
2572         for (i = 0; i < 3; i++) {
2573                 eth->irq[i] = platform_get_irq(pdev, i);
2574                 if (eth->irq[i] < 0) {
2575                         dev_err(&pdev->dev, "no IRQ%d resource found\n", i);
2576                         return -ENXIO;
2577                 }
2578         }
2579         for (i = 0; i < ARRAY_SIZE(eth->clks); i++) {
2580                 eth->clks[i] = devm_clk_get(eth->dev,
2581                                             mtk_clks_source_name[i]);
2582                 if (IS_ERR(eth->clks[i])) {
2583                         if (PTR_ERR(eth->clks[i]) == -EPROBE_DEFER)
2584                                 return -EPROBE_DEFER;
2585                         if (eth->soc->required_clks & BIT(i)) {
2586                                 dev_err(&pdev->dev, "clock %s not found\n",
2587                                         mtk_clks_source_name[i]);
2588                                 return -EINVAL;
2589                         }
2590                         eth->clks[i] = NULL;
2591                 }
2592         }
2593
2594         eth->msg_enable = netif_msg_init(mtk_msg_level, MTK_DEFAULT_MSG_ENABLE);
2595         INIT_WORK(&eth->pending_work, mtk_pending_work);
2596
2597         err = mtk_hw_init(eth);
2598         if (err)
2599                 return err;
2600
2601         err = mtk_get_chip_id(eth, &eth->chip_id);
2602         if (err)
2603                 return err;
2604
2605         eth->hwlro = mtk_is_hwlro_supported(eth);
2606
2607         for_each_child_of_node(pdev->dev.of_node, mac_np) {
2608                 if (!of_device_is_compatible(mac_np,
2609                                              "mediatek,eth-mac"))
2610                         continue;
2611
2612                 if (!of_device_is_available(mac_np))
2613                         continue;
2614
2615                 err = mtk_add_mac(eth, mac_np);
2616                 if (err)
2617                         goto err_deinit_hw;
2618         }
2619
2620         err = devm_request_irq(eth->dev, eth->irq[1], mtk_handle_irq_tx, 0,
2621                                dev_name(eth->dev), eth);
2622         if (err)
2623                 goto err_free_dev;
2624
2625         err = devm_request_irq(eth->dev, eth->irq[2], mtk_handle_irq_rx, 0,
2626                                dev_name(eth->dev), eth);
2627         if (err)
2628                 goto err_free_dev;
2629
2630         err = mtk_mdio_init(eth);
2631         if (err)
2632                 goto err_free_dev;
2633
2634         for (i = 0; i < MTK_MAX_DEVS; i++) {
2635                 if (!eth->netdev[i])
2636                         continue;
2637
2638                 err = register_netdev(eth->netdev[i]);
2639                 if (err) {
2640                         dev_err(eth->dev, "error bringing up device\n");
2641                         goto err_deinit_mdio;
2642                 } else
2643                         netif_info(eth, probe, eth->netdev[i],
2644                                    "mediatek frame engine at 0x%08lx, irq %d\n",
2645                                    eth->netdev[i]->base_addr, eth->irq[0]);
2646         }
2647
2648         /* we run 2 devices on the same DMA ring so we need a dummy device
2649          * for NAPI to work
2650          */
2651         init_dummy_netdev(&eth->dummy_dev);
2652         netif_napi_add(&eth->dummy_dev, &eth->tx_napi, mtk_napi_tx,
2653                        MTK_NAPI_WEIGHT);
2654         netif_napi_add(&eth->dummy_dev, &eth->rx_napi, mtk_napi_rx,
2655                        MTK_NAPI_WEIGHT);
2656
2657         platform_set_drvdata(pdev, eth);
2658
2659         return 0;
2660
2661 err_deinit_mdio:
2662         mtk_mdio_cleanup(eth);
2663 err_free_dev:
2664         mtk_free_dev(eth);
2665 err_deinit_hw:
2666         mtk_hw_deinit(eth);
2667
2668         return err;
2669 }
2670
2671 static int mtk_remove(struct platform_device *pdev)
2672 {
2673         struct mtk_eth *eth = platform_get_drvdata(pdev);
2674         int i;
2675
2676         /* stop all devices to make sure that dma is properly shut down */
2677         for (i = 0; i < MTK_MAC_COUNT; i++) {
2678                 if (!eth->netdev[i])
2679                         continue;
2680                 mtk_stop(eth->netdev[i]);
2681         }
2682
2683         mtk_hw_deinit(eth);
2684
2685         netif_napi_del(&eth->tx_napi);
2686         netif_napi_del(&eth->rx_napi);
2687         mtk_cleanup(eth);
2688         mtk_mdio_cleanup(eth);
2689
2690         return 0;
2691 }
2692
2693 static const struct mtk_soc_data mt2701_data = {
2694         .caps = MTK_GMAC1_TRGMII,
2695         .required_clks = MT7623_CLKS_BITMAP
2696 };
2697
2698 static const struct mtk_soc_data mt7622_data = {
2699         .caps = MTK_DUAL_GMAC_SHARED_SGMII | MTK_GMAC1_ESW,
2700         .required_clks = MT7622_CLKS_BITMAP
2701 };
2702
2703 static const struct mtk_soc_data mt7623_data = {
2704         .caps = MTK_GMAC1_TRGMII,
2705         .required_clks = MT7623_CLKS_BITMAP
2706 };
2707
2708 const struct of_device_id of_mtk_match[] = {
2709         { .compatible = "mediatek,mt2701-eth", .data = &mt2701_data},
2710         { .compatible = "mediatek,mt7622-eth", .data = &mt7622_data},
2711         { .compatible = "mediatek,mt7623-eth", .data = &mt7623_data},
2712         {},
2713 };
2714 MODULE_DEVICE_TABLE(of, of_mtk_match);
2715
2716 static struct platform_driver mtk_driver = {
2717         .probe = mtk_probe,
2718         .remove = mtk_remove,
2719         .driver = {
2720                 .name = "mtk_soc_eth",
2721                 .of_match_table = of_mtk_match,
2722         },
2723 };
2724
2725 module_platform_driver(mtk_driver);
2726
2727 MODULE_LICENSE("GPL");
2728 MODULE_AUTHOR("John Crispin <blogic@openwrt.org>");
2729 MODULE_DESCRIPTION("Ethernet driver for MediaTek SoC");