drivers/net/ethernet/mediatek/mtk_eth_soc.c

   1 /*   This program is free software; you can redistribute it and/or modify
   2  *   it under the terms of the GNU General Public License as published by
   3  *   the Free Software Foundation; version 2 of the License
   4  *
   5  *   This program is distributed in the hope that it will be useful,
   6  *   but WITHOUT ANY WARRANTY; without even the implied warranty of
   7  *   MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
   8  *   GNU General Public License for more details.
   9  *
  10  *   Copyright (C) 2009-2016 John Crispin <blogic@openwrt.org>
  11  *   Copyright (C) 2009-2016 Felix Fietkau <nbd@openwrt.org>
  12  *   Copyright (C) 2013-2016 Michael Lee <igvtee@gmail.com>
  13  */
  14
  15 #include <linux/of_device.h>
  16 #include <linux/of_mdio.h>
  17 #include <linux/of_net.h>
  18 #include <linux/mfd/syscon.h>
  19 #include <linux/regmap.h>
  20 #include <linux/clk.h>
  21 #include <linux/pm_runtime.h>
  22 #include <linux/if_vlan.h>
  23 #include <linux/reset.h>
  24 #include <linux/tcp.h>
  25
  26 #include "mtk_eth_soc.h"
  27
  28 static int mtk_msg_level = -1;
  29 module_param_named(msg_level, mtk_msg_level, int, 0);
  30 MODULE_PARM_DESC(msg_level, "Message level (-1=defaults,0=none,...,16=all)");
  31
  32 #define MTK_ETHTOOL_STAT(x) { #x, \
  33                               offsetof(struct mtk_hw_stats, x) / sizeof(u64) }
  34
  35 /* strings used by ethtool */
  36 static const struct mtk_ethtool_stats {
  37         char str[ETH_GSTRING_LEN];
  38         u32 offset;
  39 } mtk_ethtool_stats[] = {
  40         MTK_ETHTOOL_STAT(tx_bytes),
  41         MTK_ETHTOOL_STAT(tx_packets),
  42         MTK_ETHTOOL_STAT(tx_skip),
  43         MTK_ETHTOOL_STAT(tx_collisions),
  44         MTK_ETHTOOL_STAT(rx_bytes),
  45         MTK_ETHTOOL_STAT(rx_packets),
  46         MTK_ETHTOOL_STAT(rx_overflow),
  47         MTK_ETHTOOL_STAT(rx_fcs_errors),
  48         MTK_ETHTOOL_STAT(rx_short_errors),
  49         MTK_ETHTOOL_STAT(rx_long_errors),
  50         MTK_ETHTOOL_STAT(rx_checksum_errors),
  51         MTK_ETHTOOL_STAT(rx_flow_control_packets),
  52 };
  53
  54 static const char * const mtk_clks_source_name[] = {
  55         "ethif", "esw", "gp1", "gp2", "trgpll"
  56 };
  57
  58 void mtk_w32(struct mtk_eth *eth, u32 val, unsigned reg)
  59 {
  60         __raw_writel(val, eth->base + reg);
  61 }
  62
  63 u32 mtk_r32(struct mtk_eth *eth, unsigned reg)
  64 {
  65         return __raw_readl(eth->base + reg);
  66 }
  67
  68 static int mtk_mdio_busy_wait(struct mtk_eth *eth)
  69 {
  70         unsigned long t_start = jiffies;
  71
  72         while (1) {
  73                 if (!(mtk_r32(eth, MTK_PHY_IAC) & PHY_IAC_ACCESS))
  74                         return 0;
  75                 if (time_after(jiffies, t_start + PHY_IAC_TIMEOUT))
  76                         break;
  77                 usleep_range(10, 20);
  78         }
  79
  80         dev_err(eth->dev, "mdio: MDIO timeout\n");
  81         return -1;
  82 }
  83
  84 static u32 _mtk_mdio_write(struct mtk_eth *eth, u32 phy_addr,
  85                            u32 phy_register, u32 write_data)
  86 {
  87         if (mtk_mdio_busy_wait(eth))
  88                 return -1;
  89
  90         write_data &= 0xffff;
  91
  92         mtk_w32(eth, PHY_IAC_ACCESS | PHY_IAC_START | PHY_IAC_WRITE |
  93                 (phy_register << PHY_IAC_REG_SHIFT) |
  94                 (phy_addr << PHY_IAC_ADDR_SHIFT) | write_data,
  95                 MTK_PHY_IAC);
  96
  97         if (mtk_mdio_busy_wait(eth))
  98                 return -1;
  99
 100         return 0;
 101 }
 102
 103 static u32 _mtk_mdio_read(struct mtk_eth *eth, int phy_addr, int phy_reg)
 104 {
 105         u32 d;
 106
 107         if (mtk_mdio_busy_wait(eth))
 108                 return 0xffff;
 109
 110         mtk_w32(eth, PHY_IAC_ACCESS | PHY_IAC_START | PHY_IAC_READ |
 111                 (phy_reg << PHY_IAC_REG_SHIFT) |
 112                 (phy_addr << PHY_IAC_ADDR_SHIFT),
 113                 MTK_PHY_IAC);
 114
 115         if (mtk_mdio_busy_wait(eth))
 116                 return 0xffff;
 117
 118         d = mtk_r32(eth, MTK_PHY_IAC) & 0xffff;
 119
 120         return d;
 121 }
 122
 123 static int mtk_mdio_write(struct mii_bus *bus, int phy_addr,
 124                           int phy_reg, u16 val)
 125 {
 126         struct mtk_eth *eth = bus->priv;
 127
 128         return _mtk_mdio_write(eth, phy_addr, phy_reg, val);
 129 }
 130
 131 static int mtk_mdio_read(struct mii_bus *bus, int phy_addr, int phy_reg)
 132 {
 133         struct mtk_eth *eth = bus->priv;
 134
 135         return _mtk_mdio_read(eth, phy_addr, phy_reg);
 136 }
 137
 138 static void mtk_gmac0_rgmii_adjust(struct mtk_eth *eth, int speed)
 139 {
 140         u32 val;
 141         int ret;
 142
 143         val = (speed == SPEED_1000) ?
 144                 INTF_MODE_RGMII_1000 : INTF_MODE_RGMII_10_100;
 145         mtk_w32(eth, val, INTF_MODE);
 146
 147         regmap_update_bits(eth->ethsys, ETHSYS_CLKCFG0,
 148                            ETHSYS_TRGMII_CLK_SEL362_5,
 149                            ETHSYS_TRGMII_CLK_SEL362_5);
 150
 151         val = (speed == SPEED_1000) ? 250000000 : 500000000;
 152         ret = clk_set_rate(eth->clks[MTK_CLK_TRGPLL], val);
 153         if (ret)
 154                 dev_err(eth->dev, "Failed to set trgmii pll: %d\n", ret);
 155
 156         val = (speed == SPEED_1000) ?
 157                 RCK_CTRL_RGMII_1000 : RCK_CTRL_RGMII_10_100;
 158         mtk_w32(eth, val, TRGMII_RCK_CTRL);
 159
 160         val = (speed == SPEED_1000) ?
 161                 TCK_CTRL_RGMII_1000 : TCK_CTRL_RGMII_10_100;
 162         mtk_w32(eth, val, TRGMII_TCK_CTRL);
 163 }
 164
 165 static void mtk_phy_link_adjust(struct net_device *dev)
 166 {
 167         struct mtk_mac *mac = netdev_priv(dev);
 168         u16 lcl_adv = 0, rmt_adv = 0;
 169         u8 flowctrl;
 170         u32 mcr = MAC_MCR_MAX_RX_1536 | MAC_MCR_IPG_CFG |
 171                   MAC_MCR_FORCE_MODE | MAC_MCR_TX_EN |
 172                   MAC_MCR_RX_EN | MAC_MCR_BACKOFF_EN |
 173                   MAC_MCR_BACKPR_EN;
 174
 175         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
 176                 return;
 177
 178         switch (dev->phydev->speed) {
 179         case SPEED_1000:
 180                 mcr |= MAC_MCR_SPEED_1000;
 181                 break;
 182         case SPEED_100:
 183                 mcr |= MAC_MCR_SPEED_100;
 184                 break;
 185         };
 186
 187         if (mac->id == 0 && !mac->trgmii)
 188                 mtk_gmac0_rgmii_adjust(mac->hw, dev->phydev->speed);
 189
 190         if (dev->phydev->link)
 191                 mcr |= MAC_MCR_FORCE_LINK;
 192
 193         if (dev->phydev->duplex) {
 194                 mcr |= MAC_MCR_FORCE_DPX;
 195
 196                 if (dev->phydev->pause)
 197                         rmt_adv = LPA_PAUSE_CAP;
 198                 if (dev->phydev->asym_pause)
 199                         rmt_adv |= LPA_PAUSE_ASYM;
 200
 201                 if (dev->phydev->advertising & ADVERTISED_Pause)
 202                         lcl_adv |= ADVERTISE_PAUSE_CAP;
 203                 if (dev->phydev->advertising & ADVERTISED_Asym_Pause)
 204                         lcl_adv |= ADVERTISE_PAUSE_ASYM;
 205
 206                 flowctrl = mii_resolve_flowctrl_fdx(lcl_adv, rmt_adv);
 207
 208                 if (flowctrl & FLOW_CTRL_TX)
 209                         mcr |= MAC_MCR_FORCE_TX_FC;
 210                 if (flowctrl & FLOW_CTRL_RX)
 211                         mcr |= MAC_MCR_FORCE_RX_FC;
 212
 213                 netif_dbg(mac->hw, link, dev, "rx pause %s, tx pause %s\n",
 214                           flowctrl & FLOW_CTRL_RX ? "enabled" : "disabled",
 215                           flowctrl & FLOW_CTRL_TX ? "enabled" : "disabled");
 216         }
 217
 218         mtk_w32(mac->hw, mcr, MTK_MAC_MCR(mac->id));
 219
 220         if (dev->phydev->link)
 221                 netif_carrier_on(dev);
 222         else
 223                 netif_carrier_off(dev);
 224 }
 225
 226 static int mtk_phy_connect_node(struct mtk_eth *eth, struct mtk_mac *mac,
 227                                 struct device_node *phy_node)
 228 {
 229         struct phy_device *phydev;
 230         int phy_mode;
 231
 232         phy_mode = of_get_phy_mode(phy_node);
 233         if (phy_mode < 0) {
 234                 dev_err(eth->dev, "incorrect phy-mode %d\n", phy_mode);
 235                 return -EINVAL;
 236         }
 237
 238         phydev = of_phy_connect(eth->netdev[mac->id], phy_node,
 239                                 mtk_phy_link_adjust, 0, phy_mode);
 240         if (!phydev) {
 241                 dev_err(eth->dev, "could not connect to PHY\n");
 242                 return -ENODEV;
 243         }
 244
 245         dev_info(eth->dev,
 246                  "connected mac %d to PHY at %s [uid=%08x, driver=%s]\n",
 247                  mac->id, phydev_name(phydev), phydev->phy_id,
 248                  phydev->drv->name);
 249
 250         return 0;
 251 }
 252
 253 static int mtk_phy_connect(struct net_device *dev)
 254 {
 255         struct mtk_mac *mac = netdev_priv(dev);
 256         struct mtk_eth *eth;
 257         struct device_node *np;
 258         u32 val;
 259
 260         eth = mac->hw;
 261         np = of_parse_phandle(mac->of_node, "phy-handle", 0);
 262         if (!np && of_phy_is_fixed_link(mac->of_node))
 263                 if (!of_phy_register_fixed_link(mac->of_node))
 264                         np = of_node_get(mac->of_node);
 265         if (!np)
 266                 return -ENODEV;
 267
 268         switch (of_get_phy_mode(np)) {
 269         case PHY_INTERFACE_MODE_TRGMII:
 270                 mac->trgmii = true;
 271         case PHY_INTERFACE_MODE_RGMII_TXID:
 272         case PHY_INTERFACE_MODE_RGMII_RXID:
 273         case PHY_INTERFACE_MODE_RGMII_ID:
 274         case PHY_INTERFACE_MODE_RGMII:
 275                 mac->ge_mode = 0;
 276                 break;
 277         case PHY_INTERFACE_MODE_MII:
 278                 mac->ge_mode = 1;
 279                 break;
 280         case PHY_INTERFACE_MODE_REVMII:
 281                 mac->ge_mode = 2;
 282                 break;
 283         case PHY_INTERFACE_MODE_RMII:
 284                 if (!mac->id)
 285                         goto err_phy;
 286                 mac->ge_mode = 3;
 287                 break;
 288         default:
 289                 goto err_phy;
 290         }
 291
 292         /* put the gmac into the right mode */
 293         regmap_read(eth->ethsys, ETHSYS_SYSCFG0, &val);
 294         val &= ~SYSCFG0_GE_MODE(SYSCFG0_GE_MASK, mac->id);
 295         val |= SYSCFG0_GE_MODE(mac->ge_mode, mac->id);
 296         regmap_write(eth->ethsys, ETHSYS_SYSCFG0, val);
 297
 298         /* couple phydev to net_device */
 299         if (mtk_phy_connect_node(eth, mac, np))
 300                 goto err_phy;
 301
 302         dev->phydev->autoneg = AUTONEG_ENABLE;
 303         dev->phydev->speed = 0;
 304         dev->phydev->duplex = 0;
 305
 306         if (of_phy_is_fixed_link(mac->of_node))
 307                 dev->phydev->supported |=
 308                 SUPPORTED_Pause | SUPPORTED_Asym_Pause;
 309
 310         dev->phydev->supported &= PHY_GBIT_FEATURES | SUPPORTED_Pause |
 311                                    SUPPORTED_Asym_Pause;
 312         dev->phydev->advertising = dev->phydev->supported |
 313                                     ADVERTISED_Autoneg;
 314         phy_start_aneg(dev->phydev);
 315
 316         of_node_put(np);
 317
 318         return 0;
 319
 320 err_phy:
 321         if (of_phy_is_fixed_link(mac->of_node))
 322                 of_phy_deregister_fixed_link(mac->of_node);
 323         of_node_put(np);
 324         dev_err(eth->dev, "%s: invalid phy\n", __func__);
 325         return -EINVAL;
 326 }
 327
 328 static int mtk_mdio_init(struct mtk_eth *eth)
 329 {
 330         struct device_node *mii_np;
 331         int ret;
 332
 333         mii_np = of_get_child_by_name(eth->dev->of_node, "mdio-bus");
 334         if (!mii_np) {
 335                 dev_err(eth->dev, "no %s child node found", "mdio-bus");
 336                 return -ENODEV;
 337         }
 338
 339         if (!of_device_is_available(mii_np)) {
 340                 ret = -ENODEV;
 341                 goto err_put_node;
 342         }
 343
 344         eth->mii_bus = devm_mdiobus_alloc(eth->dev);
 345         if (!eth->mii_bus) {
 346                 ret = -ENOMEM;
 347                 goto err_put_node;
 348         }
 349
 350         eth->mii_bus->name = "mdio";
 351         eth->mii_bus->read = mtk_mdio_read;
 352         eth->mii_bus->write = mtk_mdio_write;
 353         eth->mii_bus->priv = eth;
 354         eth->mii_bus->parent = eth->dev;
 355
 356         snprintf(eth->mii_bus->id, MII_BUS_ID_SIZE, "%s", mii_np->name);
 357         ret = of_mdiobus_register(eth->mii_bus, mii_np);
 358
 359 err_put_node:
 360         of_node_put(mii_np);
 361         return ret;
 362 }
 363
 364 static void mtk_mdio_cleanup(struct mtk_eth *eth)
 365 {
 366         if (!eth->mii_bus)
 367                 return;
 368
 369         mdiobus_unregister(eth->mii_bus);
 370 }
 371
 372 static inline void mtk_irq_disable(struct mtk_eth *eth,
 373                                    unsigned reg, u32 mask)
 374 {
 375         unsigned long flags;
 376         u32 val;
 377
 378         spin_lock_irqsave(&eth->irq_lock, flags);
 379         val = mtk_r32(eth, reg);
 380         mtk_w32(eth, val & ~mask, reg);
 381         spin_unlock_irqrestore(&eth->irq_lock, flags);
 382 }
 383
 384 static inline void mtk_irq_enable(struct mtk_eth *eth,
 385                                   unsigned reg, u32 mask)
 386 {
 387         unsigned long flags;
 388         u32 val;
 389
 390         spin_lock_irqsave(&eth->irq_lock, flags);
 391         val = mtk_r32(eth, reg);
 392         mtk_w32(eth, val | mask, reg);
 393         spin_unlock_irqrestore(&eth->irq_lock, flags);
 394 }
 395
 396 static int mtk_set_mac_address(struct net_device *dev, void *p)
 397 {
 398         int ret = eth_mac_addr(dev, p);
 399         struct mtk_mac *mac = netdev_priv(dev);
 400         const char *macaddr = dev->dev_addr;
 401
 402         if (ret)
 403                 return ret;
 404
 405         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
 406                 return -EBUSY;
 407
 408         spin_lock_bh(&mac->hw->page_lock);
 409         mtk_w32(mac->hw, (macaddr[0] << 8) | macaddr[1],
 410                 MTK_GDMA_MAC_ADRH(mac->id));
 411         mtk_w32(mac->hw, (macaddr[2] << 24) | (macaddr[3] << 16) |
 412                 (macaddr[4] << 8) | macaddr[5],
 413                 MTK_GDMA_MAC_ADRL(mac->id));
 414         spin_unlock_bh(&mac->hw->page_lock);
 415
 416         return 0;
 417 }
 418
 419 void mtk_stats_update_mac(struct mtk_mac *mac)
 420 {
 421         struct mtk_hw_stats *hw_stats = mac->hw_stats;
 422         unsigned int base = MTK_GDM1_TX_GBCNT;
 423         u64 stats;
 424
 425         base += hw_stats->reg_offset;
 426
 427         u64_stats_update_begin(&hw_stats->syncp);
 428
 429         hw_stats->rx_bytes += mtk_r32(mac->hw, base);
 430         stats =  mtk_r32(mac->hw, base + 0x04);
 431         if (stats)
 432                 hw_stats->rx_bytes += (stats << 32);
 433         hw_stats->rx_packets += mtk_r32(mac->hw, base + 0x08);
 434         hw_stats->rx_overflow += mtk_r32(mac->hw, base + 0x10);
 435         hw_stats->rx_fcs_errors += mtk_r32(mac->hw, base + 0x14);
 436         hw_stats->rx_short_errors += mtk_r32(mac->hw, base + 0x18);
 437         hw_stats->rx_long_errors += mtk_r32(mac->hw, base + 0x1c);
 438         hw_stats->rx_checksum_errors += mtk_r32(mac->hw, base + 0x20);
 439         hw_stats->rx_flow_control_packets +=
 440                                         mtk_r32(mac->hw, base + 0x24);
 441         hw_stats->tx_skip += mtk_r32(mac->hw, base + 0x28);
 442         hw_stats->tx_collisions += mtk_r32(mac->hw, base + 0x2c);
 443         hw_stats->tx_bytes += mtk_r32(mac->hw, base + 0x30);
 444         stats =  mtk_r32(mac->hw, base + 0x34);
 445         if (stats)
 446                 hw_stats->tx_bytes += (stats << 32);
 447         hw_stats->tx_packets += mtk_r32(mac->hw, base + 0x38);
 448         u64_stats_update_end(&hw_stats->syncp);
 449 }
 450
 451 static void mtk_stats_update(struct mtk_eth *eth)
 452 {
 453         int i;
 454
 455         for (i = 0; i < MTK_MAC_COUNT; i++) {
 456                 if (!eth->mac[i] || !eth->mac[i]->hw_stats)
 457                         continue;
 458                 if (spin_trylock(&eth->mac[i]->hw_stats->stats_lock)) {
 459                         mtk_stats_update_mac(eth->mac[i]);
 460                         spin_unlock(&eth->mac[i]->hw_stats->stats_lock);
 461                 }
 462         }
 463 }
 464
 465 static struct rtnl_link_stats64 *mtk_get_stats64(struct net_device *dev,
 466                                         struct rtnl_link_stats64 *storage)
 467 {
 468         struct mtk_mac *mac = netdev_priv(dev);
 469         struct mtk_hw_stats *hw_stats = mac->hw_stats;
 470         unsigned int start;
 471
 472         if (netif_running(dev) && netif_device_present(dev)) {
 473                 if (spin_trylock(&hw_stats->stats_lock)) {
 474                         mtk_stats_update_mac(mac);
 475                         spin_unlock(&hw_stats->stats_lock);
 476                 }
 477         }
 478
 479         do {
 480                 start = u64_stats_fetch_begin_irq(&hw_stats->syncp);
 481                 storage->rx_packets = hw_stats->rx_packets;
 482                 storage->tx_packets = hw_stats->tx_packets;
 483                 storage->rx_bytes = hw_stats->rx_bytes;
 484                 storage->tx_bytes = hw_stats->tx_bytes;
 485                 storage->collisions = hw_stats->tx_collisions;
 486                 storage->rx_length_errors = hw_stats->rx_short_errors +
 487                         hw_stats->rx_long_errors;
 488                 storage->rx_over_errors = hw_stats->rx_overflow;
 489                 storage->rx_crc_errors = hw_stats->rx_fcs_errors;
 490                 storage->rx_errors = hw_stats->rx_checksum_errors;
 491                 storage->tx_aborted_errors = hw_stats->tx_skip;
 492         } while (u64_stats_fetch_retry_irq(&hw_stats->syncp, start));
 493
 494         storage->tx_errors = dev->stats.tx_errors;
 495         storage->rx_dropped = dev->stats.rx_dropped;
 496         storage->tx_dropped = dev->stats.tx_dropped;
 497
 498         return storage;
 499 }
 500
 501 static inline int mtk_max_frag_size(int mtu)
 502 {
 503         /* make sure buf_size will be at least MTK_MAX_RX_LENGTH */
 504         if (mtu + MTK_RX_ETH_HLEN < MTK_MAX_RX_LENGTH)
 505                 mtu = MTK_MAX_RX_LENGTH - MTK_RX_ETH_HLEN;
 506
 507         return SKB_DATA_ALIGN(MTK_RX_HLEN + mtu) +
 508                 SKB_DATA_ALIGN(sizeof(struct skb_shared_info));
 509 }
 510
 511 static inline int mtk_max_buf_size(int frag_size)
 512 {
 513         int buf_size = frag_size - NET_SKB_PAD - NET_IP_ALIGN -
 514                        SKB_DATA_ALIGN(sizeof(struct skb_shared_info));
 515
 516         WARN_ON(buf_size < MTK_MAX_RX_LENGTH);
 517
 518         return buf_size;
 519 }
 520
 521 static inline void mtk_rx_get_desc(struct mtk_rx_dma *rxd,
 522                                    struct mtk_rx_dma *dma_rxd)
 523 {
 524         rxd->rxd1 = READ_ONCE(dma_rxd->rxd1);
 525         rxd->rxd2 = READ_ONCE(dma_rxd->rxd2);
 526         rxd->rxd3 = READ_ONCE(dma_rxd->rxd3);
 527         rxd->rxd4 = READ_ONCE(dma_rxd->rxd4);
 528 }
 529
 530 static void *mtk_max_lro_buf_alloc(gfp_t gfp_mask)
 531 {
 532         unsigned int size = mtk_max_frag_size(MTK_MAX_LRO_RX_LENGTH);
 533         unsigned long data;
 534
 535         data = __get_free_pages(gfp_mask | __GFP_COMP | __GFP_NOWARN,
 536                                 get_order(size));
 537
 538         return (void *)data;
 539 }
 540
 541 /* the qdma core needs scratch memory to be setup */
 542 static int mtk_init_fq_dma(struct mtk_eth *eth)
 543 {
 544         dma_addr_t phy_ring_tail;
 545         int cnt = MTK_DMA_SIZE;
 546         dma_addr_t dma_addr;
 547         int i;
 548
 549         eth->scratch_ring = dma_alloc_coherent(eth->dev,
 550                                                cnt * sizeof(struct mtk_tx_dma),
 551                                                &eth->phy_scratch_ring,
 552                                                GFP_ATOMIC | __GFP_ZERO);
 553         if (unlikely(!eth->scratch_ring))
 554                 return -ENOMEM;
 555
 556         eth->scratch_head = kcalloc(cnt, MTK_QDMA_PAGE_SIZE,
 557                                     GFP_KERNEL);
 558         if (unlikely(!eth->scratch_head))
 559                 return -ENOMEM;
 560
 561         dma_addr = dma_map_single(eth->dev,
 562                                   eth->scratch_head, cnt * MTK_QDMA_PAGE_SIZE,
 563                                   DMA_FROM_DEVICE);
 564         if (unlikely(dma_mapping_error(eth->dev, dma_addr)))
 565                 return -ENOMEM;
 566
 567         memset(eth->scratch_ring, 0x0, sizeof(struct mtk_tx_dma) * cnt);
 568         phy_ring_tail = eth->phy_scratch_ring +
 569                         (sizeof(struct mtk_tx_dma) * (cnt - 1));
 570
 571         for (i = 0; i < cnt; i++) {
 572                 eth->scratch_ring[i].txd1 =
 573                                         (dma_addr + (i * MTK_QDMA_PAGE_SIZE));
 574                 if (i < cnt - 1)
 575                         eth->scratch_ring[i].txd2 = (eth->phy_scratch_ring +
 576                                 ((i + 1) * sizeof(struct mtk_tx_dma)));
 577                 eth->scratch_ring[i].txd3 = TX_DMA_SDL(MTK_QDMA_PAGE_SIZE);
 578         }
 579
 580         mtk_w32(eth, eth->phy_scratch_ring, MTK_QDMA_FQ_HEAD);
 581         mtk_w32(eth, phy_ring_tail, MTK_QDMA_FQ_TAIL);
 582         mtk_w32(eth, (cnt << 16) | cnt, MTK_QDMA_FQ_CNT);
 583         mtk_w32(eth, MTK_QDMA_PAGE_SIZE << 16, MTK_QDMA_FQ_BLEN);
 584
 585         return 0;
 586 }
 587
 588 static inline void *mtk_qdma_phys_to_virt(struct mtk_tx_ring *ring, u32 desc)
 589 {
 590         void *ret = ring->dma;
 591
 592         return ret + (desc - ring->phys);
 593 }
 594
 595 static inline struct mtk_tx_buf *mtk_desc_to_tx_buf(struct mtk_tx_ring *ring,
 596                                                     struct mtk_tx_dma *txd)
 597 {
 598         int idx = txd - ring->dma;
 599
 600         return &ring->buf[idx];
 601 }
 602
 603 static void mtk_tx_unmap(struct mtk_eth *eth, struct mtk_tx_buf *tx_buf)
 604 {
 605         if (tx_buf->flags & MTK_TX_FLAGS_SINGLE0) {
 606                 dma_unmap_single(eth->dev,
 607                                  dma_unmap_addr(tx_buf, dma_addr0),
 608                                  dma_unmap_len(tx_buf, dma_len0),
 609                                  DMA_TO_DEVICE);
 610         } else if (tx_buf->flags & MTK_TX_FLAGS_PAGE0) {
 611                 dma_unmap_page(eth->dev,
 612                                dma_unmap_addr(tx_buf, dma_addr0),
 613                                dma_unmap_len(tx_buf, dma_len0),
 614                                DMA_TO_DEVICE);
 615         }
 616         tx_buf->flags = 0;
 617         if (tx_buf->skb &&
 618             (tx_buf->skb != (struct sk_buff *)MTK_DMA_DUMMY_DESC))
 619                 dev_kfree_skb_any(tx_buf->skb);
 620         tx_buf->skb = NULL;
 621 }
 622
 623 static int mtk_tx_map(struct sk_buff *skb, struct net_device *dev,
 624                       int tx_num, struct mtk_tx_ring *ring, bool gso)
 625 {
 626         struct mtk_mac *mac = netdev_priv(dev);
 627         struct mtk_eth *eth = mac->hw;
 628         struct mtk_tx_dma *itxd, *txd;
 629         struct mtk_tx_buf *tx_buf;
 630         dma_addr_t mapped_addr;
 631         unsigned int nr_frags;
 632         int i, n_desc = 1;
 633         u32 txd4 = 0, fport;
 634
 635         itxd = ring->next_free;
 636         if (itxd == ring->last_free)
 637                 return -ENOMEM;
 638
 639         /* set the forward port */
 640         fport = (mac->id + 1) << TX_DMA_FPORT_SHIFT;
 641         txd4 |= fport;
 642
 643         tx_buf = mtk_desc_to_tx_buf(ring, itxd);
 644         memset(tx_buf, 0, sizeof(*tx_buf));
 645
 646         if (gso)
 647                 txd4 |= TX_DMA_TSO;
 648
 649         /* TX Checksum offload */
 650         if (skb->ip_summed == CHECKSUM_PARTIAL)
 651                 txd4 |= TX_DMA_CHKSUM;
 652
 653         /* VLAN header offload */
 654         if (skb_vlan_tag_present(skb))
 655                 txd4 |= TX_DMA_INS_VLAN | skb_vlan_tag_get(skb);
 656
 657         mapped_addr = dma_map_single(eth->dev, skb->data,
 658                                      skb_headlen(skb), DMA_TO_DEVICE);
 659         if (unlikely(dma_mapping_error(eth->dev, mapped_addr)))
 660                 return -ENOMEM;
 661
 662         WRITE_ONCE(itxd->txd1, mapped_addr);
 663         tx_buf->flags |= MTK_TX_FLAGS_SINGLE0;
 664         dma_unmap_addr_set(tx_buf, dma_addr0, mapped_addr);
 665         dma_unmap_len_set(tx_buf, dma_len0, skb_headlen(skb));
 666
 667         /* TX SG offload */
 668         txd = itxd;
 669         nr_frags = skb_shinfo(skb)->nr_frags;
 670         for (i = 0; i < nr_frags; i++) {
 671                 struct skb_frag_struct *frag = &skb_shinfo(skb)->frags[i];
 672                 unsigned int offset = 0;
 673                 int frag_size = skb_frag_size(frag);
 674
 675                 while (frag_size) {
 676                         bool last_frag = false;
 677                         unsigned int frag_map_size;
 678
 679                         txd = mtk_qdma_phys_to_virt(ring, txd->txd2);
 680                         if (txd == ring->last_free)
 681                                 goto err_dma;
 682
 683                         n_desc++;
 684                         frag_map_size = min(frag_size, MTK_TX_DMA_BUF_LEN);
 685                         mapped_addr = skb_frag_dma_map(eth->dev, frag, offset,
 686                                                        frag_map_size,
 687                                                        DMA_TO_DEVICE);
 688                         if (unlikely(dma_mapping_error(eth->dev, mapped_addr)))
 689                                 goto err_dma;
 690
 691                         if (i == nr_frags - 1 &&
 692                             (frag_size - frag_map_size) == 0)
 693                                 last_frag = true;
 694
 695                         WRITE_ONCE(txd->txd1, mapped_addr);
 696                         WRITE_ONCE(txd->txd3, (TX_DMA_SWC |
 697                                                TX_DMA_PLEN0(frag_map_size) |
 698                                                last_frag * TX_DMA_LS0));
 699                         WRITE_ONCE(txd->txd4, fport);
 700
 701                         tx_buf->skb = (struct sk_buff *)MTK_DMA_DUMMY_DESC;
 702                         tx_buf = mtk_desc_to_tx_buf(ring, txd);
 703                         memset(tx_buf, 0, sizeof(*tx_buf));
 704
 705                         tx_buf->flags |= MTK_TX_FLAGS_PAGE0;
 706                         dma_unmap_addr_set(tx_buf, dma_addr0, mapped_addr);
 707                         dma_unmap_len_set(tx_buf, dma_len0, frag_map_size);
 708                         frag_size -= frag_map_size;
 709                         offset += frag_map_size;
 710                 }
 711         }
 712
 713         /* store skb to cleanup */
 714         tx_buf->skb = skb;
 715
 716         WRITE_ONCE(itxd->txd4, txd4);
 717         WRITE_ONCE(itxd->txd3, (TX_DMA_SWC | TX_DMA_PLEN0(skb_headlen(skb)) |
 718                                 (!nr_frags * TX_DMA_LS0)));
 719
 720         netdev_sent_queue(dev, skb->len);
 721         skb_tx_timestamp(skb);
 722
 723         ring->next_free = mtk_qdma_phys_to_virt(ring, txd->txd2);
 724         atomic_sub(n_desc, &ring->free_count);
 725
 726         /* make sure that all changes to the dma ring are flushed before we
 727          * continue
 728          */
 729         wmb();
 730
 731         if (netif_xmit_stopped(netdev_get_tx_queue(dev, 0)) || !skb->xmit_more)
 732                 mtk_w32(eth, txd->txd2, MTK_QTX_CTX_PTR);
 733
 734         return 0;
 735
 736 err_dma:
 737         do {
 738                 tx_buf = mtk_desc_to_tx_buf(ring, itxd);
 739
 740                 /* unmap dma */
 741                 mtk_tx_unmap(eth, tx_buf);
 742
 743                 itxd->txd3 = TX_DMA_LS0 | TX_DMA_OWNER_CPU;
 744                 itxd = mtk_qdma_phys_to_virt(ring, itxd->txd2);
 745         } while (itxd != txd);
 746
 747         return -ENOMEM;
 748 }
 749
 750 static inline int mtk_cal_txd_req(struct sk_buff *skb)
 751 {
 752         int i, nfrags;
 753         struct skb_frag_struct *frag;
 754
 755         nfrags = 1;
 756         if (skb_is_gso(skb)) {
 757                 for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
 758                         frag = &skb_shinfo(skb)->frags[i];
 759                         nfrags += DIV_ROUND_UP(frag->size, MTK_TX_DMA_BUF_LEN);
 760                 }
 761         } else {
 762                 nfrags += skb_shinfo(skb)->nr_frags;
 763         }
 764
 765         return nfrags;
 766 }
 767
 768 static int mtk_queue_stopped(struct mtk_eth *eth)
 769 {
 770         int i;
 771
 772         for (i = 0; i < MTK_MAC_COUNT; i++) {
 773                 if (!eth->netdev[i])
 774                         continue;
 775                 if (netif_queue_stopped(eth->netdev[i]))
 776                         return 1;
 777         }
 778
 779         return 0;
 780 }
 781
 782 static void mtk_wake_queue(struct mtk_eth *eth)
 783 {
 784         int i;
 785
 786         for (i = 0; i < MTK_MAC_COUNT; i++) {
 787                 if (!eth->netdev[i])
 788                         continue;
 789                 netif_wake_queue(eth->netdev[i]);
 790         }
 791 }
 792
 793 static void mtk_stop_queue(struct mtk_eth *eth)
 794 {
 795         int i;
 796
 797         for (i = 0; i < MTK_MAC_COUNT; i++) {
 798                 if (!eth->netdev[i])
 799                         continue;
 800                 netif_stop_queue(eth->netdev[i]);
 801         }
 802 }
 803
 804 static int mtk_start_xmit(struct sk_buff *skb, struct net_device *dev)
 805 {
 806         struct mtk_mac *mac = netdev_priv(dev);
 807         struct mtk_eth *eth = mac->hw;
 808         struct mtk_tx_ring *ring = &eth->tx_ring;
 809         struct net_device_stats *stats = &dev->stats;
 810         bool gso = false;
 811         int tx_num;
 812
 813         /* normally we can rely on the stack not calling this more than once,
 814          * however we have 2 queues running on the same ring so we need to lock
 815          * the ring access
 816          */
 817         spin_lock(&eth->page_lock);
 818
 819         if (unlikely(test_bit(MTK_RESETTING, &eth->state)))
 820                 goto drop;
 821
 822         tx_num = mtk_cal_txd_req(skb);
 823         if (unlikely(atomic_read(&ring->free_count) <= tx_num)) {
 824                 mtk_stop_queue(eth);
 825                 netif_err(eth, tx_queued, dev,
 826                           "Tx Ring full when queue awake!\n");
 827                 spin_unlock(&eth->page_lock);
 828                 return NETDEV_TX_BUSY;
 829         }
 830
 831         /* TSO: fill MSS info in tcp checksum field */
 832         if (skb_is_gso(skb)) {
 833                 if (skb_cow_head(skb, 0)) {
 834                         netif_warn(eth, tx_err, dev,
 835                                    "GSO expand head fail.\n");
 836                         goto drop;
 837                 }
 838
 839                 if (skb_shinfo(skb)->gso_type &
 840                                 (SKB_GSO_TCPV4 | SKB_GSO_TCPV6)) {
 841                         gso = true;
 842                         tcp_hdr(skb)->check = htons(skb_shinfo(skb)->gso_size);
 843                 }
 844         }
 845
 846         if (mtk_tx_map(skb, dev, tx_num, ring, gso) < 0)
 847                 goto drop;
 848
 849         if (unlikely(atomic_read(&ring->free_count) <= ring->thresh))
 850                 mtk_stop_queue(eth);
 851
 852         spin_unlock(&eth->page_lock);
 853
 854         return NETDEV_TX_OK;
 855
 856 drop:
 857         spin_unlock(&eth->page_lock);
 858         stats->tx_dropped++;
 859         dev_kfree_skb(skb);
 860         return NETDEV_TX_OK;
 861 }
 862
 863 static struct mtk_rx_ring *mtk_get_rx_ring(struct mtk_eth *eth)
 864 {
 865         int i;
 866         struct mtk_rx_ring *ring;
 867         int idx;
 868
 869         if (!eth->hwlro)
 870                 return &eth->rx_ring[0];
 871
 872         for (i = 0; i < MTK_MAX_RX_RING_NUM; i++) {
 873                 ring = &eth->rx_ring[i];
 874                 idx = NEXT_RX_DESP_IDX(ring->calc_idx, ring->dma_size);
 875                 if (ring->dma[idx].rxd2 & RX_DMA_DONE) {
 876                         ring->calc_idx_update = true;
 877                         return ring;
 878                 }
 879         }
 880
 881         return NULL;
 882 }
 883
 884 static void mtk_update_rx_cpu_idx(struct mtk_eth *eth)
 885 {
 886         struct mtk_rx_ring *ring;
 887         int i;
 888
 889         if (!eth->hwlro) {
 890                 ring = &eth->rx_ring[0];
 891                 mtk_w32(eth, ring->calc_idx, ring->crx_idx_reg);
 892         } else {
 893                 for (i = 0; i < MTK_MAX_RX_RING_NUM; i++) {
 894                         ring = &eth->rx_ring[i];
 895                         if (ring->calc_idx_update) {
 896                                 ring->calc_idx_update = false;
 897                                 mtk_w32(eth, ring->calc_idx, ring->crx_idx_reg);
 898                         }
 899                 }
 900         }
 901 }
 902
 903 static int mtk_poll_rx(struct napi_struct *napi, int budget,
 904                        struct mtk_eth *eth)
 905 {
 906         struct mtk_rx_ring *ring;
 907         int idx;
 908         struct sk_buff *skb;
 909         u8 *data, *new_data;
 910         struct mtk_rx_dma *rxd, trxd;
 911         int done = 0;
 912
 913         while (done < budget) {
 914                 struct net_device *netdev;
 915                 unsigned int pktlen;
 916                 dma_addr_t dma_addr;
 917                 int mac = 0;
 918
 919                 ring = mtk_get_rx_ring(eth);
 920                 if (unlikely(!ring))
 921                         goto rx_done;
 922
 923                 idx = NEXT_RX_DESP_IDX(ring->calc_idx, ring->dma_size);
 924                 rxd = &ring->dma[idx];
 925                 data = ring->data[idx];
 926
 927                 mtk_rx_get_desc(&trxd, rxd);
 928                 if (!(trxd.rxd2 & RX_DMA_DONE))
 929                         break;
 930
 931                 /* find out which mac the packet come from. values start at 1 */
 932                 mac = (trxd.rxd4 >> RX_DMA_FPORT_SHIFT) &
 933                       RX_DMA_FPORT_MASK;
 934                 mac--;
 935
 936                 netdev = eth->netdev[mac];
 937
 938                 if (unlikely(test_bit(MTK_RESETTING, &eth->state)))
 939                         goto release_desc;
 940
 941                 /* alloc new buffer */
 942                 if (ring->frag_size <= PAGE_SIZE)
 943                         new_data = napi_alloc_frag(ring->frag_size);
 944                 else
 945                         new_data = mtk_max_lro_buf_alloc(GFP_ATOMIC);
 946                 if (unlikely(!new_data)) {
 947                         netdev->stats.rx_dropped++;
 948                         goto release_desc;
 949                 }
 950                 dma_addr = dma_map_single(eth->dev,
 951                                           new_data + NET_SKB_PAD,
 952                                           ring->buf_size,
 953                                           DMA_FROM_DEVICE);
 954                 if (unlikely(dma_mapping_error(eth->dev, dma_addr))) {
 955                         skb_free_frag(new_data);
 956                         netdev->stats.rx_dropped++;
 957                         goto release_desc;
 958                 }
 959
 960                 /* receive data */
 961                 skb = build_skb(data, ring->frag_size);
 962                 if (unlikely(!skb)) {
 963                         skb_free_frag(new_data);
 964                         netdev->stats.rx_dropped++;
 965                         goto release_desc;
 966                 }
 967                 skb_reserve(skb, NET_SKB_PAD + NET_IP_ALIGN);
 968
 969                 dma_unmap_single(eth->dev, trxd.rxd1,
 970                                  ring->buf_size, DMA_FROM_DEVICE);
 971                 pktlen = RX_DMA_GET_PLEN0(trxd.rxd2);
 972                 skb->dev = netdev;
 973                 skb_put(skb, pktlen);
 974                 if (trxd.rxd4 & RX_DMA_L4_VALID)
 975                         skb->ip_summed = CHECKSUM_UNNECESSARY;
 976                 else
 977                         skb_checksum_none_assert(skb);
 978                 skb->protocol = eth_type_trans(skb, netdev);
 979
 980                 if (netdev->features & NETIF_F_HW_VLAN_CTAG_RX &&
 981                     (trxd.rxd2 & RX_DMA_VTAG))
 982                         __vlan_hwaccel_put_tag(skb, htons(ETH_P_8021Q),
 983                                                RX_DMA_VID(trxd.rxd3));
 984                 napi_gro_receive(napi, skb);
 985
 986                 ring->data[idx] = new_data;
 987                 rxd->rxd1 = (unsigned int)dma_addr;
 988
 989 release_desc:
 990                 rxd->rxd2 = RX_DMA_PLEN0(ring->buf_size);
 991
 992                 ring->calc_idx = idx;
 993
 994                 done++;
 995         }
 996
 997 rx_done:
 998         if (done) {
 999                 /* make sure that all changes to the dma ring are flushed before
1000                  * we continue
1001                  */
1002                 wmb();
1003                 mtk_update_rx_cpu_idx(eth);
1004         }
1005
1006         return done;
1007 }
1008
1009 static int mtk_poll_tx(struct mtk_eth *eth, int budget)
1010 {
1011         struct mtk_tx_ring *ring = &eth->tx_ring;
1012         struct mtk_tx_dma *desc;
1013         struct sk_buff *skb;
1014         struct mtk_tx_buf *tx_buf;
1015         unsigned int done[MTK_MAX_DEVS];
1016         unsigned int bytes[MTK_MAX_DEVS];
1017         u32 cpu, dma;
1018         static int condition;
1019         int total = 0, i;
1020
1021         memset(done, 0, sizeof(done));
1022         memset(bytes, 0, sizeof(bytes));
1023
1024         cpu = mtk_r32(eth, MTK_QTX_CRX_PTR);
1025         dma = mtk_r32(eth, MTK_QTX_DRX_PTR);
1026
1027         desc = mtk_qdma_phys_to_virt(ring, cpu);
1028
1029         while ((cpu != dma) && budget) {
1030                 u32 next_cpu = desc->txd2;
1031                 int mac;
1032
1033                 desc = mtk_qdma_phys_to_virt(ring, desc->txd2);
1034                 if ((desc->txd3 & TX_DMA_OWNER_CPU) == 0)
1035                         break;
1036
1037                 mac = (desc->txd4 >> TX_DMA_FPORT_SHIFT) &
1038                        TX_DMA_FPORT_MASK;
1039                 mac--;
1040
1041                 tx_buf = mtk_desc_to_tx_buf(ring, desc);
1042                 skb = tx_buf->skb;
1043                 if (!skb) {
1044                         condition = 1;
1045                         break;
1046                 }
1047
1048                 if (skb != (struct sk_buff *)MTK_DMA_DUMMY_DESC) {
1049                         bytes[mac] += skb->len;
1050                         done[mac]++;
1051                         budget--;
1052                 }
1053                 mtk_tx_unmap(eth, tx_buf);
1054
1055                 ring->last_free = desc;
1056                 atomic_inc(&ring->free_count);
1057
1058                 cpu = next_cpu;
1059         }
1060
1061         mtk_w32(eth, cpu, MTK_QTX_CRX_PTR);
1062
1063         for (i = 0; i < MTK_MAC_COUNT; i++) {
1064                 if (!eth->netdev[i] || !done[i])
1065                         continue;
1066                 netdev_completed_queue(eth->netdev[i], done[i], bytes[i]);
1067                 total += done[i];
1068         }
1069
1070         if (mtk_queue_stopped(eth) &&
1071             (atomic_read(&ring->free_count) > ring->thresh))
1072                 mtk_wake_queue(eth);
1073
1074         return total;
1075 }
1076
1077 static void mtk_handle_status_irq(struct mtk_eth *eth)
1078 {
1079         u32 status2 = mtk_r32(eth, MTK_INT_STATUS2);
1080
1081         if (unlikely(status2 & (MTK_GDM1_AF | MTK_GDM2_AF))) {
1082                 mtk_stats_update(eth);
1083                 mtk_w32(eth, (MTK_GDM1_AF | MTK_GDM2_AF),
1084                         MTK_INT_STATUS2);
1085         }
1086 }
1087
1088 static int mtk_napi_tx(struct napi_struct *napi, int budget)
1089 {
1090         struct mtk_eth *eth = container_of(napi, struct mtk_eth, tx_napi);
1091         u32 status, mask;
1092         int tx_done = 0;
1093
1094         mtk_handle_status_irq(eth);
1095         mtk_w32(eth, MTK_TX_DONE_INT, MTK_QMTK_INT_STATUS);
1096         tx_done = mtk_poll_tx(eth, budget);
1097
1098         if (unlikely(netif_msg_intr(eth))) {
1099                 status = mtk_r32(eth, MTK_QMTK_INT_STATUS);
1100                 mask = mtk_r32(eth, MTK_QDMA_INT_MASK);
1101                 dev_info(eth->dev,
1102                          "done tx %d, intr 0x%08x/0x%x\n",
1103                          tx_done, status, mask);
1104         }
1105
1106         if (tx_done == budget)
1107                 return budget;
1108
1109         status = mtk_r32(eth, MTK_QMTK_INT_STATUS);
1110         if (status & MTK_TX_DONE_INT)
1111                 return budget;
1112
1113         napi_complete(napi);
1114         mtk_irq_enable(eth, MTK_QDMA_INT_MASK, MTK_TX_DONE_INT);
1115
1116         return tx_done;
1117 }
1118
1119 static int mtk_napi_rx(struct napi_struct *napi, int budget)
1120 {
1121         struct mtk_eth *eth = container_of(napi, struct mtk_eth, rx_napi);
1122         u32 status, mask;
1123         int rx_done = 0;
1124         int remain_budget = budget;
1125
1126         mtk_handle_status_irq(eth);
1127
1128 poll_again:
1129         mtk_w32(eth, MTK_RX_DONE_INT, MTK_PDMA_INT_STATUS);
1130         rx_done = mtk_poll_rx(napi, remain_budget, eth);
1131
1132         if (unlikely(netif_msg_intr(eth))) {
1133                 status = mtk_r32(eth, MTK_PDMA_INT_STATUS);
1134                 mask = mtk_r32(eth, MTK_PDMA_INT_MASK);
1135                 dev_info(eth->dev,
1136                          "done rx %d, intr 0x%08x/0x%x\n",
1137                          rx_done, status, mask);
1138         }
1139         if (rx_done == remain_budget)
1140                 return budget;
1141
1142         status = mtk_r32(eth, MTK_PDMA_INT_STATUS);
1143         if (status & MTK_RX_DONE_INT) {
1144                 remain_budget -= rx_done;
1145                 goto poll_again;
1146         }
1147         napi_complete(napi);
1148         mtk_irq_enable(eth, MTK_PDMA_INT_MASK, MTK_RX_DONE_INT);
1149
1150         return rx_done + budget - remain_budget;
1151 }
1152
1153 static int mtk_tx_alloc(struct mtk_eth *eth)
1154 {
1155         struct mtk_tx_ring *ring = &eth->tx_ring;
1156         int i, sz = sizeof(*ring->dma);
1157
1158         ring->buf = kcalloc(MTK_DMA_SIZE, sizeof(*ring->buf),
1159                                GFP_KERNEL);
1160         if (!ring->buf)
1161                 goto no_tx_mem;
1162
1163         ring->dma = dma_alloc_coherent(eth->dev,
1164                                           MTK_DMA_SIZE * sz,
1165                                           &ring->phys,
1166                                           GFP_ATOMIC | __GFP_ZERO);
1167         if (!ring->dma)
1168                 goto no_tx_mem;
1169
1170         memset(ring->dma, 0, MTK_DMA_SIZE * sz);
1171         for (i = 0; i < MTK_DMA_SIZE; i++) {
1172                 int next = (i + 1) % MTK_DMA_SIZE;
1173                 u32 next_ptr = ring->phys + next * sz;
1174
1175                 ring->dma[i].txd2 = next_ptr;
1176                 ring->dma[i].txd3 = TX_DMA_LS0 | TX_DMA_OWNER_CPU;
1177         }
1178
1179         atomic_set(&ring->free_count, MTK_DMA_SIZE - 2);
1180         ring->next_free = &ring->dma[0];
1181         ring->last_free = &ring->dma[MTK_DMA_SIZE - 1];
1182         ring->thresh = MAX_SKB_FRAGS;
1183
1184         /* make sure that all changes to the dma ring are flushed before we
1185          * continue
1186          */
1187         wmb();
1188
1189         mtk_w32(eth, ring->phys, MTK_QTX_CTX_PTR);
1190         mtk_w32(eth, ring->phys, MTK_QTX_DTX_PTR);
1191         mtk_w32(eth,
1192                 ring->phys + ((MTK_DMA_SIZE - 1) * sz),
1193                 MTK_QTX_CRX_PTR);
1194         mtk_w32(eth,
1195                 ring->phys + ((MTK_DMA_SIZE - 1) * sz),
1196                 MTK_QTX_DRX_PTR);
1197         mtk_w32(eth, (QDMA_RES_THRES << 8) | QDMA_RES_THRES, MTK_QTX_CFG(0));
1198
1199         return 0;
1200
1201 no_tx_mem:
1202         return -ENOMEM;
1203 }
1204
1205 static void mtk_tx_clean(struct mtk_eth *eth)
1206 {
1207         struct mtk_tx_ring *ring = &eth->tx_ring;
1208         int i;
1209
1210         if (ring->buf) {
1211                 for (i = 0; i < MTK_DMA_SIZE; i++)
1212                         mtk_tx_unmap(eth, &ring->buf[i]);
1213                 kfree(ring->buf);
1214                 ring->buf = NULL;
1215         }
1216
1217         if (ring->dma) {
1218                 dma_free_coherent(eth->dev,
1219                                   MTK_DMA_SIZE * sizeof(*ring->dma),
1220                                   ring->dma,
1221                                   ring->phys);
1222                 ring->dma = NULL;
1223         }
1224 }
1225
1226 static int mtk_rx_alloc(struct mtk_eth *eth, int ring_no, int rx_flag)
1227 {
1228         struct mtk_rx_ring *ring = &eth->rx_ring[ring_no];
1229         int rx_data_len, rx_dma_size;
1230         int i;
1231
1232         if (rx_flag == MTK_RX_FLAGS_HWLRO) {
1233                 rx_data_len = MTK_MAX_LRO_RX_LENGTH;
1234                 rx_dma_size = MTK_HW_LRO_DMA_SIZE;
1235         } else {
1236                 rx_data_len = ETH_DATA_LEN;
1237                 rx_dma_size = MTK_DMA_SIZE;
1238         }
1239
1240         ring->frag_size = mtk_max_frag_size(rx_data_len);
1241         ring->buf_size = mtk_max_buf_size(ring->frag_size);
1242         ring->data = kcalloc(rx_dma_size, sizeof(*ring->data),
1243                              GFP_KERNEL);
1244         if (!ring->data)
1245                 return -ENOMEM;
1246
1247         for (i = 0; i < rx_dma_size; i++) {
1248                 if (ring->frag_size <= PAGE_SIZE)
1249                         ring->data[i] = netdev_alloc_frag(ring->frag_size);
1250                 else
1251                         ring->data[i] = mtk_max_lro_buf_alloc(GFP_KERNEL);
1252                 if (!ring->data[i])
1253                         return -ENOMEM;
1254         }
1255
1256         ring->dma = dma_alloc_coherent(eth->dev,
1257                                        rx_dma_size * sizeof(*ring->dma),
1258                                        &ring->phys,
1259                                        GFP_ATOMIC | __GFP_ZERO);
1260         if (!ring->dma)
1261                 return -ENOMEM;
1262
1263         for (i = 0; i < rx_dma_size; i++) {
1264                 dma_addr_t dma_addr = dma_map_single(eth->dev,
1265                                 ring->data[i] + NET_SKB_PAD,
1266                                 ring->buf_size,
1267                                 DMA_FROM_DEVICE);
1268                 if (unlikely(dma_mapping_error(eth->dev, dma_addr)))
1269                         return -ENOMEM;
1270                 ring->dma[i].rxd1 = (unsigned int)dma_addr;
1271
1272                 ring->dma[i].rxd2 = RX_DMA_PLEN0(ring->buf_size);
1273         }
1274         ring->dma_size = rx_dma_size;
1275         ring->calc_idx_update = false;
1276         ring->calc_idx = rx_dma_size - 1;
1277         ring->crx_idx_reg = MTK_PRX_CRX_IDX_CFG(ring_no);
1278         /* make sure that all changes to the dma ring are flushed before we
1279          * continue
1280          */
1281         wmb();
1282
1283         mtk_w32(eth, ring->phys, MTK_PRX_BASE_PTR_CFG(ring_no));
1284         mtk_w32(eth, rx_dma_size, MTK_PRX_MAX_CNT_CFG(ring_no));
1285         mtk_w32(eth, ring->calc_idx, ring->crx_idx_reg);
1286         mtk_w32(eth, MTK_PST_DRX_IDX_CFG(ring_no), MTK_PDMA_RST_IDX);
1287
1288         return 0;
1289 }
1290
1291 static void mtk_rx_clean(struct mtk_eth *eth, int ring_no)
1292 {
1293         struct mtk_rx_ring *ring = &eth->rx_ring[ring_no];
1294         int i;
1295
1296         if (ring->data && ring->dma) {
1297                 for (i = 0; i < ring->dma_size; i++) {
1298                         if (!ring->data[i])
1299                                 continue;
1300                         if (!ring->dma[i].rxd1)
1301                                 continue;
1302                         dma_unmap_single(eth->dev,
1303                                          ring->dma[i].rxd1,
1304                                          ring->buf_size,
1305                                          DMA_FROM_DEVICE);
1306                         skb_free_frag(ring->data[i]);
1307                 }
1308                 kfree(ring->data);
1309                 ring->data = NULL;
1310         }
1311
1312         if (ring->dma) {
1313                 dma_free_coherent(eth->dev,
1314                                   ring->dma_size * sizeof(*ring->dma),
1315                                   ring->dma,
1316                                   ring->phys);
1317                 ring->dma = NULL;
1318         }
1319 }
1320
1321 static int mtk_hwlro_rx_init(struct mtk_eth *eth)
1322 {
1323         int i;
1324         u32 ring_ctrl_dw1 = 0, ring_ctrl_dw2 = 0, ring_ctrl_dw3 = 0;
1325         u32 lro_ctrl_dw0 = 0, lro_ctrl_dw3 = 0;
1326
1327         /* set LRO rings to auto-learn modes */
1328         ring_ctrl_dw2 |= MTK_RING_AUTO_LERAN_MODE;
1329
1330         /* validate LRO ring */
1331         ring_ctrl_dw2 |= MTK_RING_VLD;
1332
1333         /* set AGE timer (unit: 20us) */
1334         ring_ctrl_dw2 |= MTK_RING_AGE_TIME_H;
1335         ring_ctrl_dw1 |= MTK_RING_AGE_TIME_L;
1336
1337         /* set max AGG timer (unit: 20us) */
1338         ring_ctrl_dw2 |= MTK_RING_MAX_AGG_TIME;
1339
1340         /* set max LRO AGG count */
1341         ring_ctrl_dw2 |= MTK_RING_MAX_AGG_CNT_L;
1342         ring_ctrl_dw3 |= MTK_RING_MAX_AGG_CNT_H;
1343
1344         for (i = 1; i < MTK_MAX_RX_RING_NUM; i++) {
1345                 mtk_w32(eth, ring_ctrl_dw1, MTK_LRO_CTRL_DW1_CFG(i));
1346                 mtk_w32(eth, ring_ctrl_dw2, MTK_LRO_CTRL_DW2_CFG(i));
1347                 mtk_w32(eth, ring_ctrl_dw3, MTK_LRO_CTRL_DW3_CFG(i));
1348         }
1349
1350         /* IPv4 checksum update enable */
1351         lro_ctrl_dw0 |= MTK_L3_CKS_UPD_EN;
1352
1353         /* switch priority comparison to packet count mode */
1354         lro_ctrl_dw0 |= MTK_LRO_ALT_PKT_CNT_MODE;
1355
1356         /* bandwidth threshold setting */
1357         mtk_w32(eth, MTK_HW_LRO_BW_THRE, MTK_PDMA_LRO_CTRL_DW2);
1358
1359         /* auto-learn score delta setting */
1360         mtk_w32(eth, MTK_HW_LRO_REPLACE_DELTA, MTK_PDMA_LRO_ALT_SCORE_DELTA);
1361
1362         /* set refresh timer for altering flows to 1 sec. (unit: 20us) */
1363         mtk_w32(eth, (MTK_HW_LRO_TIMER_UNIT << 16) | MTK_HW_LRO_REFRESH_TIME,
1364                 MTK_PDMA_LRO_ALT_REFRESH_TIMER);
1365
1366         /* set HW LRO mode & the max aggregation count for rx packets */
1367         lro_ctrl_dw3 |= MTK_ADMA_MODE | (MTK_HW_LRO_MAX_AGG_CNT & 0xff);
1368
1369         /* the minimal remaining room of SDL0 in RXD for lro aggregation */
1370         lro_ctrl_dw3 |= MTK_LRO_MIN_RXD_SDL;
1371
1372         /* enable HW LRO */
1373         lro_ctrl_dw0 |= MTK_LRO_EN;
1374
1375         mtk_w32(eth, lro_ctrl_dw3, MTK_PDMA_LRO_CTRL_DW3);
1376         mtk_w32(eth, lro_ctrl_dw0, MTK_PDMA_LRO_CTRL_DW0);
1377
1378         return 0;
1379 }
1380
1381 static void mtk_hwlro_rx_uninit(struct mtk_eth *eth)
1382 {
1383         int i;
1384         u32 val;
1385
1386         /* relinquish lro rings, flush aggregated packets */
1387         mtk_w32(eth, MTK_LRO_RING_RELINQUISH_REQ, MTK_PDMA_LRO_CTRL_DW0);
1388
1389         /* wait for relinquishments done */
1390         for (i = 0; i < 10; i++) {
1391                 val = mtk_r32(eth, MTK_PDMA_LRO_CTRL_DW0);
1392                 if (val & MTK_LRO_RING_RELINQUISH_DONE) {
1393                         msleep(20);
1394                         continue;
1395                 }
1396                 break;
1397         }
1398
1399         /* invalidate lro rings */
1400         for (i = 1; i < MTK_MAX_RX_RING_NUM; i++)
1401                 mtk_w32(eth, 0, MTK_LRO_CTRL_DW2_CFG(i));
1402
1403         /* disable HW LRO */
1404         mtk_w32(eth, 0, MTK_PDMA_LRO_CTRL_DW0);
1405 }
1406
1407 static void mtk_hwlro_val_ipaddr(struct mtk_eth *eth, int idx, __be32 ip)
1408 {
1409         u32 reg_val;
1410
1411         reg_val = mtk_r32(eth, MTK_LRO_CTRL_DW2_CFG(idx));
1412
1413         /* invalidate the IP setting */
1414         mtk_w32(eth, (reg_val & ~MTK_RING_MYIP_VLD), MTK_LRO_CTRL_DW2_CFG(idx));
1415
1416         mtk_w32(eth, ip, MTK_LRO_DIP_DW0_CFG(idx));
1417
1418         /* validate the IP setting */
1419         mtk_w32(eth, (reg_val | MTK_RING_MYIP_VLD), MTK_LRO_CTRL_DW2_CFG(idx));
1420 }
1421
1422 static void mtk_hwlro_inval_ipaddr(struct mtk_eth *eth, int idx)
1423 {
1424         u32 reg_val;
1425
1426         reg_val = mtk_r32(eth, MTK_LRO_CTRL_DW2_CFG(idx));
1427
1428         /* invalidate the IP setting */
1429         mtk_w32(eth, (reg_val & ~MTK_RING_MYIP_VLD), MTK_LRO_CTRL_DW2_CFG(idx));
1430
1431         mtk_w32(eth, 0, MTK_LRO_DIP_DW0_CFG(idx));
1432 }
1433
1434 static int mtk_hwlro_get_ip_cnt(struct mtk_mac *mac)
1435 {
1436         int cnt = 0;
1437         int i;
1438
1439         for (i = 0; i < MTK_MAX_LRO_IP_CNT; i++) {
1440                 if (mac->hwlro_ip[i])
1441                         cnt++;
1442         }
1443
1444         return cnt;
1445 }
1446
1447 static int mtk_hwlro_add_ipaddr(struct net_device *dev,
1448                                 struct ethtool_rxnfc *cmd)
1449 {
1450         struct ethtool_rx_flow_spec *fsp =
1451                 (struct ethtool_rx_flow_spec *)&cmd->fs;
1452         struct mtk_mac *mac = netdev_priv(dev);
1453         struct mtk_eth *eth = mac->hw;
1454         int hwlro_idx;
1455
1456         if ((fsp->flow_type != TCP_V4_FLOW) ||
1457             (!fsp->h_u.tcp_ip4_spec.ip4dst) ||
1458             (fsp->location > 1))
1459                 return -EINVAL;
1460
1461         mac->hwlro_ip[fsp->location] = htonl(fsp->h_u.tcp_ip4_spec.ip4dst);
1462         hwlro_idx = (mac->id * MTK_MAX_LRO_IP_CNT) + fsp->location;
1463
1464         mac->hwlro_ip_cnt = mtk_hwlro_get_ip_cnt(mac);
1465
1466         mtk_hwlro_val_ipaddr(eth, hwlro_idx, mac->hwlro_ip[fsp->location]);
1467
1468         return 0;
1469 }
1470
1471 static int mtk_hwlro_del_ipaddr(struct net_device *dev,
1472                                 struct ethtool_rxnfc *cmd)
1473 {
1474         struct ethtool_rx_flow_spec *fsp =
1475                 (struct ethtool_rx_flow_spec *)&cmd->fs;
1476         struct mtk_mac *mac = netdev_priv(dev);
1477         struct mtk_eth *eth = mac->hw;
1478         int hwlro_idx;
1479
1480         if (fsp->location > 1)
1481                 return -EINVAL;
1482
1483         mac->hwlro_ip[fsp->location] = 0;
1484         hwlro_idx = (mac->id * MTK_MAX_LRO_IP_CNT) + fsp->location;
1485
1486         mac->hwlro_ip_cnt = mtk_hwlro_get_ip_cnt(mac);
1487
1488         mtk_hwlro_inval_ipaddr(eth, hwlro_idx);
1489
1490         return 0;
1491 }
1492
1493 static void mtk_hwlro_netdev_disable(struct net_device *dev)
1494 {
1495         struct mtk_mac *mac = netdev_priv(dev);
1496         struct mtk_eth *eth = mac->hw;
1497         int i, hwlro_idx;
1498
1499         for (i = 0; i < MTK_MAX_LRO_IP_CNT; i++) {
1500                 mac->hwlro_ip[i] = 0;
1501                 hwlro_idx = (mac->id * MTK_MAX_LRO_IP_CNT) + i;
1502
1503                 mtk_hwlro_inval_ipaddr(eth, hwlro_idx);
1504         }
1505
1506         mac->hwlro_ip_cnt = 0;
1507 }
1508
1509 static int mtk_hwlro_get_fdir_entry(struct net_device *dev,
1510                                     struct ethtool_rxnfc *cmd)
1511 {
1512         struct mtk_mac *mac = netdev_priv(dev);
1513         struct ethtool_rx_flow_spec *fsp =
1514                 (struct ethtool_rx_flow_spec *)&cmd->fs;
1515
1516         if (fsp->location >= ARRAY_SIZE(mac->hwlro_ip))
1517                 return -EINVAL;
1518
1519         /* only tcp dst ipv4 is meaningful, others are meaningless */
1520         fsp->flow_type = TCP_V4_FLOW;
1521         fsp->h_u.tcp_ip4_spec.ip4dst = ntohl(mac->hwlro_ip[fsp->location]);
1522         fsp->m_u.tcp_ip4_spec.ip4dst = 0;
1523
1524         fsp->h_u.tcp_ip4_spec.ip4src = 0;
1525         fsp->m_u.tcp_ip4_spec.ip4src = 0xffffffff;
1526         fsp->h_u.tcp_ip4_spec.psrc = 0;
1527         fsp->m_u.tcp_ip4_spec.psrc = 0xffff;
1528         fsp->h_u.tcp_ip4_spec.pdst = 0;
1529         fsp->m_u.tcp_ip4_spec.pdst = 0xffff;
1530         fsp->h_u.tcp_ip4_spec.tos = 0;
1531         fsp->m_u.tcp_ip4_spec.tos = 0xff;
1532
1533         return 0;
1534 }
1535
1536 static int mtk_hwlro_get_fdir_all(struct net_device *dev,
1537                                   struct ethtool_rxnfc *cmd,
1538                                   u32 *rule_locs)
1539 {
1540         struct mtk_mac *mac = netdev_priv(dev);
1541         int cnt = 0;
1542         int i;
1543
1544         for (i = 0; i < MTK_MAX_LRO_IP_CNT; i++) {
1545                 if (mac->hwlro_ip[i]) {
1546                         rule_locs[cnt] = i;
1547                         cnt++;
1548                 }
1549         }
1550
1551         cmd->rule_cnt = cnt;
1552
1553         return 0;
1554 }
1555
1556 static netdev_features_t mtk_fix_features(struct net_device *dev,
1557                                           netdev_features_t features)
1558 {
1559         if (!(features & NETIF_F_LRO)) {
1560                 struct mtk_mac *mac = netdev_priv(dev);
1561                 int ip_cnt = mtk_hwlro_get_ip_cnt(mac);
1562
1563                 if (ip_cnt) {
1564                         netdev_info(dev, "RX flow is programmed, LRO should keep on\n");
1565
1566                         features |= NETIF_F_LRO;
1567                 }
1568         }
1569
1570         return features;
1571 }
1572
1573 static int mtk_set_features(struct net_device *dev, netdev_features_t features)
1574 {
1575         int err = 0;
1576
1577         if (!((dev->features ^ features) & NETIF_F_LRO))
1578                 return 0;
1579
1580         if (!(features & NETIF_F_LRO))
1581                 mtk_hwlro_netdev_disable(dev);
1582
1583         return err;
1584 }
1585
1586 /* wait for DMA to finish whatever it is doing before we start using it again */
1587 static int mtk_dma_busy_wait(struct mtk_eth *eth)
1588 {
1589         unsigned long t_start = jiffies;
1590
1591         while (1) {
1592                 if (!(mtk_r32(eth, MTK_QDMA_GLO_CFG) &
1593                       (MTK_RX_DMA_BUSY | MTK_TX_DMA_BUSY)))
1594                         return 0;
1595                 if (time_after(jiffies, t_start + MTK_DMA_BUSY_TIMEOUT))
1596                         break;
1597         }
1598
1599         dev_err(eth->dev, "DMA init timeout\n");
1600         return -1;
1601 }
1602
1603 static int mtk_dma_init(struct mtk_eth *eth)
1604 {
1605         int err;
1606         u32 i;
1607
1608         if (mtk_dma_busy_wait(eth))
1609                 return -EBUSY;
1610
1611         /* QDMA needs scratch memory for internal reordering of the
1612          * descriptors
1613          */
1614         err = mtk_init_fq_dma(eth);
1615         if (err)
1616                 return err;
1617
1618         err = mtk_tx_alloc(eth);
1619         if (err)
1620                 return err;
1621
1622         err = mtk_rx_alloc(eth, 0, MTK_RX_FLAGS_NORMAL);
1623         if (err)
1624                 return err;
1625
1626         if (eth->hwlro) {
1627                 for (i = 1; i < MTK_MAX_RX_RING_NUM; i++) {
1628                         err = mtk_rx_alloc(eth, i, MTK_RX_FLAGS_HWLRO);
1629                         if (err)
1630                                 return err;
1631                 }
1632                 err = mtk_hwlro_rx_init(eth);
1633                 if (err)
1634                         return err;
1635         }
1636
1637         /* Enable random early drop and set drop threshold automatically */
1638         mtk_w32(eth, FC_THRES_DROP_MODE | FC_THRES_DROP_EN | FC_THRES_MIN,
1639                 MTK_QDMA_FC_THRES);
1640         mtk_w32(eth, 0x0, MTK_QDMA_HRED2);
1641
1642         return 0;
1643 }
1644
1645 static void mtk_dma_free(struct mtk_eth *eth)
1646 {
1647         int i;
1648
1649         for (i = 0; i < MTK_MAC_COUNT; i++)
1650                 if (eth->netdev[i])
1651                         netdev_reset_queue(eth->netdev[i]);
1652         if (eth->scratch_ring) {
1653                 dma_free_coherent(eth->dev,
1654                                   MTK_DMA_SIZE * sizeof(struct mtk_tx_dma),
1655                                   eth->scratch_ring,
1656                                   eth->phy_scratch_ring);
1657                 eth->scratch_ring = NULL;
1658                 eth->phy_scratch_ring = 0;
1659         }
1660         mtk_tx_clean(eth);
1661         mtk_rx_clean(eth, 0);
1662
1663         if (eth->hwlro) {
1664                 mtk_hwlro_rx_uninit(eth);
1665                 for (i = 1; i < MTK_MAX_RX_RING_NUM; i++)
1666                         mtk_rx_clean(eth, i);
1667         }
1668
1669         kfree(eth->scratch_head);
1670 }
1671
1672 static void mtk_tx_timeout(struct net_device *dev)
1673 {
1674         struct mtk_mac *mac = netdev_priv(dev);
1675         struct mtk_eth *eth = mac->hw;
1676
1677         eth->netdev[mac->id]->stats.tx_errors++;
1678         netif_err(eth, tx_err, dev,
1679                   "transmit timed out\n");
1680         schedule_work(&eth->pending_work);
1681 }
1682
1683 static irqreturn_t mtk_handle_irq_rx(int irq, void *_eth)
1684 {
1685         struct mtk_eth *eth = _eth;
1686
1687         if (likely(napi_schedule_prep(&eth->rx_napi))) {
1688                 __napi_schedule(&eth->rx_napi);
1689                 mtk_irq_disable(eth, MTK_PDMA_INT_MASK, MTK_RX_DONE_INT);
1690         }
1691
1692         return IRQ_HANDLED;
1693 }
1694
1695 static irqreturn_t mtk_handle_irq_tx(int irq, void *_eth)
1696 {
1697         struct mtk_eth *eth = _eth;
1698
1699         if (likely(napi_schedule_prep(&eth->tx_napi))) {
1700                 __napi_schedule(&eth->tx_napi);
1701                 mtk_irq_disable(eth, MTK_QDMA_INT_MASK, MTK_TX_DONE_INT);
1702         }
1703
1704         return IRQ_HANDLED;
1705 }
1706
1707 #ifdef CONFIG_NET_POLL_CONTROLLER
1708 static void mtk_poll_controller(struct net_device *dev)
1709 {
1710         struct mtk_mac *mac = netdev_priv(dev);
1711         struct mtk_eth *eth = mac->hw;
1712
1713         mtk_irq_disable(eth, MTK_QDMA_INT_MASK, MTK_TX_DONE_INT);
1714         mtk_irq_disable(eth, MTK_PDMA_INT_MASK, MTK_RX_DONE_INT);
1715         mtk_handle_irq_rx(eth->irq[2], dev);
1716         mtk_irq_enable(eth, MTK_QDMA_INT_MASK, MTK_TX_DONE_INT);
1717         mtk_irq_enable(eth, MTK_PDMA_INT_MASK, MTK_RX_DONE_INT);
1718 }
1719 #endif
1720
1721 static int mtk_start_dma(struct mtk_eth *eth)
1722 {
1723         u32 rx_2b_offset = (NET_IP_ALIGN == 2) ? MTK_RX_2B_OFFSET : 0;
1724         int err;
1725
1726         err = mtk_dma_init(eth);
1727         if (err) {
1728                 mtk_dma_free(eth);
1729                 return err;
1730         }
1731
1732         mtk_w32(eth,
1733                 MTK_TX_WB_DDONE | MTK_TX_DMA_EN |
1734                 MTK_DMA_SIZE_16DWORDS | MTK_NDP_CO_PRO,
1735                 MTK_QDMA_GLO_CFG);
1736
1737         mtk_w32(eth,
1738                 MTK_RX_DMA_EN | rx_2b_offset |
1739                 MTK_RX_BT_32DWORDS | MTK_MULTI_EN,
1740                 MTK_PDMA_GLO_CFG);
1741
1742         return 0;
1743 }
1744
1745 static int mtk_open(struct net_device *dev)
1746 {
1747         struct mtk_mac *mac = netdev_priv(dev);
1748         struct mtk_eth *eth = mac->hw;
1749
1750         /* we run 2 netdevs on the same dma ring so we only bring it up once */
1751         if (!atomic_read(&eth->dma_refcnt)) {
1752                 int err = mtk_start_dma(eth);
1753
1754                 if (err)
1755                         return err;
1756
1757                 napi_enable(&eth->tx_napi);
1758                 napi_enable(&eth->rx_napi);
1759                 mtk_irq_enable(eth, MTK_QDMA_INT_MASK, MTK_TX_DONE_INT);
1760                 mtk_irq_enable(eth, MTK_PDMA_INT_MASK, MTK_RX_DONE_INT);
1761         }
1762         atomic_inc(&eth->dma_refcnt);
1763
1764         phy_start(dev->phydev);
1765         netif_start_queue(dev);
1766
1767         return 0;
1768 }
1769
1770 static void mtk_stop_dma(struct mtk_eth *eth, u32 glo_cfg)
1771 {
1772         u32 val;
1773         int i;
1774
1775         /* stop the dma engine */
1776         spin_lock_bh(&eth->page_lock);
1777         val = mtk_r32(eth, glo_cfg);
1778         mtk_w32(eth, val & ~(MTK_TX_WB_DDONE | MTK_RX_DMA_EN | MTK_TX_DMA_EN),
1779                 glo_cfg);
1780         spin_unlock_bh(&eth->page_lock);
1781
1782         /* wait for dma stop */
1783         for (i = 0; i < 10; i++) {
1784                 val = mtk_r32(eth, glo_cfg);
1785                 if (val & (MTK_TX_DMA_BUSY | MTK_RX_DMA_BUSY)) {
1786                         msleep(20);
1787                         continue;
1788                 }
1789                 break;
1790         }
1791 }
1792
1793 static int mtk_stop(struct net_device *dev)
1794 {
1795         struct mtk_mac *mac = netdev_priv(dev);
1796         struct mtk_eth *eth = mac->hw;
1797
1798         netif_tx_disable(dev);
1799         phy_stop(dev->phydev);
1800
1801         /* only shutdown DMA if this is the last user */
1802         if (!atomic_dec_and_test(&eth->dma_refcnt))
1803                 return 0;
1804
1805         mtk_irq_disable(eth, MTK_QDMA_INT_MASK, MTK_TX_DONE_INT);
1806         mtk_irq_disable(eth, MTK_PDMA_INT_MASK, MTK_RX_DONE_INT);
1807         napi_disable(&eth->tx_napi);
1808         napi_disable(&eth->rx_napi);
1809
1810         mtk_stop_dma(eth, MTK_QDMA_GLO_CFG);
1811         mtk_stop_dma(eth, MTK_PDMA_GLO_CFG);
1812
1813         mtk_dma_free(eth);
1814
1815         return 0;
1816 }
1817
1818 static void ethsys_reset(struct mtk_eth *eth, u32 reset_bits)
1819 {
1820         regmap_update_bits(eth->ethsys, ETHSYS_RSTCTRL,
1821                            reset_bits,
1822                            reset_bits);
1823
1824         usleep_range(1000, 1100);
1825         regmap_update_bits(eth->ethsys, ETHSYS_RSTCTRL,
1826                            reset_bits,
1827                            ~reset_bits);
1828         mdelay(10);
1829 }
1830
1831 static int mtk_hw_init(struct mtk_eth *eth)
1832 {
1833         int i, val;
1834
1835         if (test_and_set_bit(MTK_HW_INIT, &eth->state))
1836                 return 0;
1837
1838         pm_runtime_enable(eth->dev);
1839         pm_runtime_get_sync(eth->dev);
1840
1841         clk_prepare_enable(eth->clks[MTK_CLK_ETHIF]);
1842         clk_prepare_enable(eth->clks[MTK_CLK_ESW]);
1843         clk_prepare_enable(eth->clks[MTK_CLK_GP1]);
1844         clk_prepare_enable(eth->clks[MTK_CLK_GP2]);
1845         ethsys_reset(eth, RSTCTRL_FE);
1846         ethsys_reset(eth, RSTCTRL_PPE);
1847
1848         regmap_read(eth->ethsys, ETHSYS_SYSCFG0, &val);
1849         for (i = 0; i < MTK_MAC_COUNT; i++) {
1850                 if (!eth->mac[i])
1851                         continue;
1852                 val &= ~SYSCFG0_GE_MODE(SYSCFG0_GE_MASK, eth->mac[i]->id);
1853                 val |= SYSCFG0_GE_MODE(eth->mac[i]->ge_mode, eth->mac[i]->id);
1854         }
1855         regmap_write(eth->ethsys, ETHSYS_SYSCFG0, val);
1856
1857         /* Set GE2 driving and slew rate */
1858         regmap_write(eth->pctl, GPIO_DRV_SEL10, 0xa00);
1859
1860         /* set GE2 TDSEL */
1861         regmap_write(eth->pctl, GPIO_OD33_CTRL8, 0x5);
1862
1863         /* set GE2 TUNE */
1864         regmap_write(eth->pctl, GPIO_BIAS_CTRL, 0x0);
1865
1866         /* Set linkdown as the default for each GMAC. Its own MCR would be set
1867          * up with the more appropriate value when mtk_phy_link_adjust call is
1868          * being invoked.
1869          */
1870         for (i = 0; i < MTK_MAC_COUNT; i++)
1871                 mtk_w32(eth, 0, MTK_MAC_MCR(i));
1872
1873         /* Enable RX VLan Offloading */
1874         mtk_w32(eth, 1, MTK_CDMP_EG_CTRL);
1875
1876         /* disable delay and normal interrupt */
1877         mtk_w32(eth, 0, MTK_QDMA_DELAY_INT);
1878         mtk_w32(eth, 0, MTK_PDMA_DELAY_INT);
1879         mtk_irq_disable(eth, MTK_QDMA_INT_MASK, ~0);
1880         mtk_irq_disable(eth, MTK_PDMA_INT_MASK, ~0);
1881         mtk_w32(eth, RST_GL_PSE, MTK_RST_GL);
1882         mtk_w32(eth, 0, MTK_RST_GL);
1883
1884         /* FE int grouping */
1885         mtk_w32(eth, MTK_TX_DONE_INT, MTK_PDMA_INT_GRP1);
1886         mtk_w32(eth, MTK_RX_DONE_INT, MTK_PDMA_INT_GRP2);
1887         mtk_w32(eth, MTK_TX_DONE_INT, MTK_QDMA_INT_GRP1);
1888         mtk_w32(eth, MTK_RX_DONE_INT, MTK_QDMA_INT_GRP2);
1889         mtk_w32(eth, 0x21021000, MTK_FE_INT_GRP);
1890
1891         for (i = 0; i < 2; i++) {
1892                 u32 val = mtk_r32(eth, MTK_GDMA_FWD_CFG(i));
1893
1894                 /* setup the forward port to send frame to PDMA */
1895                 val &= ~0xffff;
1896
1897                 /* Enable RX checksum */
1898                 val |= MTK_GDMA_ICS_EN | MTK_GDMA_TCS_EN | MTK_GDMA_UCS_EN;
1899
1900                 /* setup the mac dma */
1901                 mtk_w32(eth, val, MTK_GDMA_FWD_CFG(i));
1902         }
1903
1904         return 0;
1905 }
1906
1907 static int mtk_hw_deinit(struct mtk_eth *eth)
1908 {
1909         if (!test_and_clear_bit(MTK_HW_INIT, &eth->state))
1910                 return 0;
1911
1912         clk_disable_unprepare(eth->clks[MTK_CLK_GP2]);
1913         clk_disable_unprepare(eth->clks[MTK_CLK_GP1]);
1914         clk_disable_unprepare(eth->clks[MTK_CLK_ESW]);
1915         clk_disable_unprepare(eth->clks[MTK_CLK_ETHIF]);
1916
1917         pm_runtime_put_sync(eth->dev);
1918         pm_runtime_disable(eth->dev);
1919
1920         return 0;
1921 }
1922
1923 static int __init mtk_init(struct net_device *dev)
1924 {
1925         struct mtk_mac *mac = netdev_priv(dev);
1926         struct mtk_eth *eth = mac->hw;
1927         const char *mac_addr;
1928
1929         mac_addr = of_get_mac_address(mac->of_node);
1930         if (mac_addr)
1931                 ether_addr_copy(dev->dev_addr, mac_addr);
1932
1933         /* If the mac address is invalid, use random mac address  */
1934         if (!is_valid_ether_addr(dev->dev_addr)) {
1935                 random_ether_addr(dev->dev_addr);
1936                 dev_err(eth->dev, "generated random MAC address %pM\n",
1937                         dev->dev_addr);
1938                 dev->addr_assign_type = NET_ADDR_RANDOM;
1939         }
1940
1941         return mtk_phy_connect(dev);
1942 }
1943
1944 static void mtk_uninit(struct net_device *dev)
1945 {
1946         struct mtk_mac *mac = netdev_priv(dev);
1947         struct mtk_eth *eth = mac->hw;
1948
1949         phy_disconnect(dev->phydev);
1950         if (of_phy_is_fixed_link(mac->of_node))
1951                 of_phy_deregister_fixed_link(mac->of_node);
1952         mtk_irq_disable(eth, MTK_QDMA_INT_MASK, ~0);
1953         mtk_irq_disable(eth, MTK_PDMA_INT_MASK, ~0);
1954 }
1955
1956 static int mtk_do_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
1957 {
1958         switch (cmd) {
1959         case SIOCGMIIPHY:
1960         case SIOCGMIIREG:
1961         case SIOCSMIIREG:
1962                 return phy_mii_ioctl(dev->phydev, ifr, cmd);
1963         default:
1964                 break;
1965         }
1966
1967         return -EOPNOTSUPP;
1968 }
1969
1970 static void mtk_pending_work(struct work_struct *work)
1971 {
1972         struct mtk_eth *eth = container_of(work, struct mtk_eth, pending_work);
1973         int err, i;
1974         unsigned long restart = 0;
1975
1976         rtnl_lock();
1977
1978         dev_dbg(eth->dev, "[%s][%d] reset\n", __func__, __LINE__);
1979
1980         while (test_and_set_bit_lock(MTK_RESETTING, &eth->state))
1981                 cpu_relax();
1982
1983         dev_dbg(eth->dev, "[%s][%d] mtk_stop starts\n", __func__, __LINE__);
1984         /* stop all devices to make sure that dma is properly shut down */
1985         for (i = 0; i < MTK_MAC_COUNT; i++) {
1986                 if (!eth->netdev[i])
1987                         continue;
1988                 mtk_stop(eth->netdev[i]);
1989                 __set_bit(i, &restart);
1990         }
1991         dev_dbg(eth->dev, "[%s][%d] mtk_stop ends\n", __func__, __LINE__);
1992
1993         /* restart underlying hardware such as power, clock, pin mux
1994          * and the connected phy
1995          */
1996         mtk_hw_deinit(eth);
1997
1998         if (eth->dev->pins)
1999                 pinctrl_select_state(eth->dev->pins->p,
2000                                      eth->dev->pins->default_state);
2001         mtk_hw_init(eth);
2002
2003         for (i = 0; i < MTK_MAC_COUNT; i++) {
2004                 if (!eth->mac[i] ||
2005                     of_phy_is_fixed_link(eth->mac[i]->of_node))
2006                         continue;
2007                 err = phy_init_hw(eth->netdev[i]->phydev);
2008                 if (err)
2009                         dev_err(eth->dev, "%s: PHY init failed.\n",
2010                                 eth->netdev[i]->name);
2011         }
2012
2013         /* restart DMA and enable IRQs */
2014         for (i = 0; i < MTK_MAC_COUNT; i++) {
2015                 if (!test_bit(i, &restart))
2016                         continue;
2017                 err = mtk_open(eth->netdev[i]);
2018                 if (err) {
2019                         netif_alert(eth, ifup, eth->netdev[i],
2020                               "Driver up/down cycle failed, closing device.\n");
2021                         dev_close(eth->netdev[i]);
2022                 }
2023         }
2024
2025         dev_dbg(eth->dev, "[%s][%d] reset done\n", __func__, __LINE__);
2026
2027         clear_bit_unlock(MTK_RESETTING, &eth->state);
2028
2029         rtnl_unlock();
2030 }
2031
2032 static int mtk_free_dev(struct mtk_eth *eth)
2033 {
2034         int i;
2035
2036         for (i = 0; i < MTK_MAC_COUNT; i++) {
2037                 if (!eth->netdev[i])
2038                         continue;
2039                 free_netdev(eth->netdev[i]);
2040         }
2041
2042         return 0;
2043 }
2044
2045 static int mtk_unreg_dev(struct mtk_eth *eth)
2046 {
2047         int i;
2048
2049         for (i = 0; i < MTK_MAC_COUNT; i++) {
2050                 if (!eth->netdev[i])
2051                         continue;
2052                 unregister_netdev(eth->netdev[i]);
2053         }
2054
2055         return 0;
2056 }
2057
2058 static int mtk_cleanup(struct mtk_eth *eth)
2059 {
2060         mtk_unreg_dev(eth);
2061         mtk_free_dev(eth);
2062         cancel_work_sync(&eth->pending_work);
2063
2064         return 0;
2065 }
2066
2067 static int mtk_get_link_ksettings(struct net_device *ndev,
2068                                   struct ethtool_link_ksettings *cmd)
2069 {
2070         struct mtk_mac *mac = netdev_priv(ndev);
2071
2072         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
2073                 return -EBUSY;
2074
2075         return phy_ethtool_ksettings_get(ndev->phydev, cmd);
2076 }
2077
2078 static int mtk_set_link_ksettings(struct net_device *ndev,
2079                                   const struct ethtool_link_ksettings *cmd)
2080 {
2081         struct mtk_mac *mac = netdev_priv(ndev);
2082
2083         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
2084                 return -EBUSY;
2085
2086         return phy_ethtool_ksettings_set(ndev->phydev, cmd);
2087 }
2088
2089 static void mtk_get_drvinfo(struct net_device *dev,
2090                             struct ethtool_drvinfo *info)
2091 {
2092         struct mtk_mac *mac = netdev_priv(dev);
2093
2094         strlcpy(info->driver, mac->hw->dev->driver->name, sizeof(info->driver));
2095         strlcpy(info->bus_info, dev_name(mac->hw->dev), sizeof(info->bus_info));
2096         info->n_stats = ARRAY_SIZE(mtk_ethtool_stats);
2097 }
2098
2099 static u32 mtk_get_msglevel(struct net_device *dev)
2100 {
2101         struct mtk_mac *mac = netdev_priv(dev);
2102
2103         return mac->hw->msg_enable;
2104 }
2105
2106 static void mtk_set_msglevel(struct net_device *dev, u32 value)
2107 {
2108         struct mtk_mac *mac = netdev_priv(dev);
2109
2110         mac->hw->msg_enable = value;
2111 }
2112
2113 static int mtk_nway_reset(struct net_device *dev)
2114 {
2115         struct mtk_mac *mac = netdev_priv(dev);
2116
2117         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
2118                 return -EBUSY;
2119
2120         return genphy_restart_aneg(dev->phydev);
2121 }
2122
2123 static u32 mtk_get_link(struct net_device *dev)
2124 {
2125         struct mtk_mac *mac = netdev_priv(dev);
2126         int err;
2127
2128         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
2129                 return -EBUSY;
2130
2131         err = genphy_update_link(dev->phydev);
2132         if (err)
2133                 return ethtool_op_get_link(dev);
2134
2135         return dev->phydev->link;
2136 }
2137
2138 static void mtk_get_strings(struct net_device *dev, u32 stringset, u8 *data)
2139 {
2140         int i;
2141
2142         switch (stringset) {
2143         case ETH_SS_STATS:
2144                 for (i = 0; i < ARRAY_SIZE(mtk_ethtool_stats); i++) {
2145                         memcpy(data, mtk_ethtool_stats[i].str, ETH_GSTRING_LEN);
2146                         data += ETH_GSTRING_LEN;
2147                 }
2148                 break;
2149         }
2150 }
2151
2152 static int mtk_get_sset_count(struct net_device *dev, int sset)
2153 {
2154         switch (sset) {
2155         case ETH_SS_STATS:
2156                 return ARRAY_SIZE(mtk_ethtool_stats);
2157         default:
2158                 return -EOPNOTSUPP;
2159         }
2160 }
2161
2162 static void mtk_get_ethtool_stats(struct net_device *dev,
2163                                   struct ethtool_stats *stats, u64 *data)
2164 {
2165         struct mtk_mac *mac = netdev_priv(dev);
2166         struct mtk_hw_stats *hwstats = mac->hw_stats;
2167         u64 *data_src, *data_dst;
2168         unsigned int start;
2169         int i;
2170
2171         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
2172                 return;
2173
2174         if (netif_running(dev) && netif_device_present(dev)) {
2175                 if (spin_trylock(&hwstats->stats_lock)) {
2176                         mtk_stats_update_mac(mac);
2177                         spin_unlock(&hwstats->stats_lock);
2178                 }
2179         }
2180
2181         data_src = (u64 *)hwstats;
2182
2183         do {
2184                 data_dst = data;
2185                 start = u64_stats_fetch_begin_irq(&hwstats->syncp);
2186
2187                 for (i = 0; i < ARRAY_SIZE(mtk_ethtool_stats); i++)
2188                         *data_dst++ = *(data_src + mtk_ethtool_stats[i].offset);
2189         } while (u64_stats_fetch_retry_irq(&hwstats->syncp, start));
2190 }
2191
2192 static int mtk_get_rxnfc(struct net_device *dev, struct ethtool_rxnfc *cmd,
2193                          u32 *rule_locs)
2194 {
2195         int ret = -EOPNOTSUPP;
2196
2197         switch (cmd->cmd) {
2198         case ETHTOOL_GRXRINGS:
2199                 if (dev->hw_features & NETIF_F_LRO) {
2200                         cmd->data = MTK_MAX_RX_RING_NUM;
2201                         ret = 0;
2202                 }
2203                 break;
2204         case ETHTOOL_GRXCLSRLCNT:
2205                 if (dev->hw_features & NETIF_F_LRO) {
2206                         struct mtk_mac *mac = netdev_priv(dev);
2207
2208                         cmd->rule_cnt = mac->hwlro_ip_cnt;
2209                         ret = 0;
2210                 }
2211                 break;
2212         case ETHTOOL_GRXCLSRULE:
2213                 if (dev->hw_features & NETIF_F_LRO)
2214                         ret = mtk_hwlro_get_fdir_entry(dev, cmd);
2215                 break;
2216         case ETHTOOL_GRXCLSRLALL:
2217                 if (dev->hw_features & NETIF_F_LRO)
2218                         ret = mtk_hwlro_get_fdir_all(dev, cmd,
2219                                                      rule_locs);
2220                 break;
2221         default:
2222                 break;
2223         }
2224
2225         return ret;
2226 }
2227
2228 static int mtk_set_rxnfc(struct net_device *dev, struct ethtool_rxnfc *cmd)
2229 {
2230         int ret = -EOPNOTSUPP;
2231
2232         switch (cmd->cmd) {
2233         case ETHTOOL_SRXCLSRLINS:
2234                 if (dev->hw_features & NETIF_F_LRO)
2235                         ret = mtk_hwlro_add_ipaddr(dev, cmd);
2236                 break;
2237         case ETHTOOL_SRXCLSRLDEL:
2238                 if (dev->hw_features & NETIF_F_LRO)
2239                         ret = mtk_hwlro_del_ipaddr(dev, cmd);
2240                 break;
2241         default:
2242                 break;
2243         }
2244
2245         return ret;
2246 }
2247
2248 static const struct ethtool_ops mtk_ethtool_ops = {
2249         .get_link_ksettings     = mtk_get_link_ksettings,
2250         .set_link_ksettings     = mtk_set_link_ksettings,
2251         .get_drvinfo            = mtk_get_drvinfo,
2252         .get_msglevel           = mtk_get_msglevel,
2253         .set_msglevel           = mtk_set_msglevel,
2254         .nway_reset             = mtk_nway_reset,
2255         .get_link               = mtk_get_link,
2256         .get_strings            = mtk_get_strings,
2257         .get_sset_count         = mtk_get_sset_count,
2258         .get_ethtool_stats      = mtk_get_ethtool_stats,
2259         .get_rxnfc              = mtk_get_rxnfc,
2260         .set_rxnfc              = mtk_set_rxnfc,
2261 };
2262
2263 static const struct net_device_ops mtk_netdev_ops = {
2264         .ndo_init               = mtk_init,
2265         .ndo_uninit             = mtk_uninit,
2266         .ndo_open               = mtk_open,
2267         .ndo_stop               = mtk_stop,
2268         .ndo_start_xmit         = mtk_start_xmit,
2269         .ndo_set_mac_address    = mtk_set_mac_address,
2270         .ndo_validate_addr      = eth_validate_addr,
2271         .ndo_do_ioctl           = mtk_do_ioctl,
2272         .ndo_change_mtu         = eth_change_mtu,
2273         .ndo_tx_timeout         = mtk_tx_timeout,
2274         .ndo_get_stats64        = mtk_get_stats64,
2275         .ndo_fix_features       = mtk_fix_features,
2276         .ndo_set_features       = mtk_set_features,
2277 #ifdef CONFIG_NET_POLL_CONTROLLER
2278         .ndo_poll_controller    = mtk_poll_controller,
2279 #endif
2280 };
2281
2282 static int mtk_add_mac(struct mtk_eth *eth, struct device_node *np)
2283 {
2284         struct mtk_mac *mac;
2285         const __be32 *_id = of_get_property(np, "reg", NULL);
2286         int id, err;
2287
2288         if (!_id) {
2289                 dev_err(eth->dev, "missing mac id\n");
2290                 return -EINVAL;
2291         }
2292
2293         id = be32_to_cpup(_id);
2294         if (id >= MTK_MAC_COUNT) {
2295                 dev_err(eth->dev, "%d is not a valid mac id\n", id);
2296                 return -EINVAL;
2297         }
2298
2299         if (eth->netdev[id]) {
2300                 dev_err(eth->dev, "duplicate mac id found: %d\n", id);
2301                 return -EINVAL;
2302         }
2303
2304         eth->netdev[id] = alloc_etherdev(sizeof(*mac));
2305         if (!eth->netdev[id]) {
2306                 dev_err(eth->dev, "alloc_etherdev failed\n");
2307                 return -ENOMEM;
2308         }
2309         mac = netdev_priv(eth->netdev[id]);
2310         eth->mac[id] = mac;
2311         mac->id = id;
2312         mac->hw = eth;
2313         mac->of_node = np;
2314
2315         memset(mac->hwlro_ip, 0, sizeof(mac->hwlro_ip));
2316         mac->hwlro_ip_cnt = 0;
2317
2318         mac->hw_stats = devm_kzalloc(eth->dev,
2319                                      sizeof(*mac->hw_stats),
2320                                      GFP_KERNEL);
2321         if (!mac->hw_stats) {
2322                 dev_err(eth->dev, "failed to allocate counter memory\n");
2323                 err = -ENOMEM;
2324                 goto free_netdev;
2325         }
2326         spin_lock_init(&mac->hw_stats->stats_lock);
2327         u64_stats_init(&mac->hw_stats->syncp);
2328         mac->hw_stats->reg_offset = id * MTK_STAT_OFFSET;
2329
2330         SET_NETDEV_DEV(eth->netdev[id], eth->dev);
2331         eth->netdev[id]->watchdog_timeo = 5 * HZ;
2332         eth->netdev[id]->netdev_ops = &mtk_netdev_ops;
2333         eth->netdev[id]->base_addr = (unsigned long)eth->base;
2334
2335         eth->netdev[id]->hw_features = MTK_HW_FEATURES;
2336         if (eth->hwlro)
2337                 eth->netdev[id]->hw_features |= NETIF_F_LRO;
2338
2339         eth->netdev[id]->vlan_features = MTK_HW_FEATURES &
2340                 ~(NETIF_F_HW_VLAN_CTAG_TX | NETIF_F_HW_VLAN_CTAG_RX);
2341         eth->netdev[id]->features |= MTK_HW_FEATURES;
2342         eth->netdev[id]->ethtool_ops = &mtk_ethtool_ops;
2343
2344         eth->netdev[id]->irq = eth->irq[0];
2345         return 0;
2346
2347 free_netdev:
2348         free_netdev(eth->netdev[id]);
2349         return err;
2350 }
2351
2352 static int mtk_get_chip_id(struct mtk_eth *eth, u32 *chip_id)
2353 {
2354         u32 val[2], id[4];
2355
2356         regmap_read(eth->ethsys, ETHSYS_CHIPID0_3, &val[0]);
2357         regmap_read(eth->ethsys, ETHSYS_CHIPID4_7, &val[1]);
2358
2359         id[3] = ((val[0] >> 16) & 0xff) - '0';
2360         id[2] = ((val[0] >> 24) & 0xff) - '0';
2361         id[1] = (val[1] & 0xff) - '0';
2362         id[0] = ((val[1] >> 8) & 0xff) - '0';
2363
2364         *chip_id = (id[3] * 1000) + (id[2] * 100) +
2365                    (id[1] * 10) + id[0];
2366
2367         if (!(*chip_id)) {
2368                 dev_err(eth->dev, "failed to get chip id\n");
2369                 return -ENODEV;
2370         }
2371
2372         dev_info(eth->dev, "chip id = %d\n", *chip_id);
2373
2374         return 0;
2375 }
2376
2377 static bool mtk_is_hwlro_supported(struct mtk_eth *eth)
2378 {
2379         switch (eth->chip_id) {
2380         case MT7623_ETH:
2381                 return true;
2382         }
2383
2384         return false;
2385 }
2386
2387 static int mtk_probe(struct platform_device *pdev)
2388 {
2389         struct resource *res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2390         struct device_node *mac_np;
2391         const struct of_device_id *match;
2392         struct mtk_soc_data *soc;
2393         struct mtk_eth *eth;
2394         int err;
2395         int i;
2396
2397         match = of_match_device(of_mtk_match, &pdev->dev);
2398         soc = (struct mtk_soc_data *)match->data;
2399
2400         eth = devm_kzalloc(&pdev->dev, sizeof(*eth), GFP_KERNEL);
2401         if (!eth)
2402                 return -ENOMEM;
2403
2404         eth->dev = &pdev->dev;
2405         eth->base = devm_ioremap_resource(&pdev->dev, res);
2406         if (IS_ERR(eth->base))
2407                 return PTR_ERR(eth->base);
2408
2409         spin_lock_init(&eth->page_lock);
2410         spin_lock_init(&eth->irq_lock);
2411
2412         eth->ethsys = syscon_regmap_lookup_by_phandle(pdev->dev.of_node,
2413                                                       "mediatek,ethsys");
2414         if (IS_ERR(eth->ethsys)) {
2415                 dev_err(&pdev->dev, "no ethsys regmap found\n");
2416                 return PTR_ERR(eth->ethsys);
2417         }
2418
2419         eth->pctl = syscon_regmap_lookup_by_phandle(pdev->dev.of_node,
2420                                                     "mediatek,pctl");
2421         if (IS_ERR(eth->pctl)) {
2422                 dev_err(&pdev->dev, "no pctl regmap found\n");
2423                 return PTR_ERR(eth->pctl);
2424         }
2425
2426         for (i = 0; i < 3; i++) {
2427                 eth->irq[i] = platform_get_irq(pdev, i);
2428                 if (eth->irq[i] < 0) {
2429                         dev_err(&pdev->dev, "no IRQ%d resource found\n", i);
2430                         return -ENXIO;
2431                 }
2432         }
2433         for (i = 0; i < ARRAY_SIZE(eth->clks); i++) {
2434                 eth->clks[i] = devm_clk_get(eth->dev,
2435                                             mtk_clks_source_name[i]);
2436                 if (IS_ERR(eth->clks[i])) {
2437                         if (PTR_ERR(eth->clks[i]) == -EPROBE_DEFER)
2438                                 return -EPROBE_DEFER;
2439                         return -ENODEV;
2440                 }
2441         }
2442
2443         eth->msg_enable = netif_msg_init(mtk_msg_level, MTK_DEFAULT_MSG_ENABLE);
2444         INIT_WORK(&eth->pending_work, mtk_pending_work);
2445
2446         err = mtk_hw_init(eth);
2447         if (err)
2448                 return err;
2449
2450         err = mtk_get_chip_id(eth, &eth->chip_id);
2451         if (err)
2452                 return err;
2453
2454         eth->hwlro = mtk_is_hwlro_supported(eth);
2455
2456         for_each_child_of_node(pdev->dev.of_node, mac_np) {
2457                 if (!of_device_is_compatible(mac_np,
2458                                              "mediatek,eth-mac"))
2459                         continue;
2460
2461                 if (!of_device_is_available(mac_np))
2462                         continue;
2463
2464                 err = mtk_add_mac(eth, mac_np);
2465                 if (err)
2466                         goto err_deinit_hw;
2467         }
2468
2469         err = devm_request_irq(eth->dev, eth->irq[1], mtk_handle_irq_tx, 0,
2470                                dev_name(eth->dev), eth);
2471         if (err)
2472                 goto err_free_dev;
2473
2474         err = devm_request_irq(eth->dev, eth->irq[2], mtk_handle_irq_rx, 0,
2475                                dev_name(eth->dev), eth);
2476         if (err)
2477                 goto err_free_dev;
2478
2479         err = mtk_mdio_init(eth);
2480         if (err)
2481                 goto err_free_dev;
2482
2483         for (i = 0; i < MTK_MAX_DEVS; i++) {
2484                 if (!eth->netdev[i])
2485                         continue;
2486
2487                 err = register_netdev(eth->netdev[i]);
2488                 if (err) {
2489                         dev_err(eth->dev, "error bringing up device\n");
2490                         goto err_deinit_mdio;
2491                 } else
2492                         netif_info(eth, probe, eth->netdev[i],
2493                                    "mediatek frame engine at 0x%08lx, irq %d\n",
2494                                    eth->netdev[i]->base_addr, eth->irq[0]);
2495         }
2496
2497         /* we run 2 devices on the same DMA ring so we need a dummy device
2498          * for NAPI to work
2499          */
2500         init_dummy_netdev(&eth->dummy_dev);
2501         netif_napi_add(&eth->dummy_dev, &eth->tx_napi, mtk_napi_tx,
2502                        MTK_NAPI_WEIGHT);
2503         netif_napi_add(&eth->dummy_dev, &eth->rx_napi, mtk_napi_rx,
2504                        MTK_NAPI_WEIGHT);
2505
2506         platform_set_drvdata(pdev, eth);
2507
2508         return 0;
2509
2510 err_deinit_mdio:
2511         mtk_mdio_cleanup(eth);
2512 err_free_dev:
2513         mtk_free_dev(eth);
2514 err_deinit_hw:
2515         mtk_hw_deinit(eth);
2516
2517         return err;
2518 }
2519
2520 static int mtk_remove(struct platform_device *pdev)
2521 {
2522         struct mtk_eth *eth = platform_get_drvdata(pdev);
2523         int i;
2524
2525         /* stop all devices to make sure that dma is properly shut down */
2526         for (i = 0; i < MTK_MAC_COUNT; i++) {
2527                 if (!eth->netdev[i])
2528                         continue;
2529                 mtk_stop(eth->netdev[i]);
2530         }
2531
2532         mtk_hw_deinit(eth);
2533
2534         netif_napi_del(&eth->tx_napi);
2535         netif_napi_del(&eth->rx_napi);
2536         mtk_cleanup(eth);
2537         mtk_mdio_cleanup(eth);
2538
2539         return 0;
2540 }
2541
2542 const struct of_device_id of_mtk_match[] = {
2543         { .compatible = "mediatek,mt2701-eth" },
2544         {},
2545 };
2546 MODULE_DEVICE_TABLE(of, of_mtk_match);
2547
2548 static struct platform_driver mtk_driver = {
2549         .probe = mtk_probe,
2550         .remove = mtk_remove,
2551         .driver = {
2552                 .name = "mtk_soc_eth",
2553                 .of_match_table = of_mtk_match,
2554         },
2555 };
2556
2557 module_platform_driver(mtk_driver);
2558
2559 MODULE_LICENSE("GPL");
2560 MODULE_AUTHOR("John Crispin <blogic@openwrt.org>");
2561 MODULE_DESCRIPTION("Ethernet driver for MediaTek SoC");