drivers/net/ethernet/intel/i40evf/i40e_txrx.c

   1 /*******************************************************************************
   2  *
   3  * Intel Ethernet Controller XL710 Family Linux Virtual Function Driver
   4  * Copyright(c) 2013 - 2016 Intel Corporation.
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms and conditions of the GNU General Public License,
   8  * version 2, as published by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope it will be useful, but WITHOUT
  11  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  12  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  13  * more details.
  14  *
  15  * You should have received a copy of the GNU General Public License along
  16  * with this program.  If not, see <http://www.gnu.org/licenses/>.
  17  *
  18  * The full GNU General Public License is included in this distribution in
  19  * the file called "COPYING".
  20  *
  21  * Contact Information:
  22  * e1000-devel Mailing List <e1000-devel@lists.sourceforge.net>
  23  * Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
  24  *
  25  ******************************************************************************/
  26
  27 #include <linux/prefetch.h>
  28 #include <net/busy_poll.h>
  29
  30 #include "i40evf.h"
  31 #include "i40e_prototype.h"
  32
  33 static inline __le64 build_ctob(u32 td_cmd, u32 td_offset, unsigned int size,
  34                                 u32 td_tag)
  35 {
  36         return cpu_to_le64(I40E_TX_DESC_DTYPE_DATA |
  37                            ((u64)td_cmd  << I40E_TXD_QW1_CMD_SHIFT) |
  38                            ((u64)td_offset << I40E_TXD_QW1_OFFSET_SHIFT) |
  39                            ((u64)size  << I40E_TXD_QW1_TX_BUF_SZ_SHIFT) |
  40                            ((u64)td_tag  << I40E_TXD_QW1_L2TAG1_SHIFT));
  41 }
  42
  43 #define I40E_TXD_CMD (I40E_TX_DESC_CMD_EOP | I40E_TX_DESC_CMD_RS)
  44
  45 /**
  46  * i40e_unmap_and_free_tx_resource - Release a Tx buffer
  47  * @ring:      the ring that owns the buffer
  48  * @tx_buffer: the buffer to free
  49  **/
  50 static void i40e_unmap_and_free_tx_resource(struct i40e_ring *ring,
  51                                             struct i40e_tx_buffer *tx_buffer)
  52 {
  53         if (tx_buffer->skb) {
  54                 if (tx_buffer->tx_flags & I40E_TX_FLAGS_FD_SB)
  55                         kfree(tx_buffer->raw_buf);
  56                 else
  57                         dev_kfree_skb_any(tx_buffer->skb);
  58                 if (dma_unmap_len(tx_buffer, len))
  59                         dma_unmap_single(ring->dev,
  60                                          dma_unmap_addr(tx_buffer, dma),
  61                                          dma_unmap_len(tx_buffer, len),
  62                                          DMA_TO_DEVICE);
  63         } else if (dma_unmap_len(tx_buffer, len)) {
  64                 dma_unmap_page(ring->dev,
  65                                dma_unmap_addr(tx_buffer, dma),
  66                                dma_unmap_len(tx_buffer, len),
  67                                DMA_TO_DEVICE);
  68         }
  69
  70         tx_buffer->next_to_watch = NULL;
  71         tx_buffer->skb = NULL;
  72         dma_unmap_len_set(tx_buffer, len, 0);
  73         /* tx_buffer must be completely set up in the transmit path */
  74 }
  75
  76 /**
  77  * i40evf_clean_tx_ring - Free any empty Tx buffers
  78  * @tx_ring: ring to be cleaned
  79  **/
  80 void i40evf_clean_tx_ring(struct i40e_ring *tx_ring)
  81 {
  82         unsigned long bi_size;
  83         u16 i;
  84
  85         /* ring already cleared, nothing to do */
  86         if (!tx_ring->tx_bi)
  87                 return;
  88
  89         /* Free all the Tx ring sk_buffs */
  90         for (i = 0; i < tx_ring->count; i++)
  91                 i40e_unmap_and_free_tx_resource(tx_ring, &tx_ring->tx_bi[i]);
  92
  93         bi_size = sizeof(struct i40e_tx_buffer) * tx_ring->count;
  94         memset(tx_ring->tx_bi, 0, bi_size);
  95
  96         /* Zero out the descriptor ring */
  97         memset(tx_ring->desc, 0, tx_ring->size);
  98
  99         tx_ring->next_to_use = 0;
 100         tx_ring->next_to_clean = 0;
 101
 102         if (!tx_ring->netdev)
 103                 return;
 104
 105         /* cleanup Tx queue statistics */
 106         netdev_tx_reset_queue(txring_txq(tx_ring));
 107 }
 108
 109 /**
 110  * i40evf_free_tx_resources - Free Tx resources per queue
 111  * @tx_ring: Tx descriptor ring for a specific queue
 112  *
 113  * Free all transmit software resources
 114  **/
 115 void i40evf_free_tx_resources(struct i40e_ring *tx_ring)
 116 {
 117         i40evf_clean_tx_ring(tx_ring);
 118         kfree(tx_ring->tx_bi);
 119         tx_ring->tx_bi = NULL;
 120
 121         if (tx_ring->desc) {
 122                 dma_free_coherent(tx_ring->dev, tx_ring->size,
 123                                   tx_ring->desc, tx_ring->dma);
 124                 tx_ring->desc = NULL;
 125         }
 126 }
 127
 128 /**
 129  * i40evf_get_tx_pending - how many Tx descriptors not processed
 130  * @tx_ring: the ring of descriptors
 131  * @in_sw: is tx_pending being checked in SW or HW
 132  *
 133  * Since there is no access to the ring head register
 134  * in XL710, we need to use our local copies
 135  **/
 136 u32 i40evf_get_tx_pending(struct i40e_ring *ring, bool in_sw)
 137 {
 138         u32 head, tail;
 139
 140         if (!in_sw)
 141                 head = i40e_get_head(ring);
 142         else
 143                 head = ring->next_to_clean;
 144         tail = readl(ring->tail);
 145
 146         if (head != tail)
 147                 return (head < tail) ?
 148                         tail - head : (tail + ring->count - head);
 149
 150         return 0;
 151 }
 152
 153 #define WB_STRIDE 0x3
 154
 155 /**
 156  * i40e_clean_tx_irq - Reclaim resources after transmit completes
 157  * @vsi: the VSI we care about
 158  * @tx_ring: Tx ring to clean
 159  * @napi_budget: Used to determine if we are in netpoll
 160  *
 161  * Returns true if there's any budget left (e.g. the clean is finished)
 162  **/
 163 static bool i40e_clean_tx_irq(struct i40e_vsi *vsi,
 164                               struct i40e_ring *tx_ring, int napi_budget)
 165 {
 166         u16 i = tx_ring->next_to_clean;
 167         struct i40e_tx_buffer *tx_buf;
 168         struct i40e_tx_desc *tx_head;
 169         struct i40e_tx_desc *tx_desc;
 170         unsigned int total_bytes = 0, total_packets = 0;
 171         unsigned int budget = vsi->work_limit;
 172
 173         tx_buf = &tx_ring->tx_bi[i];
 174         tx_desc = I40E_TX_DESC(tx_ring, i);
 175         i -= tx_ring->count;
 176
 177         tx_head = I40E_TX_DESC(tx_ring, i40e_get_head(tx_ring));
 178
 179         do {
 180                 struct i40e_tx_desc *eop_desc = tx_buf->next_to_watch;
 181
 182                 /* if next_to_watch is not set then there is no work pending */
 183                 if (!eop_desc)
 184                         break;
 185
 186                 /* prevent any other reads prior to eop_desc */
 187                 smp_rmb();
 188
 189                 /* we have caught up to head, no work left to do */
 190                 if (tx_head == tx_desc)
 191                         break;
 192
 193                 /* clear next_to_watch to prevent false hangs */
 194                 tx_buf->next_to_watch = NULL;
 195
 196                 /* update the statistics for this packet */
 197                 total_bytes += tx_buf->bytecount;
 198                 total_packets += tx_buf->gso_segs;
 199
 200                 /* free the skb */
 201                 napi_consume_skb(tx_buf->skb, napi_budget);
 202
 203                 /* unmap skb header data */
 204                 dma_unmap_single(tx_ring->dev,
 205                                  dma_unmap_addr(tx_buf, dma),
 206                                  dma_unmap_len(tx_buf, len),
 207                                  DMA_TO_DEVICE);
 208
 209                 /* clear tx_buffer data */
 210                 tx_buf->skb = NULL;
 211                 dma_unmap_len_set(tx_buf, len, 0);
 212
 213                 /* unmap remaining buffers */
 214                 while (tx_desc != eop_desc) {
 215
 216                         tx_buf++;
 217                         tx_desc++;
 218                         i++;
 219                         if (unlikely(!i)) {
 220                                 i -= tx_ring->count;
 221                                 tx_buf = tx_ring->tx_bi;
 222                                 tx_desc = I40E_TX_DESC(tx_ring, 0);
 223                         }
 224
 225                         /* unmap any remaining paged data */
 226                         if (dma_unmap_len(tx_buf, len)) {
 227                                 dma_unmap_page(tx_ring->dev,
 228                                                dma_unmap_addr(tx_buf, dma),
 229                                                dma_unmap_len(tx_buf, len),
 230                                                DMA_TO_DEVICE);
 231                                 dma_unmap_len_set(tx_buf, len, 0);
 232                         }
 233                 }
 234
 235                 /* move us one more past the eop_desc for start of next pkt */
 236                 tx_buf++;
 237                 tx_desc++;
 238                 i++;
 239                 if (unlikely(!i)) {
 240                         i -= tx_ring->count;
 241                         tx_buf = tx_ring->tx_bi;
 242                         tx_desc = I40E_TX_DESC(tx_ring, 0);
 243                 }
 244
 245                 prefetch(tx_desc);
 246
 247                 /* update budget accounting */
 248                 budget--;
 249         } while (likely(budget));
 250
 251         i += tx_ring->count;
 252         tx_ring->next_to_clean = i;
 253         u64_stats_update_begin(&tx_ring->syncp);
 254         tx_ring->stats.bytes += total_bytes;
 255         tx_ring->stats.packets += total_packets;
 256         u64_stats_update_end(&tx_ring->syncp);
 257         tx_ring->q_vector->tx.total_bytes += total_bytes;
 258         tx_ring->q_vector->tx.total_packets += total_packets;
 259
 260         if (tx_ring->flags & I40E_TXR_FLAGS_WB_ON_ITR) {
 261                 /* check to see if there are < 4 descriptors
 262                  * waiting to be written back, then kick the hardware to force
 263                  * them to be written back in case we stay in NAPI.
 264                  * In this mode on X722 we do not enable Interrupt.
 265                  */
 266                 unsigned int j = i40evf_get_tx_pending(tx_ring, false);
 267
 268                 if (budget &&
 269                     ((j / (WB_STRIDE + 1)) == 0) && (j > 0) &&
 270                     !test_bit(__I40E_DOWN, &vsi->state) &&
 271                     (I40E_DESC_UNUSED(tx_ring) != tx_ring->count))
 272                         tx_ring->arm_wb = true;
 273         }
 274
 275         /* notify netdev of completed buffers */
 276         netdev_tx_completed_queue(txring_txq(tx_ring),
 277                                   total_packets, total_bytes);
 278
 279 #define TX_WAKE_THRESHOLD (DESC_NEEDED * 2)
 280         if (unlikely(total_packets && netif_carrier_ok(tx_ring->netdev) &&
 281                      (I40E_DESC_UNUSED(tx_ring) >= TX_WAKE_THRESHOLD))) {
 282                 /* Make sure that anybody stopping the queue after this
 283                  * sees the new next_to_clean.
 284                  */
 285                 smp_mb();
 286                 if (__netif_subqueue_stopped(tx_ring->netdev,
 287                                              tx_ring->queue_index) &&
 288                    !test_bit(__I40E_DOWN, &vsi->state)) {
 289                         netif_wake_subqueue(tx_ring->netdev,
 290                                             tx_ring->queue_index);
 291                         ++tx_ring->tx_stats.restart_queue;
 292                 }
 293         }
 294
 295         return !!budget;
 296 }
 297
 298 /**
 299  * i40evf_enable_wb_on_itr - Arm hardware to do a wb, interrupts are not enabled
 300  * @vsi: the VSI we care about
 301  * @q_vector: the vector on which to enable writeback
 302  *
 303  **/
 304 static void i40e_enable_wb_on_itr(struct i40e_vsi *vsi,
 305                                   struct i40e_q_vector *q_vector)
 306 {
 307         u16 flags = q_vector->tx.ring[0].flags;
 308         u32 val;
 309
 310         if (!(flags & I40E_TXR_FLAGS_WB_ON_ITR))
 311                 return;
 312
 313         if (q_vector->arm_wb_state)
 314                 return;
 315
 316         val = I40E_VFINT_DYN_CTLN1_WB_ON_ITR_MASK |
 317               I40E_VFINT_DYN_CTLN1_ITR_INDX_MASK; /* set noitr */
 318
 319         wr32(&vsi->back->hw,
 320              I40E_VFINT_DYN_CTLN1(q_vector->v_idx +
 321                                   vsi->base_vector - 1), val);
 322         q_vector->arm_wb_state = true;
 323 }
 324
 325 /**
 326  * i40evf_force_wb - Issue SW Interrupt so HW does a wb
 327  * @vsi: the VSI we care about
 328  * @q_vector: the vector  on which to force writeback
 329  *
 330  **/
 331 void i40evf_force_wb(struct i40e_vsi *vsi, struct i40e_q_vector *q_vector)
 332 {
 333         u32 val = I40E_VFINT_DYN_CTLN1_INTENA_MASK |
 334                   I40E_VFINT_DYN_CTLN1_ITR_INDX_MASK | /* set noitr */
 335                   I40E_VFINT_DYN_CTLN1_SWINT_TRIG_MASK |
 336                   I40E_VFINT_DYN_CTLN1_SW_ITR_INDX_ENA_MASK
 337                   /* allow 00 to be written to the index */;
 338
 339         wr32(&vsi->back->hw,
 340              I40E_VFINT_DYN_CTLN1(q_vector->v_idx + vsi->base_vector - 1),
 341              val);
 342 }
 343
 344 /**
 345  * i40e_set_new_dynamic_itr - Find new ITR level
 346  * @rc: structure containing ring performance data
 347  *
 348  * Returns true if ITR changed, false if not
 349  *
 350  * Stores a new ITR value based on packets and byte counts during
 351  * the last interrupt.  The advantage of per interrupt computation
 352  * is faster updates and more accurate ITR for the current traffic
 353  * pattern.  Constants in this function were computed based on
 354  * theoretical maximum wire speed and thresholds were set based on
 355  * testing data as well as attempting to minimize response time
 356  * while increasing bulk throughput.
 357  **/
 358 static bool i40e_set_new_dynamic_itr(struct i40e_ring_container *rc)
 359 {
 360         enum i40e_latency_range new_latency_range = rc->latency_range;
 361         struct i40e_q_vector *qv = rc->ring->q_vector;
 362         u32 new_itr = rc->itr;
 363         int bytes_per_int;
 364         int usecs;
 365
 366         if (rc->total_packets == 0 || !rc->itr)
 367                 return false;
 368
 369         /* simple throttlerate management
 370          *   0-10MB/s   lowest (50000 ints/s)
 371          *  10-20MB/s   low    (20000 ints/s)
 372          *  20-1249MB/s bulk   (18000 ints/s)
 373          *  > 40000 Rx packets per second (8000 ints/s)
 374          *
 375          * The math works out because the divisor is in 10^(-6) which
 376          * turns the bytes/us input value into MB/s values, but
 377          * make sure to use usecs, as the register values written
 378          * are in 2 usec increments in the ITR registers, and make sure
 379          * to use the smoothed values that the countdown timer gives us.
 380          */
 381         usecs = (rc->itr << 1) * ITR_COUNTDOWN_START;
 382         bytes_per_int = rc->total_bytes / usecs;
 383
 384         switch (new_latency_range) {
 385         case I40E_LOWEST_LATENCY:
 386                 if (bytes_per_int > 10)
 387                         new_latency_range = I40E_LOW_LATENCY;
 388                 break;
 389         case I40E_LOW_LATENCY:
 390                 if (bytes_per_int > 20)
 391                         new_latency_range = I40E_BULK_LATENCY;
 392                 else if (bytes_per_int <= 10)
 393                         new_latency_range = I40E_LOWEST_LATENCY;
 394                 break;
 395         case I40E_BULK_LATENCY:
 396         case I40E_ULTRA_LATENCY:
 397         default:
 398                 if (bytes_per_int <= 20)
 399                         new_latency_range = I40E_LOW_LATENCY;
 400                 break;
 401         }
 402
 403         /* this is to adjust RX more aggressively when streaming small
 404          * packets.  The value of 40000 was picked as it is just beyond
 405          * what the hardware can receive per second if in low latency
 406          * mode.
 407          */
 408 #define RX_ULTRA_PACKET_RATE 40000
 409
 410         if ((((rc->total_packets * 1000000) / usecs) > RX_ULTRA_PACKET_RATE) &&
 411             (&qv->rx == rc))
 412                 new_latency_range = I40E_ULTRA_LATENCY;
 413
 414         rc->latency_range = new_latency_range;
 415
 416         switch (new_latency_range) {
 417         case I40E_LOWEST_LATENCY:
 418                 new_itr = I40E_ITR_50K;
 419                 break;
 420         case I40E_LOW_LATENCY:
 421                 new_itr = I40E_ITR_20K;
 422                 break;
 423         case I40E_BULK_LATENCY:
 424                 new_itr = I40E_ITR_18K;
 425                 break;
 426         case I40E_ULTRA_LATENCY:
 427                 new_itr = I40E_ITR_8K;
 428                 break;
 429         default:
 430                 break;
 431         }
 432
 433         rc->total_bytes = 0;
 434         rc->total_packets = 0;
 435
 436         if (new_itr != rc->itr) {
 437                 rc->itr = new_itr;
 438                 return true;
 439         }
 440
 441         return false;
 442 }
 443
 444 /**
 445  * i40evf_setup_tx_descriptors - Allocate the Tx descriptors
 446  * @tx_ring: the tx ring to set up
 447  *
 448  * Return 0 on success, negative on error
 449  **/
 450 int i40evf_setup_tx_descriptors(struct i40e_ring *tx_ring)
 451 {
 452         struct device *dev = tx_ring->dev;
 453         int bi_size;
 454
 455         if (!dev)
 456                 return -ENOMEM;
 457
 458         /* warn if we are about to overwrite the pointer */
 459         WARN_ON(tx_ring->tx_bi);
 460         bi_size = sizeof(struct i40e_tx_buffer) * tx_ring->count;
 461         tx_ring->tx_bi = kzalloc(bi_size, GFP_KERNEL);
 462         if (!tx_ring->tx_bi)
 463                 goto err;
 464
 465         /* round up to nearest 4K */
 466         tx_ring->size = tx_ring->count * sizeof(struct i40e_tx_desc);
 467         /* add u32 for head writeback, align after this takes care of
 468          * guaranteeing this is at least one cache line in size
 469          */
 470         tx_ring->size += sizeof(u32);
 471         tx_ring->size = ALIGN(tx_ring->size, 4096);
 472         tx_ring->desc = dma_alloc_coherent(dev, tx_ring->size,
 473                                            &tx_ring->dma, GFP_KERNEL);
 474         if (!tx_ring->desc) {
 475                 dev_info(dev, "Unable to allocate memory for the Tx descriptor ring, size=%d\n",
 476                          tx_ring->size);
 477                 goto err;
 478         }
 479
 480         tx_ring->next_to_use = 0;
 481         tx_ring->next_to_clean = 0;
 482         return 0;
 483
 484 err:
 485         kfree(tx_ring->tx_bi);
 486         tx_ring->tx_bi = NULL;
 487         return -ENOMEM;
 488 }
 489
 490 /**
 491  * i40evf_clean_rx_ring - Free Rx buffers
 492  * @rx_ring: ring to be cleaned
 493  **/
 494 void i40evf_clean_rx_ring(struct i40e_ring *rx_ring)
 495 {
 496         struct device *dev = rx_ring->dev;
 497         unsigned long bi_size;
 498         u16 i;
 499
 500         /* ring already cleared, nothing to do */
 501         if (!rx_ring->rx_bi)
 502                 return;
 503
 504         /* Free all the Rx ring sk_buffs */
 505         for (i = 0; i < rx_ring->count; i++) {
 506                 struct i40e_rx_buffer *rx_bi = &rx_ring->rx_bi[i];
 507
 508                 if (rx_bi->skb) {
 509                         dev_kfree_skb(rx_bi->skb);
 510                         rx_bi->skb = NULL;
 511                 }
 512                 if (!rx_bi->page)
 513                         continue;
 514
 515                 dma_unmap_page(dev, rx_bi->dma, PAGE_SIZE, DMA_FROM_DEVICE);
 516                 __free_pages(rx_bi->page, 0);
 517
 518                 rx_bi->page = NULL;
 519                 rx_bi->page_offset = 0;
 520         }
 521
 522         bi_size = sizeof(struct i40e_rx_buffer) * rx_ring->count;
 523         memset(rx_ring->rx_bi, 0, bi_size);
 524
 525         /* Zero out the descriptor ring */
 526         memset(rx_ring->desc, 0, rx_ring->size);
 527
 528         rx_ring->next_to_alloc = 0;
 529         rx_ring->next_to_clean = 0;
 530         rx_ring->next_to_use = 0;
 531 }
 532
 533 /**
 534  * i40evf_free_rx_resources - Free Rx resources
 535  * @rx_ring: ring to clean the resources from
 536  *
 537  * Free all receive software resources
 538  **/
 539 void i40evf_free_rx_resources(struct i40e_ring *rx_ring)
 540 {
 541         i40evf_clean_rx_ring(rx_ring);
 542         kfree(rx_ring->rx_bi);
 543         rx_ring->rx_bi = NULL;
 544
 545         if (rx_ring->desc) {
 546                 dma_free_coherent(rx_ring->dev, rx_ring->size,
 547                                   rx_ring->desc, rx_ring->dma);
 548                 rx_ring->desc = NULL;
 549         }
 550 }
 551
 552 /**
 553  * i40evf_setup_rx_descriptors - Allocate Rx descriptors
 554  * @rx_ring: Rx descriptor ring (for a specific queue) to setup
 555  *
 556  * Returns 0 on success, negative on failure
 557  **/
 558 int i40evf_setup_rx_descriptors(struct i40e_ring *rx_ring)
 559 {
 560         struct device *dev = rx_ring->dev;
 561         int bi_size;
 562
 563         /* warn if we are about to overwrite the pointer */
 564         WARN_ON(rx_ring->rx_bi);
 565         bi_size = sizeof(struct i40e_rx_buffer) * rx_ring->count;
 566         rx_ring->rx_bi = kzalloc(bi_size, GFP_KERNEL);
 567         if (!rx_ring->rx_bi)
 568                 goto err;
 569
 570         u64_stats_init(&rx_ring->syncp);
 571
 572         /* Round up to nearest 4K */
 573         rx_ring->size = rx_ring->count * sizeof(union i40e_32byte_rx_desc);
 574         rx_ring->size = ALIGN(rx_ring->size, 4096);
 575         rx_ring->desc = dma_alloc_coherent(dev, rx_ring->size,
 576                                            &rx_ring->dma, GFP_KERNEL);
 577
 578         if (!rx_ring->desc) {
 579                 dev_info(dev, "Unable to allocate memory for the Rx descriptor ring, size=%d\n",
 580                          rx_ring->size);
 581                 goto err;
 582         }
 583
 584         rx_ring->next_to_alloc = 0;
 585         rx_ring->next_to_clean = 0;
 586         rx_ring->next_to_use = 0;
 587
 588         return 0;
 589 err:
 590         kfree(rx_ring->rx_bi);
 591         rx_ring->rx_bi = NULL;
 592         return -ENOMEM;
 593 }
 594
 595 /**
 596  * i40e_release_rx_desc - Store the new tail and head values
 597  * @rx_ring: ring to bump
 598  * @val: new head index
 599  **/
 600 static inline void i40e_release_rx_desc(struct i40e_ring *rx_ring, u32 val)
 601 {
 602         rx_ring->next_to_use = val;
 603
 604         /* update next to alloc since we have filled the ring */
 605         rx_ring->next_to_alloc = val;
 606
 607         /* Force memory writes to complete before letting h/w
 608          * know there are new descriptors to fetch.  (Only
 609          * applicable for weak-ordered memory model archs,
 610          * such as IA-64).
 611          */
 612         wmb();
 613         writel(val, rx_ring->tail);
 614 }
 615
 616 /**
 617  * i40e_alloc_mapped_page - recycle or make a new page
 618  * @rx_ring: ring to use
 619  * @bi: rx_buffer struct to modify
 620  *
 621  * Returns true if the page was successfully allocated or
 622  * reused.
 623  **/
 624 static bool i40e_alloc_mapped_page(struct i40e_ring *rx_ring,
 625                                    struct i40e_rx_buffer *bi)
 626 {
 627         struct page *page = bi->page;
 628         dma_addr_t dma;
 629
 630         /* since we are recycling buffers we should seldom need to alloc */
 631         if (likely(page)) {
 632                 rx_ring->rx_stats.page_reuse_count++;
 633                 return true;
 634         }
 635
 636         /* alloc new page for storage */
 637         page = dev_alloc_page();
 638         if (unlikely(!page)) {
 639                 rx_ring->rx_stats.alloc_page_failed++;
 640                 return false;
 641         }
 642
 643         /* map page for use */
 644         dma = dma_map_page(rx_ring->dev, page, 0, PAGE_SIZE, DMA_FROM_DEVICE);
 645
 646         /* if mapping failed free memory back to system since
 647          * there isn't much point in holding memory we can't use
 648          */
 649         if (dma_mapping_error(rx_ring->dev, dma)) {
 650                 __free_pages(page, 0);
 651                 rx_ring->rx_stats.alloc_page_failed++;
 652                 return false;
 653         }
 654
 655         bi->dma = dma;
 656         bi->page = page;
 657         bi->page_offset = 0;
 658
 659         return true;
 660 }
 661
 662 /**
 663  * i40e_receive_skb - Send a completed packet up the stack
 664  * @rx_ring:  rx ring in play
 665  * @skb: packet to send up
 666  * @vlan_tag: vlan tag for packet
 667  **/
 668 static void i40e_receive_skb(struct i40e_ring *rx_ring,
 669                              struct sk_buff *skb, u16 vlan_tag)
 670 {
 671         struct i40e_q_vector *q_vector = rx_ring->q_vector;
 672
 673         if ((rx_ring->netdev->features & NETIF_F_HW_VLAN_CTAG_RX) &&
 674             (vlan_tag & VLAN_VID_MASK))
 675                 __vlan_hwaccel_put_tag(skb, htons(ETH_P_8021Q), vlan_tag);
 676
 677         napi_gro_receive(&q_vector->napi, skb);
 678 }
 679
 680 /**
 681  * i40evf_alloc_rx_buffers - Replace used receive buffers
 682  * @rx_ring: ring to place buffers on
 683  * @cleaned_count: number of buffers to replace
 684  *
 685  * Returns false if all allocations were successful, true if any fail
 686  **/
 687 bool i40evf_alloc_rx_buffers(struct i40e_ring *rx_ring, u16 cleaned_count)
 688 {
 689         u16 ntu = rx_ring->next_to_use;
 690         union i40e_rx_desc *rx_desc;
 691         struct i40e_rx_buffer *bi;
 692
 693         /* do nothing if no valid netdev defined */
 694         if (!rx_ring->netdev || !cleaned_count)
 695                 return false;
 696
 697         rx_desc = I40E_RX_DESC(rx_ring, ntu);
 698         bi = &rx_ring->rx_bi[ntu];
 699
 700         do {
 701                 if (!i40e_alloc_mapped_page(rx_ring, bi))
 702                         goto no_buffers;
 703
 704                 /* Refresh the desc even if buffer_addrs didn't change
 705                  * because each write-back erases this info.
 706                  */
 707                 rx_desc->read.pkt_addr = cpu_to_le64(bi->dma + bi->page_offset);
 708                 rx_desc->read.hdr_addr = 0;
 709
 710                 rx_desc++;
 711                 bi++;
 712                 ntu++;
 713                 if (unlikely(ntu == rx_ring->count)) {
 714                         rx_desc = I40E_RX_DESC(rx_ring, 0);
 715                         bi = rx_ring->rx_bi;
 716                         ntu = 0;
 717                 }
 718
 719                 /* clear the status bits for the next_to_use descriptor */
 720                 rx_desc->wb.qword1.status_error_len = 0;
 721
 722                 cleaned_count--;
 723         } while (cleaned_count);
 724
 725         if (rx_ring->next_to_use != ntu)
 726                 i40e_release_rx_desc(rx_ring, ntu);
 727
 728         return false;
 729
 730 no_buffers:
 731         if (rx_ring->next_to_use != ntu)
 732                 i40e_release_rx_desc(rx_ring, ntu);
 733
 734         /* make sure to come back via polling to try again after
 735          * allocation failure
 736          */
 737         return true;
 738 }
 739
 740 /**
 741  * i40e_rx_checksum - Indicate in skb if hw indicated a good cksum
 742  * @vsi: the VSI we care about
 743  * @skb: skb currently being received and modified
 744  * @rx_desc: the receive descriptor
 745  *
 746  * skb->protocol must be set before this function is called
 747  **/
 748 static inline void i40e_rx_checksum(struct i40e_vsi *vsi,
 749                                     struct sk_buff *skb,
 750                                     union i40e_rx_desc *rx_desc)
 751 {
 752         struct i40e_rx_ptype_decoded decoded;
 753         u32 rx_error, rx_status;
 754         bool ipv4, ipv6;
 755         u8 ptype;
 756         u64 qword;
 757
 758         qword = le64_to_cpu(rx_desc->wb.qword1.status_error_len);
 759         ptype = (qword & I40E_RXD_QW1_PTYPE_MASK) >> I40E_RXD_QW1_PTYPE_SHIFT;
 760         rx_error = (qword & I40E_RXD_QW1_ERROR_MASK) >>
 761                    I40E_RXD_QW1_ERROR_SHIFT;
 762         rx_status = (qword & I40E_RXD_QW1_STATUS_MASK) >>
 763                     I40E_RXD_QW1_STATUS_SHIFT;
 764         decoded = decode_rx_desc_ptype(ptype);
 765
 766         skb->ip_summed = CHECKSUM_NONE;
 767
 768         skb_checksum_none_assert(skb);
 769
 770         /* Rx csum enabled and ip headers found? */
 771         if (!(vsi->netdev->features & NETIF_F_RXCSUM))
 772                 return;
 773
 774         /* did the hardware decode the packet and checksum? */
 775         if (!(rx_status & BIT(I40E_RX_DESC_STATUS_L3L4P_SHIFT)))
 776                 return;
 777
 778         /* both known and outer_ip must be set for the below code to work */
 779         if (!(decoded.known && decoded.outer_ip))
 780                 return;
 781
 782         ipv4 = (decoded.outer_ip == I40E_RX_PTYPE_OUTER_IP) &&
 783                (decoded.outer_ip_ver == I40E_RX_PTYPE_OUTER_IPV4);
 784         ipv6 = (decoded.outer_ip == I40E_RX_PTYPE_OUTER_IP) &&
 785                (decoded.outer_ip_ver == I40E_RX_PTYPE_OUTER_IPV6);
 786
 787         if (ipv4 &&
 788             (rx_error & (BIT(I40E_RX_DESC_ERROR_IPE_SHIFT) |
 789                          BIT(I40E_RX_DESC_ERROR_EIPE_SHIFT))))
 790                 goto checksum_fail;
 791
 792         /* likely incorrect csum if alternate IP extension headers found */
 793         if (ipv6 &&
 794             rx_status & BIT(I40E_RX_DESC_STATUS_IPV6EXADD_SHIFT))
 795                 /* don't increment checksum err here, non-fatal err */
 796                 return;
 797
 798         /* there was some L4 error, count error and punt packet to the stack */
 799         if (rx_error & BIT(I40E_RX_DESC_ERROR_L4E_SHIFT))
 800                 goto checksum_fail;
 801
 802         /* handle packets that were not able to be checksummed due
 803          * to arrival speed, in this case the stack can compute
 804          * the csum.
 805          */
 806         if (rx_error & BIT(I40E_RX_DESC_ERROR_PPRS_SHIFT))
 807                 return;
 808
 809         /* If there is an outer header present that might contain a checksum
 810          * we need to bump the checksum level by 1 to reflect the fact that
 811          * we are indicating we validated the inner checksum.
 812          */
 813         if (decoded.tunnel_type >= I40E_RX_PTYPE_TUNNEL_IP_GRENAT)
 814                 skb->csum_level = 1;
 815
 816         /* Only report checksum unnecessary for TCP, UDP, or SCTP */
 817         switch (decoded.inner_prot) {
 818         case I40E_RX_PTYPE_INNER_PROT_TCP:
 819         case I40E_RX_PTYPE_INNER_PROT_UDP:
 820         case I40E_RX_PTYPE_INNER_PROT_SCTP:
 821                 skb->ip_summed = CHECKSUM_UNNECESSARY;
 822                 /* fall though */
 823         default:
 824                 break;
 825         }
 826
 827         return;
 828
 829 checksum_fail:
 830         vsi->back->hw_csum_rx_error++;
 831 }
 832
 833 /**
 834  * i40e_ptype_to_htype - get a hash type
 835  * @ptype: the ptype value from the descriptor
 836  *
 837  * Returns a hash type to be used by skb_set_hash
 838  **/
 839 static inline int i40e_ptype_to_htype(u8 ptype)
 840 {
 841         struct i40e_rx_ptype_decoded decoded = decode_rx_desc_ptype(ptype);
 842
 843         if (!decoded.known)
 844                 return PKT_HASH_TYPE_NONE;
 845
 846         if (decoded.outer_ip == I40E_RX_PTYPE_OUTER_IP &&
 847             decoded.payload_layer == I40E_RX_PTYPE_PAYLOAD_LAYER_PAY4)
 848                 return PKT_HASH_TYPE_L4;
 849         else if (decoded.outer_ip == I40E_RX_PTYPE_OUTER_IP &&
 850                  decoded.payload_layer == I40E_RX_PTYPE_PAYLOAD_LAYER_PAY3)
 851                 return PKT_HASH_TYPE_L3;
 852         else
 853                 return PKT_HASH_TYPE_L2;
 854 }
 855
 856 /**
 857  * i40e_rx_hash - set the hash value in the skb
 858  * @ring: descriptor ring
 859  * @rx_desc: specific descriptor
 860  **/
 861 static inline void i40e_rx_hash(struct i40e_ring *ring,
 862                                 union i40e_rx_desc *rx_desc,
 863                                 struct sk_buff *skb,
 864                                 u8 rx_ptype)
 865 {
 866         u32 hash;
 867         const __le64 rss_mask =
 868                 cpu_to_le64((u64)I40E_RX_DESC_FLTSTAT_RSS_HASH <<
 869                             I40E_RX_DESC_STATUS_FLTSTAT_SHIFT);
 870
 871         if (ring->netdev->features & NETIF_F_RXHASH)
 872                 return;
 873
 874         if ((rx_desc->wb.qword1.status_error_len & rss_mask) == rss_mask) {
 875                 hash = le32_to_cpu(rx_desc->wb.qword0.hi_dword.rss);
 876                 skb_set_hash(skb, hash, i40e_ptype_to_htype(rx_ptype));
 877         }
 878 }
 879
 880 /**
 881  * i40evf_process_skb_fields - Populate skb header fields from Rx descriptor
 882  * @rx_ring: rx descriptor ring packet is being transacted on
 883  * @rx_desc: pointer to the EOP Rx descriptor
 884  * @skb: pointer to current skb being populated
 885  * @rx_ptype: the packet type decoded by hardware
 886  *
 887  * This function checks the ring, descriptor, and packet information in
 888  * order to populate the hash, checksum, VLAN, protocol, and
 889  * other fields within the skb.
 890  **/
 891 static inline
 892 void i40evf_process_skb_fields(struct i40e_ring *rx_ring,
 893                                union i40e_rx_desc *rx_desc, struct sk_buff *skb,
 894                                u8 rx_ptype)
 895 {
 896         i40e_rx_hash(rx_ring, rx_desc, skb, rx_ptype);
 897
 898         /* modifies the skb - consumes the enet header */
 899         skb->protocol = eth_type_trans(skb, rx_ring->netdev);
 900
 901         i40e_rx_checksum(rx_ring->vsi, skb, rx_desc);
 902
 903         skb_record_rx_queue(skb, rx_ring->queue_index);
 904 }
 905
 906 /**
 907  * i40e_pull_tail - i40e specific version of skb_pull_tail
 908  * @rx_ring: rx descriptor ring packet is being transacted on
 909  * @skb: pointer to current skb being adjusted
 910  *
 911  * This function is an i40e specific version of __pskb_pull_tail.  The
 912  * main difference between this version and the original function is that
 913  * this function can make several assumptions about the state of things
 914  * that allow for significant optimizations versus the standard function.
 915  * As a result we can do things like drop a frag and maintain an accurate
 916  * truesize for the skb.
 917  */
 918 static void i40e_pull_tail(struct i40e_ring *rx_ring, struct sk_buff *skb)
 919 {
 920         struct skb_frag_struct *frag = &skb_shinfo(skb)->frags[0];
 921         unsigned char *va;
 922         unsigned int pull_len;
 923
 924         /* it is valid to use page_address instead of kmap since we are
 925          * working with pages allocated out of the lomem pool per
 926          * alloc_page(GFP_ATOMIC)
 927          */
 928         va = skb_frag_address(frag);
 929
 930         /* we need the header to contain the greater of either ETH_HLEN or
 931          * 60 bytes if the skb->len is less than 60 for skb_pad.
 932          */
 933         pull_len = eth_get_headlen(va, I40E_RX_HDR_SIZE);
 934
 935         /* align pull length to size of long to optimize memcpy performance */
 936         skb_copy_to_linear_data(skb, va, ALIGN(pull_len, sizeof(long)));
 937
 938         /* update all of the pointers */
 939         skb_frag_size_sub(frag, pull_len);
 940         frag->page_offset += pull_len;
 941         skb->data_len -= pull_len;
 942         skb->tail += pull_len;
 943 }
 944
 945 /**
 946  * i40e_cleanup_headers - Correct empty headers
 947  * @rx_ring: rx descriptor ring packet is being transacted on
 948  * @skb: pointer to current skb being fixed
 949  *
 950  * Also address the case where we are pulling data in on pages only
 951  * and as such no data is present in the skb header.
 952  *
 953  * In addition if skb is not at least 60 bytes we need to pad it so that
 954  * it is large enough to qualify as a valid Ethernet frame.
 955  *
 956  * Returns true if an error was encountered and skb was freed.
 957  **/
 958 static bool i40e_cleanup_headers(struct i40e_ring *rx_ring, struct sk_buff *skb)
 959 {
 960         /* place header in linear portion of buffer */
 961         if (skb_is_nonlinear(skb))
 962                 i40e_pull_tail(rx_ring, skb);
 963
 964         /* if eth_skb_pad returns an error the skb was freed */
 965         if (eth_skb_pad(skb))
 966                 return true;
 967
 968         return false;
 969 }
 970
 971 /**
 972  * i40e_reuse_rx_page - page flip buffer and store it back on the ring
 973  * @rx_ring: rx descriptor ring to store buffers on
 974  * @old_buff: donor buffer to have page reused
 975  *
 976  * Synchronizes page for reuse by the adapter
 977  **/
 978 static void i40e_reuse_rx_page(struct i40e_ring *rx_ring,
 979                                struct i40e_rx_buffer *old_buff)
 980 {
 981         struct i40e_rx_buffer *new_buff;
 982         u16 nta = rx_ring->next_to_alloc;
 983
 984         new_buff = &rx_ring->rx_bi[nta];
 985
 986         /* update, and store next to alloc */
 987         nta++;
 988         rx_ring->next_to_alloc = (nta < rx_ring->count) ? nta : 0;
 989
 990         /* transfer page from old buffer to new buffer */
 991         *new_buff = *old_buff;
 992 }
 993
 994 /**
 995  * i40e_page_is_reserved - check if reuse is possible
 996  * @page: page struct to check
 997  */
 998 static inline bool i40e_page_is_reserved(struct page *page)
 999 {
1000         return (page_to_nid(page) != numa_mem_id()) || page_is_pfmemalloc(page);
1001 }
1002
1003 /**
1004  * i40e_add_rx_frag - Add contents of Rx buffer to sk_buff
1005  * @rx_ring: rx descriptor ring to transact packets on
1006  * @rx_buffer: buffer containing page to add
1007  * @rx_desc: descriptor containing length of buffer written by hardware
1008  * @skb: sk_buff to place the data into
1009  *
1010  * This function will add the data contained in rx_buffer->page to the skb.
1011  * This is done either through a direct copy if the data in the buffer is
1012  * less than the skb header size, otherwise it will just attach the page as
1013  * a frag to the skb.
1014  *
1015  * The function will then update the page offset if necessary and return
1016  * true if the buffer can be reused by the adapter.
1017  **/
1018 static bool i40e_add_rx_frag(struct i40e_ring *rx_ring,
1019                              struct i40e_rx_buffer *rx_buffer,
1020                              union i40e_rx_desc *rx_desc,
1021                              struct sk_buff *skb)
1022 {
1023         struct page *page = rx_buffer->page;
1024         u64 qword = le64_to_cpu(rx_desc->wb.qword1.status_error_len);
1025         unsigned int size = (qword & I40E_RXD_QW1_LENGTH_PBUF_MASK) >>
1026                             I40E_RXD_QW1_LENGTH_PBUF_SHIFT;
1027 #if (PAGE_SIZE < 8192)
1028         unsigned int truesize = I40E_RXBUFFER_2048;
1029 #else
1030         unsigned int truesize = ALIGN(size, L1_CACHE_BYTES);
1031         unsigned int last_offset = PAGE_SIZE - I40E_RXBUFFER_2048;
1032 #endif
1033
1034         /* will the data fit in the skb we allocated? if so, just
1035          * copy it as it is pretty small anyway
1036          */
1037         if ((size <= I40E_RX_HDR_SIZE) && !skb_is_nonlinear(skb)) {
1038                 unsigned char *va = page_address(page) + rx_buffer->page_offset;
1039
1040                 memcpy(__skb_put(skb, size), va, ALIGN(size, sizeof(long)));
1041
1042                 /* page is not reserved, we can reuse buffer as-is */
1043                 if (likely(!i40e_page_is_reserved(page)))
1044                         return true;
1045
1046                 /* this page cannot be reused so discard it */
1047                 __free_pages(page, 0);
1048                 return false;
1049         }
1050
1051         skb_add_rx_frag(skb, skb_shinfo(skb)->nr_frags, page,
1052                         rx_buffer->page_offset, size, truesize);
1053
1054         /* avoid re-using remote pages */
1055         if (unlikely(i40e_page_is_reserved(page)))
1056                 return false;
1057
1058 #if (PAGE_SIZE < 8192)
1059         /* if we are only owner of page we can reuse it */
1060         if (unlikely(page_count(page) != 1))
1061                 return false;
1062
1063         /* flip page offset to other buffer */
1064         rx_buffer->page_offset ^= truesize;
1065 #else
1066         /* move offset up to the next cache line */
1067         rx_buffer->page_offset += truesize;
1068
1069         if (rx_buffer->page_offset > last_offset)
1070                 return false;
1071 #endif
1072
1073         /* Even if we own the page, we are not allowed to use atomic_set()
1074          * This would break get_page_unless_zero() users.
1075          */
1076         get_page(rx_buffer->page);
1077
1078         return true;
1079 }
1080
1081 /**
1082  * i40evf_fetch_rx_buffer - Allocate skb and populate it
1083  * @rx_ring: rx descriptor ring to transact packets on
1084  * @rx_desc: descriptor containing info written by hardware
1085  *
1086  * This function allocates an skb on the fly, and populates it with the page
1087  * data from the current receive descriptor, taking care to set up the skb
1088  * correctly, as well as handling calling the page recycle function if
1089  * necessary.
1090  */
1091 static inline
1092 struct sk_buff *i40evf_fetch_rx_buffer(struct i40e_ring *rx_ring,
1093                                        union i40e_rx_desc *rx_desc)
1094 {
1095         struct i40e_rx_buffer *rx_buffer;
1096         struct sk_buff *skb;
1097         struct page *page;
1098
1099         rx_buffer = &rx_ring->rx_bi[rx_ring->next_to_clean];
1100         page = rx_buffer->page;
1101         prefetchw(page);
1102
1103         skb = rx_buffer->skb;
1104
1105         if (likely(!skb)) {
1106                 void *page_addr = page_address(page) + rx_buffer->page_offset;
1107
1108                 /* prefetch first cache line of first page */
1109                 prefetch(page_addr);
1110 #if L1_CACHE_BYTES < 128
1111                 prefetch(page_addr + L1_CACHE_BYTES);
1112 #endif
1113
1114                 /* allocate a skb to store the frags */
1115                 skb = __napi_alloc_skb(&rx_ring->q_vector->napi,
1116                                        I40E_RX_HDR_SIZE,
1117                                        GFP_ATOMIC | __GFP_NOWARN);
1118                 if (unlikely(!skb)) {
1119                         rx_ring->rx_stats.alloc_buff_failed++;
1120                         return NULL;
1121                 }
1122
1123                 /* we will be copying header into skb->data in
1124                  * pskb_may_pull so it is in our interest to prefetch
1125                  * it now to avoid a possible cache miss
1126                  */
1127                 prefetchw(skb->data);
1128         } else {
1129                 rx_buffer->skb = NULL;
1130         }
1131
1132         /* we are reusing so sync this buffer for CPU use */
1133         dma_sync_single_range_for_cpu(rx_ring->dev,
1134                                       rx_buffer->dma,
1135                                       rx_buffer->page_offset,
1136                                       I40E_RXBUFFER_2048,
1137                                       DMA_FROM_DEVICE);
1138
1139         /* pull page into skb */
1140         if (i40e_add_rx_frag(rx_ring, rx_buffer, rx_desc, skb)) {
1141                 /* hand second half of page back to the ring */
1142                 i40e_reuse_rx_page(rx_ring, rx_buffer);
1143                 rx_ring->rx_stats.page_reuse_count++;
1144         } else {
1145                 /* we are not reusing the buffer so unmap it */
1146                 dma_unmap_page(rx_ring->dev, rx_buffer->dma, PAGE_SIZE,
1147                                DMA_FROM_DEVICE);
1148         }
1149
1150         /* clear contents of buffer_info */
1151         rx_buffer->page = NULL;
1152
1153         return skb;
1154 }
1155
1156 /**
1157  * i40e_is_non_eop - process handling of non-EOP buffers
1158  * @rx_ring: Rx ring being processed
1159  * @rx_desc: Rx descriptor for current buffer
1160  * @skb: Current socket buffer containing buffer in progress
1161  *
1162  * This function updates next to clean.  If the buffer is an EOP buffer
1163  * this function exits returning false, otherwise it will place the
1164  * sk_buff in the next buffer to be chained and return true indicating
1165  * that this is in fact a non-EOP buffer.
1166  **/
1167 static bool i40e_is_non_eop(struct i40e_ring *rx_ring,
1168                             union i40e_rx_desc *rx_desc,
1169                             struct sk_buff *skb)
1170 {
1171         u32 ntc = rx_ring->next_to_clean + 1;
1172
1173         /* fetch, update, and store next to clean */
1174         ntc = (ntc < rx_ring->count) ? ntc : 0;
1175         rx_ring->next_to_clean = ntc;
1176
1177         prefetch(I40E_RX_DESC(rx_ring, ntc));
1178
1179         /* if we are the last buffer then there is nothing else to do */
1180 #define I40E_RXD_EOF BIT(I40E_RX_DESC_STATUS_EOF_SHIFT)
1181         if (likely(i40e_test_staterr(rx_desc, I40E_RXD_EOF)))
1182                 return false;
1183
1184         /* place skb in next buffer to be received */
1185         rx_ring->rx_bi[ntc].skb = skb;
1186         rx_ring->rx_stats.non_eop_descs++;
1187
1188         return true;
1189 }
1190
1191 /**
1192  * i40e_clean_rx_irq - Clean completed descriptors from Rx ring - bounce buf
1193  * @rx_ring: rx descriptor ring to transact packets on
1194  * @budget: Total limit on number of packets to process
1195  *
1196  * This function provides a "bounce buffer" approach to Rx interrupt
1197  * processing.  The advantage to this is that on systems that have
1198  * expensive overhead for IOMMU access this provides a means of avoiding
1199  * it by maintaining the mapping of the page to the system.
1200  *
1201  * Returns amount of work completed
1202  **/
1203 static int i40e_clean_rx_irq(struct i40e_ring *rx_ring, int budget)
1204 {
1205         unsigned int total_rx_bytes = 0, total_rx_packets = 0;
1206         u16 cleaned_count = I40E_DESC_UNUSED(rx_ring);
1207         bool failure = false;
1208
1209         while (likely(total_rx_packets < budget)) {
1210                 union i40e_rx_desc *rx_desc;
1211                 struct sk_buff *skb;
1212                 u32 rx_status;
1213                 u16 vlan_tag;
1214                 u8 rx_ptype;
1215                 u64 qword;
1216
1217                 /* return some buffers to hardware, one at a time is too slow */
1218                 if (cleaned_count >= I40E_RX_BUFFER_WRITE) {
1219                         failure = failure ||
1220                                   i40evf_alloc_rx_buffers(rx_ring, cleaned_count);
1221                         cleaned_count = 0;
1222                 }
1223
1224                 rx_desc = I40E_RX_DESC(rx_ring, rx_ring->next_to_clean);
1225
1226                 qword = le64_to_cpu(rx_desc->wb.qword1.status_error_len);
1227                 rx_ptype = (qword & I40E_RXD_QW1_PTYPE_MASK) >>
1228                            I40E_RXD_QW1_PTYPE_SHIFT;
1229                 rx_status = (qword & I40E_RXD_QW1_STATUS_MASK) >>
1230                             I40E_RXD_QW1_STATUS_SHIFT;
1231
1232                 if (!(rx_status & BIT(I40E_RX_DESC_STATUS_DD_SHIFT)))
1233                         break;
1234
1235                 /* status_error_len will always be zero for unused descriptors
1236                  * because it's cleared in cleanup, and overlaps with hdr_addr
1237                  * which is always zero because packet split isn't used, if the
1238                  * hardware wrote DD then it will be non-zero
1239                  */
1240                 if (!rx_desc->wb.qword1.status_error_len)
1241                         break;
1242
1243                 /* This memory barrier is needed to keep us from reading
1244                  * any other fields out of the rx_desc until we know the
1245                  * DD bit is set.
1246                  */
1247                 dma_rmb();
1248
1249                 skb = i40evf_fetch_rx_buffer(rx_ring, rx_desc);
1250                 if (!skb)
1251                         break;
1252
1253                 cleaned_count++;
1254
1255                 if (i40e_is_non_eop(rx_ring, rx_desc, skb))
1256                         continue;
1257
1258                 /* ERR_MASK will only have valid bits if EOP set, and
1259                  * what we are doing here is actually checking
1260                  * I40E_RX_DESC_ERROR_RXE_SHIFT, since it is the zeroth bit in
1261                  * the error field
1262                  */
1263                 if (unlikely(i40e_test_staterr(rx_desc, BIT(I40E_RXD_QW1_ERROR_SHIFT)))) {
1264                         dev_kfree_skb_any(skb);
1265                         skb = NULL;
1266                         continue;
1267                 }
1268
1269                 if (i40e_cleanup_headers(rx_ring, skb))
1270                         continue;
1271
1272                 /* probably a little skewed due to removing CRC */
1273                 total_rx_bytes += skb->len;
1274
1275                 /* populate checksum, VLAN, and protocol */
1276                 i40evf_process_skb_fields(rx_ring, rx_desc, skb, rx_ptype);
1277
1278
1279                 vlan_tag = (qword & BIT(I40E_RX_DESC_STATUS_L2TAG1P_SHIFT)) ?
1280                            le16_to_cpu(rx_desc->wb.qword0.lo_dword.l2tag1) : 0;
1281
1282                 i40e_receive_skb(rx_ring, skb, vlan_tag);
1283
1284                 /* update budget accounting */
1285                 total_rx_packets++;
1286         }
1287
1288         u64_stats_update_begin(&rx_ring->syncp);
1289         rx_ring->stats.packets += total_rx_packets;
1290         rx_ring->stats.bytes += total_rx_bytes;
1291         u64_stats_update_end(&rx_ring->syncp);
1292         rx_ring->q_vector->rx.total_packets += total_rx_packets;
1293         rx_ring->q_vector->rx.total_bytes += total_rx_bytes;
1294
1295         /* guarantee a trip back through this routine if there was a failure */
1296         return failure ? budget : total_rx_packets;
1297 }
1298
1299 static u32 i40e_buildreg_itr(const int type, const u16 itr)
1300 {
1301         u32 val;
1302
1303         val = I40E_VFINT_DYN_CTLN1_INTENA_MASK |
1304               /* Don't clear PBA because that can cause lost interrupts that
1305                * came in while we were cleaning/polling
1306                */
1307               (type << I40E_VFINT_DYN_CTLN1_ITR_INDX_SHIFT) |
1308               (itr << I40E_VFINT_DYN_CTLN1_INTERVAL_SHIFT);
1309
1310         return val;
1311 }
1312
1313 /* a small macro to shorten up some long lines */
1314 #define INTREG I40E_VFINT_DYN_CTLN1
1315 static inline int get_rx_itr_enabled(struct i40e_vsi *vsi, int idx)
1316 {
1317         struct i40evf_adapter *adapter = vsi->back;
1318
1319         return !!(adapter->rx_rings[idx].rx_itr_setting);
1320 }
1321
1322 static inline int get_tx_itr_enabled(struct i40e_vsi *vsi, int idx)
1323 {
1324         struct i40evf_adapter *adapter = vsi->back;
1325
1326         return !!(adapter->tx_rings[idx].tx_itr_setting);
1327 }
1328
1329 /**
1330  * i40e_update_enable_itr - Update itr and re-enable MSIX interrupt
1331  * @vsi: the VSI we care about
1332  * @q_vector: q_vector for which itr is being updated and interrupt enabled
1333  *
1334  **/
1335 static inline void i40e_update_enable_itr(struct i40e_vsi *vsi,
1336                                           struct i40e_q_vector *q_vector)
1337 {
1338         struct i40e_hw *hw = &vsi->back->hw;
1339         bool rx = false, tx = false;
1340         u32 rxval, txval;
1341         int vector;
1342         int idx = q_vector->v_idx;
1343         int rx_itr_setting, tx_itr_setting;
1344
1345         vector = (q_vector->v_idx + vsi->base_vector);
1346
1347         /* avoid dynamic calculation if in countdown mode OR if
1348          * all dynamic is disabled
1349          */
1350         rxval = txval = i40e_buildreg_itr(I40E_ITR_NONE, 0);
1351
1352         rx_itr_setting = get_rx_itr_enabled(vsi, idx);
1353         tx_itr_setting = get_tx_itr_enabled(vsi, idx);
1354
1355         if (q_vector->itr_countdown > 0 ||
1356             (!ITR_IS_DYNAMIC(rx_itr_setting) &&
1357              !ITR_IS_DYNAMIC(tx_itr_setting))) {
1358                 goto enable_int;
1359         }
1360
1361         if (ITR_IS_DYNAMIC(rx_itr_setting)) {
1362                 rx = i40e_set_new_dynamic_itr(&q_vector->rx);
1363                 rxval = i40e_buildreg_itr(I40E_RX_ITR, q_vector->rx.itr);
1364         }
1365
1366         if (ITR_IS_DYNAMIC(tx_itr_setting)) {
1367                 tx = i40e_set_new_dynamic_itr(&q_vector->tx);
1368                 txval = i40e_buildreg_itr(I40E_TX_ITR, q_vector->tx.itr);
1369         }
1370
1371         if (rx || tx) {
1372                 /* get the higher of the two ITR adjustments and
1373                  * use the same value for both ITR registers
1374                  * when in adaptive mode (Rx and/or Tx)
1375                  */
1376                 u16 itr = max(q_vector->tx.itr, q_vector->rx.itr);
1377
1378                 q_vector->tx.itr = q_vector->rx.itr = itr;
1379                 txval = i40e_buildreg_itr(I40E_TX_ITR, itr);
1380                 tx = true;
1381                 rxval = i40e_buildreg_itr(I40E_RX_ITR, itr);
1382                 rx = true;
1383         }
1384
1385         /* only need to enable the interrupt once, but need
1386          * to possibly update both ITR values
1387          */
1388         if (rx) {
1389                 /* set the INTENA_MSK_MASK so that this first write
1390                  * won't actually enable the interrupt, instead just
1391                  * updating the ITR (it's bit 31 PF and VF)
1392                  */
1393                 rxval |= BIT(31);
1394                 /* don't check _DOWN because interrupt isn't being enabled */
1395                 wr32(hw, INTREG(vector - 1), rxval);
1396         }
1397
1398 enable_int:
1399         if (!test_bit(__I40E_DOWN, &vsi->state))
1400                 wr32(hw, INTREG(vector - 1), txval);
1401
1402         if (q_vector->itr_countdown)
1403                 q_vector->itr_countdown--;
1404         else
1405                 q_vector->itr_countdown = ITR_COUNTDOWN_START;
1406 }
1407
1408 /**
1409  * i40evf_napi_poll - NAPI polling Rx/Tx cleanup routine
1410  * @napi: napi struct with our devices info in it
1411  * @budget: amount of work driver is allowed to do this pass, in packets
1412  *
1413  * This function will clean all queues associated with a q_vector.
1414  *
1415  * Returns the amount of work done
1416  **/
1417 int i40evf_napi_poll(struct napi_struct *napi, int budget)
1418 {
1419         struct i40e_q_vector *q_vector =
1420                                container_of(napi, struct i40e_q_vector, napi);
1421         struct i40e_vsi *vsi = q_vector->vsi;
1422         struct i40e_ring *ring;
1423         bool clean_complete = true;
1424         bool arm_wb = false;
1425         int budget_per_ring;
1426         int work_done = 0;
1427
1428         if (test_bit(__I40E_DOWN, &vsi->state)) {
1429                 napi_complete(napi);
1430                 return 0;
1431         }
1432
1433         /* Since the actual Tx work is minimal, we can give the Tx a larger
1434          * budget and be more aggressive about cleaning up the Tx descriptors.
1435          */
1436         i40e_for_each_ring(ring, q_vector->tx) {
1437                 if (!i40e_clean_tx_irq(vsi, ring, budget)) {
1438                         clean_complete = false;
1439                         continue;
1440                 }
1441                 arm_wb |= ring->arm_wb;
1442                 ring->arm_wb = false;
1443         }
1444
1445         /* Handle case where we are called by netpoll with a budget of 0 */
1446         if (budget <= 0)
1447                 goto tx_only;
1448
1449         /* We attempt to distribute budget to each Rx queue fairly, but don't
1450          * allow the budget to go below 1 because that would exit polling early.
1451          */
1452         budget_per_ring = max(budget/q_vector->num_ringpairs, 1);
1453
1454         i40e_for_each_ring(ring, q_vector->rx) {
1455                 int cleaned = i40e_clean_rx_irq(ring, budget_per_ring);
1456
1457                 work_done += cleaned;
1458                 /* if we clean as many as budgeted, we must not be done */
1459                 if (cleaned >= budget_per_ring)
1460                         clean_complete = false;
1461         }
1462
1463         /* If work not completed, return budget and polling will return */
1464         if (!clean_complete) {
1465 tx_only:
1466                 if (arm_wb) {
1467                         q_vector->tx.ring[0].tx_stats.tx_force_wb++;
1468                         i40e_enable_wb_on_itr(vsi, q_vector);
1469                 }
1470                 return budget;
1471         }
1472
1473         if (vsi->back->flags & I40E_TXR_FLAGS_WB_ON_ITR)
1474                 q_vector->arm_wb_state = false;
1475
1476         /* Work is done so exit the polling mode and re-enable the interrupt */
1477         napi_complete_done(napi, work_done);
1478         i40e_update_enable_itr(vsi, q_vector);
1479         return 0;
1480 }
1481
1482 /**
1483  * i40evf_tx_prepare_vlan_flags - prepare generic TX VLAN tagging flags for HW
1484  * @skb:     send buffer
1485  * @tx_ring: ring to send buffer on
1486  * @flags:   the tx flags to be set
1487  *
1488  * Checks the skb and set up correspondingly several generic transmit flags
1489  * related to VLAN tagging for the HW, such as VLAN, DCB, etc.
1490  *
1491  * Returns error code indicate the frame should be dropped upon error and the
1492  * otherwise  returns 0 to indicate the flags has been set properly.
1493  **/
1494 static inline int i40evf_tx_prepare_vlan_flags(struct sk_buff *skb,
1495                                                struct i40e_ring *tx_ring,
1496                                                u32 *flags)
1497 {
1498         __be16 protocol = skb->protocol;
1499         u32  tx_flags = 0;
1500
1501         if (protocol == htons(ETH_P_8021Q) &&
1502             !(tx_ring->netdev->features & NETIF_F_HW_VLAN_CTAG_TX)) {
1503                 /* When HW VLAN acceleration is turned off by the user the
1504                  * stack sets the protocol to 8021q so that the driver
1505                  * can take any steps required to support the SW only
1506                  * VLAN handling.  In our case the driver doesn't need
1507                  * to take any further steps so just set the protocol
1508                  * to the encapsulated ethertype.
1509                  */
1510                 skb->protocol = vlan_get_protocol(skb);
1511                 goto out;
1512         }
1513
1514         /* if we have a HW VLAN tag being added, default to the HW one */
1515         if (skb_vlan_tag_present(skb)) {
1516                 tx_flags |= skb_vlan_tag_get(skb) << I40E_TX_FLAGS_VLAN_SHIFT;
1517                 tx_flags |= I40E_TX_FLAGS_HW_VLAN;
1518         /* else if it is a SW VLAN, check the next protocol and store the tag */
1519         } else if (protocol == htons(ETH_P_8021Q)) {
1520                 struct vlan_hdr *vhdr, _vhdr;
1521
1522                 vhdr = skb_header_pointer(skb, ETH_HLEN, sizeof(_vhdr), &_vhdr);
1523                 if (!vhdr)
1524                         return -EINVAL;
1525
1526                 protocol = vhdr->h_vlan_encapsulated_proto;
1527                 tx_flags |= ntohs(vhdr->h_vlan_TCI) << I40E_TX_FLAGS_VLAN_SHIFT;
1528                 tx_flags |= I40E_TX_FLAGS_SW_VLAN;
1529         }
1530
1531 out:
1532         *flags = tx_flags;
1533         return 0;
1534 }
1535
1536 /**
1537  * i40e_tso - set up the tso context descriptor
1538  * @skb:      ptr to the skb we're sending
1539  * @hdr_len:  ptr to the size of the packet header
1540  * @cd_type_cmd_tso_mss: Quad Word 1
1541  *
1542  * Returns 0 if no TSO can happen, 1 if tso is going, or error
1543  **/
1544 static int i40e_tso(struct sk_buff *skb, u8 *hdr_len, u64 *cd_type_cmd_tso_mss)
1545 {
1546         u64 cd_cmd, cd_tso_len, cd_mss;
1547         union {
1548                 struct iphdr *v4;
1549                 struct ipv6hdr *v6;
1550                 unsigned char *hdr;
1551         } ip;
1552         union {
1553                 struct tcphdr *tcp;
1554                 struct udphdr *udp;
1555                 unsigned char *hdr;
1556         } l4;
1557         u32 paylen, l4_offset;
1558         int err;
1559
1560         if (skb->ip_summed != CHECKSUM_PARTIAL)
1561                 return 0;
1562
1563         if (!skb_is_gso(skb))
1564                 return 0;
1565
1566         err = skb_cow_head(skb, 0);
1567         if (err < 0)
1568                 return err;
1569
1570         ip.hdr = skb_network_header(skb);
1571         l4.hdr = skb_transport_header(skb);
1572
1573         /* initialize outer IP header fields */
1574         if (ip.v4->version == 4) {
1575                 ip.v4->tot_len = 0;
1576                 ip.v4->check = 0;
1577         } else {
1578                 ip.v6->payload_len = 0;
1579         }
1580
1581         if (skb_shinfo(skb)->gso_type & (SKB_GSO_GRE |
1582                                          SKB_GSO_GRE_CSUM |
1583                                          SKB_GSO_IPXIP4 |
1584                                          SKB_GSO_IPXIP6 |
1585                                          SKB_GSO_UDP_TUNNEL |
1586                                          SKB_GSO_UDP_TUNNEL_CSUM)) {
1587                 if (!(skb_shinfo(skb)->gso_type & SKB_GSO_PARTIAL) &&
1588                     (skb_shinfo(skb)->gso_type & SKB_GSO_UDP_TUNNEL_CSUM)) {
1589                         l4.udp->len = 0;
1590
1591                         /* determine offset of outer transport header */
1592                         l4_offset = l4.hdr - skb->data;
1593
1594                         /* remove payload length from outer checksum */
1595                         paylen = skb->len - l4_offset;
1596                         csum_replace_by_diff(&l4.udp->check, htonl(paylen));
1597                 }
1598
1599                 /* reset pointers to inner headers */
1600                 ip.hdr = skb_inner_network_header(skb);
1601                 l4.hdr = skb_inner_transport_header(skb);
1602
1603                 /* initialize inner IP header fields */
1604                 if (ip.v4->version == 4) {
1605                         ip.v4->tot_len = 0;
1606                         ip.v4->check = 0;
1607                 } else {
1608                         ip.v6->payload_len = 0;
1609                 }
1610         }
1611
1612         /* determine offset of inner transport header */
1613         l4_offset = l4.hdr - skb->data;
1614
1615         /* remove payload length from inner checksum */
1616         paylen = skb->len - l4_offset;
1617         csum_replace_by_diff(&l4.tcp->check, htonl(paylen));
1618
1619         /* compute length of segmentation header */
1620         *hdr_len = (l4.tcp->doff * 4) + l4_offset;
1621
1622         /* find the field values */
1623         cd_cmd = I40E_TX_CTX_DESC_TSO;
1624         cd_tso_len = skb->len - *hdr_len;
1625         cd_mss = skb_shinfo(skb)->gso_size;
1626         *cd_type_cmd_tso_mss |= (cd_cmd << I40E_TXD_CTX_QW1_CMD_SHIFT) |
1627                                 (cd_tso_len << I40E_TXD_CTX_QW1_TSO_LEN_SHIFT) |
1628                                 (cd_mss << I40E_TXD_CTX_QW1_MSS_SHIFT);
1629         return 1;
1630 }
1631
1632 /**
1633  * i40e_tx_enable_csum - Enable Tx checksum offloads
1634  * @skb: send buffer
1635  * @tx_flags: pointer to Tx flags currently set
1636  * @td_cmd: Tx descriptor command bits to set
1637  * @td_offset: Tx descriptor header offsets to set
1638  * @tx_ring: Tx descriptor ring
1639  * @cd_tunneling: ptr to context desc bits
1640  **/
1641 static int i40e_tx_enable_csum(struct sk_buff *skb, u32 *tx_flags,
1642                                u32 *td_cmd, u32 *td_offset,
1643                                struct i40e_ring *tx_ring,
1644                                u32 *cd_tunneling)
1645 {
1646         union {
1647                 struct iphdr *v4;
1648                 struct ipv6hdr *v6;
1649                 unsigned char *hdr;
1650         } ip;
1651         union {
1652                 struct tcphdr *tcp;
1653                 struct udphdr *udp;
1654                 unsigned char *hdr;
1655         } l4;
1656         unsigned char *exthdr;
1657         u32 offset, cmd = 0;
1658         __be16 frag_off;
1659         u8 l4_proto = 0;
1660
1661         if (skb->ip_summed != CHECKSUM_PARTIAL)
1662                 return 0;
1663
1664         ip.hdr = skb_network_header(skb);
1665         l4.hdr = skb_transport_header(skb);
1666
1667         /* compute outer L2 header size */
1668         offset = ((ip.hdr - skb->data) / 2) << I40E_TX_DESC_LENGTH_MACLEN_SHIFT;
1669
1670         if (skb->encapsulation) {
1671                 u32 tunnel = 0;
1672                 /* define outer network header type */
1673                 if (*tx_flags & I40E_TX_FLAGS_IPV4) {
1674                         tunnel |= (*tx_flags & I40E_TX_FLAGS_TSO) ?
1675                                   I40E_TX_CTX_EXT_IP_IPV4 :
1676                                   I40E_TX_CTX_EXT_IP_IPV4_NO_CSUM;
1677
1678                         l4_proto = ip.v4->protocol;
1679                 } else if (*tx_flags & I40E_TX_FLAGS_IPV6) {
1680                         tunnel |= I40E_TX_CTX_EXT_IP_IPV6;
1681
1682                         exthdr = ip.hdr + sizeof(*ip.v6);
1683                         l4_proto = ip.v6->nexthdr;
1684                         if (l4.hdr != exthdr)
1685                                 ipv6_skip_exthdr(skb, exthdr - skb->data,
1686                                                  &l4_proto, &frag_off);
1687                 }
1688
1689                 /* define outer transport */
1690                 switch (l4_proto) {
1691                 case IPPROTO_UDP:
1692                         tunnel |= I40E_TXD_CTX_UDP_TUNNELING;
1693                         *tx_flags |= I40E_TX_FLAGS_VXLAN_TUNNEL;
1694                         break;
1695                 case IPPROTO_GRE:
1696                         tunnel |= I40E_TXD_CTX_GRE_TUNNELING;
1697                         *tx_flags |= I40E_TX_FLAGS_VXLAN_TUNNEL;
1698                         break;
1699                 case IPPROTO_IPIP:
1700                 case IPPROTO_IPV6:
1701                         *tx_flags |= I40E_TX_FLAGS_VXLAN_TUNNEL;
1702                         l4.hdr = skb_inner_network_header(skb);
1703                         break;
1704                 default:
1705                         if (*tx_flags & I40E_TX_FLAGS_TSO)
1706                                 return -1;
1707
1708                         skb_checksum_help(skb);
1709                         return 0;
1710                 }
1711
1712                 /* compute outer L3 header size */
1713                 tunnel |= ((l4.hdr - ip.hdr) / 4) <<
1714                           I40E_TXD_CTX_QW0_EXT_IPLEN_SHIFT;
1715
1716                 /* switch IP header pointer from outer to inner header */
1717                 ip.hdr = skb_inner_network_header(skb);
1718
1719                 /* compute tunnel header size */
1720                 tunnel |= ((ip.hdr - l4.hdr) / 2) <<
1721                           I40E_TXD_CTX_QW0_NATLEN_SHIFT;
1722
1723                 /* indicate if we need to offload outer UDP header */
1724                 if ((*tx_flags & I40E_TX_FLAGS_TSO) &&
1725                     !(skb_shinfo(skb)->gso_type & SKB_GSO_PARTIAL) &&
1726                     (skb_shinfo(skb)->gso_type & SKB_GSO_UDP_TUNNEL_CSUM))
1727                         tunnel |= I40E_TXD_CTX_QW0_L4T_CS_MASK;
1728
1729                 /* record tunnel offload values */
1730                 *cd_tunneling |= tunnel;
1731
1732                 /* switch L4 header pointer from outer to inner */
1733                 l4.hdr = skb_inner_transport_header(skb);
1734                 l4_proto = 0;
1735
1736                 /* reset type as we transition from outer to inner headers */
1737                 *tx_flags &= ~(I40E_TX_FLAGS_IPV4 | I40E_TX_FLAGS_IPV6);
1738                 if (ip.v4->version == 4)
1739                         *tx_flags |= I40E_TX_FLAGS_IPV4;
1740                 if (ip.v6->version == 6)
1741                         *tx_flags |= I40E_TX_FLAGS_IPV6;
1742         }
1743
1744         /* Enable IP checksum offloads */
1745         if (*tx_flags & I40E_TX_FLAGS_IPV4) {
1746                 l4_proto = ip.v4->protocol;
1747                 /* the stack computes the IP header already, the only time we
1748                  * need the hardware to recompute it is in the case of TSO.
1749                  */
1750                 cmd |= (*tx_flags & I40E_TX_FLAGS_TSO) ?
1751                        I40E_TX_DESC_CMD_IIPT_IPV4_CSUM :
1752                        I40E_TX_DESC_CMD_IIPT_IPV4;
1753         } else if (*tx_flags & I40E_TX_FLAGS_IPV6) {
1754                 cmd |= I40E_TX_DESC_CMD_IIPT_IPV6;
1755
1756                 exthdr = ip.hdr + sizeof(*ip.v6);
1757                 l4_proto = ip.v6->nexthdr;
1758                 if (l4.hdr != exthdr)
1759                         ipv6_skip_exthdr(skb, exthdr - skb->data,
1760                                          &l4_proto, &frag_off);
1761         }
1762
1763         /* compute inner L3 header size */
1764         offset |= ((l4.hdr - ip.hdr) / 4) << I40E_TX_DESC_LENGTH_IPLEN_SHIFT;
1765
1766         /* Enable L4 checksum offloads */
1767         switch (l4_proto) {
1768         case IPPROTO_TCP:
1769                 /* enable checksum offloads */
1770                 cmd |= I40E_TX_DESC_CMD_L4T_EOFT_TCP;
1771                 offset |= l4.tcp->doff << I40E_TX_DESC_LENGTH_L4_FC_LEN_SHIFT;
1772                 break;
1773         case IPPROTO_SCTP:
1774                 /* enable SCTP checksum offload */
1775                 cmd |= I40E_TX_DESC_CMD_L4T_EOFT_SCTP;
1776                 offset |= (sizeof(struct sctphdr) >> 2) <<
1777                           I40E_TX_DESC_LENGTH_L4_FC_LEN_SHIFT;
1778                 break;
1779         case IPPROTO_UDP:
1780                 /* enable UDP checksum offload */
1781                 cmd |= I40E_TX_DESC_CMD_L4T_EOFT_UDP;
1782                 offset |= (sizeof(struct udphdr) >> 2) <<
1783                           I40E_TX_DESC_LENGTH_L4_FC_LEN_SHIFT;
1784                 break;
1785         default:
1786                 if (*tx_flags & I40E_TX_FLAGS_TSO)
1787                         return -1;
1788                 skb_checksum_help(skb);
1789                 return 0;
1790         }
1791
1792         *td_cmd |= cmd;
1793         *td_offset |= offset;
1794
1795         return 1;
1796 }
1797
1798 /**
1799  * i40e_create_tx_ctx Build the Tx context descriptor
1800  * @tx_ring:  ring to create the descriptor on
1801  * @cd_type_cmd_tso_mss: Quad Word 1
1802  * @cd_tunneling: Quad Word 0 - bits 0-31
1803  * @cd_l2tag2: Quad Word 0 - bits 32-63
1804  **/
1805 static void i40e_create_tx_ctx(struct i40e_ring *tx_ring,
1806                                const u64 cd_type_cmd_tso_mss,
1807                                const u32 cd_tunneling, const u32 cd_l2tag2)
1808 {
1809         struct i40e_tx_context_desc *context_desc;
1810         int i = tx_ring->next_to_use;
1811
1812         if ((cd_type_cmd_tso_mss == I40E_TX_DESC_DTYPE_CONTEXT) &&
1813             !cd_tunneling && !cd_l2tag2)
1814                 return;
1815
1816         /* grab the next descriptor */
1817         context_desc = I40E_TX_CTXTDESC(tx_ring, i);
1818
1819         i++;
1820         tx_ring->next_to_use = (i < tx_ring->count) ? i : 0;
1821
1822         /* cpu_to_le32 and assign to struct fields */
1823         context_desc->tunneling_params = cpu_to_le32(cd_tunneling);
1824         context_desc->l2tag2 = cpu_to_le16(cd_l2tag2);
1825         context_desc->rsvd = cpu_to_le16(0);
1826         context_desc->type_cmd_tso_mss = cpu_to_le64(cd_type_cmd_tso_mss);
1827 }
1828
1829 /**
1830  * __i40evf_chk_linearize - Check if there are more than 8 buffers per packet
1831  * @skb:      send buffer
1832  *
1833  * Note: Our HW can't DMA more than 8 buffers to build a packet on the wire
1834  * and so we need to figure out the cases where we need to linearize the skb.
1835  *
1836  * For TSO we need to count the TSO header and segment payload separately.
1837  * As such we need to check cases where we have 7 fragments or more as we
1838  * can potentially require 9 DMA transactions, 1 for the TSO header, 1 for
1839  * the segment payload in the first descriptor, and another 7 for the
1840  * fragments.
1841  **/
1842 bool __i40evf_chk_linearize(struct sk_buff *skb)
1843 {
1844         const struct skb_frag_struct *frag, *stale;
1845         int nr_frags, sum;
1846
1847         /* no need to check if number of frags is less than 7 */
1848         nr_frags = skb_shinfo(skb)->nr_frags;
1849         if (nr_frags < (I40E_MAX_BUFFER_TXD - 1))
1850                 return false;
1851
1852         /* We need to walk through the list and validate that each group
1853          * of 6 fragments totals at least gso_size.
1854          */
1855         nr_frags -= I40E_MAX_BUFFER_TXD - 2;
1856         frag = &skb_shinfo(skb)->frags[0];
1857
1858         /* Initialize size to the negative value of gso_size minus 1.  We
1859          * use this as the worst case scenerio in which the frag ahead
1860          * of us only provides one byte which is why we are limited to 6
1861          * descriptors for a single transmit as the header and previous
1862          * fragment are already consuming 2 descriptors.
1863          */
1864         sum = 1 - skb_shinfo(skb)->gso_size;
1865
1866         /* Add size of frags 0 through 4 to create our initial sum */
1867         sum += skb_frag_size(frag++);
1868         sum += skb_frag_size(frag++);
1869         sum += skb_frag_size(frag++);
1870         sum += skb_frag_size(frag++);
1871         sum += skb_frag_size(frag++);
1872
1873         /* Walk through fragments adding latest fragment, testing it, and
1874          * then removing stale fragments from the sum.
1875          */
1876         for (stale = &skb_shinfo(skb)->frags[0];; stale++) {
1877                 int stale_size = skb_frag_size(stale);
1878
1879                 sum += skb_frag_size(frag++);
1880
1881                 /* The stale fragment may present us with a smaller
1882                  * descriptor than the actual fragment size. To account
1883                  * for that we need to remove all the data on the front and
1884                  * figure out what the remainder would be in the last
1885                  * descriptor associated with the fragment.
1886                  */
1887                 if (stale_size > I40E_MAX_DATA_PER_TXD) {
1888                         int align_pad = -(stale->page_offset) &
1889                                         (I40E_MAX_READ_REQ_SIZE - 1);
1890
1891                         sum -= align_pad;
1892                         stale_size -= align_pad;
1893
1894                         do {
1895                                 sum -= I40E_MAX_DATA_PER_TXD_ALIGNED;
1896                                 stale_size -= I40E_MAX_DATA_PER_TXD_ALIGNED;
1897                         } while (stale_size > I40E_MAX_DATA_PER_TXD);
1898                 }
1899
1900                 /* if sum is negative we failed to make sufficient progress */
1901                 if (sum < 0)
1902                         return true;
1903
1904                 if (!nr_frags--)
1905                         break;
1906
1907                 sum -= stale_size;
1908         }
1909
1910         return false;
1911 }
1912
1913 /**
1914  * __i40evf_maybe_stop_tx - 2nd level check for tx stop conditions
1915  * @tx_ring: the ring to be checked
1916  * @size:    the size buffer we want to assure is available
1917  *
1918  * Returns -EBUSY if a stop is needed, else 0
1919  **/
1920 int __i40evf_maybe_stop_tx(struct i40e_ring *tx_ring, int size)
1921 {
1922         netif_stop_subqueue(tx_ring->netdev, tx_ring->queue_index);
1923         /* Memory barrier before checking head and tail */
1924         smp_mb();
1925
1926         /* Check again in a case another CPU has just made room available. */
1927         if (likely(I40E_DESC_UNUSED(tx_ring) < size))
1928                 return -EBUSY;
1929
1930         /* A reprieve! - use start_queue because it doesn't call schedule */
1931         netif_start_subqueue(tx_ring->netdev, tx_ring->queue_index);
1932         ++tx_ring->tx_stats.restart_queue;
1933         return 0;
1934 }
1935
1936 /**
1937  * i40evf_tx_map - Build the Tx descriptor
1938  * @tx_ring:  ring to send buffer on
1939  * @skb:      send buffer
1940  * @first:    first buffer info buffer to use
1941  * @tx_flags: collected send information
1942  * @hdr_len:  size of the packet header
1943  * @td_cmd:   the command field in the descriptor
1944  * @td_offset: offset for checksum or crc
1945  **/
1946 static inline void i40evf_tx_map(struct i40e_ring *tx_ring, struct sk_buff *skb,
1947                                  struct i40e_tx_buffer *first, u32 tx_flags,
1948                                  const u8 hdr_len, u32 td_cmd, u32 td_offset)
1949 {
1950         unsigned int data_len = skb->data_len;
1951         unsigned int size = skb_headlen(skb);
1952         struct skb_frag_struct *frag;
1953         struct i40e_tx_buffer *tx_bi;
1954         struct i40e_tx_desc *tx_desc;
1955         u16 i = tx_ring->next_to_use;
1956         u32 td_tag = 0;
1957         dma_addr_t dma;
1958         u16 gso_segs;
1959         u16 desc_count = 0;
1960         bool tail_bump = true;
1961         bool do_rs = false;
1962
1963         if (tx_flags & I40E_TX_FLAGS_HW_VLAN) {
1964                 td_cmd |= I40E_TX_DESC_CMD_IL2TAG1;
1965                 td_tag = (tx_flags & I40E_TX_FLAGS_VLAN_MASK) >>
1966                          I40E_TX_FLAGS_VLAN_SHIFT;
1967         }
1968
1969         if (tx_flags & (I40E_TX_FLAGS_TSO | I40E_TX_FLAGS_FSO))
1970                 gso_segs = skb_shinfo(skb)->gso_segs;
1971         else
1972                 gso_segs = 1;
1973
1974         /* multiply data chunks by size of headers */
1975         first->bytecount = skb->len - hdr_len + (gso_segs * hdr_len);
1976         first->gso_segs = gso_segs;
1977         first->skb = skb;
1978         first->tx_flags = tx_flags;
1979
1980         dma = dma_map_single(tx_ring->dev, skb->data, size, DMA_TO_DEVICE);
1981
1982         tx_desc = I40E_TX_DESC(tx_ring, i);
1983         tx_bi = first;
1984
1985         for (frag = &skb_shinfo(skb)->frags[0];; frag++) {
1986                 unsigned int max_data = I40E_MAX_DATA_PER_TXD_ALIGNED;
1987
1988                 if (dma_mapping_error(tx_ring->dev, dma))
1989                         goto dma_error;
1990
1991                 /* record length, and DMA address */
1992                 dma_unmap_len_set(tx_bi, len, size);
1993                 dma_unmap_addr_set(tx_bi, dma, dma);
1994
1995                 /* align size to end of page */
1996                 max_data += -dma & (I40E_MAX_READ_REQ_SIZE - 1);
1997                 tx_desc->buffer_addr = cpu_to_le64(dma);
1998
1999                 while (unlikely(size > I40E_MAX_DATA_PER_TXD)) {
2000                         tx_desc->cmd_type_offset_bsz =
2001                                 build_ctob(td_cmd, td_offset,
2002                                            max_data, td_tag);
2003
2004                         tx_desc++;
2005                         i++;
2006                         desc_count++;
2007
2008                         if (i == tx_ring->count) {
2009                                 tx_desc = I40E_TX_DESC(tx_ring, 0);
2010                                 i = 0;
2011                         }
2012
2013                         dma += max_data;
2014                         size -= max_data;
2015
2016                         max_data = I40E_MAX_DATA_PER_TXD_ALIGNED;
2017                         tx_desc->buffer_addr = cpu_to_le64(dma);
2018                 }
2019
2020                 if (likely(!data_len))
2021                         break;
2022
2023                 tx_desc->cmd_type_offset_bsz = build_ctob(td_cmd, td_offset,
2024                                                           size, td_tag);
2025
2026                 tx_desc++;
2027                 i++;
2028                 desc_count++;
2029
2030                 if (i == tx_ring->count) {
2031                         tx_desc = I40E_TX_DESC(tx_ring, 0);
2032                         i = 0;
2033                 }
2034
2035                 size = skb_frag_size(frag);
2036                 data_len -= size;
2037
2038                 dma = skb_frag_dma_map(tx_ring->dev, frag, 0, size,
2039                                        DMA_TO_DEVICE);
2040
2041                 tx_bi = &tx_ring->tx_bi[i];
2042         }
2043
2044         /* set next_to_watch value indicating a packet is present */
2045         first->next_to_watch = tx_desc;
2046
2047         i++;
2048         if (i == tx_ring->count)
2049                 i = 0;
2050
2051         tx_ring->next_to_use = i;
2052
2053         netdev_tx_sent_queue(txring_txq(tx_ring), first->bytecount);
2054         i40e_maybe_stop_tx(tx_ring, DESC_NEEDED);
2055
2056         /* Algorithm to optimize tail and RS bit setting:
2057          * if xmit_more is supported
2058          *      if xmit_more is true
2059          *              do not update tail and do not mark RS bit.
2060          *      if xmit_more is false and last xmit_more was false
2061          *              if every packet spanned less than 4 desc
2062          *                      then set RS bit on 4th packet and update tail
2063          *                      on every packet
2064          *              else
2065          *                      update tail and set RS bit on every packet.
2066          *      if xmit_more is false and last_xmit_more was true
2067          *              update tail and set RS bit.
2068          *
2069          * Optimization: wmb to be issued only in case of tail update.
2070          * Also optimize the Descriptor WB path for RS bit with the same
2071          * algorithm.
2072          *
2073          * Note: If there are less than 4 packets
2074          * pending and interrupts were disabled the service task will
2075          * trigger a force WB.
2076          */
2077         if (skb->xmit_more  &&
2078             !netif_xmit_stopped(txring_txq(tx_ring))) {
2079                 tx_ring->flags |= I40E_TXR_FLAGS_LAST_XMIT_MORE_SET;
2080                 tail_bump = false;
2081         } else if (!skb->xmit_more &&
2082                    !netif_xmit_stopped(txring_txq(tx_ring)) &&
2083                    (!(tx_ring->flags & I40E_TXR_FLAGS_LAST_XMIT_MORE_SET)) &&
2084                    (tx_ring->packet_stride < WB_STRIDE) &&
2085                    (desc_count < WB_STRIDE)) {
2086                 tx_ring->packet_stride++;
2087         } else {
2088                 tx_ring->packet_stride = 0;
2089                 tx_ring->flags &= ~I40E_TXR_FLAGS_LAST_XMIT_MORE_SET;
2090                 do_rs = true;
2091         }
2092         if (do_rs)
2093                 tx_ring->packet_stride = 0;
2094
2095         tx_desc->cmd_type_offset_bsz =
2096                         build_ctob(td_cmd, td_offset, size, td_tag) |
2097                         cpu_to_le64((u64)(do_rs ? I40E_TXD_CMD :
2098                                                   I40E_TX_DESC_CMD_EOP) <<
2099                                                   I40E_TXD_QW1_CMD_SHIFT);
2100
2101         /* notify HW of packet */
2102         if (!tail_bump) {
2103                 prefetchw(tx_desc + 1);
2104         } else {
2105                 /* Force memory writes to complete before letting h/w
2106                  * know there are new descriptors to fetch.  (Only
2107                  * applicable for weak-ordered memory model archs,
2108                  * such as IA-64).
2109                  */
2110                 wmb();
2111                 writel(i, tx_ring->tail);
2112         }
2113         return;
2114
2115 dma_error:
2116         dev_info(tx_ring->dev, "TX DMA map failed\n");
2117
2118         /* clear dma mappings for failed tx_bi map */
2119         for (;;) {
2120                 tx_bi = &tx_ring->tx_bi[i];
2121                 i40e_unmap_and_free_tx_resource(tx_ring, tx_bi);
2122                 if (tx_bi == first)
2123                         break;
2124                 if (i == 0)
2125                         i = tx_ring->count;
2126                 i--;
2127         }
2128
2129         tx_ring->next_to_use = i;
2130 }
2131
2132 /**
2133  * i40e_xmit_frame_ring - Sends buffer on Tx ring
2134  * @skb:     send buffer
2135  * @tx_ring: ring to send buffer on
2136  *
2137  * Returns NETDEV_TX_OK if sent, else an error code
2138  **/
2139 static netdev_tx_t i40e_xmit_frame_ring(struct sk_buff *skb,
2140                                         struct i40e_ring *tx_ring)
2141 {
2142         u64 cd_type_cmd_tso_mss = I40E_TX_DESC_DTYPE_CONTEXT;
2143         u32 cd_tunneling = 0, cd_l2tag2 = 0;
2144         struct i40e_tx_buffer *first;
2145         u32 td_offset = 0;
2146         u32 tx_flags = 0;
2147         __be16 protocol;
2148         u32 td_cmd = 0;
2149         u8 hdr_len = 0;
2150         int tso, count;
2151
2152         /* prefetch the data, we'll need it later */
2153         prefetch(skb->data);
2154
2155         count = i40e_xmit_descriptor_count(skb);
2156         if (i40e_chk_linearize(skb, count)) {
2157                 if (__skb_linearize(skb))
2158                         goto out_drop;
2159                 count = i40e_txd_use_count(skb->len);
2160                 tx_ring->tx_stats.tx_linearize++;
2161         }
2162
2163         /* need: 1 descriptor per page * PAGE_SIZE/I40E_MAX_DATA_PER_TXD,
2164          *       + 1 desc for skb_head_len/I40E_MAX_DATA_PER_TXD,
2165          *       + 4 desc gap to avoid the cache line where head is,
2166          *       + 1 desc for context descriptor,
2167          * otherwise try next time
2168          */
2169         if (i40e_maybe_stop_tx(tx_ring, count + 4 + 1)) {
2170                 tx_ring->tx_stats.tx_busy++;
2171                 return NETDEV_TX_BUSY;
2172         }
2173
2174         /* prepare the xmit flags */
2175         if (i40evf_tx_prepare_vlan_flags(skb, tx_ring, &tx_flags))
2176                 goto out_drop;
2177
2178         /* obtain protocol of skb */
2179         protocol = vlan_get_protocol(skb);
2180
2181         /* record the location of the first descriptor for this packet */
2182         first = &tx_ring->tx_bi[tx_ring->next_to_use];
2183
2184         /* setup IPv4/IPv6 offloads */
2185         if (protocol == htons(ETH_P_IP))
2186                 tx_flags |= I40E_TX_FLAGS_IPV4;
2187         else if (protocol == htons(ETH_P_IPV6))
2188                 tx_flags |= I40E_TX_FLAGS_IPV6;
2189
2190         tso = i40e_tso(skb, &hdr_len, &cd_type_cmd_tso_mss);
2191
2192         if (tso < 0)
2193                 goto out_drop;
2194         else if (tso)
2195                 tx_flags |= I40E_TX_FLAGS_TSO;
2196
2197         /* Always offload the checksum, since it's in the data descriptor */
2198         tso = i40e_tx_enable_csum(skb, &tx_flags, &td_cmd, &td_offset,
2199                                   tx_ring, &cd_tunneling);
2200         if (tso < 0)
2201                 goto out_drop;
2202
2203         skb_tx_timestamp(skb);
2204
2205         /* always enable CRC insertion offload */
2206         td_cmd |= I40E_TX_DESC_CMD_ICRC;
2207
2208         i40e_create_tx_ctx(tx_ring, cd_type_cmd_tso_mss,
2209                            cd_tunneling, cd_l2tag2);
2210
2211         i40evf_tx_map(tx_ring, skb, first, tx_flags, hdr_len,
2212                       td_cmd, td_offset);
2213
2214         return NETDEV_TX_OK;
2215
2216 out_drop:
2217         dev_kfree_skb_any(skb);
2218         return NETDEV_TX_OK;
2219 }
2220
2221 /**
2222  * i40evf_xmit_frame - Selects the correct VSI and Tx queue to send buffer
2223  * @skb:    send buffer
2224  * @netdev: network interface device structure
2225  *
2226  * Returns NETDEV_TX_OK if sent, else an error code
2227  **/
2228 netdev_tx_t i40evf_xmit_frame(struct sk_buff *skb, struct net_device *netdev)
2229 {
2230         struct i40evf_adapter *adapter = netdev_priv(netdev);
2231         struct i40e_ring *tx_ring = &adapter->tx_rings[skb->queue_mapping];
2232
2233         /* hardware can't handle really short frames, hardware padding works
2234          * beyond this point
2235          */
2236         if (unlikely(skb->len < I40E_MIN_TX_LEN)) {
2237                 if (skb_pad(skb, I40E_MIN_TX_LEN - skb->len))
2238                         return NETDEV_TX_OK;
2239                 skb->len = I40E_MIN_TX_LEN;
2240                 skb_set_tail_pointer(skb, I40E_MIN_TX_LEN);
2241         }
2242
2243         return i40e_xmit_frame_ring(skb, tx_ring);
2244 }