drivers/net/ethernet/amd/xgbe/xgbe-phy-v2.c

   1 /*
   2  * AMD 10Gb Ethernet driver
   3  *
   4  * This file is available to you under your choice of the following two
   5  * licenses:
   6  *
   7  * License 1: GPLv2
   8  *
   9  * Copyright (c) 2016 Advanced Micro Devices, Inc.
  10  *
  11  * This file is free software; you may copy, redistribute and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation, either version 2 of the License, or (at
  14  * your option) any later version.
  15  *
  16  * This file is distributed in the hope that it will be useful, but
  17  * WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU
  19  * General Public License for more details.
  20  *
  21  * You should have received a copy of the GNU General Public License
  22  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  23  *
  24  * This file incorporates work covered by the following copyright and
  25  * permission notice:
  26  *     The Synopsys DWC ETHER XGMAC Software Driver and documentation
  27  *     (hereinafter "Software") is an unsupported proprietary work of Synopsys,
  28  *     Inc. unless otherwise expressly agreed to in writing between Synopsys
  29  *     and you.
  30  *
  31  *     The Software IS NOT an item of Licensed Software or Licensed Product
  32  *     under any End User Software License Agreement or Agreement for Licensed
  33  *     Product with Synopsys or any supplement thereto.  Permission is hereby
  34  *     granted, free of charge, to any person obtaining a copy of this software
  35  *     annotated with this license and the Software, to deal in the Software
  36  *     without restriction, including without limitation the rights to use,
  37  *     copy, modify, merge, publish, distribute, sublicense, and/or sell copies
  38  *     of the Software, and to permit persons to whom the Software is furnished
  39  *     to do so, subject to the following conditions:
  40  *
  41  *     The above copyright notice and this permission notice shall be included
  42  *     in all copies or substantial portions of the Software.
  43  *
  44  *     THIS SOFTWARE IS BEING DISTRIBUTED BY SYNOPSYS SOLELY ON AN "AS IS"
  45  *     BASIS AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED
  46  *     TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A
  47  *     PARTICULAR PURPOSE ARE HEREBY DISCLAIMED. IN NO EVENT SHALL SYNOPSYS
  48  *     BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  49  *     CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  50  *     SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  51  *     INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  52  *     CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  53  *     ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  54  *     THE POSSIBILITY OF SUCH DAMAGE.
  55  *
  56  *
  57  * License 2: Modified BSD
  58  *
  59  * Copyright (c) 2016 Advanced Micro Devices, Inc.
  60  * All rights reserved.
  61  *
  62  * Redistribution and use in source and binary forms, with or without
  63  * modification, are permitted provided that the following conditions are met:
  64  *     * Redistributions of source code must retain the above copyright
  65  *       notice, this list of conditions and the following disclaimer.
  66  *     * Redistributions in binary form must reproduce the above copyright
  67  *       notice, this list of conditions and the following disclaimer in the
  68  *       documentation and/or other materials provided with the distribution.
  69  *     * Neither the name of Advanced Micro Devices, Inc. nor the
  70  *       names of its contributors may be used to endorse or promote products
  71  *       derived from this software without specific prior written permission.
  72  *
  73  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  74  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  75  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  76  * ARE DISCLAIMED. IN NO EVENT SHALL <COPYRIGHT HOLDER> BE LIABLE FOR ANY
  77  * DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  78  * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  79  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
  80  * ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  81  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  82  * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  83  *
  84  * This file incorporates work covered by the following copyright and
  85  * permission notice:
  86  *     The Synopsys DWC ETHER XGMAC Software Driver and documentation
  87  *     (hereinafter "Software") is an unsupported proprietary work of Synopsys,
  88  *     Inc. unless otherwise expressly agreed to in writing between Synopsys
  89  *     and you.
  90  *
  91  *     The Software IS NOT an item of Licensed Software or Licensed Product
  92  *     under any End User Software License Agreement or Agreement for Licensed
  93  *     Product with Synopsys or any supplement thereto.  Permission is hereby
  94  *     granted, free of charge, to any person obtaining a copy of this software
  95  *     annotated with this license and the Software, to deal in the Software
  96  *     without restriction, including without limitation the rights to use,
  97  *     copy, modify, merge, publish, distribute, sublicense, and/or sell copies
  98  *     of the Software, and to permit persons to whom the Software is furnished
  99  *     to do so, subject to the following conditions:
 100  *
 101  *     The above copyright notice and this permission notice shall be included
 102  *     in all copies or substantial portions of the Software.
 103  *
 104  *     THIS SOFTWARE IS BEING DISTRIBUTED BY SYNOPSYS SOLELY ON AN "AS IS"
 105  *     BASIS AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED
 106  *     TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A
 107  *     PARTICULAR PURPOSE ARE HEREBY DISCLAIMED. IN NO EVENT SHALL SYNOPSYS
 108  *     BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
 109  *     CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
 110  *     SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
 111  *     INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
 112  *     CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
 113  *     ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
 114  *     THE POSSIBILITY OF SUCH DAMAGE.
 115  */
 116
 117 #include <linux/module.h>
 118 #include <linux/device.h>
 119 #include <linux/kmod.h>
 120 #include <linux/mdio.h>
 121 #include <linux/phy.h>
 122
 123 #include "xgbe.h"
 124 #include "xgbe-common.h"
 125
 126 #define XGBE_PHY_PORT_SPEED_100         BIT(0)
 127 #define XGBE_PHY_PORT_SPEED_1000        BIT(1)
 128 #define XGBE_PHY_PORT_SPEED_2500        BIT(2)
 129 #define XGBE_PHY_PORT_SPEED_10000       BIT(3)
 130
 131 #define XGBE_MUTEX_RELEASE              0x80000000
 132
 133 #define XGBE_SFP_DIRECT                 7
 134
 135 /* I2C target addresses */
 136 #define XGBE_SFP_SERIAL_ID_ADDRESS      0x50
 137 #define XGBE_SFP_DIAG_INFO_ADDRESS      0x51
 138 #define XGBE_SFP_PHY_ADDRESS            0x56
 139 #define XGBE_GPIO_ADDRESS_PCA9555       0x20
 140
 141 /* SFP sideband signal indicators */
 142 #define XGBE_GPIO_NO_TX_FAULT           BIT(0)
 143 #define XGBE_GPIO_NO_RATE_SELECT        BIT(1)
 144 #define XGBE_GPIO_NO_MOD_ABSENT         BIT(2)
 145 #define XGBE_GPIO_NO_RX_LOS             BIT(3)
 146
 147 /* Rate-change complete wait/retry count */
 148 #define XGBE_RATECHANGE_COUNT           500
 149
 150 /* CDR delay values for KR support (in usec) */
 151 #define XGBE_CDR_DELAY_INIT             10000
 152 #define XGBE_CDR_DELAY_INC              10000
 153 #define XGBE_CDR_DELAY_MAX              100000
 154
 155 /* RRC frequency during link status check */
 156 #define XGBE_RRC_FREQUENCY              10
 157
 158 enum xgbe_port_mode {
 159         XGBE_PORT_MODE_RSVD = 0,
 160         XGBE_PORT_MODE_BACKPLANE,
 161         XGBE_PORT_MODE_BACKPLANE_2500,
 162         XGBE_PORT_MODE_1000BASE_T,
 163         XGBE_PORT_MODE_1000BASE_X,
 164         XGBE_PORT_MODE_NBASE_T,
 165         XGBE_PORT_MODE_10GBASE_T,
 166         XGBE_PORT_MODE_10GBASE_R,
 167         XGBE_PORT_MODE_SFP,
 168         XGBE_PORT_MODE_MAX,
 169 };
 170
 171 enum xgbe_conn_type {
 172         XGBE_CONN_TYPE_NONE = 0,
 173         XGBE_CONN_TYPE_SFP,
 174         XGBE_CONN_TYPE_MDIO,
 175         XGBE_CONN_TYPE_RSVD1,
 176         XGBE_CONN_TYPE_BACKPLANE,
 177         XGBE_CONN_TYPE_MAX,
 178 };
 179
 180 /* SFP/SFP+ related definitions */
 181 enum xgbe_sfp_comm {
 182         XGBE_SFP_COMM_DIRECT = 0,
 183         XGBE_SFP_COMM_PCA9545,
 184 };
 185
 186 enum xgbe_sfp_cable {
 187         XGBE_SFP_CABLE_UNKNOWN = 0,
 188         XGBE_SFP_CABLE_ACTIVE,
 189         XGBE_SFP_CABLE_PASSIVE,
 190 };
 191
 192 enum xgbe_sfp_base {
 193         XGBE_SFP_BASE_UNKNOWN = 0,
 194         XGBE_SFP_BASE_1000_T,
 195         XGBE_SFP_BASE_1000_SX,
 196         XGBE_SFP_BASE_1000_LX,
 197         XGBE_SFP_BASE_1000_CX,
 198         XGBE_SFP_BASE_10000_SR,
 199         XGBE_SFP_BASE_10000_LR,
 200         XGBE_SFP_BASE_10000_LRM,
 201         XGBE_SFP_BASE_10000_ER,
 202         XGBE_SFP_BASE_10000_CR,
 203 };
 204
 205 enum xgbe_sfp_speed {
 206         XGBE_SFP_SPEED_UNKNOWN = 0,
 207         XGBE_SFP_SPEED_100_1000,
 208         XGBE_SFP_SPEED_1000,
 209         XGBE_SFP_SPEED_10000,
 210 };
 211
 212 /* SFP Serial ID Base ID values relative to an offset of 0 */
 213 #define XGBE_SFP_BASE_ID                        0
 214 #define XGBE_SFP_ID_SFP                         0x03
 215
 216 #define XGBE_SFP_BASE_EXT_ID                    1
 217 #define XGBE_SFP_EXT_ID_SFP                     0x04
 218
 219 #define XGBE_SFP_BASE_10GBE_CC                  3
 220 #define XGBE_SFP_BASE_10GBE_CC_SR               BIT(4)
 221 #define XGBE_SFP_BASE_10GBE_CC_LR               BIT(5)
 222 #define XGBE_SFP_BASE_10GBE_CC_LRM              BIT(6)
 223 #define XGBE_SFP_BASE_10GBE_CC_ER               BIT(7)
 224
 225 #define XGBE_SFP_BASE_1GBE_CC                   6
 226 #define XGBE_SFP_BASE_1GBE_CC_SX                BIT(0)
 227 #define XGBE_SFP_BASE_1GBE_CC_LX                BIT(1)
 228 #define XGBE_SFP_BASE_1GBE_CC_CX                BIT(2)
 229 #define XGBE_SFP_BASE_1GBE_CC_T                 BIT(3)
 230
 231 #define XGBE_SFP_BASE_CABLE                     8
 232 #define XGBE_SFP_BASE_CABLE_PASSIVE             BIT(2)
 233 #define XGBE_SFP_BASE_CABLE_ACTIVE              BIT(3)
 234
 235 #define XGBE_SFP_BASE_BR                        12
 236 #define XGBE_SFP_BASE_BR_1GBE_MIN               0x0a
 237 #define XGBE_SFP_BASE_BR_1GBE_MAX               0x0d
 238 #define XGBE_SFP_BASE_BR_10GBE_MIN              0x64
 239 #define XGBE_SFP_BASE_BR_10GBE_MAX              0x68
 240
 241 #define XGBE_SFP_BASE_CU_CABLE_LEN              18
 242
 243 #define XGBE_SFP_BASE_VENDOR_NAME               20
 244 #define XGBE_SFP_BASE_VENDOR_NAME_LEN           16
 245 #define XGBE_SFP_BASE_VENDOR_PN                 40
 246 #define XGBE_SFP_BASE_VENDOR_PN_LEN             16
 247 #define XGBE_SFP_BASE_VENDOR_REV                56
 248 #define XGBE_SFP_BASE_VENDOR_REV_LEN            4
 249
 250 #define XGBE_SFP_BASE_CC                        63
 251
 252 /* SFP Serial ID Extended ID values relative to an offset of 64 */
 253 #define XGBE_SFP_BASE_VENDOR_SN                 4
 254 #define XGBE_SFP_BASE_VENDOR_SN_LEN             16
 255
 256 #define XGBE_SFP_EXTD_OPT1                      1
 257 #define XGBE_SFP_EXTD_OPT1_RX_LOS               BIT(1)
 258 #define XGBE_SFP_EXTD_OPT1_TX_FAULT             BIT(3)
 259
 260 #define XGBE_SFP_EXTD_DIAG                      28
 261 #define XGBE_SFP_EXTD_DIAG_ADDR_CHANGE          BIT(2)
 262
 263 #define XGBE_SFP_EXTD_SFF_8472                  30
 264
 265 #define XGBE_SFP_EXTD_CC                        31
 266
 267 struct xgbe_sfp_eeprom {
 268         u8 base[64];
 269         u8 extd[32];
 270         u8 vendor[32];
 271 };
 272
 273 #define XGBE_BEL_FUSE_VENDOR    "BEL-FUSE        "
 274 #define XGBE_BEL_FUSE_PARTNO    "1GBT-SFP06      "
 275
 276 struct xgbe_sfp_ascii {
 277         union {
 278                 char vendor[XGBE_SFP_BASE_VENDOR_NAME_LEN + 1];
 279                 char partno[XGBE_SFP_BASE_VENDOR_PN_LEN + 1];
 280                 char rev[XGBE_SFP_BASE_VENDOR_REV_LEN + 1];
 281                 char serno[XGBE_SFP_BASE_VENDOR_SN_LEN + 1];
 282         } u;
 283 };
 284
 285 /* MDIO PHY reset types */
 286 enum xgbe_mdio_reset {
 287         XGBE_MDIO_RESET_NONE = 0,
 288         XGBE_MDIO_RESET_I2C_GPIO,
 289         XGBE_MDIO_RESET_INT_GPIO,
 290         XGBE_MDIO_RESET_MAX,
 291 };
 292
 293 /* Re-driver related definitions */
 294 enum xgbe_phy_redrv_if {
 295         XGBE_PHY_REDRV_IF_MDIO = 0,
 296         XGBE_PHY_REDRV_IF_I2C,
 297         XGBE_PHY_REDRV_IF_MAX,
 298 };
 299
 300 enum xgbe_phy_redrv_model {
 301         XGBE_PHY_REDRV_MODEL_4223 = 0,
 302         XGBE_PHY_REDRV_MODEL_4227,
 303         XGBE_PHY_REDRV_MODEL_MAX,
 304 };
 305
 306 enum xgbe_phy_redrv_mode {
 307         XGBE_PHY_REDRV_MODE_CX = 5,
 308         XGBE_PHY_REDRV_MODE_SR = 9,
 309 };
 310
 311 #define XGBE_PHY_REDRV_MODE_REG 0x12b0
 312
 313 /* PHY related configuration information */
 314 struct xgbe_phy_data {
 315         enum xgbe_port_mode port_mode;
 316
 317         unsigned int port_id;
 318
 319         unsigned int port_speeds;
 320
 321         enum xgbe_conn_type conn_type;
 322
 323         enum xgbe_mode cur_mode;
 324         enum xgbe_mode start_mode;
 325
 326         unsigned int rrc_count;
 327
 328         unsigned int mdio_addr;
 329
 330         unsigned int comm_owned;
 331
 332         /* SFP Support */
 333         enum xgbe_sfp_comm sfp_comm;
 334         unsigned int sfp_mux_address;
 335         unsigned int sfp_mux_channel;
 336
 337         unsigned int sfp_gpio_address;
 338         unsigned int sfp_gpio_mask;
 339         unsigned int sfp_gpio_inputs;
 340         unsigned int sfp_gpio_rx_los;
 341         unsigned int sfp_gpio_tx_fault;
 342         unsigned int sfp_gpio_mod_absent;
 343         unsigned int sfp_gpio_rate_select;
 344
 345         unsigned int sfp_rx_los;
 346         unsigned int sfp_tx_fault;
 347         unsigned int sfp_mod_absent;
 348         unsigned int sfp_diags;
 349         unsigned int sfp_changed;
 350         unsigned int sfp_phy_avail;
 351         unsigned int sfp_cable_len;
 352         enum xgbe_sfp_base sfp_base;
 353         enum xgbe_sfp_cable sfp_cable;
 354         enum xgbe_sfp_speed sfp_speed;
 355         struct xgbe_sfp_eeprom sfp_eeprom;
 356
 357         /* External PHY support */
 358         enum xgbe_mdio_mode phydev_mode;
 359         struct mii_bus *mii;
 360         struct phy_device *phydev;
 361         enum xgbe_mdio_reset mdio_reset;
 362         unsigned int mdio_reset_addr;
 363         unsigned int mdio_reset_gpio;
 364
 365         /* Re-driver support */
 366         unsigned int redrv;
 367         unsigned int redrv_if;
 368         unsigned int redrv_addr;
 369         unsigned int redrv_lane;
 370         unsigned int redrv_model;
 371
 372         /* KR AN support */
 373         unsigned int phy_cdr_notrack;
 374         unsigned int phy_cdr_delay;
 375 };
 376
 377 /* I2C, MDIO and GPIO lines are muxed, so only one device at a time */
 378 static DEFINE_MUTEX(xgbe_phy_comm_lock);
 379
 380 static enum xgbe_an_mode xgbe_phy_an_mode(struct xgbe_prv_data *pdata);
 381
 382 static int xgbe_phy_i2c_xfer(struct xgbe_prv_data *pdata,
 383                              struct xgbe_i2c_op *i2c_op)
 384 {
 385         struct xgbe_phy_data *phy_data = pdata->phy_data;
 386
 387         /* Be sure we own the bus */
 388         if (WARN_ON(!phy_data->comm_owned))
 389                 return -EIO;
 390
 391         return pdata->i2c_if.i2c_xfer(pdata, i2c_op);
 392 }
 393
 394 static int xgbe_phy_redrv_write(struct xgbe_prv_data *pdata, unsigned int reg,
 395                                 unsigned int val)
 396 {
 397         struct xgbe_phy_data *phy_data = pdata->phy_data;
 398         struct xgbe_i2c_op i2c_op;
 399         __be16 *redrv_val;
 400         u8 redrv_data[5], csum;
 401         unsigned int i, retry;
 402         int ret;
 403
 404         /* High byte of register contains read/write indicator */
 405         redrv_data[0] = ((reg >> 8) & 0xff) << 1;
 406         redrv_data[1] = reg & 0xff;
 407         redrv_val = (__be16 *)&redrv_data[2];
 408         *redrv_val = cpu_to_be16(val);
 409
 410         /* Calculate 1 byte checksum */
 411         csum = 0;
 412         for (i = 0; i < 4; i++) {
 413                 csum += redrv_data[i];
 414                 if (redrv_data[i] > csum)
 415                         csum++;
 416         }
 417         redrv_data[4] = ~csum;
 418
 419         retry = 1;
 420 again1:
 421         i2c_op.cmd = XGBE_I2C_CMD_WRITE;
 422         i2c_op.target = phy_data->redrv_addr;
 423         i2c_op.len = sizeof(redrv_data);
 424         i2c_op.buf = redrv_data;
 425         ret = xgbe_phy_i2c_xfer(pdata, &i2c_op);
 426         if (ret) {
 427                 if ((ret == -EAGAIN) && retry--)
 428                         goto again1;
 429
 430                 return ret;
 431         }
 432
 433         retry = 1;
 434 again2:
 435         i2c_op.cmd = XGBE_I2C_CMD_READ;
 436         i2c_op.target = phy_data->redrv_addr;
 437         i2c_op.len = 1;
 438         i2c_op.buf = redrv_data;
 439         ret = xgbe_phy_i2c_xfer(pdata, &i2c_op);
 440         if (ret) {
 441                 if ((ret == -EAGAIN) && retry--)
 442                         goto again2;
 443
 444                 return ret;
 445         }
 446
 447         if (redrv_data[0] != 0xff) {
 448                 netif_dbg(pdata, drv, pdata->netdev,
 449                           "Redriver write checksum error\n");
 450                 ret = -EIO;
 451         }
 452
 453         return ret;
 454 }
 455
 456 static int xgbe_phy_i2c_write(struct xgbe_prv_data *pdata, unsigned int target,
 457                               void *val, unsigned int val_len)
 458 {
 459         struct xgbe_i2c_op i2c_op;
 460         int retry, ret;
 461
 462         retry = 1;
 463 again:
 464         /* Write the specfied register */
 465         i2c_op.cmd = XGBE_I2C_CMD_WRITE;
 466         i2c_op.target = target;
 467         i2c_op.len = val_len;
 468         i2c_op.buf = val;
 469         ret = xgbe_phy_i2c_xfer(pdata, &i2c_op);
 470         if ((ret == -EAGAIN) && retry--)
 471                 goto again;
 472
 473         return ret;
 474 }
 475
 476 static int xgbe_phy_i2c_read(struct xgbe_prv_data *pdata, unsigned int target,
 477                              void *reg, unsigned int reg_len,
 478                              void *val, unsigned int val_len)
 479 {
 480         struct xgbe_i2c_op i2c_op;
 481         int retry, ret;
 482
 483         retry = 1;
 484 again1:
 485         /* Set the specified register to read */
 486         i2c_op.cmd = XGBE_I2C_CMD_WRITE;
 487         i2c_op.target = target;
 488         i2c_op.len = reg_len;
 489         i2c_op.buf = reg;
 490         ret = xgbe_phy_i2c_xfer(pdata, &i2c_op);
 491         if (ret) {
 492                 if ((ret == -EAGAIN) && retry--)
 493                         goto again1;
 494
 495                 return ret;
 496         }
 497
 498         retry = 1;
 499 again2:
 500         /* Read the specfied register */
 501         i2c_op.cmd = XGBE_I2C_CMD_READ;
 502         i2c_op.target = target;
 503         i2c_op.len = val_len;
 504         i2c_op.buf = val;
 505         ret = xgbe_phy_i2c_xfer(pdata, &i2c_op);
 506         if ((ret == -EAGAIN) && retry--)
 507                 goto again2;
 508
 509         return ret;
 510 }
 511
 512 static int xgbe_phy_sfp_put_mux(struct xgbe_prv_data *pdata)
 513 {
 514         struct xgbe_phy_data *phy_data = pdata->phy_data;
 515         struct xgbe_i2c_op i2c_op;
 516         u8 mux_channel;
 517
 518         if (phy_data->sfp_comm == XGBE_SFP_COMM_DIRECT)
 519                 return 0;
 520
 521         /* Select no mux channels */
 522         mux_channel = 0;
 523         i2c_op.cmd = XGBE_I2C_CMD_WRITE;
 524         i2c_op.target = phy_data->sfp_mux_address;
 525         i2c_op.len = sizeof(mux_channel);
 526         i2c_op.buf = &mux_channel;
 527
 528         return xgbe_phy_i2c_xfer(pdata, &i2c_op);
 529 }
 530
 531 static int xgbe_phy_sfp_get_mux(struct xgbe_prv_data *pdata)
 532 {
 533         struct xgbe_phy_data *phy_data = pdata->phy_data;
 534         struct xgbe_i2c_op i2c_op;
 535         u8 mux_channel;
 536
 537         if (phy_data->sfp_comm == XGBE_SFP_COMM_DIRECT)
 538                 return 0;
 539
 540         /* Select desired mux channel */
 541         mux_channel = 1 << phy_data->sfp_mux_channel;
 542         i2c_op.cmd = XGBE_I2C_CMD_WRITE;
 543         i2c_op.target = phy_data->sfp_mux_address;
 544         i2c_op.len = sizeof(mux_channel);
 545         i2c_op.buf = &mux_channel;
 546
 547         return xgbe_phy_i2c_xfer(pdata, &i2c_op);
 548 }
 549
 550 static void xgbe_phy_put_comm_ownership(struct xgbe_prv_data *pdata)
 551 {
 552         struct xgbe_phy_data *phy_data = pdata->phy_data;
 553
 554         phy_data->comm_owned = 0;
 555
 556         mutex_unlock(&xgbe_phy_comm_lock);
 557 }
 558
 559 static int xgbe_phy_get_comm_ownership(struct xgbe_prv_data *pdata)
 560 {
 561         struct xgbe_phy_data *phy_data = pdata->phy_data;
 562         unsigned long timeout;
 563         unsigned int mutex_id;
 564
 565         if (phy_data->comm_owned)
 566                 return 0;
 567
 568         /* The I2C and MDIO/GPIO bus is multiplexed between multiple devices,
 569          * the driver needs to take the software mutex and then the hardware
 570          * mutexes before being able to use the busses.
 571          */
 572         mutex_lock(&xgbe_phy_comm_lock);
 573
 574         /* Clear the mutexes */
 575         XP_IOWRITE(pdata, XP_I2C_MUTEX, XGBE_MUTEX_RELEASE);
 576         XP_IOWRITE(pdata, XP_MDIO_MUTEX, XGBE_MUTEX_RELEASE);
 577
 578         /* Mutex formats are the same for I2C and MDIO/GPIO */
 579         mutex_id = 0;
 580         XP_SET_BITS(mutex_id, XP_I2C_MUTEX, ID, phy_data->port_id);
 581         XP_SET_BITS(mutex_id, XP_I2C_MUTEX, ACTIVE, 1);
 582
 583         timeout = jiffies + (5 * HZ);
 584         while (time_before(jiffies, timeout)) {
 585                 /* Must be all zeroes in order to obtain the mutex */
 586                 if (XP_IOREAD(pdata, XP_I2C_MUTEX) ||
 587                     XP_IOREAD(pdata, XP_MDIO_MUTEX)) {
 588                         usleep_range(100, 200);
 589                         continue;
 590                 }
 591
 592                 /* Obtain the mutex */
 593                 XP_IOWRITE(pdata, XP_I2C_MUTEX, mutex_id);
 594                 XP_IOWRITE(pdata, XP_MDIO_MUTEX, mutex_id);
 595
 596                 phy_data->comm_owned = 1;
 597                 return 0;
 598         }
 599
 600         mutex_unlock(&xgbe_phy_comm_lock);
 601
 602         netdev_err(pdata->netdev, "unable to obtain hardware mutexes\n");
 603
 604         return -ETIMEDOUT;
 605 }
 606
 607 static int xgbe_phy_mdio_mii_write(struct xgbe_prv_data *pdata, int addr,
 608                                    int reg, u16 val)
 609 {
 610         struct xgbe_phy_data *phy_data = pdata->phy_data;
 611
 612         if (reg & MII_ADDR_C45) {
 613                 if (phy_data->phydev_mode != XGBE_MDIO_MODE_CL45)
 614                         return -ENOTSUPP;
 615         } else {
 616                 if (phy_data->phydev_mode != XGBE_MDIO_MODE_CL22)
 617                         return -ENOTSUPP;
 618         }
 619
 620         return pdata->hw_if.write_ext_mii_regs(pdata, addr, reg, val);
 621 }
 622
 623 static int xgbe_phy_i2c_mii_write(struct xgbe_prv_data *pdata, int reg, u16 val)
 624 {
 625         __be16 *mii_val;
 626         u8 mii_data[3];
 627         int ret;
 628
 629         ret = xgbe_phy_sfp_get_mux(pdata);
 630         if (ret)
 631                 return ret;
 632
 633         mii_data[0] = reg & 0xff;
 634         mii_val = (__be16 *)&mii_data[1];
 635         *mii_val = cpu_to_be16(val);
 636
 637         ret = xgbe_phy_i2c_write(pdata, XGBE_SFP_PHY_ADDRESS,
 638                                  mii_data, sizeof(mii_data));
 639
 640         xgbe_phy_sfp_put_mux(pdata);
 641
 642         return ret;
 643 }
 644
 645 static int xgbe_phy_mii_write(struct mii_bus *mii, int addr, int reg, u16 val)
 646 {
 647         struct xgbe_prv_data *pdata = mii->priv;
 648         struct xgbe_phy_data *phy_data = pdata->phy_data;
 649         int ret;
 650
 651         ret = xgbe_phy_get_comm_ownership(pdata);
 652         if (ret)
 653                 return ret;
 654
 655         if (phy_data->conn_type == XGBE_CONN_TYPE_SFP)
 656                 ret = xgbe_phy_i2c_mii_write(pdata, reg, val);
 657         else if (phy_data->conn_type & XGBE_CONN_TYPE_MDIO)
 658                 ret = xgbe_phy_mdio_mii_write(pdata, addr, reg, val);
 659         else
 660                 ret = -ENOTSUPP;
 661
 662         xgbe_phy_put_comm_ownership(pdata);
 663
 664         return ret;
 665 }
 666
 667 static int xgbe_phy_mdio_mii_read(struct xgbe_prv_data *pdata, int addr,
 668                                   int reg)
 669 {
 670         struct xgbe_phy_data *phy_data = pdata->phy_data;
 671
 672         if (reg & MII_ADDR_C45) {
 673                 if (phy_data->phydev_mode != XGBE_MDIO_MODE_CL45)
 674                         return -ENOTSUPP;
 675         } else {
 676                 if (phy_data->phydev_mode != XGBE_MDIO_MODE_CL22)
 677                         return -ENOTSUPP;
 678         }
 679
 680         return pdata->hw_if.read_ext_mii_regs(pdata, addr, reg);
 681 }
 682
 683 static int xgbe_phy_i2c_mii_read(struct xgbe_prv_data *pdata, int reg)
 684 {
 685         __be16 mii_val;
 686         u8 mii_reg;
 687         int ret;
 688
 689         ret = xgbe_phy_sfp_get_mux(pdata);
 690         if (ret)
 691                 return ret;
 692
 693         mii_reg = reg;
 694         ret = xgbe_phy_i2c_read(pdata, XGBE_SFP_PHY_ADDRESS,
 695                                 &mii_reg, sizeof(mii_reg),
 696                                 &mii_val, sizeof(mii_val));
 697         if (!ret)
 698                 ret = be16_to_cpu(mii_val);
 699
 700         xgbe_phy_sfp_put_mux(pdata);
 701
 702         return ret;
 703 }
 704
 705 static int xgbe_phy_mii_read(struct mii_bus *mii, int addr, int reg)
 706 {
 707         struct xgbe_prv_data *pdata = mii->priv;
 708         struct xgbe_phy_data *phy_data = pdata->phy_data;
 709         int ret;
 710
 711         ret = xgbe_phy_get_comm_ownership(pdata);
 712         if (ret)
 713                 return ret;
 714
 715         if (phy_data->conn_type == XGBE_CONN_TYPE_SFP)
 716                 ret = xgbe_phy_i2c_mii_read(pdata, reg);
 717         else if (phy_data->conn_type & XGBE_CONN_TYPE_MDIO)
 718                 ret = xgbe_phy_mdio_mii_read(pdata, addr, reg);
 719         else
 720                 ret = -ENOTSUPP;
 721
 722         xgbe_phy_put_comm_ownership(pdata);
 723
 724         return ret;
 725 }
 726
 727 static void xgbe_phy_sfp_phy_settings(struct xgbe_prv_data *pdata)
 728 {
 729         struct ethtool_link_ksettings *lks = &pdata->phy.lks;
 730         struct xgbe_phy_data *phy_data = pdata->phy_data;
 731
 732         if (!phy_data->sfp_mod_absent && !phy_data->sfp_changed)
 733                 return;
 734
 735         XGBE_ZERO_SUP(lks);
 736
 737         if (phy_data->sfp_mod_absent) {
 738                 pdata->phy.speed = SPEED_UNKNOWN;
 739                 pdata->phy.duplex = DUPLEX_UNKNOWN;
 740                 pdata->phy.autoneg = AUTONEG_ENABLE;
 741                 pdata->phy.pause_autoneg = AUTONEG_ENABLE;
 742
 743                 XGBE_SET_SUP(lks, Autoneg);
 744                 XGBE_SET_SUP(lks, Pause);
 745                 XGBE_SET_SUP(lks, Asym_Pause);
 746                 XGBE_SET_SUP(lks, TP);
 747                 XGBE_SET_SUP(lks, FIBRE);
 748
 749                 XGBE_LM_COPY(lks, advertising, lks, supported);
 750
 751                 return;
 752         }
 753
 754         switch (phy_data->sfp_base) {
 755         case XGBE_SFP_BASE_1000_T:
 756         case XGBE_SFP_BASE_1000_SX:
 757         case XGBE_SFP_BASE_1000_LX:
 758         case XGBE_SFP_BASE_1000_CX:
 759                 pdata->phy.speed = SPEED_UNKNOWN;
 760                 pdata->phy.duplex = DUPLEX_UNKNOWN;
 761                 pdata->phy.autoneg = AUTONEG_ENABLE;
 762                 pdata->phy.pause_autoneg = AUTONEG_ENABLE;
 763                 XGBE_SET_SUP(lks, Autoneg);
 764                 XGBE_SET_SUP(lks, Pause);
 765                 XGBE_SET_SUP(lks, Asym_Pause);
 766                 if (phy_data->sfp_base == XGBE_SFP_BASE_1000_T) {
 767                         if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_100)
 768                                 XGBE_SET_SUP(lks, 100baseT_Full);
 769                         if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_1000)
 770                                 XGBE_SET_SUP(lks, 1000baseT_Full);
 771                 } else {
 772                         if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_1000)
 773                                 XGBE_SET_SUP(lks, 1000baseX_Full);
 774                 }
 775                 break;
 776         case XGBE_SFP_BASE_10000_SR:
 777         case XGBE_SFP_BASE_10000_LR:
 778         case XGBE_SFP_BASE_10000_LRM:
 779         case XGBE_SFP_BASE_10000_ER:
 780         case XGBE_SFP_BASE_10000_CR:
 781                 pdata->phy.speed = SPEED_10000;
 782                 pdata->phy.duplex = DUPLEX_FULL;
 783                 pdata->phy.autoneg = AUTONEG_DISABLE;
 784                 pdata->phy.pause_autoneg = AUTONEG_DISABLE;
 785                 if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_10000) {
 786                         switch (phy_data->sfp_base) {
 787                         case XGBE_SFP_BASE_10000_SR:
 788                                 XGBE_SET_SUP(lks, 10000baseSR_Full);
 789                                 break;
 790                         case XGBE_SFP_BASE_10000_LR:
 791                                 XGBE_SET_SUP(lks, 10000baseLR_Full);
 792                                 break;
 793                         case XGBE_SFP_BASE_10000_LRM:
 794                                 XGBE_SET_SUP(lks, 10000baseLRM_Full);
 795                                 break;
 796                         case XGBE_SFP_BASE_10000_ER:
 797                                 XGBE_SET_SUP(lks, 10000baseER_Full);
 798                                 break;
 799                         case XGBE_SFP_BASE_10000_CR:
 800                                 XGBE_SET_SUP(lks, 10000baseCR_Full);
 801                                 break;
 802                         default:
 803                                 break;
 804                         }
 805                 }
 806                 break;
 807         default:
 808                 pdata->phy.speed = SPEED_UNKNOWN;
 809                 pdata->phy.duplex = DUPLEX_UNKNOWN;
 810                 pdata->phy.autoneg = AUTONEG_DISABLE;
 811                 pdata->phy.pause_autoneg = AUTONEG_DISABLE;
 812                 break;
 813         }
 814
 815         switch (phy_data->sfp_base) {
 816         case XGBE_SFP_BASE_1000_T:
 817         case XGBE_SFP_BASE_1000_CX:
 818         case XGBE_SFP_BASE_10000_CR:
 819                 XGBE_SET_SUP(lks, TP);
 820                 break;
 821         default:
 822                 XGBE_SET_SUP(lks, FIBRE);
 823                 break;
 824         }
 825
 826         XGBE_LM_COPY(lks, advertising, lks, supported);
 827 }
 828
 829 static bool xgbe_phy_sfp_bit_rate(struct xgbe_sfp_eeprom *sfp_eeprom,
 830                                   enum xgbe_sfp_speed sfp_speed)
 831 {
 832         u8 *sfp_base, min, max;
 833
 834         sfp_base = sfp_eeprom->base;
 835
 836         switch (sfp_speed) {
 837         case XGBE_SFP_SPEED_1000:
 838                 min = XGBE_SFP_BASE_BR_1GBE_MIN;
 839                 max = XGBE_SFP_BASE_BR_1GBE_MAX;
 840                 break;
 841         case XGBE_SFP_SPEED_10000:
 842                 min = XGBE_SFP_BASE_BR_10GBE_MIN;
 843                 max = XGBE_SFP_BASE_BR_10GBE_MAX;
 844                 break;
 845         default:
 846                 return false;
 847         }
 848
 849         return ((sfp_base[XGBE_SFP_BASE_BR] >= min) &&
 850                 (sfp_base[XGBE_SFP_BASE_BR] <= max));
 851 }
 852
 853 static void xgbe_phy_free_phy_device(struct xgbe_prv_data *pdata)
 854 {
 855         struct xgbe_phy_data *phy_data = pdata->phy_data;
 856
 857         if (phy_data->phydev) {
 858                 phy_detach(phy_data->phydev);
 859                 phy_device_remove(phy_data->phydev);
 860                 phy_device_free(phy_data->phydev);
 861                 phy_data->phydev = NULL;
 862         }
 863 }
 864
 865 static bool xgbe_phy_finisar_phy_quirks(struct xgbe_prv_data *pdata)
 866 {
 867         struct xgbe_phy_data *phy_data = pdata->phy_data;
 868         unsigned int phy_id = phy_data->phydev->phy_id;
 869
 870         if ((phy_id & 0xfffffff0) != 0x01ff0cc0)
 871                 return false;
 872
 873         /* Enable Base-T AN */
 874         phy_write(phy_data->phydev, 0x16, 0x0001);
 875         phy_write(phy_data->phydev, 0x00, 0x9140);
 876         phy_write(phy_data->phydev, 0x16, 0x0000);
 877
 878         /* Enable SGMII at 100Base-T/1000Base-T Full Duplex */
 879         phy_write(phy_data->phydev, 0x1b, 0x9084);
 880         phy_write(phy_data->phydev, 0x09, 0x0e00);
 881         phy_write(phy_data->phydev, 0x00, 0x8140);
 882         phy_write(phy_data->phydev, 0x04, 0x0d01);
 883         phy_write(phy_data->phydev, 0x00, 0x9140);
 884
 885         phy_data->phydev->supported = PHY_GBIT_FEATURES;
 886         phy_data->phydev->supported |= SUPPORTED_Pause | SUPPORTED_Asym_Pause;
 887         phy_data->phydev->advertising = phy_data->phydev->supported;
 888
 889         netif_dbg(pdata, drv, pdata->netdev,
 890                   "Finisar PHY quirk in place\n");
 891
 892         return true;
 893 }
 894
 895 static void xgbe_phy_external_phy_quirks(struct xgbe_prv_data *pdata)
 896 {
 897         if (xgbe_phy_finisar_phy_quirks(pdata))
 898                 return;
 899 }
 900
 901 static int xgbe_phy_find_phy_device(struct xgbe_prv_data *pdata)
 902 {
 903         struct ethtool_link_ksettings *lks = &pdata->phy.lks;
 904         struct xgbe_phy_data *phy_data = pdata->phy_data;
 905         struct phy_device *phydev;
 906         u32 advertising;
 907         int ret;
 908
 909         /* If we already have a PHY, just return */
 910         if (phy_data->phydev)
 911                 return 0;
 912
 913         /* Check for the use of an external PHY */
 914         if (phy_data->phydev_mode == XGBE_MDIO_MODE_NONE)
 915                 return 0;
 916
 917         /* For SFP, only use an external PHY if available */
 918         if ((phy_data->port_mode == XGBE_PORT_MODE_SFP) &&
 919             !phy_data->sfp_phy_avail)
 920                 return 0;
 921
 922         /* Set the proper MDIO mode for the PHY */
 923         ret = pdata->hw_if.set_ext_mii_mode(pdata, phy_data->mdio_addr,
 924                                             phy_data->phydev_mode);
 925         if (ret) {
 926                 netdev_err(pdata->netdev,
 927                            "mdio port/clause not compatible (%u/%u)\n",
 928                            phy_data->mdio_addr, phy_data->phydev_mode);
 929                 return ret;
 930         }
 931
 932         /* Create and connect to the PHY device */
 933         phydev = get_phy_device(phy_data->mii, phy_data->mdio_addr,
 934                                 (phy_data->phydev_mode == XGBE_MDIO_MODE_CL45));
 935         if (IS_ERR(phydev)) {
 936                 netdev_err(pdata->netdev, "get_phy_device failed\n");
 937                 return -ENODEV;
 938         }
 939         netif_dbg(pdata, drv, pdata->netdev, "external PHY id is %#010x\n",
 940                   phydev->phy_id);
 941
 942         /*TODO: If c45, add request_module based on one of the MMD ids? */
 943
 944         ret = phy_device_register(phydev);
 945         if (ret) {
 946                 netdev_err(pdata->netdev, "phy_device_register failed\n");
 947                 phy_device_free(phydev);
 948                 return ret;
 949         }
 950
 951         ret = phy_attach_direct(pdata->netdev, phydev, phydev->dev_flags,
 952                                 PHY_INTERFACE_MODE_SGMII);
 953         if (ret) {
 954                 netdev_err(pdata->netdev, "phy_attach_direct failed\n");
 955                 phy_device_remove(phydev);
 956                 phy_device_free(phydev);
 957                 return ret;
 958         }
 959         phy_data->phydev = phydev;
 960
 961         xgbe_phy_external_phy_quirks(pdata);
 962
 963         ethtool_convert_link_mode_to_legacy_u32(&advertising,
 964                                                 lks->link_modes.advertising);
 965         phydev->advertising &= advertising;
 966
 967         phy_start_aneg(phy_data->phydev);
 968
 969         return 0;
 970 }
 971
 972 static void xgbe_phy_sfp_external_phy(struct xgbe_prv_data *pdata)
 973 {
 974         struct xgbe_phy_data *phy_data = pdata->phy_data;
 975         int ret;
 976
 977         if (!phy_data->sfp_changed)
 978                 return;
 979
 980         phy_data->sfp_phy_avail = 0;
 981
 982         if (phy_data->sfp_base != XGBE_SFP_BASE_1000_T)
 983                 return;
 984
 985         /* Check access to the PHY by reading CTRL1 */
 986         ret = xgbe_phy_i2c_mii_read(pdata, MII_BMCR);
 987         if (ret < 0)
 988                 return;
 989
 990         /* Successfully accessed the PHY */
 991         phy_data->sfp_phy_avail = 1;
 992 }
 993
 994 static bool xgbe_phy_check_sfp_rx_los(struct xgbe_phy_data *phy_data)
 995 {
 996         u8 *sfp_extd = phy_data->sfp_eeprom.extd;
 997
 998         if (!(sfp_extd[XGBE_SFP_EXTD_OPT1] & XGBE_SFP_EXTD_OPT1_RX_LOS))
 999                 return false;
1000
1001         if (phy_data->sfp_gpio_mask & XGBE_GPIO_NO_RX_LOS)
1002                 return false;
1003
1004         if (phy_data->sfp_gpio_inputs & (1 << phy_data->sfp_gpio_rx_los))
1005                 return true;
1006
1007         return false;
1008 }
1009
1010 static bool xgbe_phy_check_sfp_tx_fault(struct xgbe_phy_data *phy_data)
1011 {
1012         u8 *sfp_extd = phy_data->sfp_eeprom.extd;
1013
1014         if (!(sfp_extd[XGBE_SFP_EXTD_OPT1] & XGBE_SFP_EXTD_OPT1_TX_FAULT))
1015                 return false;
1016
1017         if (phy_data->sfp_gpio_mask & XGBE_GPIO_NO_TX_FAULT)
1018                 return false;
1019
1020         if (phy_data->sfp_gpio_inputs & (1 << phy_data->sfp_gpio_tx_fault))
1021                 return true;
1022
1023         return false;
1024 }
1025
1026 static bool xgbe_phy_check_sfp_mod_absent(struct xgbe_phy_data *phy_data)
1027 {
1028         if (phy_data->sfp_gpio_mask & XGBE_GPIO_NO_MOD_ABSENT)
1029                 return false;
1030
1031         if (phy_data->sfp_gpio_inputs & (1 << phy_data->sfp_gpio_mod_absent))
1032                 return true;
1033
1034         return false;
1035 }
1036
1037 static bool xgbe_phy_belfuse_parse_quirks(struct xgbe_prv_data *pdata)
1038 {
1039         struct xgbe_phy_data *phy_data = pdata->phy_data;
1040         struct xgbe_sfp_eeprom *sfp_eeprom = &phy_data->sfp_eeprom;
1041
1042         if (memcmp(&sfp_eeprom->base[XGBE_SFP_BASE_VENDOR_NAME],
1043                    XGBE_BEL_FUSE_VENDOR, XGBE_SFP_BASE_VENDOR_NAME_LEN))
1044                 return false;
1045
1046         if (!memcmp(&sfp_eeprom->base[XGBE_SFP_BASE_VENDOR_PN],
1047                     XGBE_BEL_FUSE_PARTNO, XGBE_SFP_BASE_VENDOR_PN_LEN)) {
1048                 phy_data->sfp_base = XGBE_SFP_BASE_1000_SX;
1049                 phy_data->sfp_cable = XGBE_SFP_CABLE_ACTIVE;
1050                 phy_data->sfp_speed = XGBE_SFP_SPEED_1000;
1051                 if (phy_data->sfp_changed)
1052                         netif_dbg(pdata, drv, pdata->netdev,
1053                                   "Bel-Fuse SFP quirk in place\n");
1054                 return true;
1055         }
1056
1057         return false;
1058 }
1059
1060 static bool xgbe_phy_sfp_parse_quirks(struct xgbe_prv_data *pdata)
1061 {
1062         if (xgbe_phy_belfuse_parse_quirks(pdata))
1063                 return true;
1064
1065         return false;
1066 }
1067
1068 static void xgbe_phy_sfp_parse_eeprom(struct xgbe_prv_data *pdata)
1069 {
1070         struct xgbe_phy_data *phy_data = pdata->phy_data;
1071         struct xgbe_sfp_eeprom *sfp_eeprom = &phy_data->sfp_eeprom;
1072         u8 *sfp_base;
1073
1074         sfp_base = sfp_eeprom->base;
1075
1076         if (sfp_base[XGBE_SFP_BASE_ID] != XGBE_SFP_ID_SFP)
1077                 return;
1078
1079         if (sfp_base[XGBE_SFP_BASE_EXT_ID] != XGBE_SFP_EXT_ID_SFP)
1080                 return;
1081
1082         /* Update transceiver signals (eeprom extd/options) */
1083         phy_data->sfp_tx_fault = xgbe_phy_check_sfp_tx_fault(phy_data);
1084         phy_data->sfp_rx_los = xgbe_phy_check_sfp_rx_los(phy_data);
1085
1086         if (xgbe_phy_sfp_parse_quirks(pdata))
1087                 return;
1088
1089         /* Assume ACTIVE cable unless told it is PASSIVE */
1090         if (sfp_base[XGBE_SFP_BASE_CABLE] & XGBE_SFP_BASE_CABLE_PASSIVE) {
1091                 phy_data->sfp_cable = XGBE_SFP_CABLE_PASSIVE;
1092                 phy_data->sfp_cable_len = sfp_base[XGBE_SFP_BASE_CU_CABLE_LEN];
1093         } else {
1094                 phy_data->sfp_cable = XGBE_SFP_CABLE_ACTIVE;
1095         }
1096
1097         /* Determine the type of SFP */
1098         if (sfp_base[XGBE_SFP_BASE_10GBE_CC] & XGBE_SFP_BASE_10GBE_CC_SR)
1099                 phy_data->sfp_base = XGBE_SFP_BASE_10000_SR;
1100         else if (sfp_base[XGBE_SFP_BASE_10GBE_CC] & XGBE_SFP_BASE_10GBE_CC_LR)
1101                 phy_data->sfp_base = XGBE_SFP_BASE_10000_LR;
1102         else if (sfp_base[XGBE_SFP_BASE_10GBE_CC] & XGBE_SFP_BASE_10GBE_CC_LRM)
1103                 phy_data->sfp_base = XGBE_SFP_BASE_10000_LRM;
1104         else if (sfp_base[XGBE_SFP_BASE_10GBE_CC] & XGBE_SFP_BASE_10GBE_CC_ER)
1105                 phy_data->sfp_base = XGBE_SFP_BASE_10000_ER;
1106         else if (sfp_base[XGBE_SFP_BASE_1GBE_CC] & XGBE_SFP_BASE_1GBE_CC_SX)
1107                 phy_data->sfp_base = XGBE_SFP_BASE_1000_SX;
1108         else if (sfp_base[XGBE_SFP_BASE_1GBE_CC] & XGBE_SFP_BASE_1GBE_CC_LX)
1109                 phy_data->sfp_base = XGBE_SFP_BASE_1000_LX;
1110         else if (sfp_base[XGBE_SFP_BASE_1GBE_CC] & XGBE_SFP_BASE_1GBE_CC_CX)
1111                 phy_data->sfp_base = XGBE_SFP_BASE_1000_CX;
1112         else if (sfp_base[XGBE_SFP_BASE_1GBE_CC] & XGBE_SFP_BASE_1GBE_CC_T)
1113                 phy_data->sfp_base = XGBE_SFP_BASE_1000_T;
1114         else if ((phy_data->sfp_cable == XGBE_SFP_CABLE_PASSIVE) &&
1115                  xgbe_phy_sfp_bit_rate(sfp_eeprom, XGBE_SFP_SPEED_10000))
1116                 phy_data->sfp_base = XGBE_SFP_BASE_10000_CR;
1117
1118         switch (phy_data->sfp_base) {
1119         case XGBE_SFP_BASE_1000_T:
1120                 phy_data->sfp_speed = XGBE_SFP_SPEED_100_1000;
1121                 break;
1122         case XGBE_SFP_BASE_1000_SX:
1123         case XGBE_SFP_BASE_1000_LX:
1124         case XGBE_SFP_BASE_1000_CX:
1125                 phy_data->sfp_speed = XGBE_SFP_SPEED_1000;
1126                 break;
1127         case XGBE_SFP_BASE_10000_SR:
1128         case XGBE_SFP_BASE_10000_LR:
1129         case XGBE_SFP_BASE_10000_LRM:
1130         case XGBE_SFP_BASE_10000_ER:
1131         case XGBE_SFP_BASE_10000_CR:
1132                 phy_data->sfp_speed = XGBE_SFP_SPEED_10000;
1133                 break;
1134         default:
1135                 break;
1136         }
1137 }
1138
1139 static void xgbe_phy_sfp_eeprom_info(struct xgbe_prv_data *pdata,
1140                                      struct xgbe_sfp_eeprom *sfp_eeprom)
1141 {
1142         struct xgbe_sfp_ascii sfp_ascii;
1143         char *sfp_data = (char *)&sfp_ascii;
1144
1145         netif_dbg(pdata, drv, pdata->netdev, "SFP detected:\n");
1146         memcpy(sfp_data, &sfp_eeprom->base[XGBE_SFP_BASE_VENDOR_NAME],
1147                XGBE_SFP_BASE_VENDOR_NAME_LEN);
1148         sfp_data[XGBE_SFP_BASE_VENDOR_NAME_LEN] = '\0';
1149         netif_dbg(pdata, drv, pdata->netdev, "  vendor:         %s\n",
1150                   sfp_data);
1151
1152         memcpy(sfp_data, &sfp_eeprom->base[XGBE_SFP_BASE_VENDOR_PN],
1153                XGBE_SFP_BASE_VENDOR_PN_LEN);
1154         sfp_data[XGBE_SFP_BASE_VENDOR_PN_LEN] = '\0';
1155         netif_dbg(pdata, drv, pdata->netdev, "  part number:    %s\n",
1156                   sfp_data);
1157
1158         memcpy(sfp_data, &sfp_eeprom->base[XGBE_SFP_BASE_VENDOR_REV],
1159                XGBE_SFP_BASE_VENDOR_REV_LEN);
1160         sfp_data[XGBE_SFP_BASE_VENDOR_REV_LEN] = '\0';
1161         netif_dbg(pdata, drv, pdata->netdev, "  revision level: %s\n",
1162                   sfp_data);
1163
1164         memcpy(sfp_data, &sfp_eeprom->extd[XGBE_SFP_BASE_VENDOR_SN],
1165                XGBE_SFP_BASE_VENDOR_SN_LEN);
1166         sfp_data[XGBE_SFP_BASE_VENDOR_SN_LEN] = '\0';
1167         netif_dbg(pdata, drv, pdata->netdev, "  serial number:  %s\n",
1168                   sfp_data);
1169 }
1170
1171 static bool xgbe_phy_sfp_verify_eeprom(u8 cc_in, u8 *buf, unsigned int len)
1172 {
1173         u8 cc;
1174
1175         for (cc = 0; len; buf++, len--)
1176                 cc += *buf;
1177
1178         return (cc == cc_in) ? true : false;
1179 }
1180
1181 static int xgbe_phy_sfp_read_eeprom(struct xgbe_prv_data *pdata)
1182 {
1183         struct xgbe_phy_data *phy_data = pdata->phy_data;
1184         struct xgbe_sfp_eeprom sfp_eeprom;
1185         u8 eeprom_addr;
1186         int ret;
1187
1188         ret = xgbe_phy_sfp_get_mux(pdata);
1189         if (ret) {
1190                 dev_err_once(pdata->dev, "%s: I2C error setting SFP MUX\n",
1191                              netdev_name(pdata->netdev));
1192                 return ret;
1193         }
1194
1195         /* Read the SFP serial ID eeprom */
1196         eeprom_addr = 0;
1197         ret = xgbe_phy_i2c_read(pdata, XGBE_SFP_SERIAL_ID_ADDRESS,
1198                                 &eeprom_addr, sizeof(eeprom_addr),
1199                                 &sfp_eeprom, sizeof(sfp_eeprom));
1200         if (ret) {
1201                 dev_err_once(pdata->dev, "%s: I2C error reading SFP EEPROM\n",
1202                              netdev_name(pdata->netdev));
1203                 goto put;
1204         }
1205
1206         /* Validate the contents read */
1207         if (!xgbe_phy_sfp_verify_eeprom(sfp_eeprom.base[XGBE_SFP_BASE_CC],
1208                                         sfp_eeprom.base,
1209                                         sizeof(sfp_eeprom.base) - 1)) {
1210                 ret = -EINVAL;
1211                 goto put;
1212         }
1213
1214         if (!xgbe_phy_sfp_verify_eeprom(sfp_eeprom.extd[XGBE_SFP_EXTD_CC],
1215                                         sfp_eeprom.extd,
1216                                         sizeof(sfp_eeprom.extd) - 1)) {
1217                 ret = -EINVAL;
1218                 goto put;
1219         }
1220
1221         /* Check for an added or changed SFP */
1222         if (memcmp(&phy_data->sfp_eeprom, &sfp_eeprom, sizeof(sfp_eeprom))) {
1223                 phy_data->sfp_changed = 1;
1224
1225                 if (netif_msg_drv(pdata))
1226                         xgbe_phy_sfp_eeprom_info(pdata, &sfp_eeprom);
1227
1228                 memcpy(&phy_data->sfp_eeprom, &sfp_eeprom, sizeof(sfp_eeprom));
1229
1230                 if (sfp_eeprom.extd[XGBE_SFP_EXTD_SFF_8472]) {
1231                         u8 diag_type = sfp_eeprom.extd[XGBE_SFP_EXTD_DIAG];
1232
1233                         if (!(diag_type & XGBE_SFP_EXTD_DIAG_ADDR_CHANGE))
1234                                 phy_data->sfp_diags = 1;
1235                 }
1236
1237                 xgbe_phy_free_phy_device(pdata);
1238         } else {
1239                 phy_data->sfp_changed = 0;
1240         }
1241
1242 put:
1243         xgbe_phy_sfp_put_mux(pdata);
1244
1245         return ret;
1246 }
1247
1248 static void xgbe_phy_sfp_signals(struct xgbe_prv_data *pdata)
1249 {
1250         struct xgbe_phy_data *phy_data = pdata->phy_data;
1251         u8 gpio_reg, gpio_ports[2];
1252         int ret;
1253
1254         /* Read the input port registers */
1255         gpio_reg = 0;
1256         ret = xgbe_phy_i2c_read(pdata, phy_data->sfp_gpio_address,
1257                                 &gpio_reg, sizeof(gpio_reg),
1258                                 gpio_ports, sizeof(gpio_ports));
1259         if (ret) {
1260                 dev_err_once(pdata->dev, "%s: I2C error reading SFP GPIOs\n",
1261                              netdev_name(pdata->netdev));
1262                 return;
1263         }
1264
1265         phy_data->sfp_gpio_inputs = (gpio_ports[1] << 8) | gpio_ports[0];
1266
1267         phy_data->sfp_mod_absent = xgbe_phy_check_sfp_mod_absent(phy_data);
1268 }
1269
1270 static void xgbe_phy_sfp_mod_absent(struct xgbe_prv_data *pdata)
1271 {
1272         struct xgbe_phy_data *phy_data = pdata->phy_data;
1273
1274         xgbe_phy_free_phy_device(pdata);
1275
1276         phy_data->sfp_mod_absent = 1;
1277         phy_data->sfp_phy_avail = 0;
1278         memset(&phy_data->sfp_eeprom, 0, sizeof(phy_data->sfp_eeprom));
1279 }
1280
1281 static void xgbe_phy_sfp_reset(struct xgbe_phy_data *phy_data)
1282 {
1283         phy_data->sfp_rx_los = 0;
1284         phy_data->sfp_tx_fault = 0;
1285         phy_data->sfp_mod_absent = 1;
1286         phy_data->sfp_diags = 0;
1287         phy_data->sfp_base = XGBE_SFP_BASE_UNKNOWN;
1288         phy_data->sfp_cable = XGBE_SFP_CABLE_UNKNOWN;
1289         phy_data->sfp_speed = XGBE_SFP_SPEED_UNKNOWN;
1290 }
1291
1292 static void xgbe_phy_sfp_detect(struct xgbe_prv_data *pdata)
1293 {
1294         struct xgbe_phy_data *phy_data = pdata->phy_data;
1295         int ret;
1296
1297         /* Reset the SFP signals and info */
1298         xgbe_phy_sfp_reset(phy_data);
1299
1300         ret = xgbe_phy_get_comm_ownership(pdata);
1301         if (ret)
1302                 return;
1303
1304         /* Read the SFP signals and check for module presence */
1305         xgbe_phy_sfp_signals(pdata);
1306         if (phy_data->sfp_mod_absent) {
1307                 xgbe_phy_sfp_mod_absent(pdata);
1308                 goto put;
1309         }
1310
1311         ret = xgbe_phy_sfp_read_eeprom(pdata);
1312         if (ret) {
1313                 /* Treat any error as if there isn't an SFP plugged in */
1314                 xgbe_phy_sfp_reset(phy_data);
1315                 xgbe_phy_sfp_mod_absent(pdata);
1316                 goto put;
1317         }
1318
1319         xgbe_phy_sfp_parse_eeprom(pdata);
1320
1321         xgbe_phy_sfp_external_phy(pdata);
1322
1323 put:
1324         xgbe_phy_sfp_phy_settings(pdata);
1325
1326         xgbe_phy_put_comm_ownership(pdata);
1327 }
1328
1329 static void xgbe_phy_phydev_flowctrl(struct xgbe_prv_data *pdata)
1330 {
1331         struct ethtool_link_ksettings *lks = &pdata->phy.lks;
1332         struct xgbe_phy_data *phy_data = pdata->phy_data;
1333         u16 lcl_adv = 0, rmt_adv = 0;
1334         u8 fc;
1335
1336         pdata->phy.tx_pause = 0;
1337         pdata->phy.rx_pause = 0;
1338
1339         if (!phy_data->phydev)
1340                 return;
1341
1342         if (phy_data->phydev->advertising & ADVERTISED_Pause)
1343                 lcl_adv |= ADVERTISE_PAUSE_CAP;
1344         if (phy_data->phydev->advertising & ADVERTISED_Asym_Pause)
1345                 lcl_adv |= ADVERTISE_PAUSE_ASYM;
1346
1347         if (phy_data->phydev->pause) {
1348                 XGBE_SET_LP_ADV(lks, Pause);
1349                 rmt_adv |= LPA_PAUSE_CAP;
1350         }
1351         if (phy_data->phydev->asym_pause) {
1352                 XGBE_SET_LP_ADV(lks, Asym_Pause);
1353                 rmt_adv |= LPA_PAUSE_ASYM;
1354         }
1355
1356         fc = mii_resolve_flowctrl_fdx(lcl_adv, rmt_adv);
1357         if (fc & FLOW_CTRL_TX)
1358                 pdata->phy.tx_pause = 1;
1359         if (fc & FLOW_CTRL_RX)
1360                 pdata->phy.rx_pause = 1;
1361 }
1362
1363 static enum xgbe_mode xgbe_phy_an37_sgmii_outcome(struct xgbe_prv_data *pdata)
1364 {
1365         struct ethtool_link_ksettings *lks = &pdata->phy.lks;
1366         enum xgbe_mode mode;
1367
1368         XGBE_SET_LP_ADV(lks, Autoneg);
1369         XGBE_SET_LP_ADV(lks, TP);
1370
1371         /* Use external PHY to determine flow control */
1372         if (pdata->phy.pause_autoneg)
1373                 xgbe_phy_phydev_flowctrl(pdata);
1374
1375         switch (pdata->an_status & XGBE_SGMII_AN_LINK_SPEED) {
1376         case XGBE_SGMII_AN_LINK_SPEED_100:
1377                 if (pdata->an_status & XGBE_SGMII_AN_LINK_DUPLEX) {
1378                         XGBE_SET_LP_ADV(lks, 100baseT_Full);
1379                         mode = XGBE_MODE_SGMII_100;
1380                 } else {
1381                         /* Half-duplex not supported */
1382                         XGBE_SET_LP_ADV(lks, 100baseT_Half);
1383                         mode = XGBE_MODE_UNKNOWN;
1384                 }
1385                 break;
1386         case XGBE_SGMII_AN_LINK_SPEED_1000:
1387                 if (pdata->an_status & XGBE_SGMII_AN_LINK_DUPLEX) {
1388                         XGBE_SET_LP_ADV(lks, 1000baseT_Full);
1389                         mode = XGBE_MODE_SGMII_1000;
1390                 } else {
1391                         /* Half-duplex not supported */
1392                         XGBE_SET_LP_ADV(lks, 1000baseT_Half);
1393                         mode = XGBE_MODE_UNKNOWN;
1394                 }
1395                 break;
1396         default:
1397                 mode = XGBE_MODE_UNKNOWN;
1398         }
1399
1400         return mode;
1401 }
1402
1403 static enum xgbe_mode xgbe_phy_an37_outcome(struct xgbe_prv_data *pdata)
1404 {
1405         struct ethtool_link_ksettings *lks = &pdata->phy.lks;
1406         enum xgbe_mode mode;
1407         unsigned int ad_reg, lp_reg;
1408
1409         XGBE_SET_LP_ADV(lks, Autoneg);
1410         XGBE_SET_LP_ADV(lks, FIBRE);
1411
1412         /* Compare Advertisement and Link Partner register */
1413         ad_reg = XMDIO_READ(pdata, MDIO_MMD_VEND2, MDIO_VEND2_AN_ADVERTISE);
1414         lp_reg = XMDIO_READ(pdata, MDIO_MMD_VEND2, MDIO_VEND2_AN_LP_ABILITY);
1415         if (lp_reg & 0x100)
1416                 XGBE_SET_LP_ADV(lks, Pause);
1417         if (lp_reg & 0x80)
1418                 XGBE_SET_LP_ADV(lks, Asym_Pause);
1419
1420         if (pdata->phy.pause_autoneg) {
1421                 /* Set flow control based on auto-negotiation result */
1422                 pdata->phy.tx_pause = 0;
1423                 pdata->phy.rx_pause = 0;
1424
1425                 if (ad_reg & lp_reg & 0x100) {
1426                         pdata->phy.tx_pause = 1;
1427                         pdata->phy.rx_pause = 1;
1428                 } else if (ad_reg & lp_reg & 0x80) {
1429                         if (ad_reg & 0x100)
1430                                 pdata->phy.rx_pause = 1;
1431                         else if (lp_reg & 0x100)
1432                                 pdata->phy.tx_pause = 1;
1433                 }
1434         }
1435
1436         if (lp_reg & 0x20)
1437                 XGBE_SET_LP_ADV(lks, 1000baseX_Full);
1438
1439         /* Half duplex is not supported */
1440         ad_reg &= lp_reg;
1441         mode = (ad_reg & 0x20) ? XGBE_MODE_X : XGBE_MODE_UNKNOWN;
1442
1443         return mode;
1444 }
1445
1446 static enum xgbe_mode xgbe_phy_an73_redrv_outcome(struct xgbe_prv_data *pdata)
1447 {
1448         struct ethtool_link_ksettings *lks = &pdata->phy.lks;
1449         struct xgbe_phy_data *phy_data = pdata->phy_data;
1450         enum xgbe_mode mode;
1451         unsigned int ad_reg, lp_reg;
1452
1453         XGBE_SET_LP_ADV(lks, Autoneg);
1454         XGBE_SET_LP_ADV(lks, Backplane);
1455
1456         /* Use external PHY to determine flow control */
1457         if (pdata->phy.pause_autoneg)
1458                 xgbe_phy_phydev_flowctrl(pdata);
1459
1460         /* Compare Advertisement and Link Partner register 2 */
1461         ad_reg = XMDIO_READ(pdata, MDIO_MMD_AN, MDIO_AN_ADVERTISE + 1);
1462         lp_reg = XMDIO_READ(pdata, MDIO_MMD_AN, MDIO_AN_LPA + 1);
1463         if (lp_reg & 0x80)
1464                 XGBE_SET_LP_ADV(lks, 10000baseKR_Full);
1465         if (lp_reg & 0x20)
1466                 XGBE_SET_LP_ADV(lks, 1000baseKX_Full);
1467
1468         ad_reg &= lp_reg;
1469         if (ad_reg & 0x80) {
1470                 switch (phy_data->port_mode) {
1471                 case XGBE_PORT_MODE_BACKPLANE:
1472                         mode = XGBE_MODE_KR;
1473                         break;
1474                 default:
1475                         mode = XGBE_MODE_SFI;
1476                         break;
1477                 }
1478         } else if (ad_reg & 0x20) {
1479                 switch (phy_data->port_mode) {
1480                 case XGBE_PORT_MODE_BACKPLANE:
1481                         mode = XGBE_MODE_KX_1000;
1482                         break;
1483                 case XGBE_PORT_MODE_1000BASE_X:
1484                         mode = XGBE_MODE_X;
1485                         break;
1486                 case XGBE_PORT_MODE_SFP:
1487                         switch (phy_data->sfp_base) {
1488                         case XGBE_SFP_BASE_1000_T:
1489                                 if (phy_data->phydev &&
1490                                     (phy_data->phydev->speed == SPEED_100))
1491                                         mode = XGBE_MODE_SGMII_100;
1492                                 else
1493                                         mode = XGBE_MODE_SGMII_1000;
1494                                 break;
1495                         case XGBE_SFP_BASE_1000_SX:
1496                         case XGBE_SFP_BASE_1000_LX:
1497                         case XGBE_SFP_BASE_1000_CX:
1498                         default:
1499                                 mode = XGBE_MODE_X;
1500                                 break;
1501                         }
1502                         break;
1503                 default:
1504                         if (phy_data->phydev &&
1505                             (phy_data->phydev->speed == SPEED_100))
1506                                 mode = XGBE_MODE_SGMII_100;
1507                         else
1508                                 mode = XGBE_MODE_SGMII_1000;
1509                         break;
1510                 }
1511         } else {
1512                 mode = XGBE_MODE_UNKNOWN;
1513         }
1514
1515         /* Compare Advertisement and Link Partner register 3 */
1516         ad_reg = XMDIO_READ(pdata, MDIO_MMD_AN, MDIO_AN_ADVERTISE + 2);
1517         lp_reg = XMDIO_READ(pdata, MDIO_MMD_AN, MDIO_AN_LPA + 2);
1518         if (lp_reg & 0xc000)
1519                 XGBE_SET_LP_ADV(lks, 10000baseR_FEC);
1520
1521         return mode;
1522 }
1523
1524 static enum xgbe_mode xgbe_phy_an73_outcome(struct xgbe_prv_data *pdata)
1525 {
1526         struct ethtool_link_ksettings *lks = &pdata->phy.lks;
1527         enum xgbe_mode mode;
1528         unsigned int ad_reg, lp_reg;
1529
1530         XGBE_SET_LP_ADV(lks, Autoneg);
1531         XGBE_SET_LP_ADV(lks, Backplane);
1532
1533         /* Compare Advertisement and Link Partner register 1 */
1534         ad_reg = XMDIO_READ(pdata, MDIO_MMD_AN, MDIO_AN_ADVERTISE);
1535         lp_reg = XMDIO_READ(pdata, MDIO_MMD_AN, MDIO_AN_LPA);
1536         if (lp_reg & 0x400)
1537                 XGBE_SET_LP_ADV(lks, Pause);
1538         if (lp_reg & 0x800)
1539                 XGBE_SET_LP_ADV(lks, Asym_Pause);
1540
1541         if (pdata->phy.pause_autoneg) {
1542                 /* Set flow control based on auto-negotiation result */
1543                 pdata->phy.tx_pause = 0;
1544                 pdata->phy.rx_pause = 0;
1545
1546                 if (ad_reg & lp_reg & 0x400) {
1547                         pdata->phy.tx_pause = 1;
1548                         pdata->phy.rx_pause = 1;
1549                 } else if (ad_reg & lp_reg & 0x800) {
1550                         if (ad_reg & 0x400)
1551                                 pdata->phy.rx_pause = 1;
1552                         else if (lp_reg & 0x400)
1553                                 pdata->phy.tx_pause = 1;
1554                 }
1555         }
1556
1557         /* Compare Advertisement and Link Partner register 2 */
1558         ad_reg = XMDIO_READ(pdata, MDIO_MMD_AN, MDIO_AN_ADVERTISE + 1);
1559         lp_reg = XMDIO_READ(pdata, MDIO_MMD_AN, MDIO_AN_LPA + 1);
1560         if (lp_reg & 0x80)
1561                 XGBE_SET_LP_ADV(lks, 10000baseKR_Full);
1562         if (lp_reg & 0x20)
1563                 XGBE_SET_LP_ADV(lks, 1000baseKX_Full);
1564
1565         ad_reg &= lp_reg;
1566         if (ad_reg & 0x80)
1567                 mode = XGBE_MODE_KR;
1568         else if (ad_reg & 0x20)
1569                 mode = XGBE_MODE_KX_1000;
1570         else
1571                 mode = XGBE_MODE_UNKNOWN;
1572
1573         /* Compare Advertisement and Link Partner register 3 */
1574         ad_reg = XMDIO_READ(pdata, MDIO_MMD_AN, MDIO_AN_ADVERTISE + 2);
1575         lp_reg = XMDIO_READ(pdata, MDIO_MMD_AN, MDIO_AN_LPA + 2);
1576         if (lp_reg & 0xc000)
1577                 XGBE_SET_LP_ADV(lks, 10000baseR_FEC);
1578
1579         return mode;
1580 }
1581
1582 static enum xgbe_mode xgbe_phy_an_outcome(struct xgbe_prv_data *pdata)
1583 {
1584         switch (pdata->an_mode) {
1585         case XGBE_AN_MODE_CL73:
1586                 return xgbe_phy_an73_outcome(pdata);
1587         case XGBE_AN_MODE_CL73_REDRV:
1588                 return xgbe_phy_an73_redrv_outcome(pdata);
1589         case XGBE_AN_MODE_CL37:
1590                 return xgbe_phy_an37_outcome(pdata);
1591         case XGBE_AN_MODE_CL37_SGMII:
1592                 return xgbe_phy_an37_sgmii_outcome(pdata);
1593         default:
1594                 return XGBE_MODE_UNKNOWN;
1595         }
1596 }
1597
1598 static void xgbe_phy_an_advertising(struct xgbe_prv_data *pdata,
1599                                     struct ethtool_link_ksettings *dlks)
1600 {
1601         struct ethtool_link_ksettings *slks = &pdata->phy.lks;
1602         struct xgbe_phy_data *phy_data = pdata->phy_data;
1603
1604         XGBE_LM_COPY(dlks, advertising, slks, advertising);
1605
1606         /* Without a re-driver, just return current advertising */
1607         if (!phy_data->redrv)
1608                 return;
1609
1610         /* With the KR re-driver we need to advertise a single speed */
1611         XGBE_CLR_ADV(dlks, 1000baseKX_Full);
1612         XGBE_CLR_ADV(dlks, 10000baseKR_Full);
1613
1614         switch (phy_data->port_mode) {
1615         case XGBE_PORT_MODE_BACKPLANE:
1616                 XGBE_SET_ADV(dlks, 10000baseKR_Full);
1617                 break;
1618         case XGBE_PORT_MODE_BACKPLANE_2500:
1619                 XGBE_SET_ADV(dlks, 1000baseKX_Full);
1620                 break;
1621         case XGBE_PORT_MODE_1000BASE_T:
1622         case XGBE_PORT_MODE_1000BASE_X:
1623         case XGBE_PORT_MODE_NBASE_T:
1624                 XGBE_SET_ADV(dlks, 1000baseKX_Full);
1625                 break;
1626         case XGBE_PORT_MODE_10GBASE_T:
1627                 if (phy_data->phydev &&
1628                     (phy_data->phydev->speed == SPEED_10000))
1629                         XGBE_SET_ADV(dlks, 10000baseKR_Full);
1630                 else
1631                         XGBE_SET_ADV(dlks, 1000baseKX_Full);
1632                 break;
1633         case XGBE_PORT_MODE_10GBASE_R:
1634                 XGBE_SET_ADV(dlks, 10000baseKR_Full);
1635                 break;
1636         case XGBE_PORT_MODE_SFP:
1637                 switch (phy_data->sfp_base) {
1638                 case XGBE_SFP_BASE_1000_T:
1639                 case XGBE_SFP_BASE_1000_SX:
1640                 case XGBE_SFP_BASE_1000_LX:
1641                 case XGBE_SFP_BASE_1000_CX:
1642                         XGBE_SET_ADV(dlks, 1000baseKX_Full);
1643                         break;
1644                 default:
1645                         XGBE_SET_ADV(dlks, 10000baseKR_Full);
1646                         break;
1647                 }
1648                 break;
1649         default:
1650                 XGBE_SET_ADV(dlks, 10000baseKR_Full);
1651                 break;
1652         }
1653 }
1654
1655 static int xgbe_phy_an_config(struct xgbe_prv_data *pdata)
1656 {
1657         struct ethtool_link_ksettings *lks = &pdata->phy.lks;
1658         struct xgbe_phy_data *phy_data = pdata->phy_data;
1659         u32 advertising;
1660         int ret;
1661
1662         ret = xgbe_phy_find_phy_device(pdata);
1663         if (ret)
1664                 return ret;
1665
1666         if (!phy_data->phydev)
1667                 return 0;
1668
1669         ethtool_convert_link_mode_to_legacy_u32(&advertising,
1670                                                 lks->link_modes.advertising);
1671
1672         phy_data->phydev->autoneg = pdata->phy.autoneg;
1673         phy_data->phydev->advertising = phy_data->phydev->supported &
1674                                         advertising;
1675
1676         if (pdata->phy.autoneg != AUTONEG_ENABLE) {
1677                 phy_data->phydev->speed = pdata->phy.speed;
1678                 phy_data->phydev->duplex = pdata->phy.duplex;
1679         }
1680
1681         ret = phy_start_aneg(phy_data->phydev);
1682
1683         return ret;
1684 }
1685
1686 static enum xgbe_an_mode xgbe_phy_an_sfp_mode(struct xgbe_phy_data *phy_data)
1687 {
1688         switch (phy_data->sfp_base) {
1689         case XGBE_SFP_BASE_1000_T:
1690                 return XGBE_AN_MODE_CL37_SGMII;
1691         case XGBE_SFP_BASE_1000_SX:
1692         case XGBE_SFP_BASE_1000_LX:
1693         case XGBE_SFP_BASE_1000_CX:
1694                 return XGBE_AN_MODE_CL37;
1695         default:
1696                 return XGBE_AN_MODE_NONE;
1697         }
1698 }
1699
1700 static enum xgbe_an_mode xgbe_phy_an_mode(struct xgbe_prv_data *pdata)
1701 {
1702         struct xgbe_phy_data *phy_data = pdata->phy_data;
1703
1704         /* A KR re-driver will always require CL73 AN */
1705         if (phy_data->redrv)
1706                 return XGBE_AN_MODE_CL73_REDRV;
1707
1708         switch (phy_data->port_mode) {
1709         case XGBE_PORT_MODE_BACKPLANE:
1710                 return XGBE_AN_MODE_CL73;
1711         case XGBE_PORT_MODE_BACKPLANE_2500:
1712                 return XGBE_AN_MODE_NONE;
1713         case XGBE_PORT_MODE_1000BASE_T:
1714                 return XGBE_AN_MODE_CL37_SGMII;
1715         case XGBE_PORT_MODE_1000BASE_X:
1716                 return XGBE_AN_MODE_CL37;
1717         case XGBE_PORT_MODE_NBASE_T:
1718                 return XGBE_AN_MODE_CL37_SGMII;
1719         case XGBE_PORT_MODE_10GBASE_T:
1720                 return XGBE_AN_MODE_CL73;
1721         case XGBE_PORT_MODE_10GBASE_R:
1722                 return XGBE_AN_MODE_NONE;
1723         case XGBE_PORT_MODE_SFP:
1724                 return xgbe_phy_an_sfp_mode(phy_data);
1725         default:
1726                 return XGBE_AN_MODE_NONE;
1727         }
1728 }
1729
1730 static int xgbe_phy_set_redrv_mode_mdio(struct xgbe_prv_data *pdata,
1731                                         enum xgbe_phy_redrv_mode mode)
1732 {
1733         struct xgbe_phy_data *phy_data = pdata->phy_data;
1734         u16 redrv_reg, redrv_val;
1735
1736         redrv_reg = XGBE_PHY_REDRV_MODE_REG + (phy_data->redrv_lane * 0x1000);
1737         redrv_val = (u16)mode;
1738
1739         return pdata->hw_if.write_ext_mii_regs(pdata, phy_data->redrv_addr,
1740                                                redrv_reg, redrv_val);
1741 }
1742
1743 static int xgbe_phy_set_redrv_mode_i2c(struct xgbe_prv_data *pdata,
1744                                        enum xgbe_phy_redrv_mode mode)
1745 {
1746         struct xgbe_phy_data *phy_data = pdata->phy_data;
1747         unsigned int redrv_reg;
1748         int ret;
1749
1750         /* Calculate the register to write */
1751         redrv_reg = XGBE_PHY_REDRV_MODE_REG + (phy_data->redrv_lane * 0x1000);
1752
1753         ret = xgbe_phy_redrv_write(pdata, redrv_reg, mode);
1754
1755         return ret;
1756 }
1757
1758 static void xgbe_phy_set_redrv_mode(struct xgbe_prv_data *pdata)
1759 {
1760         struct xgbe_phy_data *phy_data = pdata->phy_data;
1761         enum xgbe_phy_redrv_mode mode;
1762         int ret;
1763
1764         if (!phy_data->redrv)
1765                 return;
1766
1767         mode = XGBE_PHY_REDRV_MODE_CX;
1768         if ((phy_data->port_mode == XGBE_PORT_MODE_SFP) &&
1769             (phy_data->sfp_base != XGBE_SFP_BASE_1000_CX) &&
1770             (phy_data->sfp_base != XGBE_SFP_BASE_10000_CR))
1771                 mode = XGBE_PHY_REDRV_MODE_SR;
1772
1773         ret = xgbe_phy_get_comm_ownership(pdata);
1774         if (ret)
1775                 return;
1776
1777         if (phy_data->redrv_if)
1778                 xgbe_phy_set_redrv_mode_i2c(pdata, mode);
1779         else
1780                 xgbe_phy_set_redrv_mode_mdio(pdata, mode);
1781
1782         xgbe_phy_put_comm_ownership(pdata);
1783 }
1784
1785 static void xgbe_phy_rx_reset(struct xgbe_prv_data *pdata)
1786 {
1787         int reg;
1788
1789         reg = XMDIO_READ_BITS(pdata, MDIO_MMD_PCS, MDIO_PCS_DIGITAL_STAT,
1790                               XGBE_PCS_PSEQ_STATE_MASK);
1791         if (reg == XGBE_PCS_PSEQ_STATE_POWER_GOOD) {
1792                 /* Mailbox command timed out, reset of RX block is required.
1793                  * This can be done by asseting the reset bit and wait for
1794                  * its compeletion.
1795                  */
1796                 XMDIO_WRITE_BITS(pdata, MDIO_MMD_PMAPMD, MDIO_PMA_RX_CTRL1,
1797                                  XGBE_PMA_RX_RST_0_MASK, XGBE_PMA_RX_RST_0_RESET_ON);
1798                 ndelay(20);
1799                 XMDIO_WRITE_BITS(pdata, MDIO_MMD_PMAPMD, MDIO_PMA_RX_CTRL1,
1800                                  XGBE_PMA_RX_RST_0_MASK, XGBE_PMA_RX_RST_0_RESET_OFF);
1801                 usleep_range(40, 50);
1802                 netif_err(pdata, link, pdata->netdev, "firmware mailbox reset performed\n");
1803         }
1804 }
1805
1806 static void xgbe_phy_perform_ratechange(struct xgbe_prv_data *pdata,
1807                                         unsigned int cmd, unsigned int sub_cmd)
1808 {
1809         unsigned int s0 = 0;
1810         unsigned int wait;
1811
1812         /* Log if a previous command did not complete */
1813         if (XP_IOREAD_BITS(pdata, XP_DRIVER_INT_RO, STATUS)) {
1814                 netif_dbg(pdata, link, pdata->netdev,
1815                           "firmware mailbox not ready for command\n");
1816                 xgbe_phy_rx_reset(pdata);
1817         }
1818
1819         /* Construct the command */
1820         XP_SET_BITS(s0, XP_DRIVER_SCRATCH_0, COMMAND, cmd);
1821         XP_SET_BITS(s0, XP_DRIVER_SCRATCH_0, SUB_COMMAND, sub_cmd);
1822
1823         /* Issue the command */
1824         XP_IOWRITE(pdata, XP_DRIVER_SCRATCH_0, s0);
1825         XP_IOWRITE(pdata, XP_DRIVER_SCRATCH_1, 0);
1826         XP_IOWRITE_BITS(pdata, XP_DRIVER_INT_REQ, REQUEST, 1);
1827
1828         /* Wait for command to complete */
1829         wait = XGBE_RATECHANGE_COUNT;
1830         while (wait--) {
1831                 if (!XP_IOREAD_BITS(pdata, XP_DRIVER_INT_RO, STATUS))
1832                         return;
1833
1834                 usleep_range(1000, 2000);
1835         }
1836
1837         netif_dbg(pdata, link, pdata->netdev,
1838                   "firmware mailbox command did not complete\n");
1839
1840         /* Reset on error */
1841         xgbe_phy_rx_reset(pdata);
1842 }
1843
1844 static void xgbe_phy_rrc(struct xgbe_prv_data *pdata)
1845 {
1846         /* Receiver Reset Cycle */
1847         xgbe_phy_perform_ratechange(pdata, 5, 0);
1848
1849         netif_dbg(pdata, link, pdata->netdev, "receiver reset complete\n");
1850 }
1851
1852 static void xgbe_phy_power_off(struct xgbe_prv_data *pdata)
1853 {
1854         struct xgbe_phy_data *phy_data = pdata->phy_data;
1855
1856         /* Power off */
1857         xgbe_phy_perform_ratechange(pdata, 0, 0);
1858
1859         phy_data->cur_mode = XGBE_MODE_UNKNOWN;
1860
1861         netif_dbg(pdata, link, pdata->netdev, "phy powered off\n");
1862 }
1863
1864 static void xgbe_phy_sfi_mode(struct xgbe_prv_data *pdata)
1865 {
1866         struct xgbe_phy_data *phy_data = pdata->phy_data;
1867
1868         xgbe_phy_set_redrv_mode(pdata);
1869
1870         /* 10G/SFI */
1871         if (phy_data->sfp_cable != XGBE_SFP_CABLE_PASSIVE) {
1872                 xgbe_phy_perform_ratechange(pdata, 3, 0);
1873         } else {
1874                 if (phy_data->sfp_cable_len <= 1)
1875                         xgbe_phy_perform_ratechange(pdata, 3, 1);
1876                 else if (phy_data->sfp_cable_len <= 3)
1877                         xgbe_phy_perform_ratechange(pdata, 3, 2);
1878                 else
1879                         xgbe_phy_perform_ratechange(pdata, 3, 3);
1880         }
1881
1882         phy_data->cur_mode = XGBE_MODE_SFI;
1883
1884         netif_dbg(pdata, link, pdata->netdev, "10GbE SFI mode set\n");
1885 }
1886
1887 static void xgbe_phy_x_mode(struct xgbe_prv_data *pdata)
1888 {
1889         struct xgbe_phy_data *phy_data = pdata->phy_data;
1890
1891         xgbe_phy_set_redrv_mode(pdata);
1892
1893         /* 1G/X */
1894         xgbe_phy_perform_ratechange(pdata, 1, 3);
1895
1896         phy_data->cur_mode = XGBE_MODE_X;
1897
1898         netif_dbg(pdata, link, pdata->netdev, "1GbE X mode set\n");
1899 }
1900
1901 static void xgbe_phy_sgmii_1000_mode(struct xgbe_prv_data *pdata)
1902 {
1903         struct xgbe_phy_data *phy_data = pdata->phy_data;
1904
1905         xgbe_phy_set_redrv_mode(pdata);
1906
1907         /* 1G/SGMII */
1908         xgbe_phy_perform_ratechange(pdata, 1, 2);
1909
1910         phy_data->cur_mode = XGBE_MODE_SGMII_1000;
1911
1912         netif_dbg(pdata, link, pdata->netdev, "1GbE SGMII mode set\n");
1913 }
1914
1915 static void xgbe_phy_sgmii_100_mode(struct xgbe_prv_data *pdata)
1916 {
1917         struct xgbe_phy_data *phy_data = pdata->phy_data;
1918
1919         xgbe_phy_set_redrv_mode(pdata);
1920
1921         /* 100M/SGMII */
1922         xgbe_phy_perform_ratechange(pdata, 1, 1);
1923
1924         phy_data->cur_mode = XGBE_MODE_SGMII_100;
1925
1926         netif_dbg(pdata, link, pdata->netdev, "100MbE SGMII mode set\n");
1927 }
1928
1929 static void xgbe_phy_kr_mode(struct xgbe_prv_data *pdata)
1930 {
1931         struct xgbe_phy_data *phy_data = pdata->phy_data;
1932
1933         xgbe_phy_set_redrv_mode(pdata);
1934
1935         /* 10G/KR */
1936         xgbe_phy_perform_ratechange(pdata, 4, 0);
1937
1938         phy_data->cur_mode = XGBE_MODE_KR;
1939
1940         netif_dbg(pdata, link, pdata->netdev, "10GbE KR mode set\n");
1941 }
1942
1943 static void xgbe_phy_kx_2500_mode(struct xgbe_prv_data *pdata)
1944 {
1945         struct xgbe_phy_data *phy_data = pdata->phy_data;
1946
1947         xgbe_phy_set_redrv_mode(pdata);
1948
1949         /* 2.5G/KX */
1950         xgbe_phy_perform_ratechange(pdata, 2, 0);
1951
1952         phy_data->cur_mode = XGBE_MODE_KX_2500;
1953
1954         netif_dbg(pdata, link, pdata->netdev, "2.5GbE KX mode set\n");
1955 }
1956
1957 static void xgbe_phy_kx_1000_mode(struct xgbe_prv_data *pdata)
1958 {
1959         struct xgbe_phy_data *phy_data = pdata->phy_data;
1960
1961         xgbe_phy_set_redrv_mode(pdata);
1962
1963         /* 1G/KX */
1964         xgbe_phy_perform_ratechange(pdata, 1, 3);
1965
1966         phy_data->cur_mode = XGBE_MODE_KX_1000;
1967
1968         netif_dbg(pdata, link, pdata->netdev, "1GbE KX mode set\n");
1969 }
1970
1971 static enum xgbe_mode xgbe_phy_cur_mode(struct xgbe_prv_data *pdata)
1972 {
1973         struct xgbe_phy_data *phy_data = pdata->phy_data;
1974
1975         return phy_data->cur_mode;
1976 }
1977
1978 static enum xgbe_mode xgbe_phy_switch_baset_mode(struct xgbe_prv_data *pdata)
1979 {
1980         struct xgbe_phy_data *phy_data = pdata->phy_data;
1981
1982         /* No switching if not 10GBase-T */
1983         if (phy_data->port_mode != XGBE_PORT_MODE_10GBASE_T)
1984                 return xgbe_phy_cur_mode(pdata);
1985
1986         switch (xgbe_phy_cur_mode(pdata)) {
1987         case XGBE_MODE_SGMII_100:
1988         case XGBE_MODE_SGMII_1000:
1989                 return XGBE_MODE_KR;
1990         case XGBE_MODE_KR:
1991         default:
1992                 return XGBE_MODE_SGMII_1000;
1993         }
1994 }
1995
1996 static enum xgbe_mode xgbe_phy_switch_bp_2500_mode(struct xgbe_prv_data *pdata)
1997 {
1998         return XGBE_MODE_KX_2500;
1999 }
2000
2001 static enum xgbe_mode xgbe_phy_switch_bp_mode(struct xgbe_prv_data *pdata)
2002 {
2003         /* If we are in KR switch to KX, and vice-versa */
2004         switch (xgbe_phy_cur_mode(pdata)) {
2005         case XGBE_MODE_KX_1000:
2006                 return XGBE_MODE_KR;
2007         case XGBE_MODE_KR:
2008         default:
2009                 return XGBE_MODE_KX_1000;
2010         }
2011 }
2012
2013 static enum xgbe_mode xgbe_phy_switch_mode(struct xgbe_prv_data *pdata)
2014 {
2015         struct xgbe_phy_data *phy_data = pdata->phy_data;
2016
2017         switch (phy_data->port_mode) {
2018         case XGBE_PORT_MODE_BACKPLANE:
2019                 return xgbe_phy_switch_bp_mode(pdata);
2020         case XGBE_PORT_MODE_BACKPLANE_2500:
2021                 return xgbe_phy_switch_bp_2500_mode(pdata);
2022         case XGBE_PORT_MODE_1000BASE_T:
2023         case XGBE_PORT_MODE_NBASE_T:
2024         case XGBE_PORT_MODE_10GBASE_T:
2025                 return xgbe_phy_switch_baset_mode(pdata);
2026         case XGBE_PORT_MODE_1000BASE_X:
2027         case XGBE_PORT_MODE_10GBASE_R:
2028         case XGBE_PORT_MODE_SFP:
2029                 /* No switching, so just return current mode */
2030                 return xgbe_phy_cur_mode(pdata);
2031         default:
2032                 return XGBE_MODE_UNKNOWN;
2033         }
2034 }
2035
2036 static enum xgbe_mode xgbe_phy_get_basex_mode(struct xgbe_phy_data *phy_data,
2037                                               int speed)
2038 {
2039         switch (speed) {
2040         case SPEED_1000:
2041                 return XGBE_MODE_X;
2042         case SPEED_10000:
2043                 return XGBE_MODE_KR;
2044         default:
2045                 return XGBE_MODE_UNKNOWN;
2046         }
2047 }
2048
2049 static enum xgbe_mode xgbe_phy_get_baset_mode(struct xgbe_phy_data *phy_data,
2050                                               int speed)
2051 {
2052         switch (speed) {
2053         case SPEED_100:
2054                 return XGBE_MODE_SGMII_100;
2055         case SPEED_1000:
2056                 return XGBE_MODE_SGMII_1000;
2057         case SPEED_2500:
2058                 return XGBE_MODE_KX_2500;
2059         case SPEED_10000:
2060                 return XGBE_MODE_KR;
2061         default:
2062                 return XGBE_MODE_UNKNOWN;
2063         }
2064 }
2065
2066 static enum xgbe_mode xgbe_phy_get_sfp_mode(struct xgbe_phy_data *phy_data,
2067                                             int speed)
2068 {
2069         switch (speed) {
2070         case SPEED_100:
2071                 return XGBE_MODE_SGMII_100;
2072         case SPEED_1000:
2073                 if (phy_data->sfp_base == XGBE_SFP_BASE_1000_T)
2074                         return XGBE_MODE_SGMII_1000;
2075                 else
2076                         return XGBE_MODE_X;
2077         case SPEED_10000:
2078         case SPEED_UNKNOWN:
2079                 return XGBE_MODE_SFI;
2080         default:
2081                 return XGBE_MODE_UNKNOWN;
2082         }
2083 }
2084
2085 static enum xgbe_mode xgbe_phy_get_bp_2500_mode(int speed)
2086 {
2087         switch (speed) {
2088         case SPEED_2500:
2089                 return XGBE_MODE_KX_2500;
2090         default:
2091                 return XGBE_MODE_UNKNOWN;
2092         }
2093 }
2094
2095 static enum xgbe_mode xgbe_phy_get_bp_mode(int speed)
2096 {
2097         switch (speed) {
2098         case SPEED_1000:
2099                 return XGBE_MODE_KX_1000;
2100         case SPEED_10000:
2101                 return XGBE_MODE_KR;
2102         default:
2103                 return XGBE_MODE_UNKNOWN;
2104         }
2105 }
2106
2107 static enum xgbe_mode xgbe_phy_get_mode(struct xgbe_prv_data *pdata,
2108                                         int speed)
2109 {
2110         struct xgbe_phy_data *phy_data = pdata->phy_data;
2111
2112         switch (phy_data->port_mode) {
2113         case XGBE_PORT_MODE_BACKPLANE:
2114                 return xgbe_phy_get_bp_mode(speed);
2115         case XGBE_PORT_MODE_BACKPLANE_2500:
2116                 return xgbe_phy_get_bp_2500_mode(speed);
2117         case XGBE_PORT_MODE_1000BASE_T:
2118         case XGBE_PORT_MODE_NBASE_T:
2119         case XGBE_PORT_MODE_10GBASE_T:
2120                 return xgbe_phy_get_baset_mode(phy_data, speed);
2121         case XGBE_PORT_MODE_1000BASE_X:
2122         case XGBE_PORT_MODE_10GBASE_R:
2123                 return xgbe_phy_get_basex_mode(phy_data, speed);
2124         case XGBE_PORT_MODE_SFP:
2125                 return xgbe_phy_get_sfp_mode(phy_data, speed);
2126         default:
2127                 return XGBE_MODE_UNKNOWN;
2128         }
2129 }
2130
2131 static void xgbe_phy_set_mode(struct xgbe_prv_data *pdata, enum xgbe_mode mode)
2132 {
2133         switch (mode) {
2134         case XGBE_MODE_KX_1000:
2135                 xgbe_phy_kx_1000_mode(pdata);
2136                 break;
2137         case XGBE_MODE_KX_2500:
2138                 xgbe_phy_kx_2500_mode(pdata);
2139                 break;
2140         case XGBE_MODE_KR:
2141                 xgbe_phy_kr_mode(pdata);
2142                 break;
2143         case XGBE_MODE_SGMII_100:
2144                 xgbe_phy_sgmii_100_mode(pdata);
2145                 break;
2146         case XGBE_MODE_SGMII_1000:
2147                 xgbe_phy_sgmii_1000_mode(pdata);
2148                 break;
2149         case XGBE_MODE_X:
2150                 xgbe_phy_x_mode(pdata);
2151                 break;
2152         case XGBE_MODE_SFI:
2153                 xgbe_phy_sfi_mode(pdata);
2154                 break;
2155         default:
2156                 break;
2157         }
2158 }
2159
2160 static bool xgbe_phy_check_mode(struct xgbe_prv_data *pdata,
2161                                 enum xgbe_mode mode, bool advert)
2162 {
2163         if (pdata->phy.autoneg == AUTONEG_ENABLE) {
2164                 return advert;
2165         } else {
2166                 enum xgbe_mode cur_mode;
2167
2168                 cur_mode = xgbe_phy_get_mode(pdata, pdata->phy.speed);
2169                 if (cur_mode == mode)
2170                         return true;
2171         }
2172
2173         return false;
2174 }
2175
2176 static bool xgbe_phy_use_basex_mode(struct xgbe_prv_data *pdata,
2177                                     enum xgbe_mode mode)
2178 {
2179         struct ethtool_link_ksettings *lks = &pdata->phy.lks;
2180
2181         switch (mode) {
2182         case XGBE_MODE_X:
2183                 return xgbe_phy_check_mode(pdata, mode,
2184                                            XGBE_ADV(lks, 1000baseX_Full));
2185         case XGBE_MODE_KR:
2186                 return xgbe_phy_check_mode(pdata, mode,
2187                                            XGBE_ADV(lks, 10000baseKR_Full));
2188         default:
2189                 return false;
2190         }
2191 }
2192
2193 static bool xgbe_phy_use_baset_mode(struct xgbe_prv_data *pdata,
2194                                     enum xgbe_mode mode)
2195 {
2196         struct ethtool_link_ksettings *lks = &pdata->phy.lks;
2197
2198         switch (mode) {
2199         case XGBE_MODE_SGMII_100:
2200                 return xgbe_phy_check_mode(pdata, mode,
2201                                            XGBE_ADV(lks, 100baseT_Full));
2202         case XGBE_MODE_SGMII_1000:
2203                 return xgbe_phy_check_mode(pdata, mode,
2204                                            XGBE_ADV(lks, 1000baseT_Full));
2205         case XGBE_MODE_KX_2500:
2206                 return xgbe_phy_check_mode(pdata, mode,
2207                                            XGBE_ADV(lks, 2500baseT_Full));
2208         case XGBE_MODE_KR:
2209                 return xgbe_phy_check_mode(pdata, mode,
2210                                            XGBE_ADV(lks, 10000baseT_Full));
2211         default:
2212                 return false;
2213         }
2214 }
2215
2216 static bool xgbe_phy_use_sfp_mode(struct xgbe_prv_data *pdata,
2217                                   enum xgbe_mode mode)
2218 {
2219         struct ethtool_link_ksettings *lks = &pdata->phy.lks;
2220         struct xgbe_phy_data *phy_data = pdata->phy_data;
2221
2222         switch (mode) {
2223         case XGBE_MODE_X:
2224                 if (phy_data->sfp_base == XGBE_SFP_BASE_1000_T)
2225                         return false;
2226                 return xgbe_phy_check_mode(pdata, mode,
2227                                            XGBE_ADV(lks, 1000baseX_Full));
2228         case XGBE_MODE_SGMII_100:
2229                 if (phy_data->sfp_base != XGBE_SFP_BASE_1000_T)
2230                         return false;
2231                 return xgbe_phy_check_mode(pdata, mode,
2232                                            XGBE_ADV(lks, 100baseT_Full));
2233         case XGBE_MODE_SGMII_1000:
2234                 if (phy_data->sfp_base != XGBE_SFP_BASE_1000_T)
2235                         return false;
2236                 return xgbe_phy_check_mode(pdata, mode,
2237                                            XGBE_ADV(lks, 1000baseT_Full));
2238         case XGBE_MODE_SFI:
2239                 if (phy_data->sfp_mod_absent)
2240                         return true;
2241                 return xgbe_phy_check_mode(pdata, mode,
2242                                            XGBE_ADV(lks, 10000baseSR_Full)  ||
2243                                            XGBE_ADV(lks, 10000baseLR_Full)  ||
2244                                            XGBE_ADV(lks, 10000baseLRM_Full) ||
2245                                            XGBE_ADV(lks, 10000baseER_Full)  ||
2246                                            XGBE_ADV(lks, 10000baseCR_Full));
2247         default:
2248                 return false;
2249         }
2250 }
2251
2252 static bool xgbe_phy_use_bp_2500_mode(struct xgbe_prv_data *pdata,
2253                                       enum xgbe_mode mode)
2254 {
2255         struct ethtool_link_ksettings *lks = &pdata->phy.lks;
2256
2257         switch (mode) {
2258         case XGBE_MODE_KX_2500:
2259                 return xgbe_phy_check_mode(pdata, mode,
2260                                            XGBE_ADV(lks, 2500baseX_Full));
2261         default:
2262                 return false;
2263         }
2264 }
2265
2266 static bool xgbe_phy_use_bp_mode(struct xgbe_prv_data *pdata,
2267                                  enum xgbe_mode mode)
2268 {
2269         struct ethtool_link_ksettings *lks = &pdata->phy.lks;
2270
2271         switch (mode) {
2272         case XGBE_MODE_KX_1000:
2273                 return xgbe_phy_check_mode(pdata, mode,
2274                                            XGBE_ADV(lks, 1000baseKX_Full));
2275         case XGBE_MODE_KR:
2276                 return xgbe_phy_check_mode(pdata, mode,
2277                                            XGBE_ADV(lks, 10000baseKR_Full));
2278         default:
2279                 return false;
2280         }
2281 }
2282
2283 static bool xgbe_phy_use_mode(struct xgbe_prv_data *pdata, enum xgbe_mode mode)
2284 {
2285         struct xgbe_phy_data *phy_data = pdata->phy_data;
2286
2287         switch (phy_data->port_mode) {
2288         case XGBE_PORT_MODE_BACKPLANE:
2289                 return xgbe_phy_use_bp_mode(pdata, mode);
2290         case XGBE_PORT_MODE_BACKPLANE_2500:
2291                 return xgbe_phy_use_bp_2500_mode(pdata, mode);
2292         case XGBE_PORT_MODE_1000BASE_T:
2293         case XGBE_PORT_MODE_NBASE_T:
2294         case XGBE_PORT_MODE_10GBASE_T:
2295                 return xgbe_phy_use_baset_mode(pdata, mode);
2296         case XGBE_PORT_MODE_1000BASE_X:
2297         case XGBE_PORT_MODE_10GBASE_R:
2298                 return xgbe_phy_use_basex_mode(pdata, mode);
2299         case XGBE_PORT_MODE_SFP:
2300                 return xgbe_phy_use_sfp_mode(pdata, mode);
2301         default:
2302                 return false;
2303         }
2304 }
2305
2306 static bool xgbe_phy_valid_speed_basex_mode(struct xgbe_phy_data *phy_data,
2307                                             int speed)
2308 {
2309         switch (speed) {
2310         case SPEED_1000:
2311                 return (phy_data->port_mode == XGBE_PORT_MODE_1000BASE_X);
2312         case SPEED_10000:
2313                 return (phy_data->port_mode == XGBE_PORT_MODE_10GBASE_R);
2314         default:
2315                 return false;
2316         }
2317 }
2318
2319 static bool xgbe_phy_valid_speed_baset_mode(struct xgbe_phy_data *phy_data,
2320                                             int speed)
2321 {
2322         switch (speed) {
2323         case SPEED_100:
2324         case SPEED_1000:
2325                 return true;
2326         case SPEED_2500:
2327                 return (phy_data->port_mode == XGBE_PORT_MODE_NBASE_T);
2328         case SPEED_10000:
2329                 return (phy_data->port_mode == XGBE_PORT_MODE_10GBASE_T);
2330         default:
2331                 return false;
2332         }
2333 }
2334
2335 static bool xgbe_phy_valid_speed_sfp_mode(struct xgbe_phy_data *phy_data,
2336                                           int speed)
2337 {
2338         switch (speed) {
2339         case SPEED_100:
2340                 return (phy_data->sfp_speed == XGBE_SFP_SPEED_100_1000);
2341         case SPEED_1000:
2342                 return ((phy_data->sfp_speed == XGBE_SFP_SPEED_100_1000) ||
2343                         (phy_data->sfp_speed == XGBE_SFP_SPEED_1000));
2344         case SPEED_10000:
2345                 return (phy_data->sfp_speed == XGBE_SFP_SPEED_10000);
2346         default:
2347                 return false;
2348         }
2349 }
2350
2351 static bool xgbe_phy_valid_speed_bp_2500_mode(int speed)
2352 {
2353         switch (speed) {
2354         case SPEED_2500:
2355                 return true;
2356         default:
2357                 return false;
2358         }
2359 }
2360
2361 static bool xgbe_phy_valid_speed_bp_mode(int speed)
2362 {
2363         switch (speed) {
2364         case SPEED_1000:
2365         case SPEED_10000:
2366                 return true;
2367         default:
2368                 return false;
2369         }
2370 }
2371
2372 static bool xgbe_phy_valid_speed(struct xgbe_prv_data *pdata, int speed)
2373 {
2374         struct xgbe_phy_data *phy_data = pdata->phy_data;
2375
2376         switch (phy_data->port_mode) {
2377         case XGBE_PORT_MODE_BACKPLANE:
2378                 return xgbe_phy_valid_speed_bp_mode(speed);
2379         case XGBE_PORT_MODE_BACKPLANE_2500:
2380                 return xgbe_phy_valid_speed_bp_2500_mode(speed);
2381         case XGBE_PORT_MODE_1000BASE_T:
2382         case XGBE_PORT_MODE_NBASE_T:
2383         case XGBE_PORT_MODE_10GBASE_T:
2384                 return xgbe_phy_valid_speed_baset_mode(phy_data, speed);
2385         case XGBE_PORT_MODE_1000BASE_X:
2386         case XGBE_PORT_MODE_10GBASE_R:
2387                 return xgbe_phy_valid_speed_basex_mode(phy_data, speed);
2388         case XGBE_PORT_MODE_SFP:
2389                 return xgbe_phy_valid_speed_sfp_mode(phy_data, speed);
2390         default:
2391                 return false;
2392         }
2393 }
2394
2395 static int xgbe_phy_link_status(struct xgbe_prv_data *pdata, int *an_restart)
2396 {
2397         struct xgbe_phy_data *phy_data = pdata->phy_data;
2398         unsigned int reg;
2399         int ret;
2400
2401         *an_restart = 0;
2402
2403         if (phy_data->port_mode == XGBE_PORT_MODE_SFP) {
2404                 /* Check SFP signals */
2405                 xgbe_phy_sfp_detect(pdata);
2406
2407                 if (phy_data->sfp_changed) {
2408                         *an_restart = 1;
2409                         return 0;
2410                 }
2411
2412                 if (phy_data->sfp_mod_absent || phy_data->sfp_rx_los)
2413                         return 0;
2414         }
2415
2416         if (phy_data->phydev) {
2417                 /* Check external PHY */
2418                 ret = phy_read_status(phy_data->phydev);
2419                 if (ret < 0)
2420                         return 0;
2421
2422                 if ((pdata->phy.autoneg == AUTONEG_ENABLE) &&
2423                     !phy_aneg_done(phy_data->phydev))
2424                         return 0;
2425
2426                 if (!phy_data->phydev->link)
2427                         return 0;
2428         }
2429
2430         /* Link status is latched low, so read once to clear
2431          * and then read again to get current state
2432          */
2433         reg = XMDIO_READ(pdata, MDIO_MMD_PCS, MDIO_STAT1);
2434         reg = XMDIO_READ(pdata, MDIO_MMD_PCS, MDIO_STAT1);
2435         if (reg & MDIO_STAT1_LSTATUS)
2436                 return 1;
2437
2438         if (pdata->phy.autoneg == AUTONEG_ENABLE &&
2439             phy_data->port_mode == XGBE_PORT_MODE_BACKPLANE) {
2440                 if (!test_bit(XGBE_LINK_INIT, &pdata->dev_state)) {
2441                         netif_carrier_off(pdata->netdev);
2442                         *an_restart = 1;
2443                 }
2444         }
2445
2446         /* No link, attempt a receiver reset cycle */
2447         if (phy_data->rrc_count++ > XGBE_RRC_FREQUENCY) {
2448                 phy_data->rrc_count = 0;
2449                 xgbe_phy_rrc(pdata);
2450         }
2451
2452         return 0;
2453 }
2454
2455 static void xgbe_phy_sfp_gpio_setup(struct xgbe_prv_data *pdata)
2456 {
2457         struct xgbe_phy_data *phy_data = pdata->phy_data;
2458         unsigned int reg;
2459
2460         reg = XP_IOREAD(pdata, XP_PROP_3);
2461
2462         phy_data->sfp_gpio_address = XGBE_GPIO_ADDRESS_PCA9555 +
2463                                      XP_GET_BITS(reg, XP_PROP_3, GPIO_ADDR);
2464
2465         phy_data->sfp_gpio_mask = XP_GET_BITS(reg, XP_PROP_3, GPIO_MASK);
2466
2467         phy_data->sfp_gpio_rx_los = XP_GET_BITS(reg, XP_PROP_3,
2468                                                 GPIO_RX_LOS);
2469         phy_data->sfp_gpio_tx_fault = XP_GET_BITS(reg, XP_PROP_3,
2470                                                   GPIO_TX_FAULT);
2471         phy_data->sfp_gpio_mod_absent = XP_GET_BITS(reg, XP_PROP_3,
2472                                                     GPIO_MOD_ABS);
2473         phy_data->sfp_gpio_rate_select = XP_GET_BITS(reg, XP_PROP_3,
2474                                                      GPIO_RATE_SELECT);
2475
2476         if (netif_msg_probe(pdata)) {
2477                 dev_dbg(pdata->dev, "SFP: gpio_address=%#x\n",
2478                         phy_data->sfp_gpio_address);
2479                 dev_dbg(pdata->dev, "SFP: gpio_mask=%#x\n",
2480                         phy_data->sfp_gpio_mask);
2481                 dev_dbg(pdata->dev, "SFP: gpio_rx_los=%u\n",
2482                         phy_data->sfp_gpio_rx_los);
2483                 dev_dbg(pdata->dev, "SFP: gpio_tx_fault=%u\n",
2484                         phy_data->sfp_gpio_tx_fault);
2485                 dev_dbg(pdata->dev, "SFP: gpio_mod_absent=%u\n",
2486                         phy_data->sfp_gpio_mod_absent);
2487                 dev_dbg(pdata->dev, "SFP: gpio_rate_select=%u\n",
2488                         phy_data->sfp_gpio_rate_select);
2489         }
2490 }
2491
2492 static void xgbe_phy_sfp_comm_setup(struct xgbe_prv_data *pdata)
2493 {
2494         struct xgbe_phy_data *phy_data = pdata->phy_data;
2495         unsigned int reg, mux_addr_hi, mux_addr_lo;
2496
2497         reg = XP_IOREAD(pdata, XP_PROP_4);
2498
2499         mux_addr_hi = XP_GET_BITS(reg, XP_PROP_4, MUX_ADDR_HI);
2500         mux_addr_lo = XP_GET_BITS(reg, XP_PROP_4, MUX_ADDR_LO);
2501         if (mux_addr_lo == XGBE_SFP_DIRECT)
2502                 return;
2503
2504         phy_data->sfp_comm = XGBE_SFP_COMM_PCA9545;
2505         phy_data->sfp_mux_address = (mux_addr_hi << 2) + mux_addr_lo;
2506         phy_data->sfp_mux_channel = XP_GET_BITS(reg, XP_PROP_4, MUX_CHAN);
2507
2508         if (netif_msg_probe(pdata)) {
2509                 dev_dbg(pdata->dev, "SFP: mux_address=%#x\n",
2510                         phy_data->sfp_mux_address);
2511                 dev_dbg(pdata->dev, "SFP: mux_channel=%u\n",
2512                         phy_data->sfp_mux_channel);
2513         }
2514 }
2515
2516 static void xgbe_phy_sfp_setup(struct xgbe_prv_data *pdata)
2517 {
2518         xgbe_phy_sfp_comm_setup(pdata);
2519         xgbe_phy_sfp_gpio_setup(pdata);
2520 }
2521
2522 static int xgbe_phy_int_mdio_reset(struct xgbe_prv_data *pdata)
2523 {
2524         struct xgbe_phy_data *phy_data = pdata->phy_data;
2525         unsigned int ret;
2526
2527         ret = pdata->hw_if.set_gpio(pdata, phy_data->mdio_reset_gpio);
2528         if (ret)
2529                 return ret;
2530
2531         ret = pdata->hw_if.clr_gpio(pdata, phy_data->mdio_reset_gpio);
2532
2533         return ret;
2534 }
2535
2536 static int xgbe_phy_i2c_mdio_reset(struct xgbe_prv_data *pdata)
2537 {
2538         struct xgbe_phy_data *phy_data = pdata->phy_data;
2539         u8 gpio_reg, gpio_ports[2], gpio_data[3];
2540         int ret;
2541
2542         /* Read the output port registers */
2543         gpio_reg = 2;
2544         ret = xgbe_phy_i2c_read(pdata, phy_data->mdio_reset_addr,
2545                                 &gpio_reg, sizeof(gpio_reg),
2546                                 gpio_ports, sizeof(gpio_ports));
2547         if (ret)
2548                 return ret;
2549
2550         /* Prepare to write the GPIO data */
2551         gpio_data[0] = 2;
2552         gpio_data[1] = gpio_ports[0];
2553         gpio_data[2] = gpio_ports[1];
2554
2555         /* Set the GPIO pin */
2556         if (phy_data->mdio_reset_gpio < 8)
2557                 gpio_data[1] |= (1 << (phy_data->mdio_reset_gpio % 8));
2558         else
2559                 gpio_data[2] |= (1 << (phy_data->mdio_reset_gpio % 8));
2560
2561         /* Write the output port registers */
2562         ret = xgbe_phy_i2c_write(pdata, phy_data->mdio_reset_addr,
2563                                  gpio_data, sizeof(gpio_data));
2564         if (ret)
2565                 return ret;
2566
2567         /* Clear the GPIO pin */
2568         if (phy_data->mdio_reset_gpio < 8)
2569                 gpio_data[1] &= ~(1 << (phy_data->mdio_reset_gpio % 8));
2570         else
2571                 gpio_data[2] &= ~(1 << (phy_data->mdio_reset_gpio % 8));
2572
2573         /* Write the output port registers */
2574         ret = xgbe_phy_i2c_write(pdata, phy_data->mdio_reset_addr,
2575                                  gpio_data, sizeof(gpio_data));
2576
2577         return ret;
2578 }
2579
2580 static int xgbe_phy_mdio_reset(struct xgbe_prv_data *pdata)
2581 {
2582         struct xgbe_phy_data *phy_data = pdata->phy_data;
2583         int ret;
2584
2585         if (phy_data->conn_type != XGBE_CONN_TYPE_MDIO)
2586                 return 0;
2587
2588         ret = xgbe_phy_get_comm_ownership(pdata);
2589         if (ret)
2590                 return ret;
2591
2592         if (phy_data->mdio_reset == XGBE_MDIO_RESET_I2C_GPIO)
2593                 ret = xgbe_phy_i2c_mdio_reset(pdata);
2594         else if (phy_data->mdio_reset == XGBE_MDIO_RESET_INT_GPIO)
2595                 ret = xgbe_phy_int_mdio_reset(pdata);
2596
2597         xgbe_phy_put_comm_ownership(pdata);
2598
2599         return ret;
2600 }
2601
2602 static bool xgbe_phy_redrv_error(struct xgbe_phy_data *phy_data)
2603 {
2604         if (!phy_data->redrv)
2605                 return false;
2606
2607         if (phy_data->redrv_if >= XGBE_PHY_REDRV_IF_MAX)
2608                 return true;
2609
2610         switch (phy_data->redrv_model) {
2611         case XGBE_PHY_REDRV_MODEL_4223:
2612                 if (phy_data->redrv_lane > 3)
2613                         return true;
2614                 break;
2615         case XGBE_PHY_REDRV_MODEL_4227:
2616                 if (phy_data->redrv_lane > 1)
2617                         return true;
2618                 break;
2619         default:
2620                 return true;
2621         }
2622
2623         return false;
2624 }
2625
2626 static int xgbe_phy_mdio_reset_setup(struct xgbe_prv_data *pdata)
2627 {
2628         struct xgbe_phy_data *phy_data = pdata->phy_data;
2629         unsigned int reg;
2630
2631         if (phy_data->conn_type != XGBE_CONN_TYPE_MDIO)
2632                 return 0;
2633
2634         reg = XP_IOREAD(pdata, XP_PROP_3);
2635         phy_data->mdio_reset = XP_GET_BITS(reg, XP_PROP_3, MDIO_RESET);
2636         switch (phy_data->mdio_reset) {
2637         case XGBE_MDIO_RESET_NONE:
2638         case XGBE_MDIO_RESET_I2C_GPIO:
2639         case XGBE_MDIO_RESET_INT_GPIO:
2640                 break;
2641         default:
2642                 dev_err(pdata->dev, "unsupported MDIO reset (%#x)\n",
2643                         phy_data->mdio_reset);
2644                 return -EINVAL;
2645         }
2646
2647         if (phy_data->mdio_reset == XGBE_MDIO_RESET_I2C_GPIO) {
2648                 phy_data->mdio_reset_addr = XGBE_GPIO_ADDRESS_PCA9555 +
2649                                             XP_GET_BITS(reg, XP_PROP_3,
2650                                                         MDIO_RESET_I2C_ADDR);
2651                 phy_data->mdio_reset_gpio = XP_GET_BITS(reg, XP_PROP_3,
2652                                                         MDIO_RESET_I2C_GPIO);
2653         } else if (phy_data->mdio_reset == XGBE_MDIO_RESET_INT_GPIO) {
2654                 phy_data->mdio_reset_gpio = XP_GET_BITS(reg, XP_PROP_3,
2655                                                         MDIO_RESET_INT_GPIO);
2656         }
2657
2658         return 0;
2659 }
2660
2661 static bool xgbe_phy_port_mode_mismatch(struct xgbe_prv_data *pdata)
2662 {
2663         struct xgbe_phy_data *phy_data = pdata->phy_data;
2664
2665         switch (phy_data->port_mode) {
2666         case XGBE_PORT_MODE_BACKPLANE:
2667                 if ((phy_data->port_speeds & XGBE_PHY_PORT_SPEED_1000) ||
2668                     (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_10000))
2669                         return false;
2670                 break;
2671         case XGBE_PORT_MODE_BACKPLANE_2500:
2672                 if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_2500)
2673                         return false;
2674                 break;
2675         case XGBE_PORT_MODE_1000BASE_T:
2676                 if ((phy_data->port_speeds & XGBE_PHY_PORT_SPEED_100) ||
2677                     (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_1000))
2678                         return false;
2679                 break;
2680         case XGBE_PORT_MODE_1000BASE_X:
2681                 if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_1000)
2682                         return false;
2683                 break;
2684         case XGBE_PORT_MODE_NBASE_T:
2685                 if ((phy_data->port_speeds & XGBE_PHY_PORT_SPEED_100) ||
2686                     (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_1000) ||
2687                     (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_2500))
2688                         return false;
2689                 break;
2690         case XGBE_PORT_MODE_10GBASE_T:
2691                 if ((phy_data->port_speeds & XGBE_PHY_PORT_SPEED_100) ||
2692                     (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_1000) ||
2693                     (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_10000))
2694                         return false;
2695                 break;
2696         case XGBE_PORT_MODE_10GBASE_R:
2697                 if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_10000)
2698                         return false;
2699                 break;
2700         case XGBE_PORT_MODE_SFP:
2701                 if ((phy_data->port_speeds & XGBE_PHY_PORT_SPEED_100) ||
2702                     (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_1000) ||
2703                     (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_10000))
2704                         return false;
2705                 break;
2706         default:
2707                 break;
2708         }
2709
2710         return true;
2711 }
2712
2713 static bool xgbe_phy_conn_type_mismatch(struct xgbe_prv_data *pdata)
2714 {
2715         struct xgbe_phy_data *phy_data = pdata->phy_data;
2716
2717         switch (phy_data->port_mode) {
2718         case XGBE_PORT_MODE_BACKPLANE:
2719         case XGBE_PORT_MODE_BACKPLANE_2500:
2720                 if (phy_data->conn_type == XGBE_CONN_TYPE_BACKPLANE)
2721                         return false;
2722                 break;
2723         case XGBE_PORT_MODE_1000BASE_T:
2724         case XGBE_PORT_MODE_1000BASE_X:
2725         case XGBE_PORT_MODE_NBASE_T:
2726         case XGBE_PORT_MODE_10GBASE_T:
2727         case XGBE_PORT_MODE_10GBASE_R:
2728                 if (phy_data->conn_type == XGBE_CONN_TYPE_MDIO)
2729                         return false;
2730                 break;
2731         case XGBE_PORT_MODE_SFP:
2732                 if (phy_data->conn_type == XGBE_CONN_TYPE_SFP)
2733                         return false;
2734                 break;
2735         default:
2736                 break;
2737         }
2738
2739         return true;
2740 }
2741
2742 static bool xgbe_phy_port_enabled(struct xgbe_prv_data *pdata)
2743 {
2744         unsigned int reg;
2745
2746         reg = XP_IOREAD(pdata, XP_PROP_0);
2747         if (!XP_GET_BITS(reg, XP_PROP_0, PORT_SPEEDS))
2748                 return false;
2749         if (!XP_GET_BITS(reg, XP_PROP_0, CONN_TYPE))
2750                 return false;
2751
2752         return true;
2753 }
2754
2755 static void xgbe_phy_cdr_track(struct xgbe_prv_data *pdata)
2756 {
2757         struct xgbe_phy_data *phy_data = pdata->phy_data;
2758
2759         if (!pdata->debugfs_an_cdr_workaround)
2760                 return;
2761
2762         if (!phy_data->phy_cdr_notrack)
2763                 return;
2764
2765         usleep_range(phy_data->phy_cdr_delay,
2766                      phy_data->phy_cdr_delay + 500);
2767
2768         XMDIO_WRITE_BITS(pdata, MDIO_MMD_PMAPMD, MDIO_VEND2_PMA_CDR_CONTROL,
2769                          XGBE_PMA_CDR_TRACK_EN_MASK,
2770                          XGBE_PMA_CDR_TRACK_EN_ON);
2771
2772         phy_data->phy_cdr_notrack = 0;
2773 }
2774
2775 static void xgbe_phy_cdr_notrack(struct xgbe_prv_data *pdata)
2776 {
2777         struct xgbe_phy_data *phy_data = pdata->phy_data;
2778
2779         if (!pdata->debugfs_an_cdr_workaround)
2780                 return;
2781
2782         if (phy_data->phy_cdr_notrack)
2783                 return;
2784
2785         XMDIO_WRITE_BITS(pdata, MDIO_MMD_PMAPMD, MDIO_VEND2_PMA_CDR_CONTROL,
2786                          XGBE_PMA_CDR_TRACK_EN_MASK,
2787                          XGBE_PMA_CDR_TRACK_EN_OFF);
2788
2789         xgbe_phy_rrc(pdata);
2790
2791         phy_data->phy_cdr_notrack = 1;
2792 }
2793
2794 static void xgbe_phy_kr_training_post(struct xgbe_prv_data *pdata)
2795 {
2796         if (!pdata->debugfs_an_cdr_track_early)
2797                 xgbe_phy_cdr_track(pdata);
2798 }
2799
2800 static void xgbe_phy_kr_training_pre(struct xgbe_prv_data *pdata)
2801 {
2802         if (pdata->debugfs_an_cdr_track_early)
2803                 xgbe_phy_cdr_track(pdata);
2804 }
2805
2806 static void xgbe_phy_an_post(struct xgbe_prv_data *pdata)
2807 {
2808         struct xgbe_phy_data *phy_data = pdata->phy_data;
2809
2810         switch (pdata->an_mode) {
2811         case XGBE_AN_MODE_CL73:
2812         case XGBE_AN_MODE_CL73_REDRV:
2813                 if (phy_data->cur_mode != XGBE_MODE_KR)
2814                         break;
2815
2816                 xgbe_phy_cdr_track(pdata);
2817
2818                 switch (pdata->an_result) {
2819                 case XGBE_AN_READY:
2820                 case XGBE_AN_COMPLETE:
2821                         break;
2822                 default:
2823                         if (phy_data->phy_cdr_delay < XGBE_CDR_DELAY_MAX)
2824                                 phy_data->phy_cdr_delay += XGBE_CDR_DELAY_INC;
2825                         else
2826                                 phy_data->phy_cdr_delay = XGBE_CDR_DELAY_INIT;
2827                         break;
2828                 }
2829                 break;
2830         default:
2831                 break;
2832         }
2833 }
2834
2835 static void xgbe_phy_an_pre(struct xgbe_prv_data *pdata)
2836 {
2837         struct xgbe_phy_data *phy_data = pdata->phy_data;
2838
2839         switch (pdata->an_mode) {
2840         case XGBE_AN_MODE_CL73:
2841         case XGBE_AN_MODE_CL73_REDRV:
2842                 if (phy_data->cur_mode != XGBE_MODE_KR)
2843                         break;
2844
2845                 xgbe_phy_cdr_notrack(pdata);
2846                 break;
2847         default:
2848                 break;
2849         }
2850 }
2851
2852 static void xgbe_phy_stop(struct xgbe_prv_data *pdata)
2853 {
2854         struct xgbe_phy_data *phy_data = pdata->phy_data;
2855
2856         /* If we have an external PHY, free it */
2857         xgbe_phy_free_phy_device(pdata);
2858
2859         /* Reset SFP data */
2860         xgbe_phy_sfp_reset(phy_data);
2861         xgbe_phy_sfp_mod_absent(pdata);
2862
2863         /* Reset CDR support */
2864         xgbe_phy_cdr_track(pdata);
2865
2866         /* Power off the PHY */
2867         xgbe_phy_power_off(pdata);
2868
2869         /* Stop the I2C controller */
2870         pdata->i2c_if.i2c_stop(pdata);
2871 }
2872
2873 static int xgbe_phy_start(struct xgbe_prv_data *pdata)
2874 {
2875         struct xgbe_phy_data *phy_data = pdata->phy_data;
2876         int ret;
2877
2878         /* Start the I2C controller */
2879         ret = pdata->i2c_if.i2c_start(pdata);
2880         if (ret)
2881                 return ret;
2882
2883         /* Set the proper MDIO mode for the re-driver */
2884         if (phy_data->redrv && !phy_data->redrv_if) {
2885                 ret = pdata->hw_if.set_ext_mii_mode(pdata, phy_data->redrv_addr,
2886                                                     XGBE_MDIO_MODE_CL22);
2887                 if (ret) {
2888                         netdev_err(pdata->netdev,
2889                                    "redriver mdio port not compatible (%u)\n",
2890                                    phy_data->redrv_addr);
2891                         return ret;
2892                 }
2893         }
2894
2895         /* Start in highest supported mode */
2896         xgbe_phy_set_mode(pdata, phy_data->start_mode);
2897
2898         /* Reset CDR support */
2899         xgbe_phy_cdr_track(pdata);
2900
2901         /* After starting the I2C controller, we can check for an SFP */
2902         switch (phy_data->port_mode) {
2903         case XGBE_PORT_MODE_SFP:
2904                 xgbe_phy_sfp_detect(pdata);
2905                 break;
2906         default:
2907                 break;
2908         }
2909
2910         /* If we have an external PHY, start it */
2911         ret = xgbe_phy_find_phy_device(pdata);
2912         if (ret)
2913                 goto err_i2c;
2914
2915         return 0;
2916
2917 err_i2c:
2918         pdata->i2c_if.i2c_stop(pdata);
2919
2920         return ret;
2921 }
2922
2923 static int xgbe_phy_reset(struct xgbe_prv_data *pdata)
2924 {
2925         struct xgbe_phy_data *phy_data = pdata->phy_data;
2926         enum xgbe_mode cur_mode;
2927         int ret;
2928
2929         /* Reset by power cycling the PHY */
2930         cur_mode = phy_data->cur_mode;
2931         xgbe_phy_power_off(pdata);
2932         xgbe_phy_set_mode(pdata, cur_mode);
2933
2934         if (!phy_data->phydev)
2935                 return 0;
2936
2937         /* Reset the external PHY */
2938         ret = xgbe_phy_mdio_reset(pdata);
2939         if (ret)
2940                 return ret;
2941
2942         return phy_init_hw(phy_data->phydev);
2943 }
2944
2945 static void xgbe_phy_exit(struct xgbe_prv_data *pdata)
2946 {
2947         struct xgbe_phy_data *phy_data = pdata->phy_data;
2948
2949         /* Unregister for driving external PHYs */
2950         mdiobus_unregister(phy_data->mii);
2951 }
2952
2953 static int xgbe_phy_init(struct xgbe_prv_data *pdata)
2954 {
2955         struct ethtool_link_ksettings *lks = &pdata->phy.lks;
2956         struct xgbe_phy_data *phy_data;
2957         struct mii_bus *mii;
2958         unsigned int reg;
2959         int ret;
2960
2961         /* Check if enabled */
2962         if (!xgbe_phy_port_enabled(pdata)) {
2963                 dev_info(pdata->dev, "device is not enabled\n");
2964                 return -ENODEV;
2965         }
2966
2967         /* Initialize the I2C controller */
2968         ret = pdata->i2c_if.i2c_init(pdata);
2969         if (ret)
2970                 return ret;
2971
2972         phy_data = devm_kzalloc(pdata->dev, sizeof(*phy_data), GFP_KERNEL);
2973         if (!phy_data)
2974                 return -ENOMEM;
2975         pdata->phy_data = phy_data;
2976
2977         reg = XP_IOREAD(pdata, XP_PROP_0);
2978         phy_data->port_mode = XP_GET_BITS(reg, XP_PROP_0, PORT_MODE);
2979         phy_data->port_id = XP_GET_BITS(reg, XP_PROP_0, PORT_ID);
2980         phy_data->port_speeds = XP_GET_BITS(reg, XP_PROP_0, PORT_SPEEDS);
2981         phy_data->conn_type = XP_GET_BITS(reg, XP_PROP_0, CONN_TYPE);
2982         phy_data->mdio_addr = XP_GET_BITS(reg, XP_PROP_0, MDIO_ADDR);
2983         if (netif_msg_probe(pdata)) {
2984                 dev_dbg(pdata->dev, "port mode=%u\n", phy_data->port_mode);
2985                 dev_dbg(pdata->dev, "port id=%u\n", phy_data->port_id);
2986                 dev_dbg(pdata->dev, "port speeds=%#x\n", phy_data->port_speeds);
2987                 dev_dbg(pdata->dev, "conn type=%u\n", phy_data->conn_type);
2988                 dev_dbg(pdata->dev, "mdio addr=%u\n", phy_data->mdio_addr);
2989         }
2990
2991         reg = XP_IOREAD(pdata, XP_PROP_4);
2992         phy_data->redrv = XP_GET_BITS(reg, XP_PROP_4, REDRV_PRESENT);
2993         phy_data->redrv_if = XP_GET_BITS(reg, XP_PROP_4, REDRV_IF);
2994         phy_data->redrv_addr = XP_GET_BITS(reg, XP_PROP_4, REDRV_ADDR);
2995         phy_data->redrv_lane = XP_GET_BITS(reg, XP_PROP_4, REDRV_LANE);
2996         phy_data->redrv_model = XP_GET_BITS(reg, XP_PROP_4, REDRV_MODEL);
2997         if (phy_data->redrv && netif_msg_probe(pdata)) {
2998                 dev_dbg(pdata->dev, "redrv present\n");
2999                 dev_dbg(pdata->dev, "redrv i/f=%u\n", phy_data->redrv_if);
3000                 dev_dbg(pdata->dev, "redrv addr=%#x\n", phy_data->redrv_addr);
3001                 dev_dbg(pdata->dev, "redrv lane=%u\n", phy_data->redrv_lane);
3002                 dev_dbg(pdata->dev, "redrv model=%u\n", phy_data->redrv_model);
3003         }
3004
3005         /* Validate the connection requested */
3006         if (xgbe_phy_conn_type_mismatch(pdata)) {
3007                 dev_err(pdata->dev, "phy mode/connection mismatch (%#x/%#x)\n",
3008                         phy_data->port_mode, phy_data->conn_type);
3009                 return -EINVAL;
3010         }
3011
3012         /* Validate the mode requested */
3013         if (xgbe_phy_port_mode_mismatch(pdata)) {
3014                 dev_err(pdata->dev, "phy mode/speed mismatch (%#x/%#x)\n",
3015                         phy_data->port_mode, phy_data->port_speeds);
3016                 return -EINVAL;
3017         }
3018
3019         /* Check for and validate MDIO reset support */
3020         ret = xgbe_phy_mdio_reset_setup(pdata);
3021         if (ret)
3022                 return ret;
3023
3024         /* Validate the re-driver information */
3025         if (xgbe_phy_redrv_error(phy_data)) {
3026                 dev_err(pdata->dev, "phy re-driver settings error\n");
3027                 return -EINVAL;
3028         }
3029         pdata->kr_redrv = phy_data->redrv;
3030
3031         /* Indicate current mode is unknown */
3032         phy_data->cur_mode = XGBE_MODE_UNKNOWN;
3033
3034         /* Initialize supported features */
3035         XGBE_ZERO_SUP(lks);
3036
3037         switch (phy_data->port_mode) {
3038         /* Backplane support */
3039         case XGBE_PORT_MODE_BACKPLANE:
3040                 XGBE_SET_SUP(lks, Autoneg);
3041                 XGBE_SET_SUP(lks, Pause);
3042                 XGBE_SET_SUP(lks, Asym_Pause);
3043                 XGBE_SET_SUP(lks, Backplane);
3044                 if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_1000) {
3045                         XGBE_SET_SUP(lks, 1000baseKX_Full);
3046                         phy_data->start_mode = XGBE_MODE_KX_1000;
3047                 }
3048                 if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_10000) {
3049                         XGBE_SET_SUP(lks, 10000baseKR_Full);
3050                         if (pdata->fec_ability & MDIO_PMA_10GBR_FECABLE_ABLE)
3051                                 XGBE_SET_SUP(lks, 10000baseR_FEC);
3052                         phy_data->start_mode = XGBE_MODE_KR;
3053                 }
3054
3055                 phy_data->phydev_mode = XGBE_MDIO_MODE_NONE;
3056                 break;
3057         case XGBE_PORT_MODE_BACKPLANE_2500:
3058                 XGBE_SET_SUP(lks, Pause);
3059                 XGBE_SET_SUP(lks, Asym_Pause);
3060                 XGBE_SET_SUP(lks, Backplane);
3061                 XGBE_SET_SUP(lks, 2500baseX_Full);
3062                 phy_data->start_mode = XGBE_MODE_KX_2500;
3063
3064                 phy_data->phydev_mode = XGBE_MDIO_MODE_NONE;
3065                 break;
3066
3067         /* MDIO 1GBase-T support */
3068         case XGBE_PORT_MODE_1000BASE_T:
3069                 XGBE_SET_SUP(lks, Autoneg);
3070                 XGBE_SET_SUP(lks, Pause);
3071                 XGBE_SET_SUP(lks, Asym_Pause);
3072                 XGBE_SET_SUP(lks, TP);
3073                 if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_100) {
3074                         XGBE_SET_SUP(lks, 100baseT_Full);
3075                         phy_data->start_mode = XGBE_MODE_SGMII_100;
3076                 }
3077                 if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_1000) {
3078                         XGBE_SET_SUP(lks, 1000baseT_Full);
3079                         phy_data->start_mode = XGBE_MODE_SGMII_1000;
3080                 }
3081
3082                 phy_data->phydev_mode = XGBE_MDIO_MODE_CL22;
3083                 break;
3084
3085         /* MDIO Base-X support */
3086         case XGBE_PORT_MODE_1000BASE_X:
3087                 XGBE_SET_SUP(lks, Autoneg);
3088                 XGBE_SET_SUP(lks, Pause);
3089                 XGBE_SET_SUP(lks, Asym_Pause);
3090                 XGBE_SET_SUP(lks, FIBRE);
3091                 XGBE_SET_SUP(lks, 1000baseX_Full);
3092                 phy_data->start_mode = XGBE_MODE_X;
3093
3094                 phy_data->phydev_mode = XGBE_MDIO_MODE_CL22;
3095                 break;
3096
3097         /* MDIO NBase-T support */
3098         case XGBE_PORT_MODE_NBASE_T:
3099                 XGBE_SET_SUP(lks, Autoneg);
3100                 XGBE_SET_SUP(lks, Pause);
3101                 XGBE_SET_SUP(lks, Asym_Pause);
3102                 XGBE_SET_SUP(lks, TP);
3103                 if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_100) {
3104                         XGBE_SET_SUP(lks, 100baseT_Full);
3105                         phy_data->start_mode = XGBE_MODE_SGMII_100;
3106                 }
3107                 if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_1000) {
3108                         XGBE_SET_SUP(lks, 1000baseT_Full);
3109                         phy_data->start_mode = XGBE_MODE_SGMII_1000;
3110                 }
3111                 if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_2500) {
3112                         XGBE_SET_SUP(lks, 2500baseT_Full);
3113                         phy_data->start_mode = XGBE_MODE_KX_2500;
3114                 }
3115
3116                 phy_data->phydev_mode = XGBE_MDIO_MODE_CL45;
3117                 break;
3118
3119         /* 10GBase-T support */
3120         case XGBE_PORT_MODE_10GBASE_T:
3121                 XGBE_SET_SUP(lks, Autoneg);
3122                 XGBE_SET_SUP(lks, Pause);
3123                 XGBE_SET_SUP(lks, Asym_Pause);
3124                 XGBE_SET_SUP(lks, TP);
3125                 if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_100) {
3126                         XGBE_SET_SUP(lks, 100baseT_Full);
3127                         phy_data->start_mode = XGBE_MODE_SGMII_100;
3128                 }
3129                 if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_1000) {
3130                         XGBE_SET_SUP(lks, 1000baseT_Full);
3131                         phy_data->start_mode = XGBE_MODE_SGMII_1000;
3132                 }
3133                 if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_10000) {
3134                         XGBE_SET_SUP(lks, 10000baseT_Full);
3135                         phy_data->start_mode = XGBE_MODE_KR;
3136                 }
3137
3138                 phy_data->phydev_mode = XGBE_MDIO_MODE_CL45;
3139                 break;
3140
3141         /* 10GBase-R support */
3142         case XGBE_PORT_MODE_10GBASE_R:
3143                 XGBE_SET_SUP(lks, Autoneg);
3144                 XGBE_SET_SUP(lks, Pause);
3145                 XGBE_SET_SUP(lks, Asym_Pause);
3146                 XGBE_SET_SUP(lks, FIBRE);
3147                 XGBE_SET_SUP(lks, 10000baseSR_Full);
3148                 XGBE_SET_SUP(lks, 10000baseLR_Full);
3149                 XGBE_SET_SUP(lks, 10000baseLRM_Full);
3150                 XGBE_SET_SUP(lks, 10000baseER_Full);
3151                 if (pdata->fec_ability & MDIO_PMA_10GBR_FECABLE_ABLE)
3152                         XGBE_SET_SUP(lks, 10000baseR_FEC);
3153                 phy_data->start_mode = XGBE_MODE_SFI;
3154
3155                 phy_data->phydev_mode = XGBE_MDIO_MODE_NONE;
3156                 break;
3157
3158         /* SFP support */
3159         case XGBE_PORT_MODE_SFP:
3160                 XGBE_SET_SUP(lks, Autoneg);
3161                 XGBE_SET_SUP(lks, Pause);
3162                 XGBE_SET_SUP(lks, Asym_Pause);
3163                 XGBE_SET_SUP(lks, TP);
3164                 XGBE_SET_SUP(lks, FIBRE);
3165                 if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_100)
3166                         phy_data->start_mode = XGBE_MODE_SGMII_100;
3167                 if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_1000)
3168                         phy_data->start_mode = XGBE_MODE_SGMII_1000;
3169                 if (phy_data->port_speeds & XGBE_PHY_PORT_SPEED_10000)
3170                         phy_data->start_mode = XGBE_MODE_SFI;
3171
3172                 phy_data->phydev_mode = XGBE_MDIO_MODE_CL22;
3173
3174                 xgbe_phy_sfp_setup(pdata);
3175                 break;
3176         default:
3177                 return -EINVAL;
3178         }
3179
3180         if (netif_msg_probe(pdata))
3181                 dev_dbg(pdata->dev, "phy supported=0x%*pb\n",
3182                         __ETHTOOL_LINK_MODE_MASK_NBITS,
3183                         lks->link_modes.supported);
3184
3185         if ((phy_data->conn_type & XGBE_CONN_TYPE_MDIO) &&
3186             (phy_data->phydev_mode != XGBE_MDIO_MODE_NONE)) {
3187                 ret = pdata->hw_if.set_ext_mii_mode(pdata, phy_data->mdio_addr,
3188                                                     phy_data->phydev_mode);
3189                 if (ret) {
3190                         dev_err(pdata->dev,
3191                                 "mdio port/clause not compatible (%d/%u)\n",
3192                                 phy_data->mdio_addr, phy_data->phydev_mode);
3193                         return -EINVAL;
3194                 }
3195         }
3196
3197         if (phy_data->redrv && !phy_data->redrv_if) {
3198                 ret = pdata->hw_if.set_ext_mii_mode(pdata, phy_data->redrv_addr,
3199                                                     XGBE_MDIO_MODE_CL22);
3200                 if (ret) {
3201                         dev_err(pdata->dev,
3202                                 "redriver mdio port not compatible (%u)\n",
3203                                 phy_data->redrv_addr);
3204                         return -EINVAL;
3205                 }
3206         }
3207
3208         phy_data->phy_cdr_delay = XGBE_CDR_DELAY_INIT;
3209
3210         /* Register for driving external PHYs */
3211         mii = devm_mdiobus_alloc(pdata->dev);
3212         if (!mii) {
3213                 dev_err(pdata->dev, "mdiobus_alloc failed\n");
3214                 return -ENOMEM;
3215         }
3216
3217         mii->priv = pdata;
3218         mii->name = "amd-xgbe-mii";
3219         mii->read = xgbe_phy_mii_read;
3220         mii->write = xgbe_phy_mii_write;
3221         mii->parent = pdata->dev;
3222         mii->phy_mask = ~0;
3223         snprintf(mii->id, sizeof(mii->id), "%s", dev_name(pdata->dev));
3224         ret = mdiobus_register(mii);
3225         if (ret) {
3226                 dev_err(pdata->dev, "mdiobus_register failed\n");
3227                 return ret;
3228         }
3229         phy_data->mii = mii;
3230
3231         return 0;
3232 }
3233
3234 void xgbe_init_function_ptrs_phy_v2(struct xgbe_phy_if *phy_if)
3235 {
3236         struct xgbe_phy_impl_if *phy_impl = &phy_if->phy_impl;
3237
3238         phy_impl->init                  = xgbe_phy_init;
3239         phy_impl->exit                  = xgbe_phy_exit;
3240
3241         phy_impl->reset                 = xgbe_phy_reset;
3242         phy_impl->start                 = xgbe_phy_start;
3243         phy_impl->stop                  = xgbe_phy_stop;
3244
3245         phy_impl->link_status           = xgbe_phy_link_status;
3246
3247         phy_impl->valid_speed           = xgbe_phy_valid_speed;
3248
3249         phy_impl->use_mode              = xgbe_phy_use_mode;
3250         phy_impl->set_mode              = xgbe_phy_set_mode;
3251         phy_impl->get_mode              = xgbe_phy_get_mode;
3252         phy_impl->switch_mode           = xgbe_phy_switch_mode;
3253         phy_impl->cur_mode              = xgbe_phy_cur_mode;
3254
3255         phy_impl->an_mode               = xgbe_phy_an_mode;
3256
3257         phy_impl->an_config             = xgbe_phy_an_config;
3258
3259         phy_impl->an_advertising        = xgbe_phy_an_advertising;
3260
3261         phy_impl->an_outcome            = xgbe_phy_an_outcome;
3262
3263         phy_impl->an_pre                = xgbe_phy_an_pre;
3264         phy_impl->an_post               = xgbe_phy_an_post;
3265
3266         phy_impl->kr_training_pre       = xgbe_phy_kr_training_pre;
3267         phy_impl->kr_training_post      = xgbe_phy_kr_training_post;
3268 }