1 /* Linux driver for digital TV devices equipped with B2C2 FlexcopII(b)/III
2 * register descriptions
3 * see flexcop.c for copyright information
5 /* This file is automatically generated, do not edit things here. */
6 #ifndef __FLEXCOP_IBI_VALUE_INCLUDED__
7 #define __FLEXCOP_IBI_VALUE_INCLUDED__
14 u32 dma_0No_update : 1;
19 u32 dma_addr_size :24;
20 u32 DMA_maxpackets : 8;
24 u32 dma_addr_size :24;
30 u32 dma_addr_size :24;
48 u32 no_base_addr_ack_error : 1;
49 u32 twoWS_port_reg : 2;
52 u32 working_start : 1;
62 u32 exlicit_stops : 1;
90 u32 LNB_CTLPrescaler_sig : 2;
91 u32 LNB_CTLLowCount_sig :15;
92 u32 LNB_CTLHighCount_sig :15;
93 } lnb_switch_freq_200;
96 u32 Rev_N_sig_reserved2 : 1;
97 u32 Rev_N_sig_caps : 1;
98 u32 Rev_N_sig_reserved1 : 2;
99 u32 Rev_N_sig_revision_hi : 4;
101 u32 Per_reset_sig : 1;
109 u32 Mailbox_from_V8_Enable_sig : 1;
110 u32 DMA2_Size_IRQ_Enable_sig : 1;
111 u32 DMA1_Size_IRQ_Enable_sig : 1;
112 u32 DMA2_Timer_Enable_sig : 1;
113 u32 DMA2_IRQ_Enable_sig : 1;
114 u32 DMA1_Timer_Enable_sig : 1;
115 u32 DMA1_IRQ_Enable_sig : 1;
116 u32 Rcv_Data_sig : 1;
117 u32 MAC_filter_Mode_sig : 1;
118 u32 Multi2_Enable_sig : 1;
119 u32 Per_CA_Enable_sig : 1;
120 u32 SMC_Enable_sig : 1;
121 u32 CA_Enable_sig : 1;
122 u32 WAN_CA_Enable_sig : 1;
123 u32 WAN_Enable_sig : 1;
124 u32 Mask_filter_sig : 1;
125 u32 Null_filter_sig : 1;
126 u32 ECM_filter_sig : 1;
127 u32 EMM_filter_sig : 1;
128 u32 PMT_filter_sig : 1;
129 u32 PCR_filter_sig : 1;
130 u32 Stream2_filter_sig : 1;
131 u32 Stream1_filter_sig : 1;
136 u32 Transport_Error : 1;
137 u32 LLC_SNAP_FLAG_set : 1;
138 u32 Continuity_error_flag : 1;
139 u32 Data_receiver_error : 1;
140 u32 Mailbox_from_V8_Status_sig : 1;
141 u32 DMA2_Size_IRQ_Status : 1;
142 u32 DMA1_Size_IRQ_Status : 1;
143 u32 DMA2_Timer_Status : 1;
144 u32 DMA2_IRQ_Status : 1;
145 u32 DMA1_Timer_Status : 1;
146 u32 DMA1_IRQ_Status : 1;
150 u32 Special_controls :16;
151 u32 Block_reset_enable : 8;
152 u32 reset_block_700 : 1;
153 u32 reset_block_600 : 1;
154 u32 reset_block_500 : 1;
155 u32 reset_block_400 : 1;
156 u32 reset_block_300 : 1;
157 u32 reset_block_200 : 1;
158 u32 reset_block_100 : 1;
159 u32 reset_block_000 : 1;
164 u32 polarity_PS_ERR_sig : 1;
165 u32 polarity_PS_SYNC_sig : 1;
166 u32 polarity_PS_VALID_sig : 1;
167 u32 polarity_PS_CLK_sig : 1;
170 u32 section_pkg_enable_sig : 1;
173 u32 vuart_oe_sig : 1;
177 u32 Mailbox_from_V8 :32;
178 } mbox_v8_to_host_218;
181 u32 sysramaccess_busmuster : 1;
182 u32 sysramaccess_write : 1;
184 u32 sysramaccess_addr :15;
185 u32 sysramaccess_data : 8;
186 } mbox_host_to_v8_21c;
189 u32 debug_fifo_problem : 1;
190 u32 debug_flag_write_status00 : 1;
191 u32 Stream2_trans : 1;
193 u32 debug_flag_pid_saved : 1;
194 u32 MAC_Multicast_filter : 1;
195 u32 Stream1_trans : 1;
203 u32 debug_overrun2 : 1;
204 u32 debug_overrun3 : 1;
213 u32 EMM_filter_6 : 1;
214 u32 EMM_filter_4 : 1;
225 } pid_filter_30c_ext_ind_0_7;
229 u32 net_master_read :17;
230 } pid_filter_30c_ext_ind_1;
234 u32 net_master_write :17;
235 } pid_filter_30c_ext_ind_2;
239 u32 next_net_master_write :17;
240 } pid_filter_30c_ext_ind_3;
248 } pid_filter_30c_ext_ind_4;
253 } pid_filter_30c_ext_ind_5;
257 u32 data_size_reg :12;
258 u32 write_status4 : 2;
259 u32 write_status1 : 2;
260 u32 pid_fsm_save_reg300 : 2;
261 u32 pid_fsm_save_reg4 : 2;
262 u32 pid_fsm_save_reg3 : 2;
263 u32 pid_fsm_save_reg2 : 2;
264 u32 pid_fsm_save_reg1 : 2;
265 u32 pid_fsm_save_reg0 : 2;
266 } pid_filter_30c_ext_ind_6;
270 u32 pass_alltables : 1;
272 u32 extra_index_reg : 3;
278 u32 PID_enable_bit : 1;
305 u32 Card_IDbyte3 : 8;
306 u32 Card_IDbyte4 : 8;
307 u32 Card_IDbyte5 : 8;
308 u32 Card_IDbyte6 : 8;
312 u32 Card_IDbyte1 : 8;
313 u32 Card_IDbyte2 : 8;
332 u32 ReceiveByteFrameError : 1;
333 u32 ReceiveDataReady : 1;
334 u32 transmitter_data_byte : 8;
338 u32 pi_component_reg : 3;
347 u32 pi_timeout_status : 1;
348 u32 pi_CiMax_IRQ_n : 1;
352 u32 config_Prog_n : 1;
353 u32 config_Init_stat : 1;
354 u32 config_Done_stat : 1;
355 u32 pcmcia_b_mod_pwr_n : 1;
356 u32 pcmcia_a_mod_pwr_n : 1;
361 u32 Timer_Load_req : 1;
362 u32 Timer_Read_req : 1;
363 u32 oncecycle_read : 1;
371 u32 key_array_row : 5;
372 u32 key_array_col : 3;
379 u32 start_sram_ibi : 1;
391 u32 net_addr_write :16;
392 u32 net_addr_read :16;
421 u32 ctrl_maximumfill : 1;
422 u32 ctrl_sramdma : 1;
423 u32 ctrl_usb_wan : 1;
424 u32 cao_ovflow_error : 1;
425 u32 cai_ovflow_error : 1;
426 u32 media_ovflow_error : 1;
427 u32 net_ovflow_error : 1;
436 u32 net_addr_write : 1;
438 u32 net_addr_read : 1;
445 u32 wan_pkt_frame : 4;
449 u32 wan_wait_state : 8;
451 u32 wan_speed_sig : 2;