drivers/iommu/io-pgtable-arm.c

   1 // SPDX-License-Identifier: GPL-2.0-only
   2 /*
   3  * CPU-agnostic ARM page table allocator.
   4  *
   5  * Copyright (C) 2014 ARM Limited
   6  *
   7  * Author: Will Deacon <will.deacon@arm.com>
   8  */
   9
  10 #define pr_fmt(fmt)     "arm-lpae io-pgtable: " fmt
  11
  12 #include <linux/atomic.h>
  13 #include <linux/bitops.h>
  14 #include <linux/io-pgtable.h>
  15 #include <linux/kernel.h>
  16 #include <linux/sizes.h>
  17 #include <linux/slab.h>
  18 #include <linux/types.h>
  19 #include <linux/dma-mapping.h>
  20
  21 #include <asm/barrier.h>
  22
  23 #define ARM_LPAE_MAX_ADDR_BITS          52
  24 #define ARM_LPAE_S2_MAX_CONCAT_PAGES    16
  25 #define ARM_LPAE_MAX_LEVELS             4
  26
  27 /* Struct accessors */
  28 #define io_pgtable_to_data(x)                                           \
  29         container_of((x), struct arm_lpae_io_pgtable, iop)
  30
  31 #define io_pgtable_ops_to_data(x)                                       \
  32         io_pgtable_to_data(io_pgtable_ops_to_pgtable(x))
  33
  34 /*
  35  * For consistency with the architecture, we always consider
  36  * ARM_LPAE_MAX_LEVELS levels, with the walk starting at level n >=0
  37  */
  38 #define ARM_LPAE_START_LVL(d)           (ARM_LPAE_MAX_LEVELS - (d)->levels)
  39
  40 /*
  41  * Calculate the right shift amount to get to the portion describing level l
  42  * in a virtual address mapped by the pagetable in d.
  43  */
  44 #define ARM_LPAE_LVL_SHIFT(l,d)                                         \
  45         ((((d)->levels - ((l) - ARM_LPAE_START_LVL(d) + 1))             \
  46           * (d)->bits_per_level) + (d)->pg_shift)
  47
  48 #define ARM_LPAE_GRANULE(d)             (1UL << (d)->pg_shift)
  49
  50 #define ARM_LPAE_PAGES_PER_PGD(d)                                       \
  51         DIV_ROUND_UP((d)->pgd_size, ARM_LPAE_GRANULE(d))
  52
  53 /*
  54  * Calculate the index at level l used to map virtual address a using the
  55  * pagetable in d.
  56  */
  57 #define ARM_LPAE_PGD_IDX(l,d)                                           \
  58         ((l) == ARM_LPAE_START_LVL(d) ? ilog2(ARM_LPAE_PAGES_PER_PGD(d)) : 0)
  59
  60 #define ARM_LPAE_LVL_IDX(a,l,d)                                         \
  61         (((u64)(a) >> ARM_LPAE_LVL_SHIFT(l,d)) &                        \
  62          ((1 << ((d)->bits_per_level + ARM_LPAE_PGD_IDX(l,d))) - 1))
  63
  64 /* Calculate the block/page mapping size at level l for pagetable in d. */
  65 #define ARM_LPAE_BLOCK_SIZE(l,d)                                        \
  66         (1ULL << (ilog2(sizeof(arm_lpae_iopte)) +                       \
  67                 ((ARM_LPAE_MAX_LEVELS - (l)) * (d)->bits_per_level)))
  68
  69 /* Page table bits */
  70 #define ARM_LPAE_PTE_TYPE_SHIFT         0
  71 #define ARM_LPAE_PTE_TYPE_MASK          0x3
  72
  73 #define ARM_LPAE_PTE_TYPE_BLOCK         1
  74 #define ARM_LPAE_PTE_TYPE_TABLE         3
  75 #define ARM_LPAE_PTE_TYPE_PAGE          3
  76
  77 #define ARM_LPAE_PTE_ADDR_MASK          GENMASK_ULL(47,12)
  78
  79 #define ARM_LPAE_PTE_NSTABLE            (((arm_lpae_iopte)1) << 63)
  80 #define ARM_LPAE_PTE_XN                 (((arm_lpae_iopte)3) << 53)
  81 #define ARM_LPAE_PTE_AF                 (((arm_lpae_iopte)1) << 10)
  82 #define ARM_LPAE_PTE_SH_NS              (((arm_lpae_iopte)0) << 8)
  83 #define ARM_LPAE_PTE_SH_OS              (((arm_lpae_iopte)2) << 8)
  84 #define ARM_LPAE_PTE_SH_IS              (((arm_lpae_iopte)3) << 8)
  85 #define ARM_LPAE_PTE_NS                 (((arm_lpae_iopte)1) << 5)
  86 #define ARM_LPAE_PTE_VALID              (((arm_lpae_iopte)1) << 0)
  87
  88 #define ARM_LPAE_PTE_ATTR_LO_MASK       (((arm_lpae_iopte)0x3ff) << 2)
  89 /* Ignore the contiguous bit for block splitting */
  90 #define ARM_LPAE_PTE_ATTR_HI_MASK       (((arm_lpae_iopte)6) << 52)
  91 #define ARM_LPAE_PTE_ATTR_MASK          (ARM_LPAE_PTE_ATTR_LO_MASK |    \
  92                                          ARM_LPAE_PTE_ATTR_HI_MASK)
  93 /* Software bit for solving coherency races */
  94 #define ARM_LPAE_PTE_SW_SYNC            (((arm_lpae_iopte)1) << 55)
  95
  96 /* Stage-1 PTE */
  97 #define ARM_LPAE_PTE_AP_UNPRIV          (((arm_lpae_iopte)1) << 6)
  98 #define ARM_LPAE_PTE_AP_RDONLY          (((arm_lpae_iopte)2) << 6)
  99 #define ARM_LPAE_PTE_ATTRINDX_SHIFT     2
 100 #define ARM_LPAE_PTE_nG                 (((arm_lpae_iopte)1) << 11)
 101
 102 /* Stage-2 PTE */
 103 #define ARM_LPAE_PTE_HAP_FAULT          (((arm_lpae_iopte)0) << 6)
 104 #define ARM_LPAE_PTE_HAP_READ           (((arm_lpae_iopte)1) << 6)
 105 #define ARM_LPAE_PTE_HAP_WRITE          (((arm_lpae_iopte)2) << 6)
 106 #define ARM_LPAE_PTE_MEMATTR_OIWB       (((arm_lpae_iopte)0xf) << 2)
 107 #define ARM_LPAE_PTE_MEMATTR_NC         (((arm_lpae_iopte)0x5) << 2)
 108 #define ARM_LPAE_PTE_MEMATTR_DEV        (((arm_lpae_iopte)0x1) << 2)
 109
 110 /* Register bits */
 111 #define ARM_32_LPAE_TCR_EAE             (1 << 31)
 112 #define ARM_64_LPAE_S2_TCR_RES1         (1 << 31)
 113
 114 #define ARM_LPAE_TCR_EPD1               (1 << 23)
 115
 116 #define ARM_LPAE_TCR_TG0_4K             (0 << 14)
 117 #define ARM_LPAE_TCR_TG0_64K            (1 << 14)
 118 #define ARM_LPAE_TCR_TG0_16K            (2 << 14)
 119
 120 #define ARM_LPAE_TCR_SH0_SHIFT          12
 121 #define ARM_LPAE_TCR_SH0_MASK           0x3
 122 #define ARM_LPAE_TCR_SH_NS              0
 123 #define ARM_LPAE_TCR_SH_OS              2
 124 #define ARM_LPAE_TCR_SH_IS              3
 125
 126 #define ARM_LPAE_TCR_ORGN0_SHIFT        10
 127 #define ARM_LPAE_TCR_IRGN0_SHIFT        8
 128 #define ARM_LPAE_TCR_RGN_MASK           0x3
 129 #define ARM_LPAE_TCR_RGN_NC             0
 130 #define ARM_LPAE_TCR_RGN_WBWA           1
 131 #define ARM_LPAE_TCR_RGN_WT             2
 132 #define ARM_LPAE_TCR_RGN_WB             3
 133
 134 #define ARM_LPAE_TCR_SL0_SHIFT          6
 135 #define ARM_LPAE_TCR_SL0_MASK           0x3
 136
 137 #define ARM_LPAE_TCR_T0SZ_SHIFT         0
 138 #define ARM_LPAE_TCR_SZ_MASK            0xf
 139
 140 #define ARM_LPAE_TCR_PS_SHIFT           16
 141 #define ARM_LPAE_TCR_PS_MASK            0x7
 142
 143 #define ARM_LPAE_TCR_IPS_SHIFT          32
 144 #define ARM_LPAE_TCR_IPS_MASK           0x7
 145
 146 #define ARM_LPAE_TCR_PS_32_BIT          0x0ULL
 147 #define ARM_LPAE_TCR_PS_36_BIT          0x1ULL
 148 #define ARM_LPAE_TCR_PS_40_BIT          0x2ULL
 149 #define ARM_LPAE_TCR_PS_42_BIT          0x3ULL
 150 #define ARM_LPAE_TCR_PS_44_BIT          0x4ULL
 151 #define ARM_LPAE_TCR_PS_48_BIT          0x5ULL
 152 #define ARM_LPAE_TCR_PS_52_BIT          0x6ULL
 153
 154 #define ARM_LPAE_MAIR_ATTR_SHIFT(n)     ((n) << 3)
 155 #define ARM_LPAE_MAIR_ATTR_MASK         0xff
 156 #define ARM_LPAE_MAIR_ATTR_DEVICE       0x04
 157 #define ARM_LPAE_MAIR_ATTR_NC           0x44
 158 #define ARM_LPAE_MAIR_ATTR_INC_OWBRWA   0xf4
 159 #define ARM_LPAE_MAIR_ATTR_WBRWA        0xff
 160 #define ARM_LPAE_MAIR_ATTR_IDX_NC       0
 161 #define ARM_LPAE_MAIR_ATTR_IDX_CACHE    1
 162 #define ARM_LPAE_MAIR_ATTR_IDX_DEV      2
 163 #define ARM_LPAE_MAIR_ATTR_IDX_INC_OCACHE       3
 164
 165 #define ARM_MALI_LPAE_TTBR_ADRMODE_TABLE (3u << 0)
 166 #define ARM_MALI_LPAE_TTBR_READ_INNER   BIT(2)
 167 #define ARM_MALI_LPAE_TTBR_SHARE_OUTER  BIT(4)
 168
 169 #define ARM_MALI_LPAE_MEMATTR_IMP_DEF   0x88ULL
 170 #define ARM_MALI_LPAE_MEMATTR_WRITE_ALLOC 0x8DULL
 171
 172 /* IOPTE accessors */
 173 #define iopte_deref(pte,d) __va(iopte_to_paddr(pte, d))
 174
 175 #define iopte_type(pte,l)                                       \
 176         (((pte) >> ARM_LPAE_PTE_TYPE_SHIFT) & ARM_LPAE_PTE_TYPE_MASK)
 177
 178 #define iopte_prot(pte) ((pte) & ARM_LPAE_PTE_ATTR_MASK)
 179
 180 struct arm_lpae_io_pgtable {
 181         struct io_pgtable       iop;
 182
 183         int                     levels;
 184         size_t                  pgd_size;
 185         unsigned long           pg_shift;
 186         unsigned long           bits_per_level;
 187
 188         void                    *pgd;
 189 };
 190
 191 typedef u64 arm_lpae_iopte;
 192
 193 static inline bool iopte_leaf(arm_lpae_iopte pte, int lvl,
 194                               enum io_pgtable_fmt fmt)
 195 {
 196         if (lvl == (ARM_LPAE_MAX_LEVELS - 1) && fmt != ARM_MALI_LPAE)
 197                 return iopte_type(pte, lvl) == ARM_LPAE_PTE_TYPE_PAGE;
 198
 199         return iopte_type(pte, lvl) == ARM_LPAE_PTE_TYPE_BLOCK;
 200 }
 201
 202 static arm_lpae_iopte paddr_to_iopte(phys_addr_t paddr,
 203                                      struct arm_lpae_io_pgtable *data)
 204 {
 205         arm_lpae_iopte pte = paddr;
 206
 207         /* Of the bits which overlap, either 51:48 or 15:12 are always RES0 */
 208         return (pte | (pte >> (48 - 12))) & ARM_LPAE_PTE_ADDR_MASK;
 209 }
 210
 211 static phys_addr_t iopte_to_paddr(arm_lpae_iopte pte,
 212                                   struct arm_lpae_io_pgtable *data)
 213 {
 214         u64 paddr = pte & ARM_LPAE_PTE_ADDR_MASK;
 215
 216         if (data->pg_shift < 16)
 217                 return paddr;
 218
 219         /* Rotate the packed high-order bits back to the top */
 220         return (paddr | (paddr << (48 - 12))) & (ARM_LPAE_PTE_ADDR_MASK << 4);
 221 }
 222
 223 static bool selftest_running = false;
 224
 225 static dma_addr_t __arm_lpae_dma_addr(void *pages)
 226 {
 227         return (dma_addr_t)virt_to_phys(pages);
 228 }
 229
 230 static void *__arm_lpae_alloc_pages(size_t size, gfp_t gfp,
 231                                     struct io_pgtable_cfg *cfg)
 232 {
 233         struct device *dev = cfg->iommu_dev;
 234         int order = get_order(size);
 235         struct page *p;
 236         dma_addr_t dma;
 237         void *pages;
 238
 239         VM_BUG_ON((gfp & __GFP_HIGHMEM));
 240         p = alloc_pages_node(dev ? dev_to_node(dev) : NUMA_NO_NODE,
 241                              gfp | __GFP_ZERO, order);
 242         if (!p)
 243                 return NULL;
 244
 245         pages = page_address(p);
 246         if (!cfg->coherent_walk) {
 247                 dma = dma_map_single(dev, pages, size, DMA_TO_DEVICE);
 248                 if (dma_mapping_error(dev, dma))
 249                         goto out_free;
 250                 /*
 251                  * We depend on the IOMMU being able to work with any physical
 252                  * address directly, so if the DMA layer suggests otherwise by
 253                  * translating or truncating them, that bodes very badly...
 254                  */
 255                 if (dma != virt_to_phys(pages))
 256                         goto out_unmap;
 257         }
 258
 259         return pages;
 260
 261 out_unmap:
 262         dev_err(dev, "Cannot accommodate DMA translation for IOMMU page tables\n");
 263         dma_unmap_single(dev, dma, size, DMA_TO_DEVICE);
 264 out_free:
 265         __free_pages(p, order);
 266         return NULL;
 267 }
 268
 269 static void __arm_lpae_free_pages(void *pages, size_t size,
 270                                   struct io_pgtable_cfg *cfg)
 271 {
 272         if (!cfg->coherent_walk)
 273                 dma_unmap_single(cfg->iommu_dev, __arm_lpae_dma_addr(pages),
 274                                  size, DMA_TO_DEVICE);
 275         free_pages((unsigned long)pages, get_order(size));
 276 }
 277
 278 static void __arm_lpae_sync_pte(arm_lpae_iopte *ptep,
 279                                 struct io_pgtable_cfg *cfg)
 280 {
 281         dma_sync_single_for_device(cfg->iommu_dev, __arm_lpae_dma_addr(ptep),
 282                                    sizeof(*ptep), DMA_TO_DEVICE);
 283 }
 284
 285 static void __arm_lpae_set_pte(arm_lpae_iopte *ptep, arm_lpae_iopte pte,
 286                                struct io_pgtable_cfg *cfg)
 287 {
 288         *ptep = pte;
 289
 290         if (!cfg->coherent_walk)
 291                 __arm_lpae_sync_pte(ptep, cfg);
 292 }
 293
 294 static size_t __arm_lpae_unmap(struct arm_lpae_io_pgtable *data,
 295                                struct iommu_iotlb_gather *gather,
 296                                unsigned long iova, size_t size, int lvl,
 297                                arm_lpae_iopte *ptep);
 298
 299 static void __arm_lpae_init_pte(struct arm_lpae_io_pgtable *data,
 300                                 phys_addr_t paddr, arm_lpae_iopte prot,
 301                                 int lvl, arm_lpae_iopte *ptep)
 302 {
 303         arm_lpae_iopte pte = prot;
 304
 305         if (data->iop.cfg.quirks & IO_PGTABLE_QUIRK_ARM_NS)
 306                 pte |= ARM_LPAE_PTE_NS;
 307
 308         if (data->iop.fmt != ARM_MALI_LPAE && lvl == ARM_LPAE_MAX_LEVELS - 1)
 309                 pte |= ARM_LPAE_PTE_TYPE_PAGE;
 310         else
 311                 pte |= ARM_LPAE_PTE_TYPE_BLOCK;
 312
 313         if (data->iop.fmt != ARM_MALI_LPAE)
 314                 pte |= ARM_LPAE_PTE_AF;
 315         pte |= ARM_LPAE_PTE_SH_IS;
 316         pte |= paddr_to_iopte(paddr, data);
 317
 318         __arm_lpae_set_pte(ptep, pte, &data->iop.cfg);
 319 }
 320
 321 static int arm_lpae_init_pte(struct arm_lpae_io_pgtable *data,
 322                              unsigned long iova, phys_addr_t paddr,
 323                              arm_lpae_iopte prot, int lvl,
 324                              arm_lpae_iopte *ptep)
 325 {
 326         arm_lpae_iopte pte = *ptep;
 327
 328         if (iopte_leaf(pte, lvl, data->iop.fmt)) {
 329                 /* We require an unmap first */
 330                 WARN_ON(!selftest_running);
 331                 return -EEXIST;
 332         } else if (iopte_type(pte, lvl) == ARM_LPAE_PTE_TYPE_TABLE) {
 333                 /*
 334                  * We need to unmap and free the old table before
 335                  * overwriting it with a block entry.
 336                  */
 337                 arm_lpae_iopte *tblp;
 338                 size_t sz = ARM_LPAE_BLOCK_SIZE(lvl, data);
 339
 340                 tblp = ptep - ARM_LPAE_LVL_IDX(iova, lvl, data);
 341                 if (__arm_lpae_unmap(data, NULL, iova, sz, lvl, tblp) != sz) {
 342                         WARN_ON(1);
 343                         return -EINVAL;
 344                 }
 345         }
 346
 347         __arm_lpae_init_pte(data, paddr, prot, lvl, ptep);
 348         return 0;
 349 }
 350
 351 static arm_lpae_iopte arm_lpae_install_table(arm_lpae_iopte *table,
 352                                              arm_lpae_iopte *ptep,
 353                                              arm_lpae_iopte curr,
 354                                              struct arm_lpae_io_pgtable *data)
 355 {
 356         arm_lpae_iopte old, new;
 357         struct io_pgtable_cfg *cfg = &data->iop.cfg;
 358
 359         new = paddr_to_iopte(__pa(table), data) | ARM_LPAE_PTE_TYPE_TABLE;
 360         if (cfg->quirks & IO_PGTABLE_QUIRK_ARM_NS)
 361                 new |= ARM_LPAE_PTE_NSTABLE;
 362
 363         /*
 364          * Ensure the table itself is visible before its PTE can be.
 365          * Whilst we could get away with cmpxchg64_release below, this
 366          * doesn't have any ordering semantics when !CONFIG_SMP.
 367          */
 368         dma_wmb();
 369
 370         old = cmpxchg64_relaxed(ptep, curr, new);
 371
 372         if (cfg->coherent_walk || (old & ARM_LPAE_PTE_SW_SYNC))
 373                 return old;
 374
 375         /* Even if it's not ours, there's no point waiting; just kick it */
 376         __arm_lpae_sync_pte(ptep, cfg);
 377         if (old == curr)
 378                 WRITE_ONCE(*ptep, new | ARM_LPAE_PTE_SW_SYNC);
 379
 380         return old;
 381 }
 382
 383 static int __arm_lpae_map(struct arm_lpae_io_pgtable *data, unsigned long iova,
 384                           phys_addr_t paddr, size_t size, arm_lpae_iopte prot,
 385                           int lvl, arm_lpae_iopte *ptep)
 386 {
 387         arm_lpae_iopte *cptep, pte;
 388         size_t block_size = ARM_LPAE_BLOCK_SIZE(lvl, data);
 389         size_t tblsz = ARM_LPAE_GRANULE(data);
 390         struct io_pgtable_cfg *cfg = &data->iop.cfg;
 391
 392         /* Find our entry at the current level */
 393         ptep += ARM_LPAE_LVL_IDX(iova, lvl, data);
 394
 395         /* If we can install a leaf entry at this level, then do so */
 396         if (size == block_size && (size & cfg->pgsize_bitmap))
 397                 return arm_lpae_init_pte(data, iova, paddr, prot, lvl, ptep);
 398
 399         /* We can't allocate tables at the final level */
 400         if (WARN_ON(lvl >= ARM_LPAE_MAX_LEVELS - 1))
 401                 return -EINVAL;
 402
 403         /* Grab a pointer to the next level */
 404         pte = READ_ONCE(*ptep);
 405         if (!pte) {
 406                 cptep = __arm_lpae_alloc_pages(tblsz, GFP_ATOMIC, cfg);
 407                 if (!cptep)
 408                         return -ENOMEM;
 409
 410                 pte = arm_lpae_install_table(cptep, ptep, 0, data);
 411                 if (pte)
 412                         __arm_lpae_free_pages(cptep, tblsz, cfg);
 413         } else if (!cfg->coherent_walk && !(pte & ARM_LPAE_PTE_SW_SYNC)) {
 414                 __arm_lpae_sync_pte(ptep, cfg);
 415         }
 416
 417         if (pte && !iopte_leaf(pte, lvl, data->iop.fmt)) {
 418                 cptep = iopte_deref(pte, data);
 419         } else if (pte) {
 420                 /* We require an unmap first */
 421                 WARN_ON(!selftest_running);
 422                 return -EEXIST;
 423         }
 424
 425         /* Rinse, repeat */
 426         return __arm_lpae_map(data, iova, paddr, size, prot, lvl + 1, cptep);
 427 }
 428
 429 static arm_lpae_iopte arm_lpae_prot_to_pte(struct arm_lpae_io_pgtable *data,
 430                                            int prot)
 431 {
 432         arm_lpae_iopte pte;
 433
 434         if (data->iop.fmt == ARM_64_LPAE_S1 ||
 435             data->iop.fmt == ARM_32_LPAE_S1) {
 436                 pte = ARM_LPAE_PTE_nG;
 437                 if (!(prot & IOMMU_WRITE) && (prot & IOMMU_READ))
 438                         pte |= ARM_LPAE_PTE_AP_RDONLY;
 439                 if (!(prot & IOMMU_PRIV))
 440                         pte |= ARM_LPAE_PTE_AP_UNPRIV;
 441         } else {
 442                 pte = ARM_LPAE_PTE_HAP_FAULT;
 443                 if (prot & IOMMU_READ)
 444                         pte |= ARM_LPAE_PTE_HAP_READ;
 445                 if (prot & IOMMU_WRITE)
 446                         pte |= ARM_LPAE_PTE_HAP_WRITE;
 447         }
 448
 449         /*
 450          * Note that this logic is structured to accommodate Mali LPAE
 451          * having stage-1-like attributes but stage-2-like permissions.
 452          */
 453         if (data->iop.fmt == ARM_64_LPAE_S2 ||
 454             data->iop.fmt == ARM_32_LPAE_S2) {
 455                 if (prot & IOMMU_MMIO)
 456                         pte |= ARM_LPAE_PTE_MEMATTR_DEV;
 457                 else if (prot & IOMMU_CACHE)
 458                         pte |= ARM_LPAE_PTE_MEMATTR_OIWB;
 459                 else
 460                         pte |= ARM_LPAE_PTE_MEMATTR_NC;
 461         } else {
 462                 if (prot & IOMMU_MMIO)
 463                         pte |= (ARM_LPAE_MAIR_ATTR_IDX_DEV
 464                                 << ARM_LPAE_PTE_ATTRINDX_SHIFT);
 465                 else if (prot & IOMMU_CACHE)
 466                         pte |= (ARM_LPAE_MAIR_ATTR_IDX_CACHE
 467                                 << ARM_LPAE_PTE_ATTRINDX_SHIFT);
 468                 else if (prot & IOMMU_QCOM_SYS_CACHE)
 469                         pte |= (ARM_LPAE_MAIR_ATTR_IDX_INC_OCACHE
 470                                 << ARM_LPAE_PTE_ATTRINDX_SHIFT);
 471         }
 472
 473         if (prot & IOMMU_NOEXEC)
 474                 pte |= ARM_LPAE_PTE_XN;
 475
 476         return pte;
 477 }
 478
 479 static int arm_lpae_map(struct io_pgtable_ops *ops, unsigned long iova,
 480                         phys_addr_t paddr, size_t size, int iommu_prot)
 481 {
 482         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
 483         arm_lpae_iopte *ptep = data->pgd;
 484         int ret, lvl = ARM_LPAE_START_LVL(data);
 485         arm_lpae_iopte prot;
 486
 487         /* If no access, then nothing to do */
 488         if (!(iommu_prot & (IOMMU_READ | IOMMU_WRITE)))
 489                 return 0;
 490
 491         if (WARN_ON(iova >= (1ULL << data->iop.cfg.ias) ||
 492                     paddr >= (1ULL << data->iop.cfg.oas)))
 493                 return -ERANGE;
 494
 495         prot = arm_lpae_prot_to_pte(data, iommu_prot);
 496         ret = __arm_lpae_map(data, iova, paddr, size, prot, lvl, ptep);
 497         /*
 498          * Synchronise all PTE updates for the new mapping before there's
 499          * a chance for anything to kick off a table walk for the new iova.
 500          */
 501         wmb();
 502
 503         return ret;
 504 }
 505
 506 static void __arm_lpae_free_pgtable(struct arm_lpae_io_pgtable *data, int lvl,
 507                                     arm_lpae_iopte *ptep)
 508 {
 509         arm_lpae_iopte *start, *end;
 510         unsigned long table_size;
 511
 512         if (lvl == ARM_LPAE_START_LVL(data))
 513                 table_size = data->pgd_size;
 514         else
 515                 table_size = ARM_LPAE_GRANULE(data);
 516
 517         start = ptep;
 518
 519         /* Only leaf entries at the last level */
 520         if (lvl == ARM_LPAE_MAX_LEVELS - 1)
 521                 end = ptep;
 522         else
 523                 end = (void *)ptep + table_size;
 524
 525         while (ptep != end) {
 526                 arm_lpae_iopte pte = *ptep++;
 527
 528                 if (!pte || iopte_leaf(pte, lvl, data->iop.fmt))
 529                         continue;
 530
 531                 __arm_lpae_free_pgtable(data, lvl + 1, iopte_deref(pte, data));
 532         }
 533
 534         __arm_lpae_free_pages(start, table_size, &data->iop.cfg);
 535 }
 536
 537 static void arm_lpae_free_pgtable(struct io_pgtable *iop)
 538 {
 539         struct arm_lpae_io_pgtable *data = io_pgtable_to_data(iop);
 540
 541         __arm_lpae_free_pgtable(data, ARM_LPAE_START_LVL(data), data->pgd);
 542         kfree(data);
 543 }
 544
 545 static size_t arm_lpae_split_blk_unmap(struct arm_lpae_io_pgtable *data,
 546                                        struct iommu_iotlb_gather *gather,
 547                                        unsigned long iova, size_t size,
 548                                        arm_lpae_iopte blk_pte, int lvl,
 549                                        arm_lpae_iopte *ptep)
 550 {
 551         struct io_pgtable_cfg *cfg = &data->iop.cfg;
 552         arm_lpae_iopte pte, *tablep;
 553         phys_addr_t blk_paddr;
 554         size_t tablesz = ARM_LPAE_GRANULE(data);
 555         size_t split_sz = ARM_LPAE_BLOCK_SIZE(lvl, data);
 556         int i, unmap_idx = -1;
 557
 558         if (WARN_ON(lvl == ARM_LPAE_MAX_LEVELS))
 559                 return 0;
 560
 561         tablep = __arm_lpae_alloc_pages(tablesz, GFP_ATOMIC, cfg);
 562         if (!tablep)
 563                 return 0; /* Bytes unmapped */
 564
 565         if (size == split_sz)
 566                 unmap_idx = ARM_LPAE_LVL_IDX(iova, lvl, data);
 567
 568         blk_paddr = iopte_to_paddr(blk_pte, data);
 569         pte = iopte_prot(blk_pte);
 570
 571         for (i = 0; i < tablesz / sizeof(pte); i++, blk_paddr += split_sz) {
 572                 /* Unmap! */
 573                 if (i == unmap_idx)
 574                         continue;
 575
 576                 __arm_lpae_init_pte(data, blk_paddr, pte, lvl, &tablep[i]);
 577         }
 578
 579         pte = arm_lpae_install_table(tablep, ptep, blk_pte, data);
 580         if (pte != blk_pte) {
 581                 __arm_lpae_free_pages(tablep, tablesz, cfg);
 582                 /*
 583                  * We may race against someone unmapping another part of this
 584                  * block, but anything else is invalid. We can't misinterpret
 585                  * a page entry here since we're never at the last level.
 586                  */
 587                 if (iopte_type(pte, lvl - 1) != ARM_LPAE_PTE_TYPE_TABLE)
 588                         return 0;
 589
 590                 tablep = iopte_deref(pte, data);
 591         } else if (unmap_idx >= 0) {
 592                 io_pgtable_tlb_add_page(&data->iop, gather, iova, size);
 593                 return size;
 594         }
 595
 596         return __arm_lpae_unmap(data, gather, iova, size, lvl, tablep);
 597 }
 598
 599 static size_t __arm_lpae_unmap(struct arm_lpae_io_pgtable *data,
 600                                struct iommu_iotlb_gather *gather,
 601                                unsigned long iova, size_t size, int lvl,
 602                                arm_lpae_iopte *ptep)
 603 {
 604         arm_lpae_iopte pte;
 605         struct io_pgtable *iop = &data->iop;
 606
 607         /* Something went horribly wrong and we ran out of page table */
 608         if (WARN_ON(lvl == ARM_LPAE_MAX_LEVELS))
 609                 return 0;
 610
 611         ptep += ARM_LPAE_LVL_IDX(iova, lvl, data);
 612         pte = READ_ONCE(*ptep);
 613         if (WARN_ON(!pte))
 614                 return 0;
 615
 616         /* If the size matches this level, we're in the right place */
 617         if (size == ARM_LPAE_BLOCK_SIZE(lvl, data)) {
 618                 __arm_lpae_set_pte(ptep, 0, &iop->cfg);
 619
 620                 if (!iopte_leaf(pte, lvl, iop->fmt)) {
 621                         /* Also flush any partial walks */
 622                         io_pgtable_tlb_flush_walk(iop, iova, size,
 623                                                   ARM_LPAE_GRANULE(data));
 624                         ptep = iopte_deref(pte, data);
 625                         __arm_lpae_free_pgtable(data, lvl + 1, ptep);
 626                 } else if (iop->cfg.quirks & IO_PGTABLE_QUIRK_NON_STRICT) {
 627                         /*
 628                          * Order the PTE update against queueing the IOVA, to
 629                          * guarantee that a flush callback from a different CPU
 630                          * has observed it before the TLBIALL can be issued.
 631                          */
 632                         smp_wmb();
 633                 } else {
 634                         io_pgtable_tlb_add_page(iop, gather, iova, size);
 635                 }
 636
 637                 return size;
 638         } else if (iopte_leaf(pte, lvl, iop->fmt)) {
 639                 /*
 640                  * Insert a table at the next level to map the old region,
 641                  * minus the part we want to unmap
 642                  */
 643                 return arm_lpae_split_blk_unmap(data, gather, iova, size, pte,
 644                                                 lvl + 1, ptep);
 645         }
 646
 647         /* Keep on walkin' */
 648         ptep = iopte_deref(pte, data);
 649         return __arm_lpae_unmap(data, gather, iova, size, lvl + 1, ptep);
 650 }
 651
 652 static size_t arm_lpae_unmap(struct io_pgtable_ops *ops, unsigned long iova,
 653                              size_t size, struct iommu_iotlb_gather *gather)
 654 {
 655         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
 656         arm_lpae_iopte *ptep = data->pgd;
 657         int lvl = ARM_LPAE_START_LVL(data);
 658
 659         if (WARN_ON(iova >= (1ULL << data->iop.cfg.ias)))
 660                 return 0;
 661
 662         return __arm_lpae_unmap(data, gather, iova, size, lvl, ptep);
 663 }
 664
 665 static phys_addr_t arm_lpae_iova_to_phys(struct io_pgtable_ops *ops,
 666                                          unsigned long iova)
 667 {
 668         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
 669         arm_lpae_iopte pte, *ptep = data->pgd;
 670         int lvl = ARM_LPAE_START_LVL(data);
 671
 672         do {
 673                 /* Valid IOPTE pointer? */
 674                 if (!ptep)
 675                         return 0;
 676
 677                 /* Grab the IOPTE we're interested in */
 678                 ptep += ARM_LPAE_LVL_IDX(iova, lvl, data);
 679                 pte = READ_ONCE(*ptep);
 680
 681                 /* Valid entry? */
 682                 if (!pte)
 683                         return 0;
 684
 685                 /* Leaf entry? */
 686                 if (iopte_leaf(pte, lvl, data->iop.fmt))
 687                         goto found_translation;
 688
 689                 /* Take it to the next level */
 690                 ptep = iopte_deref(pte, data);
 691         } while (++lvl < ARM_LPAE_MAX_LEVELS);
 692
 693         /* Ran out of page tables to walk */
 694         return 0;
 695
 696 found_translation:
 697         iova &= (ARM_LPAE_BLOCK_SIZE(lvl, data) - 1);
 698         return iopte_to_paddr(pte, data) | iova;
 699 }
 700
 701 static void arm_lpae_restrict_pgsizes(struct io_pgtable_cfg *cfg)
 702 {
 703         unsigned long granule, page_sizes;
 704         unsigned int max_addr_bits = 48;
 705
 706         /*
 707          * We need to restrict the supported page sizes to match the
 708          * translation regime for a particular granule. Aim to match
 709          * the CPU page size if possible, otherwise prefer smaller sizes.
 710          * While we're at it, restrict the block sizes to match the
 711          * chosen granule.
 712          */
 713         if (cfg->pgsize_bitmap & PAGE_SIZE)
 714                 granule = PAGE_SIZE;
 715         else if (cfg->pgsize_bitmap & ~PAGE_MASK)
 716                 granule = 1UL << __fls(cfg->pgsize_bitmap & ~PAGE_MASK);
 717         else if (cfg->pgsize_bitmap & PAGE_MASK)
 718                 granule = 1UL << __ffs(cfg->pgsize_bitmap & PAGE_MASK);
 719         else
 720                 granule = 0;
 721
 722         switch (granule) {
 723         case SZ_4K:
 724                 page_sizes = (SZ_4K | SZ_2M | SZ_1G);
 725                 break;
 726         case SZ_16K:
 727                 page_sizes = (SZ_16K | SZ_32M);
 728                 break;
 729         case SZ_64K:
 730                 max_addr_bits = 52;
 731                 page_sizes = (SZ_64K | SZ_512M);
 732                 if (cfg->oas > 48)
 733                         page_sizes |= 1ULL << 42; /* 4TB */
 734                 break;
 735         default:
 736                 page_sizes = 0;
 737         }
 738
 739         cfg->pgsize_bitmap &= page_sizes;
 740         cfg->ias = min(cfg->ias, max_addr_bits);
 741         cfg->oas = min(cfg->oas, max_addr_bits);
 742 }
 743
 744 static struct arm_lpae_io_pgtable *
 745 arm_lpae_alloc_pgtable(struct io_pgtable_cfg *cfg)
 746 {
 747         unsigned long va_bits, pgd_bits;
 748         struct arm_lpae_io_pgtable *data;
 749
 750         arm_lpae_restrict_pgsizes(cfg);
 751
 752         if (!(cfg->pgsize_bitmap & (SZ_4K | SZ_16K | SZ_64K)))
 753                 return NULL;
 754
 755         if (cfg->ias > ARM_LPAE_MAX_ADDR_BITS)
 756                 return NULL;
 757
 758         if (cfg->oas > ARM_LPAE_MAX_ADDR_BITS)
 759                 return NULL;
 760
 761         if (!selftest_running && cfg->iommu_dev->dma_pfn_offset) {
 762                 dev_err(cfg->iommu_dev, "Cannot accommodate DMA offset for IOMMU page tables\n");
 763                 return NULL;
 764         }
 765
 766         data = kmalloc(sizeof(*data), GFP_KERNEL);
 767         if (!data)
 768                 return NULL;
 769
 770         data->pg_shift = __ffs(cfg->pgsize_bitmap);
 771         data->bits_per_level = data->pg_shift - ilog2(sizeof(arm_lpae_iopte));
 772
 773         va_bits = cfg->ias - data->pg_shift;
 774         data->levels = DIV_ROUND_UP(va_bits, data->bits_per_level);
 775
 776         /* Calculate the actual size of our pgd (without concatenation) */
 777         pgd_bits = va_bits - (data->bits_per_level * (data->levels - 1));
 778         data->pgd_size = 1UL << (pgd_bits + ilog2(sizeof(arm_lpae_iopte)));
 779
 780         data->iop.ops = (struct io_pgtable_ops) {
 781                 .map            = arm_lpae_map,
 782                 .unmap          = arm_lpae_unmap,
 783                 .iova_to_phys   = arm_lpae_iova_to_phys,
 784         };
 785
 786         return data;
 787 }
 788
 789 static struct io_pgtable *
 790 arm_64_lpae_alloc_pgtable_s1(struct io_pgtable_cfg *cfg, void *cookie)
 791 {
 792         u64 reg;
 793         struct arm_lpae_io_pgtable *data;
 794
 795         if (cfg->quirks & ~(IO_PGTABLE_QUIRK_ARM_NS |
 796                             IO_PGTABLE_QUIRK_NON_STRICT))
 797                 return NULL;
 798
 799         data = arm_lpae_alloc_pgtable(cfg);
 800         if (!data)
 801                 return NULL;
 802
 803         /* TCR */
 804         if (cfg->coherent_walk) {
 805                 reg = (ARM_LPAE_TCR_SH_IS << ARM_LPAE_TCR_SH0_SHIFT) |
 806                       (ARM_LPAE_TCR_RGN_WBWA << ARM_LPAE_TCR_IRGN0_SHIFT) |
 807                       (ARM_LPAE_TCR_RGN_WBWA << ARM_LPAE_TCR_ORGN0_SHIFT);
 808         } else {
 809                 reg = (ARM_LPAE_TCR_SH_OS << ARM_LPAE_TCR_SH0_SHIFT) |
 810                       (ARM_LPAE_TCR_RGN_NC << ARM_LPAE_TCR_IRGN0_SHIFT) |
 811                       (ARM_LPAE_TCR_RGN_NC << ARM_LPAE_TCR_ORGN0_SHIFT);
 812         }
 813
 814         switch (ARM_LPAE_GRANULE(data)) {
 815         case SZ_4K:
 816                 reg |= ARM_LPAE_TCR_TG0_4K;
 817                 break;
 818         case SZ_16K:
 819                 reg |= ARM_LPAE_TCR_TG0_16K;
 820                 break;
 821         case SZ_64K:
 822                 reg |= ARM_LPAE_TCR_TG0_64K;
 823                 break;
 824         }
 825
 826         switch (cfg->oas) {
 827         case 32:
 828                 reg |= (ARM_LPAE_TCR_PS_32_BIT << ARM_LPAE_TCR_IPS_SHIFT);
 829                 break;
 830         case 36:
 831                 reg |= (ARM_LPAE_TCR_PS_36_BIT << ARM_LPAE_TCR_IPS_SHIFT);
 832                 break;
 833         case 40:
 834                 reg |= (ARM_LPAE_TCR_PS_40_BIT << ARM_LPAE_TCR_IPS_SHIFT);
 835                 break;
 836         case 42:
 837                 reg |= (ARM_LPAE_TCR_PS_42_BIT << ARM_LPAE_TCR_IPS_SHIFT);
 838                 break;
 839         case 44:
 840                 reg |= (ARM_LPAE_TCR_PS_44_BIT << ARM_LPAE_TCR_IPS_SHIFT);
 841                 break;
 842         case 48:
 843                 reg |= (ARM_LPAE_TCR_PS_48_BIT << ARM_LPAE_TCR_IPS_SHIFT);
 844                 break;
 845         case 52:
 846                 reg |= (ARM_LPAE_TCR_PS_52_BIT << ARM_LPAE_TCR_IPS_SHIFT);
 847                 break;
 848         default:
 849                 goto out_free_data;
 850         }
 851
 852         reg |= (64ULL - cfg->ias) << ARM_LPAE_TCR_T0SZ_SHIFT;
 853
 854         /* Disable speculative walks through TTBR1 */
 855         reg |= ARM_LPAE_TCR_EPD1;
 856         cfg->arm_lpae_s1_cfg.tcr = reg;
 857
 858         /* MAIRs */
 859         reg = (ARM_LPAE_MAIR_ATTR_NC
 860                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_NC)) |
 861               (ARM_LPAE_MAIR_ATTR_WBRWA
 862                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_CACHE)) |
 863               (ARM_LPAE_MAIR_ATTR_DEVICE
 864                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_DEV)) |
 865               (ARM_LPAE_MAIR_ATTR_INC_OWBRWA
 866                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_INC_OCACHE));
 867
 868         cfg->arm_lpae_s1_cfg.mair[0] = reg;
 869         cfg->arm_lpae_s1_cfg.mair[1] = 0;
 870
 871         /* Looking good; allocate a pgd */
 872         data->pgd = __arm_lpae_alloc_pages(data->pgd_size, GFP_KERNEL, cfg);
 873         if (!data->pgd)
 874                 goto out_free_data;
 875
 876         /* Ensure the empty pgd is visible before any actual TTBR write */
 877         wmb();
 878
 879         /* TTBRs */
 880         cfg->arm_lpae_s1_cfg.ttbr[0] = virt_to_phys(data->pgd);
 881         cfg->arm_lpae_s1_cfg.ttbr[1] = 0;
 882         return &data->iop;
 883
 884 out_free_data:
 885         kfree(data);
 886         return NULL;
 887 }
 888
 889 static struct io_pgtable *
 890 arm_64_lpae_alloc_pgtable_s2(struct io_pgtable_cfg *cfg, void *cookie)
 891 {
 892         u64 reg, sl;
 893         struct arm_lpae_io_pgtable *data;
 894
 895         /* The NS quirk doesn't apply at stage 2 */
 896         if (cfg->quirks & ~(IO_PGTABLE_QUIRK_NON_STRICT))
 897                 return NULL;
 898
 899         data = arm_lpae_alloc_pgtable(cfg);
 900         if (!data)
 901                 return NULL;
 902
 903         /*
 904          * Concatenate PGDs at level 1 if possible in order to reduce
 905          * the depth of the stage-2 walk.
 906          */
 907         if (data->levels == ARM_LPAE_MAX_LEVELS) {
 908                 unsigned long pgd_pages;
 909
 910                 pgd_pages = data->pgd_size >> ilog2(sizeof(arm_lpae_iopte));
 911                 if (pgd_pages <= ARM_LPAE_S2_MAX_CONCAT_PAGES) {
 912                         data->pgd_size = pgd_pages << data->pg_shift;
 913                         data->levels--;
 914                 }
 915         }
 916
 917         /* VTCR */
 918         reg = ARM_64_LPAE_S2_TCR_RES1 |
 919              (ARM_LPAE_TCR_SH_IS << ARM_LPAE_TCR_SH0_SHIFT) |
 920              (ARM_LPAE_TCR_RGN_WBWA << ARM_LPAE_TCR_IRGN0_SHIFT) |
 921              (ARM_LPAE_TCR_RGN_WBWA << ARM_LPAE_TCR_ORGN0_SHIFT);
 922
 923         sl = ARM_LPAE_START_LVL(data);
 924
 925         switch (ARM_LPAE_GRANULE(data)) {
 926         case SZ_4K:
 927                 reg |= ARM_LPAE_TCR_TG0_4K;
 928                 sl++; /* SL0 format is different for 4K granule size */
 929                 break;
 930         case SZ_16K:
 931                 reg |= ARM_LPAE_TCR_TG0_16K;
 932                 break;
 933         case SZ_64K:
 934                 reg |= ARM_LPAE_TCR_TG0_64K;
 935                 break;
 936         }
 937
 938         switch (cfg->oas) {
 939         case 32:
 940                 reg |= (ARM_LPAE_TCR_PS_32_BIT << ARM_LPAE_TCR_PS_SHIFT);
 941                 break;
 942         case 36:
 943                 reg |= (ARM_LPAE_TCR_PS_36_BIT << ARM_LPAE_TCR_PS_SHIFT);
 944                 break;
 945         case 40:
 946                 reg |= (ARM_LPAE_TCR_PS_40_BIT << ARM_LPAE_TCR_PS_SHIFT);
 947                 break;
 948         case 42:
 949                 reg |= (ARM_LPAE_TCR_PS_42_BIT << ARM_LPAE_TCR_PS_SHIFT);
 950                 break;
 951         case 44:
 952                 reg |= (ARM_LPAE_TCR_PS_44_BIT << ARM_LPAE_TCR_PS_SHIFT);
 953                 break;
 954         case 48:
 955                 reg |= (ARM_LPAE_TCR_PS_48_BIT << ARM_LPAE_TCR_PS_SHIFT);
 956                 break;
 957         case 52:
 958                 reg |= (ARM_LPAE_TCR_PS_52_BIT << ARM_LPAE_TCR_PS_SHIFT);
 959                 break;
 960         default:
 961                 goto out_free_data;
 962         }
 963
 964         reg |= (64ULL - cfg->ias) << ARM_LPAE_TCR_T0SZ_SHIFT;
 965         reg |= (~sl & ARM_LPAE_TCR_SL0_MASK) << ARM_LPAE_TCR_SL0_SHIFT;
 966         cfg->arm_lpae_s2_cfg.vtcr = reg;
 967
 968         /* Allocate pgd pages */
 969         data->pgd = __arm_lpae_alloc_pages(data->pgd_size, GFP_KERNEL, cfg);
 970         if (!data->pgd)
 971                 goto out_free_data;
 972
 973         /* Ensure the empty pgd is visible before any actual TTBR write */
 974         wmb();
 975
 976         /* VTTBR */
 977         cfg->arm_lpae_s2_cfg.vttbr = virt_to_phys(data->pgd);
 978         return &data->iop;
 979
 980 out_free_data:
 981         kfree(data);
 982         return NULL;
 983 }
 984
 985 static struct io_pgtable *
 986 arm_32_lpae_alloc_pgtable_s1(struct io_pgtable_cfg *cfg, void *cookie)
 987 {
 988         struct io_pgtable *iop;
 989
 990         if (cfg->ias > 32 || cfg->oas > 40)
 991                 return NULL;
 992
 993         cfg->pgsize_bitmap &= (SZ_4K | SZ_2M | SZ_1G);
 994         iop = arm_64_lpae_alloc_pgtable_s1(cfg, cookie);
 995         if (iop) {
 996                 cfg->arm_lpae_s1_cfg.tcr |= ARM_32_LPAE_TCR_EAE;
 997                 cfg->arm_lpae_s1_cfg.tcr &= 0xffffffff;
 998         }
 999
1000         return iop;
1001 }
1002
1003 static struct io_pgtable *
1004 arm_32_lpae_alloc_pgtable_s2(struct io_pgtable_cfg *cfg, void *cookie)
1005 {
1006         struct io_pgtable *iop;
1007
1008         if (cfg->ias > 40 || cfg->oas > 40)
1009                 return NULL;
1010
1011         cfg->pgsize_bitmap &= (SZ_4K | SZ_2M | SZ_1G);
1012         iop = arm_64_lpae_alloc_pgtable_s2(cfg, cookie);
1013         if (iop)
1014                 cfg->arm_lpae_s2_cfg.vtcr &= 0xffffffff;
1015
1016         return iop;
1017 }
1018
1019 static struct io_pgtable *
1020 arm_mali_lpae_alloc_pgtable(struct io_pgtable_cfg *cfg, void *cookie)
1021 {
1022         struct arm_lpae_io_pgtable *data;
1023
1024         /* No quirks for Mali (hopefully) */
1025         if (cfg->quirks)
1026                 return NULL;
1027
1028         if (cfg->ias > 48 || cfg->oas > 40)
1029                 return NULL;
1030
1031         cfg->pgsize_bitmap &= (SZ_4K | SZ_2M | SZ_1G);
1032
1033         data = arm_lpae_alloc_pgtable(cfg);
1034         if (!data)
1035                 return NULL;
1036
1037         /* Mali seems to need a full 4-level table regardless of IAS */
1038         if (data->levels < ARM_LPAE_MAX_LEVELS) {
1039                 data->levels = ARM_LPAE_MAX_LEVELS;
1040                 data->pgd_size = sizeof(arm_lpae_iopte);
1041         }
1042         /*
1043          * MEMATTR: Mali has no actual notion of a non-cacheable type, so the
1044          * best we can do is mimic the out-of-tree driver and hope that the
1045          * "implementation-defined caching policy" is good enough. Similarly,
1046          * we'll use it for the sake of a valid attribute for our 'device'
1047          * index, although callers should never request that in practice.
1048          */
1049         cfg->arm_mali_lpae_cfg.memattr =
1050                 (ARM_MALI_LPAE_MEMATTR_IMP_DEF
1051                  << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_NC)) |
1052                 (ARM_MALI_LPAE_MEMATTR_WRITE_ALLOC
1053                  << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_CACHE)) |
1054                 (ARM_MALI_LPAE_MEMATTR_IMP_DEF
1055                  << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_DEV));
1056
1057         data->pgd = __arm_lpae_alloc_pages(data->pgd_size, GFP_KERNEL, cfg);
1058         if (!data->pgd)
1059                 goto out_free_data;
1060
1061         /* Ensure the empty pgd is visible before TRANSTAB can be written */
1062         wmb();
1063
1064         cfg->arm_mali_lpae_cfg.transtab = virt_to_phys(data->pgd) |
1065                                           ARM_MALI_LPAE_TTBR_READ_INNER |
1066                                           ARM_MALI_LPAE_TTBR_ADRMODE_TABLE;
1067         return &data->iop;
1068
1069 out_free_data:
1070         kfree(data);
1071         return NULL;
1072 }
1073
1074 struct io_pgtable_init_fns io_pgtable_arm_64_lpae_s1_init_fns = {
1075         .alloc  = arm_64_lpae_alloc_pgtable_s1,
1076         .free   = arm_lpae_free_pgtable,
1077 };
1078
1079 struct io_pgtable_init_fns io_pgtable_arm_64_lpae_s2_init_fns = {
1080         .alloc  = arm_64_lpae_alloc_pgtable_s2,
1081         .free   = arm_lpae_free_pgtable,
1082 };
1083
1084 struct io_pgtable_init_fns io_pgtable_arm_32_lpae_s1_init_fns = {
1085         .alloc  = arm_32_lpae_alloc_pgtable_s1,
1086         .free   = arm_lpae_free_pgtable,
1087 };
1088
1089 struct io_pgtable_init_fns io_pgtable_arm_32_lpae_s2_init_fns = {
1090         .alloc  = arm_32_lpae_alloc_pgtable_s2,
1091         .free   = arm_lpae_free_pgtable,
1092 };
1093
1094 struct io_pgtable_init_fns io_pgtable_arm_mali_lpae_init_fns = {
1095         .alloc  = arm_mali_lpae_alloc_pgtable,
1096         .free   = arm_lpae_free_pgtable,
1097 };
1098
1099 #ifdef CONFIG_IOMMU_IO_PGTABLE_LPAE_SELFTEST
1100
1101 static struct io_pgtable_cfg *cfg_cookie;
1102
1103 static void dummy_tlb_flush_all(void *cookie)
1104 {
1105         WARN_ON(cookie != cfg_cookie);
1106 }
1107
1108 static void dummy_tlb_flush(unsigned long iova, size_t size, size_t granule,
1109                             void *cookie)
1110 {
1111         WARN_ON(cookie != cfg_cookie);
1112         WARN_ON(!(size & cfg_cookie->pgsize_bitmap));
1113 }
1114
1115 static void dummy_tlb_add_page(struct iommu_iotlb_gather *gather,
1116                                unsigned long iova, size_t granule, void *cookie)
1117 {
1118         dummy_tlb_flush(iova, granule, granule, cookie);
1119 }
1120
1121 static const struct iommu_flush_ops dummy_tlb_ops __initconst = {
1122         .tlb_flush_all  = dummy_tlb_flush_all,
1123         .tlb_flush_walk = dummy_tlb_flush,
1124         .tlb_flush_leaf = dummy_tlb_flush,
1125         .tlb_add_page   = dummy_tlb_add_page,
1126 };
1127
1128 static void __init arm_lpae_dump_ops(struct io_pgtable_ops *ops)
1129 {
1130         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
1131         struct io_pgtable_cfg *cfg = &data->iop.cfg;
1132
1133         pr_err("cfg: pgsize_bitmap 0x%lx, ias %u-bit\n",
1134                 cfg->pgsize_bitmap, cfg->ias);
1135         pr_err("data: %d levels, 0x%zx pgd_size, %lu pg_shift, %lu bits_per_level, pgd @ %p\n",
1136                 data->levels, data->pgd_size, data->pg_shift,
1137                 data->bits_per_level, data->pgd);
1138 }
1139
1140 #define __FAIL(ops, i)  ({                                              \
1141                 WARN(1, "selftest: test failed for fmt idx %d\n", (i)); \
1142                 arm_lpae_dump_ops(ops);                                 \
1143                 selftest_running = false;                               \
1144                 -EFAULT;                                                \
1145 })
1146
1147 static int __init arm_lpae_run_tests(struct io_pgtable_cfg *cfg)
1148 {
1149         static const enum io_pgtable_fmt fmts[] = {
1150                 ARM_64_LPAE_S1,
1151                 ARM_64_LPAE_S2,
1152         };
1153
1154         int i, j;
1155         unsigned long iova;
1156         size_t size;
1157         struct io_pgtable_ops *ops;
1158
1159         selftest_running = true;
1160
1161         for (i = 0; i < ARRAY_SIZE(fmts); ++i) {
1162                 cfg_cookie = cfg;
1163                 ops = alloc_io_pgtable_ops(fmts[i], cfg, cfg);
1164                 if (!ops) {
1165                         pr_err("selftest: failed to allocate io pgtable ops\n");
1166                         return -ENOMEM;
1167                 }
1168
1169                 /*
1170                  * Initial sanity checks.
1171                  * Empty page tables shouldn't provide any translations.
1172                  */
1173                 if (ops->iova_to_phys(ops, 42))
1174                         return __FAIL(ops, i);
1175
1176                 if (ops->iova_to_phys(ops, SZ_1G + 42))
1177                         return __FAIL(ops, i);
1178
1179                 if (ops->iova_to_phys(ops, SZ_2G + 42))
1180                         return __FAIL(ops, i);
1181
1182                 /*
1183                  * Distinct mappings of different granule sizes.
1184                  */
1185                 iova = 0;
1186                 for_each_set_bit(j, &cfg->pgsize_bitmap, BITS_PER_LONG) {
1187                         size = 1UL << j;
1188
1189                         if (ops->map(ops, iova, iova, size, IOMMU_READ |
1190                                                             IOMMU_WRITE |
1191                                                             IOMMU_NOEXEC |
1192                                                             IOMMU_CACHE))
1193                                 return __FAIL(ops, i);
1194
1195                         /* Overlapping mappings */
1196                         if (!ops->map(ops, iova, iova + size, size,
1197                                       IOMMU_READ | IOMMU_NOEXEC))
1198                                 return __FAIL(ops, i);
1199
1200                         if (ops->iova_to_phys(ops, iova + 42) != (iova + 42))
1201                                 return __FAIL(ops, i);
1202
1203                         iova += SZ_1G;
1204                 }
1205
1206                 /* Partial unmap */
1207                 size = 1UL << __ffs(cfg->pgsize_bitmap);
1208                 if (ops->unmap(ops, SZ_1G + size, size, NULL) != size)
1209                         return __FAIL(ops, i);
1210
1211                 /* Remap of partial unmap */
1212                 if (ops->map(ops, SZ_1G + size, size, size, IOMMU_READ))
1213                         return __FAIL(ops, i);
1214
1215                 if (ops->iova_to_phys(ops, SZ_1G + size + 42) != (size + 42))
1216                         return __FAIL(ops, i);
1217
1218                 /* Full unmap */
1219                 iova = 0;
1220                 for_each_set_bit(j, &cfg->pgsize_bitmap, BITS_PER_LONG) {
1221                         size = 1UL << j;
1222
1223                         if (ops->unmap(ops, iova, size, NULL) != size)
1224                                 return __FAIL(ops, i);
1225
1226                         if (ops->iova_to_phys(ops, iova + 42))
1227                                 return __FAIL(ops, i);
1228
1229                         /* Remap full block */
1230                         if (ops->map(ops, iova, iova, size, IOMMU_WRITE))
1231                                 return __FAIL(ops, i);
1232
1233                         if (ops->iova_to_phys(ops, iova + 42) != (iova + 42))
1234                                 return __FAIL(ops, i);
1235
1236                         iova += SZ_1G;
1237                 }
1238
1239                 free_io_pgtable_ops(ops);
1240         }
1241
1242         selftest_running = false;
1243         return 0;
1244 }
1245
1246 static int __init arm_lpae_do_selftests(void)
1247 {
1248         static const unsigned long pgsize[] = {
1249                 SZ_4K | SZ_2M | SZ_1G,
1250                 SZ_16K | SZ_32M,
1251                 SZ_64K | SZ_512M,
1252         };
1253
1254         static const unsigned int ias[] = {
1255                 32, 36, 40, 42, 44, 48,
1256         };
1257
1258         int i, j, pass = 0, fail = 0;
1259         struct io_pgtable_cfg cfg = {
1260                 .tlb = &dummy_tlb_ops,
1261                 .oas = 48,
1262                 .coherent_walk = true,
1263         };
1264
1265         for (i = 0; i < ARRAY_SIZE(pgsize); ++i) {
1266                 for (j = 0; j < ARRAY_SIZE(ias); ++j) {
1267                         cfg.pgsize_bitmap = pgsize[i];
1268                         cfg.ias = ias[j];
1269                         pr_info("selftest: pgsize_bitmap 0x%08lx, IAS %u\n",
1270                                 pgsize[i], ias[j]);
1271                         if (arm_lpae_run_tests(&cfg))
1272                                 fail++;
1273                         else
1274                                 pass++;
1275                 }
1276         }
1277
1278         pr_info("selftest: completed with %d PASS %d FAIL\n", pass, fail);
1279         return fail ? -EFAULT : 0;
1280 }
1281 subsys_initcall(arm_lpae_do_selftests);
1282 #endif