GNU Linux-libre 4.9.287-gnu1
[releases.git] / drivers / infiniband / hw / hns / hns_roce_common.h
1 /*
2  * Copyright (c) 2016 Hisilicon Limited.
3  *
4  * This software is available to you under a choice of one of two
5  * licenses.  You may choose to be licensed under the terms of the GNU
6  * General Public License (GPL) Version 2, available from the file
7  * COPYING in the main directory of this source tree, or the
8  * OpenIB.org BSD license below:
9  *
10  *     Redistribution and use in source and binary forms, with or
11  *     without modification, are permitted provided that the following
12  *     conditions are met:
13  *
14  *      - Redistributions of source code must retain the above
15  *        copyright notice, this list of conditions and the following
16  *        disclaimer.
17  *
18  *      - Redistributions in binary form must reproduce the above
19  *        copyright notice, this list of conditions and the following
20  *        disclaimer in the documentation and/or other materials
21  *        provided with the distribution.
22  *
23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
30  * SOFTWARE.
31  */
32
33 #ifndef _HNS_ROCE_COMMON_H
34 #define _HNS_ROCE_COMMON_H
35
36 #ifndef assert
37 #define assert(cond)
38 #endif
39
40 #define roce_write(dev, reg, val)       writel((val), (dev)->reg_base + (reg))
41 #define roce_read(dev, reg)             readl((dev)->reg_base + (reg))
42 #define roce_raw_write(value, addr) \
43         __raw_writel((__force u32)cpu_to_le32(value), (addr))
44
45 #define roce_get_field(origin, mask, shift) \
46         (((origin) & (mask)) >> (shift))
47
48 #define roce_get_bit(origin, shift) \
49         roce_get_field((origin), (1ul << (shift)), (shift))
50
51 #define roce_set_field(origin, mask, shift, val) \
52         do { \
53                 (origin) &= (~(mask)); \
54                 (origin) |= (((u32)(val) << (shift)) & (mask)); \
55         } while (0)
56
57 #define roce_set_bit(origin, shift, val) \
58         roce_set_field((origin), (1ul << (shift)), (shift), (val))
59
60 #define ROCEE_GLB_CFG_ROCEE_DB_SQ_MODE_S 3
61 #define ROCEE_GLB_CFG_ROCEE_DB_OTH_MODE_S 4
62
63 #define ROCEE_GLB_CFG_SQ_EXT_DB_MODE_S 5
64
65 #define ROCEE_GLB_CFG_OTH_EXT_DB_MODE_S 6
66
67 #define ROCEE_GLB_CFG_ROCEE_PORT_ST_S 10
68 #define ROCEE_GLB_CFG_ROCEE_PORT_ST_M  \
69         (((1UL << 6) - 1) << ROCEE_GLB_CFG_ROCEE_PORT_ST_S)
70
71 #define ROCEE_GLB_CFG_TRP_RAQ_DROP_EN_S 16
72
73 #define ROCEE_DMAE_USER_CFG1_ROCEE_STREAM_ID_TB_CFG_S 0
74 #define ROCEE_DMAE_USER_CFG1_ROCEE_STREAM_ID_TB_CFG_M  \
75         (((1UL << 24) - 1) << ROCEE_DMAE_USER_CFG1_ROCEE_STREAM_ID_TB_CFG_S)
76
77 #define ROCEE_DMAE_USER_CFG1_ROCEE_CACHE_TB_CFG_S 24
78 #define ROCEE_DMAE_USER_CFG1_ROCEE_CACHE_TB_CFG_M  \
79         (((1UL << 4) - 1) << ROCEE_DMAE_USER_CFG1_ROCEE_CACHE_TB_CFG_S)
80
81 #define ROCEE_DMAE_USER_CFG2_ROCEE_STREAM_ID_PKT_CFG_S 0
82 #define ROCEE_DMAE_USER_CFG2_ROCEE_STREAM_ID_PKT_CFG_M   \
83         (((1UL << 24) - 1) << ROCEE_DMAE_USER_CFG2_ROCEE_STREAM_ID_PKT_CFG_S)
84
85 #define ROCEE_DMAE_USER_CFG2_ROCEE_CACHE_PKT_CFG_S 24
86 #define ROCEE_DMAE_USER_CFG2_ROCEE_CACHE_PKT_CFG_M   \
87         (((1UL << 4) - 1) << ROCEE_DMAE_USER_CFG2_ROCEE_CACHE_PKT_CFG_S)
88
89 #define ROCEE_DB_SQ_WL_ROCEE_DB_SQ_WL_S 0
90 #define ROCEE_DB_SQ_WL_ROCEE_DB_SQ_WL_M   \
91         (((1UL << 16) - 1) << ROCEE_DB_SQ_WL_ROCEE_DB_SQ_WL_S)
92
93 #define ROCEE_DB_SQ_WL_ROCEE_DB_SQ_WL_EMPTY_S 16
94 #define ROCEE_DB_SQ_WL_ROCEE_DB_SQ_WL_EMPTY_M   \
95         (((1UL << 16) - 1) << ROCEE_DB_SQ_WL_ROCEE_DB_SQ_WL_EMPTY_S)
96
97 #define ROCEE_DB_OTHERS_WL_ROCEE_DB_OTH_WL_S 0
98 #define ROCEE_DB_OTHERS_WL_ROCEE_DB_OTH_WL_M   \
99         (((1UL << 16) - 1) << ROCEE_DB_OTHERS_WL_ROCEE_DB_OTH_WL_S)
100
101 #define ROCEE_DB_OTHERS_WL_ROCEE_DB_OTH_WL_EMPTY_S 16
102 #define ROCEE_DB_OTHERS_WL_ROCEE_DB_OTH_WL_EMPTY_M   \
103         (((1UL << 16) - 1) << ROCEE_DB_OTHERS_WL_ROCEE_DB_OTH_WL_EMPTY_S)
104
105 #define ROCEE_RAQ_WL_ROCEE_RAQ_WL_S 0
106 #define ROCEE_RAQ_WL_ROCEE_RAQ_WL_M   \
107         (((1UL << 8) - 1) << ROCEE_RAQ_WL_ROCEE_RAQ_WL_S)
108
109 #define ROCEE_WRMS_POL_TIME_INTERVAL_WRMS_POL_TIME_INTERVAL_S 0
110 #define ROCEE_WRMS_POL_TIME_INTERVAL_WRMS_POL_TIME_INTERVAL_M   \
111         (((1UL << 15) - 1) << \
112         ROCEE_WRMS_POL_TIME_INTERVAL_WRMS_POL_TIME_INTERVAL_S)
113
114 #define ROCEE_WRMS_POL_TIME_INTERVAL_WRMS_RAQ_TIMEOUT_CHK_CFG_S 16
115 #define ROCEE_WRMS_POL_TIME_INTERVAL_WRMS_RAQ_TIMEOUT_CHK_CFG_M   \
116         (((1UL << 4) - 1) << \
117         ROCEE_WRMS_POL_TIME_INTERVAL_WRMS_RAQ_TIMEOUT_CHK_CFG_S)
118
119 #define ROCEE_WRMS_POL_TIME_INTERVAL_WRMS_RAQ_TIMEOUT_CHK_EN_S 20
120
121 #define ROCEE_WRMS_POL_TIME_INTERVAL_WRMS_EXT_RAQ_MODE 21
122
123 #define ROCEE_EXT_DB_SQ_H_EXT_DB_SQ_SHIFT_S 0
124 #define ROCEE_EXT_DB_SQ_H_EXT_DB_SQ_SHIFT_M   \
125         (((1UL << 5) - 1) << ROCEE_EXT_DB_SQ_H_EXT_DB_SQ_SHIFT_S)
126
127 #define ROCEE_EXT_DB_SQ_H_EXT_DB_SQ_BA_H_S 5
128 #define ROCEE_EXT_DB_SQ_H_EXT_DB_SQ_BA_H_M   \
129         (((1UL << 5) - 1) << ROCEE_EXT_DB_SQ_H_EXT_DB_SQ_BA_H_S)
130
131 #define ROCEE_EXT_DB_OTH_H_EXT_DB_OTH_SHIFT_S 0
132 #define ROCEE_EXT_DB_OTH_H_EXT_DB_OTH_SHIFT_M   \
133         (((1UL << 5) - 1) << ROCEE_EXT_DB_OTH_H_EXT_DB_OTH_SHIFT_S)
134
135 #define ROCEE_EXT_DB_SQ_H_EXT_DB_OTH_BA_H_S 5
136 #define ROCEE_EXT_DB_SQ_H_EXT_DB_OTH_BA_H_M   \
137         (((1UL << 5) - 1) << ROCEE_EXT_DB_SQ_H_EXT_DB_OTH_BA_H_S)
138
139 #define ROCEE_EXT_RAQ_H_EXT_RAQ_SHIFT_S 0
140 #define ROCEE_EXT_RAQ_H_EXT_RAQ_SHIFT_M   \
141         (((1UL << 5) - 1) << ROCEE_EXT_RAQ_H_EXT_RAQ_SHIFT_S)
142
143 #define ROCEE_EXT_RAQ_H_EXT_RAQ_BA_H_S 8
144 #define ROCEE_EXT_RAQ_H_EXT_RAQ_BA_H_M   \
145         (((1UL << 5) - 1) << ROCEE_EXT_RAQ_H_EXT_RAQ_BA_H_S)
146
147 #define ROCEE_BT_CMD_H_ROCEE_BT_CMD_IN_MDF_S 0
148 #define ROCEE_BT_CMD_H_ROCEE_BT_CMD_IN_MDF_M   \
149         (((1UL << 19) - 1) << ROCEE_BT_CMD_H_ROCEE_BT_CMD_IN_MDF_S)
150
151 #define ROCEE_BT_CMD_H_ROCEE_BT_CMD_S 19
152
153 #define ROCEE_BT_CMD_H_ROCEE_BT_CMD_MDF_S 20
154 #define ROCEE_BT_CMD_H_ROCEE_BT_CMD_MDF_M   \
155         (((1UL << 2) - 1) << ROCEE_BT_CMD_H_ROCEE_BT_CMD_MDF_S)
156
157 #define ROCEE_BT_CMD_H_ROCEE_BT_CMD_BA_H_S 22
158 #define ROCEE_BT_CMD_H_ROCEE_BT_CMD_BA_H_M   \
159         (((1UL << 5) - 1) << ROCEE_BT_CMD_H_ROCEE_BT_CMD_BA_H_S)
160
161 #define ROCEE_BT_CMD_H_ROCEE_BT_CMD_HW_SYNS_S 31
162
163 #define ROCEE_QP1C_CFG0_0_ROCEE_QP1C_QP_ST_S 0
164 #define ROCEE_QP1C_CFG0_0_ROCEE_QP1C_QP_ST_M   \
165         (((1UL << 3) - 1) << ROCEE_QP1C_CFG0_0_ROCEE_QP1C_QP_ST_S)
166
167 #define ROCEE_QP1C_CFG3_0_ROCEE_QP1C_RQ_HEAD_S 0
168 #define ROCEE_QP1C_CFG3_0_ROCEE_QP1C_RQ_HEAD_M   \
169         (((1UL << 15) - 1) << ROCEE_QP1C_CFG3_0_ROCEE_QP1C_RQ_HEAD_S)
170
171 #define ROCEE_MB6_ROCEE_MB_CMD_S 0
172 #define ROCEE_MB6_ROCEE_MB_CMD_M   \
173         (((1UL << 8) - 1) << ROCEE_MB6_ROCEE_MB_CMD_S)
174
175 #define ROCEE_MB6_ROCEE_MB_CMD_MDF_S 8
176 #define ROCEE_MB6_ROCEE_MB_CMD_MDF_M   \
177         (((1UL << 4) - 1) << ROCEE_MB6_ROCEE_MB_CMD_MDF_S)
178
179 #define ROCEE_MB6_ROCEE_MB_EVENT_S 14
180
181 #define ROCEE_MB6_ROCEE_MB_HW_RUN_S 15
182
183 #define ROCEE_MB6_ROCEE_MB_TOKEN_S 16
184 #define ROCEE_MB6_ROCEE_MB_TOKEN_M   \
185         (((1UL << 16) - 1) << ROCEE_MB6_ROCEE_MB_TOKEN_S)
186
187 #define ROCEE_DB_OTHERS_H_ROCEE_DB_OTH_INP_H_S 0
188 #define ROCEE_DB_OTHERS_H_ROCEE_DB_OTH_INP_H_M   \
189         (((1UL << 24) - 1) << ROCEE_DB_OTHERS_H_ROCEE_DB_OTH_INP_H_S)
190
191 #define ROCEE_DB_OTHERS_H_ROCEE_DB_OTH_CMD_MDF_S 24
192 #define ROCEE_DB_OTHERS_H_ROCEE_DB_OTH_CMD_MDF_M   \
193         (((1UL << 4) - 1) << ROCEE_DB_OTHERS_H_ROCEE_DB_OTH_CMD_MDF_S)
194
195 #define ROCEE_DB_OTHERS_H_ROCEE_DB_OTH_CMD_S 28
196 #define ROCEE_DB_OTHERS_H_ROCEE_DB_OTH_CMD_M   \
197         (((1UL << 3) - 1) << ROCEE_DB_OTHERS_H_ROCEE_DB_OTH_CMD_S)
198
199 #define ROCEE_DB_OTHERS_H_ROCEE_DB_OTH_HW_SYNS_S 31
200
201 #define ROCEE_SMAC_H_ROCEE_SMAC_H_S 0
202 #define ROCEE_SMAC_H_ROCEE_SMAC_H_M   \
203         (((1UL << 16) - 1) << ROCEE_SMAC_H_ROCEE_SMAC_H_S)
204
205 #define ROCEE_SMAC_H_ROCEE_PORT_MTU_S 16
206 #define ROCEE_SMAC_H_ROCEE_PORT_MTU_M   \
207         (((1UL << 4) - 1) << ROCEE_SMAC_H_ROCEE_PORT_MTU_S)
208
209 #define ROCEE_CAEP_AEQC_AEQE_SHIFT_CAEP_AEQC_STATE_S 0
210 #define ROCEE_CAEP_AEQC_AEQE_SHIFT_CAEP_AEQC_STATE_M   \
211         (((1UL << 2) - 1) << ROCEE_CAEP_AEQC_AEQE_SHIFT_CAEP_AEQC_STATE_S)
212
213 #define ROCEE_CAEP_AEQC_AEQE_SHIFT_CAEP_AEQC_AEQE_SHIFT_S 8
214 #define ROCEE_CAEP_AEQC_AEQE_SHIFT_CAEP_AEQC_AEQE_SHIFT_M   \
215         (((1UL << 4) - 1) << ROCEE_CAEP_AEQC_AEQE_SHIFT_CAEP_AEQC_AEQE_SHIFT_S)
216
217 #define ROCEE_CAEP_AEQC_AEQE_SHIFT_CAEP_AEQ_ALM_OVF_INT_ST_S 17
218
219 #define ROCEE_CAEP_AEQE_CUR_IDX_CAEP_AEQ_BT_H_S 0
220 #define ROCEE_CAEP_AEQE_CUR_IDX_CAEP_AEQ_BT_H_M   \
221         (((1UL << 5) - 1) << ROCEE_CAEP_AEQE_CUR_IDX_CAEP_AEQ_BT_H_S)
222
223 #define ROCEE_CAEP_AEQE_CUR_IDX_CAEP_AEQE_CUR_IDX_S 16
224 #define ROCEE_CAEP_AEQE_CUR_IDX_CAEP_AEQE_CUR_IDX_M   \
225         (((1UL << 16) - 1) << ROCEE_CAEP_AEQE_CUR_IDX_CAEP_AEQE_CUR_IDX_S)
226
227 #define ROCEE_CAEP_AEQE_CONS_IDX_CAEP_AEQE_CONS_IDX_S 0
228 #define ROCEE_CAEP_AEQE_CONS_IDX_CAEP_AEQE_CONS_IDX_M   \
229         (((1UL << 16) - 1) << ROCEE_CAEP_AEQE_CONS_IDX_CAEP_AEQE_CONS_IDX_S)
230
231 #define ROCEE_CAEP_CEQC_SHIFT_CAEP_CEQ_ALM_OVF_INT_ST_S 16
232 #define ROCEE_CAEP_CE_IRQ_MASK_CAEP_CEQ_ALM_OVF_MASK_S 1
233 #define ROCEE_CAEP_CEQ_ALM_OVF_CAEP_CEQ_ALM_OVF_S 0
234
235 #define ROCEE_CAEP_AE_MASK_CAEP_AEQ_ALM_OVF_MASK_S 0
236 #define ROCEE_CAEP_AE_MASK_CAEP_AE_IRQ_MASK_S 1
237
238 #define ROCEE_CAEP_AE_ST_CAEP_AEQ_ALM_OVF_S 0
239
240 #define ROCEE_SDB_ISSUE_PTR_SDB_ISSUE_PTR_S 0
241 #define ROCEE_SDB_ISSUE_PTR_SDB_ISSUE_PTR_M   \
242         (((1UL << 28) - 1) << ROCEE_SDB_ISSUE_PTR_SDB_ISSUE_PTR_S)
243
244 #define ROCEE_SDB_SEND_PTR_SDB_SEND_PTR_S 0
245 #define ROCEE_SDB_SEND_PTR_SDB_SEND_PTR_M   \
246         (((1UL << 28) - 1) << ROCEE_SDB_SEND_PTR_SDB_SEND_PTR_S)
247
248 #define ROCEE_SDB_INV_CNT_SDB_INV_CNT_S 0
249 #define ROCEE_SDB_INV_CNT_SDB_INV_CNT_M   \
250         (((1UL << 16) - 1) << ROCEE_SDB_INV_CNT_SDB_INV_CNT_S)
251
252 /*************ROCEE_REG DEFINITION****************/
253 #define ROCEE_VENDOR_ID_REG                     0x0
254 #define ROCEE_VENDOR_PART_ID_REG                0x4
255
256 #define ROCEE_HW_VERSION_REG                    0x8
257
258 #define ROCEE_SYS_IMAGE_GUID_L_REG              0xC
259 #define ROCEE_SYS_IMAGE_GUID_H_REG              0x10
260
261 #define ROCEE_PORT_GID_L_0_REG                  0x50
262 #define ROCEE_PORT_GID_ML_0_REG                 0x54
263 #define ROCEE_PORT_GID_MH_0_REG                 0x58
264 #define ROCEE_PORT_GID_H_0_REG                  0x5C
265
266 #define ROCEE_BT_CMD_H_REG                      0x204
267
268 #define ROCEE_SMAC_L_0_REG                      0x240
269 #define ROCEE_SMAC_H_0_REG                      0x244
270
271 #define ROCEE_QP1C_CFG3_0_REG                   0x27C
272
273 #define ROCEE_CAEP_AEQE_CONS_IDX_REG            0x3AC
274 #define ROCEE_CAEP_CEQC_CONS_IDX_0_REG          0x3BC
275
276 #define ROCEE_ECC_UCERR_ALM1_REG                0xB38
277 #define ROCEE_ECC_UCERR_ALM2_REG                0xB3C
278 #define ROCEE_ECC_CERR_ALM1_REG                 0xB44
279 #define ROCEE_ECC_CERR_ALM2_REG                 0xB48
280
281 #define ROCEE_ACK_DELAY_REG                     0x14
282 #define ROCEE_GLB_CFG_REG                       0x18
283
284 #define ROCEE_DMAE_USER_CFG1_REG                0x40
285 #define ROCEE_DMAE_USER_CFG2_REG                0x44
286
287 #define ROCEE_DB_SQ_WL_REG                      0x154
288 #define ROCEE_DB_OTHERS_WL_REG                  0x158
289 #define ROCEE_RAQ_WL_REG                        0x15C
290 #define ROCEE_WRMS_POL_TIME_INTERVAL_REG        0x160
291 #define ROCEE_EXT_DB_SQ_REG                     0x164
292 #define ROCEE_EXT_DB_SQ_H_REG                   0x168
293 #define ROCEE_EXT_DB_OTH_REG                    0x16C
294
295 #define ROCEE_EXT_DB_OTH_H_REG                  0x170
296 #define ROCEE_EXT_DB_SQ_WL_EMPTY_REG            0x174
297 #define ROCEE_EXT_DB_SQ_WL_REG                  0x178
298 #define ROCEE_EXT_DB_OTHERS_WL_EMPTY_REG        0x17C
299 #define ROCEE_EXT_DB_OTHERS_WL_REG              0x180
300 #define ROCEE_EXT_RAQ_REG                       0x184
301 #define ROCEE_EXT_RAQ_H_REG                     0x188
302
303 #define ROCEE_CAEP_CE_INTERVAL_CFG_REG          0x190
304 #define ROCEE_CAEP_CE_BURST_NUM_CFG_REG         0x194
305 #define ROCEE_BT_CMD_L_REG                      0x200
306
307 #define ROCEE_MB1_REG                           0x210
308 #define ROCEE_DB_SQ_L_0_REG                     0x230
309 #define ROCEE_DB_OTHERS_L_0_REG                 0x238
310 #define ROCEE_QP1C_CFG0_0_REG                   0x270
311
312 #define ROCEE_CAEP_AEQC_AEQE_SHIFT_REG          0x3A0
313 #define ROCEE_CAEP_CEQC_SHIFT_0_REG             0x3B0
314 #define ROCEE_CAEP_CE_IRQ_MASK_0_REG            0x3C0
315 #define ROCEE_CAEP_CEQ_ALM_OVF_0_REG            0x3C4
316 #define ROCEE_CAEP_AE_MASK_REG                  0x6C8
317 #define ROCEE_CAEP_AE_ST_REG                    0x6CC
318
319 #define ROCEE_SDB_ISSUE_PTR_REG                 0x758
320 #define ROCEE_SDB_SEND_PTR_REG                  0x75C
321 #define ROCEE_SDB_INV_CNT_REG                   0x9A4
322 #define ROCEE_ECC_UCERR_ALM0_REG                0xB34
323 #define ROCEE_ECC_CERR_ALM0_REG                 0xB40
324
325 #endif /* _HNS_ROCE_COMMON_H */