drivers/infiniband/hw/hfi1/pio.c

   1 /*
   2  * Copyright(c) 2015-2018 Intel Corporation.
   3  *
   4  * This file is provided under a dual BSD/GPLv2 license.  When using or
   5  * redistributing this file, you may do so under either license.
   6  *
   7  * GPL LICENSE SUMMARY
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of version 2 of the GNU General Public License as
  11  * published by the Free Software Foundation.
  12  *
  13  * This program is distributed in the hope that it will be useful, but
  14  * WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  16  * General Public License for more details.
  17  *
  18  * BSD LICENSE
  19  *
  20  * Redistribution and use in source and binary forms, with or without
  21  * modification, are permitted provided that the following conditions
  22  * are met:
  23  *
  24  *  - Redistributions of source code must retain the above copyright
  25  *    notice, this list of conditions and the following disclaimer.
  26  *  - Redistributions in binary form must reproduce the above copyright
  27  *    notice, this list of conditions and the following disclaimer in
  28  *    the documentation and/or other materials provided with the
  29  *    distribution.
  30  *  - Neither the name of Intel Corporation nor the names of its
  31  *    contributors may be used to endorse or promote products derived
  32  *    from this software without specific prior written permission.
  33  *
  34  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  35  * "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  36  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  37  * A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  38  * OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  39  * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  40  * LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  41  * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  42  * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  43  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  44  * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  45  *
  46  */
  47
  48 #include <linux/delay.h>
  49 #include "hfi.h"
  50 #include "qp.h"
  51 #include "trace.h"
  52
  53 #define SC(name) SEND_CTXT_##name
  54 /*
  55  * Send Context functions
  56  */
  57 static void sc_wait_for_packet_egress(struct send_context *sc, int pause);
  58
  59 /*
  60  * Set the CM reset bit and wait for it to clear.  Use the provided
  61  * sendctrl register.  This routine has no locking.
  62  */
  63 void __cm_reset(struct hfi1_devdata *dd, u64 sendctrl)
  64 {
  65         write_csr(dd, SEND_CTRL, sendctrl | SEND_CTRL_CM_RESET_SMASK);
  66         while (1) {
  67                 udelay(1);
  68                 sendctrl = read_csr(dd, SEND_CTRL);
  69                 if ((sendctrl & SEND_CTRL_CM_RESET_SMASK) == 0)
  70                         break;
  71         }
  72 }
  73
  74 /* defined in header release 48 and higher */
  75 #ifndef SEND_CTRL_UNSUPPORTED_VL_SHIFT
  76 #define SEND_CTRL_UNSUPPORTED_VL_SHIFT 3
  77 #define SEND_CTRL_UNSUPPORTED_VL_MASK 0xffull
  78 #define SEND_CTRL_UNSUPPORTED_VL_SMASK (SEND_CTRL_UNSUPPORTED_VL_MASK \
  79                 << SEND_CTRL_UNSUPPORTED_VL_SHIFT)
  80 #endif
  81
  82 /* global control of PIO send */
  83 void pio_send_control(struct hfi1_devdata *dd, int op)
  84 {
  85         u64 reg, mask;
  86         unsigned long flags;
  87         int write = 1;  /* write sendctrl back */
  88         int flush = 0;  /* re-read sendctrl to make sure it is flushed */
  89         int i;
  90
  91         spin_lock_irqsave(&dd->sendctrl_lock, flags);
  92
  93         reg = read_csr(dd, SEND_CTRL);
  94         switch (op) {
  95         case PSC_GLOBAL_ENABLE:
  96                 reg |= SEND_CTRL_SEND_ENABLE_SMASK;
  97         /* Fall through */
  98         case PSC_DATA_VL_ENABLE:
  99                 mask = 0;
 100                 for (i = 0; i < ARRAY_SIZE(dd->vld); i++)
 101                         if (!dd->vld[i].mtu)
 102                                 mask |= BIT_ULL(i);
 103                 /* Disallow sending on VLs not enabled */
 104                 mask = (mask & SEND_CTRL_UNSUPPORTED_VL_MASK) <<
 105                         SEND_CTRL_UNSUPPORTED_VL_SHIFT;
 106                 reg = (reg & ~SEND_CTRL_UNSUPPORTED_VL_SMASK) | mask;
 107                 break;
 108         case PSC_GLOBAL_DISABLE:
 109                 reg &= ~SEND_CTRL_SEND_ENABLE_SMASK;
 110                 break;
 111         case PSC_GLOBAL_VLARB_ENABLE:
 112                 reg |= SEND_CTRL_VL_ARBITER_ENABLE_SMASK;
 113                 break;
 114         case PSC_GLOBAL_VLARB_DISABLE:
 115                 reg &= ~SEND_CTRL_VL_ARBITER_ENABLE_SMASK;
 116                 break;
 117         case PSC_CM_RESET:
 118                 __cm_reset(dd, reg);
 119                 write = 0; /* CSR already written (and flushed) */
 120                 break;
 121         case PSC_DATA_VL_DISABLE:
 122                 reg |= SEND_CTRL_UNSUPPORTED_VL_SMASK;
 123                 flush = 1;
 124                 break;
 125         default:
 126                 dd_dev_err(dd, "%s: invalid control %d\n", __func__, op);
 127                 break;
 128         }
 129
 130         if (write) {
 131                 write_csr(dd, SEND_CTRL, reg);
 132                 if (flush)
 133                         (void)read_csr(dd, SEND_CTRL); /* flush write */
 134         }
 135
 136         spin_unlock_irqrestore(&dd->sendctrl_lock, flags);
 137 }
 138
 139 /* number of send context memory pools */
 140 #define NUM_SC_POOLS 2
 141
 142 /* Send Context Size (SCS) wildcards */
 143 #define SCS_POOL_0 -1
 144 #define SCS_POOL_1 -2
 145
 146 /* Send Context Count (SCC) wildcards */
 147 #define SCC_PER_VL -1
 148 #define SCC_PER_CPU  -2
 149 #define SCC_PER_KRCVQ  -3
 150
 151 /* Send Context Size (SCS) constants */
 152 #define SCS_ACK_CREDITS  32
 153 #define SCS_VL15_CREDITS 102    /* 3 pkts of 2048B data + 128B header */
 154
 155 #define PIO_THRESHOLD_CEILING 4096
 156
 157 #define PIO_WAIT_BATCH_SIZE 5
 158
 159 /* default send context sizes */
 160 static struct sc_config_sizes sc_config_sizes[SC_MAX] = {
 161         [SC_KERNEL] = { .size  = SCS_POOL_0,    /* even divide, pool 0 */
 162                         .count = SCC_PER_VL },  /* one per NUMA */
 163         [SC_ACK]    = { .size  = SCS_ACK_CREDITS,
 164                         .count = SCC_PER_KRCVQ },
 165         [SC_USER]   = { .size  = SCS_POOL_0,    /* even divide, pool 0 */
 166                         .count = SCC_PER_CPU }, /* one per CPU */
 167         [SC_VL15]   = { .size  = SCS_VL15_CREDITS,
 168                         .count = 1 },
 169
 170 };
 171
 172 /* send context memory pool configuration */
 173 struct mem_pool_config {
 174         int centipercent;       /* % of memory, in 100ths of 1% */
 175         int absolute_blocks;    /* absolute block count */
 176 };
 177
 178 /* default memory pool configuration: 100% in pool 0 */
 179 static struct mem_pool_config sc_mem_pool_config[NUM_SC_POOLS] = {
 180         /* centi%, abs blocks */
 181         {  10000,     -1 },             /* pool 0 */
 182         {      0,     -1 },             /* pool 1 */
 183 };
 184
 185 /* memory pool information, used when calculating final sizes */
 186 struct mem_pool_info {
 187         int centipercent;       /*
 188                                  * 100th of 1% of memory to use, -1 if blocks
 189                                  * already set
 190                                  */
 191         int count;              /* count of contexts in the pool */
 192         int blocks;             /* block size of the pool */
 193         int size;               /* context size, in blocks */
 194 };
 195
 196 /*
 197  * Convert a pool wildcard to a valid pool index.  The wildcards
 198  * start at -1 and increase negatively.  Map them as:
 199  *      -1 => 0
 200  *      -2 => 1
 201  *      etc.
 202  *
 203  * Return -1 on non-wildcard input, otherwise convert to a pool number.
 204  */
 205 static int wildcard_to_pool(int wc)
 206 {
 207         if (wc >= 0)
 208                 return -1;      /* non-wildcard */
 209         return -wc - 1;
 210 }
 211
 212 static const char *sc_type_names[SC_MAX] = {
 213         "kernel",
 214         "ack",
 215         "user",
 216         "vl15"
 217 };
 218
 219 static const char *sc_type_name(int index)
 220 {
 221         if (index < 0 || index >= SC_MAX)
 222                 return "unknown";
 223         return sc_type_names[index];
 224 }
 225
 226 /*
 227  * Read the send context memory pool configuration and send context
 228  * size configuration.  Replace any wildcards and come up with final
 229  * counts and sizes for the send context types.
 230  */
 231 int init_sc_pools_and_sizes(struct hfi1_devdata *dd)
 232 {
 233         struct mem_pool_info mem_pool_info[NUM_SC_POOLS] = { { 0 } };
 234         int total_blocks = (chip_pio_mem_size(dd) / PIO_BLOCK_SIZE) - 1;
 235         int total_contexts = 0;
 236         int fixed_blocks;
 237         int pool_blocks;
 238         int used_blocks;
 239         int cp_total;           /* centipercent total */
 240         int ab_total;           /* absolute block total */
 241         int extra;
 242         int i;
 243
 244         /*
 245          * When SDMA is enabled, kernel context pio packet size is capped by
 246          * "piothreshold". Reduce pio buffer allocation for kernel context by
 247          * setting it to a fixed size. The allocation allows 3-deep buffering
 248          * of the largest pio packets plus up to 128 bytes header, sufficient
 249          * to maintain verbs performance.
 250          *
 251          * When SDMA is disabled, keep the default pooling allocation.
 252          */
 253         if (HFI1_CAP_IS_KSET(SDMA)) {
 254                 u16 max_pkt_size = (piothreshold < PIO_THRESHOLD_CEILING) ?
 255                                          piothreshold : PIO_THRESHOLD_CEILING;
 256                 sc_config_sizes[SC_KERNEL].size =
 257                         3 * (max_pkt_size + 128) / PIO_BLOCK_SIZE;
 258         }
 259
 260         /*
 261          * Step 0:
 262          *      - copy the centipercents/absolute sizes from the pool config
 263          *      - sanity check these values
 264          *      - add up centipercents, then later check for full value
 265          *      - add up absolute blocks, then later check for over-commit
 266          */
 267         cp_total = 0;
 268         ab_total = 0;
 269         for (i = 0; i < NUM_SC_POOLS; i++) {
 270                 int cp = sc_mem_pool_config[i].centipercent;
 271                 int ab = sc_mem_pool_config[i].absolute_blocks;
 272
 273                 /*
 274                  * A negative value is "unused" or "invalid".  Both *can*
 275                  * be valid, but centipercent wins, so check that first
 276                  */
 277                 if (cp >= 0) {                  /* centipercent valid */
 278                         cp_total += cp;
 279                 } else if (ab >= 0) {           /* absolute blocks valid */
 280                         ab_total += ab;
 281                 } else {                        /* neither valid */
 282                         dd_dev_err(
 283                                 dd,
 284                                 "Send context memory pool %d: both the block count and centipercent are invalid\n",
 285                                 i);
 286                         return -EINVAL;
 287                 }
 288
 289                 mem_pool_info[i].centipercent = cp;
 290                 mem_pool_info[i].blocks = ab;
 291         }
 292
 293         /* do not use both % and absolute blocks for different pools */
 294         if (cp_total != 0 && ab_total != 0) {
 295                 dd_dev_err(
 296                         dd,
 297                         "All send context memory pools must be described as either centipercent or blocks, no mixing between pools\n");
 298                 return -EINVAL;
 299         }
 300
 301         /* if any percentages are present, they must add up to 100% x 100 */
 302         if (cp_total != 0 && cp_total != 10000) {
 303                 dd_dev_err(
 304                         dd,
 305                         "Send context memory pool centipercent is %d, expecting 10000\n",
 306                         cp_total);
 307                 return -EINVAL;
 308         }
 309
 310         /* the absolute pool total cannot be more than the mem total */
 311         if (ab_total > total_blocks) {
 312                 dd_dev_err(
 313                         dd,
 314                         "Send context memory pool absolute block count %d is larger than the memory size %d\n",
 315                         ab_total, total_blocks);
 316                 return -EINVAL;
 317         }
 318
 319         /*
 320          * Step 2:
 321          *      - copy from the context size config
 322          *      - replace context type wildcard counts with real values
 323          *      - add up non-memory pool block sizes
 324          *      - add up memory pool user counts
 325          */
 326         fixed_blocks = 0;
 327         for (i = 0; i < SC_MAX; i++) {
 328                 int count = sc_config_sizes[i].count;
 329                 int size = sc_config_sizes[i].size;
 330                 int pool;
 331
 332                 /*
 333                  * Sanity check count: Either a positive value or
 334                  * one of the expected wildcards is valid.  The positive
 335                  * value is checked later when we compare against total
 336                  * memory available.
 337                  */
 338                 if (i == SC_ACK) {
 339                         count = dd->n_krcv_queues;
 340                 } else if (i == SC_KERNEL) {
 341                         count = INIT_SC_PER_VL * num_vls;
 342                 } else if (count == SCC_PER_CPU) {
 343                         count = dd->num_rcv_contexts - dd->n_krcv_queues;
 344                 } else if (count < 0) {
 345                         dd_dev_err(
 346                                 dd,
 347                                 "%s send context invalid count wildcard %d\n",
 348                                 sc_type_name(i), count);
 349                         return -EINVAL;
 350                 }
 351                 if (total_contexts + count > chip_send_contexts(dd))
 352                         count = chip_send_contexts(dd) - total_contexts;
 353
 354                 total_contexts += count;
 355
 356                 /*
 357                  * Sanity check pool: The conversion will return a pool
 358                  * number or -1 if a fixed (non-negative) value.  The fixed
 359                  * value is checked later when we compare against
 360                  * total memory available.
 361                  */
 362                 pool = wildcard_to_pool(size);
 363                 if (pool == -1) {                       /* non-wildcard */
 364                         fixed_blocks += size * count;
 365                 } else if (pool < NUM_SC_POOLS) {       /* valid wildcard */
 366                         mem_pool_info[pool].count += count;
 367                 } else {                                /* invalid wildcard */
 368                         dd_dev_err(
 369                                 dd,
 370                                 "%s send context invalid pool wildcard %d\n",
 371                                 sc_type_name(i), size);
 372                         return -EINVAL;
 373                 }
 374
 375                 dd->sc_sizes[i].count = count;
 376                 dd->sc_sizes[i].size = size;
 377         }
 378         if (fixed_blocks > total_blocks) {
 379                 dd_dev_err(
 380                         dd,
 381                         "Send context fixed block count, %u, larger than total block count %u\n",
 382                         fixed_blocks, total_blocks);
 383                 return -EINVAL;
 384         }
 385
 386         /* step 3: calculate the blocks in the pools, and pool context sizes */
 387         pool_blocks = total_blocks - fixed_blocks;
 388         if (ab_total > pool_blocks) {
 389                 dd_dev_err(
 390                         dd,
 391                         "Send context fixed pool sizes, %u, larger than pool block count %u\n",
 392                         ab_total, pool_blocks);
 393                 return -EINVAL;
 394         }
 395         /* subtract off the fixed pool blocks */
 396         pool_blocks -= ab_total;
 397
 398         for (i = 0; i < NUM_SC_POOLS; i++) {
 399                 struct mem_pool_info *pi = &mem_pool_info[i];
 400
 401                 /* % beats absolute blocks */
 402                 if (pi->centipercent >= 0)
 403                         pi->blocks = (pool_blocks * pi->centipercent) / 10000;
 404
 405                 if (pi->blocks == 0 && pi->count != 0) {
 406                         dd_dev_err(
 407                                 dd,
 408                                 "Send context memory pool %d has %u contexts, but no blocks\n",
 409                                 i, pi->count);
 410                         return -EINVAL;
 411                 }
 412                 if (pi->count == 0) {
 413                         /* warn about wasted blocks */
 414                         if (pi->blocks != 0)
 415                                 dd_dev_err(
 416                                         dd,
 417                                         "Send context memory pool %d has %u blocks, but zero contexts\n",
 418                                         i, pi->blocks);
 419                         pi->size = 0;
 420                 } else {
 421                         pi->size = pi->blocks / pi->count;
 422                 }
 423         }
 424
 425         /* step 4: fill in the context type sizes from the pool sizes */
 426         used_blocks = 0;
 427         for (i = 0; i < SC_MAX; i++) {
 428                 if (dd->sc_sizes[i].size < 0) {
 429                         unsigned pool = wildcard_to_pool(dd->sc_sizes[i].size);
 430
 431                         WARN_ON_ONCE(pool >= NUM_SC_POOLS);
 432                         dd->sc_sizes[i].size = mem_pool_info[pool].size;
 433                 }
 434                 /* make sure we are not larger than what is allowed by the HW */
 435 #define PIO_MAX_BLOCKS 1024
 436                 if (dd->sc_sizes[i].size > PIO_MAX_BLOCKS)
 437                         dd->sc_sizes[i].size = PIO_MAX_BLOCKS;
 438
 439                 /* calculate our total usage */
 440                 used_blocks += dd->sc_sizes[i].size * dd->sc_sizes[i].count;
 441         }
 442         extra = total_blocks - used_blocks;
 443         if (extra != 0)
 444                 dd_dev_info(dd, "unused send context blocks: %d\n", extra);
 445
 446         return total_contexts;
 447 }
 448
 449 int init_send_contexts(struct hfi1_devdata *dd)
 450 {
 451         u16 base;
 452         int ret, i, j, context;
 453
 454         ret = init_credit_return(dd);
 455         if (ret)
 456                 return ret;
 457
 458         dd->hw_to_sw = kmalloc_array(TXE_NUM_CONTEXTS, sizeof(u8),
 459                                         GFP_KERNEL);
 460         dd->send_contexts = kcalloc(dd->num_send_contexts,
 461                                     sizeof(struct send_context_info),
 462                                     GFP_KERNEL);
 463         if (!dd->send_contexts || !dd->hw_to_sw) {
 464                 kfree(dd->hw_to_sw);
 465                 kfree(dd->send_contexts);
 466                 free_credit_return(dd);
 467                 return -ENOMEM;
 468         }
 469
 470         /* hardware context map starts with invalid send context indices */
 471         for (i = 0; i < TXE_NUM_CONTEXTS; i++)
 472                 dd->hw_to_sw[i] = INVALID_SCI;
 473
 474         /*
 475          * All send contexts have their credit sizes.  Allocate credits
 476          * for each context one after another from the global space.
 477          */
 478         context = 0;
 479         base = 1;
 480         for (i = 0; i < SC_MAX; i++) {
 481                 struct sc_config_sizes *scs = &dd->sc_sizes[i];
 482
 483                 for (j = 0; j < scs->count; j++) {
 484                         struct send_context_info *sci =
 485                                                 &dd->send_contexts[context];
 486                         sci->type = i;
 487                         sci->base = base;
 488                         sci->credits = scs->size;
 489
 490                         context++;
 491                         base += scs->size;
 492                 }
 493         }
 494
 495         return 0;
 496 }
 497
 498 /*
 499  * Allocate a software index and hardware context of the given type.
 500  *
 501  * Must be called with dd->sc_lock held.
 502  */
 503 static int sc_hw_alloc(struct hfi1_devdata *dd, int type, u32 *sw_index,
 504                        u32 *hw_context)
 505 {
 506         struct send_context_info *sci;
 507         u32 index;
 508         u32 context;
 509
 510         for (index = 0, sci = &dd->send_contexts[0];
 511                         index < dd->num_send_contexts; index++, sci++) {
 512                 if (sci->type == type && sci->allocated == 0) {
 513                         sci->allocated = 1;
 514                         /* use a 1:1 mapping, but make them non-equal */
 515                         context = chip_send_contexts(dd) - index - 1;
 516                         dd->hw_to_sw[context] = index;
 517                         *sw_index = index;
 518                         *hw_context = context;
 519                         return 0; /* success */
 520                 }
 521         }
 522         dd_dev_err(dd, "Unable to locate a free type %d send context\n", type);
 523         return -ENOSPC;
 524 }
 525
 526 /*
 527  * Free the send context given by its software index.
 528  *
 529  * Must be called with dd->sc_lock held.
 530  */
 531 static void sc_hw_free(struct hfi1_devdata *dd, u32 sw_index, u32 hw_context)
 532 {
 533         struct send_context_info *sci;
 534
 535         sci = &dd->send_contexts[sw_index];
 536         if (!sci->allocated) {
 537                 dd_dev_err(dd, "%s: sw_index %u not allocated? hw_context %u\n",
 538                            __func__, sw_index, hw_context);
 539         }
 540         sci->allocated = 0;
 541         dd->hw_to_sw[hw_context] = INVALID_SCI;
 542 }
 543
 544 /* return the base context of a context in a group */
 545 static inline u32 group_context(u32 context, u32 group)
 546 {
 547         return (context >> group) << group;
 548 }
 549
 550 /* return the size of a group */
 551 static inline u32 group_size(u32 group)
 552 {
 553         return 1 << group;
 554 }
 555
 556 /*
 557  * Obtain the credit return addresses, kernel virtual and bus, for the
 558  * given sc.
 559  *
 560  * To understand this routine:
 561  * o va and dma are arrays of struct credit_return.  One for each physical
 562  *   send context, per NUMA.
 563  * o Each send context always looks in its relative location in a struct
 564  *   credit_return for its credit return.
 565  * o Each send context in a group must have its return address CSR programmed
 566  *   with the same value.  Use the address of the first send context in the
 567  *   group.
 568  */
 569 static void cr_group_addresses(struct send_context *sc, dma_addr_t *dma)
 570 {
 571         u32 gc = group_context(sc->hw_context, sc->group);
 572         u32 index = sc->hw_context & 0x7;
 573
 574         sc->hw_free = &sc->dd->cr_base[sc->node].va[gc].cr[index];
 575         *dma = (unsigned long)
 576                &((struct credit_return *)sc->dd->cr_base[sc->node].dma)[gc];
 577 }
 578
 579 /*
 580  * Work queue function triggered in error interrupt routine for
 581  * kernel contexts.
 582  */
 583 static void sc_halted(struct work_struct *work)
 584 {
 585         struct send_context *sc;
 586
 587         sc = container_of(work, struct send_context, halt_work);
 588         sc_restart(sc);
 589 }
 590
 591 /*
 592  * Calculate PIO block threshold for this send context using the given MTU.
 593  * Trigger a return when one MTU plus optional header of credits remain.
 594  *
 595  * Parameter mtu is in bytes.
 596  * Parameter hdrqentsize is in DWORDs.
 597  *
 598  * Return value is what to write into the CSR: trigger return when
 599  * unreturned credits pass this count.
 600  */
 601 u32 sc_mtu_to_threshold(struct send_context *sc, u32 mtu, u32 hdrqentsize)
 602 {
 603         u32 release_credits;
 604         u32 threshold;
 605
 606         /* add in the header size, then divide by the PIO block size */
 607         mtu += hdrqentsize << 2;
 608         release_credits = DIV_ROUND_UP(mtu, PIO_BLOCK_SIZE);
 609
 610         /* check against this context's credits */
 611         if (sc->credits <= release_credits)
 612                 threshold = 1;
 613         else
 614                 threshold = sc->credits - release_credits;
 615
 616         return threshold;
 617 }
 618
 619 /*
 620  * Calculate credit threshold in terms of percent of the allocated credits.
 621  * Trigger when unreturned credits equal or exceed the percentage of the whole.
 622  *
 623  * Return value is what to write into the CSR: trigger return when
 624  * unreturned credits pass this count.
 625  */
 626 u32 sc_percent_to_threshold(struct send_context *sc, u32 percent)
 627 {
 628         return (sc->credits * percent) / 100;
 629 }
 630
 631 /*
 632  * Set the credit return threshold.
 633  */
 634 void sc_set_cr_threshold(struct send_context *sc, u32 new_threshold)
 635 {
 636         unsigned long flags;
 637         u32 old_threshold;
 638         int force_return = 0;
 639
 640         spin_lock_irqsave(&sc->credit_ctrl_lock, flags);
 641
 642         old_threshold = (sc->credit_ctrl >>
 643                                 SC(CREDIT_CTRL_THRESHOLD_SHIFT))
 644                          & SC(CREDIT_CTRL_THRESHOLD_MASK);
 645
 646         if (new_threshold != old_threshold) {
 647                 sc->credit_ctrl =
 648                         (sc->credit_ctrl
 649                                 & ~SC(CREDIT_CTRL_THRESHOLD_SMASK))
 650                         | ((new_threshold
 651                                 & SC(CREDIT_CTRL_THRESHOLD_MASK))
 652                            << SC(CREDIT_CTRL_THRESHOLD_SHIFT));
 653                 write_kctxt_csr(sc->dd, sc->hw_context,
 654                                 SC(CREDIT_CTRL), sc->credit_ctrl);
 655
 656                 /* force a credit return on change to avoid a possible stall */
 657                 force_return = 1;
 658         }
 659
 660         spin_unlock_irqrestore(&sc->credit_ctrl_lock, flags);
 661
 662         if (force_return)
 663                 sc_return_credits(sc);
 664 }
 665
 666 /*
 667  * set_pio_integrity
 668  *
 669  * Set the CHECK_ENABLE register for the send context 'sc'.
 670  */
 671 void set_pio_integrity(struct send_context *sc)
 672 {
 673         struct hfi1_devdata *dd = sc->dd;
 674         u32 hw_context = sc->hw_context;
 675         int type = sc->type;
 676
 677         write_kctxt_csr(dd, hw_context,
 678                         SC(CHECK_ENABLE),
 679                         hfi1_pkt_default_send_ctxt_mask(dd, type));
 680 }
 681
 682 static u32 get_buffers_allocated(struct send_context *sc)
 683 {
 684         int cpu;
 685         u32 ret = 0;
 686
 687         for_each_possible_cpu(cpu)
 688                 ret += *per_cpu_ptr(sc->buffers_allocated, cpu);
 689         return ret;
 690 }
 691
 692 static void reset_buffers_allocated(struct send_context *sc)
 693 {
 694         int cpu;
 695
 696         for_each_possible_cpu(cpu)
 697                 (*per_cpu_ptr(sc->buffers_allocated, cpu)) = 0;
 698 }
 699
 700 /*
 701  * Allocate a NUMA relative send context structure of the given type along
 702  * with a HW context.
 703  */
 704 struct send_context *sc_alloc(struct hfi1_devdata *dd, int type,
 705                               uint hdrqentsize, int numa)
 706 {
 707         struct send_context_info *sci;
 708         struct send_context *sc = NULL;
 709         dma_addr_t dma;
 710         unsigned long flags;
 711         u64 reg;
 712         u32 thresh;
 713         u32 sw_index;
 714         u32 hw_context;
 715         int ret;
 716         u8 opval, opmask;
 717
 718         /* do not allocate while frozen */
 719         if (dd->flags & HFI1_FROZEN)
 720                 return NULL;
 721
 722         sc = kzalloc_node(sizeof(*sc), GFP_KERNEL, numa);
 723         if (!sc)
 724                 return NULL;
 725
 726         sc->buffers_allocated = alloc_percpu(u32);
 727         if (!sc->buffers_allocated) {
 728                 kfree(sc);
 729                 dd_dev_err(dd,
 730                            "Cannot allocate buffers_allocated per cpu counters\n"
 731                           );
 732                 return NULL;
 733         }
 734
 735         spin_lock_irqsave(&dd->sc_lock, flags);
 736         ret = sc_hw_alloc(dd, type, &sw_index, &hw_context);
 737         if (ret) {
 738                 spin_unlock_irqrestore(&dd->sc_lock, flags);
 739                 free_percpu(sc->buffers_allocated);
 740                 kfree(sc);
 741                 return NULL;
 742         }
 743
 744         sci = &dd->send_contexts[sw_index];
 745         sci->sc = sc;
 746
 747         sc->dd = dd;
 748         sc->node = numa;
 749         sc->type = type;
 750         spin_lock_init(&sc->alloc_lock);
 751         spin_lock_init(&sc->release_lock);
 752         spin_lock_init(&sc->credit_ctrl_lock);
 753         INIT_LIST_HEAD(&sc->piowait);
 754         INIT_WORK(&sc->halt_work, sc_halted);
 755         init_waitqueue_head(&sc->halt_wait);
 756
 757         /* grouping is always single context for now */
 758         sc->group = 0;
 759
 760         sc->sw_index = sw_index;
 761         sc->hw_context = hw_context;
 762         cr_group_addresses(sc, &dma);
 763         sc->credits = sci->credits;
 764         sc->size = sc->credits * PIO_BLOCK_SIZE;
 765
 766 /* PIO Send Memory Address details */
 767 #define PIO_ADDR_CONTEXT_MASK 0xfful
 768 #define PIO_ADDR_CONTEXT_SHIFT 16
 769         sc->base_addr = dd->piobase + ((hw_context & PIO_ADDR_CONTEXT_MASK)
 770                                         << PIO_ADDR_CONTEXT_SHIFT);
 771
 772         /* set base and credits */
 773         reg = ((sci->credits & SC(CTRL_CTXT_DEPTH_MASK))
 774                                         << SC(CTRL_CTXT_DEPTH_SHIFT))
 775                 | ((sci->base & SC(CTRL_CTXT_BASE_MASK))
 776                                         << SC(CTRL_CTXT_BASE_SHIFT));
 777         write_kctxt_csr(dd, hw_context, SC(CTRL), reg);
 778
 779         set_pio_integrity(sc);
 780
 781         /* unmask all errors */
 782         write_kctxt_csr(dd, hw_context, SC(ERR_MASK), (u64)-1);
 783
 784         /* set the default partition key */
 785         write_kctxt_csr(dd, hw_context, SC(CHECK_PARTITION_KEY),
 786                         (SC(CHECK_PARTITION_KEY_VALUE_MASK) &
 787                          DEFAULT_PKEY) <<
 788                         SC(CHECK_PARTITION_KEY_VALUE_SHIFT));
 789
 790         /* per context type checks */
 791         if (type == SC_USER) {
 792                 opval = USER_OPCODE_CHECK_VAL;
 793                 opmask = USER_OPCODE_CHECK_MASK;
 794         } else {
 795                 opval = OPCODE_CHECK_VAL_DISABLED;
 796                 opmask = OPCODE_CHECK_MASK_DISABLED;
 797         }
 798
 799         /* set the send context check opcode mask and value */
 800         write_kctxt_csr(dd, hw_context, SC(CHECK_OPCODE),
 801                         ((u64)opmask << SC(CHECK_OPCODE_MASK_SHIFT)) |
 802                         ((u64)opval << SC(CHECK_OPCODE_VALUE_SHIFT)));
 803
 804         /* set up credit return */
 805         reg = dma & SC(CREDIT_RETURN_ADDR_ADDRESS_SMASK);
 806         write_kctxt_csr(dd, hw_context, SC(CREDIT_RETURN_ADDR), reg);
 807
 808         /*
 809          * Calculate the initial credit return threshold.
 810          *
 811          * For Ack contexts, set a threshold for half the credits.
 812          * For User contexts use the given percentage.  This has been
 813          * sanitized on driver start-up.
 814          * For Kernel contexts, use the default MTU plus a header
 815          * or half the credits, whichever is smaller. This should
 816          * work for both the 3-deep buffering allocation and the
 817          * pooling allocation.
 818          */
 819         if (type == SC_ACK) {
 820                 thresh = sc_percent_to_threshold(sc, 50);
 821         } else if (type == SC_USER) {
 822                 thresh = sc_percent_to_threshold(sc,
 823                                                  user_credit_return_threshold);
 824         } else { /* kernel */
 825                 thresh = min(sc_percent_to_threshold(sc, 50),
 826                              sc_mtu_to_threshold(sc, hfi1_max_mtu,
 827                                                  hdrqentsize));
 828         }
 829         reg = thresh << SC(CREDIT_CTRL_THRESHOLD_SHIFT);
 830         /* add in early return */
 831         if (type == SC_USER && HFI1_CAP_IS_USET(EARLY_CREDIT_RETURN))
 832                 reg |= SC(CREDIT_CTRL_EARLY_RETURN_SMASK);
 833         else if (HFI1_CAP_IS_KSET(EARLY_CREDIT_RETURN)) /* kernel, ack */
 834                 reg |= SC(CREDIT_CTRL_EARLY_RETURN_SMASK);
 835
 836         /* set up write-through credit_ctrl */
 837         sc->credit_ctrl = reg;
 838         write_kctxt_csr(dd, hw_context, SC(CREDIT_CTRL), reg);
 839
 840         /* User send contexts should not allow sending on VL15 */
 841         if (type == SC_USER) {
 842                 reg = 1ULL << 15;
 843                 write_kctxt_csr(dd, hw_context, SC(CHECK_VL), reg);
 844         }
 845
 846         spin_unlock_irqrestore(&dd->sc_lock, flags);
 847
 848         /*
 849          * Allocate shadow ring to track outstanding PIO buffers _after_
 850          * unlocking.  We don't know the size until the lock is held and
 851          * we can't allocate while the lock is held.  No one is using
 852          * the context yet, so allocate it now.
 853          *
 854          * User contexts do not get a shadow ring.
 855          */
 856         if (type != SC_USER) {
 857                 /*
 858                  * Size the shadow ring 1 larger than the number of credits
 859                  * so head == tail can mean empty.
 860                  */
 861                 sc->sr_size = sci->credits + 1;
 862                 sc->sr = kcalloc_node(sc->sr_size,
 863                                       sizeof(union pio_shadow_ring),
 864                                       GFP_KERNEL, numa);
 865                 if (!sc->sr) {
 866                         sc_free(sc);
 867                         return NULL;
 868                 }
 869         }
 870
 871         hfi1_cdbg(PIO,
 872                   "Send context %u(%u) %s group %u credits %u credit_ctrl 0x%llx threshold %u\n",
 873                   sw_index,
 874                   hw_context,
 875                   sc_type_name(type),
 876                   sc->group,
 877                   sc->credits,
 878                   sc->credit_ctrl,
 879                   thresh);
 880
 881         return sc;
 882 }
 883
 884 /* free a per-NUMA send context structure */
 885 void sc_free(struct send_context *sc)
 886 {
 887         struct hfi1_devdata *dd;
 888         unsigned long flags;
 889         u32 sw_index;
 890         u32 hw_context;
 891
 892         if (!sc)
 893                 return;
 894
 895         sc->flags |= SCF_IN_FREE;       /* ensure no restarts */
 896         dd = sc->dd;
 897         if (!list_empty(&sc->piowait))
 898                 dd_dev_err(dd, "piowait list not empty!\n");
 899         sw_index = sc->sw_index;
 900         hw_context = sc->hw_context;
 901         sc_disable(sc); /* make sure the HW is disabled */
 902         flush_work(&sc->halt_work);
 903
 904         spin_lock_irqsave(&dd->sc_lock, flags);
 905         dd->send_contexts[sw_index].sc = NULL;
 906
 907         /* clear/disable all registers set in sc_alloc */
 908         write_kctxt_csr(dd, hw_context, SC(CTRL), 0);
 909         write_kctxt_csr(dd, hw_context, SC(CHECK_ENABLE), 0);
 910         write_kctxt_csr(dd, hw_context, SC(ERR_MASK), 0);
 911         write_kctxt_csr(dd, hw_context, SC(CHECK_PARTITION_KEY), 0);
 912         write_kctxt_csr(dd, hw_context, SC(CHECK_OPCODE), 0);
 913         write_kctxt_csr(dd, hw_context, SC(CREDIT_RETURN_ADDR), 0);
 914         write_kctxt_csr(dd, hw_context, SC(CREDIT_CTRL), 0);
 915
 916         /* release the index and context for re-use */
 917         sc_hw_free(dd, sw_index, hw_context);
 918         spin_unlock_irqrestore(&dd->sc_lock, flags);
 919
 920         kfree(sc->sr);
 921         free_percpu(sc->buffers_allocated);
 922         kfree(sc);
 923 }
 924
 925 /* disable the context */
 926 void sc_disable(struct send_context *sc)
 927 {
 928         u64 reg;
 929         struct pio_buf *pbuf;
 930
 931         if (!sc)
 932                 return;
 933
 934         /* do all steps, even if already disabled */
 935         spin_lock_irq(&sc->alloc_lock);
 936         reg = read_kctxt_csr(sc->dd, sc->hw_context, SC(CTRL));
 937         reg &= ~SC(CTRL_CTXT_ENABLE_SMASK);
 938         sc->flags &= ~SCF_ENABLED;
 939         sc_wait_for_packet_egress(sc, 1);
 940         write_kctxt_csr(sc->dd, sc->hw_context, SC(CTRL), reg);
 941
 942         /*
 943          * Flush any waiters.  Once the context is disabled,
 944          * credit return interrupts are stopped (although there
 945          * could be one in-process when the context is disabled).
 946          * Wait one microsecond for any lingering interrupts, then
 947          * proceed with the flush.
 948          */
 949         udelay(1);
 950         spin_lock(&sc->release_lock);
 951         if (sc->sr) {   /* this context has a shadow ring */
 952                 while (sc->sr_tail != sc->sr_head) {
 953                         pbuf = &sc->sr[sc->sr_tail].pbuf;
 954                         if (pbuf->cb)
 955                                 (*pbuf->cb)(pbuf->arg, PRC_SC_DISABLE);
 956                         sc->sr_tail++;
 957                         if (sc->sr_tail >= sc->sr_size)
 958                                 sc->sr_tail = 0;
 959                 }
 960         }
 961         spin_unlock(&sc->release_lock);
 962         spin_unlock_irq(&sc->alloc_lock);
 963 }
 964
 965 /* return SendEgressCtxtStatus.PacketOccupancy */
 966 static u64 packet_occupancy(u64 reg)
 967 {
 968         return (reg &
 969                 SEND_EGRESS_CTXT_STATUS_CTXT_EGRESS_PACKET_OCCUPANCY_SMASK)
 970                 >> SEND_EGRESS_CTXT_STATUS_CTXT_EGRESS_PACKET_OCCUPANCY_SHIFT;
 971 }
 972
 973 /* is egress halted on the context? */
 974 static bool egress_halted(u64 reg)
 975 {
 976         return !!(reg & SEND_EGRESS_CTXT_STATUS_CTXT_EGRESS_HALT_STATUS_SMASK);
 977 }
 978
 979 /* is the send context halted? */
 980 static bool is_sc_halted(struct hfi1_devdata *dd, u32 hw_context)
 981 {
 982         return !!(read_kctxt_csr(dd, hw_context, SC(STATUS)) &
 983                   SC(STATUS_CTXT_HALTED_SMASK));
 984 }
 985
 986 /**
 987  * sc_wait_for_packet_egress
 988  * @sc: valid send context
 989  * @pause: wait for credit return
 990  *
 991  * Wait for packet egress, optionally pause for credit return
 992  *
 993  * Egress halt and Context halt are not necessarily the same thing, so
 994  * check for both.
 995  *
 996  * NOTE: The context halt bit may not be set immediately.  Because of this,
 997  * it is necessary to check the SW SFC_HALTED bit (set in the IRQ) and the HW
 998  * context bit to determine if the context is halted.
 999  */
1000 static void sc_wait_for_packet_egress(struct send_context *sc, int pause)
1001 {
1002         struct hfi1_devdata *dd = sc->dd;
1003         u64 reg = 0;
1004         u64 reg_prev;
1005         u32 loop = 0;
1006
1007         while (1) {
1008                 reg_prev = reg;
1009                 reg = read_csr(dd, sc->hw_context * 8 +
1010                                SEND_EGRESS_CTXT_STATUS);
1011                 /* done if any halt bits, SW or HW are set */
1012                 if (sc->flags & SCF_HALTED ||
1013                     is_sc_halted(dd, sc->hw_context) || egress_halted(reg))
1014                         break;
1015                 reg = packet_occupancy(reg);
1016                 if (reg == 0)
1017                         break;
1018                 /* counter is reset if occupancy count changes */
1019                 if (reg != reg_prev)
1020                         loop = 0;
1021                 if (loop > 50000) {
1022                         /* timed out - bounce the link */
1023                         dd_dev_err(dd,
1024                                    "%s: context %u(%u) timeout waiting for packets to egress, remaining count %u, bouncing link\n",
1025                                    __func__, sc->sw_index,
1026                                    sc->hw_context, (u32)reg);
1027                         queue_work(dd->pport->link_wq,
1028                                    &dd->pport->link_bounce_work);
1029                         break;
1030                 }
1031                 loop++;
1032                 udelay(1);
1033         }
1034
1035         if (pause)
1036                 /* Add additional delay to ensure chip returns all credits */
1037                 pause_for_credit_return(dd);
1038 }
1039
1040 void sc_wait(struct hfi1_devdata *dd)
1041 {
1042         int i;
1043
1044         for (i = 0; i < dd->num_send_contexts; i++) {
1045                 struct send_context *sc = dd->send_contexts[i].sc;
1046
1047                 if (!sc)
1048                         continue;
1049                 sc_wait_for_packet_egress(sc, 0);
1050         }
1051 }
1052
1053 /*
1054  * Restart a context after it has been halted due to error.
1055  *
1056  * If the first step fails - wait for the halt to be asserted, return early.
1057  * Otherwise complain about timeouts but keep going.
1058  *
1059  * It is expected that allocations (enabled flag bit) have been shut off
1060  * already (only applies to kernel contexts).
1061  */
1062 int sc_restart(struct send_context *sc)
1063 {
1064         struct hfi1_devdata *dd = sc->dd;
1065         u64 reg;
1066         u32 loop;
1067         int count;
1068
1069         /* bounce off if not halted, or being free'd */
1070         if (!(sc->flags & SCF_HALTED) || (sc->flags & SCF_IN_FREE))
1071                 return -EINVAL;
1072
1073         dd_dev_info(dd, "restarting send context %u(%u)\n", sc->sw_index,
1074                     sc->hw_context);
1075
1076         /*
1077          * Step 1: Wait for the context to actually halt.
1078          *
1079          * The error interrupt is asynchronous to actually setting halt
1080          * on the context.
1081          */
1082         loop = 0;
1083         while (1) {
1084                 reg = read_kctxt_csr(dd, sc->hw_context, SC(STATUS));
1085                 if (reg & SC(STATUS_CTXT_HALTED_SMASK))
1086                         break;
1087                 if (loop > 100) {
1088                         dd_dev_err(dd, "%s: context %u(%u) not halting, skipping\n",
1089                                    __func__, sc->sw_index, sc->hw_context);
1090                         return -ETIME;
1091                 }
1092                 loop++;
1093                 udelay(1);
1094         }
1095
1096         /*
1097          * Step 2: Ensure no users are still trying to write to PIO.
1098          *
1099          * For kernel contexts, we have already turned off buffer allocation.
1100          * Now wait for the buffer count to go to zero.
1101          *
1102          * For user contexts, the user handling code has cut off write access
1103          * to the context's PIO pages before calling this routine and will
1104          * restore write access after this routine returns.
1105          */
1106         if (sc->type != SC_USER) {
1107                 /* kernel context */
1108                 loop = 0;
1109                 while (1) {
1110                         count = get_buffers_allocated(sc);
1111                         if (count == 0)
1112                                 break;
1113                         if (loop > 100) {
1114                                 dd_dev_err(dd,
1115                                            "%s: context %u(%u) timeout waiting for PIO buffers to zero, remaining %d\n",
1116                                            __func__, sc->sw_index,
1117                                            sc->hw_context, count);
1118                         }
1119                         loop++;
1120                         udelay(1);
1121                 }
1122         }
1123
1124         /*
1125          * Step 3: Wait for all packets to egress.
1126          * This is done while disabling the send context
1127          *
1128          * Step 4: Disable the context
1129          *
1130          * This is a superset of the halt.  After the disable, the
1131          * errors can be cleared.
1132          */
1133         sc_disable(sc);
1134
1135         /*
1136          * Step 5: Enable the context
1137          *
1138          * This enable will clear the halted flag and per-send context
1139          * error flags.
1140          */
1141         return sc_enable(sc);
1142 }
1143
1144 /*
1145  * PIO freeze processing.  To be called after the TXE block is fully frozen.
1146  * Go through all frozen send contexts and disable them.  The contexts are
1147  * already stopped by the freeze.
1148  */
1149 void pio_freeze(struct hfi1_devdata *dd)
1150 {
1151         struct send_context *sc;
1152         int i;
1153
1154         for (i = 0; i < dd->num_send_contexts; i++) {
1155                 sc = dd->send_contexts[i].sc;
1156                 /*
1157                  * Don't disable unallocated, unfrozen, or user send contexts.
1158                  * User send contexts will be disabled when the process
1159                  * calls into the driver to reset its context.
1160                  */
1161                 if (!sc || !(sc->flags & SCF_FROZEN) || sc->type == SC_USER)
1162                         continue;
1163
1164                 /* only need to disable, the context is already stopped */
1165                 sc_disable(sc);
1166         }
1167 }
1168
1169 /*
1170  * Unfreeze PIO for kernel send contexts.  The precondition for calling this
1171  * is that all PIO send contexts have been disabled and the SPC freeze has
1172  * been cleared.  Now perform the last step and re-enable each kernel context.
1173  * User (PSM) processing will occur when PSM calls into the kernel to
1174  * acknowledge the freeze.
1175  */
1176 void pio_kernel_unfreeze(struct hfi1_devdata *dd)
1177 {
1178         struct send_context *sc;
1179         int i;
1180
1181         for (i = 0; i < dd->num_send_contexts; i++) {
1182                 sc = dd->send_contexts[i].sc;
1183                 if (!sc || !(sc->flags & SCF_FROZEN) || sc->type == SC_USER)
1184                         continue;
1185                 if (sc->flags & SCF_LINK_DOWN)
1186                         continue;
1187
1188                 sc_enable(sc);  /* will clear the sc frozen flag */
1189         }
1190 }
1191
1192 /**
1193  * pio_kernel_linkup() - Re-enable send contexts after linkup event
1194  * @dd: valid devive data
1195  *
1196  * When the link goes down, the freeze path is taken.  However, a link down
1197  * event is different from a freeze because if the send context is re-enabled
1198  * whowever is sending data will start sending data again, which will hang
1199  * any QP that is sending data.
1200  *
1201  * The freeze path now looks at the type of event that occurs and takes this
1202  * path for link down event.
1203  */
1204 void pio_kernel_linkup(struct hfi1_devdata *dd)
1205 {
1206         struct send_context *sc;
1207         int i;
1208
1209         for (i = 0; i < dd->num_send_contexts; i++) {
1210                 sc = dd->send_contexts[i].sc;
1211                 if (!sc || !(sc->flags & SCF_LINK_DOWN) || sc->type == SC_USER)
1212                         continue;
1213
1214                 sc_enable(sc);  /* will clear the sc link down flag */
1215         }
1216 }
1217
1218 /*
1219  * Wait for the SendPioInitCtxt.PioInitInProgress bit to clear.
1220  * Returns:
1221  *      -ETIMEDOUT - if we wait too long
1222  *      -EIO       - if there was an error
1223  */
1224 static int pio_init_wait_progress(struct hfi1_devdata *dd)
1225 {
1226         u64 reg;
1227         int max, count = 0;
1228
1229         /* max is the longest possible HW init time / delay */
1230         max = (dd->icode == ICODE_FPGA_EMULATION) ? 120 : 5;
1231         while (1) {
1232                 reg = read_csr(dd, SEND_PIO_INIT_CTXT);
1233                 if (!(reg & SEND_PIO_INIT_CTXT_PIO_INIT_IN_PROGRESS_SMASK))
1234                         break;
1235                 if (count >= max)
1236                         return -ETIMEDOUT;
1237                 udelay(5);
1238                 count++;
1239         }
1240
1241         return reg & SEND_PIO_INIT_CTXT_PIO_INIT_ERR_SMASK ? -EIO : 0;
1242 }
1243
1244 /*
1245  * Reset all of the send contexts to their power-on state.  Used
1246  * only during manual init - no lock against sc_enable needed.
1247  */
1248 void pio_reset_all(struct hfi1_devdata *dd)
1249 {
1250         int ret;
1251
1252         /* make sure the init engine is not busy */
1253         ret = pio_init_wait_progress(dd);
1254         /* ignore any timeout */
1255         if (ret == -EIO) {
1256                 /* clear the error */
1257                 write_csr(dd, SEND_PIO_ERR_CLEAR,
1258                           SEND_PIO_ERR_CLEAR_PIO_INIT_SM_IN_ERR_SMASK);
1259         }
1260
1261         /* reset init all */
1262         write_csr(dd, SEND_PIO_INIT_CTXT,
1263                   SEND_PIO_INIT_CTXT_PIO_ALL_CTXT_INIT_SMASK);
1264         udelay(2);
1265         ret = pio_init_wait_progress(dd);
1266         if (ret < 0) {
1267                 dd_dev_err(dd,
1268                            "PIO send context init %s while initializing all PIO blocks\n",
1269                            ret == -ETIMEDOUT ? "is stuck" : "had an error");
1270         }
1271 }
1272
1273 /* enable the context */
1274 int sc_enable(struct send_context *sc)
1275 {
1276         u64 sc_ctrl, reg, pio;
1277         struct hfi1_devdata *dd;
1278         unsigned long flags;
1279         int ret = 0;
1280
1281         if (!sc)
1282                 return -EINVAL;
1283         dd = sc->dd;
1284
1285         /*
1286          * Obtain the allocator lock to guard against any allocation
1287          * attempts (which should not happen prior to context being
1288          * enabled). On the release/disable side we don't need to
1289          * worry about locking since the releaser will not do anything
1290          * if the context accounting values have not changed.
1291          */
1292         spin_lock_irqsave(&sc->alloc_lock, flags);
1293         sc_ctrl = read_kctxt_csr(dd, sc->hw_context, SC(CTRL));
1294         if ((sc_ctrl & SC(CTRL_CTXT_ENABLE_SMASK)))
1295                 goto unlock; /* already enabled */
1296
1297         /* IMPORTANT: only clear free and fill if transitioning 0 -> 1 */
1298
1299         *sc->hw_free = 0;
1300         sc->free = 0;
1301         sc->alloc_free = 0;
1302         sc->fill = 0;
1303         sc->fill_wrap = 0;
1304         sc->sr_head = 0;
1305         sc->sr_tail = 0;
1306         sc->flags = 0;
1307         /* the alloc lock insures no fast path allocation */
1308         reset_buffers_allocated(sc);
1309
1310         /*
1311          * Clear all per-context errors.  Some of these will be set when
1312          * we are re-enabling after a context halt.  Now that the context
1313          * is disabled, the halt will not clear until after the PIO init
1314          * engine runs below.
1315          */
1316         reg = read_kctxt_csr(dd, sc->hw_context, SC(ERR_STATUS));
1317         if (reg)
1318                 write_kctxt_csr(dd, sc->hw_context, SC(ERR_CLEAR), reg);
1319
1320         /*
1321          * The HW PIO initialization engine can handle only one init
1322          * request at a time. Serialize access to each device's engine.
1323          */
1324         spin_lock(&dd->sc_init_lock);
1325         /*
1326          * Since access to this code block is serialized and
1327          * each access waits for the initialization to complete
1328          * before releasing the lock, the PIO initialization engine
1329          * should not be in use, so we don't have to wait for the
1330          * InProgress bit to go down.
1331          */
1332         pio = ((sc->hw_context & SEND_PIO_INIT_CTXT_PIO_CTXT_NUM_MASK) <<
1333                SEND_PIO_INIT_CTXT_PIO_CTXT_NUM_SHIFT) |
1334                 SEND_PIO_INIT_CTXT_PIO_SINGLE_CTXT_INIT_SMASK;
1335         write_csr(dd, SEND_PIO_INIT_CTXT, pio);
1336         /*
1337          * Wait until the engine is done.  Give the chip the required time
1338          * so, hopefully, we read the register just once.
1339          */
1340         udelay(2);
1341         ret = pio_init_wait_progress(dd);
1342         spin_unlock(&dd->sc_init_lock);
1343         if (ret) {
1344                 dd_dev_err(dd,
1345                            "sctxt%u(%u): Context not enabled due to init failure %d\n",
1346                            sc->sw_index, sc->hw_context, ret);
1347                 goto unlock;
1348         }
1349
1350         /*
1351          * All is well. Enable the context.
1352          */
1353         sc_ctrl |= SC(CTRL_CTXT_ENABLE_SMASK);
1354         write_kctxt_csr(dd, sc->hw_context, SC(CTRL), sc_ctrl);
1355         /*
1356          * Read SendCtxtCtrl to force the write out and prevent a timing
1357          * hazard where a PIO write may reach the context before the enable.
1358          */
1359         read_kctxt_csr(dd, sc->hw_context, SC(CTRL));
1360         sc->flags |= SCF_ENABLED;
1361
1362 unlock:
1363         spin_unlock_irqrestore(&sc->alloc_lock, flags);
1364
1365         return ret;
1366 }
1367
1368 /* force a credit return on the context */
1369 void sc_return_credits(struct send_context *sc)
1370 {
1371         if (!sc)
1372                 return;
1373
1374         /* a 0->1 transition schedules a credit return */
1375         write_kctxt_csr(sc->dd, sc->hw_context, SC(CREDIT_FORCE),
1376                         SC(CREDIT_FORCE_FORCE_RETURN_SMASK));
1377         /*
1378          * Ensure that the write is flushed and the credit return is
1379          * scheduled. We care more about the 0 -> 1 transition.
1380          */
1381         read_kctxt_csr(sc->dd, sc->hw_context, SC(CREDIT_FORCE));
1382         /* set back to 0 for next time */
1383         write_kctxt_csr(sc->dd, sc->hw_context, SC(CREDIT_FORCE), 0);
1384 }
1385
1386 /* allow all in-flight packets to drain on the context */
1387 void sc_flush(struct send_context *sc)
1388 {
1389         if (!sc)
1390                 return;
1391
1392         sc_wait_for_packet_egress(sc, 1);
1393 }
1394
1395 /* drop all packets on the context, no waiting until they are sent */
1396 void sc_drop(struct send_context *sc)
1397 {
1398         if (!sc)
1399                 return;
1400
1401         dd_dev_info(sc->dd, "%s: context %u(%u) - not implemented\n",
1402                     __func__, sc->sw_index, sc->hw_context);
1403 }
1404
1405 /*
1406  * Start the software reaction to a context halt or SPC freeze:
1407  *      - mark the context as halted or frozen
1408  *      - stop buffer allocations
1409  *
1410  * Called from the error interrupt.  Other work is deferred until
1411  * out of the interrupt.
1412  */
1413 void sc_stop(struct send_context *sc, int flag)
1414 {
1415         unsigned long flags;
1416
1417         /* stop buffer allocations */
1418         spin_lock_irqsave(&sc->alloc_lock, flags);
1419         /* mark the context */
1420         sc->flags |= flag;
1421         sc->flags &= ~SCF_ENABLED;
1422         spin_unlock_irqrestore(&sc->alloc_lock, flags);
1423         wake_up(&sc->halt_wait);
1424 }
1425
1426 #define BLOCK_DWORDS (PIO_BLOCK_SIZE / sizeof(u32))
1427 #define dwords_to_blocks(x) DIV_ROUND_UP(x, BLOCK_DWORDS)
1428
1429 /*
1430  * The send context buffer "allocator".
1431  *
1432  * @sc: the PIO send context we are allocating from
1433  * @len: length of whole packet - including PBC - in dwords
1434  * @cb: optional callback to call when the buffer is finished sending
1435  * @arg: argument for cb
1436  *
1437  * Return a pointer to a PIO buffer, NULL if not enough room, -ECOMM
1438  * when link is down.
1439  */
1440 struct pio_buf *sc_buffer_alloc(struct send_context *sc, u32 dw_len,
1441                                 pio_release_cb cb, void *arg)
1442 {
1443         struct pio_buf *pbuf = NULL;
1444         unsigned long flags;
1445         unsigned long avail;
1446         unsigned long blocks = dwords_to_blocks(dw_len);
1447         u32 fill_wrap;
1448         int trycount = 0;
1449         u32 head, next;
1450
1451         spin_lock_irqsave(&sc->alloc_lock, flags);
1452         if (!(sc->flags & SCF_ENABLED)) {
1453                 spin_unlock_irqrestore(&sc->alloc_lock, flags);
1454                 return ERR_PTR(-ECOMM);
1455         }
1456
1457 retry:
1458         avail = (unsigned long)sc->credits - (sc->fill - sc->alloc_free);
1459         if (blocks > avail) {
1460                 /* not enough room */
1461                 if (unlikely(trycount)) { /* already tried to get more room */
1462                         spin_unlock_irqrestore(&sc->alloc_lock, flags);
1463                         goto done;
1464                 }
1465                 /* copy from receiver cache line and recalculate */
1466                 sc->alloc_free = READ_ONCE(sc->free);
1467                 avail =
1468                         (unsigned long)sc->credits -
1469                         (sc->fill - sc->alloc_free);
1470                 if (blocks > avail) {
1471                         /* still no room, actively update */
1472                         sc_release_update(sc);
1473                         sc->alloc_free = READ_ONCE(sc->free);
1474                         trycount++;
1475                         goto retry;
1476                 }
1477         }
1478
1479         /* there is enough room */
1480
1481         preempt_disable();
1482         this_cpu_inc(*sc->buffers_allocated);
1483
1484         /* read this once */
1485         head = sc->sr_head;
1486
1487         /* "allocate" the buffer */
1488         sc->fill += blocks;
1489         fill_wrap = sc->fill_wrap;
1490         sc->fill_wrap += blocks;
1491         if (sc->fill_wrap >= sc->credits)
1492                 sc->fill_wrap = sc->fill_wrap - sc->credits;
1493
1494         /*
1495          * Fill the parts that the releaser looks at before moving the head.
1496          * The only necessary piece is the sent_at field.  The credits
1497          * we have just allocated cannot have been returned yet, so the
1498          * cb and arg will not be looked at for a "while".  Put them
1499          * on this side of the memory barrier anyway.
1500          */
1501         pbuf = &sc->sr[head].pbuf;
1502         pbuf->sent_at = sc->fill;
1503         pbuf->cb = cb;
1504         pbuf->arg = arg;
1505         pbuf->sc = sc;  /* could be filled in at sc->sr init time */
1506         /* make sure this is in memory before updating the head */
1507
1508         /* calculate next head index, do not store */
1509         next = head + 1;
1510         if (next >= sc->sr_size)
1511                 next = 0;
1512         /*
1513          * update the head - must be last! - the releaser can look at fields
1514          * in pbuf once we move the head
1515          */
1516         smp_wmb();
1517         sc->sr_head = next;
1518         spin_unlock_irqrestore(&sc->alloc_lock, flags);
1519
1520         /* finish filling in the buffer outside the lock */
1521         pbuf->start = sc->base_addr + fill_wrap * PIO_BLOCK_SIZE;
1522         pbuf->end = sc->base_addr + sc->size;
1523         pbuf->qw_written = 0;
1524         pbuf->carry_bytes = 0;
1525         pbuf->carry.val64 = 0;
1526 done:
1527         return pbuf;
1528 }
1529
1530 /*
1531  * There are at least two entities that can turn on credit return
1532  * interrupts and they can overlap.  Avoid problems by implementing
1533  * a count scheme that is enforced by a lock.  The lock is needed because
1534  * the count and CSR write must be paired.
1535  */
1536
1537 /*
1538  * Start credit return interrupts.  This is managed by a count.  If already
1539  * on, just increment the count.
1540  */
1541 void sc_add_credit_return_intr(struct send_context *sc)
1542 {
1543         unsigned long flags;
1544
1545         /* lock must surround both the count change and the CSR update */
1546         spin_lock_irqsave(&sc->credit_ctrl_lock, flags);
1547         if (sc->credit_intr_count == 0) {
1548                 sc->credit_ctrl |= SC(CREDIT_CTRL_CREDIT_INTR_SMASK);
1549                 write_kctxt_csr(sc->dd, sc->hw_context,
1550                                 SC(CREDIT_CTRL), sc->credit_ctrl);
1551         }
1552         sc->credit_intr_count++;
1553         spin_unlock_irqrestore(&sc->credit_ctrl_lock, flags);
1554 }
1555
1556 /*
1557  * Stop credit return interrupts.  This is managed by a count.  Decrement the
1558  * count, if the last user, then turn the credit interrupts off.
1559  */
1560 void sc_del_credit_return_intr(struct send_context *sc)
1561 {
1562         unsigned long flags;
1563
1564         WARN_ON(sc->credit_intr_count == 0);
1565
1566         /* lock must surround both the count change and the CSR update */
1567         spin_lock_irqsave(&sc->credit_ctrl_lock, flags);
1568         sc->credit_intr_count--;
1569         if (sc->credit_intr_count == 0) {
1570                 sc->credit_ctrl &= ~SC(CREDIT_CTRL_CREDIT_INTR_SMASK);
1571                 write_kctxt_csr(sc->dd, sc->hw_context,
1572                                 SC(CREDIT_CTRL), sc->credit_ctrl);
1573         }
1574         spin_unlock_irqrestore(&sc->credit_ctrl_lock, flags);
1575 }
1576
1577 /*
1578  * The caller must be careful when calling this.  All needint calls
1579  * must be paired with !needint.
1580  */
1581 void hfi1_sc_wantpiobuf_intr(struct send_context *sc, u32 needint)
1582 {
1583         if (needint)
1584                 sc_add_credit_return_intr(sc);
1585         else
1586                 sc_del_credit_return_intr(sc);
1587         trace_hfi1_wantpiointr(sc, needint, sc->credit_ctrl);
1588         if (needint) {
1589                 mmiowb();
1590                 sc_return_credits(sc);
1591         }
1592 }
1593
1594 /**
1595  * sc_piobufavail - callback when a PIO buffer is available
1596  * @sc: the send context
1597  *
1598  * This is called from the interrupt handler when a PIO buffer is
1599  * available after hfi1_verbs_send() returned an error that no buffers were
1600  * available. Disable the interrupt if there are no more QPs waiting.
1601  */
1602 static void sc_piobufavail(struct send_context *sc)
1603 {
1604         struct hfi1_devdata *dd = sc->dd;
1605         struct hfi1_ibdev *dev = &dd->verbs_dev;
1606         struct list_head *list;
1607         struct rvt_qp *qps[PIO_WAIT_BATCH_SIZE];
1608         struct rvt_qp *qp;
1609         struct hfi1_qp_priv *priv;
1610         unsigned long flags;
1611         uint i, n = 0, max_idx = 0;
1612         u8 max_starved_cnt = 0;
1613
1614         if (dd->send_contexts[sc->sw_index].type != SC_KERNEL &&
1615             dd->send_contexts[sc->sw_index].type != SC_VL15)
1616                 return;
1617         list = &sc->piowait;
1618         /*
1619          * Note: checking that the piowait list is empty and clearing
1620          * the buffer available interrupt needs to be atomic or we
1621          * could end up with QPs on the wait list with the interrupt
1622          * disabled.
1623          */
1624         write_seqlock_irqsave(&dev->iowait_lock, flags);
1625         while (!list_empty(list)) {
1626                 struct iowait *wait;
1627
1628                 if (n == ARRAY_SIZE(qps))
1629                         break;
1630                 wait = list_first_entry(list, struct iowait, list);
1631                 qp = iowait_to_qp(wait);
1632                 priv = qp->priv;
1633                 list_del_init(&priv->s_iowait.list);
1634                 priv->s_iowait.lock = NULL;
1635                 iowait_starve_find_max(wait, &max_starved_cnt, n, &max_idx);
1636                 /* refcount held until actual wake up */
1637                 qps[n++] = qp;
1638         }
1639         /*
1640          * If there had been waiters and there are more
1641          * insure that we redo the force to avoid a potential hang.
1642          */
1643         if (n) {
1644                 hfi1_sc_wantpiobuf_intr(sc, 0);
1645                 if (!list_empty(list))
1646                         hfi1_sc_wantpiobuf_intr(sc, 1);
1647         }
1648         write_sequnlock_irqrestore(&dev->iowait_lock, flags);
1649
1650         /* Wake up the most starved one first */
1651         if (n)
1652                 hfi1_qp_wakeup(qps[max_idx],
1653                                RVT_S_WAIT_PIO | HFI1_S_WAIT_PIO_DRAIN);
1654         for (i = 0; i < n; i++)
1655                 if (i != max_idx)
1656                         hfi1_qp_wakeup(qps[i],
1657                                        RVT_S_WAIT_PIO | HFI1_S_WAIT_PIO_DRAIN);
1658 }
1659
1660 /* translate a send credit update to a bit code of reasons */
1661 static inline int fill_code(u64 hw_free)
1662 {
1663         int code = 0;
1664
1665         if (hw_free & CR_STATUS_SMASK)
1666                 code |= PRC_STATUS_ERR;
1667         if (hw_free & CR_CREDIT_RETURN_DUE_TO_PBC_SMASK)
1668                 code |= PRC_PBC;
1669         if (hw_free & CR_CREDIT_RETURN_DUE_TO_THRESHOLD_SMASK)
1670                 code |= PRC_THRESHOLD;
1671         if (hw_free & CR_CREDIT_RETURN_DUE_TO_ERR_SMASK)
1672                 code |= PRC_FILL_ERR;
1673         if (hw_free & CR_CREDIT_RETURN_DUE_TO_FORCE_SMASK)
1674                 code |= PRC_SC_DISABLE;
1675         return code;
1676 }
1677
1678 /* use the jiffies compare to get the wrap right */
1679 #define sent_before(a, b) time_before(a, b)     /* a < b */
1680
1681 /*
1682  * The send context buffer "releaser".
1683  */
1684 void sc_release_update(struct send_context *sc)
1685 {
1686         struct pio_buf *pbuf;
1687         u64 hw_free;
1688         u32 head, tail;
1689         unsigned long old_free;
1690         unsigned long free;
1691         unsigned long extra;
1692         unsigned long flags;
1693         int code;
1694
1695         if (!sc)
1696                 return;
1697
1698         spin_lock_irqsave(&sc->release_lock, flags);
1699         /* update free */
1700         hw_free = le64_to_cpu(*sc->hw_free);            /* volatile read */
1701         old_free = sc->free;
1702         extra = (((hw_free & CR_COUNTER_SMASK) >> CR_COUNTER_SHIFT)
1703                         - (old_free & CR_COUNTER_MASK))
1704                                 & CR_COUNTER_MASK;
1705         free = old_free + extra;
1706         trace_hfi1_piofree(sc, extra);
1707
1708         /* call sent buffer callbacks */
1709         code = -1;                              /* code not yet set */
1710         head = READ_ONCE(sc->sr_head);  /* snapshot the head */
1711         tail = sc->sr_tail;
1712         while (head != tail) {
1713                 pbuf = &sc->sr[tail].pbuf;
1714
1715                 if (sent_before(free, pbuf->sent_at)) {
1716                         /* not sent yet */
1717                         break;
1718                 }
1719                 if (pbuf->cb) {
1720                         if (code < 0) /* fill in code on first user */
1721                                 code = fill_code(hw_free);
1722                         (*pbuf->cb)(pbuf->arg, code);
1723                 }
1724
1725                 tail++;
1726                 if (tail >= sc->sr_size)
1727                         tail = 0;
1728         }
1729         sc->sr_tail = tail;
1730         /* make sure tail is updated before free */
1731         smp_wmb();
1732         sc->free = free;
1733         spin_unlock_irqrestore(&sc->release_lock, flags);
1734         sc_piobufavail(sc);
1735 }
1736
1737 /*
1738  * Send context group releaser.  Argument is the send context that caused
1739  * the interrupt.  Called from the send context interrupt handler.
1740  *
1741  * Call release on all contexts in the group.
1742  *
1743  * This routine takes the sc_lock without an irqsave because it is only
1744  * called from an interrupt handler.  Adjust if that changes.
1745  */
1746 void sc_group_release_update(struct hfi1_devdata *dd, u32 hw_context)
1747 {
1748         struct send_context *sc;
1749         u32 sw_index;
1750         u32 gc, gc_end;
1751
1752         spin_lock(&dd->sc_lock);
1753         sw_index = dd->hw_to_sw[hw_context];
1754         if (unlikely(sw_index >= dd->num_send_contexts)) {
1755                 dd_dev_err(dd, "%s: invalid hw (%u) to sw (%u) mapping\n",
1756                            __func__, hw_context, sw_index);
1757                 goto done;
1758         }
1759         sc = dd->send_contexts[sw_index].sc;
1760         if (unlikely(!sc))
1761                 goto done;
1762
1763         gc = group_context(hw_context, sc->group);
1764         gc_end = gc + group_size(sc->group);
1765         for (; gc < gc_end; gc++) {
1766                 sw_index = dd->hw_to_sw[gc];
1767                 if (unlikely(sw_index >= dd->num_send_contexts)) {
1768                         dd_dev_err(dd,
1769                                    "%s: invalid hw (%u) to sw (%u) mapping\n",
1770                                    __func__, hw_context, sw_index);
1771                         continue;
1772                 }
1773                 sc_release_update(dd->send_contexts[sw_index].sc);
1774         }
1775 done:
1776         spin_unlock(&dd->sc_lock);
1777 }
1778
1779 /*
1780  * pio_select_send_context_vl() - select send context
1781  * @dd: devdata
1782  * @selector: a spreading factor
1783  * @vl: this vl
1784  *
1785  * This function returns a send context based on the selector and a vl.
1786  * The mapping fields are protected by RCU
1787  */
1788 struct send_context *pio_select_send_context_vl(struct hfi1_devdata *dd,
1789                                                 u32 selector, u8 vl)
1790 {
1791         struct pio_vl_map *m;
1792         struct pio_map_elem *e;
1793         struct send_context *rval;
1794
1795         /*
1796          * NOTE This should only happen if SC->VL changed after the initial
1797          * checks on the QP/AH
1798          * Default will return VL0's send context below
1799          */
1800         if (unlikely(vl >= num_vls)) {
1801                 rval = NULL;
1802                 goto done;
1803         }
1804
1805         rcu_read_lock();
1806         m = rcu_dereference(dd->pio_map);
1807         if (unlikely(!m)) {
1808                 rcu_read_unlock();
1809                 return dd->vld[0].sc;
1810         }
1811         e = m->map[vl & m->mask];
1812         rval = e->ksc[selector & e->mask];
1813         rcu_read_unlock();
1814
1815 done:
1816         rval = !rval ? dd->vld[0].sc : rval;
1817         return rval;
1818 }
1819
1820 /*
1821  * pio_select_send_context_sc() - select send context
1822  * @dd: devdata
1823  * @selector: a spreading factor
1824  * @sc5: the 5 bit sc
1825  *
1826  * This function returns an send context based on the selector and an sc
1827  */
1828 struct send_context *pio_select_send_context_sc(struct hfi1_devdata *dd,
1829                                                 u32 selector, u8 sc5)
1830 {
1831         u8 vl = sc_to_vlt(dd, sc5);
1832
1833         return pio_select_send_context_vl(dd, selector, vl);
1834 }
1835
1836 /*
1837  * Free the indicated map struct
1838  */
1839 static void pio_map_free(struct pio_vl_map *m)
1840 {
1841         int i;
1842
1843         for (i = 0; m && i < m->actual_vls; i++)
1844                 kfree(m->map[i]);
1845         kfree(m);
1846 }
1847
1848 /*
1849  * Handle RCU callback
1850  */
1851 static void pio_map_rcu_callback(struct rcu_head *list)
1852 {
1853         struct pio_vl_map *m = container_of(list, struct pio_vl_map, list);
1854
1855         pio_map_free(m);
1856 }
1857
1858 /*
1859  * Set credit return threshold for the kernel send context
1860  */
1861 static void set_threshold(struct hfi1_devdata *dd, int scontext, int i)
1862 {
1863         u32 thres;
1864
1865         thres = min(sc_percent_to_threshold(dd->kernel_send_context[scontext],
1866                                             50),
1867                     sc_mtu_to_threshold(dd->kernel_send_context[scontext],
1868                                         dd->vld[i].mtu,
1869                                         dd->rcd[0]->rcvhdrqentsize));
1870         sc_set_cr_threshold(dd->kernel_send_context[scontext], thres);
1871 }
1872
1873 /*
1874  * pio_map_init - called when #vls change
1875  * @dd: hfi1_devdata
1876  * @port: port number
1877  * @num_vls: number of vls
1878  * @vl_scontexts: per vl send context mapping (optional)
1879  *
1880  * This routine changes the mapping based on the number of vls.
1881  *
1882  * vl_scontexts is used to specify a non-uniform vl/send context
1883  * loading. NULL implies auto computing the loading and giving each
1884  * VL an uniform distribution of send contexts per VL.
1885  *
1886  * The auto algorithm computers the sc_per_vl and the number of extra
1887  * send contexts. Any extra send contexts are added from the last VL
1888  * on down
1889  *
1890  * rcu locking is used here to control access to the mapping fields.
1891  *
1892  * If either the num_vls or num_send_contexts are non-power of 2, the
1893  * array sizes in the struct pio_vl_map and the struct pio_map_elem are
1894  * rounded up to the next highest power of 2 and the first entry is
1895  * reused in a round robin fashion.
1896  *
1897  * If an error occurs the map change is not done and the mapping is not
1898  * chaged.
1899  *
1900  */
1901 int pio_map_init(struct hfi1_devdata *dd, u8 port, u8 num_vls, u8 *vl_scontexts)
1902 {
1903         int i, j;
1904         int extra, sc_per_vl;
1905         int scontext = 1;
1906         int num_kernel_send_contexts = 0;
1907         u8 lvl_scontexts[OPA_MAX_VLS];
1908         struct pio_vl_map *oldmap, *newmap;
1909
1910         if (!vl_scontexts) {
1911                 for (i = 0; i < dd->num_send_contexts; i++)
1912                         if (dd->send_contexts[i].type == SC_KERNEL)
1913                                 num_kernel_send_contexts++;
1914                 /* truncate divide */
1915                 sc_per_vl = num_kernel_send_contexts / num_vls;
1916                 /* extras */
1917                 extra = num_kernel_send_contexts % num_vls;
1918                 vl_scontexts = lvl_scontexts;
1919                 /* add extras from last vl down */
1920                 for (i = num_vls - 1; i >= 0; i--, extra--)
1921                         vl_scontexts[i] = sc_per_vl + (extra > 0 ? 1 : 0);
1922         }
1923         /* build new map */
1924         newmap = kzalloc(sizeof(*newmap) +
1925                          roundup_pow_of_two(num_vls) *
1926                          sizeof(struct pio_map_elem *),
1927                          GFP_KERNEL);
1928         if (!newmap)
1929                 goto bail;
1930         newmap->actual_vls = num_vls;
1931         newmap->vls = roundup_pow_of_two(num_vls);
1932         newmap->mask = (1 << ilog2(newmap->vls)) - 1;
1933         for (i = 0; i < newmap->vls; i++) {
1934                 /* save for wrap around */
1935                 int first_scontext = scontext;
1936
1937                 if (i < newmap->actual_vls) {
1938                         int sz = roundup_pow_of_two(vl_scontexts[i]);
1939
1940                         /* only allocate once */
1941                         newmap->map[i] = kzalloc(sizeof(*newmap->map[i]) +
1942                                                  sz * sizeof(struct
1943                                                              send_context *),
1944                                                  GFP_KERNEL);
1945                         if (!newmap->map[i])
1946                                 goto bail;
1947                         newmap->map[i]->mask = (1 << ilog2(sz)) - 1;
1948                         /*
1949                          * assign send contexts and
1950                          * adjust credit return threshold
1951                          */
1952                         for (j = 0; j < sz; j++) {
1953                                 if (dd->kernel_send_context[scontext]) {
1954                                         newmap->map[i]->ksc[j] =
1955                                         dd->kernel_send_context[scontext];
1956                                         set_threshold(dd, scontext, i);
1957                                 }
1958                                 if (++scontext >= first_scontext +
1959                                                   vl_scontexts[i])
1960                                         /* wrap back to first send context */
1961                                         scontext = first_scontext;
1962                         }
1963                 } else {
1964                         /* just re-use entry without allocating */
1965                         newmap->map[i] = newmap->map[i % num_vls];
1966                 }
1967                 scontext = first_scontext + vl_scontexts[i];
1968         }
1969         /* newmap in hand, save old map */
1970         spin_lock_irq(&dd->pio_map_lock);
1971         oldmap = rcu_dereference_protected(dd->pio_map,
1972                                            lockdep_is_held(&dd->pio_map_lock));
1973
1974         /* publish newmap */
1975         rcu_assign_pointer(dd->pio_map, newmap);
1976
1977         spin_unlock_irq(&dd->pio_map_lock);
1978         /* success, free any old map after grace period */
1979         if (oldmap)
1980                 call_rcu(&oldmap->list, pio_map_rcu_callback);
1981         return 0;
1982 bail:
1983         /* free any partial allocation */
1984         pio_map_free(newmap);
1985         return -ENOMEM;
1986 }
1987
1988 void free_pio_map(struct hfi1_devdata *dd)
1989 {
1990         /* Free PIO map if allocated */
1991         if (rcu_access_pointer(dd->pio_map)) {
1992                 spin_lock_irq(&dd->pio_map_lock);
1993                 pio_map_free(rcu_access_pointer(dd->pio_map));
1994                 RCU_INIT_POINTER(dd->pio_map, NULL);
1995                 spin_unlock_irq(&dd->pio_map_lock);
1996                 synchronize_rcu();
1997         }
1998         kfree(dd->kernel_send_context);
1999         dd->kernel_send_context = NULL;
2000 }
2001
2002 int init_pervl_scs(struct hfi1_devdata *dd)
2003 {
2004         int i;
2005         u64 mask, all_vl_mask = (u64)0x80ff; /* VLs 0-7, 15 */
2006         u64 data_vls_mask = (u64)0x00ff; /* VLs 0-7 */
2007         u32 ctxt;
2008         struct hfi1_pportdata *ppd = dd->pport;
2009
2010         dd->vld[15].sc = sc_alloc(dd, SC_VL15,
2011                                   dd->rcd[0]->rcvhdrqentsize, dd->node);
2012         if (!dd->vld[15].sc)
2013                 return -ENOMEM;
2014
2015         hfi1_init_ctxt(dd->vld[15].sc);
2016         dd->vld[15].mtu = enum_to_mtu(OPA_MTU_2048);
2017
2018         dd->kernel_send_context = kcalloc_node(dd->num_send_contexts,
2019                                                sizeof(struct send_context *),
2020                                                GFP_KERNEL, dd->node);
2021         if (!dd->kernel_send_context)
2022                 goto freesc15;
2023
2024         dd->kernel_send_context[0] = dd->vld[15].sc;
2025
2026         for (i = 0; i < num_vls; i++) {
2027                 /*
2028                  * Since this function does not deal with a specific
2029                  * receive context but we need the RcvHdrQ entry size,
2030                  * use the size from rcd[0]. It is guaranteed to be
2031                  * valid at this point and will remain the same for all
2032                  * receive contexts.
2033                  */
2034                 dd->vld[i].sc = sc_alloc(dd, SC_KERNEL,
2035                                          dd->rcd[0]->rcvhdrqentsize, dd->node);
2036                 if (!dd->vld[i].sc)
2037                         goto nomem;
2038                 dd->kernel_send_context[i + 1] = dd->vld[i].sc;
2039                 hfi1_init_ctxt(dd->vld[i].sc);
2040                 /* non VL15 start with the max MTU */
2041                 dd->vld[i].mtu = hfi1_max_mtu;
2042         }
2043         for (i = num_vls; i < INIT_SC_PER_VL * num_vls; i++) {
2044                 dd->kernel_send_context[i + 1] =
2045                 sc_alloc(dd, SC_KERNEL, dd->rcd[0]->rcvhdrqentsize, dd->node);
2046                 if (!dd->kernel_send_context[i + 1])
2047                         goto nomem;
2048                 hfi1_init_ctxt(dd->kernel_send_context[i + 1]);
2049         }
2050
2051         sc_enable(dd->vld[15].sc);
2052         ctxt = dd->vld[15].sc->hw_context;
2053         mask = all_vl_mask & ~(1LL << 15);
2054         write_kctxt_csr(dd, ctxt, SC(CHECK_VL), mask);
2055         dd_dev_info(dd,
2056                     "Using send context %u(%u) for VL15\n",
2057                     dd->vld[15].sc->sw_index, ctxt);
2058
2059         for (i = 0; i < num_vls; i++) {
2060                 sc_enable(dd->vld[i].sc);
2061                 ctxt = dd->vld[i].sc->hw_context;
2062                 mask = all_vl_mask & ~(data_vls_mask);
2063                 write_kctxt_csr(dd, ctxt, SC(CHECK_VL), mask);
2064         }
2065         for (i = num_vls; i < INIT_SC_PER_VL * num_vls; i++) {
2066                 sc_enable(dd->kernel_send_context[i + 1]);
2067                 ctxt = dd->kernel_send_context[i + 1]->hw_context;
2068                 mask = all_vl_mask & ~(data_vls_mask);
2069                 write_kctxt_csr(dd, ctxt, SC(CHECK_VL), mask);
2070         }
2071
2072         if (pio_map_init(dd, ppd->port - 1, num_vls, NULL))
2073                 goto nomem;
2074         return 0;
2075
2076 nomem:
2077         for (i = 0; i < num_vls; i++) {
2078                 sc_free(dd->vld[i].sc);
2079                 dd->vld[i].sc = NULL;
2080         }
2081
2082         for (i = num_vls; i < INIT_SC_PER_VL * num_vls; i++)
2083                 sc_free(dd->kernel_send_context[i + 1]);
2084
2085         kfree(dd->kernel_send_context);
2086         dd->kernel_send_context = NULL;
2087
2088 freesc15:
2089         sc_free(dd->vld[15].sc);
2090         return -ENOMEM;
2091 }
2092
2093 int init_credit_return(struct hfi1_devdata *dd)
2094 {
2095         int ret;
2096         int i;
2097
2098         dd->cr_base = kcalloc(
2099                 node_affinity.num_possible_nodes,
2100                 sizeof(struct credit_return_base),
2101                 GFP_KERNEL);
2102         if (!dd->cr_base) {
2103                 ret = -ENOMEM;
2104                 goto done;
2105         }
2106         for_each_node_with_cpus(i) {
2107                 int bytes = TXE_NUM_CONTEXTS * sizeof(struct credit_return);
2108
2109                 set_dev_node(&dd->pcidev->dev, i);
2110                 dd->cr_base[i].va = dma_zalloc_coherent(
2111                                         &dd->pcidev->dev,
2112                                         bytes,
2113                                         &dd->cr_base[i].dma,
2114                                         GFP_KERNEL);
2115                 if (!dd->cr_base[i].va) {
2116                         set_dev_node(&dd->pcidev->dev, dd->node);
2117                         dd_dev_err(dd,
2118                                    "Unable to allocate credit return DMA range for NUMA %d\n",
2119                                    i);
2120                         ret = -ENOMEM;
2121                         goto done;
2122                 }
2123         }
2124         set_dev_node(&dd->pcidev->dev, dd->node);
2125
2126         ret = 0;
2127 done:
2128         return ret;
2129 }
2130
2131 void free_credit_return(struct hfi1_devdata *dd)
2132 {
2133         int i;
2134
2135         if (!dd->cr_base)
2136                 return;
2137         for (i = 0; i < node_affinity.num_possible_nodes; i++) {
2138                 if (dd->cr_base[i].va) {
2139                         dma_free_coherent(&dd->pcidev->dev,
2140                                           TXE_NUM_CONTEXTS *
2141                                           sizeof(struct credit_return),
2142                                           dd->cr_base[i].va,
2143                                           dd->cr_base[i].dma);
2144                 }
2145         }
2146         kfree(dd->cr_base);
2147         dd->cr_base = NULL;
2148 }