drivers/infiniband/hw/hfi1/hfi.h

   1 #ifndef _HFI1_KERNEL_H
   2 #define _HFI1_KERNEL_H
   3 /*
   4  * Copyright(c) 2015-2018 Intel Corporation.
   5  *
   6  * This file is provided under a dual BSD/GPLv2 license.  When using or
   7  * redistributing this file, you may do so under either license.
   8  *
   9  * GPL LICENSE SUMMARY
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of version 2 of the GNU General Public License as
  13  * published by the Free Software Foundation.
  14  *
  15  * This program is distributed in the hope that it will be useful, but
  16  * WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  18  * General Public License for more details.
  19  *
  20  * BSD LICENSE
  21  *
  22  * Redistribution and use in source and binary forms, with or without
  23  * modification, are permitted provided that the following conditions
  24  * are met:
  25  *
  26  *  - Redistributions of source code must retain the above copyright
  27  *    notice, this list of conditions and the following disclaimer.
  28  *  - Redistributions in binary form must reproduce the above copyright
  29  *    notice, this list of conditions and the following disclaimer in
  30  *    the documentation and/or other materials provided with the
  31  *    distribution.
  32  *  - Neither the name of Intel Corporation nor the names of its
  33  *    contributors may be used to endorse or promote products derived
  34  *    from this software without specific prior written permission.
  35  *
  36  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  37  * "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  38  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  39  * A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  40  * OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  41  * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  42  * LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  43  * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  44  * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  45  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  46  * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  47  *
  48  */
  49
  50 #include <linux/interrupt.h>
  51 #include <linux/pci.h>
  52 #include <linux/dma-mapping.h>
  53 #include <linux/mutex.h>
  54 #include <linux/list.h>
  55 #include <linux/scatterlist.h>
  56 #include <linux/slab.h>
  57 #include <linux/idr.h>
  58 #include <linux/io.h>
  59 #include <linux/fs.h>
  60 #include <linux/completion.h>
  61 #include <linux/kref.h>
  62 #include <linux/sched.h>
  63 #include <linux/cdev.h>
  64 #include <linux/delay.h>
  65 #include <linux/kthread.h>
  66 #include <linux/i2c.h>
  67 #include <linux/i2c-algo-bit.h>
  68 #include <rdma/ib_hdrs.h>
  69 #include <rdma/opa_addr.h>
  70 #include <linux/rhashtable.h>
  71 #include <linux/netdevice.h>
  72 #include <rdma/rdma_vt.h>
  73
  74 #include "chip_registers.h"
  75 #include "common.h"
  76 #include "verbs.h"
  77 #include "pio.h"
  78 #include "chip.h"
  79 #include "mad.h"
  80 #include "qsfp.h"
  81 #include "platform.h"
  82 #include "affinity.h"
  83
  84 /* bumped 1 from s/w major version of TrueScale */
  85 #define HFI1_CHIP_VERS_MAJ 3U
  86
  87 /* don't care about this except printing */
  88 #define HFI1_CHIP_VERS_MIN 0U
  89
  90 /* The Organization Unique Identifier (Mfg code), and its position in GUID */
  91 #define HFI1_OUI 0x001175
  92 #define HFI1_OUI_LSB 40
  93
  94 #define DROP_PACKET_OFF         0
  95 #define DROP_PACKET_ON          1
  96
  97 #define NEIGHBOR_TYPE_HFI               0
  98 #define NEIGHBOR_TYPE_SWITCH    1
  99
 100 extern unsigned long hfi1_cap_mask;
 101 #define HFI1_CAP_KGET_MASK(mask, cap) ((mask) & HFI1_CAP_##cap)
 102 #define HFI1_CAP_UGET_MASK(mask, cap) \
 103         (((mask) >> HFI1_CAP_USER_SHIFT) & HFI1_CAP_##cap)
 104 #define HFI1_CAP_KGET(cap) (HFI1_CAP_KGET_MASK(hfi1_cap_mask, cap))
 105 #define HFI1_CAP_UGET(cap) (HFI1_CAP_UGET_MASK(hfi1_cap_mask, cap))
 106 #define HFI1_CAP_IS_KSET(cap) (!!HFI1_CAP_KGET(cap))
 107 #define HFI1_CAP_IS_USET(cap) (!!HFI1_CAP_UGET(cap))
 108 #define HFI1_MISC_GET() ((hfi1_cap_mask >> HFI1_CAP_MISC_SHIFT) & \
 109                         HFI1_CAP_MISC_MASK)
 110 /* Offline Disabled Reason is 4-bits */
 111 #define HFI1_ODR_MASK(rsn) ((rsn) & OPA_PI_MASK_OFFLINE_REASON)
 112
 113 /*
 114  * Control context is always 0 and handles the error packets.
 115  * It also handles the VL15 and multicast packets.
 116  */
 117 #define HFI1_CTRL_CTXT    0
 118
 119 /*
 120  * Driver context will store software counters for each of the events
 121  * associated with these status registers
 122  */
 123 #define NUM_CCE_ERR_STATUS_COUNTERS 41
 124 #define NUM_RCV_ERR_STATUS_COUNTERS 64
 125 #define NUM_MISC_ERR_STATUS_COUNTERS 13
 126 #define NUM_SEND_PIO_ERR_STATUS_COUNTERS 36
 127 #define NUM_SEND_DMA_ERR_STATUS_COUNTERS 4
 128 #define NUM_SEND_EGRESS_ERR_STATUS_COUNTERS 64
 129 #define NUM_SEND_ERR_STATUS_COUNTERS 3
 130 #define NUM_SEND_CTXT_ERR_STATUS_COUNTERS 5
 131 #define NUM_SEND_DMA_ENG_ERR_STATUS_COUNTERS 24
 132
 133 /*
 134  * per driver stats, either not device nor port-specific, or
 135  * summed over all of the devices and ports.
 136  * They are described by name via ipathfs filesystem, so layout
 137  * and number of elements can change without breaking compatibility.
 138  * If members are added or deleted hfi1_statnames[] in debugfs.c must
 139  * change to match.
 140  */
 141 struct hfi1_ib_stats {
 142         __u64 sps_ints; /* number of interrupts handled */
 143         __u64 sps_errints; /* number of error interrupts */
 144         __u64 sps_txerrs; /* tx-related packet errors */
 145         __u64 sps_rcverrs; /* non-crc rcv packet errors */
 146         __u64 sps_hwerrs; /* hardware errors reported (parity, etc.) */
 147         __u64 sps_nopiobufs; /* no pio bufs avail from kernel */
 148         __u64 sps_ctxts; /* number of contexts currently open */
 149         __u64 sps_lenerrs; /* number of kernel packets where RHF != LRH len */
 150         __u64 sps_buffull;
 151         __u64 sps_hdrfull;
 152 };
 153
 154 extern struct hfi1_ib_stats hfi1_stats;
 155 extern const struct pci_error_handlers hfi1_pci_err_handler;
 156
 157 extern int num_driver_cntrs;
 158
 159 /*
 160  * First-cut criterion for "device is active" is
 161  * two thousand dwords combined Tx, Rx traffic per
 162  * 5-second interval. SMA packets are 64 dwords,
 163  * and occur "a few per second", presumably each way.
 164  */
 165 #define HFI1_TRAFFIC_ACTIVE_THRESHOLD (2000)
 166
 167 /*
 168  * Below contains all data related to a single context (formerly called port).
 169  */
 170
 171 struct hfi1_opcode_stats_perctx;
 172
 173 struct ctxt_eager_bufs {
 174         struct eager_buffer {
 175                 void *addr;
 176                 dma_addr_t dma;
 177                 ssize_t len;
 178         } *buffers;
 179         struct {
 180                 void *addr;
 181                 dma_addr_t dma;
 182         } *rcvtids;
 183         u32 size;                /* total size of eager buffers */
 184         u32 rcvtid_size;         /* size of each eager rcv tid */
 185         u16 count;               /* size of buffers array */
 186         u16 numbufs;             /* number of buffers allocated */
 187         u16 alloced;             /* number of rcvarray entries used */
 188         u16 threshold;           /* head update threshold */
 189 };
 190
 191 struct exp_tid_set {
 192         struct list_head list;
 193         u32 count;
 194 };
 195
 196 typedef int (*rhf_rcv_function_ptr)(struct hfi1_packet *packet);
 197 struct hfi1_ctxtdata {
 198         /* rcvhdrq base, needs mmap before useful */
 199         void *rcvhdrq;
 200         /* kernel virtual address where hdrqtail is updated */
 201         volatile __le64 *rcvhdrtail_kvaddr;
 202         /* so functions that need physical port can get it easily */
 203         struct hfi1_pportdata *ppd;
 204         /* so file ops can get at unit */
 205         struct hfi1_devdata *dd;
 206         /* this receive context's assigned PIO ACK send context */
 207         struct send_context *sc;
 208         /* per context recv functions */
 209         const rhf_rcv_function_ptr *rhf_rcv_function_map;
 210         /*
 211          * The interrupt handler for a particular receive context can vary
 212          * throughout it's lifetime. This is not a lock protected data member so
 213          * it must be updated atomically and the prev and new value must always
 214          * be valid. Worst case is we process an extra interrupt and up to 64
 215          * packets with the wrong interrupt handler.
 216          */
 217         int (*do_interrupt)(struct hfi1_ctxtdata *rcd, int threaded);
 218         /* verbs rx_stats per rcd */
 219         struct hfi1_opcode_stats_perctx *opstats;
 220         /* clear interrupt mask */
 221         u64 imask;
 222         /* ctxt rcvhdrq head offset */
 223         u32 head;
 224         /* number of rcvhdrq entries */
 225         u16 rcvhdrq_cnt;
 226         u8 ireg;        /* clear interrupt register */
 227         /* receive packet sequence counter */
 228         u8 seq_cnt;
 229         /* size of each of the rcvhdrq entries */
 230         u8 rcvhdrqentsize;
 231         /* offset of RHF within receive header entry */
 232         u8 rhf_offset;
 233         /* dynamic receive available interrupt timeout */
 234         u8 rcvavail_timeout;
 235         /* Indicates that this is vnic context */
 236         bool is_vnic;
 237         /* vnic queue index this context is mapped to */
 238         u8 vnic_q_idx;
 239         /* Is ASPM interrupt supported for this context */
 240         bool aspm_intr_supported;
 241         /* ASPM state (enabled/disabled) for this context */
 242         bool aspm_enabled;
 243         /* Is ASPM processing enabled for this context (in intr context) */
 244         bool aspm_intr_enable;
 245         struct ctxt_eager_bufs egrbufs;
 246         /* QPs waiting for context processing */
 247         struct list_head qp_wait_list;
 248         /* tid allocation lists */
 249         struct exp_tid_set tid_group_list;
 250         struct exp_tid_set tid_used_list;
 251         struct exp_tid_set tid_full_list;
 252
 253         /* Timer for re-enabling ASPM if interrupt activity quiets down */
 254         struct timer_list aspm_timer;
 255         /* per-context configuration flags */
 256         unsigned long flags;
 257         /* array of tid_groups */
 258         struct tid_group  *groups;
 259         /* mmap of hdrq, must fit in 44 bits */
 260         dma_addr_t rcvhdrq_dma;
 261         dma_addr_t rcvhdrqtailaddr_dma;
 262         /* Last interrupt timestamp */
 263         ktime_t aspm_ts_last_intr;
 264         /* Last timestamp at which we scheduled a timer for this context */
 265         ktime_t aspm_ts_timer_sched;
 266         /* Lock to serialize between intr, timer intr and user threads */
 267         spinlock_t aspm_lock;
 268         /* Reference count the base context usage */
 269         struct kref kref;
 270         /* numa node of this context */
 271         int numa_id;
 272         /* associated msix interrupt. */
 273         s16 msix_intr;
 274         /* job key */
 275         u16 jkey;
 276         /* number of RcvArray groups for this context. */
 277         u16 rcv_array_groups;
 278         /* index of first eager TID entry. */
 279         u16 eager_base;
 280         /* number of expected TID entries */
 281         u16 expected_count;
 282         /* index of first expected TID entry. */
 283         u16 expected_base;
 284         /* Device context index */
 285         u8 ctxt;
 286
 287         /* PSM Specific fields */
 288         /* lock protecting all Expected TID data */
 289         struct mutex exp_mutex;
 290         /* when waiting for rcv or pioavail */
 291         wait_queue_head_t wait;
 292         /* uuid from PSM */
 293         u8 uuid[16];
 294         /* same size as task_struct .comm[], command that opened context */
 295         char comm[TASK_COMM_LEN];
 296         /* Bitmask of in use context(s) */
 297         DECLARE_BITMAP(in_use_ctxts, HFI1_MAX_SHARED_CTXTS);
 298         /* per-context event flags for fileops/intr communication */
 299         unsigned long event_flags;
 300         /* A page of memory for rcvhdrhead, rcvegrhead, rcvegrtail * N */
 301         void *subctxt_uregbase;
 302         /* An array of pages for the eager receive buffers * N */
 303         void *subctxt_rcvegrbuf;
 304         /* An array of pages for the eager header queue entries * N */
 305         void *subctxt_rcvhdr_base;
 306         /* total number of polled urgent packets */
 307         u32 urgent;
 308         /* saved total number of polled urgent packets for poll edge trigger */
 309         u32 urgent_poll;
 310         /* Type of packets or conditions we want to poll for */
 311         u16 poll_type;
 312         /* non-zero if ctxt is being shared. */
 313         u16 subctxt_id;
 314         /* The version of the library which opened this ctxt */
 315         u32 userversion;
 316         /*
 317          * non-zero if ctxt can be shared, and defines the maximum number of
 318          * sub-contexts for this device context.
 319          */
 320         u8 subctxt_cnt;
 321
 322 };
 323
 324 /**
 325  * rcvhdrq_size - return total size in bytes for header queue
 326  * @rcd: the receive context
 327  *
 328  * rcvhdrqentsize is in DWs, so we have to convert to bytes
 329  *
 330  */
 331 static inline u32 rcvhdrq_size(struct hfi1_ctxtdata *rcd)
 332 {
 333         return PAGE_ALIGN(rcd->rcvhdrq_cnt *
 334                           rcd->rcvhdrqentsize * sizeof(u32));
 335 }
 336
 337 /*
 338  * Represents a single packet at a high level. Put commonly computed things in
 339  * here so we do not have to keep doing them over and over. The rule of thumb is
 340  * if something is used one time to derive some value, store that something in
 341  * here. If it is used multiple times, then store the result of that derivation
 342  * in here.
 343  */
 344 struct hfi1_packet {
 345         void *ebuf;
 346         void *hdr;
 347         void *payload;
 348         struct hfi1_ctxtdata *rcd;
 349         __le32 *rhf_addr;
 350         struct rvt_qp *qp;
 351         struct ib_other_headers *ohdr;
 352         struct ib_grh *grh;
 353         struct opa_16b_mgmt *mgmt;
 354         u64 rhf;
 355         u32 maxcnt;
 356         u32 rhqoff;
 357         u32 dlid;
 358         u32 slid;
 359         u16 tlen;
 360         s16 etail;
 361         u16 pkey;
 362         u8 hlen;
 363         u8 numpkt;
 364         u8 rsize;
 365         u8 updegr;
 366         u8 etype;
 367         u8 extra_byte;
 368         u8 pad;
 369         u8 sc;
 370         u8 sl;
 371         u8 opcode;
 372         bool migrated;
 373 };
 374
 375 /* Packet types */
 376 #define HFI1_PKT_TYPE_9B  0
 377 #define HFI1_PKT_TYPE_16B 1
 378
 379 /*
 380  * OPA 16B Header
 381  */
 382 #define OPA_16B_L4_MASK         0xFFull
 383 #define OPA_16B_SC_MASK         0x1F00000ull
 384 #define OPA_16B_SC_SHIFT        20
 385 #define OPA_16B_LID_MASK        0xFFFFFull
 386 #define OPA_16B_DLID_MASK       0xF000ull
 387 #define OPA_16B_DLID_SHIFT      20
 388 #define OPA_16B_DLID_HIGH_SHIFT 12
 389 #define OPA_16B_SLID_MASK       0xF00ull
 390 #define OPA_16B_SLID_SHIFT      20
 391 #define OPA_16B_SLID_HIGH_SHIFT 8
 392 #define OPA_16B_BECN_MASK       0x80000000ull
 393 #define OPA_16B_BECN_SHIFT      31
 394 #define OPA_16B_FECN_MASK       0x10000000ull
 395 #define OPA_16B_FECN_SHIFT      28
 396 #define OPA_16B_L2_MASK         0x60000000ull
 397 #define OPA_16B_L2_SHIFT        29
 398 #define OPA_16B_PKEY_MASK       0xFFFF0000ull
 399 #define OPA_16B_PKEY_SHIFT      16
 400 #define OPA_16B_LEN_MASK        0x7FF00000ull
 401 #define OPA_16B_LEN_SHIFT       20
 402 #define OPA_16B_RC_MASK         0xE000000ull
 403 #define OPA_16B_RC_SHIFT        25
 404 #define OPA_16B_AGE_MASK        0xFF0000ull
 405 #define OPA_16B_AGE_SHIFT       16
 406 #define OPA_16B_ENTROPY_MASK    0xFFFFull
 407
 408 /*
 409  * OPA 16B L2/L4 Encodings
 410  */
 411 #define OPA_16B_L4_9B           0x00
 412 #define OPA_16B_L2_TYPE         0x02
 413 #define OPA_16B_L4_FM           0x08
 414 #define OPA_16B_L4_IB_LOCAL     0x09
 415 #define OPA_16B_L4_IB_GLOBAL    0x0A
 416 #define OPA_16B_L4_ETHR         OPA_VNIC_L4_ETHR
 417
 418 /*
 419  * OPA 16B Management
 420  */
 421 #define OPA_16B_L4_FM_PAD       3  /* fixed 3B pad */
 422 #define OPA_16B_L4_FM_HLEN      24 /* 16B(16) + L4_FM(8) */
 423
 424 static inline u8 hfi1_16B_get_l4(struct hfi1_16b_header *hdr)
 425 {
 426         return (u8)(hdr->lrh[2] & OPA_16B_L4_MASK);
 427 }
 428
 429 static inline u8 hfi1_16B_get_sc(struct hfi1_16b_header *hdr)
 430 {
 431         return (u8)((hdr->lrh[1] & OPA_16B_SC_MASK) >> OPA_16B_SC_SHIFT);
 432 }
 433
 434 static inline u32 hfi1_16B_get_dlid(struct hfi1_16b_header *hdr)
 435 {
 436         return (u32)((hdr->lrh[1] & OPA_16B_LID_MASK) |
 437                      (((hdr->lrh[2] & OPA_16B_DLID_MASK) >>
 438                      OPA_16B_DLID_HIGH_SHIFT) << OPA_16B_DLID_SHIFT));
 439 }
 440
 441 static inline u32 hfi1_16B_get_slid(struct hfi1_16b_header *hdr)
 442 {
 443         return (u32)((hdr->lrh[0] & OPA_16B_LID_MASK) |
 444                      (((hdr->lrh[2] & OPA_16B_SLID_MASK) >>
 445                      OPA_16B_SLID_HIGH_SHIFT) << OPA_16B_SLID_SHIFT));
 446 }
 447
 448 static inline u8 hfi1_16B_get_becn(struct hfi1_16b_header *hdr)
 449 {
 450         return (u8)((hdr->lrh[0] & OPA_16B_BECN_MASK) >> OPA_16B_BECN_SHIFT);
 451 }
 452
 453 static inline u8 hfi1_16B_get_fecn(struct hfi1_16b_header *hdr)
 454 {
 455         return (u8)((hdr->lrh[1] & OPA_16B_FECN_MASK) >> OPA_16B_FECN_SHIFT);
 456 }
 457
 458 static inline u8 hfi1_16B_get_l2(struct hfi1_16b_header *hdr)
 459 {
 460         return (u8)((hdr->lrh[1] & OPA_16B_L2_MASK) >> OPA_16B_L2_SHIFT);
 461 }
 462
 463 static inline u16 hfi1_16B_get_pkey(struct hfi1_16b_header *hdr)
 464 {
 465         return (u16)((hdr->lrh[2] & OPA_16B_PKEY_MASK) >> OPA_16B_PKEY_SHIFT);
 466 }
 467
 468 static inline u8 hfi1_16B_get_rc(struct hfi1_16b_header *hdr)
 469 {
 470         return (u8)((hdr->lrh[1] & OPA_16B_RC_MASK) >> OPA_16B_RC_SHIFT);
 471 }
 472
 473 static inline u8 hfi1_16B_get_age(struct hfi1_16b_header *hdr)
 474 {
 475         return (u8)((hdr->lrh[3] & OPA_16B_AGE_MASK) >> OPA_16B_AGE_SHIFT);
 476 }
 477
 478 static inline u16 hfi1_16B_get_len(struct hfi1_16b_header *hdr)
 479 {
 480         return (u16)((hdr->lrh[0] & OPA_16B_LEN_MASK) >> OPA_16B_LEN_SHIFT);
 481 }
 482
 483 static inline u16 hfi1_16B_get_entropy(struct hfi1_16b_header *hdr)
 484 {
 485         return (u16)(hdr->lrh[3] & OPA_16B_ENTROPY_MASK);
 486 }
 487
 488 #define OPA_16B_MAKE_QW(low_dw, high_dw) (((u64)(high_dw) << 32) | (low_dw))
 489
 490 /*
 491  * BTH
 492  */
 493 #define OPA_16B_BTH_PAD_MASK    7
 494 static inline u8 hfi1_16B_bth_get_pad(struct ib_other_headers *ohdr)
 495 {
 496         return (u8)((be32_to_cpu(ohdr->bth[0]) >> IB_BTH_PAD_SHIFT) &
 497                    OPA_16B_BTH_PAD_MASK);
 498 }
 499
 500 /*
 501  * 16B Management
 502  */
 503 #define OPA_16B_MGMT_QPN_MASK   0xFFFFFF
 504 static inline u32 hfi1_16B_get_dest_qpn(struct opa_16b_mgmt *mgmt)
 505 {
 506         return be32_to_cpu(mgmt->dest_qpn) & OPA_16B_MGMT_QPN_MASK;
 507 }
 508
 509 static inline u32 hfi1_16B_get_src_qpn(struct opa_16b_mgmt *mgmt)
 510 {
 511         return be32_to_cpu(mgmt->src_qpn) & OPA_16B_MGMT_QPN_MASK;
 512 }
 513
 514 static inline void hfi1_16B_set_qpn(struct opa_16b_mgmt *mgmt,
 515                                     u32 dest_qp, u32 src_qp)
 516 {
 517         mgmt->dest_qpn = cpu_to_be32(dest_qp & OPA_16B_MGMT_QPN_MASK);
 518         mgmt->src_qpn = cpu_to_be32(src_qp & OPA_16B_MGMT_QPN_MASK);
 519 }
 520
 521 struct rvt_sge_state;
 522
 523 /*
 524  * Get/Set IB link-level config parameters for f_get/set_ib_cfg()
 525  * Mostly for MADs that set or query link parameters, also ipath
 526  * config interfaces
 527  */
 528 #define HFI1_IB_CFG_LIDLMC 0 /* LID (LS16b) and Mask (MS16b) */
 529 #define HFI1_IB_CFG_LWID_DG_ENB 1 /* allowed Link-width downgrade */
 530 #define HFI1_IB_CFG_LWID_ENB 2 /* allowed Link-width */
 531 #define HFI1_IB_CFG_LWID 3 /* currently active Link-width */
 532 #define HFI1_IB_CFG_SPD_ENB 4 /* allowed Link speeds */
 533 #define HFI1_IB_CFG_SPD 5 /* current Link spd */
 534 #define HFI1_IB_CFG_RXPOL_ENB 6 /* Auto-RX-polarity enable */
 535 #define HFI1_IB_CFG_LREV_ENB 7 /* Auto-Lane-reversal enable */
 536 #define HFI1_IB_CFG_LINKLATENCY 8 /* Link Latency (IB1.2 only) */
 537 #define HFI1_IB_CFG_HRTBT 9 /* IB heartbeat off/enable/auto; DDR/QDR only */
 538 #define HFI1_IB_CFG_OP_VLS 10 /* operational VLs */
 539 #define HFI1_IB_CFG_VL_HIGH_CAP 11 /* num of VL high priority weights */
 540 #define HFI1_IB_CFG_VL_LOW_CAP 12 /* num of VL low priority weights */
 541 #define HFI1_IB_CFG_OVERRUN_THRESH 13 /* IB overrun threshold */
 542 #define HFI1_IB_CFG_PHYERR_THRESH 14 /* IB PHY error threshold */
 543 #define HFI1_IB_CFG_LINKDEFAULT 15 /* IB link default (sleep/poll) */
 544 #define HFI1_IB_CFG_PKEYS 16 /* update partition keys */
 545 #define HFI1_IB_CFG_MTU 17 /* update MTU in IBC */
 546 #define HFI1_IB_CFG_VL_HIGH_LIMIT 19
 547 #define HFI1_IB_CFG_PMA_TICKS 20 /* PMA sample tick resolution */
 548 #define HFI1_IB_CFG_PORT 21 /* switch port we are connected to */
 549
 550 /*
 551  * HFI or Host Link States
 552  *
 553  * These describe the states the driver thinks the logical and physical
 554  * states are in.  Used as an argument to set_link_state().  Implemented
 555  * as bits for easy multi-state checking.  The actual state can only be
 556  * one.
 557  */
 558 #define __HLS_UP_INIT_BP        0
 559 #define __HLS_UP_ARMED_BP       1
 560 #define __HLS_UP_ACTIVE_BP      2
 561 #define __HLS_DN_DOWNDEF_BP     3       /* link down default */
 562 #define __HLS_DN_POLL_BP        4
 563 #define __HLS_DN_DISABLE_BP     5
 564 #define __HLS_DN_OFFLINE_BP     6
 565 #define __HLS_VERIFY_CAP_BP     7
 566 #define __HLS_GOING_UP_BP       8
 567 #define __HLS_GOING_OFFLINE_BP  9
 568 #define __HLS_LINK_COOLDOWN_BP 10
 569
 570 #define HLS_UP_INIT       BIT(__HLS_UP_INIT_BP)
 571 #define HLS_UP_ARMED      BIT(__HLS_UP_ARMED_BP)
 572 #define HLS_UP_ACTIVE     BIT(__HLS_UP_ACTIVE_BP)
 573 #define HLS_DN_DOWNDEF    BIT(__HLS_DN_DOWNDEF_BP) /* link down default */
 574 #define HLS_DN_POLL       BIT(__HLS_DN_POLL_BP)
 575 #define HLS_DN_DISABLE    BIT(__HLS_DN_DISABLE_BP)
 576 #define HLS_DN_OFFLINE    BIT(__HLS_DN_OFFLINE_BP)
 577 #define HLS_VERIFY_CAP    BIT(__HLS_VERIFY_CAP_BP)
 578 #define HLS_GOING_UP      BIT(__HLS_GOING_UP_BP)
 579 #define HLS_GOING_OFFLINE BIT(__HLS_GOING_OFFLINE_BP)
 580 #define HLS_LINK_COOLDOWN BIT(__HLS_LINK_COOLDOWN_BP)
 581
 582 #define HLS_UP (HLS_UP_INIT | HLS_UP_ARMED | HLS_UP_ACTIVE)
 583 #define HLS_DOWN ~(HLS_UP)
 584
 585 #define HLS_DEFAULT HLS_DN_POLL
 586
 587 /* use this MTU size if none other is given */
 588 #define HFI1_DEFAULT_ACTIVE_MTU 10240
 589 /* use this MTU size as the default maximum */
 590 #define HFI1_DEFAULT_MAX_MTU 10240
 591 /* default partition key */
 592 #define DEFAULT_PKEY 0xffff
 593
 594 /*
 595  * Possible fabric manager config parameters for fm_{get,set}_table()
 596  */
 597 #define FM_TBL_VL_HIGH_ARB              1 /* Get/set VL high prio weights */
 598 #define FM_TBL_VL_LOW_ARB               2 /* Get/set VL low prio weights */
 599 #define FM_TBL_BUFFER_CONTROL           3 /* Get/set Buffer Control */
 600 #define FM_TBL_SC2VLNT                  4 /* Get/set SC->VLnt */
 601 #define FM_TBL_VL_PREEMPT_ELEMS         5 /* Get (no set) VL preempt elems */
 602 #define FM_TBL_VL_PREEMPT_MATRIX        6 /* Get (no set) VL preempt matrix */
 603
 604 /*
 605  * Possible "operations" for f_rcvctrl(ppd, op, ctxt)
 606  * these are bits so they can be combined, e.g.
 607  * HFI1_RCVCTRL_INTRAVAIL_ENB | HFI1_RCVCTRL_CTXT_ENB
 608  */
 609 #define HFI1_RCVCTRL_TAILUPD_ENB 0x01
 610 #define HFI1_RCVCTRL_TAILUPD_DIS 0x02
 611 #define HFI1_RCVCTRL_CTXT_ENB 0x04
 612 #define HFI1_RCVCTRL_CTXT_DIS 0x08
 613 #define HFI1_RCVCTRL_INTRAVAIL_ENB 0x10
 614 #define HFI1_RCVCTRL_INTRAVAIL_DIS 0x20
 615 #define HFI1_RCVCTRL_PKEY_ENB 0x40  /* Note, default is enabled */
 616 #define HFI1_RCVCTRL_PKEY_DIS 0x80
 617 #define HFI1_RCVCTRL_TIDFLOW_ENB 0x0400
 618 #define HFI1_RCVCTRL_TIDFLOW_DIS 0x0800
 619 #define HFI1_RCVCTRL_ONE_PKT_EGR_ENB 0x1000
 620 #define HFI1_RCVCTRL_ONE_PKT_EGR_DIS 0x2000
 621 #define HFI1_RCVCTRL_NO_RHQ_DROP_ENB 0x4000
 622 #define HFI1_RCVCTRL_NO_RHQ_DROP_DIS 0x8000
 623 #define HFI1_RCVCTRL_NO_EGR_DROP_ENB 0x10000
 624 #define HFI1_RCVCTRL_NO_EGR_DROP_DIS 0x20000
 625
 626 /* partition enforcement flags */
 627 #define HFI1_PART_ENFORCE_IN    0x1
 628 #define HFI1_PART_ENFORCE_OUT   0x2
 629
 630 /* how often we check for synthetic counter wrap around */
 631 #define SYNTH_CNT_TIME 3
 632
 633 /* Counter flags */
 634 #define CNTR_NORMAL             0x0 /* Normal counters, just read register */
 635 #define CNTR_SYNTH              0x1 /* Synthetic counters, saturate at all 1s */
 636 #define CNTR_DISABLED           0x2 /* Disable this counter */
 637 #define CNTR_32BIT              0x4 /* Simulate 64 bits for this counter */
 638 #define CNTR_VL                 0x8 /* Per VL counter */
 639 #define CNTR_SDMA              0x10
 640 #define CNTR_INVALID_VL         -1  /* Specifies invalid VL */
 641 #define CNTR_MODE_W             0x0
 642 #define CNTR_MODE_R             0x1
 643
 644 /* VLs Supported/Operational */
 645 #define HFI1_MIN_VLS_SUPPORTED 1
 646 #define HFI1_MAX_VLS_SUPPORTED 8
 647
 648 #define HFI1_GUIDS_PER_PORT  5
 649 #define HFI1_PORT_GUID_INDEX 0
 650
 651 static inline void incr_cntr64(u64 *cntr)
 652 {
 653         if (*cntr < (u64)-1LL)
 654                 (*cntr)++;
 655 }
 656
 657 static inline void incr_cntr32(u32 *cntr)
 658 {
 659         if (*cntr < (u32)-1LL)
 660                 (*cntr)++;
 661 }
 662
 663 #define MAX_NAME_SIZE 64
 664 struct hfi1_msix_entry {
 665         enum irq_type type;
 666         int irq;
 667         void *arg;
 668         cpumask_t mask;
 669         struct irq_affinity_notify notify;
 670 };
 671
 672 /* per-SL CCA information */
 673 struct cca_timer {
 674         struct hrtimer hrtimer;
 675         struct hfi1_pportdata *ppd; /* read-only */
 676         int sl; /* read-only */
 677         u16 ccti; /* read/write - current value of CCTI */
 678 };
 679
 680 struct link_down_reason {
 681         /*
 682          * SMA-facing value.  Should be set from .latest when
 683          * HLS_UP_* -> HLS_DN_* transition actually occurs.
 684          */
 685         u8 sma;
 686         u8 latest;
 687 };
 688
 689 enum {
 690         LO_PRIO_TABLE,
 691         HI_PRIO_TABLE,
 692         MAX_PRIO_TABLE
 693 };
 694
 695 struct vl_arb_cache {
 696         /* protect vl arb cache */
 697         spinlock_t lock;
 698         struct ib_vl_weight_elem table[VL_ARB_TABLE_SIZE];
 699 };
 700
 701 /*
 702  * The structure below encapsulates data relevant to a physical IB Port.
 703  * Current chips support only one such port, but the separation
 704  * clarifies things a bit. Note that to conform to IB conventions,
 705  * port-numbers are one-based. The first or only port is port1.
 706  */
 707 struct hfi1_pportdata {
 708         struct hfi1_ibport ibport_data;
 709
 710         struct hfi1_devdata *dd;
 711         struct kobject pport_cc_kobj;
 712         struct kobject sc2vl_kobj;
 713         struct kobject sl2sc_kobj;
 714         struct kobject vl2mtu_kobj;
 715
 716         /* PHY support */
 717         struct qsfp_data qsfp_info;
 718         /* Values for SI tuning of SerDes */
 719         u32 port_type;
 720         u32 tx_preset_eq;
 721         u32 tx_preset_noeq;
 722         u32 rx_preset;
 723         u8  local_atten;
 724         u8  remote_atten;
 725         u8  default_atten;
 726         u8  max_power_class;
 727
 728         /* did we read platform config from scratch registers? */
 729         bool config_from_scratch;
 730
 731         /* GUIDs for this interface, in host order, guids[0] is a port guid */
 732         u64 guids[HFI1_GUIDS_PER_PORT];
 733
 734         /* GUID for peer interface, in host order */
 735         u64 neighbor_guid;
 736
 737         /* up or down physical link state */
 738         u32 linkup;
 739
 740         /*
 741          * this address is mapped read-only into user processes so they can
 742          * get status cheaply, whenever they want.  One qword of status per port
 743          */
 744         u64 *statusp;
 745
 746         /* SendDMA related entries */
 747
 748         struct workqueue_struct *hfi1_wq;
 749         struct workqueue_struct *link_wq;
 750
 751         /* move out of interrupt context */
 752         struct work_struct link_vc_work;
 753         struct work_struct link_up_work;
 754         struct work_struct link_down_work;
 755         struct work_struct sma_message_work;
 756         struct work_struct freeze_work;
 757         struct work_struct link_downgrade_work;
 758         struct work_struct link_bounce_work;
 759         struct delayed_work start_link_work;
 760         /* host link state variables */
 761         struct mutex hls_lock;
 762         u32 host_link_state;
 763
 764         /* these are the "32 bit" regs */
 765
 766         u32 ibmtu; /* The MTU programmed for this unit */
 767         /*
 768          * Current max size IB packet (in bytes) including IB headers, that
 769          * we can send. Changes when ibmtu changes.
 770          */
 771         u32 ibmaxlen;
 772         u32 current_egress_rate; /* units [10^6 bits/sec] */
 773         /* LID programmed for this instance */
 774         u32 lid;
 775         /* list of pkeys programmed; 0 if not set */
 776         u16 pkeys[MAX_PKEY_VALUES];
 777         u16 link_width_supported;
 778         u16 link_width_downgrade_supported;
 779         u16 link_speed_supported;
 780         u16 link_width_enabled;
 781         u16 link_width_downgrade_enabled;
 782         u16 link_speed_enabled;
 783         u16 link_width_active;
 784         u16 link_width_downgrade_tx_active;
 785         u16 link_width_downgrade_rx_active;
 786         u16 link_speed_active;
 787         u8 vls_supported;
 788         u8 vls_operational;
 789         u8 actual_vls_operational;
 790         /* LID mask control */
 791         u8 lmc;
 792         /* Rx Polarity inversion (compensate for ~tx on partner) */
 793         u8 rx_pol_inv;
 794
 795         u8 hw_pidx;     /* physical port index */
 796         u8 port;        /* IB port number and index into dd->pports - 1 */
 797         /* type of neighbor node */
 798         u8 neighbor_type;
 799         u8 neighbor_normal;
 800         u8 neighbor_fm_security; /* 1 if firmware checking is disabled */
 801         u8 neighbor_port_number;
 802         u8 is_sm_config_started;
 803         u8 offline_disabled_reason;
 804         u8 is_active_optimize_enabled;
 805         u8 driver_link_ready;   /* driver ready for active link */
 806         u8 link_enabled;        /* link enabled? */
 807         u8 linkinit_reason;
 808         u8 local_tx_rate;       /* rate given to 8051 firmware */
 809         u8 qsfp_retry_count;
 810
 811         /* placeholders for IB MAD packet settings */
 812         u8 overrun_threshold;
 813         u8 phy_error_threshold;
 814         unsigned int is_link_down_queued;
 815
 816         /* Used to override LED behavior for things like maintenance beaconing*/
 817         /*
 818          * Alternates per phase of blink
 819          * [0] holds LED off duration, [1] holds LED on duration
 820          */
 821         unsigned long led_override_vals[2];
 822         u8 led_override_phase; /* LSB picks from vals[] */
 823         atomic_t led_override_timer_active;
 824         /* Used to flash LEDs in override mode */
 825         struct timer_list led_override_timer;
 826
 827         u32 sm_trap_qp;
 828         u32 sa_qp;
 829
 830         /*
 831          * cca_timer_lock protects access to the per-SL cca_timer
 832          * structures (specifically the ccti member).
 833          */
 834         spinlock_t cca_timer_lock ____cacheline_aligned_in_smp;
 835         struct cca_timer cca_timer[OPA_MAX_SLS];
 836
 837         /* List of congestion control table entries */
 838         struct ib_cc_table_entry_shadow ccti_entries[CC_TABLE_SHADOW_MAX];
 839
 840         /* congestion entries, each entry corresponding to a SL */
 841         struct opa_congestion_setting_entry_shadow
 842                 congestion_entries[OPA_MAX_SLS];
 843
 844         /*
 845          * cc_state_lock protects (write) access to the per-port
 846          * struct cc_state.
 847          */
 848         spinlock_t cc_state_lock ____cacheline_aligned_in_smp;
 849
 850         struct cc_state __rcu *cc_state;
 851
 852         /* Total number of congestion control table entries */
 853         u16 total_cct_entry;
 854
 855         /* Bit map identifying service level */
 856         u32 cc_sl_control_map;
 857
 858         /* CA's max number of 64 entry units in the congestion control table */
 859         u8 cc_max_table_entries;
 860
 861         /*
 862          * begin congestion log related entries
 863          * cc_log_lock protects all congestion log related data
 864          */
 865         spinlock_t cc_log_lock ____cacheline_aligned_in_smp;
 866         u8 threshold_cong_event_map[OPA_MAX_SLS / 8];
 867         u16 threshold_event_counter;
 868         struct opa_hfi1_cong_log_event_internal cc_events[OPA_CONG_LOG_ELEMS];
 869         int cc_log_idx; /* index for logging events */
 870         int cc_mad_idx; /* index for reporting events */
 871         /* end congestion log related entries */
 872
 873         struct vl_arb_cache vl_arb_cache[MAX_PRIO_TABLE];
 874
 875         /* port relative counter buffer */
 876         u64 *cntrs;
 877         /* port relative synthetic counter buffer */
 878         u64 *scntrs;
 879         /* port_xmit_discards are synthesized from different egress errors */
 880         u64 port_xmit_discards;
 881         u64 port_xmit_discards_vl[C_VL_COUNT];
 882         u64 port_xmit_constraint_errors;
 883         u64 port_rcv_constraint_errors;
 884         /* count of 'link_err' interrupts from DC */
 885         u64 link_downed;
 886         /* number of times link retrained successfully */
 887         u64 link_up;
 888         /* number of times a link unknown frame was reported */
 889         u64 unknown_frame_count;
 890         /* port_ltp_crc_mode is returned in 'portinfo' MADs */
 891         u16 port_ltp_crc_mode;
 892         /* port_crc_mode_enabled is the crc we support */
 893         u8 port_crc_mode_enabled;
 894         /* mgmt_allowed is also returned in 'portinfo' MADs */
 895         u8 mgmt_allowed;
 896         u8 part_enforce; /* partition enforcement flags */
 897         struct link_down_reason local_link_down_reason;
 898         struct link_down_reason neigh_link_down_reason;
 899         /* Value to be sent to link peer on LinkDown .*/
 900         u8 remote_link_down_reason;
 901         /* Error events that will cause a port bounce. */
 902         u32 port_error_action;
 903         struct work_struct linkstate_active_work;
 904         /* Does this port need to prescan for FECNs */
 905         bool cc_prescan;
 906         /*
 907          * Sample sendWaitCnt & sendWaitVlCnt during link transition
 908          * and counter request.
 909          */
 910         u64 port_vl_xmit_wait_last[C_VL_COUNT + 1];
 911         u16 prev_link_width;
 912         u64 vl_xmit_flit_cnt[C_VL_COUNT + 1];
 913 };
 914
 915 typedef void (*opcode_handler)(struct hfi1_packet *packet);
 916 typedef void (*hfi1_make_req)(struct rvt_qp *qp,
 917                               struct hfi1_pkt_state *ps,
 918                               struct rvt_swqe *wqe);
 919 extern const rhf_rcv_function_ptr normal_rhf_rcv_functions[];
 920
 921
 922 /* return values for the RHF receive functions */
 923 #define RHF_RCV_CONTINUE  0     /* keep going */
 924 #define RHF_RCV_DONE      1     /* stop, this packet processed */
 925 #define RHF_RCV_REPROCESS 2     /* stop. retain this packet */
 926
 927 struct rcv_array_data {
 928         u16 ngroups;
 929         u16 nctxt_extra;
 930         u8 group_size;
 931 };
 932
 933 struct per_vl_data {
 934         u16 mtu;
 935         struct send_context *sc;
 936 };
 937
 938 /* 16 to directly index */
 939 #define PER_VL_SEND_CONTEXTS 16
 940
 941 struct err_info_rcvport {
 942         u8 status_and_code;
 943         u64 packet_flit1;
 944         u64 packet_flit2;
 945 };
 946
 947 struct err_info_constraint {
 948         u8 status;
 949         u16 pkey;
 950         u32 slid;
 951 };
 952
 953 struct hfi1_temp {
 954         unsigned int curr;       /* current temperature */
 955         unsigned int lo_lim;     /* low temperature limit */
 956         unsigned int hi_lim;     /* high temperature limit */
 957         unsigned int crit_lim;   /* critical temperature limit */
 958         u8 triggers;      /* temperature triggers */
 959 };
 960
 961 struct hfi1_i2c_bus {
 962         struct hfi1_devdata *controlling_dd; /* current controlling device */
 963         struct i2c_adapter adapter;     /* bus details */
 964         struct i2c_algo_bit_data algo;  /* bus algorithm details */
 965         int num;                        /* bus number, 0 or 1 */
 966 };
 967
 968 /* common data between shared ASIC HFIs */
 969 struct hfi1_asic_data {
 970         struct hfi1_devdata *dds[2];    /* back pointers */
 971         struct mutex asic_resource_mutex;
 972         struct hfi1_i2c_bus *i2c_bus0;
 973         struct hfi1_i2c_bus *i2c_bus1;
 974 };
 975
 976 /* sizes for both the QP and RSM map tables */
 977 #define NUM_MAP_ENTRIES  256
 978 #define NUM_MAP_REGS      32
 979
 980 /*
 981  * Number of VNIC contexts used. Ensure it is less than or equal to
 982  * max queues supported by VNIC (HFI1_VNIC_MAX_QUEUE).
 983  */
 984 #define HFI1_NUM_VNIC_CTXT   8
 985
 986 /* Number of VNIC RSM entries */
 987 #define NUM_VNIC_MAP_ENTRIES 8
 988
 989 /* Virtual NIC information */
 990 struct hfi1_vnic_data {
 991         struct hfi1_ctxtdata *ctxt[HFI1_NUM_VNIC_CTXT];
 992         struct kmem_cache *txreq_cache;
 993         u8 num_vports;
 994         struct idr vesw_idr;
 995         u8 rmt_start;
 996         u8 num_ctxt;
 997         u32 msix_idx;
 998 };
 999
1000 struct hfi1_vnic_vport_info;
1001
1002 /* device data struct now contains only "general per-device" info.
1003  * fields related to a physical IB port are in a hfi1_pportdata struct.
1004  */
1005 struct sdma_engine;
1006 struct sdma_vl_map;
1007
1008 #define BOARD_VERS_MAX 96 /* how long the version string can be */
1009 #define SERIAL_MAX 16 /* length of the serial number */
1010
1011 typedef int (*send_routine)(struct rvt_qp *, struct hfi1_pkt_state *, u64);
1012 struct hfi1_devdata {
1013         struct hfi1_ibdev verbs_dev;     /* must be first */
1014         struct list_head list;
1015         /* pointers to related structs for this device */
1016         /* pci access data structure */
1017         struct pci_dev *pcidev;
1018         struct cdev user_cdev;
1019         struct cdev diag_cdev;
1020         struct cdev ui_cdev;
1021         struct device *user_device;
1022         struct device *diag_device;
1023         struct device *ui_device;
1024
1025         /* first mapping up to RcvArray */
1026         u8 __iomem *kregbase1;
1027         resource_size_t physaddr;
1028
1029         /* second uncached mapping from RcvArray to pio send buffers */
1030         u8 __iomem *kregbase2;
1031         /* for detecting offset above kregbase2 address */
1032         u32 base2_start;
1033
1034         /* Per VL data. Enough for all VLs but not all elements are set/used. */
1035         struct per_vl_data vld[PER_VL_SEND_CONTEXTS];
1036         /* send context data */
1037         struct send_context_info *send_contexts;
1038         /* map hardware send contexts to software index */
1039         u8 *hw_to_sw;
1040         /* spinlock for allocating and releasing send context resources */
1041         spinlock_t sc_lock;
1042         /* lock for pio_map */
1043         spinlock_t pio_map_lock;
1044         /* Send Context initialization lock. */
1045         spinlock_t sc_init_lock;
1046         /* lock for sdma_map */
1047         spinlock_t                          sde_map_lock;
1048         /* array of kernel send contexts */
1049         struct send_context **kernel_send_context;
1050         /* array of vl maps */
1051         struct pio_vl_map __rcu *pio_map;
1052         /* default flags to last descriptor */
1053         u64 default_desc1;
1054
1055         /* fields common to all SDMA engines */
1056
1057         volatile __le64                    *sdma_heads_dma; /* DMA'ed by chip */
1058         dma_addr_t                          sdma_heads_phys;
1059         void                               *sdma_pad_dma; /* DMA'ed by chip */
1060         dma_addr_t                          sdma_pad_phys;
1061         /* for deallocation */
1062         size_t                              sdma_heads_size;
1063         /* num used */
1064         u32                                 num_sdma;
1065         /* array of engines sized by num_sdma */
1066         struct sdma_engine                 *per_sdma;
1067         /* array of vl maps */
1068         struct sdma_vl_map __rcu           *sdma_map;
1069         /* SPC freeze waitqueue and variable */
1070         wait_queue_head_t                 sdma_unfreeze_wq;
1071         atomic_t                          sdma_unfreeze_count;
1072
1073         u32 lcb_access_count;           /* count of LCB users */
1074
1075         /* common data between shared ASIC HFIs in this OS */
1076         struct hfi1_asic_data *asic_data;
1077
1078         /* mem-mapped pointer to base of PIO buffers */
1079         void __iomem *piobase;
1080         /*
1081          * write-combining mem-mapped pointer to base of RcvArray
1082          * memory.
1083          */
1084         void __iomem *rcvarray_wc;
1085         /*
1086          * credit return base - a per-NUMA range of DMA address that
1087          * the chip will use to update the per-context free counter
1088          */
1089         struct credit_return_base *cr_base;
1090
1091         /* send context numbers and sizes for each type */
1092         struct sc_config_sizes sc_sizes[SC_MAX];
1093
1094         char *boardname; /* human readable board info */
1095
1096         u64 ctx0_seq_drop;
1097
1098         /* reset value */
1099         u64 z_int_counter;
1100         u64 z_rcv_limit;
1101         u64 z_send_schedule;
1102
1103         u64 __percpu *send_schedule;
1104         /* number of reserved contexts for VNIC usage */
1105         u16 num_vnic_contexts;
1106         /* number of receive contexts in use by the driver */
1107         u32 num_rcv_contexts;
1108         /* number of pio send contexts in use by the driver */
1109         u32 num_send_contexts;
1110         /*
1111          * number of ctxts available for PSM open
1112          */
1113         u32 freectxts;
1114         /* total number of available user/PSM contexts */
1115         u32 num_user_contexts;
1116         /* base receive interrupt timeout, in CSR units */
1117         u32 rcv_intr_timeout_csr;
1118
1119         spinlock_t sendctrl_lock; /* protect changes to SendCtrl */
1120         spinlock_t rcvctrl_lock; /* protect changes to RcvCtrl */
1121         spinlock_t uctxt_lock; /* protect rcd changes */
1122         struct mutex dc8051_lock; /* exclusive access to 8051 */
1123         struct workqueue_struct *update_cntr_wq;
1124         struct work_struct update_cntr_work;
1125         /* exclusive access to 8051 memory */
1126         spinlock_t dc8051_memlock;
1127         int dc8051_timed_out;   /* remember if the 8051 timed out */
1128         /*
1129          * A page that will hold event notification bitmaps for all
1130          * contexts. This page will be mapped into all processes.
1131          */
1132         unsigned long *events;
1133         /*
1134          * per unit status, see also portdata statusp
1135          * mapped read-only into user processes so they can get unit and
1136          * IB link status cheaply
1137          */
1138         struct hfi1_status *status;
1139
1140         /* revision register shadow */
1141         u64 revision;
1142         /* Base GUID for device (network order) */
1143         u64 base_guid;
1144
1145         /* both sides of the PCIe link are gen3 capable */
1146         u8 link_gen3_capable;
1147         u8 dc_shutdown;
1148         /* localbus width (1, 2,4,8,16,32) from config space  */
1149         u32 lbus_width;
1150         /* localbus speed in MHz */
1151         u32 lbus_speed;
1152         int unit; /* unit # of this chip */
1153         int node; /* home node of this chip */
1154
1155         /* save these PCI fields to restore after a reset */
1156         u32 pcibar0;
1157         u32 pcibar1;
1158         u32 pci_rom;
1159         u16 pci_command;
1160         u16 pcie_devctl;
1161         u16 pcie_lnkctl;
1162         u16 pcie_devctl2;
1163         u32 pci_msix0;
1164         u32 pci_tph2;
1165
1166         /*
1167          * ASCII serial number, from flash, large enough for original
1168          * all digit strings, and longer serial number format
1169          */
1170         u8 serial[SERIAL_MAX];
1171         /* human readable board version */
1172         u8 boardversion[BOARD_VERS_MAX];
1173         u8 lbus_info[32]; /* human readable localbus info */
1174         /* chip major rev, from CceRevision */
1175         u8 majrev;
1176         /* chip minor rev, from CceRevision */
1177         u8 minrev;
1178         /* hardware ID */
1179         u8 hfi1_id;
1180         /* implementation code */
1181         u8 icode;
1182         /* vAU of this device */
1183         u8 vau;
1184         /* vCU of this device */
1185         u8 vcu;
1186         /* link credits of this device */
1187         u16 link_credits;
1188         /* initial vl15 credits to use */
1189         u16 vl15_init;
1190
1191         /*
1192          * Cached value for vl15buf, read during verify cap interrupt. VL15
1193          * credits are to be kept at 0 and set when handling the link-up
1194          * interrupt. This removes the possibility of receiving VL15 MAD
1195          * packets before this HFI is ready.
1196          */
1197         u16 vl15buf_cached;
1198
1199         /* Misc small ints */
1200         u8 n_krcv_queues;
1201         u8 qos_shift;
1202
1203         u16 irev;       /* implementation revision */
1204         u32 dc8051_ver; /* 8051 firmware version */
1205
1206         spinlock_t hfi1_diag_trans_lock; /* protect diag observer ops */
1207         struct platform_config platform_config;
1208         struct platform_config_cache pcfg_cache;
1209
1210         struct diag_client *diag_client;
1211
1212         /* MSI-X information */
1213         struct hfi1_msix_entry *msix_entries;
1214         u32 num_msix_entries;
1215         u32 first_dyn_msix_idx;
1216
1217         /* general interrupt: mask of handled interrupts */
1218         u64 gi_mask[CCE_NUM_INT_CSRS];
1219
1220         struct rcv_array_data rcv_entries;
1221
1222         /* cycle length of PS* counters in HW (in picoseconds) */
1223         u16 psxmitwait_check_rate;
1224
1225         /*
1226          * 64 bit synthetic counters
1227          */
1228         struct timer_list synth_stats_timer;
1229
1230         /*
1231          * device counters
1232          */
1233         char *cntrnames;
1234         size_t cntrnameslen;
1235         size_t ndevcntrs;
1236         u64 *cntrs;
1237         u64 *scntrs;
1238
1239         /*
1240          * remembered values for synthetic counters
1241          */
1242         u64 last_tx;
1243         u64 last_rx;
1244
1245         /*
1246          * per-port counters
1247          */
1248         size_t nportcntrs;
1249         char *portcntrnames;
1250         size_t portcntrnameslen;
1251
1252         struct err_info_rcvport err_info_rcvport;
1253         struct err_info_constraint err_info_rcv_constraint;
1254         struct err_info_constraint err_info_xmit_constraint;
1255
1256         atomic_t drop_packet;
1257         u8 do_drop;
1258         u8 err_info_uncorrectable;
1259         u8 err_info_fmconfig;
1260
1261         /*
1262          * Software counters for the status bits defined by the
1263          * associated error status registers
1264          */
1265         u64 cce_err_status_cnt[NUM_CCE_ERR_STATUS_COUNTERS];
1266         u64 rcv_err_status_cnt[NUM_RCV_ERR_STATUS_COUNTERS];
1267         u64 misc_err_status_cnt[NUM_MISC_ERR_STATUS_COUNTERS];
1268         u64 send_pio_err_status_cnt[NUM_SEND_PIO_ERR_STATUS_COUNTERS];
1269         u64 send_dma_err_status_cnt[NUM_SEND_DMA_ERR_STATUS_COUNTERS];
1270         u64 send_egress_err_status_cnt[NUM_SEND_EGRESS_ERR_STATUS_COUNTERS];
1271         u64 send_err_status_cnt[NUM_SEND_ERR_STATUS_COUNTERS];
1272
1273         /* Software counter that spans all contexts */
1274         u64 sw_ctxt_err_status_cnt[NUM_SEND_CTXT_ERR_STATUS_COUNTERS];
1275         /* Software counter that spans all DMA engines */
1276         u64 sw_send_dma_eng_err_status_cnt[
1277                 NUM_SEND_DMA_ENG_ERR_STATUS_COUNTERS];
1278         /* Software counter that aggregates all cce_err_status errors */
1279         u64 sw_cce_err_status_aggregate;
1280         /* Software counter that aggregates all bypass packet rcv errors */
1281         u64 sw_rcv_bypass_packet_errors;
1282
1283         /* Save the enabled LCB error bits */
1284         u64 lcb_err_en;
1285         struct cpu_mask_set *comp_vect;
1286         int *comp_vect_mappings;
1287         u32 comp_vect_possible_cpus;
1288
1289         /*
1290          * Capability to have different send engines simply by changing a
1291          * pointer value.
1292          */
1293         send_routine process_pio_send ____cacheline_aligned_in_smp;
1294         send_routine process_dma_send;
1295         void (*pio_inline_send)(struct hfi1_devdata *dd, struct pio_buf *pbuf,
1296                                 u64 pbc, const void *from, size_t count);
1297         int (*process_vnic_dma_send)(struct hfi1_devdata *dd, u8 q_idx,
1298                                      struct hfi1_vnic_vport_info *vinfo,
1299                                      struct sk_buff *skb, u64 pbc, u8 plen);
1300         /* hfi1_pportdata, points to array of (physical) port-specific
1301          * data structs, indexed by pidx (0..n-1)
1302          */
1303         struct hfi1_pportdata *pport;
1304         /* receive context data */
1305         struct hfi1_ctxtdata **rcd;
1306         u64 __percpu *int_counter;
1307         /* verbs tx opcode stats */
1308         struct hfi1_opcode_stats_perctx __percpu *tx_opstats;
1309         /* device (not port) flags, basically device capabilities */
1310         u16 flags;
1311         /* Number of physical ports available */
1312         u8 num_pports;
1313         /* Lowest context number which can be used by user processes or VNIC */
1314         u8 first_dyn_alloc_ctxt;
1315         /* adding a new field here would make it part of this cacheline */
1316
1317         /* seqlock for sc2vl */
1318         seqlock_t sc2vl_lock ____cacheline_aligned_in_smp;
1319         u64 sc2vl[4];
1320         u64 __percpu *rcv_limit;
1321         /* adding a new field here would make it part of this cacheline */
1322
1323         /* OUI comes from the HW. Used everywhere as 3 separate bytes. */
1324         u8 oui1;
1325         u8 oui2;
1326         u8 oui3;
1327
1328         /* Timer and counter used to detect RcvBufOvflCnt changes */
1329         struct timer_list rcverr_timer;
1330
1331         wait_queue_head_t event_queue;
1332
1333         /* receive context tail dummy address */
1334         __le64 *rcvhdrtail_dummy_kvaddr;
1335         dma_addr_t rcvhdrtail_dummy_dma;
1336
1337         u32 rcv_ovfl_cnt;
1338         /* Serialize ASPM enable/disable between multiple verbs contexts */
1339         spinlock_t aspm_lock;
1340         /* Number of verbs contexts which have disabled ASPM */
1341         atomic_t aspm_disabled_cnt;
1342         /* Keeps track of user space clients */
1343         atomic_t user_refcount;
1344         /* Used to wait for outstanding user space clients before dev removal */
1345         struct completion user_comp;
1346
1347         bool eprom_available;   /* true if EPROM is available for this device */
1348         bool aspm_supported;    /* Does HW support ASPM */
1349         bool aspm_enabled;      /* ASPM state: enabled/disabled */
1350         struct rhashtable *sdma_rht;
1351
1352         struct kobject kobj;
1353
1354         /* vnic data */
1355         struct hfi1_vnic_data vnic;
1356 };
1357
1358 static inline bool hfi1_vnic_is_rsm_full(struct hfi1_devdata *dd, int spare)
1359 {
1360         return (dd->vnic.rmt_start + spare) > NUM_MAP_ENTRIES;
1361 }
1362
1363 /* 8051 firmware version helper */
1364 #define dc8051_ver(a, b, c) ((a) << 16 | (b) << 8 | (c))
1365 #define dc8051_ver_maj(a) (((a) & 0xff0000) >> 16)
1366 #define dc8051_ver_min(a) (((a) & 0x00ff00) >> 8)
1367 #define dc8051_ver_patch(a) ((a) & 0x0000ff)
1368
1369 /* f_put_tid types */
1370 #define PT_EXPECTED       0
1371 #define PT_EAGER          1
1372 #define PT_INVALID_FLUSH  2
1373 #define PT_INVALID        3
1374
1375 struct tid_rb_node;
1376 struct mmu_rb_node;
1377 struct mmu_rb_handler;
1378
1379 /* Private data for file operations */
1380 struct hfi1_filedata {
1381         struct srcu_struct pq_srcu;
1382         struct hfi1_devdata *dd;
1383         struct hfi1_ctxtdata *uctxt;
1384         struct hfi1_user_sdma_comp_q *cq;
1385         /* update side lock for SRCU */
1386         spinlock_t pq_rcu_lock;
1387         struct hfi1_user_sdma_pkt_q __rcu *pq;
1388         u16 subctxt;
1389         /* for cpu affinity; -1 if none */
1390         int rec_cpu_num;
1391         u32 tid_n_pinned;
1392         struct mmu_rb_handler *handler;
1393         struct tid_rb_node **entry_to_rb;
1394         spinlock_t tid_lock; /* protect tid_[limit,used] counters */
1395         u32 tid_limit;
1396         u32 tid_used;
1397         u32 *invalid_tids;
1398         u32 invalid_tid_idx;
1399         /* protect invalid_tids array and invalid_tid_idx */
1400         spinlock_t invalid_lock;
1401         struct mm_struct *mm;
1402 };
1403
1404 extern struct list_head hfi1_dev_list;
1405 extern spinlock_t hfi1_devs_lock;
1406 struct hfi1_devdata *hfi1_lookup(int unit);
1407
1408 static inline unsigned long uctxt_offset(struct hfi1_ctxtdata *uctxt)
1409 {
1410         return (uctxt->ctxt - uctxt->dd->first_dyn_alloc_ctxt) *
1411                 HFI1_MAX_SHARED_CTXTS;
1412 }
1413
1414 int hfi1_init(struct hfi1_devdata *dd, int reinit);
1415 int hfi1_count_active_units(void);
1416
1417 int hfi1_diag_add(struct hfi1_devdata *dd);
1418 void hfi1_diag_remove(struct hfi1_devdata *dd);
1419 void handle_linkup_change(struct hfi1_devdata *dd, u32 linkup);
1420
1421 void handle_user_interrupt(struct hfi1_ctxtdata *rcd);
1422
1423 int hfi1_create_rcvhdrq(struct hfi1_devdata *dd, struct hfi1_ctxtdata *rcd);
1424 int hfi1_setup_eagerbufs(struct hfi1_ctxtdata *rcd);
1425 int hfi1_create_kctxts(struct hfi1_devdata *dd);
1426 int hfi1_create_ctxtdata(struct hfi1_pportdata *ppd, int numa,
1427                          struct hfi1_ctxtdata **rcd);
1428 void hfi1_free_ctxt(struct hfi1_ctxtdata *rcd);
1429 void hfi1_init_pportdata(struct pci_dev *pdev, struct hfi1_pportdata *ppd,
1430                          struct hfi1_devdata *dd, u8 hw_pidx, u8 port);
1431 void hfi1_free_ctxtdata(struct hfi1_devdata *dd, struct hfi1_ctxtdata *rcd);
1432 int hfi1_rcd_put(struct hfi1_ctxtdata *rcd);
1433 int hfi1_rcd_get(struct hfi1_ctxtdata *rcd);
1434 struct hfi1_ctxtdata *hfi1_rcd_get_by_index_safe(struct hfi1_devdata *dd,
1435                                                  u16 ctxt);
1436 struct hfi1_ctxtdata *hfi1_rcd_get_by_index(struct hfi1_devdata *dd, u16 ctxt);
1437 int handle_receive_interrupt(struct hfi1_ctxtdata *rcd, int thread);
1438 int handle_receive_interrupt_nodma_rtail(struct hfi1_ctxtdata *rcd, int thread);
1439 int handle_receive_interrupt_dma_rtail(struct hfi1_ctxtdata *rcd, int thread);
1440 void set_all_slowpath(struct hfi1_devdata *dd);
1441 void hfi1_vnic_synchronize_irq(struct hfi1_devdata *dd);
1442 void hfi1_set_vnic_msix_info(struct hfi1_ctxtdata *rcd);
1443 void hfi1_reset_vnic_msix_info(struct hfi1_ctxtdata *rcd);
1444
1445 extern const struct pci_device_id hfi1_pci_tbl[];
1446 void hfi1_make_ud_req_9B(struct rvt_qp *qp,
1447                          struct hfi1_pkt_state *ps,
1448                          struct rvt_swqe *wqe);
1449
1450 void hfi1_make_ud_req_16B(struct rvt_qp *qp,
1451                           struct hfi1_pkt_state *ps,
1452                           struct rvt_swqe *wqe);
1453
1454 /* receive packet handler dispositions */
1455 #define RCV_PKT_OK      0x0 /* keep going */
1456 #define RCV_PKT_LIMIT   0x1 /* stop, hit limit, start thread */
1457 #define RCV_PKT_DONE    0x2 /* stop, no more packets detected */
1458
1459 /* calculate the current RHF address */
1460 static inline __le32 *get_rhf_addr(struct hfi1_ctxtdata *rcd)
1461 {
1462         return (__le32 *)rcd->rcvhdrq + rcd->head + rcd->rhf_offset;
1463 }
1464
1465 int hfi1_reset_device(int);
1466
1467 void receive_interrupt_work(struct work_struct *work);
1468
1469 /* extract service channel from header and rhf */
1470 static inline int hfi1_9B_get_sc5(struct ib_header *hdr, u64 rhf)
1471 {
1472         return ib_get_sc(hdr) | ((!!(rhf_dc_info(rhf))) << 4);
1473 }
1474
1475 #define HFI1_JKEY_WIDTH       16
1476 #define HFI1_JKEY_MASK        (BIT(16) - 1)
1477 #define HFI1_ADMIN_JKEY_RANGE 32
1478
1479 /*
1480  * J_KEYs are split and allocated in the following groups:
1481  *   0 - 31    - users with administrator privileges
1482  *  32 - 63    - kernel protocols using KDETH packets
1483  *  64 - 65535 - all other users using KDETH packets
1484  */
1485 static inline u16 generate_jkey(kuid_t uid)
1486 {
1487         u16 jkey = from_kuid(current_user_ns(), uid) & HFI1_JKEY_MASK;
1488
1489         if (capable(CAP_SYS_ADMIN))
1490                 jkey &= HFI1_ADMIN_JKEY_RANGE - 1;
1491         else if (jkey < 64)
1492                 jkey |= BIT(HFI1_JKEY_WIDTH - 1);
1493
1494         return jkey;
1495 }
1496
1497 /*
1498  * active_egress_rate
1499  *
1500  * returns the active egress rate in units of [10^6 bits/sec]
1501  */
1502 static inline u32 active_egress_rate(struct hfi1_pportdata *ppd)
1503 {
1504         u16 link_speed = ppd->link_speed_active;
1505         u16 link_width = ppd->link_width_active;
1506         u32 egress_rate;
1507
1508         if (link_speed == OPA_LINK_SPEED_25G)
1509                 egress_rate = 25000;
1510         else /* assume OPA_LINK_SPEED_12_5G */
1511                 egress_rate = 12500;
1512
1513         switch (link_width) {
1514         case OPA_LINK_WIDTH_4X:
1515                 egress_rate *= 4;
1516                 break;
1517         case OPA_LINK_WIDTH_3X:
1518                 egress_rate *= 3;
1519                 break;
1520         case OPA_LINK_WIDTH_2X:
1521                 egress_rate *= 2;
1522                 break;
1523         default:
1524                 /* assume IB_WIDTH_1X */
1525                 break;
1526         }
1527
1528         return egress_rate;
1529 }
1530
1531 /*
1532  * egress_cycles
1533  *
1534  * Returns the number of 'fabric clock cycles' to egress a packet
1535  * of length 'len' bytes, at 'rate' Mbit/s. Since the fabric clock
1536  * rate is (approximately) 805 MHz, the units of the returned value
1537  * are (1/805 MHz).
1538  */
1539 static inline u32 egress_cycles(u32 len, u32 rate)
1540 {
1541         u32 cycles;
1542
1543         /*
1544          * cycles is:
1545          *
1546          *          (length) [bits] / (rate) [bits/sec]
1547          *  ---------------------------------------------------
1548          *  fabric_clock_period == 1 /(805 * 10^6) [cycles/sec]
1549          */
1550
1551         cycles = len * 8; /* bits */
1552         cycles *= 805;
1553         cycles /= rate;
1554
1555         return cycles;
1556 }
1557
1558 void set_link_ipg(struct hfi1_pportdata *ppd);
1559 void process_becn(struct hfi1_pportdata *ppd, u8 sl, u32 rlid, u32 lqpn,
1560                   u32 rqpn, u8 svc_type);
1561 void return_cnp(struct hfi1_ibport *ibp, struct rvt_qp *qp, u32 remote_qpn,
1562                 u16 pkey, u32 slid, u32 dlid, u8 sc5,
1563                 const struct ib_grh *old_grh);
1564 void return_cnp_16B(struct hfi1_ibport *ibp, struct rvt_qp *qp,
1565                     u32 remote_qpn, u16 pkey, u32 slid, u32 dlid,
1566                     u8 sc5, const struct ib_grh *old_grh);
1567 typedef void (*hfi1_handle_cnp)(struct hfi1_ibport *ibp, struct rvt_qp *qp,
1568                                 u32 remote_qpn, u16 pkey, u32 slid, u32 dlid,
1569                                 u8 sc5, const struct ib_grh *old_grh);
1570
1571 #define PKEY_CHECK_INVALID -1
1572 int egress_pkey_check(struct hfi1_pportdata *ppd, u32 slid, u16 pkey,
1573                       u8 sc5, int8_t s_pkey_index);
1574
1575 #define PACKET_EGRESS_TIMEOUT 350
1576 static inline void pause_for_credit_return(struct hfi1_devdata *dd)
1577 {
1578         /* Pause at least 1us, to ensure chip returns all credits */
1579         u32 usec = cclock_to_ns(dd, PACKET_EGRESS_TIMEOUT) / 1000;
1580
1581         udelay(usec ? usec : 1);
1582 }
1583
1584 /**
1585  * sc_to_vlt() reverse lookup sc to vl
1586  * @dd - devdata
1587  * @sc5 - 5 bit sc
1588  */
1589 static inline u8 sc_to_vlt(struct hfi1_devdata *dd, u8 sc5)
1590 {
1591         unsigned seq;
1592         u8 rval;
1593
1594         if (sc5 >= OPA_MAX_SCS)
1595                 return (u8)(0xff);
1596
1597         do {
1598                 seq = read_seqbegin(&dd->sc2vl_lock);
1599                 rval = *(((u8 *)dd->sc2vl) + sc5);
1600         } while (read_seqretry(&dd->sc2vl_lock, seq));
1601
1602         return rval;
1603 }
1604
1605 #define PKEY_MEMBER_MASK 0x8000
1606 #define PKEY_LOW_15_MASK 0x7fff
1607
1608 /*
1609  * ingress_pkey_matches_entry - return 1 if the pkey matches ent (ent
1610  * being an entry from the ingress partition key table), return 0
1611  * otherwise. Use the matching criteria for ingress partition keys
1612  * specified in the OPAv1 spec., section 9.10.14.
1613  */
1614 static inline int ingress_pkey_matches_entry(u16 pkey, u16 ent)
1615 {
1616         u16 mkey = pkey & PKEY_LOW_15_MASK;
1617         u16 ment = ent & PKEY_LOW_15_MASK;
1618
1619         if (mkey == ment) {
1620                 /*
1621                  * If pkey[15] is clear (limited partition member),
1622                  * is bit 15 in the corresponding table element
1623                  * clear (limited member)?
1624                  */
1625                 if (!(pkey & PKEY_MEMBER_MASK))
1626                         return !!(ent & PKEY_MEMBER_MASK);
1627                 return 1;
1628         }
1629         return 0;
1630 }
1631
1632 /*
1633  * ingress_pkey_table_search - search the entire pkey table for
1634  * an entry which matches 'pkey'. return 0 if a match is found,
1635  * and 1 otherwise.
1636  */
1637 static int ingress_pkey_table_search(struct hfi1_pportdata *ppd, u16 pkey)
1638 {
1639         int i;
1640
1641         for (i = 0; i < MAX_PKEY_VALUES; i++) {
1642                 if (ingress_pkey_matches_entry(pkey, ppd->pkeys[i]))
1643                         return 0;
1644         }
1645         return 1;
1646 }
1647
1648 /*
1649  * ingress_pkey_table_fail - record a failure of ingress pkey validation,
1650  * i.e., increment port_rcv_constraint_errors for the port, and record
1651  * the 'error info' for this failure.
1652  */
1653 static void ingress_pkey_table_fail(struct hfi1_pportdata *ppd, u16 pkey,
1654                                     u32 slid)
1655 {
1656         struct hfi1_devdata *dd = ppd->dd;
1657
1658         incr_cntr64(&ppd->port_rcv_constraint_errors);
1659         if (!(dd->err_info_rcv_constraint.status & OPA_EI_STATUS_SMASK)) {
1660                 dd->err_info_rcv_constraint.status |= OPA_EI_STATUS_SMASK;
1661                 dd->err_info_rcv_constraint.slid = slid;
1662                 dd->err_info_rcv_constraint.pkey = pkey;
1663         }
1664 }
1665
1666 /*
1667  * ingress_pkey_check - Return 0 if the ingress pkey is valid, return 1
1668  * otherwise. Use the criteria in the OPAv1 spec, section 9.10.14. idx
1669  * is a hint as to the best place in the partition key table to begin
1670  * searching. This function should not be called on the data path because
1671  * of performance reasons. On datapath pkey check is expected to be done
1672  * by HW and rcv_pkey_check function should be called instead.
1673  */
1674 static inline int ingress_pkey_check(struct hfi1_pportdata *ppd, u16 pkey,
1675                                      u8 sc5, u8 idx, u32 slid, bool force)
1676 {
1677         if (!(force) && !(ppd->part_enforce & HFI1_PART_ENFORCE_IN))
1678                 return 0;
1679
1680         /* If SC15, pkey[0:14] must be 0x7fff */
1681         if ((sc5 == 0xf) && ((pkey & PKEY_LOW_15_MASK) != PKEY_LOW_15_MASK))
1682                 goto bad;
1683
1684         /* Is the pkey = 0x0, or 0x8000? */
1685         if ((pkey & PKEY_LOW_15_MASK) == 0)
1686                 goto bad;
1687
1688         /* The most likely matching pkey has index 'idx' */
1689         if (ingress_pkey_matches_entry(pkey, ppd->pkeys[idx]))
1690                 return 0;
1691
1692         /* no match - try the whole table */
1693         if (!ingress_pkey_table_search(ppd, pkey))
1694                 return 0;
1695
1696 bad:
1697         ingress_pkey_table_fail(ppd, pkey, slid);
1698         return 1;
1699 }
1700
1701 /*
1702  * rcv_pkey_check - Return 0 if the ingress pkey is valid, return 1
1703  * otherwise. It only ensures pkey is vlid for QP0. This function
1704  * should be called on the data path instead of ingress_pkey_check
1705  * as on data path, pkey check is done by HW (except for QP0).
1706  */
1707 static inline int rcv_pkey_check(struct hfi1_pportdata *ppd, u16 pkey,
1708                                  u8 sc5, u16 slid)
1709 {
1710         if (!(ppd->part_enforce & HFI1_PART_ENFORCE_IN))
1711                 return 0;
1712
1713         /* If SC15, pkey[0:14] must be 0x7fff */
1714         if ((sc5 == 0xf) && ((pkey & PKEY_LOW_15_MASK) != PKEY_LOW_15_MASK))
1715                 goto bad;
1716
1717         return 0;
1718 bad:
1719         ingress_pkey_table_fail(ppd, pkey, slid);
1720         return 1;
1721 }
1722
1723 /* MTU handling */
1724
1725 /* MTU enumeration, 256-4k match IB */
1726 #define OPA_MTU_0     0
1727 #define OPA_MTU_256   1
1728 #define OPA_MTU_512   2
1729 #define OPA_MTU_1024  3
1730 #define OPA_MTU_2048  4
1731 #define OPA_MTU_4096  5
1732
1733 u32 lrh_max_header_bytes(struct hfi1_devdata *dd);
1734 int mtu_to_enum(u32 mtu, int default_if_bad);
1735 u16 enum_to_mtu(int mtu);
1736 static inline int valid_ib_mtu(unsigned int mtu)
1737 {
1738         return mtu == 256 || mtu == 512 ||
1739                 mtu == 1024 || mtu == 2048 ||
1740                 mtu == 4096;
1741 }
1742
1743 static inline int valid_opa_max_mtu(unsigned int mtu)
1744 {
1745         return mtu >= 2048 &&
1746                 (valid_ib_mtu(mtu) || mtu == 8192 || mtu == 10240);
1747 }
1748
1749 int set_mtu(struct hfi1_pportdata *ppd);
1750
1751 int hfi1_set_lid(struct hfi1_pportdata *ppd, u32 lid, u8 lmc);
1752 void hfi1_disable_after_error(struct hfi1_devdata *dd);
1753 int hfi1_set_uevent_bits(struct hfi1_pportdata *ppd, const int evtbit);
1754 int hfi1_rcvbuf_validate(u32 size, u8 type, u16 *encode);
1755
1756 int fm_get_table(struct hfi1_pportdata *ppd, int which, void *t);
1757 int fm_set_table(struct hfi1_pportdata *ppd, int which, void *t);
1758
1759 void set_up_vau(struct hfi1_devdata *dd, u8 vau);
1760 void set_up_vl15(struct hfi1_devdata *dd, u16 vl15buf);
1761 void reset_link_credits(struct hfi1_devdata *dd);
1762 void assign_remote_cm_au_table(struct hfi1_devdata *dd, u8 vcu);
1763
1764 int set_buffer_control(struct hfi1_pportdata *ppd, struct buffer_control *bc);
1765
1766 static inline struct hfi1_devdata *dd_from_ppd(struct hfi1_pportdata *ppd)
1767 {
1768         return ppd->dd;
1769 }
1770
1771 static inline struct hfi1_devdata *dd_from_dev(struct hfi1_ibdev *dev)
1772 {
1773         return container_of(dev, struct hfi1_devdata, verbs_dev);
1774 }
1775
1776 static inline struct hfi1_devdata *dd_from_ibdev(struct ib_device *ibdev)
1777 {
1778         return dd_from_dev(to_idev(ibdev));
1779 }
1780
1781 static inline struct hfi1_pportdata *ppd_from_ibp(struct hfi1_ibport *ibp)
1782 {
1783         return container_of(ibp, struct hfi1_pportdata, ibport_data);
1784 }
1785
1786 static inline struct hfi1_ibdev *dev_from_rdi(struct rvt_dev_info *rdi)
1787 {
1788         return container_of(rdi, struct hfi1_ibdev, rdi);
1789 }
1790
1791 static inline struct hfi1_ibport *to_iport(struct ib_device *ibdev, u8 port)
1792 {
1793         struct hfi1_devdata *dd = dd_from_ibdev(ibdev);
1794         unsigned pidx = port - 1; /* IB number port from 1, hdw from 0 */
1795
1796         WARN_ON(pidx >= dd->num_pports);
1797         return &dd->pport[pidx].ibport_data;
1798 }
1799
1800 static inline struct hfi1_ibport *rcd_to_iport(struct hfi1_ctxtdata *rcd)
1801 {
1802         return &rcd->ppd->ibport_data;
1803 }
1804
1805 /**
1806  * hfi1_may_ecn - Check whether FECN or BECN processing should be done
1807  * @pkt: the packet to be evaluated
1808  *
1809  * Check whether the FECN or BECN bits in the packet's header are
1810  * enabled, depending on packet type.
1811  *
1812  * This function only checks for FECN and BECN bits. Additional checks
1813  * are done in the slowpath (hfi1_process_ecn_slowpath()) in order to
1814  * ensure correct handling.
1815  */
1816 static inline bool hfi1_may_ecn(struct hfi1_packet *pkt)
1817 {
1818         bool fecn, becn;
1819
1820         if (pkt->etype == RHF_RCV_TYPE_BYPASS) {
1821                 fecn = hfi1_16B_get_fecn(pkt->hdr);
1822                 becn = hfi1_16B_get_becn(pkt->hdr);
1823         } else {
1824                 fecn = ib_bth_get_fecn(pkt->ohdr);
1825                 becn = ib_bth_get_becn(pkt->ohdr);
1826         }
1827         return fecn || becn;
1828 }
1829
1830 bool hfi1_process_ecn_slowpath(struct rvt_qp *qp, struct hfi1_packet *pkt,
1831                                bool prescan);
1832 static inline bool process_ecn(struct rvt_qp *qp, struct hfi1_packet *pkt)
1833 {
1834         bool do_work;
1835
1836         do_work = hfi1_may_ecn(pkt);
1837         if (unlikely(do_work))
1838                 return hfi1_process_ecn_slowpath(qp, pkt, false);
1839         return false;
1840 }
1841
1842 /*
1843  * Return the indexed PKEY from the port PKEY table.
1844  */
1845 static inline u16 hfi1_get_pkey(struct hfi1_ibport *ibp, unsigned index)
1846 {
1847         struct hfi1_pportdata *ppd = ppd_from_ibp(ibp);
1848         u16 ret;
1849
1850         if (index >= ARRAY_SIZE(ppd->pkeys))
1851                 ret = 0;
1852         else
1853                 ret = ppd->pkeys[index];
1854
1855         return ret;
1856 }
1857
1858 /*
1859  * Return the indexed GUID from the port GUIDs table.
1860  */
1861 static inline __be64 get_sguid(struct hfi1_ibport *ibp, unsigned int index)
1862 {
1863         struct hfi1_pportdata *ppd = ppd_from_ibp(ibp);
1864
1865         WARN_ON(index >= HFI1_GUIDS_PER_PORT);
1866         return cpu_to_be64(ppd->guids[index]);
1867 }
1868
1869 /*
1870  * Called by readers of cc_state only, must call under rcu_read_lock().
1871  */
1872 static inline struct cc_state *get_cc_state(struct hfi1_pportdata *ppd)
1873 {
1874         return rcu_dereference(ppd->cc_state);
1875 }
1876
1877 /*
1878  * Called by writers of cc_state only,  must call under cc_state_lock.
1879  */
1880 static inline
1881 struct cc_state *get_cc_state_protected(struct hfi1_pportdata *ppd)
1882 {
1883         return rcu_dereference_protected(ppd->cc_state,
1884                                          lockdep_is_held(&ppd->cc_state_lock));
1885 }
1886
1887 /*
1888  * values for dd->flags (_device_ related flags)
1889  */
1890 #define HFI1_INITTED           0x1    /* chip and driver up and initted */
1891 #define HFI1_PRESENT           0x2    /* chip accesses can be done */
1892 #define HFI1_FROZEN            0x4    /* chip in SPC freeze */
1893 #define HFI1_HAS_SDMA_TIMEOUT  0x8
1894 #define HFI1_HAS_SEND_DMA      0x10   /* Supports Send DMA */
1895 #define HFI1_FORCED_FREEZE     0x80   /* driver forced freeze mode */
1896 #define HFI1_SHUTDOWN          0x100  /* device is shutting down */
1897
1898 /* IB dword length mask in PBC (lower 11 bits); same for all chips */
1899 #define HFI1_PBC_LENGTH_MASK                     ((1 << 11) - 1)
1900
1901 /* ctxt_flag bit offsets */
1902                 /* base context has not finished initializing */
1903 #define HFI1_CTXT_BASE_UNINIT 1
1904                 /* base context initaliation failed */
1905 #define HFI1_CTXT_BASE_FAILED 2
1906                 /* waiting for a packet to arrive */
1907 #define HFI1_CTXT_WAITING_RCV 3
1908                 /* waiting for an urgent packet to arrive */
1909 #define HFI1_CTXT_WAITING_URG 4
1910
1911 /* free up any allocated data at closes */
1912 struct hfi1_devdata *hfi1_init_dd(struct pci_dev *pdev,
1913                                   const struct pci_device_id *ent);
1914 void hfi1_free_devdata(struct hfi1_devdata *dd);
1915 struct hfi1_devdata *hfi1_alloc_devdata(struct pci_dev *pdev, size_t extra);
1916
1917 /* LED beaconing functions */
1918 void hfi1_start_led_override(struct hfi1_pportdata *ppd, unsigned int timeon,
1919                              unsigned int timeoff);
1920 void shutdown_led_override(struct hfi1_pportdata *ppd);
1921
1922 #define HFI1_CREDIT_RETURN_RATE (100)
1923
1924 /*
1925  * The number of words for the KDETH protocol field.  If this is
1926  * larger then the actual field used, then part of the payload
1927  * will be in the header.
1928  *
1929  * Optimally, we want this sized so that a typical case will
1930  * use full cache lines.  The typical local KDETH header would
1931  * be:
1932  *
1933  *      Bytes   Field
1934  *        8     LRH
1935  *       12     BHT
1936  *       ??     KDETH
1937  *        8     RHF
1938  *      ---
1939  *       28 + KDETH
1940  *
1941  * For a 64-byte cache line, KDETH would need to be 36 bytes or 9 DWORDS
1942  */
1943 #define DEFAULT_RCVHDRSIZE 9
1944
1945 /*
1946  * Maximal header byte count:
1947  *
1948  *      Bytes   Field
1949  *        8     LRH
1950  *       40     GRH (optional)
1951  *       12     BTH
1952  *       ??     KDETH
1953  *        8     RHF
1954  *      ---
1955  *       68 + KDETH
1956  *
1957  * We also want to maintain a cache line alignment to assist DMA'ing
1958  * of the header bytes.  Round up to a good size.
1959  */
1960 #define DEFAULT_RCVHDR_ENTSIZE 32
1961
1962 bool hfi1_can_pin_pages(struct hfi1_devdata *dd, struct mm_struct *mm,
1963                         u32 nlocked, u32 npages);
1964 int hfi1_acquire_user_pages(struct mm_struct *mm, unsigned long vaddr,
1965                             size_t npages, bool writable, struct page **pages);
1966 void hfi1_release_user_pages(struct mm_struct *mm, struct page **p,
1967                              size_t npages, bool dirty);
1968
1969 static inline void clear_rcvhdrtail(const struct hfi1_ctxtdata *rcd)
1970 {
1971         *((u64 *)rcd->rcvhdrtail_kvaddr) = 0ULL;
1972 }
1973
1974 static inline u32 get_rcvhdrtail(const struct hfi1_ctxtdata *rcd)
1975 {
1976         /*
1977          * volatile because it's a DMA target from the chip, routine is
1978          * inlined, and don't want register caching or reordering.
1979          */
1980         return (u32)le64_to_cpu(*rcd->rcvhdrtail_kvaddr);
1981 }
1982
1983 /*
1984  * sysfs interface.
1985  */
1986
1987 extern const char ib_hfi1_version[];
1988
1989 int hfi1_device_create(struct hfi1_devdata *dd);
1990 void hfi1_device_remove(struct hfi1_devdata *dd);
1991
1992 int hfi1_create_port_files(struct ib_device *ibdev, u8 port_num,
1993                            struct kobject *kobj);
1994 int hfi1_verbs_register_sysfs(struct hfi1_devdata *dd);
1995 void hfi1_verbs_unregister_sysfs(struct hfi1_devdata *dd);
1996 /* Hook for sysfs read of QSFP */
1997 int qsfp_dump(struct hfi1_pportdata *ppd, char *buf, int len);
1998
1999 int hfi1_pcie_init(struct pci_dev *pdev, const struct pci_device_id *ent);
2000 void hfi1_clean_up_interrupts(struct hfi1_devdata *dd);
2001 void hfi1_pcie_cleanup(struct pci_dev *pdev);
2002 int hfi1_pcie_ddinit(struct hfi1_devdata *dd, struct pci_dev *pdev);
2003 void hfi1_pcie_ddcleanup(struct hfi1_devdata *);
2004 int pcie_speeds(struct hfi1_devdata *dd);
2005 int request_msix(struct hfi1_devdata *dd, u32 msireq);
2006 int restore_pci_variables(struct hfi1_devdata *dd);
2007 int save_pci_variables(struct hfi1_devdata *dd);
2008 int do_pcie_gen3_transition(struct hfi1_devdata *dd);
2009 int parse_platform_config(struct hfi1_devdata *dd);
2010 int get_platform_config_field(struct hfi1_devdata *dd,
2011                               enum platform_config_table_type_encoding
2012                               table_type, int table_index, int field_index,
2013                               u32 *data, u32 len);
2014
2015 struct pci_dev *get_pci_dev(struct rvt_dev_info *rdi);
2016
2017 /*
2018  * Flush write combining store buffers (if present) and perform a write
2019  * barrier.
2020  */
2021 static inline void flush_wc(void)
2022 {
2023         asm volatile("sfence" : : : "memory");
2024 }
2025
2026 void handle_eflags(struct hfi1_packet *packet);
2027 void seqfile_dump_rcd(struct seq_file *s, struct hfi1_ctxtdata *rcd);
2028
2029 /* global module parameter variables */
2030 extern unsigned int hfi1_max_mtu;
2031 extern unsigned int hfi1_cu;
2032 extern unsigned int user_credit_return_threshold;
2033 extern int num_user_contexts;
2034 extern unsigned long n_krcvqs;
2035 extern uint krcvqs[];
2036 extern int krcvqsset;
2037 extern uint kdeth_qp;
2038 extern uint loopback;
2039 extern uint quick_linkup;
2040 extern uint rcv_intr_timeout;
2041 extern uint rcv_intr_count;
2042 extern uint rcv_intr_dynamic;
2043 extern ushort link_crc_mask;
2044
2045 extern struct mutex hfi1_mutex;
2046
2047 /* Number of seconds before our card status check...  */
2048 #define STATUS_TIMEOUT 60
2049
2050 #define DRIVER_NAME             "hfi1"
2051 #define HFI1_USER_MINOR_BASE     0
2052 #define HFI1_TRACE_MINOR         127
2053 #define HFI1_NMINORS             255
2054
2055 #define PCI_VENDOR_ID_INTEL 0x8086
2056 #define PCI_DEVICE_ID_INTEL0 0x24f0
2057 #define PCI_DEVICE_ID_INTEL1 0x24f1
2058
2059 #define HFI1_PKT_USER_SC_INTEGRITY                                          \
2060         (SEND_CTXT_CHECK_ENABLE_DISALLOW_NON_KDETH_PACKETS_SMASK            \
2061         | SEND_CTXT_CHECK_ENABLE_DISALLOW_KDETH_PACKETS_SMASK           \
2062         | SEND_CTXT_CHECK_ENABLE_DISALLOW_BYPASS_SMASK              \
2063         | SEND_CTXT_CHECK_ENABLE_DISALLOW_GRH_SMASK)
2064
2065 #define HFI1_PKT_KERNEL_SC_INTEGRITY                                        \
2066         (SEND_CTXT_CHECK_ENABLE_DISALLOW_KDETH_PACKETS_SMASK)
2067
2068 static inline u64 hfi1_pkt_default_send_ctxt_mask(struct hfi1_devdata *dd,
2069                                                   u16 ctxt_type)
2070 {
2071         u64 base_sc_integrity;
2072
2073         /* No integrity checks if HFI1_CAP_NO_INTEGRITY is set */
2074         if (HFI1_CAP_IS_KSET(NO_INTEGRITY))
2075                 return 0;
2076
2077         base_sc_integrity =
2078         SEND_CTXT_CHECK_ENABLE_DISALLOW_BYPASS_BAD_PKT_LEN_SMASK
2079         | SEND_CTXT_CHECK_ENABLE_DISALLOW_PBC_STATIC_RATE_CONTROL_SMASK
2080         | SEND_CTXT_CHECK_ENABLE_DISALLOW_TOO_LONG_BYPASS_PACKETS_SMASK
2081         | SEND_CTXT_CHECK_ENABLE_DISALLOW_TOO_LONG_IB_PACKETS_SMASK
2082         | SEND_CTXT_CHECK_ENABLE_DISALLOW_BAD_PKT_LEN_SMASK
2083 #ifndef CONFIG_FAULT_INJECTION
2084         | SEND_CTXT_CHECK_ENABLE_DISALLOW_PBC_TEST_SMASK
2085 #endif
2086         | SEND_CTXT_CHECK_ENABLE_DISALLOW_TOO_SMALL_BYPASS_PACKETS_SMASK
2087         | SEND_CTXT_CHECK_ENABLE_DISALLOW_TOO_SMALL_IB_PACKETS_SMASK
2088         | SEND_CTXT_CHECK_ENABLE_DISALLOW_RAW_IPV6_SMASK
2089         | SEND_CTXT_CHECK_ENABLE_DISALLOW_RAW_SMASK
2090         | SEND_CTXT_CHECK_ENABLE_CHECK_BYPASS_VL_MAPPING_SMASK
2091         | SEND_CTXT_CHECK_ENABLE_CHECK_VL_MAPPING_SMASK
2092         | SEND_CTXT_CHECK_ENABLE_CHECK_OPCODE_SMASK
2093         | SEND_CTXT_CHECK_ENABLE_CHECK_SLID_SMASK
2094         | SEND_CTXT_CHECK_ENABLE_CHECK_VL_SMASK
2095         | SEND_CTXT_CHECK_ENABLE_CHECK_ENABLE_SMASK;
2096
2097         if (ctxt_type == SC_USER)
2098                 base_sc_integrity |=
2099 #ifndef CONFIG_FAULT_INJECTION
2100                         SEND_CTXT_CHECK_ENABLE_DISALLOW_PBC_TEST_SMASK |
2101 #endif
2102                         HFI1_PKT_USER_SC_INTEGRITY;
2103         else
2104                 base_sc_integrity |= HFI1_PKT_KERNEL_SC_INTEGRITY;
2105
2106         /* turn on send-side job key checks if !A0 */
2107         if (!is_ax(dd))
2108                 base_sc_integrity |= SEND_CTXT_CHECK_ENABLE_CHECK_JOB_KEY_SMASK;
2109
2110         return base_sc_integrity;
2111 }
2112
2113 static inline u64 hfi1_pkt_base_sdma_integrity(struct hfi1_devdata *dd)
2114 {
2115         u64 base_sdma_integrity;
2116
2117         /* No integrity checks if HFI1_CAP_NO_INTEGRITY is set */
2118         if (HFI1_CAP_IS_KSET(NO_INTEGRITY))
2119                 return 0;
2120
2121         base_sdma_integrity =
2122         SEND_DMA_CHECK_ENABLE_DISALLOW_BYPASS_BAD_PKT_LEN_SMASK
2123         | SEND_DMA_CHECK_ENABLE_DISALLOW_TOO_LONG_BYPASS_PACKETS_SMASK
2124         | SEND_DMA_CHECK_ENABLE_DISALLOW_TOO_LONG_IB_PACKETS_SMASK
2125         | SEND_DMA_CHECK_ENABLE_DISALLOW_BAD_PKT_LEN_SMASK
2126         | SEND_DMA_CHECK_ENABLE_DISALLOW_TOO_SMALL_BYPASS_PACKETS_SMASK
2127         | SEND_DMA_CHECK_ENABLE_DISALLOW_TOO_SMALL_IB_PACKETS_SMASK
2128         | SEND_DMA_CHECK_ENABLE_DISALLOW_RAW_IPV6_SMASK
2129         | SEND_DMA_CHECK_ENABLE_DISALLOW_RAW_SMASK
2130         | SEND_DMA_CHECK_ENABLE_CHECK_BYPASS_VL_MAPPING_SMASK
2131         | SEND_DMA_CHECK_ENABLE_CHECK_VL_MAPPING_SMASK
2132         | SEND_DMA_CHECK_ENABLE_CHECK_OPCODE_SMASK
2133         | SEND_DMA_CHECK_ENABLE_CHECK_SLID_SMASK
2134         | SEND_DMA_CHECK_ENABLE_CHECK_VL_SMASK
2135         | SEND_DMA_CHECK_ENABLE_CHECK_ENABLE_SMASK;
2136
2137         if (!HFI1_CAP_IS_KSET(STATIC_RATE_CTRL))
2138                 base_sdma_integrity |=
2139                 SEND_DMA_CHECK_ENABLE_DISALLOW_PBC_STATIC_RATE_CONTROL_SMASK;
2140
2141         /* turn on send-side job key checks if !A0 */
2142         if (!is_ax(dd))
2143                 base_sdma_integrity |=
2144                         SEND_DMA_CHECK_ENABLE_CHECK_JOB_KEY_SMASK;
2145
2146         return base_sdma_integrity;
2147 }
2148
2149 /*
2150  * hfi1_early_err is used (only!) to print early errors before devdata is
2151  * allocated, or when dd->pcidev may not be valid, and at the tail end of
2152  * cleanup when devdata may have been freed, etc.  hfi1_dev_porterr is
2153  * the same as dd_dev_err, but is used when the message really needs
2154  * the IB port# to be definitive as to what's happening..
2155  */
2156 #define hfi1_early_err(dev, fmt, ...) \
2157         dev_err(dev, fmt, ##__VA_ARGS__)
2158
2159 #define hfi1_early_info(dev, fmt, ...) \
2160         dev_info(dev, fmt, ##__VA_ARGS__)
2161
2162 #define dd_dev_emerg(dd, fmt, ...) \
2163         dev_emerg(&(dd)->pcidev->dev, "%s: " fmt, \
2164                   rvt_get_ibdev_name(&(dd)->verbs_dev.rdi), ##__VA_ARGS__)
2165
2166 #define dd_dev_err(dd, fmt, ...) \
2167         dev_err(&(dd)->pcidev->dev, "%s: " fmt, \
2168                 rvt_get_ibdev_name(&(dd)->verbs_dev.rdi), ##__VA_ARGS__)
2169
2170 #define dd_dev_err_ratelimited(dd, fmt, ...) \
2171         dev_err_ratelimited(&(dd)->pcidev->dev, "%s: " fmt, \
2172                             rvt_get_ibdev_name(&(dd)->verbs_dev.rdi), \
2173                             ##__VA_ARGS__)
2174
2175 #define dd_dev_warn(dd, fmt, ...) \
2176         dev_warn(&(dd)->pcidev->dev, "%s: " fmt, \
2177                  rvt_get_ibdev_name(&(dd)->verbs_dev.rdi), ##__VA_ARGS__)
2178
2179 #define dd_dev_warn_ratelimited(dd, fmt, ...) \
2180         dev_warn_ratelimited(&(dd)->pcidev->dev, "%s: " fmt, \
2181                              rvt_get_ibdev_name(&(dd)->verbs_dev.rdi), \
2182                              ##__VA_ARGS__)
2183
2184 #define dd_dev_info(dd, fmt, ...) \
2185         dev_info(&(dd)->pcidev->dev, "%s: " fmt, \
2186                  rvt_get_ibdev_name(&(dd)->verbs_dev.rdi), ##__VA_ARGS__)
2187
2188 #define dd_dev_info_ratelimited(dd, fmt, ...) \
2189         dev_info_ratelimited(&(dd)->pcidev->dev, "%s: " fmt, \
2190                              rvt_get_ibdev_name(&(dd)->verbs_dev.rdi), \
2191                              ##__VA_ARGS__)
2192
2193 #define dd_dev_dbg(dd, fmt, ...) \
2194         dev_dbg(&(dd)->pcidev->dev, "%s: " fmt, \
2195                 rvt_get_ibdev_name(&(dd)->verbs_dev.rdi), ##__VA_ARGS__)
2196
2197 #define hfi1_dev_porterr(dd, port, fmt, ...) \
2198         dev_err(&(dd)->pcidev->dev, "%s: port %u: " fmt, \
2199                 rvt_get_ibdev_name(&(dd)->verbs_dev.rdi), (port), ##__VA_ARGS__)
2200
2201 /*
2202  * this is used for formatting hw error messages...
2203  */
2204 struct hfi1_hwerror_msgs {
2205         u64 mask;
2206         const char *msg;
2207         size_t sz;
2208 };
2209
2210 /* in intr.c... */
2211 void hfi1_format_hwerrors(u64 hwerrs,
2212                           const struct hfi1_hwerror_msgs *hwerrmsgs,
2213                           size_t nhwerrmsgs, char *msg, size_t lmsg);
2214
2215 #define USER_OPCODE_CHECK_VAL 0xC0
2216 #define USER_OPCODE_CHECK_MASK 0xC0
2217 #define OPCODE_CHECK_VAL_DISABLED 0x0
2218 #define OPCODE_CHECK_MASK_DISABLED 0x0
2219
2220 static inline void hfi1_reset_cpu_counters(struct hfi1_devdata *dd)
2221 {
2222         struct hfi1_pportdata *ppd;
2223         int i;
2224
2225         dd->z_int_counter = get_all_cpu_total(dd->int_counter);
2226         dd->z_rcv_limit = get_all_cpu_total(dd->rcv_limit);
2227         dd->z_send_schedule = get_all_cpu_total(dd->send_schedule);
2228
2229         ppd = (struct hfi1_pportdata *)(dd + 1);
2230         for (i = 0; i < dd->num_pports; i++, ppd++) {
2231                 ppd->ibport_data.rvp.z_rc_acks =
2232                         get_all_cpu_total(ppd->ibport_data.rvp.rc_acks);
2233                 ppd->ibport_data.rvp.z_rc_qacks =
2234                         get_all_cpu_total(ppd->ibport_data.rvp.rc_qacks);
2235         }
2236 }
2237
2238 /* Control LED state */
2239 static inline void setextled(struct hfi1_devdata *dd, u32 on)
2240 {
2241         if (on)
2242                 write_csr(dd, DCC_CFG_LED_CNTRL, 0x1F);
2243         else
2244                 write_csr(dd, DCC_CFG_LED_CNTRL, 0x10);
2245 }
2246
2247 /* return the i2c resource given the target */
2248 static inline u32 i2c_target(u32 target)
2249 {
2250         return target ? CR_I2C2 : CR_I2C1;
2251 }
2252
2253 /* return the i2c chain chip resource that this HFI uses for QSFP */
2254 static inline u32 qsfp_resource(struct hfi1_devdata *dd)
2255 {
2256         return i2c_target(dd->hfi1_id);
2257 }
2258
2259 /* Is this device integrated or discrete? */
2260 static inline bool is_integrated(struct hfi1_devdata *dd)
2261 {
2262         return dd->pcidev->device == PCI_DEVICE_ID_INTEL1;
2263 }
2264
2265 int hfi1_tempsense_rd(struct hfi1_devdata *dd, struct hfi1_temp *temp);
2266
2267 #define DD_DEV_ENTRY(dd)       __string(dev, dev_name(&(dd)->pcidev->dev))
2268 #define DD_DEV_ASSIGN(dd)      __assign_str(dev, dev_name(&(dd)->pcidev->dev))
2269
2270 static inline void hfi1_update_ah_attr(struct ib_device *ibdev,
2271                                        struct rdma_ah_attr *attr)
2272 {
2273         struct hfi1_pportdata *ppd;
2274         struct hfi1_ibport *ibp;
2275         u32 dlid = rdma_ah_get_dlid(attr);
2276
2277         /*
2278          * Kernel clients may not have setup GRH information
2279          * Set that here.
2280          */
2281         ibp = to_iport(ibdev, rdma_ah_get_port_num(attr));
2282         ppd = ppd_from_ibp(ibp);
2283         if ((((dlid >= be16_to_cpu(IB_MULTICAST_LID_BASE)) ||
2284               (ppd->lid >= be16_to_cpu(IB_MULTICAST_LID_BASE))) &&
2285             (dlid != be32_to_cpu(OPA_LID_PERMISSIVE)) &&
2286             (dlid != be16_to_cpu(IB_LID_PERMISSIVE)) &&
2287             (!(rdma_ah_get_ah_flags(attr) & IB_AH_GRH))) ||
2288             (rdma_ah_get_make_grd(attr))) {
2289                 rdma_ah_set_ah_flags(attr, IB_AH_GRH);
2290                 rdma_ah_set_interface_id(attr, OPA_MAKE_ID(dlid));
2291                 rdma_ah_set_subnet_prefix(attr, ibp->rvp.gid_prefix);
2292         }
2293 }
2294
2295 /*
2296  * hfi1_check_mcast- Check if the given lid is
2297  * in the OPA multicast range.
2298  *
2299  * The LID might either reside in ah.dlid or might be
2300  * in the GRH of the address handle as DGID if extended
2301  * addresses are in use.
2302  */
2303 static inline bool hfi1_check_mcast(u32 lid)
2304 {
2305         return ((lid >= opa_get_mcast_base(OPA_MCAST_NR)) &&
2306                 (lid != be32_to_cpu(OPA_LID_PERMISSIVE)));
2307 }
2308
2309 #define opa_get_lid(lid, format)        \
2310         __opa_get_lid(lid, OPA_PORT_PACKET_FORMAT_##format)
2311
2312 /* Convert a lid to a specific lid space */
2313 static inline u32 __opa_get_lid(u32 lid, u8 format)
2314 {
2315         bool is_mcast = hfi1_check_mcast(lid);
2316
2317         switch (format) {
2318         case OPA_PORT_PACKET_FORMAT_8B:
2319         case OPA_PORT_PACKET_FORMAT_10B:
2320                 if (is_mcast)
2321                         return (lid - opa_get_mcast_base(OPA_MCAST_NR) +
2322                                 0xF0000);
2323                 return lid & 0xFFFFF;
2324         case OPA_PORT_PACKET_FORMAT_16B:
2325                 if (is_mcast)
2326                         return (lid - opa_get_mcast_base(OPA_MCAST_NR) +
2327                                 0xF00000);
2328                 return lid & 0xFFFFFF;
2329         case OPA_PORT_PACKET_FORMAT_9B:
2330                 if (is_mcast)
2331                         return (lid -
2332                                 opa_get_mcast_base(OPA_MCAST_NR) +
2333                                 be16_to_cpu(IB_MULTICAST_LID_BASE));
2334                 else
2335                         return lid & 0xFFFF;
2336         default:
2337                 return lid;
2338         }
2339 }
2340
2341 /* Return true if the given lid is the OPA 16B multicast range */
2342 static inline bool hfi1_is_16B_mcast(u32 lid)
2343 {
2344         return ((lid >=
2345                 opa_get_lid(opa_get_mcast_base(OPA_MCAST_NR), 16B)) &&
2346                 (lid != opa_get_lid(be32_to_cpu(OPA_LID_PERMISSIVE), 16B)));
2347 }
2348
2349 static inline void hfi1_make_opa_lid(struct rdma_ah_attr *attr)
2350 {
2351         const struct ib_global_route *grh = rdma_ah_read_grh(attr);
2352         u32 dlid = rdma_ah_get_dlid(attr);
2353
2354         /* Modify ah_attr.dlid to be in the 32 bit LID space.
2355          * This is how the address will be laid out:
2356          * Assuming MCAST_NR to be 4,
2357          * 32 bit permissive LID = 0xFFFFFFFF
2358          * Multicast LID range = 0xFFFFFFFE to 0xF0000000
2359          * Unicast LID range = 0xEFFFFFFF to 1
2360          * Invalid LID = 0
2361          */
2362         if (ib_is_opa_gid(&grh->dgid))
2363                 dlid = opa_get_lid_from_gid(&grh->dgid);
2364         else if ((dlid >= be16_to_cpu(IB_MULTICAST_LID_BASE)) &&
2365                  (dlid != be16_to_cpu(IB_LID_PERMISSIVE)) &&
2366                  (dlid != be32_to_cpu(OPA_LID_PERMISSIVE)))
2367                 dlid = dlid - be16_to_cpu(IB_MULTICAST_LID_BASE) +
2368                         opa_get_mcast_base(OPA_MCAST_NR);
2369         else if (dlid == be16_to_cpu(IB_LID_PERMISSIVE))
2370                 dlid = be32_to_cpu(OPA_LID_PERMISSIVE);
2371
2372         rdma_ah_set_dlid(attr, dlid);
2373 }
2374
2375 static inline u8 hfi1_get_packet_type(u32 lid)
2376 {
2377         /* 9B if lid > 0xF0000000 */
2378         if (lid >= opa_get_mcast_base(OPA_MCAST_NR))
2379                 return HFI1_PKT_TYPE_9B;
2380
2381         /* 16B if lid > 0xC000 */
2382         if (lid >= opa_get_lid(opa_get_mcast_base(OPA_MCAST_NR), 9B))
2383                 return HFI1_PKT_TYPE_16B;
2384
2385         return HFI1_PKT_TYPE_9B;
2386 }
2387
2388 static inline bool hfi1_get_hdr_type(u32 lid, struct rdma_ah_attr *attr)
2389 {
2390         /*
2391          * If there was an incoming 16B packet with permissive
2392          * LIDs, OPA GIDs would have been programmed when those
2393          * packets were received. A 16B packet will have to
2394          * be sent in response to that packet. Return a 16B
2395          * header type if that's the case.
2396          */
2397         if (rdma_ah_get_dlid(attr) == be32_to_cpu(OPA_LID_PERMISSIVE))
2398                 return (ib_is_opa_gid(&rdma_ah_read_grh(attr)->dgid)) ?
2399                         HFI1_PKT_TYPE_16B : HFI1_PKT_TYPE_9B;
2400
2401         /*
2402          * Return a 16B header type if either the the destination
2403          * or source lid is extended.
2404          */
2405         if (hfi1_get_packet_type(rdma_ah_get_dlid(attr)) == HFI1_PKT_TYPE_16B)
2406                 return HFI1_PKT_TYPE_16B;
2407
2408         return hfi1_get_packet_type(lid);
2409 }
2410
2411 static inline void hfi1_make_ext_grh(struct hfi1_packet *packet,
2412                                      struct ib_grh *grh, u32 slid,
2413                                      u32 dlid)
2414 {
2415         struct hfi1_ibport *ibp = &packet->rcd->ppd->ibport_data;
2416         struct hfi1_pportdata *ppd = ppd_from_ibp(ibp);
2417
2418         if (!ibp)
2419                 return;
2420
2421         grh->hop_limit = 1;
2422         grh->sgid.global.subnet_prefix = ibp->rvp.gid_prefix;
2423         if (slid == opa_get_lid(be32_to_cpu(OPA_LID_PERMISSIVE), 16B))
2424                 grh->sgid.global.interface_id =
2425                         OPA_MAKE_ID(be32_to_cpu(OPA_LID_PERMISSIVE));
2426         else
2427                 grh->sgid.global.interface_id = OPA_MAKE_ID(slid);
2428
2429         /*
2430          * Upper layers (like mad) may compare the dgid in the
2431          * wc that is obtained here with the sgid_index in
2432          * the wr. Since sgid_index in wr is always 0 for
2433          * extended lids, set the dgid here to the default
2434          * IB gid.
2435          */
2436         grh->dgid.global.subnet_prefix = ibp->rvp.gid_prefix;
2437         grh->dgid.global.interface_id =
2438                 cpu_to_be64(ppd->guids[HFI1_PORT_GUID_INDEX]);
2439 }
2440
2441 static inline int hfi1_get_16b_padding(u32 hdr_size, u32 payload)
2442 {
2443         return -(hdr_size + payload + (SIZE_OF_CRC << 2) +
2444                      SIZE_OF_LT) & 0x7;
2445 }
2446
2447 static inline void hfi1_make_ib_hdr(struct ib_header *hdr,
2448                                     u16 lrh0, u16 len,
2449                                     u16 dlid, u16 slid)
2450 {
2451         hdr->lrh[0] = cpu_to_be16(lrh0);
2452         hdr->lrh[1] = cpu_to_be16(dlid);
2453         hdr->lrh[2] = cpu_to_be16(len);
2454         hdr->lrh[3] = cpu_to_be16(slid);
2455 }
2456
2457 static inline void hfi1_make_16b_hdr(struct hfi1_16b_header *hdr,
2458                                      u32 slid, u32 dlid,
2459                                      u16 len, u16 pkey,
2460                                      bool becn, bool fecn, u8 l4,
2461                                      u8 sc)
2462 {
2463         u32 lrh0 = 0;
2464         u32 lrh1 = 0x40000000;
2465         u32 lrh2 = 0;
2466         u32 lrh3 = 0;
2467
2468         lrh0 = (lrh0 & ~OPA_16B_BECN_MASK) | (becn << OPA_16B_BECN_SHIFT);
2469         lrh0 = (lrh0 & ~OPA_16B_LEN_MASK) | (len << OPA_16B_LEN_SHIFT);
2470         lrh0 = (lrh0 & ~OPA_16B_LID_MASK)  | (slid & OPA_16B_LID_MASK);
2471         lrh1 = (lrh1 & ~OPA_16B_FECN_MASK) | (fecn << OPA_16B_FECN_SHIFT);
2472         lrh1 = (lrh1 & ~OPA_16B_SC_MASK) | (sc << OPA_16B_SC_SHIFT);
2473         lrh1 = (lrh1 & ~OPA_16B_LID_MASK) | (dlid & OPA_16B_LID_MASK);
2474         lrh2 = (lrh2 & ~OPA_16B_SLID_MASK) |
2475                 ((slid >> OPA_16B_SLID_SHIFT) << OPA_16B_SLID_HIGH_SHIFT);
2476         lrh2 = (lrh2 & ~OPA_16B_DLID_MASK) |
2477                 ((dlid >> OPA_16B_DLID_SHIFT) << OPA_16B_DLID_HIGH_SHIFT);
2478         lrh2 = (lrh2 & ~OPA_16B_PKEY_MASK) | ((u32)pkey << OPA_16B_PKEY_SHIFT);
2479         lrh2 = (lrh2 & ~OPA_16B_L4_MASK) | l4;
2480
2481         hdr->lrh[0] = lrh0;
2482         hdr->lrh[1] = lrh1;
2483         hdr->lrh[2] = lrh2;
2484         hdr->lrh[3] = lrh3;
2485 }
2486 #endif                          /* _HFI1_KERNEL_H */