drivers/gpu/drm/amd/amdgpu/amdgpu_irq.c

   1 /*
   2  * Copyright 2008 Advanced Micro Devices, Inc.
   3  * Copyright 2008 Red Hat Inc.
   4  * Copyright 2009 Jerome Glisse.
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * Authors: Dave Airlie
  25  *          Alex Deucher
  26  *          Jerome Glisse
  27  */
  28 #include <linux/irq.h>
  29 #include <drm/drmP.h>
  30 #include <drm/drm_crtc_helper.h>
  31 #include <drm/amdgpu_drm.h>
  32 #include "amdgpu.h"
  33 #include "amdgpu_ih.h"
  34 #include "atom.h"
  35 #include "amdgpu_connectors.h"
  36
  37 #include <linux/pm_runtime.h>
  38
  39 #define AMDGPU_WAIT_IDLE_TIMEOUT 200
  40
  41 /*
  42  * Handle hotplug events outside the interrupt handler proper.
  43  */
  44 /**
  45  * amdgpu_hotplug_work_func - display hotplug work handler
  46  *
  47  * @work: work struct
  48  *
  49  * This is the hot plug event work handler (all asics).
  50  * The work gets scheduled from the irq handler if there
  51  * was a hot plug interrupt.  It walks the connector table
  52  * and calls the hotplug handler for each one, then sends
  53  * a drm hotplug event to alert userspace.
  54  */
  55 static void amdgpu_hotplug_work_func(struct work_struct *work)
  56 {
  57         struct amdgpu_device *adev = container_of(work, struct amdgpu_device,
  58                                                   hotplug_work);
  59         struct drm_device *dev = adev->ddev;
  60         struct drm_mode_config *mode_config = &dev->mode_config;
  61         struct drm_connector *connector;
  62
  63         mutex_lock(&mode_config->mutex);
  64         if (mode_config->num_connector) {
  65                 list_for_each_entry(connector, &mode_config->connector_list, head)
  66                         amdgpu_connector_hotplug(connector);
  67         }
  68         mutex_unlock(&mode_config->mutex);
  69         /* Just fire off a uevent and let userspace tell us what to do */
  70         drm_helper_hpd_irq_event(dev);
  71 }
  72
  73 /**
  74  * amdgpu_irq_reset_work_func - execute gpu reset
  75  *
  76  * @work: work struct
  77  *
  78  * Execute scheduled gpu reset (cayman+).
  79  * This function is called when the irq handler
  80  * thinks we need a gpu reset.
  81  */
  82 static void amdgpu_irq_reset_work_func(struct work_struct *work)
  83 {
  84         struct amdgpu_device *adev = container_of(work, struct amdgpu_device,
  85                                                   reset_work);
  86
  87         amdgpu_gpu_reset(adev);
  88 }
  89
  90 /* Disable *all* interrupts */
  91 static void amdgpu_irq_disable_all(struct amdgpu_device *adev)
  92 {
  93         unsigned long irqflags;
  94         unsigned i, j;
  95         int r;
  96
  97         spin_lock_irqsave(&adev->irq.lock, irqflags);
  98         for (i = 0; i < AMDGPU_MAX_IRQ_SRC_ID; ++i) {
  99                 struct amdgpu_irq_src *src = adev->irq.sources[i];
 100
 101                 if (!src || !src->funcs->set || !src->num_types)
 102                         continue;
 103
 104                 for (j = 0; j < src->num_types; ++j) {
 105                         atomic_set(&src->enabled_types[j], 0);
 106                         r = src->funcs->set(adev, src, j,
 107                                             AMDGPU_IRQ_STATE_DISABLE);
 108                         if (r)
 109                                 DRM_ERROR("error disabling interrupt (%d)\n",
 110                                           r);
 111                 }
 112         }
 113         spin_unlock_irqrestore(&adev->irq.lock, irqflags);
 114 }
 115
 116 /**
 117  * amdgpu_irq_preinstall - drm irq preinstall callback
 118  *
 119  * @dev: drm dev pointer
 120  *
 121  * Gets the hw ready to enable irqs (all asics).
 122  * This function disables all interrupt sources on the GPU.
 123  */
 124 void amdgpu_irq_preinstall(struct drm_device *dev)
 125 {
 126         struct amdgpu_device *adev = dev->dev_private;
 127
 128         /* Disable *all* interrupts */
 129         amdgpu_irq_disable_all(adev);
 130         /* Clear bits */
 131         amdgpu_ih_process(adev);
 132 }
 133
 134 /**
 135  * amdgpu_irq_postinstall - drm irq preinstall callback
 136  *
 137  * @dev: drm dev pointer
 138  *
 139  * Handles stuff to be done after enabling irqs (all asics).
 140  * Returns 0 on success.
 141  */
 142 int amdgpu_irq_postinstall(struct drm_device *dev)
 143 {
 144         dev->max_vblank_count = 0x00ffffff;
 145         return 0;
 146 }
 147
 148 /**
 149  * amdgpu_irq_uninstall - drm irq uninstall callback
 150  *
 151  * @dev: drm dev pointer
 152  *
 153  * This function disables all interrupt sources on the GPU (all asics).
 154  */
 155 void amdgpu_irq_uninstall(struct drm_device *dev)
 156 {
 157         struct amdgpu_device *adev = dev->dev_private;
 158
 159         if (adev == NULL) {
 160                 return;
 161         }
 162         amdgpu_irq_disable_all(adev);
 163 }
 164
 165 /**
 166  * amdgpu_irq_handler - irq handler
 167  *
 168  * @int irq, void *arg: args
 169  *
 170  * This is the irq handler for the amdgpu driver (all asics).
 171  */
 172 irqreturn_t amdgpu_irq_handler(int irq, void *arg)
 173 {
 174         struct drm_device *dev = (struct drm_device *) arg;
 175         struct amdgpu_device *adev = dev->dev_private;
 176         irqreturn_t ret;
 177
 178         ret = amdgpu_ih_process(adev);
 179         if (ret == IRQ_HANDLED)
 180                 pm_runtime_mark_last_busy(dev->dev);
 181         return ret;
 182 }
 183
 184 /**
 185  * amdgpu_msi_ok - asic specific msi checks
 186  *
 187  * @adev: amdgpu device pointer
 188  *
 189  * Handles asic specific MSI checks to determine if
 190  * MSIs should be enabled on a particular chip (all asics).
 191  * Returns true if MSIs should be enabled, false if MSIs
 192  * should not be enabled.
 193  */
 194 static bool amdgpu_msi_ok(struct amdgpu_device *adev)
 195 {
 196         /* force MSI on */
 197         if (amdgpu_msi == 1)
 198                 return true;
 199         else if (amdgpu_msi == 0)
 200                 return false;
 201
 202         return true;
 203 }
 204
 205 /**
 206  * amdgpu_irq_init - init driver interrupt info
 207  *
 208  * @adev: amdgpu device pointer
 209  *
 210  * Sets up the work irq handlers, vblank init, MSIs, etc. (all asics).
 211  * Returns 0 for success, error for failure.
 212  */
 213 int amdgpu_irq_init(struct amdgpu_device *adev)
 214 {
 215         int r = 0;
 216
 217         spin_lock_init(&adev->irq.lock);
 218         r = drm_vblank_init(adev->ddev, adev->mode_info.num_crtc);
 219         if (r) {
 220                 return r;
 221         }
 222
 223         /* enable msi */
 224         adev->irq.msi_enabled = false;
 225
 226         if (amdgpu_msi_ok(adev)) {
 227                 int ret = pci_enable_msi(adev->pdev);
 228                 if (!ret) {
 229                         adev->irq.msi_enabled = true;
 230                         dev_info(adev->dev, "amdgpu: using MSI.\n");
 231                 }
 232         }
 233
 234         INIT_WORK(&adev->hotplug_work, amdgpu_hotplug_work_func);
 235         INIT_WORK(&adev->reset_work, amdgpu_irq_reset_work_func);
 236
 237         adev->irq.installed = true;
 238         r = drm_irq_install(adev->ddev, adev->ddev->pdev->irq);
 239         if (r) {
 240                 adev->irq.installed = false;
 241                 flush_work(&adev->hotplug_work);
 242                 cancel_work_sync(&adev->reset_work);
 243                 return r;
 244         }
 245
 246         DRM_INFO("amdgpu: irq initialized.\n");
 247         return 0;
 248 }
 249
 250 /**
 251  * amdgpu_irq_fini - tear down driver interrupt info
 252  *
 253  * @adev: amdgpu device pointer
 254  *
 255  * Tears down the work irq handlers, vblank handlers, MSIs, etc. (all asics).
 256  */
 257 void amdgpu_irq_fini(struct amdgpu_device *adev)
 258 {
 259         unsigned i;
 260
 261         drm_vblank_cleanup(adev->ddev);
 262         if (adev->irq.installed) {
 263                 drm_irq_uninstall(adev->ddev);
 264                 adev->irq.installed = false;
 265                 if (adev->irq.msi_enabled)
 266                         pci_disable_msi(adev->pdev);
 267                 flush_work(&adev->hotplug_work);
 268                 cancel_work_sync(&adev->reset_work);
 269         }
 270
 271         for (i = 0; i < AMDGPU_MAX_IRQ_SRC_ID; ++i) {
 272                 struct amdgpu_irq_src *src = adev->irq.sources[i];
 273
 274                 if (!src)
 275                         continue;
 276
 277                 kfree(src->enabled_types);
 278                 src->enabled_types = NULL;
 279                 if (src->data) {
 280                         kfree(src->data);
 281                         kfree(src);
 282                         adev->irq.sources[i] = NULL;
 283                 }
 284         }
 285 }
 286
 287 /**
 288  * amdgpu_irq_add_id - register irq source
 289  *
 290  * @adev: amdgpu device pointer
 291  * @src_id: source id for this source
 292  * @source: irq source
 293  *
 294  */
 295 int amdgpu_irq_add_id(struct amdgpu_device *adev, unsigned src_id,
 296                       struct amdgpu_irq_src *source)
 297 {
 298         if (src_id >= AMDGPU_MAX_IRQ_SRC_ID)
 299                 return -EINVAL;
 300
 301         if (adev->irq.sources[src_id] != NULL)
 302                 return -EINVAL;
 303
 304         if (!source->funcs)
 305                 return -EINVAL;
 306
 307         if (source->num_types && !source->enabled_types) {
 308                 atomic_t *types;
 309
 310                 types = kcalloc(source->num_types, sizeof(atomic_t),
 311                                 GFP_KERNEL);
 312                 if (!types)
 313                         return -ENOMEM;
 314
 315                 source->enabled_types = types;
 316         }
 317
 318         adev->irq.sources[src_id] = source;
 319
 320         return 0;
 321 }
 322
 323 /**
 324  * amdgpu_irq_dispatch - dispatch irq to IP blocks
 325  *
 326  * @adev: amdgpu device pointer
 327  * @entry: interrupt vector
 328  *
 329  * Dispatches the irq to the different IP blocks
 330  */
 331 void amdgpu_irq_dispatch(struct amdgpu_device *adev,
 332                          struct amdgpu_iv_entry *entry)
 333 {
 334         unsigned src_id = entry->src_id;
 335         struct amdgpu_irq_src *src;
 336         int r;
 337
 338         if (src_id >= AMDGPU_MAX_IRQ_SRC_ID) {
 339                 DRM_DEBUG("Invalid src_id in IV: %d\n", src_id);
 340                 return;
 341         }
 342
 343         if (adev->irq.virq[src_id]) {
 344                 generic_handle_irq(irq_find_mapping(adev->irq.domain, src_id));
 345         } else {
 346                 src = adev->irq.sources[src_id];
 347                 if (!src) {
 348                         DRM_DEBUG("Unhandled interrupt src_id: %d\n", src_id);
 349                         return;
 350                 }
 351
 352                 r = src->funcs->process(adev, src, entry);
 353                 if (r)
 354                         DRM_ERROR("error processing interrupt (%d)\n", r);
 355         }
 356 }
 357
 358 /**
 359  * amdgpu_irq_update - update hw interrupt state
 360  *
 361  * @adev: amdgpu device pointer
 362  * @src: interrupt src you want to enable
 363  * @type: type of interrupt you want to update
 364  *
 365  * Updates the interrupt state for a specific src (all asics).
 366  */
 367 int amdgpu_irq_update(struct amdgpu_device *adev,
 368                              struct amdgpu_irq_src *src, unsigned type)
 369 {
 370         unsigned long irqflags;
 371         enum amdgpu_interrupt_state state;
 372         int r;
 373
 374         spin_lock_irqsave(&adev->irq.lock, irqflags);
 375
 376         /* we need to determine after taking the lock, otherwise
 377            we might disable just enabled interrupts again */
 378         if (amdgpu_irq_enabled(adev, src, type))
 379                 state = AMDGPU_IRQ_STATE_ENABLE;
 380         else
 381                 state = AMDGPU_IRQ_STATE_DISABLE;
 382
 383         r = src->funcs->set(adev, src, type, state);
 384         spin_unlock_irqrestore(&adev->irq.lock, irqflags);
 385         return r;
 386 }
 387
 388 void amdgpu_irq_gpu_reset_resume_helper(struct amdgpu_device *adev)
 389 {
 390         int i, j;
 391         for (i = 0; i < AMDGPU_MAX_IRQ_SRC_ID; i++) {
 392                 struct amdgpu_irq_src *src = adev->irq.sources[i];
 393                 if (!src)
 394                         continue;
 395                 for (j = 0; j < src->num_types; j++)
 396                         amdgpu_irq_update(adev, src, j);
 397         }
 398 }
 399
 400 /**
 401  * amdgpu_irq_get - enable interrupt
 402  *
 403  * @adev: amdgpu device pointer
 404  * @src: interrupt src you want to enable
 405  * @type: type of interrupt you want to enable
 406  *
 407  * Enables the interrupt type for a specific src (all asics).
 408  */
 409 int amdgpu_irq_get(struct amdgpu_device *adev, struct amdgpu_irq_src *src,
 410                    unsigned type)
 411 {
 412         if (!adev->ddev->irq_enabled)
 413                 return -ENOENT;
 414
 415         if (type >= src->num_types)
 416                 return -EINVAL;
 417
 418         if (!src->enabled_types || !src->funcs->set)
 419                 return -EINVAL;
 420
 421         if (atomic_inc_return(&src->enabled_types[type]) == 1)
 422                 return amdgpu_irq_update(adev, src, type);
 423
 424         return 0;
 425 }
 426
 427 bool amdgpu_irq_get_delayed(struct amdgpu_device *adev,
 428                         struct amdgpu_irq_src *src,
 429                         unsigned type)
 430 {
 431         if ((type >= src->num_types) || !src->enabled_types)
 432                 return false;
 433         return atomic_inc_return(&src->enabled_types[type]) == 1;
 434 }
 435
 436 /**
 437  * amdgpu_irq_put - disable interrupt
 438  *
 439  * @adev: amdgpu device pointer
 440  * @src: interrupt src you want to disable
 441  * @type: type of interrupt you want to disable
 442  *
 443  * Disables the interrupt type for a specific src (all asics).
 444  */
 445 int amdgpu_irq_put(struct amdgpu_device *adev, struct amdgpu_irq_src *src,
 446                    unsigned type)
 447 {
 448         if (!adev->ddev->irq_enabled)
 449                 return -ENOENT;
 450
 451         if (type >= src->num_types)
 452                 return -EINVAL;
 453
 454         if (!src->enabled_types || !src->funcs->set)
 455                 return -EINVAL;
 456
 457         if (atomic_dec_and_test(&src->enabled_types[type]))
 458                 return amdgpu_irq_update(adev, src, type);
 459
 460         return 0;
 461 }
 462
 463 /**
 464  * amdgpu_irq_enabled - test if irq is enabled or not
 465  *
 466  * @adev: amdgpu device pointer
 467  * @idx: interrupt src you want to test
 468  *
 469  * Tests if the given interrupt source is enabled or not
 470  */
 471 bool amdgpu_irq_enabled(struct amdgpu_device *adev, struct amdgpu_irq_src *src,
 472                         unsigned type)
 473 {
 474         if (!adev->ddev->irq_enabled)
 475                 return false;
 476
 477         if (type >= src->num_types)
 478                 return false;
 479
 480         if (!src->enabled_types || !src->funcs->set)
 481                 return false;
 482
 483         return !!atomic_read(&src->enabled_types[type]);
 484 }
 485
 486 /* gen irq */
 487 static void amdgpu_irq_mask(struct irq_data *irqd)
 488 {
 489         /* XXX */
 490 }
 491
 492 static void amdgpu_irq_unmask(struct irq_data *irqd)
 493 {
 494         /* XXX */
 495 }
 496
 497 static struct irq_chip amdgpu_irq_chip = {
 498         .name = "amdgpu-ih",
 499         .irq_mask = amdgpu_irq_mask,
 500         .irq_unmask = amdgpu_irq_unmask,
 501 };
 502
 503 static int amdgpu_irqdomain_map(struct irq_domain *d,
 504                                 unsigned int irq, irq_hw_number_t hwirq)
 505 {
 506         if (hwirq >= AMDGPU_MAX_IRQ_SRC_ID)
 507                 return -EPERM;
 508
 509         irq_set_chip_and_handler(irq,
 510                                  &amdgpu_irq_chip, handle_simple_irq);
 511         return 0;
 512 }
 513
 514 static const struct irq_domain_ops amdgpu_hw_irqdomain_ops = {
 515         .map = amdgpu_irqdomain_map,
 516 };
 517
 518 /**
 519  * amdgpu_irq_add_domain - create a linear irq domain
 520  *
 521  * @adev: amdgpu device pointer
 522  *
 523  * Create an irq domain for GPU interrupt sources
 524  * that may be driven by another driver (e.g., ACP).
 525  */
 526 int amdgpu_irq_add_domain(struct amdgpu_device *adev)
 527 {
 528         adev->irq.domain = irq_domain_add_linear(NULL, AMDGPU_MAX_IRQ_SRC_ID,
 529                                                  &amdgpu_hw_irqdomain_ops, adev);
 530         if (!adev->irq.domain) {
 531                 DRM_ERROR("GPU irq add domain failed\n");
 532                 return -ENODEV;
 533         }
 534
 535         return 0;
 536 }
 537
 538 /**
 539  * amdgpu_irq_remove_domain - remove the irq domain
 540  *
 541  * @adev: amdgpu device pointer
 542  *
 543  * Remove the irq domain for GPU interrupt sources
 544  * that may be driven by another driver (e.g., ACP).
 545  */
 546 void amdgpu_irq_remove_domain(struct amdgpu_device *adev)
 547 {
 548         if (adev->irq.domain) {
 549                 irq_domain_remove(adev->irq.domain);
 550                 adev->irq.domain = NULL;
 551         }
 552 }
 553
 554 /**
 555  * amdgpu_irq_create_mapping - create a mapping between a domain irq and a
 556  *                             Linux irq
 557  *
 558  * @adev: amdgpu device pointer
 559  * @src_id: IH source id
 560  *
 561  * Create a mapping between a domain irq (GPU IH src id) and a Linux irq
 562  * Use this for components that generate a GPU interrupt, but are driven
 563  * by a different driver (e.g., ACP).
 564  * Returns the Linux irq.
 565  */
 566 unsigned amdgpu_irq_create_mapping(struct amdgpu_device *adev, unsigned src_id)
 567 {
 568         adev->irq.virq[src_id] = irq_create_mapping(adev->irq.domain, src_id);
 569
 570         return adev->irq.virq[src_id];
 571 }