GNU Linux-libre 5.19-rc6-gnu
[releases.git] / drivers / gpio / gpio-pxa.c
1 // SPDX-License-Identifier: GPL-2.0-only
2 /*
3  *  linux/arch/arm/plat-pxa/gpio.c
4  *
5  *  Generic PXA GPIO handling
6  *
7  *  Author:     Nicolas Pitre
8  *  Created:    Jun 15, 2001
9  *  Copyright:  MontaVista Software Inc.
10  */
11 #include <linux/module.h>
12 #include <linux/clk.h>
13 #include <linux/err.h>
14 #include <linux/gpio/driver.h>
15 #include <linux/gpio-pxa.h>
16 #include <linux/init.h>
17 #include <linux/interrupt.h>
18 #include <linux/irq.h>
19 #include <linux/irqdomain.h>
20 #include <linux/irqchip/chained_irq.h>
21 #include <linux/io.h>
22 #include <linux/of.h>
23 #include <linux/of_device.h>
24 #include <linux/pinctrl/consumer.h>
25 #include <linux/platform_device.h>
26 #include <linux/syscore_ops.h>
27 #include <linux/slab.h>
28
29 /*
30  * We handle the GPIOs by banks, each bank covers up to 32 GPIOs with
31  * one set of registers. The register offsets are organized below:
32  *
33  *           GPLR    GPDR    GPSR    GPCR    GRER    GFER    GEDR
34  * BANK 0 - 0x0000  0x000C  0x0018  0x0024  0x0030  0x003C  0x0048
35  * BANK 1 - 0x0004  0x0010  0x001C  0x0028  0x0034  0x0040  0x004C
36  * BANK 2 - 0x0008  0x0014  0x0020  0x002C  0x0038  0x0044  0x0050
37  *
38  * BANK 3 - 0x0100  0x010C  0x0118  0x0124  0x0130  0x013C  0x0148
39  * BANK 4 - 0x0104  0x0110  0x011C  0x0128  0x0134  0x0140  0x014C
40  * BANK 5 - 0x0108  0x0114  0x0120  0x012C  0x0138  0x0144  0x0150
41  *
42  * BANK 6 - 0x0200  0x020C  0x0218  0x0224  0x0230  0x023C  0x0248
43  *
44  * NOTE:
45  *   BANK 3 is only available on PXA27x and later processors.
46  *   BANK 4 and 5 are only available on PXA935, PXA1928
47  *   BANK 6 is only available on PXA1928
48  */
49
50 #define GPLR_OFFSET     0x00
51 #define GPDR_OFFSET     0x0C
52 #define GPSR_OFFSET     0x18
53 #define GPCR_OFFSET     0x24
54 #define GRER_OFFSET     0x30
55 #define GFER_OFFSET     0x3C
56 #define GEDR_OFFSET     0x48
57 #define GAFR_OFFSET     0x54
58 #define ED_MASK_OFFSET  0x9C    /* GPIO edge detection for AP side */
59
60 #define BANK_OFF(n)     (((n) / 3) << 8) + (((n) % 3) << 2)
61
62 int pxa_last_gpio;
63 static int irq_base;
64
65 struct pxa_gpio_bank {
66         void __iomem    *regbase;
67         unsigned long   irq_mask;
68         unsigned long   irq_edge_rise;
69         unsigned long   irq_edge_fall;
70
71 #ifdef CONFIG_PM
72         unsigned long   saved_gplr;
73         unsigned long   saved_gpdr;
74         unsigned long   saved_grer;
75         unsigned long   saved_gfer;
76 #endif
77 };
78
79 struct pxa_gpio_chip {
80         struct device *dev;
81         struct gpio_chip chip;
82         struct pxa_gpio_bank *banks;
83         struct irq_domain *irqdomain;
84
85         int irq0;
86         int irq1;
87         int (*set_wake)(unsigned int gpio, unsigned int on);
88 };
89
90 enum pxa_gpio_type {
91         PXA25X_GPIO = 0,
92         PXA26X_GPIO,
93         PXA27X_GPIO,
94         PXA3XX_GPIO,
95         PXA93X_GPIO,
96         MMP_GPIO = 0x10,
97         MMP2_GPIO,
98         PXA1928_GPIO,
99 };
100
101 struct pxa_gpio_id {
102         enum pxa_gpio_type      type;
103         int                     gpio_nums;
104 };
105
106 static DEFINE_SPINLOCK(gpio_lock);
107 static struct pxa_gpio_chip *pxa_gpio_chip;
108 static enum pxa_gpio_type gpio_type;
109
110 static struct pxa_gpio_id pxa25x_id = {
111         .type           = PXA25X_GPIO,
112         .gpio_nums      = 85,
113 };
114
115 static struct pxa_gpio_id pxa26x_id = {
116         .type           = PXA26X_GPIO,
117         .gpio_nums      = 90,
118 };
119
120 static struct pxa_gpio_id pxa27x_id = {
121         .type           = PXA27X_GPIO,
122         .gpio_nums      = 121,
123 };
124
125 static struct pxa_gpio_id pxa3xx_id = {
126         .type           = PXA3XX_GPIO,
127         .gpio_nums      = 128,
128 };
129
130 static struct pxa_gpio_id pxa93x_id = {
131         .type           = PXA93X_GPIO,
132         .gpio_nums      = 192,
133 };
134
135 static struct pxa_gpio_id mmp_id = {
136         .type           = MMP_GPIO,
137         .gpio_nums      = 128,
138 };
139
140 static struct pxa_gpio_id mmp2_id = {
141         .type           = MMP2_GPIO,
142         .gpio_nums      = 192,
143 };
144
145 static struct pxa_gpio_id pxa1928_id = {
146         .type           = PXA1928_GPIO,
147         .gpio_nums      = 224,
148 };
149
150 #define for_each_gpio_bank(i, b, pc)                                    \
151         for (i = 0, b = pc->banks; i <= pxa_last_gpio; i += 32, b++)
152
153 static inline struct pxa_gpio_chip *chip_to_pxachip(struct gpio_chip *c)
154 {
155         struct pxa_gpio_chip *pxa_chip = gpiochip_get_data(c);
156
157         return pxa_chip;
158 }
159
160 static inline void __iomem *gpio_bank_base(struct gpio_chip *c, int gpio)
161 {
162         struct pxa_gpio_chip *p = gpiochip_get_data(c);
163         struct pxa_gpio_bank *bank = p->banks + (gpio / 32);
164
165         return bank->regbase;
166 }
167
168 static inline struct pxa_gpio_bank *gpio_to_pxabank(struct gpio_chip *c,
169                                                     unsigned gpio)
170 {
171         return chip_to_pxachip(c)->banks + gpio / 32;
172 }
173
174 static inline int gpio_is_pxa_type(int type)
175 {
176         return (type & MMP_GPIO) == 0;
177 }
178
179 static inline int gpio_is_mmp_type(int type)
180 {
181         return (type & MMP_GPIO) != 0;
182 }
183
184 /* GPIO86/87/88/89 on PXA26x have their direction bits in PXA_GPDR(2 inverted,
185  * as well as their Alternate Function value being '1' for GPIO in GAFRx.
186  */
187 static inline int __gpio_is_inverted(int gpio)
188 {
189         if ((gpio_type == PXA26X_GPIO) && (gpio > 85))
190                 return 1;
191         return 0;
192 }
193
194 /*
195  * On PXA25x and PXA27x, GAFRx and GPDRx together decide the alternate
196  * function of a GPIO, and GPDRx cannot be altered once configured. It
197  * is attributed as "occupied" here (I know this terminology isn't
198  * accurate, you are welcome to propose a better one :-)
199  */
200 static inline int __gpio_is_occupied(struct pxa_gpio_chip *pchip, unsigned gpio)
201 {
202         void __iomem *base;
203         unsigned long gafr = 0, gpdr = 0;
204         int ret, af = 0, dir = 0;
205
206         base = gpio_bank_base(&pchip->chip, gpio);
207         gpdr = readl_relaxed(base + GPDR_OFFSET);
208
209         switch (gpio_type) {
210         case PXA25X_GPIO:
211         case PXA26X_GPIO:
212         case PXA27X_GPIO:
213                 gafr = readl_relaxed(base + GAFR_OFFSET);
214                 af = (gafr >> ((gpio & 0xf) * 2)) & 0x3;
215                 dir = gpdr & GPIO_bit(gpio);
216
217                 if (__gpio_is_inverted(gpio))
218                         ret = (af != 1) || (dir == 0);
219                 else
220                         ret = (af != 0) || (dir != 0);
221                 break;
222         default:
223                 ret = gpdr & GPIO_bit(gpio);
224                 break;
225         }
226         return ret;
227 }
228
229 int pxa_irq_to_gpio(int irq)
230 {
231         struct pxa_gpio_chip *pchip = pxa_gpio_chip;
232         int irq_gpio0;
233
234         irq_gpio0 = irq_find_mapping(pchip->irqdomain, 0);
235         if (irq_gpio0 > 0)
236                 return irq - irq_gpio0;
237
238         return irq_gpio0;
239 }
240
241 static bool pxa_gpio_has_pinctrl(void)
242 {
243         switch (gpio_type) {
244         case PXA3XX_GPIO:
245         case MMP2_GPIO:
246                 return false;
247
248         default:
249                 return true;
250         }
251 }
252
253 static int pxa_gpio_to_irq(struct gpio_chip *chip, unsigned offset)
254 {
255         struct pxa_gpio_chip *pchip = chip_to_pxachip(chip);
256
257         return irq_find_mapping(pchip->irqdomain, offset);
258 }
259
260 static int pxa_gpio_direction_input(struct gpio_chip *chip, unsigned offset)
261 {
262         void __iomem *base = gpio_bank_base(chip, offset);
263         uint32_t value, mask = GPIO_bit(offset);
264         unsigned long flags;
265         int ret;
266
267         if (pxa_gpio_has_pinctrl()) {
268                 ret = pinctrl_gpio_direction_input(chip->base + offset);
269                 if (ret)
270                         return ret;
271         }
272
273         spin_lock_irqsave(&gpio_lock, flags);
274
275         value = readl_relaxed(base + GPDR_OFFSET);
276         if (__gpio_is_inverted(chip->base + offset))
277                 value |= mask;
278         else
279                 value &= ~mask;
280         writel_relaxed(value, base + GPDR_OFFSET);
281
282         spin_unlock_irqrestore(&gpio_lock, flags);
283         return 0;
284 }
285
286 static int pxa_gpio_direction_output(struct gpio_chip *chip,
287                                      unsigned offset, int value)
288 {
289         void __iomem *base = gpio_bank_base(chip, offset);
290         uint32_t tmp, mask = GPIO_bit(offset);
291         unsigned long flags;
292         int ret;
293
294         writel_relaxed(mask, base + (value ? GPSR_OFFSET : GPCR_OFFSET));
295
296         if (pxa_gpio_has_pinctrl()) {
297                 ret = pinctrl_gpio_direction_output(chip->base + offset);
298                 if (ret)
299                         return ret;
300         }
301
302         spin_lock_irqsave(&gpio_lock, flags);
303
304         tmp = readl_relaxed(base + GPDR_OFFSET);
305         if (__gpio_is_inverted(chip->base + offset))
306                 tmp &= ~mask;
307         else
308                 tmp |= mask;
309         writel_relaxed(tmp, base + GPDR_OFFSET);
310
311         spin_unlock_irqrestore(&gpio_lock, flags);
312         return 0;
313 }
314
315 static int pxa_gpio_get(struct gpio_chip *chip, unsigned offset)
316 {
317         void __iomem *base = gpio_bank_base(chip, offset);
318         u32 gplr = readl_relaxed(base + GPLR_OFFSET);
319
320         return !!(gplr & GPIO_bit(offset));
321 }
322
323 static void pxa_gpio_set(struct gpio_chip *chip, unsigned offset, int value)
324 {
325         void __iomem *base = gpio_bank_base(chip, offset);
326
327         writel_relaxed(GPIO_bit(offset),
328                        base + (value ? GPSR_OFFSET : GPCR_OFFSET));
329 }
330
331 #ifdef CONFIG_OF_GPIO
332 static int pxa_gpio_of_xlate(struct gpio_chip *gc,
333                              const struct of_phandle_args *gpiospec,
334                              u32 *flags)
335 {
336         if (gpiospec->args[0] > pxa_last_gpio)
337                 return -EINVAL;
338
339         if (flags)
340                 *flags = gpiospec->args[1];
341
342         return gpiospec->args[0];
343 }
344 #endif
345
346 static int pxa_init_gpio_chip(struct pxa_gpio_chip *pchip, int ngpio, void __iomem *regbase)
347 {
348         int i, gpio, nbanks = DIV_ROUND_UP(ngpio, 32);
349         struct pxa_gpio_bank *bank;
350
351         pchip->banks = devm_kcalloc(pchip->dev, nbanks, sizeof(*pchip->banks),
352                                     GFP_KERNEL);
353         if (!pchip->banks)
354                 return -ENOMEM;
355
356         pchip->chip.parent = pchip->dev;
357         pchip->chip.label = "gpio-pxa";
358         pchip->chip.direction_input  = pxa_gpio_direction_input;
359         pchip->chip.direction_output = pxa_gpio_direction_output;
360         pchip->chip.get = pxa_gpio_get;
361         pchip->chip.set = pxa_gpio_set;
362         pchip->chip.to_irq = pxa_gpio_to_irq;
363         pchip->chip.ngpio = ngpio;
364         pchip->chip.request = gpiochip_generic_request;
365         pchip->chip.free = gpiochip_generic_free;
366
367 #ifdef CONFIG_OF_GPIO
368         pchip->chip.of_xlate = pxa_gpio_of_xlate;
369         pchip->chip.of_gpio_n_cells = 2;
370 #endif
371
372         for (i = 0, gpio = 0; i < nbanks; i++, gpio += 32) {
373                 bank = pchip->banks + i;
374                 bank->regbase = regbase + BANK_OFF(i);
375         }
376
377         return gpiochip_add_data(&pchip->chip, pchip);
378 }
379
380 /* Update only those GRERx and GFERx edge detection register bits if those
381  * bits are set in c->irq_mask
382  */
383 static inline void update_edge_detect(struct pxa_gpio_bank *c)
384 {
385         uint32_t grer, gfer;
386
387         grer = readl_relaxed(c->regbase + GRER_OFFSET) & ~c->irq_mask;
388         gfer = readl_relaxed(c->regbase + GFER_OFFSET) & ~c->irq_mask;
389         grer |= c->irq_edge_rise & c->irq_mask;
390         gfer |= c->irq_edge_fall & c->irq_mask;
391         writel_relaxed(grer, c->regbase + GRER_OFFSET);
392         writel_relaxed(gfer, c->regbase + GFER_OFFSET);
393 }
394
395 static int pxa_gpio_irq_type(struct irq_data *d, unsigned int type)
396 {
397         struct pxa_gpio_chip *pchip = irq_data_get_irq_chip_data(d);
398         unsigned int gpio = irqd_to_hwirq(d);
399         struct pxa_gpio_bank *c = gpio_to_pxabank(&pchip->chip, gpio);
400         unsigned long gpdr, mask = GPIO_bit(gpio);
401
402         if (type == IRQ_TYPE_PROBE) {
403                 /* Don't mess with enabled GPIOs using preconfigured edges or
404                  * GPIOs set to alternate function or to output during probe
405                  */
406                 if ((c->irq_edge_rise | c->irq_edge_fall) & GPIO_bit(gpio))
407                         return 0;
408
409                 if (__gpio_is_occupied(pchip, gpio))
410                         return 0;
411
412                 type = IRQ_TYPE_EDGE_RISING | IRQ_TYPE_EDGE_FALLING;
413         }
414
415         gpdr = readl_relaxed(c->regbase + GPDR_OFFSET);
416
417         if (__gpio_is_inverted(gpio))
418                 writel_relaxed(gpdr | mask,  c->regbase + GPDR_OFFSET);
419         else
420                 writel_relaxed(gpdr & ~mask, c->regbase + GPDR_OFFSET);
421
422         if (type & IRQ_TYPE_EDGE_RISING)
423                 c->irq_edge_rise |= mask;
424         else
425                 c->irq_edge_rise &= ~mask;
426
427         if (type & IRQ_TYPE_EDGE_FALLING)
428                 c->irq_edge_fall |= mask;
429         else
430                 c->irq_edge_fall &= ~mask;
431
432         update_edge_detect(c);
433
434         pr_debug("%s: IRQ%d (GPIO%d) - edge%s%s\n", __func__, d->irq, gpio,
435                 ((type & IRQ_TYPE_EDGE_RISING)  ? " rising"  : ""),
436                 ((type & IRQ_TYPE_EDGE_FALLING) ? " falling" : ""));
437         return 0;
438 }
439
440 static irqreturn_t pxa_gpio_demux_handler(int in_irq, void *d)
441 {
442         int loop, gpio, n, handled = 0;
443         unsigned long gedr;
444         struct pxa_gpio_chip *pchip = d;
445         struct pxa_gpio_bank *c;
446
447         do {
448                 loop = 0;
449                 for_each_gpio_bank(gpio, c, pchip) {
450                         gedr = readl_relaxed(c->regbase + GEDR_OFFSET);
451                         gedr = gedr & c->irq_mask;
452                         writel_relaxed(gedr, c->regbase + GEDR_OFFSET);
453
454                         for_each_set_bit(n, &gedr, BITS_PER_LONG) {
455                                 loop = 1;
456
457                                 generic_handle_domain_irq(pchip->irqdomain,
458                                                           gpio + n);
459                         }
460                 }
461                 handled += loop;
462         } while (loop);
463
464         return handled ? IRQ_HANDLED : IRQ_NONE;
465 }
466
467 static irqreturn_t pxa_gpio_direct_handler(int in_irq, void *d)
468 {
469         struct pxa_gpio_chip *pchip = d;
470
471         if (in_irq == pchip->irq0) {
472                 generic_handle_domain_irq(pchip->irqdomain, 0);
473         } else if (in_irq == pchip->irq1) {
474                 generic_handle_domain_irq(pchip->irqdomain, 1);
475         } else {
476                 pr_err("%s() unknown irq %d\n", __func__, in_irq);
477                 return IRQ_NONE;
478         }
479         return IRQ_HANDLED;
480 }
481
482 static void pxa_ack_muxed_gpio(struct irq_data *d)
483 {
484         struct pxa_gpio_chip *pchip = irq_data_get_irq_chip_data(d);
485         unsigned int gpio = irqd_to_hwirq(d);
486         void __iomem *base = gpio_bank_base(&pchip->chip, gpio);
487
488         writel_relaxed(GPIO_bit(gpio), base + GEDR_OFFSET);
489 }
490
491 static void pxa_mask_muxed_gpio(struct irq_data *d)
492 {
493         struct pxa_gpio_chip *pchip = irq_data_get_irq_chip_data(d);
494         unsigned int gpio = irqd_to_hwirq(d);
495         struct pxa_gpio_bank *b = gpio_to_pxabank(&pchip->chip, gpio);
496         void __iomem *base = gpio_bank_base(&pchip->chip, gpio);
497         uint32_t grer, gfer;
498
499         b->irq_mask &= ~GPIO_bit(gpio);
500
501         grer = readl_relaxed(base + GRER_OFFSET) & ~GPIO_bit(gpio);
502         gfer = readl_relaxed(base + GFER_OFFSET) & ~GPIO_bit(gpio);
503         writel_relaxed(grer, base + GRER_OFFSET);
504         writel_relaxed(gfer, base + GFER_OFFSET);
505 }
506
507 static int pxa_gpio_set_wake(struct irq_data *d, unsigned int on)
508 {
509         struct pxa_gpio_chip *pchip = irq_data_get_irq_chip_data(d);
510         unsigned int gpio = irqd_to_hwirq(d);
511
512         if (pchip->set_wake)
513                 return pchip->set_wake(gpio, on);
514         else
515                 return 0;
516 }
517
518 static void pxa_unmask_muxed_gpio(struct irq_data *d)
519 {
520         struct pxa_gpio_chip *pchip = irq_data_get_irq_chip_data(d);
521         unsigned int gpio = irqd_to_hwirq(d);
522         struct pxa_gpio_bank *c = gpio_to_pxabank(&pchip->chip, gpio);
523
524         c->irq_mask |= GPIO_bit(gpio);
525         update_edge_detect(c);
526 }
527
528 static struct irq_chip pxa_muxed_gpio_chip = {
529         .name           = "GPIO",
530         .irq_ack        = pxa_ack_muxed_gpio,
531         .irq_mask       = pxa_mask_muxed_gpio,
532         .irq_unmask     = pxa_unmask_muxed_gpio,
533         .irq_set_type   = pxa_gpio_irq_type,
534         .irq_set_wake   = pxa_gpio_set_wake,
535 };
536
537 static int pxa_gpio_nums(struct platform_device *pdev)
538 {
539         const struct platform_device_id *id = platform_get_device_id(pdev);
540         struct pxa_gpio_id *pxa_id = (struct pxa_gpio_id *)id->driver_data;
541         int count = 0;
542
543         switch (pxa_id->type) {
544         case PXA25X_GPIO:
545         case PXA26X_GPIO:
546         case PXA27X_GPIO:
547         case PXA3XX_GPIO:
548         case PXA93X_GPIO:
549         case MMP_GPIO:
550         case MMP2_GPIO:
551         case PXA1928_GPIO:
552                 gpio_type = pxa_id->type;
553                 count = pxa_id->gpio_nums - 1;
554                 break;
555         default:
556                 count = -EINVAL;
557                 break;
558         }
559         return count;
560 }
561
562 static int pxa_irq_domain_map(struct irq_domain *d, unsigned int irq,
563                               irq_hw_number_t hw)
564 {
565         irq_set_chip_and_handler(irq, &pxa_muxed_gpio_chip,
566                                  handle_edge_irq);
567         irq_set_chip_data(irq, d->host_data);
568         irq_set_noprobe(irq);
569         return 0;
570 }
571
572 static const struct irq_domain_ops pxa_irq_domain_ops = {
573         .map    = pxa_irq_domain_map,
574         .xlate  = irq_domain_xlate_twocell,
575 };
576
577 #ifdef CONFIG_OF
578 static const struct of_device_id pxa_gpio_dt_ids[] = {
579         { .compatible = "intel,pxa25x-gpio",    .data = &pxa25x_id, },
580         { .compatible = "intel,pxa26x-gpio",    .data = &pxa26x_id, },
581         { .compatible = "intel,pxa27x-gpio",    .data = &pxa27x_id, },
582         { .compatible = "intel,pxa3xx-gpio",    .data = &pxa3xx_id, },
583         { .compatible = "marvell,pxa93x-gpio",  .data = &pxa93x_id, },
584         { .compatible = "marvell,mmp-gpio",     .data = &mmp_id, },
585         { .compatible = "marvell,mmp2-gpio",    .data = &mmp2_id, },
586         { .compatible = "marvell,pxa1928-gpio", .data = &pxa1928_id, },
587         {}
588 };
589
590 static int pxa_gpio_probe_dt(struct platform_device *pdev,
591                              struct pxa_gpio_chip *pchip)
592 {
593         int nr_gpios;
594         const struct pxa_gpio_id *gpio_id;
595
596         gpio_id = of_device_get_match_data(&pdev->dev);
597         gpio_type = gpio_id->type;
598
599         nr_gpios = gpio_id->gpio_nums;
600         pxa_last_gpio = nr_gpios - 1;
601
602         irq_base = devm_irq_alloc_descs(&pdev->dev, -1, 0, nr_gpios, 0);
603         if (irq_base < 0) {
604                 dev_err(&pdev->dev, "Failed to allocate IRQ numbers\n");
605                 return irq_base;
606         }
607         return irq_base;
608 }
609 #else
610 #define pxa_gpio_probe_dt(pdev, pchip)          (-1)
611 #endif
612
613 static int pxa_gpio_probe(struct platform_device *pdev)
614 {
615         struct pxa_gpio_chip *pchip;
616         struct pxa_gpio_bank *c;
617         struct clk *clk;
618         struct pxa_gpio_platform_data *info;
619         void __iomem *gpio_reg_base;
620         int gpio, ret;
621         int irq0 = 0, irq1 = 0, irq_mux;
622
623         pchip = devm_kzalloc(&pdev->dev, sizeof(*pchip), GFP_KERNEL);
624         if (!pchip)
625                 return -ENOMEM;
626         pchip->dev = &pdev->dev;
627
628         info = dev_get_platdata(&pdev->dev);
629         if (info) {
630                 irq_base = info->irq_base;
631                 if (irq_base <= 0)
632                         return -EINVAL;
633                 pxa_last_gpio = pxa_gpio_nums(pdev);
634                 pchip->set_wake = info->gpio_set_wake;
635         } else {
636                 irq_base = pxa_gpio_probe_dt(pdev, pchip);
637                 if (irq_base < 0)
638                         return -EINVAL;
639         }
640
641         if (!pxa_last_gpio)
642                 return -EINVAL;
643
644         pchip->irqdomain = irq_domain_add_legacy(pdev->dev.of_node,
645                                                  pxa_last_gpio + 1, irq_base,
646                                                  0, &pxa_irq_domain_ops, pchip);
647         if (!pchip->irqdomain)
648                 return -ENOMEM;
649
650         irq0 = platform_get_irq_byname_optional(pdev, "gpio0");
651         irq1 = platform_get_irq_byname_optional(pdev, "gpio1");
652         irq_mux = platform_get_irq_byname(pdev, "gpio_mux");
653         if ((irq0 > 0 && irq1 <= 0) || (irq0 <= 0 && irq1 > 0)
654                 || (irq_mux <= 0))
655                 return -EINVAL;
656
657         pchip->irq0 = irq0;
658         pchip->irq1 = irq1;
659
660         gpio_reg_base = devm_platform_ioremap_resource(pdev, 0);
661         if (IS_ERR(gpio_reg_base))
662                 return PTR_ERR(gpio_reg_base);
663
664         clk = clk_get(&pdev->dev, NULL);
665         if (IS_ERR(clk)) {
666                 dev_err(&pdev->dev, "Error %ld to get gpio clock\n",
667                         PTR_ERR(clk));
668                 return PTR_ERR(clk);
669         }
670         ret = clk_prepare_enable(clk);
671         if (ret) {
672                 clk_put(clk);
673                 return ret;
674         }
675
676         /* Initialize GPIO chips */
677         ret = pxa_init_gpio_chip(pchip, pxa_last_gpio + 1, gpio_reg_base);
678         if (ret) {
679                 clk_put(clk);
680                 return ret;
681         }
682
683         /* clear all GPIO edge detects */
684         for_each_gpio_bank(gpio, c, pchip) {
685                 writel_relaxed(0, c->regbase + GFER_OFFSET);
686                 writel_relaxed(0, c->regbase + GRER_OFFSET);
687                 writel_relaxed(~0, c->regbase + GEDR_OFFSET);
688                 /* unmask GPIO edge detect for AP side */
689                 if (gpio_is_mmp_type(gpio_type))
690                         writel_relaxed(~0, c->regbase + ED_MASK_OFFSET);
691         }
692
693         if (irq0 > 0) {
694                 ret = devm_request_irq(&pdev->dev,
695                                        irq0, pxa_gpio_direct_handler, 0,
696                                        "gpio-0", pchip);
697                 if (ret)
698                         dev_err(&pdev->dev, "request of gpio0 irq failed: %d\n",
699                                 ret);
700         }
701         if (irq1 > 0) {
702                 ret = devm_request_irq(&pdev->dev,
703                                        irq1, pxa_gpio_direct_handler, 0,
704                                        "gpio-1", pchip);
705                 if (ret)
706                         dev_err(&pdev->dev, "request of gpio1 irq failed: %d\n",
707                                 ret);
708         }
709         ret = devm_request_irq(&pdev->dev,
710                                irq_mux, pxa_gpio_demux_handler, 0,
711                                        "gpio-mux", pchip);
712         if (ret)
713                 dev_err(&pdev->dev, "request of gpio-mux irq failed: %d\n",
714                                 ret);
715
716         pxa_gpio_chip = pchip;
717
718         return 0;
719 }
720
721 static const struct platform_device_id gpio_id_table[] = {
722         { "pxa25x-gpio",        (unsigned long)&pxa25x_id },
723         { "pxa26x-gpio",        (unsigned long)&pxa26x_id },
724         { "pxa27x-gpio",        (unsigned long)&pxa27x_id },
725         { "pxa3xx-gpio",        (unsigned long)&pxa3xx_id },
726         { "pxa93x-gpio",        (unsigned long)&pxa93x_id },
727         { "mmp-gpio",           (unsigned long)&mmp_id },
728         { "mmp2-gpio",          (unsigned long)&mmp2_id },
729         { "pxa1928-gpio",       (unsigned long)&pxa1928_id },
730         { },
731 };
732
733 static struct platform_driver pxa_gpio_driver = {
734         .probe          = pxa_gpio_probe,
735         .driver         = {
736                 .name   = "pxa-gpio",
737                 .of_match_table = of_match_ptr(pxa_gpio_dt_ids),
738         },
739         .id_table       = gpio_id_table,
740 };
741
742 static int __init pxa_gpio_legacy_init(void)
743 {
744         if (of_have_populated_dt())
745                 return 0;
746
747         return platform_driver_register(&pxa_gpio_driver);
748 }
749 postcore_initcall(pxa_gpio_legacy_init);
750
751 static int __init pxa_gpio_dt_init(void)
752 {
753         if (of_have_populated_dt())
754                 return platform_driver_register(&pxa_gpio_driver);
755
756         return 0;
757 }
758 device_initcall(pxa_gpio_dt_init);
759
760 #ifdef CONFIG_PM
761 static int pxa_gpio_suspend(void)
762 {
763         struct pxa_gpio_chip *pchip = pxa_gpio_chip;
764         struct pxa_gpio_bank *c;
765         int gpio;
766
767         if (!pchip)
768                 return 0;
769
770         for_each_gpio_bank(gpio, c, pchip) {
771                 c->saved_gplr = readl_relaxed(c->regbase + GPLR_OFFSET);
772                 c->saved_gpdr = readl_relaxed(c->regbase + GPDR_OFFSET);
773                 c->saved_grer = readl_relaxed(c->regbase + GRER_OFFSET);
774                 c->saved_gfer = readl_relaxed(c->regbase + GFER_OFFSET);
775
776                 /* Clear GPIO transition detect bits */
777                 writel_relaxed(0xffffffff, c->regbase + GEDR_OFFSET);
778         }
779         return 0;
780 }
781
782 static void pxa_gpio_resume(void)
783 {
784         struct pxa_gpio_chip *pchip = pxa_gpio_chip;
785         struct pxa_gpio_bank *c;
786         int gpio;
787
788         if (!pchip)
789                 return;
790
791         for_each_gpio_bank(gpio, c, pchip) {
792                 /* restore level with set/clear */
793                 writel_relaxed(c->saved_gplr, c->regbase + GPSR_OFFSET);
794                 writel_relaxed(~c->saved_gplr, c->regbase + GPCR_OFFSET);
795
796                 writel_relaxed(c->saved_grer, c->regbase + GRER_OFFSET);
797                 writel_relaxed(c->saved_gfer, c->regbase + GFER_OFFSET);
798                 writel_relaxed(c->saved_gpdr, c->regbase + GPDR_OFFSET);
799         }
800 }
801 #else
802 #define pxa_gpio_suspend        NULL
803 #define pxa_gpio_resume         NULL
804 #endif
805
806 static struct syscore_ops pxa_gpio_syscore_ops = {
807         .suspend        = pxa_gpio_suspend,
808         .resume         = pxa_gpio_resume,
809 };
810
811 static int __init pxa_gpio_sysinit(void)
812 {
813         register_syscore_ops(&pxa_gpio_syscore_ops);
814         return 0;
815 }
816 postcore_initcall(pxa_gpio_sysinit);