drivers/dma/ioat/init.c

   1 /*
   2  * Intel I/OAT DMA Linux driver
   3  * Copyright(c) 2004 - 2015 Intel Corporation.
   4  *
   5  * This program is free software; you can redistribute it and/or modify it
   6  * under the terms and conditions of the GNU General Public License,
   7  * version 2, as published by the Free Software Foundation.
   8  *
   9  * This program is distributed in the hope that it will be useful, but WITHOUT
  10  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  11  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  12  * more details.
  13  *
  14  * The full GNU General Public License is included in this distribution in
  15  * the file called "COPYING".
  16  *
  17  */
  18
  19 #include <linux/init.h>
  20 #include <linux/module.h>
  21 #include <linux/slab.h>
  22 #include <linux/pci.h>
  23 #include <linux/interrupt.h>
  24 #include <linux/dmaengine.h>
  25 #include <linux/delay.h>
  26 #include <linux/dma-mapping.h>
  27 #include <linux/workqueue.h>
  28 #include <linux/prefetch.h>
  29 #include <linux/dca.h>
  30 #include <linux/aer.h>
  31 #include <linux/sizes.h>
  32 #include "dma.h"
  33 #include "registers.h"
  34 #include "hw.h"
  35
  36 #include "../dmaengine.h"
  37
  38 MODULE_VERSION(IOAT_DMA_VERSION);
  39 MODULE_LICENSE("Dual BSD/GPL");
  40 MODULE_AUTHOR("Intel Corporation");
  41
  42 static struct pci_device_id ioat_pci_tbl[] = {
  43         /* I/OAT v3 platforms */
  44         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_TBG0) },
  45         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_TBG1) },
  46         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_TBG2) },
  47         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_TBG3) },
  48         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_TBG4) },
  49         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_TBG5) },
  50         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_TBG6) },
  51         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_TBG7) },
  52
  53         /* I/OAT v3.2 platforms */
  54         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_JSF0) },
  55         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_JSF1) },
  56         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_JSF2) },
  57         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_JSF3) },
  58         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_JSF4) },
  59         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_JSF5) },
  60         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_JSF6) },
  61         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_JSF7) },
  62         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_JSF8) },
  63         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_JSF9) },
  64
  65         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_SNB0) },
  66         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_SNB1) },
  67         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_SNB2) },
  68         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_SNB3) },
  69         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_SNB4) },
  70         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_SNB5) },
  71         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_SNB6) },
  72         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_SNB7) },
  73         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_SNB8) },
  74         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_SNB9) },
  75
  76         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_IVB0) },
  77         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_IVB1) },
  78         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_IVB2) },
  79         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_IVB3) },
  80         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_IVB4) },
  81         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_IVB5) },
  82         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_IVB6) },
  83         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_IVB7) },
  84         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_IVB8) },
  85         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_IVB9) },
  86
  87         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_HSW0) },
  88         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_HSW1) },
  89         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_HSW2) },
  90         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_HSW3) },
  91         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_HSW4) },
  92         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_HSW5) },
  93         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_HSW6) },
  94         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_HSW7) },
  95         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_HSW8) },
  96         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_HSW9) },
  97
  98         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_BDX0) },
  99         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_BDX1) },
 100         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_BDX2) },
 101         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_BDX3) },
 102         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_BDX4) },
 103         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_BDX5) },
 104         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_BDX6) },
 105         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_BDX7) },
 106         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_BDX8) },
 107         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_BDX9) },
 108
 109         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_SKX) },
 110
 111         /* I/OAT v3.3 platforms */
 112         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_BWD0) },
 113         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_BWD1) },
 114         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_BWD2) },
 115         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_BWD3) },
 116
 117         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_BDXDE0) },
 118         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_BDXDE1) },
 119         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_BDXDE2) },
 120         { PCI_VDEVICE(INTEL, PCI_DEVICE_ID_INTEL_IOAT_BDXDE3) },
 121
 122         { 0, }
 123 };
 124 MODULE_DEVICE_TABLE(pci, ioat_pci_tbl);
 125
 126 static int ioat_pci_probe(struct pci_dev *pdev, const struct pci_device_id *id);
 127 static void ioat_remove(struct pci_dev *pdev);
 128 static void
 129 ioat_init_channel(struct ioatdma_device *ioat_dma,
 130                   struct ioatdma_chan *ioat_chan, int idx);
 131 static void ioat_intr_quirk(struct ioatdma_device *ioat_dma);
 132 static void ioat_enumerate_channels(struct ioatdma_device *ioat_dma);
 133 static int ioat3_dma_self_test(struct ioatdma_device *ioat_dma);
 134
 135 static int ioat_dca_enabled = 1;
 136 module_param(ioat_dca_enabled, int, 0644);
 137 MODULE_PARM_DESC(ioat_dca_enabled, "control support of dca service (default: 1)");
 138 int ioat_pending_level = 4;
 139 module_param(ioat_pending_level, int, 0644);
 140 MODULE_PARM_DESC(ioat_pending_level,
 141                  "high-water mark for pushing ioat descriptors (default: 4)");
 142 static char ioat_interrupt_style[32] = "msix";
 143 module_param_string(ioat_interrupt_style, ioat_interrupt_style,
 144                     sizeof(ioat_interrupt_style), 0644);
 145 MODULE_PARM_DESC(ioat_interrupt_style,
 146                  "set ioat interrupt style: msix (default), msi, intx");
 147
 148 struct kmem_cache *ioat_cache;
 149 struct kmem_cache *ioat_sed_cache;
 150
 151 static bool is_jf_ioat(struct pci_dev *pdev)
 152 {
 153         switch (pdev->device) {
 154         case PCI_DEVICE_ID_INTEL_IOAT_JSF0:
 155         case PCI_DEVICE_ID_INTEL_IOAT_JSF1:
 156         case PCI_DEVICE_ID_INTEL_IOAT_JSF2:
 157         case PCI_DEVICE_ID_INTEL_IOAT_JSF3:
 158         case PCI_DEVICE_ID_INTEL_IOAT_JSF4:
 159         case PCI_DEVICE_ID_INTEL_IOAT_JSF5:
 160         case PCI_DEVICE_ID_INTEL_IOAT_JSF6:
 161         case PCI_DEVICE_ID_INTEL_IOAT_JSF7:
 162         case PCI_DEVICE_ID_INTEL_IOAT_JSF8:
 163         case PCI_DEVICE_ID_INTEL_IOAT_JSF9:
 164                 return true;
 165         default:
 166                 return false;
 167         }
 168 }
 169
 170 static bool is_snb_ioat(struct pci_dev *pdev)
 171 {
 172         switch (pdev->device) {
 173         case PCI_DEVICE_ID_INTEL_IOAT_SNB0:
 174         case PCI_DEVICE_ID_INTEL_IOAT_SNB1:
 175         case PCI_DEVICE_ID_INTEL_IOAT_SNB2:
 176         case PCI_DEVICE_ID_INTEL_IOAT_SNB3:
 177         case PCI_DEVICE_ID_INTEL_IOAT_SNB4:
 178         case PCI_DEVICE_ID_INTEL_IOAT_SNB5:
 179         case PCI_DEVICE_ID_INTEL_IOAT_SNB6:
 180         case PCI_DEVICE_ID_INTEL_IOAT_SNB7:
 181         case PCI_DEVICE_ID_INTEL_IOAT_SNB8:
 182         case PCI_DEVICE_ID_INTEL_IOAT_SNB9:
 183                 return true;
 184         default:
 185                 return false;
 186         }
 187 }
 188
 189 static bool is_ivb_ioat(struct pci_dev *pdev)
 190 {
 191         switch (pdev->device) {
 192         case PCI_DEVICE_ID_INTEL_IOAT_IVB0:
 193         case PCI_DEVICE_ID_INTEL_IOAT_IVB1:
 194         case PCI_DEVICE_ID_INTEL_IOAT_IVB2:
 195         case PCI_DEVICE_ID_INTEL_IOAT_IVB3:
 196         case PCI_DEVICE_ID_INTEL_IOAT_IVB4:
 197         case PCI_DEVICE_ID_INTEL_IOAT_IVB5:
 198         case PCI_DEVICE_ID_INTEL_IOAT_IVB6:
 199         case PCI_DEVICE_ID_INTEL_IOAT_IVB7:
 200         case PCI_DEVICE_ID_INTEL_IOAT_IVB8:
 201         case PCI_DEVICE_ID_INTEL_IOAT_IVB9:
 202                 return true;
 203         default:
 204                 return false;
 205         }
 206
 207 }
 208
 209 static bool is_hsw_ioat(struct pci_dev *pdev)
 210 {
 211         switch (pdev->device) {
 212         case PCI_DEVICE_ID_INTEL_IOAT_HSW0:
 213         case PCI_DEVICE_ID_INTEL_IOAT_HSW1:
 214         case PCI_DEVICE_ID_INTEL_IOAT_HSW2:
 215         case PCI_DEVICE_ID_INTEL_IOAT_HSW3:
 216         case PCI_DEVICE_ID_INTEL_IOAT_HSW4:
 217         case PCI_DEVICE_ID_INTEL_IOAT_HSW5:
 218         case PCI_DEVICE_ID_INTEL_IOAT_HSW6:
 219         case PCI_DEVICE_ID_INTEL_IOAT_HSW7:
 220         case PCI_DEVICE_ID_INTEL_IOAT_HSW8:
 221         case PCI_DEVICE_ID_INTEL_IOAT_HSW9:
 222                 return true;
 223         default:
 224                 return false;
 225         }
 226
 227 }
 228
 229 static bool is_bdx_ioat(struct pci_dev *pdev)
 230 {
 231         switch (pdev->device) {
 232         case PCI_DEVICE_ID_INTEL_IOAT_BDX0:
 233         case PCI_DEVICE_ID_INTEL_IOAT_BDX1:
 234         case PCI_DEVICE_ID_INTEL_IOAT_BDX2:
 235         case PCI_DEVICE_ID_INTEL_IOAT_BDX3:
 236         case PCI_DEVICE_ID_INTEL_IOAT_BDX4:
 237         case PCI_DEVICE_ID_INTEL_IOAT_BDX5:
 238         case PCI_DEVICE_ID_INTEL_IOAT_BDX6:
 239         case PCI_DEVICE_ID_INTEL_IOAT_BDX7:
 240         case PCI_DEVICE_ID_INTEL_IOAT_BDX8:
 241         case PCI_DEVICE_ID_INTEL_IOAT_BDX9:
 242                 return true;
 243         default:
 244                 return false;
 245         }
 246 }
 247
 248 static inline bool is_skx_ioat(struct pci_dev *pdev)
 249 {
 250         return (pdev->device == PCI_DEVICE_ID_INTEL_IOAT_SKX) ? true : false;
 251 }
 252
 253 static bool is_xeon_cb32(struct pci_dev *pdev)
 254 {
 255         return is_jf_ioat(pdev) || is_snb_ioat(pdev) || is_ivb_ioat(pdev) ||
 256                 is_hsw_ioat(pdev) || is_bdx_ioat(pdev) || is_skx_ioat(pdev);
 257 }
 258
 259 bool is_bwd_ioat(struct pci_dev *pdev)
 260 {
 261         switch (pdev->device) {
 262         case PCI_DEVICE_ID_INTEL_IOAT_BWD0:
 263         case PCI_DEVICE_ID_INTEL_IOAT_BWD1:
 264         case PCI_DEVICE_ID_INTEL_IOAT_BWD2:
 265         case PCI_DEVICE_ID_INTEL_IOAT_BWD3:
 266         /* even though not Atom, BDX-DE has same DMA silicon */
 267         case PCI_DEVICE_ID_INTEL_IOAT_BDXDE0:
 268         case PCI_DEVICE_ID_INTEL_IOAT_BDXDE1:
 269         case PCI_DEVICE_ID_INTEL_IOAT_BDXDE2:
 270         case PCI_DEVICE_ID_INTEL_IOAT_BDXDE3:
 271                 return true;
 272         default:
 273                 return false;
 274         }
 275 }
 276
 277 static bool is_bwd_noraid(struct pci_dev *pdev)
 278 {
 279         switch (pdev->device) {
 280         case PCI_DEVICE_ID_INTEL_IOAT_BWD2:
 281         case PCI_DEVICE_ID_INTEL_IOAT_BWD3:
 282         case PCI_DEVICE_ID_INTEL_IOAT_BDXDE0:
 283         case PCI_DEVICE_ID_INTEL_IOAT_BDXDE1:
 284         case PCI_DEVICE_ID_INTEL_IOAT_BDXDE2:
 285         case PCI_DEVICE_ID_INTEL_IOAT_BDXDE3:
 286                 return true;
 287         default:
 288                 return false;
 289         }
 290
 291 }
 292
 293 /*
 294  * Perform a IOAT transaction to verify the HW works.
 295  */
 296 #define IOAT_TEST_SIZE 2000
 297
 298 static void ioat_dma_test_callback(void *dma_async_param)
 299 {
 300         struct completion *cmp = dma_async_param;
 301
 302         complete(cmp);
 303 }
 304
 305 /**
 306  * ioat_dma_self_test - Perform a IOAT transaction to verify the HW works.
 307  * @ioat_dma: dma device to be tested
 308  */
 309 static int ioat_dma_self_test(struct ioatdma_device *ioat_dma)
 310 {
 311         int i;
 312         u8 *src;
 313         u8 *dest;
 314         struct dma_device *dma = &ioat_dma->dma_dev;
 315         struct device *dev = &ioat_dma->pdev->dev;
 316         struct dma_chan *dma_chan;
 317         struct dma_async_tx_descriptor *tx;
 318         dma_addr_t dma_dest, dma_src;
 319         dma_cookie_t cookie;
 320         int err = 0;
 321         struct completion cmp;
 322         unsigned long tmo;
 323         unsigned long flags;
 324
 325         src = kzalloc(sizeof(u8) * IOAT_TEST_SIZE, GFP_KERNEL);
 326         if (!src)
 327                 return -ENOMEM;
 328         dest = kzalloc(sizeof(u8) * IOAT_TEST_SIZE, GFP_KERNEL);
 329         if (!dest) {
 330                 kfree(src);
 331                 return -ENOMEM;
 332         }
 333
 334         /* Fill in src buffer */
 335         for (i = 0; i < IOAT_TEST_SIZE; i++)
 336                 src[i] = (u8)i;
 337
 338         /* Start copy, using first DMA channel */
 339         dma_chan = container_of(dma->channels.next, struct dma_chan,
 340                                 device_node);
 341         if (dma->device_alloc_chan_resources(dma_chan) < 1) {
 342                 dev_err(dev, "selftest cannot allocate chan resource\n");
 343                 err = -ENODEV;
 344                 goto out;
 345         }
 346
 347         dma_src = dma_map_single(dev, src, IOAT_TEST_SIZE, DMA_TO_DEVICE);
 348         if (dma_mapping_error(dev, dma_src)) {
 349                 dev_err(dev, "mapping src buffer failed\n");
 350                 goto free_resources;
 351         }
 352         dma_dest = dma_map_single(dev, dest, IOAT_TEST_SIZE, DMA_FROM_DEVICE);
 353         if (dma_mapping_error(dev, dma_dest)) {
 354                 dev_err(dev, "mapping dest buffer failed\n");
 355                 goto unmap_src;
 356         }
 357         flags = DMA_PREP_INTERRUPT;
 358         tx = ioat_dma->dma_dev.device_prep_dma_memcpy(dma_chan, dma_dest,
 359                                                       dma_src, IOAT_TEST_SIZE,
 360                                                       flags);
 361         if (!tx) {
 362                 dev_err(dev, "Self-test prep failed, disabling\n");
 363                 err = -ENODEV;
 364                 goto unmap_dma;
 365         }
 366
 367         async_tx_ack(tx);
 368         init_completion(&cmp);
 369         tx->callback = ioat_dma_test_callback;
 370         tx->callback_param = &cmp;
 371         cookie = tx->tx_submit(tx);
 372         if (cookie < 0) {
 373                 dev_err(dev, "Self-test setup failed, disabling\n");
 374                 err = -ENODEV;
 375                 goto unmap_dma;
 376         }
 377         dma->device_issue_pending(dma_chan);
 378
 379         tmo = wait_for_completion_timeout(&cmp, msecs_to_jiffies(3000));
 380
 381         if (tmo == 0 ||
 382             dma->device_tx_status(dma_chan, cookie, NULL)
 383                                         != DMA_COMPLETE) {
 384                 dev_err(dev, "Self-test copy timed out, disabling\n");
 385                 err = -ENODEV;
 386                 goto unmap_dma;
 387         }
 388         if (memcmp(src, dest, IOAT_TEST_SIZE)) {
 389                 dev_err(dev, "Self-test copy failed compare, disabling\n");
 390                 err = -ENODEV;
 391                 goto unmap_dma;
 392         }
 393
 394 unmap_dma:
 395         dma_unmap_single(dev, dma_dest, IOAT_TEST_SIZE, DMA_FROM_DEVICE);
 396 unmap_src:
 397         dma_unmap_single(dev, dma_src, IOAT_TEST_SIZE, DMA_TO_DEVICE);
 398 free_resources:
 399         dma->device_free_chan_resources(dma_chan);
 400 out:
 401         kfree(src);
 402         kfree(dest);
 403         return err;
 404 }
 405
 406 /**
 407  * ioat_dma_setup_interrupts - setup interrupt handler
 408  * @ioat_dma: ioat dma device
 409  */
 410 int ioat_dma_setup_interrupts(struct ioatdma_device *ioat_dma)
 411 {
 412         struct ioatdma_chan *ioat_chan;
 413         struct pci_dev *pdev = ioat_dma->pdev;
 414         struct device *dev = &pdev->dev;
 415         struct msix_entry *msix;
 416         int i, j, msixcnt;
 417         int err = -EINVAL;
 418         u8 intrctrl = 0;
 419
 420         if (!strcmp(ioat_interrupt_style, "msix"))
 421                 goto msix;
 422         if (!strcmp(ioat_interrupt_style, "msi"))
 423                 goto msi;
 424         if (!strcmp(ioat_interrupt_style, "intx"))
 425                 goto intx;
 426         dev_err(dev, "invalid ioat_interrupt_style %s\n", ioat_interrupt_style);
 427         goto err_no_irq;
 428
 429 msix:
 430         /* The number of MSI-X vectors should equal the number of channels */
 431         msixcnt = ioat_dma->dma_dev.chancnt;
 432         for (i = 0; i < msixcnt; i++)
 433                 ioat_dma->msix_entries[i].entry = i;
 434
 435         err = pci_enable_msix_exact(pdev, ioat_dma->msix_entries, msixcnt);
 436         if (err)
 437                 goto msi;
 438
 439         for (i = 0; i < msixcnt; i++) {
 440                 msix = &ioat_dma->msix_entries[i];
 441                 ioat_chan = ioat_chan_by_index(ioat_dma, i);
 442                 err = devm_request_irq(dev, msix->vector,
 443                                        ioat_dma_do_interrupt_msix, 0,
 444                                        "ioat-msix", ioat_chan);
 445                 if (err) {
 446                         for (j = 0; j < i; j++) {
 447                                 msix = &ioat_dma->msix_entries[j];
 448                                 ioat_chan = ioat_chan_by_index(ioat_dma, j);
 449                                 devm_free_irq(dev, msix->vector, ioat_chan);
 450                         }
 451                         goto msi;
 452                 }
 453         }
 454         intrctrl |= IOAT_INTRCTRL_MSIX_VECTOR_CONTROL;
 455         ioat_dma->irq_mode = IOAT_MSIX;
 456         goto done;
 457
 458 msi:
 459         err = pci_enable_msi(pdev);
 460         if (err)
 461                 goto intx;
 462
 463         err = devm_request_irq(dev, pdev->irq, ioat_dma_do_interrupt, 0,
 464                                "ioat-msi", ioat_dma);
 465         if (err) {
 466                 pci_disable_msi(pdev);
 467                 goto intx;
 468         }
 469         ioat_dma->irq_mode = IOAT_MSI;
 470         goto done;
 471
 472 intx:
 473         err = devm_request_irq(dev, pdev->irq, ioat_dma_do_interrupt,
 474                                IRQF_SHARED, "ioat-intx", ioat_dma);
 475         if (err)
 476                 goto err_no_irq;
 477
 478         ioat_dma->irq_mode = IOAT_INTX;
 479 done:
 480         if (is_bwd_ioat(pdev))
 481                 ioat_intr_quirk(ioat_dma);
 482         intrctrl |= IOAT_INTRCTRL_MASTER_INT_EN;
 483         writeb(intrctrl, ioat_dma->reg_base + IOAT_INTRCTRL_OFFSET);
 484         return 0;
 485
 486 err_no_irq:
 487         /* Disable all interrupt generation */
 488         writeb(0, ioat_dma->reg_base + IOAT_INTRCTRL_OFFSET);
 489         ioat_dma->irq_mode = IOAT_NOIRQ;
 490         dev_err(dev, "no usable interrupts\n");
 491         return err;
 492 }
 493
 494 static void ioat_disable_interrupts(struct ioatdma_device *ioat_dma)
 495 {
 496         /* Disable all interrupt generation */
 497         writeb(0, ioat_dma->reg_base + IOAT_INTRCTRL_OFFSET);
 498 }
 499
 500 static int ioat_probe(struct ioatdma_device *ioat_dma)
 501 {
 502         int err = -ENODEV;
 503         struct dma_device *dma = &ioat_dma->dma_dev;
 504         struct pci_dev *pdev = ioat_dma->pdev;
 505         struct device *dev = &pdev->dev;
 506
 507         ioat_dma->completion_pool = dma_pool_create("completion_pool", dev,
 508                                                     sizeof(u64),
 509                                                     SMP_CACHE_BYTES,
 510                                                     SMP_CACHE_BYTES);
 511
 512         if (!ioat_dma->completion_pool) {
 513                 err = -ENOMEM;
 514                 goto err_out;
 515         }
 516
 517         ioat_enumerate_channels(ioat_dma);
 518
 519         dma_cap_set(DMA_MEMCPY, dma->cap_mask);
 520         dma->dev = &pdev->dev;
 521
 522         if (!dma->chancnt) {
 523                 dev_err(dev, "channel enumeration error\n");
 524                 goto err_setup_interrupts;
 525         }
 526
 527         err = ioat_dma_setup_interrupts(ioat_dma);
 528         if (err)
 529                 goto err_setup_interrupts;
 530
 531         err = ioat3_dma_self_test(ioat_dma);
 532         if (err)
 533                 goto err_self_test;
 534
 535         return 0;
 536
 537 err_self_test:
 538         ioat_disable_interrupts(ioat_dma);
 539 err_setup_interrupts:
 540         dma_pool_destroy(ioat_dma->completion_pool);
 541 err_out:
 542         return err;
 543 }
 544
 545 static int ioat_register(struct ioatdma_device *ioat_dma)
 546 {
 547         int err = dma_async_device_register(&ioat_dma->dma_dev);
 548
 549         if (err) {
 550                 ioat_disable_interrupts(ioat_dma);
 551                 dma_pool_destroy(ioat_dma->completion_pool);
 552         }
 553
 554         return err;
 555 }
 556
 557 static void ioat_dma_remove(struct ioatdma_device *ioat_dma)
 558 {
 559         struct dma_device *dma = &ioat_dma->dma_dev;
 560
 561         ioat_disable_interrupts(ioat_dma);
 562
 563         ioat_kobject_del(ioat_dma);
 564
 565         dma_async_device_unregister(dma);
 566
 567         dma_pool_destroy(ioat_dma->completion_pool);
 568
 569         INIT_LIST_HEAD(&dma->channels);
 570 }
 571
 572 /**
 573  * ioat_enumerate_channels - find and initialize the device's channels
 574  * @ioat_dma: the ioat dma device to be enumerated
 575  */
 576 static void ioat_enumerate_channels(struct ioatdma_device *ioat_dma)
 577 {
 578         struct ioatdma_chan *ioat_chan;
 579         struct device *dev = &ioat_dma->pdev->dev;
 580         struct dma_device *dma = &ioat_dma->dma_dev;
 581         u8 xfercap_log;
 582         int i;
 583
 584         INIT_LIST_HEAD(&dma->channels);
 585         dma->chancnt = readb(ioat_dma->reg_base + IOAT_CHANCNT_OFFSET);
 586         dma->chancnt &= 0x1f; /* bits [4:0] valid */
 587         if (dma->chancnt > ARRAY_SIZE(ioat_dma->idx)) {
 588                 dev_warn(dev, "(%d) exceeds max supported channels (%zu)\n",
 589                          dma->chancnt, ARRAY_SIZE(ioat_dma->idx));
 590                 dma->chancnt = ARRAY_SIZE(ioat_dma->idx);
 591         }
 592         xfercap_log = readb(ioat_dma->reg_base + IOAT_XFERCAP_OFFSET);
 593         xfercap_log &= 0x1f; /* bits [4:0] valid */
 594         if (xfercap_log == 0)
 595                 return;
 596         dev_dbg(dev, "%s: xfercap = %d\n", __func__, 1 << xfercap_log);
 597
 598         for (i = 0; i < dma->chancnt; i++) {
 599                 ioat_chan = devm_kzalloc(dev, sizeof(*ioat_chan), GFP_KERNEL);
 600                 if (!ioat_chan)
 601                         break;
 602
 603                 ioat_init_channel(ioat_dma, ioat_chan, i);
 604                 ioat_chan->xfercap_log = xfercap_log;
 605                 spin_lock_init(&ioat_chan->prep_lock);
 606                 if (ioat_reset_hw(ioat_chan)) {
 607                         i = 0;
 608                         break;
 609                 }
 610         }
 611         dma->chancnt = i;
 612 }
 613
 614 /**
 615  * ioat_free_chan_resources - release all the descriptors
 616  * @chan: the channel to be cleaned
 617  */
 618 static void ioat_free_chan_resources(struct dma_chan *c)
 619 {
 620         struct ioatdma_chan *ioat_chan = to_ioat_chan(c);
 621         struct ioatdma_device *ioat_dma = ioat_chan->ioat_dma;
 622         struct ioat_ring_ent *desc;
 623         const int total_descs = 1 << ioat_chan->alloc_order;
 624         int descs;
 625         int i;
 626
 627         /* Before freeing channel resources first check
 628          * if they have been previously allocated for this channel.
 629          */
 630         if (!ioat_chan->ring)
 631                 return;
 632
 633         ioat_stop(ioat_chan);
 634         ioat_reset_hw(ioat_chan);
 635
 636         spin_lock_bh(&ioat_chan->cleanup_lock);
 637         spin_lock_bh(&ioat_chan->prep_lock);
 638         descs = ioat_ring_space(ioat_chan);
 639         dev_dbg(to_dev(ioat_chan), "freeing %d idle descriptors\n", descs);
 640         for (i = 0; i < descs; i++) {
 641                 desc = ioat_get_ring_ent(ioat_chan, ioat_chan->head + i);
 642                 ioat_free_ring_ent(desc, c);
 643         }
 644
 645         if (descs < total_descs)
 646                 dev_err(to_dev(ioat_chan), "Freeing %d in use descriptors!\n",
 647                         total_descs - descs);
 648
 649         for (i = 0; i < total_descs - descs; i++) {
 650                 desc = ioat_get_ring_ent(ioat_chan, ioat_chan->tail + i);
 651                 dump_desc_dbg(ioat_chan, desc);
 652                 ioat_free_ring_ent(desc, c);
 653         }
 654
 655         for (i = 0; i < ioat_chan->desc_chunks; i++) {
 656                 dma_free_coherent(to_dev(ioat_chan), SZ_2M,
 657                                   ioat_chan->descs[i].virt,
 658                                   ioat_chan->descs[i].hw);
 659                 ioat_chan->descs[i].virt = NULL;
 660                 ioat_chan->descs[i].hw = 0;
 661         }
 662         ioat_chan->desc_chunks = 0;
 663
 664         kfree(ioat_chan->ring);
 665         ioat_chan->ring = NULL;
 666         ioat_chan->alloc_order = 0;
 667         dma_pool_free(ioat_dma->completion_pool, ioat_chan->completion,
 668                       ioat_chan->completion_dma);
 669         spin_unlock_bh(&ioat_chan->prep_lock);
 670         spin_unlock_bh(&ioat_chan->cleanup_lock);
 671
 672         ioat_chan->last_completion = 0;
 673         ioat_chan->completion_dma = 0;
 674         ioat_chan->dmacount = 0;
 675 }
 676
 677 /* ioat_alloc_chan_resources - allocate/initialize ioat descriptor ring
 678  * @chan: channel to be initialized
 679  */
 680 static int ioat_alloc_chan_resources(struct dma_chan *c)
 681 {
 682         struct ioatdma_chan *ioat_chan = to_ioat_chan(c);
 683         struct ioat_ring_ent **ring;
 684         u64 status;
 685         int order;
 686         int i = 0;
 687         u32 chanerr;
 688
 689         /* have we already been set up? */
 690         if (ioat_chan->ring)
 691                 return 1 << ioat_chan->alloc_order;
 692
 693         /* Setup register to interrupt and write completion status on error */
 694         writew(IOAT_CHANCTRL_RUN, ioat_chan->reg_base + IOAT_CHANCTRL_OFFSET);
 695
 696         /* allocate a completion writeback area */
 697         /* doing 2 32bit writes to mmio since 1 64b write doesn't work */
 698         ioat_chan->completion =
 699                 dma_pool_zalloc(ioat_chan->ioat_dma->completion_pool,
 700                                 GFP_NOWAIT, &ioat_chan->completion_dma);
 701         if (!ioat_chan->completion)
 702                 return -ENOMEM;
 703
 704         writel(((u64)ioat_chan->completion_dma) & 0x00000000FFFFFFFF,
 705                ioat_chan->reg_base + IOAT_CHANCMP_OFFSET_LOW);
 706         writel(((u64)ioat_chan->completion_dma) >> 32,
 707                ioat_chan->reg_base + IOAT_CHANCMP_OFFSET_HIGH);
 708
 709         order = IOAT_MAX_ORDER;
 710         ring = ioat_alloc_ring(c, order, GFP_NOWAIT);
 711         if (!ring)
 712                 return -ENOMEM;
 713
 714         spin_lock_bh(&ioat_chan->cleanup_lock);
 715         spin_lock_bh(&ioat_chan->prep_lock);
 716         ioat_chan->ring = ring;
 717         ioat_chan->head = 0;
 718         ioat_chan->issued = 0;
 719         ioat_chan->tail = 0;
 720         ioat_chan->alloc_order = order;
 721         set_bit(IOAT_RUN, &ioat_chan->state);
 722         spin_unlock_bh(&ioat_chan->prep_lock);
 723         spin_unlock_bh(&ioat_chan->cleanup_lock);
 724
 725         ioat_start_null_desc(ioat_chan);
 726
 727         /* check that we got off the ground */
 728         do {
 729                 udelay(1);
 730                 status = ioat_chansts(ioat_chan);
 731         } while (i++ < 20 && !is_ioat_active(status) && !is_ioat_idle(status));
 732
 733         if (is_ioat_active(status) || is_ioat_idle(status))
 734                 return 1 << ioat_chan->alloc_order;
 735
 736         chanerr = readl(ioat_chan->reg_base + IOAT_CHANERR_OFFSET);
 737
 738         dev_WARN(to_dev(ioat_chan),
 739                  "failed to start channel chanerr: %#x\n", chanerr);
 740         ioat_free_chan_resources(c);
 741         return -EFAULT;
 742 }
 743
 744 /* common channel initialization */
 745 static void
 746 ioat_init_channel(struct ioatdma_device *ioat_dma,
 747                   struct ioatdma_chan *ioat_chan, int idx)
 748 {
 749         struct dma_device *dma = &ioat_dma->dma_dev;
 750         struct dma_chan *c = &ioat_chan->dma_chan;
 751         unsigned long data = (unsigned long) c;
 752
 753         ioat_chan->ioat_dma = ioat_dma;
 754         ioat_chan->reg_base = ioat_dma->reg_base + (0x80 * (idx + 1));
 755         spin_lock_init(&ioat_chan->cleanup_lock);
 756         ioat_chan->dma_chan.device = dma;
 757         dma_cookie_init(&ioat_chan->dma_chan);
 758         list_add_tail(&ioat_chan->dma_chan.device_node, &dma->channels);
 759         ioat_dma->idx[idx] = ioat_chan;
 760         init_timer(&ioat_chan->timer);
 761         ioat_chan->timer.function = ioat_timer_event;
 762         ioat_chan->timer.data = data;
 763         tasklet_init(&ioat_chan->cleanup_task, ioat_cleanup_event, data);
 764 }
 765
 766 #define IOAT_NUM_SRC_TEST 6 /* must be <= 8 */
 767 static int ioat_xor_val_self_test(struct ioatdma_device *ioat_dma)
 768 {
 769         int i, src_idx;
 770         struct page *dest;
 771         struct page *xor_srcs[IOAT_NUM_SRC_TEST];
 772         struct page *xor_val_srcs[IOAT_NUM_SRC_TEST + 1];
 773         dma_addr_t dma_srcs[IOAT_NUM_SRC_TEST + 1];
 774         dma_addr_t dest_dma;
 775         struct dma_async_tx_descriptor *tx;
 776         struct dma_chan *dma_chan;
 777         dma_cookie_t cookie;
 778         u8 cmp_byte = 0;
 779         u32 cmp_word;
 780         u32 xor_val_result;
 781         int err = 0;
 782         struct completion cmp;
 783         unsigned long tmo;
 784         struct device *dev = &ioat_dma->pdev->dev;
 785         struct dma_device *dma = &ioat_dma->dma_dev;
 786         u8 op = 0;
 787
 788         dev_dbg(dev, "%s\n", __func__);
 789
 790         if (!dma_has_cap(DMA_XOR, dma->cap_mask))
 791                 return 0;
 792
 793         for (src_idx = 0; src_idx < IOAT_NUM_SRC_TEST; src_idx++) {
 794                 xor_srcs[src_idx] = alloc_page(GFP_KERNEL);
 795                 if (!xor_srcs[src_idx]) {
 796                         while (src_idx--)
 797                                 __free_page(xor_srcs[src_idx]);
 798                         return -ENOMEM;
 799                 }
 800         }
 801
 802         dest = alloc_page(GFP_KERNEL);
 803         if (!dest) {
 804                 while (src_idx--)
 805                         __free_page(xor_srcs[src_idx]);
 806                 return -ENOMEM;
 807         }
 808
 809         /* Fill in src buffers */
 810         for (src_idx = 0; src_idx < IOAT_NUM_SRC_TEST; src_idx++) {
 811                 u8 *ptr = page_address(xor_srcs[src_idx]);
 812
 813                 for (i = 0; i < PAGE_SIZE; i++)
 814                         ptr[i] = (1 << src_idx);
 815         }
 816
 817         for (src_idx = 0; src_idx < IOAT_NUM_SRC_TEST; src_idx++)
 818                 cmp_byte ^= (u8) (1 << src_idx);
 819
 820         cmp_word = (cmp_byte << 24) | (cmp_byte << 16) |
 821                         (cmp_byte << 8) | cmp_byte;
 822
 823         memset(page_address(dest), 0, PAGE_SIZE);
 824
 825         dma_chan = container_of(dma->channels.next, struct dma_chan,
 826                                 device_node);
 827         if (dma->device_alloc_chan_resources(dma_chan) < 1) {
 828                 err = -ENODEV;
 829                 goto out;
 830         }
 831
 832         /* test xor */
 833         op = IOAT_OP_XOR;
 834
 835         dest_dma = dma_map_page(dev, dest, 0, PAGE_SIZE, DMA_FROM_DEVICE);
 836         if (dma_mapping_error(dev, dest_dma))
 837                 goto free_resources;
 838
 839         for (i = 0; i < IOAT_NUM_SRC_TEST; i++)
 840                 dma_srcs[i] = DMA_ERROR_CODE;
 841         for (i = 0; i < IOAT_NUM_SRC_TEST; i++) {
 842                 dma_srcs[i] = dma_map_page(dev, xor_srcs[i], 0, PAGE_SIZE,
 843                                            DMA_TO_DEVICE);
 844                 if (dma_mapping_error(dev, dma_srcs[i]))
 845                         goto dma_unmap;
 846         }
 847         tx = dma->device_prep_dma_xor(dma_chan, dest_dma, dma_srcs,
 848                                       IOAT_NUM_SRC_TEST, PAGE_SIZE,
 849                                       DMA_PREP_INTERRUPT);
 850
 851         if (!tx) {
 852                 dev_err(dev, "Self-test xor prep failed\n");
 853                 err = -ENODEV;
 854                 goto dma_unmap;
 855         }
 856
 857         async_tx_ack(tx);
 858         init_completion(&cmp);
 859         tx->callback = ioat_dma_test_callback;
 860         tx->callback_param = &cmp;
 861         cookie = tx->tx_submit(tx);
 862         if (cookie < 0) {
 863                 dev_err(dev, "Self-test xor setup failed\n");
 864                 err = -ENODEV;
 865                 goto dma_unmap;
 866         }
 867         dma->device_issue_pending(dma_chan);
 868
 869         tmo = wait_for_completion_timeout(&cmp, msecs_to_jiffies(3000));
 870
 871         if (tmo == 0 ||
 872             dma->device_tx_status(dma_chan, cookie, NULL) != DMA_COMPLETE) {
 873                 dev_err(dev, "Self-test xor timed out\n");
 874                 err = -ENODEV;
 875                 goto dma_unmap;
 876         }
 877
 878         for (i = 0; i < IOAT_NUM_SRC_TEST; i++)
 879                 dma_unmap_page(dev, dma_srcs[i], PAGE_SIZE, DMA_TO_DEVICE);
 880
 881         dma_sync_single_for_cpu(dev, dest_dma, PAGE_SIZE, DMA_FROM_DEVICE);
 882         for (i = 0; i < (PAGE_SIZE / sizeof(u32)); i++) {
 883                 u32 *ptr = page_address(dest);
 884
 885                 if (ptr[i] != cmp_word) {
 886                         dev_err(dev, "Self-test xor failed compare\n");
 887                         err = -ENODEV;
 888                         goto free_resources;
 889                 }
 890         }
 891         dma_sync_single_for_device(dev, dest_dma, PAGE_SIZE, DMA_FROM_DEVICE);
 892
 893         dma_unmap_page(dev, dest_dma, PAGE_SIZE, DMA_FROM_DEVICE);
 894
 895         /* skip validate if the capability is not present */
 896         if (!dma_has_cap(DMA_XOR_VAL, dma_chan->device->cap_mask))
 897                 goto free_resources;
 898
 899         op = IOAT_OP_XOR_VAL;
 900
 901         /* validate the sources with the destintation page */
 902         for (i = 0; i < IOAT_NUM_SRC_TEST; i++)
 903                 xor_val_srcs[i] = xor_srcs[i];
 904         xor_val_srcs[i] = dest;
 905
 906         xor_val_result = 1;
 907
 908         for (i = 0; i < IOAT_NUM_SRC_TEST + 1; i++)
 909                 dma_srcs[i] = DMA_ERROR_CODE;
 910         for (i = 0; i < IOAT_NUM_SRC_TEST + 1; i++) {
 911                 dma_srcs[i] = dma_map_page(dev, xor_val_srcs[i], 0, PAGE_SIZE,
 912                                            DMA_TO_DEVICE);
 913                 if (dma_mapping_error(dev, dma_srcs[i]))
 914                         goto dma_unmap;
 915         }
 916         tx = dma->device_prep_dma_xor_val(dma_chan, dma_srcs,
 917                                           IOAT_NUM_SRC_TEST + 1, PAGE_SIZE,
 918                                           &xor_val_result, DMA_PREP_INTERRUPT);
 919         if (!tx) {
 920                 dev_err(dev, "Self-test zero prep failed\n");
 921                 err = -ENODEV;
 922                 goto dma_unmap;
 923         }
 924
 925         async_tx_ack(tx);
 926         init_completion(&cmp);
 927         tx->callback = ioat_dma_test_callback;
 928         tx->callback_param = &cmp;
 929         cookie = tx->tx_submit(tx);
 930         if (cookie < 0) {
 931                 dev_err(dev, "Self-test zero setup failed\n");
 932                 err = -ENODEV;
 933                 goto dma_unmap;
 934         }
 935         dma->device_issue_pending(dma_chan);
 936
 937         tmo = wait_for_completion_timeout(&cmp, msecs_to_jiffies(3000));
 938
 939         if (tmo == 0 ||
 940             dma->device_tx_status(dma_chan, cookie, NULL) != DMA_COMPLETE) {
 941                 dev_err(dev, "Self-test validate timed out\n");
 942                 err = -ENODEV;
 943                 goto dma_unmap;
 944         }
 945
 946         for (i = 0; i < IOAT_NUM_SRC_TEST + 1; i++)
 947                 dma_unmap_page(dev, dma_srcs[i], PAGE_SIZE, DMA_TO_DEVICE);
 948
 949         if (xor_val_result != 0) {
 950                 dev_err(dev, "Self-test validate failed compare\n");
 951                 err = -ENODEV;
 952                 goto free_resources;
 953         }
 954
 955         memset(page_address(dest), 0, PAGE_SIZE);
 956
 957         /* test for non-zero parity sum */
 958         op = IOAT_OP_XOR_VAL;
 959
 960         xor_val_result = 0;
 961         for (i = 0; i < IOAT_NUM_SRC_TEST + 1; i++)
 962                 dma_srcs[i] = DMA_ERROR_CODE;
 963         for (i = 0; i < IOAT_NUM_SRC_TEST + 1; i++) {
 964                 dma_srcs[i] = dma_map_page(dev, xor_val_srcs[i], 0, PAGE_SIZE,
 965                                            DMA_TO_DEVICE);
 966                 if (dma_mapping_error(dev, dma_srcs[i]))
 967                         goto dma_unmap;
 968         }
 969         tx = dma->device_prep_dma_xor_val(dma_chan, dma_srcs,
 970                                           IOAT_NUM_SRC_TEST + 1, PAGE_SIZE,
 971                                           &xor_val_result, DMA_PREP_INTERRUPT);
 972         if (!tx) {
 973                 dev_err(dev, "Self-test 2nd zero prep failed\n");
 974                 err = -ENODEV;
 975                 goto dma_unmap;
 976         }
 977
 978         async_tx_ack(tx);
 979         init_completion(&cmp);
 980         tx->callback = ioat_dma_test_callback;
 981         tx->callback_param = &cmp;
 982         cookie = tx->tx_submit(tx);
 983         if (cookie < 0) {
 984                 dev_err(dev, "Self-test  2nd zero setup failed\n");
 985                 err = -ENODEV;
 986                 goto dma_unmap;
 987         }
 988         dma->device_issue_pending(dma_chan);
 989
 990         tmo = wait_for_completion_timeout(&cmp, msecs_to_jiffies(3000));
 991
 992         if (tmo == 0 ||
 993             dma->device_tx_status(dma_chan, cookie, NULL) != DMA_COMPLETE) {
 994                 dev_err(dev, "Self-test 2nd validate timed out\n");
 995                 err = -ENODEV;
 996                 goto dma_unmap;
 997         }
 998
 999         if (xor_val_result != SUM_CHECK_P_RESULT) {
1000                 dev_err(dev, "Self-test validate failed compare\n");
1001                 err = -ENODEV;
1002                 goto dma_unmap;
1003         }
1004
1005         for (i = 0; i < IOAT_NUM_SRC_TEST + 1; i++)
1006                 dma_unmap_page(dev, dma_srcs[i], PAGE_SIZE, DMA_TO_DEVICE);
1007
1008         goto free_resources;
1009 dma_unmap:
1010         if (op == IOAT_OP_XOR) {
1011                 if (dest_dma != DMA_ERROR_CODE)
1012                         dma_unmap_page(dev, dest_dma, PAGE_SIZE,
1013                                        DMA_FROM_DEVICE);
1014                 for (i = 0; i < IOAT_NUM_SRC_TEST; i++)
1015                         if (dma_srcs[i] != DMA_ERROR_CODE)
1016                                 dma_unmap_page(dev, dma_srcs[i], PAGE_SIZE,
1017                                                DMA_TO_DEVICE);
1018         } else if (op == IOAT_OP_XOR_VAL) {
1019                 for (i = 0; i < IOAT_NUM_SRC_TEST + 1; i++)
1020                         if (dma_srcs[i] != DMA_ERROR_CODE)
1021                                 dma_unmap_page(dev, dma_srcs[i], PAGE_SIZE,
1022                                                DMA_TO_DEVICE);
1023         }
1024 free_resources:
1025         dma->device_free_chan_resources(dma_chan);
1026 out:
1027         src_idx = IOAT_NUM_SRC_TEST;
1028         while (src_idx--)
1029                 __free_page(xor_srcs[src_idx]);
1030         __free_page(dest);
1031         return err;
1032 }
1033
1034 static int ioat3_dma_self_test(struct ioatdma_device *ioat_dma)
1035 {
1036         int rc;
1037
1038         rc = ioat_dma_self_test(ioat_dma);
1039         if (rc)
1040                 return rc;
1041
1042         rc = ioat_xor_val_self_test(ioat_dma);
1043
1044         return rc;
1045 }
1046
1047 static void ioat_intr_quirk(struct ioatdma_device *ioat_dma)
1048 {
1049         struct dma_device *dma;
1050         struct dma_chan *c;
1051         struct ioatdma_chan *ioat_chan;
1052         u32 errmask;
1053
1054         dma = &ioat_dma->dma_dev;
1055
1056         /*
1057          * if we have descriptor write back error status, we mask the
1058          * error interrupts
1059          */
1060         if (ioat_dma->cap & IOAT_CAP_DWBES) {
1061                 list_for_each_entry(c, &dma->channels, device_node) {
1062                         ioat_chan = to_ioat_chan(c);
1063                         errmask = readl(ioat_chan->reg_base +
1064                                         IOAT_CHANERR_MASK_OFFSET);
1065                         errmask |= IOAT_CHANERR_XOR_P_OR_CRC_ERR |
1066                                    IOAT_CHANERR_XOR_Q_ERR;
1067                         writel(errmask, ioat_chan->reg_base +
1068                                         IOAT_CHANERR_MASK_OFFSET);
1069                 }
1070         }
1071 }
1072
1073 static int ioat3_dma_probe(struct ioatdma_device *ioat_dma, int dca)
1074 {
1075         struct pci_dev *pdev = ioat_dma->pdev;
1076         int dca_en = system_has_dca_enabled(pdev);
1077         struct dma_device *dma;
1078         struct dma_chan *c;
1079         struct ioatdma_chan *ioat_chan;
1080         bool is_raid_device = false;
1081         int err;
1082         u16 val16;
1083
1084         dma = &ioat_dma->dma_dev;
1085         dma->device_prep_dma_memcpy = ioat_dma_prep_memcpy_lock;
1086         dma->device_issue_pending = ioat_issue_pending;
1087         dma->device_alloc_chan_resources = ioat_alloc_chan_resources;
1088         dma->device_free_chan_resources = ioat_free_chan_resources;
1089
1090         dma_cap_set(DMA_INTERRUPT, dma->cap_mask);
1091         dma->device_prep_dma_interrupt = ioat_prep_interrupt_lock;
1092
1093         ioat_dma->cap = readl(ioat_dma->reg_base + IOAT_DMA_CAP_OFFSET);
1094
1095         if (is_xeon_cb32(pdev) || is_bwd_noraid(pdev))
1096                 ioat_dma->cap &=
1097                         ~(IOAT_CAP_XOR | IOAT_CAP_PQ | IOAT_CAP_RAID16SS);
1098
1099         /* dca is incompatible with raid operations */
1100         if (dca_en && (ioat_dma->cap & (IOAT_CAP_XOR|IOAT_CAP_PQ)))
1101                 ioat_dma->cap &= ~(IOAT_CAP_XOR|IOAT_CAP_PQ);
1102
1103         if (ioat_dma->cap & IOAT_CAP_XOR) {
1104                 is_raid_device = true;
1105                 dma->max_xor = 8;
1106
1107                 dma_cap_set(DMA_XOR, dma->cap_mask);
1108                 dma->device_prep_dma_xor = ioat_prep_xor;
1109
1110                 dma_cap_set(DMA_XOR_VAL, dma->cap_mask);
1111                 dma->device_prep_dma_xor_val = ioat_prep_xor_val;
1112         }
1113
1114         if (ioat_dma->cap & IOAT_CAP_PQ) {
1115                 is_raid_device = true;
1116
1117                 dma->device_prep_dma_pq = ioat_prep_pq;
1118                 dma->device_prep_dma_pq_val = ioat_prep_pq_val;
1119                 dma_cap_set(DMA_PQ, dma->cap_mask);
1120                 dma_cap_set(DMA_PQ_VAL, dma->cap_mask);
1121
1122                 if (ioat_dma->cap & IOAT_CAP_RAID16SS)
1123                         dma_set_maxpq(dma, 16, 0);
1124                 else
1125                         dma_set_maxpq(dma, 8, 0);
1126
1127                 if (!(ioat_dma->cap & IOAT_CAP_XOR)) {
1128                         dma->device_prep_dma_xor = ioat_prep_pqxor;
1129                         dma->device_prep_dma_xor_val = ioat_prep_pqxor_val;
1130                         dma_cap_set(DMA_XOR, dma->cap_mask);
1131                         dma_cap_set(DMA_XOR_VAL, dma->cap_mask);
1132
1133                         if (ioat_dma->cap & IOAT_CAP_RAID16SS)
1134                                 dma->max_xor = 16;
1135                         else
1136                                 dma->max_xor = 8;
1137                 }
1138         }
1139
1140         dma->device_tx_status = ioat_tx_status;
1141
1142         /* starting with CB3.3 super extended descriptors are supported */
1143         if (ioat_dma->cap & IOAT_CAP_RAID16SS) {
1144                 char pool_name[14];
1145                 int i;
1146
1147                 for (i = 0; i < MAX_SED_POOLS; i++) {
1148                         snprintf(pool_name, 14, "ioat_hw%d_sed", i);
1149
1150                         /* allocate SED DMA pool */
1151                         ioat_dma->sed_hw_pool[i] = dmam_pool_create(pool_name,
1152                                         &pdev->dev,
1153                                         SED_SIZE * (i + 1), 64, 0);
1154                         if (!ioat_dma->sed_hw_pool[i])
1155                                 return -ENOMEM;
1156
1157                 }
1158         }
1159
1160         if (!(ioat_dma->cap & (IOAT_CAP_XOR | IOAT_CAP_PQ)))
1161                 dma_cap_set(DMA_PRIVATE, dma->cap_mask);
1162
1163         err = ioat_probe(ioat_dma);
1164         if (err)
1165                 return err;
1166
1167         list_for_each_entry(c, &dma->channels, device_node) {
1168                 ioat_chan = to_ioat_chan(c);
1169                 writel(IOAT_DMA_DCA_ANY_CPU,
1170                        ioat_chan->reg_base + IOAT_DCACTRL_OFFSET);
1171         }
1172
1173         err = ioat_register(ioat_dma);
1174         if (err)
1175                 return err;
1176
1177         ioat_kobject_add(ioat_dma, &ioat_ktype);
1178
1179         if (dca)
1180                 ioat_dma->dca = ioat_dca_init(pdev, ioat_dma->reg_base);
1181
1182         /* disable relaxed ordering */
1183         err = pcie_capability_read_word(pdev, IOAT_DEVCTRL_OFFSET, &val16);
1184         if (err)
1185                 return err;
1186
1187         /* clear relaxed ordering enable */
1188         val16 &= ~IOAT_DEVCTRL_ROE;
1189         err = pcie_capability_write_word(pdev, IOAT_DEVCTRL_OFFSET, val16);
1190         if (err)
1191                 return err;
1192
1193         return 0;
1194 }
1195
1196 static void ioat_shutdown(struct pci_dev *pdev)
1197 {
1198         struct ioatdma_device *ioat_dma = pci_get_drvdata(pdev);
1199         struct ioatdma_chan *ioat_chan;
1200         int i;
1201
1202         if (!ioat_dma)
1203                 return;
1204
1205         for (i = 0; i < IOAT_MAX_CHANS; i++) {
1206                 ioat_chan = ioat_dma->idx[i];
1207                 if (!ioat_chan)
1208                         continue;
1209
1210                 spin_lock_bh(&ioat_chan->prep_lock);
1211                 set_bit(IOAT_CHAN_DOWN, &ioat_chan->state);
1212                 spin_unlock_bh(&ioat_chan->prep_lock);
1213                 /*
1214                  * Synchronization rule for del_timer_sync():
1215                  *  - The caller must not hold locks which would prevent
1216                  *    completion of the timer's handler.
1217                  * So prep_lock cannot be held before calling it.
1218                  */
1219                 del_timer_sync(&ioat_chan->timer);
1220
1221                 /* this should quiesce then reset */
1222                 ioat_reset_hw(ioat_chan);
1223         }
1224
1225         ioat_disable_interrupts(ioat_dma);
1226 }
1227
1228 static void ioat_resume(struct ioatdma_device *ioat_dma)
1229 {
1230         struct ioatdma_chan *ioat_chan;
1231         u32 chanerr;
1232         int i;
1233
1234         for (i = 0; i < IOAT_MAX_CHANS; i++) {
1235                 ioat_chan = ioat_dma->idx[i];
1236                 if (!ioat_chan)
1237                         continue;
1238
1239                 spin_lock_bh(&ioat_chan->prep_lock);
1240                 clear_bit(IOAT_CHAN_DOWN, &ioat_chan->state);
1241                 spin_unlock_bh(&ioat_chan->prep_lock);
1242
1243                 chanerr = readl(ioat_chan->reg_base + IOAT_CHANERR_OFFSET);
1244                 writel(chanerr, ioat_chan->reg_base + IOAT_CHANERR_OFFSET);
1245
1246                 /* no need to reset as shutdown already did that */
1247         }
1248 }
1249
1250 #define DRV_NAME "ioatdma"
1251
1252 static pci_ers_result_t ioat_pcie_error_detected(struct pci_dev *pdev,
1253                                                  enum pci_channel_state error)
1254 {
1255         dev_dbg(&pdev->dev, "%s: PCIe AER error %d\n", DRV_NAME, error);
1256
1257         /* quiesce and block I/O */
1258         ioat_shutdown(pdev);
1259
1260         return PCI_ERS_RESULT_NEED_RESET;
1261 }
1262
1263 static pci_ers_result_t ioat_pcie_error_slot_reset(struct pci_dev *pdev)
1264 {
1265         pci_ers_result_t result = PCI_ERS_RESULT_RECOVERED;
1266         int err;
1267
1268         dev_dbg(&pdev->dev, "%s post reset handling\n", DRV_NAME);
1269
1270         if (pci_enable_device_mem(pdev) < 0) {
1271                 dev_err(&pdev->dev,
1272                         "Failed to enable PCIe device after reset.\n");
1273                 result = PCI_ERS_RESULT_DISCONNECT;
1274         } else {
1275                 pci_set_master(pdev);
1276                 pci_restore_state(pdev);
1277                 pci_save_state(pdev);
1278                 pci_wake_from_d3(pdev, false);
1279         }
1280
1281         err = pci_cleanup_aer_uncorrect_error_status(pdev);
1282         if (err) {
1283                 dev_err(&pdev->dev,
1284                         "AER uncorrect error status clear failed: %#x\n", err);
1285         }
1286
1287         return result;
1288 }
1289
1290 static void ioat_pcie_error_resume(struct pci_dev *pdev)
1291 {
1292         struct ioatdma_device *ioat_dma = pci_get_drvdata(pdev);
1293
1294         dev_dbg(&pdev->dev, "%s: AER handling resuming\n", DRV_NAME);
1295
1296         /* initialize and bring everything back */
1297         ioat_resume(ioat_dma);
1298 }
1299
1300 static const struct pci_error_handlers ioat_err_handler = {
1301         .error_detected = ioat_pcie_error_detected,
1302         .slot_reset = ioat_pcie_error_slot_reset,
1303         .resume = ioat_pcie_error_resume,
1304 };
1305
1306 static struct pci_driver ioat_pci_driver = {
1307         .name           = DRV_NAME,
1308         .id_table       = ioat_pci_tbl,
1309         .probe          = ioat_pci_probe,
1310         .remove         = ioat_remove,
1311         .shutdown       = ioat_shutdown,
1312         .err_handler    = &ioat_err_handler,
1313 };
1314
1315 static struct ioatdma_device *
1316 alloc_ioatdma(struct pci_dev *pdev, void __iomem *iobase)
1317 {
1318         struct device *dev = &pdev->dev;
1319         struct ioatdma_device *d = devm_kzalloc(dev, sizeof(*d), GFP_KERNEL);
1320
1321         if (!d)
1322                 return NULL;
1323         d->pdev = pdev;
1324         d->reg_base = iobase;
1325         return d;
1326 }
1327
1328 static int ioat_pci_probe(struct pci_dev *pdev, const struct pci_device_id *id)
1329 {
1330         void __iomem * const *iomap;
1331         struct device *dev = &pdev->dev;
1332         struct ioatdma_device *device;
1333         int err;
1334
1335         err = pcim_enable_device(pdev);
1336         if (err)
1337                 return err;
1338
1339         err = pcim_iomap_regions(pdev, 1 << IOAT_MMIO_BAR, DRV_NAME);
1340         if (err)
1341                 return err;
1342         iomap = pcim_iomap_table(pdev);
1343         if (!iomap)
1344                 return -ENOMEM;
1345
1346         err = pci_set_dma_mask(pdev, DMA_BIT_MASK(64));
1347         if (err)
1348                 err = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
1349         if (err)
1350                 return err;
1351
1352         err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
1353         if (err)
1354                 err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
1355         if (err)
1356                 return err;
1357
1358         device = alloc_ioatdma(pdev, iomap[IOAT_MMIO_BAR]);
1359         if (!device)
1360                 return -ENOMEM;
1361         pci_set_master(pdev);
1362         pci_set_drvdata(pdev, device);
1363
1364         device->version = readb(device->reg_base + IOAT_VER_OFFSET);
1365         if (device->version >= IOAT_VER_3_0) {
1366                 if (is_skx_ioat(pdev))
1367                         device->version = IOAT_VER_3_2;
1368                 err = ioat3_dma_probe(device, ioat_dca_enabled);
1369
1370                 if (device->version >= IOAT_VER_3_3)
1371                         pci_enable_pcie_error_reporting(pdev);
1372         } else
1373                 return -ENODEV;
1374
1375         if (err) {
1376                 dev_err(dev, "Intel(R) I/OAT DMA Engine init failed\n");
1377                 pci_disable_pcie_error_reporting(pdev);
1378                 return -ENODEV;
1379         }
1380
1381         return 0;
1382 }
1383
1384 static void ioat_remove(struct pci_dev *pdev)
1385 {
1386         struct ioatdma_device *device = pci_get_drvdata(pdev);
1387
1388         if (!device)
1389                 return;
1390
1391         dev_err(&pdev->dev, "Removing dma and dca services\n");
1392         if (device->dca) {
1393                 unregister_dca_provider(device->dca, &pdev->dev);
1394                 free_dca_provider(device->dca);
1395                 device->dca = NULL;
1396         }
1397
1398         pci_disable_pcie_error_reporting(pdev);
1399         ioat_dma_remove(device);
1400 }
1401
1402 static int __init ioat_init_module(void)
1403 {
1404         int err = -ENOMEM;
1405
1406         pr_info("%s: Intel(R) QuickData Technology Driver %s\n",
1407                 DRV_NAME, IOAT_DMA_VERSION);
1408
1409         ioat_cache = kmem_cache_create("ioat", sizeof(struct ioat_ring_ent),
1410                                         0, SLAB_HWCACHE_ALIGN, NULL);
1411         if (!ioat_cache)
1412                 return -ENOMEM;
1413
1414         ioat_sed_cache = KMEM_CACHE(ioat_sed_ent, 0);
1415         if (!ioat_sed_cache)
1416                 goto err_ioat_cache;
1417
1418         err = pci_register_driver(&ioat_pci_driver);
1419         if (err)
1420                 goto err_ioat3_cache;
1421
1422         return 0;
1423
1424  err_ioat3_cache:
1425         kmem_cache_destroy(ioat_sed_cache);
1426
1427  err_ioat_cache:
1428         kmem_cache_destroy(ioat_cache);
1429
1430         return err;
1431 }
1432 module_init(ioat_init_module);
1433
1434 static void __exit ioat_exit_module(void)
1435 {
1436         pci_unregister_driver(&ioat_pci_driver);
1437         kmem_cache_destroy(ioat_cache);
1438 }
1439 module_exit(ioat_exit_module);