drivers/ata/sata_dwc_460ex.c

   1 /*
   2  * drivers/ata/sata_dwc_460ex.c
   3  *
   4  * Synopsys DesignWare Cores (DWC) SATA host driver
   5  *
   6  * Author: Mark Miesfeld <mmiesfeld@amcc.com>
   7  *
   8  * Ported from 2.6.19.2 to 2.6.25/26 by Stefan Roese <sr@denx.de>
   9  * Copyright 2008 DENX Software Engineering
  10  *
  11  * Based on versions provided by AMCC and Synopsys which are:
  12  *          Copyright 2006 Applied Micro Circuits Corporation
  13  *          COPYRIGHT (C) 2005  SYNOPSYS, INC.  ALL RIGHTS RESERVED
  14  *
  15  * This program is free software; you can redistribute  it and/or modify it
  16  * under  the terms of  the GNU General  Public License as published by the
  17  * Free Software Foundation;  either version 2 of the  License, or (at your
  18  * option) any later version.
  19  */
  20
  21 #ifdef CONFIG_SATA_DWC_DEBUG
  22 #define DEBUG
  23 #endif
  24
  25 #ifdef CONFIG_SATA_DWC_VDEBUG
  26 #define VERBOSE_DEBUG
  27 #define DEBUG_NCQ
  28 #endif
  29
  30 #include <linux/kernel.h>
  31 #include <linux/module.h>
  32 #include <linux/device.h>
  33 #include <linux/dmaengine.h>
  34 #include <linux/of_address.h>
  35 #include <linux/of_irq.h>
  36 #include <linux/of_platform.h>
  37 #include <linux/platform_device.h>
  38 #include <linux/phy/phy.h>
  39 #include <linux/libata.h>
  40 #include <linux/slab.h>
  41
  42 #include "libata.h"
  43
  44 #include <scsi/scsi_host.h>
  45 #include <scsi/scsi_cmnd.h>
  46
  47 /* These two are defined in "libata.h" */
  48 #undef  DRV_NAME
  49 #undef  DRV_VERSION
  50
  51 #define DRV_NAME        "sata-dwc"
  52 #define DRV_VERSION     "1.3"
  53
  54 #define sata_dwc_writel(a, v)   writel_relaxed(v, a)
  55 #define sata_dwc_readl(a)       readl_relaxed(a)
  56
  57 #ifndef NO_IRQ
  58 #define NO_IRQ          0
  59 #endif
  60
  61 #define AHB_DMA_BRST_DFLT       64      /* 16 data items burst length */
  62
  63 enum {
  64         SATA_DWC_MAX_PORTS = 1,
  65
  66         SATA_DWC_SCR_OFFSET = 0x24,
  67         SATA_DWC_REG_OFFSET = 0x64,
  68 };
  69
  70 /* DWC SATA Registers */
  71 struct sata_dwc_regs {
  72         u32 fptagr;             /* 1st party DMA tag */
  73         u32 fpbor;              /* 1st party DMA buffer offset */
  74         u32 fptcr;              /* 1st party DMA Xfr count */
  75         u32 dmacr;              /* DMA Control */
  76         u32 dbtsr;              /* DMA Burst Transac size */
  77         u32 intpr;              /* Interrupt Pending */
  78         u32 intmr;              /* Interrupt Mask */
  79         u32 errmr;              /* Error Mask */
  80         u32 llcr;               /* Link Layer Control */
  81         u32 phycr;              /* PHY Control */
  82         u32 physr;              /* PHY Status */
  83         u32 rxbistpd;           /* Recvd BIST pattern def register */
  84         u32 rxbistpd1;          /* Recvd BIST data dword1 */
  85         u32 rxbistpd2;          /* Recvd BIST pattern data dword2 */
  86         u32 txbistpd;           /* Trans BIST pattern def register */
  87         u32 txbistpd1;          /* Trans BIST data dword1 */
  88         u32 txbistpd2;          /* Trans BIST data dword2 */
  89         u32 bistcr;             /* BIST Control Register */
  90         u32 bistfctr;           /* BIST FIS Count Register */
  91         u32 bistsr;             /* BIST Status Register */
  92         u32 bistdecr;           /* BIST Dword Error count register */
  93         u32 res[15];            /* Reserved locations */
  94         u32 testr;              /* Test Register */
  95         u32 versionr;           /* Version Register */
  96         u32 idr;                /* ID Register */
  97         u32 unimpl[192];        /* Unimplemented */
  98         u32 dmadr[256];         /* FIFO Locations in DMA Mode */
  99 };
 100
 101 enum {
 102         SCR_SCONTROL_DET_ENABLE =       0x00000001,
 103         SCR_SSTATUS_DET_PRESENT =       0x00000001,
 104         SCR_SERROR_DIAG_X       =       0x04000000,
 105 /* DWC SATA Register Operations */
 106         SATA_DWC_TXFIFO_DEPTH   =       0x01FF,
 107         SATA_DWC_RXFIFO_DEPTH   =       0x01FF,
 108         SATA_DWC_DMACR_TMOD_TXCHEN =    0x00000004,
 109         SATA_DWC_DMACR_TXCHEN   = (0x00000001 | SATA_DWC_DMACR_TMOD_TXCHEN),
 110         SATA_DWC_DMACR_RXCHEN   = (0x00000002 | SATA_DWC_DMACR_TMOD_TXCHEN),
 111         SATA_DWC_DMACR_TXRXCH_CLEAR =   SATA_DWC_DMACR_TMOD_TXCHEN,
 112         SATA_DWC_INTPR_DMAT     =       0x00000001,
 113         SATA_DWC_INTPR_NEWFP    =       0x00000002,
 114         SATA_DWC_INTPR_PMABRT   =       0x00000004,
 115         SATA_DWC_INTPR_ERR      =       0x00000008,
 116         SATA_DWC_INTPR_NEWBIST  =       0x00000010,
 117         SATA_DWC_INTPR_IPF      =       0x10000000,
 118         SATA_DWC_INTMR_DMATM    =       0x00000001,
 119         SATA_DWC_INTMR_NEWFPM   =       0x00000002,
 120         SATA_DWC_INTMR_PMABRTM  =       0x00000004,
 121         SATA_DWC_INTMR_ERRM     =       0x00000008,
 122         SATA_DWC_INTMR_NEWBISTM =       0x00000010,
 123         SATA_DWC_LLCR_SCRAMEN   =       0x00000001,
 124         SATA_DWC_LLCR_DESCRAMEN =       0x00000002,
 125         SATA_DWC_LLCR_RPDEN     =       0x00000004,
 126 /* This is all error bits, zero's are reserved fields. */
 127         SATA_DWC_SERROR_ERR_BITS =      0x0FFF0F03
 128 };
 129
 130 #define SATA_DWC_SCR0_SPD_GET(v)        (((v) >> 4) & 0x0000000F)
 131 #define SATA_DWC_DMACR_TX_CLEAR(v)      (((v) & ~SATA_DWC_DMACR_TXCHEN) |\
 132                                                  SATA_DWC_DMACR_TMOD_TXCHEN)
 133 #define SATA_DWC_DMACR_RX_CLEAR(v)      (((v) & ~SATA_DWC_DMACR_RXCHEN) |\
 134                                                  SATA_DWC_DMACR_TMOD_TXCHEN)
 135 #define SATA_DWC_DBTSR_MWR(size)        (((size)/4) & SATA_DWC_TXFIFO_DEPTH)
 136 #define SATA_DWC_DBTSR_MRD(size)        ((((size)/4) & SATA_DWC_RXFIFO_DEPTH)\
 137                                                  << 16)
 138 struct sata_dwc_device {
 139         struct device           *dev;           /* generic device struct */
 140         struct ata_probe_ent    *pe;            /* ptr to probe-ent */
 141         struct ata_host         *host;
 142         struct sata_dwc_regs __iomem *sata_dwc_regs;    /* DW SATA specific */
 143         u32                     sactive_issued;
 144         u32                     sactive_queued;
 145         struct phy              *phy;
 146         phys_addr_t             dmadr;
 147 #ifdef CONFIG_SATA_DWC_OLD_DMA
 148         struct dw_dma_chip      *dma;
 149 #endif
 150 };
 151
 152 /*
 153  * Allow one extra special slot for commands and DMA management
 154  * to account for libata internal commands.
 155  */
 156 #define SATA_DWC_QCMD_MAX       (ATA_MAX_QUEUE + 1)
 157
 158 struct sata_dwc_device_port {
 159         struct sata_dwc_device  *hsdev;
 160         int                     cmd_issued[SATA_DWC_QCMD_MAX];
 161         int                     dma_pending[SATA_DWC_QCMD_MAX];
 162
 163         /* DMA info */
 164         struct dma_chan                 *chan;
 165         struct dma_async_tx_descriptor  *desc[SATA_DWC_QCMD_MAX];
 166         u32                             dma_interrupt_count;
 167 };
 168
 169 /*
 170  * Commonly used DWC SATA driver macros
 171  */
 172 #define HSDEV_FROM_HOST(host)   ((struct sata_dwc_device *)(host)->private_data)
 173 #define HSDEV_FROM_AP(ap)       ((struct sata_dwc_device *)(ap)->host->private_data)
 174 #define HSDEVP_FROM_AP(ap)      ((struct sata_dwc_device_port *)(ap)->private_data)
 175 #define HSDEV_FROM_QC(qc)       ((struct sata_dwc_device *)(qc)->ap->host->private_data)
 176 #define HSDEV_FROM_HSDEVP(p)    ((struct sata_dwc_device *)(p)->hsdev)
 177
 178 enum {
 179         SATA_DWC_CMD_ISSUED_NOT         = 0,
 180         SATA_DWC_CMD_ISSUED_PEND        = 1,
 181         SATA_DWC_CMD_ISSUED_EXEC        = 2,
 182         SATA_DWC_CMD_ISSUED_NODATA      = 3,
 183
 184         SATA_DWC_DMA_PENDING_NONE       = 0,
 185         SATA_DWC_DMA_PENDING_TX         = 1,
 186         SATA_DWC_DMA_PENDING_RX         = 2,
 187 };
 188
 189 /*
 190  * Prototypes
 191  */
 192 static void sata_dwc_bmdma_start_by_tag(struct ata_queued_cmd *qc, u8 tag);
 193 static int sata_dwc_qc_complete(struct ata_port *ap, struct ata_queued_cmd *qc,
 194                                 u32 check_status);
 195 static void sata_dwc_dma_xfer_complete(struct ata_port *ap, u32 check_status);
 196 static void sata_dwc_port_stop(struct ata_port *ap);
 197 static void sata_dwc_clear_dmacr(struct sata_dwc_device_port *hsdevp, u8 tag);
 198
 199 #ifdef CONFIG_SATA_DWC_OLD_DMA
 200
 201 #include <linux/platform_data/dma-dw.h>
 202 #include <linux/dma/dw.h>
 203
 204 static struct dw_dma_slave sata_dwc_dma_dws = {
 205         .src_id = 0,
 206         .dst_id = 0,
 207         .m_master = 1,
 208         .p_master = 0,
 209 };
 210
 211 static bool sata_dwc_dma_filter(struct dma_chan *chan, void *param)
 212 {
 213         struct dw_dma_slave *dws = &sata_dwc_dma_dws;
 214
 215         if (dws->dma_dev != chan->device->dev)
 216                 return false;
 217
 218         chan->private = dws;
 219         return true;
 220 }
 221
 222 static int sata_dwc_dma_get_channel_old(struct sata_dwc_device_port *hsdevp)
 223 {
 224         struct sata_dwc_device *hsdev = hsdevp->hsdev;
 225         struct dw_dma_slave *dws = &sata_dwc_dma_dws;
 226         dma_cap_mask_t mask;
 227
 228         dws->dma_dev = hsdev->dev;
 229
 230         dma_cap_zero(mask);
 231         dma_cap_set(DMA_SLAVE, mask);
 232
 233         /* Acquire DMA channel */
 234         hsdevp->chan = dma_request_channel(mask, sata_dwc_dma_filter, hsdevp);
 235         if (!hsdevp->chan) {
 236                 dev_err(hsdev->dev, "%s: dma channel unavailable\n",
 237                          __func__);
 238                 return -EAGAIN;
 239         }
 240
 241         return 0;
 242 }
 243
 244 static int sata_dwc_dma_init_old(struct platform_device *pdev,
 245                                  struct sata_dwc_device *hsdev)
 246 {
 247         struct device_node *np = pdev->dev.of_node;
 248         struct resource *res;
 249
 250         hsdev->dma = devm_kzalloc(&pdev->dev, sizeof(*hsdev->dma), GFP_KERNEL);
 251         if (!hsdev->dma)
 252                 return -ENOMEM;
 253
 254         hsdev->dma->dev = &pdev->dev;
 255         hsdev->dma->id = pdev->id;
 256
 257         /* Get SATA DMA interrupt number */
 258         hsdev->dma->irq = irq_of_parse_and_map(np, 1);
 259         if (hsdev->dma->irq == NO_IRQ) {
 260                 dev_err(&pdev->dev, "no SATA DMA irq\n");
 261                 return -ENODEV;
 262         }
 263
 264         /* Get physical SATA DMA register base address */
 265         res = platform_get_resource(pdev, IORESOURCE_MEM, 1);
 266         hsdev->dma->regs = devm_ioremap_resource(&pdev->dev, res);
 267         if (IS_ERR(hsdev->dma->regs))
 268                 return PTR_ERR(hsdev->dma->regs);
 269
 270         /* Initialize AHB DMAC */
 271         return dw_dma_probe(hsdev->dma);
 272 }
 273
 274 static void sata_dwc_dma_exit_old(struct sata_dwc_device *hsdev)
 275 {
 276         if (!hsdev->dma)
 277                 return;
 278
 279         dw_dma_remove(hsdev->dma);
 280 }
 281
 282 #endif
 283
 284 static const char *get_prot_descript(u8 protocol)
 285 {
 286         switch (protocol) {
 287         case ATA_PROT_NODATA:
 288                 return "ATA no data";
 289         case ATA_PROT_PIO:
 290                 return "ATA PIO";
 291         case ATA_PROT_DMA:
 292                 return "ATA DMA";
 293         case ATA_PROT_NCQ:
 294                 return "ATA NCQ";
 295         case ATA_PROT_NCQ_NODATA:
 296                 return "ATA NCQ no data";
 297         case ATAPI_PROT_NODATA:
 298                 return "ATAPI no data";
 299         case ATAPI_PROT_PIO:
 300                 return "ATAPI PIO";
 301         case ATAPI_PROT_DMA:
 302                 return "ATAPI DMA";
 303         default:
 304                 return "unknown";
 305         }
 306 }
 307
 308 static const char *get_dma_dir_descript(int dma_dir)
 309 {
 310         switch ((enum dma_data_direction)dma_dir) {
 311         case DMA_BIDIRECTIONAL:
 312                 return "bidirectional";
 313         case DMA_TO_DEVICE:
 314                 return "to device";
 315         case DMA_FROM_DEVICE:
 316                 return "from device";
 317         default:
 318                 return "none";
 319         }
 320 }
 321
 322 static void sata_dwc_tf_dump(struct ata_port *ap, struct ata_taskfile *tf)
 323 {
 324         dev_vdbg(ap->dev,
 325                 "taskfile cmd: 0x%02x protocol: %s flags: 0x%lx device: %x\n",
 326                 tf->command, get_prot_descript(tf->protocol), tf->flags,
 327                 tf->device);
 328         dev_vdbg(ap->dev,
 329                 "feature: 0x%02x nsect: 0x%x lbal: 0x%x lbam: 0x%x lbah: 0x%x\n",
 330                 tf->feature, tf->nsect, tf->lbal, tf->lbam, tf->lbah);
 331         dev_vdbg(ap->dev,
 332                 "hob_feature: 0x%02x hob_nsect: 0x%x hob_lbal: 0x%x hob_lbam: 0x%x hob_lbah: 0x%x\n",
 333                 tf->hob_feature, tf->hob_nsect, tf->hob_lbal, tf->hob_lbam,
 334                 tf->hob_lbah);
 335 }
 336
 337 static void dma_dwc_xfer_done(void *hsdev_instance)
 338 {
 339         unsigned long flags;
 340         struct sata_dwc_device *hsdev = hsdev_instance;
 341         struct ata_host *host = (struct ata_host *)hsdev->host;
 342         struct ata_port *ap;
 343         struct sata_dwc_device_port *hsdevp;
 344         u8 tag = 0;
 345         unsigned int port = 0;
 346
 347         spin_lock_irqsave(&host->lock, flags);
 348         ap = host->ports[port];
 349         hsdevp = HSDEVP_FROM_AP(ap);
 350         tag = ap->link.active_tag;
 351
 352         /*
 353          * Each DMA command produces 2 interrupts.  Only
 354          * complete the command after both interrupts have been
 355          * seen. (See sata_dwc_isr())
 356          */
 357         hsdevp->dma_interrupt_count++;
 358         sata_dwc_clear_dmacr(hsdevp, tag);
 359
 360         if (hsdevp->dma_pending[tag] == SATA_DWC_DMA_PENDING_NONE) {
 361                 dev_err(ap->dev, "DMA not pending tag=0x%02x pending=%d\n",
 362                         tag, hsdevp->dma_pending[tag]);
 363         }
 364
 365         if ((hsdevp->dma_interrupt_count % 2) == 0)
 366                 sata_dwc_dma_xfer_complete(ap, 1);
 367
 368         spin_unlock_irqrestore(&host->lock, flags);
 369 }
 370
 371 static struct dma_async_tx_descriptor *dma_dwc_xfer_setup(struct ata_queued_cmd *qc)
 372 {
 373         struct ata_port *ap = qc->ap;
 374         struct sata_dwc_device_port *hsdevp = HSDEVP_FROM_AP(ap);
 375         struct sata_dwc_device *hsdev = HSDEV_FROM_AP(ap);
 376         struct dma_slave_config sconf;
 377         struct dma_async_tx_descriptor *desc;
 378
 379         if (qc->dma_dir == DMA_DEV_TO_MEM) {
 380                 sconf.src_addr = hsdev->dmadr;
 381                 sconf.device_fc = false;
 382         } else {        /* DMA_MEM_TO_DEV */
 383                 sconf.dst_addr = hsdev->dmadr;
 384                 sconf.device_fc = false;
 385         }
 386
 387         sconf.direction = qc->dma_dir;
 388         sconf.src_maxburst = AHB_DMA_BRST_DFLT / 4;     /* in items */
 389         sconf.dst_maxburst = AHB_DMA_BRST_DFLT / 4;     /* in items */
 390         sconf.src_addr_width = DMA_SLAVE_BUSWIDTH_4_BYTES;
 391         sconf.dst_addr_width = DMA_SLAVE_BUSWIDTH_4_BYTES;
 392
 393         dmaengine_slave_config(hsdevp->chan, &sconf);
 394
 395         /* Convert SG list to linked list of items (LLIs) for AHB DMA */
 396         desc = dmaengine_prep_slave_sg(hsdevp->chan, qc->sg, qc->n_elem,
 397                                        qc->dma_dir,
 398                                        DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
 399
 400         if (!desc)
 401                 return NULL;
 402
 403         desc->callback = dma_dwc_xfer_done;
 404         desc->callback_param = hsdev;
 405
 406         dev_dbg(hsdev->dev, "%s sg: 0x%p, count: %d addr: %pa\n", __func__,
 407                 qc->sg, qc->n_elem, &hsdev->dmadr);
 408
 409         return desc;
 410 }
 411
 412 static int sata_dwc_scr_read(struct ata_link *link, unsigned int scr, u32 *val)
 413 {
 414         if (scr > SCR_NOTIFICATION) {
 415                 dev_err(link->ap->dev, "%s: Incorrect SCR offset 0x%02x\n",
 416                         __func__, scr);
 417                 return -EINVAL;
 418         }
 419
 420         *val = sata_dwc_readl(link->ap->ioaddr.scr_addr + (scr * 4));
 421         dev_dbg(link->ap->dev, "%s: id=%d reg=%d val=0x%08x\n", __func__,
 422                 link->ap->print_id, scr, *val);
 423
 424         return 0;
 425 }
 426
 427 static int sata_dwc_scr_write(struct ata_link *link, unsigned int scr, u32 val)
 428 {
 429         dev_dbg(link->ap->dev, "%s: id=%d reg=%d val=0x%08x\n", __func__,
 430                 link->ap->print_id, scr, val);
 431         if (scr > SCR_NOTIFICATION) {
 432                 dev_err(link->ap->dev, "%s: Incorrect SCR offset 0x%02x\n",
 433                          __func__, scr);
 434                 return -EINVAL;
 435         }
 436         sata_dwc_writel(link->ap->ioaddr.scr_addr + (scr * 4), val);
 437
 438         return 0;
 439 }
 440
 441 static void clear_serror(struct ata_port *ap)
 442 {
 443         u32 val;
 444         sata_dwc_scr_read(&ap->link, SCR_ERROR, &val);
 445         sata_dwc_scr_write(&ap->link, SCR_ERROR, val);
 446 }
 447
 448 static void clear_interrupt_bit(struct sata_dwc_device *hsdev, u32 bit)
 449 {
 450         sata_dwc_writel(&hsdev->sata_dwc_regs->intpr,
 451                         sata_dwc_readl(&hsdev->sata_dwc_regs->intpr));
 452 }
 453
 454 static u32 qcmd_tag_to_mask(u8 tag)
 455 {
 456         return 0x00000001 << (tag & 0x1f);
 457 }
 458
 459 /* See ahci.c */
 460 static void sata_dwc_error_intr(struct ata_port *ap,
 461                                 struct sata_dwc_device *hsdev, uint intpr)
 462 {
 463         struct sata_dwc_device_port *hsdevp = HSDEVP_FROM_AP(ap);
 464         struct ata_eh_info *ehi = &ap->link.eh_info;
 465         unsigned int err_mask = 0, action = 0;
 466         struct ata_queued_cmd *qc;
 467         u32 serror;
 468         u8 status, tag;
 469
 470         ata_ehi_clear_desc(ehi);
 471
 472         sata_dwc_scr_read(&ap->link, SCR_ERROR, &serror);
 473         status = ap->ops->sff_check_status(ap);
 474
 475         tag = ap->link.active_tag;
 476
 477         dev_err(ap->dev,
 478                 "%s SCR_ERROR=0x%08x intpr=0x%08x status=0x%08x dma_intp=%d pending=%d issued=%d",
 479                 __func__, serror, intpr, status, hsdevp->dma_interrupt_count,
 480                 hsdevp->dma_pending[tag], hsdevp->cmd_issued[tag]);
 481
 482         /* Clear error register and interrupt bit */
 483         clear_serror(ap);
 484         clear_interrupt_bit(hsdev, SATA_DWC_INTPR_ERR);
 485
 486         /* This is the only error happening now.  TODO check for exact error */
 487
 488         err_mask |= AC_ERR_HOST_BUS;
 489         action |= ATA_EH_RESET;
 490
 491         /* Pass this on to EH */
 492         ehi->serror |= serror;
 493         ehi->action |= action;
 494
 495         qc = ata_qc_from_tag(ap, tag);
 496         if (qc)
 497                 qc->err_mask |= err_mask;
 498         else
 499                 ehi->err_mask |= err_mask;
 500
 501         ata_port_abort(ap);
 502 }
 503
 504 /*
 505  * Function : sata_dwc_isr
 506  * arguments : irq, void *dev_instance, struct pt_regs *regs
 507  * Return value : irqreturn_t - status of IRQ
 508  * This Interrupt handler called via port ops registered function.
 509  * .irq_handler = sata_dwc_isr
 510  */
 511 static irqreturn_t sata_dwc_isr(int irq, void *dev_instance)
 512 {
 513         struct ata_host *host = (struct ata_host *)dev_instance;
 514         struct sata_dwc_device *hsdev = HSDEV_FROM_HOST(host);
 515         struct ata_port *ap;
 516         struct ata_queued_cmd *qc;
 517         unsigned long flags;
 518         u8 status, tag;
 519         int handled, num_processed, port = 0;
 520         uint intpr, sactive, sactive2, tag_mask;
 521         struct sata_dwc_device_port *hsdevp;
 522         hsdev->sactive_issued = 0;
 523
 524         spin_lock_irqsave(&host->lock, flags);
 525
 526         /* Read the interrupt register */
 527         intpr = sata_dwc_readl(&hsdev->sata_dwc_regs->intpr);
 528
 529         ap = host->ports[port];
 530         hsdevp = HSDEVP_FROM_AP(ap);
 531
 532         dev_dbg(ap->dev, "%s intpr=0x%08x active_tag=%d\n", __func__, intpr,
 533                 ap->link.active_tag);
 534
 535         /* Check for error interrupt */
 536         if (intpr & SATA_DWC_INTPR_ERR) {
 537                 sata_dwc_error_intr(ap, hsdev, intpr);
 538                 handled = 1;
 539                 goto DONE;
 540         }
 541
 542         /* Check for DMA SETUP FIS (FP DMA) interrupt */
 543         if (intpr & SATA_DWC_INTPR_NEWFP) {
 544                 clear_interrupt_bit(hsdev, SATA_DWC_INTPR_NEWFP);
 545
 546                 tag = (u8)(sata_dwc_readl(&hsdev->sata_dwc_regs->fptagr));
 547                 dev_dbg(ap->dev, "%s: NEWFP tag=%d\n", __func__, tag);
 548                 if (hsdevp->cmd_issued[tag] != SATA_DWC_CMD_ISSUED_PEND)
 549                         dev_warn(ap->dev, "CMD tag=%d not pending?\n", tag);
 550
 551                 hsdev->sactive_issued |= qcmd_tag_to_mask(tag);
 552
 553                 qc = ata_qc_from_tag(ap, tag);
 554                 /*
 555                  * Start FP DMA for NCQ command.  At this point the tag is the
 556                  * active tag.  It is the tag that matches the command about to
 557                  * be completed.
 558                  */
 559                 qc->ap->link.active_tag = tag;
 560                 sata_dwc_bmdma_start_by_tag(qc, tag);
 561
 562                 handled = 1;
 563                 goto DONE;
 564         }
 565         sata_dwc_scr_read(&ap->link, SCR_ACTIVE, &sactive);
 566         tag_mask = (hsdev->sactive_issued | sactive) ^ sactive;
 567
 568         /* If no sactive issued and tag_mask is zero then this is not NCQ */
 569         if (hsdev->sactive_issued == 0 && tag_mask == 0) {
 570                 if (ap->link.active_tag == ATA_TAG_POISON)
 571                         tag = 0;
 572                 else
 573                         tag = ap->link.active_tag;
 574                 qc = ata_qc_from_tag(ap, tag);
 575
 576                 /* DEV interrupt w/ no active qc? */
 577                 if (unlikely(!qc || (qc->tf.flags & ATA_TFLAG_POLLING))) {
 578                         dev_err(ap->dev,
 579                                 "%s interrupt with no active qc qc=%p\n",
 580                                 __func__, qc);
 581                         ap->ops->sff_check_status(ap);
 582                         handled = 1;
 583                         goto DONE;
 584                 }
 585                 status = ap->ops->sff_check_status(ap);
 586
 587                 qc->ap->link.active_tag = tag;
 588                 hsdevp->cmd_issued[tag] = SATA_DWC_CMD_ISSUED_NOT;
 589
 590                 if (status & ATA_ERR) {
 591                         dev_dbg(ap->dev, "interrupt ATA_ERR (0x%x)\n", status);
 592                         sata_dwc_qc_complete(ap, qc, 1);
 593                         handled = 1;
 594                         goto DONE;
 595                 }
 596
 597                 dev_dbg(ap->dev, "%s non-NCQ cmd interrupt, protocol: %s\n",
 598                         __func__, get_prot_descript(qc->tf.protocol));
 599 DRVSTILLBUSY:
 600                 if (ata_is_dma(qc->tf.protocol)) {
 601                         /*
 602                          * Each DMA transaction produces 2 interrupts. The DMAC
 603                          * transfer complete interrupt and the SATA controller
 604                          * operation done interrupt. The command should be
 605                          * completed only after both interrupts are seen.
 606                          */
 607                         hsdevp->dma_interrupt_count++;
 608                         if (hsdevp->dma_pending[tag] == \
 609                                         SATA_DWC_DMA_PENDING_NONE) {
 610                                 dev_err(ap->dev,
 611                                         "%s: DMA not pending intpr=0x%08x status=0x%08x pending=%d\n",
 612                                         __func__, intpr, status,
 613                                         hsdevp->dma_pending[tag]);
 614                         }
 615
 616                         if ((hsdevp->dma_interrupt_count % 2) == 0)
 617                                 sata_dwc_dma_xfer_complete(ap, 1);
 618                 } else if (ata_is_pio(qc->tf.protocol)) {
 619                         ata_sff_hsm_move(ap, qc, status, 0);
 620                         handled = 1;
 621                         goto DONE;
 622                 } else {
 623                         if (unlikely(sata_dwc_qc_complete(ap, qc, 1)))
 624                                 goto DRVSTILLBUSY;
 625                 }
 626
 627                 handled = 1;
 628                 goto DONE;
 629         }
 630
 631         /*
 632          * This is a NCQ command. At this point we need to figure out for which
 633          * tags we have gotten a completion interrupt.  One interrupt may serve
 634          * as completion for more than one operation when commands are queued
 635          * (NCQ).  We need to process each completed command.
 636          */
 637
 638          /* process completed commands */
 639         sata_dwc_scr_read(&ap->link, SCR_ACTIVE, &sactive);
 640         tag_mask = (hsdev->sactive_issued | sactive) ^ sactive;
 641
 642         if (sactive != 0 || hsdev->sactive_issued > 1 || tag_mask > 1) {
 643                 dev_dbg(ap->dev,
 644                         "%s NCQ:sactive=0x%08x  sactive_issued=0x%08x tag_mask=0x%08x\n",
 645                         __func__, sactive, hsdev->sactive_issued, tag_mask);
 646         }
 647
 648         if ((tag_mask | hsdev->sactive_issued) != hsdev->sactive_issued) {
 649                 dev_warn(ap->dev,
 650                          "Bad tag mask?  sactive=0x%08x sactive_issued=0x%08x  tag_mask=0x%08x\n",
 651                          sactive, hsdev->sactive_issued, tag_mask);
 652         }
 653
 654         /* read just to clear ... not bad if currently still busy */
 655         status = ap->ops->sff_check_status(ap);
 656         dev_dbg(ap->dev, "%s ATA status register=0x%x\n", __func__, status);
 657
 658         tag = 0;
 659         num_processed = 0;
 660         while (tag_mask) {
 661                 num_processed++;
 662                 while (!(tag_mask & 0x00000001)) {
 663                         tag++;
 664                         tag_mask <<= 1;
 665                 }
 666
 667                 tag_mask &= (~0x00000001);
 668                 qc = ata_qc_from_tag(ap, tag);
 669
 670                 /* To be picked up by completion functions */
 671                 qc->ap->link.active_tag = tag;
 672                 hsdevp->cmd_issued[tag] = SATA_DWC_CMD_ISSUED_NOT;
 673
 674                 /* Let libata/scsi layers handle error */
 675                 if (status & ATA_ERR) {
 676                         dev_dbg(ap->dev, "%s ATA_ERR (0x%x)\n", __func__,
 677                                 status);
 678                         sata_dwc_qc_complete(ap, qc, 1);
 679                         handled = 1;
 680                         goto DONE;
 681                 }
 682
 683                 /* Process completed command */
 684                 dev_dbg(ap->dev, "%s NCQ command, protocol: %s\n", __func__,
 685                         get_prot_descript(qc->tf.protocol));
 686                 if (ata_is_dma(qc->tf.protocol)) {
 687                         hsdevp->dma_interrupt_count++;
 688                         if (hsdevp->dma_pending[tag] == \
 689                                         SATA_DWC_DMA_PENDING_NONE)
 690                                 dev_warn(ap->dev, "%s: DMA not pending?\n",
 691                                         __func__);
 692                         if ((hsdevp->dma_interrupt_count % 2) == 0)
 693                                 sata_dwc_dma_xfer_complete(ap, 1);
 694                 } else {
 695                         if (unlikely(sata_dwc_qc_complete(ap, qc, 1)))
 696                                 goto STILLBUSY;
 697                 }
 698                 continue;
 699
 700 STILLBUSY:
 701                 ap->stats.idle_irq++;
 702                 dev_warn(ap->dev, "STILL BUSY IRQ ata%d: irq trap\n",
 703                         ap->print_id);
 704         } /* while tag_mask */
 705
 706         /*
 707          * Check to see if any commands completed while we were processing our
 708          * initial set of completed commands (read status clears interrupts,
 709          * so we might miss a completed command interrupt if one came in while
 710          * we were processing --we read status as part of processing a completed
 711          * command).
 712          */
 713         sata_dwc_scr_read(&ap->link, SCR_ACTIVE, &sactive2);
 714         if (sactive2 != sactive) {
 715                 dev_dbg(ap->dev,
 716                         "More completed - sactive=0x%x sactive2=0x%x\n",
 717                         sactive, sactive2);
 718         }
 719         handled = 1;
 720
 721 DONE:
 722         spin_unlock_irqrestore(&host->lock, flags);
 723         return IRQ_RETVAL(handled);
 724 }
 725
 726 static void sata_dwc_clear_dmacr(struct sata_dwc_device_port *hsdevp, u8 tag)
 727 {
 728         struct sata_dwc_device *hsdev = HSDEV_FROM_HSDEVP(hsdevp);
 729         u32 dmacr = sata_dwc_readl(&hsdev->sata_dwc_regs->dmacr);
 730
 731         if (hsdevp->dma_pending[tag] == SATA_DWC_DMA_PENDING_RX) {
 732                 dmacr = SATA_DWC_DMACR_RX_CLEAR(dmacr);
 733                 sata_dwc_writel(&hsdev->sata_dwc_regs->dmacr, dmacr);
 734         } else if (hsdevp->dma_pending[tag] == SATA_DWC_DMA_PENDING_TX) {
 735                 dmacr = SATA_DWC_DMACR_TX_CLEAR(dmacr);
 736                 sata_dwc_writel(&hsdev->sata_dwc_regs->dmacr, dmacr);
 737         } else {
 738                 /*
 739                  * This should not happen, it indicates the driver is out of
 740                  * sync.  If it does happen, clear dmacr anyway.
 741                  */
 742                 dev_err(hsdev->dev,
 743                         "%s DMA protocol RX and TX DMA not pending tag=0x%02x pending=%d dmacr: 0x%08x\n",
 744                         __func__, tag, hsdevp->dma_pending[tag], dmacr);
 745                 sata_dwc_writel(&hsdev->sata_dwc_regs->dmacr,
 746                                 SATA_DWC_DMACR_TXRXCH_CLEAR);
 747         }
 748 }
 749
 750 static void sata_dwc_dma_xfer_complete(struct ata_port *ap, u32 check_status)
 751 {
 752         struct ata_queued_cmd *qc;
 753         struct sata_dwc_device_port *hsdevp = HSDEVP_FROM_AP(ap);
 754         struct sata_dwc_device *hsdev = HSDEV_FROM_AP(ap);
 755         u8 tag = 0;
 756
 757         tag = ap->link.active_tag;
 758         qc = ata_qc_from_tag(ap, tag);
 759         if (!qc) {
 760                 dev_err(ap->dev, "failed to get qc");
 761                 return;
 762         }
 763
 764 #ifdef DEBUG_NCQ
 765         if (tag > 0) {
 766                 dev_info(ap->dev,
 767                          "%s tag=%u cmd=0x%02x dma dir=%s proto=%s dmacr=0x%08x\n",
 768                          __func__, qc->hw_tag, qc->tf.command,
 769                          get_dma_dir_descript(qc->dma_dir),
 770                          get_prot_descript(qc->tf.protocol),
 771                          sata_dwc_readl(&hsdev->sata_dwc_regs->dmacr));
 772         }
 773 #endif
 774
 775         if (ata_is_dma(qc->tf.protocol)) {
 776                 if (hsdevp->dma_pending[tag] == SATA_DWC_DMA_PENDING_NONE) {
 777                         dev_err(ap->dev,
 778                                 "%s DMA protocol RX and TX DMA not pending dmacr: 0x%08x\n",
 779                                 __func__,
 780                                 sata_dwc_readl(&hsdev->sata_dwc_regs->dmacr));
 781                 }
 782
 783                 hsdevp->dma_pending[tag] = SATA_DWC_DMA_PENDING_NONE;
 784                 sata_dwc_qc_complete(ap, qc, check_status);
 785                 ap->link.active_tag = ATA_TAG_POISON;
 786         } else {
 787                 sata_dwc_qc_complete(ap, qc, check_status);
 788         }
 789 }
 790
 791 static int sata_dwc_qc_complete(struct ata_port *ap, struct ata_queued_cmd *qc,
 792                                 u32 check_status)
 793 {
 794         u8 status = 0;
 795         u32 mask = 0x0;
 796         u8 tag = qc->hw_tag;
 797         struct sata_dwc_device *hsdev = HSDEV_FROM_AP(ap);
 798         struct sata_dwc_device_port *hsdevp = HSDEVP_FROM_AP(ap);
 799         hsdev->sactive_queued = 0;
 800         dev_dbg(ap->dev, "%s checkstatus? %x\n", __func__, check_status);
 801
 802         if (hsdevp->dma_pending[tag] == SATA_DWC_DMA_PENDING_TX)
 803                 dev_err(ap->dev, "TX DMA PENDING\n");
 804         else if (hsdevp->dma_pending[tag] == SATA_DWC_DMA_PENDING_RX)
 805                 dev_err(ap->dev, "RX DMA PENDING\n");
 806         dev_dbg(ap->dev,
 807                 "QC complete cmd=0x%02x status=0x%02x ata%u: protocol=%d\n",
 808                 qc->tf.command, status, ap->print_id, qc->tf.protocol);
 809
 810         /* clear active bit */
 811         mask = (~(qcmd_tag_to_mask(tag)));
 812         hsdev->sactive_queued = hsdev->sactive_queued & mask;
 813         hsdev->sactive_issued = hsdev->sactive_issued & mask;
 814         ata_qc_complete(qc);
 815         return 0;
 816 }
 817
 818 static void sata_dwc_enable_interrupts(struct sata_dwc_device *hsdev)
 819 {
 820         /* Enable selective interrupts by setting the interrupt maskregister*/
 821         sata_dwc_writel(&hsdev->sata_dwc_regs->intmr,
 822                         SATA_DWC_INTMR_ERRM |
 823                         SATA_DWC_INTMR_NEWFPM |
 824                         SATA_DWC_INTMR_PMABRTM |
 825                         SATA_DWC_INTMR_DMATM);
 826         /*
 827          * Unmask the error bits that should trigger an error interrupt by
 828          * setting the error mask register.
 829          */
 830         sata_dwc_writel(&hsdev->sata_dwc_regs->errmr, SATA_DWC_SERROR_ERR_BITS);
 831
 832         dev_dbg(hsdev->dev, "%s: INTMR = 0x%08x, ERRMR = 0x%08x\n",
 833                  __func__, sata_dwc_readl(&hsdev->sata_dwc_regs->intmr),
 834                 sata_dwc_readl(&hsdev->sata_dwc_regs->errmr));
 835 }
 836
 837 static void sata_dwc_setup_port(struct ata_ioports *port, void __iomem *base)
 838 {
 839         port->cmd_addr          = base + 0x00;
 840         port->data_addr         = base + 0x00;
 841
 842         port->error_addr        = base + 0x04;
 843         port->feature_addr      = base + 0x04;
 844
 845         port->nsect_addr        = base + 0x08;
 846
 847         port->lbal_addr         = base + 0x0c;
 848         port->lbam_addr         = base + 0x10;
 849         port->lbah_addr         = base + 0x14;
 850
 851         port->device_addr       = base + 0x18;
 852         port->command_addr      = base + 0x1c;
 853         port->status_addr       = base + 0x1c;
 854
 855         port->altstatus_addr    = base + 0x20;
 856         port->ctl_addr          = base + 0x20;
 857 }
 858
 859 static int sata_dwc_dma_get_channel(struct sata_dwc_device_port *hsdevp)
 860 {
 861         struct sata_dwc_device *hsdev = hsdevp->hsdev;
 862         struct device *dev = hsdev->dev;
 863
 864 #ifdef CONFIG_SATA_DWC_OLD_DMA
 865         if (!of_find_property(dev->of_node, "dmas", NULL))
 866                 return sata_dwc_dma_get_channel_old(hsdevp);
 867 #endif
 868
 869         hsdevp->chan = dma_request_chan(dev, "sata-dma");
 870         if (IS_ERR(hsdevp->chan)) {
 871                 dev_err(dev, "failed to allocate dma channel: %ld\n",
 872                         PTR_ERR(hsdevp->chan));
 873                 return PTR_ERR(hsdevp->chan);
 874         }
 875
 876         return 0;
 877 }
 878
 879 /*
 880  * Function : sata_dwc_port_start
 881  * arguments : struct ata_ioports *port
 882  * Return value : returns 0 if success, error code otherwise
 883  * This function allocates the scatter gather LLI table for AHB DMA
 884  */
 885 static int sata_dwc_port_start(struct ata_port *ap)
 886 {
 887         int err = 0;
 888         struct sata_dwc_device *hsdev;
 889         struct sata_dwc_device_port *hsdevp = NULL;
 890         struct device *pdev;
 891         int i;
 892
 893         hsdev = HSDEV_FROM_AP(ap);
 894
 895         dev_dbg(ap->dev, "%s: port_no=%d\n", __func__, ap->port_no);
 896
 897         hsdev->host = ap->host;
 898         pdev = ap->host->dev;
 899         if (!pdev) {
 900                 dev_err(ap->dev, "%s: no ap->host->dev\n", __func__);
 901                 err = -ENODEV;
 902                 goto CLEANUP;
 903         }
 904
 905         /* Allocate Port Struct */
 906         hsdevp = kzalloc(sizeof(*hsdevp), GFP_KERNEL);
 907         if (!hsdevp) {
 908                 err = -ENOMEM;
 909                 goto CLEANUP;
 910         }
 911         hsdevp->hsdev = hsdev;
 912
 913         err = sata_dwc_dma_get_channel(hsdevp);
 914         if (err)
 915                 goto CLEANUP_ALLOC;
 916
 917         err = phy_power_on(hsdev->phy);
 918         if (err)
 919                 goto CLEANUP_ALLOC;
 920
 921         for (i = 0; i < SATA_DWC_QCMD_MAX; i++)
 922                 hsdevp->cmd_issued[i] = SATA_DWC_CMD_ISSUED_NOT;
 923
 924         ap->bmdma_prd = NULL;   /* set these so libata doesn't use them */
 925         ap->bmdma_prd_dma = 0;
 926
 927         if (ap->port_no == 0)  {
 928                 dev_dbg(ap->dev, "%s: clearing TXCHEN, RXCHEN in DMAC\n",
 929                         __func__);
 930                 sata_dwc_writel(&hsdev->sata_dwc_regs->dmacr,
 931                                 SATA_DWC_DMACR_TXRXCH_CLEAR);
 932
 933                 dev_dbg(ap->dev, "%s: setting burst size in DBTSR\n",
 934                          __func__);
 935                 sata_dwc_writel(&hsdev->sata_dwc_regs->dbtsr,
 936                                 (SATA_DWC_DBTSR_MWR(AHB_DMA_BRST_DFLT) |
 937                                  SATA_DWC_DBTSR_MRD(AHB_DMA_BRST_DFLT)));
 938         }
 939
 940         /* Clear any error bits before libata starts issuing commands */
 941         clear_serror(ap);
 942         ap->private_data = hsdevp;
 943         dev_dbg(ap->dev, "%s: done\n", __func__);
 944         return 0;
 945
 946 CLEANUP_ALLOC:
 947         kfree(hsdevp);
 948 CLEANUP:
 949         dev_dbg(ap->dev, "%s: fail. ap->id = %d\n", __func__, ap->print_id);
 950         return err;
 951 }
 952
 953 static void sata_dwc_port_stop(struct ata_port *ap)
 954 {
 955         struct sata_dwc_device_port *hsdevp = HSDEVP_FROM_AP(ap);
 956         struct sata_dwc_device *hsdev = HSDEV_FROM_AP(ap);
 957
 958         dev_dbg(ap->dev, "%s: ap->id = %d\n", __func__, ap->print_id);
 959
 960         dmaengine_terminate_sync(hsdevp->chan);
 961         dma_release_channel(hsdevp->chan);
 962         phy_power_off(hsdev->phy);
 963
 964         kfree(hsdevp);
 965         ap->private_data = NULL;
 966 }
 967
 968 /*
 969  * Function : sata_dwc_exec_command_by_tag
 970  * arguments : ata_port *ap, ata_taskfile *tf, u8 tag, u32 cmd_issued
 971  * Return value : None
 972  * This function keeps track of individual command tag ids and calls
 973  * ata_exec_command in libata
 974  */
 975 static void sata_dwc_exec_command_by_tag(struct ata_port *ap,
 976                                          struct ata_taskfile *tf,
 977                                          u8 tag, u32 cmd_issued)
 978 {
 979         struct sata_dwc_device_port *hsdevp = HSDEVP_FROM_AP(ap);
 980
 981         dev_dbg(ap->dev, "%s cmd(0x%02x): %s tag=%d\n", __func__, tf->command,
 982                 ata_get_cmd_descript(tf->command), tag);
 983
 984         hsdevp->cmd_issued[tag] = cmd_issued;
 985
 986         /*
 987          * Clear SError before executing a new command.
 988          * sata_dwc_scr_write and read can not be used here. Clearing the PM
 989          * managed SError register for the disk needs to be done before the
 990          * task file is loaded.
 991          */
 992         clear_serror(ap);
 993         ata_sff_exec_command(ap, tf);
 994 }
 995
 996 static void sata_dwc_bmdma_setup_by_tag(struct ata_queued_cmd *qc, u8 tag)
 997 {
 998         sata_dwc_exec_command_by_tag(qc->ap, &qc->tf, tag,
 999                                      SATA_DWC_CMD_ISSUED_PEND);
1000 }
1001
1002 static void sata_dwc_bmdma_setup(struct ata_queued_cmd *qc)
1003 {
1004         u8 tag = qc->hw_tag;
1005
1006         if (ata_is_ncq(qc->tf.protocol)) {
1007                 dev_dbg(qc->ap->dev, "%s: ap->link.sactive=0x%08x tag=%d\n",
1008                         __func__, qc->ap->link.sactive, tag);
1009         } else {
1010                 tag = 0;
1011         }
1012         sata_dwc_bmdma_setup_by_tag(qc, tag);
1013 }
1014
1015 static void sata_dwc_bmdma_start_by_tag(struct ata_queued_cmd *qc, u8 tag)
1016 {
1017         int start_dma;
1018         u32 reg;
1019         struct sata_dwc_device *hsdev = HSDEV_FROM_QC(qc);
1020         struct ata_port *ap = qc->ap;
1021         struct sata_dwc_device_port *hsdevp = HSDEVP_FROM_AP(ap);
1022         struct dma_async_tx_descriptor *desc = hsdevp->desc[tag];
1023         int dir = qc->dma_dir;
1024
1025         if (hsdevp->cmd_issued[tag] != SATA_DWC_CMD_ISSUED_NOT) {
1026                 start_dma = 1;
1027                 if (dir == DMA_TO_DEVICE)
1028                         hsdevp->dma_pending[tag] = SATA_DWC_DMA_PENDING_TX;
1029                 else
1030                         hsdevp->dma_pending[tag] = SATA_DWC_DMA_PENDING_RX;
1031         } else {
1032                 dev_err(ap->dev,
1033                         "%s: Command not pending cmd_issued=%d (tag=%d) DMA NOT started\n",
1034                         __func__, hsdevp->cmd_issued[tag], tag);
1035                 start_dma = 0;
1036         }
1037
1038         dev_dbg(ap->dev,
1039                 "%s qc=%p tag: %x cmd: 0x%02x dma_dir: %s start_dma? %x\n",
1040                 __func__, qc, tag, qc->tf.command,
1041                 get_dma_dir_descript(qc->dma_dir), start_dma);
1042         sata_dwc_tf_dump(ap, &qc->tf);
1043
1044         if (start_dma) {
1045                 sata_dwc_scr_read(&ap->link, SCR_ERROR, &reg);
1046                 if (reg & SATA_DWC_SERROR_ERR_BITS) {
1047                         dev_err(ap->dev, "%s: ****** SError=0x%08x ******\n",
1048                                 __func__, reg);
1049                 }
1050
1051                 if (dir == DMA_TO_DEVICE)
1052                         sata_dwc_writel(&hsdev->sata_dwc_regs->dmacr,
1053                                         SATA_DWC_DMACR_TXCHEN);
1054                 else
1055                         sata_dwc_writel(&hsdev->sata_dwc_regs->dmacr,
1056                                         SATA_DWC_DMACR_RXCHEN);
1057
1058                 /* Enable AHB DMA transfer on the specified channel */
1059                 dmaengine_submit(desc);
1060                 dma_async_issue_pending(hsdevp->chan);
1061         }
1062 }
1063
1064 static void sata_dwc_bmdma_start(struct ata_queued_cmd *qc)
1065 {
1066         u8 tag = qc->hw_tag;
1067
1068         if (ata_is_ncq(qc->tf.protocol)) {
1069                 dev_dbg(qc->ap->dev, "%s: ap->link.sactive=0x%08x tag=%d\n",
1070                         __func__, qc->ap->link.sactive, tag);
1071         } else {
1072                 tag = 0;
1073         }
1074         dev_dbg(qc->ap->dev, "%s\n", __func__);
1075         sata_dwc_bmdma_start_by_tag(qc, tag);
1076 }
1077
1078 static unsigned int sata_dwc_qc_issue(struct ata_queued_cmd *qc)
1079 {
1080         u32 sactive;
1081         u8 tag = qc->hw_tag;
1082         struct ata_port *ap = qc->ap;
1083         struct sata_dwc_device_port *hsdevp = HSDEVP_FROM_AP(ap);
1084
1085 #ifdef DEBUG_NCQ
1086         if (qc->hw_tag > 0 || ap->link.sactive > 1)
1087                 dev_info(ap->dev,
1088                          "%s ap id=%d cmd(0x%02x)=%s qc tag=%d prot=%s ap active_tag=0x%08x ap sactive=0x%08x\n",
1089                          __func__, ap->print_id, qc->tf.command,
1090                          ata_get_cmd_descript(qc->tf.command),
1091                          qc->hw_tag, get_prot_descript(qc->tf.protocol),
1092                          ap->link.active_tag, ap->link.sactive);
1093 #endif
1094
1095         if (!ata_is_ncq(qc->tf.protocol))
1096                 tag = 0;
1097
1098         if (ata_is_dma(qc->tf.protocol)) {
1099                 hsdevp->desc[tag] = dma_dwc_xfer_setup(qc);
1100                 if (!hsdevp->desc[tag])
1101                         return AC_ERR_SYSTEM;
1102         } else {
1103                 hsdevp->desc[tag] = NULL;
1104         }
1105
1106         if (ata_is_ncq(qc->tf.protocol)) {
1107                 sata_dwc_scr_read(&ap->link, SCR_ACTIVE, &sactive);
1108                 sactive |= (0x00000001 << tag);
1109                 sata_dwc_scr_write(&ap->link, SCR_ACTIVE, sactive);
1110
1111                 dev_dbg(qc->ap->dev,
1112                         "%s: tag=%d ap->link.sactive = 0x%08x sactive=0x%08x\n",
1113                         __func__, tag, qc->ap->link.sactive, sactive);
1114
1115                 ap->ops->sff_tf_load(ap, &qc->tf);
1116                 sata_dwc_exec_command_by_tag(ap, &qc->tf, tag,
1117                                              SATA_DWC_CMD_ISSUED_PEND);
1118         } else {
1119                 return ata_bmdma_qc_issue(qc);
1120         }
1121         return 0;
1122 }
1123
1124 static void sata_dwc_error_handler(struct ata_port *ap)
1125 {
1126         ata_sff_error_handler(ap);
1127 }
1128
1129 static int sata_dwc_hardreset(struct ata_link *link, unsigned int *class,
1130                               unsigned long deadline)
1131 {
1132         struct sata_dwc_device *hsdev = HSDEV_FROM_AP(link->ap);
1133         int ret;
1134
1135         ret = sata_sff_hardreset(link, class, deadline);
1136
1137         sata_dwc_enable_interrupts(hsdev);
1138
1139         /* Reconfigure the DMA control register */
1140         sata_dwc_writel(&hsdev->sata_dwc_regs->dmacr,
1141                         SATA_DWC_DMACR_TXRXCH_CLEAR);
1142
1143         /* Reconfigure the DMA Burst Transaction Size register */
1144         sata_dwc_writel(&hsdev->sata_dwc_regs->dbtsr,
1145                         SATA_DWC_DBTSR_MWR(AHB_DMA_BRST_DFLT) |
1146                         SATA_DWC_DBTSR_MRD(AHB_DMA_BRST_DFLT));
1147
1148         return ret;
1149 }
1150
1151 static void sata_dwc_dev_select(struct ata_port *ap, unsigned int device)
1152 {
1153         /* SATA DWC is master only */
1154 }
1155
1156 /*
1157  * scsi mid-layer and libata interface structures
1158  */
1159 static struct scsi_host_template sata_dwc_sht = {
1160         ATA_NCQ_SHT(DRV_NAME),
1161         /*
1162          * test-only: Currently this driver doesn't handle NCQ
1163          * correctly. We enable NCQ but set the queue depth to a
1164          * max of 1. This will get fixed in in a future release.
1165          */
1166         .sg_tablesize           = LIBATA_MAX_PRD,
1167         /* .can_queue           = ATA_MAX_QUEUE, */
1168         /*
1169          * Make sure a LLI block is not created that will span 8K max FIS
1170          * boundary. If the block spans such a FIS boundary, there is a chance
1171          * that a DMA burst will cross that boundary -- this results in an
1172          * error in the host controller.
1173          */
1174         .dma_boundary           = 0x1fff /* ATA_DMA_BOUNDARY */,
1175 };
1176
1177 static struct ata_port_operations sata_dwc_ops = {
1178         .inherits               = &ata_sff_port_ops,
1179
1180         .error_handler          = sata_dwc_error_handler,
1181         .hardreset              = sata_dwc_hardreset,
1182
1183         .qc_issue               = sata_dwc_qc_issue,
1184
1185         .scr_read               = sata_dwc_scr_read,
1186         .scr_write              = sata_dwc_scr_write,
1187
1188         .port_start             = sata_dwc_port_start,
1189         .port_stop              = sata_dwc_port_stop,
1190
1191         .sff_dev_select         = sata_dwc_dev_select,
1192
1193         .bmdma_setup            = sata_dwc_bmdma_setup,
1194         .bmdma_start            = sata_dwc_bmdma_start,
1195 };
1196
1197 static const struct ata_port_info sata_dwc_port_info[] = {
1198         {
1199                 .flags          = ATA_FLAG_SATA | ATA_FLAG_NCQ,
1200                 .pio_mask       = ATA_PIO4,
1201                 .udma_mask      = ATA_UDMA6,
1202                 .port_ops       = &sata_dwc_ops,
1203         },
1204 };
1205
1206 static int sata_dwc_probe(struct platform_device *ofdev)
1207 {
1208         struct sata_dwc_device *hsdev;
1209         u32 idr, versionr;
1210         char *ver = (char *)&versionr;
1211         void __iomem *base;
1212         int err = 0;
1213         int irq;
1214         struct ata_host *host;
1215         struct ata_port_info pi = sata_dwc_port_info[0];
1216         const struct ata_port_info *ppi[] = { &pi, NULL };
1217         struct device_node *np = ofdev->dev.of_node;
1218         struct resource *res;
1219
1220         /* Allocate DWC SATA device */
1221         host = ata_host_alloc_pinfo(&ofdev->dev, ppi, SATA_DWC_MAX_PORTS);
1222         hsdev = devm_kzalloc(&ofdev->dev, sizeof(*hsdev), GFP_KERNEL);
1223         if (!host || !hsdev)
1224                 return -ENOMEM;
1225
1226         host->private_data = hsdev;
1227
1228         /* Ioremap SATA registers */
1229         res = platform_get_resource(ofdev, IORESOURCE_MEM, 0);
1230         base = devm_ioremap_resource(&ofdev->dev, res);
1231         if (IS_ERR(base))
1232                 return PTR_ERR(base);
1233         dev_dbg(&ofdev->dev, "ioremap done for SATA register address\n");
1234
1235         /* Synopsys DWC SATA specific Registers */
1236         hsdev->sata_dwc_regs = base + SATA_DWC_REG_OFFSET;
1237         hsdev->dmadr = res->start + SATA_DWC_REG_OFFSET + offsetof(struct sata_dwc_regs, dmadr);
1238
1239         /* Setup port */
1240         host->ports[0]->ioaddr.cmd_addr = base;
1241         host->ports[0]->ioaddr.scr_addr = base + SATA_DWC_SCR_OFFSET;
1242         sata_dwc_setup_port(&host->ports[0]->ioaddr, base);
1243
1244         /* Read the ID and Version Registers */
1245         idr = sata_dwc_readl(&hsdev->sata_dwc_regs->idr);
1246         versionr = sata_dwc_readl(&hsdev->sata_dwc_regs->versionr);
1247         dev_notice(&ofdev->dev, "id %d, controller version %c.%c%c\n",
1248                    idr, ver[0], ver[1], ver[2]);
1249
1250         /* Save dev for later use in dev_xxx() routines */
1251         hsdev->dev = &ofdev->dev;
1252
1253         /* Enable SATA Interrupts */
1254         sata_dwc_enable_interrupts(hsdev);
1255
1256         /* Get SATA interrupt number */
1257         irq = irq_of_parse_and_map(np, 0);
1258         if (irq == NO_IRQ) {
1259                 dev_err(&ofdev->dev, "no SATA DMA irq\n");
1260                 return -ENODEV;
1261         }
1262
1263 #ifdef CONFIG_SATA_DWC_OLD_DMA
1264         if (!of_find_property(np, "dmas", NULL)) {
1265                 err = sata_dwc_dma_init_old(ofdev, hsdev);
1266                 if (err)
1267                         return err;
1268         }
1269 #endif
1270
1271         hsdev->phy = devm_phy_optional_get(hsdev->dev, "sata-phy");
1272         if (IS_ERR(hsdev->phy))
1273                 return PTR_ERR(hsdev->phy);
1274
1275         err = phy_init(hsdev->phy);
1276         if (err)
1277                 goto error_out;
1278
1279         /*
1280          * Now, register with libATA core, this will also initiate the
1281          * device discovery process, invoking our port_start() handler &
1282          * error_handler() to execute a dummy Softreset EH session
1283          */
1284         err = ata_host_activate(host, irq, sata_dwc_isr, 0, &sata_dwc_sht);
1285         if (err)
1286                 dev_err(&ofdev->dev, "failed to activate host");
1287
1288         return 0;
1289
1290 error_out:
1291         phy_exit(hsdev->phy);
1292         return err;
1293 }
1294
1295 static int sata_dwc_remove(struct platform_device *ofdev)
1296 {
1297         struct device *dev = &ofdev->dev;
1298         struct ata_host *host = dev_get_drvdata(dev);
1299         struct sata_dwc_device *hsdev = host->private_data;
1300
1301         ata_host_detach(host);
1302
1303         phy_exit(hsdev->phy);
1304
1305 #ifdef CONFIG_SATA_DWC_OLD_DMA
1306         /* Free SATA DMA resources */
1307         sata_dwc_dma_exit_old(hsdev);
1308 #endif
1309
1310         dev_dbg(&ofdev->dev, "done\n");
1311         return 0;
1312 }
1313
1314 static const struct of_device_id sata_dwc_match[] = {
1315         { .compatible = "amcc,sata-460ex", },
1316         {}
1317 };
1318 MODULE_DEVICE_TABLE(of, sata_dwc_match);
1319
1320 static struct platform_driver sata_dwc_driver = {
1321         .driver = {
1322                 .name = DRV_NAME,
1323                 .of_match_table = sata_dwc_match,
1324         },
1325         .probe = sata_dwc_probe,
1326         .remove = sata_dwc_remove,
1327 };
1328
1329 module_platform_driver(sata_dwc_driver);
1330
1331 MODULE_LICENSE("GPL");
1332 MODULE_AUTHOR("Mark Miesfeld <mmiesfeld@amcc.com>");
1333 MODULE_DESCRIPTION("DesignWare Cores SATA controller low level driver");
1334 MODULE_VERSION(DRV_VERSION);