arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include <linux/nospec.h>
  25 #include "kvm_cache_regs.h"
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28 #include <asm/debugreg.h>
  29 #include <asm/nospec-branch.h>
  30
  31 #include "x86.h"
  32 #include "tss.h"
  33
  34 /*
  35  * Operand types
  36  */
  37 #define OpNone             0ull
  38 #define OpImplicit         1ull  /* No generic decode */
  39 #define OpReg              2ull  /* Register */
  40 #define OpMem              3ull  /* Memory */
  41 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  42 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  43 #define OpMem64            6ull  /* Memory, 64-bit */
  44 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  45 #define OpDX               8ull  /* DX register */
  46 #define OpCL               9ull  /* CL register (for shifts) */
  47 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  48 #define OpOne             11ull  /* Implied 1 */
  49 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  50 #define OpMem16           13ull  /* Memory operand (16-bit). */
  51 #define OpMem32           14ull  /* Memory operand (32-bit). */
  52 #define OpImmU            15ull  /* Immediate operand, zero extended */
  53 #define OpSI              16ull  /* SI/ESI/RSI */
  54 #define OpImmFAddr        17ull  /* Immediate far address */
  55 #define OpMemFAddr        18ull  /* Far address in memory */
  56 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  57 #define OpES              20ull  /* ES */
  58 #define OpCS              21ull  /* CS */
  59 #define OpSS              22ull  /* SS */
  60 #define OpDS              23ull  /* DS */
  61 #define OpFS              24ull  /* FS */
  62 #define OpGS              25ull  /* GS */
  63 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  64 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  65 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  66 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  67 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  68
  69 #define OpBits             5  /* Width of operand field */
  70 #define OpMask             ((1ull << OpBits) - 1)
  71
  72 /*
  73  * Opcode effective-address decode tables.
  74  * Note that we only emulate instructions that have at least one memory
  75  * operand (excluding implicit stack references). We assume that stack
  76  * references and instruction fetches will never occur in special memory
  77  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  78  * not be handled.
  79  */
  80
  81 /* Operand sizes: 8-bit operands or specified/overridden size. */
  82 #define ByteOp      (1<<0)      /* 8-bit operands. */
  83 /* Destination operand type. */
  84 #define DstShift    1
  85 #define ImplicitOps (OpImplicit << DstShift)
  86 #define DstReg      (OpReg << DstShift)
  87 #define DstMem      (OpMem << DstShift)
  88 #define DstAcc      (OpAcc << DstShift)
  89 #define DstDI       (OpDI << DstShift)
  90 #define DstMem64    (OpMem64 << DstShift)
  91 #define DstMem16    (OpMem16 << DstShift)
  92 #define DstImmUByte (OpImmUByte << DstShift)
  93 #define DstDX       (OpDX << DstShift)
  94 #define DstAccLo    (OpAccLo << DstShift)
  95 #define DstMask     (OpMask << DstShift)
  96 /* Source operand type. */
  97 #define SrcShift    6
  98 #define SrcNone     (OpNone << SrcShift)
  99 #define SrcReg      (OpReg << SrcShift)
 100 #define SrcMem      (OpMem << SrcShift)
 101 #define SrcMem16    (OpMem16 << SrcShift)
 102 #define SrcMem32    (OpMem32 << SrcShift)
 103 #define SrcImm      (OpImm << SrcShift)
 104 #define SrcImmByte  (OpImmByte << SrcShift)
 105 #define SrcOne      (OpOne << SrcShift)
 106 #define SrcImmUByte (OpImmUByte << SrcShift)
 107 #define SrcImmU     (OpImmU << SrcShift)
 108 #define SrcSI       (OpSI << SrcShift)
 109 #define SrcXLat     (OpXLat << SrcShift)
 110 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 111 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 112 #define SrcAcc      (OpAcc << SrcShift)
 113 #define SrcImmU16   (OpImmU16 << SrcShift)
 114 #define SrcImm64    (OpImm64 << SrcShift)
 115 #define SrcDX       (OpDX << SrcShift)
 116 #define SrcMem8     (OpMem8 << SrcShift)
 117 #define SrcAccHi    (OpAccHi << SrcShift)
 118 #define SrcMask     (OpMask << SrcShift)
 119 #define BitOp       (1<<11)
 120 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 121 #define String      (1<<13)     /* String instruction (rep capable) */
 122 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 123 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 124 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 125 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 126 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 127 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 128 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 129 #define InstrDual   (6<<15)     /* Alternate instruction decoding of mod == 3 */
 130 #define ModeDual    (7<<15)     /* Different instruction for 32/64 bit */
 131 #define Sse         (1<<18)     /* SSE Vector instruction */
 132 /* Generic ModRM decode. */
 133 #define ModRM       (1<<19)
 134 /* Destination is only written; never read. */
 135 #define Mov         (1<<20)
 136 /* Misc flags */
 137 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 138 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 139 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 140 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 141 #define Undefined   (1<<25) /* No Such Instruction */
 142 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 143 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 144 #define No64        (1<<28)
 145 #define PageTable   (1 << 29)   /* instruction used to write page table */
 146 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 147 /* Source 2 operand type */
 148 #define Src2Shift   (31)
 149 #define Src2None    (OpNone << Src2Shift)
 150 #define Src2Mem     (OpMem << Src2Shift)
 151 #define Src2CL      (OpCL << Src2Shift)
 152 #define Src2ImmByte (OpImmByte << Src2Shift)
 153 #define Src2One     (OpOne << Src2Shift)
 154 #define Src2Imm     (OpImm << Src2Shift)
 155 #define Src2ES      (OpES << Src2Shift)
 156 #define Src2CS      (OpCS << Src2Shift)
 157 #define Src2SS      (OpSS << Src2Shift)
 158 #define Src2DS      (OpDS << Src2Shift)
 159 #define Src2FS      (OpFS << Src2Shift)
 160 #define Src2GS      (OpGS << Src2Shift)
 161 #define Src2Mask    (OpMask << Src2Shift)
 162 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 163 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 164 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 165 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 166 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 167 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 168 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 169 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 170 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 171 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 172 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 173 #define NearBranch  ((u64)1 << 52)  /* Near branches */
 174 #define No16        ((u64)1 << 53)  /* No 16 bit operand */
 175 #define IncSP       ((u64)1 << 54)  /* SP is incremented before ModRM calc */
 176 #define Aligned16   ((u64)1 << 55)  /* Aligned to 16 byte boundary (e.g. FXSAVE) */
 177
 178 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 179
 180 #define X2(x...) x, x
 181 #define X3(x...) X2(x), x
 182 #define X4(x...) X2(x), X2(x)
 183 #define X5(x...) X4(x), x
 184 #define X6(x...) X4(x), X2(x)
 185 #define X7(x...) X4(x), X3(x)
 186 #define X8(x...) X4(x), X4(x)
 187 #define X16(x...) X8(x), X8(x)
 188
 189 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 190 #define FASTOP_SIZE 8
 191
 192 /*
 193  * fastop functions have a special calling convention:
 194  *
 195  * dst:    rax        (in/out)
 196  * src:    rdx        (in/out)
 197  * src2:   rcx        (in)
 198  * flags:  rflags     (in/out)
 199  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 200  *
 201  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 202  * different operand sizes can be reached by calculation, rather than a jump
 203  * table (which would be bigger than the code).
 204  *
 205  * fastop functions are declared as taking a never-defined fastop parameter,
 206  * so they can't be called from C directly.
 207  */
 208
 209 struct fastop;
 210
 211 struct opcode {
 212         u64 flags : 56;
 213         u64 intercept : 8;
 214         union {
 215                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 216                 const struct opcode *group;
 217                 const struct group_dual *gdual;
 218                 const struct gprefix *gprefix;
 219                 const struct escape *esc;
 220                 const struct instr_dual *idual;
 221                 const struct mode_dual *mdual;
 222                 void (*fastop)(struct fastop *fake);
 223         } u;
 224         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 225 };
 226
 227 struct group_dual {
 228         struct opcode mod012[8];
 229         struct opcode mod3[8];
 230 };
 231
 232 struct gprefix {
 233         struct opcode pfx_no;
 234         struct opcode pfx_66;
 235         struct opcode pfx_f2;
 236         struct opcode pfx_f3;
 237 };
 238
 239 struct escape {
 240         struct opcode op[8];
 241         struct opcode high[64];
 242 };
 243
 244 struct instr_dual {
 245         struct opcode mod012;
 246         struct opcode mod3;
 247 };
 248
 249 struct mode_dual {
 250         struct opcode mode32;
 251         struct opcode mode64;
 252 };
 253
 254 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 255
 256 enum x86_transfer_type {
 257         X86_TRANSFER_NONE,
 258         X86_TRANSFER_CALL_JMP,
 259         X86_TRANSFER_RET,
 260         X86_TRANSFER_TASK_SWITCH,
 261 };
 262
 263 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 264 {
 265         if (!(ctxt->regs_valid & (1 << nr))) {
 266                 ctxt->regs_valid |= 1 << nr;
 267                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 268         }
 269         return ctxt->_regs[nr];
 270 }
 271
 272 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 273 {
 274         ctxt->regs_valid |= 1 << nr;
 275         ctxt->regs_dirty |= 1 << nr;
 276         return &ctxt->_regs[nr];
 277 }
 278
 279 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 280 {
 281         reg_read(ctxt, nr);
 282         return reg_write(ctxt, nr);
 283 }
 284
 285 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 286 {
 287         unsigned reg;
 288
 289         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 290                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 291 }
 292
 293 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 294 {
 295         ctxt->regs_dirty = 0;
 296         ctxt->regs_valid = 0;
 297 }
 298
 299 /*
 300  * These EFLAGS bits are restored from saved value during emulation, and
 301  * any changes are written back to the saved value after emulation.
 302  */
 303 #define EFLAGS_MASK (X86_EFLAGS_OF|X86_EFLAGS_SF|X86_EFLAGS_ZF|X86_EFLAGS_AF|\
 304                      X86_EFLAGS_PF|X86_EFLAGS_CF)
 305
 306 #ifdef CONFIG_X86_64
 307 #define ON64(x) x
 308 #else
 309 #define ON64(x)
 310 #endif
 311
 312 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 313
 314 #define FOP_FUNC(name) \
 315         ".align " __stringify(FASTOP_SIZE) " \n\t" \
 316         ".type " name ", @function \n\t" \
 317         name ":\n\t"
 318
 319 #define FOP_RET   "ret \n\t"
 320
 321 #define FOP_START(op) \
 322         extern void em_##op(struct fastop *fake); \
 323         asm(".pushsection .text, \"ax\" \n\t" \
 324             ".global em_" #op " \n\t" \
 325             FOP_FUNC("em_" #op)
 326
 327 #define FOP_END \
 328             ".popsection")
 329
 330 #define FOPNOP() \
 331         FOP_FUNC(__stringify(__UNIQUE_ID(nop))) \
 332         FOP_RET
 333
 334 #define FOP1E(op,  dst) \
 335         FOP_FUNC(#op "_" #dst) \
 336         "10: " #op " %" #dst " \n\t" FOP_RET
 337
 338 #define FOP1EEX(op,  dst) \
 339         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 340
 341 #define FASTOP1(op) \
 342         FOP_START(op) \
 343         FOP1E(op##b, al) \
 344         FOP1E(op##w, ax) \
 345         FOP1E(op##l, eax) \
 346         ON64(FOP1E(op##q, rax)) \
 347         FOP_END
 348
 349 /* 1-operand, using src2 (for MUL/DIV r/m) */
 350 #define FASTOP1SRC2(op, name) \
 351         FOP_START(name) \
 352         FOP1E(op, cl) \
 353         FOP1E(op, cx) \
 354         FOP1E(op, ecx) \
 355         ON64(FOP1E(op, rcx)) \
 356         FOP_END
 357
 358 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 359 #define FASTOP1SRC2EX(op, name) \
 360         FOP_START(name) \
 361         FOP1EEX(op, cl) \
 362         FOP1EEX(op, cx) \
 363         FOP1EEX(op, ecx) \
 364         ON64(FOP1EEX(op, rcx)) \
 365         FOP_END
 366
 367 #define FOP2E(op,  dst, src)       \
 368         FOP_FUNC(#op "_" #dst "_" #src) \
 369         #op " %" #src ", %" #dst " \n\t" FOP_RET
 370
 371 #define FASTOP2(op) \
 372         FOP_START(op) \
 373         FOP2E(op##b, al, dl) \
 374         FOP2E(op##w, ax, dx) \
 375         FOP2E(op##l, eax, edx) \
 376         ON64(FOP2E(op##q, rax, rdx)) \
 377         FOP_END
 378
 379 /* 2 operand, word only */
 380 #define FASTOP2W(op) \
 381         FOP_START(op) \
 382         FOPNOP() \
 383         FOP2E(op##w, ax, dx) \
 384         FOP2E(op##l, eax, edx) \
 385         ON64(FOP2E(op##q, rax, rdx)) \
 386         FOP_END
 387
 388 /* 2 operand, src is CL */
 389 #define FASTOP2CL(op) \
 390         FOP_START(op) \
 391         FOP2E(op##b, al, cl) \
 392         FOP2E(op##w, ax, cl) \
 393         FOP2E(op##l, eax, cl) \
 394         ON64(FOP2E(op##q, rax, cl)) \
 395         FOP_END
 396
 397 /* 2 operand, src and dest are reversed */
 398 #define FASTOP2R(op, name) \
 399         FOP_START(name) \
 400         FOP2E(op##b, dl, al) \
 401         FOP2E(op##w, dx, ax) \
 402         FOP2E(op##l, edx, eax) \
 403         ON64(FOP2E(op##q, rdx, rax)) \
 404         FOP_END
 405
 406 #define FOP3E(op,  dst, src, src2) \
 407         FOP_FUNC(#op "_" #dst "_" #src "_" #src2) \
 408         #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 409
 410 /* 3-operand, word-only, src2=cl */
 411 #define FASTOP3WCL(op) \
 412         FOP_START(op) \
 413         FOPNOP() \
 414         FOP3E(op##w, ax, dx, cl) \
 415         FOP3E(op##l, eax, edx, cl) \
 416         ON64(FOP3E(op##q, rax, rdx, cl)) \
 417         FOP_END
 418
 419 /* Special case for SETcc - 1 instruction per cc */
 420 #define FOP_SETCC(op) \
 421         ".align 4 \n\t" \
 422         ".type " #op ", @function \n\t" \
 423         #op ": \n\t" \
 424         #op " %al \n\t" \
 425         FOP_RET
 426
 427 asm(".global kvm_fastop_exception \n"
 428     "kvm_fastop_exception: xor %esi, %esi; ret");
 429
 430 FOP_START(setcc)
 431 FOP_SETCC(seto)
 432 FOP_SETCC(setno)
 433 FOP_SETCC(setc)
 434 FOP_SETCC(setnc)
 435 FOP_SETCC(setz)
 436 FOP_SETCC(setnz)
 437 FOP_SETCC(setbe)
 438 FOP_SETCC(setnbe)
 439 FOP_SETCC(sets)
 440 FOP_SETCC(setns)
 441 FOP_SETCC(setp)
 442 FOP_SETCC(setnp)
 443 FOP_SETCC(setl)
 444 FOP_SETCC(setnl)
 445 FOP_SETCC(setle)
 446 FOP_SETCC(setnle)
 447 FOP_END;
 448
 449 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 450 FOP_END;
 451
 452 /*
 453  * XXX: inoutclob user must know where the argument is being expanded.
 454  *      Relying on CC_HAVE_ASM_GOTO would allow us to remove _fault.
 455  */
 456 #define asm_safe(insn, inoutclob...) \
 457 ({ \
 458         int _fault = 0; \
 459  \
 460         asm volatile("1:" insn "\n" \
 461                      "2:\n" \
 462                      ".pushsection .fixup, \"ax\"\n" \
 463                      "3: movl $1, %[_fault]\n" \
 464                      "   jmp  2b\n" \
 465                      ".popsection\n" \
 466                      _ASM_EXTABLE(1b, 3b) \
 467                      : [_fault] "+qm"(_fault) inoutclob ); \
 468  \
 469         _fault ? X86EMUL_UNHANDLEABLE : X86EMUL_CONTINUE; \
 470 })
 471
 472 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 473                                     enum x86_intercept intercept,
 474                                     enum x86_intercept_stage stage)
 475 {
 476         struct x86_instruction_info info = {
 477                 .intercept  = intercept,
 478                 .rep_prefix = ctxt->rep_prefix,
 479                 .modrm_mod  = ctxt->modrm_mod,
 480                 .modrm_reg  = ctxt->modrm_reg,
 481                 .modrm_rm   = ctxt->modrm_rm,
 482                 .src_val    = ctxt->src.val64,
 483                 .dst_val    = ctxt->dst.val64,
 484                 .src_bytes  = ctxt->src.bytes,
 485                 .dst_bytes  = ctxt->dst.bytes,
 486                 .ad_bytes   = ctxt->ad_bytes,
 487                 .next_rip   = ctxt->eip,
 488         };
 489
 490         return ctxt->ops->intercept(ctxt, &info, stage);
 491 }
 492
 493 static void assign_masked(ulong *dest, ulong src, ulong mask)
 494 {
 495         *dest = (*dest & ~mask) | (src & mask);
 496 }
 497
 498 static void assign_register(unsigned long *reg, u64 val, int bytes)
 499 {
 500         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
 501         switch (bytes) {
 502         case 1:
 503                 *(u8 *)reg = (u8)val;
 504                 break;
 505         case 2:
 506                 *(u16 *)reg = (u16)val;
 507                 break;
 508         case 4:
 509                 *reg = (u32)val;
 510                 break;  /* 64b: zero-extend */
 511         case 8:
 512                 *reg = val;
 513                 break;
 514         }
 515 }
 516
 517 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 518 {
 519         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 520 }
 521
 522 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 523 {
 524         u16 sel;
 525         struct desc_struct ss;
 526
 527         if (ctxt->mode == X86EMUL_MODE_PROT64)
 528                 return ~0UL;
 529         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 530         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 531 }
 532
 533 static int stack_size(struct x86_emulate_ctxt *ctxt)
 534 {
 535         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 536 }
 537
 538 /* Access/update address held in a register, based on addressing mode. */
 539 static inline unsigned long
 540 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 541 {
 542         if (ctxt->ad_bytes == sizeof(unsigned long))
 543                 return reg;
 544         else
 545                 return reg & ad_mask(ctxt);
 546 }
 547
 548 static inline unsigned long
 549 register_address(struct x86_emulate_ctxt *ctxt, int reg)
 550 {
 551         return address_mask(ctxt, reg_read(ctxt, reg));
 552 }
 553
 554 static void masked_increment(ulong *reg, ulong mask, int inc)
 555 {
 556         assign_masked(reg, *reg + inc, mask);
 557 }
 558
 559 static inline void
 560 register_address_increment(struct x86_emulate_ctxt *ctxt, int reg, int inc)
 561 {
 562         ulong *preg = reg_rmw(ctxt, reg);
 563
 564         assign_register(preg, *preg + inc, ctxt->ad_bytes);
 565 }
 566
 567 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 568 {
 569         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 570 }
 571
 572 static u32 desc_limit_scaled(struct desc_struct *desc)
 573 {
 574         u32 limit = get_desc_limit(desc);
 575
 576         return desc->g ? (limit << 12) | 0xfff : limit;
 577 }
 578
 579 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 580 {
 581         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 582                 return 0;
 583
 584         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 585 }
 586
 587 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 588                              u32 error, bool valid)
 589 {
 590         WARN_ON(vec > 0x1f);
 591         ctxt->exception.vector = vec;
 592         ctxt->exception.error_code = error;
 593         ctxt->exception.error_code_valid = valid;
 594         return X86EMUL_PROPAGATE_FAULT;
 595 }
 596
 597 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 598 {
 599         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 600 }
 601
 602 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 603 {
 604         return emulate_exception(ctxt, GP_VECTOR, err, true);
 605 }
 606
 607 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 608 {
 609         return emulate_exception(ctxt, SS_VECTOR, err, true);
 610 }
 611
 612 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 613 {
 614         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 615 }
 616
 617 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 618 {
 619         return emulate_exception(ctxt, TS_VECTOR, err, true);
 620 }
 621
 622 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 623 {
 624         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 625 }
 626
 627 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 628 {
 629         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 630 }
 631
 632 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 633 {
 634         u16 selector;
 635         struct desc_struct desc;
 636
 637         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 638         return selector;
 639 }
 640
 641 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 642                                  unsigned seg)
 643 {
 644         u16 dummy;
 645         u32 base3;
 646         struct desc_struct desc;
 647
 648         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 649         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 650 }
 651
 652 /*
 653  * x86 defines three classes of vector instructions: explicitly
 654  * aligned, explicitly unaligned, and the rest, which change behaviour
 655  * depending on whether they're AVX encoded or not.
 656  *
 657  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 658  * subject to the same check.  FXSAVE and FXRSTOR are checked here too as their
 659  * 512 bytes of data must be aligned to a 16 byte boundary.
 660  */
 661 static unsigned insn_alignment(struct x86_emulate_ctxt *ctxt, unsigned size)
 662 {
 663         if (likely(size < 16))
 664                 return 1;
 665
 666         if (ctxt->d & Aligned)
 667                 return size;
 668         else if (ctxt->d & Unaligned)
 669                 return 1;
 670         else if (ctxt->d & Avx)
 671                 return 1;
 672         else if (ctxt->d & Aligned16)
 673                 return 16;
 674         else
 675                 return size;
 676 }
 677
 678 static __always_inline int __linearize(struct x86_emulate_ctxt *ctxt,
 679                                        struct segmented_address addr,
 680                                        unsigned *max_size, unsigned size,
 681                                        bool write, bool fetch,
 682                                        enum x86emul_mode mode, ulong *linear)
 683 {
 684         struct desc_struct desc;
 685         bool usable;
 686         ulong la;
 687         u32 lim;
 688         u16 sel;
 689
 690         la = seg_base(ctxt, addr.seg) + addr.ea;
 691         *max_size = 0;
 692         switch (mode) {
 693         case X86EMUL_MODE_PROT64:
 694                 *linear = la;
 695                 if (is_noncanonical_address(la))
 696                         goto bad;
 697
 698                 *max_size = min_t(u64, ~0u, (1ull << 48) - la);
 699                 if (size > *max_size)
 700                         goto bad;
 701                 break;
 702         default:
 703                 *linear = la = (u32)la;
 704                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 705                                                 addr.seg);
 706                 if (!usable)
 707                         goto bad;
 708                 /* code segment in protected mode or read-only data segment */
 709                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 710                                         || !(desc.type & 2)) && write)
 711                         goto bad;
 712                 /* unreadable code segment */
 713                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 714                         goto bad;
 715                 lim = desc_limit_scaled(&desc);
 716                 if (!(desc.type & 8) && (desc.type & 4)) {
 717                         /* expand-down segment */
 718                         if (addr.ea <= lim)
 719                                 goto bad;
 720                         lim = desc.d ? 0xffffffff : 0xffff;
 721                 }
 722                 if (addr.ea > lim)
 723                         goto bad;
 724                 if (lim == 0xffffffff)
 725                         *max_size = ~0u;
 726                 else {
 727                         *max_size = (u64)lim + 1 - addr.ea;
 728                         if (size > *max_size)
 729                                 goto bad;
 730                 }
 731                 break;
 732         }
 733         if (la & (insn_alignment(ctxt, size) - 1))
 734                 return emulate_gp(ctxt, 0);
 735         return X86EMUL_CONTINUE;
 736 bad:
 737         if (addr.seg == VCPU_SREG_SS)
 738                 return emulate_ss(ctxt, 0);
 739         else
 740                 return emulate_gp(ctxt, 0);
 741 }
 742
 743 static int linearize(struct x86_emulate_ctxt *ctxt,
 744                      struct segmented_address addr,
 745                      unsigned size, bool write,
 746                      ulong *linear)
 747 {
 748         unsigned max_size;
 749         return __linearize(ctxt, addr, &max_size, size, write, false,
 750                            ctxt->mode, linear);
 751 }
 752
 753 static inline int assign_eip(struct x86_emulate_ctxt *ctxt, ulong dst,
 754                              enum x86emul_mode mode)
 755 {
 756         ulong linear;
 757         int rc;
 758         unsigned max_size;
 759         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 760                                            .ea = dst };
 761
 762         if (ctxt->op_bytes != sizeof(unsigned long))
 763                 addr.ea = dst & ((1UL << (ctxt->op_bytes << 3)) - 1);
 764         rc = __linearize(ctxt, addr, &max_size, 1, false, true, mode, &linear);
 765         if (rc == X86EMUL_CONTINUE)
 766                 ctxt->_eip = addr.ea;
 767         return rc;
 768 }
 769
 770 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 771 {
 772         return assign_eip(ctxt, dst, ctxt->mode);
 773 }
 774
 775 static int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst,
 776                           const struct desc_struct *cs_desc)
 777 {
 778         enum x86emul_mode mode = ctxt->mode;
 779         int rc;
 780
 781 #ifdef CONFIG_X86_64
 782         if (ctxt->mode >= X86EMUL_MODE_PROT16) {
 783                 if (cs_desc->l) {
 784                         u64 efer = 0;
 785
 786                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
 787                         if (efer & EFER_LMA)
 788                                 mode = X86EMUL_MODE_PROT64;
 789                 } else
 790                         mode = X86EMUL_MODE_PROT32; /* temporary value */
 791         }
 792 #endif
 793         if (mode == X86EMUL_MODE_PROT16 || mode == X86EMUL_MODE_PROT32)
 794                 mode = cs_desc->d ? X86EMUL_MODE_PROT32 : X86EMUL_MODE_PROT16;
 795         rc = assign_eip(ctxt, dst, mode);
 796         if (rc == X86EMUL_CONTINUE)
 797                 ctxt->mode = mode;
 798         return rc;
 799 }
 800
 801 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 802 {
 803         return assign_eip_near(ctxt, ctxt->_eip + rel);
 804 }
 805
 806 static int linear_read_system(struct x86_emulate_ctxt *ctxt, ulong linear,
 807                               void *data, unsigned size)
 808 {
 809         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception, true);
 810 }
 811
 812 static int linear_write_system(struct x86_emulate_ctxt *ctxt,
 813                                ulong linear, void *data,
 814                                unsigned int size)
 815 {
 816         return ctxt->ops->write_std(ctxt, linear, data, size, &ctxt->exception, true);
 817 }
 818
 819 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 820                               struct segmented_address addr,
 821                               void *data,
 822                               unsigned size)
 823 {
 824         int rc;
 825         ulong linear;
 826
 827         rc = linearize(ctxt, addr, size, false, &linear);
 828         if (rc != X86EMUL_CONTINUE)
 829                 return rc;
 830         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception, false);
 831 }
 832
 833 static int segmented_write_std(struct x86_emulate_ctxt *ctxt,
 834                                struct segmented_address addr,
 835                                void *data,
 836                                unsigned int size)
 837 {
 838         int rc;
 839         ulong linear;
 840
 841         rc = linearize(ctxt, addr, size, true, &linear);
 842         if (rc != X86EMUL_CONTINUE)
 843                 return rc;
 844         return ctxt->ops->write_std(ctxt, linear, data, size, &ctxt->exception, false);
 845 }
 846
 847 /*
 848  * Prefetch the remaining bytes of the instruction without crossing page
 849  * boundary if they are not in fetch_cache yet.
 850  */
 851 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 852 {
 853         int rc;
 854         unsigned size, max_size;
 855         unsigned long linear;
 856         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 857         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 858                                            .ea = ctxt->eip + cur_size };
 859
 860         /*
 861          * We do not know exactly how many bytes will be needed, and
 862          * __linearize is expensive, so fetch as much as possible.  We
 863          * just have to avoid going beyond the 15 byte limit, the end
 864          * of the segment, or the end of the page.
 865          *
 866          * __linearize is called with size 0 so that it does not do any
 867          * boundary check itself.  Instead, we use max_size to check
 868          * against op_size.
 869          */
 870         rc = __linearize(ctxt, addr, &max_size, 0, false, true, ctxt->mode,
 871                          &linear);
 872         if (unlikely(rc != X86EMUL_CONTINUE))
 873                 return rc;
 874
 875         size = min_t(unsigned, 15UL ^ cur_size, max_size);
 876         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 877
 878         /*
 879          * One instruction can only straddle two pages,
 880          * and one has been loaded at the beginning of
 881          * x86_decode_insn.  So, if not enough bytes
 882          * still, we must have hit the 15-byte boundary.
 883          */
 884         if (unlikely(size < op_size))
 885                 return emulate_gp(ctxt, 0);
 886
 887         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 888                               size, &ctxt->exception);
 889         if (unlikely(rc != X86EMUL_CONTINUE))
 890                 return rc;
 891         ctxt->fetch.end += size;
 892         return X86EMUL_CONTINUE;
 893 }
 894
 895 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 896                                                unsigned size)
 897 {
 898         unsigned done_size = ctxt->fetch.end - ctxt->fetch.ptr;
 899
 900         if (unlikely(done_size < size))
 901                 return __do_insn_fetch_bytes(ctxt, size - done_size);
 902         else
 903                 return X86EMUL_CONTINUE;
 904 }
 905
 906 /* Fetch next part of the instruction being emulated. */
 907 #define insn_fetch(_type, _ctxt)                                        \
 908 ({      _type _x;                                                       \
 909                                                                         \
 910         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 911         if (rc != X86EMUL_CONTINUE)                                     \
 912                 goto done;                                              \
 913         ctxt->_eip += sizeof(_type);                                    \
 914         _x = *(_type __aligned(1) *) ctxt->fetch.ptr;                   \
 915         ctxt->fetch.ptr += sizeof(_type);                               \
 916         _x;                                                             \
 917 })
 918
 919 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 920 ({                                                                      \
 921         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 922         if (rc != X86EMUL_CONTINUE)                                     \
 923                 goto done;                                              \
 924         ctxt->_eip += (_size);                                          \
 925         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 926         ctxt->fetch.ptr += (_size);                                     \
 927 })
 928
 929 /*
 930  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 931  * pointer into the block that addresses the relevant register.
 932  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 933  */
 934 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 935                              int byteop)
 936 {
 937         void *p;
 938         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 939
 940         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 941                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 942         else
 943                 p = reg_rmw(ctxt, modrm_reg);
 944         return p;
 945 }
 946
 947 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 948                            struct segmented_address addr,
 949                            u16 *size, unsigned long *address, int op_bytes)
 950 {
 951         int rc;
 952
 953         if (op_bytes == 2)
 954                 op_bytes = 3;
 955         *address = 0;
 956         rc = segmented_read_std(ctxt, addr, size, 2);
 957         if (rc != X86EMUL_CONTINUE)
 958                 return rc;
 959         addr.ea += 2;
 960         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 961         return rc;
 962 }
 963
 964 FASTOP2(add);
 965 FASTOP2(or);
 966 FASTOP2(adc);
 967 FASTOP2(sbb);
 968 FASTOP2(and);
 969 FASTOP2(sub);
 970 FASTOP2(xor);
 971 FASTOP2(cmp);
 972 FASTOP2(test);
 973
 974 FASTOP1SRC2(mul, mul_ex);
 975 FASTOP1SRC2(imul, imul_ex);
 976 FASTOP1SRC2EX(div, div_ex);
 977 FASTOP1SRC2EX(idiv, idiv_ex);
 978
 979 FASTOP3WCL(shld);
 980 FASTOP3WCL(shrd);
 981
 982 FASTOP2W(imul);
 983
 984 FASTOP1(not);
 985 FASTOP1(neg);
 986 FASTOP1(inc);
 987 FASTOP1(dec);
 988
 989 FASTOP2CL(rol);
 990 FASTOP2CL(ror);
 991 FASTOP2CL(rcl);
 992 FASTOP2CL(rcr);
 993 FASTOP2CL(shl);
 994 FASTOP2CL(shr);
 995 FASTOP2CL(sar);
 996
 997 FASTOP2W(bsf);
 998 FASTOP2W(bsr);
 999 FASTOP2W(bt);
1000 FASTOP2W(bts);
1001 FASTOP2W(btr);
1002 FASTOP2W(btc);
1003
1004 FASTOP2(xadd);
1005
1006 FASTOP2R(cmp, cmp_r);
1007
1008 static int em_bsf_c(struct x86_emulate_ctxt *ctxt)
1009 {
1010         /* If src is zero, do not writeback, but update flags */
1011         if (ctxt->src.val == 0)
1012                 ctxt->dst.type = OP_NONE;
1013         return fastop(ctxt, em_bsf);
1014 }
1015
1016 static int em_bsr_c(struct x86_emulate_ctxt *ctxt)
1017 {
1018         /* If src is zero, do not writeback, but update flags */
1019         if (ctxt->src.val == 0)
1020                 ctxt->dst.type = OP_NONE;
1021         return fastop(ctxt, em_bsr);
1022 }
1023
1024 static __always_inline u8 test_cc(unsigned int condition, unsigned long flags)
1025 {
1026         u8 rc;
1027         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
1028
1029         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
1030         asm("push %[flags]; popf; " CALL_NOSPEC
1031             : "=a"(rc) : [thunk_target]"r"(fop), [flags]"r"(flags));
1032         return rc;
1033 }
1034
1035 static void fetch_register_operand(struct operand *op)
1036 {
1037         switch (op->bytes) {
1038         case 1:
1039                 op->val = *(u8 *)op->addr.reg;
1040                 break;
1041         case 2:
1042                 op->val = *(u16 *)op->addr.reg;
1043                 break;
1044         case 4:
1045                 op->val = *(u32 *)op->addr.reg;
1046                 break;
1047         case 8:
1048                 op->val = *(u64 *)op->addr.reg;
1049                 break;
1050         }
1051 }
1052
1053 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
1054 {
1055         ctxt->ops->get_fpu(ctxt);
1056         switch (reg) {
1057         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
1058         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
1059         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
1060         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
1061         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
1062         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
1063         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
1064         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
1065 #ifdef CONFIG_X86_64
1066         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
1067         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
1068         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
1069         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
1070         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
1071         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
1072         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
1073         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
1074 #endif
1075         default: BUG();
1076         }
1077         ctxt->ops->put_fpu(ctxt);
1078 }
1079
1080 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
1081                           int reg)
1082 {
1083         ctxt->ops->get_fpu(ctxt);
1084         switch (reg) {
1085         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
1086         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
1087         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
1088         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
1089         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
1090         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
1091         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
1092         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
1093 #ifdef CONFIG_X86_64
1094         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
1095         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
1096         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
1097         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
1098         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
1099         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
1100         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
1101         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
1102 #endif
1103         default: BUG();
1104         }
1105         ctxt->ops->put_fpu(ctxt);
1106 }
1107
1108 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1109 {
1110         ctxt->ops->get_fpu(ctxt);
1111         switch (reg) {
1112         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1113         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1114         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1115         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1116         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1117         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1118         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1119         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1120         default: BUG();
1121         }
1122         ctxt->ops->put_fpu(ctxt);
1123 }
1124
1125 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1126 {
1127         ctxt->ops->get_fpu(ctxt);
1128         switch (reg) {
1129         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1130         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1131         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1132         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1133         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1134         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1135         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1136         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1137         default: BUG();
1138         }
1139         ctxt->ops->put_fpu(ctxt);
1140 }
1141
1142 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1143 {
1144         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1145                 return emulate_nm(ctxt);
1146
1147         ctxt->ops->get_fpu(ctxt);
1148         asm volatile("fninit");
1149         ctxt->ops->put_fpu(ctxt);
1150         return X86EMUL_CONTINUE;
1151 }
1152
1153 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1154 {
1155         u16 fcw;
1156
1157         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1158                 return emulate_nm(ctxt);
1159
1160         ctxt->ops->get_fpu(ctxt);
1161         asm volatile("fnstcw %0": "+m"(fcw));
1162         ctxt->ops->put_fpu(ctxt);
1163
1164         ctxt->dst.val = fcw;
1165
1166         return X86EMUL_CONTINUE;
1167 }
1168
1169 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1170 {
1171         u16 fsw;
1172
1173         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1174                 return emulate_nm(ctxt);
1175
1176         ctxt->ops->get_fpu(ctxt);
1177         asm volatile("fnstsw %0": "+m"(fsw));
1178         ctxt->ops->put_fpu(ctxt);
1179
1180         ctxt->dst.val = fsw;
1181
1182         return X86EMUL_CONTINUE;
1183 }
1184
1185 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1186                                     struct operand *op)
1187 {
1188         unsigned reg = ctxt->modrm_reg;
1189
1190         if (!(ctxt->d & ModRM))
1191                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1192
1193         if (ctxt->d & Sse) {
1194                 op->type = OP_XMM;
1195                 op->bytes = 16;
1196                 op->addr.xmm = reg;
1197                 read_sse_reg(ctxt, &op->vec_val, reg);
1198                 return;
1199         }
1200         if (ctxt->d & Mmx) {
1201                 reg &= 7;
1202                 op->type = OP_MM;
1203                 op->bytes = 8;
1204                 op->addr.mm = reg;
1205                 return;
1206         }
1207
1208         op->type = OP_REG;
1209         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1210         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1211
1212         fetch_register_operand(op);
1213         op->orig_val = op->val;
1214 }
1215
1216 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1217 {
1218         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1219                 ctxt->modrm_seg = VCPU_SREG_SS;
1220 }
1221
1222 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1223                         struct operand *op)
1224 {
1225         u8 sib;
1226         int index_reg, base_reg, scale;
1227         int rc = X86EMUL_CONTINUE;
1228         ulong modrm_ea = 0;
1229
1230         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1231         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1232         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1233
1234         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1235         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1236         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1237         ctxt->modrm_seg = VCPU_SREG_DS;
1238
1239         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1240                 op->type = OP_REG;
1241                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1242                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1243                                 ctxt->d & ByteOp);
1244                 if (ctxt->d & Sse) {
1245                         op->type = OP_XMM;
1246                         op->bytes = 16;
1247                         op->addr.xmm = ctxt->modrm_rm;
1248                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1249                         return rc;
1250                 }
1251                 if (ctxt->d & Mmx) {
1252                         op->type = OP_MM;
1253                         op->bytes = 8;
1254                         op->addr.mm = ctxt->modrm_rm & 7;
1255                         return rc;
1256                 }
1257                 fetch_register_operand(op);
1258                 return rc;
1259         }
1260
1261         op->type = OP_MEM;
1262
1263         if (ctxt->ad_bytes == 2) {
1264                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1265                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1266                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1267                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1268
1269                 /* 16-bit ModR/M decode. */
1270                 switch (ctxt->modrm_mod) {
1271                 case 0:
1272                         if (ctxt->modrm_rm == 6)
1273                                 modrm_ea += insn_fetch(u16, ctxt);
1274                         break;
1275                 case 1:
1276                         modrm_ea += insn_fetch(s8, ctxt);
1277                         break;
1278                 case 2:
1279                         modrm_ea += insn_fetch(u16, ctxt);
1280                         break;
1281                 }
1282                 switch (ctxt->modrm_rm) {
1283                 case 0:
1284                         modrm_ea += bx + si;
1285                         break;
1286                 case 1:
1287                         modrm_ea += bx + di;
1288                         break;
1289                 case 2:
1290                         modrm_ea += bp + si;
1291                         break;
1292                 case 3:
1293                         modrm_ea += bp + di;
1294                         break;
1295                 case 4:
1296                         modrm_ea += si;
1297                         break;
1298                 case 5:
1299                         modrm_ea += di;
1300                         break;
1301                 case 6:
1302                         if (ctxt->modrm_mod != 0)
1303                                 modrm_ea += bp;
1304                         break;
1305                 case 7:
1306                         modrm_ea += bx;
1307                         break;
1308                 }
1309                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1310                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1311                         ctxt->modrm_seg = VCPU_SREG_SS;
1312                 modrm_ea = (u16)modrm_ea;
1313         } else {
1314                 /* 32/64-bit ModR/M decode. */
1315                 if ((ctxt->modrm_rm & 7) == 4) {
1316                         sib = insn_fetch(u8, ctxt);
1317                         index_reg |= (sib >> 3) & 7;
1318                         base_reg |= sib & 7;
1319                         scale = sib >> 6;
1320
1321                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1322                                 modrm_ea += insn_fetch(s32, ctxt);
1323                         else {
1324                                 modrm_ea += reg_read(ctxt, base_reg);
1325                                 adjust_modrm_seg(ctxt, base_reg);
1326                                 /* Increment ESP on POP [ESP] */
1327                                 if ((ctxt->d & IncSP) &&
1328                                     base_reg == VCPU_REGS_RSP)
1329                                         modrm_ea += ctxt->op_bytes;
1330                         }
1331                         if (index_reg != 4)
1332                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1333                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1334                         modrm_ea += insn_fetch(s32, ctxt);
1335                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1336                                 ctxt->rip_relative = 1;
1337                 } else {
1338                         base_reg = ctxt->modrm_rm;
1339                         modrm_ea += reg_read(ctxt, base_reg);
1340                         adjust_modrm_seg(ctxt, base_reg);
1341                 }
1342                 switch (ctxt->modrm_mod) {
1343                 case 1:
1344                         modrm_ea += insn_fetch(s8, ctxt);
1345                         break;
1346                 case 2:
1347                         modrm_ea += insn_fetch(s32, ctxt);
1348                         break;
1349                 }
1350         }
1351         op->addr.mem.ea = modrm_ea;
1352         if (ctxt->ad_bytes != 8)
1353                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1354
1355 done:
1356         return rc;
1357 }
1358
1359 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1360                       struct operand *op)
1361 {
1362         int rc = X86EMUL_CONTINUE;
1363
1364         op->type = OP_MEM;
1365         switch (ctxt->ad_bytes) {
1366         case 2:
1367                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1368                 break;
1369         case 4:
1370                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1371                 break;
1372         case 8:
1373                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1374                 break;
1375         }
1376 done:
1377         return rc;
1378 }
1379
1380 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1381 {
1382         long sv = 0, mask;
1383
1384         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1385                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1386
1387                 if (ctxt->src.bytes == 2)
1388                         sv = (s16)ctxt->src.val & (s16)mask;
1389                 else if (ctxt->src.bytes == 4)
1390                         sv = (s32)ctxt->src.val & (s32)mask;
1391                 else
1392                         sv = (s64)ctxt->src.val & (s64)mask;
1393
1394                 ctxt->dst.addr.mem.ea = address_mask(ctxt,
1395                                            ctxt->dst.addr.mem.ea + (sv >> 3));
1396         }
1397
1398         /* only subword offset */
1399         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1400 }
1401
1402 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1403                          unsigned long addr, void *dest, unsigned size)
1404 {
1405         int rc;
1406         struct read_cache *mc = &ctxt->mem_read;
1407
1408         if (mc->pos < mc->end)
1409                 goto read_cached;
1410
1411         WARN_ON((mc->end + size) >= sizeof(mc->data));
1412
1413         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1414                                       &ctxt->exception);
1415         if (rc != X86EMUL_CONTINUE)
1416                 return rc;
1417
1418         mc->end += size;
1419
1420 read_cached:
1421         memcpy(dest, mc->data + mc->pos, size);
1422         mc->pos += size;
1423         return X86EMUL_CONTINUE;
1424 }
1425
1426 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1427                           struct segmented_address addr,
1428                           void *data,
1429                           unsigned size)
1430 {
1431         int rc;
1432         ulong linear;
1433
1434         rc = linearize(ctxt, addr, size, false, &linear);
1435         if (rc != X86EMUL_CONTINUE)
1436                 return rc;
1437         return read_emulated(ctxt, linear, data, size);
1438 }
1439
1440 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1441                            struct segmented_address addr,
1442                            const void *data,
1443                            unsigned size)
1444 {
1445         int rc;
1446         ulong linear;
1447
1448         rc = linearize(ctxt, addr, size, true, &linear);
1449         if (rc != X86EMUL_CONTINUE)
1450                 return rc;
1451         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1452                                          &ctxt->exception);
1453 }
1454
1455 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1456                              struct segmented_address addr,
1457                              const void *orig_data, const void *data,
1458                              unsigned size)
1459 {
1460         int rc;
1461         ulong linear;
1462
1463         rc = linearize(ctxt, addr, size, true, &linear);
1464         if (rc != X86EMUL_CONTINUE)
1465                 return rc;
1466         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1467                                            size, &ctxt->exception);
1468 }
1469
1470 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1471                            unsigned int size, unsigned short port,
1472                            void *dest)
1473 {
1474         struct read_cache *rc = &ctxt->io_read;
1475
1476         if (rc->pos == rc->end) { /* refill pio read ahead */
1477                 unsigned int in_page, n;
1478                 unsigned int count = ctxt->rep_prefix ?
1479                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1480                 in_page = (ctxt->eflags & X86_EFLAGS_DF) ?
1481                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1482                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1483                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1484                 if (n == 0)
1485                         n = 1;
1486                 rc->pos = rc->end = 0;
1487                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1488                         return 0;
1489                 rc->end = n * size;
1490         }
1491
1492         if (ctxt->rep_prefix && (ctxt->d & String) &&
1493             !(ctxt->eflags & X86_EFLAGS_DF)) {
1494                 ctxt->dst.data = rc->data + rc->pos;
1495                 ctxt->dst.type = OP_MEM_STR;
1496                 ctxt->dst.count = (rc->end - rc->pos) / size;
1497                 rc->pos = rc->end;
1498         } else {
1499                 memcpy(dest, rc->data + rc->pos, size);
1500                 rc->pos += size;
1501         }
1502         return 1;
1503 }
1504
1505 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1506                                      u16 index, struct desc_struct *desc)
1507 {
1508         struct desc_ptr dt;
1509         ulong addr;
1510
1511         ctxt->ops->get_idt(ctxt, &dt);
1512
1513         if (dt.size < index * 8 + 7)
1514                 return emulate_gp(ctxt, index << 3 | 0x2);
1515
1516         addr = dt.address + index * 8;
1517         return linear_read_system(ctxt, addr, desc, sizeof *desc);
1518 }
1519
1520 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1521                                      u16 selector, struct desc_ptr *dt)
1522 {
1523         const struct x86_emulate_ops *ops = ctxt->ops;
1524         u32 base3 = 0;
1525
1526         if (selector & 1 << 2) {
1527                 struct desc_struct desc;
1528                 u16 sel;
1529
1530                 memset (dt, 0, sizeof *dt);
1531                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1532                                       VCPU_SREG_LDTR))
1533                         return;
1534
1535                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1536                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1537         } else
1538                 ops->get_gdt(ctxt, dt);
1539 }
1540
1541 static int get_descriptor_ptr(struct x86_emulate_ctxt *ctxt,
1542                               u16 selector, ulong *desc_addr_p)
1543 {
1544         struct desc_ptr dt;
1545         u16 index = selector >> 3;
1546         ulong addr;
1547
1548         get_descriptor_table_ptr(ctxt, selector, &dt);
1549
1550         if (dt.size < index * 8 + 7)
1551                 return emulate_gp(ctxt, selector & 0xfffc);
1552
1553         addr = dt.address + index * 8;
1554
1555 #ifdef CONFIG_X86_64
1556         if (addr >> 32 != 0) {
1557                 u64 efer = 0;
1558
1559                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1560                 if (!(efer & EFER_LMA))
1561                         addr &= (u32)-1;
1562         }
1563 #endif
1564
1565         *desc_addr_p = addr;
1566         return X86EMUL_CONTINUE;
1567 }
1568
1569 /* allowed just for 8 bytes segments */
1570 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1571                                    u16 selector, struct desc_struct *desc,
1572                                    ulong *desc_addr_p)
1573 {
1574         int rc;
1575
1576         rc = get_descriptor_ptr(ctxt, selector, desc_addr_p);
1577         if (rc != X86EMUL_CONTINUE)
1578                 return rc;
1579
1580         return linear_read_system(ctxt, *desc_addr_p, desc, sizeof(*desc));
1581 }
1582
1583 /* allowed just for 8 bytes segments */
1584 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1585                                     u16 selector, struct desc_struct *desc)
1586 {
1587         int rc;
1588         ulong addr;
1589
1590         rc = get_descriptor_ptr(ctxt, selector, &addr);
1591         if (rc != X86EMUL_CONTINUE)
1592                 return rc;
1593
1594         return linear_write_system(ctxt, addr, desc, sizeof *desc);
1595 }
1596
1597 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1598                                      u16 selector, int seg, u8 cpl,
1599                                      enum x86_transfer_type transfer,
1600                                      struct desc_struct *desc)
1601 {
1602         struct desc_struct seg_desc, old_desc;
1603         u8 dpl, rpl;
1604         unsigned err_vec = GP_VECTOR;
1605         u32 err_code = 0;
1606         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1607         ulong desc_addr;
1608         int ret;
1609         u16 dummy;
1610         u32 base3 = 0;
1611
1612         memset(&seg_desc, 0, sizeof seg_desc);
1613
1614         if (ctxt->mode == X86EMUL_MODE_REAL) {
1615                 /* set real mode segment descriptor (keep limit etc. for
1616                  * unreal mode) */
1617                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1618                 set_desc_base(&seg_desc, selector << 4);
1619                 goto load;
1620         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1621                 /* VM86 needs a clean new segment descriptor */
1622                 set_desc_base(&seg_desc, selector << 4);
1623                 set_desc_limit(&seg_desc, 0xffff);
1624                 seg_desc.type = 3;
1625                 seg_desc.p = 1;
1626                 seg_desc.s = 1;
1627                 seg_desc.dpl = 3;
1628                 goto load;
1629         }
1630
1631         rpl = selector & 3;
1632
1633         /* TR should be in GDT only */
1634         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1635                 goto exception;
1636
1637         /* NULL selector is not valid for TR, CS and (except for long mode) SS */
1638         if (null_selector) {
1639                 if (seg == VCPU_SREG_CS || seg == VCPU_SREG_TR)
1640                         goto exception;
1641
1642                 if (seg == VCPU_SREG_SS) {
1643                         if (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl)
1644                                 goto exception;
1645
1646                         /*
1647                          * ctxt->ops->set_segment expects the CPL to be in
1648                          * SS.DPL, so fake an expand-up 32-bit data segment.
1649                          */
1650                         seg_desc.type = 3;
1651                         seg_desc.p = 1;
1652                         seg_desc.s = 1;
1653                         seg_desc.dpl = cpl;
1654                         seg_desc.d = 1;
1655                         seg_desc.g = 1;
1656                 }
1657
1658                 /* Skip all following checks */
1659                 goto load;
1660         }
1661
1662         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1663         if (ret != X86EMUL_CONTINUE)
1664                 return ret;
1665
1666         err_code = selector & 0xfffc;
1667         err_vec = (transfer == X86_TRANSFER_TASK_SWITCH) ? TS_VECTOR :
1668                                                            GP_VECTOR;
1669
1670         /* can't load system descriptor into segment selector */
1671         if (seg <= VCPU_SREG_GS && !seg_desc.s) {
1672                 if (transfer == X86_TRANSFER_CALL_JMP)
1673                         return X86EMUL_UNHANDLEABLE;
1674                 goto exception;
1675         }
1676
1677         dpl = seg_desc.dpl;
1678
1679         switch (seg) {
1680         case VCPU_SREG_SS:
1681                 /*
1682                  * segment is not a writable data segment or segment
1683                  * selector's RPL != CPL or segment selector's RPL != CPL
1684                  */
1685                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1686                         goto exception;
1687                 break;
1688         case VCPU_SREG_CS:
1689                 if (!(seg_desc.type & 8))
1690                         goto exception;
1691
1692                 if (seg_desc.type & 4) {
1693                         /* conforming */
1694                         if (dpl > cpl)
1695                                 goto exception;
1696                 } else {
1697                         /* nonconforming */
1698                         if (rpl > cpl || dpl != cpl)
1699                                 goto exception;
1700                 }
1701                 /* in long-mode d/b must be clear if l is set */
1702                 if (seg_desc.d && seg_desc.l) {
1703                         u64 efer = 0;
1704
1705                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1706                         if (efer & EFER_LMA)
1707                                 goto exception;
1708                 }
1709
1710                 /* CS(RPL) <- CPL */
1711                 selector = (selector & 0xfffc) | cpl;
1712                 break;
1713         case VCPU_SREG_TR:
1714                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1715                         goto exception;
1716                 if (!seg_desc.p) {
1717                         err_vec = NP_VECTOR;
1718                         goto exception;
1719                 }
1720                 old_desc = seg_desc;
1721                 seg_desc.type |= 2; /* busy */
1722                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1723                                                   sizeof(seg_desc), &ctxt->exception);
1724                 if (ret != X86EMUL_CONTINUE)
1725                         return ret;
1726                 break;
1727         case VCPU_SREG_LDTR:
1728                 if (seg_desc.s || seg_desc.type != 2)
1729                         goto exception;
1730                 break;
1731         default: /*  DS, ES, FS, or GS */
1732                 /*
1733                  * segment is not a data or readable code segment or
1734                  * ((segment is a data or nonconforming code segment)
1735                  * and (both RPL and CPL > DPL))
1736                  */
1737                 if ((seg_desc.type & 0xa) == 0x8 ||
1738                     (((seg_desc.type & 0xc) != 0xc) &&
1739                      (rpl > dpl && cpl > dpl)))
1740                         goto exception;
1741                 break;
1742         }
1743
1744         if (!seg_desc.p) {
1745                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1746                 goto exception;
1747         }
1748
1749         if (seg_desc.s) {
1750                 /* mark segment as accessed */
1751                 if (!(seg_desc.type & 1)) {
1752                         seg_desc.type |= 1;
1753                         ret = write_segment_descriptor(ctxt, selector,
1754                                                        &seg_desc);
1755                         if (ret != X86EMUL_CONTINUE)
1756                                 return ret;
1757                 }
1758         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1759                 ret = linear_read_system(ctxt, desc_addr+8, &base3, sizeof(base3));
1760                 if (ret != X86EMUL_CONTINUE)
1761                         return ret;
1762                 if (is_noncanonical_address(get_desc_base(&seg_desc) |
1763                                              ((u64)base3 << 32)))
1764                         return emulate_gp(ctxt, 0);
1765         }
1766 load:
1767         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1768         if (desc)
1769                 *desc = seg_desc;
1770         return X86EMUL_CONTINUE;
1771 exception:
1772         return emulate_exception(ctxt, err_vec, err_code, true);
1773 }
1774
1775 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1776                                    u16 selector, int seg)
1777 {
1778         u8 cpl = ctxt->ops->cpl(ctxt);
1779
1780         /*
1781          * None of MOV, POP and LSS can load a NULL selector in CPL=3, but
1782          * they can load it at CPL<3 (Intel's manual says only LSS can,
1783          * but it's wrong).
1784          *
1785          * However, the Intel manual says that putting IST=1/DPL=3 in
1786          * an interrupt gate will result in SS=3 (the AMD manual instead
1787          * says it doesn't), so allow SS=3 in __load_segment_descriptor
1788          * and only forbid it here.
1789          */
1790         if (seg == VCPU_SREG_SS && selector == 3 &&
1791             ctxt->mode == X86EMUL_MODE_PROT64)
1792                 return emulate_exception(ctxt, GP_VECTOR, 0, true);
1793
1794         return __load_segment_descriptor(ctxt, selector, seg, cpl,
1795                                          X86_TRANSFER_NONE, NULL);
1796 }
1797
1798 static void write_register_operand(struct operand *op)
1799 {
1800         return assign_register(op->addr.reg, op->val, op->bytes);
1801 }
1802
1803 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1804 {
1805         switch (op->type) {
1806         case OP_REG:
1807                 write_register_operand(op);
1808                 break;
1809         case OP_MEM:
1810                 if (ctxt->lock_prefix)
1811                         return segmented_cmpxchg(ctxt,
1812                                                  op->addr.mem,
1813                                                  &op->orig_val,
1814                                                  &op->val,
1815                                                  op->bytes);
1816                 else
1817                         return segmented_write(ctxt,
1818                                                op->addr.mem,
1819                                                &op->val,
1820                                                op->bytes);
1821                 break;
1822         case OP_MEM_STR:
1823                 return segmented_write(ctxt,
1824                                        op->addr.mem,
1825                                        op->data,
1826                                        op->bytes * op->count);
1827                 break;
1828         case OP_XMM:
1829                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1830                 break;
1831         case OP_MM:
1832                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1833                 break;
1834         case OP_NONE:
1835                 /* no writeback */
1836                 break;
1837         default:
1838                 break;
1839         }
1840         return X86EMUL_CONTINUE;
1841 }
1842
1843 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1844 {
1845         struct segmented_address addr;
1846
1847         rsp_increment(ctxt, -bytes);
1848         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1849         addr.seg = VCPU_SREG_SS;
1850
1851         return segmented_write(ctxt, addr, data, bytes);
1852 }
1853
1854 static int em_push(struct x86_emulate_ctxt *ctxt)
1855 {
1856         /* Disable writeback. */
1857         ctxt->dst.type = OP_NONE;
1858         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1859 }
1860
1861 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1862                        void *dest, int len)
1863 {
1864         int rc;
1865         struct segmented_address addr;
1866
1867         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1868         addr.seg = VCPU_SREG_SS;
1869         rc = segmented_read(ctxt, addr, dest, len);
1870         if (rc != X86EMUL_CONTINUE)
1871                 return rc;
1872
1873         rsp_increment(ctxt, len);
1874         return rc;
1875 }
1876
1877 static int em_pop(struct x86_emulate_ctxt *ctxt)
1878 {
1879         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1880 }
1881
1882 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1883                         void *dest, int len)
1884 {
1885         int rc;
1886         unsigned long val, change_mask;
1887         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
1888         int cpl = ctxt->ops->cpl(ctxt);
1889
1890         rc = emulate_pop(ctxt, &val, len);
1891         if (rc != X86EMUL_CONTINUE)
1892                 return rc;
1893
1894         change_mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
1895                       X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_OF |
1896                       X86_EFLAGS_TF | X86_EFLAGS_DF | X86_EFLAGS_NT |
1897                       X86_EFLAGS_AC | X86_EFLAGS_ID;
1898
1899         switch(ctxt->mode) {
1900         case X86EMUL_MODE_PROT64:
1901         case X86EMUL_MODE_PROT32:
1902         case X86EMUL_MODE_PROT16:
1903                 if (cpl == 0)
1904                         change_mask |= X86_EFLAGS_IOPL;
1905                 if (cpl <= iopl)
1906                         change_mask |= X86_EFLAGS_IF;
1907                 break;
1908         case X86EMUL_MODE_VM86:
1909                 if (iopl < 3)
1910                         return emulate_gp(ctxt, 0);
1911                 change_mask |= X86_EFLAGS_IF;
1912                 break;
1913         default: /* real mode */
1914                 change_mask |= (X86_EFLAGS_IOPL | X86_EFLAGS_IF);
1915                 break;
1916         }
1917
1918         *(unsigned long *)dest =
1919                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1920
1921         return rc;
1922 }
1923
1924 static int em_popf(struct x86_emulate_ctxt *ctxt)
1925 {
1926         ctxt->dst.type = OP_REG;
1927         ctxt->dst.addr.reg = &ctxt->eflags;
1928         ctxt->dst.bytes = ctxt->op_bytes;
1929         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1930 }
1931
1932 static int em_enter(struct x86_emulate_ctxt *ctxt)
1933 {
1934         int rc;
1935         unsigned frame_size = ctxt->src.val;
1936         unsigned nesting_level = ctxt->src2.val & 31;
1937         ulong rbp;
1938
1939         if (nesting_level)
1940                 return X86EMUL_UNHANDLEABLE;
1941
1942         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1943         rc = push(ctxt, &rbp, stack_size(ctxt));
1944         if (rc != X86EMUL_CONTINUE)
1945                 return rc;
1946         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1947                       stack_mask(ctxt));
1948         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1949                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1950                       stack_mask(ctxt));
1951         return X86EMUL_CONTINUE;
1952 }
1953
1954 static int em_leave(struct x86_emulate_ctxt *ctxt)
1955 {
1956         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1957                       stack_mask(ctxt));
1958         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1959 }
1960
1961 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1962 {
1963         int seg = ctxt->src2.val;
1964
1965         ctxt->src.val = get_segment_selector(ctxt, seg);
1966         if (ctxt->op_bytes == 4) {
1967                 rsp_increment(ctxt, -2);
1968                 ctxt->op_bytes = 2;
1969         }
1970
1971         return em_push(ctxt);
1972 }
1973
1974 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1975 {
1976         int seg = ctxt->src2.val;
1977         unsigned long selector;
1978         int rc;
1979
1980         rc = emulate_pop(ctxt, &selector, 2);
1981         if (rc != X86EMUL_CONTINUE)
1982                 return rc;
1983
1984         if (ctxt->modrm_reg == VCPU_SREG_SS)
1985                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1986         if (ctxt->op_bytes > 2)
1987                 rsp_increment(ctxt, ctxt->op_bytes - 2);
1988
1989         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1990         return rc;
1991 }
1992
1993 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1994 {
1995         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1996         int rc = X86EMUL_CONTINUE;
1997         int reg = VCPU_REGS_RAX;
1998
1999         while (reg <= VCPU_REGS_RDI) {
2000                 (reg == VCPU_REGS_RSP) ?
2001                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
2002
2003                 rc = em_push(ctxt);
2004                 if (rc != X86EMUL_CONTINUE)
2005                         return rc;
2006
2007                 ++reg;
2008         }
2009
2010         return rc;
2011 }
2012
2013 static int em_pushf(struct x86_emulate_ctxt *ctxt)
2014 {
2015         ctxt->src.val = (unsigned long)ctxt->eflags & ~X86_EFLAGS_VM;
2016         return em_push(ctxt);
2017 }
2018
2019 static int em_popa(struct x86_emulate_ctxt *ctxt)
2020 {
2021         int rc = X86EMUL_CONTINUE;
2022         int reg = VCPU_REGS_RDI;
2023         u32 val;
2024
2025         while (reg >= VCPU_REGS_RAX) {
2026                 if (reg == VCPU_REGS_RSP) {
2027                         rsp_increment(ctxt, ctxt->op_bytes);
2028                         --reg;
2029                 }
2030
2031                 rc = emulate_pop(ctxt, &val, ctxt->op_bytes);
2032                 if (rc != X86EMUL_CONTINUE)
2033                         break;
2034                 assign_register(reg_rmw(ctxt, reg), val, ctxt->op_bytes);
2035                 --reg;
2036         }
2037         return rc;
2038 }
2039
2040 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2041 {
2042         const struct x86_emulate_ops *ops = ctxt->ops;
2043         int rc;
2044         struct desc_ptr dt;
2045         gva_t cs_addr;
2046         gva_t eip_addr;
2047         u16 cs, eip;
2048
2049         /* TODO: Add limit checks */
2050         ctxt->src.val = ctxt->eflags;
2051         rc = em_push(ctxt);
2052         if (rc != X86EMUL_CONTINUE)
2053                 return rc;
2054
2055         ctxt->eflags &= ~(X86_EFLAGS_IF | X86_EFLAGS_TF | X86_EFLAGS_AC);
2056
2057         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
2058         rc = em_push(ctxt);
2059         if (rc != X86EMUL_CONTINUE)
2060                 return rc;
2061
2062         ctxt->src.val = ctxt->_eip;
2063         rc = em_push(ctxt);
2064         if (rc != X86EMUL_CONTINUE)
2065                 return rc;
2066
2067         ops->get_idt(ctxt, &dt);
2068
2069         eip_addr = dt.address + (irq << 2);
2070         cs_addr = dt.address + (irq << 2) + 2;
2071
2072         rc = linear_read_system(ctxt, cs_addr, &cs, 2);
2073         if (rc != X86EMUL_CONTINUE)
2074                 return rc;
2075
2076         rc = linear_read_system(ctxt, eip_addr, &eip, 2);
2077         if (rc != X86EMUL_CONTINUE)
2078                 return rc;
2079
2080         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
2081         if (rc != X86EMUL_CONTINUE)
2082                 return rc;
2083
2084         ctxt->_eip = eip;
2085
2086         return rc;
2087 }
2088
2089 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2090 {
2091         int rc;
2092
2093         invalidate_registers(ctxt);
2094         rc = __emulate_int_real(ctxt, irq);
2095         if (rc == X86EMUL_CONTINUE)
2096                 writeback_registers(ctxt);
2097         return rc;
2098 }
2099
2100 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
2101 {
2102         switch(ctxt->mode) {
2103         case X86EMUL_MODE_REAL:
2104                 return __emulate_int_real(ctxt, irq);
2105         case X86EMUL_MODE_VM86:
2106         case X86EMUL_MODE_PROT16:
2107         case X86EMUL_MODE_PROT32:
2108         case X86EMUL_MODE_PROT64:
2109         default:
2110                 /* Protected mode interrupts unimplemented yet */
2111                 return X86EMUL_UNHANDLEABLE;
2112         }
2113 }
2114
2115 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
2116 {
2117         int rc = X86EMUL_CONTINUE;
2118         unsigned long temp_eip = 0;
2119         unsigned long temp_eflags = 0;
2120         unsigned long cs = 0;
2121         unsigned long mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
2122                              X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_TF |
2123                              X86_EFLAGS_IF | X86_EFLAGS_DF | X86_EFLAGS_OF |
2124                              X86_EFLAGS_IOPL | X86_EFLAGS_NT | X86_EFLAGS_RF |
2125                              X86_EFLAGS_AC | X86_EFLAGS_ID |
2126                              X86_EFLAGS_FIXED;
2127         unsigned long vm86_mask = X86_EFLAGS_VM | X86_EFLAGS_VIF |
2128                                   X86_EFLAGS_VIP;
2129
2130         /* TODO: Add stack limit check */
2131
2132         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
2133
2134         if (rc != X86EMUL_CONTINUE)
2135                 return rc;
2136
2137         if (temp_eip & ~0xffff)
2138                 return emulate_gp(ctxt, 0);
2139
2140         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2141
2142         if (rc != X86EMUL_CONTINUE)
2143                 return rc;
2144
2145         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
2146
2147         if (rc != X86EMUL_CONTINUE)
2148                 return rc;
2149
2150         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2151
2152         if (rc != X86EMUL_CONTINUE)
2153                 return rc;
2154
2155         ctxt->_eip = temp_eip;
2156
2157         if (ctxt->op_bytes == 4)
2158                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2159         else if (ctxt->op_bytes == 2) {
2160                 ctxt->eflags &= ~0xffff;
2161                 ctxt->eflags |= temp_eflags;
2162         }
2163
2164         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2165         ctxt->eflags |= X86_EFLAGS_FIXED;
2166         ctxt->ops->set_nmi_mask(ctxt, false);
2167
2168         return rc;
2169 }
2170
2171 static int em_iret(struct x86_emulate_ctxt *ctxt)
2172 {
2173         switch(ctxt->mode) {
2174         case X86EMUL_MODE_REAL:
2175                 return emulate_iret_real(ctxt);
2176         case X86EMUL_MODE_VM86:
2177         case X86EMUL_MODE_PROT16:
2178         case X86EMUL_MODE_PROT32:
2179         case X86EMUL_MODE_PROT64:
2180         default:
2181                 /* iret from protected mode unimplemented yet */
2182                 return X86EMUL_UNHANDLEABLE;
2183         }
2184 }
2185
2186 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2187 {
2188         int rc;
2189         unsigned short sel;
2190         struct desc_struct new_desc;
2191         u8 cpl = ctxt->ops->cpl(ctxt);
2192
2193         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2194
2195         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
2196                                        X86_TRANSFER_CALL_JMP,
2197                                        &new_desc);
2198         if (rc != X86EMUL_CONTINUE)
2199                 return rc;
2200
2201         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
2202         /* Error handling is not implemented. */
2203         if (rc != X86EMUL_CONTINUE)
2204                 return X86EMUL_UNHANDLEABLE;
2205
2206         return rc;
2207 }
2208
2209 static int em_jmp_abs(struct x86_emulate_ctxt *ctxt)
2210 {
2211         return assign_eip_near(ctxt, ctxt->src.val);
2212 }
2213
2214 static int em_call_near_abs(struct x86_emulate_ctxt *ctxt)
2215 {
2216         int rc;
2217         long int old_eip;
2218
2219         old_eip = ctxt->_eip;
2220         rc = assign_eip_near(ctxt, ctxt->src.val);
2221         if (rc != X86EMUL_CONTINUE)
2222                 return rc;
2223         ctxt->src.val = old_eip;
2224         rc = em_push(ctxt);
2225         return rc;
2226 }
2227
2228 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2229 {
2230         u64 old = ctxt->dst.orig_val64;
2231
2232         if (ctxt->dst.bytes == 16)
2233                 return X86EMUL_UNHANDLEABLE;
2234
2235         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2236             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2237                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2238                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2239                 ctxt->eflags &= ~X86_EFLAGS_ZF;
2240         } else {
2241                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2242                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2243
2244                 ctxt->eflags |= X86_EFLAGS_ZF;
2245         }
2246         return X86EMUL_CONTINUE;
2247 }
2248
2249 static int em_ret(struct x86_emulate_ctxt *ctxt)
2250 {
2251         int rc;
2252         unsigned long eip;
2253
2254         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2255         if (rc != X86EMUL_CONTINUE)
2256                 return rc;
2257
2258         return assign_eip_near(ctxt, eip);
2259 }
2260
2261 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2262 {
2263         int rc;
2264         unsigned long eip, cs;
2265         int cpl = ctxt->ops->cpl(ctxt);
2266         struct desc_struct new_desc;
2267
2268         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2269         if (rc != X86EMUL_CONTINUE)
2270                 return rc;
2271         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2272         if (rc != X86EMUL_CONTINUE)
2273                 return rc;
2274         /* Outer-privilege level return is not implemented */
2275         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2276                 return X86EMUL_UNHANDLEABLE;
2277         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, cpl,
2278                                        X86_TRANSFER_RET,
2279                                        &new_desc);
2280         if (rc != X86EMUL_CONTINUE)
2281                 return rc;
2282         rc = assign_eip_far(ctxt, eip, &new_desc);
2283         /* Error handling is not implemented. */
2284         if (rc != X86EMUL_CONTINUE)
2285                 return X86EMUL_UNHANDLEABLE;
2286
2287         return rc;
2288 }
2289
2290 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2291 {
2292         int rc;
2293
2294         rc = em_ret_far(ctxt);
2295         if (rc != X86EMUL_CONTINUE)
2296                 return rc;
2297         rsp_increment(ctxt, ctxt->src.val);
2298         return X86EMUL_CONTINUE;
2299 }
2300
2301 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2302 {
2303         /* Save real source value, then compare EAX against destination. */
2304         ctxt->dst.orig_val = ctxt->dst.val;
2305         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2306         ctxt->src.orig_val = ctxt->src.val;
2307         ctxt->src.val = ctxt->dst.orig_val;
2308         fastop(ctxt, em_cmp);
2309
2310         if (ctxt->eflags & X86_EFLAGS_ZF) {
2311                 /* Success: write back to memory; no update of EAX */
2312                 ctxt->src.type = OP_NONE;
2313                 ctxt->dst.val = ctxt->src.orig_val;
2314         } else {
2315                 /* Failure: write the value we saw to EAX. */
2316                 ctxt->src.type = OP_REG;
2317                 ctxt->src.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2318                 ctxt->src.val = ctxt->dst.orig_val;
2319                 /* Create write-cycle to dest by writing the same value */
2320                 ctxt->dst.val = ctxt->dst.orig_val;
2321         }
2322         return X86EMUL_CONTINUE;
2323 }
2324
2325 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2326 {
2327         int seg = ctxt->src2.val;
2328         unsigned short sel;
2329         int rc;
2330
2331         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2332
2333         rc = load_segment_descriptor(ctxt, sel, seg);
2334         if (rc != X86EMUL_CONTINUE)
2335                 return rc;
2336
2337         ctxt->dst.val = ctxt->src.val;
2338         return rc;
2339 }
2340
2341 static int emulator_has_longmode(struct x86_emulate_ctxt *ctxt)
2342 {
2343         u32 eax, ebx, ecx, edx;
2344
2345         eax = 0x80000001;
2346         ecx = 0;
2347         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2348         return edx & bit(X86_FEATURE_LM);
2349 }
2350
2351 #define GET_SMSTATE(type, smbase, offset)                                 \
2352         ({                                                                \
2353          type __val;                                                      \
2354          int r = ctxt->ops->read_phys(ctxt, smbase + offset, &__val,      \
2355                                       sizeof(__val));                     \
2356          if (r != X86EMUL_CONTINUE)                                       \
2357                  return X86EMUL_UNHANDLEABLE;                             \
2358          __val;                                                           \
2359         })
2360
2361 static void rsm_set_desc_flags(struct desc_struct *desc, u32 flags)
2362 {
2363         desc->g    = (flags >> 23) & 1;
2364         desc->d    = (flags >> 22) & 1;
2365         desc->l    = (flags >> 21) & 1;
2366         desc->avl  = (flags >> 20) & 1;
2367         desc->p    = (flags >> 15) & 1;
2368         desc->dpl  = (flags >> 13) & 3;
2369         desc->s    = (flags >> 12) & 1;
2370         desc->type = (flags >>  8) & 15;
2371 }
2372
2373 static int rsm_load_seg_32(struct x86_emulate_ctxt *ctxt, u64 smbase, int n)
2374 {
2375         struct desc_struct desc;
2376         int offset;
2377         u16 selector;
2378
2379         selector = GET_SMSTATE(u32, smbase, 0x7fa8 + n * 4);
2380
2381         if (n < 3)
2382                 offset = 0x7f84 + n * 12;
2383         else
2384                 offset = 0x7f2c + (n - 3) * 12;
2385
2386         set_desc_base(&desc,      GET_SMSTATE(u32, smbase, offset + 8));
2387         set_desc_limit(&desc,     GET_SMSTATE(u32, smbase, offset + 4));
2388         rsm_set_desc_flags(&desc, GET_SMSTATE(u32, smbase, offset));
2389         ctxt->ops->set_segment(ctxt, selector, &desc, 0, n);
2390         return X86EMUL_CONTINUE;
2391 }
2392
2393 static int rsm_load_seg_64(struct x86_emulate_ctxt *ctxt, u64 smbase, int n)
2394 {
2395         struct desc_struct desc;
2396         int offset;
2397         u16 selector;
2398         u32 base3;
2399
2400         offset = 0x7e00 + n * 16;
2401
2402         selector =                GET_SMSTATE(u16, smbase, offset);
2403         rsm_set_desc_flags(&desc, GET_SMSTATE(u16, smbase, offset + 2) << 8);
2404         set_desc_limit(&desc,     GET_SMSTATE(u32, smbase, offset + 4));
2405         set_desc_base(&desc,      GET_SMSTATE(u32, smbase, offset + 8));
2406         base3 =                   GET_SMSTATE(u32, smbase, offset + 12);
2407
2408         ctxt->ops->set_segment(ctxt, selector, &desc, base3, n);
2409         return X86EMUL_CONTINUE;
2410 }
2411
2412 static int rsm_enter_protected_mode(struct x86_emulate_ctxt *ctxt,
2413                                     u64 cr0, u64 cr3, u64 cr4)
2414 {
2415         int bad;
2416         u64 pcid;
2417
2418         /* In order to later set CR4.PCIDE, CR3[11:0] must be zero.  */
2419         pcid = 0;
2420         if (cr4 & X86_CR4_PCIDE) {
2421                 pcid = cr3 & 0xfff;
2422                 cr3 &= ~0xfff;
2423         }
2424
2425         bad = ctxt->ops->set_cr(ctxt, 3, cr3);
2426         if (bad)
2427                 return X86EMUL_UNHANDLEABLE;
2428
2429         /*
2430          * First enable PAE, long mode needs it before CR0.PG = 1 is set.
2431          * Then enable protected mode.  However, PCID cannot be enabled
2432          * if EFER.LMA=0, so set it separately.
2433          */
2434         bad = ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2435         if (bad)
2436                 return X86EMUL_UNHANDLEABLE;
2437
2438         bad = ctxt->ops->set_cr(ctxt, 0, cr0);
2439         if (bad)
2440                 return X86EMUL_UNHANDLEABLE;
2441
2442         if (cr4 & X86_CR4_PCIDE) {
2443                 bad = ctxt->ops->set_cr(ctxt, 4, cr4);
2444                 if (bad)
2445                         return X86EMUL_UNHANDLEABLE;
2446                 if (pcid) {
2447                         bad = ctxt->ops->set_cr(ctxt, 3, cr3 | pcid);
2448                         if (bad)
2449                                 return X86EMUL_UNHANDLEABLE;
2450                 }
2451
2452         }
2453
2454         return X86EMUL_CONTINUE;
2455 }
2456
2457 static int rsm_load_state_32(struct x86_emulate_ctxt *ctxt, u64 smbase)
2458 {
2459         struct desc_struct desc;
2460         struct desc_ptr dt;
2461         u16 selector;
2462         u32 val, cr0, cr3, cr4;
2463         int i;
2464
2465         cr0 =                      GET_SMSTATE(u32, smbase, 0x7ffc);
2466         cr3 =                      GET_SMSTATE(u32, smbase, 0x7ff8);
2467         ctxt->eflags =             GET_SMSTATE(u32, smbase, 0x7ff4) | X86_EFLAGS_FIXED;
2468         ctxt->_eip =               GET_SMSTATE(u32, smbase, 0x7ff0);
2469
2470         for (i = 0; i < 8; i++)
2471                 *reg_write(ctxt, i) = GET_SMSTATE(u32, smbase, 0x7fd0 + i * 4);
2472
2473         val = GET_SMSTATE(u32, smbase, 0x7fcc);
2474         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2475         val = GET_SMSTATE(u32, smbase, 0x7fc8);
2476         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2477
2478         selector =                 GET_SMSTATE(u32, smbase, 0x7fc4);
2479         set_desc_base(&desc,       GET_SMSTATE(u32, smbase, 0x7f64));
2480         set_desc_limit(&desc,      GET_SMSTATE(u32, smbase, 0x7f60));
2481         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smbase, 0x7f5c));
2482         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_TR);
2483
2484         selector =                 GET_SMSTATE(u32, smbase, 0x7fc0);
2485         set_desc_base(&desc,       GET_SMSTATE(u32, smbase, 0x7f80));
2486         set_desc_limit(&desc,      GET_SMSTATE(u32, smbase, 0x7f7c));
2487         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smbase, 0x7f78));
2488         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_LDTR);
2489
2490         dt.address =               GET_SMSTATE(u32, smbase, 0x7f74);
2491         dt.size =                  GET_SMSTATE(u32, smbase, 0x7f70);
2492         ctxt->ops->set_gdt(ctxt, &dt);
2493
2494         dt.address =               GET_SMSTATE(u32, smbase, 0x7f58);
2495         dt.size =                  GET_SMSTATE(u32, smbase, 0x7f54);
2496         ctxt->ops->set_idt(ctxt, &dt);
2497
2498         for (i = 0; i < 6; i++) {
2499                 int r = rsm_load_seg_32(ctxt, smbase, i);
2500                 if (r != X86EMUL_CONTINUE)
2501                         return r;
2502         }
2503
2504         cr4 = GET_SMSTATE(u32, smbase, 0x7f14);
2505
2506         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smbase, 0x7ef8));
2507
2508         return rsm_enter_protected_mode(ctxt, cr0, cr3, cr4);
2509 }
2510
2511 static int rsm_load_state_64(struct x86_emulate_ctxt *ctxt, u64 smbase)
2512 {
2513         struct desc_struct desc;
2514         struct desc_ptr dt;
2515         u64 val, cr0, cr3, cr4;
2516         u32 base3;
2517         u16 selector;
2518         int i, r;
2519
2520         for (i = 0; i < 16; i++)
2521                 *reg_write(ctxt, i) = GET_SMSTATE(u64, smbase, 0x7ff8 - i * 8);
2522
2523         ctxt->_eip   = GET_SMSTATE(u64, smbase, 0x7f78);
2524         ctxt->eflags = GET_SMSTATE(u32, smbase, 0x7f70) | X86_EFLAGS_FIXED;
2525
2526         val = GET_SMSTATE(u32, smbase, 0x7f68);
2527         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2528         val = GET_SMSTATE(u32, smbase, 0x7f60);
2529         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2530
2531         cr0 =                       GET_SMSTATE(u64, smbase, 0x7f58);
2532         cr3 =                       GET_SMSTATE(u64, smbase, 0x7f50);
2533         cr4 =                       GET_SMSTATE(u64, smbase, 0x7f48);
2534         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smbase, 0x7f00));
2535         val =                       GET_SMSTATE(u64, smbase, 0x7ed0);
2536         ctxt->ops->set_msr(ctxt, MSR_EFER, val & ~EFER_LMA);
2537
2538         selector =                  GET_SMSTATE(u32, smbase, 0x7e90);
2539         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smbase, 0x7e92) << 8);
2540         set_desc_limit(&desc,       GET_SMSTATE(u32, smbase, 0x7e94));
2541         set_desc_base(&desc,        GET_SMSTATE(u32, smbase, 0x7e98));
2542         base3 =                     GET_SMSTATE(u32, smbase, 0x7e9c);
2543         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_TR);
2544
2545         dt.size =                   GET_SMSTATE(u32, smbase, 0x7e84);
2546         dt.address =                GET_SMSTATE(u64, smbase, 0x7e88);
2547         ctxt->ops->set_idt(ctxt, &dt);
2548
2549         selector =                  GET_SMSTATE(u32, smbase, 0x7e70);
2550         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smbase, 0x7e72) << 8);
2551         set_desc_limit(&desc,       GET_SMSTATE(u32, smbase, 0x7e74));
2552         set_desc_base(&desc,        GET_SMSTATE(u32, smbase, 0x7e78));
2553         base3 =                     GET_SMSTATE(u32, smbase, 0x7e7c);
2554         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_LDTR);
2555
2556         dt.size =                   GET_SMSTATE(u32, smbase, 0x7e64);
2557         dt.address =                GET_SMSTATE(u64, smbase, 0x7e68);
2558         ctxt->ops->set_gdt(ctxt, &dt);
2559
2560         r = rsm_enter_protected_mode(ctxt, cr0, cr3, cr4);
2561         if (r != X86EMUL_CONTINUE)
2562                 return r;
2563
2564         for (i = 0; i < 6; i++) {
2565                 r = rsm_load_seg_64(ctxt, smbase, i);
2566                 if (r != X86EMUL_CONTINUE)
2567                         return r;
2568         }
2569
2570         return X86EMUL_CONTINUE;
2571 }
2572
2573 static int em_rsm(struct x86_emulate_ctxt *ctxt)
2574 {
2575         unsigned long cr0, cr4, efer;
2576         u64 smbase;
2577         int ret;
2578
2579         if ((ctxt->ops->get_hflags(ctxt) & X86EMUL_SMM_MASK) == 0)
2580                 return emulate_ud(ctxt);
2581
2582         /*
2583          * Get back to real mode, to prepare a safe state in which to load
2584          * CR0/CR3/CR4/EFER.  It's all a bit more complicated if the vCPU
2585          * supports long mode.
2586          */
2587         if (emulator_has_longmode(ctxt)) {
2588                 struct desc_struct cs_desc;
2589
2590                 /* Zero CR4.PCIDE before CR0.PG.  */
2591                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2592                 if (cr4 & X86_CR4_PCIDE)
2593                         ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2594
2595                 /* A 32-bit code segment is required to clear EFER.LMA.  */
2596                 memset(&cs_desc, 0, sizeof(cs_desc));
2597                 cs_desc.type = 0xb;
2598                 cs_desc.s = cs_desc.g = cs_desc.p = 1;
2599                 ctxt->ops->set_segment(ctxt, 0, &cs_desc, 0, VCPU_SREG_CS);
2600         }
2601
2602         /* For the 64-bit case, this will clear EFER.LMA.  */
2603         cr0 = ctxt->ops->get_cr(ctxt, 0);
2604         if (cr0 & X86_CR0_PE)
2605                 ctxt->ops->set_cr(ctxt, 0, cr0 & ~(X86_CR0_PG | X86_CR0_PE));
2606
2607         if (emulator_has_longmode(ctxt)) {
2608                 /* Clear CR4.PAE before clearing EFER.LME. */
2609                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2610                 if (cr4 & X86_CR4_PAE)
2611                         ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PAE);
2612
2613                 /* And finally go back to 32-bit mode.  */
2614                 efer = 0;
2615                 ctxt->ops->set_msr(ctxt, MSR_EFER, efer);
2616         }
2617
2618         smbase = ctxt->ops->get_smbase(ctxt);
2619         if (emulator_has_longmode(ctxt))
2620                 ret = rsm_load_state_64(ctxt, smbase + 0x8000);
2621         else
2622                 ret = rsm_load_state_32(ctxt, smbase + 0x8000);
2623
2624         if (ret != X86EMUL_CONTINUE) {
2625                 /* FIXME: should triple fault */
2626                 return X86EMUL_UNHANDLEABLE;
2627         }
2628
2629         if ((ctxt->ops->get_hflags(ctxt) & X86EMUL_SMM_INSIDE_NMI_MASK) == 0)
2630                 ctxt->ops->set_nmi_mask(ctxt, false);
2631
2632         ctxt->ops->set_hflags(ctxt, ctxt->ops->get_hflags(ctxt) &
2633                 ~(X86EMUL_SMM_INSIDE_NMI_MASK | X86EMUL_SMM_MASK));
2634         return X86EMUL_CONTINUE;
2635 }
2636
2637 static void
2638 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2639                         struct desc_struct *cs, struct desc_struct *ss)
2640 {
2641         cs->l = 0;              /* will be adjusted later */
2642         set_desc_base(cs, 0);   /* flat segment */
2643         cs->g = 1;              /* 4kb granularity */
2644         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2645         cs->type = 0x0b;        /* Read, Execute, Accessed */
2646         cs->s = 1;
2647         cs->dpl = 0;            /* will be adjusted later */
2648         cs->p = 1;
2649         cs->d = 1;
2650         cs->avl = 0;
2651
2652         set_desc_base(ss, 0);   /* flat segment */
2653         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2654         ss->g = 1;              /* 4kb granularity */
2655         ss->s = 1;
2656         ss->type = 0x03;        /* Read/Write, Accessed */
2657         ss->d = 1;              /* 32bit stack segment */
2658         ss->dpl = 0;
2659         ss->p = 1;
2660         ss->l = 0;
2661         ss->avl = 0;
2662 }
2663
2664 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2665 {
2666         u32 eax, ebx, ecx, edx;
2667
2668         eax = ecx = 0;
2669         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2670         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2671                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2672                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2673 }
2674
2675 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2676 {
2677         const struct x86_emulate_ops *ops = ctxt->ops;
2678         u32 eax, ebx, ecx, edx;
2679
2680         /*
2681          * syscall should always be enabled in longmode - so only become
2682          * vendor specific (cpuid) if other modes are active...
2683          */
2684         if (ctxt->mode == X86EMUL_MODE_PROT64)
2685                 return true;
2686
2687         eax = 0x00000000;
2688         ecx = 0x00000000;
2689         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2690         /*
2691          * Intel ("GenuineIntel")
2692          * remark: Intel CPUs only support "syscall" in 64bit
2693          * longmode. Also an 64bit guest with a
2694          * 32bit compat-app running will #UD !! While this
2695          * behaviour can be fixed (by emulating) into AMD
2696          * response - CPUs of AMD can't behave like Intel.
2697          */
2698         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2699             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2700             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2701                 return false;
2702
2703         /* AMD ("AuthenticAMD") */
2704         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2705             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2706             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2707                 return true;
2708
2709         /* AMD ("AMDisbetter!") */
2710         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2711             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2712             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2713                 return true;
2714
2715         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2716         return false;
2717 }
2718
2719 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2720 {
2721         const struct x86_emulate_ops *ops = ctxt->ops;
2722         struct desc_struct cs, ss;
2723         u64 msr_data;
2724         u16 cs_sel, ss_sel;
2725         u64 efer = 0;
2726
2727         /* syscall is not available in real mode */
2728         if (ctxt->mode == X86EMUL_MODE_REAL ||
2729             ctxt->mode == X86EMUL_MODE_VM86)
2730                 return emulate_ud(ctxt);
2731
2732         if (!(em_syscall_is_enabled(ctxt)))
2733                 return emulate_ud(ctxt);
2734
2735         ops->get_msr(ctxt, MSR_EFER, &efer);
2736         setup_syscalls_segments(ctxt, &cs, &ss);
2737
2738         if (!(efer & EFER_SCE))
2739                 return emulate_ud(ctxt);
2740
2741         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2742         msr_data >>= 32;
2743         cs_sel = (u16)(msr_data & 0xfffc);
2744         ss_sel = (u16)(msr_data + 8);
2745
2746         if (efer & EFER_LMA) {
2747                 cs.d = 0;
2748                 cs.l = 1;
2749         }
2750         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2751         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2752
2753         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2754         if (efer & EFER_LMA) {
2755 #ifdef CONFIG_X86_64
2756                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2757
2758                 ops->get_msr(ctxt,
2759                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2760                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2761                 ctxt->_eip = msr_data;
2762
2763                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2764                 ctxt->eflags &= ~msr_data;
2765                 ctxt->eflags |= X86_EFLAGS_FIXED;
2766 #endif
2767         } else {
2768                 /* legacy mode */
2769                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2770                 ctxt->_eip = (u32)msr_data;
2771
2772                 ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2773         }
2774
2775         ctxt->tf = (ctxt->eflags & X86_EFLAGS_TF) != 0;
2776         return X86EMUL_CONTINUE;
2777 }
2778
2779 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2780 {
2781         const struct x86_emulate_ops *ops = ctxt->ops;
2782         struct desc_struct cs, ss;
2783         u64 msr_data;
2784         u16 cs_sel, ss_sel;
2785         u64 efer = 0;
2786
2787         ops->get_msr(ctxt, MSR_EFER, &efer);
2788         /* inject #GP if in real mode */
2789         if (ctxt->mode == X86EMUL_MODE_REAL)
2790                 return emulate_gp(ctxt, 0);
2791
2792         /*
2793          * Not recognized on AMD in compat mode (but is recognized in legacy
2794          * mode).
2795          */
2796         if ((ctxt->mode != X86EMUL_MODE_PROT64) && (efer & EFER_LMA)
2797             && !vendor_intel(ctxt))
2798                 return emulate_ud(ctxt);
2799
2800         /* sysenter/sysexit have not been tested in 64bit mode. */
2801         if (ctxt->mode == X86EMUL_MODE_PROT64)
2802                 return X86EMUL_UNHANDLEABLE;
2803
2804         setup_syscalls_segments(ctxt, &cs, &ss);
2805
2806         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2807         if ((msr_data & 0xfffc) == 0x0)
2808                 return emulate_gp(ctxt, 0);
2809
2810         ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2811         cs_sel = (u16)msr_data & ~SEGMENT_RPL_MASK;
2812         ss_sel = cs_sel + 8;
2813         if (efer & EFER_LMA) {
2814                 cs.d = 0;
2815                 cs.l = 1;
2816         }
2817
2818         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2819         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2820
2821         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2822         ctxt->_eip = (efer & EFER_LMA) ? msr_data : (u32)msr_data;
2823
2824         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2825         *reg_write(ctxt, VCPU_REGS_RSP) = (efer & EFER_LMA) ? msr_data :
2826                                                               (u32)msr_data;
2827
2828         return X86EMUL_CONTINUE;
2829 }
2830
2831 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2832 {
2833         const struct x86_emulate_ops *ops = ctxt->ops;
2834         struct desc_struct cs, ss;
2835         u64 msr_data, rcx, rdx;
2836         int usermode;
2837         u16 cs_sel = 0, ss_sel = 0;
2838
2839         /* inject #GP if in real mode or Virtual 8086 mode */
2840         if (ctxt->mode == X86EMUL_MODE_REAL ||
2841             ctxt->mode == X86EMUL_MODE_VM86)
2842                 return emulate_gp(ctxt, 0);
2843
2844         setup_syscalls_segments(ctxt, &cs, &ss);
2845
2846         if ((ctxt->rex_prefix & 0x8) != 0x0)
2847                 usermode = X86EMUL_MODE_PROT64;
2848         else
2849                 usermode = X86EMUL_MODE_PROT32;
2850
2851         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2852         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2853
2854         cs.dpl = 3;
2855         ss.dpl = 3;
2856         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2857         switch (usermode) {
2858         case X86EMUL_MODE_PROT32:
2859                 cs_sel = (u16)(msr_data + 16);
2860                 if ((msr_data & 0xfffc) == 0x0)
2861                         return emulate_gp(ctxt, 0);
2862                 ss_sel = (u16)(msr_data + 24);
2863                 rcx = (u32)rcx;
2864                 rdx = (u32)rdx;
2865                 break;
2866         case X86EMUL_MODE_PROT64:
2867                 cs_sel = (u16)(msr_data + 32);
2868                 if (msr_data == 0x0)
2869                         return emulate_gp(ctxt, 0);
2870                 ss_sel = cs_sel + 8;
2871                 cs.d = 0;
2872                 cs.l = 1;
2873                 if (is_noncanonical_address(rcx) ||
2874                     is_noncanonical_address(rdx))
2875                         return emulate_gp(ctxt, 0);
2876                 break;
2877         }
2878         cs_sel |= SEGMENT_RPL_MASK;
2879         ss_sel |= SEGMENT_RPL_MASK;
2880
2881         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2882         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2883
2884         ctxt->_eip = rdx;
2885         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2886
2887         return X86EMUL_CONTINUE;
2888 }
2889
2890 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2891 {
2892         int iopl;
2893         if (ctxt->mode == X86EMUL_MODE_REAL)
2894                 return false;
2895         if (ctxt->mode == X86EMUL_MODE_VM86)
2896                 return true;
2897         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
2898         return ctxt->ops->cpl(ctxt) > iopl;
2899 }
2900
2901 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2902                                             u16 port, u16 len)
2903 {
2904         const struct x86_emulate_ops *ops = ctxt->ops;
2905         struct desc_struct tr_seg;
2906         u32 base3;
2907         int r;
2908         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2909         unsigned mask = (1 << len) - 1;
2910         unsigned long base;
2911
2912         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2913         if (!tr_seg.p)
2914                 return false;
2915         if (desc_limit_scaled(&tr_seg) < 103)
2916                 return false;
2917         base = get_desc_base(&tr_seg);
2918 #ifdef CONFIG_X86_64
2919         base |= ((u64)base3) << 32;
2920 #endif
2921         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL, true);
2922         if (r != X86EMUL_CONTINUE)
2923                 return false;
2924         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2925                 return false;
2926         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL, true);
2927         if (r != X86EMUL_CONTINUE)
2928                 return false;
2929         if ((perm >> bit_idx) & mask)
2930                 return false;
2931         return true;
2932 }
2933
2934 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2935                                  u16 port, u16 len)
2936 {
2937         if (ctxt->perm_ok)
2938                 return true;
2939
2940         if (emulator_bad_iopl(ctxt))
2941                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2942                         return false;
2943
2944         ctxt->perm_ok = true;
2945
2946         return true;
2947 }
2948
2949 static void string_registers_quirk(struct x86_emulate_ctxt *ctxt)
2950 {
2951         /*
2952          * Intel CPUs mask the counter and pointers in quite strange
2953          * manner when ECX is zero due to REP-string optimizations.
2954          */
2955 #ifdef CONFIG_X86_64
2956         if (ctxt->ad_bytes != 4 || !vendor_intel(ctxt))
2957                 return;
2958
2959         *reg_write(ctxt, VCPU_REGS_RCX) = 0;
2960
2961         switch (ctxt->b) {
2962         case 0xa4:      /* movsb */
2963         case 0xa5:      /* movsd/w */
2964                 *reg_rmw(ctxt, VCPU_REGS_RSI) &= (u32)-1;
2965                 /* fall through */
2966         case 0xaa:      /* stosb */
2967         case 0xab:      /* stosd/w */
2968                 *reg_rmw(ctxt, VCPU_REGS_RDI) &= (u32)-1;
2969         }
2970 #endif
2971 }
2972
2973 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2974                                 struct tss_segment_16 *tss)
2975 {
2976         tss->ip = ctxt->_eip;
2977         tss->flag = ctxt->eflags;
2978         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2979         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2980         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2981         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2982         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2983         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2984         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2985         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2986
2987         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2988         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2989         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2990         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2991         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2992 }
2993
2994 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2995                                  struct tss_segment_16 *tss)
2996 {
2997         int ret;
2998         u8 cpl;
2999
3000         ctxt->_eip = tss->ip;
3001         ctxt->eflags = tss->flag | 2;
3002         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
3003         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
3004         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
3005         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
3006         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
3007         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
3008         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
3009         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
3010
3011         /*
3012          * SDM says that segment selectors are loaded before segment
3013          * descriptors
3014          */
3015         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
3016         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3017         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3018         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3019         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3020
3021         cpl = tss->cs & 3;
3022
3023         /*
3024          * Now load segment descriptors. If fault happens at this stage
3025          * it is handled in a context of new task
3026          */
3027         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
3028                                         X86_TRANSFER_TASK_SWITCH, NULL);
3029         if (ret != X86EMUL_CONTINUE)
3030                 return ret;
3031         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3032                                         X86_TRANSFER_TASK_SWITCH, NULL);
3033         if (ret != X86EMUL_CONTINUE)
3034                 return ret;
3035         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3036                                         X86_TRANSFER_TASK_SWITCH, NULL);
3037         if (ret != X86EMUL_CONTINUE)
3038                 return ret;
3039         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3040                                         X86_TRANSFER_TASK_SWITCH, NULL);
3041         if (ret != X86EMUL_CONTINUE)
3042                 return ret;
3043         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3044                                         X86_TRANSFER_TASK_SWITCH, NULL);
3045         if (ret != X86EMUL_CONTINUE)
3046                 return ret;
3047
3048         return X86EMUL_CONTINUE;
3049 }
3050
3051 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
3052                           u16 tss_selector, u16 old_tss_sel,
3053                           ulong old_tss_base, struct desc_struct *new_desc)
3054 {
3055         struct tss_segment_16 tss_seg;
3056         int ret;
3057         u32 new_tss_base = get_desc_base(new_desc);
3058
3059         ret = linear_read_system(ctxt, old_tss_base, &tss_seg, sizeof tss_seg);
3060         if (ret != X86EMUL_CONTINUE)
3061                 return ret;
3062
3063         save_state_to_tss16(ctxt, &tss_seg);
3064
3065         ret = linear_write_system(ctxt, old_tss_base, &tss_seg, sizeof tss_seg);
3066         if (ret != X86EMUL_CONTINUE)
3067                 return ret;
3068
3069         ret = linear_read_system(ctxt, new_tss_base, &tss_seg, sizeof tss_seg);
3070         if (ret != X86EMUL_CONTINUE)
3071                 return ret;
3072
3073         if (old_tss_sel != 0xffff) {
3074                 tss_seg.prev_task_link = old_tss_sel;
3075
3076                 ret = linear_write_system(ctxt, new_tss_base,
3077                                           &tss_seg.prev_task_link,
3078                                           sizeof tss_seg.prev_task_link);
3079                 if (ret != X86EMUL_CONTINUE)
3080                         return ret;
3081         }
3082
3083         return load_state_from_tss16(ctxt, &tss_seg);
3084 }
3085
3086 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
3087                                 struct tss_segment_32 *tss)
3088 {
3089         /* CR3 and ldt selector are not saved intentionally */
3090         tss->eip = ctxt->_eip;
3091         tss->eflags = ctxt->eflags;
3092         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
3093         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
3094         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
3095         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
3096         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
3097         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
3098         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
3099         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
3100
3101         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
3102         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
3103         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
3104         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
3105         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
3106         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
3107 }
3108
3109 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
3110                                  struct tss_segment_32 *tss)
3111 {
3112         int ret;
3113         u8 cpl;
3114
3115         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
3116                 return emulate_gp(ctxt, 0);
3117         ctxt->_eip = tss->eip;
3118         ctxt->eflags = tss->eflags | 2;
3119
3120         /* General purpose registers */
3121         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
3122         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
3123         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
3124         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
3125         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
3126         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
3127         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
3128         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
3129
3130         /*
3131          * SDM says that segment selectors are loaded before segment
3132          * descriptors.  This is important because CPL checks will
3133          * use CS.RPL.
3134          */
3135         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
3136         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3137         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3138         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3139         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3140         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
3141         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
3142
3143         /*
3144          * If we're switching between Protected Mode and VM86, we need to make
3145          * sure to update the mode before loading the segment descriptors so
3146          * that the selectors are interpreted correctly.
3147          */
3148         if (ctxt->eflags & X86_EFLAGS_VM) {
3149                 ctxt->mode = X86EMUL_MODE_VM86;
3150                 cpl = 3;
3151         } else {
3152                 ctxt->mode = X86EMUL_MODE_PROT32;
3153                 cpl = tss->cs & 3;
3154         }
3155
3156         /*
3157          * Now load segment descriptors. If fault happenes at this stage
3158          * it is handled in a context of new task
3159          */
3160         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
3161                                         cpl, X86_TRANSFER_TASK_SWITCH, NULL);
3162         if (ret != X86EMUL_CONTINUE)
3163                 return ret;
3164         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3165                                         X86_TRANSFER_TASK_SWITCH, NULL);
3166         if (ret != X86EMUL_CONTINUE)
3167                 return ret;
3168         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3169                                         X86_TRANSFER_TASK_SWITCH, NULL);
3170         if (ret != X86EMUL_CONTINUE)
3171                 return ret;
3172         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3173                                         X86_TRANSFER_TASK_SWITCH, NULL);
3174         if (ret != X86EMUL_CONTINUE)
3175                 return ret;
3176         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3177                                         X86_TRANSFER_TASK_SWITCH, NULL);
3178         if (ret != X86EMUL_CONTINUE)
3179                 return ret;
3180         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
3181                                         X86_TRANSFER_TASK_SWITCH, NULL);
3182         if (ret != X86EMUL_CONTINUE)
3183                 return ret;
3184         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
3185                                         X86_TRANSFER_TASK_SWITCH, NULL);
3186
3187         return ret;
3188 }
3189
3190 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
3191                           u16 tss_selector, u16 old_tss_sel,
3192                           ulong old_tss_base, struct desc_struct *new_desc)
3193 {
3194         struct tss_segment_32 tss_seg;
3195         int ret;
3196         u32 new_tss_base = get_desc_base(new_desc);
3197         u32 eip_offset = offsetof(struct tss_segment_32, eip);
3198         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
3199
3200         ret = linear_read_system(ctxt, old_tss_base, &tss_seg, sizeof tss_seg);
3201         if (ret != X86EMUL_CONTINUE)
3202                 return ret;
3203
3204         save_state_to_tss32(ctxt, &tss_seg);
3205
3206         /* Only GP registers and segment selectors are saved */
3207         ret = linear_write_system(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
3208                                   ldt_sel_offset - eip_offset);
3209         if (ret != X86EMUL_CONTINUE)
3210                 return ret;
3211
3212         ret = linear_read_system(ctxt, new_tss_base, &tss_seg, sizeof tss_seg);
3213         if (ret != X86EMUL_CONTINUE)
3214                 return ret;
3215
3216         if (old_tss_sel != 0xffff) {
3217                 tss_seg.prev_task_link = old_tss_sel;
3218
3219                 ret = linear_write_system(ctxt, new_tss_base,
3220                                           &tss_seg.prev_task_link,
3221                                           sizeof tss_seg.prev_task_link);
3222                 if (ret != X86EMUL_CONTINUE)
3223                         return ret;
3224         }
3225
3226         return load_state_from_tss32(ctxt, &tss_seg);
3227 }
3228
3229 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
3230                                    u16 tss_selector, int idt_index, int reason,
3231                                    bool has_error_code, u32 error_code)
3232 {
3233         const struct x86_emulate_ops *ops = ctxt->ops;
3234         struct desc_struct curr_tss_desc, next_tss_desc;
3235         int ret;
3236         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
3237         ulong old_tss_base =
3238                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
3239         u32 desc_limit;
3240         ulong desc_addr, dr7;
3241
3242         /* FIXME: old_tss_base == ~0 ? */
3243
3244         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
3245         if (ret != X86EMUL_CONTINUE)
3246                 return ret;
3247         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
3248         if (ret != X86EMUL_CONTINUE)
3249                 return ret;
3250
3251         /* FIXME: check that next_tss_desc is tss */
3252
3253         /*
3254          * Check privileges. The three cases are task switch caused by...
3255          *
3256          * 1. jmp/call/int to task gate: Check against DPL of the task gate
3257          * 2. Exception/IRQ/iret: No check is performed
3258          * 3. jmp/call to TSS/task-gate: No check is performed since the
3259          *    hardware checks it before exiting.
3260          */
3261         if (reason == TASK_SWITCH_GATE) {
3262                 if (idt_index != -1) {
3263                         /* Software interrupts */
3264                         struct desc_struct task_gate_desc;
3265                         int dpl;
3266
3267                         ret = read_interrupt_descriptor(ctxt, idt_index,
3268                                                         &task_gate_desc);
3269                         if (ret != X86EMUL_CONTINUE)
3270                                 return ret;
3271
3272                         dpl = task_gate_desc.dpl;
3273                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
3274                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
3275                 }
3276         }
3277
3278         desc_limit = desc_limit_scaled(&next_tss_desc);
3279         if (!next_tss_desc.p ||
3280             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
3281              desc_limit < 0x2b)) {
3282                 return emulate_ts(ctxt, tss_selector & 0xfffc);
3283         }
3284
3285         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
3286                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
3287                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
3288         }
3289
3290         if (reason == TASK_SWITCH_IRET)
3291                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
3292
3293         /* set back link to prev task only if NT bit is set in eflags
3294            note that old_tss_sel is not used after this point */
3295         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
3296                 old_tss_sel = 0xffff;
3297
3298         if (next_tss_desc.type & 8)
3299                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
3300                                      old_tss_base, &next_tss_desc);
3301         else
3302                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
3303                                      old_tss_base, &next_tss_desc);
3304         if (ret != X86EMUL_CONTINUE)
3305                 return ret;
3306
3307         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
3308                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
3309
3310         if (reason != TASK_SWITCH_IRET) {
3311                 next_tss_desc.type |= (1 << 1); /* set busy flag */
3312                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
3313         }
3314
3315         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
3316         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
3317
3318         if (has_error_code) {
3319                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
3320                 ctxt->lock_prefix = 0;
3321                 ctxt->src.val = (unsigned long) error_code;
3322                 ret = em_push(ctxt);
3323         }
3324
3325         ops->get_dr(ctxt, 7, &dr7);
3326         ops->set_dr(ctxt, 7, dr7 & ~(DR_LOCAL_ENABLE_MASK | DR_LOCAL_SLOWDOWN));
3327
3328         return ret;
3329 }
3330
3331 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
3332                          u16 tss_selector, int idt_index, int reason,
3333                          bool has_error_code, u32 error_code)
3334 {
3335         int rc;
3336
3337         invalidate_registers(ctxt);
3338         ctxt->_eip = ctxt->eip;
3339         ctxt->dst.type = OP_NONE;
3340
3341         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
3342                                      has_error_code, error_code);
3343
3344         if (rc == X86EMUL_CONTINUE) {
3345                 ctxt->eip = ctxt->_eip;
3346                 writeback_registers(ctxt);
3347         }
3348
3349         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
3350 }
3351
3352 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
3353                 struct operand *op)
3354 {
3355         int df = (ctxt->eflags & X86_EFLAGS_DF) ? -op->count : op->count;
3356
3357         register_address_increment(ctxt, reg, df * op->bytes);
3358         op->addr.mem.ea = register_address(ctxt, reg);
3359 }
3360
3361 static int em_das(struct x86_emulate_ctxt *ctxt)
3362 {
3363         u8 al, old_al;
3364         bool af, cf, old_cf;
3365
3366         cf = ctxt->eflags & X86_EFLAGS_CF;
3367         al = ctxt->dst.val;
3368
3369         old_al = al;
3370         old_cf = cf;
3371         cf = false;
3372         af = ctxt->eflags & X86_EFLAGS_AF;
3373         if ((al & 0x0f) > 9 || af) {
3374                 al -= 6;
3375                 cf = old_cf | (al >= 250);
3376                 af = true;
3377         } else {
3378                 af = false;
3379         }
3380         if (old_al > 0x99 || old_cf) {
3381                 al -= 0x60;
3382                 cf = true;
3383         }
3384
3385         ctxt->dst.val = al;
3386         /* Set PF, ZF, SF */
3387         ctxt->src.type = OP_IMM;
3388         ctxt->src.val = 0;
3389         ctxt->src.bytes = 1;
3390         fastop(ctxt, em_or);
3391         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
3392         if (cf)
3393                 ctxt->eflags |= X86_EFLAGS_CF;
3394         if (af)
3395                 ctxt->eflags |= X86_EFLAGS_AF;
3396         return X86EMUL_CONTINUE;
3397 }
3398
3399 static int em_aam(struct x86_emulate_ctxt *ctxt)
3400 {
3401         u8 al, ah;
3402
3403         if (ctxt->src.val == 0)
3404                 return emulate_de(ctxt);
3405
3406         al = ctxt->dst.val & 0xff;
3407         ah = al / ctxt->src.val;
3408         al %= ctxt->src.val;
3409
3410         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
3411
3412         /* Set PF, ZF, SF */
3413         ctxt->src.type = OP_IMM;
3414         ctxt->src.val = 0;
3415         ctxt->src.bytes = 1;
3416         fastop(ctxt, em_or);
3417
3418         return X86EMUL_CONTINUE;
3419 }
3420
3421 static int em_aad(struct x86_emulate_ctxt *ctxt)
3422 {
3423         u8 al = ctxt->dst.val & 0xff;
3424         u8 ah = (ctxt->dst.val >> 8) & 0xff;
3425
3426         al = (al + (ah * ctxt->src.val)) & 0xff;
3427
3428         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
3429
3430         /* Set PF, ZF, SF */
3431         ctxt->src.type = OP_IMM;
3432         ctxt->src.val = 0;
3433         ctxt->src.bytes = 1;
3434         fastop(ctxt, em_or);
3435
3436         return X86EMUL_CONTINUE;
3437 }
3438
3439 static int em_call(struct x86_emulate_ctxt *ctxt)
3440 {
3441         int rc;
3442         long rel = ctxt->src.val;
3443
3444         ctxt->src.val = (unsigned long)ctxt->_eip;
3445         rc = jmp_rel(ctxt, rel);
3446         if (rc != X86EMUL_CONTINUE)
3447                 return rc;
3448         return em_push(ctxt);
3449 }
3450
3451 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3452 {
3453         u16 sel, old_cs;
3454         ulong old_eip;
3455         int rc;
3456         struct desc_struct old_desc, new_desc;
3457         const struct x86_emulate_ops *ops = ctxt->ops;
3458         int cpl = ctxt->ops->cpl(ctxt);
3459         enum x86emul_mode prev_mode = ctxt->mode;
3460
3461         old_eip = ctxt->_eip;
3462         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
3463
3464         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3465         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
3466                                        X86_TRANSFER_CALL_JMP, &new_desc);
3467         if (rc != X86EMUL_CONTINUE)
3468                 return rc;
3469
3470         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
3471         if (rc != X86EMUL_CONTINUE)
3472                 goto fail;
3473
3474         ctxt->src.val = old_cs;
3475         rc = em_push(ctxt);
3476         if (rc != X86EMUL_CONTINUE)
3477                 goto fail;
3478
3479         ctxt->src.val = old_eip;
3480         rc = em_push(ctxt);
3481         /* If we failed, we tainted the memory, but the very least we should
3482            restore cs */
3483         if (rc != X86EMUL_CONTINUE) {
3484                 pr_warn_once("faulting far call emulation tainted memory\n");
3485                 goto fail;
3486         }
3487         return rc;
3488 fail:
3489         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
3490         ctxt->mode = prev_mode;
3491         return rc;
3492
3493 }
3494
3495 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3496 {
3497         int rc;
3498         unsigned long eip;
3499
3500         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3501         if (rc != X86EMUL_CONTINUE)
3502                 return rc;
3503         rc = assign_eip_near(ctxt, eip);
3504         if (rc != X86EMUL_CONTINUE)
3505                 return rc;
3506         rsp_increment(ctxt, ctxt->src.val);
3507         return X86EMUL_CONTINUE;
3508 }
3509
3510 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3511 {
3512         /* Write back the register source. */
3513         ctxt->src.val = ctxt->dst.val;
3514         write_register_operand(&ctxt->src);
3515
3516         /* Write back the memory destination with implicit LOCK prefix. */
3517         ctxt->dst.val = ctxt->src.orig_val;
3518         ctxt->lock_prefix = 1;
3519         return X86EMUL_CONTINUE;
3520 }
3521
3522 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3523 {
3524         ctxt->dst.val = ctxt->src2.val;
3525         return fastop(ctxt, em_imul);
3526 }
3527
3528 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3529 {
3530         ctxt->dst.type = OP_REG;
3531         ctxt->dst.bytes = ctxt->src.bytes;
3532         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3533         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3534
3535         return X86EMUL_CONTINUE;
3536 }
3537
3538 static int em_rdpid(struct x86_emulate_ctxt *ctxt)
3539 {
3540         u64 tsc_aux = 0;
3541
3542         if (ctxt->ops->get_msr(ctxt, MSR_TSC_AUX, &tsc_aux))
3543                 return emulate_ud(ctxt);
3544         ctxt->dst.val = tsc_aux;
3545         return X86EMUL_CONTINUE;
3546 }
3547
3548 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3549 {
3550         u64 tsc = 0;
3551
3552         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3553         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3554         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3555         return X86EMUL_CONTINUE;
3556 }
3557
3558 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3559 {
3560         u64 pmc;
3561
3562         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3563                 return emulate_gp(ctxt, 0);
3564         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3565         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3566         return X86EMUL_CONTINUE;
3567 }
3568
3569 static int em_mov(struct x86_emulate_ctxt *ctxt)
3570 {
3571         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3572         return X86EMUL_CONTINUE;
3573 }
3574
3575 #define FFL(x) bit(X86_FEATURE_##x)
3576
3577 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3578 {
3579         u32 ebx, ecx, edx, eax = 1;
3580         u16 tmp;
3581
3582         /*
3583          * Check MOVBE is set in the guest-visible CPUID leaf.
3584          */
3585         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3586         if (!(ecx & FFL(MOVBE)))
3587                 return emulate_ud(ctxt);
3588
3589         switch (ctxt->op_bytes) {
3590         case 2:
3591                 /*
3592                  * From MOVBE definition: "...When the operand size is 16 bits,
3593                  * the upper word of the destination register remains unchanged
3594                  * ..."
3595                  *
3596                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3597                  * rules so we have to do the operation almost per hand.
3598                  */
3599                 tmp = (u16)ctxt->src.val;
3600                 ctxt->dst.val &= ~0xffffUL;
3601                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3602                 break;
3603         case 4:
3604                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3605                 break;
3606         case 8:
3607                 ctxt->dst.val = swab64(ctxt->src.val);
3608                 break;
3609         default:
3610                 BUG();
3611         }
3612         return X86EMUL_CONTINUE;
3613 }
3614
3615 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3616 {
3617         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3618                 return emulate_gp(ctxt, 0);
3619
3620         /* Disable writeback. */
3621         ctxt->dst.type = OP_NONE;
3622         return X86EMUL_CONTINUE;
3623 }
3624
3625 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3626 {
3627         unsigned long val;
3628
3629         if (ctxt->mode == X86EMUL_MODE_PROT64)
3630                 val = ctxt->src.val & ~0ULL;
3631         else
3632                 val = ctxt->src.val & ~0U;
3633
3634         /* #UD condition is already handled. */
3635         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3636                 return emulate_gp(ctxt, 0);
3637
3638         /* Disable writeback. */
3639         ctxt->dst.type = OP_NONE;
3640         return X86EMUL_CONTINUE;
3641 }
3642
3643 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3644 {
3645         u64 msr_data;
3646
3647         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3648                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3649         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3650                 return emulate_gp(ctxt, 0);
3651
3652         return X86EMUL_CONTINUE;
3653 }
3654
3655 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3656 {
3657         u64 msr_data;
3658
3659         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3660                 return emulate_gp(ctxt, 0);
3661
3662         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3663         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3664         return X86EMUL_CONTINUE;
3665 }
3666
3667 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3668 {
3669         if (ctxt->modrm_reg > VCPU_SREG_GS)
3670                 return emulate_ud(ctxt);
3671
3672         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3673         if (ctxt->dst.bytes == 4 && ctxt->dst.type == OP_MEM)
3674                 ctxt->dst.bytes = 2;
3675         return X86EMUL_CONTINUE;
3676 }
3677
3678 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3679 {
3680         u16 sel = ctxt->src.val;
3681
3682         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3683                 return emulate_ud(ctxt);
3684
3685         if (ctxt->modrm_reg == VCPU_SREG_SS)
3686                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3687
3688         /* Disable writeback. */
3689         ctxt->dst.type = OP_NONE;
3690         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3691 }
3692
3693 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3694 {
3695         u16 sel = ctxt->src.val;
3696
3697         /* Disable writeback. */
3698         ctxt->dst.type = OP_NONE;
3699         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3700 }
3701
3702 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3703 {
3704         u16 sel = ctxt->src.val;
3705
3706         /* Disable writeback. */
3707         ctxt->dst.type = OP_NONE;
3708         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3709 }
3710
3711 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3712 {
3713         int rc;
3714         ulong linear;
3715
3716         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3717         if (rc == X86EMUL_CONTINUE)
3718                 ctxt->ops->invlpg(ctxt, linear);
3719         /* Disable writeback. */
3720         ctxt->dst.type = OP_NONE;
3721         return X86EMUL_CONTINUE;
3722 }
3723
3724 static int em_clts(struct x86_emulate_ctxt *ctxt)
3725 {
3726         ulong cr0;
3727
3728         cr0 = ctxt->ops->get_cr(ctxt, 0);
3729         cr0 &= ~X86_CR0_TS;
3730         ctxt->ops->set_cr(ctxt, 0, cr0);
3731         return X86EMUL_CONTINUE;
3732 }
3733
3734 static int em_hypercall(struct x86_emulate_ctxt *ctxt)
3735 {
3736         int rc = ctxt->ops->fix_hypercall(ctxt);
3737
3738         if (rc != X86EMUL_CONTINUE)
3739                 return rc;
3740
3741         /* Let the processor re-execute the fixed hypercall */
3742         ctxt->_eip = ctxt->eip;
3743         /* Disable writeback. */
3744         ctxt->dst.type = OP_NONE;
3745         return X86EMUL_CONTINUE;
3746 }
3747
3748 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3749                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3750                                               struct desc_ptr *ptr))
3751 {
3752         struct desc_ptr desc_ptr;
3753
3754         if (ctxt->mode == X86EMUL_MODE_PROT64)
3755                 ctxt->op_bytes = 8;
3756         get(ctxt, &desc_ptr);
3757         if (ctxt->op_bytes == 2) {
3758                 ctxt->op_bytes = 4;
3759                 desc_ptr.address &= 0x00ffffff;
3760         }
3761         /* Disable writeback. */
3762         ctxt->dst.type = OP_NONE;
3763         return segmented_write_std(ctxt, ctxt->dst.addr.mem,
3764                                    &desc_ptr, 2 + ctxt->op_bytes);
3765 }
3766
3767 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3768 {
3769         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3770 }
3771
3772 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3773 {
3774         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3775 }
3776
3777 static int em_lgdt_lidt(struct x86_emulate_ctxt *ctxt, bool lgdt)
3778 {
3779         struct desc_ptr desc_ptr;
3780         int rc;
3781
3782         if (ctxt->mode == X86EMUL_MODE_PROT64)
3783                 ctxt->op_bytes = 8;
3784         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3785                              &desc_ptr.size, &desc_ptr.address,
3786                              ctxt->op_bytes);
3787         if (rc != X86EMUL_CONTINUE)
3788                 return rc;
3789         if (ctxt->mode == X86EMUL_MODE_PROT64 &&
3790             is_noncanonical_address(desc_ptr.address))
3791                 return emulate_gp(ctxt, 0);
3792         if (lgdt)
3793                 ctxt->ops->set_gdt(ctxt, &desc_ptr);
3794         else
3795                 ctxt->ops->set_idt(ctxt, &desc_ptr);
3796         /* Disable writeback. */
3797         ctxt->dst.type = OP_NONE;
3798         return X86EMUL_CONTINUE;
3799 }
3800
3801 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3802 {
3803         return em_lgdt_lidt(ctxt, true);
3804 }
3805
3806 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3807 {
3808         return em_lgdt_lidt(ctxt, false);
3809 }
3810
3811 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3812 {
3813         if (ctxt->dst.type == OP_MEM)
3814                 ctxt->dst.bytes = 2;
3815         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3816         return X86EMUL_CONTINUE;
3817 }
3818
3819 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3820 {
3821         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3822                           | (ctxt->src.val & 0x0f));
3823         ctxt->dst.type = OP_NONE;
3824         return X86EMUL_CONTINUE;
3825 }
3826
3827 static int em_loop(struct x86_emulate_ctxt *ctxt)
3828 {
3829         int rc = X86EMUL_CONTINUE;
3830
3831         register_address_increment(ctxt, VCPU_REGS_RCX, -1);
3832         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3833             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3834                 rc = jmp_rel(ctxt, ctxt->src.val);
3835
3836         return rc;
3837 }
3838
3839 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3840 {
3841         int rc = X86EMUL_CONTINUE;
3842
3843         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3844                 rc = jmp_rel(ctxt, ctxt->src.val);
3845
3846         return rc;
3847 }
3848
3849 static int em_in(struct x86_emulate_ctxt *ctxt)
3850 {
3851         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3852                              &ctxt->dst.val))
3853                 return X86EMUL_IO_NEEDED;
3854
3855         return X86EMUL_CONTINUE;
3856 }
3857
3858 static int em_out(struct x86_emulate_ctxt *ctxt)
3859 {
3860         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3861                                     &ctxt->src.val, 1);
3862         /* Disable writeback. */
3863         ctxt->dst.type = OP_NONE;
3864         return X86EMUL_CONTINUE;
3865 }
3866
3867 static int em_cli(struct x86_emulate_ctxt *ctxt)
3868 {
3869         if (emulator_bad_iopl(ctxt))
3870                 return emulate_gp(ctxt, 0);
3871
3872         ctxt->eflags &= ~X86_EFLAGS_IF;
3873         return X86EMUL_CONTINUE;
3874 }
3875
3876 static int em_sti(struct x86_emulate_ctxt *ctxt)
3877 {
3878         if (emulator_bad_iopl(ctxt))
3879                 return emulate_gp(ctxt, 0);
3880
3881         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3882         ctxt->eflags |= X86_EFLAGS_IF;
3883         return X86EMUL_CONTINUE;
3884 }
3885
3886 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3887 {
3888         u32 eax, ebx, ecx, edx;
3889
3890         eax = reg_read(ctxt, VCPU_REGS_RAX);
3891         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3892         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3893         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3894         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3895         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3896         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3897         return X86EMUL_CONTINUE;
3898 }
3899
3900 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3901 {
3902         u32 flags;
3903
3904         flags = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF | X86_EFLAGS_ZF |
3905                 X86_EFLAGS_SF;
3906         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3907
3908         ctxt->eflags &= ~0xffUL;
3909         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3910         return X86EMUL_CONTINUE;
3911 }
3912
3913 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3914 {
3915         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3916         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3917         return X86EMUL_CONTINUE;
3918 }
3919
3920 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3921 {
3922         switch (ctxt->op_bytes) {
3923 #ifdef CONFIG_X86_64
3924         case 8:
3925                 asm("bswap %0" : "+r"(ctxt->dst.val));
3926                 break;
3927 #endif
3928         default:
3929                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3930                 break;
3931         }
3932         return X86EMUL_CONTINUE;
3933 }
3934
3935 static int em_clflush(struct x86_emulate_ctxt *ctxt)
3936 {
3937         /* emulating clflush regardless of cpuid */
3938         return X86EMUL_CONTINUE;
3939 }
3940
3941 static int em_clflushopt(struct x86_emulate_ctxt *ctxt)
3942 {
3943         /* emulating clflushopt regardless of cpuid */
3944         return X86EMUL_CONTINUE;
3945 }
3946
3947 static int em_movsxd(struct x86_emulate_ctxt *ctxt)
3948 {
3949         ctxt->dst.val = (s32) ctxt->src.val;
3950         return X86EMUL_CONTINUE;
3951 }
3952
3953 static int check_fxsr(struct x86_emulate_ctxt *ctxt)
3954 {
3955         u32 eax = 1, ebx, ecx = 0, edx;
3956
3957         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3958         if (!(edx & FFL(FXSR)))
3959                 return emulate_ud(ctxt);
3960
3961         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
3962                 return emulate_nm(ctxt);
3963
3964         /*
3965          * Don't emulate a case that should never be hit, instead of working
3966          * around a lack of fxsave64/fxrstor64 on old compilers.
3967          */
3968         if (ctxt->mode >= X86EMUL_MODE_PROT64)
3969                 return X86EMUL_UNHANDLEABLE;
3970
3971         return X86EMUL_CONTINUE;
3972 }
3973
3974 /*
3975  * FXSAVE and FXRSTOR have 4 different formats depending on execution mode,
3976  *  1) 16 bit mode
3977  *  2) 32 bit mode
3978  *     - like (1), but FIP and FDP (foo) are only 16 bit.  At least Intel CPUs
3979  *       preserve whole 32 bit values, though, so (1) and (2) are the same wrt.
3980  *       save and restore
3981  *  3) 64-bit mode with REX.W prefix
3982  *     - like (2), but XMM 8-15 are being saved and restored
3983  *  4) 64-bit mode without REX.W prefix
3984  *     - like (3), but FIP and FDP are 64 bit
3985  *
3986  * Emulation uses (3) for (1) and (2) and preserves XMM 8-15 to reach the
3987  * desired result.  (4) is not emulated.
3988  *
3989  * Note: Guest and host CPUID.(EAX=07H,ECX=0H):EBX[bit 13] (deprecate FPU CS
3990  * and FPU DS) should match.
3991  */
3992 static int em_fxsave(struct x86_emulate_ctxt *ctxt)
3993 {
3994         struct fxregs_state fx_state;
3995         size_t size;
3996         int rc;
3997
3998         rc = check_fxsr(ctxt);
3999         if (rc != X86EMUL_CONTINUE)
4000                 return rc;
4001
4002         ctxt->ops->get_fpu(ctxt);
4003
4004         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(fx_state));
4005
4006         ctxt->ops->put_fpu(ctxt);
4007
4008         if (rc != X86EMUL_CONTINUE)
4009                 return rc;
4010
4011         if (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR)
4012                 size = offsetof(struct fxregs_state, xmm_space[8 * 16/4]);
4013         else
4014                 size = offsetof(struct fxregs_state, xmm_space[0]);
4015
4016         return segmented_write_std(ctxt, ctxt->memop.addr.mem, &fx_state, size);
4017 }
4018
4019 static int fxrstor_fixup(struct x86_emulate_ctxt *ctxt,
4020                 struct fxregs_state *new)
4021 {
4022         int rc = X86EMUL_CONTINUE;
4023         struct fxregs_state old;
4024
4025         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(old));
4026         if (rc != X86EMUL_CONTINUE)
4027                 return rc;
4028
4029         /*
4030          * 64 bit host will restore XMM 8-15, which is not correct on non-64
4031          * bit guests.  Load the current values in order to preserve 64 bit
4032          * XMMs after fxrstor.
4033          */
4034 #ifdef CONFIG_X86_64
4035         /* XXX: accessing XMM 8-15 very awkwardly */
4036         memcpy(&new->xmm_space[8 * 16/4], &old.xmm_space[8 * 16/4], 8 * 16);
4037 #endif
4038
4039         /*
4040          * Hardware doesn't save and restore XMM 0-7 without CR4.OSFXSR, but
4041          * does save and restore MXCSR.
4042          */
4043         if (!(ctxt->ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))
4044                 memcpy(new->xmm_space, old.xmm_space, 8 * 16);
4045
4046         return rc;
4047 }
4048
4049 static int em_fxrstor(struct x86_emulate_ctxt *ctxt)
4050 {
4051         struct fxregs_state fx_state;
4052         int rc;
4053
4054         rc = check_fxsr(ctxt);
4055         if (rc != X86EMUL_CONTINUE)
4056                 return rc;
4057
4058         rc = segmented_read_std(ctxt, ctxt->memop.addr.mem, &fx_state, 512);
4059         if (rc != X86EMUL_CONTINUE)
4060                 return rc;
4061
4062         if (fx_state.mxcsr >> 16)
4063                 return emulate_gp(ctxt, 0);
4064
4065         ctxt->ops->get_fpu(ctxt);
4066
4067         if (ctxt->mode < X86EMUL_MODE_PROT64)
4068                 rc = fxrstor_fixup(ctxt, &fx_state);
4069
4070         if (rc == X86EMUL_CONTINUE)
4071                 rc = asm_safe("fxrstor %[fx]", : [fx] "m"(fx_state));
4072
4073         ctxt->ops->put_fpu(ctxt);
4074
4075         return rc;
4076 }
4077
4078 static bool valid_cr(int nr)
4079 {
4080         switch (nr) {
4081         case 0:
4082         case 2 ... 4:
4083         case 8:
4084                 return true;
4085         default:
4086                 return false;
4087         }
4088 }
4089
4090 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
4091 {
4092         if (!valid_cr(ctxt->modrm_reg))
4093                 return emulate_ud(ctxt);
4094
4095         return X86EMUL_CONTINUE;
4096 }
4097
4098 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
4099 {
4100         u64 new_val = ctxt->src.val64;
4101         int cr = ctxt->modrm_reg;
4102         u64 efer = 0;
4103
4104         static u64 cr_reserved_bits[] = {
4105                 0xffffffff00000000ULL,
4106                 0, 0, 0, /* CR3 checked later */
4107                 CR4_RESERVED_BITS,
4108                 0, 0, 0,
4109                 CR8_RESERVED_BITS,
4110         };
4111
4112         if (!valid_cr(cr))
4113                 return emulate_ud(ctxt);
4114
4115         if (new_val & cr_reserved_bits[cr])
4116                 return emulate_gp(ctxt, 0);
4117
4118         switch (cr) {
4119         case 0: {
4120                 u64 cr4;
4121                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
4122                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
4123                         return emulate_gp(ctxt, 0);
4124
4125                 cr4 = ctxt->ops->get_cr(ctxt, 4);
4126                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4127
4128                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
4129                     !(cr4 & X86_CR4_PAE))
4130                         return emulate_gp(ctxt, 0);
4131
4132                 break;
4133                 }
4134         case 3: {
4135                 u64 rsvd = 0;
4136
4137                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4138                 if (efer & EFER_LMA)
4139                         rsvd = CR3_L_MODE_RESERVED_BITS & ~CR3_PCID_INVD;
4140
4141                 if (new_val & rsvd)
4142                         return emulate_gp(ctxt, 0);
4143
4144                 break;
4145                 }
4146         case 4: {
4147                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4148
4149                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
4150                         return emulate_gp(ctxt, 0);
4151
4152                 break;
4153                 }
4154         }
4155
4156         return X86EMUL_CONTINUE;
4157 }
4158
4159 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
4160 {
4161         unsigned long dr7;
4162
4163         ctxt->ops->get_dr(ctxt, 7, &dr7);
4164
4165         /* Check if DR7.Global_Enable is set */
4166         return dr7 & (1 << 13);
4167 }
4168
4169 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
4170 {
4171         int dr = ctxt->modrm_reg;
4172         u64 cr4;
4173
4174         if (dr > 7)
4175                 return emulate_ud(ctxt);
4176
4177         cr4 = ctxt->ops->get_cr(ctxt, 4);
4178         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
4179                 return emulate_ud(ctxt);
4180
4181         if (check_dr7_gd(ctxt)) {
4182                 ulong dr6;
4183
4184                 ctxt->ops->get_dr(ctxt, 6, &dr6);
4185                 dr6 &= ~15;
4186                 dr6 |= DR6_BD | DR6_RTM;
4187                 ctxt->ops->set_dr(ctxt, 6, dr6);
4188                 return emulate_db(ctxt);
4189         }
4190
4191         return X86EMUL_CONTINUE;
4192 }
4193
4194 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
4195 {
4196         u64 new_val = ctxt->src.val64;
4197         int dr = ctxt->modrm_reg;
4198
4199         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
4200                 return emulate_gp(ctxt, 0);
4201
4202         return check_dr_read(ctxt);
4203 }
4204
4205 static int check_svme(struct x86_emulate_ctxt *ctxt)
4206 {
4207         u64 efer;
4208
4209         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4210
4211         if (!(efer & EFER_SVME))
4212                 return emulate_ud(ctxt);
4213
4214         return X86EMUL_CONTINUE;
4215 }
4216
4217 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
4218 {
4219         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
4220
4221         /* Valid physical address? */
4222         if (rax & 0xffff000000000000ULL)
4223                 return emulate_gp(ctxt, 0);
4224
4225         return check_svme(ctxt);
4226 }
4227
4228 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
4229 {
4230         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4231
4232         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
4233                 return emulate_ud(ctxt);
4234
4235         return X86EMUL_CONTINUE;
4236 }
4237
4238 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
4239 {
4240         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4241         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
4242
4243         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
4244             ctxt->ops->check_pmc(ctxt, rcx))
4245                 return emulate_gp(ctxt, 0);
4246
4247         return X86EMUL_CONTINUE;
4248 }
4249
4250 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
4251 {
4252         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
4253         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
4254                 return emulate_gp(ctxt, 0);
4255
4256         return X86EMUL_CONTINUE;
4257 }
4258
4259 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
4260 {
4261         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
4262         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
4263                 return emulate_gp(ctxt, 0);
4264
4265         return X86EMUL_CONTINUE;
4266 }
4267
4268 #define D(_y) { .flags = (_y) }
4269 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
4270 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
4271                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
4272 #define N    D(NotImpl)
4273 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
4274 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
4275 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
4276 #define ID(_f, _i) { .flags = ((_f) | InstrDual | ModRM), .u.idual = (_i) }
4277 #define MD(_f, _m) { .flags = ((_f) | ModeDual), .u.mdual = (_m) }
4278 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
4279 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
4280 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
4281 #define II(_f, _e, _i) \
4282         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
4283 #define IIP(_f, _e, _i, _p) \
4284         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
4285           .intercept = x86_intercept_##_i, .check_perm = (_p) }
4286 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
4287
4288 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
4289 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
4290 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
4291 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
4292 #define I2bvIP(_f, _e, _i, _p) \
4293         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
4294
4295 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
4296                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
4297                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
4298
4299 static const struct opcode group7_rm0[] = {
4300         N,
4301         I(SrcNone | Priv | EmulateOnUD, em_hypercall),
4302         N, N, N, N, N, N,
4303 };
4304
4305 static const struct opcode group7_rm1[] = {
4306         DI(SrcNone | Priv, monitor),
4307         DI(SrcNone | Priv, mwait),
4308         N, N, N, N, N, N,
4309 };
4310
4311 static const struct opcode group7_rm3[] = {
4312         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
4313         II(SrcNone  | Prot | EmulateOnUD,       em_hypercall,   vmmcall),
4314         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
4315         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
4316         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
4317         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
4318         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
4319         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
4320 };
4321
4322 static const struct opcode group7_rm7[] = {
4323         N,
4324         DIP(SrcNone, rdtscp, check_rdtsc),
4325         N, N, N, N, N, N,
4326 };
4327
4328 static const struct opcode group1[] = {
4329         F(Lock, em_add),
4330         F(Lock | PageTable, em_or),
4331         F(Lock, em_adc),
4332         F(Lock, em_sbb),
4333         F(Lock | PageTable, em_and),
4334         F(Lock, em_sub),
4335         F(Lock, em_xor),
4336         F(NoWrite, em_cmp),
4337 };
4338
4339 static const struct opcode group1A[] = {
4340         I(DstMem | SrcNone | Mov | Stack | IncSP, em_pop), N, N, N, N, N, N, N,
4341 };
4342
4343 static const struct opcode group2[] = {
4344         F(DstMem | ModRM, em_rol),
4345         F(DstMem | ModRM, em_ror),
4346         F(DstMem | ModRM, em_rcl),
4347         F(DstMem | ModRM, em_rcr),
4348         F(DstMem | ModRM, em_shl),
4349         F(DstMem | ModRM, em_shr),
4350         F(DstMem | ModRM, em_shl),
4351         F(DstMem | ModRM, em_sar),
4352 };
4353
4354 static const struct opcode group3[] = {
4355         F(DstMem | SrcImm | NoWrite, em_test),
4356         F(DstMem | SrcImm | NoWrite, em_test),
4357         F(DstMem | SrcNone | Lock, em_not),
4358         F(DstMem | SrcNone | Lock, em_neg),
4359         F(DstXacc | Src2Mem, em_mul_ex),
4360         F(DstXacc | Src2Mem, em_imul_ex),
4361         F(DstXacc | Src2Mem, em_div_ex),
4362         F(DstXacc | Src2Mem, em_idiv_ex),
4363 };
4364
4365 static const struct opcode group4[] = {
4366         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
4367         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
4368         N, N, N, N, N, N,
4369 };
4370
4371 static const struct opcode group5[] = {
4372         F(DstMem | SrcNone | Lock,              em_inc),
4373         F(DstMem | SrcNone | Lock,              em_dec),
4374         I(SrcMem | NearBranch,                  em_call_near_abs),
4375         I(SrcMemFAddr | ImplicitOps,            em_call_far),
4376         I(SrcMem | NearBranch,                  em_jmp_abs),
4377         I(SrcMemFAddr | ImplicitOps,            em_jmp_far),
4378         I(SrcMem | Stack,                       em_push), D(Undefined),
4379 };
4380
4381 static const struct opcode group6[] = {
4382         DI(Prot | DstMem,       sldt),
4383         DI(Prot | DstMem,       str),
4384         II(Prot | Priv | SrcMem16, em_lldt, lldt),
4385         II(Prot | Priv | SrcMem16, em_ltr, ltr),
4386         N, N, N, N,
4387 };
4388
4389 static const struct group_dual group7 = { {
4390         II(Mov | DstMem,                        em_sgdt, sgdt),
4391         II(Mov | DstMem,                        em_sidt, sidt),
4392         II(SrcMem | Priv,                       em_lgdt, lgdt),
4393         II(SrcMem | Priv,                       em_lidt, lidt),
4394         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4395         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4396         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
4397 }, {
4398         EXT(0, group7_rm0),
4399         EXT(0, group7_rm1),
4400         N, EXT(0, group7_rm3),
4401         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4402         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4403         EXT(0, group7_rm7),
4404 } };
4405
4406 static const struct opcode group8[] = {
4407         N, N, N, N,
4408         F(DstMem | SrcImmByte | NoWrite,                em_bt),
4409         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
4410         F(DstMem | SrcImmByte | Lock,                   em_btr),
4411         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
4412 };
4413
4414 /*
4415  * The "memory" destination is actually always a register, since we come
4416  * from the register case of group9.
4417  */
4418 static const struct gprefix pfx_0f_c7_7 = {
4419         N, N, N, II(DstMem | ModRM | Op3264 | EmulateOnUD, em_rdpid, rdtscp),
4420 };
4421
4422
4423 static const struct group_dual group9 = { {
4424         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
4425 }, {
4426         N, N, N, N, N, N, N,
4427         GP(0, &pfx_0f_c7_7),
4428 } };
4429
4430 static const struct opcode group11[] = {
4431         I(DstMem | SrcImm | Mov | PageTable, em_mov),
4432         X7(D(Undefined)),
4433 };
4434
4435 static const struct gprefix pfx_0f_ae_7 = {
4436         I(SrcMem | ByteOp, em_clflush), I(SrcMem | ByteOp, em_clflushopt), N, N,
4437 };
4438
4439 static const struct group_dual group15 = { {
4440         I(ModRM | Aligned16, em_fxsave),
4441         I(ModRM | Aligned16, em_fxrstor),
4442         N, N, N, N, N, GP(0, &pfx_0f_ae_7),
4443 }, {
4444         N, N, N, N, N, N, N, N,
4445 } };
4446
4447 static const struct gprefix pfx_0f_6f_0f_7f = {
4448         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
4449 };
4450
4451 static const struct instr_dual instr_dual_0f_2b = {
4452         I(0, em_mov), N
4453 };
4454
4455 static const struct gprefix pfx_0f_2b = {
4456         ID(0, &instr_dual_0f_2b), ID(0, &instr_dual_0f_2b), N, N,
4457 };
4458
4459 static const struct gprefix pfx_0f_28_0f_29 = {
4460         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
4461 };
4462
4463 static const struct gprefix pfx_0f_e7 = {
4464         N, I(Sse, em_mov), N, N,
4465 };
4466
4467 static const struct escape escape_d9 = { {
4468         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstcw),
4469 }, {
4470         /* 0xC0 - 0xC7 */
4471         N, N, N, N, N, N, N, N,
4472         /* 0xC8 - 0xCF */
4473         N, N, N, N, N, N, N, N,
4474         /* 0xD0 - 0xC7 */
4475         N, N, N, N, N, N, N, N,
4476         /* 0xD8 - 0xDF */
4477         N, N, N, N, N, N, N, N,
4478         /* 0xE0 - 0xE7 */
4479         N, N, N, N, N, N, N, N,
4480         /* 0xE8 - 0xEF */
4481         N, N, N, N, N, N, N, N,
4482         /* 0xF0 - 0xF7 */
4483         N, N, N, N, N, N, N, N,
4484         /* 0xF8 - 0xFF */
4485         N, N, N, N, N, N, N, N,
4486 } };
4487
4488 static const struct escape escape_db = { {
4489         N, N, N, N, N, N, N, N,
4490 }, {
4491         /* 0xC0 - 0xC7 */
4492         N, N, N, N, N, N, N, N,
4493         /* 0xC8 - 0xCF */
4494         N, N, N, N, N, N, N, N,
4495         /* 0xD0 - 0xC7 */
4496         N, N, N, N, N, N, N, N,
4497         /* 0xD8 - 0xDF */
4498         N, N, N, N, N, N, N, N,
4499         /* 0xE0 - 0xE7 */
4500         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
4501         /* 0xE8 - 0xEF */
4502         N, N, N, N, N, N, N, N,
4503         /* 0xF0 - 0xF7 */
4504         N, N, N, N, N, N, N, N,
4505         /* 0xF8 - 0xFF */
4506         N, N, N, N, N, N, N, N,
4507 } };
4508
4509 static const struct escape escape_dd = { {
4510         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstsw),
4511 }, {
4512         /* 0xC0 - 0xC7 */
4513         N, N, N, N, N, N, N, N,
4514         /* 0xC8 - 0xCF */
4515         N, N, N, N, N, N, N, N,
4516         /* 0xD0 - 0xC7 */
4517         N, N, N, N, N, N, N, N,
4518         /* 0xD8 - 0xDF */
4519         N, N, N, N, N, N, N, N,
4520         /* 0xE0 - 0xE7 */
4521         N, N, N, N, N, N, N, N,
4522         /* 0xE8 - 0xEF */
4523         N, N, N, N, N, N, N, N,
4524         /* 0xF0 - 0xF7 */
4525         N, N, N, N, N, N, N, N,
4526         /* 0xF8 - 0xFF */
4527         N, N, N, N, N, N, N, N,
4528 } };
4529
4530 static const struct instr_dual instr_dual_0f_c3 = {
4531         I(DstMem | SrcReg | ModRM | No16 | Mov, em_mov), N
4532 };
4533
4534 static const struct mode_dual mode_dual_63 = {
4535         N, I(DstReg | SrcMem32 | ModRM | Mov, em_movsxd)
4536 };
4537
4538 static const struct opcode opcode_table[256] = {
4539         /* 0x00 - 0x07 */
4540         F6ALU(Lock, em_add),
4541         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
4542         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
4543         /* 0x08 - 0x0F */
4544         F6ALU(Lock | PageTable, em_or),
4545         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
4546         N,
4547         /* 0x10 - 0x17 */
4548         F6ALU(Lock, em_adc),
4549         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
4550         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
4551         /* 0x18 - 0x1F */
4552         F6ALU(Lock, em_sbb),
4553         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
4554         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
4555         /* 0x20 - 0x27 */
4556         F6ALU(Lock | PageTable, em_and), N, N,
4557         /* 0x28 - 0x2F */
4558         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
4559         /* 0x30 - 0x37 */
4560         F6ALU(Lock, em_xor), N, N,
4561         /* 0x38 - 0x3F */
4562         F6ALU(NoWrite, em_cmp), N, N,
4563         /* 0x40 - 0x4F */
4564         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
4565         /* 0x50 - 0x57 */
4566         X8(I(SrcReg | Stack, em_push)),
4567         /* 0x58 - 0x5F */
4568         X8(I(DstReg | Stack, em_pop)),
4569         /* 0x60 - 0x67 */
4570         I(ImplicitOps | Stack | No64, em_pusha),
4571         I(ImplicitOps | Stack | No64, em_popa),
4572         N, MD(ModRM, &mode_dual_63),
4573         N, N, N, N,
4574         /* 0x68 - 0x6F */
4575         I(SrcImm | Mov | Stack, em_push),
4576         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
4577         I(SrcImmByte | Mov | Stack, em_push),
4578         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
4579         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
4580         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
4581         /* 0x70 - 0x7F */
4582         X16(D(SrcImmByte | NearBranch)),
4583         /* 0x80 - 0x87 */
4584         G(ByteOp | DstMem | SrcImm, group1),
4585         G(DstMem | SrcImm, group1),
4586         G(ByteOp | DstMem | SrcImm | No64, group1),
4587         G(DstMem | SrcImmByte, group1),
4588         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
4589         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
4590         /* 0x88 - 0x8F */
4591         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
4592         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
4593         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
4594         D(ModRM | SrcMem | NoAccess | DstReg),
4595         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
4596         G(0, group1A),
4597         /* 0x90 - 0x97 */
4598         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
4599         /* 0x98 - 0x9F */
4600         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
4601         I(SrcImmFAddr | No64, em_call_far), N,
4602         II(ImplicitOps | Stack, em_pushf, pushf),
4603         II(ImplicitOps | Stack, em_popf, popf),
4604         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
4605         /* 0xA0 - 0xA7 */
4606         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
4607         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
4608         I2bv(SrcSI | DstDI | Mov | String, em_mov),
4609         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp_r),
4610         /* 0xA8 - 0xAF */
4611         F2bv(DstAcc | SrcImm | NoWrite, em_test),
4612         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
4613         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4614         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp_r),
4615         /* 0xB0 - 0xB7 */
4616         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4617         /* 0xB8 - 0xBF */
4618         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4619         /* 0xC0 - 0xC7 */
4620         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4621         I(ImplicitOps | NearBranch | SrcImmU16, em_ret_near_imm),
4622         I(ImplicitOps | NearBranch, em_ret),
4623         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4624         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4625         G(ByteOp, group11), G(0, group11),
4626         /* 0xC8 - 0xCF */
4627         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
4628         I(ImplicitOps | SrcImmU16, em_ret_far_imm),
4629         I(ImplicitOps, em_ret_far),
4630         D(ImplicitOps), DI(SrcImmByte, intn),
4631         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
4632         /* 0xD0 - 0xD7 */
4633         G(Src2One | ByteOp, group2), G(Src2One, group2),
4634         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4635         I(DstAcc | SrcImmUByte | No64, em_aam),
4636         I(DstAcc | SrcImmUByte | No64, em_aad),
4637         F(DstAcc | ByteOp | No64, em_salc),
4638         I(DstAcc | SrcXLat | ByteOp, em_mov),
4639         /* 0xD8 - 0xDF */
4640         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4641         /* 0xE0 - 0xE7 */
4642         X3(I(SrcImmByte | NearBranch, em_loop)),
4643         I(SrcImmByte | NearBranch, em_jcxz),
4644         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4645         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4646         /* 0xE8 - 0xEF */
4647         I(SrcImm | NearBranch, em_call), D(SrcImm | ImplicitOps | NearBranch),
4648         I(SrcImmFAddr | No64, em_jmp_far),
4649         D(SrcImmByte | ImplicitOps | NearBranch),
4650         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4651         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4652         /* 0xF0 - 0xF7 */
4653         N, DI(ImplicitOps, icebp), N, N,
4654         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4655         G(ByteOp, group3), G(0, group3),
4656         /* 0xF8 - 0xFF */
4657         D(ImplicitOps), D(ImplicitOps),
4658         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4659         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4660 };
4661
4662 static const struct opcode twobyte_table[256] = {
4663         /* 0x00 - 0x0F */
4664         G(0, group6), GD(0, &group7), N, N,
4665         N, I(ImplicitOps | EmulateOnUD, em_syscall),
4666         II(ImplicitOps | Priv, em_clts, clts), N,
4667         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4668         N, D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4669         /* 0x10 - 0x1F */
4670         N, N, N, N, N, N, N, N,
4671         D(ImplicitOps | ModRM | SrcMem | NoAccess),
4672         N, N, N, N, N, N, D(ImplicitOps | ModRM | SrcMem | NoAccess),
4673         /* 0x20 - 0x2F */
4674         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
4675         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
4676         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
4677                                                 check_cr_write),
4678         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
4679                                                 check_dr_write),
4680         N, N, N, N,
4681         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
4682         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
4683         N, GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_2b),
4684         N, N, N, N,
4685         /* 0x30 - 0x3F */
4686         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4687         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4688         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4689         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4690         I(ImplicitOps | EmulateOnUD, em_sysenter),
4691         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
4692         N, N,
4693         N, N, N, N, N, N, N, N,
4694         /* 0x40 - 0x4F */
4695         X16(D(DstReg | SrcMem | ModRM)),
4696         /* 0x50 - 0x5F */
4697         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4698         /* 0x60 - 0x6F */
4699         N, N, N, N,
4700         N, N, N, N,
4701         N, N, N, N,
4702         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4703         /* 0x70 - 0x7F */
4704         N, N, N, N,
4705         N, N, N, N,
4706         N, N, N, N,
4707         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4708         /* 0x80 - 0x8F */
4709         X16(D(SrcImm | NearBranch)),
4710         /* 0x90 - 0x9F */
4711         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4712         /* 0xA0 - 0xA7 */
4713         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4714         II(ImplicitOps, em_cpuid, cpuid),
4715         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4716         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4717         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4718         /* 0xA8 - 0xAF */
4719         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4720         II(EmulateOnUD | ImplicitOps, em_rsm, rsm),
4721         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4722         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4723         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4724         GD(0, &group15), F(DstReg | SrcMem | ModRM, em_imul),
4725         /* 0xB0 - 0xB7 */
4726         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable | SrcWrite, em_cmpxchg),
4727         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4728         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4729         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4730         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4731         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4732         /* 0xB8 - 0xBF */
4733         N, N,
4734         G(BitOp, group8),
4735         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4736         I(DstReg | SrcMem | ModRM, em_bsf_c),
4737         I(DstReg | SrcMem | ModRM, em_bsr_c),
4738         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4739         /* 0xC0 - 0xC7 */
4740         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
4741         N, ID(0, &instr_dual_0f_c3),
4742         N, N, N, GD(0, &group9),
4743         /* 0xC8 - 0xCF */
4744         X8(I(DstReg, em_bswap)),
4745         /* 0xD0 - 0xDF */
4746         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4747         /* 0xE0 - 0xEF */
4748         N, N, N, N, N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_e7),
4749         N, N, N, N, N, N, N, N,
4750         /* 0xF0 - 0xFF */
4751         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4752 };
4753
4754 static const struct instr_dual instr_dual_0f_38_f0 = {
4755         I(DstReg | SrcMem | Mov, em_movbe), N
4756 };
4757
4758 static const struct instr_dual instr_dual_0f_38_f1 = {
4759         I(DstMem | SrcReg | Mov, em_movbe), N
4760 };
4761
4762 static const struct gprefix three_byte_0f_38_f0 = {
4763         ID(0, &instr_dual_0f_38_f0), N, N, N
4764 };
4765
4766 static const struct gprefix three_byte_0f_38_f1 = {
4767         ID(0, &instr_dual_0f_38_f1), N, N, N
4768 };
4769
4770 /*
4771  * Insns below are selected by the prefix which indexed by the third opcode
4772  * byte.
4773  */
4774 static const struct opcode opcode_map_0f_38[256] = {
4775         /* 0x00 - 0x7f */
4776         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4777         /* 0x80 - 0xef */
4778         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4779         /* 0xf0 - 0xf1 */
4780         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f0),
4781         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f1),
4782         /* 0xf2 - 0xff */
4783         N, N, X4(N), X8(N)
4784 };
4785
4786 #undef D
4787 #undef N
4788 #undef G
4789 #undef GD
4790 #undef I
4791 #undef GP
4792 #undef EXT
4793 #undef MD
4794 #undef ID
4795
4796 #undef D2bv
4797 #undef D2bvIP
4798 #undef I2bv
4799 #undef I2bvIP
4800 #undef I6ALU
4801
4802 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4803 {
4804         unsigned size;
4805
4806         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4807         if (size == 8)
4808                 size = 4;
4809         return size;
4810 }
4811
4812 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4813                       unsigned size, bool sign_extension)
4814 {
4815         int rc = X86EMUL_CONTINUE;
4816
4817         op->type = OP_IMM;
4818         op->bytes = size;
4819         op->addr.mem.ea = ctxt->_eip;
4820         /* NB. Immediates are sign-extended as necessary. */
4821         switch (op->bytes) {
4822         case 1:
4823                 op->val = insn_fetch(s8, ctxt);
4824                 break;
4825         case 2:
4826                 op->val = insn_fetch(s16, ctxt);
4827                 break;
4828         case 4:
4829                 op->val = insn_fetch(s32, ctxt);
4830                 break;
4831         case 8:
4832                 op->val = insn_fetch(s64, ctxt);
4833                 break;
4834         }
4835         if (!sign_extension) {
4836                 switch (op->bytes) {
4837                 case 1:
4838                         op->val &= 0xff;
4839                         break;
4840                 case 2:
4841                         op->val &= 0xffff;
4842                         break;
4843                 case 4:
4844                         op->val &= 0xffffffff;
4845                         break;
4846                 }
4847         }
4848 done:
4849         return rc;
4850 }
4851
4852 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4853                           unsigned d)
4854 {
4855         int rc = X86EMUL_CONTINUE;
4856
4857         switch (d) {
4858         case OpReg:
4859                 decode_register_operand(ctxt, op);
4860                 break;
4861         case OpImmUByte:
4862                 rc = decode_imm(ctxt, op, 1, false);
4863                 break;
4864         case OpMem:
4865                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4866         mem_common:
4867                 *op = ctxt->memop;
4868                 ctxt->memopp = op;
4869                 if (ctxt->d & BitOp)
4870                         fetch_bit_operand(ctxt);
4871                 op->orig_val = op->val;
4872                 break;
4873         case OpMem64:
4874                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4875                 goto mem_common;
4876         case OpAcc:
4877                 op->type = OP_REG;
4878                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4879                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4880                 fetch_register_operand(op);
4881                 op->orig_val = op->val;
4882                 break;
4883         case OpAccLo:
4884                 op->type = OP_REG;
4885                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4886                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4887                 fetch_register_operand(op);
4888                 op->orig_val = op->val;
4889                 break;
4890         case OpAccHi:
4891                 if (ctxt->d & ByteOp) {
4892                         op->type = OP_NONE;
4893                         break;
4894                 }
4895                 op->type = OP_REG;
4896                 op->bytes = ctxt->op_bytes;
4897                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4898                 fetch_register_operand(op);
4899                 op->orig_val = op->val;
4900                 break;
4901         case OpDI:
4902                 op->type = OP_MEM;
4903                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4904                 op->addr.mem.ea =
4905                         register_address(ctxt, VCPU_REGS_RDI);
4906                 op->addr.mem.seg = VCPU_SREG_ES;
4907                 op->val = 0;
4908                 op->count = 1;
4909                 break;
4910         case OpDX:
4911                 op->type = OP_REG;
4912                 op->bytes = 2;
4913                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4914                 fetch_register_operand(op);
4915                 break;
4916         case OpCL:
4917                 op->type = OP_IMM;
4918                 op->bytes = 1;
4919                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4920                 break;
4921         case OpImmByte:
4922                 rc = decode_imm(ctxt, op, 1, true);
4923                 break;
4924         case OpOne:
4925                 op->type = OP_IMM;
4926                 op->bytes = 1;
4927                 op->val = 1;
4928                 break;
4929         case OpImm:
4930                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4931                 break;
4932         case OpImm64:
4933                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4934                 break;
4935         case OpMem8:
4936                 ctxt->memop.bytes = 1;
4937                 if (ctxt->memop.type == OP_REG) {
4938                         ctxt->memop.addr.reg = decode_register(ctxt,
4939                                         ctxt->modrm_rm, true);
4940                         fetch_register_operand(&ctxt->memop);
4941                 }
4942                 goto mem_common;
4943         case OpMem16:
4944                 ctxt->memop.bytes = 2;
4945                 goto mem_common;
4946         case OpMem32:
4947                 ctxt->memop.bytes = 4;
4948                 goto mem_common;
4949         case OpImmU16:
4950                 rc = decode_imm(ctxt, op, 2, false);
4951                 break;
4952         case OpImmU:
4953                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4954                 break;
4955         case OpSI:
4956                 op->type = OP_MEM;
4957                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4958                 op->addr.mem.ea =
4959                         register_address(ctxt, VCPU_REGS_RSI);
4960                 op->addr.mem.seg = ctxt->seg_override;
4961                 op->val = 0;
4962                 op->count = 1;
4963                 break;
4964         case OpXLat:
4965                 op->type = OP_MEM;
4966                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4967                 op->addr.mem.ea =
4968                         address_mask(ctxt,
4969                                 reg_read(ctxt, VCPU_REGS_RBX) +
4970                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4971                 op->addr.mem.seg = ctxt->seg_override;
4972                 op->val = 0;
4973                 break;
4974         case OpImmFAddr:
4975                 op->type = OP_IMM;
4976                 op->addr.mem.ea = ctxt->_eip;
4977                 op->bytes = ctxt->op_bytes + 2;
4978                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4979                 break;
4980         case OpMemFAddr:
4981                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4982                 goto mem_common;
4983         case OpES:
4984                 op->type = OP_IMM;
4985                 op->val = VCPU_SREG_ES;
4986                 break;
4987         case OpCS:
4988                 op->type = OP_IMM;
4989                 op->val = VCPU_SREG_CS;
4990                 break;
4991         case OpSS:
4992                 op->type = OP_IMM;
4993                 op->val = VCPU_SREG_SS;
4994                 break;
4995         case OpDS:
4996                 op->type = OP_IMM;
4997                 op->val = VCPU_SREG_DS;
4998                 break;
4999         case OpFS:
5000                 op->type = OP_IMM;
5001                 op->val = VCPU_SREG_FS;
5002                 break;
5003         case OpGS:
5004                 op->type = OP_IMM;
5005                 op->val = VCPU_SREG_GS;
5006                 break;
5007         case OpImplicit:
5008                 /* Special instructions do their own operand decoding. */
5009         default:
5010                 op->type = OP_NONE; /* Disable writeback. */
5011                 break;
5012         }
5013
5014 done:
5015         return rc;
5016 }
5017
5018 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
5019 {
5020         int rc = X86EMUL_CONTINUE;
5021         int mode = ctxt->mode;
5022         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
5023         bool op_prefix = false;
5024         bool has_seg_override = false;
5025         struct opcode opcode;
5026         u16 dummy;
5027         struct desc_struct desc;
5028
5029         ctxt->memop.type = OP_NONE;
5030         ctxt->memopp = NULL;
5031         ctxt->_eip = ctxt->eip;
5032         ctxt->fetch.ptr = ctxt->fetch.data;
5033         ctxt->fetch.end = ctxt->fetch.data + insn_len;
5034         ctxt->opcode_len = 1;
5035         ctxt->intercept = x86_intercept_none;
5036         if (insn_len > 0)
5037                 memcpy(ctxt->fetch.data, insn, insn_len);
5038         else {
5039                 rc = __do_insn_fetch_bytes(ctxt, 1);
5040                 if (rc != X86EMUL_CONTINUE)
5041                         return rc;
5042         }
5043
5044         switch (mode) {
5045         case X86EMUL_MODE_REAL:
5046         case X86EMUL_MODE_VM86:
5047                 def_op_bytes = def_ad_bytes = 2;
5048                 ctxt->ops->get_segment(ctxt, &dummy, &desc, NULL, VCPU_SREG_CS);
5049                 if (desc.d)
5050                         def_op_bytes = def_ad_bytes = 4;
5051                 break;
5052         case X86EMUL_MODE_PROT16:
5053                 def_op_bytes = def_ad_bytes = 2;
5054                 break;
5055         case X86EMUL_MODE_PROT32:
5056                 def_op_bytes = def_ad_bytes = 4;
5057                 break;
5058 #ifdef CONFIG_X86_64
5059         case X86EMUL_MODE_PROT64:
5060                 def_op_bytes = 4;
5061                 def_ad_bytes = 8;
5062                 break;
5063 #endif
5064         default:
5065                 return EMULATION_FAILED;
5066         }
5067
5068         ctxt->op_bytes = def_op_bytes;
5069         ctxt->ad_bytes = def_ad_bytes;
5070
5071         /* Legacy prefixes. */
5072         for (;;) {
5073                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
5074                 case 0x66:      /* operand-size override */
5075                         op_prefix = true;
5076                         /* switch between 2/4 bytes */
5077                         ctxt->op_bytes = def_op_bytes ^ 6;
5078                         break;
5079                 case 0x67:      /* address-size override */
5080                         if (mode == X86EMUL_MODE_PROT64)
5081                                 /* switch between 4/8 bytes */
5082                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
5083                         else
5084                                 /* switch between 2/4 bytes */
5085                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
5086                         break;
5087                 case 0x26:      /* ES override */
5088                         has_seg_override = true;
5089                         ctxt->seg_override = VCPU_SREG_ES;
5090                         break;
5091                 case 0x2e:      /* CS override */
5092                         has_seg_override = true;
5093                         ctxt->seg_override = VCPU_SREG_CS;
5094                         break;
5095                 case 0x36:      /* SS override */
5096                         has_seg_override = true;
5097                         ctxt->seg_override = VCPU_SREG_SS;
5098                         break;
5099                 case 0x3e:      /* DS override */
5100                         has_seg_override = true;
5101                         ctxt->seg_override = VCPU_SREG_DS;
5102                         break;
5103                 case 0x64:      /* FS override */
5104                         has_seg_override = true;
5105                         ctxt->seg_override = VCPU_SREG_FS;
5106                         break;
5107                 case 0x65:      /* GS override */
5108                         has_seg_override = true;
5109                         ctxt->seg_override = VCPU_SREG_GS;
5110                         break;
5111                 case 0x40 ... 0x4f: /* REX */
5112                         if (mode != X86EMUL_MODE_PROT64)
5113                                 goto done_prefixes;
5114                         ctxt->rex_prefix = ctxt->b;
5115                         continue;
5116                 case 0xf0:      /* LOCK */
5117                         ctxt->lock_prefix = 1;
5118                         break;
5119                 case 0xf2:      /* REPNE/REPNZ */
5120                 case 0xf3:      /* REP/REPE/REPZ */
5121                         ctxt->rep_prefix = ctxt->b;
5122                         break;
5123                 default:
5124                         goto done_prefixes;
5125                 }
5126
5127                 /* Any legacy prefix after a REX prefix nullifies its effect. */
5128
5129                 ctxt->rex_prefix = 0;
5130         }
5131
5132 done_prefixes:
5133
5134         /* REX prefix. */
5135         if (ctxt->rex_prefix & 8)
5136                 ctxt->op_bytes = 8;     /* REX.W */
5137
5138         /* Opcode byte(s). */
5139         opcode = opcode_table[ctxt->b];
5140         /* Two-byte opcode? */
5141         if (ctxt->b == 0x0f) {
5142                 ctxt->opcode_len = 2;
5143                 ctxt->b = insn_fetch(u8, ctxt);
5144                 opcode = twobyte_table[ctxt->b];
5145
5146                 /* 0F_38 opcode map */
5147                 if (ctxt->b == 0x38) {
5148                         ctxt->opcode_len = 3;
5149                         ctxt->b = insn_fetch(u8, ctxt);
5150                         opcode = opcode_map_0f_38[ctxt->b];
5151                 }
5152         }
5153         ctxt->d = opcode.flags;
5154
5155         if (ctxt->d & ModRM)
5156                 ctxt->modrm = insn_fetch(u8, ctxt);
5157
5158         /* vex-prefix instructions are not implemented */
5159         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
5160             (mode == X86EMUL_MODE_PROT64 || (ctxt->modrm & 0xc0) == 0xc0)) {
5161                 ctxt->d = NotImpl;
5162         }
5163
5164         while (ctxt->d & GroupMask) {
5165                 switch (ctxt->d & GroupMask) {
5166                 case Group:
5167                         goffset = (ctxt->modrm >> 3) & 7;
5168                         opcode = opcode.u.group[goffset];
5169                         break;
5170                 case GroupDual:
5171                         goffset = (ctxt->modrm >> 3) & 7;
5172                         if ((ctxt->modrm >> 6) == 3)
5173                                 opcode = opcode.u.gdual->mod3[goffset];
5174                         else
5175                                 opcode = opcode.u.gdual->mod012[goffset];
5176                         break;
5177                 case RMExt:
5178                         goffset = ctxt->modrm & 7;
5179                         opcode = opcode.u.group[goffset];
5180                         break;
5181                 case Prefix:
5182                         if (ctxt->rep_prefix && op_prefix)
5183                                 return EMULATION_FAILED;
5184                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
5185                         switch (simd_prefix) {
5186                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
5187                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
5188                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
5189                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
5190                         }
5191                         break;
5192                 case Escape:
5193                         if (ctxt->modrm > 0xbf) {
5194                                 size_t size = ARRAY_SIZE(opcode.u.esc->high);
5195                                 u32 index = array_index_nospec(
5196                                         ctxt->modrm - 0xc0, size);
5197
5198                                 opcode = opcode.u.esc->high[index];
5199                         } else {
5200                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
5201                         }
5202                         break;
5203                 case InstrDual:
5204                         if ((ctxt->modrm >> 6) == 3)
5205                                 opcode = opcode.u.idual->mod3;
5206                         else
5207                                 opcode = opcode.u.idual->mod012;
5208                         break;
5209                 case ModeDual:
5210                         if (ctxt->mode == X86EMUL_MODE_PROT64)
5211                                 opcode = opcode.u.mdual->mode64;
5212                         else
5213                                 opcode = opcode.u.mdual->mode32;
5214                         break;
5215                 default:
5216                         return EMULATION_FAILED;
5217                 }
5218
5219                 ctxt->d &= ~(u64)GroupMask;
5220                 ctxt->d |= opcode.flags;
5221         }
5222
5223         /* Unrecognised? */
5224         if (ctxt->d == 0)
5225                 return EMULATION_FAILED;
5226
5227         ctxt->execute = opcode.u.execute;
5228
5229         if (unlikely(ctxt->ud) && likely(!(ctxt->d & EmulateOnUD)))
5230                 return EMULATION_FAILED;
5231
5232         if (unlikely(ctxt->d &
5233             (NotImpl|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm|NearBranch|
5234              No16))) {
5235                 /*
5236                  * These are copied unconditionally here, and checked unconditionally
5237                  * in x86_emulate_insn.
5238                  */
5239                 ctxt->check_perm = opcode.check_perm;
5240                 ctxt->intercept = opcode.intercept;
5241
5242                 if (ctxt->d & NotImpl)
5243                         return EMULATION_FAILED;
5244
5245                 if (mode == X86EMUL_MODE_PROT64) {
5246                         if (ctxt->op_bytes == 4 && (ctxt->d & Stack))
5247                                 ctxt->op_bytes = 8;
5248                         else if (ctxt->d & NearBranch)
5249                                 ctxt->op_bytes = 8;
5250                 }
5251
5252                 if (ctxt->d & Op3264) {
5253                         if (mode == X86EMUL_MODE_PROT64)
5254                                 ctxt->op_bytes = 8;
5255                         else
5256                                 ctxt->op_bytes = 4;
5257                 }
5258
5259                 if ((ctxt->d & No16) && ctxt->op_bytes == 2)
5260                         ctxt->op_bytes = 4;
5261
5262                 if (ctxt->d & Sse)
5263                         ctxt->op_bytes = 16;
5264                 else if (ctxt->d & Mmx)
5265                         ctxt->op_bytes = 8;
5266         }
5267
5268         /* ModRM and SIB bytes. */
5269         if (ctxt->d & ModRM) {
5270                 rc = decode_modrm(ctxt, &ctxt->memop);
5271                 if (!has_seg_override) {
5272                         has_seg_override = true;
5273                         ctxt->seg_override = ctxt->modrm_seg;
5274                 }
5275         } else if (ctxt->d & MemAbs)
5276                 rc = decode_abs(ctxt, &ctxt->memop);
5277         if (rc != X86EMUL_CONTINUE)
5278                 goto done;
5279
5280         if (!has_seg_override)
5281                 ctxt->seg_override = VCPU_SREG_DS;
5282
5283         ctxt->memop.addr.mem.seg = ctxt->seg_override;
5284
5285         /*
5286          * Decode and fetch the source operand: register, memory
5287          * or immediate.
5288          */
5289         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
5290         if (rc != X86EMUL_CONTINUE)
5291                 goto done;
5292
5293         /*
5294          * Decode and fetch the second source operand: register, memory
5295          * or immediate.
5296          */
5297         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
5298         if (rc != X86EMUL_CONTINUE)
5299                 goto done;
5300
5301         /* Decode and fetch the destination operand: register or memory. */
5302         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
5303
5304         if (ctxt->rip_relative && likely(ctxt->memopp))
5305                 ctxt->memopp->addr.mem.ea = address_mask(ctxt,
5306                                         ctxt->memopp->addr.mem.ea + ctxt->_eip);
5307
5308 done:
5309         if (rc == X86EMUL_PROPAGATE_FAULT)
5310                 ctxt->have_exception = true;
5311         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
5312 }
5313
5314 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
5315 {
5316         return ctxt->d & PageTable;
5317 }
5318
5319 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
5320 {
5321         /* The second termination condition only applies for REPE
5322          * and REPNE. Test if the repeat string operation prefix is
5323          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
5324          * corresponding termination condition according to:
5325          *      - if REPE/REPZ and ZF = 0 then done
5326          *      - if REPNE/REPNZ and ZF = 1 then done
5327          */
5328         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
5329              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
5330             && (((ctxt->rep_prefix == REPE_PREFIX) &&
5331                  ((ctxt->eflags & X86_EFLAGS_ZF) == 0))
5332                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
5333                     ((ctxt->eflags & X86_EFLAGS_ZF) == X86_EFLAGS_ZF))))
5334                 return true;
5335
5336         return false;
5337 }
5338
5339 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
5340 {
5341         int rc;
5342
5343         ctxt->ops->get_fpu(ctxt);
5344         rc = asm_safe("fwait");
5345         ctxt->ops->put_fpu(ctxt);
5346
5347         if (unlikely(rc != X86EMUL_CONTINUE))
5348                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
5349
5350         return X86EMUL_CONTINUE;
5351 }
5352
5353 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
5354                                        struct operand *op)
5355 {
5356         if (op->type == OP_MM)
5357                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
5358 }
5359
5360 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
5361 {
5362         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
5363
5364         if (!(ctxt->d & ByteOp))
5365                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
5366
5367         asm("push %[flags]; popf; " CALL_NOSPEC " ; pushf; pop %[flags]\n"
5368             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
5369               [thunk_target]"+S"(fop), ASM_CALL_CONSTRAINT
5370             : "c"(ctxt->src2.val));
5371
5372         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
5373         if (!fop) /* exception is returned in fop variable */
5374                 return emulate_de(ctxt);
5375         return X86EMUL_CONTINUE;
5376 }
5377
5378 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
5379 {
5380         memset(&ctxt->rip_relative, 0,
5381                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
5382
5383         ctxt->io_read.pos = 0;
5384         ctxt->io_read.end = 0;
5385         ctxt->mem_read.end = 0;
5386 }
5387
5388 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
5389 {
5390         const struct x86_emulate_ops *ops = ctxt->ops;
5391         int rc = X86EMUL_CONTINUE;
5392         int saved_dst_type = ctxt->dst.type;
5393         unsigned emul_flags;
5394
5395         ctxt->mem_read.pos = 0;
5396
5397         /* LOCK prefix is allowed only with some instructions */
5398         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
5399                 rc = emulate_ud(ctxt);
5400                 goto done;
5401         }
5402
5403         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
5404                 rc = emulate_ud(ctxt);
5405                 goto done;
5406         }
5407
5408         emul_flags = ctxt->ops->get_hflags(ctxt);
5409         if (unlikely(ctxt->d &
5410                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
5411                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
5412                                 (ctxt->d & Undefined)) {
5413                         rc = emulate_ud(ctxt);
5414                         goto done;
5415                 }
5416
5417                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
5418                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
5419                         rc = emulate_ud(ctxt);
5420                         goto done;
5421                 }
5422
5423                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
5424                         rc = emulate_nm(ctxt);
5425                         goto done;
5426                 }
5427
5428                 if (ctxt->d & Mmx) {
5429                         rc = flush_pending_x87_faults(ctxt);
5430                         if (rc != X86EMUL_CONTINUE)
5431                                 goto done;
5432                         /*
5433                          * Now that we know the fpu is exception safe, we can fetch
5434                          * operands from it.
5435                          */
5436                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
5437                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
5438                         if (!(ctxt->d & Mov))
5439                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
5440                 }
5441
5442                 if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && ctxt->intercept) {
5443                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5444                                                       X86_ICPT_PRE_EXCEPT);
5445                         if (rc != X86EMUL_CONTINUE)
5446                                 goto done;
5447                 }
5448
5449                 /* Instruction can only be executed in protected mode */
5450                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
5451                         rc = emulate_ud(ctxt);
5452                         goto done;
5453                 }
5454
5455                 /* Privileged instruction can be executed only in CPL=0 */
5456                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
5457                         if (ctxt->d & PrivUD)
5458                                 rc = emulate_ud(ctxt);
5459                         else
5460                                 rc = emulate_gp(ctxt, 0);
5461                         goto done;
5462                 }
5463
5464                 /* Do instruction specific permission checks */
5465                 if (ctxt->d & CheckPerm) {
5466                         rc = ctxt->check_perm(ctxt);
5467                         if (rc != X86EMUL_CONTINUE)
5468                                 goto done;
5469                 }
5470
5471                 if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5472                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5473                                                       X86_ICPT_POST_EXCEPT);
5474                         if (rc != X86EMUL_CONTINUE)
5475                                 goto done;
5476                 }
5477
5478                 if (ctxt->rep_prefix && (ctxt->d & String)) {
5479                         /* All REP prefixes have the same first termination condition */
5480                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
5481                                 string_registers_quirk(ctxt);
5482                                 ctxt->eip = ctxt->_eip;
5483                                 ctxt->eflags &= ~X86_EFLAGS_RF;
5484                                 goto done;
5485                         }
5486                 }
5487         }
5488
5489         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
5490                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
5491                                     ctxt->src.valptr, ctxt->src.bytes);
5492                 if (rc != X86EMUL_CONTINUE)
5493                         goto done;
5494                 ctxt->src.orig_val64 = ctxt->src.val64;
5495         }
5496
5497         if (ctxt->src2.type == OP_MEM) {
5498                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
5499                                     &ctxt->src2.val, ctxt->src2.bytes);
5500                 if (rc != X86EMUL_CONTINUE)
5501                         goto done;
5502         }
5503
5504         if ((ctxt->d & DstMask) == ImplicitOps)
5505                 goto special_insn;
5506
5507
5508         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
5509                 /* optimisation - avoid slow emulated read if Mov */
5510                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
5511                                    &ctxt->dst.val, ctxt->dst.bytes);
5512                 if (rc != X86EMUL_CONTINUE) {
5513                         if (!(ctxt->d & NoWrite) &&
5514                             rc == X86EMUL_PROPAGATE_FAULT &&
5515                             ctxt->exception.vector == PF_VECTOR)
5516                                 ctxt->exception.error_code |= PFERR_WRITE_MASK;
5517                         goto done;
5518                 }
5519         }
5520         /* Copy full 64-bit value for CMPXCHG8B.  */
5521         ctxt->dst.orig_val64 = ctxt->dst.val64;
5522
5523 special_insn:
5524
5525         if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5526                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
5527                                               X86_ICPT_POST_MEMACCESS);
5528                 if (rc != X86EMUL_CONTINUE)
5529                         goto done;
5530         }
5531
5532         if (ctxt->rep_prefix && (ctxt->d & String))
5533                 ctxt->eflags |= X86_EFLAGS_RF;
5534         else
5535                 ctxt->eflags &= ~X86_EFLAGS_RF;
5536
5537         if (ctxt->execute) {
5538                 if (ctxt->d & Fastop) {
5539                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
5540                         rc = fastop(ctxt, fop);
5541                         if (rc != X86EMUL_CONTINUE)
5542                                 goto done;
5543                         goto writeback;
5544                 }
5545                 rc = ctxt->execute(ctxt);
5546                 if (rc != X86EMUL_CONTINUE)
5547                         goto done;
5548                 goto writeback;
5549         }
5550
5551         if (ctxt->opcode_len == 2)
5552                 goto twobyte_insn;
5553         else if (ctxt->opcode_len == 3)
5554                 goto threebyte_insn;
5555
5556         switch (ctxt->b) {
5557         case 0x70 ... 0x7f: /* jcc (short) */
5558                 if (test_cc(ctxt->b, ctxt->eflags))
5559                         rc = jmp_rel(ctxt, ctxt->src.val);
5560                 break;
5561         case 0x8d: /* lea r16/r32, m */
5562                 ctxt->dst.val = ctxt->src.addr.mem.ea;
5563                 break;
5564         case 0x90 ... 0x97: /* nop / xchg reg, rax */
5565                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
5566                         ctxt->dst.type = OP_NONE;
5567                 else
5568                         rc = em_xchg(ctxt);
5569                 break;
5570         case 0x98: /* cbw/cwde/cdqe */
5571                 switch (ctxt->op_bytes) {
5572                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
5573                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
5574                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
5575                 }
5576                 break;
5577         case 0xcc:              /* int3 */
5578                 rc = emulate_int(ctxt, 3);
5579                 break;
5580         case 0xcd:              /* int n */
5581                 rc = emulate_int(ctxt, ctxt->src.val);
5582                 break;
5583         case 0xce:              /* into */
5584                 if (ctxt->eflags & X86_EFLAGS_OF)
5585                         rc = emulate_int(ctxt, 4);
5586                 break;
5587         case 0xe9: /* jmp rel */
5588         case 0xeb: /* jmp rel short */
5589                 rc = jmp_rel(ctxt, ctxt->src.val);
5590                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
5591                 break;
5592         case 0xf4:              /* hlt */
5593                 ctxt->ops->halt(ctxt);
5594                 break;
5595         case 0xf5:      /* cmc */
5596                 /* complement carry flag from eflags reg */
5597                 ctxt->eflags ^= X86_EFLAGS_CF;
5598                 break;
5599         case 0xf8: /* clc */
5600                 ctxt->eflags &= ~X86_EFLAGS_CF;
5601                 break;
5602         case 0xf9: /* stc */
5603                 ctxt->eflags |= X86_EFLAGS_CF;
5604                 break;
5605         case 0xfc: /* cld */
5606                 ctxt->eflags &= ~X86_EFLAGS_DF;
5607                 break;
5608         case 0xfd: /* std */
5609                 ctxt->eflags |= X86_EFLAGS_DF;
5610                 break;
5611         default:
5612                 goto cannot_emulate;
5613         }
5614
5615         if (rc != X86EMUL_CONTINUE)
5616                 goto done;
5617
5618 writeback:
5619         if (ctxt->d & SrcWrite) {
5620                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
5621                 rc = writeback(ctxt, &ctxt->src);
5622                 if (rc != X86EMUL_CONTINUE)
5623                         goto done;
5624         }
5625         if (!(ctxt->d & NoWrite)) {
5626                 rc = writeback(ctxt, &ctxt->dst);
5627                 if (rc != X86EMUL_CONTINUE)
5628                         goto done;
5629         }
5630
5631         /*
5632          * restore dst type in case the decoding will be reused
5633          * (happens for string instruction )
5634          */
5635         ctxt->dst.type = saved_dst_type;
5636
5637         if ((ctxt->d & SrcMask) == SrcSI)
5638                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
5639
5640         if ((ctxt->d & DstMask) == DstDI)
5641                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
5642
5643         if (ctxt->rep_prefix && (ctxt->d & String)) {
5644                 unsigned int count;
5645                 struct read_cache *r = &ctxt->io_read;
5646                 if ((ctxt->d & SrcMask) == SrcSI)
5647                         count = ctxt->src.count;
5648                 else
5649                         count = ctxt->dst.count;
5650                 register_address_increment(ctxt, VCPU_REGS_RCX, -count);
5651
5652                 if (!string_insn_completed(ctxt)) {
5653                         /*
5654                          * Re-enter guest when pio read ahead buffer is empty
5655                          * or, if it is not used, after each 1024 iteration.
5656                          */
5657                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
5658                             (r->end == 0 || r->end != r->pos)) {
5659                                 /*
5660                                  * Reset read cache. Usually happens before
5661                                  * decode, but since instruction is restarted
5662                                  * we have to do it here.
5663                                  */
5664                                 ctxt->mem_read.end = 0;
5665                                 writeback_registers(ctxt);
5666                                 return EMULATION_RESTART;
5667                         }
5668                         goto done; /* skip rip writeback */
5669                 }
5670                 ctxt->eflags &= ~X86_EFLAGS_RF;
5671         }
5672
5673         ctxt->eip = ctxt->_eip;
5674
5675 done:
5676         if (rc == X86EMUL_PROPAGATE_FAULT) {
5677                 WARN_ON(ctxt->exception.vector > 0x1f);
5678                 ctxt->have_exception = true;
5679         }
5680         if (rc == X86EMUL_INTERCEPTED)
5681                 return EMULATION_INTERCEPTED;
5682
5683         if (rc == X86EMUL_CONTINUE)
5684                 writeback_registers(ctxt);
5685
5686         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
5687
5688 twobyte_insn:
5689         switch (ctxt->b) {
5690         case 0x09:              /* wbinvd */
5691                 (ctxt->ops->wbinvd)(ctxt);
5692                 break;
5693         case 0x08:              /* invd */
5694         case 0x0d:              /* GrpP (prefetch) */
5695         case 0x18:              /* Grp16 (prefetch/nop) */
5696         case 0x1f:              /* nop */
5697                 break;
5698         case 0x20: /* mov cr, reg */
5699                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
5700                 break;
5701         case 0x21: /* mov from dr to reg */
5702                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
5703                 break;
5704         case 0x40 ... 0x4f:     /* cmov */
5705                 if (test_cc(ctxt->b, ctxt->eflags))
5706                         ctxt->dst.val = ctxt->src.val;
5707                 else if (ctxt->op_bytes != 4)
5708                         ctxt->dst.type = OP_NONE; /* no writeback */
5709                 break;
5710         case 0x80 ... 0x8f: /* jnz rel, etc*/
5711                 if (test_cc(ctxt->b, ctxt->eflags))
5712                         rc = jmp_rel(ctxt, ctxt->src.val);
5713                 break;
5714         case 0x90 ... 0x9f:     /* setcc r/m8 */
5715                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
5716                 break;
5717         case 0xb6 ... 0xb7:     /* movzx */
5718                 ctxt->dst.bytes = ctxt->op_bytes;
5719                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
5720                                                        : (u16) ctxt->src.val;
5721                 break;
5722         case 0xbe ... 0xbf:     /* movsx */
5723                 ctxt->dst.bytes = ctxt->op_bytes;
5724                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
5725                                                         (s16) ctxt->src.val;
5726                 break;
5727         default:
5728                 goto cannot_emulate;
5729         }
5730
5731 threebyte_insn:
5732
5733         if (rc != X86EMUL_CONTINUE)
5734                 goto done;
5735
5736         goto writeback;
5737
5738 cannot_emulate:
5739         return EMULATION_FAILED;
5740 }
5741
5742 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
5743 {
5744         invalidate_registers(ctxt);
5745 }
5746
5747 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
5748 {
5749         writeback_registers(ctxt);
5750 }