arch/x86/kvm/emulate.c

   1 // SPDX-License-Identifier: GPL-2.0-only
   2 /******************************************************************************
   3  * emulate.c
   4  *
   5  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   6  *
   7  * Copyright (c) 2005 Keir Fraser
   8  *
   9  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
  10  * privileged instructions:
  11  *
  12  * Copyright (C) 2006 Qumranet
  13  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  14  *
  15  *   Avi Kivity <avi@qumranet.com>
  16  *   Yaniv Kamay <yaniv@qumranet.com>
  17  *
  18  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  19  */
  20
  21 #include <linux/kvm_host.h>
  22 #include "kvm_cache_regs.h"
  23 #include <asm/kvm_emulate.h>
  24 #include <linux/stringify.h>
  25 #include <asm/fpu/api.h>
  26 #include <asm/debugreg.h>
  27 #include <asm/nospec-branch.h>
  28
  29 #include "x86.h"
  30 #include "tss.h"
  31 #include "mmu.h"
  32 #include "pmu.h"
  33
  34 /*
  35  * Operand types
  36  */
  37 #define OpNone             0ull
  38 #define OpImplicit         1ull  /* No generic decode */
  39 #define OpReg              2ull  /* Register */
  40 #define OpMem              3ull  /* Memory */
  41 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  42 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  43 #define OpMem64            6ull  /* Memory, 64-bit */
  44 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  45 #define OpDX               8ull  /* DX register */
  46 #define OpCL               9ull  /* CL register (for shifts) */
  47 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  48 #define OpOne             11ull  /* Implied 1 */
  49 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  50 #define OpMem16           13ull  /* Memory operand (16-bit). */
  51 #define OpMem32           14ull  /* Memory operand (32-bit). */
  52 #define OpImmU            15ull  /* Immediate operand, zero extended */
  53 #define OpSI              16ull  /* SI/ESI/RSI */
  54 #define OpImmFAddr        17ull  /* Immediate far address */
  55 #define OpMemFAddr        18ull  /* Far address in memory */
  56 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  57 #define OpES              20ull  /* ES */
  58 #define OpCS              21ull  /* CS */
  59 #define OpSS              22ull  /* SS */
  60 #define OpDS              23ull  /* DS */
  61 #define OpFS              24ull  /* FS */
  62 #define OpGS              25ull  /* GS */
  63 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  64 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  65 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  66 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  67 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  68
  69 #define OpBits             5  /* Width of operand field */
  70 #define OpMask             ((1ull << OpBits) - 1)
  71
  72 /*
  73  * Opcode effective-address decode tables.
  74  * Note that we only emulate instructions that have at least one memory
  75  * operand (excluding implicit stack references). We assume that stack
  76  * references and instruction fetches will never occur in special memory
  77  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  78  * not be handled.
  79  */
  80
  81 /* Operand sizes: 8-bit operands or specified/overridden size. */
  82 #define ByteOp      (1<<0)      /* 8-bit operands. */
  83 /* Destination operand type. */
  84 #define DstShift    1
  85 #define ImplicitOps (OpImplicit << DstShift)
  86 #define DstReg      (OpReg << DstShift)
  87 #define DstMem      (OpMem << DstShift)
  88 #define DstAcc      (OpAcc << DstShift)
  89 #define DstDI       (OpDI << DstShift)
  90 #define DstMem64    (OpMem64 << DstShift)
  91 #define DstMem16    (OpMem16 << DstShift)
  92 #define DstImmUByte (OpImmUByte << DstShift)
  93 #define DstDX       (OpDX << DstShift)
  94 #define DstAccLo    (OpAccLo << DstShift)
  95 #define DstMask     (OpMask << DstShift)
  96 /* Source operand type. */
  97 #define SrcShift    6
  98 #define SrcNone     (OpNone << SrcShift)
  99 #define SrcReg      (OpReg << SrcShift)
 100 #define SrcMem      (OpMem << SrcShift)
 101 #define SrcMem16    (OpMem16 << SrcShift)
 102 #define SrcMem32    (OpMem32 << SrcShift)
 103 #define SrcImm      (OpImm << SrcShift)
 104 #define SrcImmByte  (OpImmByte << SrcShift)
 105 #define SrcOne      (OpOne << SrcShift)
 106 #define SrcImmUByte (OpImmUByte << SrcShift)
 107 #define SrcImmU     (OpImmU << SrcShift)
 108 #define SrcSI       (OpSI << SrcShift)
 109 #define SrcXLat     (OpXLat << SrcShift)
 110 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 111 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 112 #define SrcAcc      (OpAcc << SrcShift)
 113 #define SrcImmU16   (OpImmU16 << SrcShift)
 114 #define SrcImm64    (OpImm64 << SrcShift)
 115 #define SrcDX       (OpDX << SrcShift)
 116 #define SrcMem8     (OpMem8 << SrcShift)
 117 #define SrcAccHi    (OpAccHi << SrcShift)
 118 #define SrcMask     (OpMask << SrcShift)
 119 #define BitOp       (1<<11)
 120 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 121 #define String      (1<<13)     /* String instruction (rep capable) */
 122 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 123 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 124 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 125 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 126 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 127 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 128 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 129 #define InstrDual   (6<<15)     /* Alternate instruction decoding of mod == 3 */
 130 #define ModeDual    (7<<15)     /* Different instruction for 32/64 bit */
 131 #define Sse         (1<<18)     /* SSE Vector instruction */
 132 /* Generic ModRM decode. */
 133 #define ModRM       (1<<19)
 134 /* Destination is only written; never read. */
 135 #define Mov         (1<<20)
 136 /* Misc flags */
 137 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 138 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 139 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 140 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 141 #define Undefined   (1<<25) /* No Such Instruction */
 142 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 143 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 144 #define No64        (1<<28)
 145 #define PageTable   (1 << 29)   /* instruction used to write page table */
 146 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 147 /* Source 2 operand type */
 148 #define Src2Shift   (31)
 149 #define Src2None    (OpNone << Src2Shift)
 150 #define Src2Mem     (OpMem << Src2Shift)
 151 #define Src2CL      (OpCL << Src2Shift)
 152 #define Src2ImmByte (OpImmByte << Src2Shift)
 153 #define Src2One     (OpOne << Src2Shift)
 154 #define Src2Imm     (OpImm << Src2Shift)
 155 #define Src2ES      (OpES << Src2Shift)
 156 #define Src2CS      (OpCS << Src2Shift)
 157 #define Src2SS      (OpSS << Src2Shift)
 158 #define Src2DS      (OpDS << Src2Shift)
 159 #define Src2FS      (OpFS << Src2Shift)
 160 #define Src2GS      (OpGS << Src2Shift)
 161 #define Src2Mask    (OpMask << Src2Shift)
 162 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 163 #define AlignMask   ((u64)7 << 41)
 164 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 165 #define Unaligned   ((u64)2 << 41)  /* Explicitly unaligned (e.g. MOVDQU) */
 166 #define Avx         ((u64)3 << 41)  /* Advanced Vector Extensions */
 167 #define Aligned16   ((u64)4 << 41)  /* Aligned to 16 byte boundary (e.g. FXSAVE) */
 168 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 169 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 170 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 171 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 172 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 173 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 174 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 175 #define NearBranch  ((u64)1 << 52)  /* Near branches */
 176 #define No16        ((u64)1 << 53)  /* No 16 bit operand */
 177 #define IncSP       ((u64)1 << 54)  /* SP is incremented before ModRM calc */
 178 #define TwoMemOp    ((u64)1 << 55)  /* Instruction has two memory operand */
 179
 180 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 181
 182 #define X2(x...) x, x
 183 #define X3(x...) X2(x), x
 184 #define X4(x...) X2(x), X2(x)
 185 #define X5(x...) X4(x), x
 186 #define X6(x...) X4(x), X2(x)
 187 #define X7(x...) X4(x), X3(x)
 188 #define X8(x...) X4(x), X4(x)
 189 #define X16(x...) X8(x), X8(x)
 190
 191 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 192 #define FASTOP_SIZE 8
 193
 194 /*
 195  * fastop functions have a special calling convention:
 196  *
 197  * dst:    rax        (in/out)
 198  * src:    rdx        (in/out)
 199  * src2:   rcx        (in)
 200  * flags:  rflags     (in/out)
 201  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 202  *
 203  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 204  * different operand sizes can be reached by calculation, rather than a jump
 205  * table (which would be bigger than the code).
 206  *
 207  * fastop functions are declared as taking a never-defined fastop parameter,
 208  * so they can't be called from C directly.
 209  */
 210
 211 struct fastop;
 212
 213 struct opcode {
 214         u64 flags : 56;
 215         u64 intercept : 8;
 216         union {
 217                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 218                 const struct opcode *group;
 219                 const struct group_dual *gdual;
 220                 const struct gprefix *gprefix;
 221                 const struct escape *esc;
 222                 const struct instr_dual *idual;
 223                 const struct mode_dual *mdual;
 224                 void (*fastop)(struct fastop *fake);
 225         } u;
 226         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 227 };
 228
 229 struct group_dual {
 230         struct opcode mod012[8];
 231         struct opcode mod3[8];
 232 };
 233
 234 struct gprefix {
 235         struct opcode pfx_no;
 236         struct opcode pfx_66;
 237         struct opcode pfx_f2;
 238         struct opcode pfx_f3;
 239 };
 240
 241 struct escape {
 242         struct opcode op[8];
 243         struct opcode high[64];
 244 };
 245
 246 struct instr_dual {
 247         struct opcode mod012;
 248         struct opcode mod3;
 249 };
 250
 251 struct mode_dual {
 252         struct opcode mode32;
 253         struct opcode mode64;
 254 };
 255
 256 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 257
 258 enum x86_transfer_type {
 259         X86_TRANSFER_NONE,
 260         X86_TRANSFER_CALL_JMP,
 261         X86_TRANSFER_RET,
 262         X86_TRANSFER_TASK_SWITCH,
 263 };
 264
 265 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 266 {
 267         if (!(ctxt->regs_valid & (1 << nr))) {
 268                 ctxt->regs_valid |= 1 << nr;
 269                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 270         }
 271         return ctxt->_regs[nr];
 272 }
 273
 274 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 275 {
 276         ctxt->regs_valid |= 1 << nr;
 277         ctxt->regs_dirty |= 1 << nr;
 278         return &ctxt->_regs[nr];
 279 }
 280
 281 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 282 {
 283         reg_read(ctxt, nr);
 284         return reg_write(ctxt, nr);
 285 }
 286
 287 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 288 {
 289         unsigned reg;
 290
 291         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 292                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 293 }
 294
 295 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 296 {
 297         ctxt->regs_dirty = 0;
 298         ctxt->regs_valid = 0;
 299 }
 300
 301 /*
 302  * These EFLAGS bits are restored from saved value during emulation, and
 303  * any changes are written back to the saved value after emulation.
 304  */
 305 #define EFLAGS_MASK (X86_EFLAGS_OF|X86_EFLAGS_SF|X86_EFLAGS_ZF|X86_EFLAGS_AF|\
 306                      X86_EFLAGS_PF|X86_EFLAGS_CF)
 307
 308 #ifdef CONFIG_X86_64
 309 #define ON64(x) x
 310 #else
 311 #define ON64(x)
 312 #endif
 313
 314 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 315
 316 #define __FOP_FUNC(name) \
 317         ".align " __stringify(FASTOP_SIZE) " \n\t" \
 318         ".type " name ", @function \n\t" \
 319         name ":\n\t"
 320
 321 #define FOP_FUNC(name) \
 322         __FOP_FUNC(#name)
 323
 324 #define __FOP_RET(name) \
 325         "ret \n\t" \
 326         ".size " name ", .-" name "\n\t"
 327
 328 #define FOP_RET(name) \
 329         __FOP_RET(#name)
 330
 331 #define FOP_START(op) \
 332         extern void em_##op(struct fastop *fake); \
 333         asm(".pushsection .text, \"ax\" \n\t" \
 334             ".global em_" #op " \n\t" \
 335             ".align " __stringify(FASTOP_SIZE) " \n\t" \
 336             "em_" #op ":\n\t"
 337
 338 #define FOP_END \
 339             ".popsection")
 340
 341 #define __FOPNOP(name) \
 342         __FOP_FUNC(name) \
 343         __FOP_RET(name)
 344
 345 #define FOPNOP() \
 346         __FOPNOP(__stringify(__UNIQUE_ID(nop)))
 347
 348 #define FOP1E(op,  dst) \
 349         __FOP_FUNC(#op "_" #dst) \
 350         "10: " #op " %" #dst " \n\t" \
 351         __FOP_RET(#op "_" #dst)
 352
 353 #define FOP1EEX(op,  dst) \
 354         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 355
 356 #define FASTOP1(op) \
 357         FOP_START(op) \
 358         FOP1E(op##b, al) \
 359         FOP1E(op##w, ax) \
 360         FOP1E(op##l, eax) \
 361         ON64(FOP1E(op##q, rax)) \
 362         FOP_END
 363
 364 /* 1-operand, using src2 (for MUL/DIV r/m) */
 365 #define FASTOP1SRC2(op, name) \
 366         FOP_START(name) \
 367         FOP1E(op, cl) \
 368         FOP1E(op, cx) \
 369         FOP1E(op, ecx) \
 370         ON64(FOP1E(op, rcx)) \
 371         FOP_END
 372
 373 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 374 #define FASTOP1SRC2EX(op, name) \
 375         FOP_START(name) \
 376         FOP1EEX(op, cl) \
 377         FOP1EEX(op, cx) \
 378         FOP1EEX(op, ecx) \
 379         ON64(FOP1EEX(op, rcx)) \
 380         FOP_END
 381
 382 #define FOP2E(op,  dst, src)       \
 383         __FOP_FUNC(#op "_" #dst "_" #src) \
 384         #op " %" #src ", %" #dst " \n\t" \
 385         __FOP_RET(#op "_" #dst "_" #src)
 386
 387 #define FASTOP2(op) \
 388         FOP_START(op) \
 389         FOP2E(op##b, al, dl) \
 390         FOP2E(op##w, ax, dx) \
 391         FOP2E(op##l, eax, edx) \
 392         ON64(FOP2E(op##q, rax, rdx)) \
 393         FOP_END
 394
 395 /* 2 operand, word only */
 396 #define FASTOP2W(op) \
 397         FOP_START(op) \
 398         FOPNOP() \
 399         FOP2E(op##w, ax, dx) \
 400         FOP2E(op##l, eax, edx) \
 401         ON64(FOP2E(op##q, rax, rdx)) \
 402         FOP_END
 403
 404 /* 2 operand, src is CL */
 405 #define FASTOP2CL(op) \
 406         FOP_START(op) \
 407         FOP2E(op##b, al, cl) \
 408         FOP2E(op##w, ax, cl) \
 409         FOP2E(op##l, eax, cl) \
 410         ON64(FOP2E(op##q, rax, cl)) \
 411         FOP_END
 412
 413 /* 2 operand, src and dest are reversed */
 414 #define FASTOP2R(op, name) \
 415         FOP_START(name) \
 416         FOP2E(op##b, dl, al) \
 417         FOP2E(op##w, dx, ax) \
 418         FOP2E(op##l, edx, eax) \
 419         ON64(FOP2E(op##q, rdx, rax)) \
 420         FOP_END
 421
 422 #define FOP3E(op,  dst, src, src2) \
 423         __FOP_FUNC(#op "_" #dst "_" #src "_" #src2) \
 424         #op " %" #src2 ", %" #src ", %" #dst " \n\t"\
 425         __FOP_RET(#op "_" #dst "_" #src "_" #src2)
 426
 427 /* 3-operand, word-only, src2=cl */
 428 #define FASTOP3WCL(op) \
 429         FOP_START(op) \
 430         FOPNOP() \
 431         FOP3E(op##w, ax, dx, cl) \
 432         FOP3E(op##l, eax, edx, cl) \
 433         ON64(FOP3E(op##q, rax, rdx, cl)) \
 434         FOP_END
 435
 436 /* Special case for SETcc - 1 instruction per cc */
 437 #define FOP_SETCC(op) \
 438         ".align 4 \n\t" \
 439         ".type " #op ", @function \n\t" \
 440         #op ": \n\t" \
 441         #op " %al \n\t" \
 442         __FOP_RET(#op)
 443
 444 asm(".pushsection .fixup, \"ax\"\n"
 445     ".global kvm_fastop_exception \n"
 446     "kvm_fastop_exception: xor %esi, %esi; ret\n"
 447     ".popsection");
 448
 449 FOP_START(setcc)
 450 FOP_SETCC(seto)
 451 FOP_SETCC(setno)
 452 FOP_SETCC(setc)
 453 FOP_SETCC(setnc)
 454 FOP_SETCC(setz)
 455 FOP_SETCC(setnz)
 456 FOP_SETCC(setbe)
 457 FOP_SETCC(setnbe)
 458 FOP_SETCC(sets)
 459 FOP_SETCC(setns)
 460 FOP_SETCC(setp)
 461 FOP_SETCC(setnp)
 462 FOP_SETCC(setl)
 463 FOP_SETCC(setnl)
 464 FOP_SETCC(setle)
 465 FOP_SETCC(setnle)
 466 FOP_END;
 467
 468 FOP_START(salc)
 469 FOP_FUNC(salc)
 470 "pushf; sbb %al, %al; popf \n\t"
 471 FOP_RET(salc)
 472 FOP_END;
 473
 474 /*
 475  * XXX: inoutclob user must know where the argument is being expanded.
 476  *      Relying on CONFIG_CC_HAS_ASM_GOTO would allow us to remove _fault.
 477  */
 478 #define asm_safe(insn, inoutclob...) \
 479 ({ \
 480         int _fault = 0; \
 481  \
 482         asm volatile("1:" insn "\n" \
 483                      "2:\n" \
 484                      ".pushsection .fixup, \"ax\"\n" \
 485                      "3: movl $1, %[_fault]\n" \
 486                      "   jmp  2b\n" \
 487                      ".popsection\n" \
 488                      _ASM_EXTABLE(1b, 3b) \
 489                      : [_fault] "+qm"(_fault) inoutclob ); \
 490  \
 491         _fault ? X86EMUL_UNHANDLEABLE : X86EMUL_CONTINUE; \
 492 })
 493
 494 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 495                                     enum x86_intercept intercept,
 496                                     enum x86_intercept_stage stage)
 497 {
 498         struct x86_instruction_info info = {
 499                 .intercept  = intercept,
 500                 .rep_prefix = ctxt->rep_prefix,
 501                 .modrm_mod  = ctxt->modrm_mod,
 502                 .modrm_reg  = ctxt->modrm_reg,
 503                 .modrm_rm   = ctxt->modrm_rm,
 504                 .src_val    = ctxt->src.val64,
 505                 .dst_val    = ctxt->dst.val64,
 506                 .src_bytes  = ctxt->src.bytes,
 507                 .dst_bytes  = ctxt->dst.bytes,
 508                 .ad_bytes   = ctxt->ad_bytes,
 509                 .next_rip   = ctxt->eip,
 510         };
 511
 512         return ctxt->ops->intercept(ctxt, &info, stage);
 513 }
 514
 515 static void assign_masked(ulong *dest, ulong src, ulong mask)
 516 {
 517         *dest = (*dest & ~mask) | (src & mask);
 518 }
 519
 520 static void assign_register(unsigned long *reg, u64 val, int bytes)
 521 {
 522         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
 523         switch (bytes) {
 524         case 1:
 525                 *(u8 *)reg = (u8)val;
 526                 break;
 527         case 2:
 528                 *(u16 *)reg = (u16)val;
 529                 break;
 530         case 4:
 531                 *reg = (u32)val;
 532                 break;  /* 64b: zero-extend */
 533         case 8:
 534                 *reg = val;
 535                 break;
 536         }
 537 }
 538
 539 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 540 {
 541         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 542 }
 543
 544 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 545 {
 546         u16 sel;
 547         struct desc_struct ss;
 548
 549         if (ctxt->mode == X86EMUL_MODE_PROT64)
 550                 return ~0UL;
 551         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 552         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 553 }
 554
 555 static int stack_size(struct x86_emulate_ctxt *ctxt)
 556 {
 557         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 558 }
 559
 560 /* Access/update address held in a register, based on addressing mode. */
 561 static inline unsigned long
 562 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 563 {
 564         if (ctxt->ad_bytes == sizeof(unsigned long))
 565                 return reg;
 566         else
 567                 return reg & ad_mask(ctxt);
 568 }
 569
 570 static inline unsigned long
 571 register_address(struct x86_emulate_ctxt *ctxt, int reg)
 572 {
 573         return address_mask(ctxt, reg_read(ctxt, reg));
 574 }
 575
 576 static void masked_increment(ulong *reg, ulong mask, int inc)
 577 {
 578         assign_masked(reg, *reg + inc, mask);
 579 }
 580
 581 static inline void
 582 register_address_increment(struct x86_emulate_ctxt *ctxt, int reg, int inc)
 583 {
 584         ulong *preg = reg_rmw(ctxt, reg);
 585
 586         assign_register(preg, *preg + inc, ctxt->ad_bytes);
 587 }
 588
 589 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 590 {
 591         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 592 }
 593
 594 static u32 desc_limit_scaled(struct desc_struct *desc)
 595 {
 596         u32 limit = get_desc_limit(desc);
 597
 598         return desc->g ? (limit << 12) | 0xfff : limit;
 599 }
 600
 601 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 602 {
 603         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 604                 return 0;
 605
 606         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 607 }
 608
 609 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 610                              u32 error, bool valid)
 611 {
 612         WARN_ON(vec > 0x1f);
 613         ctxt->exception.vector = vec;
 614         ctxt->exception.error_code = error;
 615         ctxt->exception.error_code_valid = valid;
 616         return X86EMUL_PROPAGATE_FAULT;
 617 }
 618
 619 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 620 {
 621         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 622 }
 623
 624 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 625 {
 626         return emulate_exception(ctxt, GP_VECTOR, err, true);
 627 }
 628
 629 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 630 {
 631         return emulate_exception(ctxt, SS_VECTOR, err, true);
 632 }
 633
 634 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 635 {
 636         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 637 }
 638
 639 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 640 {
 641         return emulate_exception(ctxt, TS_VECTOR, err, true);
 642 }
 643
 644 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 645 {
 646         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 647 }
 648
 649 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 650 {
 651         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 652 }
 653
 654 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 655 {
 656         u16 selector;
 657         struct desc_struct desc;
 658
 659         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 660         return selector;
 661 }
 662
 663 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 664                                  unsigned seg)
 665 {
 666         u16 dummy;
 667         u32 base3;
 668         struct desc_struct desc;
 669
 670         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 671         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 672 }
 673
 674 /*
 675  * x86 defines three classes of vector instructions: explicitly
 676  * aligned, explicitly unaligned, and the rest, which change behaviour
 677  * depending on whether they're AVX encoded or not.
 678  *
 679  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 680  * subject to the same check.  FXSAVE and FXRSTOR are checked here too as their
 681  * 512 bytes of data must be aligned to a 16 byte boundary.
 682  */
 683 static unsigned insn_alignment(struct x86_emulate_ctxt *ctxt, unsigned size)
 684 {
 685         u64 alignment = ctxt->d & AlignMask;
 686
 687         if (likely(size < 16))
 688                 return 1;
 689
 690         switch (alignment) {
 691         case Unaligned:
 692         case Avx:
 693                 return 1;
 694         case Aligned16:
 695                 return 16;
 696         case Aligned:
 697         default:
 698                 return size;
 699         }
 700 }
 701
 702 static __always_inline int __linearize(struct x86_emulate_ctxt *ctxt,
 703                                        struct segmented_address addr,
 704                                        unsigned *max_size, unsigned size,
 705                                        bool write, bool fetch,
 706                                        enum x86emul_mode mode, ulong *linear)
 707 {
 708         struct desc_struct desc;
 709         bool usable;
 710         ulong la;
 711         u32 lim;
 712         u16 sel;
 713         u8  va_bits;
 714
 715         la = seg_base(ctxt, addr.seg) + addr.ea;
 716         *max_size = 0;
 717         switch (mode) {
 718         case X86EMUL_MODE_PROT64:
 719                 *linear = la;
 720                 va_bits = ctxt_virt_addr_bits(ctxt);
 721                 if (get_canonical(la, va_bits) != la)
 722                         goto bad;
 723
 724                 *max_size = min_t(u64, ~0u, (1ull << va_bits) - la);
 725                 if (size > *max_size)
 726                         goto bad;
 727                 break;
 728         default:
 729                 *linear = la = (u32)la;
 730                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 731                                                 addr.seg);
 732                 if (!usable)
 733                         goto bad;
 734                 /* code segment in protected mode or read-only data segment */
 735                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 736                                         || !(desc.type & 2)) && write)
 737                         goto bad;
 738                 /* unreadable code segment */
 739                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 740                         goto bad;
 741                 lim = desc_limit_scaled(&desc);
 742                 if (!(desc.type & 8) && (desc.type & 4)) {
 743                         /* expand-down segment */
 744                         if (addr.ea <= lim)
 745                                 goto bad;
 746                         lim = desc.d ? 0xffffffff : 0xffff;
 747                 }
 748                 if (addr.ea > lim)
 749                         goto bad;
 750                 if (lim == 0xffffffff)
 751                         *max_size = ~0u;
 752                 else {
 753                         *max_size = (u64)lim + 1 - addr.ea;
 754                         if (size > *max_size)
 755                                 goto bad;
 756                 }
 757                 break;
 758         }
 759         if (la & (insn_alignment(ctxt, size) - 1))
 760                 return emulate_gp(ctxt, 0);
 761         return X86EMUL_CONTINUE;
 762 bad:
 763         if (addr.seg == VCPU_SREG_SS)
 764                 return emulate_ss(ctxt, 0);
 765         else
 766                 return emulate_gp(ctxt, 0);
 767 }
 768
 769 static int linearize(struct x86_emulate_ctxt *ctxt,
 770                      struct segmented_address addr,
 771                      unsigned size, bool write,
 772                      ulong *linear)
 773 {
 774         unsigned max_size;
 775         return __linearize(ctxt, addr, &max_size, size, write, false,
 776                            ctxt->mode, linear);
 777 }
 778
 779 static inline int assign_eip(struct x86_emulate_ctxt *ctxt, ulong dst)
 780 {
 781         ulong linear;
 782         int rc;
 783         unsigned max_size;
 784         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 785                                            .ea = dst };
 786
 787         if (ctxt->op_bytes != sizeof(unsigned long))
 788                 addr.ea = dst & ((1UL << (ctxt->op_bytes << 3)) - 1);
 789         rc = __linearize(ctxt, addr, &max_size, 1, false, true, ctxt->mode, &linear);
 790         if (rc == X86EMUL_CONTINUE)
 791                 ctxt->_eip = addr.ea;
 792         return rc;
 793 }
 794
 795 static inline int emulator_recalc_and_set_mode(struct x86_emulate_ctxt *ctxt)
 796 {
 797         u64 efer;
 798         struct desc_struct cs;
 799         u16 selector;
 800         u32 base3;
 801
 802         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
 803
 804         if (!(ctxt->ops->get_cr(ctxt, 0) & X86_CR0_PE)) {
 805                 /* Real mode. cpu must not have long mode active */
 806                 if (efer & EFER_LMA)
 807                         return X86EMUL_UNHANDLEABLE;
 808                 ctxt->mode = X86EMUL_MODE_REAL;
 809                 return X86EMUL_CONTINUE;
 810         }
 811
 812         if (ctxt->eflags & X86_EFLAGS_VM) {
 813                 /* Protected/VM86 mode. cpu must not have long mode active */
 814                 if (efer & EFER_LMA)
 815                         return X86EMUL_UNHANDLEABLE;
 816                 ctxt->mode = X86EMUL_MODE_VM86;
 817                 return X86EMUL_CONTINUE;
 818         }
 819
 820         if (!ctxt->ops->get_segment(ctxt, &selector, &cs, &base3, VCPU_SREG_CS))
 821                 return X86EMUL_UNHANDLEABLE;
 822
 823         if (efer & EFER_LMA) {
 824                 if (cs.l) {
 825                         /* Proper long mode */
 826                         ctxt->mode = X86EMUL_MODE_PROT64;
 827                 } else if (cs.d) {
 828                         /* 32 bit compatibility mode*/
 829                         ctxt->mode = X86EMUL_MODE_PROT32;
 830                 } else {
 831                         ctxt->mode = X86EMUL_MODE_PROT16;
 832                 }
 833         } else {
 834                 /* Legacy 32 bit / 16 bit mode */
 835                 ctxt->mode = cs.d ? X86EMUL_MODE_PROT32 : X86EMUL_MODE_PROT16;
 836         }
 837
 838         return X86EMUL_CONTINUE;
 839 }
 840
 841 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 842 {
 843         return assign_eip(ctxt, dst);
 844 }
 845
 846 static int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst)
 847 {
 848         int rc = emulator_recalc_and_set_mode(ctxt);
 849
 850         if (rc != X86EMUL_CONTINUE)
 851                 return rc;
 852
 853         return assign_eip(ctxt, dst);
 854 }
 855
 856 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 857 {
 858         return assign_eip_near(ctxt, ctxt->_eip + rel);
 859 }
 860
 861 static int linear_read_system(struct x86_emulate_ctxt *ctxt, ulong linear,
 862                               void *data, unsigned size)
 863 {
 864         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception, true);
 865 }
 866
 867 static int linear_write_system(struct x86_emulate_ctxt *ctxt,
 868                                ulong linear, void *data,
 869                                unsigned int size)
 870 {
 871         return ctxt->ops->write_std(ctxt, linear, data, size, &ctxt->exception, true);
 872 }
 873
 874 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 875                               struct segmented_address addr,
 876                               void *data,
 877                               unsigned size)
 878 {
 879         int rc;
 880         ulong linear;
 881
 882         rc = linearize(ctxt, addr, size, false, &linear);
 883         if (rc != X86EMUL_CONTINUE)
 884                 return rc;
 885         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception, false);
 886 }
 887
 888 static int segmented_write_std(struct x86_emulate_ctxt *ctxt,
 889                                struct segmented_address addr,
 890                                void *data,
 891                                unsigned int size)
 892 {
 893         int rc;
 894         ulong linear;
 895
 896         rc = linearize(ctxt, addr, size, true, &linear);
 897         if (rc != X86EMUL_CONTINUE)
 898                 return rc;
 899         return ctxt->ops->write_std(ctxt, linear, data, size, &ctxt->exception, false);
 900 }
 901
 902 /*
 903  * Prefetch the remaining bytes of the instruction without crossing page
 904  * boundary if they are not in fetch_cache yet.
 905  */
 906 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 907 {
 908         int rc;
 909         unsigned size, max_size;
 910         unsigned long linear;
 911         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 912         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 913                                            .ea = ctxt->eip + cur_size };
 914
 915         /*
 916          * We do not know exactly how many bytes will be needed, and
 917          * __linearize is expensive, so fetch as much as possible.  We
 918          * just have to avoid going beyond the 15 byte limit, the end
 919          * of the segment, or the end of the page.
 920          *
 921          * __linearize is called with size 0 so that it does not do any
 922          * boundary check itself.  Instead, we use max_size to check
 923          * against op_size.
 924          */
 925         rc = __linearize(ctxt, addr, &max_size, 0, false, true, ctxt->mode,
 926                          &linear);
 927         if (unlikely(rc != X86EMUL_CONTINUE))
 928                 return rc;
 929
 930         size = min_t(unsigned, 15UL ^ cur_size, max_size);
 931         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 932
 933         /*
 934          * One instruction can only straddle two pages,
 935          * and one has been loaded at the beginning of
 936          * x86_decode_insn.  So, if not enough bytes
 937          * still, we must have hit the 15-byte boundary.
 938          */
 939         if (unlikely(size < op_size))
 940                 return emulate_gp(ctxt, 0);
 941
 942         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 943                               size, &ctxt->exception);
 944         if (unlikely(rc != X86EMUL_CONTINUE))
 945                 return rc;
 946         ctxt->fetch.end += size;
 947         return X86EMUL_CONTINUE;
 948 }
 949
 950 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 951                                                unsigned size)
 952 {
 953         unsigned done_size = ctxt->fetch.end - ctxt->fetch.ptr;
 954
 955         if (unlikely(done_size < size))
 956                 return __do_insn_fetch_bytes(ctxt, size - done_size);
 957         else
 958                 return X86EMUL_CONTINUE;
 959 }
 960
 961 /* Fetch next part of the instruction being emulated. */
 962 #define insn_fetch(_type, _ctxt)                                        \
 963 ({      _type _x;                                                       \
 964                                                                         \
 965         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 966         if (rc != X86EMUL_CONTINUE)                                     \
 967                 goto done;                                              \
 968         ctxt->_eip += sizeof(_type);                                    \
 969         memcpy(&_x, ctxt->fetch.ptr, sizeof(_type));                    \
 970         ctxt->fetch.ptr += sizeof(_type);                               \
 971         _x;                                                             \
 972 })
 973
 974 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 975 ({                                                                      \
 976         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 977         if (rc != X86EMUL_CONTINUE)                                     \
 978                 goto done;                                              \
 979         ctxt->_eip += (_size);                                          \
 980         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 981         ctxt->fetch.ptr += (_size);                                     \
 982 })
 983
 984 /*
 985  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 986  * pointer into the block that addresses the relevant register.
 987  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 988  */
 989 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 990                              int byteop)
 991 {
 992         void *p;
 993         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 994
 995         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 996                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 997         else
 998                 p = reg_rmw(ctxt, modrm_reg);
 999         return p;
1000 }
1001
1002 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
1003                            struct segmented_address addr,
1004                            u16 *size, unsigned long *address, int op_bytes)
1005 {
1006         int rc;
1007
1008         if (op_bytes == 2)
1009                 op_bytes = 3;
1010         *address = 0;
1011         rc = segmented_read_std(ctxt, addr, size, 2);
1012         if (rc != X86EMUL_CONTINUE)
1013                 return rc;
1014         addr.ea += 2;
1015         rc = segmented_read_std(ctxt, addr, address, op_bytes);
1016         return rc;
1017 }
1018
1019 FASTOP2(add);
1020 FASTOP2(or);
1021 FASTOP2(adc);
1022 FASTOP2(sbb);
1023 FASTOP2(and);
1024 FASTOP2(sub);
1025 FASTOP2(xor);
1026 FASTOP2(cmp);
1027 FASTOP2(test);
1028
1029 FASTOP1SRC2(mul, mul_ex);
1030 FASTOP1SRC2(imul, imul_ex);
1031 FASTOP1SRC2EX(div, div_ex);
1032 FASTOP1SRC2EX(idiv, idiv_ex);
1033
1034 FASTOP3WCL(shld);
1035 FASTOP3WCL(shrd);
1036
1037 FASTOP2W(imul);
1038
1039 FASTOP1(not);
1040 FASTOP1(neg);
1041 FASTOP1(inc);
1042 FASTOP1(dec);
1043
1044 FASTOP2CL(rol);
1045 FASTOP2CL(ror);
1046 FASTOP2CL(rcl);
1047 FASTOP2CL(rcr);
1048 FASTOP2CL(shl);
1049 FASTOP2CL(shr);
1050 FASTOP2CL(sar);
1051
1052 FASTOP2W(bsf);
1053 FASTOP2W(bsr);
1054 FASTOP2W(bt);
1055 FASTOP2W(bts);
1056 FASTOP2W(btr);
1057 FASTOP2W(btc);
1058
1059 FASTOP2(xadd);
1060
1061 FASTOP2R(cmp, cmp_r);
1062
1063 static int em_bsf_c(struct x86_emulate_ctxt *ctxt)
1064 {
1065         /* If src is zero, do not writeback, but update flags */
1066         if (ctxt->src.val == 0)
1067                 ctxt->dst.type = OP_NONE;
1068         return fastop(ctxt, em_bsf);
1069 }
1070
1071 static int em_bsr_c(struct x86_emulate_ctxt *ctxt)
1072 {
1073         /* If src is zero, do not writeback, but update flags */
1074         if (ctxt->src.val == 0)
1075                 ctxt->dst.type = OP_NONE;
1076         return fastop(ctxt, em_bsr);
1077 }
1078
1079 static __always_inline u8 test_cc(unsigned int condition, unsigned long flags)
1080 {
1081         u8 rc;
1082         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
1083
1084         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
1085         asm("push %[flags]; popf; " CALL_NOSPEC
1086             : "=a"(rc) : [thunk_target]"r"(fop), [flags]"r"(flags));
1087         return rc;
1088 }
1089
1090 static void fetch_register_operand(struct operand *op)
1091 {
1092         switch (op->bytes) {
1093         case 1:
1094                 op->val = *(u8 *)op->addr.reg;
1095                 break;
1096         case 2:
1097                 op->val = *(u16 *)op->addr.reg;
1098                 break;
1099         case 4:
1100                 op->val = *(u32 *)op->addr.reg;
1101                 break;
1102         case 8:
1103                 op->val = *(u64 *)op->addr.reg;
1104                 break;
1105         }
1106 }
1107
1108 static void emulator_get_fpu(void)
1109 {
1110         fpregs_lock();
1111
1112         fpregs_assert_state_consistent();
1113         if (test_thread_flag(TIF_NEED_FPU_LOAD))
1114                 switch_fpu_return();
1115 }
1116
1117 static void emulator_put_fpu(void)
1118 {
1119         fpregs_unlock();
1120 }
1121
1122 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
1123 {
1124         emulator_get_fpu();
1125         switch (reg) {
1126         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
1127         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
1128         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
1129         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
1130         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
1131         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
1132         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
1133         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
1134 #ifdef CONFIG_X86_64
1135         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
1136         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
1137         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
1138         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
1139         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
1140         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
1141         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
1142         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
1143 #endif
1144         default: BUG();
1145         }
1146         emulator_put_fpu();
1147 }
1148
1149 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
1150                           int reg)
1151 {
1152         emulator_get_fpu();
1153         switch (reg) {
1154         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
1155         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
1156         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
1157         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
1158         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
1159         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
1160         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
1161         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
1162 #ifdef CONFIG_X86_64
1163         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
1164         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
1165         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
1166         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
1167         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
1168         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
1169         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
1170         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
1171 #endif
1172         default: BUG();
1173         }
1174         emulator_put_fpu();
1175 }
1176
1177 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1178 {
1179         emulator_get_fpu();
1180         switch (reg) {
1181         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1182         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1183         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1184         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1185         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1186         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1187         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1188         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1189         default: BUG();
1190         }
1191         emulator_put_fpu();
1192 }
1193
1194 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1195 {
1196         emulator_get_fpu();
1197         switch (reg) {
1198         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1199         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1200         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1201         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1202         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1203         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1204         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1205         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1206         default: BUG();
1207         }
1208         emulator_put_fpu();
1209 }
1210
1211 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1212 {
1213         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1214                 return emulate_nm(ctxt);
1215
1216         emulator_get_fpu();
1217         asm volatile("fninit");
1218         emulator_put_fpu();
1219         return X86EMUL_CONTINUE;
1220 }
1221
1222 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1223 {
1224         u16 fcw;
1225
1226         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1227                 return emulate_nm(ctxt);
1228
1229         emulator_get_fpu();
1230         asm volatile("fnstcw %0": "+m"(fcw));
1231         emulator_put_fpu();
1232
1233         ctxt->dst.val = fcw;
1234
1235         return X86EMUL_CONTINUE;
1236 }
1237
1238 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1239 {
1240         u16 fsw;
1241
1242         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1243                 return emulate_nm(ctxt);
1244
1245         emulator_get_fpu();
1246         asm volatile("fnstsw %0": "+m"(fsw));
1247         emulator_put_fpu();
1248
1249         ctxt->dst.val = fsw;
1250
1251         return X86EMUL_CONTINUE;
1252 }
1253
1254 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1255                                     struct operand *op)
1256 {
1257         unsigned reg = ctxt->modrm_reg;
1258
1259         if (!(ctxt->d & ModRM))
1260                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1261
1262         if (ctxt->d & Sse) {
1263                 op->type = OP_XMM;
1264                 op->bytes = 16;
1265                 op->addr.xmm = reg;
1266                 read_sse_reg(ctxt, &op->vec_val, reg);
1267                 return;
1268         }
1269         if (ctxt->d & Mmx) {
1270                 reg &= 7;
1271                 op->type = OP_MM;
1272                 op->bytes = 8;
1273                 op->addr.mm = reg;
1274                 return;
1275         }
1276
1277         op->type = OP_REG;
1278         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1279         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1280
1281         fetch_register_operand(op);
1282         op->orig_val = op->val;
1283 }
1284
1285 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1286 {
1287         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1288                 ctxt->modrm_seg = VCPU_SREG_SS;
1289 }
1290
1291 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1292                         struct operand *op)
1293 {
1294         u8 sib;
1295         int index_reg, base_reg, scale;
1296         int rc = X86EMUL_CONTINUE;
1297         ulong modrm_ea = 0;
1298
1299         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1300         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1301         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1302
1303         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1304         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1305         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1306         ctxt->modrm_seg = VCPU_SREG_DS;
1307
1308         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1309                 op->type = OP_REG;
1310                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1311                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1312                                 ctxt->d & ByteOp);
1313                 if (ctxt->d & Sse) {
1314                         op->type = OP_XMM;
1315                         op->bytes = 16;
1316                         op->addr.xmm = ctxt->modrm_rm;
1317                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1318                         return rc;
1319                 }
1320                 if (ctxt->d & Mmx) {
1321                         op->type = OP_MM;
1322                         op->bytes = 8;
1323                         op->addr.mm = ctxt->modrm_rm & 7;
1324                         return rc;
1325                 }
1326                 fetch_register_operand(op);
1327                 return rc;
1328         }
1329
1330         op->type = OP_MEM;
1331
1332         if (ctxt->ad_bytes == 2) {
1333                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1334                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1335                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1336                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1337
1338                 /* 16-bit ModR/M decode. */
1339                 switch (ctxt->modrm_mod) {
1340                 case 0:
1341                         if (ctxt->modrm_rm == 6)
1342                                 modrm_ea += insn_fetch(u16, ctxt);
1343                         break;
1344                 case 1:
1345                         modrm_ea += insn_fetch(s8, ctxt);
1346                         break;
1347                 case 2:
1348                         modrm_ea += insn_fetch(u16, ctxt);
1349                         break;
1350                 }
1351                 switch (ctxt->modrm_rm) {
1352                 case 0:
1353                         modrm_ea += bx + si;
1354                         break;
1355                 case 1:
1356                         modrm_ea += bx + di;
1357                         break;
1358                 case 2:
1359                         modrm_ea += bp + si;
1360                         break;
1361                 case 3:
1362                         modrm_ea += bp + di;
1363                         break;
1364                 case 4:
1365                         modrm_ea += si;
1366                         break;
1367                 case 5:
1368                         modrm_ea += di;
1369                         break;
1370                 case 6:
1371                         if (ctxt->modrm_mod != 0)
1372                                 modrm_ea += bp;
1373                         break;
1374                 case 7:
1375                         modrm_ea += bx;
1376                         break;
1377                 }
1378                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1379                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1380                         ctxt->modrm_seg = VCPU_SREG_SS;
1381                 modrm_ea = (u16)modrm_ea;
1382         } else {
1383                 /* 32/64-bit ModR/M decode. */
1384                 if ((ctxt->modrm_rm & 7) == 4) {
1385                         sib = insn_fetch(u8, ctxt);
1386                         index_reg |= (sib >> 3) & 7;
1387                         base_reg |= sib & 7;
1388                         scale = sib >> 6;
1389
1390                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1391                                 modrm_ea += insn_fetch(s32, ctxt);
1392                         else {
1393                                 modrm_ea += reg_read(ctxt, base_reg);
1394                                 adjust_modrm_seg(ctxt, base_reg);
1395                                 /* Increment ESP on POP [ESP] */
1396                                 if ((ctxt->d & IncSP) &&
1397                                     base_reg == VCPU_REGS_RSP)
1398                                         modrm_ea += ctxt->op_bytes;
1399                         }
1400                         if (index_reg != 4)
1401                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1402                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1403                         modrm_ea += insn_fetch(s32, ctxt);
1404                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1405                                 ctxt->rip_relative = 1;
1406                 } else {
1407                         base_reg = ctxt->modrm_rm;
1408                         modrm_ea += reg_read(ctxt, base_reg);
1409                         adjust_modrm_seg(ctxt, base_reg);
1410                 }
1411                 switch (ctxt->modrm_mod) {
1412                 case 1:
1413                         modrm_ea += insn_fetch(s8, ctxt);
1414                         break;
1415                 case 2:
1416                         modrm_ea += insn_fetch(s32, ctxt);
1417                         break;
1418                 }
1419         }
1420         op->addr.mem.ea = modrm_ea;
1421         if (ctxt->ad_bytes != 8)
1422                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1423
1424 done:
1425         return rc;
1426 }
1427
1428 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1429                       struct operand *op)
1430 {
1431         int rc = X86EMUL_CONTINUE;
1432
1433         op->type = OP_MEM;
1434         switch (ctxt->ad_bytes) {
1435         case 2:
1436                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1437                 break;
1438         case 4:
1439                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1440                 break;
1441         case 8:
1442                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1443                 break;
1444         }
1445 done:
1446         return rc;
1447 }
1448
1449 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1450 {
1451         long sv = 0, mask;
1452
1453         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1454                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1455
1456                 if (ctxt->src.bytes == 2)
1457                         sv = (s16)ctxt->src.val & (s16)mask;
1458                 else if (ctxt->src.bytes == 4)
1459                         sv = (s32)ctxt->src.val & (s32)mask;
1460                 else
1461                         sv = (s64)ctxt->src.val & (s64)mask;
1462
1463                 ctxt->dst.addr.mem.ea = address_mask(ctxt,
1464                                            ctxt->dst.addr.mem.ea + (sv >> 3));
1465         }
1466
1467         /* only subword offset */
1468         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1469 }
1470
1471 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1472                          unsigned long addr, void *dest, unsigned size)
1473 {
1474         int rc;
1475         struct read_cache *mc = &ctxt->mem_read;
1476
1477         if (mc->pos < mc->end)
1478                 goto read_cached;
1479
1480         WARN_ON((mc->end + size) >= sizeof(mc->data));
1481
1482         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1483                                       &ctxt->exception);
1484         if (rc != X86EMUL_CONTINUE)
1485                 return rc;
1486
1487         mc->end += size;
1488
1489 read_cached:
1490         memcpy(dest, mc->data + mc->pos, size);
1491         mc->pos += size;
1492         return X86EMUL_CONTINUE;
1493 }
1494
1495 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1496                           struct segmented_address addr,
1497                           void *data,
1498                           unsigned size)
1499 {
1500         int rc;
1501         ulong linear;
1502
1503         rc = linearize(ctxt, addr, size, false, &linear);
1504         if (rc != X86EMUL_CONTINUE)
1505                 return rc;
1506         return read_emulated(ctxt, linear, data, size);
1507 }
1508
1509 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1510                            struct segmented_address addr,
1511                            const void *data,
1512                            unsigned size)
1513 {
1514         int rc;
1515         ulong linear;
1516
1517         rc = linearize(ctxt, addr, size, true, &linear);
1518         if (rc != X86EMUL_CONTINUE)
1519                 return rc;
1520         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1521                                          &ctxt->exception);
1522 }
1523
1524 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1525                              struct segmented_address addr,
1526                              const void *orig_data, const void *data,
1527                              unsigned size)
1528 {
1529         int rc;
1530         ulong linear;
1531
1532         rc = linearize(ctxt, addr, size, true, &linear);
1533         if (rc != X86EMUL_CONTINUE)
1534                 return rc;
1535         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1536                                            size, &ctxt->exception);
1537 }
1538
1539 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1540                            unsigned int size, unsigned short port,
1541                            void *dest)
1542 {
1543         struct read_cache *rc = &ctxt->io_read;
1544
1545         if (rc->pos == rc->end) { /* refill pio read ahead */
1546                 unsigned int in_page, n;
1547                 unsigned int count = ctxt->rep_prefix ?
1548                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1549                 in_page = (ctxt->eflags & X86_EFLAGS_DF) ?
1550                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1551                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1552                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1553                 if (n == 0)
1554                         n = 1;
1555                 rc->pos = rc->end = 0;
1556                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1557                         return 0;
1558                 rc->end = n * size;
1559         }
1560
1561         if (ctxt->rep_prefix && (ctxt->d & String) &&
1562             !(ctxt->eflags & X86_EFLAGS_DF)) {
1563                 ctxt->dst.data = rc->data + rc->pos;
1564                 ctxt->dst.type = OP_MEM_STR;
1565                 ctxt->dst.count = (rc->end - rc->pos) / size;
1566                 rc->pos = rc->end;
1567         } else {
1568                 memcpy(dest, rc->data + rc->pos, size);
1569                 rc->pos += size;
1570         }
1571         return 1;
1572 }
1573
1574 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1575                                      u16 index, struct desc_struct *desc)
1576 {
1577         struct desc_ptr dt;
1578         ulong addr;
1579
1580         ctxt->ops->get_idt(ctxt, &dt);
1581
1582         if (dt.size < index * 8 + 7)
1583                 return emulate_gp(ctxt, index << 3 | 0x2);
1584
1585         addr = dt.address + index * 8;
1586         return linear_read_system(ctxt, addr, desc, sizeof(*desc));
1587 }
1588
1589 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1590                                      u16 selector, struct desc_ptr *dt)
1591 {
1592         const struct x86_emulate_ops *ops = ctxt->ops;
1593         u32 base3 = 0;
1594
1595         if (selector & 1 << 2) {
1596                 struct desc_struct desc;
1597                 u16 sel;
1598
1599                 memset(dt, 0, sizeof(*dt));
1600                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1601                                       VCPU_SREG_LDTR))
1602                         return;
1603
1604                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1605                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1606         } else
1607                 ops->get_gdt(ctxt, dt);
1608 }
1609
1610 static int get_descriptor_ptr(struct x86_emulate_ctxt *ctxt,
1611                               u16 selector, ulong *desc_addr_p)
1612 {
1613         struct desc_ptr dt;
1614         u16 index = selector >> 3;
1615         ulong addr;
1616
1617         get_descriptor_table_ptr(ctxt, selector, &dt);
1618
1619         if (dt.size < index * 8 + 7)
1620                 return emulate_gp(ctxt, selector & 0xfffc);
1621
1622         addr = dt.address + index * 8;
1623
1624 #ifdef CONFIG_X86_64
1625         if (addr >> 32 != 0) {
1626                 u64 efer = 0;
1627
1628                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1629                 if (!(efer & EFER_LMA))
1630                         addr &= (u32)-1;
1631         }
1632 #endif
1633
1634         *desc_addr_p = addr;
1635         return X86EMUL_CONTINUE;
1636 }
1637
1638 /* allowed just for 8 bytes segments */
1639 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1640                                    u16 selector, struct desc_struct *desc,
1641                                    ulong *desc_addr_p)
1642 {
1643         int rc;
1644
1645         rc = get_descriptor_ptr(ctxt, selector, desc_addr_p);
1646         if (rc != X86EMUL_CONTINUE)
1647                 return rc;
1648
1649         return linear_read_system(ctxt, *desc_addr_p, desc, sizeof(*desc));
1650 }
1651
1652 /* allowed just for 8 bytes segments */
1653 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1654                                     u16 selector, struct desc_struct *desc)
1655 {
1656         int rc;
1657         ulong addr;
1658
1659         rc = get_descriptor_ptr(ctxt, selector, &addr);
1660         if (rc != X86EMUL_CONTINUE)
1661                 return rc;
1662
1663         return linear_write_system(ctxt, addr, desc, sizeof(*desc));
1664 }
1665
1666 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1667                                      u16 selector, int seg, u8 cpl,
1668                                      enum x86_transfer_type transfer,
1669                                      struct desc_struct *desc)
1670 {
1671         struct desc_struct seg_desc, old_desc;
1672         u8 dpl, rpl;
1673         unsigned err_vec = GP_VECTOR;
1674         u32 err_code = 0;
1675         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1676         ulong desc_addr;
1677         int ret;
1678         u16 dummy;
1679         u32 base3 = 0;
1680
1681         memset(&seg_desc, 0, sizeof(seg_desc));
1682
1683         if (ctxt->mode == X86EMUL_MODE_REAL) {
1684                 /* set real mode segment descriptor (keep limit etc. for
1685                  * unreal mode) */
1686                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1687                 set_desc_base(&seg_desc, selector << 4);
1688                 goto load;
1689         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1690                 /* VM86 needs a clean new segment descriptor */
1691                 set_desc_base(&seg_desc, selector << 4);
1692                 set_desc_limit(&seg_desc, 0xffff);
1693                 seg_desc.type = 3;
1694                 seg_desc.p = 1;
1695                 seg_desc.s = 1;
1696                 seg_desc.dpl = 3;
1697                 goto load;
1698         }
1699
1700         rpl = selector & 3;
1701
1702         /* TR should be in GDT only */
1703         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1704                 goto exception;
1705
1706         /* NULL selector is not valid for TR, CS and (except for long mode) SS */
1707         if (null_selector) {
1708                 if (seg == VCPU_SREG_CS || seg == VCPU_SREG_TR)
1709                         goto exception;
1710
1711                 if (seg == VCPU_SREG_SS) {
1712                         if (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl)
1713                                 goto exception;
1714
1715                         /*
1716                          * ctxt->ops->set_segment expects the CPL to be in
1717                          * SS.DPL, so fake an expand-up 32-bit data segment.
1718                          */
1719                         seg_desc.type = 3;
1720                         seg_desc.p = 1;
1721                         seg_desc.s = 1;
1722                         seg_desc.dpl = cpl;
1723                         seg_desc.d = 1;
1724                         seg_desc.g = 1;
1725                 }
1726
1727                 /* Skip all following checks */
1728                 goto load;
1729         }
1730
1731         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1732         if (ret != X86EMUL_CONTINUE)
1733                 return ret;
1734
1735         err_code = selector & 0xfffc;
1736         err_vec = (transfer == X86_TRANSFER_TASK_SWITCH) ? TS_VECTOR :
1737                                                            GP_VECTOR;
1738
1739         /* can't load system descriptor into segment selector */
1740         if (seg <= VCPU_SREG_GS && !seg_desc.s) {
1741                 if (transfer == X86_TRANSFER_CALL_JMP)
1742                         return X86EMUL_UNHANDLEABLE;
1743                 goto exception;
1744         }
1745
1746         dpl = seg_desc.dpl;
1747
1748         switch (seg) {
1749         case VCPU_SREG_SS:
1750                 /*
1751                  * segment is not a writable data segment or segment
1752                  * selector's RPL != CPL or segment selector's RPL != CPL
1753                  */
1754                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1755                         goto exception;
1756                 break;
1757         case VCPU_SREG_CS:
1758                 if (!(seg_desc.type & 8))
1759                         goto exception;
1760
1761                 if (seg_desc.type & 4) {
1762                         /* conforming */
1763                         if (dpl > cpl)
1764                                 goto exception;
1765                 } else {
1766                         /* nonconforming */
1767                         if (rpl > cpl || dpl != cpl)
1768                                 goto exception;
1769                 }
1770                 /* in long-mode d/b must be clear if l is set */
1771                 if (seg_desc.d && seg_desc.l) {
1772                         u64 efer = 0;
1773
1774                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1775                         if (efer & EFER_LMA)
1776                                 goto exception;
1777                 }
1778
1779                 /* CS(RPL) <- CPL */
1780                 selector = (selector & 0xfffc) | cpl;
1781                 break;
1782         case VCPU_SREG_TR:
1783                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1784                         goto exception;
1785                 break;
1786         case VCPU_SREG_LDTR:
1787                 if (seg_desc.s || seg_desc.type != 2)
1788                         goto exception;
1789                 break;
1790         default: /*  DS, ES, FS, or GS */
1791                 /*
1792                  * segment is not a data or readable code segment or
1793                  * ((segment is a data or nonconforming code segment)
1794                  * and (both RPL and CPL > DPL))
1795                  */
1796                 if ((seg_desc.type & 0xa) == 0x8 ||
1797                     (((seg_desc.type & 0xc) != 0xc) &&
1798                      (rpl > dpl && cpl > dpl)))
1799                         goto exception;
1800                 break;
1801         }
1802
1803         if (!seg_desc.p) {
1804                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1805                 goto exception;
1806         }
1807
1808         if (seg_desc.s) {
1809                 /* mark segment as accessed */
1810                 if (!(seg_desc.type & 1)) {
1811                         seg_desc.type |= 1;
1812                         ret = write_segment_descriptor(ctxt, selector,
1813                                                        &seg_desc);
1814                         if (ret != X86EMUL_CONTINUE)
1815                                 return ret;
1816                 }
1817         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1818                 ret = linear_read_system(ctxt, desc_addr+8, &base3, sizeof(base3));
1819                 if (ret != X86EMUL_CONTINUE)
1820                         return ret;
1821                 if (emul_is_noncanonical_address(get_desc_base(&seg_desc) |
1822                                                  ((u64)base3 << 32), ctxt))
1823                         return emulate_gp(ctxt, err_code);
1824         }
1825
1826         if (seg == VCPU_SREG_TR) {
1827                 old_desc = seg_desc;
1828                 seg_desc.type |= 2; /* busy */
1829                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1830                                                   sizeof(seg_desc), &ctxt->exception);
1831                 if (ret != X86EMUL_CONTINUE)
1832                         return ret;
1833         }
1834 load:
1835         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1836         if (desc)
1837                 *desc = seg_desc;
1838         return X86EMUL_CONTINUE;
1839 exception:
1840         return emulate_exception(ctxt, err_vec, err_code, true);
1841 }
1842
1843 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1844                                    u16 selector, int seg)
1845 {
1846         u8 cpl = ctxt->ops->cpl(ctxt);
1847
1848         /*
1849          * None of MOV, POP and LSS can load a NULL selector in CPL=3, but
1850          * they can load it at CPL<3 (Intel's manual says only LSS can,
1851          * but it's wrong).
1852          *
1853          * However, the Intel manual says that putting IST=1/DPL=3 in
1854          * an interrupt gate will result in SS=3 (the AMD manual instead
1855          * says it doesn't), so allow SS=3 in __load_segment_descriptor
1856          * and only forbid it here.
1857          */
1858         if (seg == VCPU_SREG_SS && selector == 3 &&
1859             ctxt->mode == X86EMUL_MODE_PROT64)
1860                 return emulate_exception(ctxt, GP_VECTOR, 0, true);
1861
1862         return __load_segment_descriptor(ctxt, selector, seg, cpl,
1863                                          X86_TRANSFER_NONE, NULL);
1864 }
1865
1866 static void write_register_operand(struct operand *op)
1867 {
1868         return assign_register(op->addr.reg, op->val, op->bytes);
1869 }
1870
1871 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1872 {
1873         switch (op->type) {
1874         case OP_REG:
1875                 write_register_operand(op);
1876                 break;
1877         case OP_MEM:
1878                 if (ctxt->lock_prefix)
1879                         return segmented_cmpxchg(ctxt,
1880                                                  op->addr.mem,
1881                                                  &op->orig_val,
1882                                                  &op->val,
1883                                                  op->bytes);
1884                 else
1885                         return segmented_write(ctxt,
1886                                                op->addr.mem,
1887                                                &op->val,
1888                                                op->bytes);
1889                 break;
1890         case OP_MEM_STR:
1891                 return segmented_write(ctxt,
1892                                        op->addr.mem,
1893                                        op->data,
1894                                        op->bytes * op->count);
1895                 break;
1896         case OP_XMM:
1897                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1898                 break;
1899         case OP_MM:
1900                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1901                 break;
1902         case OP_NONE:
1903                 /* no writeback */
1904                 break;
1905         default:
1906                 break;
1907         }
1908         return X86EMUL_CONTINUE;
1909 }
1910
1911 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1912 {
1913         struct segmented_address addr;
1914
1915         rsp_increment(ctxt, -bytes);
1916         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1917         addr.seg = VCPU_SREG_SS;
1918
1919         return segmented_write(ctxt, addr, data, bytes);
1920 }
1921
1922 static int em_push(struct x86_emulate_ctxt *ctxt)
1923 {
1924         /* Disable writeback. */
1925         ctxt->dst.type = OP_NONE;
1926         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1927 }
1928
1929 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1930                        void *dest, int len)
1931 {
1932         int rc;
1933         struct segmented_address addr;
1934
1935         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1936         addr.seg = VCPU_SREG_SS;
1937         rc = segmented_read(ctxt, addr, dest, len);
1938         if (rc != X86EMUL_CONTINUE)
1939                 return rc;
1940
1941         rsp_increment(ctxt, len);
1942         return rc;
1943 }
1944
1945 static int em_pop(struct x86_emulate_ctxt *ctxt)
1946 {
1947         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1948 }
1949
1950 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1951                         void *dest, int len)
1952 {
1953         int rc;
1954         unsigned long val, change_mask;
1955         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
1956         int cpl = ctxt->ops->cpl(ctxt);
1957
1958         rc = emulate_pop(ctxt, &val, len);
1959         if (rc != X86EMUL_CONTINUE)
1960                 return rc;
1961
1962         change_mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
1963                       X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_OF |
1964                       X86_EFLAGS_TF | X86_EFLAGS_DF | X86_EFLAGS_NT |
1965                       X86_EFLAGS_AC | X86_EFLAGS_ID;
1966
1967         switch(ctxt->mode) {
1968         case X86EMUL_MODE_PROT64:
1969         case X86EMUL_MODE_PROT32:
1970         case X86EMUL_MODE_PROT16:
1971                 if (cpl == 0)
1972                         change_mask |= X86_EFLAGS_IOPL;
1973                 if (cpl <= iopl)
1974                         change_mask |= X86_EFLAGS_IF;
1975                 break;
1976         case X86EMUL_MODE_VM86:
1977                 if (iopl < 3)
1978                         return emulate_gp(ctxt, 0);
1979                 change_mask |= X86_EFLAGS_IF;
1980                 break;
1981         default: /* real mode */
1982                 change_mask |= (X86_EFLAGS_IOPL | X86_EFLAGS_IF);
1983                 break;
1984         }
1985
1986         *(unsigned long *)dest =
1987                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1988
1989         return rc;
1990 }
1991
1992 static int em_popf(struct x86_emulate_ctxt *ctxt)
1993 {
1994         ctxt->dst.type = OP_REG;
1995         ctxt->dst.addr.reg = &ctxt->eflags;
1996         ctxt->dst.bytes = ctxt->op_bytes;
1997         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1998 }
1999
2000 static int em_enter(struct x86_emulate_ctxt *ctxt)
2001 {
2002         int rc;
2003         unsigned frame_size = ctxt->src.val;
2004         unsigned nesting_level = ctxt->src2.val & 31;
2005         ulong rbp;
2006
2007         if (nesting_level)
2008                 return X86EMUL_UNHANDLEABLE;
2009
2010         rbp = reg_read(ctxt, VCPU_REGS_RBP);
2011         rc = push(ctxt, &rbp, stack_size(ctxt));
2012         if (rc != X86EMUL_CONTINUE)
2013                 return rc;
2014         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
2015                       stack_mask(ctxt));
2016         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
2017                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
2018                       stack_mask(ctxt));
2019         return X86EMUL_CONTINUE;
2020 }
2021
2022 static int em_leave(struct x86_emulate_ctxt *ctxt)
2023 {
2024         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
2025                       stack_mask(ctxt));
2026         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
2027 }
2028
2029 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
2030 {
2031         int seg = ctxt->src2.val;
2032
2033         ctxt->src.val = get_segment_selector(ctxt, seg);
2034         if (ctxt->op_bytes == 4) {
2035                 rsp_increment(ctxt, -2);
2036                 ctxt->op_bytes = 2;
2037         }
2038
2039         return em_push(ctxt);
2040 }
2041
2042 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
2043 {
2044         int seg = ctxt->src2.val;
2045         unsigned long selector;
2046         int rc;
2047
2048         rc = emulate_pop(ctxt, &selector, 2);
2049         if (rc != X86EMUL_CONTINUE)
2050                 return rc;
2051
2052         if (seg == VCPU_SREG_SS)
2053                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
2054         if (ctxt->op_bytes > 2)
2055                 rsp_increment(ctxt, ctxt->op_bytes - 2);
2056
2057         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
2058         return rc;
2059 }
2060
2061 static int em_pusha(struct x86_emulate_ctxt *ctxt)
2062 {
2063         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
2064         int rc = X86EMUL_CONTINUE;
2065         int reg = VCPU_REGS_RAX;
2066
2067         while (reg <= VCPU_REGS_RDI) {
2068                 (reg == VCPU_REGS_RSP) ?
2069                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
2070
2071                 rc = em_push(ctxt);
2072                 if (rc != X86EMUL_CONTINUE)
2073                         return rc;
2074
2075                 ++reg;
2076         }
2077
2078         return rc;
2079 }
2080
2081 static int em_pushf(struct x86_emulate_ctxt *ctxt)
2082 {
2083         ctxt->src.val = (unsigned long)ctxt->eflags & ~X86_EFLAGS_VM;
2084         return em_push(ctxt);
2085 }
2086
2087 static int em_popa(struct x86_emulate_ctxt *ctxt)
2088 {
2089         int rc = X86EMUL_CONTINUE;
2090         int reg = VCPU_REGS_RDI;
2091         u32 val;
2092
2093         while (reg >= VCPU_REGS_RAX) {
2094                 if (reg == VCPU_REGS_RSP) {
2095                         rsp_increment(ctxt, ctxt->op_bytes);
2096                         --reg;
2097                 }
2098
2099                 rc = emulate_pop(ctxt, &val, ctxt->op_bytes);
2100                 if (rc != X86EMUL_CONTINUE)
2101                         break;
2102                 assign_register(reg_rmw(ctxt, reg), val, ctxt->op_bytes);
2103                 --reg;
2104         }
2105         return rc;
2106 }
2107
2108 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2109 {
2110         const struct x86_emulate_ops *ops = ctxt->ops;
2111         int rc;
2112         struct desc_ptr dt;
2113         gva_t cs_addr;
2114         gva_t eip_addr;
2115         u16 cs, eip;
2116
2117         /* TODO: Add limit checks */
2118         ctxt->src.val = ctxt->eflags;
2119         rc = em_push(ctxt);
2120         if (rc != X86EMUL_CONTINUE)
2121                 return rc;
2122
2123         ctxt->eflags &= ~(X86_EFLAGS_IF | X86_EFLAGS_TF | X86_EFLAGS_AC);
2124
2125         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
2126         rc = em_push(ctxt);
2127         if (rc != X86EMUL_CONTINUE)
2128                 return rc;
2129
2130         ctxt->src.val = ctxt->_eip;
2131         rc = em_push(ctxt);
2132         if (rc != X86EMUL_CONTINUE)
2133                 return rc;
2134
2135         ops->get_idt(ctxt, &dt);
2136
2137         eip_addr = dt.address + (irq << 2);
2138         cs_addr = dt.address + (irq << 2) + 2;
2139
2140         rc = linear_read_system(ctxt, cs_addr, &cs, 2);
2141         if (rc != X86EMUL_CONTINUE)
2142                 return rc;
2143
2144         rc = linear_read_system(ctxt, eip_addr, &eip, 2);
2145         if (rc != X86EMUL_CONTINUE)
2146                 return rc;
2147
2148         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
2149         if (rc != X86EMUL_CONTINUE)
2150                 return rc;
2151
2152         ctxt->_eip = eip;
2153
2154         return rc;
2155 }
2156
2157 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2158 {
2159         int rc;
2160
2161         invalidate_registers(ctxt);
2162         rc = __emulate_int_real(ctxt, irq);
2163         if (rc == X86EMUL_CONTINUE)
2164                 writeback_registers(ctxt);
2165         return rc;
2166 }
2167
2168 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
2169 {
2170         switch(ctxt->mode) {
2171         case X86EMUL_MODE_REAL:
2172                 return __emulate_int_real(ctxt, irq);
2173         case X86EMUL_MODE_VM86:
2174         case X86EMUL_MODE_PROT16:
2175         case X86EMUL_MODE_PROT32:
2176         case X86EMUL_MODE_PROT64:
2177         default:
2178                 /* Protected mode interrupts unimplemented yet */
2179                 return X86EMUL_UNHANDLEABLE;
2180         }
2181 }
2182
2183 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
2184 {
2185         int rc = X86EMUL_CONTINUE;
2186         unsigned long temp_eip = 0;
2187         unsigned long temp_eflags = 0;
2188         unsigned long cs = 0;
2189         unsigned long mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
2190                              X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_TF |
2191                              X86_EFLAGS_IF | X86_EFLAGS_DF | X86_EFLAGS_OF |
2192                              X86_EFLAGS_IOPL | X86_EFLAGS_NT | X86_EFLAGS_RF |
2193                              X86_EFLAGS_AC | X86_EFLAGS_ID |
2194                              X86_EFLAGS_FIXED;
2195         unsigned long vm86_mask = X86_EFLAGS_VM | X86_EFLAGS_VIF |
2196                                   X86_EFLAGS_VIP;
2197
2198         /* TODO: Add stack limit check */
2199
2200         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
2201
2202         if (rc != X86EMUL_CONTINUE)
2203                 return rc;
2204
2205         if (temp_eip & ~0xffff)
2206                 return emulate_gp(ctxt, 0);
2207
2208         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2209
2210         if (rc != X86EMUL_CONTINUE)
2211                 return rc;
2212
2213         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
2214
2215         if (rc != X86EMUL_CONTINUE)
2216                 return rc;
2217
2218         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2219
2220         if (rc != X86EMUL_CONTINUE)
2221                 return rc;
2222
2223         ctxt->_eip = temp_eip;
2224
2225         if (ctxt->op_bytes == 4)
2226                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2227         else if (ctxt->op_bytes == 2) {
2228                 ctxt->eflags &= ~0xffff;
2229                 ctxt->eflags |= temp_eflags;
2230         }
2231
2232         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2233         ctxt->eflags |= X86_EFLAGS_FIXED;
2234         ctxt->ops->set_nmi_mask(ctxt, false);
2235
2236         return rc;
2237 }
2238
2239 static int em_iret(struct x86_emulate_ctxt *ctxt)
2240 {
2241         switch(ctxt->mode) {
2242         case X86EMUL_MODE_REAL:
2243                 return emulate_iret_real(ctxt);
2244         case X86EMUL_MODE_VM86:
2245         case X86EMUL_MODE_PROT16:
2246         case X86EMUL_MODE_PROT32:
2247         case X86EMUL_MODE_PROT64:
2248         default:
2249                 /* iret from protected mode unimplemented yet */
2250                 return X86EMUL_UNHANDLEABLE;
2251         }
2252 }
2253
2254 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2255 {
2256         int rc;
2257         unsigned short sel;
2258         struct desc_struct new_desc;
2259         u8 cpl = ctxt->ops->cpl(ctxt);
2260
2261         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2262
2263         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
2264                                        X86_TRANSFER_CALL_JMP,
2265                                        &new_desc);
2266         if (rc != X86EMUL_CONTINUE)
2267                 return rc;
2268
2269         rc = assign_eip_far(ctxt, ctxt->src.val);
2270         /* Error handling is not implemented. */
2271         if (rc != X86EMUL_CONTINUE)
2272                 return X86EMUL_UNHANDLEABLE;
2273
2274         return rc;
2275 }
2276
2277 static int em_jmp_abs(struct x86_emulate_ctxt *ctxt)
2278 {
2279         return assign_eip_near(ctxt, ctxt->src.val);
2280 }
2281
2282 static int em_call_near_abs(struct x86_emulate_ctxt *ctxt)
2283 {
2284         int rc;
2285         long int old_eip;
2286
2287         old_eip = ctxt->_eip;
2288         rc = assign_eip_near(ctxt, ctxt->src.val);
2289         if (rc != X86EMUL_CONTINUE)
2290                 return rc;
2291         ctxt->src.val = old_eip;
2292         rc = em_push(ctxt);
2293         return rc;
2294 }
2295
2296 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2297 {
2298         u64 old = ctxt->dst.orig_val64;
2299
2300         if (ctxt->dst.bytes == 16)
2301                 return X86EMUL_UNHANDLEABLE;
2302
2303         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2304             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2305                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2306                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2307                 ctxt->eflags &= ~X86_EFLAGS_ZF;
2308         } else {
2309                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2310                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2311
2312                 ctxt->eflags |= X86_EFLAGS_ZF;
2313         }
2314         return X86EMUL_CONTINUE;
2315 }
2316
2317 static int em_ret(struct x86_emulate_ctxt *ctxt)
2318 {
2319         int rc;
2320         unsigned long eip;
2321
2322         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2323         if (rc != X86EMUL_CONTINUE)
2324                 return rc;
2325
2326         return assign_eip_near(ctxt, eip);
2327 }
2328
2329 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2330 {
2331         int rc;
2332         unsigned long eip, cs;
2333         int cpl = ctxt->ops->cpl(ctxt);
2334         struct desc_struct new_desc;
2335
2336         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2337         if (rc != X86EMUL_CONTINUE)
2338                 return rc;
2339         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2340         if (rc != X86EMUL_CONTINUE)
2341                 return rc;
2342         /* Outer-privilege level return is not implemented */
2343         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2344                 return X86EMUL_UNHANDLEABLE;
2345         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, cpl,
2346                                        X86_TRANSFER_RET,
2347                                        &new_desc);
2348         if (rc != X86EMUL_CONTINUE)
2349                 return rc;
2350         rc = assign_eip_far(ctxt, eip);
2351         /* Error handling is not implemented. */
2352         if (rc != X86EMUL_CONTINUE)
2353                 return X86EMUL_UNHANDLEABLE;
2354
2355         return rc;
2356 }
2357
2358 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2359 {
2360         int rc;
2361
2362         rc = em_ret_far(ctxt);
2363         if (rc != X86EMUL_CONTINUE)
2364                 return rc;
2365         rsp_increment(ctxt, ctxt->src.val);
2366         return X86EMUL_CONTINUE;
2367 }
2368
2369 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2370 {
2371         /* Save real source value, then compare EAX against destination. */
2372         ctxt->dst.orig_val = ctxt->dst.val;
2373         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2374         ctxt->src.orig_val = ctxt->src.val;
2375         ctxt->src.val = ctxt->dst.orig_val;
2376         fastop(ctxt, em_cmp);
2377
2378         if (ctxt->eflags & X86_EFLAGS_ZF) {
2379                 /* Success: write back to memory; no update of EAX */
2380                 ctxt->src.type = OP_NONE;
2381                 ctxt->dst.val = ctxt->src.orig_val;
2382         } else {
2383                 /* Failure: write the value we saw to EAX. */
2384                 ctxt->src.type = OP_REG;
2385                 ctxt->src.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2386                 ctxt->src.val = ctxt->dst.orig_val;
2387                 /* Create write-cycle to dest by writing the same value */
2388                 ctxt->dst.val = ctxt->dst.orig_val;
2389         }
2390         return X86EMUL_CONTINUE;
2391 }
2392
2393 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2394 {
2395         int seg = ctxt->src2.val;
2396         unsigned short sel;
2397         int rc;
2398
2399         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2400
2401         rc = load_segment_descriptor(ctxt, sel, seg);
2402         if (rc != X86EMUL_CONTINUE)
2403                 return rc;
2404
2405         ctxt->dst.val = ctxt->src.val;
2406         return rc;
2407 }
2408
2409 static int emulator_has_longmode(struct x86_emulate_ctxt *ctxt)
2410 {
2411 #ifdef CONFIG_X86_64
2412         u32 eax, ebx, ecx, edx;
2413
2414         eax = 0x80000001;
2415         ecx = 0;
2416         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
2417         return edx & bit(X86_FEATURE_LM);
2418 #else
2419         return false;
2420 #endif
2421 }
2422
2423 static void rsm_set_desc_flags(struct desc_struct *desc, u32 flags)
2424 {
2425         desc->g    = (flags >> 23) & 1;
2426         desc->d    = (flags >> 22) & 1;
2427         desc->l    = (flags >> 21) & 1;
2428         desc->avl  = (flags >> 20) & 1;
2429         desc->p    = (flags >> 15) & 1;
2430         desc->dpl  = (flags >> 13) & 3;
2431         desc->s    = (flags >> 12) & 1;
2432         desc->type = (flags >>  8) & 15;
2433 }
2434
2435 static int rsm_load_seg_32(struct x86_emulate_ctxt *ctxt, const char *smstate,
2436                            int n)
2437 {
2438         struct desc_struct desc;
2439         int offset;
2440         u16 selector;
2441
2442         selector = GET_SMSTATE(u32, smstate, 0x7fa8 + n * 4);
2443
2444         if (n < 3)
2445                 offset = 0x7f84 + n * 12;
2446         else
2447                 offset = 0x7f2c + (n - 3) * 12;
2448
2449         set_desc_base(&desc,      GET_SMSTATE(u32, smstate, offset + 8));
2450         set_desc_limit(&desc,     GET_SMSTATE(u32, smstate, offset + 4));
2451         rsm_set_desc_flags(&desc, GET_SMSTATE(u32, smstate, offset));
2452         ctxt->ops->set_segment(ctxt, selector, &desc, 0, n);
2453         return X86EMUL_CONTINUE;
2454 }
2455
2456 #ifdef CONFIG_X86_64
2457 static int rsm_load_seg_64(struct x86_emulate_ctxt *ctxt, const char *smstate,
2458                            int n)
2459 {
2460         struct desc_struct desc;
2461         int offset;
2462         u16 selector;
2463         u32 base3;
2464
2465         offset = 0x7e00 + n * 16;
2466
2467         selector =                GET_SMSTATE(u16, smstate, offset);
2468         rsm_set_desc_flags(&desc, GET_SMSTATE(u16, smstate, offset + 2) << 8);
2469         set_desc_limit(&desc,     GET_SMSTATE(u32, smstate, offset + 4));
2470         set_desc_base(&desc,      GET_SMSTATE(u32, smstate, offset + 8));
2471         base3 =                   GET_SMSTATE(u32, smstate, offset + 12);
2472
2473         ctxt->ops->set_segment(ctxt, selector, &desc, base3, n);
2474         return X86EMUL_CONTINUE;
2475 }
2476 #endif
2477
2478 static int rsm_enter_protected_mode(struct x86_emulate_ctxt *ctxt,
2479                                     u64 cr0, u64 cr3, u64 cr4)
2480 {
2481         int bad;
2482         u64 pcid;
2483
2484         /* In order to later set CR4.PCIDE, CR3[11:0] must be zero.  */
2485         pcid = 0;
2486         if (cr4 & X86_CR4_PCIDE) {
2487                 pcid = cr3 & 0xfff;
2488                 cr3 &= ~0xfff;
2489         }
2490
2491         bad = ctxt->ops->set_cr(ctxt, 3, cr3);
2492         if (bad)
2493                 return X86EMUL_UNHANDLEABLE;
2494
2495         /*
2496          * First enable PAE, long mode needs it before CR0.PG = 1 is set.
2497          * Then enable protected mode.  However, PCID cannot be enabled
2498          * if EFER.LMA=0, so set it separately.
2499          */
2500         bad = ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2501         if (bad)
2502                 return X86EMUL_UNHANDLEABLE;
2503
2504         bad = ctxt->ops->set_cr(ctxt, 0, cr0);
2505         if (bad)
2506                 return X86EMUL_UNHANDLEABLE;
2507
2508         if (cr4 & X86_CR4_PCIDE) {
2509                 bad = ctxt->ops->set_cr(ctxt, 4, cr4);
2510                 if (bad)
2511                         return X86EMUL_UNHANDLEABLE;
2512                 if (pcid) {
2513                         bad = ctxt->ops->set_cr(ctxt, 3, cr3 | pcid);
2514                         if (bad)
2515                                 return X86EMUL_UNHANDLEABLE;
2516                 }
2517
2518         }
2519
2520         return X86EMUL_CONTINUE;
2521 }
2522
2523 static int rsm_load_state_32(struct x86_emulate_ctxt *ctxt,
2524                              const char *smstate)
2525 {
2526         struct desc_struct desc;
2527         struct desc_ptr dt;
2528         u16 selector;
2529         u32 val, cr0, cr3, cr4;
2530         int i;
2531
2532         cr0 =                      GET_SMSTATE(u32, smstate, 0x7ffc);
2533         cr3 =                      GET_SMSTATE(u32, smstate, 0x7ff8);
2534         ctxt->eflags =             GET_SMSTATE(u32, smstate, 0x7ff4) | X86_EFLAGS_FIXED;
2535         ctxt->_eip =               GET_SMSTATE(u32, smstate, 0x7ff0);
2536
2537         for (i = 0; i < 8; i++)
2538                 *reg_write(ctxt, i) = GET_SMSTATE(u32, smstate, 0x7fd0 + i * 4);
2539
2540         val = GET_SMSTATE(u32, smstate, 0x7fcc);
2541         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2542         val = GET_SMSTATE(u32, smstate, 0x7fc8);
2543         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2544
2545         selector =                 GET_SMSTATE(u32, smstate, 0x7fc4);
2546         set_desc_base(&desc,       GET_SMSTATE(u32, smstate, 0x7f64));
2547         set_desc_limit(&desc,      GET_SMSTATE(u32, smstate, 0x7f60));
2548         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smstate, 0x7f5c));
2549         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_TR);
2550
2551         selector =                 GET_SMSTATE(u32, smstate, 0x7fc0);
2552         set_desc_base(&desc,       GET_SMSTATE(u32, smstate, 0x7f80));
2553         set_desc_limit(&desc,      GET_SMSTATE(u32, smstate, 0x7f7c));
2554         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smstate, 0x7f78));
2555         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_LDTR);
2556
2557         dt.address =               GET_SMSTATE(u32, smstate, 0x7f74);
2558         dt.size =                  GET_SMSTATE(u32, smstate, 0x7f70);
2559         ctxt->ops->set_gdt(ctxt, &dt);
2560
2561         dt.address =               GET_SMSTATE(u32, smstate, 0x7f58);
2562         dt.size =                  GET_SMSTATE(u32, smstate, 0x7f54);
2563         ctxt->ops->set_idt(ctxt, &dt);
2564
2565         for (i = 0; i < 6; i++) {
2566                 int r = rsm_load_seg_32(ctxt, smstate, i);
2567                 if (r != X86EMUL_CONTINUE)
2568                         return r;
2569         }
2570
2571         cr4 = GET_SMSTATE(u32, smstate, 0x7f14);
2572
2573         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smstate, 0x7ef8));
2574
2575         return rsm_enter_protected_mode(ctxt, cr0, cr3, cr4);
2576 }
2577
2578 #ifdef CONFIG_X86_64
2579 static int rsm_load_state_64(struct x86_emulate_ctxt *ctxt,
2580                              const char *smstate)
2581 {
2582         struct desc_struct desc;
2583         struct desc_ptr dt;
2584         u64 val, cr0, cr3, cr4;
2585         u32 base3;
2586         u16 selector;
2587         int i, r;
2588
2589         for (i = 0; i < 16; i++)
2590                 *reg_write(ctxt, i) = GET_SMSTATE(u64, smstate, 0x7ff8 - i * 8);
2591
2592         ctxt->_eip   = GET_SMSTATE(u64, smstate, 0x7f78);
2593         ctxt->eflags = GET_SMSTATE(u32, smstate, 0x7f70) | X86_EFLAGS_FIXED;
2594
2595         val = GET_SMSTATE(u32, smstate, 0x7f68);
2596         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2597         val = GET_SMSTATE(u32, smstate, 0x7f60);
2598         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2599
2600         cr0 =                       GET_SMSTATE(u64, smstate, 0x7f58);
2601         cr3 =                       GET_SMSTATE(u64, smstate, 0x7f50);
2602         cr4 =                       GET_SMSTATE(u64, smstate, 0x7f48);
2603         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smstate, 0x7f00));
2604         val =                       GET_SMSTATE(u64, smstate, 0x7ed0);
2605         ctxt->ops->set_msr(ctxt, MSR_EFER, val & ~EFER_LMA);
2606
2607         selector =                  GET_SMSTATE(u32, smstate, 0x7e90);
2608         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smstate, 0x7e92) << 8);
2609         set_desc_limit(&desc,       GET_SMSTATE(u32, smstate, 0x7e94));
2610         set_desc_base(&desc,        GET_SMSTATE(u32, smstate, 0x7e98));
2611         base3 =                     GET_SMSTATE(u32, smstate, 0x7e9c);
2612         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_TR);
2613
2614         dt.size =                   GET_SMSTATE(u32, smstate, 0x7e84);
2615         dt.address =                GET_SMSTATE(u64, smstate, 0x7e88);
2616         ctxt->ops->set_idt(ctxt, &dt);
2617
2618         selector =                  GET_SMSTATE(u32, smstate, 0x7e70);
2619         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smstate, 0x7e72) << 8);
2620         set_desc_limit(&desc,       GET_SMSTATE(u32, smstate, 0x7e74));
2621         set_desc_base(&desc,        GET_SMSTATE(u32, smstate, 0x7e78));
2622         base3 =                     GET_SMSTATE(u32, smstate, 0x7e7c);
2623         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_LDTR);
2624
2625         dt.size =                   GET_SMSTATE(u32, smstate, 0x7e64);
2626         dt.address =                GET_SMSTATE(u64, smstate, 0x7e68);
2627         ctxt->ops->set_gdt(ctxt, &dt);
2628
2629         r = rsm_enter_protected_mode(ctxt, cr0, cr3, cr4);
2630         if (r != X86EMUL_CONTINUE)
2631                 return r;
2632
2633         for (i = 0; i < 6; i++) {
2634                 r = rsm_load_seg_64(ctxt, smstate, i);
2635                 if (r != X86EMUL_CONTINUE)
2636                         return r;
2637         }
2638
2639         return X86EMUL_CONTINUE;
2640 }
2641 #endif
2642
2643 static int em_rsm(struct x86_emulate_ctxt *ctxt)
2644 {
2645         unsigned long cr0, cr4, efer;
2646         char buf[512];
2647         u64 smbase;
2648         int ret;
2649
2650         if ((ctxt->ops->get_hflags(ctxt) & X86EMUL_SMM_MASK) == 0)
2651                 return emulate_ud(ctxt);
2652
2653         smbase = ctxt->ops->get_smbase(ctxt);
2654
2655         ret = ctxt->ops->read_phys(ctxt, smbase + 0xfe00, buf, sizeof(buf));
2656         if (ret != X86EMUL_CONTINUE)
2657                 return X86EMUL_UNHANDLEABLE;
2658
2659         if ((ctxt->ops->get_hflags(ctxt) & X86EMUL_SMM_INSIDE_NMI_MASK) == 0)
2660                 ctxt->ops->set_nmi_mask(ctxt, false);
2661
2662         ctxt->ops->set_hflags(ctxt, ctxt->ops->get_hflags(ctxt) &
2663                 ~(X86EMUL_SMM_INSIDE_NMI_MASK | X86EMUL_SMM_MASK));
2664
2665         /*
2666          * Get back to real mode, to prepare a safe state in which to load
2667          * CR0/CR3/CR4/EFER.  It's all a bit more complicated if the vCPU
2668          * supports long mode.
2669          */
2670         if (emulator_has_longmode(ctxt)) {
2671                 struct desc_struct cs_desc;
2672
2673                 /* Zero CR4.PCIDE before CR0.PG.  */
2674                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2675                 if (cr4 & X86_CR4_PCIDE)
2676                         ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2677
2678                 /* A 32-bit code segment is required to clear EFER.LMA.  */
2679                 memset(&cs_desc, 0, sizeof(cs_desc));
2680                 cs_desc.type = 0xb;
2681                 cs_desc.s = cs_desc.g = cs_desc.p = 1;
2682                 ctxt->ops->set_segment(ctxt, 0, &cs_desc, 0, VCPU_SREG_CS);
2683         }
2684
2685         /* For the 64-bit case, this will clear EFER.LMA.  */
2686         cr0 = ctxt->ops->get_cr(ctxt, 0);
2687         if (cr0 & X86_CR0_PE)
2688                 ctxt->ops->set_cr(ctxt, 0, cr0 & ~(X86_CR0_PG | X86_CR0_PE));
2689
2690         if (emulator_has_longmode(ctxt)) {
2691                 /* Clear CR4.PAE before clearing EFER.LME. */
2692                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2693                 if (cr4 & X86_CR4_PAE)
2694                         ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PAE);
2695
2696                 /* And finally go back to 32-bit mode.  */
2697                 efer = 0;
2698                 ctxt->ops->set_msr(ctxt, MSR_EFER, efer);
2699         }
2700
2701         /*
2702          * Give pre_leave_smm() a chance to make ISA-specific changes to the
2703          * vCPU state (e.g. enter guest mode) before loading state from the SMM
2704          * state-save area.
2705          */
2706         if (ctxt->ops->pre_leave_smm(ctxt, buf))
2707                 return X86EMUL_UNHANDLEABLE;
2708
2709 #ifdef CONFIG_X86_64
2710         if (emulator_has_longmode(ctxt))
2711                 ret = rsm_load_state_64(ctxt, buf);
2712         else
2713 #endif
2714                 ret = rsm_load_state_32(ctxt, buf);
2715
2716         if (ret != X86EMUL_CONTINUE) {
2717                 /* FIXME: should triple fault */
2718                 return X86EMUL_UNHANDLEABLE;
2719         }
2720
2721         ctxt->ops->post_leave_smm(ctxt);
2722
2723         return X86EMUL_CONTINUE;
2724 }
2725
2726 static void
2727 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2728                         struct desc_struct *cs, struct desc_struct *ss)
2729 {
2730         cs->l = 0;              /* will be adjusted later */
2731         set_desc_base(cs, 0);   /* flat segment */
2732         cs->g = 1;              /* 4kb granularity */
2733         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2734         cs->type = 0x0b;        /* Read, Execute, Accessed */
2735         cs->s = 1;
2736         cs->dpl = 0;            /* will be adjusted later */
2737         cs->p = 1;
2738         cs->d = 1;
2739         cs->avl = 0;
2740
2741         set_desc_base(ss, 0);   /* flat segment */
2742         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2743         ss->g = 1;              /* 4kb granularity */
2744         ss->s = 1;
2745         ss->type = 0x03;        /* Read/Write, Accessed */
2746         ss->d = 1;              /* 32bit stack segment */
2747         ss->dpl = 0;
2748         ss->p = 1;
2749         ss->l = 0;
2750         ss->avl = 0;
2751 }
2752
2753 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2754 {
2755         u32 eax, ebx, ecx, edx;
2756
2757         eax = ecx = 0;
2758         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
2759         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2760                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2761                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2762 }
2763
2764 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2765 {
2766         const struct x86_emulate_ops *ops = ctxt->ops;
2767         u32 eax, ebx, ecx, edx;
2768
2769         /*
2770          * syscall should always be enabled in longmode - so only become
2771          * vendor specific (cpuid) if other modes are active...
2772          */
2773         if (ctxt->mode == X86EMUL_MODE_PROT64)
2774                 return true;
2775
2776         eax = 0x00000000;
2777         ecx = 0x00000000;
2778         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
2779         /*
2780          * Intel ("GenuineIntel")
2781          * remark: Intel CPUs only support "syscall" in 64bit
2782          * longmode. Also an 64bit guest with a
2783          * 32bit compat-app running will #UD !! While this
2784          * behaviour can be fixed (by emulating) into AMD
2785          * response - CPUs of AMD can't behave like Intel.
2786          */
2787         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2788             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2789             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2790                 return false;
2791
2792         /* AMD ("AuthenticAMD") */
2793         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2794             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2795             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2796                 return true;
2797
2798         /* AMD ("AMDisbetter!") */
2799         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2800             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2801             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2802                 return true;
2803
2804         /* Hygon ("HygonGenuine") */
2805         if (ebx == X86EMUL_CPUID_VENDOR_HygonGenuine_ebx &&
2806             ecx == X86EMUL_CPUID_VENDOR_HygonGenuine_ecx &&
2807             edx == X86EMUL_CPUID_VENDOR_HygonGenuine_edx)
2808                 return true;
2809
2810         /*
2811          * default: (not Intel, not AMD, not Hygon), apply Intel's
2812          * stricter rules...
2813          */
2814         return false;
2815 }
2816
2817 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2818 {
2819         const struct x86_emulate_ops *ops = ctxt->ops;
2820         struct desc_struct cs, ss;
2821         u64 msr_data;
2822         u16 cs_sel, ss_sel;
2823         u64 efer = 0;
2824
2825         /* syscall is not available in real mode */
2826         if (ctxt->mode == X86EMUL_MODE_REAL ||
2827             ctxt->mode == X86EMUL_MODE_VM86)
2828                 return emulate_ud(ctxt);
2829
2830         if (!(em_syscall_is_enabled(ctxt)))
2831                 return emulate_ud(ctxt);
2832
2833         ops->get_msr(ctxt, MSR_EFER, &efer);
2834         setup_syscalls_segments(ctxt, &cs, &ss);
2835
2836         if (!(efer & EFER_SCE))
2837                 return emulate_ud(ctxt);
2838
2839         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2840         msr_data >>= 32;
2841         cs_sel = (u16)(msr_data & 0xfffc);
2842         ss_sel = (u16)(msr_data + 8);
2843
2844         if (efer & EFER_LMA) {
2845                 cs.d = 0;
2846                 cs.l = 1;
2847         }
2848         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2849         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2850
2851         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2852         if (efer & EFER_LMA) {
2853 #ifdef CONFIG_X86_64
2854                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2855
2856                 ops->get_msr(ctxt,
2857                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2858                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2859                 ctxt->_eip = msr_data;
2860
2861                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2862                 ctxt->eflags &= ~msr_data;
2863                 ctxt->eflags |= X86_EFLAGS_FIXED;
2864 #endif
2865         } else {
2866                 /* legacy mode */
2867                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2868                 ctxt->_eip = (u32)msr_data;
2869
2870                 ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2871         }
2872
2873         ctxt->tf = (ctxt->eflags & X86_EFLAGS_TF) != 0;
2874         return X86EMUL_CONTINUE;
2875 }
2876
2877 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2878 {
2879         const struct x86_emulate_ops *ops = ctxt->ops;
2880         struct desc_struct cs, ss;
2881         u64 msr_data;
2882         u16 cs_sel, ss_sel;
2883         u64 efer = 0;
2884
2885         ops->get_msr(ctxt, MSR_EFER, &efer);
2886         /* inject #GP if in real mode */
2887         if (ctxt->mode == X86EMUL_MODE_REAL)
2888                 return emulate_gp(ctxt, 0);
2889
2890         /*
2891          * Not recognized on AMD in compat mode (but is recognized in legacy
2892          * mode).
2893          */
2894         if ((ctxt->mode != X86EMUL_MODE_PROT64) && (efer & EFER_LMA)
2895             && !vendor_intel(ctxt))
2896                 return emulate_ud(ctxt);
2897
2898         /* sysenter/sysexit have not been tested in 64bit mode. */
2899         if (ctxt->mode == X86EMUL_MODE_PROT64)
2900                 return X86EMUL_UNHANDLEABLE;
2901
2902         setup_syscalls_segments(ctxt, &cs, &ss);
2903
2904         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2905         if ((msr_data & 0xfffc) == 0x0)
2906                 return emulate_gp(ctxt, 0);
2907
2908         ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2909         cs_sel = (u16)msr_data & ~SEGMENT_RPL_MASK;
2910         ss_sel = cs_sel + 8;
2911         if (efer & EFER_LMA) {
2912                 cs.d = 0;
2913                 cs.l = 1;
2914         }
2915
2916         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2917         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2918
2919         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2920         ctxt->_eip = (efer & EFER_LMA) ? msr_data : (u32)msr_data;
2921
2922         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2923         *reg_write(ctxt, VCPU_REGS_RSP) = (efer & EFER_LMA) ? msr_data :
2924                                                               (u32)msr_data;
2925         if (efer & EFER_LMA)
2926                 ctxt->mode = X86EMUL_MODE_PROT64;
2927
2928         return X86EMUL_CONTINUE;
2929 }
2930
2931 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2932 {
2933         const struct x86_emulate_ops *ops = ctxt->ops;
2934         struct desc_struct cs, ss;
2935         u64 msr_data, rcx, rdx;
2936         int usermode;
2937         u16 cs_sel = 0, ss_sel = 0;
2938
2939         /* inject #GP if in real mode or Virtual 8086 mode */
2940         if (ctxt->mode == X86EMUL_MODE_REAL ||
2941             ctxt->mode == X86EMUL_MODE_VM86)
2942                 return emulate_gp(ctxt, 0);
2943
2944         setup_syscalls_segments(ctxt, &cs, &ss);
2945
2946         if ((ctxt->rex_prefix & 0x8) != 0x0)
2947                 usermode = X86EMUL_MODE_PROT64;
2948         else
2949                 usermode = X86EMUL_MODE_PROT32;
2950
2951         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2952         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2953
2954         cs.dpl = 3;
2955         ss.dpl = 3;
2956         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2957         switch (usermode) {
2958         case X86EMUL_MODE_PROT32:
2959                 cs_sel = (u16)(msr_data + 16);
2960                 if ((msr_data & 0xfffc) == 0x0)
2961                         return emulate_gp(ctxt, 0);
2962                 ss_sel = (u16)(msr_data + 24);
2963                 rcx = (u32)rcx;
2964                 rdx = (u32)rdx;
2965                 break;
2966         case X86EMUL_MODE_PROT64:
2967                 cs_sel = (u16)(msr_data + 32);
2968                 if (msr_data == 0x0)
2969                         return emulate_gp(ctxt, 0);
2970                 ss_sel = cs_sel + 8;
2971                 cs.d = 0;
2972                 cs.l = 1;
2973                 if (emul_is_noncanonical_address(rcx, ctxt) ||
2974                     emul_is_noncanonical_address(rdx, ctxt))
2975                         return emulate_gp(ctxt, 0);
2976                 break;
2977         }
2978         cs_sel |= SEGMENT_RPL_MASK;
2979         ss_sel |= SEGMENT_RPL_MASK;
2980
2981         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2982         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2983
2984         ctxt->_eip = rdx;
2985         ctxt->mode = usermode;
2986         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2987
2988         return X86EMUL_CONTINUE;
2989 }
2990
2991 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2992 {
2993         int iopl;
2994         if (ctxt->mode == X86EMUL_MODE_REAL)
2995                 return false;
2996         if (ctxt->mode == X86EMUL_MODE_VM86)
2997                 return true;
2998         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
2999         return ctxt->ops->cpl(ctxt) > iopl;
3000 }
3001
3002 #define VMWARE_PORT_VMPORT      (0x5658)
3003 #define VMWARE_PORT_VMRPC       (0x5659)
3004
3005 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
3006                                             u16 port, u16 len)
3007 {
3008         const struct x86_emulate_ops *ops = ctxt->ops;
3009         struct desc_struct tr_seg;
3010         u32 base3;
3011         int r;
3012         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
3013         unsigned mask = (1 << len) - 1;
3014         unsigned long base;
3015
3016         /*
3017          * VMware allows access to these ports even if denied
3018          * by TSS I/O permission bitmap. Mimic behavior.
3019          */
3020         if (enable_vmware_backdoor &&
3021             ((port == VMWARE_PORT_VMPORT) || (port == VMWARE_PORT_VMRPC)))
3022                 return true;
3023
3024         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
3025         if (!tr_seg.p)
3026                 return false;
3027         if (desc_limit_scaled(&tr_seg) < 103)
3028                 return false;
3029         base = get_desc_base(&tr_seg);
3030 #ifdef CONFIG_X86_64
3031         base |= ((u64)base3) << 32;
3032 #endif
3033         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL, true);
3034         if (r != X86EMUL_CONTINUE)
3035                 return false;
3036         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
3037                 return false;
3038         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL, true);
3039         if (r != X86EMUL_CONTINUE)
3040                 return false;
3041         if ((perm >> bit_idx) & mask)
3042                 return false;
3043         return true;
3044 }
3045
3046 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
3047                                  u16 port, u16 len)
3048 {
3049         if (ctxt->perm_ok)
3050                 return true;
3051
3052         if (emulator_bad_iopl(ctxt))
3053                 if (!emulator_io_port_access_allowed(ctxt, port, len))
3054                         return false;
3055
3056         ctxt->perm_ok = true;
3057
3058         return true;
3059 }
3060
3061 static void string_registers_quirk(struct x86_emulate_ctxt *ctxt)
3062 {
3063         /*
3064          * Intel CPUs mask the counter and pointers in quite strange
3065          * manner when ECX is zero due to REP-string optimizations.
3066          */
3067 #ifdef CONFIG_X86_64
3068         if (ctxt->ad_bytes != 4 || !vendor_intel(ctxt))
3069                 return;
3070
3071         *reg_write(ctxt, VCPU_REGS_RCX) = 0;
3072
3073         switch (ctxt->b) {
3074         case 0xa4:      /* movsb */
3075         case 0xa5:      /* movsd/w */
3076                 *reg_rmw(ctxt, VCPU_REGS_RSI) &= (u32)-1;
3077                 /* fall through */
3078         case 0xaa:      /* stosb */
3079         case 0xab:      /* stosd/w */
3080                 *reg_rmw(ctxt, VCPU_REGS_RDI) &= (u32)-1;
3081         }
3082 #endif
3083 }
3084
3085 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
3086                                 struct tss_segment_16 *tss)
3087 {
3088         tss->ip = ctxt->_eip;
3089         tss->flag = ctxt->eflags;
3090         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
3091         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
3092         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
3093         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
3094         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
3095         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
3096         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
3097         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
3098
3099         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
3100         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
3101         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
3102         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
3103         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
3104 }
3105
3106 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
3107                                  struct tss_segment_16 *tss)
3108 {
3109         int ret;
3110         u8 cpl;
3111
3112         ctxt->_eip = tss->ip;
3113         ctxt->eflags = tss->flag | 2;
3114         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
3115         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
3116         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
3117         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
3118         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
3119         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
3120         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
3121         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
3122
3123         /*
3124          * SDM says that segment selectors are loaded before segment
3125          * descriptors
3126          */
3127         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
3128         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3129         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3130         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3131         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3132
3133         cpl = tss->cs & 3;
3134
3135         /*
3136          * Now load segment descriptors. If fault happens at this stage
3137          * it is handled in a context of new task
3138          */
3139         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
3140                                         X86_TRANSFER_TASK_SWITCH, NULL);
3141         if (ret != X86EMUL_CONTINUE)
3142                 return ret;
3143         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3144                                         X86_TRANSFER_TASK_SWITCH, NULL);
3145         if (ret != X86EMUL_CONTINUE)
3146                 return ret;
3147         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3148                                         X86_TRANSFER_TASK_SWITCH, NULL);
3149         if (ret != X86EMUL_CONTINUE)
3150                 return ret;
3151         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3152                                         X86_TRANSFER_TASK_SWITCH, NULL);
3153         if (ret != X86EMUL_CONTINUE)
3154                 return ret;
3155         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3156                                         X86_TRANSFER_TASK_SWITCH, NULL);
3157         if (ret != X86EMUL_CONTINUE)
3158                 return ret;
3159
3160         return X86EMUL_CONTINUE;
3161 }
3162
3163 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
3164                           u16 tss_selector, u16 old_tss_sel,
3165                           ulong old_tss_base, struct desc_struct *new_desc)
3166 {
3167         struct tss_segment_16 tss_seg;
3168         int ret;
3169         u32 new_tss_base = get_desc_base(new_desc);
3170
3171         ret = linear_read_system(ctxt, old_tss_base, &tss_seg, sizeof(tss_seg));
3172         if (ret != X86EMUL_CONTINUE)
3173                 return ret;
3174
3175         save_state_to_tss16(ctxt, &tss_seg);
3176
3177         ret = linear_write_system(ctxt, old_tss_base, &tss_seg, sizeof(tss_seg));
3178         if (ret != X86EMUL_CONTINUE)
3179                 return ret;
3180
3181         ret = linear_read_system(ctxt, new_tss_base, &tss_seg, sizeof(tss_seg));
3182         if (ret != X86EMUL_CONTINUE)
3183                 return ret;
3184
3185         if (old_tss_sel != 0xffff) {
3186                 tss_seg.prev_task_link = old_tss_sel;
3187
3188                 ret = linear_write_system(ctxt, new_tss_base,
3189                                           &tss_seg.prev_task_link,
3190                                           sizeof(tss_seg.prev_task_link));
3191                 if (ret != X86EMUL_CONTINUE)
3192                         return ret;
3193         }
3194
3195         return load_state_from_tss16(ctxt, &tss_seg);
3196 }
3197
3198 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
3199                                 struct tss_segment_32 *tss)
3200 {
3201         /* CR3 and ldt selector are not saved intentionally */
3202         tss->eip = ctxt->_eip;
3203         tss->eflags = ctxt->eflags;
3204         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
3205         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
3206         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
3207         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
3208         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
3209         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
3210         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
3211         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
3212
3213         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
3214         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
3215         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
3216         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
3217         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
3218         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
3219 }
3220
3221 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
3222                                  struct tss_segment_32 *tss)
3223 {
3224         int ret;
3225         u8 cpl;
3226
3227         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
3228                 return emulate_gp(ctxt, 0);
3229         ctxt->_eip = tss->eip;
3230         ctxt->eflags = tss->eflags | 2;
3231
3232         /* General purpose registers */
3233         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
3234         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
3235         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
3236         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
3237         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
3238         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
3239         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
3240         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
3241
3242         /*
3243          * SDM says that segment selectors are loaded before segment
3244          * descriptors.  This is important because CPL checks will
3245          * use CS.RPL.
3246          */
3247         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
3248         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3249         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3250         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3251         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3252         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
3253         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
3254
3255         /*
3256          * If we're switching between Protected Mode and VM86, we need to make
3257          * sure to update the mode before loading the segment descriptors so
3258          * that the selectors are interpreted correctly.
3259          */
3260         if (ctxt->eflags & X86_EFLAGS_VM) {
3261                 ctxt->mode = X86EMUL_MODE_VM86;
3262                 cpl = 3;
3263         } else {
3264                 ctxt->mode = X86EMUL_MODE_PROT32;
3265                 cpl = tss->cs & 3;
3266         }
3267
3268         /*
3269          * Now load segment descriptors. If fault happenes at this stage
3270          * it is handled in a context of new task
3271          */
3272         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
3273                                         cpl, X86_TRANSFER_TASK_SWITCH, NULL);
3274         if (ret != X86EMUL_CONTINUE)
3275                 return ret;
3276         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3277                                         X86_TRANSFER_TASK_SWITCH, NULL);
3278         if (ret != X86EMUL_CONTINUE)
3279                 return ret;
3280         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3281                                         X86_TRANSFER_TASK_SWITCH, NULL);
3282         if (ret != X86EMUL_CONTINUE)
3283                 return ret;
3284         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3285                                         X86_TRANSFER_TASK_SWITCH, NULL);
3286         if (ret != X86EMUL_CONTINUE)
3287                 return ret;
3288         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3289                                         X86_TRANSFER_TASK_SWITCH, NULL);
3290         if (ret != X86EMUL_CONTINUE)
3291                 return ret;
3292         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
3293                                         X86_TRANSFER_TASK_SWITCH, NULL);
3294         if (ret != X86EMUL_CONTINUE)
3295                 return ret;
3296         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
3297                                         X86_TRANSFER_TASK_SWITCH, NULL);
3298
3299         return ret;
3300 }
3301
3302 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
3303                           u16 tss_selector, u16 old_tss_sel,
3304                           ulong old_tss_base, struct desc_struct *new_desc)
3305 {
3306         struct tss_segment_32 tss_seg;
3307         int ret;
3308         u32 new_tss_base = get_desc_base(new_desc);
3309         u32 eip_offset = offsetof(struct tss_segment_32, eip);
3310         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
3311
3312         ret = linear_read_system(ctxt, old_tss_base, &tss_seg, sizeof(tss_seg));
3313         if (ret != X86EMUL_CONTINUE)
3314                 return ret;
3315
3316         save_state_to_tss32(ctxt, &tss_seg);
3317
3318         /* Only GP registers and segment selectors are saved */
3319         ret = linear_write_system(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
3320                                   ldt_sel_offset - eip_offset);
3321         if (ret != X86EMUL_CONTINUE)
3322                 return ret;
3323
3324         ret = linear_read_system(ctxt, new_tss_base, &tss_seg, sizeof(tss_seg));
3325         if (ret != X86EMUL_CONTINUE)
3326                 return ret;
3327
3328         if (old_tss_sel != 0xffff) {
3329                 tss_seg.prev_task_link = old_tss_sel;
3330
3331                 ret = linear_write_system(ctxt, new_tss_base,
3332                                           &tss_seg.prev_task_link,
3333                                           sizeof(tss_seg.prev_task_link));
3334                 if (ret != X86EMUL_CONTINUE)
3335                         return ret;
3336         }
3337
3338         return load_state_from_tss32(ctxt, &tss_seg);
3339 }
3340
3341 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
3342                                    u16 tss_selector, int idt_index, int reason,
3343                                    bool has_error_code, u32 error_code)
3344 {
3345         const struct x86_emulate_ops *ops = ctxt->ops;
3346         struct desc_struct curr_tss_desc, next_tss_desc;
3347         int ret;
3348         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
3349         ulong old_tss_base =
3350                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
3351         u32 desc_limit;
3352         ulong desc_addr, dr7;
3353
3354         /* FIXME: old_tss_base == ~0 ? */
3355
3356         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
3357         if (ret != X86EMUL_CONTINUE)
3358                 return ret;
3359         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
3360         if (ret != X86EMUL_CONTINUE)
3361                 return ret;
3362
3363         /* FIXME: check that next_tss_desc is tss */
3364
3365         /*
3366          * Check privileges. The three cases are task switch caused by...
3367          *
3368          * 1. jmp/call/int to task gate: Check against DPL of the task gate
3369          * 2. Exception/IRQ/iret: No check is performed
3370          * 3. jmp/call to TSS/task-gate: No check is performed since the
3371          *    hardware checks it before exiting.
3372          */
3373         if (reason == TASK_SWITCH_GATE) {
3374                 if (idt_index != -1) {
3375                         /* Software interrupts */
3376                         struct desc_struct task_gate_desc;
3377                         int dpl;
3378
3379                         ret = read_interrupt_descriptor(ctxt, idt_index,
3380                                                         &task_gate_desc);
3381                         if (ret != X86EMUL_CONTINUE)
3382                                 return ret;
3383
3384                         dpl = task_gate_desc.dpl;
3385                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
3386                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
3387                 }
3388         }
3389
3390         desc_limit = desc_limit_scaled(&next_tss_desc);
3391         if (!next_tss_desc.p ||
3392             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
3393              desc_limit < 0x2b)) {
3394                 return emulate_ts(ctxt, tss_selector & 0xfffc);
3395         }
3396
3397         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
3398                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
3399                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
3400         }
3401
3402         if (reason == TASK_SWITCH_IRET)
3403                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
3404
3405         /* set back link to prev task only if NT bit is set in eflags
3406            note that old_tss_sel is not used after this point */
3407         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
3408                 old_tss_sel = 0xffff;
3409
3410         if (next_tss_desc.type & 8)
3411                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
3412                                      old_tss_base, &next_tss_desc);
3413         else
3414                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
3415                                      old_tss_base, &next_tss_desc);
3416         if (ret != X86EMUL_CONTINUE)
3417                 return ret;
3418
3419         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
3420                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
3421
3422         if (reason != TASK_SWITCH_IRET) {
3423                 next_tss_desc.type |= (1 << 1); /* set busy flag */
3424                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
3425         }
3426
3427         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
3428         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
3429
3430         if (has_error_code) {
3431                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
3432                 ctxt->lock_prefix = 0;
3433                 ctxt->src.val = (unsigned long) error_code;
3434                 ret = em_push(ctxt);
3435         }
3436
3437         ops->get_dr(ctxt, 7, &dr7);
3438         ops->set_dr(ctxt, 7, dr7 & ~(DR_LOCAL_ENABLE_MASK | DR_LOCAL_SLOWDOWN));
3439
3440         return ret;
3441 }
3442
3443 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
3444                          u16 tss_selector, int idt_index, int reason,
3445                          bool has_error_code, u32 error_code)
3446 {
3447         int rc;
3448
3449         invalidate_registers(ctxt);
3450         ctxt->_eip = ctxt->eip;
3451         ctxt->dst.type = OP_NONE;
3452
3453         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
3454                                      has_error_code, error_code);
3455
3456         if (rc == X86EMUL_CONTINUE) {
3457                 ctxt->eip = ctxt->_eip;
3458                 writeback_registers(ctxt);
3459         }
3460
3461         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
3462 }
3463
3464 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
3465                 struct operand *op)
3466 {
3467         int df = (ctxt->eflags & X86_EFLAGS_DF) ? -op->count : op->count;
3468
3469         register_address_increment(ctxt, reg, df * op->bytes);
3470         op->addr.mem.ea = register_address(ctxt, reg);
3471 }
3472
3473 static int em_das(struct x86_emulate_ctxt *ctxt)
3474 {
3475         u8 al, old_al;
3476         bool af, cf, old_cf;
3477
3478         cf = ctxt->eflags & X86_EFLAGS_CF;
3479         al = ctxt->dst.val;
3480
3481         old_al = al;
3482         old_cf = cf;
3483         cf = false;
3484         af = ctxt->eflags & X86_EFLAGS_AF;
3485         if ((al & 0x0f) > 9 || af) {
3486                 al -= 6;
3487                 cf = old_cf | (al >= 250);
3488                 af = true;
3489         } else {
3490                 af = false;
3491         }
3492         if (old_al > 0x99 || old_cf) {
3493                 al -= 0x60;
3494                 cf = true;
3495         }
3496
3497         ctxt->dst.val = al;
3498         /* Set PF, ZF, SF */
3499         ctxt->src.type = OP_IMM;
3500         ctxt->src.val = 0;
3501         ctxt->src.bytes = 1;
3502         fastop(ctxt, em_or);
3503         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
3504         if (cf)
3505                 ctxt->eflags |= X86_EFLAGS_CF;
3506         if (af)
3507                 ctxt->eflags |= X86_EFLAGS_AF;
3508         return X86EMUL_CONTINUE;
3509 }
3510
3511 static int em_aam(struct x86_emulate_ctxt *ctxt)
3512 {
3513         u8 al, ah;
3514
3515         if (ctxt->src.val == 0)
3516                 return emulate_de(ctxt);
3517
3518         al = ctxt->dst.val & 0xff;
3519         ah = al / ctxt->src.val;
3520         al %= ctxt->src.val;
3521
3522         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
3523
3524         /* Set PF, ZF, SF */
3525         ctxt->src.type = OP_IMM;
3526         ctxt->src.val = 0;
3527         ctxt->src.bytes = 1;
3528         fastop(ctxt, em_or);
3529
3530         return X86EMUL_CONTINUE;
3531 }
3532
3533 static int em_aad(struct x86_emulate_ctxt *ctxt)
3534 {
3535         u8 al = ctxt->dst.val & 0xff;
3536         u8 ah = (ctxt->dst.val >> 8) & 0xff;
3537
3538         al = (al + (ah * ctxt->src.val)) & 0xff;
3539
3540         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
3541
3542         /* Set PF, ZF, SF */
3543         ctxt->src.type = OP_IMM;
3544         ctxt->src.val = 0;
3545         ctxt->src.bytes = 1;
3546         fastop(ctxt, em_or);
3547
3548         return X86EMUL_CONTINUE;
3549 }
3550
3551 static int em_call(struct x86_emulate_ctxt *ctxt)
3552 {
3553         int rc;
3554         long rel = ctxt->src.val;
3555
3556         ctxt->src.val = (unsigned long)ctxt->_eip;
3557         rc = jmp_rel(ctxt, rel);
3558         if (rc != X86EMUL_CONTINUE)
3559                 return rc;
3560         return em_push(ctxt);
3561 }
3562
3563 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3564 {
3565         u16 sel, old_cs;
3566         ulong old_eip;
3567         int rc;
3568         struct desc_struct old_desc, new_desc;
3569         const struct x86_emulate_ops *ops = ctxt->ops;
3570         int cpl = ctxt->ops->cpl(ctxt);
3571         enum x86emul_mode prev_mode = ctxt->mode;
3572
3573         old_eip = ctxt->_eip;
3574         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
3575
3576         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3577         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
3578                                        X86_TRANSFER_CALL_JMP, &new_desc);
3579         if (rc != X86EMUL_CONTINUE)
3580                 return rc;
3581
3582         rc = assign_eip_far(ctxt, ctxt->src.val);
3583         if (rc != X86EMUL_CONTINUE)
3584                 goto fail;
3585
3586         ctxt->src.val = old_cs;
3587         rc = em_push(ctxt);
3588         if (rc != X86EMUL_CONTINUE)
3589                 goto fail;
3590
3591         ctxt->src.val = old_eip;
3592         rc = em_push(ctxt);
3593         /* If we failed, we tainted the memory, but the very least we should
3594            restore cs */
3595         if (rc != X86EMUL_CONTINUE) {
3596                 pr_warn_once("faulting far call emulation tainted memory\n");
3597                 goto fail;
3598         }
3599         return rc;
3600 fail:
3601         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
3602         ctxt->mode = prev_mode;
3603         return rc;
3604
3605 }
3606
3607 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3608 {
3609         int rc;
3610         unsigned long eip;
3611
3612         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3613         if (rc != X86EMUL_CONTINUE)
3614                 return rc;
3615         rc = assign_eip_near(ctxt, eip);
3616         if (rc != X86EMUL_CONTINUE)
3617                 return rc;
3618         rsp_increment(ctxt, ctxt->src.val);
3619         return X86EMUL_CONTINUE;
3620 }
3621
3622 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3623 {
3624         /* Write back the register source. */
3625         ctxt->src.val = ctxt->dst.val;
3626         write_register_operand(&ctxt->src);
3627
3628         /* Write back the memory destination with implicit LOCK prefix. */
3629         ctxt->dst.val = ctxt->src.orig_val;
3630         ctxt->lock_prefix = 1;
3631         return X86EMUL_CONTINUE;
3632 }
3633
3634 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3635 {
3636         ctxt->dst.val = ctxt->src2.val;
3637         return fastop(ctxt, em_imul);
3638 }
3639
3640 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3641 {
3642         ctxt->dst.type = OP_REG;
3643         ctxt->dst.bytes = ctxt->src.bytes;
3644         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3645         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3646
3647         return X86EMUL_CONTINUE;
3648 }
3649
3650 static int em_rdpid(struct x86_emulate_ctxt *ctxt)
3651 {
3652         u64 tsc_aux = 0;
3653
3654         if (ctxt->ops->get_msr(ctxt, MSR_TSC_AUX, &tsc_aux))
3655                 return emulate_ud(ctxt);
3656         ctxt->dst.val = tsc_aux;
3657         return X86EMUL_CONTINUE;
3658 }
3659
3660 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3661 {
3662         u64 tsc = 0;
3663
3664         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3665         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3666         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3667         return X86EMUL_CONTINUE;
3668 }
3669
3670 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3671 {
3672         u64 pmc;
3673
3674         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3675                 return emulate_gp(ctxt, 0);
3676         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3677         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3678         return X86EMUL_CONTINUE;
3679 }
3680
3681 static int em_mov(struct x86_emulate_ctxt *ctxt)
3682 {
3683         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3684         return X86EMUL_CONTINUE;
3685 }
3686
3687 #define FFL(x) bit(X86_FEATURE_##x)
3688
3689 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3690 {
3691         u32 ebx, ecx, edx, eax = 1;
3692         u16 tmp;
3693
3694         /*
3695          * Check MOVBE is set in the guest-visible CPUID leaf.
3696          */
3697         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
3698         if (!(ecx & FFL(MOVBE)))
3699                 return emulate_ud(ctxt);
3700
3701         switch (ctxt->op_bytes) {
3702         case 2:
3703                 /*
3704                  * From MOVBE definition: "...When the operand size is 16 bits,
3705                  * the upper word of the destination register remains unchanged
3706                  * ..."
3707                  *
3708                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3709                  * rules so we have to do the operation almost per hand.
3710                  */
3711                 tmp = (u16)ctxt->src.val;
3712                 ctxt->dst.val &= ~0xffffUL;
3713                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3714                 break;
3715         case 4:
3716                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3717                 break;
3718         case 8:
3719                 ctxt->dst.val = swab64(ctxt->src.val);
3720                 break;
3721         default:
3722                 BUG();
3723         }
3724         return X86EMUL_CONTINUE;
3725 }
3726
3727 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3728 {
3729         int cr_num = ctxt->modrm_reg;
3730         int r;
3731
3732         if (ctxt->ops->set_cr(ctxt, cr_num, ctxt->src.val))
3733                 return emulate_gp(ctxt, 0);
3734
3735         /* Disable writeback. */
3736         ctxt->dst.type = OP_NONE;
3737
3738         if (cr_num == 0) {
3739                 /*
3740                  * CR0 write might have updated CR0.PE and/or CR0.PG
3741                  * which can affect the cpu's execution mode.
3742                  */
3743                 r = emulator_recalc_and_set_mode(ctxt);
3744                 if (r != X86EMUL_CONTINUE)
3745                         return r;
3746         }
3747
3748         return X86EMUL_CONTINUE;
3749 }
3750
3751 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3752 {
3753         unsigned long val;
3754
3755         if (ctxt->mode == X86EMUL_MODE_PROT64)
3756                 val = ctxt->src.val & ~0ULL;
3757         else
3758                 val = ctxt->src.val & ~0U;
3759
3760         /* #UD condition is already handled. */
3761         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3762                 return emulate_gp(ctxt, 0);
3763
3764         /* Disable writeback. */
3765         ctxt->dst.type = OP_NONE;
3766         return X86EMUL_CONTINUE;
3767 }
3768
3769 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3770 {
3771         u64 msr_data;
3772
3773         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3774                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3775         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3776                 return emulate_gp(ctxt, 0);
3777
3778         return X86EMUL_CONTINUE;
3779 }
3780
3781 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3782 {
3783         u64 msr_data;
3784
3785         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3786                 return emulate_gp(ctxt, 0);
3787
3788         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3789         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3790         return X86EMUL_CONTINUE;
3791 }
3792
3793 static int em_store_sreg(struct x86_emulate_ctxt *ctxt, int segment)
3794 {
3795         if (segment > VCPU_SREG_GS &&
3796             (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_UMIP) &&
3797             ctxt->ops->cpl(ctxt) > 0)
3798                 return emulate_gp(ctxt, 0);
3799
3800         ctxt->dst.val = get_segment_selector(ctxt, segment);
3801         if (ctxt->dst.bytes == 4 && ctxt->dst.type == OP_MEM)
3802                 ctxt->dst.bytes = 2;
3803         return X86EMUL_CONTINUE;
3804 }
3805
3806 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3807 {
3808         if (ctxt->modrm_reg > VCPU_SREG_GS)
3809                 return emulate_ud(ctxt);
3810
3811         return em_store_sreg(ctxt, ctxt->modrm_reg);
3812 }
3813
3814 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3815 {
3816         u16 sel = ctxt->src.val;
3817
3818         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3819                 return emulate_ud(ctxt);
3820
3821         if (ctxt->modrm_reg == VCPU_SREG_SS)
3822                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3823
3824         /* Disable writeback. */
3825         ctxt->dst.type = OP_NONE;
3826         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3827 }
3828
3829 static int em_sldt(struct x86_emulate_ctxt *ctxt)
3830 {
3831         return em_store_sreg(ctxt, VCPU_SREG_LDTR);
3832 }
3833
3834 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3835 {
3836         u16 sel = ctxt->src.val;
3837
3838         /* Disable writeback. */
3839         ctxt->dst.type = OP_NONE;
3840         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3841 }
3842
3843 static int em_str(struct x86_emulate_ctxt *ctxt)
3844 {
3845         return em_store_sreg(ctxt, VCPU_SREG_TR);
3846 }
3847
3848 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3849 {
3850         u16 sel = ctxt->src.val;
3851
3852         /* Disable writeback. */
3853         ctxt->dst.type = OP_NONE;
3854         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3855 }
3856
3857 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3858 {
3859         int rc;
3860         ulong linear;
3861
3862         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3863         if (rc == X86EMUL_CONTINUE)
3864                 ctxt->ops->invlpg(ctxt, linear);
3865         /* Disable writeback. */
3866         ctxt->dst.type = OP_NONE;
3867         return X86EMUL_CONTINUE;
3868 }
3869
3870 static int em_clts(struct x86_emulate_ctxt *ctxt)
3871 {
3872         ulong cr0;
3873
3874         cr0 = ctxt->ops->get_cr(ctxt, 0);
3875         cr0 &= ~X86_CR0_TS;
3876         ctxt->ops->set_cr(ctxt, 0, cr0);
3877         return X86EMUL_CONTINUE;
3878 }
3879
3880 static int em_hypercall(struct x86_emulate_ctxt *ctxt)
3881 {
3882         int rc = ctxt->ops->fix_hypercall(ctxt);
3883
3884         if (rc != X86EMUL_CONTINUE)
3885                 return rc;
3886
3887         /* Let the processor re-execute the fixed hypercall */
3888         ctxt->_eip = ctxt->eip;
3889         /* Disable writeback. */
3890         ctxt->dst.type = OP_NONE;
3891         return X86EMUL_CONTINUE;
3892 }
3893
3894 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3895                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3896                                               struct desc_ptr *ptr))
3897 {
3898         struct desc_ptr desc_ptr;
3899
3900         if ((ctxt->ops->get_cr(ctxt, 4) & X86_CR4_UMIP) &&
3901             ctxt->ops->cpl(ctxt) > 0)
3902                 return emulate_gp(ctxt, 0);
3903
3904         if (ctxt->mode == X86EMUL_MODE_PROT64)
3905                 ctxt->op_bytes = 8;
3906         get(ctxt, &desc_ptr);
3907         if (ctxt->op_bytes == 2) {
3908                 ctxt->op_bytes = 4;
3909                 desc_ptr.address &= 0x00ffffff;
3910         }
3911         /* Disable writeback. */
3912         ctxt->dst.type = OP_NONE;
3913         return segmented_write_std(ctxt, ctxt->dst.addr.mem,
3914                                    &desc_ptr, 2 + ctxt->op_bytes);
3915 }
3916
3917 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3918 {
3919         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3920 }
3921
3922 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3923 {
3924         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3925 }
3926
3927 static int em_lgdt_lidt(struct x86_emulate_ctxt *ctxt, bool lgdt)
3928 {
3929         struct desc_ptr desc_ptr;
3930         int rc;
3931
3932         if (ctxt->mode == X86EMUL_MODE_PROT64)
3933                 ctxt->op_bytes = 8;
3934         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3935                              &desc_ptr.size, &desc_ptr.address,
3936                              ctxt->op_bytes);
3937         if (rc != X86EMUL_CONTINUE)
3938                 return rc;
3939         if (ctxt->mode == X86EMUL_MODE_PROT64 &&
3940             emul_is_noncanonical_address(desc_ptr.address, ctxt))
3941                 return emulate_gp(ctxt, 0);
3942         if (lgdt)
3943                 ctxt->ops->set_gdt(ctxt, &desc_ptr);
3944         else
3945                 ctxt->ops->set_idt(ctxt, &desc_ptr);
3946         /* Disable writeback. */
3947         ctxt->dst.type = OP_NONE;
3948         return X86EMUL_CONTINUE;
3949 }
3950
3951 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3952 {
3953         return em_lgdt_lidt(ctxt, true);
3954 }
3955
3956 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3957 {
3958         return em_lgdt_lidt(ctxt, false);
3959 }
3960
3961 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3962 {
3963         if ((ctxt->ops->get_cr(ctxt, 4) & X86_CR4_UMIP) &&
3964             ctxt->ops->cpl(ctxt) > 0)
3965                 return emulate_gp(ctxt, 0);
3966
3967         if (ctxt->dst.type == OP_MEM)
3968                 ctxt->dst.bytes = 2;
3969         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3970         return X86EMUL_CONTINUE;
3971 }
3972
3973 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3974 {
3975         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3976                           | (ctxt->src.val & 0x0f));
3977         ctxt->dst.type = OP_NONE;
3978         return X86EMUL_CONTINUE;
3979 }
3980
3981 static int em_loop(struct x86_emulate_ctxt *ctxt)
3982 {
3983         int rc = X86EMUL_CONTINUE;
3984
3985         register_address_increment(ctxt, VCPU_REGS_RCX, -1);
3986         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3987             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3988                 rc = jmp_rel(ctxt, ctxt->src.val);
3989
3990         return rc;
3991 }
3992
3993 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3994 {
3995         int rc = X86EMUL_CONTINUE;
3996
3997         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3998                 rc = jmp_rel(ctxt, ctxt->src.val);
3999
4000         return rc;
4001 }
4002
4003 static int em_in(struct x86_emulate_ctxt *ctxt)
4004 {
4005         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
4006                              &ctxt->dst.val))
4007                 return X86EMUL_IO_NEEDED;
4008
4009         return X86EMUL_CONTINUE;
4010 }
4011
4012 static int em_out(struct x86_emulate_ctxt *ctxt)
4013 {
4014         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
4015                                     &ctxt->src.val, 1);
4016         /* Disable writeback. */
4017         ctxt->dst.type = OP_NONE;
4018         return X86EMUL_CONTINUE;
4019 }
4020
4021 static int em_cli(struct x86_emulate_ctxt *ctxt)
4022 {
4023         if (emulator_bad_iopl(ctxt))
4024                 return emulate_gp(ctxt, 0);
4025
4026         ctxt->eflags &= ~X86_EFLAGS_IF;
4027         return X86EMUL_CONTINUE;
4028 }
4029
4030 static int em_sti(struct x86_emulate_ctxt *ctxt)
4031 {
4032         if (emulator_bad_iopl(ctxt))
4033                 return emulate_gp(ctxt, 0);
4034
4035         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
4036         ctxt->eflags |= X86_EFLAGS_IF;
4037         return X86EMUL_CONTINUE;
4038 }
4039
4040 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
4041 {
4042         u32 eax, ebx, ecx, edx;
4043         u64 msr = 0;
4044
4045         ctxt->ops->get_msr(ctxt, MSR_MISC_FEATURES_ENABLES, &msr);
4046         if (msr & MSR_MISC_FEATURES_ENABLES_CPUID_FAULT &&
4047             ctxt->ops->cpl(ctxt)) {
4048                 return emulate_gp(ctxt, 0);
4049         }
4050
4051         eax = reg_read(ctxt, VCPU_REGS_RAX);
4052         ecx = reg_read(ctxt, VCPU_REGS_RCX);
4053         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, true);
4054         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
4055         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
4056         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
4057         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
4058         return X86EMUL_CONTINUE;
4059 }
4060
4061 static int em_sahf(struct x86_emulate_ctxt *ctxt)
4062 {
4063         u32 flags;
4064
4065         flags = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF | X86_EFLAGS_ZF |
4066                 X86_EFLAGS_SF;
4067         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
4068
4069         ctxt->eflags &= ~0xffUL;
4070         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
4071         return X86EMUL_CONTINUE;
4072 }
4073
4074 static int em_lahf(struct x86_emulate_ctxt *ctxt)
4075 {
4076         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
4077         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
4078         return X86EMUL_CONTINUE;
4079 }
4080
4081 static int em_bswap(struct x86_emulate_ctxt *ctxt)
4082 {
4083         switch (ctxt->op_bytes) {
4084 #ifdef CONFIG_X86_64
4085         case 8:
4086                 asm("bswap %0" : "+r"(ctxt->dst.val));
4087                 break;
4088 #endif
4089         default:
4090                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
4091                 break;
4092         }
4093         return X86EMUL_CONTINUE;
4094 }
4095
4096 static int em_clflush(struct x86_emulate_ctxt *ctxt)
4097 {
4098         /* emulating clflush regardless of cpuid */
4099         return X86EMUL_CONTINUE;
4100 }
4101
4102 static int em_clflushopt(struct x86_emulate_ctxt *ctxt)
4103 {
4104         /* emulating clflushopt regardless of cpuid */
4105         return X86EMUL_CONTINUE;
4106 }
4107
4108 static int em_movsxd(struct x86_emulate_ctxt *ctxt)
4109 {
4110         ctxt->dst.val = (s32) ctxt->src.val;
4111         return X86EMUL_CONTINUE;
4112 }
4113
4114 static int check_fxsr(struct x86_emulate_ctxt *ctxt)
4115 {
4116         u32 eax = 1, ebx, ecx = 0, edx;
4117
4118         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
4119         if (!(edx & FFL(FXSR)))
4120                 return emulate_ud(ctxt);
4121
4122         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
4123                 return emulate_nm(ctxt);
4124
4125         /*
4126          * Don't emulate a case that should never be hit, instead of working
4127          * around a lack of fxsave64/fxrstor64 on old compilers.
4128          */
4129         if (ctxt->mode >= X86EMUL_MODE_PROT64)
4130                 return X86EMUL_UNHANDLEABLE;
4131
4132         return X86EMUL_CONTINUE;
4133 }
4134
4135 /*
4136  * Hardware doesn't save and restore XMM 0-7 without CR4.OSFXSR, but does save
4137  * and restore MXCSR.
4138  */
4139 static size_t __fxstate_size(int nregs)
4140 {
4141         return offsetof(struct fxregs_state, xmm_space[0]) + nregs * 16;
4142 }
4143
4144 static inline size_t fxstate_size(struct x86_emulate_ctxt *ctxt)
4145 {
4146         bool cr4_osfxsr;
4147         if (ctxt->mode == X86EMUL_MODE_PROT64)
4148                 return __fxstate_size(16);
4149
4150         cr4_osfxsr = ctxt->ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR;
4151         return __fxstate_size(cr4_osfxsr ? 8 : 0);
4152 }
4153
4154 /*
4155  * FXSAVE and FXRSTOR have 4 different formats depending on execution mode,
4156  *  1) 16 bit mode
4157  *  2) 32 bit mode
4158  *     - like (1), but FIP and FDP (foo) are only 16 bit.  At least Intel CPUs
4159  *       preserve whole 32 bit values, though, so (1) and (2) are the same wrt.
4160  *       save and restore
4161  *  3) 64-bit mode with REX.W prefix
4162  *     - like (2), but XMM 8-15 are being saved and restored
4163  *  4) 64-bit mode without REX.W prefix
4164  *     - like (3), but FIP and FDP are 64 bit
4165  *
4166  * Emulation uses (3) for (1) and (2) and preserves XMM 8-15 to reach the
4167  * desired result.  (4) is not emulated.
4168  *
4169  * Note: Guest and host CPUID.(EAX=07H,ECX=0H):EBX[bit 13] (deprecate FPU CS
4170  * and FPU DS) should match.
4171  */
4172 static int em_fxsave(struct x86_emulate_ctxt *ctxt)
4173 {
4174         struct fxregs_state fx_state;
4175         int rc;
4176
4177         rc = check_fxsr(ctxt);
4178         if (rc != X86EMUL_CONTINUE)
4179                 return rc;
4180
4181         emulator_get_fpu();
4182
4183         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(fx_state));
4184
4185         emulator_put_fpu();
4186
4187         if (rc != X86EMUL_CONTINUE)
4188                 return rc;
4189
4190         return segmented_write_std(ctxt, ctxt->memop.addr.mem, &fx_state,
4191                                    fxstate_size(ctxt));
4192 }
4193
4194 /*
4195  * FXRSTOR might restore XMM registers not provided by the guest. Fill
4196  * in the host registers (via FXSAVE) instead, so they won't be modified.
4197  * (preemption has to stay disabled until FXRSTOR).
4198  *
4199  * Use noinline to keep the stack for other functions called by callers small.
4200  */
4201 static noinline int fxregs_fixup(struct fxregs_state *fx_state,
4202                                  const size_t used_size)
4203 {
4204         struct fxregs_state fx_tmp;
4205         int rc;
4206
4207         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(fx_tmp));
4208         memcpy((void *)fx_state + used_size, (void *)&fx_tmp + used_size,
4209                __fxstate_size(16) - used_size);
4210
4211         return rc;
4212 }
4213
4214 static int em_fxrstor(struct x86_emulate_ctxt *ctxt)
4215 {
4216         struct fxregs_state fx_state;
4217         int rc;
4218         size_t size;
4219
4220         rc = check_fxsr(ctxt);
4221         if (rc != X86EMUL_CONTINUE)
4222                 return rc;
4223
4224         size = fxstate_size(ctxt);
4225         rc = segmented_read_std(ctxt, ctxt->memop.addr.mem, &fx_state, size);
4226         if (rc != X86EMUL_CONTINUE)
4227                 return rc;
4228
4229         emulator_get_fpu();
4230
4231         if (size < __fxstate_size(16)) {
4232                 rc = fxregs_fixup(&fx_state, size);
4233                 if (rc != X86EMUL_CONTINUE)
4234                         goto out;
4235         }
4236
4237         if (fx_state.mxcsr >> 16) {
4238                 rc = emulate_gp(ctxt, 0);
4239                 goto out;
4240         }
4241
4242         if (rc == X86EMUL_CONTINUE)
4243                 rc = asm_safe("fxrstor %[fx]", : [fx] "m"(fx_state));
4244
4245 out:
4246         emulator_put_fpu();
4247
4248         return rc;
4249 }
4250
4251 static int em_xsetbv(struct x86_emulate_ctxt *ctxt)
4252 {
4253         u32 eax, ecx, edx;
4254
4255         eax = reg_read(ctxt, VCPU_REGS_RAX);
4256         edx = reg_read(ctxt, VCPU_REGS_RDX);
4257         ecx = reg_read(ctxt, VCPU_REGS_RCX);
4258
4259         if (ctxt->ops->set_xcr(ctxt, ecx, ((u64)edx << 32) | eax))
4260                 return emulate_gp(ctxt, 0);
4261
4262         return X86EMUL_CONTINUE;
4263 }
4264
4265 static bool valid_cr(int nr)
4266 {
4267         switch (nr) {
4268         case 0:
4269         case 2 ... 4:
4270         case 8:
4271                 return true;
4272         default:
4273                 return false;
4274         }
4275 }
4276
4277 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
4278 {
4279         if (!valid_cr(ctxt->modrm_reg))
4280                 return emulate_ud(ctxt);
4281
4282         return X86EMUL_CONTINUE;
4283 }
4284
4285 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
4286 {
4287         u64 new_val = ctxt->src.val64;
4288         int cr = ctxt->modrm_reg;
4289         u64 efer = 0;
4290
4291         static u64 cr_reserved_bits[] = {
4292                 0xffffffff00000000ULL,
4293                 0, 0, 0, /* CR3 checked later */
4294                 CR4_RESERVED_BITS,
4295                 0, 0, 0,
4296                 CR8_RESERVED_BITS,
4297         };
4298
4299         if (!valid_cr(cr))
4300                 return emulate_ud(ctxt);
4301
4302         if (new_val & cr_reserved_bits[cr])
4303                 return emulate_gp(ctxt, 0);
4304
4305         switch (cr) {
4306         case 0: {
4307                 u64 cr4;
4308                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
4309                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
4310                         return emulate_gp(ctxt, 0);
4311
4312                 cr4 = ctxt->ops->get_cr(ctxt, 4);
4313                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4314
4315                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
4316                     !(cr4 & X86_CR4_PAE))
4317                         return emulate_gp(ctxt, 0);
4318
4319                 break;
4320                 }
4321         case 3: {
4322                 u64 rsvd = 0;
4323
4324                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4325                 if (efer & EFER_LMA) {
4326                         u64 maxphyaddr;
4327                         u32 eax, ebx, ecx, edx;
4328
4329                         eax = 0x80000008;
4330                         ecx = 0;
4331                         if (ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx,
4332                                                  &edx, false))
4333                                 maxphyaddr = eax & 0xff;
4334                         else
4335                                 maxphyaddr = 36;
4336                         rsvd = rsvd_bits(maxphyaddr, 63);
4337                         if (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_PCIDE)
4338                                 rsvd &= ~X86_CR3_PCID_NOFLUSH;
4339                 }
4340
4341                 if (new_val & rsvd)
4342                         return emulate_gp(ctxt, 0);
4343
4344                 break;
4345                 }
4346         case 4: {
4347                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4348
4349                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
4350                         return emulate_gp(ctxt, 0);
4351
4352                 break;
4353                 }
4354         }
4355
4356         return X86EMUL_CONTINUE;
4357 }
4358
4359 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
4360 {
4361         unsigned long dr7;
4362
4363         ctxt->ops->get_dr(ctxt, 7, &dr7);
4364
4365         /* Check if DR7.Global_Enable is set */
4366         return dr7 & (1 << 13);
4367 }
4368
4369 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
4370 {
4371         int dr = ctxt->modrm_reg;
4372         u64 cr4;
4373
4374         if (dr > 7)
4375                 return emulate_ud(ctxt);
4376
4377         cr4 = ctxt->ops->get_cr(ctxt, 4);
4378         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
4379                 return emulate_ud(ctxt);
4380
4381         if (check_dr7_gd(ctxt)) {
4382                 ulong dr6;
4383
4384                 ctxt->ops->get_dr(ctxt, 6, &dr6);
4385                 dr6 &= ~DR_TRAP_BITS;
4386                 dr6 |= DR6_BD | DR6_RTM;
4387                 ctxt->ops->set_dr(ctxt, 6, dr6);
4388                 return emulate_db(ctxt);
4389         }
4390
4391         return X86EMUL_CONTINUE;
4392 }
4393
4394 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
4395 {
4396         u64 new_val = ctxt->src.val64;
4397         int dr = ctxt->modrm_reg;
4398
4399         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
4400                 return emulate_gp(ctxt, 0);
4401
4402         return check_dr_read(ctxt);
4403 }
4404
4405 static int check_svme(struct x86_emulate_ctxt *ctxt)
4406 {
4407         u64 efer = 0;
4408
4409         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4410
4411         if (!(efer & EFER_SVME))
4412                 return emulate_ud(ctxt);
4413
4414         return X86EMUL_CONTINUE;
4415 }
4416
4417 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
4418 {
4419         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
4420
4421         /* Valid physical address? */
4422         if (rax & 0xffff000000000000ULL)
4423                 return emulate_gp(ctxt, 0);
4424
4425         return check_svme(ctxt);
4426 }
4427
4428 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
4429 {
4430         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4431
4432         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
4433                 return emulate_ud(ctxt);
4434
4435         return X86EMUL_CONTINUE;
4436 }
4437
4438 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
4439 {
4440         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4441         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
4442
4443         /*
4444          * VMware allows access to these Pseduo-PMCs even when read via RDPMC
4445          * in Ring3 when CR4.PCE=0.
4446          */
4447         if (enable_vmware_backdoor && is_vmware_backdoor_pmc(rcx))
4448                 return X86EMUL_CONTINUE;
4449
4450         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
4451             ctxt->ops->check_pmc(ctxt, rcx))
4452                 return emulate_gp(ctxt, 0);
4453
4454         return X86EMUL_CONTINUE;
4455 }
4456
4457 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
4458 {
4459         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
4460         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
4461                 return emulate_gp(ctxt, 0);
4462
4463         return X86EMUL_CONTINUE;
4464 }
4465
4466 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
4467 {
4468         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
4469         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
4470                 return emulate_gp(ctxt, 0);
4471
4472         return X86EMUL_CONTINUE;
4473 }
4474
4475 #define D(_y) { .flags = (_y) }
4476 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
4477 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
4478                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
4479 #define N    D(NotImpl)
4480 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
4481 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
4482 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
4483 #define ID(_f, _i) { .flags = ((_f) | InstrDual | ModRM), .u.idual = (_i) }
4484 #define MD(_f, _m) { .flags = ((_f) | ModeDual), .u.mdual = (_m) }
4485 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
4486 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
4487 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
4488 #define II(_f, _e, _i) \
4489         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
4490 #define IIP(_f, _e, _i, _p) \
4491         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
4492           .intercept = x86_intercept_##_i, .check_perm = (_p) }
4493 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
4494
4495 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
4496 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
4497 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
4498 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
4499 #define I2bvIP(_f, _e, _i, _p) \
4500         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
4501
4502 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
4503                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
4504                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
4505
4506 static const struct opcode group7_rm0[] = {
4507         N,
4508         I(SrcNone | Priv | EmulateOnUD, em_hypercall),
4509         N, N, N, N, N, N,
4510 };
4511
4512 static const struct opcode group7_rm1[] = {
4513         DI(SrcNone | Priv, monitor),
4514         DI(SrcNone | Priv, mwait),
4515         N, N, N, N, N, N,
4516 };
4517
4518 static const struct opcode group7_rm2[] = {
4519         N,
4520         II(ImplicitOps | Priv,                  em_xsetbv,      xsetbv),
4521         N, N, N, N, N, N,
4522 };
4523
4524 static const struct opcode group7_rm3[] = {
4525         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
4526         II(SrcNone  | Prot | EmulateOnUD,       em_hypercall,   vmmcall),
4527         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
4528         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
4529         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
4530         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
4531         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
4532         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
4533 };
4534
4535 static const struct opcode group7_rm7[] = {
4536         N,
4537         DIP(SrcNone, rdtscp, check_rdtsc),
4538         N, N, N, N, N, N,
4539 };
4540
4541 static const struct opcode group1[] = {
4542         F(Lock, em_add),
4543         F(Lock | PageTable, em_or),
4544         F(Lock, em_adc),
4545         F(Lock, em_sbb),
4546         F(Lock | PageTable, em_and),
4547         F(Lock, em_sub),
4548         F(Lock, em_xor),
4549         F(NoWrite, em_cmp),
4550 };
4551
4552 static const struct opcode group1A[] = {
4553         I(DstMem | SrcNone | Mov | Stack | IncSP | TwoMemOp, em_pop), N, N, N, N, N, N, N,
4554 };
4555
4556 static const struct opcode group2[] = {
4557         F(DstMem | ModRM, em_rol),
4558         F(DstMem | ModRM, em_ror),
4559         F(DstMem | ModRM, em_rcl),
4560         F(DstMem | ModRM, em_rcr),
4561         F(DstMem | ModRM, em_shl),
4562         F(DstMem | ModRM, em_shr),
4563         F(DstMem | ModRM, em_shl),
4564         F(DstMem | ModRM, em_sar),
4565 };
4566
4567 static const struct opcode group3[] = {
4568         F(DstMem | SrcImm | NoWrite, em_test),
4569         F(DstMem | SrcImm | NoWrite, em_test),
4570         F(DstMem | SrcNone | Lock, em_not),
4571         F(DstMem | SrcNone | Lock, em_neg),
4572         F(DstXacc | Src2Mem, em_mul_ex),
4573         F(DstXacc | Src2Mem, em_imul_ex),
4574         F(DstXacc | Src2Mem, em_div_ex),
4575         F(DstXacc | Src2Mem, em_idiv_ex),
4576 };
4577
4578 static const struct opcode group4[] = {
4579         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
4580         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
4581         N, N, N, N, N, N,
4582 };
4583
4584 static const struct opcode group5[] = {
4585         F(DstMem | SrcNone | Lock,              em_inc),
4586         F(DstMem | SrcNone | Lock,              em_dec),
4587         I(SrcMem | NearBranch,                  em_call_near_abs),
4588         I(SrcMemFAddr | ImplicitOps,            em_call_far),
4589         I(SrcMem | NearBranch,                  em_jmp_abs),
4590         I(SrcMemFAddr | ImplicitOps,            em_jmp_far),
4591         I(SrcMem | Stack | TwoMemOp,            em_push), D(Undefined),
4592 };
4593
4594 static const struct opcode group6[] = {
4595         II(Prot | DstMem,          em_sldt, sldt),
4596         II(Prot | DstMem,          em_str, str),
4597         II(Prot | Priv | SrcMem16, em_lldt, lldt),
4598         II(Prot | Priv | SrcMem16, em_ltr, ltr),
4599         N, N, N, N,
4600 };
4601
4602 static const struct group_dual group7 = { {
4603         II(Mov | DstMem,                        em_sgdt, sgdt),
4604         II(Mov | DstMem,                        em_sidt, sidt),
4605         II(SrcMem | Priv,                       em_lgdt, lgdt),
4606         II(SrcMem | Priv,                       em_lidt, lidt),
4607         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4608         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4609         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
4610 }, {
4611         EXT(0, group7_rm0),
4612         EXT(0, group7_rm1),
4613         EXT(0, group7_rm2),
4614         EXT(0, group7_rm3),
4615         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4616         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4617         EXT(0, group7_rm7),
4618 } };
4619
4620 static const struct opcode group8[] = {
4621         N, N, N, N,
4622         F(DstMem | SrcImmByte | NoWrite,                em_bt),
4623         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
4624         F(DstMem | SrcImmByte | Lock,                   em_btr),
4625         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
4626 };
4627
4628 /*
4629  * The "memory" destination is actually always a register, since we come
4630  * from the register case of group9.
4631  */
4632 static const struct gprefix pfx_0f_c7_7 = {
4633         N, N, N, II(DstMem | ModRM | Op3264 | EmulateOnUD, em_rdpid, rdtscp),
4634 };
4635
4636
4637 static const struct group_dual group9 = { {
4638         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
4639 }, {
4640         N, N, N, N, N, N, N,
4641         GP(0, &pfx_0f_c7_7),
4642 } };
4643
4644 static const struct opcode group11[] = {
4645         I(DstMem | SrcImm | Mov | PageTable, em_mov),
4646         X7(D(Undefined)),
4647 };
4648
4649 static const struct gprefix pfx_0f_ae_7 = {
4650         I(SrcMem | ByteOp, em_clflush), I(SrcMem | ByteOp, em_clflushopt), N, N,
4651 };
4652
4653 static const struct group_dual group15 = { {
4654         I(ModRM | Aligned16, em_fxsave),
4655         I(ModRM | Aligned16, em_fxrstor),
4656         N, N, N, N, N, GP(0, &pfx_0f_ae_7),
4657 }, {
4658         N, N, N, N, N, N, N, N,
4659 } };
4660
4661 static const struct gprefix pfx_0f_6f_0f_7f = {
4662         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
4663 };
4664
4665 static const struct instr_dual instr_dual_0f_2b = {
4666         I(0, em_mov), N
4667 };
4668
4669 static const struct gprefix pfx_0f_2b = {
4670         ID(0, &instr_dual_0f_2b), ID(0, &instr_dual_0f_2b), N, N,
4671 };
4672
4673 static const struct gprefix pfx_0f_10_0f_11 = {
4674         I(Unaligned, em_mov), I(Unaligned, em_mov), N, N,
4675 };
4676
4677 static const struct gprefix pfx_0f_28_0f_29 = {
4678         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
4679 };
4680
4681 static const struct gprefix pfx_0f_e7 = {
4682         N, I(Sse, em_mov), N, N,
4683 };
4684
4685 static const struct escape escape_d9 = { {
4686         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstcw),
4687 }, {
4688         /* 0xC0 - 0xC7 */
4689         N, N, N, N, N, N, N, N,
4690         /* 0xC8 - 0xCF */
4691         N, N, N, N, N, N, N, N,
4692         /* 0xD0 - 0xC7 */
4693         N, N, N, N, N, N, N, N,
4694         /* 0xD8 - 0xDF */
4695         N, N, N, N, N, N, N, N,
4696         /* 0xE0 - 0xE7 */
4697         N, N, N, N, N, N, N, N,
4698         /* 0xE8 - 0xEF */
4699         N, N, N, N, N, N, N, N,
4700         /* 0xF0 - 0xF7 */
4701         N, N, N, N, N, N, N, N,
4702         /* 0xF8 - 0xFF */
4703         N, N, N, N, N, N, N, N,
4704 } };
4705
4706 static const struct escape escape_db = { {
4707         N, N, N, N, N, N, N, N,
4708 }, {
4709         /* 0xC0 - 0xC7 */
4710         N, N, N, N, N, N, N, N,
4711         /* 0xC8 - 0xCF */
4712         N, N, N, N, N, N, N, N,
4713         /* 0xD0 - 0xC7 */
4714         N, N, N, N, N, N, N, N,
4715         /* 0xD8 - 0xDF */
4716         N, N, N, N, N, N, N, N,
4717         /* 0xE0 - 0xE7 */
4718         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
4719         /* 0xE8 - 0xEF */
4720         N, N, N, N, N, N, N, N,
4721         /* 0xF0 - 0xF7 */
4722         N, N, N, N, N, N, N, N,
4723         /* 0xF8 - 0xFF */
4724         N, N, N, N, N, N, N, N,
4725 } };
4726
4727 static const struct escape escape_dd = { {
4728         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstsw),
4729 }, {
4730         /* 0xC0 - 0xC7 */
4731         N, N, N, N, N, N, N, N,
4732         /* 0xC8 - 0xCF */
4733         N, N, N, N, N, N, N, N,
4734         /* 0xD0 - 0xC7 */
4735         N, N, N, N, N, N, N, N,
4736         /* 0xD8 - 0xDF */
4737         N, N, N, N, N, N, N, N,
4738         /* 0xE0 - 0xE7 */
4739         N, N, N, N, N, N, N, N,
4740         /* 0xE8 - 0xEF */
4741         N, N, N, N, N, N, N, N,
4742         /* 0xF0 - 0xF7 */
4743         N, N, N, N, N, N, N, N,
4744         /* 0xF8 - 0xFF */
4745         N, N, N, N, N, N, N, N,
4746 } };
4747
4748 static const struct instr_dual instr_dual_0f_c3 = {
4749         I(DstMem | SrcReg | ModRM | No16 | Mov, em_mov), N
4750 };
4751
4752 static const struct mode_dual mode_dual_63 = {
4753         N, I(DstReg | SrcMem32 | ModRM | Mov, em_movsxd)
4754 };
4755
4756 static const struct opcode opcode_table[256] = {
4757         /* 0x00 - 0x07 */
4758         F6ALU(Lock, em_add),
4759         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
4760         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
4761         /* 0x08 - 0x0F */
4762         F6ALU(Lock | PageTable, em_or),
4763         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
4764         N,
4765         /* 0x10 - 0x17 */
4766         F6ALU(Lock, em_adc),
4767         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
4768         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
4769         /* 0x18 - 0x1F */
4770         F6ALU(Lock, em_sbb),
4771         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
4772         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
4773         /* 0x20 - 0x27 */
4774         F6ALU(Lock | PageTable, em_and), N, N,
4775         /* 0x28 - 0x2F */
4776         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
4777         /* 0x30 - 0x37 */
4778         F6ALU(Lock, em_xor), N, N,
4779         /* 0x38 - 0x3F */
4780         F6ALU(NoWrite, em_cmp), N, N,
4781         /* 0x40 - 0x4F */
4782         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
4783         /* 0x50 - 0x57 */
4784         X8(I(SrcReg | Stack, em_push)),
4785         /* 0x58 - 0x5F */
4786         X8(I(DstReg | Stack, em_pop)),
4787         /* 0x60 - 0x67 */
4788         I(ImplicitOps | Stack | No64, em_pusha),
4789         I(ImplicitOps | Stack | No64, em_popa),
4790         N, MD(ModRM, &mode_dual_63),
4791         N, N, N, N,
4792         /* 0x68 - 0x6F */
4793         I(SrcImm | Mov | Stack, em_push),
4794         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
4795         I(SrcImmByte | Mov | Stack, em_push),
4796         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
4797         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
4798         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
4799         /* 0x70 - 0x7F */
4800         X16(D(SrcImmByte | NearBranch)),
4801         /* 0x80 - 0x87 */
4802         G(ByteOp | DstMem | SrcImm, group1),
4803         G(DstMem | SrcImm, group1),
4804         G(ByteOp | DstMem | SrcImm | No64, group1),
4805         G(DstMem | SrcImmByte, group1),
4806         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
4807         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
4808         /* 0x88 - 0x8F */
4809         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
4810         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
4811         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
4812         D(ModRM | SrcMem | NoAccess | DstReg),
4813         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
4814         G(0, group1A),
4815         /* 0x90 - 0x97 */
4816         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
4817         /* 0x98 - 0x9F */
4818         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
4819         I(SrcImmFAddr | No64, em_call_far), N,
4820         II(ImplicitOps | Stack, em_pushf, pushf),
4821         II(ImplicitOps | Stack, em_popf, popf),
4822         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
4823         /* 0xA0 - 0xA7 */
4824         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
4825         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
4826         I2bv(SrcSI | DstDI | Mov | String | TwoMemOp, em_mov),
4827         F2bv(SrcSI | DstDI | String | NoWrite | TwoMemOp, em_cmp_r),
4828         /* 0xA8 - 0xAF */
4829         F2bv(DstAcc | SrcImm | NoWrite, em_test),
4830         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
4831         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4832         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp_r),
4833         /* 0xB0 - 0xB7 */
4834         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4835         /* 0xB8 - 0xBF */
4836         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4837         /* 0xC0 - 0xC7 */
4838         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4839         I(ImplicitOps | NearBranch | SrcImmU16, em_ret_near_imm),
4840         I(ImplicitOps | NearBranch, em_ret),
4841         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4842         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4843         G(ByteOp, group11), G(0, group11),
4844         /* 0xC8 - 0xCF */
4845         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
4846         I(ImplicitOps | SrcImmU16, em_ret_far_imm),
4847         I(ImplicitOps, em_ret_far),
4848         D(ImplicitOps), DI(SrcImmByte, intn),
4849         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
4850         /* 0xD0 - 0xD7 */
4851         G(Src2One | ByteOp, group2), G(Src2One, group2),
4852         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4853         I(DstAcc | SrcImmUByte | No64, em_aam),
4854         I(DstAcc | SrcImmUByte | No64, em_aad),
4855         F(DstAcc | ByteOp | No64, em_salc),
4856         I(DstAcc | SrcXLat | ByteOp, em_mov),
4857         /* 0xD8 - 0xDF */
4858         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4859         /* 0xE0 - 0xE7 */
4860         X3(I(SrcImmByte | NearBranch, em_loop)),
4861         I(SrcImmByte | NearBranch, em_jcxz),
4862         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4863         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4864         /* 0xE8 - 0xEF */
4865         I(SrcImm | NearBranch, em_call), D(SrcImm | ImplicitOps | NearBranch),
4866         I(SrcImmFAddr | No64, em_jmp_far),
4867         D(SrcImmByte | ImplicitOps | NearBranch),
4868         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4869         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4870         /* 0xF0 - 0xF7 */
4871         N, DI(ImplicitOps, icebp), N, N,
4872         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4873         G(ByteOp, group3), G(0, group3),
4874         /* 0xF8 - 0xFF */
4875         D(ImplicitOps), D(ImplicitOps),
4876         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4877         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4878 };
4879
4880 static const struct opcode twobyte_table[256] = {
4881         /* 0x00 - 0x0F */
4882         G(0, group6), GD(0, &group7), N, N,
4883         N, I(ImplicitOps | EmulateOnUD, em_syscall),
4884         II(ImplicitOps | Priv, em_clts, clts), N,
4885         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4886         N, D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4887         /* 0x10 - 0x1F */
4888         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_10_0f_11),
4889         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_10_0f_11),
4890         N, N, N, N, N, N,
4891         D(ImplicitOps | ModRM | SrcMem | NoAccess),
4892         N, N, N, N, N, N, D(ImplicitOps | ModRM | SrcMem | NoAccess),
4893         /* 0x20 - 0x2F */
4894         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
4895         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
4896         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
4897                                                 check_cr_write),
4898         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
4899                                                 check_dr_write),
4900         N, N, N, N,
4901         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
4902         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
4903         N, GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_2b),
4904         N, N, N, N,
4905         /* 0x30 - 0x3F */
4906         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4907         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4908         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4909         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4910         I(ImplicitOps | EmulateOnUD, em_sysenter),
4911         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
4912         N, N,
4913         N, N, N, N, N, N, N, N,
4914         /* 0x40 - 0x4F */
4915         X16(D(DstReg | SrcMem | ModRM)),
4916         /* 0x50 - 0x5F */
4917         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4918         /* 0x60 - 0x6F */
4919         N, N, N, N,
4920         N, N, N, N,
4921         N, N, N, N,
4922         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4923         /* 0x70 - 0x7F */
4924         N, N, N, N,
4925         N, N, N, N,
4926         N, N, N, N,
4927         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4928         /* 0x80 - 0x8F */
4929         X16(D(SrcImm | NearBranch)),
4930         /* 0x90 - 0x9F */
4931         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4932         /* 0xA0 - 0xA7 */
4933         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4934         II(ImplicitOps, em_cpuid, cpuid),
4935         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4936         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4937         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4938         /* 0xA8 - 0xAF */
4939         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4940         II(EmulateOnUD | ImplicitOps, em_rsm, rsm),
4941         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4942         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4943         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4944         GD(0, &group15), F(DstReg | SrcMem | ModRM, em_imul),
4945         /* 0xB0 - 0xB7 */
4946         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable | SrcWrite, em_cmpxchg),
4947         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4948         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4949         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4950         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4951         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4952         /* 0xB8 - 0xBF */
4953         N, N,
4954         G(BitOp, group8),
4955         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4956         I(DstReg | SrcMem | ModRM, em_bsf_c),
4957         I(DstReg | SrcMem | ModRM, em_bsr_c),
4958         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4959         /* 0xC0 - 0xC7 */
4960         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
4961         N, ID(0, &instr_dual_0f_c3),
4962         N, N, N, GD(0, &group9),
4963         /* 0xC8 - 0xCF */
4964         X8(I(DstReg, em_bswap)),
4965         /* 0xD0 - 0xDF */
4966         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4967         /* 0xE0 - 0xEF */
4968         N, N, N, N, N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_e7),
4969         N, N, N, N, N, N, N, N,
4970         /* 0xF0 - 0xFF */
4971         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4972 };
4973
4974 static const struct instr_dual instr_dual_0f_38_f0 = {
4975         I(DstReg | SrcMem | Mov, em_movbe), N
4976 };
4977
4978 static const struct instr_dual instr_dual_0f_38_f1 = {
4979         I(DstMem | SrcReg | Mov, em_movbe), N
4980 };
4981
4982 static const struct gprefix three_byte_0f_38_f0 = {
4983         ID(0, &instr_dual_0f_38_f0), N, N, N
4984 };
4985
4986 static const struct gprefix three_byte_0f_38_f1 = {
4987         ID(0, &instr_dual_0f_38_f1), N, N, N
4988 };
4989
4990 /*
4991  * Insns below are selected by the prefix which indexed by the third opcode
4992  * byte.
4993  */
4994 static const struct opcode opcode_map_0f_38[256] = {
4995         /* 0x00 - 0x7f */
4996         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4997         /* 0x80 - 0xef */
4998         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4999         /* 0xf0 - 0xf1 */
5000         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f0),
5001         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f1),
5002         /* 0xf2 - 0xff */
5003         N, N, X4(N), X8(N)
5004 };
5005
5006 #undef D
5007 #undef N
5008 #undef G
5009 #undef GD
5010 #undef I
5011 #undef GP
5012 #undef EXT
5013 #undef MD
5014 #undef ID
5015
5016 #undef D2bv
5017 #undef D2bvIP
5018 #undef I2bv
5019 #undef I2bvIP
5020 #undef I6ALU
5021
5022 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
5023 {
5024         unsigned size;
5025
5026         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
5027         if (size == 8)
5028                 size = 4;
5029         return size;
5030 }
5031
5032 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
5033                       unsigned size, bool sign_extension)
5034 {
5035         int rc = X86EMUL_CONTINUE;
5036
5037         op->type = OP_IMM;
5038         op->bytes = size;
5039         op->addr.mem.ea = ctxt->_eip;
5040         /* NB. Immediates are sign-extended as necessary. */
5041         switch (op->bytes) {
5042         case 1:
5043                 op->val = insn_fetch(s8, ctxt);
5044                 break;
5045         case 2:
5046                 op->val = insn_fetch(s16, ctxt);
5047                 break;
5048         case 4:
5049                 op->val = insn_fetch(s32, ctxt);
5050                 break;
5051         case 8:
5052                 op->val = insn_fetch(s64, ctxt);
5053                 break;
5054         }
5055         if (!sign_extension) {
5056                 switch (op->bytes) {
5057                 case 1:
5058                         op->val &= 0xff;
5059                         break;
5060                 case 2:
5061                         op->val &= 0xffff;
5062                         break;
5063                 case 4:
5064                         op->val &= 0xffffffff;
5065                         break;
5066                 }
5067         }
5068 done:
5069         return rc;
5070 }
5071
5072 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
5073                           unsigned d)
5074 {
5075         int rc = X86EMUL_CONTINUE;
5076
5077         switch (d) {
5078         case OpReg:
5079                 decode_register_operand(ctxt, op);
5080                 break;
5081         case OpImmUByte:
5082                 rc = decode_imm(ctxt, op, 1, false);
5083                 break;
5084         case OpMem:
5085                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
5086         mem_common:
5087                 *op = ctxt->memop;
5088                 ctxt->memopp = op;
5089                 if (ctxt->d & BitOp)
5090                         fetch_bit_operand(ctxt);
5091                 op->orig_val = op->val;
5092                 break;
5093         case OpMem64:
5094                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
5095                 goto mem_common;
5096         case OpAcc:
5097                 op->type = OP_REG;
5098                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
5099                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
5100                 fetch_register_operand(op);
5101                 op->orig_val = op->val;
5102                 break;
5103         case OpAccLo:
5104                 op->type = OP_REG;
5105                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
5106                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
5107                 fetch_register_operand(op);
5108                 op->orig_val = op->val;
5109                 break;
5110         case OpAccHi:
5111                 if (ctxt->d & ByteOp) {
5112                         op->type = OP_NONE;
5113                         break;
5114                 }
5115                 op->type = OP_REG;
5116                 op->bytes = ctxt->op_bytes;
5117                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
5118                 fetch_register_operand(op);
5119                 op->orig_val = op->val;
5120                 break;
5121         case OpDI:
5122                 op->type = OP_MEM;
5123                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
5124                 op->addr.mem.ea =
5125                         register_address(ctxt, VCPU_REGS_RDI);
5126                 op->addr.mem.seg = VCPU_SREG_ES;
5127                 op->val = 0;
5128                 op->count = 1;
5129                 break;
5130         case OpDX:
5131                 op->type = OP_REG;
5132                 op->bytes = 2;
5133                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
5134                 fetch_register_operand(op);
5135                 break;
5136         case OpCL:
5137                 op->type = OP_IMM;
5138                 op->bytes = 1;
5139                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
5140                 break;
5141         case OpImmByte:
5142                 rc = decode_imm(ctxt, op, 1, true);
5143                 break;
5144         case OpOne:
5145                 op->type = OP_IMM;
5146                 op->bytes = 1;
5147                 op->val = 1;
5148                 break;
5149         case OpImm:
5150                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
5151                 break;
5152         case OpImm64:
5153                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
5154                 break;
5155         case OpMem8:
5156                 ctxt->memop.bytes = 1;
5157                 if (ctxt->memop.type == OP_REG) {
5158                         ctxt->memop.addr.reg = decode_register(ctxt,
5159                                         ctxt->modrm_rm, true);
5160                         fetch_register_operand(&ctxt->memop);
5161                 }
5162                 goto mem_common;
5163         case OpMem16:
5164                 ctxt->memop.bytes = 2;
5165                 goto mem_common;
5166         case OpMem32:
5167                 ctxt->memop.bytes = 4;
5168                 goto mem_common;
5169         case OpImmU16:
5170                 rc = decode_imm(ctxt, op, 2, false);
5171                 break;
5172         case OpImmU:
5173                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
5174                 break;
5175         case OpSI:
5176                 op->type = OP_MEM;
5177                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
5178                 op->addr.mem.ea =
5179                         register_address(ctxt, VCPU_REGS_RSI);
5180                 op->addr.mem.seg = ctxt->seg_override;
5181                 op->val = 0;
5182                 op->count = 1;
5183                 break;
5184         case OpXLat:
5185                 op->type = OP_MEM;
5186                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
5187                 op->addr.mem.ea =
5188                         address_mask(ctxt,
5189                                 reg_read(ctxt, VCPU_REGS_RBX) +
5190                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
5191                 op->addr.mem.seg = ctxt->seg_override;
5192                 op->val = 0;
5193                 break;
5194         case OpImmFAddr:
5195                 op->type = OP_IMM;
5196                 op->addr.mem.ea = ctxt->_eip;
5197                 op->bytes = ctxt->op_bytes + 2;
5198                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
5199                 break;
5200         case OpMemFAddr:
5201                 ctxt->memop.bytes = ctxt->op_bytes + 2;
5202                 goto mem_common;
5203         case OpES:
5204                 op->type = OP_IMM;
5205                 op->val = VCPU_SREG_ES;
5206                 break;
5207         case OpCS:
5208                 op->type = OP_IMM;
5209                 op->val = VCPU_SREG_CS;
5210                 break;
5211         case OpSS:
5212                 op->type = OP_IMM;
5213                 op->val = VCPU_SREG_SS;
5214                 break;
5215         case OpDS:
5216                 op->type = OP_IMM;
5217                 op->val = VCPU_SREG_DS;
5218                 break;
5219         case OpFS:
5220                 op->type = OP_IMM;
5221                 op->val = VCPU_SREG_FS;
5222                 break;
5223         case OpGS:
5224                 op->type = OP_IMM;
5225                 op->val = VCPU_SREG_GS;
5226                 break;
5227         case OpImplicit:
5228                 /* Special instructions do their own operand decoding. */
5229         default:
5230                 op->type = OP_NONE; /* Disable writeback. */
5231                 break;
5232         }
5233
5234 done:
5235         return rc;
5236 }
5237
5238 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
5239 {
5240         int rc = X86EMUL_CONTINUE;
5241         int mode = ctxt->mode;
5242         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
5243         bool op_prefix = false;
5244         bool has_seg_override = false;
5245         struct opcode opcode;
5246         u16 dummy;
5247         struct desc_struct desc;
5248
5249         ctxt->memop.type = OP_NONE;
5250         ctxt->memopp = NULL;
5251         ctxt->_eip = ctxt->eip;
5252         ctxt->fetch.ptr = ctxt->fetch.data;
5253         ctxt->fetch.end = ctxt->fetch.data + insn_len;
5254         ctxt->opcode_len = 1;
5255         ctxt->intercept = x86_intercept_none;
5256         if (insn_len > 0)
5257                 memcpy(ctxt->fetch.data, insn, insn_len);
5258         else {
5259                 rc = __do_insn_fetch_bytes(ctxt, 1);
5260                 if (rc != X86EMUL_CONTINUE)
5261                         goto done;
5262         }
5263
5264         switch (mode) {
5265         case X86EMUL_MODE_REAL:
5266         case X86EMUL_MODE_VM86:
5267                 def_op_bytes = def_ad_bytes = 2;
5268                 ctxt->ops->get_segment(ctxt, &dummy, &desc, NULL, VCPU_SREG_CS);
5269                 if (desc.d)
5270                         def_op_bytes = def_ad_bytes = 4;
5271                 break;
5272         case X86EMUL_MODE_PROT16:
5273                 def_op_bytes = def_ad_bytes = 2;
5274                 break;
5275         case X86EMUL_MODE_PROT32:
5276                 def_op_bytes = def_ad_bytes = 4;
5277                 break;
5278 #ifdef CONFIG_X86_64
5279         case X86EMUL_MODE_PROT64:
5280                 def_op_bytes = 4;
5281                 def_ad_bytes = 8;
5282                 break;
5283 #endif
5284         default:
5285                 return EMULATION_FAILED;
5286         }
5287
5288         ctxt->op_bytes = def_op_bytes;
5289         ctxt->ad_bytes = def_ad_bytes;
5290
5291         /* Legacy prefixes. */
5292         for (;;) {
5293                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
5294                 case 0x66:      /* operand-size override */
5295                         op_prefix = true;
5296                         /* switch between 2/4 bytes */
5297                         ctxt->op_bytes = def_op_bytes ^ 6;
5298                         break;
5299                 case 0x67:      /* address-size override */
5300                         if (mode == X86EMUL_MODE_PROT64)
5301                                 /* switch between 4/8 bytes */
5302                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
5303                         else
5304                                 /* switch between 2/4 bytes */
5305                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
5306                         break;
5307                 case 0x26:      /* ES override */
5308                         has_seg_override = true;
5309                         ctxt->seg_override = VCPU_SREG_ES;
5310                         break;
5311                 case 0x2e:      /* CS override */
5312                         has_seg_override = true;
5313                         ctxt->seg_override = VCPU_SREG_CS;
5314                         break;
5315                 case 0x36:      /* SS override */
5316                         has_seg_override = true;
5317                         ctxt->seg_override = VCPU_SREG_SS;
5318                         break;
5319                 case 0x3e:      /* DS override */
5320                         has_seg_override = true;
5321                         ctxt->seg_override = VCPU_SREG_DS;
5322                         break;
5323                 case 0x64:      /* FS override */
5324                         has_seg_override = true;
5325                         ctxt->seg_override = VCPU_SREG_FS;
5326                         break;
5327                 case 0x65:      /* GS override */
5328                         has_seg_override = true;
5329                         ctxt->seg_override = VCPU_SREG_GS;
5330                         break;
5331                 case 0x40 ... 0x4f: /* REX */
5332                         if (mode != X86EMUL_MODE_PROT64)
5333                                 goto done_prefixes;
5334                         ctxt->rex_prefix = ctxt->b;
5335                         continue;
5336                 case 0xf0:      /* LOCK */
5337                         ctxt->lock_prefix = 1;
5338                         break;
5339                 case 0xf2:      /* REPNE/REPNZ */
5340                 case 0xf3:      /* REP/REPE/REPZ */
5341                         ctxt->rep_prefix = ctxt->b;
5342                         break;
5343                 default:
5344                         goto done_prefixes;
5345                 }
5346
5347                 /* Any legacy prefix after a REX prefix nullifies its effect. */
5348
5349                 ctxt->rex_prefix = 0;
5350         }
5351
5352 done_prefixes:
5353
5354         /* REX prefix. */
5355         if (ctxt->rex_prefix & 8)
5356                 ctxt->op_bytes = 8;     /* REX.W */
5357
5358         /* Opcode byte(s). */
5359         opcode = opcode_table[ctxt->b];
5360         /* Two-byte opcode? */
5361         if (ctxt->b == 0x0f) {
5362                 ctxt->opcode_len = 2;
5363                 ctxt->b = insn_fetch(u8, ctxt);
5364                 opcode = twobyte_table[ctxt->b];
5365
5366                 /* 0F_38 opcode map */
5367                 if (ctxt->b == 0x38) {
5368                         ctxt->opcode_len = 3;
5369                         ctxt->b = insn_fetch(u8, ctxt);
5370                         opcode = opcode_map_0f_38[ctxt->b];
5371                 }
5372         }
5373         ctxt->d = opcode.flags;
5374
5375         if (ctxt->d & ModRM)
5376                 ctxt->modrm = insn_fetch(u8, ctxt);
5377
5378         /* vex-prefix instructions are not implemented */
5379         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
5380             (mode == X86EMUL_MODE_PROT64 || (ctxt->modrm & 0xc0) == 0xc0)) {
5381                 ctxt->d = NotImpl;
5382         }
5383
5384         while (ctxt->d & GroupMask) {
5385                 switch (ctxt->d & GroupMask) {
5386                 case Group:
5387                         goffset = (ctxt->modrm >> 3) & 7;
5388                         opcode = opcode.u.group[goffset];
5389                         break;
5390                 case GroupDual:
5391                         goffset = (ctxt->modrm >> 3) & 7;
5392                         if ((ctxt->modrm >> 6) == 3)
5393                                 opcode = opcode.u.gdual->mod3[goffset];
5394                         else
5395                                 opcode = opcode.u.gdual->mod012[goffset];
5396                         break;
5397                 case RMExt:
5398                         goffset = ctxt->modrm & 7;
5399                         opcode = opcode.u.group[goffset];
5400                         break;
5401                 case Prefix:
5402                         if (ctxt->rep_prefix && op_prefix)
5403                                 return EMULATION_FAILED;
5404                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
5405                         switch (simd_prefix) {
5406                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
5407                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
5408                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
5409                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
5410                         }
5411                         break;
5412                 case Escape:
5413                         if (ctxt->modrm > 0xbf) {
5414                                 size_t size = ARRAY_SIZE(opcode.u.esc->high);
5415                                 u32 index = array_index_nospec(
5416                                         ctxt->modrm - 0xc0, size);
5417
5418                                 opcode = opcode.u.esc->high[index];
5419                         } else {
5420                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
5421                         }
5422                         break;
5423                 case InstrDual:
5424                         if ((ctxt->modrm >> 6) == 3)
5425                                 opcode = opcode.u.idual->mod3;
5426                         else
5427                                 opcode = opcode.u.idual->mod012;
5428                         break;
5429                 case ModeDual:
5430                         if (ctxt->mode == X86EMUL_MODE_PROT64)
5431                                 opcode = opcode.u.mdual->mode64;
5432                         else
5433                                 opcode = opcode.u.mdual->mode32;
5434                         break;
5435                 default:
5436                         return EMULATION_FAILED;
5437                 }
5438
5439                 ctxt->d &= ~(u64)GroupMask;
5440                 ctxt->d |= opcode.flags;
5441         }
5442
5443         /* Unrecognised? */
5444         if (ctxt->d == 0)
5445                 return EMULATION_FAILED;
5446
5447         ctxt->execute = opcode.u.execute;
5448
5449         if (unlikely(ctxt->ud) && likely(!(ctxt->d & EmulateOnUD)))
5450                 return EMULATION_FAILED;
5451
5452         if (unlikely(ctxt->d &
5453             (NotImpl|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm|NearBranch|
5454              No16))) {
5455                 /*
5456                  * These are copied unconditionally here, and checked unconditionally
5457                  * in x86_emulate_insn.
5458                  */
5459                 ctxt->check_perm = opcode.check_perm;
5460                 ctxt->intercept = opcode.intercept;
5461
5462                 if (ctxt->d & NotImpl)
5463                         return EMULATION_FAILED;
5464
5465                 if (mode == X86EMUL_MODE_PROT64) {
5466                         if (ctxt->op_bytes == 4 && (ctxt->d & Stack))
5467                                 ctxt->op_bytes = 8;
5468                         else if (ctxt->d & NearBranch)
5469                                 ctxt->op_bytes = 8;
5470                 }
5471
5472                 if (ctxt->d & Op3264) {
5473                         if (mode == X86EMUL_MODE_PROT64)
5474                                 ctxt->op_bytes = 8;
5475                         else
5476                                 ctxt->op_bytes = 4;
5477                 }
5478
5479                 if ((ctxt->d & No16) && ctxt->op_bytes == 2)
5480                         ctxt->op_bytes = 4;
5481
5482                 if (ctxt->d & Sse)
5483                         ctxt->op_bytes = 16;
5484                 else if (ctxt->d & Mmx)
5485                         ctxt->op_bytes = 8;
5486         }
5487
5488         /* ModRM and SIB bytes. */
5489         if (ctxt->d & ModRM) {
5490                 rc = decode_modrm(ctxt, &ctxt->memop);
5491                 if (!has_seg_override) {
5492                         has_seg_override = true;
5493                         ctxt->seg_override = ctxt->modrm_seg;
5494                 }
5495         } else if (ctxt->d & MemAbs)
5496                 rc = decode_abs(ctxt, &ctxt->memop);
5497         if (rc != X86EMUL_CONTINUE)
5498                 goto done;
5499
5500         if (!has_seg_override)
5501                 ctxt->seg_override = VCPU_SREG_DS;
5502
5503         ctxt->memop.addr.mem.seg = ctxt->seg_override;
5504
5505         /*
5506          * Decode and fetch the source operand: register, memory
5507          * or immediate.
5508          */
5509         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
5510         if (rc != X86EMUL_CONTINUE)
5511                 goto done;
5512
5513         /*
5514          * Decode and fetch the second source operand: register, memory
5515          * or immediate.
5516          */
5517         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
5518         if (rc != X86EMUL_CONTINUE)
5519                 goto done;
5520
5521         /* Decode and fetch the destination operand: register or memory. */
5522         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
5523
5524         if (ctxt->rip_relative && likely(ctxt->memopp))
5525                 ctxt->memopp->addr.mem.ea = address_mask(ctxt,
5526                                         ctxt->memopp->addr.mem.ea + ctxt->_eip);
5527
5528 done:
5529         if (rc == X86EMUL_PROPAGATE_FAULT)
5530                 ctxt->have_exception = true;
5531         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
5532 }
5533
5534 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
5535 {
5536         return ctxt->d & PageTable;
5537 }
5538
5539 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
5540 {
5541         /* The second termination condition only applies for REPE
5542          * and REPNE. Test if the repeat string operation prefix is
5543          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
5544          * corresponding termination condition according to:
5545          *      - if REPE/REPZ and ZF = 0 then done
5546          *      - if REPNE/REPNZ and ZF = 1 then done
5547          */
5548         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
5549              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
5550             && (((ctxt->rep_prefix == REPE_PREFIX) &&
5551                  ((ctxt->eflags & X86_EFLAGS_ZF) == 0))
5552                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
5553                     ((ctxt->eflags & X86_EFLAGS_ZF) == X86_EFLAGS_ZF))))
5554                 return true;
5555
5556         return false;
5557 }
5558
5559 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
5560 {
5561         int rc;
5562
5563         emulator_get_fpu();
5564         rc = asm_safe("fwait");
5565         emulator_put_fpu();
5566
5567         if (unlikely(rc != X86EMUL_CONTINUE))
5568                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
5569
5570         return X86EMUL_CONTINUE;
5571 }
5572
5573 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
5574                                        struct operand *op)
5575 {
5576         if (op->type == OP_MM)
5577                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
5578 }
5579
5580 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
5581 {
5582         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
5583
5584         if (!(ctxt->d & ByteOp))
5585                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
5586
5587         asm("push %[flags]; popf; " CALL_NOSPEC " ; pushf; pop %[flags]\n"
5588             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
5589               [thunk_target]"+S"(fop), ASM_CALL_CONSTRAINT
5590             : "c"(ctxt->src2.val));
5591
5592         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
5593         if (!fop) /* exception is returned in fop variable */
5594                 return emulate_de(ctxt);
5595         return X86EMUL_CONTINUE;
5596 }
5597
5598 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
5599 {
5600         memset(&ctxt->rip_relative, 0,
5601                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
5602
5603         ctxt->io_read.pos = 0;
5604         ctxt->io_read.end = 0;
5605         ctxt->mem_read.end = 0;
5606 }
5607
5608 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
5609 {
5610         const struct x86_emulate_ops *ops = ctxt->ops;
5611         int rc = X86EMUL_CONTINUE;
5612         int saved_dst_type = ctxt->dst.type;
5613         unsigned emul_flags;
5614
5615         ctxt->mem_read.pos = 0;
5616
5617         /* LOCK prefix is allowed only with some instructions */
5618         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
5619                 rc = emulate_ud(ctxt);
5620                 goto done;
5621         }
5622
5623         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
5624                 rc = emulate_ud(ctxt);
5625                 goto done;
5626         }
5627
5628         emul_flags = ctxt->ops->get_hflags(ctxt);
5629         if (unlikely(ctxt->d &
5630                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
5631                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
5632                                 (ctxt->d & Undefined)) {
5633                         rc = emulate_ud(ctxt);
5634                         goto done;
5635                 }
5636
5637                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
5638                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
5639                         rc = emulate_ud(ctxt);
5640                         goto done;
5641                 }
5642
5643                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
5644                         rc = emulate_nm(ctxt);
5645                         goto done;
5646                 }
5647
5648                 if (ctxt->d & Mmx) {
5649                         rc = flush_pending_x87_faults(ctxt);
5650                         if (rc != X86EMUL_CONTINUE)
5651                                 goto done;
5652                         /*
5653                          * Now that we know the fpu is exception safe, we can fetch
5654                          * operands from it.
5655                          */
5656                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
5657                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
5658                         if (!(ctxt->d & Mov))
5659                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
5660                 }
5661
5662                 if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && ctxt->intercept) {
5663                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5664                                                       X86_ICPT_PRE_EXCEPT);
5665                         if (rc != X86EMUL_CONTINUE)
5666                                 goto done;
5667                 }
5668
5669                 /* Instruction can only be executed in protected mode */
5670                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
5671                         rc = emulate_ud(ctxt);
5672                         goto done;
5673                 }
5674
5675                 /* Privileged instruction can be executed only in CPL=0 */
5676                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
5677                         if (ctxt->d & PrivUD)
5678                                 rc = emulate_ud(ctxt);
5679                         else
5680                                 rc = emulate_gp(ctxt, 0);
5681                         goto done;
5682                 }
5683
5684                 /* Do instruction specific permission checks */
5685                 if (ctxt->d & CheckPerm) {
5686                         rc = ctxt->check_perm(ctxt);
5687                         if (rc != X86EMUL_CONTINUE)
5688                                 goto done;
5689                 }
5690
5691                 if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5692                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5693                                                       X86_ICPT_POST_EXCEPT);
5694                         if (rc != X86EMUL_CONTINUE)
5695                                 goto done;
5696                 }
5697
5698                 if (ctxt->rep_prefix && (ctxt->d & String)) {
5699                         /* All REP prefixes have the same first termination condition */
5700                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
5701                                 string_registers_quirk(ctxt);
5702                                 ctxt->eip = ctxt->_eip;
5703                                 ctxt->eflags &= ~X86_EFLAGS_RF;
5704                                 goto done;
5705                         }
5706                 }
5707         }
5708
5709         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
5710                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
5711                                     ctxt->src.valptr, ctxt->src.bytes);
5712                 if (rc != X86EMUL_CONTINUE)
5713                         goto done;
5714                 ctxt->src.orig_val64 = ctxt->src.val64;
5715         }
5716
5717         if (ctxt->src2.type == OP_MEM) {
5718                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
5719                                     &ctxt->src2.val, ctxt->src2.bytes);
5720                 if (rc != X86EMUL_CONTINUE)
5721                         goto done;
5722         }
5723
5724         if ((ctxt->d & DstMask) == ImplicitOps)
5725                 goto special_insn;
5726
5727
5728         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
5729                 /* optimisation - avoid slow emulated read if Mov */
5730                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
5731                                    &ctxt->dst.val, ctxt->dst.bytes);
5732                 if (rc != X86EMUL_CONTINUE) {
5733                         if (!(ctxt->d & NoWrite) &&
5734                             rc == X86EMUL_PROPAGATE_FAULT &&
5735                             ctxt->exception.vector == PF_VECTOR)
5736                                 ctxt->exception.error_code |= PFERR_WRITE_MASK;
5737                         goto done;
5738                 }
5739         }
5740         /* Copy full 64-bit value for CMPXCHG8B.  */
5741         ctxt->dst.orig_val64 = ctxt->dst.val64;
5742
5743 special_insn:
5744
5745         if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5746                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
5747                                               X86_ICPT_POST_MEMACCESS);
5748                 if (rc != X86EMUL_CONTINUE)
5749                         goto done;
5750         }
5751
5752         if (ctxt->rep_prefix && (ctxt->d & String))
5753                 ctxt->eflags |= X86_EFLAGS_RF;
5754         else
5755                 ctxt->eflags &= ~X86_EFLAGS_RF;
5756
5757         if (ctxt->execute) {
5758                 if (ctxt->d & Fastop) {
5759                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
5760                         rc = fastop(ctxt, fop);
5761                         if (rc != X86EMUL_CONTINUE)
5762                                 goto done;
5763                         goto writeback;
5764                 }
5765                 rc = ctxt->execute(ctxt);
5766                 if (rc != X86EMUL_CONTINUE)
5767                         goto done;
5768                 goto writeback;
5769         }
5770
5771         if (ctxt->opcode_len == 2)
5772                 goto twobyte_insn;
5773         else if (ctxt->opcode_len == 3)
5774                 goto threebyte_insn;
5775
5776         switch (ctxt->b) {
5777         case 0x70 ... 0x7f: /* jcc (short) */
5778                 if (test_cc(ctxt->b, ctxt->eflags))
5779                         rc = jmp_rel(ctxt, ctxt->src.val);
5780                 break;
5781         case 0x8d: /* lea r16/r32, m */
5782                 ctxt->dst.val = ctxt->src.addr.mem.ea;
5783                 break;
5784         case 0x90 ... 0x97: /* nop / xchg reg, rax */
5785                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
5786                         ctxt->dst.type = OP_NONE;
5787                 else
5788                         rc = em_xchg(ctxt);
5789                 break;
5790         case 0x98: /* cbw/cwde/cdqe */
5791                 switch (ctxt->op_bytes) {
5792                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
5793                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
5794                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
5795                 }
5796                 break;
5797         case 0xcc:              /* int3 */
5798                 rc = emulate_int(ctxt, 3);
5799                 break;
5800         case 0xcd:              /* int n */
5801                 rc = emulate_int(ctxt, ctxt->src.val);
5802                 break;
5803         case 0xce:              /* into */
5804                 if (ctxt->eflags & X86_EFLAGS_OF)
5805                         rc = emulate_int(ctxt, 4);
5806                 break;
5807         case 0xe9: /* jmp rel */
5808         case 0xeb: /* jmp rel short */
5809                 rc = jmp_rel(ctxt, ctxt->src.val);
5810                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
5811                 break;
5812         case 0xf4:              /* hlt */
5813                 ctxt->ops->halt(ctxt);
5814                 break;
5815         case 0xf5:      /* cmc */
5816                 /* complement carry flag from eflags reg */
5817                 ctxt->eflags ^= X86_EFLAGS_CF;
5818                 break;
5819         case 0xf8: /* clc */
5820                 ctxt->eflags &= ~X86_EFLAGS_CF;
5821                 break;
5822         case 0xf9: /* stc */
5823                 ctxt->eflags |= X86_EFLAGS_CF;
5824                 break;
5825         case 0xfc: /* cld */
5826                 ctxt->eflags &= ~X86_EFLAGS_DF;
5827                 break;
5828         case 0xfd: /* std */
5829                 ctxt->eflags |= X86_EFLAGS_DF;
5830                 break;
5831         default:
5832                 goto cannot_emulate;
5833         }
5834
5835         if (rc != X86EMUL_CONTINUE)
5836                 goto done;
5837
5838 writeback:
5839         if (ctxt->d & SrcWrite) {
5840                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
5841                 rc = writeback(ctxt, &ctxt->src);
5842                 if (rc != X86EMUL_CONTINUE)
5843                         goto done;
5844         }
5845         if (!(ctxt->d & NoWrite)) {
5846                 rc = writeback(ctxt, &ctxt->dst);
5847                 if (rc != X86EMUL_CONTINUE)
5848                         goto done;
5849         }
5850
5851         /*
5852          * restore dst type in case the decoding will be reused
5853          * (happens for string instruction )
5854          */
5855         ctxt->dst.type = saved_dst_type;
5856
5857         if ((ctxt->d & SrcMask) == SrcSI)
5858                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
5859
5860         if ((ctxt->d & DstMask) == DstDI)
5861                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
5862
5863         if (ctxt->rep_prefix && (ctxt->d & String)) {
5864                 unsigned int count;
5865                 struct read_cache *r = &ctxt->io_read;
5866                 if ((ctxt->d & SrcMask) == SrcSI)
5867                         count = ctxt->src.count;
5868                 else
5869                         count = ctxt->dst.count;
5870                 register_address_increment(ctxt, VCPU_REGS_RCX, -count);
5871
5872                 if (!string_insn_completed(ctxt)) {
5873                         /*
5874                          * Re-enter guest when pio read ahead buffer is empty
5875                          * or, if it is not used, after each 1024 iteration.
5876                          */
5877                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
5878                             (r->end == 0 || r->end != r->pos)) {
5879                                 /*
5880                                  * Reset read cache. Usually happens before
5881                                  * decode, but since instruction is restarted
5882                                  * we have to do it here.
5883                                  */
5884                                 ctxt->mem_read.end = 0;
5885                                 writeback_registers(ctxt);
5886                                 return EMULATION_RESTART;
5887                         }
5888                         goto done; /* skip rip writeback */
5889                 }
5890                 ctxt->eflags &= ~X86_EFLAGS_RF;
5891         }
5892
5893         ctxt->eip = ctxt->_eip;
5894         if (ctxt->mode != X86EMUL_MODE_PROT64)
5895                 ctxt->eip = (u32)ctxt->_eip;
5896
5897 done:
5898         if (rc == X86EMUL_PROPAGATE_FAULT) {
5899                 WARN_ON(ctxt->exception.vector > 0x1f);
5900                 ctxt->have_exception = true;
5901         }
5902         if (rc == X86EMUL_INTERCEPTED)
5903                 return EMULATION_INTERCEPTED;
5904
5905         if (rc == X86EMUL_CONTINUE)
5906                 writeback_registers(ctxt);
5907
5908         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
5909
5910 twobyte_insn:
5911         switch (ctxt->b) {
5912         case 0x09:              /* wbinvd */
5913                 (ctxt->ops->wbinvd)(ctxt);
5914                 break;
5915         case 0x08:              /* invd */
5916         case 0x0d:              /* GrpP (prefetch) */
5917         case 0x18:              /* Grp16 (prefetch/nop) */
5918         case 0x1f:              /* nop */
5919                 break;
5920         case 0x20: /* mov cr, reg */
5921                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
5922                 break;
5923         case 0x21: /* mov from dr to reg */
5924                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
5925                 break;
5926         case 0x40 ... 0x4f:     /* cmov */
5927                 if (test_cc(ctxt->b, ctxt->eflags))
5928                         ctxt->dst.val = ctxt->src.val;
5929                 else if (ctxt->op_bytes != 4)
5930                         ctxt->dst.type = OP_NONE; /* no writeback */
5931                 break;
5932         case 0x80 ... 0x8f: /* jnz rel, etc*/
5933                 if (test_cc(ctxt->b, ctxt->eflags))
5934                         rc = jmp_rel(ctxt, ctxt->src.val);
5935                 break;
5936         case 0x90 ... 0x9f:     /* setcc r/m8 */
5937                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
5938                 break;
5939         case 0xb6 ... 0xb7:     /* movzx */
5940                 ctxt->dst.bytes = ctxt->op_bytes;
5941                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
5942                                                        : (u16) ctxt->src.val;
5943                 break;
5944         case 0xbe ... 0xbf:     /* movsx */
5945                 ctxt->dst.bytes = ctxt->op_bytes;
5946                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
5947                                                         (s16) ctxt->src.val;
5948                 break;
5949         default:
5950                 goto cannot_emulate;
5951         }
5952
5953 threebyte_insn:
5954
5955         if (rc != X86EMUL_CONTINUE)
5956                 goto done;
5957
5958         goto writeback;
5959
5960 cannot_emulate:
5961         return EMULATION_FAILED;
5962 }
5963
5964 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
5965 {
5966         invalidate_registers(ctxt);
5967 }
5968
5969 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
5970 {
5971         writeback_registers(ctxt);
5972 }
5973
5974 bool emulator_can_use_gpa(struct x86_emulate_ctxt *ctxt)
5975 {
5976         if (ctxt->rep_prefix && (ctxt->d & String))
5977                 return false;
5978
5979         if (ctxt->d & TwoMemOp)
5980                 return false;
5981
5982         return true;
5983 }