arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include <linux/nospec.h>
  25 #include "kvm_cache_regs.h"
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28 #include <asm/debugreg.h>
  29 #include <asm/nospec-branch.h>
  30
  31 #include "x86.h"
  32 #include "tss.h"
  33
  34 /*
  35  * Operand types
  36  */
  37 #define OpNone             0ull
  38 #define OpImplicit         1ull  /* No generic decode */
  39 #define OpReg              2ull  /* Register */
  40 #define OpMem              3ull  /* Memory */
  41 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  42 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  43 #define OpMem64            6ull  /* Memory, 64-bit */
  44 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  45 #define OpDX               8ull  /* DX register */
  46 #define OpCL               9ull  /* CL register (for shifts) */
  47 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  48 #define OpOne             11ull  /* Implied 1 */
  49 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  50 #define OpMem16           13ull  /* Memory operand (16-bit). */
  51 #define OpMem32           14ull  /* Memory operand (32-bit). */
  52 #define OpImmU            15ull  /* Immediate operand, zero extended */
  53 #define OpSI              16ull  /* SI/ESI/RSI */
  54 #define OpImmFAddr        17ull  /* Immediate far address */
  55 #define OpMemFAddr        18ull  /* Far address in memory */
  56 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  57 #define OpES              20ull  /* ES */
  58 #define OpCS              21ull  /* CS */
  59 #define OpSS              22ull  /* SS */
  60 #define OpDS              23ull  /* DS */
  61 #define OpFS              24ull  /* FS */
  62 #define OpGS              25ull  /* GS */
  63 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  64 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  65 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  66 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  67 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  68
  69 #define OpBits             5  /* Width of operand field */
  70 #define OpMask             ((1ull << OpBits) - 1)
  71
  72 /*
  73  * Opcode effective-address decode tables.
  74  * Note that we only emulate instructions that have at least one memory
  75  * operand (excluding implicit stack references). We assume that stack
  76  * references and instruction fetches will never occur in special memory
  77  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  78  * not be handled.
  79  */
  80
  81 /* Operand sizes: 8-bit operands or specified/overridden size. */
  82 #define ByteOp      (1<<0)      /* 8-bit operands. */
  83 /* Destination operand type. */
  84 #define DstShift    1
  85 #define ImplicitOps (OpImplicit << DstShift)
  86 #define DstReg      (OpReg << DstShift)
  87 #define DstMem      (OpMem << DstShift)
  88 #define DstAcc      (OpAcc << DstShift)
  89 #define DstDI       (OpDI << DstShift)
  90 #define DstMem64    (OpMem64 << DstShift)
  91 #define DstMem16    (OpMem16 << DstShift)
  92 #define DstImmUByte (OpImmUByte << DstShift)
  93 #define DstDX       (OpDX << DstShift)
  94 #define DstAccLo    (OpAccLo << DstShift)
  95 #define DstMask     (OpMask << DstShift)
  96 /* Source operand type. */
  97 #define SrcShift    6
  98 #define SrcNone     (OpNone << SrcShift)
  99 #define SrcReg      (OpReg << SrcShift)
 100 #define SrcMem      (OpMem << SrcShift)
 101 #define SrcMem16    (OpMem16 << SrcShift)
 102 #define SrcMem32    (OpMem32 << SrcShift)
 103 #define SrcImm      (OpImm << SrcShift)
 104 #define SrcImmByte  (OpImmByte << SrcShift)
 105 #define SrcOne      (OpOne << SrcShift)
 106 #define SrcImmUByte (OpImmUByte << SrcShift)
 107 #define SrcImmU     (OpImmU << SrcShift)
 108 #define SrcSI       (OpSI << SrcShift)
 109 #define SrcXLat     (OpXLat << SrcShift)
 110 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 111 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 112 #define SrcAcc      (OpAcc << SrcShift)
 113 #define SrcImmU16   (OpImmU16 << SrcShift)
 114 #define SrcImm64    (OpImm64 << SrcShift)
 115 #define SrcDX       (OpDX << SrcShift)
 116 #define SrcMem8     (OpMem8 << SrcShift)
 117 #define SrcAccHi    (OpAccHi << SrcShift)
 118 #define SrcMask     (OpMask << SrcShift)
 119 #define BitOp       (1<<11)
 120 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 121 #define String      (1<<13)     /* String instruction (rep capable) */
 122 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 123 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 124 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 125 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 126 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 127 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 128 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 129 #define InstrDual   (6<<15)     /* Alternate instruction decoding of mod == 3 */
 130 #define ModeDual    (7<<15)     /* Different instruction for 32/64 bit */
 131 #define Sse         (1<<18)     /* SSE Vector instruction */
 132 /* Generic ModRM decode. */
 133 #define ModRM       (1<<19)
 134 /* Destination is only written; never read. */
 135 #define Mov         (1<<20)
 136 /* Misc flags */
 137 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 138 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 139 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 140 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 141 #define Undefined   (1<<25) /* No Such Instruction */
 142 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 143 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 144 #define No64        (1<<28)
 145 #define PageTable   (1 << 29)   /* instruction used to write page table */
 146 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 147 /* Source 2 operand type */
 148 #define Src2Shift   (31)
 149 #define Src2None    (OpNone << Src2Shift)
 150 #define Src2Mem     (OpMem << Src2Shift)
 151 #define Src2CL      (OpCL << Src2Shift)
 152 #define Src2ImmByte (OpImmByte << Src2Shift)
 153 #define Src2One     (OpOne << Src2Shift)
 154 #define Src2Imm     (OpImm << Src2Shift)
 155 #define Src2ES      (OpES << Src2Shift)
 156 #define Src2CS      (OpCS << Src2Shift)
 157 #define Src2SS      (OpSS << Src2Shift)
 158 #define Src2DS      (OpDS << Src2Shift)
 159 #define Src2FS      (OpFS << Src2Shift)
 160 #define Src2GS      (OpGS << Src2Shift)
 161 #define Src2Mask    (OpMask << Src2Shift)
 162 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 163 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 164 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 165 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 166 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 167 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 168 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 169 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 170 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 171 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 172 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 173 #define NearBranch  ((u64)1 << 52)  /* Near branches */
 174 #define No16        ((u64)1 << 53)  /* No 16 bit operand */
 175 #define IncSP       ((u64)1 << 54)  /* SP is incremented before ModRM calc */
 176 #define Aligned16   ((u64)1 << 55)  /* Aligned to 16 byte boundary (e.g. FXSAVE) */
 177
 178 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 179
 180 #define X2(x...) x, x
 181 #define X3(x...) X2(x), x
 182 #define X4(x...) X2(x), X2(x)
 183 #define X5(x...) X4(x), x
 184 #define X6(x...) X4(x), X2(x)
 185 #define X7(x...) X4(x), X3(x)
 186 #define X8(x...) X4(x), X4(x)
 187 #define X16(x...) X8(x), X8(x)
 188
 189 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 190 #define FASTOP_SIZE 8
 191
 192 /*
 193  * fastop functions have a special calling convention:
 194  *
 195  * dst:    rax        (in/out)
 196  * src:    rdx        (in/out)
 197  * src2:   rcx        (in)
 198  * flags:  rflags     (in/out)
 199  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 200  *
 201  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 202  * different operand sizes can be reached by calculation, rather than a jump
 203  * table (which would be bigger than the code).
 204  *
 205  * fastop functions are declared as taking a never-defined fastop parameter,
 206  * so they can't be called from C directly.
 207  */
 208
 209 struct fastop;
 210
 211 struct opcode {
 212         u64 flags : 56;
 213         u64 intercept : 8;
 214         union {
 215                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 216                 const struct opcode *group;
 217                 const struct group_dual *gdual;
 218                 const struct gprefix *gprefix;
 219                 const struct escape *esc;
 220                 const struct instr_dual *idual;
 221                 const struct mode_dual *mdual;
 222                 void (*fastop)(struct fastop *fake);
 223         } u;
 224         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 225 };
 226
 227 struct group_dual {
 228         struct opcode mod012[8];
 229         struct opcode mod3[8];
 230 };
 231
 232 struct gprefix {
 233         struct opcode pfx_no;
 234         struct opcode pfx_66;
 235         struct opcode pfx_f2;
 236         struct opcode pfx_f3;
 237 };
 238
 239 struct escape {
 240         struct opcode op[8];
 241         struct opcode high[64];
 242 };
 243
 244 struct instr_dual {
 245         struct opcode mod012;
 246         struct opcode mod3;
 247 };
 248
 249 struct mode_dual {
 250         struct opcode mode32;
 251         struct opcode mode64;
 252 };
 253
 254 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 255
 256 enum x86_transfer_type {
 257         X86_TRANSFER_NONE,
 258         X86_TRANSFER_CALL_JMP,
 259         X86_TRANSFER_RET,
 260         X86_TRANSFER_TASK_SWITCH,
 261 };
 262
 263 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 264 {
 265         if (!(ctxt->regs_valid & (1 << nr))) {
 266                 ctxt->regs_valid |= 1 << nr;
 267                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 268         }
 269         return ctxt->_regs[nr];
 270 }
 271
 272 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 273 {
 274         ctxt->regs_valid |= 1 << nr;
 275         ctxt->regs_dirty |= 1 << nr;
 276         return &ctxt->_regs[nr];
 277 }
 278
 279 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 280 {
 281         reg_read(ctxt, nr);
 282         return reg_write(ctxt, nr);
 283 }
 284
 285 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 286 {
 287         unsigned reg;
 288
 289         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 290                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 291 }
 292
 293 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 294 {
 295         ctxt->regs_dirty = 0;
 296         ctxt->regs_valid = 0;
 297 }
 298
 299 /*
 300  * These EFLAGS bits are restored from saved value during emulation, and
 301  * any changes are written back to the saved value after emulation.
 302  */
 303 #define EFLAGS_MASK (X86_EFLAGS_OF|X86_EFLAGS_SF|X86_EFLAGS_ZF|X86_EFLAGS_AF|\
 304                      X86_EFLAGS_PF|X86_EFLAGS_CF)
 305
 306 #ifdef CONFIG_X86_64
 307 #define ON64(x) x
 308 #else
 309 #define ON64(x)
 310 #endif
 311
 312 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 313
 314 #define FOP_FUNC(name) \
 315         ".align " __stringify(FASTOP_SIZE) " \n\t" \
 316         ".type " name ", @function \n\t" \
 317         name ":\n\t"
 318
 319 #define FOP_RET   "ret \n\t"
 320
 321 #define FOP_START(op) \
 322         extern void em_##op(struct fastop *fake); \
 323         asm(".pushsection .text, \"ax\" \n\t" \
 324             ".global em_" #op " \n\t" \
 325             FOP_FUNC("em_" #op)
 326
 327 #define FOP_END \
 328             ".popsection")
 329
 330 #define FOPNOP() \
 331         FOP_FUNC(__stringify(__UNIQUE_ID(nop))) \
 332         FOP_RET
 333
 334 #define FOP1E(op,  dst) \
 335         FOP_FUNC(#op "_" #dst) \
 336         "10: " #op " %" #dst " \n\t" FOP_RET
 337
 338 #define FOP1EEX(op,  dst) \
 339         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 340
 341 #define FASTOP1(op) \
 342         FOP_START(op) \
 343         FOP1E(op##b, al) \
 344         FOP1E(op##w, ax) \
 345         FOP1E(op##l, eax) \
 346         ON64(FOP1E(op##q, rax)) \
 347         FOP_END
 348
 349 /* 1-operand, using src2 (for MUL/DIV r/m) */
 350 #define FASTOP1SRC2(op, name) \
 351         FOP_START(name) \
 352         FOP1E(op, cl) \
 353         FOP1E(op, cx) \
 354         FOP1E(op, ecx) \
 355         ON64(FOP1E(op, rcx)) \
 356         FOP_END
 357
 358 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 359 #define FASTOP1SRC2EX(op, name) \
 360         FOP_START(name) \
 361         FOP1EEX(op, cl) \
 362         FOP1EEX(op, cx) \
 363         FOP1EEX(op, ecx) \
 364         ON64(FOP1EEX(op, rcx)) \
 365         FOP_END
 366
 367 #define FOP2E(op,  dst, src)       \
 368         FOP_FUNC(#op "_" #dst "_" #src) \
 369         #op " %" #src ", %" #dst " \n\t" FOP_RET
 370
 371 #define FASTOP2(op) \
 372         FOP_START(op) \
 373         FOP2E(op##b, al, dl) \
 374         FOP2E(op##w, ax, dx) \
 375         FOP2E(op##l, eax, edx) \
 376         ON64(FOP2E(op##q, rax, rdx)) \
 377         FOP_END
 378
 379 /* 2 operand, word only */
 380 #define FASTOP2W(op) \
 381         FOP_START(op) \
 382         FOPNOP() \
 383         FOP2E(op##w, ax, dx) \
 384         FOP2E(op##l, eax, edx) \
 385         ON64(FOP2E(op##q, rax, rdx)) \
 386         FOP_END
 387
 388 /* 2 operand, src is CL */
 389 #define FASTOP2CL(op) \
 390         FOP_START(op) \
 391         FOP2E(op##b, al, cl) \
 392         FOP2E(op##w, ax, cl) \
 393         FOP2E(op##l, eax, cl) \
 394         ON64(FOP2E(op##q, rax, cl)) \
 395         FOP_END
 396
 397 /* 2 operand, src and dest are reversed */
 398 #define FASTOP2R(op, name) \
 399         FOP_START(name) \
 400         FOP2E(op##b, dl, al) \
 401         FOP2E(op##w, dx, ax) \
 402         FOP2E(op##l, edx, eax) \
 403         ON64(FOP2E(op##q, rdx, rax)) \
 404         FOP_END
 405
 406 #define FOP3E(op,  dst, src, src2) \
 407         FOP_FUNC(#op "_" #dst "_" #src "_" #src2) \
 408         #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 409
 410 /* 3-operand, word-only, src2=cl */
 411 #define FASTOP3WCL(op) \
 412         FOP_START(op) \
 413         FOPNOP() \
 414         FOP3E(op##w, ax, dx, cl) \
 415         FOP3E(op##l, eax, edx, cl) \
 416         ON64(FOP3E(op##q, rax, rdx, cl)) \
 417         FOP_END
 418
 419 /* Special case for SETcc - 1 instruction per cc */
 420 #define FOP_SETCC(op) \
 421         ".align 4 \n\t" \
 422         ".type " #op ", @function \n\t" \
 423         #op ": \n\t" \
 424         #op " %al \n\t" \
 425         FOP_RET
 426
 427 asm(".global kvm_fastop_exception \n"
 428     "kvm_fastop_exception: xor %esi, %esi; ret");
 429
 430 FOP_START(setcc)
 431 FOP_SETCC(seto)
 432 FOP_SETCC(setno)
 433 FOP_SETCC(setc)
 434 FOP_SETCC(setnc)
 435 FOP_SETCC(setz)
 436 FOP_SETCC(setnz)
 437 FOP_SETCC(setbe)
 438 FOP_SETCC(setnbe)
 439 FOP_SETCC(sets)
 440 FOP_SETCC(setns)
 441 FOP_SETCC(setp)
 442 FOP_SETCC(setnp)
 443 FOP_SETCC(setl)
 444 FOP_SETCC(setnl)
 445 FOP_SETCC(setle)
 446 FOP_SETCC(setnle)
 447 FOP_END;
 448
 449 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 450 FOP_END;
 451
 452 /*
 453  * XXX: inoutclob user must know where the argument is being expanded.
 454  *      Relying on CC_HAVE_ASM_GOTO would allow us to remove _fault.
 455  */
 456 #define asm_safe(insn, inoutclob...) \
 457 ({ \
 458         int _fault = 0; \
 459  \
 460         asm volatile("1:" insn "\n" \
 461                      "2:\n" \
 462                      ".pushsection .fixup, \"ax\"\n" \
 463                      "3: movl $1, %[_fault]\n" \
 464                      "   jmp  2b\n" \
 465                      ".popsection\n" \
 466                      _ASM_EXTABLE(1b, 3b) \
 467                      : [_fault] "+qm"(_fault) inoutclob ); \
 468  \
 469         _fault ? X86EMUL_UNHANDLEABLE : X86EMUL_CONTINUE; \
 470 })
 471
 472 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 473                                     enum x86_intercept intercept,
 474                                     enum x86_intercept_stage stage)
 475 {
 476         struct x86_instruction_info info = {
 477                 .intercept  = intercept,
 478                 .rep_prefix = ctxt->rep_prefix,
 479                 .modrm_mod  = ctxt->modrm_mod,
 480                 .modrm_reg  = ctxt->modrm_reg,
 481                 .modrm_rm   = ctxt->modrm_rm,
 482                 .src_val    = ctxt->src.val64,
 483                 .dst_val    = ctxt->dst.val64,
 484                 .src_bytes  = ctxt->src.bytes,
 485                 .dst_bytes  = ctxt->dst.bytes,
 486                 .ad_bytes   = ctxt->ad_bytes,
 487                 .next_rip   = ctxt->eip,
 488         };
 489
 490         return ctxt->ops->intercept(ctxt, &info, stage);
 491 }
 492
 493 static void assign_masked(ulong *dest, ulong src, ulong mask)
 494 {
 495         *dest = (*dest & ~mask) | (src & mask);
 496 }
 497
 498 static void assign_register(unsigned long *reg, u64 val, int bytes)
 499 {
 500         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
 501         switch (bytes) {
 502         case 1:
 503                 *(u8 *)reg = (u8)val;
 504                 break;
 505         case 2:
 506                 *(u16 *)reg = (u16)val;
 507                 break;
 508         case 4:
 509                 *reg = (u32)val;
 510                 break;  /* 64b: zero-extend */
 511         case 8:
 512                 *reg = val;
 513                 break;
 514         }
 515 }
 516
 517 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 518 {
 519         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 520 }
 521
 522 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 523 {
 524         u16 sel;
 525         struct desc_struct ss;
 526
 527         if (ctxt->mode == X86EMUL_MODE_PROT64)
 528                 return ~0UL;
 529         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 530         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 531 }
 532
 533 static int stack_size(struct x86_emulate_ctxt *ctxt)
 534 {
 535         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 536 }
 537
 538 /* Access/update address held in a register, based on addressing mode. */
 539 static inline unsigned long
 540 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 541 {
 542         if (ctxt->ad_bytes == sizeof(unsigned long))
 543                 return reg;
 544         else
 545                 return reg & ad_mask(ctxt);
 546 }
 547
 548 static inline unsigned long
 549 register_address(struct x86_emulate_ctxt *ctxt, int reg)
 550 {
 551         return address_mask(ctxt, reg_read(ctxt, reg));
 552 }
 553
 554 static void masked_increment(ulong *reg, ulong mask, int inc)
 555 {
 556         assign_masked(reg, *reg + inc, mask);
 557 }
 558
 559 static inline void
 560 register_address_increment(struct x86_emulate_ctxt *ctxt, int reg, int inc)
 561 {
 562         ulong *preg = reg_rmw(ctxt, reg);
 563
 564         assign_register(preg, *preg + inc, ctxt->ad_bytes);
 565 }
 566
 567 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 568 {
 569         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 570 }
 571
 572 static u32 desc_limit_scaled(struct desc_struct *desc)
 573 {
 574         u32 limit = get_desc_limit(desc);
 575
 576         return desc->g ? (limit << 12) | 0xfff : limit;
 577 }
 578
 579 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 580 {
 581         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 582                 return 0;
 583
 584         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 585 }
 586
 587 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 588                              u32 error, bool valid)
 589 {
 590         WARN_ON(vec > 0x1f);
 591         ctxt->exception.vector = vec;
 592         ctxt->exception.error_code = error;
 593         ctxt->exception.error_code_valid = valid;
 594         return X86EMUL_PROPAGATE_FAULT;
 595 }
 596
 597 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 598 {
 599         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 600 }
 601
 602 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 603 {
 604         return emulate_exception(ctxt, GP_VECTOR, err, true);
 605 }
 606
 607 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 608 {
 609         return emulate_exception(ctxt, SS_VECTOR, err, true);
 610 }
 611
 612 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 613 {
 614         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 615 }
 616
 617 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 618 {
 619         return emulate_exception(ctxt, TS_VECTOR, err, true);
 620 }
 621
 622 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 623 {
 624         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 625 }
 626
 627 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 628 {
 629         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 630 }
 631
 632 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 633 {
 634         u16 selector;
 635         struct desc_struct desc;
 636
 637         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 638         return selector;
 639 }
 640
 641 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 642                                  unsigned seg)
 643 {
 644         u16 dummy;
 645         u32 base3;
 646         struct desc_struct desc;
 647
 648         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 649         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 650 }
 651
 652 /*
 653  * x86 defines three classes of vector instructions: explicitly
 654  * aligned, explicitly unaligned, and the rest, which change behaviour
 655  * depending on whether they're AVX encoded or not.
 656  *
 657  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 658  * subject to the same check.  FXSAVE and FXRSTOR are checked here too as their
 659  * 512 bytes of data must be aligned to a 16 byte boundary.
 660  */
 661 static unsigned insn_alignment(struct x86_emulate_ctxt *ctxt, unsigned size)
 662 {
 663         if (likely(size < 16))
 664                 return 1;
 665
 666         if (ctxt->d & Aligned)
 667                 return size;
 668         else if (ctxt->d & Unaligned)
 669                 return 1;
 670         else if (ctxt->d & Avx)
 671                 return 1;
 672         else if (ctxt->d & Aligned16)
 673                 return 16;
 674         else
 675                 return size;
 676 }
 677
 678 static __always_inline int __linearize(struct x86_emulate_ctxt *ctxt,
 679                                        struct segmented_address addr,
 680                                        unsigned *max_size, unsigned size,
 681                                        bool write, bool fetch,
 682                                        enum x86emul_mode mode, ulong *linear)
 683 {
 684         struct desc_struct desc;
 685         bool usable;
 686         ulong la;
 687         u32 lim;
 688         u16 sel;
 689
 690         la = seg_base(ctxt, addr.seg) + addr.ea;
 691         *max_size = 0;
 692         switch (mode) {
 693         case X86EMUL_MODE_PROT64:
 694                 *linear = la;
 695                 if (is_noncanonical_address(la))
 696                         goto bad;
 697
 698                 *max_size = min_t(u64, ~0u, (1ull << 48) - la);
 699                 if (size > *max_size)
 700                         goto bad;
 701                 break;
 702         default:
 703                 *linear = la = (u32)la;
 704                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 705                                                 addr.seg);
 706                 if (!usable)
 707                         goto bad;
 708                 /* code segment in protected mode or read-only data segment */
 709                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 710                                         || !(desc.type & 2)) && write)
 711                         goto bad;
 712                 /* unreadable code segment */
 713                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 714                         goto bad;
 715                 lim = desc_limit_scaled(&desc);
 716                 if (!(desc.type & 8) && (desc.type & 4)) {
 717                         /* expand-down segment */
 718                         if (addr.ea <= lim)
 719                                 goto bad;
 720                         lim = desc.d ? 0xffffffff : 0xffff;
 721                 }
 722                 if (addr.ea > lim)
 723                         goto bad;
 724                 if (lim == 0xffffffff)
 725                         *max_size = ~0u;
 726                 else {
 727                         *max_size = (u64)lim + 1 - addr.ea;
 728                         if (size > *max_size)
 729                                 goto bad;
 730                 }
 731                 break;
 732         }
 733         if (la & (insn_alignment(ctxt, size) - 1))
 734                 return emulate_gp(ctxt, 0);
 735         return X86EMUL_CONTINUE;
 736 bad:
 737         if (addr.seg == VCPU_SREG_SS)
 738                 return emulate_ss(ctxt, 0);
 739         else
 740                 return emulate_gp(ctxt, 0);
 741 }
 742
 743 static int linearize(struct x86_emulate_ctxt *ctxt,
 744                      struct segmented_address addr,
 745                      unsigned size, bool write,
 746                      ulong *linear)
 747 {
 748         unsigned max_size;
 749         return __linearize(ctxt, addr, &max_size, size, write, false,
 750                            ctxt->mode, linear);
 751 }
 752
 753 static inline int assign_eip(struct x86_emulate_ctxt *ctxt, ulong dst,
 754                              enum x86emul_mode mode)
 755 {
 756         ulong linear;
 757         int rc;
 758         unsigned max_size;
 759         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 760                                            .ea = dst };
 761
 762         if (ctxt->op_bytes != sizeof(unsigned long))
 763                 addr.ea = dst & ((1UL << (ctxt->op_bytes << 3)) - 1);
 764         rc = __linearize(ctxt, addr, &max_size, 1, false, true, mode, &linear);
 765         if (rc == X86EMUL_CONTINUE)
 766                 ctxt->_eip = addr.ea;
 767         return rc;
 768 }
 769
 770 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 771 {
 772         return assign_eip(ctxt, dst, ctxt->mode);
 773 }
 774
 775 static int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst,
 776                           const struct desc_struct *cs_desc)
 777 {
 778         enum x86emul_mode mode = ctxt->mode;
 779         int rc;
 780
 781 #ifdef CONFIG_X86_64
 782         if (ctxt->mode >= X86EMUL_MODE_PROT16) {
 783                 if (cs_desc->l) {
 784                         u64 efer = 0;
 785
 786                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
 787                         if (efer & EFER_LMA)
 788                                 mode = X86EMUL_MODE_PROT64;
 789                 } else
 790                         mode = X86EMUL_MODE_PROT32; /* temporary value */
 791         }
 792 #endif
 793         if (mode == X86EMUL_MODE_PROT16 || mode == X86EMUL_MODE_PROT32)
 794                 mode = cs_desc->d ? X86EMUL_MODE_PROT32 : X86EMUL_MODE_PROT16;
 795         rc = assign_eip(ctxt, dst, mode);
 796         if (rc == X86EMUL_CONTINUE)
 797                 ctxt->mode = mode;
 798         return rc;
 799 }
 800
 801 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 802 {
 803         return assign_eip_near(ctxt, ctxt->_eip + rel);
 804 }
 805
 806 static int linear_read_system(struct x86_emulate_ctxt *ctxt, ulong linear,
 807                               void *data, unsigned size)
 808 {
 809         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception, true);
 810 }
 811
 812 static int linear_write_system(struct x86_emulate_ctxt *ctxt,
 813                                ulong linear, void *data,
 814                                unsigned int size)
 815 {
 816         return ctxt->ops->write_std(ctxt, linear, data, size, &ctxt->exception, true);
 817 }
 818
 819 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 820                               struct segmented_address addr,
 821                               void *data,
 822                               unsigned size)
 823 {
 824         int rc;
 825         ulong linear;
 826
 827         rc = linearize(ctxt, addr, size, false, &linear);
 828         if (rc != X86EMUL_CONTINUE)
 829                 return rc;
 830         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception, false);
 831 }
 832
 833 static int segmented_write_std(struct x86_emulate_ctxt *ctxt,
 834                                struct segmented_address addr,
 835                                void *data,
 836                                unsigned int size)
 837 {
 838         int rc;
 839         ulong linear;
 840
 841         rc = linearize(ctxt, addr, size, true, &linear);
 842         if (rc != X86EMUL_CONTINUE)
 843                 return rc;
 844         return ctxt->ops->write_std(ctxt, linear, data, size, &ctxt->exception, false);
 845 }
 846
 847 /*
 848  * Prefetch the remaining bytes of the instruction without crossing page
 849  * boundary if they are not in fetch_cache yet.
 850  */
 851 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 852 {
 853         int rc;
 854         unsigned size, max_size;
 855         unsigned long linear;
 856         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 857         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 858                                            .ea = ctxt->eip + cur_size };
 859
 860         /*
 861          * We do not know exactly how many bytes will be needed, and
 862          * __linearize is expensive, so fetch as much as possible.  We
 863          * just have to avoid going beyond the 15 byte limit, the end
 864          * of the segment, or the end of the page.
 865          *
 866          * __linearize is called with size 0 so that it does not do any
 867          * boundary check itself.  Instead, we use max_size to check
 868          * against op_size.
 869          */
 870         rc = __linearize(ctxt, addr, &max_size, 0, false, true, ctxt->mode,
 871                          &linear);
 872         if (unlikely(rc != X86EMUL_CONTINUE))
 873                 return rc;
 874
 875         size = min_t(unsigned, 15UL ^ cur_size, max_size);
 876         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 877
 878         /*
 879          * One instruction can only straddle two pages,
 880          * and one has been loaded at the beginning of
 881          * x86_decode_insn.  So, if not enough bytes
 882          * still, we must have hit the 15-byte boundary.
 883          */
 884         if (unlikely(size < op_size))
 885                 return emulate_gp(ctxt, 0);
 886
 887         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 888                               size, &ctxt->exception);
 889         if (unlikely(rc != X86EMUL_CONTINUE))
 890                 return rc;
 891         ctxt->fetch.end += size;
 892         return X86EMUL_CONTINUE;
 893 }
 894
 895 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 896                                                unsigned size)
 897 {
 898         unsigned done_size = ctxt->fetch.end - ctxt->fetch.ptr;
 899
 900         if (unlikely(done_size < size))
 901                 return __do_insn_fetch_bytes(ctxt, size - done_size);
 902         else
 903                 return X86EMUL_CONTINUE;
 904 }
 905
 906 /* Fetch next part of the instruction being emulated. */
 907 #define insn_fetch(_type, _ctxt)                                        \
 908 ({      _type _x;                                                       \
 909                                                                         \
 910         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 911         if (rc != X86EMUL_CONTINUE)                                     \
 912                 goto done;                                              \
 913         ctxt->_eip += sizeof(_type);                                    \
 914         _x = *(_type __aligned(1) *) ctxt->fetch.ptr;                   \
 915         ctxt->fetch.ptr += sizeof(_type);                               \
 916         _x;                                                             \
 917 })
 918
 919 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 920 ({                                                                      \
 921         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 922         if (rc != X86EMUL_CONTINUE)                                     \
 923                 goto done;                                              \
 924         ctxt->_eip += (_size);                                          \
 925         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 926         ctxt->fetch.ptr += (_size);                                     \
 927 })
 928
 929 /*
 930  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 931  * pointer into the block that addresses the relevant register.
 932  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 933  */
 934 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 935                              int byteop)
 936 {
 937         void *p;
 938         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 939
 940         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 941                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 942         else
 943                 p = reg_rmw(ctxt, modrm_reg);
 944         return p;
 945 }
 946
 947 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 948                            struct segmented_address addr,
 949                            u16 *size, unsigned long *address, int op_bytes)
 950 {
 951         int rc;
 952
 953         if (op_bytes == 2)
 954                 op_bytes = 3;
 955         *address = 0;
 956         rc = segmented_read_std(ctxt, addr, size, 2);
 957         if (rc != X86EMUL_CONTINUE)
 958                 return rc;
 959         addr.ea += 2;
 960         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 961         return rc;
 962 }
 963
 964 FASTOP2(add);
 965 FASTOP2(or);
 966 FASTOP2(adc);
 967 FASTOP2(sbb);
 968 FASTOP2(and);
 969 FASTOP2(sub);
 970 FASTOP2(xor);
 971 FASTOP2(cmp);
 972 FASTOP2(test);
 973
 974 FASTOP1SRC2(mul, mul_ex);
 975 FASTOP1SRC2(imul, imul_ex);
 976 FASTOP1SRC2EX(div, div_ex);
 977 FASTOP1SRC2EX(idiv, idiv_ex);
 978
 979 FASTOP3WCL(shld);
 980 FASTOP3WCL(shrd);
 981
 982 FASTOP2W(imul);
 983
 984 FASTOP1(not);
 985 FASTOP1(neg);
 986 FASTOP1(inc);
 987 FASTOP1(dec);
 988
 989 FASTOP2CL(rol);
 990 FASTOP2CL(ror);
 991 FASTOP2CL(rcl);
 992 FASTOP2CL(rcr);
 993 FASTOP2CL(shl);
 994 FASTOP2CL(shr);
 995 FASTOP2CL(sar);
 996
 997 FASTOP2W(bsf);
 998 FASTOP2W(bsr);
 999 FASTOP2W(bt);
1000 FASTOP2W(bts);
1001 FASTOP2W(btr);
1002 FASTOP2W(btc);
1003
1004 FASTOP2(xadd);
1005
1006 FASTOP2R(cmp, cmp_r);
1007
1008 static int em_bsf_c(struct x86_emulate_ctxt *ctxt)
1009 {
1010         /* If src is zero, do not writeback, but update flags */
1011         if (ctxt->src.val == 0)
1012                 ctxt->dst.type = OP_NONE;
1013         return fastop(ctxt, em_bsf);
1014 }
1015
1016 static int em_bsr_c(struct x86_emulate_ctxt *ctxt)
1017 {
1018         /* If src is zero, do not writeback, but update flags */
1019         if (ctxt->src.val == 0)
1020                 ctxt->dst.type = OP_NONE;
1021         return fastop(ctxt, em_bsr);
1022 }
1023
1024 static __always_inline u8 test_cc(unsigned int condition, unsigned long flags)
1025 {
1026         u8 rc;
1027         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
1028
1029         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
1030         asm("push %[flags]; popf; " CALL_NOSPEC
1031             : "=a"(rc) : [thunk_target]"r"(fop), [flags]"r"(flags));
1032         return rc;
1033 }
1034
1035 static void fetch_register_operand(struct operand *op)
1036 {
1037         switch (op->bytes) {
1038         case 1:
1039                 op->val = *(u8 *)op->addr.reg;
1040                 break;
1041         case 2:
1042                 op->val = *(u16 *)op->addr.reg;
1043                 break;
1044         case 4:
1045                 op->val = *(u32 *)op->addr.reg;
1046                 break;
1047         case 8:
1048                 op->val = *(u64 *)op->addr.reg;
1049                 break;
1050         }
1051 }
1052
1053 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
1054 {
1055         ctxt->ops->get_fpu(ctxt);
1056         switch (reg) {
1057         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
1058         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
1059         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
1060         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
1061         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
1062         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
1063         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
1064         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
1065 #ifdef CONFIG_X86_64
1066         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
1067         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
1068         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
1069         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
1070         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
1071         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
1072         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
1073         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
1074 #endif
1075         default: BUG();
1076         }
1077         ctxt->ops->put_fpu(ctxt);
1078 }
1079
1080 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
1081                           int reg)
1082 {
1083         ctxt->ops->get_fpu(ctxt);
1084         switch (reg) {
1085         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
1086         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
1087         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
1088         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
1089         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
1090         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
1091         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
1092         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
1093 #ifdef CONFIG_X86_64
1094         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
1095         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
1096         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
1097         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
1098         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
1099         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
1100         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
1101         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
1102 #endif
1103         default: BUG();
1104         }
1105         ctxt->ops->put_fpu(ctxt);
1106 }
1107
1108 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1109 {
1110         ctxt->ops->get_fpu(ctxt);
1111         switch (reg) {
1112         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1113         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1114         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1115         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1116         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1117         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1118         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1119         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1120         default: BUG();
1121         }
1122         ctxt->ops->put_fpu(ctxt);
1123 }
1124
1125 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1126 {
1127         ctxt->ops->get_fpu(ctxt);
1128         switch (reg) {
1129         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1130         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1131         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1132         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1133         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1134         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1135         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1136         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1137         default: BUG();
1138         }
1139         ctxt->ops->put_fpu(ctxt);
1140 }
1141
1142 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1143 {
1144         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1145                 return emulate_nm(ctxt);
1146
1147         ctxt->ops->get_fpu(ctxt);
1148         asm volatile("fninit");
1149         ctxt->ops->put_fpu(ctxt);
1150         return X86EMUL_CONTINUE;
1151 }
1152
1153 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1154 {
1155         u16 fcw;
1156
1157         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1158                 return emulate_nm(ctxt);
1159
1160         ctxt->ops->get_fpu(ctxt);
1161         asm volatile("fnstcw %0": "+m"(fcw));
1162         ctxt->ops->put_fpu(ctxt);
1163
1164         ctxt->dst.val = fcw;
1165
1166         return X86EMUL_CONTINUE;
1167 }
1168
1169 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1170 {
1171         u16 fsw;
1172
1173         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1174                 return emulate_nm(ctxt);
1175
1176         ctxt->ops->get_fpu(ctxt);
1177         asm volatile("fnstsw %0": "+m"(fsw));
1178         ctxt->ops->put_fpu(ctxt);
1179
1180         ctxt->dst.val = fsw;
1181
1182         return X86EMUL_CONTINUE;
1183 }
1184
1185 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1186                                     struct operand *op)
1187 {
1188         unsigned reg = ctxt->modrm_reg;
1189
1190         if (!(ctxt->d & ModRM))
1191                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1192
1193         if (ctxt->d & Sse) {
1194                 op->type = OP_XMM;
1195                 op->bytes = 16;
1196                 op->addr.xmm = reg;
1197                 read_sse_reg(ctxt, &op->vec_val, reg);
1198                 return;
1199         }
1200         if (ctxt->d & Mmx) {
1201                 reg &= 7;
1202                 op->type = OP_MM;
1203                 op->bytes = 8;
1204                 op->addr.mm = reg;
1205                 return;
1206         }
1207
1208         op->type = OP_REG;
1209         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1210         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1211
1212         fetch_register_operand(op);
1213         op->orig_val = op->val;
1214 }
1215
1216 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1217 {
1218         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1219                 ctxt->modrm_seg = VCPU_SREG_SS;
1220 }
1221
1222 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1223                         struct operand *op)
1224 {
1225         u8 sib;
1226         int index_reg, base_reg, scale;
1227         int rc = X86EMUL_CONTINUE;
1228         ulong modrm_ea = 0;
1229
1230         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1231         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1232         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1233
1234         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1235         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1236         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1237         ctxt->modrm_seg = VCPU_SREG_DS;
1238
1239         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1240                 op->type = OP_REG;
1241                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1242                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1243                                 ctxt->d & ByteOp);
1244                 if (ctxt->d & Sse) {
1245                         op->type = OP_XMM;
1246                         op->bytes = 16;
1247                         op->addr.xmm = ctxt->modrm_rm;
1248                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1249                         return rc;
1250                 }
1251                 if (ctxt->d & Mmx) {
1252                         op->type = OP_MM;
1253                         op->bytes = 8;
1254                         op->addr.mm = ctxt->modrm_rm & 7;
1255                         return rc;
1256                 }
1257                 fetch_register_operand(op);
1258                 return rc;
1259         }
1260
1261         op->type = OP_MEM;
1262
1263         if (ctxt->ad_bytes == 2) {
1264                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1265                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1266                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1267                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1268
1269                 /* 16-bit ModR/M decode. */
1270                 switch (ctxt->modrm_mod) {
1271                 case 0:
1272                         if (ctxt->modrm_rm == 6)
1273                                 modrm_ea += insn_fetch(u16, ctxt);
1274                         break;
1275                 case 1:
1276                         modrm_ea += insn_fetch(s8, ctxt);
1277                         break;
1278                 case 2:
1279                         modrm_ea += insn_fetch(u16, ctxt);
1280                         break;
1281                 }
1282                 switch (ctxt->modrm_rm) {
1283                 case 0:
1284                         modrm_ea += bx + si;
1285                         break;
1286                 case 1:
1287                         modrm_ea += bx + di;
1288                         break;
1289                 case 2:
1290                         modrm_ea += bp + si;
1291                         break;
1292                 case 3:
1293                         modrm_ea += bp + di;
1294                         break;
1295                 case 4:
1296                         modrm_ea += si;
1297                         break;
1298                 case 5:
1299                         modrm_ea += di;
1300                         break;
1301                 case 6:
1302                         if (ctxt->modrm_mod != 0)
1303                                 modrm_ea += bp;
1304                         break;
1305                 case 7:
1306                         modrm_ea += bx;
1307                         break;
1308                 }
1309                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1310                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1311                         ctxt->modrm_seg = VCPU_SREG_SS;
1312                 modrm_ea = (u16)modrm_ea;
1313         } else {
1314                 /* 32/64-bit ModR/M decode. */
1315                 if ((ctxt->modrm_rm & 7) == 4) {
1316                         sib = insn_fetch(u8, ctxt);
1317                         index_reg |= (sib >> 3) & 7;
1318                         base_reg |= sib & 7;
1319                         scale = sib >> 6;
1320
1321                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1322                                 modrm_ea += insn_fetch(s32, ctxt);
1323                         else {
1324                                 modrm_ea += reg_read(ctxt, base_reg);
1325                                 adjust_modrm_seg(ctxt, base_reg);
1326                                 /* Increment ESP on POP [ESP] */
1327                                 if ((ctxt->d & IncSP) &&
1328                                     base_reg == VCPU_REGS_RSP)
1329                                         modrm_ea += ctxt->op_bytes;
1330                         }
1331                         if (index_reg != 4)
1332                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1333                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1334                         modrm_ea += insn_fetch(s32, ctxt);
1335                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1336                                 ctxt->rip_relative = 1;
1337                 } else {
1338                         base_reg = ctxt->modrm_rm;
1339                         modrm_ea += reg_read(ctxt, base_reg);
1340                         adjust_modrm_seg(ctxt, base_reg);
1341                 }
1342                 switch (ctxt->modrm_mod) {
1343                 case 1:
1344                         modrm_ea += insn_fetch(s8, ctxt);
1345                         break;
1346                 case 2:
1347                         modrm_ea += insn_fetch(s32, ctxt);
1348                         break;
1349                 }
1350         }
1351         op->addr.mem.ea = modrm_ea;
1352         if (ctxt->ad_bytes != 8)
1353                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1354
1355 done:
1356         return rc;
1357 }
1358
1359 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1360                       struct operand *op)
1361 {
1362         int rc = X86EMUL_CONTINUE;
1363
1364         op->type = OP_MEM;
1365         switch (ctxt->ad_bytes) {
1366         case 2:
1367                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1368                 break;
1369         case 4:
1370                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1371                 break;
1372         case 8:
1373                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1374                 break;
1375         }
1376 done:
1377         return rc;
1378 }
1379
1380 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1381 {
1382         long sv = 0, mask;
1383
1384         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1385                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1386
1387                 if (ctxt->src.bytes == 2)
1388                         sv = (s16)ctxt->src.val & (s16)mask;
1389                 else if (ctxt->src.bytes == 4)
1390                         sv = (s32)ctxt->src.val & (s32)mask;
1391                 else
1392                         sv = (s64)ctxt->src.val & (s64)mask;
1393
1394                 ctxt->dst.addr.mem.ea = address_mask(ctxt,
1395                                            ctxt->dst.addr.mem.ea + (sv >> 3));
1396         }
1397
1398         /* only subword offset */
1399         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1400 }
1401
1402 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1403                          unsigned long addr, void *dest, unsigned size)
1404 {
1405         int rc;
1406         struct read_cache *mc = &ctxt->mem_read;
1407
1408         if (mc->pos < mc->end)
1409                 goto read_cached;
1410
1411         WARN_ON((mc->end + size) >= sizeof(mc->data));
1412
1413         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1414                                       &ctxt->exception);
1415         if (rc != X86EMUL_CONTINUE)
1416                 return rc;
1417
1418         mc->end += size;
1419
1420 read_cached:
1421         memcpy(dest, mc->data + mc->pos, size);
1422         mc->pos += size;
1423         return X86EMUL_CONTINUE;
1424 }
1425
1426 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1427                           struct segmented_address addr,
1428                           void *data,
1429                           unsigned size)
1430 {
1431         int rc;
1432         ulong linear;
1433
1434         rc = linearize(ctxt, addr, size, false, &linear);
1435         if (rc != X86EMUL_CONTINUE)
1436                 return rc;
1437         return read_emulated(ctxt, linear, data, size);
1438 }
1439
1440 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1441                            struct segmented_address addr,
1442                            const void *data,
1443                            unsigned size)
1444 {
1445         int rc;
1446         ulong linear;
1447
1448         rc = linearize(ctxt, addr, size, true, &linear);
1449         if (rc != X86EMUL_CONTINUE)
1450                 return rc;
1451         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1452                                          &ctxt->exception);
1453 }
1454
1455 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1456                              struct segmented_address addr,
1457                              const void *orig_data, const void *data,
1458                              unsigned size)
1459 {
1460         int rc;
1461         ulong linear;
1462
1463         rc = linearize(ctxt, addr, size, true, &linear);
1464         if (rc != X86EMUL_CONTINUE)
1465                 return rc;
1466         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1467                                            size, &ctxt->exception);
1468 }
1469
1470 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1471                            unsigned int size, unsigned short port,
1472                            void *dest)
1473 {
1474         struct read_cache *rc = &ctxt->io_read;
1475
1476         if (rc->pos == rc->end) { /* refill pio read ahead */
1477                 unsigned int in_page, n;
1478                 unsigned int count = ctxt->rep_prefix ?
1479                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1480                 in_page = (ctxt->eflags & X86_EFLAGS_DF) ?
1481                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1482                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1483                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1484                 if (n == 0)
1485                         n = 1;
1486                 rc->pos = rc->end = 0;
1487                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1488                         return 0;
1489                 rc->end = n * size;
1490         }
1491
1492         if (ctxt->rep_prefix && (ctxt->d & String) &&
1493             !(ctxt->eflags & X86_EFLAGS_DF)) {
1494                 ctxt->dst.data = rc->data + rc->pos;
1495                 ctxt->dst.type = OP_MEM_STR;
1496                 ctxt->dst.count = (rc->end - rc->pos) / size;
1497                 rc->pos = rc->end;
1498         } else {
1499                 memcpy(dest, rc->data + rc->pos, size);
1500                 rc->pos += size;
1501         }
1502         return 1;
1503 }
1504
1505 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1506                                      u16 index, struct desc_struct *desc)
1507 {
1508         struct desc_ptr dt;
1509         ulong addr;
1510
1511         ctxt->ops->get_idt(ctxt, &dt);
1512
1513         if (dt.size < index * 8 + 7)
1514                 return emulate_gp(ctxt, index << 3 | 0x2);
1515
1516         addr = dt.address + index * 8;
1517         return linear_read_system(ctxt, addr, desc, sizeof *desc);
1518 }
1519
1520 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1521                                      u16 selector, struct desc_ptr *dt)
1522 {
1523         const struct x86_emulate_ops *ops = ctxt->ops;
1524         u32 base3 = 0;
1525
1526         if (selector & 1 << 2) {
1527                 struct desc_struct desc;
1528                 u16 sel;
1529
1530                 memset (dt, 0, sizeof *dt);
1531                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1532                                       VCPU_SREG_LDTR))
1533                         return;
1534
1535                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1536                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1537         } else
1538                 ops->get_gdt(ctxt, dt);
1539 }
1540
1541 static int get_descriptor_ptr(struct x86_emulate_ctxt *ctxt,
1542                               u16 selector, ulong *desc_addr_p)
1543 {
1544         struct desc_ptr dt;
1545         u16 index = selector >> 3;
1546         ulong addr;
1547
1548         get_descriptor_table_ptr(ctxt, selector, &dt);
1549
1550         if (dt.size < index * 8 + 7)
1551                 return emulate_gp(ctxt, selector & 0xfffc);
1552
1553         addr = dt.address + index * 8;
1554
1555 #ifdef CONFIG_X86_64
1556         if (addr >> 32 != 0) {
1557                 u64 efer = 0;
1558
1559                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1560                 if (!(efer & EFER_LMA))
1561                         addr &= (u32)-1;
1562         }
1563 #endif
1564
1565         *desc_addr_p = addr;
1566         return X86EMUL_CONTINUE;
1567 }
1568
1569 /* allowed just for 8 bytes segments */
1570 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1571                                    u16 selector, struct desc_struct *desc,
1572                                    ulong *desc_addr_p)
1573 {
1574         int rc;
1575
1576         rc = get_descriptor_ptr(ctxt, selector, desc_addr_p);
1577         if (rc != X86EMUL_CONTINUE)
1578                 return rc;
1579
1580         return linear_read_system(ctxt, *desc_addr_p, desc, sizeof(*desc));
1581 }
1582
1583 /* allowed just for 8 bytes segments */
1584 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1585                                     u16 selector, struct desc_struct *desc)
1586 {
1587         int rc;
1588         ulong addr;
1589
1590         rc = get_descriptor_ptr(ctxt, selector, &addr);
1591         if (rc != X86EMUL_CONTINUE)
1592                 return rc;
1593
1594         return linear_write_system(ctxt, addr, desc, sizeof *desc);
1595 }
1596
1597 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1598                                      u16 selector, int seg, u8 cpl,
1599                                      enum x86_transfer_type transfer,
1600                                      struct desc_struct *desc)
1601 {
1602         struct desc_struct seg_desc, old_desc;
1603         u8 dpl, rpl;
1604         unsigned err_vec = GP_VECTOR;
1605         u32 err_code = 0;
1606         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1607         ulong desc_addr;
1608         int ret;
1609         u16 dummy;
1610         u32 base3 = 0;
1611
1612         memset(&seg_desc, 0, sizeof seg_desc);
1613
1614         if (ctxt->mode == X86EMUL_MODE_REAL) {
1615                 /* set real mode segment descriptor (keep limit etc. for
1616                  * unreal mode) */
1617                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1618                 set_desc_base(&seg_desc, selector << 4);
1619                 goto load;
1620         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1621                 /* VM86 needs a clean new segment descriptor */
1622                 set_desc_base(&seg_desc, selector << 4);
1623                 set_desc_limit(&seg_desc, 0xffff);
1624                 seg_desc.type = 3;
1625                 seg_desc.p = 1;
1626                 seg_desc.s = 1;
1627                 seg_desc.dpl = 3;
1628                 goto load;
1629         }
1630
1631         rpl = selector & 3;
1632
1633         /* TR should be in GDT only */
1634         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1635                 goto exception;
1636
1637         /* NULL selector is not valid for TR, CS and (except for long mode) SS */
1638         if (null_selector) {
1639                 if (seg == VCPU_SREG_CS || seg == VCPU_SREG_TR)
1640                         goto exception;
1641
1642                 if (seg == VCPU_SREG_SS) {
1643                         if (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl)
1644                                 goto exception;
1645
1646                         /*
1647                          * ctxt->ops->set_segment expects the CPL to be in
1648                          * SS.DPL, so fake an expand-up 32-bit data segment.
1649                          */
1650                         seg_desc.type = 3;
1651                         seg_desc.p = 1;
1652                         seg_desc.s = 1;
1653                         seg_desc.dpl = cpl;
1654                         seg_desc.d = 1;
1655                         seg_desc.g = 1;
1656                 }
1657
1658                 /* Skip all following checks */
1659                 goto load;
1660         }
1661
1662         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1663         if (ret != X86EMUL_CONTINUE)
1664                 return ret;
1665
1666         err_code = selector & 0xfffc;
1667         err_vec = (transfer == X86_TRANSFER_TASK_SWITCH) ? TS_VECTOR :
1668                                                            GP_VECTOR;
1669
1670         /* can't load system descriptor into segment selector */
1671         if (seg <= VCPU_SREG_GS && !seg_desc.s) {
1672                 if (transfer == X86_TRANSFER_CALL_JMP)
1673                         return X86EMUL_UNHANDLEABLE;
1674                 goto exception;
1675         }
1676
1677         dpl = seg_desc.dpl;
1678
1679         switch (seg) {
1680         case VCPU_SREG_SS:
1681                 /*
1682                  * segment is not a writable data segment or segment
1683                  * selector's RPL != CPL or segment selector's RPL != CPL
1684                  */
1685                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1686                         goto exception;
1687                 break;
1688         case VCPU_SREG_CS:
1689                 if (!(seg_desc.type & 8))
1690                         goto exception;
1691
1692                 if (seg_desc.type & 4) {
1693                         /* conforming */
1694                         if (dpl > cpl)
1695                                 goto exception;
1696                 } else {
1697                         /* nonconforming */
1698                         if (rpl > cpl || dpl != cpl)
1699                                 goto exception;
1700                 }
1701                 /* in long-mode d/b must be clear if l is set */
1702                 if (seg_desc.d && seg_desc.l) {
1703                         u64 efer = 0;
1704
1705                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1706                         if (efer & EFER_LMA)
1707                                 goto exception;
1708                 }
1709
1710                 /* CS(RPL) <- CPL */
1711                 selector = (selector & 0xfffc) | cpl;
1712                 break;
1713         case VCPU_SREG_TR:
1714                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1715                         goto exception;
1716                 break;
1717         case VCPU_SREG_LDTR:
1718                 if (seg_desc.s || seg_desc.type != 2)
1719                         goto exception;
1720                 break;
1721         default: /*  DS, ES, FS, or GS */
1722                 /*
1723                  * segment is not a data or readable code segment or
1724                  * ((segment is a data or nonconforming code segment)
1725                  * and (both RPL and CPL > DPL))
1726                  */
1727                 if ((seg_desc.type & 0xa) == 0x8 ||
1728                     (((seg_desc.type & 0xc) != 0xc) &&
1729                      (rpl > dpl && cpl > dpl)))
1730                         goto exception;
1731                 break;
1732         }
1733
1734         if (!seg_desc.p) {
1735                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1736                 goto exception;
1737         }
1738
1739         if (seg_desc.s) {
1740                 /* mark segment as accessed */
1741                 if (!(seg_desc.type & 1)) {
1742                         seg_desc.type |= 1;
1743                         ret = write_segment_descriptor(ctxt, selector,
1744                                                        &seg_desc);
1745                         if (ret != X86EMUL_CONTINUE)
1746                                 return ret;
1747                 }
1748         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1749                 ret = linear_read_system(ctxt, desc_addr+8, &base3, sizeof(base3));
1750                 if (ret != X86EMUL_CONTINUE)
1751                         return ret;
1752                 if (is_noncanonical_address(get_desc_base(&seg_desc) |
1753                                              ((u64)base3 << 32)))
1754                         return emulate_gp(ctxt, 0);
1755         }
1756
1757         if (seg == VCPU_SREG_TR) {
1758                 old_desc = seg_desc;
1759                 seg_desc.type |= 2; /* busy */
1760                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1761                                                   sizeof(seg_desc), &ctxt->exception);
1762                 if (ret != X86EMUL_CONTINUE)
1763                         return ret;
1764         }
1765 load:
1766         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1767         if (desc)
1768                 *desc = seg_desc;
1769         return X86EMUL_CONTINUE;
1770 exception:
1771         return emulate_exception(ctxt, err_vec, err_code, true);
1772 }
1773
1774 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1775                                    u16 selector, int seg)
1776 {
1777         u8 cpl = ctxt->ops->cpl(ctxt);
1778
1779         /*
1780          * None of MOV, POP and LSS can load a NULL selector in CPL=3, but
1781          * they can load it at CPL<3 (Intel's manual says only LSS can,
1782          * but it's wrong).
1783          *
1784          * However, the Intel manual says that putting IST=1/DPL=3 in
1785          * an interrupt gate will result in SS=3 (the AMD manual instead
1786          * says it doesn't), so allow SS=3 in __load_segment_descriptor
1787          * and only forbid it here.
1788          */
1789         if (seg == VCPU_SREG_SS && selector == 3 &&
1790             ctxt->mode == X86EMUL_MODE_PROT64)
1791                 return emulate_exception(ctxt, GP_VECTOR, 0, true);
1792
1793         return __load_segment_descriptor(ctxt, selector, seg, cpl,
1794                                          X86_TRANSFER_NONE, NULL);
1795 }
1796
1797 static void write_register_operand(struct operand *op)
1798 {
1799         return assign_register(op->addr.reg, op->val, op->bytes);
1800 }
1801
1802 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1803 {
1804         switch (op->type) {
1805         case OP_REG:
1806                 write_register_operand(op);
1807                 break;
1808         case OP_MEM:
1809                 if (ctxt->lock_prefix)
1810                         return segmented_cmpxchg(ctxt,
1811                                                  op->addr.mem,
1812                                                  &op->orig_val,
1813                                                  &op->val,
1814                                                  op->bytes);
1815                 else
1816                         return segmented_write(ctxt,
1817                                                op->addr.mem,
1818                                                &op->val,
1819                                                op->bytes);
1820                 break;
1821         case OP_MEM_STR:
1822                 return segmented_write(ctxt,
1823                                        op->addr.mem,
1824                                        op->data,
1825                                        op->bytes * op->count);
1826                 break;
1827         case OP_XMM:
1828                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1829                 break;
1830         case OP_MM:
1831                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1832                 break;
1833         case OP_NONE:
1834                 /* no writeback */
1835                 break;
1836         default:
1837                 break;
1838         }
1839         return X86EMUL_CONTINUE;
1840 }
1841
1842 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1843 {
1844         struct segmented_address addr;
1845
1846         rsp_increment(ctxt, -bytes);
1847         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1848         addr.seg = VCPU_SREG_SS;
1849
1850         return segmented_write(ctxt, addr, data, bytes);
1851 }
1852
1853 static int em_push(struct x86_emulate_ctxt *ctxt)
1854 {
1855         /* Disable writeback. */
1856         ctxt->dst.type = OP_NONE;
1857         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1858 }
1859
1860 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1861                        void *dest, int len)
1862 {
1863         int rc;
1864         struct segmented_address addr;
1865
1866         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1867         addr.seg = VCPU_SREG_SS;
1868         rc = segmented_read(ctxt, addr, dest, len);
1869         if (rc != X86EMUL_CONTINUE)
1870                 return rc;
1871
1872         rsp_increment(ctxt, len);
1873         return rc;
1874 }
1875
1876 static int em_pop(struct x86_emulate_ctxt *ctxt)
1877 {
1878         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1879 }
1880
1881 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1882                         void *dest, int len)
1883 {
1884         int rc;
1885         unsigned long val, change_mask;
1886         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
1887         int cpl = ctxt->ops->cpl(ctxt);
1888
1889         rc = emulate_pop(ctxt, &val, len);
1890         if (rc != X86EMUL_CONTINUE)
1891                 return rc;
1892
1893         change_mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
1894                       X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_OF |
1895                       X86_EFLAGS_TF | X86_EFLAGS_DF | X86_EFLAGS_NT |
1896                       X86_EFLAGS_AC | X86_EFLAGS_ID;
1897
1898         switch(ctxt->mode) {
1899         case X86EMUL_MODE_PROT64:
1900         case X86EMUL_MODE_PROT32:
1901         case X86EMUL_MODE_PROT16:
1902                 if (cpl == 0)
1903                         change_mask |= X86_EFLAGS_IOPL;
1904                 if (cpl <= iopl)
1905                         change_mask |= X86_EFLAGS_IF;
1906                 break;
1907         case X86EMUL_MODE_VM86:
1908                 if (iopl < 3)
1909                         return emulate_gp(ctxt, 0);
1910                 change_mask |= X86_EFLAGS_IF;
1911                 break;
1912         default: /* real mode */
1913                 change_mask |= (X86_EFLAGS_IOPL | X86_EFLAGS_IF);
1914                 break;
1915         }
1916
1917         *(unsigned long *)dest =
1918                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1919
1920         return rc;
1921 }
1922
1923 static int em_popf(struct x86_emulate_ctxt *ctxt)
1924 {
1925         ctxt->dst.type = OP_REG;
1926         ctxt->dst.addr.reg = &ctxt->eflags;
1927         ctxt->dst.bytes = ctxt->op_bytes;
1928         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1929 }
1930
1931 static int em_enter(struct x86_emulate_ctxt *ctxt)
1932 {
1933         int rc;
1934         unsigned frame_size = ctxt->src.val;
1935         unsigned nesting_level = ctxt->src2.val & 31;
1936         ulong rbp;
1937
1938         if (nesting_level)
1939                 return X86EMUL_UNHANDLEABLE;
1940
1941         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1942         rc = push(ctxt, &rbp, stack_size(ctxt));
1943         if (rc != X86EMUL_CONTINUE)
1944                 return rc;
1945         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1946                       stack_mask(ctxt));
1947         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1948                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1949                       stack_mask(ctxt));
1950         return X86EMUL_CONTINUE;
1951 }
1952
1953 static int em_leave(struct x86_emulate_ctxt *ctxt)
1954 {
1955         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1956                       stack_mask(ctxt));
1957         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1958 }
1959
1960 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1961 {
1962         int seg = ctxt->src2.val;
1963
1964         ctxt->src.val = get_segment_selector(ctxt, seg);
1965         if (ctxt->op_bytes == 4) {
1966                 rsp_increment(ctxt, -2);
1967                 ctxt->op_bytes = 2;
1968         }
1969
1970         return em_push(ctxt);
1971 }
1972
1973 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1974 {
1975         int seg = ctxt->src2.val;
1976         unsigned long selector;
1977         int rc;
1978
1979         rc = emulate_pop(ctxt, &selector, 2);
1980         if (rc != X86EMUL_CONTINUE)
1981                 return rc;
1982
1983         if (seg == VCPU_SREG_SS)
1984                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1985         if (ctxt->op_bytes > 2)
1986                 rsp_increment(ctxt, ctxt->op_bytes - 2);
1987
1988         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1989         return rc;
1990 }
1991
1992 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1993 {
1994         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1995         int rc = X86EMUL_CONTINUE;
1996         int reg = VCPU_REGS_RAX;
1997
1998         while (reg <= VCPU_REGS_RDI) {
1999                 (reg == VCPU_REGS_RSP) ?
2000                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
2001
2002                 rc = em_push(ctxt);
2003                 if (rc != X86EMUL_CONTINUE)
2004                         return rc;
2005
2006                 ++reg;
2007         }
2008
2009         return rc;
2010 }
2011
2012 static int em_pushf(struct x86_emulate_ctxt *ctxt)
2013 {
2014         ctxt->src.val = (unsigned long)ctxt->eflags & ~X86_EFLAGS_VM;
2015         return em_push(ctxt);
2016 }
2017
2018 static int em_popa(struct x86_emulate_ctxt *ctxt)
2019 {
2020         int rc = X86EMUL_CONTINUE;
2021         int reg = VCPU_REGS_RDI;
2022         u32 val;
2023
2024         while (reg >= VCPU_REGS_RAX) {
2025                 if (reg == VCPU_REGS_RSP) {
2026                         rsp_increment(ctxt, ctxt->op_bytes);
2027                         --reg;
2028                 }
2029
2030                 rc = emulate_pop(ctxt, &val, ctxt->op_bytes);
2031                 if (rc != X86EMUL_CONTINUE)
2032                         break;
2033                 assign_register(reg_rmw(ctxt, reg), val, ctxt->op_bytes);
2034                 --reg;
2035         }
2036         return rc;
2037 }
2038
2039 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2040 {
2041         const struct x86_emulate_ops *ops = ctxt->ops;
2042         int rc;
2043         struct desc_ptr dt;
2044         gva_t cs_addr;
2045         gva_t eip_addr;
2046         u16 cs, eip;
2047
2048         /* TODO: Add limit checks */
2049         ctxt->src.val = ctxt->eflags;
2050         rc = em_push(ctxt);
2051         if (rc != X86EMUL_CONTINUE)
2052                 return rc;
2053
2054         ctxt->eflags &= ~(X86_EFLAGS_IF | X86_EFLAGS_TF | X86_EFLAGS_AC);
2055
2056         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
2057         rc = em_push(ctxt);
2058         if (rc != X86EMUL_CONTINUE)
2059                 return rc;
2060
2061         ctxt->src.val = ctxt->_eip;
2062         rc = em_push(ctxt);
2063         if (rc != X86EMUL_CONTINUE)
2064                 return rc;
2065
2066         ops->get_idt(ctxt, &dt);
2067
2068         eip_addr = dt.address + (irq << 2);
2069         cs_addr = dt.address + (irq << 2) + 2;
2070
2071         rc = linear_read_system(ctxt, cs_addr, &cs, 2);
2072         if (rc != X86EMUL_CONTINUE)
2073                 return rc;
2074
2075         rc = linear_read_system(ctxt, eip_addr, &eip, 2);
2076         if (rc != X86EMUL_CONTINUE)
2077                 return rc;
2078
2079         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
2080         if (rc != X86EMUL_CONTINUE)
2081                 return rc;
2082
2083         ctxt->_eip = eip;
2084
2085         return rc;
2086 }
2087
2088 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2089 {
2090         int rc;
2091
2092         invalidate_registers(ctxt);
2093         rc = __emulate_int_real(ctxt, irq);
2094         if (rc == X86EMUL_CONTINUE)
2095                 writeback_registers(ctxt);
2096         return rc;
2097 }
2098
2099 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
2100 {
2101         switch(ctxt->mode) {
2102         case X86EMUL_MODE_REAL:
2103                 return __emulate_int_real(ctxt, irq);
2104         case X86EMUL_MODE_VM86:
2105         case X86EMUL_MODE_PROT16:
2106         case X86EMUL_MODE_PROT32:
2107         case X86EMUL_MODE_PROT64:
2108         default:
2109                 /* Protected mode interrupts unimplemented yet */
2110                 return X86EMUL_UNHANDLEABLE;
2111         }
2112 }
2113
2114 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
2115 {
2116         int rc = X86EMUL_CONTINUE;
2117         unsigned long temp_eip = 0;
2118         unsigned long temp_eflags = 0;
2119         unsigned long cs = 0;
2120         unsigned long mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
2121                              X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_TF |
2122                              X86_EFLAGS_IF | X86_EFLAGS_DF | X86_EFLAGS_OF |
2123                              X86_EFLAGS_IOPL | X86_EFLAGS_NT | X86_EFLAGS_RF |
2124                              X86_EFLAGS_AC | X86_EFLAGS_ID |
2125                              X86_EFLAGS_FIXED;
2126         unsigned long vm86_mask = X86_EFLAGS_VM | X86_EFLAGS_VIF |
2127                                   X86_EFLAGS_VIP;
2128
2129         /* TODO: Add stack limit check */
2130
2131         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
2132
2133         if (rc != X86EMUL_CONTINUE)
2134                 return rc;
2135
2136         if (temp_eip & ~0xffff)
2137                 return emulate_gp(ctxt, 0);
2138
2139         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2140
2141         if (rc != X86EMUL_CONTINUE)
2142                 return rc;
2143
2144         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
2145
2146         if (rc != X86EMUL_CONTINUE)
2147                 return rc;
2148
2149         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2150
2151         if (rc != X86EMUL_CONTINUE)
2152                 return rc;
2153
2154         ctxt->_eip = temp_eip;
2155
2156         if (ctxt->op_bytes == 4)
2157                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2158         else if (ctxt->op_bytes == 2) {
2159                 ctxt->eflags &= ~0xffff;
2160                 ctxt->eflags |= temp_eflags;
2161         }
2162
2163         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2164         ctxt->eflags |= X86_EFLAGS_FIXED;
2165         ctxt->ops->set_nmi_mask(ctxt, false);
2166
2167         return rc;
2168 }
2169
2170 static int em_iret(struct x86_emulate_ctxt *ctxt)
2171 {
2172         switch(ctxt->mode) {
2173         case X86EMUL_MODE_REAL:
2174                 return emulate_iret_real(ctxt);
2175         case X86EMUL_MODE_VM86:
2176         case X86EMUL_MODE_PROT16:
2177         case X86EMUL_MODE_PROT32:
2178         case X86EMUL_MODE_PROT64:
2179         default:
2180                 /* iret from protected mode unimplemented yet */
2181                 return X86EMUL_UNHANDLEABLE;
2182         }
2183 }
2184
2185 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2186 {
2187         int rc;
2188         unsigned short sel;
2189         struct desc_struct new_desc;
2190         u8 cpl = ctxt->ops->cpl(ctxt);
2191
2192         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2193
2194         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
2195                                        X86_TRANSFER_CALL_JMP,
2196                                        &new_desc);
2197         if (rc != X86EMUL_CONTINUE)
2198                 return rc;
2199
2200         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
2201         /* Error handling is not implemented. */
2202         if (rc != X86EMUL_CONTINUE)
2203                 return X86EMUL_UNHANDLEABLE;
2204
2205         return rc;
2206 }
2207
2208 static int em_jmp_abs(struct x86_emulate_ctxt *ctxt)
2209 {
2210         return assign_eip_near(ctxt, ctxt->src.val);
2211 }
2212
2213 static int em_call_near_abs(struct x86_emulate_ctxt *ctxt)
2214 {
2215         int rc;
2216         long int old_eip;
2217
2218         old_eip = ctxt->_eip;
2219         rc = assign_eip_near(ctxt, ctxt->src.val);
2220         if (rc != X86EMUL_CONTINUE)
2221                 return rc;
2222         ctxt->src.val = old_eip;
2223         rc = em_push(ctxt);
2224         return rc;
2225 }
2226
2227 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2228 {
2229         u64 old = ctxt->dst.orig_val64;
2230
2231         if (ctxt->dst.bytes == 16)
2232                 return X86EMUL_UNHANDLEABLE;
2233
2234         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2235             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2236                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2237                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2238                 ctxt->eflags &= ~X86_EFLAGS_ZF;
2239         } else {
2240                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2241                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2242
2243                 ctxt->eflags |= X86_EFLAGS_ZF;
2244         }
2245         return X86EMUL_CONTINUE;
2246 }
2247
2248 static int em_ret(struct x86_emulate_ctxt *ctxt)
2249 {
2250         int rc;
2251         unsigned long eip;
2252
2253         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2254         if (rc != X86EMUL_CONTINUE)
2255                 return rc;
2256
2257         return assign_eip_near(ctxt, eip);
2258 }
2259
2260 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2261 {
2262         int rc;
2263         unsigned long eip, cs;
2264         int cpl = ctxt->ops->cpl(ctxt);
2265         struct desc_struct new_desc;
2266
2267         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2268         if (rc != X86EMUL_CONTINUE)
2269                 return rc;
2270         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2271         if (rc != X86EMUL_CONTINUE)
2272                 return rc;
2273         /* Outer-privilege level return is not implemented */
2274         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2275                 return X86EMUL_UNHANDLEABLE;
2276         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, cpl,
2277                                        X86_TRANSFER_RET,
2278                                        &new_desc);
2279         if (rc != X86EMUL_CONTINUE)
2280                 return rc;
2281         rc = assign_eip_far(ctxt, eip, &new_desc);
2282         /* Error handling is not implemented. */
2283         if (rc != X86EMUL_CONTINUE)
2284                 return X86EMUL_UNHANDLEABLE;
2285
2286         return rc;
2287 }
2288
2289 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2290 {
2291         int rc;
2292
2293         rc = em_ret_far(ctxt);
2294         if (rc != X86EMUL_CONTINUE)
2295                 return rc;
2296         rsp_increment(ctxt, ctxt->src.val);
2297         return X86EMUL_CONTINUE;
2298 }
2299
2300 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2301 {
2302         /* Save real source value, then compare EAX against destination. */
2303         ctxt->dst.orig_val = ctxt->dst.val;
2304         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2305         ctxt->src.orig_val = ctxt->src.val;
2306         ctxt->src.val = ctxt->dst.orig_val;
2307         fastop(ctxt, em_cmp);
2308
2309         if (ctxt->eflags & X86_EFLAGS_ZF) {
2310                 /* Success: write back to memory; no update of EAX */
2311                 ctxt->src.type = OP_NONE;
2312                 ctxt->dst.val = ctxt->src.orig_val;
2313         } else {
2314                 /* Failure: write the value we saw to EAX. */
2315                 ctxt->src.type = OP_REG;
2316                 ctxt->src.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2317                 ctxt->src.val = ctxt->dst.orig_val;
2318                 /* Create write-cycle to dest by writing the same value */
2319                 ctxt->dst.val = ctxt->dst.orig_val;
2320         }
2321         return X86EMUL_CONTINUE;
2322 }
2323
2324 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2325 {
2326         int seg = ctxt->src2.val;
2327         unsigned short sel;
2328         int rc;
2329
2330         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2331
2332         rc = load_segment_descriptor(ctxt, sel, seg);
2333         if (rc != X86EMUL_CONTINUE)
2334                 return rc;
2335
2336         ctxt->dst.val = ctxt->src.val;
2337         return rc;
2338 }
2339
2340 static int emulator_has_longmode(struct x86_emulate_ctxt *ctxt)
2341 {
2342         u32 eax, ebx, ecx, edx;
2343
2344         eax = 0x80000001;
2345         ecx = 0;
2346         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2347         return edx & bit(X86_FEATURE_LM);
2348 }
2349
2350 #define GET_SMSTATE(type, smbase, offset)                                 \
2351         ({                                                                \
2352          type __val;                                                      \
2353          int r = ctxt->ops->read_phys(ctxt, smbase + offset, &__val,      \
2354                                       sizeof(__val));                     \
2355          if (r != X86EMUL_CONTINUE)                                       \
2356                  return X86EMUL_UNHANDLEABLE;                             \
2357          __val;                                                           \
2358         })
2359
2360 static void rsm_set_desc_flags(struct desc_struct *desc, u32 flags)
2361 {
2362         desc->g    = (flags >> 23) & 1;
2363         desc->d    = (flags >> 22) & 1;
2364         desc->l    = (flags >> 21) & 1;
2365         desc->avl  = (flags >> 20) & 1;
2366         desc->p    = (flags >> 15) & 1;
2367         desc->dpl  = (flags >> 13) & 3;
2368         desc->s    = (flags >> 12) & 1;
2369         desc->type = (flags >>  8) & 15;
2370 }
2371
2372 static int rsm_load_seg_32(struct x86_emulate_ctxt *ctxt, u64 smbase, int n)
2373 {
2374         struct desc_struct desc;
2375         int offset;
2376         u16 selector;
2377
2378         selector = GET_SMSTATE(u32, smbase, 0x7fa8 + n * 4);
2379
2380         if (n < 3)
2381                 offset = 0x7f84 + n * 12;
2382         else
2383                 offset = 0x7f2c + (n - 3) * 12;
2384
2385         set_desc_base(&desc,      GET_SMSTATE(u32, smbase, offset + 8));
2386         set_desc_limit(&desc,     GET_SMSTATE(u32, smbase, offset + 4));
2387         rsm_set_desc_flags(&desc, GET_SMSTATE(u32, smbase, offset));
2388         ctxt->ops->set_segment(ctxt, selector, &desc, 0, n);
2389         return X86EMUL_CONTINUE;
2390 }
2391
2392 static int rsm_load_seg_64(struct x86_emulate_ctxt *ctxt, u64 smbase, int n)
2393 {
2394         struct desc_struct desc;
2395         int offset;
2396         u16 selector;
2397         u32 base3;
2398
2399         offset = 0x7e00 + n * 16;
2400
2401         selector =                GET_SMSTATE(u16, smbase, offset);
2402         rsm_set_desc_flags(&desc, GET_SMSTATE(u16, smbase, offset + 2) << 8);
2403         set_desc_limit(&desc,     GET_SMSTATE(u32, smbase, offset + 4));
2404         set_desc_base(&desc,      GET_SMSTATE(u32, smbase, offset + 8));
2405         base3 =                   GET_SMSTATE(u32, smbase, offset + 12);
2406
2407         ctxt->ops->set_segment(ctxt, selector, &desc, base3, n);
2408         return X86EMUL_CONTINUE;
2409 }
2410
2411 static int rsm_enter_protected_mode(struct x86_emulate_ctxt *ctxt,
2412                                     u64 cr0, u64 cr3, u64 cr4)
2413 {
2414         int bad;
2415         u64 pcid;
2416
2417         /* In order to later set CR4.PCIDE, CR3[11:0] must be zero.  */
2418         pcid = 0;
2419         if (cr4 & X86_CR4_PCIDE) {
2420                 pcid = cr3 & 0xfff;
2421                 cr3 &= ~0xfff;
2422         }
2423
2424         bad = ctxt->ops->set_cr(ctxt, 3, cr3);
2425         if (bad)
2426                 return X86EMUL_UNHANDLEABLE;
2427
2428         /*
2429          * First enable PAE, long mode needs it before CR0.PG = 1 is set.
2430          * Then enable protected mode.  However, PCID cannot be enabled
2431          * if EFER.LMA=0, so set it separately.
2432          */
2433         bad = ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2434         if (bad)
2435                 return X86EMUL_UNHANDLEABLE;
2436
2437         bad = ctxt->ops->set_cr(ctxt, 0, cr0);
2438         if (bad)
2439                 return X86EMUL_UNHANDLEABLE;
2440
2441         if (cr4 & X86_CR4_PCIDE) {
2442                 bad = ctxt->ops->set_cr(ctxt, 4, cr4);
2443                 if (bad)
2444                         return X86EMUL_UNHANDLEABLE;
2445                 if (pcid) {
2446                         bad = ctxt->ops->set_cr(ctxt, 3, cr3 | pcid);
2447                         if (bad)
2448                                 return X86EMUL_UNHANDLEABLE;
2449                 }
2450
2451         }
2452
2453         return X86EMUL_CONTINUE;
2454 }
2455
2456 static int rsm_load_state_32(struct x86_emulate_ctxt *ctxt, u64 smbase)
2457 {
2458         struct desc_struct desc;
2459         struct desc_ptr dt;
2460         u16 selector;
2461         u32 val, cr0, cr3, cr4;
2462         int i;
2463
2464         cr0 =                      GET_SMSTATE(u32, smbase, 0x7ffc);
2465         cr3 =                      GET_SMSTATE(u32, smbase, 0x7ff8);
2466         ctxt->eflags =             GET_SMSTATE(u32, smbase, 0x7ff4) | X86_EFLAGS_FIXED;
2467         ctxt->_eip =               GET_SMSTATE(u32, smbase, 0x7ff0);
2468
2469         for (i = 0; i < 8; i++)
2470                 *reg_write(ctxt, i) = GET_SMSTATE(u32, smbase, 0x7fd0 + i * 4);
2471
2472         val = GET_SMSTATE(u32, smbase, 0x7fcc);
2473         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2474         val = GET_SMSTATE(u32, smbase, 0x7fc8);
2475         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2476
2477         selector =                 GET_SMSTATE(u32, smbase, 0x7fc4);
2478         set_desc_base(&desc,       GET_SMSTATE(u32, smbase, 0x7f64));
2479         set_desc_limit(&desc,      GET_SMSTATE(u32, smbase, 0x7f60));
2480         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smbase, 0x7f5c));
2481         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_TR);
2482
2483         selector =                 GET_SMSTATE(u32, smbase, 0x7fc0);
2484         set_desc_base(&desc,       GET_SMSTATE(u32, smbase, 0x7f80));
2485         set_desc_limit(&desc,      GET_SMSTATE(u32, smbase, 0x7f7c));
2486         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smbase, 0x7f78));
2487         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_LDTR);
2488
2489         dt.address =               GET_SMSTATE(u32, smbase, 0x7f74);
2490         dt.size =                  GET_SMSTATE(u32, smbase, 0x7f70);
2491         ctxt->ops->set_gdt(ctxt, &dt);
2492
2493         dt.address =               GET_SMSTATE(u32, smbase, 0x7f58);
2494         dt.size =                  GET_SMSTATE(u32, smbase, 0x7f54);
2495         ctxt->ops->set_idt(ctxt, &dt);
2496
2497         for (i = 0; i < 6; i++) {
2498                 int r = rsm_load_seg_32(ctxt, smbase, i);
2499                 if (r != X86EMUL_CONTINUE)
2500                         return r;
2501         }
2502
2503         cr4 = GET_SMSTATE(u32, smbase, 0x7f14);
2504
2505         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smbase, 0x7ef8));
2506
2507         return rsm_enter_protected_mode(ctxt, cr0, cr3, cr4);
2508 }
2509
2510 static int rsm_load_state_64(struct x86_emulate_ctxt *ctxt, u64 smbase)
2511 {
2512         struct desc_struct desc;
2513         struct desc_ptr dt;
2514         u64 val, cr0, cr3, cr4;
2515         u32 base3;
2516         u16 selector;
2517         int i, r;
2518
2519         for (i = 0; i < 16; i++)
2520                 *reg_write(ctxt, i) = GET_SMSTATE(u64, smbase, 0x7ff8 - i * 8);
2521
2522         ctxt->_eip   = GET_SMSTATE(u64, smbase, 0x7f78);
2523         ctxt->eflags = GET_SMSTATE(u32, smbase, 0x7f70) | X86_EFLAGS_FIXED;
2524
2525         val = GET_SMSTATE(u32, smbase, 0x7f68);
2526         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2527         val = GET_SMSTATE(u32, smbase, 0x7f60);
2528         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2529
2530         cr0 =                       GET_SMSTATE(u64, smbase, 0x7f58);
2531         cr3 =                       GET_SMSTATE(u64, smbase, 0x7f50);
2532         cr4 =                       GET_SMSTATE(u64, smbase, 0x7f48);
2533         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smbase, 0x7f00));
2534         val =                       GET_SMSTATE(u64, smbase, 0x7ed0);
2535         ctxt->ops->set_msr(ctxt, MSR_EFER, val & ~EFER_LMA);
2536
2537         selector =                  GET_SMSTATE(u32, smbase, 0x7e90);
2538         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smbase, 0x7e92) << 8);
2539         set_desc_limit(&desc,       GET_SMSTATE(u32, smbase, 0x7e94));
2540         set_desc_base(&desc,        GET_SMSTATE(u32, smbase, 0x7e98));
2541         base3 =                     GET_SMSTATE(u32, smbase, 0x7e9c);
2542         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_TR);
2543
2544         dt.size =                   GET_SMSTATE(u32, smbase, 0x7e84);
2545         dt.address =                GET_SMSTATE(u64, smbase, 0x7e88);
2546         ctxt->ops->set_idt(ctxt, &dt);
2547
2548         selector =                  GET_SMSTATE(u32, smbase, 0x7e70);
2549         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smbase, 0x7e72) << 8);
2550         set_desc_limit(&desc,       GET_SMSTATE(u32, smbase, 0x7e74));
2551         set_desc_base(&desc,        GET_SMSTATE(u32, smbase, 0x7e78));
2552         base3 =                     GET_SMSTATE(u32, smbase, 0x7e7c);
2553         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_LDTR);
2554
2555         dt.size =                   GET_SMSTATE(u32, smbase, 0x7e64);
2556         dt.address =                GET_SMSTATE(u64, smbase, 0x7e68);
2557         ctxt->ops->set_gdt(ctxt, &dt);
2558
2559         r = rsm_enter_protected_mode(ctxt, cr0, cr3, cr4);
2560         if (r != X86EMUL_CONTINUE)
2561                 return r;
2562
2563         for (i = 0; i < 6; i++) {
2564                 r = rsm_load_seg_64(ctxt, smbase, i);
2565                 if (r != X86EMUL_CONTINUE)
2566                         return r;
2567         }
2568
2569         return X86EMUL_CONTINUE;
2570 }
2571
2572 static int em_rsm(struct x86_emulate_ctxt *ctxt)
2573 {
2574         unsigned long cr0, cr4, efer;
2575         u64 smbase;
2576         int ret;
2577
2578         if ((ctxt->ops->get_hflags(ctxt) & X86EMUL_SMM_MASK) == 0)
2579                 return emulate_ud(ctxt);
2580
2581         /*
2582          * Get back to real mode, to prepare a safe state in which to load
2583          * CR0/CR3/CR4/EFER.  It's all a bit more complicated if the vCPU
2584          * supports long mode.
2585          */
2586         if (emulator_has_longmode(ctxt)) {
2587                 struct desc_struct cs_desc;
2588
2589                 /* Zero CR4.PCIDE before CR0.PG.  */
2590                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2591                 if (cr4 & X86_CR4_PCIDE)
2592                         ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2593
2594                 /* A 32-bit code segment is required to clear EFER.LMA.  */
2595                 memset(&cs_desc, 0, sizeof(cs_desc));
2596                 cs_desc.type = 0xb;
2597                 cs_desc.s = cs_desc.g = cs_desc.p = 1;
2598                 ctxt->ops->set_segment(ctxt, 0, &cs_desc, 0, VCPU_SREG_CS);
2599         }
2600
2601         /* For the 64-bit case, this will clear EFER.LMA.  */
2602         cr0 = ctxt->ops->get_cr(ctxt, 0);
2603         if (cr0 & X86_CR0_PE)
2604                 ctxt->ops->set_cr(ctxt, 0, cr0 & ~(X86_CR0_PG | X86_CR0_PE));
2605
2606         if (emulator_has_longmode(ctxt)) {
2607                 /* Clear CR4.PAE before clearing EFER.LME. */
2608                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2609                 if (cr4 & X86_CR4_PAE)
2610                         ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PAE);
2611
2612                 /* And finally go back to 32-bit mode.  */
2613                 efer = 0;
2614                 ctxt->ops->set_msr(ctxt, MSR_EFER, efer);
2615         }
2616
2617         smbase = ctxt->ops->get_smbase(ctxt);
2618         if (emulator_has_longmode(ctxt))
2619                 ret = rsm_load_state_64(ctxt, smbase + 0x8000);
2620         else
2621                 ret = rsm_load_state_32(ctxt, smbase + 0x8000);
2622
2623         if (ret != X86EMUL_CONTINUE) {
2624                 /* FIXME: should triple fault */
2625                 return X86EMUL_UNHANDLEABLE;
2626         }
2627
2628         if ((ctxt->ops->get_hflags(ctxt) & X86EMUL_SMM_INSIDE_NMI_MASK) == 0)
2629                 ctxt->ops->set_nmi_mask(ctxt, false);
2630
2631         ctxt->ops->set_hflags(ctxt, ctxt->ops->get_hflags(ctxt) &
2632                 ~(X86EMUL_SMM_INSIDE_NMI_MASK | X86EMUL_SMM_MASK));
2633         return X86EMUL_CONTINUE;
2634 }
2635
2636 static void
2637 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2638                         struct desc_struct *cs, struct desc_struct *ss)
2639 {
2640         cs->l = 0;              /* will be adjusted later */
2641         set_desc_base(cs, 0);   /* flat segment */
2642         cs->g = 1;              /* 4kb granularity */
2643         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2644         cs->type = 0x0b;        /* Read, Execute, Accessed */
2645         cs->s = 1;
2646         cs->dpl = 0;            /* will be adjusted later */
2647         cs->p = 1;
2648         cs->d = 1;
2649         cs->avl = 0;
2650
2651         set_desc_base(ss, 0);   /* flat segment */
2652         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2653         ss->g = 1;              /* 4kb granularity */
2654         ss->s = 1;
2655         ss->type = 0x03;        /* Read/Write, Accessed */
2656         ss->d = 1;              /* 32bit stack segment */
2657         ss->dpl = 0;
2658         ss->p = 1;
2659         ss->l = 0;
2660         ss->avl = 0;
2661 }
2662
2663 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2664 {
2665         u32 eax, ebx, ecx, edx;
2666
2667         eax = ecx = 0;
2668         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2669         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2670                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2671                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2672 }
2673
2674 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2675 {
2676         const struct x86_emulate_ops *ops = ctxt->ops;
2677         u32 eax, ebx, ecx, edx;
2678
2679         /*
2680          * syscall should always be enabled in longmode - so only become
2681          * vendor specific (cpuid) if other modes are active...
2682          */
2683         if (ctxt->mode == X86EMUL_MODE_PROT64)
2684                 return true;
2685
2686         eax = 0x00000000;
2687         ecx = 0x00000000;
2688         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2689         /*
2690          * Intel ("GenuineIntel")
2691          * remark: Intel CPUs only support "syscall" in 64bit
2692          * longmode. Also an 64bit guest with a
2693          * 32bit compat-app running will #UD !! While this
2694          * behaviour can be fixed (by emulating) into AMD
2695          * response - CPUs of AMD can't behave like Intel.
2696          */
2697         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2698             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2699             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2700                 return false;
2701
2702         /* AMD ("AuthenticAMD") */
2703         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2704             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2705             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2706                 return true;
2707
2708         /* AMD ("AMDisbetter!") */
2709         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2710             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2711             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2712                 return true;
2713
2714         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2715         return false;
2716 }
2717
2718 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2719 {
2720         const struct x86_emulate_ops *ops = ctxt->ops;
2721         struct desc_struct cs, ss;
2722         u64 msr_data;
2723         u16 cs_sel, ss_sel;
2724         u64 efer = 0;
2725
2726         /* syscall is not available in real mode */
2727         if (ctxt->mode == X86EMUL_MODE_REAL ||
2728             ctxt->mode == X86EMUL_MODE_VM86)
2729                 return emulate_ud(ctxt);
2730
2731         if (!(em_syscall_is_enabled(ctxt)))
2732                 return emulate_ud(ctxt);
2733
2734         ops->get_msr(ctxt, MSR_EFER, &efer);
2735         setup_syscalls_segments(ctxt, &cs, &ss);
2736
2737         if (!(efer & EFER_SCE))
2738                 return emulate_ud(ctxt);
2739
2740         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2741         msr_data >>= 32;
2742         cs_sel = (u16)(msr_data & 0xfffc);
2743         ss_sel = (u16)(msr_data + 8);
2744
2745         if (efer & EFER_LMA) {
2746                 cs.d = 0;
2747                 cs.l = 1;
2748         }
2749         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2750         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2751
2752         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2753         if (efer & EFER_LMA) {
2754 #ifdef CONFIG_X86_64
2755                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2756
2757                 ops->get_msr(ctxt,
2758                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2759                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2760                 ctxt->_eip = msr_data;
2761
2762                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2763                 ctxt->eflags &= ~msr_data;
2764                 ctxt->eflags |= X86_EFLAGS_FIXED;
2765 #endif
2766         } else {
2767                 /* legacy mode */
2768                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2769                 ctxt->_eip = (u32)msr_data;
2770
2771                 ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2772         }
2773
2774         ctxt->tf = (ctxt->eflags & X86_EFLAGS_TF) != 0;
2775         return X86EMUL_CONTINUE;
2776 }
2777
2778 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2779 {
2780         const struct x86_emulate_ops *ops = ctxt->ops;
2781         struct desc_struct cs, ss;
2782         u64 msr_data;
2783         u16 cs_sel, ss_sel;
2784         u64 efer = 0;
2785
2786         ops->get_msr(ctxt, MSR_EFER, &efer);
2787         /* inject #GP if in real mode */
2788         if (ctxt->mode == X86EMUL_MODE_REAL)
2789                 return emulate_gp(ctxt, 0);
2790
2791         /*
2792          * Not recognized on AMD in compat mode (but is recognized in legacy
2793          * mode).
2794          */
2795         if ((ctxt->mode != X86EMUL_MODE_PROT64) && (efer & EFER_LMA)
2796             && !vendor_intel(ctxt))
2797                 return emulate_ud(ctxt);
2798
2799         /* sysenter/sysexit have not been tested in 64bit mode. */
2800         if (ctxt->mode == X86EMUL_MODE_PROT64)
2801                 return X86EMUL_UNHANDLEABLE;
2802
2803         setup_syscalls_segments(ctxt, &cs, &ss);
2804
2805         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2806         if ((msr_data & 0xfffc) == 0x0)
2807                 return emulate_gp(ctxt, 0);
2808
2809         ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2810         cs_sel = (u16)msr_data & ~SEGMENT_RPL_MASK;
2811         ss_sel = cs_sel + 8;
2812         if (efer & EFER_LMA) {
2813                 cs.d = 0;
2814                 cs.l = 1;
2815         }
2816
2817         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2818         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2819
2820         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2821         ctxt->_eip = (efer & EFER_LMA) ? msr_data : (u32)msr_data;
2822
2823         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2824         *reg_write(ctxt, VCPU_REGS_RSP) = (efer & EFER_LMA) ? msr_data :
2825                                                               (u32)msr_data;
2826
2827         return X86EMUL_CONTINUE;
2828 }
2829
2830 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2831 {
2832         const struct x86_emulate_ops *ops = ctxt->ops;
2833         struct desc_struct cs, ss;
2834         u64 msr_data, rcx, rdx;
2835         int usermode;
2836         u16 cs_sel = 0, ss_sel = 0;
2837
2838         /* inject #GP if in real mode or Virtual 8086 mode */
2839         if (ctxt->mode == X86EMUL_MODE_REAL ||
2840             ctxt->mode == X86EMUL_MODE_VM86)
2841                 return emulate_gp(ctxt, 0);
2842
2843         setup_syscalls_segments(ctxt, &cs, &ss);
2844
2845         if ((ctxt->rex_prefix & 0x8) != 0x0)
2846                 usermode = X86EMUL_MODE_PROT64;
2847         else
2848                 usermode = X86EMUL_MODE_PROT32;
2849
2850         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2851         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2852
2853         cs.dpl = 3;
2854         ss.dpl = 3;
2855         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2856         switch (usermode) {
2857         case X86EMUL_MODE_PROT32:
2858                 cs_sel = (u16)(msr_data + 16);
2859                 if ((msr_data & 0xfffc) == 0x0)
2860                         return emulate_gp(ctxt, 0);
2861                 ss_sel = (u16)(msr_data + 24);
2862                 rcx = (u32)rcx;
2863                 rdx = (u32)rdx;
2864                 break;
2865         case X86EMUL_MODE_PROT64:
2866                 cs_sel = (u16)(msr_data + 32);
2867                 if (msr_data == 0x0)
2868                         return emulate_gp(ctxt, 0);
2869                 ss_sel = cs_sel + 8;
2870                 cs.d = 0;
2871                 cs.l = 1;
2872                 if (is_noncanonical_address(rcx) ||
2873                     is_noncanonical_address(rdx))
2874                         return emulate_gp(ctxt, 0);
2875                 break;
2876         }
2877         cs_sel |= SEGMENT_RPL_MASK;
2878         ss_sel |= SEGMENT_RPL_MASK;
2879
2880         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2881         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2882
2883         ctxt->_eip = rdx;
2884         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2885
2886         return X86EMUL_CONTINUE;
2887 }
2888
2889 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2890 {
2891         int iopl;
2892         if (ctxt->mode == X86EMUL_MODE_REAL)
2893                 return false;
2894         if (ctxt->mode == X86EMUL_MODE_VM86)
2895                 return true;
2896         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
2897         return ctxt->ops->cpl(ctxt) > iopl;
2898 }
2899
2900 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2901                                             u16 port, u16 len)
2902 {
2903         const struct x86_emulate_ops *ops = ctxt->ops;
2904         struct desc_struct tr_seg;
2905         u32 base3;
2906         int r;
2907         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2908         unsigned mask = (1 << len) - 1;
2909         unsigned long base;
2910
2911         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2912         if (!tr_seg.p)
2913                 return false;
2914         if (desc_limit_scaled(&tr_seg) < 103)
2915                 return false;
2916         base = get_desc_base(&tr_seg);
2917 #ifdef CONFIG_X86_64
2918         base |= ((u64)base3) << 32;
2919 #endif
2920         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL, true);
2921         if (r != X86EMUL_CONTINUE)
2922                 return false;
2923         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2924                 return false;
2925         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL, true);
2926         if (r != X86EMUL_CONTINUE)
2927                 return false;
2928         if ((perm >> bit_idx) & mask)
2929                 return false;
2930         return true;
2931 }
2932
2933 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2934                                  u16 port, u16 len)
2935 {
2936         if (ctxt->perm_ok)
2937                 return true;
2938
2939         if (emulator_bad_iopl(ctxt))
2940                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2941                         return false;
2942
2943         ctxt->perm_ok = true;
2944
2945         return true;
2946 }
2947
2948 static void string_registers_quirk(struct x86_emulate_ctxt *ctxt)
2949 {
2950         /*
2951          * Intel CPUs mask the counter and pointers in quite strange
2952          * manner when ECX is zero due to REP-string optimizations.
2953          */
2954 #ifdef CONFIG_X86_64
2955         if (ctxt->ad_bytes != 4 || !vendor_intel(ctxt))
2956                 return;
2957
2958         *reg_write(ctxt, VCPU_REGS_RCX) = 0;
2959
2960         switch (ctxt->b) {
2961         case 0xa4:      /* movsb */
2962         case 0xa5:      /* movsd/w */
2963                 *reg_rmw(ctxt, VCPU_REGS_RSI) &= (u32)-1;
2964                 /* fall through */
2965         case 0xaa:      /* stosb */
2966         case 0xab:      /* stosd/w */
2967                 *reg_rmw(ctxt, VCPU_REGS_RDI) &= (u32)-1;
2968         }
2969 #endif
2970 }
2971
2972 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2973                                 struct tss_segment_16 *tss)
2974 {
2975         tss->ip = ctxt->_eip;
2976         tss->flag = ctxt->eflags;
2977         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2978         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2979         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2980         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2981         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2982         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2983         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2984         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2985
2986         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2987         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2988         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2989         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2990         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2991 }
2992
2993 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2994                                  struct tss_segment_16 *tss)
2995 {
2996         int ret;
2997         u8 cpl;
2998
2999         ctxt->_eip = tss->ip;
3000         ctxt->eflags = tss->flag | 2;
3001         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
3002         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
3003         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
3004         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
3005         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
3006         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
3007         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
3008         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
3009
3010         /*
3011          * SDM says that segment selectors are loaded before segment
3012          * descriptors
3013          */
3014         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
3015         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3016         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3017         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3018         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3019
3020         cpl = tss->cs & 3;
3021
3022         /*
3023          * Now load segment descriptors. If fault happens at this stage
3024          * it is handled in a context of new task
3025          */
3026         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
3027                                         X86_TRANSFER_TASK_SWITCH, NULL);
3028         if (ret != X86EMUL_CONTINUE)
3029                 return ret;
3030         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3031                                         X86_TRANSFER_TASK_SWITCH, NULL);
3032         if (ret != X86EMUL_CONTINUE)
3033                 return ret;
3034         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3035                                         X86_TRANSFER_TASK_SWITCH, NULL);
3036         if (ret != X86EMUL_CONTINUE)
3037                 return ret;
3038         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3039                                         X86_TRANSFER_TASK_SWITCH, NULL);
3040         if (ret != X86EMUL_CONTINUE)
3041                 return ret;
3042         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3043                                         X86_TRANSFER_TASK_SWITCH, NULL);
3044         if (ret != X86EMUL_CONTINUE)
3045                 return ret;
3046
3047         return X86EMUL_CONTINUE;
3048 }
3049
3050 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
3051                           u16 tss_selector, u16 old_tss_sel,
3052                           ulong old_tss_base, struct desc_struct *new_desc)
3053 {
3054         struct tss_segment_16 tss_seg;
3055         int ret;
3056         u32 new_tss_base = get_desc_base(new_desc);
3057
3058         ret = linear_read_system(ctxt, old_tss_base, &tss_seg, sizeof tss_seg);
3059         if (ret != X86EMUL_CONTINUE)
3060                 return ret;
3061
3062         save_state_to_tss16(ctxt, &tss_seg);
3063
3064         ret = linear_write_system(ctxt, old_tss_base, &tss_seg, sizeof tss_seg);
3065         if (ret != X86EMUL_CONTINUE)
3066                 return ret;
3067
3068         ret = linear_read_system(ctxt, new_tss_base, &tss_seg, sizeof tss_seg);
3069         if (ret != X86EMUL_CONTINUE)
3070                 return ret;
3071
3072         if (old_tss_sel != 0xffff) {
3073                 tss_seg.prev_task_link = old_tss_sel;
3074
3075                 ret = linear_write_system(ctxt, new_tss_base,
3076                                           &tss_seg.prev_task_link,
3077                                           sizeof tss_seg.prev_task_link);
3078                 if (ret != X86EMUL_CONTINUE)
3079                         return ret;
3080         }
3081
3082         return load_state_from_tss16(ctxt, &tss_seg);
3083 }
3084
3085 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
3086                                 struct tss_segment_32 *tss)
3087 {
3088         /* CR3 and ldt selector are not saved intentionally */
3089         tss->eip = ctxt->_eip;
3090         tss->eflags = ctxt->eflags;
3091         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
3092         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
3093         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
3094         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
3095         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
3096         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
3097         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
3098         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
3099
3100         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
3101         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
3102         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
3103         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
3104         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
3105         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
3106 }
3107
3108 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
3109                                  struct tss_segment_32 *tss)
3110 {
3111         int ret;
3112         u8 cpl;
3113
3114         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
3115                 return emulate_gp(ctxt, 0);
3116         ctxt->_eip = tss->eip;
3117         ctxt->eflags = tss->eflags | 2;
3118
3119         /* General purpose registers */
3120         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
3121         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
3122         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
3123         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
3124         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
3125         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
3126         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
3127         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
3128
3129         /*
3130          * SDM says that segment selectors are loaded before segment
3131          * descriptors.  This is important because CPL checks will
3132          * use CS.RPL.
3133          */
3134         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
3135         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3136         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3137         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3138         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3139         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
3140         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
3141
3142         /*
3143          * If we're switching between Protected Mode and VM86, we need to make
3144          * sure to update the mode before loading the segment descriptors so
3145          * that the selectors are interpreted correctly.
3146          */
3147         if (ctxt->eflags & X86_EFLAGS_VM) {
3148                 ctxt->mode = X86EMUL_MODE_VM86;
3149                 cpl = 3;
3150         } else {
3151                 ctxt->mode = X86EMUL_MODE_PROT32;
3152                 cpl = tss->cs & 3;
3153         }
3154
3155         /*
3156          * Now load segment descriptors. If fault happenes at this stage
3157          * it is handled in a context of new task
3158          */
3159         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
3160                                         cpl, X86_TRANSFER_TASK_SWITCH, NULL);
3161         if (ret != X86EMUL_CONTINUE)
3162                 return ret;
3163         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3164                                         X86_TRANSFER_TASK_SWITCH, NULL);
3165         if (ret != X86EMUL_CONTINUE)
3166                 return ret;
3167         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3168                                         X86_TRANSFER_TASK_SWITCH, NULL);
3169         if (ret != X86EMUL_CONTINUE)
3170                 return ret;
3171         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3172                                         X86_TRANSFER_TASK_SWITCH, NULL);
3173         if (ret != X86EMUL_CONTINUE)
3174                 return ret;
3175         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3176                                         X86_TRANSFER_TASK_SWITCH, NULL);
3177         if (ret != X86EMUL_CONTINUE)
3178                 return ret;
3179         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
3180                                         X86_TRANSFER_TASK_SWITCH, NULL);
3181         if (ret != X86EMUL_CONTINUE)
3182                 return ret;
3183         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
3184                                         X86_TRANSFER_TASK_SWITCH, NULL);
3185
3186         return ret;
3187 }
3188
3189 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
3190                           u16 tss_selector, u16 old_tss_sel,
3191                           ulong old_tss_base, struct desc_struct *new_desc)
3192 {
3193         struct tss_segment_32 tss_seg;
3194         int ret;
3195         u32 new_tss_base = get_desc_base(new_desc);
3196         u32 eip_offset = offsetof(struct tss_segment_32, eip);
3197         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
3198
3199         ret = linear_read_system(ctxt, old_tss_base, &tss_seg, sizeof tss_seg);
3200         if (ret != X86EMUL_CONTINUE)
3201                 return ret;
3202
3203         save_state_to_tss32(ctxt, &tss_seg);
3204
3205         /* Only GP registers and segment selectors are saved */
3206         ret = linear_write_system(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
3207                                   ldt_sel_offset - eip_offset);
3208         if (ret != X86EMUL_CONTINUE)
3209                 return ret;
3210
3211         ret = linear_read_system(ctxt, new_tss_base, &tss_seg, sizeof tss_seg);
3212         if (ret != X86EMUL_CONTINUE)
3213                 return ret;
3214
3215         if (old_tss_sel != 0xffff) {
3216                 tss_seg.prev_task_link = old_tss_sel;
3217
3218                 ret = linear_write_system(ctxt, new_tss_base,
3219                                           &tss_seg.prev_task_link,
3220                                           sizeof tss_seg.prev_task_link);
3221                 if (ret != X86EMUL_CONTINUE)
3222                         return ret;
3223         }
3224
3225         return load_state_from_tss32(ctxt, &tss_seg);
3226 }
3227
3228 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
3229                                    u16 tss_selector, int idt_index, int reason,
3230                                    bool has_error_code, u32 error_code)
3231 {
3232         const struct x86_emulate_ops *ops = ctxt->ops;
3233         struct desc_struct curr_tss_desc, next_tss_desc;
3234         int ret;
3235         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
3236         ulong old_tss_base =
3237                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
3238         u32 desc_limit;
3239         ulong desc_addr, dr7;
3240
3241         /* FIXME: old_tss_base == ~0 ? */
3242
3243         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
3244         if (ret != X86EMUL_CONTINUE)
3245                 return ret;
3246         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
3247         if (ret != X86EMUL_CONTINUE)
3248                 return ret;
3249
3250         /* FIXME: check that next_tss_desc is tss */
3251
3252         /*
3253          * Check privileges. The three cases are task switch caused by...
3254          *
3255          * 1. jmp/call/int to task gate: Check against DPL of the task gate
3256          * 2. Exception/IRQ/iret: No check is performed
3257          * 3. jmp/call to TSS/task-gate: No check is performed since the
3258          *    hardware checks it before exiting.
3259          */
3260         if (reason == TASK_SWITCH_GATE) {
3261                 if (idt_index != -1) {
3262                         /* Software interrupts */
3263                         struct desc_struct task_gate_desc;
3264                         int dpl;
3265
3266                         ret = read_interrupt_descriptor(ctxt, idt_index,
3267                                                         &task_gate_desc);
3268                         if (ret != X86EMUL_CONTINUE)
3269                                 return ret;
3270
3271                         dpl = task_gate_desc.dpl;
3272                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
3273                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
3274                 }
3275         }
3276
3277         desc_limit = desc_limit_scaled(&next_tss_desc);
3278         if (!next_tss_desc.p ||
3279             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
3280              desc_limit < 0x2b)) {
3281                 return emulate_ts(ctxt, tss_selector & 0xfffc);
3282         }
3283
3284         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
3285                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
3286                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
3287         }
3288
3289         if (reason == TASK_SWITCH_IRET)
3290                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
3291
3292         /* set back link to prev task only if NT bit is set in eflags
3293            note that old_tss_sel is not used after this point */
3294         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
3295                 old_tss_sel = 0xffff;
3296
3297         if (next_tss_desc.type & 8)
3298                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
3299                                      old_tss_base, &next_tss_desc);
3300         else
3301                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
3302                                      old_tss_base, &next_tss_desc);
3303         if (ret != X86EMUL_CONTINUE)
3304                 return ret;
3305
3306         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
3307                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
3308
3309         if (reason != TASK_SWITCH_IRET) {
3310                 next_tss_desc.type |= (1 << 1); /* set busy flag */
3311                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
3312         }
3313
3314         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
3315         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
3316
3317         if (has_error_code) {
3318                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
3319                 ctxt->lock_prefix = 0;
3320                 ctxt->src.val = (unsigned long) error_code;
3321                 ret = em_push(ctxt);
3322         }
3323
3324         ops->get_dr(ctxt, 7, &dr7);
3325         ops->set_dr(ctxt, 7, dr7 & ~(DR_LOCAL_ENABLE_MASK | DR_LOCAL_SLOWDOWN));
3326
3327         return ret;
3328 }
3329
3330 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
3331                          u16 tss_selector, int idt_index, int reason,
3332                          bool has_error_code, u32 error_code)
3333 {
3334         int rc;
3335
3336         invalidate_registers(ctxt);
3337         ctxt->_eip = ctxt->eip;
3338         ctxt->dst.type = OP_NONE;
3339
3340         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
3341                                      has_error_code, error_code);
3342
3343         if (rc == X86EMUL_CONTINUE) {
3344                 ctxt->eip = ctxt->_eip;
3345                 writeback_registers(ctxt);
3346         }
3347
3348         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
3349 }
3350
3351 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
3352                 struct operand *op)
3353 {
3354         int df = (ctxt->eflags & X86_EFLAGS_DF) ? -op->count : op->count;
3355
3356         register_address_increment(ctxt, reg, df * op->bytes);
3357         op->addr.mem.ea = register_address(ctxt, reg);
3358 }
3359
3360 static int em_das(struct x86_emulate_ctxt *ctxt)
3361 {
3362         u8 al, old_al;
3363         bool af, cf, old_cf;
3364
3365         cf = ctxt->eflags & X86_EFLAGS_CF;
3366         al = ctxt->dst.val;
3367
3368         old_al = al;
3369         old_cf = cf;
3370         cf = false;
3371         af = ctxt->eflags & X86_EFLAGS_AF;
3372         if ((al & 0x0f) > 9 || af) {
3373                 al -= 6;
3374                 cf = old_cf | (al >= 250);
3375                 af = true;
3376         } else {
3377                 af = false;
3378         }
3379         if (old_al > 0x99 || old_cf) {
3380                 al -= 0x60;
3381                 cf = true;
3382         }
3383
3384         ctxt->dst.val = al;
3385         /* Set PF, ZF, SF */
3386         ctxt->src.type = OP_IMM;
3387         ctxt->src.val = 0;
3388         ctxt->src.bytes = 1;
3389         fastop(ctxt, em_or);
3390         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
3391         if (cf)
3392                 ctxt->eflags |= X86_EFLAGS_CF;
3393         if (af)
3394                 ctxt->eflags |= X86_EFLAGS_AF;
3395         return X86EMUL_CONTINUE;
3396 }
3397
3398 static int em_aam(struct x86_emulate_ctxt *ctxt)
3399 {
3400         u8 al, ah;
3401
3402         if (ctxt->src.val == 0)
3403                 return emulate_de(ctxt);
3404
3405         al = ctxt->dst.val & 0xff;
3406         ah = al / ctxt->src.val;
3407         al %= ctxt->src.val;
3408
3409         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
3410
3411         /* Set PF, ZF, SF */
3412         ctxt->src.type = OP_IMM;
3413         ctxt->src.val = 0;
3414         ctxt->src.bytes = 1;
3415         fastop(ctxt, em_or);
3416
3417         return X86EMUL_CONTINUE;
3418 }
3419
3420 static int em_aad(struct x86_emulate_ctxt *ctxt)
3421 {
3422         u8 al = ctxt->dst.val & 0xff;
3423         u8 ah = (ctxt->dst.val >> 8) & 0xff;
3424
3425         al = (al + (ah * ctxt->src.val)) & 0xff;
3426
3427         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
3428
3429         /* Set PF, ZF, SF */
3430         ctxt->src.type = OP_IMM;
3431         ctxt->src.val = 0;
3432         ctxt->src.bytes = 1;
3433         fastop(ctxt, em_or);
3434
3435         return X86EMUL_CONTINUE;
3436 }
3437
3438 static int em_call(struct x86_emulate_ctxt *ctxt)
3439 {
3440         int rc;
3441         long rel = ctxt->src.val;
3442
3443         ctxt->src.val = (unsigned long)ctxt->_eip;
3444         rc = jmp_rel(ctxt, rel);
3445         if (rc != X86EMUL_CONTINUE)
3446                 return rc;
3447         return em_push(ctxt);
3448 }
3449
3450 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3451 {
3452         u16 sel, old_cs;
3453         ulong old_eip;
3454         int rc;
3455         struct desc_struct old_desc, new_desc;
3456         const struct x86_emulate_ops *ops = ctxt->ops;
3457         int cpl = ctxt->ops->cpl(ctxt);
3458         enum x86emul_mode prev_mode = ctxt->mode;
3459
3460         old_eip = ctxt->_eip;
3461         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
3462
3463         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3464         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
3465                                        X86_TRANSFER_CALL_JMP, &new_desc);
3466         if (rc != X86EMUL_CONTINUE)
3467                 return rc;
3468
3469         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
3470         if (rc != X86EMUL_CONTINUE)
3471                 goto fail;
3472
3473         ctxt->src.val = old_cs;
3474         rc = em_push(ctxt);
3475         if (rc != X86EMUL_CONTINUE)
3476                 goto fail;
3477
3478         ctxt->src.val = old_eip;
3479         rc = em_push(ctxt);
3480         /* If we failed, we tainted the memory, but the very least we should
3481            restore cs */
3482         if (rc != X86EMUL_CONTINUE) {
3483                 pr_warn_once("faulting far call emulation tainted memory\n");
3484                 goto fail;
3485         }
3486         return rc;
3487 fail:
3488         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
3489         ctxt->mode = prev_mode;
3490         return rc;
3491
3492 }
3493
3494 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3495 {
3496         int rc;
3497         unsigned long eip;
3498
3499         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3500         if (rc != X86EMUL_CONTINUE)
3501                 return rc;
3502         rc = assign_eip_near(ctxt, eip);
3503         if (rc != X86EMUL_CONTINUE)
3504                 return rc;
3505         rsp_increment(ctxt, ctxt->src.val);
3506         return X86EMUL_CONTINUE;
3507 }
3508
3509 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3510 {
3511         /* Write back the register source. */
3512         ctxt->src.val = ctxt->dst.val;
3513         write_register_operand(&ctxt->src);
3514
3515         /* Write back the memory destination with implicit LOCK prefix. */
3516         ctxt->dst.val = ctxt->src.orig_val;
3517         ctxt->lock_prefix = 1;
3518         return X86EMUL_CONTINUE;
3519 }
3520
3521 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3522 {
3523         ctxt->dst.val = ctxt->src2.val;
3524         return fastop(ctxt, em_imul);
3525 }
3526
3527 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3528 {
3529         ctxt->dst.type = OP_REG;
3530         ctxt->dst.bytes = ctxt->src.bytes;
3531         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3532         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3533
3534         return X86EMUL_CONTINUE;
3535 }
3536
3537 static int em_rdpid(struct x86_emulate_ctxt *ctxt)
3538 {
3539         u64 tsc_aux = 0;
3540
3541         if (ctxt->ops->get_msr(ctxt, MSR_TSC_AUX, &tsc_aux))
3542                 return emulate_ud(ctxt);
3543         ctxt->dst.val = tsc_aux;
3544         return X86EMUL_CONTINUE;
3545 }
3546
3547 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3548 {
3549         u64 tsc = 0;
3550
3551         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3552         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3553         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3554         return X86EMUL_CONTINUE;
3555 }
3556
3557 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3558 {
3559         u64 pmc;
3560
3561         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3562                 return emulate_gp(ctxt, 0);
3563         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3564         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3565         return X86EMUL_CONTINUE;
3566 }
3567
3568 static int em_mov(struct x86_emulate_ctxt *ctxt)
3569 {
3570         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3571         return X86EMUL_CONTINUE;
3572 }
3573
3574 #define FFL(x) bit(X86_FEATURE_##x)
3575
3576 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3577 {
3578         u32 ebx, ecx, edx, eax = 1;
3579         u16 tmp;
3580
3581         /*
3582          * Check MOVBE is set in the guest-visible CPUID leaf.
3583          */
3584         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3585         if (!(ecx & FFL(MOVBE)))
3586                 return emulate_ud(ctxt);
3587
3588         switch (ctxt->op_bytes) {
3589         case 2:
3590                 /*
3591                  * From MOVBE definition: "...When the operand size is 16 bits,
3592                  * the upper word of the destination register remains unchanged
3593                  * ..."
3594                  *
3595                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3596                  * rules so we have to do the operation almost per hand.
3597                  */
3598                 tmp = (u16)ctxt->src.val;
3599                 ctxt->dst.val &= ~0xffffUL;
3600                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3601                 break;
3602         case 4:
3603                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3604                 break;
3605         case 8:
3606                 ctxt->dst.val = swab64(ctxt->src.val);
3607                 break;
3608         default:
3609                 BUG();
3610         }
3611         return X86EMUL_CONTINUE;
3612 }
3613
3614 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3615 {
3616         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3617                 return emulate_gp(ctxt, 0);
3618
3619         /* Disable writeback. */
3620         ctxt->dst.type = OP_NONE;
3621         return X86EMUL_CONTINUE;
3622 }
3623
3624 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3625 {
3626         unsigned long val;
3627
3628         if (ctxt->mode == X86EMUL_MODE_PROT64)
3629                 val = ctxt->src.val & ~0ULL;
3630         else
3631                 val = ctxt->src.val & ~0U;
3632
3633         /* #UD condition is already handled. */
3634         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3635                 return emulate_gp(ctxt, 0);
3636
3637         /* Disable writeback. */
3638         ctxt->dst.type = OP_NONE;
3639         return X86EMUL_CONTINUE;
3640 }
3641
3642 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3643 {
3644         u64 msr_data;
3645
3646         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3647                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3648         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3649                 return emulate_gp(ctxt, 0);
3650
3651         return X86EMUL_CONTINUE;
3652 }
3653
3654 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3655 {
3656         u64 msr_data;
3657
3658         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3659                 return emulate_gp(ctxt, 0);
3660
3661         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3662         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3663         return X86EMUL_CONTINUE;
3664 }
3665
3666 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3667 {
3668         if (ctxt->modrm_reg > VCPU_SREG_GS)
3669                 return emulate_ud(ctxt);
3670
3671         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3672         if (ctxt->dst.bytes == 4 && ctxt->dst.type == OP_MEM)
3673                 ctxt->dst.bytes = 2;
3674         return X86EMUL_CONTINUE;
3675 }
3676
3677 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3678 {
3679         u16 sel = ctxt->src.val;
3680
3681         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3682                 return emulate_ud(ctxt);
3683
3684         if (ctxt->modrm_reg == VCPU_SREG_SS)
3685                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3686
3687         /* Disable writeback. */
3688         ctxt->dst.type = OP_NONE;
3689         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3690 }
3691
3692 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3693 {
3694         u16 sel = ctxt->src.val;
3695
3696         /* Disable writeback. */
3697         ctxt->dst.type = OP_NONE;
3698         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3699 }
3700
3701 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3702 {
3703         u16 sel = ctxt->src.val;
3704
3705         /* Disable writeback. */
3706         ctxt->dst.type = OP_NONE;
3707         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3708 }
3709
3710 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3711 {
3712         int rc;
3713         ulong linear;
3714
3715         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3716         if (rc == X86EMUL_CONTINUE)
3717                 ctxt->ops->invlpg(ctxt, linear);
3718         /* Disable writeback. */
3719         ctxt->dst.type = OP_NONE;
3720         return X86EMUL_CONTINUE;
3721 }
3722
3723 static int em_clts(struct x86_emulate_ctxt *ctxt)
3724 {
3725         ulong cr0;
3726
3727         cr0 = ctxt->ops->get_cr(ctxt, 0);
3728         cr0 &= ~X86_CR0_TS;
3729         ctxt->ops->set_cr(ctxt, 0, cr0);
3730         return X86EMUL_CONTINUE;
3731 }
3732
3733 static int em_hypercall(struct x86_emulate_ctxt *ctxt)
3734 {
3735         int rc = ctxt->ops->fix_hypercall(ctxt);
3736
3737         if (rc != X86EMUL_CONTINUE)
3738                 return rc;
3739
3740         /* Let the processor re-execute the fixed hypercall */
3741         ctxt->_eip = ctxt->eip;
3742         /* Disable writeback. */
3743         ctxt->dst.type = OP_NONE;
3744         return X86EMUL_CONTINUE;
3745 }
3746
3747 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3748                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3749                                               struct desc_ptr *ptr))
3750 {
3751         struct desc_ptr desc_ptr;
3752
3753         if (ctxt->mode == X86EMUL_MODE_PROT64)
3754                 ctxt->op_bytes = 8;
3755         get(ctxt, &desc_ptr);
3756         if (ctxt->op_bytes == 2) {
3757                 ctxt->op_bytes = 4;
3758                 desc_ptr.address &= 0x00ffffff;
3759         }
3760         /* Disable writeback. */
3761         ctxt->dst.type = OP_NONE;
3762         return segmented_write_std(ctxt, ctxt->dst.addr.mem,
3763                                    &desc_ptr, 2 + ctxt->op_bytes);
3764 }
3765
3766 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3767 {
3768         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3769 }
3770
3771 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3772 {
3773         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3774 }
3775
3776 static int em_lgdt_lidt(struct x86_emulate_ctxt *ctxt, bool lgdt)
3777 {
3778         struct desc_ptr desc_ptr;
3779         int rc;
3780
3781         if (ctxt->mode == X86EMUL_MODE_PROT64)
3782                 ctxt->op_bytes = 8;
3783         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3784                              &desc_ptr.size, &desc_ptr.address,
3785                              ctxt->op_bytes);
3786         if (rc != X86EMUL_CONTINUE)
3787                 return rc;
3788         if (ctxt->mode == X86EMUL_MODE_PROT64 &&
3789             is_noncanonical_address(desc_ptr.address))
3790                 return emulate_gp(ctxt, 0);
3791         if (lgdt)
3792                 ctxt->ops->set_gdt(ctxt, &desc_ptr);
3793         else
3794                 ctxt->ops->set_idt(ctxt, &desc_ptr);
3795         /* Disable writeback. */
3796         ctxt->dst.type = OP_NONE;
3797         return X86EMUL_CONTINUE;
3798 }
3799
3800 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3801 {
3802         return em_lgdt_lidt(ctxt, true);
3803 }
3804
3805 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3806 {
3807         return em_lgdt_lidt(ctxt, false);
3808 }
3809
3810 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3811 {
3812         if (ctxt->dst.type == OP_MEM)
3813                 ctxt->dst.bytes = 2;
3814         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3815         return X86EMUL_CONTINUE;
3816 }
3817
3818 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3819 {
3820         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3821                           | (ctxt->src.val & 0x0f));
3822         ctxt->dst.type = OP_NONE;
3823         return X86EMUL_CONTINUE;
3824 }
3825
3826 static int em_loop(struct x86_emulate_ctxt *ctxt)
3827 {
3828         int rc = X86EMUL_CONTINUE;
3829
3830         register_address_increment(ctxt, VCPU_REGS_RCX, -1);
3831         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3832             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3833                 rc = jmp_rel(ctxt, ctxt->src.val);
3834
3835         return rc;
3836 }
3837
3838 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3839 {
3840         int rc = X86EMUL_CONTINUE;
3841
3842         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3843                 rc = jmp_rel(ctxt, ctxt->src.val);
3844
3845         return rc;
3846 }
3847
3848 static int em_in(struct x86_emulate_ctxt *ctxt)
3849 {
3850         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3851                              &ctxt->dst.val))
3852                 return X86EMUL_IO_NEEDED;
3853
3854         return X86EMUL_CONTINUE;
3855 }
3856
3857 static int em_out(struct x86_emulate_ctxt *ctxt)
3858 {
3859         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3860                                     &ctxt->src.val, 1);
3861         /* Disable writeback. */
3862         ctxt->dst.type = OP_NONE;
3863         return X86EMUL_CONTINUE;
3864 }
3865
3866 static int em_cli(struct x86_emulate_ctxt *ctxt)
3867 {
3868         if (emulator_bad_iopl(ctxt))
3869                 return emulate_gp(ctxt, 0);
3870
3871         ctxt->eflags &= ~X86_EFLAGS_IF;
3872         return X86EMUL_CONTINUE;
3873 }
3874
3875 static int em_sti(struct x86_emulate_ctxt *ctxt)
3876 {
3877         if (emulator_bad_iopl(ctxt))
3878                 return emulate_gp(ctxt, 0);
3879
3880         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3881         ctxt->eflags |= X86_EFLAGS_IF;
3882         return X86EMUL_CONTINUE;
3883 }
3884
3885 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3886 {
3887         u32 eax, ebx, ecx, edx;
3888
3889         eax = reg_read(ctxt, VCPU_REGS_RAX);
3890         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3891         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3892         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3893         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3894         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3895         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3896         return X86EMUL_CONTINUE;
3897 }
3898
3899 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3900 {
3901         u32 flags;
3902
3903         flags = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF | X86_EFLAGS_ZF |
3904                 X86_EFLAGS_SF;
3905         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3906
3907         ctxt->eflags &= ~0xffUL;
3908         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3909         return X86EMUL_CONTINUE;
3910 }
3911
3912 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3913 {
3914         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3915         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3916         return X86EMUL_CONTINUE;
3917 }
3918
3919 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3920 {
3921         switch (ctxt->op_bytes) {
3922 #ifdef CONFIG_X86_64
3923         case 8:
3924                 asm("bswap %0" : "+r"(ctxt->dst.val));
3925                 break;
3926 #endif
3927         default:
3928                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3929                 break;
3930         }
3931         return X86EMUL_CONTINUE;
3932 }
3933
3934 static int em_clflush(struct x86_emulate_ctxt *ctxt)
3935 {
3936         /* emulating clflush regardless of cpuid */
3937         return X86EMUL_CONTINUE;
3938 }
3939
3940 static int em_clflushopt(struct x86_emulate_ctxt *ctxt)
3941 {
3942         /* emulating clflushopt regardless of cpuid */
3943         return X86EMUL_CONTINUE;
3944 }
3945
3946 static int em_movsxd(struct x86_emulate_ctxt *ctxt)
3947 {
3948         ctxt->dst.val = (s32) ctxt->src.val;
3949         return X86EMUL_CONTINUE;
3950 }
3951
3952 static int check_fxsr(struct x86_emulate_ctxt *ctxt)
3953 {
3954         u32 eax = 1, ebx, ecx = 0, edx;
3955
3956         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3957         if (!(edx & FFL(FXSR)))
3958                 return emulate_ud(ctxt);
3959
3960         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
3961                 return emulate_nm(ctxt);
3962
3963         /*
3964          * Don't emulate a case that should never be hit, instead of working
3965          * around a lack of fxsave64/fxrstor64 on old compilers.
3966          */
3967         if (ctxt->mode >= X86EMUL_MODE_PROT64)
3968                 return X86EMUL_UNHANDLEABLE;
3969
3970         return X86EMUL_CONTINUE;
3971 }
3972
3973 /*
3974  * FXSAVE and FXRSTOR have 4 different formats depending on execution mode,
3975  *  1) 16 bit mode
3976  *  2) 32 bit mode
3977  *     - like (1), but FIP and FDP (foo) are only 16 bit.  At least Intel CPUs
3978  *       preserve whole 32 bit values, though, so (1) and (2) are the same wrt.
3979  *       save and restore
3980  *  3) 64-bit mode with REX.W prefix
3981  *     - like (2), but XMM 8-15 are being saved and restored
3982  *  4) 64-bit mode without REX.W prefix
3983  *     - like (3), but FIP and FDP are 64 bit
3984  *
3985  * Emulation uses (3) for (1) and (2) and preserves XMM 8-15 to reach the
3986  * desired result.  (4) is not emulated.
3987  *
3988  * Note: Guest and host CPUID.(EAX=07H,ECX=0H):EBX[bit 13] (deprecate FPU CS
3989  * and FPU DS) should match.
3990  */
3991 static int em_fxsave(struct x86_emulate_ctxt *ctxt)
3992 {
3993         struct fxregs_state fx_state;
3994         size_t size;
3995         int rc;
3996
3997         rc = check_fxsr(ctxt);
3998         if (rc != X86EMUL_CONTINUE)
3999                 return rc;
4000
4001         ctxt->ops->get_fpu(ctxt);
4002
4003         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(fx_state));
4004
4005         ctxt->ops->put_fpu(ctxt);
4006
4007         if (rc != X86EMUL_CONTINUE)
4008                 return rc;
4009
4010         if (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR)
4011                 size = offsetof(struct fxregs_state, xmm_space[8 * 16/4]);
4012         else
4013                 size = offsetof(struct fxregs_state, xmm_space[0]);
4014
4015         return segmented_write_std(ctxt, ctxt->memop.addr.mem, &fx_state, size);
4016 }
4017
4018 static int fxrstor_fixup(struct x86_emulate_ctxt *ctxt,
4019                 struct fxregs_state *new)
4020 {
4021         int rc = X86EMUL_CONTINUE;
4022         struct fxregs_state old;
4023
4024         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(old));
4025         if (rc != X86EMUL_CONTINUE)
4026                 return rc;
4027
4028         /*
4029          * 64 bit host will restore XMM 8-15, which is not correct on non-64
4030          * bit guests.  Load the current values in order to preserve 64 bit
4031          * XMMs after fxrstor.
4032          */
4033 #ifdef CONFIG_X86_64
4034         /* XXX: accessing XMM 8-15 very awkwardly */
4035         memcpy(&new->xmm_space[8 * 16/4], &old.xmm_space[8 * 16/4], 8 * 16);
4036 #endif
4037
4038         /*
4039          * Hardware doesn't save and restore XMM 0-7 without CR4.OSFXSR, but
4040          * does save and restore MXCSR.
4041          */
4042         if (!(ctxt->ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))
4043                 memcpy(new->xmm_space, old.xmm_space, 8 * 16);
4044
4045         return rc;
4046 }
4047
4048 static int em_fxrstor(struct x86_emulate_ctxt *ctxt)
4049 {
4050         struct fxregs_state fx_state;
4051         int rc;
4052
4053         rc = check_fxsr(ctxt);
4054         if (rc != X86EMUL_CONTINUE)
4055                 return rc;
4056
4057         rc = segmented_read_std(ctxt, ctxt->memop.addr.mem, &fx_state, 512);
4058         if (rc != X86EMUL_CONTINUE)
4059                 return rc;
4060
4061         if (fx_state.mxcsr >> 16)
4062                 return emulate_gp(ctxt, 0);
4063
4064         ctxt->ops->get_fpu(ctxt);
4065
4066         if (ctxt->mode < X86EMUL_MODE_PROT64)
4067                 rc = fxrstor_fixup(ctxt, &fx_state);
4068
4069         if (rc == X86EMUL_CONTINUE)
4070                 rc = asm_safe("fxrstor %[fx]", : [fx] "m"(fx_state));
4071
4072         ctxt->ops->put_fpu(ctxt);
4073
4074         return rc;
4075 }
4076
4077 static bool valid_cr(int nr)
4078 {
4079         switch (nr) {
4080         case 0:
4081         case 2 ... 4:
4082         case 8:
4083                 return true;
4084         default:
4085                 return false;
4086         }
4087 }
4088
4089 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
4090 {
4091         if (!valid_cr(ctxt->modrm_reg))
4092                 return emulate_ud(ctxt);
4093
4094         return X86EMUL_CONTINUE;
4095 }
4096
4097 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
4098 {
4099         u64 new_val = ctxt->src.val64;
4100         int cr = ctxt->modrm_reg;
4101         u64 efer = 0;
4102
4103         static u64 cr_reserved_bits[] = {
4104                 0xffffffff00000000ULL,
4105                 0, 0, 0, /* CR3 checked later */
4106                 CR4_RESERVED_BITS,
4107                 0, 0, 0,
4108                 CR8_RESERVED_BITS,
4109         };
4110
4111         if (!valid_cr(cr))
4112                 return emulate_ud(ctxt);
4113
4114         if (new_val & cr_reserved_bits[cr])
4115                 return emulate_gp(ctxt, 0);
4116
4117         switch (cr) {
4118         case 0: {
4119                 u64 cr4;
4120                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
4121                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
4122                         return emulate_gp(ctxt, 0);
4123
4124                 cr4 = ctxt->ops->get_cr(ctxt, 4);
4125                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4126
4127                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
4128                     !(cr4 & X86_CR4_PAE))
4129                         return emulate_gp(ctxt, 0);
4130
4131                 break;
4132                 }
4133         case 3: {
4134                 u64 rsvd = 0;
4135
4136                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4137                 if (efer & EFER_LMA)
4138                         rsvd = CR3_L_MODE_RESERVED_BITS & ~CR3_PCID_INVD;
4139
4140                 if (new_val & rsvd)
4141                         return emulate_gp(ctxt, 0);
4142
4143                 break;
4144                 }
4145         case 4: {
4146                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4147
4148                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
4149                         return emulate_gp(ctxt, 0);
4150
4151                 break;
4152                 }
4153         }
4154
4155         return X86EMUL_CONTINUE;
4156 }
4157
4158 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
4159 {
4160         unsigned long dr7;
4161
4162         ctxt->ops->get_dr(ctxt, 7, &dr7);
4163
4164         /* Check if DR7.Global_Enable is set */
4165         return dr7 & (1 << 13);
4166 }
4167
4168 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
4169 {
4170         int dr = ctxt->modrm_reg;
4171         u64 cr4;
4172
4173         if (dr > 7)
4174                 return emulate_ud(ctxt);
4175
4176         cr4 = ctxt->ops->get_cr(ctxt, 4);
4177         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
4178                 return emulate_ud(ctxt);
4179
4180         if (check_dr7_gd(ctxt)) {
4181                 ulong dr6;
4182
4183                 ctxt->ops->get_dr(ctxt, 6, &dr6);
4184                 dr6 &= ~15;
4185                 dr6 |= DR6_BD | DR6_RTM;
4186                 ctxt->ops->set_dr(ctxt, 6, dr6);
4187                 return emulate_db(ctxt);
4188         }
4189
4190         return X86EMUL_CONTINUE;
4191 }
4192
4193 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
4194 {
4195         u64 new_val = ctxt->src.val64;
4196         int dr = ctxt->modrm_reg;
4197
4198         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
4199                 return emulate_gp(ctxt, 0);
4200
4201         return check_dr_read(ctxt);
4202 }
4203
4204 static int check_svme(struct x86_emulate_ctxt *ctxt)
4205 {
4206         u64 efer;
4207
4208         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4209
4210         if (!(efer & EFER_SVME))
4211                 return emulate_ud(ctxt);
4212
4213         return X86EMUL_CONTINUE;
4214 }
4215
4216 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
4217 {
4218         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
4219
4220         /* Valid physical address? */
4221         if (rax & 0xffff000000000000ULL)
4222                 return emulate_gp(ctxt, 0);
4223
4224         return check_svme(ctxt);
4225 }
4226
4227 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
4228 {
4229         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4230
4231         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
4232                 return emulate_ud(ctxt);
4233
4234         return X86EMUL_CONTINUE;
4235 }
4236
4237 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
4238 {
4239         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4240         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
4241
4242         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
4243             ctxt->ops->check_pmc(ctxt, rcx))
4244                 return emulate_gp(ctxt, 0);
4245
4246         return X86EMUL_CONTINUE;
4247 }
4248
4249 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
4250 {
4251         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
4252         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
4253                 return emulate_gp(ctxt, 0);
4254
4255         return X86EMUL_CONTINUE;
4256 }
4257
4258 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
4259 {
4260         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
4261         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
4262                 return emulate_gp(ctxt, 0);
4263
4264         return X86EMUL_CONTINUE;
4265 }
4266
4267 #define D(_y) { .flags = (_y) }
4268 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
4269 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
4270                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
4271 #define N    D(NotImpl)
4272 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
4273 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
4274 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
4275 #define ID(_f, _i) { .flags = ((_f) | InstrDual | ModRM), .u.idual = (_i) }
4276 #define MD(_f, _m) { .flags = ((_f) | ModeDual), .u.mdual = (_m) }
4277 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
4278 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
4279 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
4280 #define II(_f, _e, _i) \
4281         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
4282 #define IIP(_f, _e, _i, _p) \
4283         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
4284           .intercept = x86_intercept_##_i, .check_perm = (_p) }
4285 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
4286
4287 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
4288 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
4289 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
4290 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
4291 #define I2bvIP(_f, _e, _i, _p) \
4292         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
4293
4294 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
4295                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
4296                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
4297
4298 static const struct opcode group7_rm0[] = {
4299         N,
4300         I(SrcNone | Priv | EmulateOnUD, em_hypercall),
4301         N, N, N, N, N, N,
4302 };
4303
4304 static const struct opcode group7_rm1[] = {
4305         DI(SrcNone | Priv, monitor),
4306         DI(SrcNone | Priv, mwait),
4307         N, N, N, N, N, N,
4308 };
4309
4310 static const struct opcode group7_rm3[] = {
4311         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
4312         II(SrcNone  | Prot | EmulateOnUD,       em_hypercall,   vmmcall),
4313         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
4314         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
4315         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
4316         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
4317         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
4318         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
4319 };
4320
4321 static const struct opcode group7_rm7[] = {
4322         N,
4323         DIP(SrcNone, rdtscp, check_rdtsc),
4324         N, N, N, N, N, N,
4325 };
4326
4327 static const struct opcode group1[] = {
4328         F(Lock, em_add),
4329         F(Lock | PageTable, em_or),
4330         F(Lock, em_adc),
4331         F(Lock, em_sbb),
4332         F(Lock | PageTable, em_and),
4333         F(Lock, em_sub),
4334         F(Lock, em_xor),
4335         F(NoWrite, em_cmp),
4336 };
4337
4338 static const struct opcode group1A[] = {
4339         I(DstMem | SrcNone | Mov | Stack | IncSP, em_pop), N, N, N, N, N, N, N,
4340 };
4341
4342 static const struct opcode group2[] = {
4343         F(DstMem | ModRM, em_rol),
4344         F(DstMem | ModRM, em_ror),
4345         F(DstMem | ModRM, em_rcl),
4346         F(DstMem | ModRM, em_rcr),
4347         F(DstMem | ModRM, em_shl),
4348         F(DstMem | ModRM, em_shr),
4349         F(DstMem | ModRM, em_shl),
4350         F(DstMem | ModRM, em_sar),
4351 };
4352
4353 static const struct opcode group3[] = {
4354         F(DstMem | SrcImm | NoWrite, em_test),
4355         F(DstMem | SrcImm | NoWrite, em_test),
4356         F(DstMem | SrcNone | Lock, em_not),
4357         F(DstMem | SrcNone | Lock, em_neg),
4358         F(DstXacc | Src2Mem, em_mul_ex),
4359         F(DstXacc | Src2Mem, em_imul_ex),
4360         F(DstXacc | Src2Mem, em_div_ex),
4361         F(DstXacc | Src2Mem, em_idiv_ex),
4362 };
4363
4364 static const struct opcode group4[] = {
4365         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
4366         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
4367         N, N, N, N, N, N,
4368 };
4369
4370 static const struct opcode group5[] = {
4371         F(DstMem | SrcNone | Lock,              em_inc),
4372         F(DstMem | SrcNone | Lock,              em_dec),
4373         I(SrcMem | NearBranch,                  em_call_near_abs),
4374         I(SrcMemFAddr | ImplicitOps,            em_call_far),
4375         I(SrcMem | NearBranch,                  em_jmp_abs),
4376         I(SrcMemFAddr | ImplicitOps,            em_jmp_far),
4377         I(SrcMem | Stack,                       em_push), D(Undefined),
4378 };
4379
4380 static const struct opcode group6[] = {
4381         DI(Prot | DstMem,       sldt),
4382         DI(Prot | DstMem,       str),
4383         II(Prot | Priv | SrcMem16, em_lldt, lldt),
4384         II(Prot | Priv | SrcMem16, em_ltr, ltr),
4385         N, N, N, N,
4386 };
4387
4388 static const struct group_dual group7 = { {
4389         II(Mov | DstMem,                        em_sgdt, sgdt),
4390         II(Mov | DstMem,                        em_sidt, sidt),
4391         II(SrcMem | Priv,                       em_lgdt, lgdt),
4392         II(SrcMem | Priv,                       em_lidt, lidt),
4393         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4394         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4395         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
4396 }, {
4397         EXT(0, group7_rm0),
4398         EXT(0, group7_rm1),
4399         N, EXT(0, group7_rm3),
4400         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4401         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4402         EXT(0, group7_rm7),
4403 } };
4404
4405 static const struct opcode group8[] = {
4406         N, N, N, N,
4407         F(DstMem | SrcImmByte | NoWrite,                em_bt),
4408         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
4409         F(DstMem | SrcImmByte | Lock,                   em_btr),
4410         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
4411 };
4412
4413 /*
4414  * The "memory" destination is actually always a register, since we come
4415  * from the register case of group9.
4416  */
4417 static const struct gprefix pfx_0f_c7_7 = {
4418         N, N, N, II(DstMem | ModRM | Op3264 | EmulateOnUD, em_rdpid, rdtscp),
4419 };
4420
4421
4422 static const struct group_dual group9 = { {
4423         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
4424 }, {
4425         N, N, N, N, N, N, N,
4426         GP(0, &pfx_0f_c7_7),
4427 } };
4428
4429 static const struct opcode group11[] = {
4430         I(DstMem | SrcImm | Mov | PageTable, em_mov),
4431         X7(D(Undefined)),
4432 };
4433
4434 static const struct gprefix pfx_0f_ae_7 = {
4435         I(SrcMem | ByteOp, em_clflush), I(SrcMem | ByteOp, em_clflushopt), N, N,
4436 };
4437
4438 static const struct group_dual group15 = { {
4439         I(ModRM | Aligned16, em_fxsave),
4440         I(ModRM | Aligned16, em_fxrstor),
4441         N, N, N, N, N, GP(0, &pfx_0f_ae_7),
4442 }, {
4443         N, N, N, N, N, N, N, N,
4444 } };
4445
4446 static const struct gprefix pfx_0f_6f_0f_7f = {
4447         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
4448 };
4449
4450 static const struct instr_dual instr_dual_0f_2b = {
4451         I(0, em_mov), N
4452 };
4453
4454 static const struct gprefix pfx_0f_2b = {
4455         ID(0, &instr_dual_0f_2b), ID(0, &instr_dual_0f_2b), N, N,
4456 };
4457
4458 static const struct gprefix pfx_0f_28_0f_29 = {
4459         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
4460 };
4461
4462 static const struct gprefix pfx_0f_e7 = {
4463         N, I(Sse, em_mov), N, N,
4464 };
4465
4466 static const struct escape escape_d9 = { {
4467         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstcw),
4468 }, {
4469         /* 0xC0 - 0xC7 */
4470         N, N, N, N, N, N, N, N,
4471         /* 0xC8 - 0xCF */
4472         N, N, N, N, N, N, N, N,
4473         /* 0xD0 - 0xC7 */
4474         N, N, N, N, N, N, N, N,
4475         /* 0xD8 - 0xDF */
4476         N, N, N, N, N, N, N, N,
4477         /* 0xE0 - 0xE7 */
4478         N, N, N, N, N, N, N, N,
4479         /* 0xE8 - 0xEF */
4480         N, N, N, N, N, N, N, N,
4481         /* 0xF0 - 0xF7 */
4482         N, N, N, N, N, N, N, N,
4483         /* 0xF8 - 0xFF */
4484         N, N, N, N, N, N, N, N,
4485 } };
4486
4487 static const struct escape escape_db = { {
4488         N, N, N, N, N, N, N, N,
4489 }, {
4490         /* 0xC0 - 0xC7 */
4491         N, N, N, N, N, N, N, N,
4492         /* 0xC8 - 0xCF */
4493         N, N, N, N, N, N, N, N,
4494         /* 0xD0 - 0xC7 */
4495         N, N, N, N, N, N, N, N,
4496         /* 0xD8 - 0xDF */
4497         N, N, N, N, N, N, N, N,
4498         /* 0xE0 - 0xE7 */
4499         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
4500         /* 0xE8 - 0xEF */
4501         N, N, N, N, N, N, N, N,
4502         /* 0xF0 - 0xF7 */
4503         N, N, N, N, N, N, N, N,
4504         /* 0xF8 - 0xFF */
4505         N, N, N, N, N, N, N, N,
4506 } };
4507
4508 static const struct escape escape_dd = { {
4509         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstsw),
4510 }, {
4511         /* 0xC0 - 0xC7 */
4512         N, N, N, N, N, N, N, N,
4513         /* 0xC8 - 0xCF */
4514         N, N, N, N, N, N, N, N,
4515         /* 0xD0 - 0xC7 */
4516         N, N, N, N, N, N, N, N,
4517         /* 0xD8 - 0xDF */
4518         N, N, N, N, N, N, N, N,
4519         /* 0xE0 - 0xE7 */
4520         N, N, N, N, N, N, N, N,
4521         /* 0xE8 - 0xEF */
4522         N, N, N, N, N, N, N, N,
4523         /* 0xF0 - 0xF7 */
4524         N, N, N, N, N, N, N, N,
4525         /* 0xF8 - 0xFF */
4526         N, N, N, N, N, N, N, N,
4527 } };
4528
4529 static const struct instr_dual instr_dual_0f_c3 = {
4530         I(DstMem | SrcReg | ModRM | No16 | Mov, em_mov), N
4531 };
4532
4533 static const struct mode_dual mode_dual_63 = {
4534         N, I(DstReg | SrcMem32 | ModRM | Mov, em_movsxd)
4535 };
4536
4537 static const struct opcode opcode_table[256] = {
4538         /* 0x00 - 0x07 */
4539         F6ALU(Lock, em_add),
4540         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
4541         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
4542         /* 0x08 - 0x0F */
4543         F6ALU(Lock | PageTable, em_or),
4544         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
4545         N,
4546         /* 0x10 - 0x17 */
4547         F6ALU(Lock, em_adc),
4548         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
4549         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
4550         /* 0x18 - 0x1F */
4551         F6ALU(Lock, em_sbb),
4552         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
4553         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
4554         /* 0x20 - 0x27 */
4555         F6ALU(Lock | PageTable, em_and), N, N,
4556         /* 0x28 - 0x2F */
4557         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
4558         /* 0x30 - 0x37 */
4559         F6ALU(Lock, em_xor), N, N,
4560         /* 0x38 - 0x3F */
4561         F6ALU(NoWrite, em_cmp), N, N,
4562         /* 0x40 - 0x4F */
4563         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
4564         /* 0x50 - 0x57 */
4565         X8(I(SrcReg | Stack, em_push)),
4566         /* 0x58 - 0x5F */
4567         X8(I(DstReg | Stack, em_pop)),
4568         /* 0x60 - 0x67 */
4569         I(ImplicitOps | Stack | No64, em_pusha),
4570         I(ImplicitOps | Stack | No64, em_popa),
4571         N, MD(ModRM, &mode_dual_63),
4572         N, N, N, N,
4573         /* 0x68 - 0x6F */
4574         I(SrcImm | Mov | Stack, em_push),
4575         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
4576         I(SrcImmByte | Mov | Stack, em_push),
4577         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
4578         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
4579         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
4580         /* 0x70 - 0x7F */
4581         X16(D(SrcImmByte | NearBranch)),
4582         /* 0x80 - 0x87 */
4583         G(ByteOp | DstMem | SrcImm, group1),
4584         G(DstMem | SrcImm, group1),
4585         G(ByteOp | DstMem | SrcImm | No64, group1),
4586         G(DstMem | SrcImmByte, group1),
4587         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
4588         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
4589         /* 0x88 - 0x8F */
4590         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
4591         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
4592         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
4593         D(ModRM | SrcMem | NoAccess | DstReg),
4594         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
4595         G(0, group1A),
4596         /* 0x90 - 0x97 */
4597         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
4598         /* 0x98 - 0x9F */
4599         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
4600         I(SrcImmFAddr | No64, em_call_far), N,
4601         II(ImplicitOps | Stack, em_pushf, pushf),
4602         II(ImplicitOps | Stack, em_popf, popf),
4603         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
4604         /* 0xA0 - 0xA7 */
4605         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
4606         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
4607         I2bv(SrcSI | DstDI | Mov | String, em_mov),
4608         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp_r),
4609         /* 0xA8 - 0xAF */
4610         F2bv(DstAcc | SrcImm | NoWrite, em_test),
4611         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
4612         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4613         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp_r),
4614         /* 0xB0 - 0xB7 */
4615         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4616         /* 0xB8 - 0xBF */
4617         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4618         /* 0xC0 - 0xC7 */
4619         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4620         I(ImplicitOps | NearBranch | SrcImmU16, em_ret_near_imm),
4621         I(ImplicitOps | NearBranch, em_ret),
4622         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4623         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4624         G(ByteOp, group11), G(0, group11),
4625         /* 0xC8 - 0xCF */
4626         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
4627         I(ImplicitOps | SrcImmU16, em_ret_far_imm),
4628         I(ImplicitOps, em_ret_far),
4629         D(ImplicitOps), DI(SrcImmByte, intn),
4630         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
4631         /* 0xD0 - 0xD7 */
4632         G(Src2One | ByteOp, group2), G(Src2One, group2),
4633         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4634         I(DstAcc | SrcImmUByte | No64, em_aam),
4635         I(DstAcc | SrcImmUByte | No64, em_aad),
4636         F(DstAcc | ByteOp | No64, em_salc),
4637         I(DstAcc | SrcXLat | ByteOp, em_mov),
4638         /* 0xD8 - 0xDF */
4639         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4640         /* 0xE0 - 0xE7 */
4641         X3(I(SrcImmByte | NearBranch, em_loop)),
4642         I(SrcImmByte | NearBranch, em_jcxz),
4643         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4644         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4645         /* 0xE8 - 0xEF */
4646         I(SrcImm | NearBranch, em_call), D(SrcImm | ImplicitOps | NearBranch),
4647         I(SrcImmFAddr | No64, em_jmp_far),
4648         D(SrcImmByte | ImplicitOps | NearBranch),
4649         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4650         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4651         /* 0xF0 - 0xF7 */
4652         N, DI(ImplicitOps, icebp), N, N,
4653         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4654         G(ByteOp, group3), G(0, group3),
4655         /* 0xF8 - 0xFF */
4656         D(ImplicitOps), D(ImplicitOps),
4657         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4658         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4659 };
4660
4661 static const struct opcode twobyte_table[256] = {
4662         /* 0x00 - 0x0F */
4663         G(0, group6), GD(0, &group7), N, N,
4664         N, I(ImplicitOps | EmulateOnUD, em_syscall),
4665         II(ImplicitOps | Priv, em_clts, clts), N,
4666         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4667         N, D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4668         /* 0x10 - 0x1F */
4669         N, N, N, N, N, N, N, N,
4670         D(ImplicitOps | ModRM | SrcMem | NoAccess),
4671         N, N, N, N, N, N, D(ImplicitOps | ModRM | SrcMem | NoAccess),
4672         /* 0x20 - 0x2F */
4673         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
4674         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
4675         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
4676                                                 check_cr_write),
4677         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
4678                                                 check_dr_write),
4679         N, N, N, N,
4680         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
4681         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
4682         N, GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_2b),
4683         N, N, N, N,
4684         /* 0x30 - 0x3F */
4685         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4686         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4687         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4688         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4689         I(ImplicitOps | EmulateOnUD, em_sysenter),
4690         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
4691         N, N,
4692         N, N, N, N, N, N, N, N,
4693         /* 0x40 - 0x4F */
4694         X16(D(DstReg | SrcMem | ModRM)),
4695         /* 0x50 - 0x5F */
4696         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4697         /* 0x60 - 0x6F */
4698         N, N, N, N,
4699         N, N, N, N,
4700         N, N, N, N,
4701         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4702         /* 0x70 - 0x7F */
4703         N, N, N, N,
4704         N, N, N, N,
4705         N, N, N, N,
4706         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4707         /* 0x80 - 0x8F */
4708         X16(D(SrcImm | NearBranch)),
4709         /* 0x90 - 0x9F */
4710         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4711         /* 0xA0 - 0xA7 */
4712         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4713         II(ImplicitOps, em_cpuid, cpuid),
4714         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4715         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4716         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4717         /* 0xA8 - 0xAF */
4718         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4719         II(EmulateOnUD | ImplicitOps, em_rsm, rsm),
4720         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4721         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4722         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4723         GD(0, &group15), F(DstReg | SrcMem | ModRM, em_imul),
4724         /* 0xB0 - 0xB7 */
4725         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable | SrcWrite, em_cmpxchg),
4726         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4727         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4728         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4729         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4730         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4731         /* 0xB8 - 0xBF */
4732         N, N,
4733         G(BitOp, group8),
4734         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4735         I(DstReg | SrcMem | ModRM, em_bsf_c),
4736         I(DstReg | SrcMem | ModRM, em_bsr_c),
4737         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4738         /* 0xC0 - 0xC7 */
4739         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
4740         N, ID(0, &instr_dual_0f_c3),
4741         N, N, N, GD(0, &group9),
4742         /* 0xC8 - 0xCF */
4743         X8(I(DstReg, em_bswap)),
4744         /* 0xD0 - 0xDF */
4745         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4746         /* 0xE0 - 0xEF */
4747         N, N, N, N, N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_e7),
4748         N, N, N, N, N, N, N, N,
4749         /* 0xF0 - 0xFF */
4750         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4751 };
4752
4753 static const struct instr_dual instr_dual_0f_38_f0 = {
4754         I(DstReg | SrcMem | Mov, em_movbe), N
4755 };
4756
4757 static const struct instr_dual instr_dual_0f_38_f1 = {
4758         I(DstMem | SrcReg | Mov, em_movbe), N
4759 };
4760
4761 static const struct gprefix three_byte_0f_38_f0 = {
4762         ID(0, &instr_dual_0f_38_f0), N, N, N
4763 };
4764
4765 static const struct gprefix three_byte_0f_38_f1 = {
4766         ID(0, &instr_dual_0f_38_f1), N, N, N
4767 };
4768
4769 /*
4770  * Insns below are selected by the prefix which indexed by the third opcode
4771  * byte.
4772  */
4773 static const struct opcode opcode_map_0f_38[256] = {
4774         /* 0x00 - 0x7f */
4775         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4776         /* 0x80 - 0xef */
4777         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4778         /* 0xf0 - 0xf1 */
4779         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f0),
4780         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f1),
4781         /* 0xf2 - 0xff */
4782         N, N, X4(N), X8(N)
4783 };
4784
4785 #undef D
4786 #undef N
4787 #undef G
4788 #undef GD
4789 #undef I
4790 #undef GP
4791 #undef EXT
4792 #undef MD
4793 #undef ID
4794
4795 #undef D2bv
4796 #undef D2bvIP
4797 #undef I2bv
4798 #undef I2bvIP
4799 #undef I6ALU
4800
4801 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4802 {
4803         unsigned size;
4804
4805         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4806         if (size == 8)
4807                 size = 4;
4808         return size;
4809 }
4810
4811 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4812                       unsigned size, bool sign_extension)
4813 {
4814         int rc = X86EMUL_CONTINUE;
4815
4816         op->type = OP_IMM;
4817         op->bytes = size;
4818         op->addr.mem.ea = ctxt->_eip;
4819         /* NB. Immediates are sign-extended as necessary. */
4820         switch (op->bytes) {
4821         case 1:
4822                 op->val = insn_fetch(s8, ctxt);
4823                 break;
4824         case 2:
4825                 op->val = insn_fetch(s16, ctxt);
4826                 break;
4827         case 4:
4828                 op->val = insn_fetch(s32, ctxt);
4829                 break;
4830         case 8:
4831                 op->val = insn_fetch(s64, ctxt);
4832                 break;
4833         }
4834         if (!sign_extension) {
4835                 switch (op->bytes) {
4836                 case 1:
4837                         op->val &= 0xff;
4838                         break;
4839                 case 2:
4840                         op->val &= 0xffff;
4841                         break;
4842                 case 4:
4843                         op->val &= 0xffffffff;
4844                         break;
4845                 }
4846         }
4847 done:
4848         return rc;
4849 }
4850
4851 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4852                           unsigned d)
4853 {
4854         int rc = X86EMUL_CONTINUE;
4855
4856         switch (d) {
4857         case OpReg:
4858                 decode_register_operand(ctxt, op);
4859                 break;
4860         case OpImmUByte:
4861                 rc = decode_imm(ctxt, op, 1, false);
4862                 break;
4863         case OpMem:
4864                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4865         mem_common:
4866                 *op = ctxt->memop;
4867                 ctxt->memopp = op;
4868                 if (ctxt->d & BitOp)
4869                         fetch_bit_operand(ctxt);
4870                 op->orig_val = op->val;
4871                 break;
4872         case OpMem64:
4873                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4874                 goto mem_common;
4875         case OpAcc:
4876                 op->type = OP_REG;
4877                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4878                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4879                 fetch_register_operand(op);
4880                 op->orig_val = op->val;
4881                 break;
4882         case OpAccLo:
4883                 op->type = OP_REG;
4884                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4885                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4886                 fetch_register_operand(op);
4887                 op->orig_val = op->val;
4888                 break;
4889         case OpAccHi:
4890                 if (ctxt->d & ByteOp) {
4891                         op->type = OP_NONE;
4892                         break;
4893                 }
4894                 op->type = OP_REG;
4895                 op->bytes = ctxt->op_bytes;
4896                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4897                 fetch_register_operand(op);
4898                 op->orig_val = op->val;
4899                 break;
4900         case OpDI:
4901                 op->type = OP_MEM;
4902                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4903                 op->addr.mem.ea =
4904                         register_address(ctxt, VCPU_REGS_RDI);
4905                 op->addr.mem.seg = VCPU_SREG_ES;
4906                 op->val = 0;
4907                 op->count = 1;
4908                 break;
4909         case OpDX:
4910                 op->type = OP_REG;
4911                 op->bytes = 2;
4912                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4913                 fetch_register_operand(op);
4914                 break;
4915         case OpCL:
4916                 op->type = OP_IMM;
4917                 op->bytes = 1;
4918                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4919                 break;
4920         case OpImmByte:
4921                 rc = decode_imm(ctxt, op, 1, true);
4922                 break;
4923         case OpOne:
4924                 op->type = OP_IMM;
4925                 op->bytes = 1;
4926                 op->val = 1;
4927                 break;
4928         case OpImm:
4929                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4930                 break;
4931         case OpImm64:
4932                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4933                 break;
4934         case OpMem8:
4935                 ctxt->memop.bytes = 1;
4936                 if (ctxt->memop.type == OP_REG) {
4937                         ctxt->memop.addr.reg = decode_register(ctxt,
4938                                         ctxt->modrm_rm, true);
4939                         fetch_register_operand(&ctxt->memop);
4940                 }
4941                 goto mem_common;
4942         case OpMem16:
4943                 ctxt->memop.bytes = 2;
4944                 goto mem_common;
4945         case OpMem32:
4946                 ctxt->memop.bytes = 4;
4947                 goto mem_common;
4948         case OpImmU16:
4949                 rc = decode_imm(ctxt, op, 2, false);
4950                 break;
4951         case OpImmU:
4952                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4953                 break;
4954         case OpSI:
4955                 op->type = OP_MEM;
4956                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4957                 op->addr.mem.ea =
4958                         register_address(ctxt, VCPU_REGS_RSI);
4959                 op->addr.mem.seg = ctxt->seg_override;
4960                 op->val = 0;
4961                 op->count = 1;
4962                 break;
4963         case OpXLat:
4964                 op->type = OP_MEM;
4965                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4966                 op->addr.mem.ea =
4967                         address_mask(ctxt,
4968                                 reg_read(ctxt, VCPU_REGS_RBX) +
4969                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4970                 op->addr.mem.seg = ctxt->seg_override;
4971                 op->val = 0;
4972                 break;
4973         case OpImmFAddr:
4974                 op->type = OP_IMM;
4975                 op->addr.mem.ea = ctxt->_eip;
4976                 op->bytes = ctxt->op_bytes + 2;
4977                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4978                 break;
4979         case OpMemFAddr:
4980                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4981                 goto mem_common;
4982         case OpES:
4983                 op->type = OP_IMM;
4984                 op->val = VCPU_SREG_ES;
4985                 break;
4986         case OpCS:
4987                 op->type = OP_IMM;
4988                 op->val = VCPU_SREG_CS;
4989                 break;
4990         case OpSS:
4991                 op->type = OP_IMM;
4992                 op->val = VCPU_SREG_SS;
4993                 break;
4994         case OpDS:
4995                 op->type = OP_IMM;
4996                 op->val = VCPU_SREG_DS;
4997                 break;
4998         case OpFS:
4999                 op->type = OP_IMM;
5000                 op->val = VCPU_SREG_FS;
5001                 break;
5002         case OpGS:
5003                 op->type = OP_IMM;
5004                 op->val = VCPU_SREG_GS;
5005                 break;
5006         case OpImplicit:
5007                 /* Special instructions do their own operand decoding. */
5008         default:
5009                 op->type = OP_NONE; /* Disable writeback. */
5010                 break;
5011         }
5012
5013 done:
5014         return rc;
5015 }
5016
5017 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
5018 {
5019         int rc = X86EMUL_CONTINUE;
5020         int mode = ctxt->mode;
5021         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
5022         bool op_prefix = false;
5023         bool has_seg_override = false;
5024         struct opcode opcode;
5025         u16 dummy;
5026         struct desc_struct desc;
5027
5028         ctxt->memop.type = OP_NONE;
5029         ctxt->memopp = NULL;
5030         ctxt->_eip = ctxt->eip;
5031         ctxt->fetch.ptr = ctxt->fetch.data;
5032         ctxt->fetch.end = ctxt->fetch.data + insn_len;
5033         ctxt->opcode_len = 1;
5034         ctxt->intercept = x86_intercept_none;
5035         if (insn_len > 0)
5036                 memcpy(ctxt->fetch.data, insn, insn_len);
5037         else {
5038                 rc = __do_insn_fetch_bytes(ctxt, 1);
5039                 if (rc != X86EMUL_CONTINUE)
5040                         return rc;
5041         }
5042
5043         switch (mode) {
5044         case X86EMUL_MODE_REAL:
5045         case X86EMUL_MODE_VM86:
5046                 def_op_bytes = def_ad_bytes = 2;
5047                 ctxt->ops->get_segment(ctxt, &dummy, &desc, NULL, VCPU_SREG_CS);
5048                 if (desc.d)
5049                         def_op_bytes = def_ad_bytes = 4;
5050                 break;
5051         case X86EMUL_MODE_PROT16:
5052                 def_op_bytes = def_ad_bytes = 2;
5053                 break;
5054         case X86EMUL_MODE_PROT32:
5055                 def_op_bytes = def_ad_bytes = 4;
5056                 break;
5057 #ifdef CONFIG_X86_64
5058         case X86EMUL_MODE_PROT64:
5059                 def_op_bytes = 4;
5060                 def_ad_bytes = 8;
5061                 break;
5062 #endif
5063         default:
5064                 return EMULATION_FAILED;
5065         }
5066
5067         ctxt->op_bytes = def_op_bytes;
5068         ctxt->ad_bytes = def_ad_bytes;
5069
5070         /* Legacy prefixes. */
5071         for (;;) {
5072                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
5073                 case 0x66:      /* operand-size override */
5074                         op_prefix = true;
5075                         /* switch between 2/4 bytes */
5076                         ctxt->op_bytes = def_op_bytes ^ 6;
5077                         break;
5078                 case 0x67:      /* address-size override */
5079                         if (mode == X86EMUL_MODE_PROT64)
5080                                 /* switch between 4/8 bytes */
5081                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
5082                         else
5083                                 /* switch between 2/4 bytes */
5084                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
5085                         break;
5086                 case 0x26:      /* ES override */
5087                         has_seg_override = true;
5088                         ctxt->seg_override = VCPU_SREG_ES;
5089                         break;
5090                 case 0x2e:      /* CS override */
5091                         has_seg_override = true;
5092                         ctxt->seg_override = VCPU_SREG_CS;
5093                         break;
5094                 case 0x36:      /* SS override */
5095                         has_seg_override = true;
5096                         ctxt->seg_override = VCPU_SREG_SS;
5097                         break;
5098                 case 0x3e:      /* DS override */
5099                         has_seg_override = true;
5100                         ctxt->seg_override = VCPU_SREG_DS;
5101                         break;
5102                 case 0x64:      /* FS override */
5103                         has_seg_override = true;
5104                         ctxt->seg_override = VCPU_SREG_FS;
5105                         break;
5106                 case 0x65:      /* GS override */
5107                         has_seg_override = true;
5108                         ctxt->seg_override = VCPU_SREG_GS;
5109                         break;
5110                 case 0x40 ... 0x4f: /* REX */
5111                         if (mode != X86EMUL_MODE_PROT64)
5112                                 goto done_prefixes;
5113                         ctxt->rex_prefix = ctxt->b;
5114                         continue;
5115                 case 0xf0:      /* LOCK */
5116                         ctxt->lock_prefix = 1;
5117                         break;
5118                 case 0xf2:      /* REPNE/REPNZ */
5119                 case 0xf3:      /* REP/REPE/REPZ */
5120                         ctxt->rep_prefix = ctxt->b;
5121                         break;
5122                 default:
5123                         goto done_prefixes;
5124                 }
5125
5126                 /* Any legacy prefix after a REX prefix nullifies its effect. */
5127
5128                 ctxt->rex_prefix = 0;
5129         }
5130
5131 done_prefixes:
5132
5133         /* REX prefix. */
5134         if (ctxt->rex_prefix & 8)
5135                 ctxt->op_bytes = 8;     /* REX.W */
5136
5137         /* Opcode byte(s). */
5138         opcode = opcode_table[ctxt->b];
5139         /* Two-byte opcode? */
5140         if (ctxt->b == 0x0f) {
5141                 ctxt->opcode_len = 2;
5142                 ctxt->b = insn_fetch(u8, ctxt);
5143                 opcode = twobyte_table[ctxt->b];
5144
5145                 /* 0F_38 opcode map */
5146                 if (ctxt->b == 0x38) {
5147                         ctxt->opcode_len = 3;
5148                         ctxt->b = insn_fetch(u8, ctxt);
5149                         opcode = opcode_map_0f_38[ctxt->b];
5150                 }
5151         }
5152         ctxt->d = opcode.flags;
5153
5154         if (ctxt->d & ModRM)
5155                 ctxt->modrm = insn_fetch(u8, ctxt);
5156
5157         /* vex-prefix instructions are not implemented */
5158         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
5159             (mode == X86EMUL_MODE_PROT64 || (ctxt->modrm & 0xc0) == 0xc0)) {
5160                 ctxt->d = NotImpl;
5161         }
5162
5163         while (ctxt->d & GroupMask) {
5164                 switch (ctxt->d & GroupMask) {
5165                 case Group:
5166                         goffset = (ctxt->modrm >> 3) & 7;
5167                         opcode = opcode.u.group[goffset];
5168                         break;
5169                 case GroupDual:
5170                         goffset = (ctxt->modrm >> 3) & 7;
5171                         if ((ctxt->modrm >> 6) == 3)
5172                                 opcode = opcode.u.gdual->mod3[goffset];
5173                         else
5174                                 opcode = opcode.u.gdual->mod012[goffset];
5175                         break;
5176                 case RMExt:
5177                         goffset = ctxt->modrm & 7;
5178                         opcode = opcode.u.group[goffset];
5179                         break;
5180                 case Prefix:
5181                         if (ctxt->rep_prefix && op_prefix)
5182                                 return EMULATION_FAILED;
5183                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
5184                         switch (simd_prefix) {
5185                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
5186                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
5187                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
5188                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
5189                         }
5190                         break;
5191                 case Escape:
5192                         if (ctxt->modrm > 0xbf) {
5193                                 size_t size = ARRAY_SIZE(opcode.u.esc->high);
5194                                 u32 index = array_index_nospec(
5195                                         ctxt->modrm - 0xc0, size);
5196
5197                                 opcode = opcode.u.esc->high[index];
5198                         } else {
5199                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
5200                         }
5201                         break;
5202                 case InstrDual:
5203                         if ((ctxt->modrm >> 6) == 3)
5204                                 opcode = opcode.u.idual->mod3;
5205                         else
5206                                 opcode = opcode.u.idual->mod012;
5207                         break;
5208                 case ModeDual:
5209                         if (ctxt->mode == X86EMUL_MODE_PROT64)
5210                                 opcode = opcode.u.mdual->mode64;
5211                         else
5212                                 opcode = opcode.u.mdual->mode32;
5213                         break;
5214                 default:
5215                         return EMULATION_FAILED;
5216                 }
5217
5218                 ctxt->d &= ~(u64)GroupMask;
5219                 ctxt->d |= opcode.flags;
5220         }
5221
5222         /* Unrecognised? */
5223         if (ctxt->d == 0)
5224                 return EMULATION_FAILED;
5225
5226         ctxt->execute = opcode.u.execute;
5227
5228         if (unlikely(ctxt->ud) && likely(!(ctxt->d & EmulateOnUD)))
5229                 return EMULATION_FAILED;
5230
5231         if (unlikely(ctxt->d &
5232             (NotImpl|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm|NearBranch|
5233              No16))) {
5234                 /*
5235                  * These are copied unconditionally here, and checked unconditionally
5236                  * in x86_emulate_insn.
5237                  */
5238                 ctxt->check_perm = opcode.check_perm;
5239                 ctxt->intercept = opcode.intercept;
5240
5241                 if (ctxt->d & NotImpl)
5242                         return EMULATION_FAILED;
5243
5244                 if (mode == X86EMUL_MODE_PROT64) {
5245                         if (ctxt->op_bytes == 4 && (ctxt->d & Stack))
5246                                 ctxt->op_bytes = 8;
5247                         else if (ctxt->d & NearBranch)
5248                                 ctxt->op_bytes = 8;
5249                 }
5250
5251                 if (ctxt->d & Op3264) {
5252                         if (mode == X86EMUL_MODE_PROT64)
5253                                 ctxt->op_bytes = 8;
5254                         else
5255                                 ctxt->op_bytes = 4;
5256                 }
5257
5258                 if ((ctxt->d & No16) && ctxt->op_bytes == 2)
5259                         ctxt->op_bytes = 4;
5260
5261                 if (ctxt->d & Sse)
5262                         ctxt->op_bytes = 16;
5263                 else if (ctxt->d & Mmx)
5264                         ctxt->op_bytes = 8;
5265         }
5266
5267         /* ModRM and SIB bytes. */
5268         if (ctxt->d & ModRM) {
5269                 rc = decode_modrm(ctxt, &ctxt->memop);
5270                 if (!has_seg_override) {
5271                         has_seg_override = true;
5272                         ctxt->seg_override = ctxt->modrm_seg;
5273                 }
5274         } else if (ctxt->d & MemAbs)
5275                 rc = decode_abs(ctxt, &ctxt->memop);
5276         if (rc != X86EMUL_CONTINUE)
5277                 goto done;
5278
5279         if (!has_seg_override)
5280                 ctxt->seg_override = VCPU_SREG_DS;
5281
5282         ctxt->memop.addr.mem.seg = ctxt->seg_override;
5283
5284         /*
5285          * Decode and fetch the source operand: register, memory
5286          * or immediate.
5287          */
5288         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
5289         if (rc != X86EMUL_CONTINUE)
5290                 goto done;
5291
5292         /*
5293          * Decode and fetch the second source operand: register, memory
5294          * or immediate.
5295          */
5296         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
5297         if (rc != X86EMUL_CONTINUE)
5298                 goto done;
5299
5300         /* Decode and fetch the destination operand: register or memory. */
5301         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
5302
5303         if (ctxt->rip_relative && likely(ctxt->memopp))
5304                 ctxt->memopp->addr.mem.ea = address_mask(ctxt,
5305                                         ctxt->memopp->addr.mem.ea + ctxt->_eip);
5306
5307 done:
5308         if (rc == X86EMUL_PROPAGATE_FAULT)
5309                 ctxt->have_exception = true;
5310         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
5311 }
5312
5313 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
5314 {
5315         return ctxt->d & PageTable;
5316 }
5317
5318 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
5319 {
5320         /* The second termination condition only applies for REPE
5321          * and REPNE. Test if the repeat string operation prefix is
5322          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
5323          * corresponding termination condition according to:
5324          *      - if REPE/REPZ and ZF = 0 then done
5325          *      - if REPNE/REPNZ and ZF = 1 then done
5326          */
5327         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
5328              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
5329             && (((ctxt->rep_prefix == REPE_PREFIX) &&
5330                  ((ctxt->eflags & X86_EFLAGS_ZF) == 0))
5331                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
5332                     ((ctxt->eflags & X86_EFLAGS_ZF) == X86_EFLAGS_ZF))))
5333                 return true;
5334
5335         return false;
5336 }
5337
5338 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
5339 {
5340         int rc;
5341
5342         ctxt->ops->get_fpu(ctxt);
5343         rc = asm_safe("fwait");
5344         ctxt->ops->put_fpu(ctxt);
5345
5346         if (unlikely(rc != X86EMUL_CONTINUE))
5347                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
5348
5349         return X86EMUL_CONTINUE;
5350 }
5351
5352 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
5353                                        struct operand *op)
5354 {
5355         if (op->type == OP_MM)
5356                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
5357 }
5358
5359 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
5360 {
5361         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
5362
5363         if (!(ctxt->d & ByteOp))
5364                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
5365
5366         asm("push %[flags]; popf; " CALL_NOSPEC " ; pushf; pop %[flags]\n"
5367             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
5368               [thunk_target]"+S"(fop), ASM_CALL_CONSTRAINT
5369             : "c"(ctxt->src2.val));
5370
5371         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
5372         if (!fop) /* exception is returned in fop variable */
5373                 return emulate_de(ctxt);
5374         return X86EMUL_CONTINUE;
5375 }
5376
5377 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
5378 {
5379         memset(&ctxt->rip_relative, 0,
5380                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
5381
5382         ctxt->io_read.pos = 0;
5383         ctxt->io_read.end = 0;
5384         ctxt->mem_read.end = 0;
5385 }
5386
5387 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
5388 {
5389         const struct x86_emulate_ops *ops = ctxt->ops;
5390         int rc = X86EMUL_CONTINUE;
5391         int saved_dst_type = ctxt->dst.type;
5392         unsigned emul_flags;
5393
5394         ctxt->mem_read.pos = 0;
5395
5396         /* LOCK prefix is allowed only with some instructions */
5397         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
5398                 rc = emulate_ud(ctxt);
5399                 goto done;
5400         }
5401
5402         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
5403                 rc = emulate_ud(ctxt);
5404                 goto done;
5405         }
5406
5407         emul_flags = ctxt->ops->get_hflags(ctxt);
5408         if (unlikely(ctxt->d &
5409                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
5410                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
5411                                 (ctxt->d & Undefined)) {
5412                         rc = emulate_ud(ctxt);
5413                         goto done;
5414                 }
5415
5416                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
5417                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
5418                         rc = emulate_ud(ctxt);
5419                         goto done;
5420                 }
5421
5422                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
5423                         rc = emulate_nm(ctxt);
5424                         goto done;
5425                 }
5426
5427                 if (ctxt->d & Mmx) {
5428                         rc = flush_pending_x87_faults(ctxt);
5429                         if (rc != X86EMUL_CONTINUE)
5430                                 goto done;
5431                         /*
5432                          * Now that we know the fpu is exception safe, we can fetch
5433                          * operands from it.
5434                          */
5435                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
5436                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
5437                         if (!(ctxt->d & Mov))
5438                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
5439                 }
5440
5441                 if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && ctxt->intercept) {
5442                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5443                                                       X86_ICPT_PRE_EXCEPT);
5444                         if (rc != X86EMUL_CONTINUE)
5445                                 goto done;
5446                 }
5447
5448                 /* Instruction can only be executed in protected mode */
5449                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
5450                         rc = emulate_ud(ctxt);
5451                         goto done;
5452                 }
5453
5454                 /* Privileged instruction can be executed only in CPL=0 */
5455                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
5456                         if (ctxt->d & PrivUD)
5457                                 rc = emulate_ud(ctxt);
5458                         else
5459                                 rc = emulate_gp(ctxt, 0);
5460                         goto done;
5461                 }
5462
5463                 /* Do instruction specific permission checks */
5464                 if (ctxt->d & CheckPerm) {
5465                         rc = ctxt->check_perm(ctxt);
5466                         if (rc != X86EMUL_CONTINUE)
5467                                 goto done;
5468                 }
5469
5470                 if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5471                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5472                                                       X86_ICPT_POST_EXCEPT);
5473                         if (rc != X86EMUL_CONTINUE)
5474                                 goto done;
5475                 }
5476
5477                 if (ctxt->rep_prefix && (ctxt->d & String)) {
5478                         /* All REP prefixes have the same first termination condition */
5479                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
5480                                 string_registers_quirk(ctxt);
5481                                 ctxt->eip = ctxt->_eip;
5482                                 ctxt->eflags &= ~X86_EFLAGS_RF;
5483                                 goto done;
5484                         }
5485                 }
5486         }
5487
5488         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
5489                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
5490                                     ctxt->src.valptr, ctxt->src.bytes);
5491                 if (rc != X86EMUL_CONTINUE)
5492                         goto done;
5493                 ctxt->src.orig_val64 = ctxt->src.val64;
5494         }
5495
5496         if (ctxt->src2.type == OP_MEM) {
5497                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
5498                                     &ctxt->src2.val, ctxt->src2.bytes);
5499                 if (rc != X86EMUL_CONTINUE)
5500                         goto done;
5501         }
5502
5503         if ((ctxt->d & DstMask) == ImplicitOps)
5504                 goto special_insn;
5505
5506
5507         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
5508                 /* optimisation - avoid slow emulated read if Mov */
5509                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
5510                                    &ctxt->dst.val, ctxt->dst.bytes);
5511                 if (rc != X86EMUL_CONTINUE) {
5512                         if (!(ctxt->d & NoWrite) &&
5513                             rc == X86EMUL_PROPAGATE_FAULT &&
5514                             ctxt->exception.vector == PF_VECTOR)
5515                                 ctxt->exception.error_code |= PFERR_WRITE_MASK;
5516                         goto done;
5517                 }
5518         }
5519         /* Copy full 64-bit value for CMPXCHG8B.  */
5520         ctxt->dst.orig_val64 = ctxt->dst.val64;
5521
5522 special_insn:
5523
5524         if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5525                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
5526                                               X86_ICPT_POST_MEMACCESS);
5527                 if (rc != X86EMUL_CONTINUE)
5528                         goto done;
5529         }
5530
5531         if (ctxt->rep_prefix && (ctxt->d & String))
5532                 ctxt->eflags |= X86_EFLAGS_RF;
5533         else
5534                 ctxt->eflags &= ~X86_EFLAGS_RF;
5535
5536         if (ctxt->execute) {
5537                 if (ctxt->d & Fastop) {
5538                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
5539                         rc = fastop(ctxt, fop);
5540                         if (rc != X86EMUL_CONTINUE)
5541                                 goto done;
5542                         goto writeback;
5543                 }
5544                 rc = ctxt->execute(ctxt);
5545                 if (rc != X86EMUL_CONTINUE)
5546                         goto done;
5547                 goto writeback;
5548         }
5549
5550         if (ctxt->opcode_len == 2)
5551                 goto twobyte_insn;
5552         else if (ctxt->opcode_len == 3)
5553                 goto threebyte_insn;
5554
5555         switch (ctxt->b) {
5556         case 0x70 ... 0x7f: /* jcc (short) */
5557                 if (test_cc(ctxt->b, ctxt->eflags))
5558                         rc = jmp_rel(ctxt, ctxt->src.val);
5559                 break;
5560         case 0x8d: /* lea r16/r32, m */
5561                 ctxt->dst.val = ctxt->src.addr.mem.ea;
5562                 break;
5563         case 0x90 ... 0x97: /* nop / xchg reg, rax */
5564                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
5565                         ctxt->dst.type = OP_NONE;
5566                 else
5567                         rc = em_xchg(ctxt);
5568                 break;
5569         case 0x98: /* cbw/cwde/cdqe */
5570                 switch (ctxt->op_bytes) {
5571                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
5572                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
5573                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
5574                 }
5575                 break;
5576         case 0xcc:              /* int3 */
5577                 rc = emulate_int(ctxt, 3);
5578                 break;
5579         case 0xcd:              /* int n */
5580                 rc = emulate_int(ctxt, ctxt->src.val);
5581                 break;
5582         case 0xce:              /* into */
5583                 if (ctxt->eflags & X86_EFLAGS_OF)
5584                         rc = emulate_int(ctxt, 4);
5585                 break;
5586         case 0xe9: /* jmp rel */
5587         case 0xeb: /* jmp rel short */
5588                 rc = jmp_rel(ctxt, ctxt->src.val);
5589                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
5590                 break;
5591         case 0xf4:              /* hlt */
5592                 ctxt->ops->halt(ctxt);
5593                 break;
5594         case 0xf5:      /* cmc */
5595                 /* complement carry flag from eflags reg */
5596                 ctxt->eflags ^= X86_EFLAGS_CF;
5597                 break;
5598         case 0xf8: /* clc */
5599                 ctxt->eflags &= ~X86_EFLAGS_CF;
5600                 break;
5601         case 0xf9: /* stc */
5602                 ctxt->eflags |= X86_EFLAGS_CF;
5603                 break;
5604         case 0xfc: /* cld */
5605                 ctxt->eflags &= ~X86_EFLAGS_DF;
5606                 break;
5607         case 0xfd: /* std */
5608                 ctxt->eflags |= X86_EFLAGS_DF;
5609                 break;
5610         default:
5611                 goto cannot_emulate;
5612         }
5613
5614         if (rc != X86EMUL_CONTINUE)
5615                 goto done;
5616
5617 writeback:
5618         if (ctxt->d & SrcWrite) {
5619                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
5620                 rc = writeback(ctxt, &ctxt->src);
5621                 if (rc != X86EMUL_CONTINUE)
5622                         goto done;
5623         }
5624         if (!(ctxt->d & NoWrite)) {
5625                 rc = writeback(ctxt, &ctxt->dst);
5626                 if (rc != X86EMUL_CONTINUE)
5627                         goto done;
5628         }
5629
5630         /*
5631          * restore dst type in case the decoding will be reused
5632          * (happens for string instruction )
5633          */
5634         ctxt->dst.type = saved_dst_type;
5635
5636         if ((ctxt->d & SrcMask) == SrcSI)
5637                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
5638
5639         if ((ctxt->d & DstMask) == DstDI)
5640                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
5641
5642         if (ctxt->rep_prefix && (ctxt->d & String)) {
5643                 unsigned int count;
5644                 struct read_cache *r = &ctxt->io_read;
5645                 if ((ctxt->d & SrcMask) == SrcSI)
5646                         count = ctxt->src.count;
5647                 else
5648                         count = ctxt->dst.count;
5649                 register_address_increment(ctxt, VCPU_REGS_RCX, -count);
5650
5651                 if (!string_insn_completed(ctxt)) {
5652                         /*
5653                          * Re-enter guest when pio read ahead buffer is empty
5654                          * or, if it is not used, after each 1024 iteration.
5655                          */
5656                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
5657                             (r->end == 0 || r->end != r->pos)) {
5658                                 /*
5659                                  * Reset read cache. Usually happens before
5660                                  * decode, but since instruction is restarted
5661                                  * we have to do it here.
5662                                  */
5663                                 ctxt->mem_read.end = 0;
5664                                 writeback_registers(ctxt);
5665                                 return EMULATION_RESTART;
5666                         }
5667                         goto done; /* skip rip writeback */
5668                 }
5669                 ctxt->eflags &= ~X86_EFLAGS_RF;
5670         }
5671
5672         ctxt->eip = ctxt->_eip;
5673
5674 done:
5675         if (rc == X86EMUL_PROPAGATE_FAULT) {
5676                 WARN_ON(ctxt->exception.vector > 0x1f);
5677                 ctxt->have_exception = true;
5678         }
5679         if (rc == X86EMUL_INTERCEPTED)
5680                 return EMULATION_INTERCEPTED;
5681
5682         if (rc == X86EMUL_CONTINUE)
5683                 writeback_registers(ctxt);
5684
5685         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
5686
5687 twobyte_insn:
5688         switch (ctxt->b) {
5689         case 0x09:              /* wbinvd */
5690                 (ctxt->ops->wbinvd)(ctxt);
5691                 break;
5692         case 0x08:              /* invd */
5693         case 0x0d:              /* GrpP (prefetch) */
5694         case 0x18:              /* Grp16 (prefetch/nop) */
5695         case 0x1f:              /* nop */
5696                 break;
5697         case 0x20: /* mov cr, reg */
5698                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
5699                 break;
5700         case 0x21: /* mov from dr to reg */
5701                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
5702                 break;
5703         case 0x40 ... 0x4f:     /* cmov */
5704                 if (test_cc(ctxt->b, ctxt->eflags))
5705                         ctxt->dst.val = ctxt->src.val;
5706                 else if (ctxt->op_bytes != 4)
5707                         ctxt->dst.type = OP_NONE; /* no writeback */
5708                 break;
5709         case 0x80 ... 0x8f: /* jnz rel, etc*/
5710                 if (test_cc(ctxt->b, ctxt->eflags))
5711                         rc = jmp_rel(ctxt, ctxt->src.val);
5712                 break;
5713         case 0x90 ... 0x9f:     /* setcc r/m8 */
5714                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
5715                 break;
5716         case 0xb6 ... 0xb7:     /* movzx */
5717                 ctxt->dst.bytes = ctxt->op_bytes;
5718                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
5719                                                        : (u16) ctxt->src.val;
5720                 break;
5721         case 0xbe ... 0xbf:     /* movsx */
5722                 ctxt->dst.bytes = ctxt->op_bytes;
5723                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
5724                                                         (s16) ctxt->src.val;
5725                 break;
5726         default:
5727                 goto cannot_emulate;
5728         }
5729
5730 threebyte_insn:
5731
5732         if (rc != X86EMUL_CONTINUE)
5733                 goto done;
5734
5735         goto writeback;
5736
5737 cannot_emulate:
5738         return EMULATION_FAILED;
5739 }
5740
5741 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
5742 {
5743         invalidate_registers(ctxt);
5744 }
5745
5746 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
5747 {
5748         writeback_registers(ctxt);
5749 }