arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <asm/kvm_emulate.h>
  26 #include <linux/stringify.h>
  27 #include <asm/debugreg.h>
  28 #include <asm/nospec-branch.h>
  29
  30 #include "x86.h"
  31 #include "tss.h"
  32 #include "mmu.h"
  33
  34 /*
  35  * Operand types
  36  */
  37 #define OpNone             0ull
  38 #define OpImplicit         1ull  /* No generic decode */
  39 #define OpReg              2ull  /* Register */
  40 #define OpMem              3ull  /* Memory */
  41 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  42 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  43 #define OpMem64            6ull  /* Memory, 64-bit */
  44 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  45 #define OpDX               8ull  /* DX register */
  46 #define OpCL               9ull  /* CL register (for shifts) */
  47 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  48 #define OpOne             11ull  /* Implied 1 */
  49 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  50 #define OpMem16           13ull  /* Memory operand (16-bit). */
  51 #define OpMem32           14ull  /* Memory operand (32-bit). */
  52 #define OpImmU            15ull  /* Immediate operand, zero extended */
  53 #define OpSI              16ull  /* SI/ESI/RSI */
  54 #define OpImmFAddr        17ull  /* Immediate far address */
  55 #define OpMemFAddr        18ull  /* Far address in memory */
  56 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  57 #define OpES              20ull  /* ES */
  58 #define OpCS              21ull  /* CS */
  59 #define OpSS              22ull  /* SS */
  60 #define OpDS              23ull  /* DS */
  61 #define OpFS              24ull  /* FS */
  62 #define OpGS              25ull  /* GS */
  63 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  64 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  65 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  66 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  67 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  68
  69 #define OpBits             5  /* Width of operand field */
  70 #define OpMask             ((1ull << OpBits) - 1)
  71
  72 /*
  73  * Opcode effective-address decode tables.
  74  * Note that we only emulate instructions that have at least one memory
  75  * operand (excluding implicit stack references). We assume that stack
  76  * references and instruction fetches will never occur in special memory
  77  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  78  * not be handled.
  79  */
  80
  81 /* Operand sizes: 8-bit operands or specified/overridden size. */
  82 #define ByteOp      (1<<0)      /* 8-bit operands. */
  83 /* Destination operand type. */
  84 #define DstShift    1
  85 #define ImplicitOps (OpImplicit << DstShift)
  86 #define DstReg      (OpReg << DstShift)
  87 #define DstMem      (OpMem << DstShift)
  88 #define DstAcc      (OpAcc << DstShift)
  89 #define DstDI       (OpDI << DstShift)
  90 #define DstMem64    (OpMem64 << DstShift)
  91 #define DstMem16    (OpMem16 << DstShift)
  92 #define DstImmUByte (OpImmUByte << DstShift)
  93 #define DstDX       (OpDX << DstShift)
  94 #define DstAccLo    (OpAccLo << DstShift)
  95 #define DstMask     (OpMask << DstShift)
  96 /* Source operand type. */
  97 #define SrcShift    6
  98 #define SrcNone     (OpNone << SrcShift)
  99 #define SrcReg      (OpReg << SrcShift)
 100 #define SrcMem      (OpMem << SrcShift)
 101 #define SrcMem16    (OpMem16 << SrcShift)
 102 #define SrcMem32    (OpMem32 << SrcShift)
 103 #define SrcImm      (OpImm << SrcShift)
 104 #define SrcImmByte  (OpImmByte << SrcShift)
 105 #define SrcOne      (OpOne << SrcShift)
 106 #define SrcImmUByte (OpImmUByte << SrcShift)
 107 #define SrcImmU     (OpImmU << SrcShift)
 108 #define SrcSI       (OpSI << SrcShift)
 109 #define SrcXLat     (OpXLat << SrcShift)
 110 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 111 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 112 #define SrcAcc      (OpAcc << SrcShift)
 113 #define SrcImmU16   (OpImmU16 << SrcShift)
 114 #define SrcImm64    (OpImm64 << SrcShift)
 115 #define SrcDX       (OpDX << SrcShift)
 116 #define SrcMem8     (OpMem8 << SrcShift)
 117 #define SrcAccHi    (OpAccHi << SrcShift)
 118 #define SrcMask     (OpMask << SrcShift)
 119 #define BitOp       (1<<11)
 120 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 121 #define String      (1<<13)     /* String instruction (rep capable) */
 122 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 123 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 124 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 125 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 126 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 127 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 128 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 129 #define InstrDual   (6<<15)     /* Alternate instruction decoding of mod == 3 */
 130 #define ModeDual    (7<<15)     /* Different instruction for 32/64 bit */
 131 #define Sse         (1<<18)     /* SSE Vector instruction */
 132 /* Generic ModRM decode. */
 133 #define ModRM       (1<<19)
 134 /* Destination is only written; never read. */
 135 #define Mov         (1<<20)
 136 /* Misc flags */
 137 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 138 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 139 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 140 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 141 #define Undefined   (1<<25) /* No Such Instruction */
 142 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 143 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 144 #define No64        (1<<28)
 145 #define PageTable   (1 << 29)   /* instruction used to write page table */
 146 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 147 /* Source 2 operand type */
 148 #define Src2Shift   (31)
 149 #define Src2None    (OpNone << Src2Shift)
 150 #define Src2Mem     (OpMem << Src2Shift)
 151 #define Src2CL      (OpCL << Src2Shift)
 152 #define Src2ImmByte (OpImmByte << Src2Shift)
 153 #define Src2One     (OpOne << Src2Shift)
 154 #define Src2Imm     (OpImm << Src2Shift)
 155 #define Src2ES      (OpES << Src2Shift)
 156 #define Src2CS      (OpCS << Src2Shift)
 157 #define Src2SS      (OpSS << Src2Shift)
 158 #define Src2DS      (OpDS << Src2Shift)
 159 #define Src2FS      (OpFS << Src2Shift)
 160 #define Src2GS      (OpGS << Src2Shift)
 161 #define Src2Mask    (OpMask << Src2Shift)
 162 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 163 #define AlignMask   ((u64)7 << 41)
 164 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 165 #define Unaligned   ((u64)2 << 41)  /* Explicitly unaligned (e.g. MOVDQU) */
 166 #define Avx         ((u64)3 << 41)  /* Advanced Vector Extensions */
 167 #define Aligned16   ((u64)4 << 41)  /* Aligned to 16 byte boundary (e.g. FXSAVE) */
 168 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 169 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 170 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 171 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 172 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 173 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 174 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 175 #define NearBranch  ((u64)1 << 52)  /* Near branches */
 176 #define No16        ((u64)1 << 53)  /* No 16 bit operand */
 177 #define IncSP       ((u64)1 << 54)  /* SP is incremented before ModRM calc */
 178 #define TwoMemOp    ((u64)1 << 55)  /* Instruction has two memory operand */
 179
 180 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 181
 182 #define X2(x...) x, x
 183 #define X3(x...) X2(x), x
 184 #define X4(x...) X2(x), X2(x)
 185 #define X5(x...) X4(x), x
 186 #define X6(x...) X4(x), X2(x)
 187 #define X7(x...) X4(x), X3(x)
 188 #define X8(x...) X4(x), X4(x)
 189 #define X16(x...) X8(x), X8(x)
 190
 191 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 192 #define FASTOP_SIZE 8
 193
 194 /*
 195  * fastop functions have a special calling convention:
 196  *
 197  * dst:    rax        (in/out)
 198  * src:    rdx        (in/out)
 199  * src2:   rcx        (in)
 200  * flags:  rflags     (in/out)
 201  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 202  *
 203  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 204  * different operand sizes can be reached by calculation, rather than a jump
 205  * table (which would be bigger than the code).
 206  *
 207  * fastop functions are declared as taking a never-defined fastop parameter,
 208  * so they can't be called from C directly.
 209  */
 210
 211 struct fastop;
 212
 213 struct opcode {
 214         u64 flags : 56;
 215         u64 intercept : 8;
 216         union {
 217                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 218                 const struct opcode *group;
 219                 const struct group_dual *gdual;
 220                 const struct gprefix *gprefix;
 221                 const struct escape *esc;
 222                 const struct instr_dual *idual;
 223                 const struct mode_dual *mdual;
 224                 void (*fastop)(struct fastop *fake);
 225         } u;
 226         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 227 };
 228
 229 struct group_dual {
 230         struct opcode mod012[8];
 231         struct opcode mod3[8];
 232 };
 233
 234 struct gprefix {
 235         struct opcode pfx_no;
 236         struct opcode pfx_66;
 237         struct opcode pfx_f2;
 238         struct opcode pfx_f3;
 239 };
 240
 241 struct escape {
 242         struct opcode op[8];
 243         struct opcode high[64];
 244 };
 245
 246 struct instr_dual {
 247         struct opcode mod012;
 248         struct opcode mod3;
 249 };
 250
 251 struct mode_dual {
 252         struct opcode mode32;
 253         struct opcode mode64;
 254 };
 255
 256 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 257
 258 enum x86_transfer_type {
 259         X86_TRANSFER_NONE,
 260         X86_TRANSFER_CALL_JMP,
 261         X86_TRANSFER_RET,
 262         X86_TRANSFER_TASK_SWITCH,
 263 };
 264
 265 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 266 {
 267         if (!(ctxt->regs_valid & (1 << nr))) {
 268                 ctxt->regs_valid |= 1 << nr;
 269                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 270         }
 271         return ctxt->_regs[nr];
 272 }
 273
 274 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 275 {
 276         ctxt->regs_valid |= 1 << nr;
 277         ctxt->regs_dirty |= 1 << nr;
 278         return &ctxt->_regs[nr];
 279 }
 280
 281 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 282 {
 283         reg_read(ctxt, nr);
 284         return reg_write(ctxt, nr);
 285 }
 286
 287 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 288 {
 289         unsigned reg;
 290
 291         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 292                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 293 }
 294
 295 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 296 {
 297         ctxt->regs_dirty = 0;
 298         ctxt->regs_valid = 0;
 299 }
 300
 301 /*
 302  * These EFLAGS bits are restored from saved value during emulation, and
 303  * any changes are written back to the saved value after emulation.
 304  */
 305 #define EFLAGS_MASK (X86_EFLAGS_OF|X86_EFLAGS_SF|X86_EFLAGS_ZF|X86_EFLAGS_AF|\
 306                      X86_EFLAGS_PF|X86_EFLAGS_CF)
 307
 308 #ifdef CONFIG_X86_64
 309 #define ON64(x) x
 310 #else
 311 #define ON64(x)
 312 #endif
 313
 314 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 315
 316 #define FOP_FUNC(name) \
 317         ".align " __stringify(FASTOP_SIZE) " \n\t" \
 318         ".type " name ", @function \n\t" \
 319         name ":\n\t"
 320
 321 #define FOP_RET   "ret \n\t"
 322
 323 #define FOP_START(op) \
 324         extern void em_##op(struct fastop *fake); \
 325         asm(".pushsection .text, \"ax\" \n\t" \
 326             ".global em_" #op " \n\t" \
 327             FOP_FUNC("em_" #op)
 328
 329 #define FOP_END \
 330             ".popsection")
 331
 332 #define FOPNOP() \
 333         FOP_FUNC(__stringify(__UNIQUE_ID(nop))) \
 334         FOP_RET
 335
 336 #define FOP1E(op,  dst) \
 337         FOP_FUNC(#op "_" #dst) \
 338         "10: " #op " %" #dst " \n\t" FOP_RET
 339
 340 #define FOP1EEX(op,  dst) \
 341         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 342
 343 #define FASTOP1(op) \
 344         FOP_START(op) \
 345         FOP1E(op##b, al) \
 346         FOP1E(op##w, ax) \
 347         FOP1E(op##l, eax) \
 348         ON64(FOP1E(op##q, rax)) \
 349         FOP_END
 350
 351 /* 1-operand, using src2 (for MUL/DIV r/m) */
 352 #define FASTOP1SRC2(op, name) \
 353         FOP_START(name) \
 354         FOP1E(op, cl) \
 355         FOP1E(op, cx) \
 356         FOP1E(op, ecx) \
 357         ON64(FOP1E(op, rcx)) \
 358         FOP_END
 359
 360 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 361 #define FASTOP1SRC2EX(op, name) \
 362         FOP_START(name) \
 363         FOP1EEX(op, cl) \
 364         FOP1EEX(op, cx) \
 365         FOP1EEX(op, ecx) \
 366         ON64(FOP1EEX(op, rcx)) \
 367         FOP_END
 368
 369 #define FOP2E(op,  dst, src)       \
 370         FOP_FUNC(#op "_" #dst "_" #src) \
 371         #op " %" #src ", %" #dst " \n\t" FOP_RET
 372
 373 #define FASTOP2(op) \
 374         FOP_START(op) \
 375         FOP2E(op##b, al, dl) \
 376         FOP2E(op##w, ax, dx) \
 377         FOP2E(op##l, eax, edx) \
 378         ON64(FOP2E(op##q, rax, rdx)) \
 379         FOP_END
 380
 381 /* 2 operand, word only */
 382 #define FASTOP2W(op) \
 383         FOP_START(op) \
 384         FOPNOP() \
 385         FOP2E(op##w, ax, dx) \
 386         FOP2E(op##l, eax, edx) \
 387         ON64(FOP2E(op##q, rax, rdx)) \
 388         FOP_END
 389
 390 /* 2 operand, src is CL */
 391 #define FASTOP2CL(op) \
 392         FOP_START(op) \
 393         FOP2E(op##b, al, cl) \
 394         FOP2E(op##w, ax, cl) \
 395         FOP2E(op##l, eax, cl) \
 396         ON64(FOP2E(op##q, rax, cl)) \
 397         FOP_END
 398
 399 /* 2 operand, src and dest are reversed */
 400 #define FASTOP2R(op, name) \
 401         FOP_START(name) \
 402         FOP2E(op##b, dl, al) \
 403         FOP2E(op##w, dx, ax) \
 404         FOP2E(op##l, edx, eax) \
 405         ON64(FOP2E(op##q, rdx, rax)) \
 406         FOP_END
 407
 408 #define FOP3E(op,  dst, src, src2) \
 409         FOP_FUNC(#op "_" #dst "_" #src "_" #src2) \
 410         #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 411
 412 /* 3-operand, word-only, src2=cl */
 413 #define FASTOP3WCL(op) \
 414         FOP_START(op) \
 415         FOPNOP() \
 416         FOP3E(op##w, ax, dx, cl) \
 417         FOP3E(op##l, eax, edx, cl) \
 418         ON64(FOP3E(op##q, rax, rdx, cl)) \
 419         FOP_END
 420
 421 /* Special case for SETcc - 1 instruction per cc */
 422 #define FOP_SETCC(op) \
 423         ".align 4 \n\t" \
 424         ".type " #op ", @function \n\t" \
 425         #op ": \n\t" \
 426         #op " %al \n\t" \
 427         FOP_RET
 428
 429 asm(".pushsection .fixup, \"ax\"\n"
 430     ".global kvm_fastop_exception \n"
 431     "kvm_fastop_exception: xor %esi, %esi; ret\n"
 432     ".popsection");
 433
 434 FOP_START(setcc)
 435 FOP_SETCC(seto)
 436 FOP_SETCC(setno)
 437 FOP_SETCC(setc)
 438 FOP_SETCC(setnc)
 439 FOP_SETCC(setz)
 440 FOP_SETCC(setnz)
 441 FOP_SETCC(setbe)
 442 FOP_SETCC(setnbe)
 443 FOP_SETCC(sets)
 444 FOP_SETCC(setns)
 445 FOP_SETCC(setp)
 446 FOP_SETCC(setnp)
 447 FOP_SETCC(setl)
 448 FOP_SETCC(setnl)
 449 FOP_SETCC(setle)
 450 FOP_SETCC(setnle)
 451 FOP_END;
 452
 453 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 454 FOP_END;
 455
 456 /*
 457  * XXX: inoutclob user must know where the argument is being expanded.
 458  *      Relying on CC_HAVE_ASM_GOTO would allow us to remove _fault.
 459  */
 460 #define asm_safe(insn, inoutclob...) \
 461 ({ \
 462         int _fault = 0; \
 463  \
 464         asm volatile("1:" insn "\n" \
 465                      "2:\n" \
 466                      ".pushsection .fixup, \"ax\"\n" \
 467                      "3: movl $1, %[_fault]\n" \
 468                      "   jmp  2b\n" \
 469                      ".popsection\n" \
 470                      _ASM_EXTABLE(1b, 3b) \
 471                      : [_fault] "+qm"(_fault) inoutclob ); \
 472  \
 473         _fault ? X86EMUL_UNHANDLEABLE : X86EMUL_CONTINUE; \
 474 })
 475
 476 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 477                                     enum x86_intercept intercept,
 478                                     enum x86_intercept_stage stage)
 479 {
 480         struct x86_instruction_info info = {
 481                 .intercept  = intercept,
 482                 .rep_prefix = ctxt->rep_prefix,
 483                 .modrm_mod  = ctxt->modrm_mod,
 484                 .modrm_reg  = ctxt->modrm_reg,
 485                 .modrm_rm   = ctxt->modrm_rm,
 486                 .src_val    = ctxt->src.val64,
 487                 .dst_val    = ctxt->dst.val64,
 488                 .src_bytes  = ctxt->src.bytes,
 489                 .dst_bytes  = ctxt->dst.bytes,
 490                 .ad_bytes   = ctxt->ad_bytes,
 491                 .next_rip   = ctxt->eip,
 492         };
 493
 494         return ctxt->ops->intercept(ctxt, &info, stage);
 495 }
 496
 497 static void assign_masked(ulong *dest, ulong src, ulong mask)
 498 {
 499         *dest = (*dest & ~mask) | (src & mask);
 500 }
 501
 502 static void assign_register(unsigned long *reg, u64 val, int bytes)
 503 {
 504         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
 505         switch (bytes) {
 506         case 1:
 507                 *(u8 *)reg = (u8)val;
 508                 break;
 509         case 2:
 510                 *(u16 *)reg = (u16)val;
 511                 break;
 512         case 4:
 513                 *reg = (u32)val;
 514                 break;  /* 64b: zero-extend */
 515         case 8:
 516                 *reg = val;
 517                 break;
 518         }
 519 }
 520
 521 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 522 {
 523         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 524 }
 525
 526 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 527 {
 528         u16 sel;
 529         struct desc_struct ss;
 530
 531         if (ctxt->mode == X86EMUL_MODE_PROT64)
 532                 return ~0UL;
 533         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 534         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 535 }
 536
 537 static int stack_size(struct x86_emulate_ctxt *ctxt)
 538 {
 539         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 540 }
 541
 542 /* Access/update address held in a register, based on addressing mode. */
 543 static inline unsigned long
 544 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 545 {
 546         if (ctxt->ad_bytes == sizeof(unsigned long))
 547                 return reg;
 548         else
 549                 return reg & ad_mask(ctxt);
 550 }
 551
 552 static inline unsigned long
 553 register_address(struct x86_emulate_ctxt *ctxt, int reg)
 554 {
 555         return address_mask(ctxt, reg_read(ctxt, reg));
 556 }
 557
 558 static void masked_increment(ulong *reg, ulong mask, int inc)
 559 {
 560         assign_masked(reg, *reg + inc, mask);
 561 }
 562
 563 static inline void
 564 register_address_increment(struct x86_emulate_ctxt *ctxt, int reg, int inc)
 565 {
 566         ulong *preg = reg_rmw(ctxt, reg);
 567
 568         assign_register(preg, *preg + inc, ctxt->ad_bytes);
 569 }
 570
 571 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 572 {
 573         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 574 }
 575
 576 static u32 desc_limit_scaled(struct desc_struct *desc)
 577 {
 578         u32 limit = get_desc_limit(desc);
 579
 580         return desc->g ? (limit << 12) | 0xfff : limit;
 581 }
 582
 583 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 584 {
 585         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 586                 return 0;
 587
 588         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 589 }
 590
 591 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 592                              u32 error, bool valid)
 593 {
 594         WARN_ON(vec > 0x1f);
 595         ctxt->exception.vector = vec;
 596         ctxt->exception.error_code = error;
 597         ctxt->exception.error_code_valid = valid;
 598         return X86EMUL_PROPAGATE_FAULT;
 599 }
 600
 601 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 602 {
 603         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 604 }
 605
 606 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 607 {
 608         return emulate_exception(ctxt, GP_VECTOR, err, true);
 609 }
 610
 611 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 612 {
 613         return emulate_exception(ctxt, SS_VECTOR, err, true);
 614 }
 615
 616 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 617 {
 618         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 619 }
 620
 621 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 622 {
 623         return emulate_exception(ctxt, TS_VECTOR, err, true);
 624 }
 625
 626 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 627 {
 628         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 629 }
 630
 631 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 632 {
 633         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 634 }
 635
 636 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 637 {
 638         u16 selector;
 639         struct desc_struct desc;
 640
 641         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 642         return selector;
 643 }
 644
 645 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 646                                  unsigned seg)
 647 {
 648         u16 dummy;
 649         u32 base3;
 650         struct desc_struct desc;
 651
 652         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 653         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 654 }
 655
 656 /*
 657  * x86 defines three classes of vector instructions: explicitly
 658  * aligned, explicitly unaligned, and the rest, which change behaviour
 659  * depending on whether they're AVX encoded or not.
 660  *
 661  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 662  * subject to the same check.  FXSAVE and FXRSTOR are checked here too as their
 663  * 512 bytes of data must be aligned to a 16 byte boundary.
 664  */
 665 static unsigned insn_alignment(struct x86_emulate_ctxt *ctxt, unsigned size)
 666 {
 667         u64 alignment = ctxt->d & AlignMask;
 668
 669         if (likely(size < 16))
 670                 return 1;
 671
 672         switch (alignment) {
 673         case Unaligned:
 674         case Avx:
 675                 return 1;
 676         case Aligned16:
 677                 return 16;
 678         case Aligned:
 679         default:
 680                 return size;
 681         }
 682 }
 683
 684 static __always_inline int __linearize(struct x86_emulate_ctxt *ctxt,
 685                                        struct segmented_address addr,
 686                                        unsigned *max_size, unsigned size,
 687                                        bool write, bool fetch,
 688                                        enum x86emul_mode mode, ulong *linear)
 689 {
 690         struct desc_struct desc;
 691         bool usable;
 692         ulong la;
 693         u32 lim;
 694         u16 sel;
 695         u8  va_bits;
 696
 697         la = seg_base(ctxt, addr.seg) + addr.ea;
 698         *max_size = 0;
 699         switch (mode) {
 700         case X86EMUL_MODE_PROT64:
 701                 *linear = la;
 702                 va_bits = ctxt_virt_addr_bits(ctxt);
 703                 if (get_canonical(la, va_bits) != la)
 704                         goto bad;
 705
 706                 *max_size = min_t(u64, ~0u, (1ull << va_bits) - la);
 707                 if (size > *max_size)
 708                         goto bad;
 709                 break;
 710         default:
 711                 *linear = la = (u32)la;
 712                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 713                                                 addr.seg);
 714                 if (!usable)
 715                         goto bad;
 716                 /* code segment in protected mode or read-only data segment */
 717                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 718                                         || !(desc.type & 2)) && write)
 719                         goto bad;
 720                 /* unreadable code segment */
 721                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 722                         goto bad;
 723                 lim = desc_limit_scaled(&desc);
 724                 if (!(desc.type & 8) && (desc.type & 4)) {
 725                         /* expand-down segment */
 726                         if (addr.ea <= lim)
 727                                 goto bad;
 728                         lim = desc.d ? 0xffffffff : 0xffff;
 729                 }
 730                 if (addr.ea > lim)
 731                         goto bad;
 732                 if (lim == 0xffffffff)
 733                         *max_size = ~0u;
 734                 else {
 735                         *max_size = (u64)lim + 1 - addr.ea;
 736                         if (size > *max_size)
 737                                 goto bad;
 738                 }
 739                 break;
 740         }
 741         if (la & (insn_alignment(ctxt, size) - 1))
 742                 return emulate_gp(ctxt, 0);
 743         return X86EMUL_CONTINUE;
 744 bad:
 745         if (addr.seg == VCPU_SREG_SS)
 746                 return emulate_ss(ctxt, 0);
 747         else
 748                 return emulate_gp(ctxt, 0);
 749 }
 750
 751 static int linearize(struct x86_emulate_ctxt *ctxt,
 752                      struct segmented_address addr,
 753                      unsigned size, bool write,
 754                      ulong *linear)
 755 {
 756         unsigned max_size;
 757         return __linearize(ctxt, addr, &max_size, size, write, false,
 758                            ctxt->mode, linear);
 759 }
 760
 761 static inline int assign_eip(struct x86_emulate_ctxt *ctxt, ulong dst)
 762 {
 763         ulong linear;
 764         int rc;
 765         unsigned max_size;
 766         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 767                                            .ea = dst };
 768
 769         if (ctxt->op_bytes != sizeof(unsigned long))
 770                 addr.ea = dst & ((1UL << (ctxt->op_bytes << 3)) - 1);
 771         rc = __linearize(ctxt, addr, &max_size, 1, false, true, ctxt->mode, &linear);
 772         if (rc == X86EMUL_CONTINUE)
 773                 ctxt->_eip = addr.ea;
 774         return rc;
 775 }
 776
 777 static inline int emulator_recalc_and_set_mode(struct x86_emulate_ctxt *ctxt)
 778 {
 779         u64 efer;
 780         struct desc_struct cs;
 781         u16 selector;
 782         u32 base3;
 783
 784         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
 785
 786         if (!(ctxt->ops->get_cr(ctxt, 0) & X86_CR0_PE)) {
 787                 /* Real mode. cpu must not have long mode active */
 788                 if (efer & EFER_LMA)
 789                         return X86EMUL_UNHANDLEABLE;
 790                 ctxt->mode = X86EMUL_MODE_REAL;
 791                 return X86EMUL_CONTINUE;
 792         }
 793
 794         if (ctxt->eflags & X86_EFLAGS_VM) {
 795                 /* Protected/VM86 mode. cpu must not have long mode active */
 796                 if (efer & EFER_LMA)
 797                         return X86EMUL_UNHANDLEABLE;
 798                 ctxt->mode = X86EMUL_MODE_VM86;
 799                 return X86EMUL_CONTINUE;
 800         }
 801
 802         if (!ctxt->ops->get_segment(ctxt, &selector, &cs, &base3, VCPU_SREG_CS))
 803                 return X86EMUL_UNHANDLEABLE;
 804
 805         if (efer & EFER_LMA) {
 806                 if (cs.l) {
 807                         /* Proper long mode */
 808                         ctxt->mode = X86EMUL_MODE_PROT64;
 809                 } else if (cs.d) {
 810                         /* 32 bit compatibility mode*/
 811                         ctxt->mode = X86EMUL_MODE_PROT32;
 812                 } else {
 813                         ctxt->mode = X86EMUL_MODE_PROT16;
 814                 }
 815         } else {
 816                 /* Legacy 32 bit / 16 bit mode */
 817                 ctxt->mode = cs.d ? X86EMUL_MODE_PROT32 : X86EMUL_MODE_PROT16;
 818         }
 819
 820         return X86EMUL_CONTINUE;
 821 }
 822
 823 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 824 {
 825         return assign_eip(ctxt, dst);
 826 }
 827
 828 static int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst)
 829 {
 830         int rc = emulator_recalc_and_set_mode(ctxt);
 831
 832         if (rc != X86EMUL_CONTINUE)
 833                 return rc;
 834
 835         return assign_eip(ctxt, dst);
 836 }
 837
 838 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 839 {
 840         return assign_eip_near(ctxt, ctxt->_eip + rel);
 841 }
 842
 843 static int linear_read_system(struct x86_emulate_ctxt *ctxt, ulong linear,
 844                               void *data, unsigned size)
 845 {
 846         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception, true);
 847 }
 848
 849 static int linear_write_system(struct x86_emulate_ctxt *ctxt,
 850                                ulong linear, void *data,
 851                                unsigned int size)
 852 {
 853         return ctxt->ops->write_std(ctxt, linear, data, size, &ctxt->exception, true);
 854 }
 855
 856 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 857                               struct segmented_address addr,
 858                               void *data,
 859                               unsigned size)
 860 {
 861         int rc;
 862         ulong linear;
 863
 864         rc = linearize(ctxt, addr, size, false, &linear);
 865         if (rc != X86EMUL_CONTINUE)
 866                 return rc;
 867         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception, false);
 868 }
 869
 870 static int segmented_write_std(struct x86_emulate_ctxt *ctxt,
 871                                struct segmented_address addr,
 872                                void *data,
 873                                unsigned int size)
 874 {
 875         int rc;
 876         ulong linear;
 877
 878         rc = linearize(ctxt, addr, size, true, &linear);
 879         if (rc != X86EMUL_CONTINUE)
 880                 return rc;
 881         return ctxt->ops->write_std(ctxt, linear, data, size, &ctxt->exception, false);
 882 }
 883
 884 /*
 885  * Prefetch the remaining bytes of the instruction without crossing page
 886  * boundary if they are not in fetch_cache yet.
 887  */
 888 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 889 {
 890         int rc;
 891         unsigned size, max_size;
 892         unsigned long linear;
 893         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 894         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 895                                            .ea = ctxt->eip + cur_size };
 896
 897         /*
 898          * We do not know exactly how many bytes will be needed, and
 899          * __linearize is expensive, so fetch as much as possible.  We
 900          * just have to avoid going beyond the 15 byte limit, the end
 901          * of the segment, or the end of the page.
 902          *
 903          * __linearize is called with size 0 so that it does not do any
 904          * boundary check itself.  Instead, we use max_size to check
 905          * against op_size.
 906          */
 907         rc = __linearize(ctxt, addr, &max_size, 0, false, true, ctxt->mode,
 908                          &linear);
 909         if (unlikely(rc != X86EMUL_CONTINUE))
 910                 return rc;
 911
 912         size = min_t(unsigned, 15UL ^ cur_size, max_size);
 913         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 914
 915         /*
 916          * One instruction can only straddle two pages,
 917          * and one has been loaded at the beginning of
 918          * x86_decode_insn.  So, if not enough bytes
 919          * still, we must have hit the 15-byte boundary.
 920          */
 921         if (unlikely(size < op_size))
 922                 return emulate_gp(ctxt, 0);
 923
 924         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 925                               size, &ctxt->exception);
 926         if (unlikely(rc != X86EMUL_CONTINUE))
 927                 return rc;
 928         ctxt->fetch.end += size;
 929         return X86EMUL_CONTINUE;
 930 }
 931
 932 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 933                                                unsigned size)
 934 {
 935         unsigned done_size = ctxt->fetch.end - ctxt->fetch.ptr;
 936
 937         if (unlikely(done_size < size))
 938                 return __do_insn_fetch_bytes(ctxt, size - done_size);
 939         else
 940                 return X86EMUL_CONTINUE;
 941 }
 942
 943 /* Fetch next part of the instruction being emulated. */
 944 #define insn_fetch(_type, _ctxt)                                        \
 945 ({      _type _x;                                                       \
 946                                                                         \
 947         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 948         if (rc != X86EMUL_CONTINUE)                                     \
 949                 goto done;                                              \
 950         ctxt->_eip += sizeof(_type);                                    \
 951         memcpy(&_x, ctxt->fetch.ptr, sizeof(_type));                    \
 952         ctxt->fetch.ptr += sizeof(_type);                               \
 953         _x;                                                             \
 954 })
 955
 956 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 957 ({                                                                      \
 958         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 959         if (rc != X86EMUL_CONTINUE)                                     \
 960                 goto done;                                              \
 961         ctxt->_eip += (_size);                                          \
 962         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 963         ctxt->fetch.ptr += (_size);                                     \
 964 })
 965
 966 /*
 967  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 968  * pointer into the block that addresses the relevant register.
 969  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 970  */
 971 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 972                              int byteop)
 973 {
 974         void *p;
 975         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 976
 977         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 978                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 979         else
 980                 p = reg_rmw(ctxt, modrm_reg);
 981         return p;
 982 }
 983
 984 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 985                            struct segmented_address addr,
 986                            u16 *size, unsigned long *address, int op_bytes)
 987 {
 988         int rc;
 989
 990         if (op_bytes == 2)
 991                 op_bytes = 3;
 992         *address = 0;
 993         rc = segmented_read_std(ctxt, addr, size, 2);
 994         if (rc != X86EMUL_CONTINUE)
 995                 return rc;
 996         addr.ea += 2;
 997         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 998         return rc;
 999 }
1000
1001 FASTOP2(add);
1002 FASTOP2(or);
1003 FASTOP2(adc);
1004 FASTOP2(sbb);
1005 FASTOP2(and);
1006 FASTOP2(sub);
1007 FASTOP2(xor);
1008 FASTOP2(cmp);
1009 FASTOP2(test);
1010
1011 FASTOP1SRC2(mul, mul_ex);
1012 FASTOP1SRC2(imul, imul_ex);
1013 FASTOP1SRC2EX(div, div_ex);
1014 FASTOP1SRC2EX(idiv, idiv_ex);
1015
1016 FASTOP3WCL(shld);
1017 FASTOP3WCL(shrd);
1018
1019 FASTOP2W(imul);
1020
1021 FASTOP1(not);
1022 FASTOP1(neg);
1023 FASTOP1(inc);
1024 FASTOP1(dec);
1025
1026 FASTOP2CL(rol);
1027 FASTOP2CL(ror);
1028 FASTOP2CL(rcl);
1029 FASTOP2CL(rcr);
1030 FASTOP2CL(shl);
1031 FASTOP2CL(shr);
1032 FASTOP2CL(sar);
1033
1034 FASTOP2W(bsf);
1035 FASTOP2W(bsr);
1036 FASTOP2W(bt);
1037 FASTOP2W(bts);
1038 FASTOP2W(btr);
1039 FASTOP2W(btc);
1040
1041 FASTOP2(xadd);
1042
1043 FASTOP2R(cmp, cmp_r);
1044
1045 static int em_bsf_c(struct x86_emulate_ctxt *ctxt)
1046 {
1047         /* If src is zero, do not writeback, but update flags */
1048         if (ctxt->src.val == 0)
1049                 ctxt->dst.type = OP_NONE;
1050         return fastop(ctxt, em_bsf);
1051 }
1052
1053 static int em_bsr_c(struct x86_emulate_ctxt *ctxt)
1054 {
1055         /* If src is zero, do not writeback, but update flags */
1056         if (ctxt->src.val == 0)
1057                 ctxt->dst.type = OP_NONE;
1058         return fastop(ctxt, em_bsr);
1059 }
1060
1061 static __always_inline u8 test_cc(unsigned int condition, unsigned long flags)
1062 {
1063         u8 rc;
1064         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
1065
1066         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
1067         asm("push %[flags]; popf; " CALL_NOSPEC
1068             : "=a"(rc) : [thunk_target]"r"(fop), [flags]"r"(flags));
1069         return rc;
1070 }
1071
1072 static void fetch_register_operand(struct operand *op)
1073 {
1074         switch (op->bytes) {
1075         case 1:
1076                 op->val = *(u8 *)op->addr.reg;
1077                 break;
1078         case 2:
1079                 op->val = *(u16 *)op->addr.reg;
1080                 break;
1081         case 4:
1082                 op->val = *(u32 *)op->addr.reg;
1083                 break;
1084         case 8:
1085                 op->val = *(u64 *)op->addr.reg;
1086                 break;
1087         }
1088 }
1089
1090 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
1091 {
1092         ctxt->ops->get_fpu(ctxt);
1093         switch (reg) {
1094         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
1095         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
1096         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
1097         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
1098         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
1099         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
1100         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
1101         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
1102 #ifdef CONFIG_X86_64
1103         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
1104         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
1105         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
1106         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
1107         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
1108         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
1109         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
1110         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
1111 #endif
1112         default: BUG();
1113         }
1114         ctxt->ops->put_fpu(ctxt);
1115 }
1116
1117 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
1118                           int reg)
1119 {
1120         ctxt->ops->get_fpu(ctxt);
1121         switch (reg) {
1122         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
1123         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
1124         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
1125         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
1126         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
1127         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
1128         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
1129         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
1130 #ifdef CONFIG_X86_64
1131         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
1132         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
1133         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
1134         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
1135         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
1136         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
1137         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
1138         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
1139 #endif
1140         default: BUG();
1141         }
1142         ctxt->ops->put_fpu(ctxt);
1143 }
1144
1145 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1146 {
1147         ctxt->ops->get_fpu(ctxt);
1148         switch (reg) {
1149         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1150         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1151         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1152         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1153         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1154         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1155         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1156         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1157         default: BUG();
1158         }
1159         ctxt->ops->put_fpu(ctxt);
1160 }
1161
1162 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1163 {
1164         ctxt->ops->get_fpu(ctxt);
1165         switch (reg) {
1166         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1167         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1168         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1169         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1170         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1171         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1172         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1173         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1174         default: BUG();
1175         }
1176         ctxt->ops->put_fpu(ctxt);
1177 }
1178
1179 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1180 {
1181         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1182                 return emulate_nm(ctxt);
1183
1184         ctxt->ops->get_fpu(ctxt);
1185         asm volatile("fninit");
1186         ctxt->ops->put_fpu(ctxt);
1187         return X86EMUL_CONTINUE;
1188 }
1189
1190 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1191 {
1192         u16 fcw;
1193
1194         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1195                 return emulate_nm(ctxt);
1196
1197         ctxt->ops->get_fpu(ctxt);
1198         asm volatile("fnstcw %0": "+m"(fcw));
1199         ctxt->ops->put_fpu(ctxt);
1200
1201         ctxt->dst.val = fcw;
1202
1203         return X86EMUL_CONTINUE;
1204 }
1205
1206 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1207 {
1208         u16 fsw;
1209
1210         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1211                 return emulate_nm(ctxt);
1212
1213         ctxt->ops->get_fpu(ctxt);
1214         asm volatile("fnstsw %0": "+m"(fsw));
1215         ctxt->ops->put_fpu(ctxt);
1216
1217         ctxt->dst.val = fsw;
1218
1219         return X86EMUL_CONTINUE;
1220 }
1221
1222 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1223                                     struct operand *op)
1224 {
1225         unsigned reg = ctxt->modrm_reg;
1226
1227         if (!(ctxt->d & ModRM))
1228                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1229
1230         if (ctxt->d & Sse) {
1231                 op->type = OP_XMM;
1232                 op->bytes = 16;
1233                 op->addr.xmm = reg;
1234                 read_sse_reg(ctxt, &op->vec_val, reg);
1235                 return;
1236         }
1237         if (ctxt->d & Mmx) {
1238                 reg &= 7;
1239                 op->type = OP_MM;
1240                 op->bytes = 8;
1241                 op->addr.mm = reg;
1242                 return;
1243         }
1244
1245         op->type = OP_REG;
1246         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1247         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1248
1249         fetch_register_operand(op);
1250         op->orig_val = op->val;
1251 }
1252
1253 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1254 {
1255         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1256                 ctxt->modrm_seg = VCPU_SREG_SS;
1257 }
1258
1259 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1260                         struct operand *op)
1261 {
1262         u8 sib;
1263         int index_reg, base_reg, scale;
1264         int rc = X86EMUL_CONTINUE;
1265         ulong modrm_ea = 0;
1266
1267         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1268         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1269         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1270
1271         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1272         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1273         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1274         ctxt->modrm_seg = VCPU_SREG_DS;
1275
1276         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1277                 op->type = OP_REG;
1278                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1279                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1280                                 ctxt->d & ByteOp);
1281                 if (ctxt->d & Sse) {
1282                         op->type = OP_XMM;
1283                         op->bytes = 16;
1284                         op->addr.xmm = ctxt->modrm_rm;
1285                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1286                         return rc;
1287                 }
1288                 if (ctxt->d & Mmx) {
1289                         op->type = OP_MM;
1290                         op->bytes = 8;
1291                         op->addr.mm = ctxt->modrm_rm & 7;
1292                         return rc;
1293                 }
1294                 fetch_register_operand(op);
1295                 return rc;
1296         }
1297
1298         op->type = OP_MEM;
1299
1300         if (ctxt->ad_bytes == 2) {
1301                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1302                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1303                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1304                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1305
1306                 /* 16-bit ModR/M decode. */
1307                 switch (ctxt->modrm_mod) {
1308                 case 0:
1309                         if (ctxt->modrm_rm == 6)
1310                                 modrm_ea += insn_fetch(u16, ctxt);
1311                         break;
1312                 case 1:
1313                         modrm_ea += insn_fetch(s8, ctxt);
1314                         break;
1315                 case 2:
1316                         modrm_ea += insn_fetch(u16, ctxt);
1317                         break;
1318                 }
1319                 switch (ctxt->modrm_rm) {
1320                 case 0:
1321                         modrm_ea += bx + si;
1322                         break;
1323                 case 1:
1324                         modrm_ea += bx + di;
1325                         break;
1326                 case 2:
1327                         modrm_ea += bp + si;
1328                         break;
1329                 case 3:
1330                         modrm_ea += bp + di;
1331                         break;
1332                 case 4:
1333                         modrm_ea += si;
1334                         break;
1335                 case 5:
1336                         modrm_ea += di;
1337                         break;
1338                 case 6:
1339                         if (ctxt->modrm_mod != 0)
1340                                 modrm_ea += bp;
1341                         break;
1342                 case 7:
1343                         modrm_ea += bx;
1344                         break;
1345                 }
1346                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1347                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1348                         ctxt->modrm_seg = VCPU_SREG_SS;
1349                 modrm_ea = (u16)modrm_ea;
1350         } else {
1351                 /* 32/64-bit ModR/M decode. */
1352                 if ((ctxt->modrm_rm & 7) == 4) {
1353                         sib = insn_fetch(u8, ctxt);
1354                         index_reg |= (sib >> 3) & 7;
1355                         base_reg |= sib & 7;
1356                         scale = sib >> 6;
1357
1358                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1359                                 modrm_ea += insn_fetch(s32, ctxt);
1360                         else {
1361                                 modrm_ea += reg_read(ctxt, base_reg);
1362                                 adjust_modrm_seg(ctxt, base_reg);
1363                                 /* Increment ESP on POP [ESP] */
1364                                 if ((ctxt->d & IncSP) &&
1365                                     base_reg == VCPU_REGS_RSP)
1366                                         modrm_ea += ctxt->op_bytes;
1367                         }
1368                         if (index_reg != 4)
1369                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1370                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1371                         modrm_ea += insn_fetch(s32, ctxt);
1372                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1373                                 ctxt->rip_relative = 1;
1374                 } else {
1375                         base_reg = ctxt->modrm_rm;
1376                         modrm_ea += reg_read(ctxt, base_reg);
1377                         adjust_modrm_seg(ctxt, base_reg);
1378                 }
1379                 switch (ctxt->modrm_mod) {
1380                 case 1:
1381                         modrm_ea += insn_fetch(s8, ctxt);
1382                         break;
1383                 case 2:
1384                         modrm_ea += insn_fetch(s32, ctxt);
1385                         break;
1386                 }
1387         }
1388         op->addr.mem.ea = modrm_ea;
1389         if (ctxt->ad_bytes != 8)
1390                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1391
1392 done:
1393         return rc;
1394 }
1395
1396 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1397                       struct operand *op)
1398 {
1399         int rc = X86EMUL_CONTINUE;
1400
1401         op->type = OP_MEM;
1402         switch (ctxt->ad_bytes) {
1403         case 2:
1404                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1405                 break;
1406         case 4:
1407                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1408                 break;
1409         case 8:
1410                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1411                 break;
1412         }
1413 done:
1414         return rc;
1415 }
1416
1417 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1418 {
1419         long sv = 0, mask;
1420
1421         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1422                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1423
1424                 if (ctxt->src.bytes == 2)
1425                         sv = (s16)ctxt->src.val & (s16)mask;
1426                 else if (ctxt->src.bytes == 4)
1427                         sv = (s32)ctxt->src.val & (s32)mask;
1428                 else
1429                         sv = (s64)ctxt->src.val & (s64)mask;
1430
1431                 ctxt->dst.addr.mem.ea = address_mask(ctxt,
1432                                            ctxt->dst.addr.mem.ea + (sv >> 3));
1433         }
1434
1435         /* only subword offset */
1436         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1437 }
1438
1439 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1440                          unsigned long addr, void *dest, unsigned size)
1441 {
1442         int rc;
1443         struct read_cache *mc = &ctxt->mem_read;
1444
1445         if (mc->pos < mc->end)
1446                 goto read_cached;
1447
1448         WARN_ON((mc->end + size) >= sizeof(mc->data));
1449
1450         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1451                                       &ctxt->exception);
1452         if (rc != X86EMUL_CONTINUE)
1453                 return rc;
1454
1455         mc->end += size;
1456
1457 read_cached:
1458         memcpy(dest, mc->data + mc->pos, size);
1459         mc->pos += size;
1460         return X86EMUL_CONTINUE;
1461 }
1462
1463 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1464                           struct segmented_address addr,
1465                           void *data,
1466                           unsigned size)
1467 {
1468         int rc;
1469         ulong linear;
1470
1471         rc = linearize(ctxt, addr, size, false, &linear);
1472         if (rc != X86EMUL_CONTINUE)
1473                 return rc;
1474         return read_emulated(ctxt, linear, data, size);
1475 }
1476
1477 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1478                            struct segmented_address addr,
1479                            const void *data,
1480                            unsigned size)
1481 {
1482         int rc;
1483         ulong linear;
1484
1485         rc = linearize(ctxt, addr, size, true, &linear);
1486         if (rc != X86EMUL_CONTINUE)
1487                 return rc;
1488         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1489                                          &ctxt->exception);
1490 }
1491
1492 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1493                              struct segmented_address addr,
1494                              const void *orig_data, const void *data,
1495                              unsigned size)
1496 {
1497         int rc;
1498         ulong linear;
1499
1500         rc = linearize(ctxt, addr, size, true, &linear);
1501         if (rc != X86EMUL_CONTINUE)
1502                 return rc;
1503         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1504                                            size, &ctxt->exception);
1505 }
1506
1507 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1508                            unsigned int size, unsigned short port,
1509                            void *dest)
1510 {
1511         struct read_cache *rc = &ctxt->io_read;
1512
1513         if (rc->pos == rc->end) { /* refill pio read ahead */
1514                 unsigned int in_page, n;
1515                 unsigned int count = ctxt->rep_prefix ?
1516                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1517                 in_page = (ctxt->eflags & X86_EFLAGS_DF) ?
1518                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1519                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1520                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1521                 if (n == 0)
1522                         n = 1;
1523                 rc->pos = rc->end = 0;
1524                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1525                         return 0;
1526                 rc->end = n * size;
1527         }
1528
1529         if (ctxt->rep_prefix && (ctxt->d & String) &&
1530             !(ctxt->eflags & X86_EFLAGS_DF)) {
1531                 ctxt->dst.data = rc->data + rc->pos;
1532                 ctxt->dst.type = OP_MEM_STR;
1533                 ctxt->dst.count = (rc->end - rc->pos) / size;
1534                 rc->pos = rc->end;
1535         } else {
1536                 memcpy(dest, rc->data + rc->pos, size);
1537                 rc->pos += size;
1538         }
1539         return 1;
1540 }
1541
1542 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1543                                      u16 index, struct desc_struct *desc)
1544 {
1545         struct desc_ptr dt;
1546         ulong addr;
1547
1548         ctxt->ops->get_idt(ctxt, &dt);
1549
1550         if (dt.size < index * 8 + 7)
1551                 return emulate_gp(ctxt, index << 3 | 0x2);
1552
1553         addr = dt.address + index * 8;
1554         return linear_read_system(ctxt, addr, desc, sizeof *desc);
1555 }
1556
1557 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1558                                      u16 selector, struct desc_ptr *dt)
1559 {
1560         const struct x86_emulate_ops *ops = ctxt->ops;
1561         u32 base3 = 0;
1562
1563         if (selector & 1 << 2) {
1564                 struct desc_struct desc;
1565                 u16 sel;
1566
1567                 memset (dt, 0, sizeof *dt);
1568                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1569                                       VCPU_SREG_LDTR))
1570                         return;
1571
1572                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1573                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1574         } else
1575                 ops->get_gdt(ctxt, dt);
1576 }
1577
1578 static int get_descriptor_ptr(struct x86_emulate_ctxt *ctxt,
1579                               u16 selector, ulong *desc_addr_p)
1580 {
1581         struct desc_ptr dt;
1582         u16 index = selector >> 3;
1583         ulong addr;
1584
1585         get_descriptor_table_ptr(ctxt, selector, &dt);
1586
1587         if (dt.size < index * 8 + 7)
1588                 return emulate_gp(ctxt, selector & 0xfffc);
1589
1590         addr = dt.address + index * 8;
1591
1592 #ifdef CONFIG_X86_64
1593         if (addr >> 32 != 0) {
1594                 u64 efer = 0;
1595
1596                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1597                 if (!(efer & EFER_LMA))
1598                         addr &= (u32)-1;
1599         }
1600 #endif
1601
1602         *desc_addr_p = addr;
1603         return X86EMUL_CONTINUE;
1604 }
1605
1606 /* allowed just for 8 bytes segments */
1607 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1608                                    u16 selector, struct desc_struct *desc,
1609                                    ulong *desc_addr_p)
1610 {
1611         int rc;
1612
1613         rc = get_descriptor_ptr(ctxt, selector, desc_addr_p);
1614         if (rc != X86EMUL_CONTINUE)
1615                 return rc;
1616
1617         return linear_read_system(ctxt, *desc_addr_p, desc, sizeof(*desc));
1618 }
1619
1620 /* allowed just for 8 bytes segments */
1621 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1622                                     u16 selector, struct desc_struct *desc)
1623 {
1624         int rc;
1625         ulong addr;
1626
1627         rc = get_descriptor_ptr(ctxt, selector, &addr);
1628         if (rc != X86EMUL_CONTINUE)
1629                 return rc;
1630
1631         return linear_write_system(ctxt, addr, desc, sizeof *desc);
1632 }
1633
1634 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1635                                      u16 selector, int seg, u8 cpl,
1636                                      enum x86_transfer_type transfer,
1637                                      struct desc_struct *desc)
1638 {
1639         struct desc_struct seg_desc, old_desc;
1640         u8 dpl, rpl;
1641         unsigned err_vec = GP_VECTOR;
1642         u32 err_code = 0;
1643         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1644         ulong desc_addr;
1645         int ret;
1646         u16 dummy;
1647         u32 base3 = 0;
1648
1649         memset(&seg_desc, 0, sizeof seg_desc);
1650
1651         if (ctxt->mode == X86EMUL_MODE_REAL) {
1652                 /* set real mode segment descriptor (keep limit etc. for
1653                  * unreal mode) */
1654                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1655                 set_desc_base(&seg_desc, selector << 4);
1656                 goto load;
1657         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1658                 /* VM86 needs a clean new segment descriptor */
1659                 set_desc_base(&seg_desc, selector << 4);
1660                 set_desc_limit(&seg_desc, 0xffff);
1661                 seg_desc.type = 3;
1662                 seg_desc.p = 1;
1663                 seg_desc.s = 1;
1664                 seg_desc.dpl = 3;
1665                 goto load;
1666         }
1667
1668         rpl = selector & 3;
1669
1670         /* TR should be in GDT only */
1671         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1672                 goto exception;
1673
1674         /* NULL selector is not valid for TR, CS and (except for long mode) SS */
1675         if (null_selector) {
1676                 if (seg == VCPU_SREG_CS || seg == VCPU_SREG_TR)
1677                         goto exception;
1678
1679                 if (seg == VCPU_SREG_SS) {
1680                         if (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl)
1681                                 goto exception;
1682
1683                         /*
1684                          * ctxt->ops->set_segment expects the CPL to be in
1685                          * SS.DPL, so fake an expand-up 32-bit data segment.
1686                          */
1687                         seg_desc.type = 3;
1688                         seg_desc.p = 1;
1689                         seg_desc.s = 1;
1690                         seg_desc.dpl = cpl;
1691                         seg_desc.d = 1;
1692                         seg_desc.g = 1;
1693                 }
1694
1695                 /* Skip all following checks */
1696                 goto load;
1697         }
1698
1699         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1700         if (ret != X86EMUL_CONTINUE)
1701                 return ret;
1702
1703         err_code = selector & 0xfffc;
1704         err_vec = (transfer == X86_TRANSFER_TASK_SWITCH) ? TS_VECTOR :
1705                                                            GP_VECTOR;
1706
1707         /* can't load system descriptor into segment selector */
1708         if (seg <= VCPU_SREG_GS && !seg_desc.s) {
1709                 if (transfer == X86_TRANSFER_CALL_JMP)
1710                         return X86EMUL_UNHANDLEABLE;
1711                 goto exception;
1712         }
1713
1714         dpl = seg_desc.dpl;
1715
1716         switch (seg) {
1717         case VCPU_SREG_SS:
1718                 /*
1719                  * segment is not a writable data segment or segment
1720                  * selector's RPL != CPL or segment selector's RPL != CPL
1721                  */
1722                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1723                         goto exception;
1724                 break;
1725         case VCPU_SREG_CS:
1726                 if (!(seg_desc.type & 8))
1727                         goto exception;
1728
1729                 if (seg_desc.type & 4) {
1730                         /* conforming */
1731                         if (dpl > cpl)
1732                                 goto exception;
1733                 } else {
1734                         /* nonconforming */
1735                         if (rpl > cpl || dpl != cpl)
1736                                 goto exception;
1737                 }
1738                 /* in long-mode d/b must be clear if l is set */
1739                 if (seg_desc.d && seg_desc.l) {
1740                         u64 efer = 0;
1741
1742                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1743                         if (efer & EFER_LMA)
1744                                 goto exception;
1745                 }
1746
1747                 /* CS(RPL) <- CPL */
1748                 selector = (selector & 0xfffc) | cpl;
1749                 break;
1750         case VCPU_SREG_TR:
1751                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1752                         goto exception;
1753                 break;
1754         case VCPU_SREG_LDTR:
1755                 if (seg_desc.s || seg_desc.type != 2)
1756                         goto exception;
1757                 break;
1758         default: /*  DS, ES, FS, or GS */
1759                 /*
1760                  * segment is not a data or readable code segment or
1761                  * ((segment is a data or nonconforming code segment)
1762                  * and (both RPL and CPL > DPL))
1763                  */
1764                 if ((seg_desc.type & 0xa) == 0x8 ||
1765                     (((seg_desc.type & 0xc) != 0xc) &&
1766                      (rpl > dpl && cpl > dpl)))
1767                         goto exception;
1768                 break;
1769         }
1770
1771         if (!seg_desc.p) {
1772                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1773                 goto exception;
1774         }
1775
1776         if (seg_desc.s) {
1777                 /* mark segment as accessed */
1778                 if (!(seg_desc.type & 1)) {
1779                         seg_desc.type |= 1;
1780                         ret = write_segment_descriptor(ctxt, selector,
1781                                                        &seg_desc);
1782                         if (ret != X86EMUL_CONTINUE)
1783                                 return ret;
1784                 }
1785         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1786                 ret = linear_read_system(ctxt, desc_addr+8, &base3, sizeof(base3));
1787                 if (ret != X86EMUL_CONTINUE)
1788                         return ret;
1789                 if (emul_is_noncanonical_address(get_desc_base(&seg_desc) |
1790                                                  ((u64)base3 << 32), ctxt))
1791                         return emulate_gp(ctxt, err_code);
1792         }
1793
1794         if (seg == VCPU_SREG_TR) {
1795                 old_desc = seg_desc;
1796                 seg_desc.type |= 2; /* busy */
1797                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1798                                                   sizeof(seg_desc), &ctxt->exception);
1799                 if (ret != X86EMUL_CONTINUE)
1800                         return ret;
1801         }
1802 load:
1803         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1804         if (desc)
1805                 *desc = seg_desc;
1806         return X86EMUL_CONTINUE;
1807 exception:
1808         return emulate_exception(ctxt, err_vec, err_code, true);
1809 }
1810
1811 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1812                                    u16 selector, int seg)
1813 {
1814         u8 cpl = ctxt->ops->cpl(ctxt);
1815
1816         /*
1817          * None of MOV, POP and LSS can load a NULL selector in CPL=3, but
1818          * they can load it at CPL<3 (Intel's manual says only LSS can,
1819          * but it's wrong).
1820          *
1821          * However, the Intel manual says that putting IST=1/DPL=3 in
1822          * an interrupt gate will result in SS=3 (the AMD manual instead
1823          * says it doesn't), so allow SS=3 in __load_segment_descriptor
1824          * and only forbid it here.
1825          */
1826         if (seg == VCPU_SREG_SS && selector == 3 &&
1827             ctxt->mode == X86EMUL_MODE_PROT64)
1828                 return emulate_exception(ctxt, GP_VECTOR, 0, true);
1829
1830         return __load_segment_descriptor(ctxt, selector, seg, cpl,
1831                                          X86_TRANSFER_NONE, NULL);
1832 }
1833
1834 static void write_register_operand(struct operand *op)
1835 {
1836         return assign_register(op->addr.reg, op->val, op->bytes);
1837 }
1838
1839 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1840 {
1841         switch (op->type) {
1842         case OP_REG:
1843                 write_register_operand(op);
1844                 break;
1845         case OP_MEM:
1846                 if (ctxt->lock_prefix)
1847                         return segmented_cmpxchg(ctxt,
1848                                                  op->addr.mem,
1849                                                  &op->orig_val,
1850                                                  &op->val,
1851                                                  op->bytes);
1852                 else
1853                         return segmented_write(ctxt,
1854                                                op->addr.mem,
1855                                                &op->val,
1856                                                op->bytes);
1857                 break;
1858         case OP_MEM_STR:
1859                 return segmented_write(ctxt,
1860                                        op->addr.mem,
1861                                        op->data,
1862                                        op->bytes * op->count);
1863                 break;
1864         case OP_XMM:
1865                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1866                 break;
1867         case OP_MM:
1868                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1869                 break;
1870         case OP_NONE:
1871                 /* no writeback */
1872                 break;
1873         default:
1874                 break;
1875         }
1876         return X86EMUL_CONTINUE;
1877 }
1878
1879 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1880 {
1881         struct segmented_address addr;
1882
1883         rsp_increment(ctxt, -bytes);
1884         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1885         addr.seg = VCPU_SREG_SS;
1886
1887         return segmented_write(ctxt, addr, data, bytes);
1888 }
1889
1890 static int em_push(struct x86_emulate_ctxt *ctxt)
1891 {
1892         /* Disable writeback. */
1893         ctxt->dst.type = OP_NONE;
1894         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1895 }
1896
1897 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1898                        void *dest, int len)
1899 {
1900         int rc;
1901         struct segmented_address addr;
1902
1903         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1904         addr.seg = VCPU_SREG_SS;
1905         rc = segmented_read(ctxt, addr, dest, len);
1906         if (rc != X86EMUL_CONTINUE)
1907                 return rc;
1908
1909         rsp_increment(ctxt, len);
1910         return rc;
1911 }
1912
1913 static int em_pop(struct x86_emulate_ctxt *ctxt)
1914 {
1915         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1916 }
1917
1918 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1919                         void *dest, int len)
1920 {
1921         int rc;
1922         unsigned long val, change_mask;
1923         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
1924         int cpl = ctxt->ops->cpl(ctxt);
1925
1926         rc = emulate_pop(ctxt, &val, len);
1927         if (rc != X86EMUL_CONTINUE)
1928                 return rc;
1929
1930         change_mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
1931                       X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_OF |
1932                       X86_EFLAGS_TF | X86_EFLAGS_DF | X86_EFLAGS_NT |
1933                       X86_EFLAGS_AC | X86_EFLAGS_ID;
1934
1935         switch(ctxt->mode) {
1936         case X86EMUL_MODE_PROT64:
1937         case X86EMUL_MODE_PROT32:
1938         case X86EMUL_MODE_PROT16:
1939                 if (cpl == 0)
1940                         change_mask |= X86_EFLAGS_IOPL;
1941                 if (cpl <= iopl)
1942                         change_mask |= X86_EFLAGS_IF;
1943                 break;
1944         case X86EMUL_MODE_VM86:
1945                 if (iopl < 3)
1946                         return emulate_gp(ctxt, 0);
1947                 change_mask |= X86_EFLAGS_IF;
1948                 break;
1949         default: /* real mode */
1950                 change_mask |= (X86_EFLAGS_IOPL | X86_EFLAGS_IF);
1951                 break;
1952         }
1953
1954         *(unsigned long *)dest =
1955                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1956
1957         return rc;
1958 }
1959
1960 static int em_popf(struct x86_emulate_ctxt *ctxt)
1961 {
1962         ctxt->dst.type = OP_REG;
1963         ctxt->dst.addr.reg = &ctxt->eflags;
1964         ctxt->dst.bytes = ctxt->op_bytes;
1965         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1966 }
1967
1968 static int em_enter(struct x86_emulate_ctxt *ctxt)
1969 {
1970         int rc;
1971         unsigned frame_size = ctxt->src.val;
1972         unsigned nesting_level = ctxt->src2.val & 31;
1973         ulong rbp;
1974
1975         if (nesting_level)
1976                 return X86EMUL_UNHANDLEABLE;
1977
1978         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1979         rc = push(ctxt, &rbp, stack_size(ctxt));
1980         if (rc != X86EMUL_CONTINUE)
1981                 return rc;
1982         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1983                       stack_mask(ctxt));
1984         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1985                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1986                       stack_mask(ctxt));
1987         return X86EMUL_CONTINUE;
1988 }
1989
1990 static int em_leave(struct x86_emulate_ctxt *ctxt)
1991 {
1992         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1993                       stack_mask(ctxt));
1994         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1995 }
1996
1997 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1998 {
1999         int seg = ctxt->src2.val;
2000
2001         ctxt->src.val = get_segment_selector(ctxt, seg);
2002         if (ctxt->op_bytes == 4) {
2003                 rsp_increment(ctxt, -2);
2004                 ctxt->op_bytes = 2;
2005         }
2006
2007         return em_push(ctxt);
2008 }
2009
2010 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
2011 {
2012         int seg = ctxt->src2.val;
2013         unsigned long selector;
2014         int rc;
2015
2016         rc = emulate_pop(ctxt, &selector, 2);
2017         if (rc != X86EMUL_CONTINUE)
2018                 return rc;
2019
2020         if (seg == VCPU_SREG_SS)
2021                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
2022         if (ctxt->op_bytes > 2)
2023                 rsp_increment(ctxt, ctxt->op_bytes - 2);
2024
2025         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
2026         return rc;
2027 }
2028
2029 static int em_pusha(struct x86_emulate_ctxt *ctxt)
2030 {
2031         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
2032         int rc = X86EMUL_CONTINUE;
2033         int reg = VCPU_REGS_RAX;
2034
2035         while (reg <= VCPU_REGS_RDI) {
2036                 (reg == VCPU_REGS_RSP) ?
2037                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
2038
2039                 rc = em_push(ctxt);
2040                 if (rc != X86EMUL_CONTINUE)
2041                         return rc;
2042
2043                 ++reg;
2044         }
2045
2046         return rc;
2047 }
2048
2049 static int em_pushf(struct x86_emulate_ctxt *ctxt)
2050 {
2051         ctxt->src.val = (unsigned long)ctxt->eflags & ~X86_EFLAGS_VM;
2052         return em_push(ctxt);
2053 }
2054
2055 static int em_popa(struct x86_emulate_ctxt *ctxt)
2056 {
2057         int rc = X86EMUL_CONTINUE;
2058         int reg = VCPU_REGS_RDI;
2059         u32 val;
2060
2061         while (reg >= VCPU_REGS_RAX) {
2062                 if (reg == VCPU_REGS_RSP) {
2063                         rsp_increment(ctxt, ctxt->op_bytes);
2064                         --reg;
2065                 }
2066
2067                 rc = emulate_pop(ctxt, &val, ctxt->op_bytes);
2068                 if (rc != X86EMUL_CONTINUE)
2069                         break;
2070                 assign_register(reg_rmw(ctxt, reg), val, ctxt->op_bytes);
2071                 --reg;
2072         }
2073         return rc;
2074 }
2075
2076 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2077 {
2078         const struct x86_emulate_ops *ops = ctxt->ops;
2079         int rc;
2080         struct desc_ptr dt;
2081         gva_t cs_addr;
2082         gva_t eip_addr;
2083         u16 cs, eip;
2084
2085         /* TODO: Add limit checks */
2086         ctxt->src.val = ctxt->eflags;
2087         rc = em_push(ctxt);
2088         if (rc != X86EMUL_CONTINUE)
2089                 return rc;
2090
2091         ctxt->eflags &= ~(X86_EFLAGS_IF | X86_EFLAGS_TF | X86_EFLAGS_AC);
2092
2093         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
2094         rc = em_push(ctxt);
2095         if (rc != X86EMUL_CONTINUE)
2096                 return rc;
2097
2098         ctxt->src.val = ctxt->_eip;
2099         rc = em_push(ctxt);
2100         if (rc != X86EMUL_CONTINUE)
2101                 return rc;
2102
2103         ops->get_idt(ctxt, &dt);
2104
2105         eip_addr = dt.address + (irq << 2);
2106         cs_addr = dt.address + (irq << 2) + 2;
2107
2108         rc = linear_read_system(ctxt, cs_addr, &cs, 2);
2109         if (rc != X86EMUL_CONTINUE)
2110                 return rc;
2111
2112         rc = linear_read_system(ctxt, eip_addr, &eip, 2);
2113         if (rc != X86EMUL_CONTINUE)
2114                 return rc;
2115
2116         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
2117         if (rc != X86EMUL_CONTINUE)
2118                 return rc;
2119
2120         ctxt->_eip = eip;
2121
2122         return rc;
2123 }
2124
2125 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2126 {
2127         int rc;
2128
2129         invalidate_registers(ctxt);
2130         rc = __emulate_int_real(ctxt, irq);
2131         if (rc == X86EMUL_CONTINUE)
2132                 writeback_registers(ctxt);
2133         return rc;
2134 }
2135
2136 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
2137 {
2138         switch(ctxt->mode) {
2139         case X86EMUL_MODE_REAL:
2140                 return __emulate_int_real(ctxt, irq);
2141         case X86EMUL_MODE_VM86:
2142         case X86EMUL_MODE_PROT16:
2143         case X86EMUL_MODE_PROT32:
2144         case X86EMUL_MODE_PROT64:
2145         default:
2146                 /* Protected mode interrupts unimplemented yet */
2147                 return X86EMUL_UNHANDLEABLE;
2148         }
2149 }
2150
2151 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
2152 {
2153         int rc = X86EMUL_CONTINUE;
2154         unsigned long temp_eip = 0;
2155         unsigned long temp_eflags = 0;
2156         unsigned long cs = 0;
2157         unsigned long mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
2158                              X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_TF |
2159                              X86_EFLAGS_IF | X86_EFLAGS_DF | X86_EFLAGS_OF |
2160                              X86_EFLAGS_IOPL | X86_EFLAGS_NT | X86_EFLAGS_RF |
2161                              X86_EFLAGS_AC | X86_EFLAGS_ID |
2162                              X86_EFLAGS_FIXED;
2163         unsigned long vm86_mask = X86_EFLAGS_VM | X86_EFLAGS_VIF |
2164                                   X86_EFLAGS_VIP;
2165
2166         /* TODO: Add stack limit check */
2167
2168         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
2169
2170         if (rc != X86EMUL_CONTINUE)
2171                 return rc;
2172
2173         if (temp_eip & ~0xffff)
2174                 return emulate_gp(ctxt, 0);
2175
2176         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2177
2178         if (rc != X86EMUL_CONTINUE)
2179                 return rc;
2180
2181         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
2182
2183         if (rc != X86EMUL_CONTINUE)
2184                 return rc;
2185
2186         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2187
2188         if (rc != X86EMUL_CONTINUE)
2189                 return rc;
2190
2191         ctxt->_eip = temp_eip;
2192
2193         if (ctxt->op_bytes == 4)
2194                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2195         else if (ctxt->op_bytes == 2) {
2196                 ctxt->eflags &= ~0xffff;
2197                 ctxt->eflags |= temp_eflags;
2198         }
2199
2200         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2201         ctxt->eflags |= X86_EFLAGS_FIXED;
2202         ctxt->ops->set_nmi_mask(ctxt, false);
2203
2204         return rc;
2205 }
2206
2207 static int em_iret(struct x86_emulate_ctxt *ctxt)
2208 {
2209         switch(ctxt->mode) {
2210         case X86EMUL_MODE_REAL:
2211                 return emulate_iret_real(ctxt);
2212         case X86EMUL_MODE_VM86:
2213         case X86EMUL_MODE_PROT16:
2214         case X86EMUL_MODE_PROT32:
2215         case X86EMUL_MODE_PROT64:
2216         default:
2217                 /* iret from protected mode unimplemented yet */
2218                 return X86EMUL_UNHANDLEABLE;
2219         }
2220 }
2221
2222 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2223 {
2224         int rc;
2225         unsigned short sel;
2226         struct desc_struct new_desc;
2227         u8 cpl = ctxt->ops->cpl(ctxt);
2228
2229         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2230
2231         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
2232                                        X86_TRANSFER_CALL_JMP,
2233                                        &new_desc);
2234         if (rc != X86EMUL_CONTINUE)
2235                 return rc;
2236
2237         rc = assign_eip_far(ctxt, ctxt->src.val);
2238         /* Error handling is not implemented. */
2239         if (rc != X86EMUL_CONTINUE)
2240                 return X86EMUL_UNHANDLEABLE;
2241
2242         return rc;
2243 }
2244
2245 static int em_jmp_abs(struct x86_emulate_ctxt *ctxt)
2246 {
2247         return assign_eip_near(ctxt, ctxt->src.val);
2248 }
2249
2250 static int em_call_near_abs(struct x86_emulate_ctxt *ctxt)
2251 {
2252         int rc;
2253         long int old_eip;
2254
2255         old_eip = ctxt->_eip;
2256         rc = assign_eip_near(ctxt, ctxt->src.val);
2257         if (rc != X86EMUL_CONTINUE)
2258                 return rc;
2259         ctxt->src.val = old_eip;
2260         rc = em_push(ctxt);
2261         return rc;
2262 }
2263
2264 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2265 {
2266         u64 old = ctxt->dst.orig_val64;
2267
2268         if (ctxt->dst.bytes == 16)
2269                 return X86EMUL_UNHANDLEABLE;
2270
2271         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2272             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2273                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2274                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2275                 ctxt->eflags &= ~X86_EFLAGS_ZF;
2276         } else {
2277                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2278                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2279
2280                 ctxt->eflags |= X86_EFLAGS_ZF;
2281         }
2282         return X86EMUL_CONTINUE;
2283 }
2284
2285 static int em_ret(struct x86_emulate_ctxt *ctxt)
2286 {
2287         int rc;
2288         unsigned long eip;
2289
2290         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2291         if (rc != X86EMUL_CONTINUE)
2292                 return rc;
2293
2294         return assign_eip_near(ctxt, eip);
2295 }
2296
2297 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2298 {
2299         int rc;
2300         unsigned long eip, cs;
2301         int cpl = ctxt->ops->cpl(ctxt);
2302         struct desc_struct new_desc;
2303
2304         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2305         if (rc != X86EMUL_CONTINUE)
2306                 return rc;
2307         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2308         if (rc != X86EMUL_CONTINUE)
2309                 return rc;
2310         /* Outer-privilege level return is not implemented */
2311         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2312                 return X86EMUL_UNHANDLEABLE;
2313         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, cpl,
2314                                        X86_TRANSFER_RET,
2315                                        &new_desc);
2316         if (rc != X86EMUL_CONTINUE)
2317                 return rc;
2318         rc = assign_eip_far(ctxt, eip);
2319         /* Error handling is not implemented. */
2320         if (rc != X86EMUL_CONTINUE)
2321                 return X86EMUL_UNHANDLEABLE;
2322
2323         return rc;
2324 }
2325
2326 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2327 {
2328         int rc;
2329
2330         rc = em_ret_far(ctxt);
2331         if (rc != X86EMUL_CONTINUE)
2332                 return rc;
2333         rsp_increment(ctxt, ctxt->src.val);
2334         return X86EMUL_CONTINUE;
2335 }
2336
2337 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2338 {
2339         /* Save real source value, then compare EAX against destination. */
2340         ctxt->dst.orig_val = ctxt->dst.val;
2341         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2342         ctxt->src.orig_val = ctxt->src.val;
2343         ctxt->src.val = ctxt->dst.orig_val;
2344         fastop(ctxt, em_cmp);
2345
2346         if (ctxt->eflags & X86_EFLAGS_ZF) {
2347                 /* Success: write back to memory; no update of EAX */
2348                 ctxt->src.type = OP_NONE;
2349                 ctxt->dst.val = ctxt->src.orig_val;
2350         } else {
2351                 /* Failure: write the value we saw to EAX. */
2352                 ctxt->src.type = OP_REG;
2353                 ctxt->src.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2354                 ctxt->src.val = ctxt->dst.orig_val;
2355                 /* Create write-cycle to dest by writing the same value */
2356                 ctxt->dst.val = ctxt->dst.orig_val;
2357         }
2358         return X86EMUL_CONTINUE;
2359 }
2360
2361 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2362 {
2363         int seg = ctxt->src2.val;
2364         unsigned short sel;
2365         int rc;
2366
2367         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2368
2369         rc = load_segment_descriptor(ctxt, sel, seg);
2370         if (rc != X86EMUL_CONTINUE)
2371                 return rc;
2372
2373         ctxt->dst.val = ctxt->src.val;
2374         return rc;
2375 }
2376
2377 static int emulator_has_longmode(struct x86_emulate_ctxt *ctxt)
2378 {
2379         u32 eax, ebx, ecx, edx;
2380
2381         eax = 0x80000001;
2382         ecx = 0;
2383         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
2384         return edx & bit(X86_FEATURE_LM);
2385 }
2386
2387 #define GET_SMSTATE(type, smbase, offset)                                 \
2388         ({                                                                \
2389          type __val;                                                      \
2390          int r = ctxt->ops->read_phys(ctxt, smbase + offset, &__val,      \
2391                                       sizeof(__val));                     \
2392          if (r != X86EMUL_CONTINUE)                                       \
2393                  return X86EMUL_UNHANDLEABLE;                             \
2394          __val;                                                           \
2395         })
2396
2397 static void rsm_set_desc_flags(struct desc_struct *desc, u32 flags)
2398 {
2399         desc->g    = (flags >> 23) & 1;
2400         desc->d    = (flags >> 22) & 1;
2401         desc->l    = (flags >> 21) & 1;
2402         desc->avl  = (flags >> 20) & 1;
2403         desc->p    = (flags >> 15) & 1;
2404         desc->dpl  = (flags >> 13) & 3;
2405         desc->s    = (flags >> 12) & 1;
2406         desc->type = (flags >>  8) & 15;
2407 }
2408
2409 static int rsm_load_seg_32(struct x86_emulate_ctxt *ctxt, u64 smbase, int n)
2410 {
2411         struct desc_struct desc;
2412         int offset;
2413         u16 selector;
2414
2415         selector = GET_SMSTATE(u32, smbase, 0x7fa8 + n * 4);
2416
2417         if (n < 3)
2418                 offset = 0x7f84 + n * 12;
2419         else
2420                 offset = 0x7f2c + (n - 3) * 12;
2421
2422         set_desc_base(&desc,      GET_SMSTATE(u32, smbase, offset + 8));
2423         set_desc_limit(&desc,     GET_SMSTATE(u32, smbase, offset + 4));
2424         rsm_set_desc_flags(&desc, GET_SMSTATE(u32, smbase, offset));
2425         ctxt->ops->set_segment(ctxt, selector, &desc, 0, n);
2426         return X86EMUL_CONTINUE;
2427 }
2428
2429 static int rsm_load_seg_64(struct x86_emulate_ctxt *ctxt, u64 smbase, int n)
2430 {
2431         struct desc_struct desc;
2432         int offset;
2433         u16 selector;
2434         u32 base3;
2435
2436         offset = 0x7e00 + n * 16;
2437
2438         selector =                GET_SMSTATE(u16, smbase, offset);
2439         rsm_set_desc_flags(&desc, GET_SMSTATE(u16, smbase, offset + 2) << 8);
2440         set_desc_limit(&desc,     GET_SMSTATE(u32, smbase, offset + 4));
2441         set_desc_base(&desc,      GET_SMSTATE(u32, smbase, offset + 8));
2442         base3 =                   GET_SMSTATE(u32, smbase, offset + 12);
2443
2444         ctxt->ops->set_segment(ctxt, selector, &desc, base3, n);
2445         return X86EMUL_CONTINUE;
2446 }
2447
2448 static int rsm_enter_protected_mode(struct x86_emulate_ctxt *ctxt,
2449                                     u64 cr0, u64 cr3, u64 cr4)
2450 {
2451         int bad;
2452         u64 pcid;
2453
2454         /* In order to later set CR4.PCIDE, CR3[11:0] must be zero.  */
2455         pcid = 0;
2456         if (cr4 & X86_CR4_PCIDE) {
2457                 pcid = cr3 & 0xfff;
2458                 cr3 &= ~0xfff;
2459         }
2460
2461         bad = ctxt->ops->set_cr(ctxt, 3, cr3);
2462         if (bad)
2463                 return X86EMUL_UNHANDLEABLE;
2464
2465         /*
2466          * First enable PAE, long mode needs it before CR0.PG = 1 is set.
2467          * Then enable protected mode.  However, PCID cannot be enabled
2468          * if EFER.LMA=0, so set it separately.
2469          */
2470         bad = ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2471         if (bad)
2472                 return X86EMUL_UNHANDLEABLE;
2473
2474         bad = ctxt->ops->set_cr(ctxt, 0, cr0);
2475         if (bad)
2476                 return X86EMUL_UNHANDLEABLE;
2477
2478         if (cr4 & X86_CR4_PCIDE) {
2479                 bad = ctxt->ops->set_cr(ctxt, 4, cr4);
2480                 if (bad)
2481                         return X86EMUL_UNHANDLEABLE;
2482                 if (pcid) {
2483                         bad = ctxt->ops->set_cr(ctxt, 3, cr3 | pcid);
2484                         if (bad)
2485                                 return X86EMUL_UNHANDLEABLE;
2486                 }
2487
2488         }
2489
2490         return X86EMUL_CONTINUE;
2491 }
2492
2493 static int rsm_load_state_32(struct x86_emulate_ctxt *ctxt, u64 smbase)
2494 {
2495         struct desc_struct desc;
2496         struct desc_ptr dt;
2497         u16 selector;
2498         u32 val, cr0, cr3, cr4;
2499         int i;
2500
2501         cr0 =                      GET_SMSTATE(u32, smbase, 0x7ffc);
2502         cr3 =                      GET_SMSTATE(u32, smbase, 0x7ff8);
2503         ctxt->eflags =             GET_SMSTATE(u32, smbase, 0x7ff4) | X86_EFLAGS_FIXED;
2504         ctxt->_eip =               GET_SMSTATE(u32, smbase, 0x7ff0);
2505
2506         for (i = 0; i < 8; i++)
2507                 *reg_write(ctxt, i) = GET_SMSTATE(u32, smbase, 0x7fd0 + i * 4);
2508
2509         val = GET_SMSTATE(u32, smbase, 0x7fcc);
2510         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2511         val = GET_SMSTATE(u32, smbase, 0x7fc8);
2512         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2513
2514         selector =                 GET_SMSTATE(u32, smbase, 0x7fc4);
2515         set_desc_base(&desc,       GET_SMSTATE(u32, smbase, 0x7f64));
2516         set_desc_limit(&desc,      GET_SMSTATE(u32, smbase, 0x7f60));
2517         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smbase, 0x7f5c));
2518         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_TR);
2519
2520         selector =                 GET_SMSTATE(u32, smbase, 0x7fc0);
2521         set_desc_base(&desc,       GET_SMSTATE(u32, smbase, 0x7f80));
2522         set_desc_limit(&desc,      GET_SMSTATE(u32, smbase, 0x7f7c));
2523         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smbase, 0x7f78));
2524         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_LDTR);
2525
2526         dt.address =               GET_SMSTATE(u32, smbase, 0x7f74);
2527         dt.size =                  GET_SMSTATE(u32, smbase, 0x7f70);
2528         ctxt->ops->set_gdt(ctxt, &dt);
2529
2530         dt.address =               GET_SMSTATE(u32, smbase, 0x7f58);
2531         dt.size =                  GET_SMSTATE(u32, smbase, 0x7f54);
2532         ctxt->ops->set_idt(ctxt, &dt);
2533
2534         for (i = 0; i < 6; i++) {
2535                 int r = rsm_load_seg_32(ctxt, smbase, i);
2536                 if (r != X86EMUL_CONTINUE)
2537                         return r;
2538         }
2539
2540         cr4 = GET_SMSTATE(u32, smbase, 0x7f14);
2541
2542         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smbase, 0x7ef8));
2543
2544         return rsm_enter_protected_mode(ctxt, cr0, cr3, cr4);
2545 }
2546
2547 static int rsm_load_state_64(struct x86_emulate_ctxt *ctxt, u64 smbase)
2548 {
2549         struct desc_struct desc;
2550         struct desc_ptr dt;
2551         u64 val, cr0, cr3, cr4;
2552         u32 base3;
2553         u16 selector;
2554         int i, r;
2555
2556         for (i = 0; i < 16; i++)
2557                 *reg_write(ctxt, i) = GET_SMSTATE(u64, smbase, 0x7ff8 - i * 8);
2558
2559         ctxt->_eip   = GET_SMSTATE(u64, smbase, 0x7f78);
2560         ctxt->eflags = GET_SMSTATE(u32, smbase, 0x7f70) | X86_EFLAGS_FIXED;
2561
2562         val = GET_SMSTATE(u32, smbase, 0x7f68);
2563         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2564         val = GET_SMSTATE(u32, smbase, 0x7f60);
2565         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2566
2567         cr0 =                       GET_SMSTATE(u64, smbase, 0x7f58);
2568         cr3 =                       GET_SMSTATE(u64, smbase, 0x7f50);
2569         cr4 =                       GET_SMSTATE(u64, smbase, 0x7f48);
2570         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smbase, 0x7f00));
2571         val =                       GET_SMSTATE(u64, smbase, 0x7ed0);
2572         ctxt->ops->set_msr(ctxt, MSR_EFER, val & ~EFER_LMA);
2573
2574         selector =                  GET_SMSTATE(u32, smbase, 0x7e90);
2575         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smbase, 0x7e92) << 8);
2576         set_desc_limit(&desc,       GET_SMSTATE(u32, smbase, 0x7e94));
2577         set_desc_base(&desc,        GET_SMSTATE(u32, smbase, 0x7e98));
2578         base3 =                     GET_SMSTATE(u32, smbase, 0x7e9c);
2579         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_TR);
2580
2581         dt.size =                   GET_SMSTATE(u32, smbase, 0x7e84);
2582         dt.address =                GET_SMSTATE(u64, smbase, 0x7e88);
2583         ctxt->ops->set_idt(ctxt, &dt);
2584
2585         selector =                  GET_SMSTATE(u32, smbase, 0x7e70);
2586         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smbase, 0x7e72) << 8);
2587         set_desc_limit(&desc,       GET_SMSTATE(u32, smbase, 0x7e74));
2588         set_desc_base(&desc,        GET_SMSTATE(u32, smbase, 0x7e78));
2589         base3 =                     GET_SMSTATE(u32, smbase, 0x7e7c);
2590         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_LDTR);
2591
2592         dt.size =                   GET_SMSTATE(u32, smbase, 0x7e64);
2593         dt.address =                GET_SMSTATE(u64, smbase, 0x7e68);
2594         ctxt->ops->set_gdt(ctxt, &dt);
2595
2596         r = rsm_enter_protected_mode(ctxt, cr0, cr3, cr4);
2597         if (r != X86EMUL_CONTINUE)
2598                 return r;
2599
2600         for (i = 0; i < 6; i++) {
2601                 r = rsm_load_seg_64(ctxt, smbase, i);
2602                 if (r != X86EMUL_CONTINUE)
2603                         return r;
2604         }
2605
2606         return X86EMUL_CONTINUE;
2607 }
2608
2609 static int em_rsm(struct x86_emulate_ctxt *ctxt)
2610 {
2611         unsigned long cr0, cr4, efer;
2612         u64 smbase;
2613         int ret;
2614
2615         if ((ctxt->ops->get_hflags(ctxt) & X86EMUL_SMM_MASK) == 0)
2616                 return emulate_ud(ctxt);
2617
2618         /*
2619          * Get back to real mode, to prepare a safe state in which to load
2620          * CR0/CR3/CR4/EFER.  It's all a bit more complicated if the vCPU
2621          * supports long mode.
2622          */
2623         if (emulator_has_longmode(ctxt)) {
2624                 struct desc_struct cs_desc;
2625
2626                 /* Zero CR4.PCIDE before CR0.PG.  */
2627                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2628                 if (cr4 & X86_CR4_PCIDE)
2629                         ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2630
2631                 /* A 32-bit code segment is required to clear EFER.LMA.  */
2632                 memset(&cs_desc, 0, sizeof(cs_desc));
2633                 cs_desc.type = 0xb;
2634                 cs_desc.s = cs_desc.g = cs_desc.p = 1;
2635                 ctxt->ops->set_segment(ctxt, 0, &cs_desc, 0, VCPU_SREG_CS);
2636         }
2637
2638         /* For the 64-bit case, this will clear EFER.LMA.  */
2639         cr0 = ctxt->ops->get_cr(ctxt, 0);
2640         if (cr0 & X86_CR0_PE)
2641                 ctxt->ops->set_cr(ctxt, 0, cr0 & ~(X86_CR0_PG | X86_CR0_PE));
2642
2643         if (emulator_has_longmode(ctxt)) {
2644                 /* Clear CR4.PAE before clearing EFER.LME. */
2645                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2646                 if (cr4 & X86_CR4_PAE)
2647                         ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PAE);
2648
2649                 /* And finally go back to 32-bit mode.  */
2650                 efer = 0;
2651                 ctxt->ops->set_msr(ctxt, MSR_EFER, efer);
2652         }
2653
2654         smbase = ctxt->ops->get_smbase(ctxt);
2655         if (emulator_has_longmode(ctxt))
2656                 ret = rsm_load_state_64(ctxt, smbase + 0x8000);
2657         else
2658                 ret = rsm_load_state_32(ctxt, smbase + 0x8000);
2659
2660         if (ret != X86EMUL_CONTINUE) {
2661                 /* FIXME: should triple fault */
2662                 return X86EMUL_UNHANDLEABLE;
2663         }
2664
2665         if ((ctxt->ops->get_hflags(ctxt) & X86EMUL_SMM_INSIDE_NMI_MASK) == 0)
2666                 ctxt->ops->set_nmi_mask(ctxt, false);
2667
2668         ctxt->ops->set_hflags(ctxt, ctxt->ops->get_hflags(ctxt) &
2669                 ~(X86EMUL_SMM_INSIDE_NMI_MASK | X86EMUL_SMM_MASK));
2670         return X86EMUL_CONTINUE;
2671 }
2672
2673 static void
2674 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2675                         struct desc_struct *cs, struct desc_struct *ss)
2676 {
2677         cs->l = 0;              /* will be adjusted later */
2678         set_desc_base(cs, 0);   /* flat segment */
2679         cs->g = 1;              /* 4kb granularity */
2680         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2681         cs->type = 0x0b;        /* Read, Execute, Accessed */
2682         cs->s = 1;
2683         cs->dpl = 0;            /* will be adjusted later */
2684         cs->p = 1;
2685         cs->d = 1;
2686         cs->avl = 0;
2687
2688         set_desc_base(ss, 0);   /* flat segment */
2689         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2690         ss->g = 1;              /* 4kb granularity */
2691         ss->s = 1;
2692         ss->type = 0x03;        /* Read/Write, Accessed */
2693         ss->d = 1;              /* 32bit stack segment */
2694         ss->dpl = 0;
2695         ss->p = 1;
2696         ss->l = 0;
2697         ss->avl = 0;
2698 }
2699
2700 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2701 {
2702         u32 eax, ebx, ecx, edx;
2703
2704         eax = ecx = 0;
2705         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
2706         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2707                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2708                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2709 }
2710
2711 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2712 {
2713         const struct x86_emulate_ops *ops = ctxt->ops;
2714         u32 eax, ebx, ecx, edx;
2715
2716         /*
2717          * syscall should always be enabled in longmode - so only become
2718          * vendor specific (cpuid) if other modes are active...
2719          */
2720         if (ctxt->mode == X86EMUL_MODE_PROT64)
2721                 return true;
2722
2723         eax = 0x00000000;
2724         ecx = 0x00000000;
2725         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
2726         /*
2727          * Intel ("GenuineIntel")
2728          * remark: Intel CPUs only support "syscall" in 64bit
2729          * longmode. Also an 64bit guest with a
2730          * 32bit compat-app running will #UD !! While this
2731          * behaviour can be fixed (by emulating) into AMD
2732          * response - CPUs of AMD can't behave like Intel.
2733          */
2734         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2735             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2736             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2737                 return false;
2738
2739         /* AMD ("AuthenticAMD") */
2740         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2741             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2742             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2743                 return true;
2744
2745         /* AMD ("AMDisbetter!") */
2746         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2747             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2748             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2749                 return true;
2750
2751         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2752         return false;
2753 }
2754
2755 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2756 {
2757         const struct x86_emulate_ops *ops = ctxt->ops;
2758         struct desc_struct cs, ss;
2759         u64 msr_data;
2760         u16 cs_sel, ss_sel;
2761         u64 efer = 0;
2762
2763         /* syscall is not available in real mode */
2764         if (ctxt->mode == X86EMUL_MODE_REAL ||
2765             ctxt->mode == X86EMUL_MODE_VM86)
2766                 return emulate_ud(ctxt);
2767
2768         if (!(em_syscall_is_enabled(ctxt)))
2769                 return emulate_ud(ctxt);
2770
2771         ops->get_msr(ctxt, MSR_EFER, &efer);
2772         setup_syscalls_segments(ctxt, &cs, &ss);
2773
2774         if (!(efer & EFER_SCE))
2775                 return emulate_ud(ctxt);
2776
2777         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2778         msr_data >>= 32;
2779         cs_sel = (u16)(msr_data & 0xfffc);
2780         ss_sel = (u16)(msr_data + 8);
2781
2782         if (efer & EFER_LMA) {
2783                 cs.d = 0;
2784                 cs.l = 1;
2785         }
2786         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2787         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2788
2789         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2790         if (efer & EFER_LMA) {
2791 #ifdef CONFIG_X86_64
2792                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2793
2794                 ops->get_msr(ctxt,
2795                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2796                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2797                 ctxt->_eip = msr_data;
2798
2799                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2800                 ctxt->eflags &= ~msr_data;
2801                 ctxt->eflags |= X86_EFLAGS_FIXED;
2802 #endif
2803         } else {
2804                 /* legacy mode */
2805                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2806                 ctxt->_eip = (u32)msr_data;
2807
2808                 ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2809         }
2810
2811         ctxt->tf = (ctxt->eflags & X86_EFLAGS_TF) != 0;
2812         return X86EMUL_CONTINUE;
2813 }
2814
2815 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2816 {
2817         const struct x86_emulate_ops *ops = ctxt->ops;
2818         struct desc_struct cs, ss;
2819         u64 msr_data;
2820         u16 cs_sel, ss_sel;
2821         u64 efer = 0;
2822
2823         ops->get_msr(ctxt, MSR_EFER, &efer);
2824         /* inject #GP if in real mode */
2825         if (ctxt->mode == X86EMUL_MODE_REAL)
2826                 return emulate_gp(ctxt, 0);
2827
2828         /*
2829          * Not recognized on AMD in compat mode (but is recognized in legacy
2830          * mode).
2831          */
2832         if ((ctxt->mode != X86EMUL_MODE_PROT64) && (efer & EFER_LMA)
2833             && !vendor_intel(ctxt))
2834                 return emulate_ud(ctxt);
2835
2836         /* sysenter/sysexit have not been tested in 64bit mode. */
2837         if (ctxt->mode == X86EMUL_MODE_PROT64)
2838                 return X86EMUL_UNHANDLEABLE;
2839
2840         setup_syscalls_segments(ctxt, &cs, &ss);
2841
2842         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2843         if ((msr_data & 0xfffc) == 0x0)
2844                 return emulate_gp(ctxt, 0);
2845
2846         ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2847         cs_sel = (u16)msr_data & ~SEGMENT_RPL_MASK;
2848         ss_sel = cs_sel + 8;
2849         if (efer & EFER_LMA) {
2850                 cs.d = 0;
2851                 cs.l = 1;
2852         }
2853
2854         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2855         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2856
2857         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2858         ctxt->_eip = (efer & EFER_LMA) ? msr_data : (u32)msr_data;
2859
2860         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2861         *reg_write(ctxt, VCPU_REGS_RSP) = (efer & EFER_LMA) ? msr_data :
2862                                                               (u32)msr_data;
2863
2864         return X86EMUL_CONTINUE;
2865 }
2866
2867 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2868 {
2869         const struct x86_emulate_ops *ops = ctxt->ops;
2870         struct desc_struct cs, ss;
2871         u64 msr_data, rcx, rdx;
2872         int usermode;
2873         u16 cs_sel = 0, ss_sel = 0;
2874
2875         /* inject #GP if in real mode or Virtual 8086 mode */
2876         if (ctxt->mode == X86EMUL_MODE_REAL ||
2877             ctxt->mode == X86EMUL_MODE_VM86)
2878                 return emulate_gp(ctxt, 0);
2879
2880         setup_syscalls_segments(ctxt, &cs, &ss);
2881
2882         if ((ctxt->rex_prefix & 0x8) != 0x0)
2883                 usermode = X86EMUL_MODE_PROT64;
2884         else
2885                 usermode = X86EMUL_MODE_PROT32;
2886
2887         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2888         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2889
2890         cs.dpl = 3;
2891         ss.dpl = 3;
2892         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2893         switch (usermode) {
2894         case X86EMUL_MODE_PROT32:
2895                 cs_sel = (u16)(msr_data + 16);
2896                 if ((msr_data & 0xfffc) == 0x0)
2897                         return emulate_gp(ctxt, 0);
2898                 ss_sel = (u16)(msr_data + 24);
2899                 rcx = (u32)rcx;
2900                 rdx = (u32)rdx;
2901                 break;
2902         case X86EMUL_MODE_PROT64:
2903                 cs_sel = (u16)(msr_data + 32);
2904                 if (msr_data == 0x0)
2905                         return emulate_gp(ctxt, 0);
2906                 ss_sel = cs_sel + 8;
2907                 cs.d = 0;
2908                 cs.l = 1;
2909                 if (emul_is_noncanonical_address(rcx, ctxt) ||
2910                     emul_is_noncanonical_address(rdx, ctxt))
2911                         return emulate_gp(ctxt, 0);
2912                 break;
2913         }
2914         cs_sel |= SEGMENT_RPL_MASK;
2915         ss_sel |= SEGMENT_RPL_MASK;
2916
2917         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2918         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2919
2920         ctxt->_eip = rdx;
2921         ctxt->mode = usermode;
2922         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2923
2924         return X86EMUL_CONTINUE;
2925 }
2926
2927 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2928 {
2929         int iopl;
2930         if (ctxt->mode == X86EMUL_MODE_REAL)
2931                 return false;
2932         if (ctxt->mode == X86EMUL_MODE_VM86)
2933                 return true;
2934         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
2935         return ctxt->ops->cpl(ctxt) > iopl;
2936 }
2937
2938 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2939                                             u16 port, u16 len)
2940 {
2941         const struct x86_emulate_ops *ops = ctxt->ops;
2942         struct desc_struct tr_seg;
2943         u32 base3;
2944         int r;
2945         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2946         unsigned mask = (1 << len) - 1;
2947         unsigned long base;
2948
2949         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2950         if (!tr_seg.p)
2951                 return false;
2952         if (desc_limit_scaled(&tr_seg) < 103)
2953                 return false;
2954         base = get_desc_base(&tr_seg);
2955 #ifdef CONFIG_X86_64
2956         base |= ((u64)base3) << 32;
2957 #endif
2958         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL, true);
2959         if (r != X86EMUL_CONTINUE)
2960                 return false;
2961         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2962                 return false;
2963         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL, true);
2964         if (r != X86EMUL_CONTINUE)
2965                 return false;
2966         if ((perm >> bit_idx) & mask)
2967                 return false;
2968         return true;
2969 }
2970
2971 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2972                                  u16 port, u16 len)
2973 {
2974         if (ctxt->perm_ok)
2975                 return true;
2976
2977         if (emulator_bad_iopl(ctxt))
2978                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2979                         return false;
2980
2981         ctxt->perm_ok = true;
2982
2983         return true;
2984 }
2985
2986 static void string_registers_quirk(struct x86_emulate_ctxt *ctxt)
2987 {
2988         /*
2989          * Intel CPUs mask the counter and pointers in quite strange
2990          * manner when ECX is zero due to REP-string optimizations.
2991          */
2992 #ifdef CONFIG_X86_64
2993         if (ctxt->ad_bytes != 4 || !vendor_intel(ctxt))
2994                 return;
2995
2996         *reg_write(ctxt, VCPU_REGS_RCX) = 0;
2997
2998         switch (ctxt->b) {
2999         case 0xa4:      /* movsb */
3000         case 0xa5:      /* movsd/w */
3001                 *reg_rmw(ctxt, VCPU_REGS_RSI) &= (u32)-1;
3002                 /* fall through */
3003         case 0xaa:      /* stosb */
3004         case 0xab:      /* stosd/w */
3005                 *reg_rmw(ctxt, VCPU_REGS_RDI) &= (u32)-1;
3006         }
3007 #endif
3008 }
3009
3010 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
3011                                 struct tss_segment_16 *tss)
3012 {
3013         tss->ip = ctxt->_eip;
3014         tss->flag = ctxt->eflags;
3015         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
3016         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
3017         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
3018         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
3019         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
3020         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
3021         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
3022         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
3023
3024         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
3025         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
3026         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
3027         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
3028         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
3029 }
3030
3031 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
3032                                  struct tss_segment_16 *tss)
3033 {
3034         int ret;
3035         u8 cpl;
3036
3037         ctxt->_eip = tss->ip;
3038         ctxt->eflags = tss->flag | 2;
3039         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
3040         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
3041         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
3042         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
3043         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
3044         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
3045         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
3046         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
3047
3048         /*
3049          * SDM says that segment selectors are loaded before segment
3050          * descriptors
3051          */
3052         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
3053         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3054         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3055         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3056         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3057
3058         cpl = tss->cs & 3;
3059
3060         /*
3061          * Now load segment descriptors. If fault happens at this stage
3062          * it is handled in a context of new task
3063          */
3064         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
3065                                         X86_TRANSFER_TASK_SWITCH, NULL);
3066         if (ret != X86EMUL_CONTINUE)
3067                 return ret;
3068         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3069                                         X86_TRANSFER_TASK_SWITCH, NULL);
3070         if (ret != X86EMUL_CONTINUE)
3071                 return ret;
3072         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3073                                         X86_TRANSFER_TASK_SWITCH, NULL);
3074         if (ret != X86EMUL_CONTINUE)
3075                 return ret;
3076         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3077                                         X86_TRANSFER_TASK_SWITCH, NULL);
3078         if (ret != X86EMUL_CONTINUE)
3079                 return ret;
3080         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3081                                         X86_TRANSFER_TASK_SWITCH, NULL);
3082         if (ret != X86EMUL_CONTINUE)
3083                 return ret;
3084
3085         return X86EMUL_CONTINUE;
3086 }
3087
3088 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
3089                           u16 tss_selector, u16 old_tss_sel,
3090                           ulong old_tss_base, struct desc_struct *new_desc)
3091 {
3092         struct tss_segment_16 tss_seg;
3093         int ret;
3094         u32 new_tss_base = get_desc_base(new_desc);
3095
3096         ret = linear_read_system(ctxt, old_tss_base, &tss_seg, sizeof tss_seg);
3097         if (ret != X86EMUL_CONTINUE)
3098                 return ret;
3099
3100         save_state_to_tss16(ctxt, &tss_seg);
3101
3102         ret = linear_write_system(ctxt, old_tss_base, &tss_seg, sizeof tss_seg);
3103         if (ret != X86EMUL_CONTINUE)
3104                 return ret;
3105
3106         ret = linear_read_system(ctxt, new_tss_base, &tss_seg, sizeof tss_seg);
3107         if (ret != X86EMUL_CONTINUE)
3108                 return ret;
3109
3110         if (old_tss_sel != 0xffff) {
3111                 tss_seg.prev_task_link = old_tss_sel;
3112
3113                 ret = linear_write_system(ctxt, new_tss_base,
3114                                           &tss_seg.prev_task_link,
3115                                           sizeof tss_seg.prev_task_link);
3116                 if (ret != X86EMUL_CONTINUE)
3117                         return ret;
3118         }
3119
3120         return load_state_from_tss16(ctxt, &tss_seg);
3121 }
3122
3123 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
3124                                 struct tss_segment_32 *tss)
3125 {
3126         /* CR3 and ldt selector are not saved intentionally */
3127         tss->eip = ctxt->_eip;
3128         tss->eflags = ctxt->eflags;
3129         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
3130         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
3131         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
3132         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
3133         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
3134         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
3135         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
3136         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
3137
3138         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
3139         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
3140         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
3141         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
3142         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
3143         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
3144 }
3145
3146 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
3147                                  struct tss_segment_32 *tss)
3148 {
3149         int ret;
3150         u8 cpl;
3151
3152         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
3153                 return emulate_gp(ctxt, 0);
3154         ctxt->_eip = tss->eip;
3155         ctxt->eflags = tss->eflags | 2;
3156
3157         /* General purpose registers */
3158         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
3159         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
3160         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
3161         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
3162         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
3163         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
3164         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
3165         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
3166
3167         /*
3168          * SDM says that segment selectors are loaded before segment
3169          * descriptors.  This is important because CPL checks will
3170          * use CS.RPL.
3171          */
3172         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
3173         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3174         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3175         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3176         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3177         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
3178         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
3179
3180         /*
3181          * If we're switching between Protected Mode and VM86, we need to make
3182          * sure to update the mode before loading the segment descriptors so
3183          * that the selectors are interpreted correctly.
3184          */
3185         if (ctxt->eflags & X86_EFLAGS_VM) {
3186                 ctxt->mode = X86EMUL_MODE_VM86;
3187                 cpl = 3;
3188         } else {
3189                 ctxt->mode = X86EMUL_MODE_PROT32;
3190                 cpl = tss->cs & 3;
3191         }
3192
3193         /*
3194          * Now load segment descriptors. If fault happenes at this stage
3195          * it is handled in a context of new task
3196          */
3197         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
3198                                         cpl, X86_TRANSFER_TASK_SWITCH, NULL);
3199         if (ret != X86EMUL_CONTINUE)
3200                 return ret;
3201         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3202                                         X86_TRANSFER_TASK_SWITCH, NULL);
3203         if (ret != X86EMUL_CONTINUE)
3204                 return ret;
3205         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3206                                         X86_TRANSFER_TASK_SWITCH, NULL);
3207         if (ret != X86EMUL_CONTINUE)
3208                 return ret;
3209         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3210                                         X86_TRANSFER_TASK_SWITCH, NULL);
3211         if (ret != X86EMUL_CONTINUE)
3212                 return ret;
3213         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3214                                         X86_TRANSFER_TASK_SWITCH, NULL);
3215         if (ret != X86EMUL_CONTINUE)
3216                 return ret;
3217         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
3218                                         X86_TRANSFER_TASK_SWITCH, NULL);
3219         if (ret != X86EMUL_CONTINUE)
3220                 return ret;
3221         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
3222                                         X86_TRANSFER_TASK_SWITCH, NULL);
3223
3224         return ret;
3225 }
3226
3227 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
3228                           u16 tss_selector, u16 old_tss_sel,
3229                           ulong old_tss_base, struct desc_struct *new_desc)
3230 {
3231         struct tss_segment_32 tss_seg;
3232         int ret;
3233         u32 new_tss_base = get_desc_base(new_desc);
3234         u32 eip_offset = offsetof(struct tss_segment_32, eip);
3235         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
3236
3237         ret = linear_read_system(ctxt, old_tss_base, &tss_seg, sizeof tss_seg);
3238         if (ret != X86EMUL_CONTINUE)
3239                 return ret;
3240
3241         save_state_to_tss32(ctxt, &tss_seg);
3242
3243         /* Only GP registers and segment selectors are saved */
3244         ret = linear_write_system(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
3245                                   ldt_sel_offset - eip_offset);
3246         if (ret != X86EMUL_CONTINUE)
3247                 return ret;
3248
3249         ret = linear_read_system(ctxt, new_tss_base, &tss_seg, sizeof tss_seg);
3250         if (ret != X86EMUL_CONTINUE)
3251                 return ret;
3252
3253         if (old_tss_sel != 0xffff) {
3254                 tss_seg.prev_task_link = old_tss_sel;
3255
3256                 ret = linear_write_system(ctxt, new_tss_base,
3257                                           &tss_seg.prev_task_link,
3258                                           sizeof tss_seg.prev_task_link);
3259                 if (ret != X86EMUL_CONTINUE)
3260                         return ret;
3261         }
3262
3263         return load_state_from_tss32(ctxt, &tss_seg);
3264 }
3265
3266 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
3267                                    u16 tss_selector, int idt_index, int reason,
3268                                    bool has_error_code, u32 error_code)
3269 {
3270         const struct x86_emulate_ops *ops = ctxt->ops;
3271         struct desc_struct curr_tss_desc, next_tss_desc;
3272         int ret;
3273         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
3274         ulong old_tss_base =
3275                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
3276         u32 desc_limit;
3277         ulong desc_addr, dr7;
3278
3279         /* FIXME: old_tss_base == ~0 ? */
3280
3281         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
3282         if (ret != X86EMUL_CONTINUE)
3283                 return ret;
3284         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
3285         if (ret != X86EMUL_CONTINUE)
3286                 return ret;
3287
3288         /* FIXME: check that next_tss_desc is tss */
3289
3290         /*
3291          * Check privileges. The three cases are task switch caused by...
3292          *
3293          * 1. jmp/call/int to task gate: Check against DPL of the task gate
3294          * 2. Exception/IRQ/iret: No check is performed
3295          * 3. jmp/call to TSS/task-gate: No check is performed since the
3296          *    hardware checks it before exiting.
3297          */
3298         if (reason == TASK_SWITCH_GATE) {
3299                 if (idt_index != -1) {
3300                         /* Software interrupts */
3301                         struct desc_struct task_gate_desc;
3302                         int dpl;
3303
3304                         ret = read_interrupt_descriptor(ctxt, idt_index,
3305                                                         &task_gate_desc);
3306                         if (ret != X86EMUL_CONTINUE)
3307                                 return ret;
3308
3309                         dpl = task_gate_desc.dpl;
3310                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
3311                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
3312                 }
3313         }
3314
3315         desc_limit = desc_limit_scaled(&next_tss_desc);
3316         if (!next_tss_desc.p ||
3317             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
3318              desc_limit < 0x2b)) {
3319                 return emulate_ts(ctxt, tss_selector & 0xfffc);
3320         }
3321
3322         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
3323                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
3324                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
3325         }
3326
3327         if (reason == TASK_SWITCH_IRET)
3328                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
3329
3330         /* set back link to prev task only if NT bit is set in eflags
3331            note that old_tss_sel is not used after this point */
3332         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
3333                 old_tss_sel = 0xffff;
3334
3335         if (next_tss_desc.type & 8)
3336                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
3337                                      old_tss_base, &next_tss_desc);
3338         else
3339                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
3340                                      old_tss_base, &next_tss_desc);
3341         if (ret != X86EMUL_CONTINUE)
3342                 return ret;
3343
3344         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
3345                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
3346
3347         if (reason != TASK_SWITCH_IRET) {
3348                 next_tss_desc.type |= (1 << 1); /* set busy flag */
3349                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
3350         }
3351
3352         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
3353         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
3354
3355         if (has_error_code) {
3356                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
3357                 ctxt->lock_prefix = 0;
3358                 ctxt->src.val = (unsigned long) error_code;
3359                 ret = em_push(ctxt);
3360         }
3361
3362         ops->get_dr(ctxt, 7, &dr7);
3363         ops->set_dr(ctxt, 7, dr7 & ~(DR_LOCAL_ENABLE_MASK | DR_LOCAL_SLOWDOWN));
3364
3365         return ret;
3366 }
3367
3368 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
3369                          u16 tss_selector, int idt_index, int reason,
3370                          bool has_error_code, u32 error_code)
3371 {
3372         int rc;
3373
3374         invalidate_registers(ctxt);
3375         ctxt->_eip = ctxt->eip;
3376         ctxt->dst.type = OP_NONE;
3377
3378         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
3379                                      has_error_code, error_code);
3380
3381         if (rc == X86EMUL_CONTINUE) {
3382                 ctxt->eip = ctxt->_eip;
3383                 writeback_registers(ctxt);
3384         }
3385
3386         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
3387 }
3388
3389 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
3390                 struct operand *op)
3391 {
3392         int df = (ctxt->eflags & X86_EFLAGS_DF) ? -op->count : op->count;
3393
3394         register_address_increment(ctxt, reg, df * op->bytes);
3395         op->addr.mem.ea = register_address(ctxt, reg);
3396 }
3397
3398 static int em_das(struct x86_emulate_ctxt *ctxt)
3399 {
3400         u8 al, old_al;
3401         bool af, cf, old_cf;
3402
3403         cf = ctxt->eflags & X86_EFLAGS_CF;
3404         al = ctxt->dst.val;
3405
3406         old_al = al;
3407         old_cf = cf;
3408         cf = false;
3409         af = ctxt->eflags & X86_EFLAGS_AF;
3410         if ((al & 0x0f) > 9 || af) {
3411                 al -= 6;
3412                 cf = old_cf | (al >= 250);
3413                 af = true;
3414         } else {
3415                 af = false;
3416         }
3417         if (old_al > 0x99 || old_cf) {
3418                 al -= 0x60;
3419                 cf = true;
3420         }
3421
3422         ctxt->dst.val = al;
3423         /* Set PF, ZF, SF */
3424         ctxt->src.type = OP_IMM;
3425         ctxt->src.val = 0;
3426         ctxt->src.bytes = 1;
3427         fastop(ctxt, em_or);
3428         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
3429         if (cf)
3430                 ctxt->eflags |= X86_EFLAGS_CF;
3431         if (af)
3432                 ctxt->eflags |= X86_EFLAGS_AF;
3433         return X86EMUL_CONTINUE;
3434 }
3435
3436 static int em_aam(struct x86_emulate_ctxt *ctxt)
3437 {
3438         u8 al, ah;
3439
3440         if (ctxt->src.val == 0)
3441                 return emulate_de(ctxt);
3442
3443         al = ctxt->dst.val & 0xff;
3444         ah = al / ctxt->src.val;
3445         al %= ctxt->src.val;
3446
3447         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
3448
3449         /* Set PF, ZF, SF */
3450         ctxt->src.type = OP_IMM;
3451         ctxt->src.val = 0;
3452         ctxt->src.bytes = 1;
3453         fastop(ctxt, em_or);
3454
3455         return X86EMUL_CONTINUE;
3456 }
3457
3458 static int em_aad(struct x86_emulate_ctxt *ctxt)
3459 {
3460         u8 al = ctxt->dst.val & 0xff;
3461         u8 ah = (ctxt->dst.val >> 8) & 0xff;
3462
3463         al = (al + (ah * ctxt->src.val)) & 0xff;
3464
3465         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
3466
3467         /* Set PF, ZF, SF */
3468         ctxt->src.type = OP_IMM;
3469         ctxt->src.val = 0;
3470         ctxt->src.bytes = 1;
3471         fastop(ctxt, em_or);
3472
3473         return X86EMUL_CONTINUE;
3474 }
3475
3476 static int em_call(struct x86_emulate_ctxt *ctxt)
3477 {
3478         int rc;
3479         long rel = ctxt->src.val;
3480
3481         ctxt->src.val = (unsigned long)ctxt->_eip;
3482         rc = jmp_rel(ctxt, rel);
3483         if (rc != X86EMUL_CONTINUE)
3484                 return rc;
3485         return em_push(ctxt);
3486 }
3487
3488 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3489 {
3490         u16 sel, old_cs;
3491         ulong old_eip;
3492         int rc;
3493         struct desc_struct old_desc, new_desc;
3494         const struct x86_emulate_ops *ops = ctxt->ops;
3495         int cpl = ctxt->ops->cpl(ctxt);
3496         enum x86emul_mode prev_mode = ctxt->mode;
3497
3498         old_eip = ctxt->_eip;
3499         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
3500
3501         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3502         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
3503                                        X86_TRANSFER_CALL_JMP, &new_desc);
3504         if (rc != X86EMUL_CONTINUE)
3505                 return rc;
3506
3507         rc = assign_eip_far(ctxt, ctxt->src.val);
3508         if (rc != X86EMUL_CONTINUE)
3509                 goto fail;
3510
3511         ctxt->src.val = old_cs;
3512         rc = em_push(ctxt);
3513         if (rc != X86EMUL_CONTINUE)
3514                 goto fail;
3515
3516         ctxt->src.val = old_eip;
3517         rc = em_push(ctxt);
3518         /* If we failed, we tainted the memory, but the very least we should
3519            restore cs */
3520         if (rc != X86EMUL_CONTINUE) {
3521                 pr_warn_once("faulting far call emulation tainted memory\n");
3522                 goto fail;
3523         }
3524         return rc;
3525 fail:
3526         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
3527         ctxt->mode = prev_mode;
3528         return rc;
3529
3530 }
3531
3532 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3533 {
3534         int rc;
3535         unsigned long eip;
3536
3537         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3538         if (rc != X86EMUL_CONTINUE)
3539                 return rc;
3540         rc = assign_eip_near(ctxt, eip);
3541         if (rc != X86EMUL_CONTINUE)
3542                 return rc;
3543         rsp_increment(ctxt, ctxt->src.val);
3544         return X86EMUL_CONTINUE;
3545 }
3546
3547 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3548 {
3549         /* Write back the register source. */
3550         ctxt->src.val = ctxt->dst.val;
3551         write_register_operand(&ctxt->src);
3552
3553         /* Write back the memory destination with implicit LOCK prefix. */
3554         ctxt->dst.val = ctxt->src.orig_val;
3555         ctxt->lock_prefix = 1;
3556         return X86EMUL_CONTINUE;
3557 }
3558
3559 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3560 {
3561         ctxt->dst.val = ctxt->src2.val;
3562         return fastop(ctxt, em_imul);
3563 }
3564
3565 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3566 {
3567         ctxt->dst.type = OP_REG;
3568         ctxt->dst.bytes = ctxt->src.bytes;
3569         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3570         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3571
3572         return X86EMUL_CONTINUE;
3573 }
3574
3575 static int em_rdpid(struct x86_emulate_ctxt *ctxt)
3576 {
3577         u64 tsc_aux = 0;
3578
3579         if (ctxt->ops->get_msr(ctxt, MSR_TSC_AUX, &tsc_aux))
3580                 return emulate_ud(ctxt);
3581         ctxt->dst.val = tsc_aux;
3582         return X86EMUL_CONTINUE;
3583 }
3584
3585 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3586 {
3587         u64 tsc = 0;
3588
3589         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3590         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3591         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3592         return X86EMUL_CONTINUE;
3593 }
3594
3595 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3596 {
3597         u64 pmc;
3598
3599         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3600                 return emulate_gp(ctxt, 0);
3601         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3602         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3603         return X86EMUL_CONTINUE;
3604 }
3605
3606 static int em_mov(struct x86_emulate_ctxt *ctxt)
3607 {
3608         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3609         return X86EMUL_CONTINUE;
3610 }
3611
3612 #define FFL(x) bit(X86_FEATURE_##x)
3613
3614 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3615 {
3616         u32 ebx, ecx, edx, eax = 1;
3617         u16 tmp;
3618
3619         /*
3620          * Check MOVBE is set in the guest-visible CPUID leaf.
3621          */
3622         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
3623         if (!(ecx & FFL(MOVBE)))
3624                 return emulate_ud(ctxt);
3625
3626         switch (ctxt->op_bytes) {
3627         case 2:
3628                 /*
3629                  * From MOVBE definition: "...When the operand size is 16 bits,
3630                  * the upper word of the destination register remains unchanged
3631                  * ..."
3632                  *
3633                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3634                  * rules so we have to do the operation almost per hand.
3635                  */
3636                 tmp = (u16)ctxt->src.val;
3637                 ctxt->dst.val &= ~0xffffUL;
3638                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3639                 break;
3640         case 4:
3641                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3642                 break;
3643         case 8:
3644                 ctxt->dst.val = swab64(ctxt->src.val);
3645                 break;
3646         default:
3647                 BUG();
3648         }
3649         return X86EMUL_CONTINUE;
3650 }
3651
3652 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3653 {
3654         int cr_num = ctxt->modrm_reg;
3655         int r;
3656
3657         if (ctxt->ops->set_cr(ctxt, cr_num, ctxt->src.val))
3658                 return emulate_gp(ctxt, 0);
3659
3660         /* Disable writeback. */
3661         ctxt->dst.type = OP_NONE;
3662
3663         if (cr_num == 0) {
3664                 /*
3665                  * CR0 write might have updated CR0.PE and/or CR0.PG
3666                  * which can affect the cpu's execution mode.
3667                  */
3668                 r = emulator_recalc_and_set_mode(ctxt);
3669                 if (r != X86EMUL_CONTINUE)
3670                         return r;
3671         }
3672
3673         return X86EMUL_CONTINUE;
3674 }
3675
3676 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3677 {
3678         unsigned long val;
3679
3680         if (ctxt->mode == X86EMUL_MODE_PROT64)
3681                 val = ctxt->src.val & ~0ULL;
3682         else
3683                 val = ctxt->src.val & ~0U;
3684
3685         /* #UD condition is already handled. */
3686         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3687                 return emulate_gp(ctxt, 0);
3688
3689         /* Disable writeback. */
3690         ctxt->dst.type = OP_NONE;
3691         return X86EMUL_CONTINUE;
3692 }
3693
3694 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3695 {
3696         u64 msr_data;
3697
3698         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3699                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3700         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3701                 return emulate_gp(ctxt, 0);
3702
3703         return X86EMUL_CONTINUE;
3704 }
3705
3706 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3707 {
3708         u64 msr_data;
3709
3710         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3711                 return emulate_gp(ctxt, 0);
3712
3713         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3714         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3715         return X86EMUL_CONTINUE;
3716 }
3717
3718 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3719 {
3720         if (ctxt->modrm_reg > VCPU_SREG_GS)
3721                 return emulate_ud(ctxt);
3722
3723         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3724         if (ctxt->dst.bytes == 4 && ctxt->dst.type == OP_MEM)
3725                 ctxt->dst.bytes = 2;
3726         return X86EMUL_CONTINUE;
3727 }
3728
3729 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3730 {
3731         u16 sel = ctxt->src.val;
3732
3733         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3734                 return emulate_ud(ctxt);
3735
3736         if (ctxt->modrm_reg == VCPU_SREG_SS)
3737                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3738
3739         /* Disable writeback. */
3740         ctxt->dst.type = OP_NONE;
3741         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3742 }
3743
3744 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3745 {
3746         u16 sel = ctxt->src.val;
3747
3748         /* Disable writeback. */
3749         ctxt->dst.type = OP_NONE;
3750         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3751 }
3752
3753 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3754 {
3755         u16 sel = ctxt->src.val;
3756
3757         /* Disable writeback. */
3758         ctxt->dst.type = OP_NONE;
3759         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3760 }
3761
3762 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3763 {
3764         int rc;
3765         ulong linear;
3766
3767         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3768         if (rc == X86EMUL_CONTINUE)
3769                 ctxt->ops->invlpg(ctxt, linear);
3770         /* Disable writeback. */
3771         ctxt->dst.type = OP_NONE;
3772         return X86EMUL_CONTINUE;
3773 }
3774
3775 static int em_clts(struct x86_emulate_ctxt *ctxt)
3776 {
3777         ulong cr0;
3778
3779         cr0 = ctxt->ops->get_cr(ctxt, 0);
3780         cr0 &= ~X86_CR0_TS;
3781         ctxt->ops->set_cr(ctxt, 0, cr0);
3782         return X86EMUL_CONTINUE;
3783 }
3784
3785 static int em_hypercall(struct x86_emulate_ctxt *ctxt)
3786 {
3787         int rc = ctxt->ops->fix_hypercall(ctxt);
3788
3789         if (rc != X86EMUL_CONTINUE)
3790                 return rc;
3791
3792         /* Let the processor re-execute the fixed hypercall */
3793         ctxt->_eip = ctxt->eip;
3794         /* Disable writeback. */
3795         ctxt->dst.type = OP_NONE;
3796         return X86EMUL_CONTINUE;
3797 }
3798
3799 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3800                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3801                                               struct desc_ptr *ptr))
3802 {
3803         struct desc_ptr desc_ptr;
3804
3805         if (ctxt->mode == X86EMUL_MODE_PROT64)
3806                 ctxt->op_bytes = 8;
3807         get(ctxt, &desc_ptr);
3808         if (ctxt->op_bytes == 2) {
3809                 ctxt->op_bytes = 4;
3810                 desc_ptr.address &= 0x00ffffff;
3811         }
3812         /* Disable writeback. */
3813         ctxt->dst.type = OP_NONE;
3814         return segmented_write_std(ctxt, ctxt->dst.addr.mem,
3815                                    &desc_ptr, 2 + ctxt->op_bytes);
3816 }
3817
3818 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3819 {
3820         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3821 }
3822
3823 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3824 {
3825         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3826 }
3827
3828 static int em_lgdt_lidt(struct x86_emulate_ctxt *ctxt, bool lgdt)
3829 {
3830         struct desc_ptr desc_ptr;
3831         int rc;
3832
3833         if (ctxt->mode == X86EMUL_MODE_PROT64)
3834                 ctxt->op_bytes = 8;
3835         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3836                              &desc_ptr.size, &desc_ptr.address,
3837                              ctxt->op_bytes);
3838         if (rc != X86EMUL_CONTINUE)
3839                 return rc;
3840         if (ctxt->mode == X86EMUL_MODE_PROT64 &&
3841             emul_is_noncanonical_address(desc_ptr.address, ctxt))
3842                 return emulate_gp(ctxt, 0);
3843         if (lgdt)
3844                 ctxt->ops->set_gdt(ctxt, &desc_ptr);
3845         else
3846                 ctxt->ops->set_idt(ctxt, &desc_ptr);
3847         /* Disable writeback. */
3848         ctxt->dst.type = OP_NONE;
3849         return X86EMUL_CONTINUE;
3850 }
3851
3852 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3853 {
3854         return em_lgdt_lidt(ctxt, true);
3855 }
3856
3857 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3858 {
3859         return em_lgdt_lidt(ctxt, false);
3860 }
3861
3862 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3863 {
3864         if (ctxt->dst.type == OP_MEM)
3865                 ctxt->dst.bytes = 2;
3866         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3867         return X86EMUL_CONTINUE;
3868 }
3869
3870 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3871 {
3872         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3873                           | (ctxt->src.val & 0x0f));
3874         ctxt->dst.type = OP_NONE;
3875         return X86EMUL_CONTINUE;
3876 }
3877
3878 static int em_loop(struct x86_emulate_ctxt *ctxt)
3879 {
3880         int rc = X86EMUL_CONTINUE;
3881
3882         register_address_increment(ctxt, VCPU_REGS_RCX, -1);
3883         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3884             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3885                 rc = jmp_rel(ctxt, ctxt->src.val);
3886
3887         return rc;
3888 }
3889
3890 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3891 {
3892         int rc = X86EMUL_CONTINUE;
3893
3894         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3895                 rc = jmp_rel(ctxt, ctxt->src.val);
3896
3897         return rc;
3898 }
3899
3900 static int em_in(struct x86_emulate_ctxt *ctxt)
3901 {
3902         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3903                              &ctxt->dst.val))
3904                 return X86EMUL_IO_NEEDED;
3905
3906         return X86EMUL_CONTINUE;
3907 }
3908
3909 static int em_out(struct x86_emulate_ctxt *ctxt)
3910 {
3911         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3912                                     &ctxt->src.val, 1);
3913         /* Disable writeback. */
3914         ctxt->dst.type = OP_NONE;
3915         return X86EMUL_CONTINUE;
3916 }
3917
3918 static int em_cli(struct x86_emulate_ctxt *ctxt)
3919 {
3920         if (emulator_bad_iopl(ctxt))
3921                 return emulate_gp(ctxt, 0);
3922
3923         ctxt->eflags &= ~X86_EFLAGS_IF;
3924         return X86EMUL_CONTINUE;
3925 }
3926
3927 static int em_sti(struct x86_emulate_ctxt *ctxt)
3928 {
3929         if (emulator_bad_iopl(ctxt))
3930                 return emulate_gp(ctxt, 0);
3931
3932         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3933         ctxt->eflags |= X86_EFLAGS_IF;
3934         return X86EMUL_CONTINUE;
3935 }
3936
3937 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3938 {
3939         u32 eax, ebx, ecx, edx;
3940         u64 msr = 0;
3941
3942         ctxt->ops->get_msr(ctxt, MSR_MISC_FEATURES_ENABLES, &msr);
3943         if (msr & MSR_MISC_FEATURES_ENABLES_CPUID_FAULT &&
3944             ctxt->ops->cpl(ctxt)) {
3945                 return emulate_gp(ctxt, 0);
3946         }
3947
3948         eax = reg_read(ctxt, VCPU_REGS_RAX);
3949         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3950         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, true);
3951         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3952         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3953         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3954         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3955         return X86EMUL_CONTINUE;
3956 }
3957
3958 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3959 {
3960         u32 flags;
3961
3962         flags = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF | X86_EFLAGS_ZF |
3963                 X86_EFLAGS_SF;
3964         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3965
3966         ctxt->eflags &= ~0xffUL;
3967         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3968         return X86EMUL_CONTINUE;
3969 }
3970
3971 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3972 {
3973         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3974         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3975         return X86EMUL_CONTINUE;
3976 }
3977
3978 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3979 {
3980         switch (ctxt->op_bytes) {
3981 #ifdef CONFIG_X86_64
3982         case 8:
3983                 asm("bswap %0" : "+r"(ctxt->dst.val));
3984                 break;
3985 #endif
3986         default:
3987                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3988                 break;
3989         }
3990         return X86EMUL_CONTINUE;
3991 }
3992
3993 static int em_clflush(struct x86_emulate_ctxt *ctxt)
3994 {
3995         /* emulating clflush regardless of cpuid */
3996         return X86EMUL_CONTINUE;
3997 }
3998
3999 static int em_clflushopt(struct x86_emulate_ctxt *ctxt)
4000 {
4001         /* emulating clflushopt regardless of cpuid */
4002         return X86EMUL_CONTINUE;
4003 }
4004
4005 static int em_movsxd(struct x86_emulate_ctxt *ctxt)
4006 {
4007         ctxt->dst.val = (s32) ctxt->src.val;
4008         return X86EMUL_CONTINUE;
4009 }
4010
4011 static int check_fxsr(struct x86_emulate_ctxt *ctxt)
4012 {
4013         u32 eax = 1, ebx, ecx = 0, edx;
4014
4015         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
4016         if (!(edx & FFL(FXSR)))
4017                 return emulate_ud(ctxt);
4018
4019         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
4020                 return emulate_nm(ctxt);
4021
4022         /*
4023          * Don't emulate a case that should never be hit, instead of working
4024          * around a lack of fxsave64/fxrstor64 on old compilers.
4025          */
4026         if (ctxt->mode >= X86EMUL_MODE_PROT64)
4027                 return X86EMUL_UNHANDLEABLE;
4028
4029         return X86EMUL_CONTINUE;
4030 }
4031
4032 /*
4033  * Hardware doesn't save and restore XMM 0-7 without CR4.OSFXSR, but does save
4034  * and restore MXCSR.
4035  */
4036 static size_t __fxstate_size(int nregs)
4037 {
4038         return offsetof(struct fxregs_state, xmm_space[0]) + nregs * 16;
4039 }
4040
4041 static inline size_t fxstate_size(struct x86_emulate_ctxt *ctxt)
4042 {
4043         bool cr4_osfxsr;
4044         if (ctxt->mode == X86EMUL_MODE_PROT64)
4045                 return __fxstate_size(16);
4046
4047         cr4_osfxsr = ctxt->ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR;
4048         return __fxstate_size(cr4_osfxsr ? 8 : 0);
4049 }
4050
4051 /*
4052  * FXSAVE and FXRSTOR have 4 different formats depending on execution mode,
4053  *  1) 16 bit mode
4054  *  2) 32 bit mode
4055  *     - like (1), but FIP and FDP (foo) are only 16 bit.  At least Intel CPUs
4056  *       preserve whole 32 bit values, though, so (1) and (2) are the same wrt.
4057  *       save and restore
4058  *  3) 64-bit mode with REX.W prefix
4059  *     - like (2), but XMM 8-15 are being saved and restored
4060  *  4) 64-bit mode without REX.W prefix
4061  *     - like (3), but FIP and FDP are 64 bit
4062  *
4063  * Emulation uses (3) for (1) and (2) and preserves XMM 8-15 to reach the
4064  * desired result.  (4) is not emulated.
4065  *
4066  * Note: Guest and host CPUID.(EAX=07H,ECX=0H):EBX[bit 13] (deprecate FPU CS
4067  * and FPU DS) should match.
4068  */
4069 static int em_fxsave(struct x86_emulate_ctxt *ctxt)
4070 {
4071         struct fxregs_state fx_state;
4072         int rc;
4073
4074         rc = check_fxsr(ctxt);
4075         if (rc != X86EMUL_CONTINUE)
4076                 return rc;
4077
4078         ctxt->ops->get_fpu(ctxt);
4079
4080         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(fx_state));
4081
4082         ctxt->ops->put_fpu(ctxt);
4083
4084         if (rc != X86EMUL_CONTINUE)
4085                 return rc;
4086
4087         return segmented_write_std(ctxt, ctxt->memop.addr.mem, &fx_state,
4088                                    fxstate_size(ctxt));
4089 }
4090
4091 /*
4092  * FXRSTOR might restore XMM registers not provided by the guest. Fill
4093  * in the host registers (via FXSAVE) instead, so they won't be modified.
4094  * (preemption has to stay disabled until FXRSTOR).
4095  *
4096  * Use noinline to keep the stack for other functions called by callers small.
4097  */
4098 static noinline int fxregs_fixup(struct fxregs_state *fx_state,
4099                                  const size_t used_size)
4100 {
4101         struct fxregs_state fx_tmp;
4102         int rc;
4103
4104         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(fx_tmp));
4105         memcpy((void *)fx_state + used_size, (void *)&fx_tmp + used_size,
4106                __fxstate_size(16) - used_size);
4107
4108         return rc;
4109 }
4110
4111 static int em_fxrstor(struct x86_emulate_ctxt *ctxt)
4112 {
4113         struct fxregs_state fx_state;
4114         int rc;
4115         size_t size;
4116
4117         rc = check_fxsr(ctxt);
4118         if (rc != X86EMUL_CONTINUE)
4119                 return rc;
4120
4121         size = fxstate_size(ctxt);
4122         rc = segmented_read_std(ctxt, ctxt->memop.addr.mem, &fx_state, size);
4123         if (rc != X86EMUL_CONTINUE)
4124                 return rc;
4125
4126         ctxt->ops->get_fpu(ctxt);
4127
4128         if (size < __fxstate_size(16)) {
4129                 rc = fxregs_fixup(&fx_state, size);
4130                 if (rc != X86EMUL_CONTINUE)
4131                         goto out;
4132         }
4133
4134         if (fx_state.mxcsr >> 16) {
4135                 rc = emulate_gp(ctxt, 0);
4136                 goto out;
4137         }
4138
4139         if (rc == X86EMUL_CONTINUE)
4140                 rc = asm_safe("fxrstor %[fx]", : [fx] "m"(fx_state));
4141
4142 out:
4143         ctxt->ops->put_fpu(ctxt);
4144
4145         return rc;
4146 }
4147
4148 static bool valid_cr(int nr)
4149 {
4150         switch (nr) {
4151         case 0:
4152         case 2 ... 4:
4153         case 8:
4154                 return true;
4155         default:
4156                 return false;
4157         }
4158 }
4159
4160 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
4161 {
4162         if (!valid_cr(ctxt->modrm_reg))
4163                 return emulate_ud(ctxt);
4164
4165         return X86EMUL_CONTINUE;
4166 }
4167
4168 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
4169 {
4170         u64 new_val = ctxt->src.val64;
4171         int cr = ctxt->modrm_reg;
4172         u64 efer = 0;
4173
4174         static u64 cr_reserved_bits[] = {
4175                 0xffffffff00000000ULL,
4176                 0, 0, 0, /* CR3 checked later */
4177                 CR4_RESERVED_BITS,
4178                 0, 0, 0,
4179                 CR8_RESERVED_BITS,
4180         };
4181
4182         if (!valid_cr(cr))
4183                 return emulate_ud(ctxt);
4184
4185         if (new_val & cr_reserved_bits[cr])
4186                 return emulate_gp(ctxt, 0);
4187
4188         switch (cr) {
4189         case 0: {
4190                 u64 cr4;
4191                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
4192                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
4193                         return emulate_gp(ctxt, 0);
4194
4195                 cr4 = ctxt->ops->get_cr(ctxt, 4);
4196                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4197
4198                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
4199                     !(cr4 & X86_CR4_PAE))
4200                         return emulate_gp(ctxt, 0);
4201
4202                 break;
4203                 }
4204         case 3: {
4205                 u64 rsvd = 0;
4206
4207                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4208                 if (efer & EFER_LMA) {
4209                         u64 maxphyaddr;
4210                         u32 eax, ebx, ecx, edx;
4211
4212                         eax = 0x80000008;
4213                         ecx = 0;
4214                         if (ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx,
4215                                                  &edx, false))
4216                                 maxphyaddr = eax & 0xff;
4217                         else
4218                                 maxphyaddr = 36;
4219                         rsvd = rsvd_bits(maxphyaddr, 63);
4220                         if (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_PCIDE)
4221                                 rsvd &= ~CR3_PCID_INVD;
4222                 }
4223
4224                 if (new_val & rsvd)
4225                         return emulate_gp(ctxt, 0);
4226
4227                 break;
4228                 }
4229         case 4: {
4230                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4231
4232                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
4233                         return emulate_gp(ctxt, 0);
4234
4235                 break;
4236                 }
4237         }
4238
4239         return X86EMUL_CONTINUE;
4240 }
4241
4242 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
4243 {
4244         unsigned long dr7;
4245
4246         ctxt->ops->get_dr(ctxt, 7, &dr7);
4247
4248         /* Check if DR7.Global_Enable is set */
4249         return dr7 & (1 << 13);
4250 }
4251
4252 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
4253 {
4254         int dr = ctxt->modrm_reg;
4255         u64 cr4;
4256
4257         if (dr > 7)
4258                 return emulate_ud(ctxt);
4259
4260         cr4 = ctxt->ops->get_cr(ctxt, 4);
4261         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
4262                 return emulate_ud(ctxt);
4263
4264         if (check_dr7_gd(ctxt)) {
4265                 ulong dr6;
4266
4267                 ctxt->ops->get_dr(ctxt, 6, &dr6);
4268                 dr6 &= ~15;
4269                 dr6 |= DR6_BD | DR6_RTM;
4270                 ctxt->ops->set_dr(ctxt, 6, dr6);
4271                 return emulate_db(ctxt);
4272         }
4273
4274         return X86EMUL_CONTINUE;
4275 }
4276
4277 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
4278 {
4279         u64 new_val = ctxt->src.val64;
4280         int dr = ctxt->modrm_reg;
4281
4282         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
4283                 return emulate_gp(ctxt, 0);
4284
4285         return check_dr_read(ctxt);
4286 }
4287
4288 static int check_svme(struct x86_emulate_ctxt *ctxt)
4289 {
4290         u64 efer = 0;
4291
4292         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4293
4294         if (!(efer & EFER_SVME))
4295                 return emulate_ud(ctxt);
4296
4297         return X86EMUL_CONTINUE;
4298 }
4299
4300 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
4301 {
4302         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
4303
4304         /* Valid physical address? */
4305         if (rax & 0xffff000000000000ULL)
4306                 return emulate_gp(ctxt, 0);
4307
4308         return check_svme(ctxt);
4309 }
4310
4311 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
4312 {
4313         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4314
4315         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
4316                 return emulate_ud(ctxt);
4317
4318         return X86EMUL_CONTINUE;
4319 }
4320
4321 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
4322 {
4323         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4324         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
4325
4326         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
4327             ctxt->ops->check_pmc(ctxt, rcx))
4328                 return emulate_gp(ctxt, 0);
4329
4330         return X86EMUL_CONTINUE;
4331 }
4332
4333 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
4334 {
4335         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
4336         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
4337                 return emulate_gp(ctxt, 0);
4338
4339         return X86EMUL_CONTINUE;
4340 }
4341
4342 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
4343 {
4344         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
4345         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
4346                 return emulate_gp(ctxt, 0);
4347
4348         return X86EMUL_CONTINUE;
4349 }
4350
4351 #define D(_y) { .flags = (_y) }
4352 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
4353 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
4354                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
4355 #define N    D(NotImpl)
4356 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
4357 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
4358 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
4359 #define ID(_f, _i) { .flags = ((_f) | InstrDual | ModRM), .u.idual = (_i) }
4360 #define MD(_f, _m) { .flags = ((_f) | ModeDual), .u.mdual = (_m) }
4361 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
4362 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
4363 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
4364 #define II(_f, _e, _i) \
4365         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
4366 #define IIP(_f, _e, _i, _p) \
4367         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
4368           .intercept = x86_intercept_##_i, .check_perm = (_p) }
4369 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
4370
4371 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
4372 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
4373 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
4374 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
4375 #define I2bvIP(_f, _e, _i, _p) \
4376         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
4377
4378 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
4379                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
4380                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
4381
4382 static const struct opcode group7_rm0[] = {
4383         N,
4384         I(SrcNone | Priv | EmulateOnUD, em_hypercall),
4385         N, N, N, N, N, N,
4386 };
4387
4388 static const struct opcode group7_rm1[] = {
4389         DI(SrcNone | Priv, monitor),
4390         DI(SrcNone | Priv, mwait),
4391         N, N, N, N, N, N,
4392 };
4393
4394 static const struct opcode group7_rm3[] = {
4395         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
4396         II(SrcNone  | Prot | EmulateOnUD,       em_hypercall,   vmmcall),
4397         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
4398         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
4399         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
4400         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
4401         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
4402         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
4403 };
4404
4405 static const struct opcode group7_rm7[] = {
4406         N,
4407         DIP(SrcNone, rdtscp, check_rdtsc),
4408         N, N, N, N, N, N,
4409 };
4410
4411 static const struct opcode group1[] = {
4412         F(Lock, em_add),
4413         F(Lock | PageTable, em_or),
4414         F(Lock, em_adc),
4415         F(Lock, em_sbb),
4416         F(Lock | PageTable, em_and),
4417         F(Lock, em_sub),
4418         F(Lock, em_xor),
4419         F(NoWrite, em_cmp),
4420 };
4421
4422 static const struct opcode group1A[] = {
4423         I(DstMem | SrcNone | Mov | Stack | IncSP | TwoMemOp, em_pop), N, N, N, N, N, N, N,
4424 };
4425
4426 static const struct opcode group2[] = {
4427         F(DstMem | ModRM, em_rol),
4428         F(DstMem | ModRM, em_ror),
4429         F(DstMem | ModRM, em_rcl),
4430         F(DstMem | ModRM, em_rcr),
4431         F(DstMem | ModRM, em_shl),
4432         F(DstMem | ModRM, em_shr),
4433         F(DstMem | ModRM, em_shl),
4434         F(DstMem | ModRM, em_sar),
4435 };
4436
4437 static const struct opcode group3[] = {
4438         F(DstMem | SrcImm | NoWrite, em_test),
4439         F(DstMem | SrcImm | NoWrite, em_test),
4440         F(DstMem | SrcNone | Lock, em_not),
4441         F(DstMem | SrcNone | Lock, em_neg),
4442         F(DstXacc | Src2Mem, em_mul_ex),
4443         F(DstXacc | Src2Mem, em_imul_ex),
4444         F(DstXacc | Src2Mem, em_div_ex),
4445         F(DstXacc | Src2Mem, em_idiv_ex),
4446 };
4447
4448 static const struct opcode group4[] = {
4449         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
4450         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
4451         N, N, N, N, N, N,
4452 };
4453
4454 static const struct opcode group5[] = {
4455         F(DstMem | SrcNone | Lock,              em_inc),
4456         F(DstMem | SrcNone | Lock,              em_dec),
4457         I(SrcMem | NearBranch,                  em_call_near_abs),
4458         I(SrcMemFAddr | ImplicitOps,            em_call_far),
4459         I(SrcMem | NearBranch,                  em_jmp_abs),
4460         I(SrcMemFAddr | ImplicitOps,            em_jmp_far),
4461         I(SrcMem | Stack | TwoMemOp,            em_push), D(Undefined),
4462 };
4463
4464 static const struct opcode group6[] = {
4465         DI(Prot | DstMem,       sldt),
4466         DI(Prot | DstMem,       str),
4467         II(Prot | Priv | SrcMem16, em_lldt, lldt),
4468         II(Prot | Priv | SrcMem16, em_ltr, ltr),
4469         N, N, N, N,
4470 };
4471
4472 static const struct group_dual group7 = { {
4473         II(Mov | DstMem,                        em_sgdt, sgdt),
4474         II(Mov | DstMem,                        em_sidt, sidt),
4475         II(SrcMem | Priv,                       em_lgdt, lgdt),
4476         II(SrcMem | Priv,                       em_lidt, lidt),
4477         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4478         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4479         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
4480 }, {
4481         EXT(0, group7_rm0),
4482         EXT(0, group7_rm1),
4483         N, EXT(0, group7_rm3),
4484         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4485         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4486         EXT(0, group7_rm7),
4487 } };
4488
4489 static const struct opcode group8[] = {
4490         N, N, N, N,
4491         F(DstMem | SrcImmByte | NoWrite,                em_bt),
4492         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
4493         F(DstMem | SrcImmByte | Lock,                   em_btr),
4494         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
4495 };
4496
4497 /*
4498  * The "memory" destination is actually always a register, since we come
4499  * from the register case of group9.
4500  */
4501 static const struct gprefix pfx_0f_c7_7 = {
4502         N, N, N, II(DstMem | ModRM | Op3264 | EmulateOnUD, em_rdpid, rdtscp),
4503 };
4504
4505
4506 static const struct group_dual group9 = { {
4507         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
4508 }, {
4509         N, N, N, N, N, N, N,
4510         GP(0, &pfx_0f_c7_7),
4511 } };
4512
4513 static const struct opcode group11[] = {
4514         I(DstMem | SrcImm | Mov | PageTable, em_mov),
4515         X7(D(Undefined)),
4516 };
4517
4518 static const struct gprefix pfx_0f_ae_7 = {
4519         I(SrcMem | ByteOp, em_clflush), I(SrcMem | ByteOp, em_clflushopt), N, N,
4520 };
4521
4522 static const struct group_dual group15 = { {
4523         I(ModRM | Aligned16, em_fxsave),
4524         I(ModRM | Aligned16, em_fxrstor),
4525         N, N, N, N, N, GP(0, &pfx_0f_ae_7),
4526 }, {
4527         N, N, N, N, N, N, N, N,
4528 } };
4529
4530 static const struct gprefix pfx_0f_6f_0f_7f = {
4531         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
4532 };
4533
4534 static const struct instr_dual instr_dual_0f_2b = {
4535         I(0, em_mov), N
4536 };
4537
4538 static const struct gprefix pfx_0f_2b = {
4539         ID(0, &instr_dual_0f_2b), ID(0, &instr_dual_0f_2b), N, N,
4540 };
4541
4542 static const struct gprefix pfx_0f_28_0f_29 = {
4543         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
4544 };
4545
4546 static const struct gprefix pfx_0f_e7 = {
4547         N, I(Sse, em_mov), N, N,
4548 };
4549
4550 static const struct escape escape_d9 = { {
4551         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstcw),
4552 }, {
4553         /* 0xC0 - 0xC7 */
4554         N, N, N, N, N, N, N, N,
4555         /* 0xC8 - 0xCF */
4556         N, N, N, N, N, N, N, N,
4557         /* 0xD0 - 0xC7 */
4558         N, N, N, N, N, N, N, N,
4559         /* 0xD8 - 0xDF */
4560         N, N, N, N, N, N, N, N,
4561         /* 0xE0 - 0xE7 */
4562         N, N, N, N, N, N, N, N,
4563         /* 0xE8 - 0xEF */
4564         N, N, N, N, N, N, N, N,
4565         /* 0xF0 - 0xF7 */
4566         N, N, N, N, N, N, N, N,
4567         /* 0xF8 - 0xFF */
4568         N, N, N, N, N, N, N, N,
4569 } };
4570
4571 static const struct escape escape_db = { {
4572         N, N, N, N, N, N, N, N,
4573 }, {
4574         /* 0xC0 - 0xC7 */
4575         N, N, N, N, N, N, N, N,
4576         /* 0xC8 - 0xCF */
4577         N, N, N, N, N, N, N, N,
4578         /* 0xD0 - 0xC7 */
4579         N, N, N, N, N, N, N, N,
4580         /* 0xD8 - 0xDF */
4581         N, N, N, N, N, N, N, N,
4582         /* 0xE0 - 0xE7 */
4583         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
4584         /* 0xE8 - 0xEF */
4585         N, N, N, N, N, N, N, N,
4586         /* 0xF0 - 0xF7 */
4587         N, N, N, N, N, N, N, N,
4588         /* 0xF8 - 0xFF */
4589         N, N, N, N, N, N, N, N,
4590 } };
4591
4592 static const struct escape escape_dd = { {
4593         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstsw),
4594 }, {
4595         /* 0xC0 - 0xC7 */
4596         N, N, N, N, N, N, N, N,
4597         /* 0xC8 - 0xCF */
4598         N, N, N, N, N, N, N, N,
4599         /* 0xD0 - 0xC7 */
4600         N, N, N, N, N, N, N, N,
4601         /* 0xD8 - 0xDF */
4602         N, N, N, N, N, N, N, N,
4603         /* 0xE0 - 0xE7 */
4604         N, N, N, N, N, N, N, N,
4605         /* 0xE8 - 0xEF */
4606         N, N, N, N, N, N, N, N,
4607         /* 0xF0 - 0xF7 */
4608         N, N, N, N, N, N, N, N,
4609         /* 0xF8 - 0xFF */
4610         N, N, N, N, N, N, N, N,
4611 } };
4612
4613 static const struct instr_dual instr_dual_0f_c3 = {
4614         I(DstMem | SrcReg | ModRM | No16 | Mov, em_mov), N
4615 };
4616
4617 static const struct mode_dual mode_dual_63 = {
4618         N, I(DstReg | SrcMem32 | ModRM | Mov, em_movsxd)
4619 };
4620
4621 static const struct opcode opcode_table[256] = {
4622         /* 0x00 - 0x07 */
4623         F6ALU(Lock, em_add),
4624         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
4625         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
4626         /* 0x08 - 0x0F */
4627         F6ALU(Lock | PageTable, em_or),
4628         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
4629         N,
4630         /* 0x10 - 0x17 */
4631         F6ALU(Lock, em_adc),
4632         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
4633         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
4634         /* 0x18 - 0x1F */
4635         F6ALU(Lock, em_sbb),
4636         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
4637         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
4638         /* 0x20 - 0x27 */
4639         F6ALU(Lock | PageTable, em_and), N, N,
4640         /* 0x28 - 0x2F */
4641         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
4642         /* 0x30 - 0x37 */
4643         F6ALU(Lock, em_xor), N, N,
4644         /* 0x38 - 0x3F */
4645         F6ALU(NoWrite, em_cmp), N, N,
4646         /* 0x40 - 0x4F */
4647         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
4648         /* 0x50 - 0x57 */
4649         X8(I(SrcReg | Stack, em_push)),
4650         /* 0x58 - 0x5F */
4651         X8(I(DstReg | Stack, em_pop)),
4652         /* 0x60 - 0x67 */
4653         I(ImplicitOps | Stack | No64, em_pusha),
4654         I(ImplicitOps | Stack | No64, em_popa),
4655         N, MD(ModRM, &mode_dual_63),
4656         N, N, N, N,
4657         /* 0x68 - 0x6F */
4658         I(SrcImm | Mov | Stack, em_push),
4659         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
4660         I(SrcImmByte | Mov | Stack, em_push),
4661         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
4662         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
4663         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
4664         /* 0x70 - 0x7F */
4665         X16(D(SrcImmByte | NearBranch)),
4666         /* 0x80 - 0x87 */
4667         G(ByteOp | DstMem | SrcImm, group1),
4668         G(DstMem | SrcImm, group1),
4669         G(ByteOp | DstMem | SrcImm | No64, group1),
4670         G(DstMem | SrcImmByte, group1),
4671         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
4672         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
4673         /* 0x88 - 0x8F */
4674         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
4675         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
4676         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
4677         D(ModRM | SrcMem | NoAccess | DstReg),
4678         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
4679         G(0, group1A),
4680         /* 0x90 - 0x97 */
4681         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
4682         /* 0x98 - 0x9F */
4683         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
4684         I(SrcImmFAddr | No64, em_call_far), N,
4685         II(ImplicitOps | Stack, em_pushf, pushf),
4686         II(ImplicitOps | Stack, em_popf, popf),
4687         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
4688         /* 0xA0 - 0xA7 */
4689         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
4690         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
4691         I2bv(SrcSI | DstDI | Mov | String | TwoMemOp, em_mov),
4692         F2bv(SrcSI | DstDI | String | NoWrite | TwoMemOp, em_cmp_r),
4693         /* 0xA8 - 0xAF */
4694         F2bv(DstAcc | SrcImm | NoWrite, em_test),
4695         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
4696         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4697         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp_r),
4698         /* 0xB0 - 0xB7 */
4699         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4700         /* 0xB8 - 0xBF */
4701         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4702         /* 0xC0 - 0xC7 */
4703         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4704         I(ImplicitOps | NearBranch | SrcImmU16, em_ret_near_imm),
4705         I(ImplicitOps | NearBranch, em_ret),
4706         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4707         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4708         G(ByteOp, group11), G(0, group11),
4709         /* 0xC8 - 0xCF */
4710         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
4711         I(ImplicitOps | SrcImmU16, em_ret_far_imm),
4712         I(ImplicitOps, em_ret_far),
4713         D(ImplicitOps), DI(SrcImmByte, intn),
4714         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
4715         /* 0xD0 - 0xD7 */
4716         G(Src2One | ByteOp, group2), G(Src2One, group2),
4717         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4718         I(DstAcc | SrcImmUByte | No64, em_aam),
4719         I(DstAcc | SrcImmUByte | No64, em_aad),
4720         F(DstAcc | ByteOp | No64, em_salc),
4721         I(DstAcc | SrcXLat | ByteOp, em_mov),
4722         /* 0xD8 - 0xDF */
4723         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4724         /* 0xE0 - 0xE7 */
4725         X3(I(SrcImmByte | NearBranch, em_loop)),
4726         I(SrcImmByte | NearBranch, em_jcxz),
4727         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4728         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4729         /* 0xE8 - 0xEF */
4730         I(SrcImm | NearBranch, em_call), D(SrcImm | ImplicitOps | NearBranch),
4731         I(SrcImmFAddr | No64, em_jmp_far),
4732         D(SrcImmByte | ImplicitOps | NearBranch),
4733         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4734         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4735         /* 0xF0 - 0xF7 */
4736         N, DI(ImplicitOps, icebp), N, N,
4737         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4738         G(ByteOp, group3), G(0, group3),
4739         /* 0xF8 - 0xFF */
4740         D(ImplicitOps), D(ImplicitOps),
4741         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4742         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4743 };
4744
4745 static const struct opcode twobyte_table[256] = {
4746         /* 0x00 - 0x0F */
4747         G(0, group6), GD(0, &group7), N, N,
4748         N, I(ImplicitOps | EmulateOnUD, em_syscall),
4749         II(ImplicitOps | Priv, em_clts, clts), N,
4750         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4751         N, D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4752         /* 0x10 - 0x1F */
4753         N, N, N, N, N, N, N, N,
4754         D(ImplicitOps | ModRM | SrcMem | NoAccess),
4755         N, N, N, N, N, N, D(ImplicitOps | ModRM | SrcMem | NoAccess),
4756         /* 0x20 - 0x2F */
4757         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
4758         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
4759         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
4760                                                 check_cr_write),
4761         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
4762                                                 check_dr_write),
4763         N, N, N, N,
4764         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
4765         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
4766         N, GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_2b),
4767         N, N, N, N,
4768         /* 0x30 - 0x3F */
4769         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4770         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4771         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4772         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4773         I(ImplicitOps | EmulateOnUD, em_sysenter),
4774         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
4775         N, N,
4776         N, N, N, N, N, N, N, N,
4777         /* 0x40 - 0x4F */
4778         X16(D(DstReg | SrcMem | ModRM)),
4779         /* 0x50 - 0x5F */
4780         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4781         /* 0x60 - 0x6F */
4782         N, N, N, N,
4783         N, N, N, N,
4784         N, N, N, N,
4785         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4786         /* 0x70 - 0x7F */
4787         N, N, N, N,
4788         N, N, N, N,
4789         N, N, N, N,
4790         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4791         /* 0x80 - 0x8F */
4792         X16(D(SrcImm | NearBranch)),
4793         /* 0x90 - 0x9F */
4794         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4795         /* 0xA0 - 0xA7 */
4796         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4797         II(ImplicitOps, em_cpuid, cpuid),
4798         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4799         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4800         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4801         /* 0xA8 - 0xAF */
4802         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4803         II(EmulateOnUD | ImplicitOps, em_rsm, rsm),
4804         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4805         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4806         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4807         GD(0, &group15), F(DstReg | SrcMem | ModRM, em_imul),
4808         /* 0xB0 - 0xB7 */
4809         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable | SrcWrite, em_cmpxchg),
4810         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4811         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4812         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4813         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4814         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4815         /* 0xB8 - 0xBF */
4816         N, N,
4817         G(BitOp, group8),
4818         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4819         I(DstReg | SrcMem | ModRM, em_bsf_c),
4820         I(DstReg | SrcMem | ModRM, em_bsr_c),
4821         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4822         /* 0xC0 - 0xC7 */
4823         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
4824         N, ID(0, &instr_dual_0f_c3),
4825         N, N, N, GD(0, &group9),
4826         /* 0xC8 - 0xCF */
4827         X8(I(DstReg, em_bswap)),
4828         /* 0xD0 - 0xDF */
4829         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4830         /* 0xE0 - 0xEF */
4831         N, N, N, N, N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_e7),
4832         N, N, N, N, N, N, N, N,
4833         /* 0xF0 - 0xFF */
4834         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4835 };
4836
4837 static const struct instr_dual instr_dual_0f_38_f0 = {
4838         I(DstReg | SrcMem | Mov, em_movbe), N
4839 };
4840
4841 static const struct instr_dual instr_dual_0f_38_f1 = {
4842         I(DstMem | SrcReg | Mov, em_movbe), N
4843 };
4844
4845 static const struct gprefix three_byte_0f_38_f0 = {
4846         ID(0, &instr_dual_0f_38_f0), N, N, N
4847 };
4848
4849 static const struct gprefix three_byte_0f_38_f1 = {
4850         ID(0, &instr_dual_0f_38_f1), N, N, N
4851 };
4852
4853 /*
4854  * Insns below are selected by the prefix which indexed by the third opcode
4855  * byte.
4856  */
4857 static const struct opcode opcode_map_0f_38[256] = {
4858         /* 0x00 - 0x7f */
4859         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4860         /* 0x80 - 0xef */
4861         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4862         /* 0xf0 - 0xf1 */
4863         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f0),
4864         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f1),
4865         /* 0xf2 - 0xff */
4866         N, N, X4(N), X8(N)
4867 };
4868
4869 #undef D
4870 #undef N
4871 #undef G
4872 #undef GD
4873 #undef I
4874 #undef GP
4875 #undef EXT
4876 #undef MD
4877 #undef ID
4878
4879 #undef D2bv
4880 #undef D2bvIP
4881 #undef I2bv
4882 #undef I2bvIP
4883 #undef I6ALU
4884
4885 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4886 {
4887         unsigned size;
4888
4889         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4890         if (size == 8)
4891                 size = 4;
4892         return size;
4893 }
4894
4895 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4896                       unsigned size, bool sign_extension)
4897 {
4898         int rc = X86EMUL_CONTINUE;
4899
4900         op->type = OP_IMM;
4901         op->bytes = size;
4902         op->addr.mem.ea = ctxt->_eip;
4903         /* NB. Immediates are sign-extended as necessary. */
4904         switch (op->bytes) {
4905         case 1:
4906                 op->val = insn_fetch(s8, ctxt);
4907                 break;
4908         case 2:
4909                 op->val = insn_fetch(s16, ctxt);
4910                 break;
4911         case 4:
4912                 op->val = insn_fetch(s32, ctxt);
4913                 break;
4914         case 8:
4915                 op->val = insn_fetch(s64, ctxt);
4916                 break;
4917         }
4918         if (!sign_extension) {
4919                 switch (op->bytes) {
4920                 case 1:
4921                         op->val &= 0xff;
4922                         break;
4923                 case 2:
4924                         op->val &= 0xffff;
4925                         break;
4926                 case 4:
4927                         op->val &= 0xffffffff;
4928                         break;
4929                 }
4930         }
4931 done:
4932         return rc;
4933 }
4934
4935 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4936                           unsigned d)
4937 {
4938         int rc = X86EMUL_CONTINUE;
4939
4940         switch (d) {
4941         case OpReg:
4942                 decode_register_operand(ctxt, op);
4943                 break;
4944         case OpImmUByte:
4945                 rc = decode_imm(ctxt, op, 1, false);
4946                 break;
4947         case OpMem:
4948                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4949         mem_common:
4950                 *op = ctxt->memop;
4951                 ctxt->memopp = op;
4952                 if (ctxt->d & BitOp)
4953                         fetch_bit_operand(ctxt);
4954                 op->orig_val = op->val;
4955                 break;
4956         case OpMem64:
4957                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4958                 goto mem_common;
4959         case OpAcc:
4960                 op->type = OP_REG;
4961                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4962                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4963                 fetch_register_operand(op);
4964                 op->orig_val = op->val;
4965                 break;
4966         case OpAccLo:
4967                 op->type = OP_REG;
4968                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4969                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4970                 fetch_register_operand(op);
4971                 op->orig_val = op->val;
4972                 break;
4973         case OpAccHi:
4974                 if (ctxt->d & ByteOp) {
4975                         op->type = OP_NONE;
4976                         break;
4977                 }
4978                 op->type = OP_REG;
4979                 op->bytes = ctxt->op_bytes;
4980                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4981                 fetch_register_operand(op);
4982                 op->orig_val = op->val;
4983                 break;
4984         case OpDI:
4985                 op->type = OP_MEM;
4986                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4987                 op->addr.mem.ea =
4988                         register_address(ctxt, VCPU_REGS_RDI);
4989                 op->addr.mem.seg = VCPU_SREG_ES;
4990                 op->val = 0;
4991                 op->count = 1;
4992                 break;
4993         case OpDX:
4994                 op->type = OP_REG;
4995                 op->bytes = 2;
4996                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4997                 fetch_register_operand(op);
4998                 break;
4999         case OpCL:
5000                 op->type = OP_IMM;
5001                 op->bytes = 1;
5002                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
5003                 break;
5004         case OpImmByte:
5005                 rc = decode_imm(ctxt, op, 1, true);
5006                 break;
5007         case OpOne:
5008                 op->type = OP_IMM;
5009                 op->bytes = 1;
5010                 op->val = 1;
5011                 break;
5012         case OpImm:
5013                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
5014                 break;
5015         case OpImm64:
5016                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
5017                 break;
5018         case OpMem8:
5019                 ctxt->memop.bytes = 1;
5020                 if (ctxt->memop.type == OP_REG) {
5021                         ctxt->memop.addr.reg = decode_register(ctxt,
5022                                         ctxt->modrm_rm, true);
5023                         fetch_register_operand(&ctxt->memop);
5024                 }
5025                 goto mem_common;
5026         case OpMem16:
5027                 ctxt->memop.bytes = 2;
5028                 goto mem_common;
5029         case OpMem32:
5030                 ctxt->memop.bytes = 4;
5031                 goto mem_common;
5032         case OpImmU16:
5033                 rc = decode_imm(ctxt, op, 2, false);
5034                 break;
5035         case OpImmU:
5036                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
5037                 break;
5038         case OpSI:
5039                 op->type = OP_MEM;
5040                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
5041                 op->addr.mem.ea =
5042                         register_address(ctxt, VCPU_REGS_RSI);
5043                 op->addr.mem.seg = ctxt->seg_override;
5044                 op->val = 0;
5045                 op->count = 1;
5046                 break;
5047         case OpXLat:
5048                 op->type = OP_MEM;
5049                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
5050                 op->addr.mem.ea =
5051                         address_mask(ctxt,
5052                                 reg_read(ctxt, VCPU_REGS_RBX) +
5053                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
5054                 op->addr.mem.seg = ctxt->seg_override;
5055                 op->val = 0;
5056                 break;
5057         case OpImmFAddr:
5058                 op->type = OP_IMM;
5059                 op->addr.mem.ea = ctxt->_eip;
5060                 op->bytes = ctxt->op_bytes + 2;
5061                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
5062                 break;
5063         case OpMemFAddr:
5064                 ctxt->memop.bytes = ctxt->op_bytes + 2;
5065                 goto mem_common;
5066         case OpES:
5067                 op->type = OP_IMM;
5068                 op->val = VCPU_SREG_ES;
5069                 break;
5070         case OpCS:
5071                 op->type = OP_IMM;
5072                 op->val = VCPU_SREG_CS;
5073                 break;
5074         case OpSS:
5075                 op->type = OP_IMM;
5076                 op->val = VCPU_SREG_SS;
5077                 break;
5078         case OpDS:
5079                 op->type = OP_IMM;
5080                 op->val = VCPU_SREG_DS;
5081                 break;
5082         case OpFS:
5083                 op->type = OP_IMM;
5084                 op->val = VCPU_SREG_FS;
5085                 break;
5086         case OpGS:
5087                 op->type = OP_IMM;
5088                 op->val = VCPU_SREG_GS;
5089                 break;
5090         case OpImplicit:
5091                 /* Special instructions do their own operand decoding. */
5092         default:
5093                 op->type = OP_NONE; /* Disable writeback. */
5094                 break;
5095         }
5096
5097 done:
5098         return rc;
5099 }
5100
5101 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
5102 {
5103         int rc = X86EMUL_CONTINUE;
5104         int mode = ctxt->mode;
5105         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
5106         bool op_prefix = false;
5107         bool has_seg_override = false;
5108         struct opcode opcode;
5109         u16 dummy;
5110         struct desc_struct desc;
5111
5112         ctxt->memop.type = OP_NONE;
5113         ctxt->memopp = NULL;
5114         ctxt->_eip = ctxt->eip;
5115         ctxt->fetch.ptr = ctxt->fetch.data;
5116         ctxt->fetch.end = ctxt->fetch.data + insn_len;
5117         ctxt->opcode_len = 1;
5118         ctxt->intercept = x86_intercept_none;
5119         if (insn_len > 0)
5120                 memcpy(ctxt->fetch.data, insn, insn_len);
5121         else {
5122                 rc = __do_insn_fetch_bytes(ctxt, 1);
5123                 if (rc != X86EMUL_CONTINUE)
5124                         return rc;
5125         }
5126
5127         switch (mode) {
5128         case X86EMUL_MODE_REAL:
5129         case X86EMUL_MODE_VM86:
5130                 def_op_bytes = def_ad_bytes = 2;
5131                 ctxt->ops->get_segment(ctxt, &dummy, &desc, NULL, VCPU_SREG_CS);
5132                 if (desc.d)
5133                         def_op_bytes = def_ad_bytes = 4;
5134                 break;
5135         case X86EMUL_MODE_PROT16:
5136                 def_op_bytes = def_ad_bytes = 2;
5137                 break;
5138         case X86EMUL_MODE_PROT32:
5139                 def_op_bytes = def_ad_bytes = 4;
5140                 break;
5141 #ifdef CONFIG_X86_64
5142         case X86EMUL_MODE_PROT64:
5143                 def_op_bytes = 4;
5144                 def_ad_bytes = 8;
5145                 break;
5146 #endif
5147         default:
5148                 return EMULATION_FAILED;
5149         }
5150
5151         ctxt->op_bytes = def_op_bytes;
5152         ctxt->ad_bytes = def_ad_bytes;
5153
5154         /* Legacy prefixes. */
5155         for (;;) {
5156                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
5157                 case 0x66:      /* operand-size override */
5158                         op_prefix = true;
5159                         /* switch between 2/4 bytes */
5160                         ctxt->op_bytes = def_op_bytes ^ 6;
5161                         break;
5162                 case 0x67:      /* address-size override */
5163                         if (mode == X86EMUL_MODE_PROT64)
5164                                 /* switch between 4/8 bytes */
5165                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
5166                         else
5167                                 /* switch between 2/4 bytes */
5168                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
5169                         break;
5170                 case 0x26:      /* ES override */
5171                         has_seg_override = true;
5172                         ctxt->seg_override = VCPU_SREG_ES;
5173                         break;
5174                 case 0x2e:      /* CS override */
5175                         has_seg_override = true;
5176                         ctxt->seg_override = VCPU_SREG_CS;
5177                         break;
5178                 case 0x36:      /* SS override */
5179                         has_seg_override = true;
5180                         ctxt->seg_override = VCPU_SREG_SS;
5181                         break;
5182                 case 0x3e:      /* DS override */
5183                         has_seg_override = true;
5184                         ctxt->seg_override = VCPU_SREG_DS;
5185                         break;
5186                 case 0x64:      /* FS override */
5187                         has_seg_override = true;
5188                         ctxt->seg_override = VCPU_SREG_FS;
5189                         break;
5190                 case 0x65:      /* GS override */
5191                         has_seg_override = true;
5192                         ctxt->seg_override = VCPU_SREG_GS;
5193                         break;
5194                 case 0x40 ... 0x4f: /* REX */
5195                         if (mode != X86EMUL_MODE_PROT64)
5196                                 goto done_prefixes;
5197                         ctxt->rex_prefix = ctxt->b;
5198                         continue;
5199                 case 0xf0:      /* LOCK */
5200                         ctxt->lock_prefix = 1;
5201                         break;
5202                 case 0xf2:      /* REPNE/REPNZ */
5203                 case 0xf3:      /* REP/REPE/REPZ */
5204                         ctxt->rep_prefix = ctxt->b;
5205                         break;
5206                 default:
5207                         goto done_prefixes;
5208                 }
5209
5210                 /* Any legacy prefix after a REX prefix nullifies its effect. */
5211
5212                 ctxt->rex_prefix = 0;
5213         }
5214
5215 done_prefixes:
5216
5217         /* REX prefix. */
5218         if (ctxt->rex_prefix & 8)
5219                 ctxt->op_bytes = 8;     /* REX.W */
5220
5221         /* Opcode byte(s). */
5222         opcode = opcode_table[ctxt->b];
5223         /* Two-byte opcode? */
5224         if (ctxt->b == 0x0f) {
5225                 ctxt->opcode_len = 2;
5226                 ctxt->b = insn_fetch(u8, ctxt);
5227                 opcode = twobyte_table[ctxt->b];
5228
5229                 /* 0F_38 opcode map */
5230                 if (ctxt->b == 0x38) {
5231                         ctxt->opcode_len = 3;
5232                         ctxt->b = insn_fetch(u8, ctxt);
5233                         opcode = opcode_map_0f_38[ctxt->b];
5234                 }
5235         }
5236         ctxt->d = opcode.flags;
5237
5238         if (ctxt->d & ModRM)
5239                 ctxt->modrm = insn_fetch(u8, ctxt);
5240
5241         /* vex-prefix instructions are not implemented */
5242         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
5243             (mode == X86EMUL_MODE_PROT64 || (ctxt->modrm & 0xc0) == 0xc0)) {
5244                 ctxt->d = NotImpl;
5245         }
5246
5247         while (ctxt->d & GroupMask) {
5248                 switch (ctxt->d & GroupMask) {
5249                 case Group:
5250                         goffset = (ctxt->modrm >> 3) & 7;
5251                         opcode = opcode.u.group[goffset];
5252                         break;
5253                 case GroupDual:
5254                         goffset = (ctxt->modrm >> 3) & 7;
5255                         if ((ctxt->modrm >> 6) == 3)
5256                                 opcode = opcode.u.gdual->mod3[goffset];
5257                         else
5258                                 opcode = opcode.u.gdual->mod012[goffset];
5259                         break;
5260                 case RMExt:
5261                         goffset = ctxt->modrm & 7;
5262                         opcode = opcode.u.group[goffset];
5263                         break;
5264                 case Prefix:
5265                         if (ctxt->rep_prefix && op_prefix)
5266                                 return EMULATION_FAILED;
5267                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
5268                         switch (simd_prefix) {
5269                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
5270                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
5271                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
5272                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
5273                         }
5274                         break;
5275                 case Escape:
5276                         if (ctxt->modrm > 0xbf) {
5277                                 size_t size = ARRAY_SIZE(opcode.u.esc->high);
5278                                 u32 index = array_index_nospec(
5279                                         ctxt->modrm - 0xc0, size);
5280
5281                                 opcode = opcode.u.esc->high[index];
5282                         } else {
5283                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
5284                         }
5285                         break;
5286                 case InstrDual:
5287                         if ((ctxt->modrm >> 6) == 3)
5288                                 opcode = opcode.u.idual->mod3;
5289                         else
5290                                 opcode = opcode.u.idual->mod012;
5291                         break;
5292                 case ModeDual:
5293                         if (ctxt->mode == X86EMUL_MODE_PROT64)
5294                                 opcode = opcode.u.mdual->mode64;
5295                         else
5296                                 opcode = opcode.u.mdual->mode32;
5297                         break;
5298                 default:
5299                         return EMULATION_FAILED;
5300                 }
5301
5302                 ctxt->d &= ~(u64)GroupMask;
5303                 ctxt->d |= opcode.flags;
5304         }
5305
5306         /* Unrecognised? */
5307         if (ctxt->d == 0)
5308                 return EMULATION_FAILED;
5309
5310         ctxt->execute = opcode.u.execute;
5311
5312         if (unlikely(ctxt->ud) && likely(!(ctxt->d & EmulateOnUD)))
5313                 return EMULATION_FAILED;
5314
5315         if (unlikely(ctxt->d &
5316             (NotImpl|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm|NearBranch|
5317              No16))) {
5318                 /*
5319                  * These are copied unconditionally here, and checked unconditionally
5320                  * in x86_emulate_insn.
5321                  */
5322                 ctxt->check_perm = opcode.check_perm;
5323                 ctxt->intercept = opcode.intercept;
5324
5325                 if (ctxt->d & NotImpl)
5326                         return EMULATION_FAILED;
5327
5328                 if (mode == X86EMUL_MODE_PROT64) {
5329                         if (ctxt->op_bytes == 4 && (ctxt->d & Stack))
5330                                 ctxt->op_bytes = 8;
5331                         else if (ctxt->d & NearBranch)
5332                                 ctxt->op_bytes = 8;
5333                 }
5334
5335                 if (ctxt->d & Op3264) {
5336                         if (mode == X86EMUL_MODE_PROT64)
5337                                 ctxt->op_bytes = 8;
5338                         else
5339                                 ctxt->op_bytes = 4;
5340                 }
5341
5342                 if ((ctxt->d & No16) && ctxt->op_bytes == 2)
5343                         ctxt->op_bytes = 4;
5344
5345                 if (ctxt->d & Sse)
5346                         ctxt->op_bytes = 16;
5347                 else if (ctxt->d & Mmx)
5348                         ctxt->op_bytes = 8;
5349         }
5350
5351         /* ModRM and SIB bytes. */
5352         if (ctxt->d & ModRM) {
5353                 rc = decode_modrm(ctxt, &ctxt->memop);
5354                 if (!has_seg_override) {
5355                         has_seg_override = true;
5356                         ctxt->seg_override = ctxt->modrm_seg;
5357                 }
5358         } else if (ctxt->d & MemAbs)
5359                 rc = decode_abs(ctxt, &ctxt->memop);
5360         if (rc != X86EMUL_CONTINUE)
5361                 goto done;
5362
5363         if (!has_seg_override)
5364                 ctxt->seg_override = VCPU_SREG_DS;
5365
5366         ctxt->memop.addr.mem.seg = ctxt->seg_override;
5367
5368         /*
5369          * Decode and fetch the source operand: register, memory
5370          * or immediate.
5371          */
5372         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
5373         if (rc != X86EMUL_CONTINUE)
5374                 goto done;
5375
5376         /*
5377          * Decode and fetch the second source operand: register, memory
5378          * or immediate.
5379          */
5380         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
5381         if (rc != X86EMUL_CONTINUE)
5382                 goto done;
5383
5384         /* Decode and fetch the destination operand: register or memory. */
5385         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
5386
5387         if (ctxt->rip_relative && likely(ctxt->memopp))
5388                 ctxt->memopp->addr.mem.ea = address_mask(ctxt,
5389                                         ctxt->memopp->addr.mem.ea + ctxt->_eip);
5390
5391 done:
5392         if (rc == X86EMUL_PROPAGATE_FAULT)
5393                 ctxt->have_exception = true;
5394         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
5395 }
5396
5397 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
5398 {
5399         return ctxt->d & PageTable;
5400 }
5401
5402 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
5403 {
5404         /* The second termination condition only applies for REPE
5405          * and REPNE. Test if the repeat string operation prefix is
5406          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
5407          * corresponding termination condition according to:
5408          *      - if REPE/REPZ and ZF = 0 then done
5409          *      - if REPNE/REPNZ and ZF = 1 then done
5410          */
5411         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
5412              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
5413             && (((ctxt->rep_prefix == REPE_PREFIX) &&
5414                  ((ctxt->eflags & X86_EFLAGS_ZF) == 0))
5415                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
5416                     ((ctxt->eflags & X86_EFLAGS_ZF) == X86_EFLAGS_ZF))))
5417                 return true;
5418
5419         return false;
5420 }
5421
5422 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
5423 {
5424         int rc;
5425
5426         ctxt->ops->get_fpu(ctxt);
5427         rc = asm_safe("fwait");
5428         ctxt->ops->put_fpu(ctxt);
5429
5430         if (unlikely(rc != X86EMUL_CONTINUE))
5431                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
5432
5433         return X86EMUL_CONTINUE;
5434 }
5435
5436 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
5437                                        struct operand *op)
5438 {
5439         if (op->type == OP_MM)
5440                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
5441 }
5442
5443 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
5444 {
5445         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
5446
5447         if (!(ctxt->d & ByteOp))
5448                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
5449
5450         asm("push %[flags]; popf; " CALL_NOSPEC " ; pushf; pop %[flags]\n"
5451             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
5452               [thunk_target]"+S"(fop), ASM_CALL_CONSTRAINT
5453             : "c"(ctxt->src2.val));
5454
5455         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
5456         if (!fop) /* exception is returned in fop variable */
5457                 return emulate_de(ctxt);
5458         return X86EMUL_CONTINUE;
5459 }
5460
5461 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
5462 {
5463         memset(&ctxt->rip_relative, 0,
5464                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
5465
5466         ctxt->io_read.pos = 0;
5467         ctxt->io_read.end = 0;
5468         ctxt->mem_read.end = 0;
5469 }
5470
5471 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
5472 {
5473         const struct x86_emulate_ops *ops = ctxt->ops;
5474         int rc = X86EMUL_CONTINUE;
5475         int saved_dst_type = ctxt->dst.type;
5476         unsigned emul_flags;
5477
5478         ctxt->mem_read.pos = 0;
5479
5480         /* LOCK prefix is allowed only with some instructions */
5481         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
5482                 rc = emulate_ud(ctxt);
5483                 goto done;
5484         }
5485
5486         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
5487                 rc = emulate_ud(ctxt);
5488                 goto done;
5489         }
5490
5491         emul_flags = ctxt->ops->get_hflags(ctxt);
5492         if (unlikely(ctxt->d &
5493                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
5494                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
5495                                 (ctxt->d & Undefined)) {
5496                         rc = emulate_ud(ctxt);
5497                         goto done;
5498                 }
5499
5500                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
5501                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
5502                         rc = emulate_ud(ctxt);
5503                         goto done;
5504                 }
5505
5506                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
5507                         rc = emulate_nm(ctxt);
5508                         goto done;
5509                 }
5510
5511                 if (ctxt->d & Mmx) {
5512                         rc = flush_pending_x87_faults(ctxt);
5513                         if (rc != X86EMUL_CONTINUE)
5514                                 goto done;
5515                         /*
5516                          * Now that we know the fpu is exception safe, we can fetch
5517                          * operands from it.
5518                          */
5519                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
5520                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
5521                         if (!(ctxt->d & Mov))
5522                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
5523                 }
5524
5525                 if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && ctxt->intercept) {
5526                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5527                                                       X86_ICPT_PRE_EXCEPT);
5528                         if (rc != X86EMUL_CONTINUE)
5529                                 goto done;
5530                 }
5531
5532                 /* Instruction can only be executed in protected mode */
5533                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
5534                         rc = emulate_ud(ctxt);
5535                         goto done;
5536                 }
5537
5538                 /* Privileged instruction can be executed only in CPL=0 */
5539                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
5540                         if (ctxt->d & PrivUD)
5541                                 rc = emulate_ud(ctxt);
5542                         else
5543                                 rc = emulate_gp(ctxt, 0);
5544                         goto done;
5545                 }
5546
5547                 /* Do instruction specific permission checks */
5548                 if (ctxt->d & CheckPerm) {
5549                         rc = ctxt->check_perm(ctxt);
5550                         if (rc != X86EMUL_CONTINUE)
5551                                 goto done;
5552                 }
5553
5554                 if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5555                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5556                                                       X86_ICPT_POST_EXCEPT);
5557                         if (rc != X86EMUL_CONTINUE)
5558                                 goto done;
5559                 }
5560
5561                 if (ctxt->rep_prefix && (ctxt->d & String)) {
5562                         /* All REP prefixes have the same first termination condition */
5563                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
5564                                 string_registers_quirk(ctxt);
5565                                 ctxt->eip = ctxt->_eip;
5566                                 ctxt->eflags &= ~X86_EFLAGS_RF;
5567                                 goto done;
5568                         }
5569                 }
5570         }
5571
5572         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
5573                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
5574                                     ctxt->src.valptr, ctxt->src.bytes);
5575                 if (rc != X86EMUL_CONTINUE)
5576                         goto done;
5577                 ctxt->src.orig_val64 = ctxt->src.val64;
5578         }
5579
5580         if (ctxt->src2.type == OP_MEM) {
5581                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
5582                                     &ctxt->src2.val, ctxt->src2.bytes);
5583                 if (rc != X86EMUL_CONTINUE)
5584                         goto done;
5585         }
5586
5587         if ((ctxt->d & DstMask) == ImplicitOps)
5588                 goto special_insn;
5589
5590
5591         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
5592                 /* optimisation - avoid slow emulated read if Mov */
5593                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
5594                                    &ctxt->dst.val, ctxt->dst.bytes);
5595                 if (rc != X86EMUL_CONTINUE) {
5596                         if (!(ctxt->d & NoWrite) &&
5597                             rc == X86EMUL_PROPAGATE_FAULT &&
5598                             ctxt->exception.vector == PF_VECTOR)
5599                                 ctxt->exception.error_code |= PFERR_WRITE_MASK;
5600                         goto done;
5601                 }
5602         }
5603         /* Copy full 64-bit value for CMPXCHG8B.  */
5604         ctxt->dst.orig_val64 = ctxt->dst.val64;
5605
5606 special_insn:
5607
5608         if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5609                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
5610                                               X86_ICPT_POST_MEMACCESS);
5611                 if (rc != X86EMUL_CONTINUE)
5612                         goto done;
5613         }
5614
5615         if (ctxt->rep_prefix && (ctxt->d & String))
5616                 ctxt->eflags |= X86_EFLAGS_RF;
5617         else
5618                 ctxt->eflags &= ~X86_EFLAGS_RF;
5619
5620         if (ctxt->execute) {
5621                 if (ctxt->d & Fastop) {
5622                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
5623                         rc = fastop(ctxt, fop);
5624                         if (rc != X86EMUL_CONTINUE)
5625                                 goto done;
5626                         goto writeback;
5627                 }
5628                 rc = ctxt->execute(ctxt);
5629                 if (rc != X86EMUL_CONTINUE)
5630                         goto done;
5631                 goto writeback;
5632         }
5633
5634         if (ctxt->opcode_len == 2)
5635                 goto twobyte_insn;
5636         else if (ctxt->opcode_len == 3)
5637                 goto threebyte_insn;
5638
5639         switch (ctxt->b) {
5640         case 0x70 ... 0x7f: /* jcc (short) */
5641                 if (test_cc(ctxt->b, ctxt->eflags))
5642                         rc = jmp_rel(ctxt, ctxt->src.val);
5643                 break;
5644         case 0x8d: /* lea r16/r32, m */
5645                 ctxt->dst.val = ctxt->src.addr.mem.ea;
5646                 break;
5647         case 0x90 ... 0x97: /* nop / xchg reg, rax */
5648                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
5649                         ctxt->dst.type = OP_NONE;
5650                 else
5651                         rc = em_xchg(ctxt);
5652                 break;
5653         case 0x98: /* cbw/cwde/cdqe */
5654                 switch (ctxt->op_bytes) {
5655                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
5656                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
5657                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
5658                 }
5659                 break;
5660         case 0xcc:              /* int3 */
5661                 rc = emulate_int(ctxt, 3);
5662                 break;
5663         case 0xcd:              /* int n */
5664                 rc = emulate_int(ctxt, ctxt->src.val);
5665                 break;
5666         case 0xce:              /* into */
5667                 if (ctxt->eflags & X86_EFLAGS_OF)
5668                         rc = emulate_int(ctxt, 4);
5669                 break;
5670         case 0xe9: /* jmp rel */
5671         case 0xeb: /* jmp rel short */
5672                 rc = jmp_rel(ctxt, ctxt->src.val);
5673                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
5674                 break;
5675         case 0xf4:              /* hlt */
5676                 ctxt->ops->halt(ctxt);
5677                 break;
5678         case 0xf5:      /* cmc */
5679                 /* complement carry flag from eflags reg */
5680                 ctxt->eflags ^= X86_EFLAGS_CF;
5681                 break;
5682         case 0xf8: /* clc */
5683                 ctxt->eflags &= ~X86_EFLAGS_CF;
5684                 break;
5685         case 0xf9: /* stc */
5686                 ctxt->eflags |= X86_EFLAGS_CF;
5687                 break;
5688         case 0xfc: /* cld */
5689                 ctxt->eflags &= ~X86_EFLAGS_DF;
5690                 break;
5691         case 0xfd: /* std */
5692                 ctxt->eflags |= X86_EFLAGS_DF;
5693                 break;
5694         default:
5695                 goto cannot_emulate;
5696         }
5697
5698         if (rc != X86EMUL_CONTINUE)
5699                 goto done;
5700
5701 writeback:
5702         if (ctxt->d & SrcWrite) {
5703                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
5704                 rc = writeback(ctxt, &ctxt->src);
5705                 if (rc != X86EMUL_CONTINUE)
5706                         goto done;
5707         }
5708         if (!(ctxt->d & NoWrite)) {
5709                 rc = writeback(ctxt, &ctxt->dst);
5710                 if (rc != X86EMUL_CONTINUE)
5711                         goto done;
5712         }
5713
5714         /*
5715          * restore dst type in case the decoding will be reused
5716          * (happens for string instruction )
5717          */
5718         ctxt->dst.type = saved_dst_type;
5719
5720         if ((ctxt->d & SrcMask) == SrcSI)
5721                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
5722
5723         if ((ctxt->d & DstMask) == DstDI)
5724                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
5725
5726         if (ctxt->rep_prefix && (ctxt->d & String)) {
5727                 unsigned int count;
5728                 struct read_cache *r = &ctxt->io_read;
5729                 if ((ctxt->d & SrcMask) == SrcSI)
5730                         count = ctxt->src.count;
5731                 else
5732                         count = ctxt->dst.count;
5733                 register_address_increment(ctxt, VCPU_REGS_RCX, -count);
5734
5735                 if (!string_insn_completed(ctxt)) {
5736                         /*
5737                          * Re-enter guest when pio read ahead buffer is empty
5738                          * or, if it is not used, after each 1024 iteration.
5739                          */
5740                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
5741                             (r->end == 0 || r->end != r->pos)) {
5742                                 /*
5743                                  * Reset read cache. Usually happens before
5744                                  * decode, but since instruction is restarted
5745                                  * we have to do it here.
5746                                  */
5747                                 ctxt->mem_read.end = 0;
5748                                 writeback_registers(ctxt);
5749                                 return EMULATION_RESTART;
5750                         }
5751                         goto done; /* skip rip writeback */
5752                 }
5753                 ctxt->eflags &= ~X86_EFLAGS_RF;
5754         }
5755
5756         ctxt->eip = ctxt->_eip;
5757
5758 done:
5759         if (rc == X86EMUL_PROPAGATE_FAULT) {
5760                 WARN_ON(ctxt->exception.vector > 0x1f);
5761                 ctxt->have_exception = true;
5762         }
5763         if (rc == X86EMUL_INTERCEPTED)
5764                 return EMULATION_INTERCEPTED;
5765
5766         if (rc == X86EMUL_CONTINUE)
5767                 writeback_registers(ctxt);
5768
5769         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
5770
5771 twobyte_insn:
5772         switch (ctxt->b) {
5773         case 0x09:              /* wbinvd */
5774                 (ctxt->ops->wbinvd)(ctxt);
5775                 break;
5776         case 0x08:              /* invd */
5777         case 0x0d:              /* GrpP (prefetch) */
5778         case 0x18:              /* Grp16 (prefetch/nop) */
5779         case 0x1f:              /* nop */
5780                 break;
5781         case 0x20: /* mov cr, reg */
5782                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
5783                 break;
5784         case 0x21: /* mov from dr to reg */
5785                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
5786                 break;
5787         case 0x40 ... 0x4f:     /* cmov */
5788                 if (test_cc(ctxt->b, ctxt->eflags))
5789                         ctxt->dst.val = ctxt->src.val;
5790                 else if (ctxt->op_bytes != 4)
5791                         ctxt->dst.type = OP_NONE; /* no writeback */
5792                 break;
5793         case 0x80 ... 0x8f: /* jnz rel, etc*/
5794                 if (test_cc(ctxt->b, ctxt->eflags))
5795                         rc = jmp_rel(ctxt, ctxt->src.val);
5796                 break;
5797         case 0x90 ... 0x9f:     /* setcc r/m8 */
5798                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
5799                 break;
5800         case 0xb6 ... 0xb7:     /* movzx */
5801                 ctxt->dst.bytes = ctxt->op_bytes;
5802                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
5803                                                        : (u16) ctxt->src.val;
5804                 break;
5805         case 0xbe ... 0xbf:     /* movsx */
5806                 ctxt->dst.bytes = ctxt->op_bytes;
5807                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
5808                                                         (s16) ctxt->src.val;
5809                 break;
5810         default:
5811                 goto cannot_emulate;
5812         }
5813
5814 threebyte_insn:
5815
5816         if (rc != X86EMUL_CONTINUE)
5817                 goto done;
5818
5819         goto writeback;
5820
5821 cannot_emulate:
5822         return EMULATION_FAILED;
5823 }
5824
5825 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
5826 {
5827         invalidate_registers(ctxt);
5828 }
5829
5830 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
5831 {
5832         writeback_registers(ctxt);
5833 }
5834
5835 bool emulator_can_use_gpa(struct x86_emulate_ctxt *ctxt)
5836 {
5837         if (ctxt->rep_prefix && (ctxt->d & String))
5838                 return false;
5839
5840         if (ctxt->d & TwoMemOp)
5841                 return false;
5842
5843         return true;
5844 }