arch/s390/net/bpf_jit_comp.c

   1 /*
   2  * BPF Jit compiler for s390.
   3  *
   4  * Minimum build requirements:
   5  *
   6  *  - HAVE_MARCH_Z196_FEATURES: laal, laalg
   7  *  - HAVE_MARCH_Z10_FEATURES: msfi, cgrj, clgrj
   8  *  - HAVE_MARCH_Z9_109_FEATURES: alfi, llilf, clfi, oilf, nilf
   9  *  - PACK_STACK
  10  *  - 64BIT
  11  *
  12  * Copyright IBM Corp. 2012,2015
  13  *
  14  * Author(s): Martin Schwidefsky <schwidefsky@de.ibm.com>
  15  *            Michael Holzheu <holzheu@linux.vnet.ibm.com>
  16  */
  17
  18 #define KMSG_COMPONENT "bpf_jit"
  19 #define pr_fmt(fmt) KMSG_COMPONENT ": " fmt
  20
  21 #include <linux/netdevice.h>
  22 #include <linux/filter.h>
  23 #include <linux/init.h>
  24 #include <linux/bpf.h>
  25 #include <asm/cacheflush.h>
  26 #include <asm/dis.h>
  27 #include <asm/facility.h>
  28 #include <asm/nospec-branch.h>
  29 #include "bpf_jit.h"
  30
  31 int bpf_jit_enable __read_mostly;
  32
  33 struct bpf_jit {
  34         u32 seen;               /* Flags to remember seen eBPF instructions */
  35         u32 seen_reg[16];       /* Array to remember which registers are used */
  36         u32 *addrs;             /* Array with relative instruction addresses */
  37         u8 *prg_buf;            /* Start of program */
  38         int size;               /* Size of program and literal pool */
  39         int size_prg;           /* Size of program */
  40         int prg;                /* Current position in program */
  41         int lit_start;          /* Start of literal pool */
  42         int lit;                /* Current position in literal pool */
  43         int base_ip;            /* Base address for literal pool */
  44         int ret0_ip;            /* Address of return 0 */
  45         int exit_ip;            /* Address of exit */
  46         int r1_thunk_ip;        /* Address of expoline thunk for 'br %r1' */
  47         int r14_thunk_ip;       /* Address of expoline thunk for 'br %r14' */
  48         int tail_call_start;    /* Tail call start offset */
  49         int labels[1];          /* Labels for local jumps */
  50 };
  51
  52 #define BPF_SIZE_MAX    0xffff  /* Max size for program (16 bit branches) */
  53
  54 #define SEEN_SKB        1       /* skb access */
  55 #define SEEN_MEM        2       /* use mem[] for temporary storage */
  56 #define SEEN_RET0       4       /* ret0_ip points to a valid return 0 */
  57 #define SEEN_LITERAL    8       /* code uses literals */
  58 #define SEEN_FUNC       16      /* calls C functions */
  59 #define SEEN_TAIL_CALL  32      /* code uses tail calls */
  60 #define SEEN_SKB_CHANGE 64      /* code changes skb data */
  61 #define SEEN_STACK      (SEEN_FUNC | SEEN_MEM | SEEN_SKB)
  62
  63 /*
  64  * s390 registers
  65  */
  66 #define REG_W0          (__MAX_BPF_REG+0)       /* Work register 1 (even) */
  67 #define REG_W1          (__MAX_BPF_REG+1)       /* Work register 2 (odd) */
  68 #define REG_SKB_DATA    (__MAX_BPF_REG+2)       /* SKB data register */
  69 #define REG_L           (__MAX_BPF_REG+3)       /* Literal pool register */
  70 #define REG_15          (__MAX_BPF_REG+4)       /* Register 15 */
  71 #define REG_0           REG_W0                  /* Register 0 */
  72 #define REG_1           REG_W1                  /* Register 1 */
  73 #define REG_2           BPF_REG_1               /* Register 2 */
  74 #define REG_14          BPF_REG_0               /* Register 14 */
  75
  76 /*
  77  * Mapping of BPF registers to s390 registers
  78  */
  79 static const int reg2hex[] = {
  80         /* Return code */
  81         [BPF_REG_0]     = 14,
  82         /* Function parameters */
  83         [BPF_REG_1]     = 2,
  84         [BPF_REG_2]     = 3,
  85         [BPF_REG_3]     = 4,
  86         [BPF_REG_4]     = 5,
  87         [BPF_REG_5]     = 6,
  88         /* Call saved registers */
  89         [BPF_REG_6]     = 7,
  90         [BPF_REG_7]     = 8,
  91         [BPF_REG_8]     = 9,
  92         [BPF_REG_9]     = 10,
  93         /* BPF stack pointer */
  94         [BPF_REG_FP]    = 13,
  95         /* SKB data pointer */
  96         [REG_SKB_DATA]  = 12,
  97         /* Work registers for s390x backend */
  98         [REG_W0]        = 0,
  99         [REG_W1]        = 1,
 100         [REG_L]         = 11,
 101         [REG_15]        = 15,
 102 };
 103
 104 static inline u32 reg(u32 dst_reg, u32 src_reg)
 105 {
 106         return reg2hex[dst_reg] << 4 | reg2hex[src_reg];
 107 }
 108
 109 static inline u32 reg_high(u32 reg)
 110 {
 111         return reg2hex[reg] << 4;
 112 }
 113
 114 static inline void reg_set_seen(struct bpf_jit *jit, u32 b1)
 115 {
 116         u32 r1 = reg2hex[b1];
 117
 118         if (r1 >= 6 && r1 <= 15 && !jit->seen_reg[r1])
 119                 jit->seen_reg[r1] = 1;
 120 }
 121
 122 #define REG_SET_SEEN(b1)                                        \
 123 ({                                                              \
 124         reg_set_seen(jit, b1);                                  \
 125 })
 126
 127 #define REG_SEEN(b1) jit->seen_reg[reg2hex[(b1)]]
 128
 129 /*
 130  * EMIT macros for code generation
 131  */
 132
 133 #define _EMIT2(op)                                              \
 134 ({                                                              \
 135         if (jit->prg_buf)                                       \
 136                 *(u16 *) (jit->prg_buf + jit->prg) = op;        \
 137         jit->prg += 2;                                          \
 138 })
 139
 140 #define EMIT2(op, b1, b2)                                       \
 141 ({                                                              \
 142         _EMIT2(op | reg(b1, b2));                               \
 143         REG_SET_SEEN(b1);                                       \
 144         REG_SET_SEEN(b2);                                       \
 145 })
 146
 147 #define _EMIT4(op)                                              \
 148 ({                                                              \
 149         if (jit->prg_buf)                                       \
 150                 *(u32 *) (jit->prg_buf + jit->prg) = op;        \
 151         jit->prg += 4;                                          \
 152 })
 153
 154 #define EMIT4(op, b1, b2)                                       \
 155 ({                                                              \
 156         _EMIT4(op | reg(b1, b2));                               \
 157         REG_SET_SEEN(b1);                                       \
 158         REG_SET_SEEN(b2);                                       \
 159 })
 160
 161 #define EMIT4_RRF(op, b1, b2, b3)                               \
 162 ({                                                              \
 163         _EMIT4(op | reg_high(b3) << 8 | reg(b1, b2));           \
 164         REG_SET_SEEN(b1);                                       \
 165         REG_SET_SEEN(b2);                                       \
 166         REG_SET_SEEN(b3);                                       \
 167 })
 168
 169 #define _EMIT4_DISP(op, disp)                                   \
 170 ({                                                              \
 171         unsigned int __disp = (disp) & 0xfff;                   \
 172         _EMIT4(op | __disp);                                    \
 173 })
 174
 175 #define EMIT4_DISP(op, b1, b2, disp)                            \
 176 ({                                                              \
 177         _EMIT4_DISP(op | reg_high(b1) << 16 |                   \
 178                     reg_high(b2) << 8, disp);                   \
 179         REG_SET_SEEN(b1);                                       \
 180         REG_SET_SEEN(b2);                                       \
 181 })
 182
 183 #define EMIT4_IMM(op, b1, imm)                                  \
 184 ({                                                              \
 185         unsigned int __imm = (imm) & 0xffff;                    \
 186         _EMIT4(op | reg_high(b1) << 16 | __imm);                \
 187         REG_SET_SEEN(b1);                                       \
 188 })
 189
 190 #define EMIT4_PCREL(op, pcrel)                                  \
 191 ({                                                              \
 192         long __pcrel = ((pcrel) >> 1) & 0xffff;                 \
 193         _EMIT4(op | __pcrel);                                   \
 194 })
 195
 196 #define _EMIT6(op1, op2)                                        \
 197 ({                                                              \
 198         if (jit->prg_buf) {                                     \
 199                 *(u32 *) (jit->prg_buf + jit->prg) = op1;       \
 200                 *(u16 *) (jit->prg_buf + jit->prg + 4) = op2;   \
 201         }                                                       \
 202         jit->prg += 6;                                          \
 203 })
 204
 205 #define _EMIT6_DISP(op1, op2, disp)                             \
 206 ({                                                              \
 207         unsigned int __disp = (disp) & 0xfff;                   \
 208         _EMIT6(op1 | __disp, op2);                              \
 209 })
 210
 211 #define _EMIT6_DISP_LH(op1, op2, disp)                          \
 212 ({                                                              \
 213         u32 _disp = (u32) disp;                                 \
 214         unsigned int __disp_h = _disp & 0xff000;                \
 215         unsigned int __disp_l = _disp & 0x00fff;                \
 216         _EMIT6(op1 | __disp_l, op2 | __disp_h >> 4);            \
 217 })
 218
 219 #define EMIT6_DISP_LH(op1, op2, b1, b2, b3, disp)               \
 220 ({                                                              \
 221         _EMIT6_DISP_LH(op1 | reg(b1, b2) << 16 |                \
 222                        reg_high(b3) << 8, op2, disp);           \
 223         REG_SET_SEEN(b1);                                       \
 224         REG_SET_SEEN(b2);                                       \
 225         REG_SET_SEEN(b3);                                       \
 226 })
 227
 228 #define EMIT6_PCREL_LABEL(op1, op2, b1, b2, label, mask)        \
 229 ({                                                              \
 230         int rel = (jit->labels[label] - jit->prg) >> 1;         \
 231         _EMIT6(op1 | reg(b1, b2) << 16 | (rel & 0xffff),        \
 232                op2 | mask << 12);                               \
 233         REG_SET_SEEN(b1);                                       \
 234         REG_SET_SEEN(b2);                                       \
 235 })
 236
 237 #define EMIT6_PCREL_IMM_LABEL(op1, op2, b1, imm, label, mask)   \
 238 ({                                                              \
 239         int rel = (jit->labels[label] - jit->prg) >> 1;         \
 240         _EMIT6(op1 | (reg_high(b1) | mask) << 16 |              \
 241                 (rel & 0xffff), op2 | (imm & 0xff) << 8);       \
 242         REG_SET_SEEN(b1);                                       \
 243         BUILD_BUG_ON(((unsigned long) imm) > 0xff);             \
 244 })
 245
 246 #define EMIT6_PCREL(op1, op2, b1, b2, i, off, mask)             \
 247 ({                                                              \
 248         /* Branch instruction needs 6 bytes */                  \
 249         int rel = (addrs[i + off + 1] - (addrs[i + 1] - 6)) / 2;\
 250         _EMIT6(op1 | reg(b1, b2) << 16 | (rel & 0xffff), op2 | mask);   \
 251         REG_SET_SEEN(b1);                                       \
 252         REG_SET_SEEN(b2);                                       \
 253 })
 254
 255 #define EMIT6_PCREL_RILB(op, b, target)                         \
 256 ({                                                              \
 257         int rel = (target - jit->prg) / 2;                      \
 258         _EMIT6(op | reg_high(b) << 16 | rel >> 16, rel & 0xffff);       \
 259         REG_SET_SEEN(b);                                        \
 260 })
 261
 262 #define EMIT6_PCREL_RIL(op, target)                             \
 263 ({                                                              \
 264         int rel = (target - jit->prg) / 2;                      \
 265         _EMIT6(op | rel >> 16, rel & 0xffff);                   \
 266 })
 267
 268 #define _EMIT6_IMM(op, imm)                                     \
 269 ({                                                              \
 270         unsigned int __imm = (imm);                             \
 271         _EMIT6(op | (__imm >> 16), __imm & 0xffff);             \
 272 })
 273
 274 #define EMIT6_IMM(op, b1, imm)                                  \
 275 ({                                                              \
 276         _EMIT6_IMM(op | reg_high(b1) << 16, imm);               \
 277         REG_SET_SEEN(b1);                                       \
 278 })
 279
 280 #define EMIT_CONST_U32(val)                                     \
 281 ({                                                              \
 282         unsigned int ret;                                       \
 283         ret = jit->lit - jit->base_ip;                          \
 284         jit->seen |= SEEN_LITERAL;                              \
 285         if (jit->prg_buf)                                       \
 286                 *(u32 *) (jit->prg_buf + jit->lit) = (u32) val; \
 287         jit->lit += 4;                                          \
 288         ret;                                                    \
 289 })
 290
 291 #define EMIT_CONST_U64(val)                                     \
 292 ({                                                              \
 293         unsigned int ret;                                       \
 294         ret = jit->lit - jit->base_ip;                          \
 295         jit->seen |= SEEN_LITERAL;                              \
 296         if (jit->prg_buf)                                       \
 297                 *(u64 *) (jit->prg_buf + jit->lit) = (u64) val; \
 298         jit->lit += 8;                                          \
 299         ret;                                                    \
 300 })
 301
 302 #define EMIT_ZERO(b1)                                           \
 303 ({                                                              \
 304         /* llgfr %dst,%dst (zero extend to 64 bit) */           \
 305         EMIT4(0xb9160000, b1, b1);                              \
 306         REG_SET_SEEN(b1);                                       \
 307 })
 308
 309 /*
 310  * Fill whole space with illegal instructions
 311  */
 312 static void jit_fill_hole(void *area, unsigned int size)
 313 {
 314         memset(area, 0, size);
 315 }
 316
 317 /*
 318  * Save registers from "rs" (register start) to "re" (register end) on stack
 319  */
 320 static void save_regs(struct bpf_jit *jit, u32 rs, u32 re)
 321 {
 322         u32 off = STK_OFF_R6 + (rs - 6) * 8;
 323
 324         if (rs == re)
 325                 /* stg %rs,off(%r15) */
 326                 _EMIT6(0xe300f000 | rs << 20 | off, 0x0024);
 327         else
 328                 /* stmg %rs,%re,off(%r15) */
 329                 _EMIT6_DISP(0xeb00f000 | rs << 20 | re << 16, 0x0024, off);
 330 }
 331
 332 /*
 333  * Restore registers from "rs" (register start) to "re" (register end) on stack
 334  */
 335 static void restore_regs(struct bpf_jit *jit, u32 rs, u32 re)
 336 {
 337         u32 off = STK_OFF_R6 + (rs - 6) * 8;
 338
 339         if (jit->seen & SEEN_STACK)
 340                 off += STK_OFF;
 341
 342         if (rs == re)
 343                 /* lg %rs,off(%r15) */
 344                 _EMIT6(0xe300f000 | rs << 20 | off, 0x0004);
 345         else
 346                 /* lmg %rs,%re,off(%r15) */
 347                 _EMIT6_DISP(0xeb00f000 | rs << 20 | re << 16, 0x0004, off);
 348 }
 349
 350 /*
 351  * Return first seen register (from start)
 352  */
 353 static int get_start(struct bpf_jit *jit, int start)
 354 {
 355         int i;
 356
 357         for (i = start; i <= 15; i++) {
 358                 if (jit->seen_reg[i])
 359                         return i;
 360         }
 361         return 0;
 362 }
 363
 364 /*
 365  * Return last seen register (from start) (gap >= 2)
 366  */
 367 static int get_end(struct bpf_jit *jit, int start)
 368 {
 369         int i;
 370
 371         for (i = start; i < 15; i++) {
 372                 if (!jit->seen_reg[i] && !jit->seen_reg[i + 1])
 373                         return i - 1;
 374         }
 375         return jit->seen_reg[15] ? 15 : 14;
 376 }
 377
 378 #define REGS_SAVE       1
 379 #define REGS_RESTORE    0
 380 /*
 381  * Save and restore clobbered registers (6-15) on stack.
 382  * We save/restore registers in chunks with gap >= 2 registers.
 383  */
 384 static void save_restore_regs(struct bpf_jit *jit, int op)
 385 {
 386
 387         int re = 6, rs;
 388
 389         do {
 390                 rs = get_start(jit, re);
 391                 if (!rs)
 392                         break;
 393                 re = get_end(jit, rs + 1);
 394                 if (op == REGS_SAVE)
 395                         save_regs(jit, rs, re);
 396                 else
 397                         restore_regs(jit, rs, re);
 398                 re++;
 399         } while (re <= 15);
 400 }
 401
 402 /*
 403  * For SKB access %b1 contains the SKB pointer. For "bpf_jit.S"
 404  * we store the SKB header length on the stack and the SKB data
 405  * pointer in REG_SKB_DATA.
 406  */
 407 static void emit_load_skb_data_hlen(struct bpf_jit *jit)
 408 {
 409         /* Header length: llgf %w1,<len>(%b1) */
 410         EMIT6_DISP_LH(0xe3000000, 0x0016, REG_W1, REG_0, BPF_REG_1,
 411                       offsetof(struct sk_buff, len));
 412         /* s %w1,<data_len>(%b1) */
 413         EMIT4_DISP(0x5b000000, REG_W1, BPF_REG_1,
 414                    offsetof(struct sk_buff, data_len));
 415         /* stg %w1,ST_OFF_HLEN(%r0,%r15) */
 416         EMIT6_DISP_LH(0xe3000000, 0x0024, REG_W1, REG_0, REG_15, STK_OFF_HLEN);
 417         /* lg %skb_data,data_off(%b1) */
 418         EMIT6_DISP_LH(0xe3000000, 0x0004, REG_SKB_DATA, REG_0,
 419                       BPF_REG_1, offsetof(struct sk_buff, data));
 420 }
 421
 422 /*
 423  * Emit function prologue
 424  *
 425  * Save registers and create stack frame if necessary.
 426  * See stack frame layout desription in "bpf_jit.h"!
 427  */
 428 static void bpf_jit_prologue(struct bpf_jit *jit, bool is_classic)
 429 {
 430         if (jit->seen & SEEN_TAIL_CALL) {
 431                 /* xc STK_OFF_TCCNT(4,%r15),STK_OFF_TCCNT(%r15) */
 432                 _EMIT6(0xd703f000 | STK_OFF_TCCNT, 0xf000 | STK_OFF_TCCNT);
 433         } else {
 434                 /* j tail_call_start: NOP if no tail calls are used */
 435                 EMIT4_PCREL(0xa7f40000, 6);
 436                 _EMIT2(0);
 437         }
 438         /* Tail calls have to skip above initialization */
 439         jit->tail_call_start = jit->prg;
 440         /* Save registers */
 441         save_restore_regs(jit, REGS_SAVE);
 442         /* Setup literal pool */
 443         if (jit->seen & SEEN_LITERAL) {
 444                 /* basr %r13,0 */
 445                 EMIT2(0x0d00, REG_L, REG_0);
 446                 jit->base_ip = jit->prg;
 447         }
 448         /* Setup stack and backchain */
 449         if (jit->seen & SEEN_STACK) {
 450                 if (jit->seen & SEEN_FUNC)
 451                         /* lgr %w1,%r15 (backchain) */
 452                         EMIT4(0xb9040000, REG_W1, REG_15);
 453                 /* la %bfp,STK_160_UNUSED(%r15) (BPF frame pointer) */
 454                 EMIT4_DISP(0x41000000, BPF_REG_FP, REG_15, STK_160_UNUSED);
 455                 /* aghi %r15,-STK_OFF */
 456                 EMIT4_IMM(0xa70b0000, REG_15, -STK_OFF);
 457                 if (jit->seen & SEEN_FUNC)
 458                         /* stg %w1,152(%r15) (backchain) */
 459                         EMIT6_DISP_LH(0xe3000000, 0x0024, REG_W1, REG_0,
 460                                       REG_15, 152);
 461         }
 462         if (jit->seen & SEEN_SKB)
 463                 emit_load_skb_data_hlen(jit);
 464         if (jit->seen & SEEN_SKB_CHANGE)
 465                 /* stg %b1,ST_OFF_SKBP(%r0,%r15) */
 466                 EMIT6_DISP_LH(0xe3000000, 0x0024, BPF_REG_1, REG_0, REG_15,
 467                               STK_OFF_SKBP);
 468         /* Clear A (%b0) and X (%b7) registers for converted BPF programs */
 469         if (is_classic) {
 470                 if (REG_SEEN(BPF_REG_A))
 471                         /* lghi %ba,0 */
 472                         EMIT4_IMM(0xa7090000, BPF_REG_A, 0);
 473                 if (REG_SEEN(BPF_REG_X))
 474                         /* lghi %bx,0 */
 475                         EMIT4_IMM(0xa7090000, BPF_REG_X, 0);
 476         }
 477 }
 478
 479 /*
 480  * Function epilogue
 481  */
 482 static void bpf_jit_epilogue(struct bpf_jit *jit)
 483 {
 484         /* Return 0 */
 485         if (jit->seen & SEEN_RET0) {
 486                 jit->ret0_ip = jit->prg;
 487                 /* lghi %b0,0 */
 488                 EMIT4_IMM(0xa7090000, BPF_REG_0, 0);
 489         }
 490         jit->exit_ip = jit->prg;
 491         /* Load exit code: lgr %r2,%b0 */
 492         EMIT4(0xb9040000, REG_2, BPF_REG_0);
 493         /* Restore registers */
 494         save_restore_regs(jit, REGS_RESTORE);
 495         if (IS_ENABLED(CC_USING_EXPOLINE) && !nospec_disable) {
 496                 jit->r14_thunk_ip = jit->prg;
 497                 /* Generate __s390_indirect_jump_r14 thunk */
 498                 if (test_facility(35)) {
 499                         /* exrl %r0,.+10 */
 500                         EMIT6_PCREL_RIL(0xc6000000, jit->prg + 10);
 501                 } else {
 502                         /* larl %r1,.+14 */
 503                         EMIT6_PCREL_RILB(0xc0000000, REG_1, jit->prg + 14);
 504                         /* ex 0,0(%r1) */
 505                         EMIT4_DISP(0x44000000, REG_0, REG_1, 0);
 506                 }
 507                 /* j . */
 508                 EMIT4_PCREL(0xa7f40000, 0);
 509         }
 510         /* br %r14 */
 511         _EMIT2(0x07fe);
 512
 513         if (IS_ENABLED(CC_USING_EXPOLINE) && !nospec_disable &&
 514             (jit->seen & SEEN_FUNC)) {
 515                 jit->r1_thunk_ip = jit->prg;
 516                 /* Generate __s390_indirect_jump_r1 thunk */
 517                 if (test_facility(35)) {
 518                         /* exrl %r0,.+10 */
 519                         EMIT6_PCREL_RIL(0xc6000000, jit->prg + 10);
 520                         /* j . */
 521                         EMIT4_PCREL(0xa7f40000, 0);
 522                         /* br %r1 */
 523                         _EMIT2(0x07f1);
 524                 } else {
 525                         /* ex 0,S390_lowcore.br_r1_tampoline */
 526                         EMIT4_DISP(0x44000000, REG_0, REG_0,
 527                                    offsetof(struct _lowcore, br_r1_trampoline));
 528                         /* j . */
 529                         EMIT4_PCREL(0xa7f40000, 0);
 530                 }
 531         }
 532 }
 533
 534 /*
 535  * Compile one eBPF instruction into s390x code
 536  *
 537  * NOTE: Use noinline because for gcov (-fprofile-arcs) gcc allocates a lot of
 538  * stack space for the large switch statement.
 539  */
 540 static noinline int bpf_jit_insn(struct bpf_jit *jit, struct bpf_prog *fp, int i)
 541 {
 542         struct bpf_insn *insn = &fp->insnsi[i];
 543         int jmp_off, last, insn_count = 1;
 544         unsigned int func_addr, mask;
 545         u32 dst_reg = insn->dst_reg;
 546         u32 src_reg = insn->src_reg;
 547         u32 *addrs = jit->addrs;
 548         s32 imm = insn->imm;
 549         s16 off = insn->off;
 550
 551         switch (insn->code) {
 552         /*
 553          * BPF_MOV
 554          */
 555         case BPF_ALU | BPF_MOV | BPF_X: /* dst = (u32) src */
 556                 /* llgfr %dst,%src */
 557                 EMIT4(0xb9160000, dst_reg, src_reg);
 558                 break;
 559         case BPF_ALU64 | BPF_MOV | BPF_X: /* dst = src */
 560                 /* lgr %dst,%src */
 561                 EMIT4(0xb9040000, dst_reg, src_reg);
 562                 break;
 563         case BPF_ALU | BPF_MOV | BPF_K: /* dst = (u32) imm */
 564                 /* llilf %dst,imm */
 565                 EMIT6_IMM(0xc00f0000, dst_reg, imm);
 566                 break;
 567         case BPF_ALU64 | BPF_MOV | BPF_K: /* dst = imm */
 568                 /* lgfi %dst,imm */
 569                 EMIT6_IMM(0xc0010000, dst_reg, imm);
 570                 break;
 571         /*
 572          * BPF_LD 64
 573          */
 574         case BPF_LD | BPF_IMM | BPF_DW: /* dst = (u64) imm */
 575         {
 576                 /* 16 byte instruction that uses two 'struct bpf_insn' */
 577                 u64 imm64;
 578
 579                 imm64 = (u64)(u32) insn[0].imm | ((u64)(u32) insn[1].imm) << 32;
 580                 /* lg %dst,<d(imm)>(%l) */
 581                 EMIT6_DISP_LH(0xe3000000, 0x0004, dst_reg, REG_0, REG_L,
 582                               EMIT_CONST_U64(imm64));
 583                 insn_count = 2;
 584                 break;
 585         }
 586         /*
 587          * BPF_ADD
 588          */
 589         case BPF_ALU | BPF_ADD | BPF_X: /* dst = (u32) dst + (u32) src */
 590                 /* ar %dst,%src */
 591                 EMIT2(0x1a00, dst_reg, src_reg);
 592                 EMIT_ZERO(dst_reg);
 593                 break;
 594         case BPF_ALU64 | BPF_ADD | BPF_X: /* dst = dst + src */
 595                 /* agr %dst,%src */
 596                 EMIT4(0xb9080000, dst_reg, src_reg);
 597                 break;
 598         case BPF_ALU | BPF_ADD | BPF_K: /* dst = (u32) dst + (u32) imm */
 599                 if (!imm)
 600                         break;
 601                 /* alfi %dst,imm */
 602                 EMIT6_IMM(0xc20b0000, dst_reg, imm);
 603                 EMIT_ZERO(dst_reg);
 604                 break;
 605         case BPF_ALU64 | BPF_ADD | BPF_K: /* dst = dst + imm */
 606                 if (!imm)
 607                         break;
 608                 /* agfi %dst,imm */
 609                 EMIT6_IMM(0xc2080000, dst_reg, imm);
 610                 break;
 611         /*
 612          * BPF_SUB
 613          */
 614         case BPF_ALU | BPF_SUB | BPF_X: /* dst = (u32) dst - (u32) src */
 615                 /* sr %dst,%src */
 616                 EMIT2(0x1b00, dst_reg, src_reg);
 617                 EMIT_ZERO(dst_reg);
 618                 break;
 619         case BPF_ALU64 | BPF_SUB | BPF_X: /* dst = dst - src */
 620                 /* sgr %dst,%src */
 621                 EMIT4(0xb9090000, dst_reg, src_reg);
 622                 break;
 623         case BPF_ALU | BPF_SUB | BPF_K: /* dst = (u32) dst - (u32) imm */
 624                 if (!imm)
 625                         break;
 626                 /* alfi %dst,-imm */
 627                 EMIT6_IMM(0xc20b0000, dst_reg, -imm);
 628                 EMIT_ZERO(dst_reg);
 629                 break;
 630         case BPF_ALU64 | BPF_SUB | BPF_K: /* dst = dst - imm */
 631                 if (!imm)
 632                         break;
 633                 /* agfi %dst,-imm */
 634                 EMIT6_IMM(0xc2080000, dst_reg, -imm);
 635                 break;
 636         /*
 637          * BPF_MUL
 638          */
 639         case BPF_ALU | BPF_MUL | BPF_X: /* dst = (u32) dst * (u32) src */
 640                 /* msr %dst,%src */
 641                 EMIT4(0xb2520000, dst_reg, src_reg);
 642                 EMIT_ZERO(dst_reg);
 643                 break;
 644         case BPF_ALU64 | BPF_MUL | BPF_X: /* dst = dst * src */
 645                 /* msgr %dst,%src */
 646                 EMIT4(0xb90c0000, dst_reg, src_reg);
 647                 break;
 648         case BPF_ALU | BPF_MUL | BPF_K: /* dst = (u32) dst * (u32) imm */
 649                 if (imm == 1)
 650                         break;
 651                 /* msfi %r5,imm */
 652                 EMIT6_IMM(0xc2010000, dst_reg, imm);
 653                 EMIT_ZERO(dst_reg);
 654                 break;
 655         case BPF_ALU64 | BPF_MUL | BPF_K: /* dst = dst * imm */
 656                 if (imm == 1)
 657                         break;
 658                 /* msgfi %dst,imm */
 659                 EMIT6_IMM(0xc2000000, dst_reg, imm);
 660                 break;
 661         /*
 662          * BPF_DIV / BPF_MOD
 663          */
 664         case BPF_ALU | BPF_DIV | BPF_X: /* dst = (u32) dst / (u32) src */
 665         case BPF_ALU | BPF_MOD | BPF_X: /* dst = (u32) dst % (u32) src */
 666         {
 667                 int rc_reg = BPF_OP(insn->code) == BPF_DIV ? REG_W1 : REG_W0;
 668
 669                 jit->seen |= SEEN_RET0;
 670                 /* ltr %src,%src (if src == 0 goto fail) */
 671                 EMIT2(0x1200, src_reg, src_reg);
 672                 /* jz <ret0> */
 673                 EMIT4_PCREL(0xa7840000, jit->ret0_ip - jit->prg);
 674                 /* lhi %w0,0 */
 675                 EMIT4_IMM(0xa7080000, REG_W0, 0);
 676                 /* lr %w1,%dst */
 677                 EMIT2(0x1800, REG_W1, dst_reg);
 678                 /* dlr %w0,%src */
 679                 EMIT4(0xb9970000, REG_W0, src_reg);
 680                 /* llgfr %dst,%rc */
 681                 EMIT4(0xb9160000, dst_reg, rc_reg);
 682                 break;
 683         }
 684         case BPF_ALU64 | BPF_DIV | BPF_X: /* dst = dst / src */
 685         case BPF_ALU64 | BPF_MOD | BPF_X: /* dst = dst % src */
 686         {
 687                 int rc_reg = BPF_OP(insn->code) == BPF_DIV ? REG_W1 : REG_W0;
 688
 689                 jit->seen |= SEEN_RET0;
 690                 /* ltgr %src,%src (if src == 0 goto fail) */
 691                 EMIT4(0xb9020000, src_reg, src_reg);
 692                 /* jz <ret0> */
 693                 EMIT4_PCREL(0xa7840000, jit->ret0_ip - jit->prg);
 694                 /* lghi %w0,0 */
 695                 EMIT4_IMM(0xa7090000, REG_W0, 0);
 696                 /* lgr %w1,%dst */
 697                 EMIT4(0xb9040000, REG_W1, dst_reg);
 698                 /* dlgr %w0,%dst */
 699                 EMIT4(0xb9870000, REG_W0, src_reg);
 700                 /* lgr %dst,%rc */
 701                 EMIT4(0xb9040000, dst_reg, rc_reg);
 702                 break;
 703         }
 704         case BPF_ALU | BPF_DIV | BPF_K: /* dst = (u32) dst / (u32) imm */
 705         case BPF_ALU | BPF_MOD | BPF_K: /* dst = (u32) dst % (u32) imm */
 706         {
 707                 int rc_reg = BPF_OP(insn->code) == BPF_DIV ? REG_W1 : REG_W0;
 708
 709                 if (imm == 1) {
 710                         if (BPF_OP(insn->code) == BPF_MOD)
 711                                 /* lhgi %dst,0 */
 712                                 EMIT4_IMM(0xa7090000, dst_reg, 0);
 713                         break;
 714                 }
 715                 /* lhi %w0,0 */
 716                 EMIT4_IMM(0xa7080000, REG_W0, 0);
 717                 /* lr %w1,%dst */
 718                 EMIT2(0x1800, REG_W1, dst_reg);
 719                 /* dl %w0,<d(imm)>(%l) */
 720                 EMIT6_DISP_LH(0xe3000000, 0x0097, REG_W0, REG_0, REG_L,
 721                               EMIT_CONST_U32(imm));
 722                 /* llgfr %dst,%rc */
 723                 EMIT4(0xb9160000, dst_reg, rc_reg);
 724                 break;
 725         }
 726         case BPF_ALU64 | BPF_DIV | BPF_K: /* dst = dst / imm */
 727         case BPF_ALU64 | BPF_MOD | BPF_K: /* dst = dst % imm */
 728         {
 729                 int rc_reg = BPF_OP(insn->code) == BPF_DIV ? REG_W1 : REG_W0;
 730
 731                 if (imm == 1) {
 732                         if (BPF_OP(insn->code) == BPF_MOD)
 733                                 /* lhgi %dst,0 */
 734                                 EMIT4_IMM(0xa7090000, dst_reg, 0);
 735                         break;
 736                 }
 737                 /* lghi %w0,0 */
 738                 EMIT4_IMM(0xa7090000, REG_W0, 0);
 739                 /* lgr %w1,%dst */
 740                 EMIT4(0xb9040000, REG_W1, dst_reg);
 741                 /* dlg %w0,<d(imm)>(%l) */
 742                 EMIT6_DISP_LH(0xe3000000, 0x0087, REG_W0, REG_0, REG_L,
 743                               EMIT_CONST_U64(imm));
 744                 /* lgr %dst,%rc */
 745                 EMIT4(0xb9040000, dst_reg, rc_reg);
 746                 break;
 747         }
 748         /*
 749          * BPF_AND
 750          */
 751         case BPF_ALU | BPF_AND | BPF_X: /* dst = (u32) dst & (u32) src */
 752                 /* nr %dst,%src */
 753                 EMIT2(0x1400, dst_reg, src_reg);
 754                 EMIT_ZERO(dst_reg);
 755                 break;
 756         case BPF_ALU64 | BPF_AND | BPF_X: /* dst = dst & src */
 757                 /* ngr %dst,%src */
 758                 EMIT4(0xb9800000, dst_reg, src_reg);
 759                 break;
 760         case BPF_ALU | BPF_AND | BPF_K: /* dst = (u32) dst & (u32) imm */
 761                 /* nilf %dst,imm */
 762                 EMIT6_IMM(0xc00b0000, dst_reg, imm);
 763                 EMIT_ZERO(dst_reg);
 764                 break;
 765         case BPF_ALU64 | BPF_AND | BPF_K: /* dst = dst & imm */
 766                 /* ng %dst,<d(imm)>(%l) */
 767                 EMIT6_DISP_LH(0xe3000000, 0x0080, dst_reg, REG_0, REG_L,
 768                               EMIT_CONST_U64(imm));
 769                 break;
 770         /*
 771          * BPF_OR
 772          */
 773         case BPF_ALU | BPF_OR | BPF_X: /* dst = (u32) dst | (u32) src */
 774                 /* or %dst,%src */
 775                 EMIT2(0x1600, dst_reg, src_reg);
 776                 EMIT_ZERO(dst_reg);
 777                 break;
 778         case BPF_ALU64 | BPF_OR | BPF_X: /* dst = dst | src */
 779                 /* ogr %dst,%src */
 780                 EMIT4(0xb9810000, dst_reg, src_reg);
 781                 break;
 782         case BPF_ALU | BPF_OR | BPF_K: /* dst = (u32) dst | (u32) imm */
 783                 /* oilf %dst,imm */
 784                 EMIT6_IMM(0xc00d0000, dst_reg, imm);
 785                 EMIT_ZERO(dst_reg);
 786                 break;
 787         case BPF_ALU64 | BPF_OR | BPF_K: /* dst = dst | imm */
 788                 /* og %dst,<d(imm)>(%l) */
 789                 EMIT6_DISP_LH(0xe3000000, 0x0081, dst_reg, REG_0, REG_L,
 790                               EMIT_CONST_U64(imm));
 791                 break;
 792         /*
 793          * BPF_XOR
 794          */
 795         case BPF_ALU | BPF_XOR | BPF_X: /* dst = (u32) dst ^ (u32) src */
 796                 /* xr %dst,%src */
 797                 EMIT2(0x1700, dst_reg, src_reg);
 798                 EMIT_ZERO(dst_reg);
 799                 break;
 800         case BPF_ALU64 | BPF_XOR | BPF_X: /* dst = dst ^ src */
 801                 /* xgr %dst,%src */
 802                 EMIT4(0xb9820000, dst_reg, src_reg);
 803                 break;
 804         case BPF_ALU | BPF_XOR | BPF_K: /* dst = (u32) dst ^ (u32) imm */
 805                 if (!imm)
 806                         break;
 807                 /* xilf %dst,imm */
 808                 EMIT6_IMM(0xc0070000, dst_reg, imm);
 809                 EMIT_ZERO(dst_reg);
 810                 break;
 811         case BPF_ALU64 | BPF_XOR | BPF_K: /* dst = dst ^ imm */
 812                 /* xg %dst,<d(imm)>(%l) */
 813                 EMIT6_DISP_LH(0xe3000000, 0x0082, dst_reg, REG_0, REG_L,
 814                               EMIT_CONST_U64(imm));
 815                 break;
 816         /*
 817          * BPF_LSH
 818          */
 819         case BPF_ALU | BPF_LSH | BPF_X: /* dst = (u32) dst << (u32) src */
 820                 /* sll %dst,0(%src) */
 821                 EMIT4_DISP(0x89000000, dst_reg, src_reg, 0);
 822                 EMIT_ZERO(dst_reg);
 823                 break;
 824         case BPF_ALU64 | BPF_LSH | BPF_X: /* dst = dst << src */
 825                 /* sllg %dst,%dst,0(%src) */
 826                 EMIT6_DISP_LH(0xeb000000, 0x000d, dst_reg, dst_reg, src_reg, 0);
 827                 break;
 828         case BPF_ALU | BPF_LSH | BPF_K: /* dst = (u32) dst << (u32) imm */
 829                 if (imm == 0)
 830                         break;
 831                 /* sll %dst,imm(%r0) */
 832                 EMIT4_DISP(0x89000000, dst_reg, REG_0, imm);
 833                 EMIT_ZERO(dst_reg);
 834                 break;
 835         case BPF_ALU64 | BPF_LSH | BPF_K: /* dst = dst << imm */
 836                 if (imm == 0)
 837                         break;
 838                 /* sllg %dst,%dst,imm(%r0) */
 839                 EMIT6_DISP_LH(0xeb000000, 0x000d, dst_reg, dst_reg, REG_0, imm);
 840                 break;
 841         /*
 842          * BPF_RSH
 843          */
 844         case BPF_ALU | BPF_RSH | BPF_X: /* dst = (u32) dst >> (u32) src */
 845                 /* srl %dst,0(%src) */
 846                 EMIT4_DISP(0x88000000, dst_reg, src_reg, 0);
 847                 EMIT_ZERO(dst_reg);
 848                 break;
 849         case BPF_ALU64 | BPF_RSH | BPF_X: /* dst = dst >> src */
 850                 /* srlg %dst,%dst,0(%src) */
 851                 EMIT6_DISP_LH(0xeb000000, 0x000c, dst_reg, dst_reg, src_reg, 0);
 852                 break;
 853         case BPF_ALU | BPF_RSH | BPF_K: /* dst = (u32) dst >> (u32) imm */
 854                 if (imm == 0)
 855                         break;
 856                 /* srl %dst,imm(%r0) */
 857                 EMIT4_DISP(0x88000000, dst_reg, REG_0, imm);
 858                 EMIT_ZERO(dst_reg);
 859                 break;
 860         case BPF_ALU64 | BPF_RSH | BPF_K: /* dst = dst >> imm */
 861                 if (imm == 0)
 862                         break;
 863                 /* srlg %dst,%dst,imm(%r0) */
 864                 EMIT6_DISP_LH(0xeb000000, 0x000c, dst_reg, dst_reg, REG_0, imm);
 865                 break;
 866         /*
 867          * BPF_ARSH
 868          */
 869         case BPF_ALU64 | BPF_ARSH | BPF_X: /* ((s64) dst) >>= src */
 870                 /* srag %dst,%dst,0(%src) */
 871                 EMIT6_DISP_LH(0xeb000000, 0x000a, dst_reg, dst_reg, src_reg, 0);
 872                 break;
 873         case BPF_ALU64 | BPF_ARSH | BPF_K: /* ((s64) dst) >>= imm */
 874                 if (imm == 0)
 875                         break;
 876                 /* srag %dst,%dst,imm(%r0) */
 877                 EMIT6_DISP_LH(0xeb000000, 0x000a, dst_reg, dst_reg, REG_0, imm);
 878                 break;
 879         /*
 880          * BPF_NEG
 881          */
 882         case BPF_ALU | BPF_NEG: /* dst = (u32) -dst */
 883                 /* lcr %dst,%dst */
 884                 EMIT2(0x1300, dst_reg, dst_reg);
 885                 EMIT_ZERO(dst_reg);
 886                 break;
 887         case BPF_ALU64 | BPF_NEG: /* dst = -dst */
 888                 /* lcgr %dst,%dst */
 889                 EMIT4(0xb9030000, dst_reg, dst_reg);
 890                 break;
 891         /*
 892          * BPF_FROM_BE/LE
 893          */
 894         case BPF_ALU | BPF_END | BPF_FROM_BE:
 895                 /* s390 is big endian, therefore only clear high order bytes */
 896                 switch (imm) {
 897                 case 16: /* dst = (u16) cpu_to_be16(dst) */
 898                         /* llghr %dst,%dst */
 899                         EMIT4(0xb9850000, dst_reg, dst_reg);
 900                         break;
 901                 case 32: /* dst = (u32) cpu_to_be32(dst) */
 902                         /* llgfr %dst,%dst */
 903                         EMIT4(0xb9160000, dst_reg, dst_reg);
 904                         break;
 905                 case 64: /* dst = (u64) cpu_to_be64(dst) */
 906                         break;
 907                 }
 908                 break;
 909         case BPF_ALU | BPF_END | BPF_FROM_LE:
 910                 switch (imm) {
 911                 case 16: /* dst = (u16) cpu_to_le16(dst) */
 912                         /* lrvr %dst,%dst */
 913                         EMIT4(0xb91f0000, dst_reg, dst_reg);
 914                         /* srl %dst,16(%r0) */
 915                         EMIT4_DISP(0x88000000, dst_reg, REG_0, 16);
 916                         /* llghr %dst,%dst */
 917                         EMIT4(0xb9850000, dst_reg, dst_reg);
 918                         break;
 919                 case 32: /* dst = (u32) cpu_to_le32(dst) */
 920                         /* lrvr %dst,%dst */
 921                         EMIT4(0xb91f0000, dst_reg, dst_reg);
 922                         /* llgfr %dst,%dst */
 923                         EMIT4(0xb9160000, dst_reg, dst_reg);
 924                         break;
 925                 case 64: /* dst = (u64) cpu_to_le64(dst) */
 926                         /* lrvgr %dst,%dst */
 927                         EMIT4(0xb90f0000, dst_reg, dst_reg);
 928                         break;
 929                 }
 930                 break;
 931         /*
 932          * BPF_ST(X)
 933          */
 934         case BPF_STX | BPF_MEM | BPF_B: /* *(u8 *)(dst + off) = src_reg */
 935                 /* stcy %src,off(%dst) */
 936                 EMIT6_DISP_LH(0xe3000000, 0x0072, src_reg, dst_reg, REG_0, off);
 937                 jit->seen |= SEEN_MEM;
 938                 break;
 939         case BPF_STX | BPF_MEM | BPF_H: /* (u16 *)(dst + off) = src */
 940                 /* sthy %src,off(%dst) */
 941                 EMIT6_DISP_LH(0xe3000000, 0x0070, src_reg, dst_reg, REG_0, off);
 942                 jit->seen |= SEEN_MEM;
 943                 break;
 944         case BPF_STX | BPF_MEM | BPF_W: /* *(u32 *)(dst + off) = src */
 945                 /* sty %src,off(%dst) */
 946                 EMIT6_DISP_LH(0xe3000000, 0x0050, src_reg, dst_reg, REG_0, off);
 947                 jit->seen |= SEEN_MEM;
 948                 break;
 949         case BPF_STX | BPF_MEM | BPF_DW: /* (u64 *)(dst + off) = src */
 950                 /* stg %src,off(%dst) */
 951                 EMIT6_DISP_LH(0xe3000000, 0x0024, src_reg, dst_reg, REG_0, off);
 952                 jit->seen |= SEEN_MEM;
 953                 break;
 954         case BPF_ST | BPF_MEM | BPF_B: /* *(u8 *)(dst + off) = imm */
 955                 /* lhi %w0,imm */
 956                 EMIT4_IMM(0xa7080000, REG_W0, (u8) imm);
 957                 /* stcy %w0,off(dst) */
 958                 EMIT6_DISP_LH(0xe3000000, 0x0072, REG_W0, dst_reg, REG_0, off);
 959                 jit->seen |= SEEN_MEM;
 960                 break;
 961         case BPF_ST | BPF_MEM | BPF_H: /* (u16 *)(dst + off) = imm */
 962                 /* lhi %w0,imm */
 963                 EMIT4_IMM(0xa7080000, REG_W0, (u16) imm);
 964                 /* sthy %w0,off(dst) */
 965                 EMIT6_DISP_LH(0xe3000000, 0x0070, REG_W0, dst_reg, REG_0, off);
 966                 jit->seen |= SEEN_MEM;
 967                 break;
 968         case BPF_ST | BPF_MEM | BPF_W: /* *(u32 *)(dst + off) = imm */
 969                 /* llilf %w0,imm  */
 970                 EMIT6_IMM(0xc00f0000, REG_W0, (u32) imm);
 971                 /* sty %w0,off(%dst) */
 972                 EMIT6_DISP_LH(0xe3000000, 0x0050, REG_W0, dst_reg, REG_0, off);
 973                 jit->seen |= SEEN_MEM;
 974                 break;
 975         case BPF_ST | BPF_MEM | BPF_DW: /* *(u64 *)(dst + off) = imm */
 976                 /* lgfi %w0,imm */
 977                 EMIT6_IMM(0xc0010000, REG_W0, imm);
 978                 /* stg %w0,off(%dst) */
 979                 EMIT6_DISP_LH(0xe3000000, 0x0024, REG_W0, dst_reg, REG_0, off);
 980                 jit->seen |= SEEN_MEM;
 981                 break;
 982         /*
 983          * BPF_STX XADD (atomic_add)
 984          */
 985         case BPF_STX | BPF_XADD | BPF_W: /* *(u32 *)(dst + off) += src */
 986                 /* laal %w0,%src,off(%dst) */
 987                 EMIT6_DISP_LH(0xeb000000, 0x00fa, REG_W0, src_reg,
 988                               dst_reg, off);
 989                 jit->seen |= SEEN_MEM;
 990                 break;
 991         case BPF_STX | BPF_XADD | BPF_DW: /* *(u64 *)(dst + off) += src */
 992                 /* laalg %w0,%src,off(%dst) */
 993                 EMIT6_DISP_LH(0xeb000000, 0x00ea, REG_W0, src_reg,
 994                               dst_reg, off);
 995                 jit->seen |= SEEN_MEM;
 996                 break;
 997         /*
 998          * BPF_LDX
 999          */
1000         case BPF_LDX | BPF_MEM | BPF_B: /* dst = *(u8 *)(ul) (src + off) */
1001                 /* llgc %dst,0(off,%src) */
1002                 EMIT6_DISP_LH(0xe3000000, 0x0090, dst_reg, src_reg, REG_0, off);
1003                 jit->seen |= SEEN_MEM;
1004                 break;
1005         case BPF_LDX | BPF_MEM | BPF_H: /* dst = *(u16 *)(ul) (src + off) */
1006                 /* llgh %dst,0(off,%src) */
1007                 EMIT6_DISP_LH(0xe3000000, 0x0091, dst_reg, src_reg, REG_0, off);
1008                 jit->seen |= SEEN_MEM;
1009                 break;
1010         case BPF_LDX | BPF_MEM | BPF_W: /* dst = *(u32 *)(ul) (src + off) */
1011                 /* llgf %dst,off(%src) */
1012                 jit->seen |= SEEN_MEM;
1013                 EMIT6_DISP_LH(0xe3000000, 0x0016, dst_reg, src_reg, REG_0, off);
1014                 break;
1015         case BPF_LDX | BPF_MEM | BPF_DW: /* dst = *(u64 *)(ul) (src + off) */
1016                 /* lg %dst,0(off,%src) */
1017                 jit->seen |= SEEN_MEM;
1018                 EMIT6_DISP_LH(0xe3000000, 0x0004, dst_reg, src_reg, REG_0, off);
1019                 break;
1020         /*
1021          * BPF_JMP / CALL
1022          */
1023         case BPF_JMP | BPF_CALL:
1024         {
1025                 /*
1026                  * b0 = (__bpf_call_base + imm)(b1, b2, b3, b4, b5)
1027                  */
1028                 const u64 func = (u64)__bpf_call_base + imm;
1029
1030                 REG_SET_SEEN(BPF_REG_5);
1031                 jit->seen |= SEEN_FUNC;
1032                 /* lg %w1,<d(imm)>(%l) */
1033                 EMIT6_DISP_LH(0xe3000000, 0x0004, REG_W1, REG_0, REG_L,
1034                               EMIT_CONST_U64(func));
1035                 if (IS_ENABLED(CC_USING_EXPOLINE) && !nospec_disable) {
1036                         /* brasl %r14,__s390_indirect_jump_r1 */
1037                         EMIT6_PCREL_RILB(0xc0050000, REG_14, jit->r1_thunk_ip);
1038                 } else {
1039                         /* basr %r14,%w1 */
1040                         EMIT2(0x0d00, REG_14, REG_W1);
1041                 }
1042                 /* lgr %b0,%r2: load return value into %b0 */
1043                 EMIT4(0xb9040000, BPF_REG_0, REG_2);
1044                 if (bpf_helper_changes_skb_data((void *)func)) {
1045                         jit->seen |= SEEN_SKB_CHANGE;
1046                         /* lg %b1,ST_OFF_SKBP(%r15) */
1047                         EMIT6_DISP_LH(0xe3000000, 0x0004, BPF_REG_1, REG_0,
1048                                       REG_15, STK_OFF_SKBP);
1049                         emit_load_skb_data_hlen(jit);
1050                 }
1051                 break;
1052         }
1053         case BPF_JMP | BPF_CALL | BPF_X:
1054                 /*
1055                  * Implicit input:
1056                  *  B1: pointer to ctx
1057                  *  B2: pointer to bpf_array
1058                  *  B3: index in bpf_array
1059                  */
1060                 jit->seen |= SEEN_TAIL_CALL;
1061
1062                 /*
1063                  * if (index >= array->map.max_entries)
1064                  *         goto out;
1065                  */
1066
1067                 /* llgf %w1,map.max_entries(%b2) */
1068                 EMIT6_DISP_LH(0xe3000000, 0x0016, REG_W1, REG_0, BPF_REG_2,
1069                               offsetof(struct bpf_array, map.max_entries));
1070                 /* clrj %b3,%w1,0xa,label0: if (u32)%b3 >= (u32)%w1 goto out */
1071                 EMIT6_PCREL_LABEL(0xec000000, 0x0077, BPF_REG_3,
1072                                   REG_W1, 0, 0xa);
1073
1074                 /*
1075                  * if (tail_call_cnt++ > MAX_TAIL_CALL_CNT)
1076                  *         goto out;
1077                  */
1078
1079                 if (jit->seen & SEEN_STACK)
1080                         off = STK_OFF_TCCNT + STK_OFF;
1081                 else
1082                         off = STK_OFF_TCCNT;
1083                 /* lhi %w0,1 */
1084                 EMIT4_IMM(0xa7080000, REG_W0, 1);
1085                 /* laal %w1,%w0,off(%r15) */
1086                 EMIT6_DISP_LH(0xeb000000, 0x00fa, REG_W1, REG_W0, REG_15, off);
1087                 /* clij %w1,MAX_TAIL_CALL_CNT,0x2,label0 */
1088                 EMIT6_PCREL_IMM_LABEL(0xec000000, 0x007f, REG_W1,
1089                                       MAX_TAIL_CALL_CNT, 0, 0x2);
1090
1091                 /*
1092                  * prog = array->ptrs[index];
1093                  * if (prog == NULL)
1094                  *         goto out;
1095                  */
1096
1097                 /* llgfr %r1,%b3: %r1 = (u32) index */
1098                 EMIT4(0xb9160000, REG_1, BPF_REG_3);
1099                 /* sllg %r1,%r1,3: %r1 *= 8 */
1100                 EMIT6_DISP_LH(0xeb000000, 0x000d, REG_1, REG_1, REG_0, 3);
1101                 /* lg %r1,prog(%b2,%r1) */
1102                 EMIT6_DISP_LH(0xe3000000, 0x0004, REG_1, BPF_REG_2,
1103                               REG_1, offsetof(struct bpf_array, ptrs));
1104                 /* clgij %r1,0,0x8,label0 */
1105                 EMIT6_PCREL_IMM_LABEL(0xec000000, 0x007d, REG_1, 0, 0, 0x8);
1106
1107                 /*
1108                  * Restore registers before calling function
1109                  */
1110                 save_restore_regs(jit, REGS_RESTORE);
1111
1112                 /*
1113                  * goto *(prog->bpf_func + tail_call_start);
1114                  */
1115
1116                 /* lg %r1,bpf_func(%r1) */
1117                 EMIT6_DISP_LH(0xe3000000, 0x0004, REG_1, REG_1, REG_0,
1118                               offsetof(struct bpf_prog, bpf_func));
1119                 /* bc 0xf,tail_call_start(%r1) */
1120                 _EMIT4(0x47f01000 + jit->tail_call_start);
1121                 /* out: */
1122                 jit->labels[0] = jit->prg;
1123                 break;
1124         case BPF_JMP | BPF_EXIT: /* return b0 */
1125                 last = (i == fp->len - 1) ? 1 : 0;
1126                 if (last && !(jit->seen & SEEN_RET0))
1127                         break;
1128                 /* j <exit> */
1129                 EMIT4_PCREL(0xa7f40000, jit->exit_ip - jit->prg);
1130                 break;
1131         /*
1132          * Branch relative (number of skipped instructions) to offset on
1133          * condition.
1134          *
1135          * Condition code to mask mapping:
1136          *
1137          * CC | Description        | Mask
1138          * ------------------------------
1139          * 0  | Operands equal     |    8
1140          * 1  | First operand low  |    4
1141          * 2  | First operand high |    2
1142          * 3  | Unused             |    1
1143          *
1144          * For s390x relative branches: ip = ip + off_bytes
1145          * For BPF relative branches:   insn = insn + off_insns + 1
1146          *
1147          * For example for s390x with offset 0 we jump to the branch
1148          * instruction itself (loop) and for BPF with offset 0 we
1149          * branch to the instruction behind the branch.
1150          */
1151         case BPF_JMP | BPF_JA: /* if (true) */
1152                 mask = 0xf000; /* j */
1153                 goto branch_oc;
1154         case BPF_JMP | BPF_JSGT | BPF_K: /* ((s64) dst > (s64) imm) */
1155                 mask = 0x2000; /* jh */
1156                 goto branch_ks;
1157         case BPF_JMP | BPF_JSGE | BPF_K: /* ((s64) dst >= (s64) imm) */
1158                 mask = 0xa000; /* jhe */
1159                 goto branch_ks;
1160         case BPF_JMP | BPF_JGT | BPF_K: /* (dst_reg > imm) */
1161                 mask = 0x2000; /* jh */
1162                 goto branch_ku;
1163         case BPF_JMP | BPF_JGE | BPF_K: /* (dst_reg >= imm) */
1164                 mask = 0xa000; /* jhe */
1165                 goto branch_ku;
1166         case BPF_JMP | BPF_JNE | BPF_K: /* (dst_reg != imm) */
1167                 mask = 0x7000; /* jne */
1168                 goto branch_ku;
1169         case BPF_JMP | BPF_JEQ | BPF_K: /* (dst_reg == imm) */
1170                 mask = 0x8000; /* je */
1171                 goto branch_ku;
1172         case BPF_JMP | BPF_JSET | BPF_K: /* (dst_reg & imm) */
1173                 mask = 0x7000; /* jnz */
1174                 /* lgfi %w1,imm (load sign extend imm) */
1175                 EMIT6_IMM(0xc0010000, REG_W1, imm);
1176                 /* ngr %w1,%dst */
1177                 EMIT4(0xb9800000, REG_W1, dst_reg);
1178                 goto branch_oc;
1179
1180         case BPF_JMP | BPF_JSGT | BPF_X: /* ((s64) dst > (s64) src) */
1181                 mask = 0x2000; /* jh */
1182                 goto branch_xs;
1183         case BPF_JMP | BPF_JSGE | BPF_X: /* ((s64) dst >= (s64) src) */
1184                 mask = 0xa000; /* jhe */
1185                 goto branch_xs;
1186         case BPF_JMP | BPF_JGT | BPF_X: /* (dst > src) */
1187                 mask = 0x2000; /* jh */
1188                 goto branch_xu;
1189         case BPF_JMP | BPF_JGE | BPF_X: /* (dst >= src) */
1190                 mask = 0xa000; /* jhe */
1191                 goto branch_xu;
1192         case BPF_JMP | BPF_JNE | BPF_X: /* (dst != src) */
1193                 mask = 0x7000; /* jne */
1194                 goto branch_xu;
1195         case BPF_JMP | BPF_JEQ | BPF_X: /* (dst == src) */
1196                 mask = 0x8000; /* je */
1197                 goto branch_xu;
1198         case BPF_JMP | BPF_JSET | BPF_X: /* (dst & src) */
1199                 mask = 0x7000; /* jnz */
1200                 /* ngrk %w1,%dst,%src */
1201                 EMIT4_RRF(0xb9e40000, REG_W1, dst_reg, src_reg);
1202                 goto branch_oc;
1203 branch_ks:
1204                 /* lgfi %w1,imm (load sign extend imm) */
1205                 EMIT6_IMM(0xc0010000, REG_W1, imm);
1206                 /* cgrj %dst,%w1,mask,off */
1207                 EMIT6_PCREL(0xec000000, 0x0064, dst_reg, REG_W1, i, off, mask);
1208                 break;
1209 branch_ku:
1210                 /* lgfi %w1,imm (load sign extend imm) */
1211                 EMIT6_IMM(0xc0010000, REG_W1, imm);
1212                 /* clgrj %dst,%w1,mask,off */
1213                 EMIT6_PCREL(0xec000000, 0x0065, dst_reg, REG_W1, i, off, mask);
1214                 break;
1215 branch_xs:
1216                 /* cgrj %dst,%src,mask,off */
1217                 EMIT6_PCREL(0xec000000, 0x0064, dst_reg, src_reg, i, off, mask);
1218                 break;
1219 branch_xu:
1220                 /* clgrj %dst,%src,mask,off */
1221                 EMIT6_PCREL(0xec000000, 0x0065, dst_reg, src_reg, i, off, mask);
1222                 break;
1223 branch_oc:
1224                 /* brc mask,jmp_off (branch instruction needs 4 bytes) */
1225                 jmp_off = addrs[i + off + 1] - (addrs[i + 1] - 4);
1226                 EMIT4_PCREL(0xa7040000 | mask << 8, jmp_off);
1227                 break;
1228         /*
1229          * BPF_LD
1230          */
1231         case BPF_LD | BPF_ABS | BPF_B: /* b0 = *(u8 *) (skb->data+imm) */
1232         case BPF_LD | BPF_IND | BPF_B: /* b0 = *(u8 *) (skb->data+imm+src) */
1233                 if ((BPF_MODE(insn->code) == BPF_ABS) && (imm >= 0))
1234                         func_addr = __pa(sk_load_byte_pos);
1235                 else
1236                         func_addr = __pa(sk_load_byte);
1237                 goto call_fn;
1238         case BPF_LD | BPF_ABS | BPF_H: /* b0 = *(u16 *) (skb->data+imm) */
1239         case BPF_LD | BPF_IND | BPF_H: /* b0 = *(u16 *) (skb->data+imm+src) */
1240                 if ((BPF_MODE(insn->code) == BPF_ABS) && (imm >= 0))
1241                         func_addr = __pa(sk_load_half_pos);
1242                 else
1243                         func_addr = __pa(sk_load_half);
1244                 goto call_fn;
1245         case BPF_LD | BPF_ABS | BPF_W: /* b0 = *(u32 *) (skb->data+imm) */
1246         case BPF_LD | BPF_IND | BPF_W: /* b0 = *(u32 *) (skb->data+imm+src) */
1247                 if ((BPF_MODE(insn->code) == BPF_ABS) && (imm >= 0))
1248                         func_addr = __pa(sk_load_word_pos);
1249                 else
1250                         func_addr = __pa(sk_load_word);
1251                 goto call_fn;
1252 call_fn:
1253                 jit->seen |= SEEN_SKB | SEEN_RET0 | SEEN_FUNC;
1254                 REG_SET_SEEN(REG_14); /* Return address of possible func call */
1255
1256                 /*
1257                  * Implicit input:
1258                  *  BPF_REG_6    (R7) : skb pointer
1259                  *  REG_SKB_DATA (R12): skb data pointer
1260                  *
1261                  * Calculated input:
1262                  *  BPF_REG_2    (R3) : offset of byte(s) to fetch in skb
1263                  *  BPF_REG_5    (R6) : return address
1264                  *
1265                  * Output:
1266                  *  BPF_REG_0    (R14): data read from skb
1267                  *
1268                  * Scratch registers (BPF_REG_1-5)
1269                  */
1270
1271                 /* Call function: llilf %w1,func_addr  */
1272                 EMIT6_IMM(0xc00f0000, REG_W1, func_addr);
1273
1274                 /* Offset: lgfi %b2,imm */
1275                 EMIT6_IMM(0xc0010000, BPF_REG_2, imm);
1276                 if (BPF_MODE(insn->code) == BPF_IND)
1277                         /* agfr %b2,%src (%src is s32 here) */
1278                         EMIT4(0xb9180000, BPF_REG_2, src_reg);
1279
1280                 /* basr %b5,%w1 (%b5 is call saved) */
1281                 EMIT2(0x0d00, BPF_REG_5, REG_W1);
1282
1283                 /*
1284                  * Note: For fast access we jump directly after the
1285                  * jnz instruction from bpf_jit.S
1286                  */
1287                 /* jnz <ret0> */
1288                 EMIT4_PCREL(0xa7740000, jit->ret0_ip - jit->prg);
1289                 break;
1290         default: /* too complex, give up */
1291                 pr_err("Unknown opcode %02x\n", insn->code);
1292                 return -1;
1293         }
1294         return insn_count;
1295 }
1296
1297 /*
1298  * Compile eBPF program into s390x code
1299  */
1300 static int bpf_jit_prog(struct bpf_jit *jit, struct bpf_prog *fp)
1301 {
1302         int i, insn_count;
1303
1304         jit->lit = jit->lit_start;
1305         jit->prg = 0;
1306
1307         bpf_jit_prologue(jit, bpf_prog_was_classic(fp));
1308         for (i = 0; i < fp->len; i += insn_count) {
1309                 insn_count = bpf_jit_insn(jit, fp, i);
1310                 if (insn_count < 0)
1311                         return -1;
1312                 /* Next instruction address */
1313                 jit->addrs[i + insn_count] = jit->prg;
1314         }
1315         bpf_jit_epilogue(jit);
1316
1317         jit->lit_start = jit->prg;
1318         jit->size = jit->lit;
1319         jit->size_prg = jit->prg;
1320         return 0;
1321 }
1322
1323 /*
1324  * Classic BPF function stub. BPF programs will be converted into
1325  * eBPF and then bpf_int_jit_compile() will be called.
1326  */
1327 void bpf_jit_compile(struct bpf_prog *fp)
1328 {
1329 }
1330
1331 /*
1332  * Compile eBPF program "fp"
1333  */
1334 void bpf_int_jit_compile(struct bpf_prog *fp)
1335 {
1336         struct bpf_binary_header *header;
1337         struct bpf_jit jit;
1338         int pass;
1339
1340         if (!bpf_jit_enable)
1341                 return;
1342         memset(&jit, 0, sizeof(jit));
1343         jit.addrs = kcalloc(fp->len + 1, sizeof(*jit.addrs), GFP_KERNEL);
1344         if (jit.addrs == NULL)
1345                 return;
1346         /*
1347          * Three initial passes:
1348          *   - 1/2: Determine clobbered registers
1349          *   - 3:   Calculate program size and addrs arrray
1350          */
1351         for (pass = 1; pass <= 3; pass++) {
1352                 if (bpf_jit_prog(&jit, fp))
1353                         goto free_addrs;
1354         }
1355         /*
1356          * Final pass: Allocate and generate program
1357          */
1358         if (jit.size >= BPF_SIZE_MAX)
1359                 goto free_addrs;
1360         header = bpf_jit_binary_alloc(jit.size, &jit.prg_buf, 2, jit_fill_hole);
1361         if (!header)
1362                 goto free_addrs;
1363         if (bpf_jit_prog(&jit, fp))
1364                 goto free_addrs;
1365         if (bpf_jit_enable > 1) {
1366                 bpf_jit_dump(fp->len, jit.size, pass, jit.prg_buf);
1367                 if (jit.prg_buf)
1368                         print_fn_code(jit.prg_buf, jit.size_prg);
1369         }
1370         if (jit.prg_buf) {
1371                 set_memory_ro((unsigned long)header, header->pages);
1372                 fp->bpf_func = (void *) jit.prg_buf;
1373                 fp->jited = 1;
1374         }
1375 free_addrs:
1376         kfree(jit.addrs);
1377 }
1378
1379 /*
1380  * Free eBPF program
1381  */
1382 void bpf_jit_free(struct bpf_prog *fp)
1383 {
1384         unsigned long addr = (unsigned long)fp->bpf_func & PAGE_MASK;
1385         struct bpf_binary_header *header = (void *)addr;
1386
1387         if (!fp->jited)
1388                 goto free_filter;
1389
1390         set_memory_rw(addr, header->pages);
1391         bpf_jit_binary_free(header);
1392
1393 free_filter:
1394         bpf_prog_unlock_free(fp);
1395 }