arch/powerpc/include/asm/io.h

   1 #ifndef _ASM_POWERPC_IO_H
   2 #define _ASM_POWERPC_IO_H
   3 #ifdef __KERNEL__
   4
   5 #define ARCH_HAS_IOREMAP_WC
   6
   7 /*
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License
  10  * as published by the Free Software Foundation; either version
  11  * 2 of the License, or (at your option) any later version.
  12  */
  13
  14 /* Check of existence of legacy devices */
  15 extern int check_legacy_ioport(unsigned long base_port);
  16 #define I8042_DATA_REG  0x60
  17 #define FDC_BASE        0x3f0
  18
  19 #if defined(CONFIG_PPC64) && defined(CONFIG_PCI)
  20 extern struct pci_dev *isa_bridge_pcidev;
  21 /*
  22  * has legacy ISA devices ?
  23  */
  24 #define arch_has_dev_port()     (isa_bridge_pcidev != NULL || isa_io_special)
  25 #endif
  26
  27 #include <linux/device.h>
  28 #include <linux/compiler.h>
  29 #include <asm/page.h>
  30 #include <asm/byteorder.h>
  31 #include <asm/synch.h>
  32 #include <asm/delay.h>
  33 #include <asm/mmu.h>
  34 #include <asm/ppc_asm.h>
  35
  36 #ifdef CONFIG_PPC64
  37 #include <asm/paca.h>
  38 #endif
  39
  40 #define SIO_CONFIG_RA   0x398
  41 #define SIO_CONFIG_RD   0x399
  42
  43 #define SLOW_DOWN_IO
  44
  45 /* 32 bits uses slightly different variables for the various IO
  46  * bases. Most of this file only uses _IO_BASE though which we
  47  * define properly based on the platform
  48  */
  49 #ifndef CONFIG_PCI
  50 #define _IO_BASE        0
  51 #define _ISA_MEM_BASE   0
  52 #define PCI_DRAM_OFFSET 0
  53 #elif defined(CONFIG_PPC32)
  54 #define _IO_BASE        isa_io_base
  55 #define _ISA_MEM_BASE   isa_mem_base
  56 #define PCI_DRAM_OFFSET pci_dram_offset
  57 #else
  58 #define _IO_BASE        pci_io_base
  59 #define _ISA_MEM_BASE   isa_mem_base
  60 #define PCI_DRAM_OFFSET 0
  61 #endif
  62
  63 extern unsigned long isa_io_base;
  64 extern unsigned long pci_io_base;
  65 extern unsigned long pci_dram_offset;
  66
  67 extern resource_size_t isa_mem_base;
  68
  69 /* Boolean set by platform if PIO accesses are suppored while _IO_BASE
  70  * is not set or addresses cannot be translated to MMIO. This is typically
  71  * set when the platform supports "special" PIO accesses via a non memory
  72  * mapped mechanism, and allows things like the early udbg UART code to
  73  * function.
  74  */
  75 extern bool isa_io_special;
  76
  77 #ifdef CONFIG_PPC32
  78 #if defined(CONFIG_PPC_INDIRECT_PIO) || defined(CONFIG_PPC_INDIRECT_MMIO)
  79 #error CONFIG_PPC_INDIRECT_{PIO,MMIO} are not yet supported on 32 bits
  80 #endif
  81 #endif
  82
  83 /*
  84  *
  85  * Low level MMIO accessors
  86  *
  87  * This provides the non-bus specific accessors to MMIO. Those are PowerPC
  88  * specific and thus shouldn't be used in generic code. The accessors
  89  * provided here are:
  90  *
  91  *      in_8, in_le16, in_be16, in_le32, in_be32, in_le64, in_be64
  92  *      out_8, out_le16, out_be16, out_le32, out_be32, out_le64, out_be64
  93  *      _insb, _insw_ns, _insl_ns, _outsb, _outsw_ns, _outsl_ns
  94  *
  95  * Those operate directly on a kernel virtual address. Note that the prototype
  96  * for the out_* accessors has the arguments in opposite order from the usual
  97  * linux PCI accessors. Unlike those, they take the address first and the value
  98  * next.
  99  *
 100  * Note: I might drop the _ns suffix on the stream operations soon as it is
 101  * simply normal for stream operations to not swap in the first place.
 102  *
 103  */
 104
 105 #ifdef CONFIG_PPC64
 106 #define IO_SET_SYNC_FLAG()      do { local_paca->io_sync = 1; } while(0)
 107 #else
 108 #define IO_SET_SYNC_FLAG()
 109 #endif
 110
 111 /* gcc 4.0 and older doesn't have 'Z' constraint */
 112 #if __GNUC__ < 4 || (__GNUC__ == 4 && __GNUC_MINOR__ == 0)
 113 #define DEF_MMIO_IN_X(name, size, insn)                         \
 114 static inline u##size name(const volatile u##size __iomem *addr)        \
 115 {                                                                       \
 116         u##size ret;                                                    \
 117         __asm__ __volatile__("sync;"#insn" %0,0,%1;twi 0,%0,0;isync"    \
 118                 : "=r" (ret) : "r" (addr), "m" (*addr) : "memory");     \
 119         return ret;                                                     \
 120 }
 121
 122 #define DEF_MMIO_OUT_X(name, size, insn)                                \
 123 static inline void name(volatile u##size __iomem *addr, u##size val)    \
 124 {                                                                       \
 125         __asm__ __volatile__("sync;"#insn" %1,0,%2"                     \
 126                 : "=m" (*addr) : "r" (val), "r" (addr) : "memory");     \
 127         IO_SET_SYNC_FLAG();                                             \
 128 }
 129 #else /* newer gcc */
 130 #define DEF_MMIO_IN_X(name, size, insn)                         \
 131 static inline u##size name(const volatile u##size __iomem *addr)        \
 132 {                                                                       \
 133         u##size ret;                                                    \
 134         __asm__ __volatile__("sync;"#insn" %0,%y1;twi 0,%0,0;isync"     \
 135                 : "=r" (ret) : "Z" (*addr) : "memory");                 \
 136         return ret;                                                     \
 137 }
 138
 139 #define DEF_MMIO_OUT_X(name, size, insn)                                \
 140 static inline void name(volatile u##size __iomem *addr, u##size val)    \
 141 {                                                                       \
 142         __asm__ __volatile__("sync;"#insn" %1,%y0"                      \
 143                 : "=Z" (*addr) : "r" (val) : "memory");                 \
 144         IO_SET_SYNC_FLAG();                                             \
 145 }
 146 #endif
 147
 148 #define DEF_MMIO_IN_D(name, size, insn)                         \
 149 static inline u##size name(const volatile u##size __iomem *addr)        \
 150 {                                                                       \
 151         u##size ret;                                                    \
 152         __asm__ __volatile__("sync;"#insn"%U1%X1 %0,%1;twi 0,%0,0;isync"\
 153                 : "=r" (ret) : "m" (*addr) : "memory");                 \
 154         return ret;                                                     \
 155 }
 156
 157 #define DEF_MMIO_OUT_D(name, size, insn)                                \
 158 static inline void name(volatile u##size __iomem *addr, u##size val)    \
 159 {                                                                       \
 160         __asm__ __volatile__("sync;"#insn"%U0%X0 %1,%0"                 \
 161                 : "=m" (*addr) : "r" (val) : "memory");                 \
 162         IO_SET_SYNC_FLAG();                                             \
 163 }
 164
 165 DEF_MMIO_IN_D(in_8,     8, lbz);
 166 DEF_MMIO_OUT_D(out_8,   8, stb);
 167
 168 #ifdef __BIG_ENDIAN__
 169 DEF_MMIO_IN_D(in_be16, 16, lhz);
 170 DEF_MMIO_IN_D(in_be32, 32, lwz);
 171 DEF_MMIO_IN_X(in_le16, 16, lhbrx);
 172 DEF_MMIO_IN_X(in_le32, 32, lwbrx);
 173
 174 DEF_MMIO_OUT_D(out_be16, 16, sth);
 175 DEF_MMIO_OUT_D(out_be32, 32, stw);
 176 DEF_MMIO_OUT_X(out_le16, 16, sthbrx);
 177 DEF_MMIO_OUT_X(out_le32, 32, stwbrx);
 178 #else
 179 DEF_MMIO_IN_X(in_be16, 16, lhbrx);
 180 DEF_MMIO_IN_X(in_be32, 32, lwbrx);
 181 DEF_MMIO_IN_D(in_le16, 16, lhz);
 182 DEF_MMIO_IN_D(in_le32, 32, lwz);
 183
 184 DEF_MMIO_OUT_X(out_be16, 16, sthbrx);
 185 DEF_MMIO_OUT_X(out_be32, 32, stwbrx);
 186 DEF_MMIO_OUT_D(out_le16, 16, sth);
 187 DEF_MMIO_OUT_D(out_le32, 32, stw);
 188
 189 #endif /* __BIG_ENDIAN */
 190
 191 #ifdef __powerpc64__
 192
 193 #ifdef __BIG_ENDIAN__
 194 DEF_MMIO_OUT_D(out_be64, 64, std);
 195 DEF_MMIO_IN_D(in_be64, 64, ld);
 196
 197 /* There is no asm instructions for 64 bits reverse loads and stores */
 198 static inline u64 in_le64(const volatile u64 __iomem *addr)
 199 {
 200         return swab64(in_be64(addr));
 201 }
 202
 203 static inline void out_le64(volatile u64 __iomem *addr, u64 val)
 204 {
 205         out_be64(addr, swab64(val));
 206 }
 207 #else
 208 DEF_MMIO_OUT_D(out_le64, 64, std);
 209 DEF_MMIO_IN_D(in_le64, 64, ld);
 210
 211 /* There is no asm instructions for 64 bits reverse loads and stores */
 212 static inline u64 in_be64(const volatile u64 __iomem *addr)
 213 {
 214         return swab64(in_le64(addr));
 215 }
 216
 217 static inline void out_be64(volatile u64 __iomem *addr, u64 val)
 218 {
 219         out_le64(addr, swab64(val));
 220 }
 221
 222 #endif
 223 #endif /* __powerpc64__ */
 224
 225 /*
 226  * Low level IO stream instructions are defined out of line for now
 227  */
 228 extern void _insb(const volatile u8 __iomem *addr, void *buf, long count);
 229 extern void _outsb(volatile u8 __iomem *addr,const void *buf,long count);
 230 extern void _insw_ns(const volatile u16 __iomem *addr, void *buf, long count);
 231 extern void _outsw_ns(volatile u16 __iomem *addr, const void *buf, long count);
 232 extern void _insl_ns(const volatile u32 __iomem *addr, void *buf, long count);
 233 extern void _outsl_ns(volatile u32 __iomem *addr, const void *buf, long count);
 234
 235 /* The _ns naming is historical and will be removed. For now, just #define
 236  * the non _ns equivalent names
 237  */
 238 #define _insw   _insw_ns
 239 #define _insl   _insl_ns
 240 #define _outsw  _outsw_ns
 241 #define _outsl  _outsl_ns
 242
 243
 244 /*
 245  * memset_io, memcpy_toio, memcpy_fromio base implementations are out of line
 246  */
 247
 248 extern void _memset_io(volatile void __iomem *addr, int c, unsigned long n);
 249 extern void _memcpy_fromio(void *dest, const volatile void __iomem *src,
 250                            unsigned long n);
 251 extern void _memcpy_toio(volatile void __iomem *dest, const void *src,
 252                          unsigned long n);
 253
 254 /*
 255  *
 256  * PCI and standard ISA accessors
 257  *
 258  * Those are globally defined linux accessors for devices on PCI or ISA
 259  * busses. They follow the Linux defined semantics. The current implementation
 260  * for PowerPC is as close as possible to the x86 version of these, and thus
 261  * provides fairly heavy weight barriers for the non-raw versions
 262  *
 263  * In addition, they support a hook mechanism when CONFIG_PPC_INDIRECT_MMIO
 264  * or CONFIG_PPC_INDIRECT_PIO are set allowing the platform to provide its
 265  * own implementation of some or all of the accessors.
 266  */
 267
 268 /*
 269  * Include the EEH definitions when EEH is enabled only so they don't get
 270  * in the way when building for 32 bits
 271  */
 272 #ifdef CONFIG_EEH
 273 #include <asm/eeh.h>
 274 #endif
 275
 276 /* Shortcut to the MMIO argument pointer */
 277 #define PCI_IO_ADDR     volatile void __iomem *
 278
 279 /* Indirect IO address tokens:
 280  *
 281  * When CONFIG_PPC_INDIRECT_MMIO is set, the platform can provide hooks
 282  * on all MMIOs. (Note that this is all 64 bits only for now)
 283  *
 284  * To help platforms who may need to differentiate MMIO addresses in
 285  * their hooks, a bitfield is reserved for use by the platform near the
 286  * top of MMIO addresses (not PIO, those have to cope the hard way).
 287  *
 288  * The highest address in the kernel virtual space are:
 289  *
 290  *  d0003fffffffffff    # with Hash MMU
 291  *  c00fffffffffffff    # with Radix MMU
 292  *
 293  * The top 4 bits are reserved as the region ID on hash, leaving us 8 bits
 294  * that can be used for the field.
 295  *
 296  * The direct IO mapping operations will then mask off those bits
 297  * before doing the actual access, though that only happen when
 298  * CONFIG_PPC_INDIRECT_MMIO is set, thus be careful when you use that
 299  * mechanism
 300  *
 301  * For PIO, there is a separate CONFIG_PPC_INDIRECT_PIO which makes
 302  * all PIO functions call through a hook.
 303  */
 304
 305 #ifdef CONFIG_PPC_INDIRECT_MMIO
 306 #define PCI_IO_IND_TOKEN_SHIFT  52
 307 #define PCI_IO_IND_TOKEN_MASK   (0xfful << PCI_IO_IND_TOKEN_SHIFT)
 308 #define PCI_FIX_ADDR(addr)                                              \
 309         ((PCI_IO_ADDR)(((unsigned long)(addr)) & ~PCI_IO_IND_TOKEN_MASK))
 310 #define PCI_GET_ADDR_TOKEN(addr)                                        \
 311         (((unsigned long)(addr) & PCI_IO_IND_TOKEN_MASK) >>             \
 312                 PCI_IO_IND_TOKEN_SHIFT)
 313 #define PCI_SET_ADDR_TOKEN(addr, token)                                 \
 314 do {                                                                    \
 315         unsigned long __a = (unsigned long)(addr);                      \
 316         __a &= ~PCI_IO_IND_TOKEN_MASK;                                  \
 317         __a |= ((unsigned long)(token)) << PCI_IO_IND_TOKEN_SHIFT;      \
 318         (addr) = (void __iomem *)__a;                                   \
 319 } while(0)
 320 #else
 321 #define PCI_FIX_ADDR(addr) (addr)
 322 #endif
 323
 324
 325 /*
 326  * Non ordered and non-swapping "raw" accessors
 327  */
 328
 329 static inline unsigned char __raw_readb(const volatile void __iomem *addr)
 330 {
 331         return *(volatile unsigned char __force *)PCI_FIX_ADDR(addr);
 332 }
 333 static inline unsigned short __raw_readw(const volatile void __iomem *addr)
 334 {
 335         return *(volatile unsigned short __force *)PCI_FIX_ADDR(addr);
 336 }
 337 static inline unsigned int __raw_readl(const volatile void __iomem *addr)
 338 {
 339         return *(volatile unsigned int __force *)PCI_FIX_ADDR(addr);
 340 }
 341 static inline void __raw_writeb(unsigned char v, volatile void __iomem *addr)
 342 {
 343         *(volatile unsigned char __force *)PCI_FIX_ADDR(addr) = v;
 344 }
 345 static inline void __raw_writew(unsigned short v, volatile void __iomem *addr)
 346 {
 347         *(volatile unsigned short __force *)PCI_FIX_ADDR(addr) = v;
 348 }
 349 static inline void __raw_writel(unsigned int v, volatile void __iomem *addr)
 350 {
 351         *(volatile unsigned int __force *)PCI_FIX_ADDR(addr) = v;
 352 }
 353
 354 #ifdef __powerpc64__
 355 static inline unsigned long __raw_readq(const volatile void __iomem *addr)
 356 {
 357         return *(volatile unsigned long __force *)PCI_FIX_ADDR(addr);
 358 }
 359 static inline void __raw_writeq(unsigned long v, volatile void __iomem *addr)
 360 {
 361         *(volatile unsigned long __force *)PCI_FIX_ADDR(addr) = v;
 362 }
 363
 364 static inline void __raw_writeq_be(unsigned long v, volatile void __iomem *addr)
 365 {
 366         __raw_writeq((__force unsigned long)cpu_to_be64(v), addr);
 367 }
 368
 369 /*
 370  * Real mode versions of the above. Those instructions are only supposed
 371  * to be used in hypervisor real mode as per the architecture spec.
 372  */
 373 static inline void __raw_rm_writeb(u8 val, volatile void __iomem *paddr)
 374 {
 375         __asm__ __volatile__(".machine push;   \
 376                               .machine power6; \
 377                               stbcix %0,0,%1;  \
 378                               .machine pop;"
 379                 : : "r" (val), "r" (paddr) : "memory");
 380 }
 381
 382 static inline void __raw_rm_writew(u16 val, volatile void __iomem *paddr)
 383 {
 384         __asm__ __volatile__(".machine push;   \
 385                               .machine power6; \
 386                               sthcix %0,0,%1;  \
 387                               .machine pop;"
 388                 : : "r" (val), "r" (paddr) : "memory");
 389 }
 390
 391 static inline void __raw_rm_writel(u32 val, volatile void __iomem *paddr)
 392 {
 393         __asm__ __volatile__(".machine push;   \
 394                               .machine power6; \
 395                               stwcix %0,0,%1;  \
 396                               .machine pop;"
 397                 : : "r" (val), "r" (paddr) : "memory");
 398 }
 399
 400 static inline void __raw_rm_writeq(u64 val, volatile void __iomem *paddr)
 401 {
 402         __asm__ __volatile__(".machine push;   \
 403                               .machine power6; \
 404                               stdcix %0,0,%1;  \
 405                               .machine pop;"
 406                 : : "r" (val), "r" (paddr) : "memory");
 407 }
 408
 409 static inline void __raw_rm_writeq_be(u64 val, volatile void __iomem *paddr)
 410 {
 411         __raw_rm_writeq((__force u64)cpu_to_be64(val), paddr);
 412 }
 413
 414 static inline u8 __raw_rm_readb(volatile void __iomem *paddr)
 415 {
 416         u8 ret;
 417         __asm__ __volatile__(".machine push;   \
 418                               .machine power6; \
 419                               lbzcix %0,0, %1; \
 420                               .machine pop;"
 421                              : "=r" (ret) : "r" (paddr) : "memory");
 422         return ret;
 423 }
 424
 425 static inline u16 __raw_rm_readw(volatile void __iomem *paddr)
 426 {
 427         u16 ret;
 428         __asm__ __volatile__(".machine push;   \
 429                               .machine power6; \
 430                               lhzcix %0,0, %1; \
 431                               .machine pop;"
 432                              : "=r" (ret) : "r" (paddr) : "memory");
 433         return ret;
 434 }
 435
 436 static inline u32 __raw_rm_readl(volatile void __iomem *paddr)
 437 {
 438         u32 ret;
 439         __asm__ __volatile__(".machine push;   \
 440                               .machine power6; \
 441                               lwzcix %0,0, %1; \
 442                               .machine pop;"
 443                              : "=r" (ret) : "r" (paddr) : "memory");
 444         return ret;
 445 }
 446
 447 static inline u64 __raw_rm_readq(volatile void __iomem *paddr)
 448 {
 449         u64 ret;
 450         __asm__ __volatile__(".machine push;   \
 451                               .machine power6; \
 452                               ldcix %0,0, %1;  \
 453                               .machine pop;"
 454                              : "=r" (ret) : "r" (paddr) : "memory");
 455         return ret;
 456 }
 457 #endif /* __powerpc64__ */
 458
 459 /*
 460  *
 461  * PCI PIO and MMIO accessors.
 462  *
 463  *
 464  * On 32 bits, PIO operations have a recovery mechanism in case they trigger
 465  * machine checks (which they occasionally do when probing non existing
 466  * IO ports on some platforms, like PowerMac and 8xx).
 467  * I always found it to be of dubious reliability and I am tempted to get
 468  * rid of it one of these days. So if you think it's important to keep it,
 469  * please voice up asap. We never had it for 64 bits and I do not intend
 470  * to port it over
 471  */
 472
 473 #ifdef CONFIG_PPC32
 474
 475 #define __do_in_asm(name, op)                           \
 476 static inline unsigned int name(unsigned int port)      \
 477 {                                                       \
 478         unsigned int x;                                 \
 479         __asm__ __volatile__(                           \
 480                 "sync\n"                                \
 481                 "0:"    op "    %0,0,%1\n"              \
 482                 "1:     twi     0,%0,0\n"               \
 483                 "2:     isync\n"                        \
 484                 "3:     nop\n"                          \
 485                 "4:\n"                                  \
 486                 ".section .fixup,\"ax\"\n"              \
 487                 "5:     li      %0,-1\n"                \
 488                 "       b       4b\n"                   \
 489                 ".previous\n"                           \
 490                 EX_TABLE(0b, 5b)                        \
 491                 EX_TABLE(1b, 5b)                        \
 492                 EX_TABLE(2b, 5b)                        \
 493                 EX_TABLE(3b, 5b)                        \
 494                 : "=&r" (x)                             \
 495                 : "r" (port + _IO_BASE)                 \
 496                 : "memory");                            \
 497         return x;                                       \
 498 }
 499
 500 #define __do_out_asm(name, op)                          \
 501 static inline void name(unsigned int val, unsigned int port) \
 502 {                                                       \
 503         __asm__ __volatile__(                           \
 504                 "sync\n"                                \
 505                 "0:" op " %0,0,%1\n"                    \
 506                 "1:     sync\n"                         \
 507                 "2:\n"                                  \
 508                 EX_TABLE(0b, 2b)                        \
 509                 EX_TABLE(1b, 2b)                        \
 510                 : : "r" (val), "r" (port + _IO_BASE)    \
 511                 : "memory");                            \
 512 }
 513
 514 __do_in_asm(_rec_inb, "lbzx")
 515 __do_in_asm(_rec_inw, "lhbrx")
 516 __do_in_asm(_rec_inl, "lwbrx")
 517 __do_out_asm(_rec_outb, "stbx")
 518 __do_out_asm(_rec_outw, "sthbrx")
 519 __do_out_asm(_rec_outl, "stwbrx")
 520
 521 #endif /* CONFIG_PPC32 */
 522
 523 /* The "__do_*" operations below provide the actual "base" implementation
 524  * for each of the defined accessors. Some of them use the out_* functions
 525  * directly, some of them still use EEH, though we might change that in the
 526  * future. Those macros below provide the necessary argument swapping and
 527  * handling of the IO base for PIO.
 528  *
 529  * They are themselves used by the macros that define the actual accessors
 530  * and can be used by the hooks if any.
 531  *
 532  * Note that PIO operations are always defined in terms of their corresonding
 533  * MMIO operations. That allows platforms like iSeries who want to modify the
 534  * behaviour of both to only hook on the MMIO version and get both. It's also
 535  * possible to hook directly at the toplevel PIO operation if they have to
 536  * be handled differently
 537  */
 538 #define __do_writeb(val, addr)  out_8(PCI_FIX_ADDR(addr), val)
 539 #define __do_writew(val, addr)  out_le16(PCI_FIX_ADDR(addr), val)
 540 #define __do_writel(val, addr)  out_le32(PCI_FIX_ADDR(addr), val)
 541 #define __do_writeq(val, addr)  out_le64(PCI_FIX_ADDR(addr), val)
 542 #define __do_writew_be(val, addr) out_be16(PCI_FIX_ADDR(addr), val)
 543 #define __do_writel_be(val, addr) out_be32(PCI_FIX_ADDR(addr), val)
 544 #define __do_writeq_be(val, addr) out_be64(PCI_FIX_ADDR(addr), val)
 545
 546 #ifdef CONFIG_EEH
 547 #define __do_readb(addr)        eeh_readb(PCI_FIX_ADDR(addr))
 548 #define __do_readw(addr)        eeh_readw(PCI_FIX_ADDR(addr))
 549 #define __do_readl(addr)        eeh_readl(PCI_FIX_ADDR(addr))
 550 #define __do_readq(addr)        eeh_readq(PCI_FIX_ADDR(addr))
 551 #define __do_readw_be(addr)     eeh_readw_be(PCI_FIX_ADDR(addr))
 552 #define __do_readl_be(addr)     eeh_readl_be(PCI_FIX_ADDR(addr))
 553 #define __do_readq_be(addr)     eeh_readq_be(PCI_FIX_ADDR(addr))
 554 #else /* CONFIG_EEH */
 555 #define __do_readb(addr)        in_8(PCI_FIX_ADDR(addr))
 556 #define __do_readw(addr)        in_le16(PCI_FIX_ADDR(addr))
 557 #define __do_readl(addr)        in_le32(PCI_FIX_ADDR(addr))
 558 #define __do_readq(addr)        in_le64(PCI_FIX_ADDR(addr))
 559 #define __do_readw_be(addr)     in_be16(PCI_FIX_ADDR(addr))
 560 #define __do_readl_be(addr)     in_be32(PCI_FIX_ADDR(addr))
 561 #define __do_readq_be(addr)     in_be64(PCI_FIX_ADDR(addr))
 562 #endif /* !defined(CONFIG_EEH) */
 563
 564 #ifdef CONFIG_PPC32
 565 #define __do_outb(val, port)    _rec_outb(val, port)
 566 #define __do_outw(val, port)    _rec_outw(val, port)
 567 #define __do_outl(val, port)    _rec_outl(val, port)
 568 #define __do_inb(port)          _rec_inb(port)
 569 #define __do_inw(port)          _rec_inw(port)
 570 #define __do_inl(port)          _rec_inl(port)
 571 #else /* CONFIG_PPC32 */
 572 #define __do_outb(val, port)    writeb(val,(PCI_IO_ADDR)_IO_BASE+port);
 573 #define __do_outw(val, port)    writew(val,(PCI_IO_ADDR)_IO_BASE+port);
 574 #define __do_outl(val, port)    writel(val,(PCI_IO_ADDR)_IO_BASE+port);
 575 #define __do_inb(port)          readb((PCI_IO_ADDR)_IO_BASE + port);
 576 #define __do_inw(port)          readw((PCI_IO_ADDR)_IO_BASE + port);
 577 #define __do_inl(port)          readl((PCI_IO_ADDR)_IO_BASE + port);
 578 #endif /* !CONFIG_PPC32 */
 579
 580 #ifdef CONFIG_EEH
 581 #define __do_readsb(a, b, n)    eeh_readsb(PCI_FIX_ADDR(a), (b), (n))
 582 #define __do_readsw(a, b, n)    eeh_readsw(PCI_FIX_ADDR(a), (b), (n))
 583 #define __do_readsl(a, b, n)    eeh_readsl(PCI_FIX_ADDR(a), (b), (n))
 584 #else /* CONFIG_EEH */
 585 #define __do_readsb(a, b, n)    _insb(PCI_FIX_ADDR(a), (b), (n))
 586 #define __do_readsw(a, b, n)    _insw(PCI_FIX_ADDR(a), (b), (n))
 587 #define __do_readsl(a, b, n)    _insl(PCI_FIX_ADDR(a), (b), (n))
 588 #endif /* !CONFIG_EEH */
 589 #define __do_writesb(a, b, n)   _outsb(PCI_FIX_ADDR(a),(b),(n))
 590 #define __do_writesw(a, b, n)   _outsw(PCI_FIX_ADDR(a),(b),(n))
 591 #define __do_writesl(a, b, n)   _outsl(PCI_FIX_ADDR(a),(b),(n))
 592
 593 #define __do_insb(p, b, n)      readsb((PCI_IO_ADDR)_IO_BASE+(p), (b), (n))
 594 #define __do_insw(p, b, n)      readsw((PCI_IO_ADDR)_IO_BASE+(p), (b), (n))
 595 #define __do_insl(p, b, n)      readsl((PCI_IO_ADDR)_IO_BASE+(p), (b), (n))
 596 #define __do_outsb(p, b, n)     writesb((PCI_IO_ADDR)_IO_BASE+(p),(b),(n))
 597 #define __do_outsw(p, b, n)     writesw((PCI_IO_ADDR)_IO_BASE+(p),(b),(n))
 598 #define __do_outsl(p, b, n)     writesl((PCI_IO_ADDR)_IO_BASE+(p),(b),(n))
 599
 600 #define __do_memset_io(addr, c, n)      \
 601                                 _memset_io(PCI_FIX_ADDR(addr), c, n)
 602 #define __do_memcpy_toio(dst, src, n)   \
 603                                 _memcpy_toio(PCI_FIX_ADDR(dst), src, n)
 604
 605 #ifdef CONFIG_EEH
 606 #define __do_memcpy_fromio(dst, src, n) \
 607                                 eeh_memcpy_fromio(dst, PCI_FIX_ADDR(src), n)
 608 #else /* CONFIG_EEH */
 609 #define __do_memcpy_fromio(dst, src, n) \
 610                                 _memcpy_fromio(dst,PCI_FIX_ADDR(src),n)
 611 #endif /* !CONFIG_EEH */
 612
 613 #ifdef CONFIG_PPC_INDIRECT_PIO
 614 #define DEF_PCI_HOOK_pio(x)     x
 615 #else
 616 #define DEF_PCI_HOOK_pio(x)     NULL
 617 #endif
 618
 619 #ifdef CONFIG_PPC_INDIRECT_MMIO
 620 #define DEF_PCI_HOOK_mem(x)     x
 621 #else
 622 #define DEF_PCI_HOOK_mem(x)     NULL
 623 #endif
 624
 625 /* Structure containing all the hooks */
 626 extern struct ppc_pci_io {
 627
 628 #define DEF_PCI_AC_RET(name, ret, at, al, space, aa)    ret (*name) at;
 629 #define DEF_PCI_AC_NORET(name, at, al, space, aa)       void (*name) at;
 630
 631 #include <asm/io-defs.h>
 632
 633 #undef DEF_PCI_AC_RET
 634 #undef DEF_PCI_AC_NORET
 635
 636 } ppc_pci_io;
 637
 638 /* The inline wrappers */
 639 #define DEF_PCI_AC_RET(name, ret, at, al, space, aa)            \
 640 static inline ret name at                                       \
 641 {                                                               \
 642         if (DEF_PCI_HOOK_##space(ppc_pci_io.name) != NULL)      \
 643                 return ppc_pci_io.name al;                      \
 644         return __do_##name al;                                  \
 645 }
 646
 647 #define DEF_PCI_AC_NORET(name, at, al, space, aa)               \
 648 static inline void name at                                      \
 649 {                                                               \
 650         if (DEF_PCI_HOOK_##space(ppc_pci_io.name) != NULL)              \
 651                 ppc_pci_io.name al;                             \
 652         else                                                    \
 653                 __do_##name al;                                 \
 654 }
 655
 656 #include <asm/io-defs.h>
 657
 658 #undef DEF_PCI_AC_RET
 659 #undef DEF_PCI_AC_NORET
 660
 661 /* Some drivers check for the presence of readq & writeq with
 662  * a #ifdef, so we make them happy here.
 663  */
 664 #ifdef __powerpc64__
 665 #define readq   readq
 666 #define writeq  writeq
 667 #endif
 668
 669 /*
 670  * Convert a physical pointer to a virtual kernel pointer for /dev/mem
 671  * access
 672  */
 673 #define xlate_dev_mem_ptr(p)    __va(p)
 674
 675 /*
 676  * Convert a virtual cached pointer to an uncached pointer
 677  */
 678 #define xlate_dev_kmem_ptr(p)   p
 679
 680 /*
 681  * We don't do relaxed operations yet, at least not with this semantic
 682  */
 683 #define readb_relaxed(addr)     readb(addr)
 684 #define readw_relaxed(addr)     readw(addr)
 685 #define readl_relaxed(addr)     readl(addr)
 686 #define readq_relaxed(addr)     readq(addr)
 687 #define writeb_relaxed(v, addr) writeb(v, addr)
 688 #define writew_relaxed(v, addr) writew(v, addr)
 689 #define writel_relaxed(v, addr) writel(v, addr)
 690 #define writeq_relaxed(v, addr) writeq(v, addr)
 691
 692 #include <asm-generic/iomap.h>
 693
 694 #ifdef CONFIG_PPC32
 695 #define mmiowb()
 696 #else
 697 /*
 698  * Enforce synchronisation of stores vs. spin_unlock
 699  * (this does it explicitly, though our implementation of spin_unlock
 700  * does it implicitely too)
 701  */
 702 static inline void mmiowb(void)
 703 {
 704         unsigned long tmp;
 705
 706         __asm__ __volatile__("sync; li %0,0; stb %0,%1(13)"
 707         : "=&r" (tmp) : "i" (offsetof(struct paca_struct, io_sync))
 708         : "memory");
 709 }
 710 #endif /* !CONFIG_PPC32 */
 711
 712 static inline void iosync(void)
 713 {
 714         __asm__ __volatile__ ("sync" : : : "memory");
 715 }
 716
 717 /* Enforce in-order execution of data I/O.
 718  * No distinction between read/write on PPC; use eieio for all three.
 719  * Those are fairly week though. They don't provide a barrier between
 720  * MMIO and cacheable storage nor do they provide a barrier vs. locks,
 721  * they only provide barriers between 2 __raw MMIO operations and
 722  * possibly break write combining.
 723  */
 724 #define iobarrier_rw() eieio()
 725 #define iobarrier_r()  eieio()
 726 #define iobarrier_w()  eieio()
 727
 728
 729 /*
 730  * output pause versions need a delay at least for the
 731  * w83c105 ide controller in a p610.
 732  */
 733 #define inb_p(port)             inb(port)
 734 #define outb_p(val, port)       (udelay(1), outb((val), (port)))
 735 #define inw_p(port)             inw(port)
 736 #define outw_p(val, port)       (udelay(1), outw((val), (port)))
 737 #define inl_p(port)             inl(port)
 738 #define outl_p(val, port)       (udelay(1), outl((val), (port)))
 739
 740
 741 #define IO_SPACE_LIMIT ~(0UL)
 742
 743
 744 /**
 745  * ioremap     -   map bus memory into CPU space
 746  * @address:   bus address of the memory
 747  * @size:      size of the resource to map
 748  *
 749  * ioremap performs a platform specific sequence of operations to
 750  * make bus memory CPU accessible via the readb/readw/readl/writeb/
 751  * writew/writel functions and the other mmio helpers. The returned
 752  * address is not guaranteed to be usable directly as a virtual
 753  * address.
 754  *
 755  * We provide a few variations of it:
 756  *
 757  * * ioremap is the standard one and provides non-cacheable guarded mappings
 758  *   and can be hooked by the platform via ppc_md
 759  *
 760  * * ioremap_prot allows to specify the page flags as an argument and can
 761  *   also be hooked by the platform via ppc_md.
 762  *
 763  * * ioremap_nocache is identical to ioremap
 764  *
 765  * * ioremap_wc enables write combining
 766  *
 767  * * iounmap undoes such a mapping and can be hooked
 768  *
 769  * * __ioremap_at (and the pending __iounmap_at) are low level functions to
 770  *   create hand-made mappings for use only by the PCI code and cannot
 771  *   currently be hooked. Must be page aligned.
 772  *
 773  * * __ioremap is the low level implementation used by ioremap and
 774  *   ioremap_prot and cannot be hooked (but can be used by a hook on one
 775  *   of the previous ones)
 776  *
 777  * * __ioremap_caller is the same as above but takes an explicit caller
 778  *   reference rather than using __builtin_return_address(0)
 779  *
 780  * * __iounmap, is the low level implementation used by iounmap and cannot
 781  *   be hooked (but can be used by a hook on iounmap)
 782  *
 783  */
 784 extern void __iomem *ioremap(phys_addr_t address, unsigned long size);
 785 extern void __iomem *ioremap_prot(phys_addr_t address, unsigned long size,
 786                                   unsigned long flags);
 787 extern void __iomem *ioremap_wc(phys_addr_t address, unsigned long size);
 788 #define ioremap_nocache(addr, size)     ioremap((addr), (size))
 789 #define ioremap_uc(addr, size)          ioremap((addr), (size))
 790 #define ioremap_cache(addr, size) \
 791         ioremap_prot((addr), (size), pgprot_val(PAGE_KERNEL))
 792
 793 extern void iounmap(volatile void __iomem *addr);
 794
 795 extern void __iomem *__ioremap(phys_addr_t, unsigned long size,
 796                                unsigned long flags);
 797 extern void __iomem *__ioremap_caller(phys_addr_t, unsigned long size,
 798                                       unsigned long flags, void *caller);
 799
 800 extern void __iounmap(volatile void __iomem *addr);
 801
 802 extern void __iomem * __ioremap_at(phys_addr_t pa, void *ea,
 803                                    unsigned long size, unsigned long flags);
 804 extern void __iounmap_at(void *ea, unsigned long size);
 805
 806 /*
 807  * When CONFIG_PPC_INDIRECT_PIO is set, we use the generic iomap implementation
 808  * which needs some additional definitions here. They basically allow PIO
 809  * space overall to be 1GB. This will work as long as we never try to use
 810  * iomap to map MMIO below 1GB which should be fine on ppc64
 811  */
 812 #define HAVE_ARCH_PIO_SIZE              1
 813 #define PIO_OFFSET                      0x00000000UL
 814 #define PIO_MASK                        (FULL_IO_SIZE - 1)
 815 #define PIO_RESERVED                    (FULL_IO_SIZE)
 816
 817 #define mmio_read16be(addr)             readw_be(addr)
 818 #define mmio_read32be(addr)             readl_be(addr)
 819 #define mmio_write16be(val, addr)       writew_be(val, addr)
 820 #define mmio_write32be(val, addr)       writel_be(val, addr)
 821 #define mmio_insb(addr, dst, count)     readsb(addr, dst, count)
 822 #define mmio_insw(addr, dst, count)     readsw(addr, dst, count)
 823 #define mmio_insl(addr, dst, count)     readsl(addr, dst, count)
 824 #define mmio_outsb(addr, src, count)    writesb(addr, src, count)
 825 #define mmio_outsw(addr, src, count)    writesw(addr, src, count)
 826 #define mmio_outsl(addr, src, count)    writesl(addr, src, count)
 827
 828 /**
 829  *      virt_to_phys    -       map virtual addresses to physical
 830  *      @address: address to remap
 831  *
 832  *      The returned physical address is the physical (CPU) mapping for
 833  *      the memory address given. It is only valid to use this function on
 834  *      addresses directly mapped or allocated via kmalloc.
 835  *
 836  *      This function does not give bus mappings for DMA transfers. In
 837  *      almost all conceivable cases a device driver should not be using
 838  *      this function
 839  */
 840 static inline unsigned long virt_to_phys(volatile void * address)
 841 {
 842         return __pa((unsigned long)address);
 843 }
 844
 845 /**
 846  *      phys_to_virt    -       map physical address to virtual
 847  *      @address: address to remap
 848  *
 849  *      The returned virtual address is a current CPU mapping for
 850  *      the memory address given. It is only valid to use this function on
 851  *      addresses that have a kernel mapping
 852  *
 853  *      This function does not handle bus mappings for DMA transfers. In
 854  *      almost all conceivable cases a device driver should not be using
 855  *      this function
 856  */
 857 static inline void * phys_to_virt(unsigned long address)
 858 {
 859         return (void *)__va(address);
 860 }
 861
 862 /*
 863  * Change "struct page" to physical address.
 864  */
 865 #define page_to_phys(page)      ((phys_addr_t)page_to_pfn(page) << PAGE_SHIFT)
 866
 867 /*
 868  * 32 bits still uses virt_to_bus() for it's implementation of DMA
 869  * mappings se we have to keep it defined here. We also have some old
 870  * drivers (shame shame shame) that use bus_to_virt() and haven't been
 871  * fixed yet so I need to define it here.
 872  */
 873 #ifdef CONFIG_PPC32
 874
 875 static inline unsigned long virt_to_bus(volatile void * address)
 876 {
 877         if (address == NULL)
 878                 return 0;
 879         return __pa(address) + PCI_DRAM_OFFSET;
 880 }
 881
 882 static inline void * bus_to_virt(unsigned long address)
 883 {
 884         if (address == 0)
 885                 return NULL;
 886         return __va(address - PCI_DRAM_OFFSET);
 887 }
 888
 889 #define page_to_bus(page)       (page_to_phys(page) + PCI_DRAM_OFFSET)
 890
 891 #endif /* CONFIG_PPC32 */
 892
 893 /* access ports */
 894 #define setbits32(_addr, _v) out_be32((_addr), in_be32(_addr) |  (_v))
 895 #define clrbits32(_addr, _v) out_be32((_addr), in_be32(_addr) & ~(_v))
 896
 897 #define setbits16(_addr, _v) out_be16((_addr), in_be16(_addr) |  (_v))
 898 #define clrbits16(_addr, _v) out_be16((_addr), in_be16(_addr) & ~(_v))
 899
 900 #define setbits8(_addr, _v) out_8((_addr), in_8(_addr) |  (_v))
 901 #define clrbits8(_addr, _v) out_8((_addr), in_8(_addr) & ~(_v))
 902
 903 /* Clear and set bits in one shot.  These macros can be used to clear and
 904  * set multiple bits in a register using a single read-modify-write.  These
 905  * macros can also be used to set a multiple-bit bit pattern using a mask,
 906  * by specifying the mask in the 'clear' parameter and the new bit pattern
 907  * in the 'set' parameter.
 908  */
 909
 910 #define clrsetbits(type, addr, clear, set) \
 911         out_##type((addr), (in_##type(addr) & ~(clear)) | (set))
 912
 913 #ifdef __powerpc64__
 914 #define clrsetbits_be64(addr, clear, set) clrsetbits(be64, addr, clear, set)
 915 #define clrsetbits_le64(addr, clear, set) clrsetbits(le64, addr, clear, set)
 916 #endif
 917
 918 #define clrsetbits_be32(addr, clear, set) clrsetbits(be32, addr, clear, set)
 919 #define clrsetbits_le32(addr, clear, set) clrsetbits(le32, addr, clear, set)
 920
 921 #define clrsetbits_be16(addr, clear, set) clrsetbits(be16, addr, clear, set)
 922 #define clrsetbits_le16(addr, clear, set) clrsetbits(le16, addr, clear, set)
 923
 924 #define clrsetbits_8(addr, clear, set) clrsetbits(8, addr, clear, set)
 925
 926 #endif /* __KERNEL__ */
 927
 928 #endif /* _ASM_POWERPC_IO_H */