arch/mips/kernel/mips-cpc.c

   1 /*
   2  * Copyright (C) 2013 Imagination Technologies
   3  * Author: Paul Burton <paul.burton@mips.com>
   4  *
   5  * This program is free software; you can redistribute it and/or modify it
   6  * under the terms of the GNU General Public License as published by the
   7  * Free Software Foundation;  either version 2 of the  License, or (at your
   8  * option) any later version.
   9  */
  10
  11 #include <linux/errno.h>
  12 #include <linux/percpu.h>
  13 #include <linux/of.h>
  14 #include <linux/of_address.h>
  15 #include <linux/spinlock.h>
  16
  17 #include <asm/mips-cps.h>
  18
  19 void __iomem *mips_cpc_base;
  20
  21 static DEFINE_PER_CPU_ALIGNED(spinlock_t, cpc_core_lock);
  22
  23 static DEFINE_PER_CPU_ALIGNED(unsigned long, cpc_core_lock_flags);
  24
  25 phys_addr_t __weak mips_cpc_default_phys_base(void)
  26 {
  27         struct device_node *cpc_node;
  28         struct resource res;
  29         int err;
  30
  31         cpc_node = of_find_compatible_node(of_root, NULL, "mti,mips-cpc");
  32         if (cpc_node) {
  33                 err = of_address_to_resource(cpc_node, 0, &res);
  34                 of_node_put(cpc_node);
  35                 if (!err)
  36                         return res.start;
  37         }
  38
  39         return 0;
  40 }
  41
  42 /**
  43  * mips_cpc_phys_base - retrieve the physical base address of the CPC
  44  *
  45  * This function returns the physical base address of the Cluster Power
  46  * Controller memory mapped registers, or 0 if no Cluster Power Controller
  47  * is present.
  48  */
  49 static phys_addr_t mips_cpc_phys_base(void)
  50 {
  51         unsigned long cpc_base;
  52
  53         if (!mips_cm_present())
  54                 return 0;
  55
  56         if (!(read_gcr_cpc_status() & CM_GCR_CPC_STATUS_EX))
  57                 return 0;
  58
  59         /* If the CPC is already enabled, leave it so */
  60         cpc_base = read_gcr_cpc_base();
  61         if (cpc_base & CM_GCR_CPC_BASE_CPCEN)
  62                 return cpc_base & CM_GCR_CPC_BASE_CPCBASE;
  63
  64         /* Otherwise, use the default address */
  65         cpc_base = mips_cpc_default_phys_base();
  66         if (!cpc_base)
  67                 return cpc_base;
  68
  69         /* Enable the CPC, mapped at the default address */
  70         write_gcr_cpc_base(cpc_base | CM_GCR_CPC_BASE_CPCEN);
  71         return cpc_base;
  72 }
  73
  74 int mips_cpc_probe(void)
  75 {
  76         phys_addr_t addr;
  77         unsigned int cpu;
  78
  79         for_each_possible_cpu(cpu)
  80                 spin_lock_init(&per_cpu(cpc_core_lock, cpu));
  81
  82         addr = mips_cpc_phys_base();
  83         if (!addr)
  84                 return -ENODEV;
  85
  86         mips_cpc_base = ioremap_nocache(addr, 0x8000);
  87         if (!mips_cpc_base)
  88                 return -ENXIO;
  89
  90         return 0;
  91 }
  92
  93 void mips_cpc_lock_other(unsigned int core)
  94 {
  95         unsigned int curr_core;
  96
  97         if (mips_cm_revision() >= CM_REV_CM3)
  98                 /* Systems with CM >= 3 lock the CPC via mips_cm_lock_other */
  99                 return;
 100
 101         preempt_disable();
 102         curr_core = cpu_core(&current_cpu_data);
 103         spin_lock_irqsave(&per_cpu(cpc_core_lock, curr_core),
 104                           per_cpu(cpc_core_lock_flags, curr_core));
 105         write_cpc_cl_other(core << __ffs(CPC_Cx_OTHER_CORENUM));
 106
 107         /*
 108          * Ensure the core-other region reflects the appropriate core &
 109          * VP before any accesses to it occur.
 110          */
 111         mb();
 112 }
 113
 114 void mips_cpc_unlock_other(void)
 115 {
 116         unsigned int curr_core;
 117
 118         if (mips_cm_revision() >= CM_REV_CM3)
 119                 /* Systems with CM >= 3 lock the CPC via mips_cm_lock_other */
 120                 return;
 121
 122         curr_core = cpu_core(&current_cpu_data);
 123         spin_unlock_irqrestore(&per_cpu(cpc_core_lock, curr_core),
 124                                per_cpu(cpc_core_lock_flags, curr_core));
 125         preempt_enable();
 126 }