arch/ia64/include/asm/mmu_context.h

   1 /* SPDX-License-Identifier: GPL-2.0 */
   2 #ifndef _ASM_IA64_MMU_CONTEXT_H
   3 #define _ASM_IA64_MMU_CONTEXT_H
   4
   5 /*
   6  * Copyright (C) 1998-2002 Hewlett-Packard Co
   7  *      David Mosberger-Tang <davidm@hpl.hp.com>
   8  */
   9
  10 /*
  11  * Routines to manage the allocation of task context numbers.  Task context
  12  * numbers are used to reduce or eliminate the need to perform TLB flushes
  13  * due to context switches.  Context numbers are implemented using ia-64
  14  * region ids.  Since the IA-64 TLB does not consider the region number when
  15  * performing a TLB lookup, we need to assign a unique region id to each
  16  * region in a process.  We use the least significant three bits in aregion
  17  * id for this purpose.
  18  */
  19
  20 #define IA64_REGION_ID_KERNEL   0 /* the kernel's region id (tlb.c depends on this being 0) */
  21
  22 #define ia64_rid(ctx,addr)      (((ctx) << 3) | (addr >> 61))
  23
  24 # include <asm/page.h>
  25 # ifndef __ASSEMBLY__
  26
  27 #include <linux/compiler.h>
  28 #include <linux/percpu.h>
  29 #include <linux/sched.h>
  30 #include <linux/mm_types.h>
  31 #include <linux/spinlock.h>
  32
  33 #include <asm/processor.h>
  34 #include <asm-generic/mm_hooks.h>
  35
  36 struct ia64_ctx {
  37         spinlock_t lock;
  38         unsigned int next;      /* next context number to use */
  39         unsigned int limit;     /* available free range */
  40         unsigned int max_ctx;   /* max. context value supported by all CPUs */
  41                                 /* call wrap_mmu_context when next >= max */
  42         unsigned long *bitmap;  /* bitmap size is max_ctx+1 */
  43         unsigned long *flushmap;/* pending rid to be flushed */
  44 };
  45
  46 extern struct ia64_ctx ia64_ctx;
  47 DECLARE_PER_CPU(u8, ia64_need_tlb_flush);
  48
  49 extern void mmu_context_init (void);
  50 extern void wrap_mmu_context (struct mm_struct *mm);
  51
  52 /*
  53  * When the context counter wraps around all TLBs need to be flushed because
  54  * an old context number might have been reused. This is signalled by the
  55  * ia64_need_tlb_flush per-CPU variable, which is checked in the routine
  56  * below. Called by activate_mm(). <efocht@ess.nec.de>
  57  */
  58 static inline void
  59 delayed_tlb_flush (void)
  60 {
  61         extern void local_flush_tlb_all (void);
  62         unsigned long flags;
  63
  64         if (unlikely(__ia64_per_cpu_var(ia64_need_tlb_flush))) {
  65                 spin_lock_irqsave(&ia64_ctx.lock, flags);
  66                 if (__ia64_per_cpu_var(ia64_need_tlb_flush)) {
  67                         local_flush_tlb_all();
  68                         __ia64_per_cpu_var(ia64_need_tlb_flush) = 0;
  69                 }
  70                 spin_unlock_irqrestore(&ia64_ctx.lock, flags);
  71         }
  72 }
  73
  74 static inline nv_mm_context_t
  75 get_mmu_context (struct mm_struct *mm)
  76 {
  77         unsigned long flags;
  78         nv_mm_context_t context = mm->context;
  79
  80         if (likely(context))
  81                 goto out;
  82
  83         spin_lock_irqsave(&ia64_ctx.lock, flags);
  84         /* re-check, now that we've got the lock: */
  85         context = mm->context;
  86         if (context == 0) {
  87                 cpumask_clear(mm_cpumask(mm));
  88                 if (ia64_ctx.next >= ia64_ctx.limit) {
  89                         ia64_ctx.next = find_next_zero_bit(ia64_ctx.bitmap,
  90                                         ia64_ctx.max_ctx, ia64_ctx.next);
  91                         ia64_ctx.limit = find_next_bit(ia64_ctx.bitmap,
  92                                         ia64_ctx.max_ctx, ia64_ctx.next);
  93                         if (ia64_ctx.next >= ia64_ctx.max_ctx)
  94                                 wrap_mmu_context(mm);
  95                 }
  96                 mm->context = context = ia64_ctx.next++;
  97                 __set_bit(context, ia64_ctx.bitmap);
  98         }
  99         spin_unlock_irqrestore(&ia64_ctx.lock, flags);
 100 out:
 101         /*
 102          * Ensure we're not starting to use "context" before any old
 103          * uses of it are gone from our TLB.
 104          */
 105         delayed_tlb_flush();
 106
 107         return context;
 108 }
 109
 110 /*
 111  * Initialize context number to some sane value.  MM is guaranteed to be a
 112  * brand-new address-space, so no TLB flushing is needed, ever.
 113  */
 114 #define init_new_context init_new_context
 115 static inline int
 116 init_new_context (struct task_struct *p, struct mm_struct *mm)
 117 {
 118         mm->context = 0;
 119         return 0;
 120 }
 121
 122 static inline void
 123 reload_context (nv_mm_context_t context)
 124 {
 125         unsigned long rid;
 126         unsigned long rid_incr = 0;
 127         unsigned long rr0, rr1, rr2, rr3, rr4;
 128
 129 #ifdef CONFIG_HUGETLB_PAGE
 130         unsigned long old_rr4;
 131         old_rr4 = ia64_get_rr(RGN_BASE(RGN_HPAGE));
 132 #endif
 133         rid = context << 3;     /* make space for encoding the region number */
 134         rid_incr = 1 << 8;
 135
 136         /* encode the region id, preferred page size, and VHPT enable bit: */
 137         rr0 = (rid << 8) | (PAGE_SHIFT << 2) | 1;
 138         rr1 = rr0 + 1*rid_incr;
 139         rr2 = rr0 + 2*rid_incr;
 140         rr3 = rr0 + 3*rid_incr;
 141         rr4 = rr0 + 4*rid_incr;
 142 #ifdef  CONFIG_HUGETLB_PAGE
 143         rr4 = (rr4 & (~(0xfcUL))) | (old_rr4 & 0xfc);
 144
 145 #  if RGN_HPAGE != 4
 146 #    error "reload_context assumes RGN_HPAGE is 4"
 147 #  endif
 148 #endif
 149
 150         ia64_set_rr0_to_rr4(rr0, rr1, rr2, rr3, rr4);
 151         ia64_srlz_i();                  /* srlz.i implies srlz.d */
 152 }
 153
 154 /*
 155  * Must be called with preemption off
 156  */
 157 static inline void
 158 activate_context (struct mm_struct *mm)
 159 {
 160         nv_mm_context_t context;
 161
 162         do {
 163                 context = get_mmu_context(mm);
 164                 if (!cpumask_test_cpu(smp_processor_id(), mm_cpumask(mm)))
 165                         cpumask_set_cpu(smp_processor_id(), mm_cpumask(mm));
 166                 reload_context(context);
 167                 /*
 168                  * in the unlikely event of a TLB-flush by another thread,
 169                  * redo the load.
 170                  */
 171         } while (unlikely(context != mm->context));
 172 }
 173
 174 /*
 175  * Switch from address space PREV to address space NEXT.
 176  */
 177 #define activate_mm activate_mm
 178 static inline void
 179 activate_mm (struct mm_struct *prev, struct mm_struct *next)
 180 {
 181         /*
 182          * We may get interrupts here, but that's OK because interrupt
 183          * handlers cannot touch user-space.
 184          */
 185         ia64_set_kr(IA64_KR_PT_BASE, __pa(next->pgd));
 186         activate_context(next);
 187 }
 188
 189 #define switch_mm(prev_mm,next_mm,next_task)    activate_mm(prev_mm, next_mm)
 190
 191 #include <asm-generic/mmu_context.h>
 192
 193 # endif /* ! __ASSEMBLY__ */
 194 #endif /* _ASM_IA64_MMU_CONTEXT_H */