arch/arm64/include/asm/kvm_host.h

   1 /*
   2  * Copyright (C) 2012,2013 - ARM Ltd
   3  * Author: Marc Zyngier <marc.zyngier@arm.com>
   4  *
   5  * Derived from arch/arm/include/asm/kvm_host.h:
   6  * Copyright (C) 2012 - Virtual Open Systems and Columbia University
   7  * Author: Christoffer Dall <c.dall@virtualopensystems.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  20  */
  21
  22 #ifndef __ARM64_KVM_HOST_H__
  23 #define __ARM64_KVM_HOST_H__
  24
  25 #include <linux/types.h>
  26 #include <linux/kvm_types.h>
  27 #include <asm/cpufeature.h>
  28 #include <asm/kvm.h>
  29 #include <asm/kvm_asm.h>
  30 #include <asm/kvm_mmio.h>
  31
  32 #define __KVM_HAVE_ARCH_INTC_INITIALIZED
  33
  34 #define KVM_USER_MEM_SLOTS 32
  35 #define KVM_PRIVATE_MEM_SLOTS 4
  36 #define KVM_COALESCED_MMIO_PAGE_OFFSET 1
  37 #define KVM_HALT_POLL_NS_DEFAULT 500000
  38
  39 #include <kvm/arm_vgic.h>
  40 #include <kvm/arm_arch_timer.h>
  41 #include <kvm/arm_pmu.h>
  42
  43 #define KVM_MAX_VCPUS VGIC_V3_MAX_CPUS
  44
  45 #define KVM_VCPU_MAX_FEATURES 4
  46
  47 #define KVM_REQ_VCPU_EXIT       8
  48
  49 int __attribute_const__ kvm_target_cpu(void);
  50 int kvm_reset_vcpu(struct kvm_vcpu *vcpu);
  51 int kvm_arch_dev_ioctl_check_extension(struct kvm *kvm, long ext);
  52 void __extended_idmap_trampoline(phys_addr_t boot_pgd, phys_addr_t idmap_start);
  53
  54 struct kvm_arch {
  55         /* The VMID generation used for the virt. memory system */
  56         u64    vmid_gen;
  57         u32    vmid;
  58
  59         /* 1-level 2nd stage table and lock */
  60         spinlock_t pgd_lock;
  61         pgd_t *pgd;
  62
  63         /* VTTBR value associated with above pgd and vmid */
  64         u64    vttbr;
  65
  66         /* The last vcpu id that ran on each physical CPU */
  67         int __percpu *last_vcpu_ran;
  68
  69         /* The maximum number of vCPUs depends on the used GIC model */
  70         int max_vcpus;
  71
  72         /* Interrupt controller */
  73         struct vgic_dist        vgic;
  74
  75         /* Timer */
  76         struct arch_timer_kvm   timer;
  77
  78         /* Mandated version of PSCI */
  79         u32 psci_version;
  80 };
  81
  82 #define KVM_NR_MEM_OBJS     40
  83
  84 /*
  85  * We don't want allocation failures within the mmu code, so we preallocate
  86  * enough memory for a single page fault in a cache.
  87  */
  88 struct kvm_mmu_memory_cache {
  89         int nobjs;
  90         void *objects[KVM_NR_MEM_OBJS];
  91 };
  92
  93 struct kvm_vcpu_fault_info {
  94         u32 esr_el2;            /* Hyp Syndrom Register */
  95         u64 far_el2;            /* Hyp Fault Address Register */
  96         u64 hpfar_el2;          /* Hyp IPA Fault Address Register */
  97 };
  98
  99 /*
 100  * 0 is reserved as an invalid value.
 101  * Order should be kept in sync with the save/restore code.
 102  */
 103 enum vcpu_sysreg {
 104         __INVALID_SYSREG__,
 105         MPIDR_EL1,      /* MultiProcessor Affinity Register */
 106         CSSELR_EL1,     /* Cache Size Selection Register */
 107         SCTLR_EL1,      /* System Control Register */
 108         ACTLR_EL1,      /* Auxiliary Control Register */
 109         CPACR_EL1,      /* Coprocessor Access Control */
 110         TTBR0_EL1,      /* Translation Table Base Register 0 */
 111         TTBR1_EL1,      /* Translation Table Base Register 1 */
 112         TCR_EL1,        /* Translation Control Register */
 113         ESR_EL1,        /* Exception Syndrome Register */
 114         AFSR0_EL1,      /* Auxiliary Fault Status Register 0 */
 115         AFSR1_EL1,      /* Auxiliary Fault Status Register 1 */
 116         FAR_EL1,        /* Fault Address Register */
 117         MAIR_EL1,       /* Memory Attribute Indirection Register */
 118         VBAR_EL1,       /* Vector Base Address Register */
 119         CONTEXTIDR_EL1, /* Context ID Register */
 120         TPIDR_EL0,      /* Thread ID, User R/W */
 121         TPIDRRO_EL0,    /* Thread ID, User R/O */
 122         TPIDR_EL1,      /* Thread ID, Privileged */
 123         AMAIR_EL1,      /* Aux Memory Attribute Indirection Register */
 124         CNTKCTL_EL1,    /* Timer Control Register (EL1) */
 125         PAR_EL1,        /* Physical Address Register */
 126         MDSCR_EL1,      /* Monitor Debug System Control Register */
 127         MDCCINT_EL1,    /* Monitor Debug Comms Channel Interrupt Enable Reg */
 128
 129         /* Performance Monitors Registers */
 130         PMCR_EL0,       /* Control Register */
 131         PMSELR_EL0,     /* Event Counter Selection Register */
 132         PMEVCNTR0_EL0,  /* Event Counter Register (0-30) */
 133         PMEVCNTR30_EL0 = PMEVCNTR0_EL0 + 30,
 134         PMCCNTR_EL0,    /* Cycle Counter Register */
 135         PMEVTYPER0_EL0, /* Event Type Register (0-30) */
 136         PMEVTYPER30_EL0 = PMEVTYPER0_EL0 + 30,
 137         PMCCFILTR_EL0,  /* Cycle Count Filter Register */
 138         PMCNTENSET_EL0, /* Count Enable Set Register */
 139         PMINTENSET_EL1, /* Interrupt Enable Set Register */
 140         PMOVSSET_EL0,   /* Overflow Flag Status Set Register */
 141         PMSWINC_EL0,    /* Software Increment Register */
 142         PMUSERENR_EL0,  /* User Enable Register */
 143
 144         /* 32bit specific registers. Keep them at the end of the range */
 145         DACR32_EL2,     /* Domain Access Control Register */
 146         IFSR32_EL2,     /* Instruction Fault Status Register */
 147         FPEXC32_EL2,    /* Floating-Point Exception Control Register */
 148         DBGVCR32_EL2,   /* Debug Vector Catch Register */
 149
 150         NR_SYS_REGS     /* Nothing after this line! */
 151 };
 152
 153 /* 32bit mapping */
 154 #define c0_MPIDR        (MPIDR_EL1 * 2) /* MultiProcessor ID Register */
 155 #define c0_CSSELR       (CSSELR_EL1 * 2)/* Cache Size Selection Register */
 156 #define c1_SCTLR        (SCTLR_EL1 * 2) /* System Control Register */
 157 #define c1_ACTLR        (ACTLR_EL1 * 2) /* Auxiliary Control Register */
 158 #define c1_CPACR        (CPACR_EL1 * 2) /* Coprocessor Access Control */
 159 #define c2_TTBR0        (TTBR0_EL1 * 2) /* Translation Table Base Register 0 */
 160 #define c2_TTBR0_high   (c2_TTBR0 + 1)  /* TTBR0 top 32 bits */
 161 #define c2_TTBR1        (TTBR1_EL1 * 2) /* Translation Table Base Register 1 */
 162 #define c2_TTBR1_high   (c2_TTBR1 + 1)  /* TTBR1 top 32 bits */
 163 #define c2_TTBCR        (TCR_EL1 * 2)   /* Translation Table Base Control R. */
 164 #define c2_TTBCR2       (c2_TTBCR + 1)  /* Translation Table Base Control R. 2 */
 165 #define c3_DACR         (DACR32_EL2 * 2)/* Domain Access Control Register */
 166 #define c5_DFSR         (ESR_EL1 * 2)   /* Data Fault Status Register */
 167 #define c5_IFSR         (IFSR32_EL2 * 2)/* Instruction Fault Status Register */
 168 #define c5_ADFSR        (AFSR0_EL1 * 2) /* Auxiliary Data Fault Status R */
 169 #define c5_AIFSR        (AFSR1_EL1 * 2) /* Auxiliary Instr Fault Status R */
 170 #define c6_DFAR         (FAR_EL1 * 2)   /* Data Fault Address Register */
 171 #define c6_IFAR         (c6_DFAR + 1)   /* Instruction Fault Address Register */
 172 #define c7_PAR          (PAR_EL1 * 2)   /* Physical Address Register */
 173 #define c7_PAR_high     (c7_PAR + 1)    /* PAR top 32 bits */
 174 #define c10_PRRR        (MAIR_EL1 * 2)  /* Primary Region Remap Register */
 175 #define c10_NMRR        (c10_PRRR + 1)  /* Normal Memory Remap Register */
 176 #define c12_VBAR        (VBAR_EL1 * 2)  /* Vector Base Address Register */
 177 #define c13_CID         (CONTEXTIDR_EL1 * 2)    /* Context ID Register */
 178 #define c13_TID_URW     (TPIDR_EL0 * 2) /* Thread ID, User R/W */
 179 #define c13_TID_URO     (TPIDRRO_EL0 * 2)/* Thread ID, User R/O */
 180 #define c13_TID_PRIV    (TPIDR_EL1 * 2) /* Thread ID, Privileged */
 181 #define c10_AMAIR0      (AMAIR_EL1 * 2) /* Aux Memory Attr Indirection Reg */
 182 #define c10_AMAIR1      (c10_AMAIR0 + 1)/* Aux Memory Attr Indirection Reg */
 183 #define c14_CNTKCTL     (CNTKCTL_EL1 * 2) /* Timer Control Register (PL1) */
 184
 185 #define cp14_DBGDSCRext (MDSCR_EL1 * 2)
 186 #define cp14_DBGBCR0    (DBGBCR0_EL1 * 2)
 187 #define cp14_DBGBVR0    (DBGBVR0_EL1 * 2)
 188 #define cp14_DBGBXVR0   (cp14_DBGBVR0 + 1)
 189 #define cp14_DBGWCR0    (DBGWCR0_EL1 * 2)
 190 #define cp14_DBGWVR0    (DBGWVR0_EL1 * 2)
 191 #define cp14_DBGDCCINT  (MDCCINT_EL1 * 2)
 192 #define cp14_DBGVCR     (DBGVCR32_EL2 * 2)
 193
 194 #define NR_COPRO_REGS   (NR_SYS_REGS * 2)
 195
 196 struct kvm_cpu_context {
 197         struct kvm_regs gp_regs;
 198         union {
 199                 u64 sys_regs[NR_SYS_REGS];
 200                 u32 copro[NR_COPRO_REGS];
 201         };
 202
 203         struct kvm_vcpu *__hyp_running_vcpu;
 204 };
 205
 206 typedef struct kvm_cpu_context kvm_cpu_context_t;
 207
 208 struct kvm_vcpu_arch {
 209         struct kvm_cpu_context ctxt;
 210
 211         /* HYP configuration */
 212         u64 hcr_el2;
 213         u32 mdcr_el2;
 214
 215         /* Exception Information */
 216         struct kvm_vcpu_fault_info fault;
 217
 218         /* State of various workarounds, see kvm_asm.h for bit assignment */
 219         u64 workaround_flags;
 220
 221         /* Guest debug state */
 222         u64 debug_flags;
 223
 224         /*
 225          * We maintain more than a single set of debug registers to support
 226          * debugging the guest from the host and to maintain separate host and
 227          * guest state during world switches. vcpu_debug_state are the debug
 228          * registers of the vcpu as the guest sees them.  host_debug_state are
 229          * the host registers which are saved and restored during
 230          * world switches. external_debug_state contains the debug
 231          * values we want to debug the guest. This is set via the
 232          * KVM_SET_GUEST_DEBUG ioctl.
 233          *
 234          * debug_ptr points to the set of debug registers that should be loaded
 235          * onto the hardware when running the guest.
 236          */
 237         struct kvm_guest_debug_arch *debug_ptr;
 238         struct kvm_guest_debug_arch vcpu_debug_state;
 239         struct kvm_guest_debug_arch external_debug_state;
 240
 241         /* Pointer to host CPU context */
 242         kvm_cpu_context_t *host_cpu_context;
 243         struct kvm_guest_debug_arch host_debug_state;
 244
 245         /* VGIC state */
 246         struct vgic_cpu vgic_cpu;
 247         struct arch_timer_cpu timer_cpu;
 248         struct kvm_pmu pmu;
 249
 250         /*
 251          * Anything that is not used directly from assembly code goes
 252          * here.
 253          */
 254
 255         /*
 256          * Guest registers we preserve during guest debugging.
 257          *
 258          * These shadow registers are updated by the kvm_handle_sys_reg
 259          * trap handler if the guest accesses or updates them while we
 260          * are using guest debug.
 261          */
 262         struct {
 263                 u32     mdscr_el1;
 264         } guest_debug_preserved;
 265
 266         /* vcpu power-off state */
 267         bool power_off;
 268
 269         /* Don't run the guest (internal implementation need) */
 270         bool pause;
 271
 272         /* IO related fields */
 273         struct kvm_decode mmio_decode;
 274
 275         /* Interrupt related fields */
 276         u64 irq_lines;          /* IRQ and FIQ levels */
 277
 278         /* Cache some mmu pages needed inside spinlock regions */
 279         struct kvm_mmu_memory_cache mmu_page_cache;
 280
 281         /* Target CPU and feature flags */
 282         int target;
 283         DECLARE_BITMAP(features, KVM_VCPU_MAX_FEATURES);
 284
 285         /* Detect first run of a vcpu */
 286         bool has_run_once;
 287 };
 288
 289 #define vcpu_gp_regs(v)         (&(v)->arch.ctxt.gp_regs)
 290 #define vcpu_sys_reg(v,r)       ((v)->arch.ctxt.sys_regs[(r)])
 291 /*
 292  * CP14 and CP15 live in the same array, as they are backed by the
 293  * same system registers.
 294  */
 295 #define CPx_BIAS                IS_ENABLED(CONFIG_CPU_BIG_ENDIAN)
 296
 297 #define vcpu_cp14(v,r)          ((v)->arch.ctxt.copro[(r) ^ CPx_BIAS])
 298 #define vcpu_cp15(v,r)          ((v)->arch.ctxt.copro[(r) ^ CPx_BIAS])
 299
 300 #ifdef CONFIG_CPU_BIG_ENDIAN
 301 #define vcpu_cp15_64_high(v,r)  vcpu_cp15((v),(r))
 302 #define vcpu_cp15_64_low(v,r)   vcpu_cp15((v),(r) + 1)
 303 #else
 304 #define vcpu_cp15_64_high(v,r)  vcpu_cp15((v),(r) + 1)
 305 #define vcpu_cp15_64_low(v,r)   vcpu_cp15((v),(r))
 306 #endif
 307
 308 struct kvm_vm_stat {
 309         ulong remote_tlb_flush;
 310 };
 311
 312 struct kvm_vcpu_stat {
 313         u64 halt_successful_poll;
 314         u64 halt_attempted_poll;
 315         u64 halt_poll_invalid;
 316         u64 halt_wakeup;
 317         u64 hvc_exit_stat;
 318         u64 wfe_exit_stat;
 319         u64 wfi_exit_stat;
 320         u64 mmio_exit_user;
 321         u64 mmio_exit_kernel;
 322         u64 exits;
 323 };
 324
 325 int kvm_vcpu_preferred_target(struct kvm_vcpu_init *init);
 326 unsigned long kvm_arm_num_regs(struct kvm_vcpu *vcpu);
 327 int kvm_arm_copy_reg_indices(struct kvm_vcpu *vcpu, u64 __user *indices);
 328 int kvm_arm_get_reg(struct kvm_vcpu *vcpu, const struct kvm_one_reg *reg);
 329 int kvm_arm_set_reg(struct kvm_vcpu *vcpu, const struct kvm_one_reg *reg);
 330
 331 #define KVM_ARCH_WANT_MMU_NOTIFIER
 332 int kvm_unmap_hva(struct kvm *kvm, unsigned long hva);
 333 int kvm_unmap_hva_range(struct kvm *kvm,
 334                         unsigned long start, unsigned long end);
 335 void kvm_set_spte_hva(struct kvm *kvm, unsigned long hva, pte_t pte);
 336 int kvm_age_hva(struct kvm *kvm, unsigned long start, unsigned long end);
 337 int kvm_test_age_hva(struct kvm *kvm, unsigned long hva);
 338
 339 /* We do not have shadow page tables, hence the empty hooks */
 340 static inline void kvm_arch_mmu_notifier_invalidate_page(struct kvm *kvm,
 341                                                          unsigned long address)
 342 {
 343 }
 344
 345 struct kvm_vcpu *kvm_arm_get_running_vcpu(void);
 346 struct kvm_vcpu * __percpu *kvm_get_running_vcpus(void);
 347 void kvm_arm_halt_guest(struct kvm *kvm);
 348 void kvm_arm_resume_guest(struct kvm *kvm);
 349 void kvm_arm_halt_vcpu(struct kvm_vcpu *vcpu);
 350 void kvm_arm_resume_vcpu(struct kvm_vcpu *vcpu);
 351
 352 u64 __kvm_call_hyp(void *hypfn, ...);
 353 #define kvm_call_hyp(f, ...) __kvm_call_hyp(kvm_ksym_ref(f), ##__VA_ARGS__)
 354
 355 void force_vm_exit(const cpumask_t *mask);
 356 void kvm_mmu_wp_memory_region(struct kvm *kvm, int slot);
 357
 358 int handle_exit(struct kvm_vcpu *vcpu, struct kvm_run *run,
 359                 int exception_index);
 360
 361 int kvm_perf_init(void);
 362 int kvm_perf_teardown(void);
 363
 364 struct kvm_vcpu *kvm_mpidr_to_vcpu(struct kvm *kvm, unsigned long mpidr);
 365
 366 void __kvm_set_tpidr_el2(u64 tpidr_el2);
 367 DECLARE_PER_CPU(kvm_cpu_context_t, kvm_host_cpu_state);
 368
 369 static inline void __cpu_init_hyp_mode(phys_addr_t pgd_ptr,
 370                                        unsigned long hyp_stack_ptr,
 371                                        unsigned long vector_ptr)
 372 {
 373         u64 tpidr_el2;
 374
 375         /*
 376          * Call initialization code, and switch to the full blown HYP code.
 377          * If the cpucaps haven't been finalized yet, something has gone very
 378          * wrong, and hyp will crash and burn when it uses any
 379          * cpus_have_const_cap() wrapper.
 380          */
 381         BUG_ON(!static_branch_likely(&arm64_const_caps_ready));
 382         __kvm_call_hyp((void *)pgd_ptr, hyp_stack_ptr, vector_ptr);
 383
 384         /*
 385          * Calculate the raw per-cpu offset without a translation from the
 386          * kernel's mapping to the linear mapping, and store it in tpidr_el2
 387          * so that we can use adr_l to access per-cpu variables in EL2.
 388          */
 389         tpidr_el2 = (u64)this_cpu_ptr(&kvm_host_cpu_state)
 390                 - (u64)kvm_ksym_ref(kvm_host_cpu_state);
 391
 392         kvm_call_hyp(__kvm_set_tpidr_el2, tpidr_el2);
 393 }
 394
 395 void __kvm_hyp_teardown(void);
 396 static inline void __cpu_reset_hyp_mode(unsigned long vector_ptr,
 397                                         phys_addr_t phys_idmap_start)
 398 {
 399         kvm_call_hyp(__kvm_hyp_teardown, phys_idmap_start);
 400 }
 401
 402 static inline void kvm_arch_hardware_unsetup(void) {}
 403 static inline void kvm_arch_sync_events(struct kvm *kvm) {}
 404 static inline void kvm_arch_vcpu_uninit(struct kvm_vcpu *vcpu) {}
 405 static inline void kvm_arch_sched_in(struct kvm_vcpu *vcpu, int cpu) {}
 406 static inline void kvm_arch_vcpu_block_finish(struct kvm_vcpu *vcpu) {}
 407
 408 void kvm_arm_init_debug(void);
 409 void kvm_arm_setup_debug(struct kvm_vcpu *vcpu);
 410 void kvm_arm_clear_debug(struct kvm_vcpu *vcpu);
 411 void kvm_arm_reset_debug_ptr(struct kvm_vcpu *vcpu);
 412 int kvm_arm_vcpu_arch_set_attr(struct kvm_vcpu *vcpu,
 413                                struct kvm_device_attr *attr);
 414 int kvm_arm_vcpu_arch_get_attr(struct kvm_vcpu *vcpu,
 415                                struct kvm_device_attr *attr);
 416 int kvm_arm_vcpu_arch_has_attr(struct kvm_vcpu *vcpu,
 417                                struct kvm_device_attr *attr);
 418
 419 static inline void __cpu_init_stage2(void)
 420 {
 421         u32 parange = kvm_call_hyp(__init_stage2_translation);
 422
 423         WARN_ONCE(parange < 40,
 424                   "PARange is %d bits, unsupported configuration!", parange);
 425 }
 426
 427 static inline bool kvm_arm_harden_branch_predictor(void)
 428 {
 429         return cpus_have_const_cap(ARM64_HARDEN_BRANCH_PREDICTOR);
 430 }
 431
 432 #define KVM_SSBD_UNKNOWN                -1
 433 #define KVM_SSBD_FORCE_DISABLE          0
 434 #define KVM_SSBD_KERNEL         1
 435 #define KVM_SSBD_FORCE_ENABLE           2
 436 #define KVM_SSBD_MITIGATED              3
 437
 438 static inline int kvm_arm_have_ssbd(void)
 439 {
 440         switch (arm64_get_ssbd_state()) {
 441         case ARM64_SSBD_FORCE_DISABLE:
 442                 return KVM_SSBD_FORCE_DISABLE;
 443         case ARM64_SSBD_KERNEL:
 444                 return KVM_SSBD_KERNEL;
 445         case ARM64_SSBD_FORCE_ENABLE:
 446                 return KVM_SSBD_FORCE_ENABLE;
 447         case ARM64_SSBD_MITIGATED:
 448                 return KVM_SSBD_MITIGATED;
 449         case ARM64_SSBD_UNKNOWN:
 450         default:
 451                 return KVM_SSBD_UNKNOWN;
 452         }
 453 }
 454
 455 static inline bool kvm_arm_spectre_bhb_mitigated(void)
 456 {
 457         return arm64_get_spectre_bhb_state() == SPECTRE_MITIGATED;
 458 }
 459 #endif /* __ARM64_KVM_HOST_H__ */