arch/arm/Kconfig

   1 config ARM
   2         bool
   3         default y
   4         select ARCH_CLOCKSOURCE_DATA
   5         select ARCH_HAS_DEVMEM_IS_ALLOWED
   6         select ARCH_HAS_ELF_RANDOMIZE
   7         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
   8         select ARCH_HAVE_CUSTOM_GPIO_H
   9         select ARCH_HAS_GCOV_PROFILE_ALL
  10         select ARCH_MIGHT_HAVE_PC_PARPORT
  11         select ARCH_SUPPORTS_ATOMIC_RMW
  12         select ARCH_USE_BUILTIN_BSWAP
  13         select ARCH_USE_CMPXCHG_LOCKREF
  14         select ARCH_WANT_IPC_PARSE_VERSION
  15         select BUILDTIME_EXTABLE_SORT if MMU
  16         select CLONE_BACKWARDS
  17         select CPU_PM if (SUSPEND || CPU_IDLE)
  18         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
  19         select EDAC_SUPPORT
  20         select EDAC_ATOMIC_SCRUB
  21         select GENERIC_ALLOCATOR
  22         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
  23         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  24         select GENERIC_EARLY_IOREMAP
  25         select GENERIC_IDLE_POLL_SETUP
  26         select GENERIC_IRQ_PROBE
  27         select GENERIC_IRQ_SHOW
  28         select GENERIC_IRQ_SHOW_LEVEL
  29         select GENERIC_PCI_IOMAP
  30         select GENERIC_SCHED_CLOCK
  31         select GENERIC_SMP_IDLE_THREAD
  32         select GENERIC_STRNCPY_FROM_USER
  33         select GENERIC_STRNLEN_USER
  34         select HANDLE_DOMAIN_IRQ
  35         select HARDIRQS_SW_RESEND
  36         select HAVE_ARCH_AUDITSYSCALL if (AEABI && !OABI_COMPAT)
  37         select HAVE_ARCH_BITREVERSE if (CPU_32v7M || CPU_32v7) && !CPU_32v6
  38         select HAVE_ARCH_HARDENED_USERCOPY
  39         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
  40         select HAVE_ARCH_KGDB if !CPU_ENDIAN_BE32 && MMU
  41         select HAVE_ARCH_MMAP_RND_BITS if MMU
  42         select HAVE_ARCH_SECCOMP_FILTER if (AEABI && !OABI_COMPAT)
  43         select HAVE_ARCH_TRACEHOOK
  44         select HAVE_ARM_SMCCC if CPU_V7
  45         select HAVE_CBPF_JIT
  46         select HAVE_CC_STACKPROTECTOR
  47         select HAVE_CONTEXT_TRACKING
  48         select HAVE_C_RECORDMCOUNT
  49         select HAVE_DEBUG_KMEMLEAK
  50         select HAVE_DMA_API_DEBUG
  51         select HAVE_DMA_CONTIGUOUS if MMU
  52         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL) && !CPU_ENDIAN_BE32 && MMU
  53         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
  54         select HAVE_EXIT_THREAD
  55         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  56         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  57         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  58         select HAVE_GCC_PLUGINS
  59         select HAVE_GENERIC_DMA_COHERENT
  60         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  61         select HAVE_IDE if PCI || ISA || PCMCIA
  62         select HAVE_IRQ_TIME_ACCOUNTING
  63         select HAVE_KERNEL_GZIP
  64         select HAVE_KERNEL_LZ4
  65         select HAVE_KERNEL_LZMA
  66         select HAVE_KERNEL_LZO
  67         select HAVE_KERNEL_XZ
  68         select HAVE_KPROBES if !XIP_KERNEL && !CPU_ENDIAN_BE32 && !CPU_V7M
  69         select HAVE_KRETPROBES if (HAVE_KPROBES)
  70         select HAVE_MEMBLOCK
  71         select HAVE_MOD_ARCH_SPECIFIC
  72         select HAVE_NMI
  73         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  74         select HAVE_OPTPROBES if !THUMB2_KERNEL
  75         select HAVE_PERF_EVENTS
  76         select HAVE_PERF_REGS
  77         select HAVE_PERF_USER_STACK_DUMP
  78         select HAVE_RCU_TABLE_FREE if (SMP && ARM_LPAE)
  79         select HAVE_REGS_AND_STACK_ACCESS_API
  80         select HAVE_SYSCALL_TRACEPOINTS
  81         select HAVE_UID16
  82         select HAVE_VIRT_CPU_ACCOUNTING_GEN
  83         select IRQ_FORCED_THREADING
  84         select MODULES_USE_ELF_REL
  85         select NO_BOOTMEM
  86         select OF_EARLY_FLATTREE if OF
  87         select OF_RESERVED_MEM if OF
  88         select OLD_SIGACTION
  89         select OLD_SIGSUSPEND3
  90         select PERF_USE_VMALLOC
  91         select RTC_LIB
  92         select SYS_SUPPORTS_APM_EMULATION
  93         # Above selects are sorted alphabetically; please add new ones
  94         # according to that.  Thanks.
  95         help
  96           The ARM series is a line of low-power-consumption RISC chip designs
  97           licensed by ARM Ltd and targeted at embedded applications and
  98           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
  99           manufactured, but legacy ARM-based PC hardware remains popular in
 100           Europe.  There is an ARM Linux project with a web page at
 101           <http://www.arm.linux.org.uk/>.
 102
 103 config ARM_HAS_SG_CHAIN
 104         select ARCH_HAS_SG_CHAIN
 105         bool
 106
 107 config NEED_SG_DMA_LENGTH
 108         bool
 109
 110 config ARM_DMA_USE_IOMMU
 111         bool
 112         select ARM_HAS_SG_CHAIN
 113         select NEED_SG_DMA_LENGTH
 114
 115 if ARM_DMA_USE_IOMMU
 116
 117 config ARM_DMA_IOMMU_ALIGNMENT
 118         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
 119         range 4 9
 120         default 8
 121         help
 122           DMA mapping framework by default aligns all buffers to the smallest
 123           PAGE_SIZE order which is greater than or equal to the requested buffer
 124           size. This works well for buffers up to a few hundreds kilobytes, but
 125           for larger buffers it just a waste of address space. Drivers which has
 126           relatively small addressing window (like 64Mib) might run out of
 127           virtual space with just a few allocations.
 128
 129           With this parameter you can specify the maximum PAGE_SIZE order for
 130           DMA IOMMU buffers. Larger buffers will be aligned only to this
 131           specified order. The order is expressed as a power of two multiplied
 132           by the PAGE_SIZE.
 133
 134 endif
 135
 136 config MIGHT_HAVE_PCI
 137         bool
 138
 139 config SYS_SUPPORTS_APM_EMULATION
 140         bool
 141
 142 config HAVE_TCM
 143         bool
 144         select GENERIC_ALLOCATOR
 145
 146 config HAVE_PROC_CPU
 147         bool
 148
 149 config NO_IOPORT_MAP
 150         bool
 151
 152 config EISA
 153         bool
 154         ---help---
 155           The Extended Industry Standard Architecture (EISA) bus was
 156           developed as an open alternative to the IBM MicroChannel bus.
 157
 158           The EISA bus provided some of the features of the IBM MicroChannel
 159           bus while maintaining backward compatibility with cards made for
 160           the older ISA bus.  The EISA bus saw limited use between 1988 and
 161           1995 when it was made obsolete by the PCI bus.
 162
 163           Say Y here if you are building a kernel for an EISA-based machine.
 164
 165           Otherwise, say N.
 166
 167 config SBUS
 168         bool
 169
 170 config STACKTRACE_SUPPORT
 171         bool
 172         default y
 173
 174 config LOCKDEP_SUPPORT
 175         bool
 176         default y
 177
 178 config TRACE_IRQFLAGS_SUPPORT
 179         bool
 180         default !CPU_V7M
 181
 182 config RWSEM_XCHGADD_ALGORITHM
 183         bool
 184         default y
 185
 186 config ARCH_HAS_ILOG2_U32
 187         bool
 188
 189 config ARCH_HAS_ILOG2_U64
 190         bool
 191
 192 config ARCH_HAS_BANDGAP
 193         bool
 194
 195 config FIX_EARLYCON_MEM
 196         def_bool y if MMU
 197
 198 config GENERIC_HWEIGHT
 199         bool
 200         default y
 201
 202 config GENERIC_CALIBRATE_DELAY
 203         bool
 204         default y
 205
 206 config ARCH_MAY_HAVE_PC_FDC
 207         bool
 208
 209 config ZONE_DMA
 210         bool
 211
 212 config NEED_DMA_MAP_STATE
 213        def_bool y
 214
 215 config ARCH_SUPPORTS_UPROBES
 216         def_bool y
 217
 218 config ARCH_HAS_DMA_SET_COHERENT_MASK
 219         bool
 220
 221 config GENERIC_ISA_DMA
 222         bool
 223
 224 config FIQ
 225         bool
 226
 227 config NEED_RET_TO_USER
 228         bool
 229
 230 config ARCH_MTD_XIP
 231         bool
 232
 233 config VECTORS_BASE
 234         hex
 235         default 0xffff0000 if MMU || CPU_HIGH_VECTOR
 236         default DRAM_BASE if REMAP_VECTORS_TO_RAM
 237         default 0x00000000
 238         help
 239           The base address of exception vectors.  This must be two pages
 240           in size.
 241
 242 config ARM_PATCH_PHYS_VIRT
 243         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 244         default y
 245         depends on !XIP_KERNEL && MMU
 246         help
 247           Patch phys-to-virt and virt-to-phys translation functions at
 248           boot and module load time according to the position of the
 249           kernel in system memory.
 250
 251           This can only be used with non-XIP MMU kernels where the base
 252           of physical memory is at a 16MB boundary.
 253
 254           Only disable this option if you know that you do not require
 255           this feature (eg, building a kernel for a single machine) and
 256           you need to shrink the kernel to the minimal size.
 257
 258 config NEED_MACH_IO_H
 259         bool
 260         help
 261           Select this when mach/io.h is required to provide special
 262           definitions for this platform.  The need for mach/io.h should
 263           be avoided when possible.
 264
 265 config NEED_MACH_MEMORY_H
 266         bool
 267         help
 268           Select this when mach/memory.h is required to provide special
 269           definitions for this platform.  The need for mach/memory.h should
 270           be avoided when possible.
 271
 272 config PHYS_OFFSET
 273         hex "Physical address of main memory" if MMU
 274         depends on !ARM_PATCH_PHYS_VIRT
 275         default DRAM_BASE if !MMU
 276         default 0x00000000 if ARCH_EBSA110 || \
 277                         ARCH_FOOTBRIDGE || \
 278                         ARCH_INTEGRATOR || \
 279                         ARCH_IOP13XX || \
 280                         ARCH_KS8695 || \
 281                         ARCH_REALVIEW
 282         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
 283         default 0x20000000 if ARCH_S5PV210
 284         default 0xc0000000 if ARCH_SA1100
 285         help
 286           Please provide the physical address corresponding to the
 287           location of main memory in your system.
 288
 289 config GENERIC_BUG
 290         def_bool y
 291         depends on BUG
 292
 293 config PGTABLE_LEVELS
 294         int
 295         default 3 if ARM_LPAE
 296         default 2
 297
 298 source "init/Kconfig"
 299
 300 source "kernel/Kconfig.freezer"
 301
 302 menu "System Type"
 303
 304 config MMU
 305         bool "MMU-based Paged Memory Management Support"
 306         default y
 307         help
 308           Select if you want MMU-based virtualised addressing space
 309           support by paged memory management. If unsure, say 'Y'.
 310
 311 config ARCH_MMAP_RND_BITS_MIN
 312         default 8
 313
 314 config ARCH_MMAP_RND_BITS_MAX
 315         default 14 if PAGE_OFFSET=0x40000000
 316         default 15 if PAGE_OFFSET=0x80000000
 317         default 16
 318
 319 #
 320 # The "ARM system type" choice list is ordered alphabetically by option
 321 # text.  Please add new entries in the option alphabetic order.
 322 #
 323 choice
 324         prompt "ARM system type"
 325         default ARM_SINGLE_ARMV7M if !MMU
 326         default ARCH_MULTIPLATFORM if MMU
 327
 328 config ARCH_MULTIPLATFORM
 329         bool "Allow multiple platforms to be selected"
 330         depends on MMU
 331         select ARM_HAS_SG_CHAIN
 332         select ARM_PATCH_PHYS_VIRT
 333         select AUTO_ZRELADDR
 334         select CLKSRC_OF
 335         select COMMON_CLK
 336         select GENERIC_CLOCKEVENTS
 337         select MIGHT_HAVE_PCI
 338         select MULTI_IRQ_HANDLER
 339         select PCI_DOMAINS if PCI
 340         select SPARSE_IRQ
 341         select USE_OF
 342
 343 config ARM_SINGLE_ARMV7M
 344         bool "ARMv7-M based platforms (Cortex-M0/M3/M4)"
 345         depends on !MMU
 346         select ARM_NVIC
 347         select AUTO_ZRELADDR
 348         select CLKSRC_OF
 349         select COMMON_CLK
 350         select CPU_V7M
 351         select GENERIC_CLOCKEVENTS
 352         select NO_IOPORT_MAP
 353         select SPARSE_IRQ
 354         select USE_OF
 355
 356 config ARCH_GEMINI
 357         bool "Cortina Systems Gemini"
 358         select CLKSRC_MMIO
 359         select CPU_FA526
 360         select GENERIC_CLOCKEVENTS
 361         select GPIOLIB
 362         help
 363           Support for the Cortina Systems Gemini family SoCs
 364
 365 config ARCH_EBSA110
 366         bool "EBSA-110"
 367         select ARCH_USES_GETTIMEOFFSET
 368         select CPU_SA110
 369         select ISA
 370         select NEED_MACH_IO_H
 371         select NEED_MACH_MEMORY_H
 372         select NO_IOPORT_MAP
 373         help
 374           This is an evaluation board for the StrongARM processor available
 375           from Digital. It has limited hardware on-board, including an
 376           Ethernet interface, two PCMCIA sockets, two serial ports and a
 377           parallel port.
 378
 379 config ARCH_EP93XX
 380         bool "EP93xx-based"
 381         select ARCH_HAS_HOLES_MEMORYMODEL
 382         select ARM_AMBA
 383         select ARM_PATCH_PHYS_VIRT
 384         select ARM_VIC
 385         select AUTO_ZRELADDR
 386         select CLKDEV_LOOKUP
 387         select CLKSRC_MMIO
 388         select CPU_ARM920T
 389         select GENERIC_CLOCKEVENTS
 390         select GPIOLIB
 391         help
 392           This enables support for the Cirrus EP93xx series of CPUs.
 393
 394 config ARCH_FOOTBRIDGE
 395         bool "FootBridge"
 396         select CPU_SA110
 397         select FOOTBRIDGE
 398         select GENERIC_CLOCKEVENTS
 399         select HAVE_IDE
 400         select NEED_MACH_IO_H if !MMU
 401         select NEED_MACH_MEMORY_H
 402         help
 403           Support for systems based on the DC21285 companion chip
 404           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 405
 406 config ARCH_NETX
 407         bool "Hilscher NetX based"
 408         select ARM_VIC
 409         select CLKSRC_MMIO
 410         select CPU_ARM926T
 411         select GENERIC_CLOCKEVENTS
 412         help
 413           This enables support for systems based on the Hilscher NetX Soc
 414
 415 config ARCH_IOP13XX
 416         bool "IOP13xx-based"
 417         depends on MMU
 418         select CPU_XSC3
 419         select NEED_MACH_MEMORY_H
 420         select NEED_RET_TO_USER
 421         select PCI
 422         select PLAT_IOP
 423         select VMSPLIT_1G
 424         select SPARSE_IRQ
 425         help
 426           Support for Intel's IOP13XX (XScale) family of processors.
 427
 428 config ARCH_IOP32X
 429         bool "IOP32x-based"
 430         depends on MMU
 431         select CPU_XSCALE
 432         select GPIO_IOP
 433         select GPIOLIB
 434         select NEED_RET_TO_USER
 435         select PCI
 436         select PLAT_IOP
 437         help
 438           Support for Intel's 80219 and IOP32X (XScale) family of
 439           processors.
 440
 441 config ARCH_IOP33X
 442         bool "IOP33x-based"
 443         depends on MMU
 444         select CPU_XSCALE
 445         select GPIO_IOP
 446         select GPIOLIB
 447         select NEED_RET_TO_USER
 448         select PCI
 449         select PLAT_IOP
 450         help
 451           Support for Intel's IOP33X (XScale) family of processors.
 452
 453 config ARCH_IXP4XX
 454         bool "IXP4xx-based"
 455         depends on MMU
 456         select ARCH_HAS_DMA_SET_COHERENT_MASK
 457         select ARCH_SUPPORTS_BIG_ENDIAN
 458         select CLKSRC_MMIO
 459         select CPU_XSCALE
 460         select DMABOUNCE if PCI
 461         select GENERIC_CLOCKEVENTS
 462         select GPIOLIB
 463         select MIGHT_HAVE_PCI
 464         select NEED_MACH_IO_H
 465         select USB_EHCI_BIG_ENDIAN_DESC
 466         select USB_EHCI_BIG_ENDIAN_MMIO
 467         help
 468           Support for Intel's IXP4XX (XScale) family of processors.
 469
 470 config ARCH_DOVE
 471         bool "Marvell Dove"
 472         select CPU_PJ4
 473         select GENERIC_CLOCKEVENTS
 474         select GPIOLIB
 475         select MIGHT_HAVE_PCI
 476         select MULTI_IRQ_HANDLER
 477         select MVEBU_MBUS
 478         select PINCTRL
 479         select PINCTRL_DOVE
 480         select PLAT_ORION_LEGACY
 481         select SPARSE_IRQ
 482         select PM_GENERIC_DOMAINS if PM
 483         help
 484           Support for the Marvell Dove SoC 88AP510
 485
 486 config ARCH_KS8695
 487         bool "Micrel/Kendin KS8695"
 488         select CLKSRC_MMIO
 489         select CPU_ARM922T
 490         select GENERIC_CLOCKEVENTS
 491         select GPIOLIB
 492         select NEED_MACH_MEMORY_H
 493         help
 494           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 495           System-on-Chip devices.
 496
 497 config ARCH_W90X900
 498         bool "Nuvoton W90X900 CPU"
 499         select CLKDEV_LOOKUP
 500         select CLKSRC_MMIO
 501         select CPU_ARM926T
 502         select GENERIC_CLOCKEVENTS
 503         select GPIOLIB
 504         help
 505           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 506           At present, the w90x900 has been renamed nuc900, regarding
 507           the ARM series product line, you can login the following
 508           link address to know more.
 509
 510           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 511                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 512
 513 config ARCH_LPC32XX
 514         bool "NXP LPC32XX"
 515         select ARM_AMBA
 516         select CLKDEV_LOOKUP
 517         select CLKSRC_LPC32XX
 518         select COMMON_CLK
 519         select CPU_ARM926T
 520         select GENERIC_CLOCKEVENTS
 521         select GPIOLIB
 522         select MULTI_IRQ_HANDLER
 523         select SPARSE_IRQ
 524         select USE_OF
 525         help
 526           Support for the NXP LPC32XX family of processors
 527
 528 config ARCH_PXA
 529         bool "PXA2xx/PXA3xx-based"
 530         depends on MMU
 531         select ARCH_MTD_XIP
 532         select ARM_CPU_SUSPEND if PM
 533         select AUTO_ZRELADDR
 534         select COMMON_CLK
 535         select CLKDEV_LOOKUP
 536         select CLKSRC_PXA
 537         select CLKSRC_MMIO
 538         select CLKSRC_OF
 539         select CPU_XSCALE if !CPU_XSC3
 540         select GENERIC_CLOCKEVENTS
 541         select GPIO_PXA
 542         select GPIOLIB
 543         select HAVE_IDE
 544         select IRQ_DOMAIN
 545         select MULTI_IRQ_HANDLER
 546         select PLAT_PXA
 547         select SPARSE_IRQ
 548         help
 549           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 550
 551 config ARCH_RPC
 552         bool "RiscPC"
 553         depends on MMU
 554         select ARCH_ACORN
 555         select ARCH_MAY_HAVE_PC_FDC
 556         select ARCH_SPARSEMEM_ENABLE
 557         select ARCH_USES_GETTIMEOFFSET
 558         select CPU_SA110
 559         select FIQ
 560         select HAVE_IDE
 561         select HAVE_PATA_PLATFORM
 562         select ISA_DMA_API
 563         select NEED_MACH_IO_H
 564         select NEED_MACH_MEMORY_H
 565         select NO_IOPORT_MAP
 566         help
 567           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 568           CD-ROM interface, serial and parallel port, and the floppy drive.
 569
 570 config ARCH_SA1100
 571         bool "SA1100-based"
 572         select ARCH_MTD_XIP
 573         select ARCH_SPARSEMEM_ENABLE
 574         select CLKDEV_LOOKUP
 575         select CLKSRC_MMIO
 576         select CLKSRC_PXA
 577         select CLKSRC_OF if OF
 578         select CPU_FREQ
 579         select CPU_SA1100
 580         select GENERIC_CLOCKEVENTS
 581         select GPIOLIB
 582         select HAVE_IDE
 583         select IRQ_DOMAIN
 584         select ISA
 585         select MULTI_IRQ_HANDLER
 586         select NEED_MACH_MEMORY_H
 587         select SPARSE_IRQ
 588         help
 589           Support for StrongARM 11x0 based boards.
 590
 591 config ARCH_S3C24XX
 592         bool "Samsung S3C24XX SoCs"
 593         select ATAGS
 594         select CLKDEV_LOOKUP
 595         select CLKSRC_SAMSUNG_PWM
 596         select GENERIC_CLOCKEVENTS
 597         select GPIO_SAMSUNG
 598         select GPIOLIB
 599         select HAVE_S3C2410_I2C if I2C
 600         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 601         select HAVE_S3C_RTC if RTC_CLASS
 602         select MULTI_IRQ_HANDLER
 603         select NEED_MACH_IO_H
 604         select S3C2410_WATCHDOG
 605         select SAMSUNG_ATAGS
 606         select WATCHDOG
 607         help
 608           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 609           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 610           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 611           Samsung SMDK2410 development board (and derivatives).
 612
 613 config ARCH_DAVINCI
 614         bool "TI DaVinci"
 615         select ARCH_HAS_HOLES_MEMORYMODEL
 616         select CLKDEV_LOOKUP
 617         select CPU_ARM926T
 618         select GENERIC_ALLOCATOR
 619         select GENERIC_CLOCKEVENTS
 620         select GENERIC_IRQ_CHIP
 621         select GPIOLIB
 622         select HAVE_IDE
 623         select USE_OF
 624         select ZONE_DMA
 625         help
 626           Support for TI's DaVinci platform.
 627
 628 config ARCH_OMAP1
 629         bool "TI OMAP1"
 630         depends on MMU
 631         select ARCH_HAS_HOLES_MEMORYMODEL
 632         select ARCH_OMAP
 633         select CLKDEV_LOOKUP
 634         select CLKSRC_MMIO
 635         select GENERIC_CLOCKEVENTS
 636         select GENERIC_IRQ_CHIP
 637         select GPIOLIB
 638         select HAVE_IDE
 639         select IRQ_DOMAIN
 640         select MULTI_IRQ_HANDLER
 641         select NEED_MACH_IO_H if PCCARD
 642         select NEED_MACH_MEMORY_H
 643         select SPARSE_IRQ
 644         help
 645           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 646
 647 endchoice
 648
 649 menu "Multiple platform selection"
 650         depends on ARCH_MULTIPLATFORM
 651
 652 comment "CPU Core family selection"
 653
 654 config ARCH_MULTI_V4
 655         bool "ARMv4 based platforms (FA526)"
 656         depends on !ARCH_MULTI_V6_V7
 657         select ARCH_MULTI_V4_V5
 658         select CPU_FA526
 659
 660 config ARCH_MULTI_V4T
 661         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 662         depends on !ARCH_MULTI_V6_V7
 663         select ARCH_MULTI_V4_V5
 664         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 665                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 666                 CPU_ARM925T || CPU_ARM940T)
 667
 668 config ARCH_MULTI_V5
 669         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 670         depends on !ARCH_MULTI_V6_V7
 671         select ARCH_MULTI_V4_V5
 672         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
 673                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 674                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 675
 676 config ARCH_MULTI_V4_V5
 677         bool
 678
 679 config ARCH_MULTI_V6
 680         bool "ARMv6 based platforms (ARM11)"
 681         select ARCH_MULTI_V6_V7
 682         select CPU_V6K
 683
 684 config ARCH_MULTI_V7
 685         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 686         default y
 687         select ARCH_MULTI_V6_V7
 688         select CPU_V7
 689         select HAVE_SMP
 690
 691 config ARCH_MULTI_V6_V7
 692         bool
 693         select MIGHT_HAVE_CACHE_L2X0
 694
 695 config ARCH_MULTI_CPU_AUTO
 696         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 697         select ARCH_MULTI_V5
 698
 699 endmenu
 700
 701 config ARCH_VIRT
 702         bool "Dummy Virtual Machine"
 703         depends on ARCH_MULTI_V7
 704         select ARM_AMBA
 705         select ARM_GIC
 706         select ARM_GIC_V2M if PCI
 707         select ARM_GIC_V3
 708         select ARM_PSCI
 709         select HAVE_ARM_ARCH_TIMER
 710
 711 #
 712 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 713 # Kconfigs may be included either alphabetically (according to the
 714 # plat- suffix) or along side the corresponding mach-* source.
 715 #
 716 source "arch/arm/mach-mvebu/Kconfig"
 717
 718 source "arch/arm/mach-alpine/Kconfig"
 719
 720 source "arch/arm/mach-artpec/Kconfig"
 721
 722 source "arch/arm/mach-asm9260/Kconfig"
 723
 724 source "arch/arm/mach-at91/Kconfig"
 725
 726 source "arch/arm/mach-axxia/Kconfig"
 727
 728 source "arch/arm/mach-bcm/Kconfig"
 729
 730 source "arch/arm/mach-berlin/Kconfig"
 731
 732 source "arch/arm/mach-clps711x/Kconfig"
 733
 734 source "arch/arm/mach-cns3xxx/Kconfig"
 735
 736 source "arch/arm/mach-davinci/Kconfig"
 737
 738 source "arch/arm/mach-digicolor/Kconfig"
 739
 740 source "arch/arm/mach-dove/Kconfig"
 741
 742 source "arch/arm/mach-ep93xx/Kconfig"
 743
 744 source "arch/arm/mach-footbridge/Kconfig"
 745
 746 source "arch/arm/mach-gemini/Kconfig"
 747
 748 source "arch/arm/mach-highbank/Kconfig"
 749
 750 source "arch/arm/mach-hisi/Kconfig"
 751
 752 source "arch/arm/mach-integrator/Kconfig"
 753
 754 source "arch/arm/mach-iop32x/Kconfig"
 755
 756 source "arch/arm/mach-iop33x/Kconfig"
 757
 758 source "arch/arm/mach-iop13xx/Kconfig"
 759
 760 source "arch/arm/mach-ixp4xx/Kconfig"
 761
 762 source "arch/arm/mach-keystone/Kconfig"
 763
 764 source "arch/arm/mach-ks8695/Kconfig"
 765
 766 source "arch/arm/mach-meson/Kconfig"
 767
 768 source "arch/arm/mach-moxart/Kconfig"
 769
 770 source "arch/arm/mach-aspeed/Kconfig"
 771
 772 source "arch/arm/mach-mv78xx0/Kconfig"
 773
 774 source "arch/arm/mach-imx/Kconfig"
 775
 776 source "arch/arm/mach-mediatek/Kconfig"
 777
 778 source "arch/arm/mach-mxs/Kconfig"
 779
 780 source "arch/arm/mach-netx/Kconfig"
 781
 782 source "arch/arm/mach-nomadik/Kconfig"
 783
 784 source "arch/arm/mach-nspire/Kconfig"
 785
 786 source "arch/arm/plat-omap/Kconfig"
 787
 788 source "arch/arm/mach-omap1/Kconfig"
 789
 790 source "arch/arm/mach-omap2/Kconfig"
 791
 792 source "arch/arm/mach-orion5x/Kconfig"
 793
 794 source "arch/arm/mach-picoxcell/Kconfig"
 795
 796 source "arch/arm/mach-pxa/Kconfig"
 797 source "arch/arm/plat-pxa/Kconfig"
 798
 799 source "arch/arm/mach-mmp/Kconfig"
 800
 801 source "arch/arm/mach-oxnas/Kconfig"
 802
 803 source "arch/arm/mach-qcom/Kconfig"
 804
 805 source "arch/arm/mach-realview/Kconfig"
 806
 807 source "arch/arm/mach-rockchip/Kconfig"
 808
 809 source "arch/arm/mach-sa1100/Kconfig"
 810
 811 source "arch/arm/mach-socfpga/Kconfig"
 812
 813 source "arch/arm/mach-spear/Kconfig"
 814
 815 source "arch/arm/mach-sti/Kconfig"
 816
 817 source "arch/arm/mach-s3c24xx/Kconfig"
 818
 819 source "arch/arm/mach-s3c64xx/Kconfig"
 820
 821 source "arch/arm/mach-s5pv210/Kconfig"
 822
 823 source "arch/arm/mach-exynos/Kconfig"
 824 source "arch/arm/plat-samsung/Kconfig"
 825
 826 source "arch/arm/mach-shmobile/Kconfig"
 827
 828 source "arch/arm/mach-sunxi/Kconfig"
 829
 830 source "arch/arm/mach-prima2/Kconfig"
 831
 832 source "arch/arm/mach-tango/Kconfig"
 833
 834 source "arch/arm/mach-tegra/Kconfig"
 835
 836 source "arch/arm/mach-u300/Kconfig"
 837
 838 source "arch/arm/mach-uniphier/Kconfig"
 839
 840 source "arch/arm/mach-ux500/Kconfig"
 841
 842 source "arch/arm/mach-versatile/Kconfig"
 843
 844 source "arch/arm/mach-vexpress/Kconfig"
 845 source "arch/arm/plat-versatile/Kconfig"
 846
 847 source "arch/arm/mach-vt8500/Kconfig"
 848
 849 source "arch/arm/mach-w90x900/Kconfig"
 850
 851 source "arch/arm/mach-zx/Kconfig"
 852
 853 source "arch/arm/mach-zynq/Kconfig"
 854
 855 # ARMv7-M architecture
 856 config ARCH_EFM32
 857         bool "Energy Micro efm32"
 858         depends on ARM_SINGLE_ARMV7M
 859         select GPIOLIB
 860         help
 861           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
 862           processors.
 863
 864 config ARCH_LPC18XX
 865         bool "NXP LPC18xx/LPC43xx"
 866         depends on ARM_SINGLE_ARMV7M
 867         select ARCH_HAS_RESET_CONTROLLER
 868         select ARM_AMBA
 869         select CLKSRC_LPC32XX
 870         select PINCTRL
 871         help
 872           Support for NXP's LPC18xx Cortex-M3 and LPC43xx Cortex-M4
 873           high performance microcontrollers.
 874
 875 config ARCH_STM32
 876         bool "STMicrolectronics STM32"
 877         depends on ARM_SINGLE_ARMV7M
 878         select ARCH_HAS_RESET_CONTROLLER
 879         select ARMV7M_SYSTICK
 880         select CLKSRC_STM32
 881         select PINCTRL
 882         select RESET_CONTROLLER
 883         select STM32_EXTI
 884         help
 885           Support for STMicroelectronics STM32 processors.
 886
 887 config MACH_STM32F429
 888         bool "STMicrolectronics STM32F429"
 889         depends on ARCH_STM32
 890         default y
 891
 892 config ARCH_MPS2
 893         bool "ARM MPS2 platform"
 894         depends on ARM_SINGLE_ARMV7M
 895         select ARM_AMBA
 896         select CLKSRC_MPS2
 897         help
 898           Support for Cortex-M Prototyping System (or V2M-MPS2) which comes
 899           with a range of available cores like Cortex-M3/M4/M7.
 900
 901           Please, note that depends which Application Note is used memory map
 902           for the platform may vary, so adjustment of RAM base might be needed.
 903
 904 # Definitions to make life easier
 905 config ARCH_ACORN
 906         bool
 907
 908 config PLAT_IOP
 909         bool
 910         select GENERIC_CLOCKEVENTS
 911
 912 config PLAT_ORION
 913         bool
 914         select CLKSRC_MMIO
 915         select COMMON_CLK
 916         select GENERIC_IRQ_CHIP
 917         select IRQ_DOMAIN
 918
 919 config PLAT_ORION_LEGACY
 920         bool
 921         select PLAT_ORION
 922
 923 config PLAT_PXA
 924         bool
 925
 926 config PLAT_VERSATILE
 927         bool
 928
 929 source "arch/arm/firmware/Kconfig"
 930
 931 source arch/arm/mm/Kconfig
 932
 933 config IWMMXT
 934         bool "Enable iWMMXt support"
 935         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
 936         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
 937         help
 938           Enable support for iWMMXt context switching at run time if
 939           running on a CPU that supports it.
 940
 941 config MULTI_IRQ_HANDLER
 942         bool
 943         help
 944           Allow each machine to specify it's own IRQ handler at run time.
 945
 946 if !MMU
 947 source "arch/arm/Kconfig-nommu"
 948 endif
 949
 950 config PJ4B_ERRATA_4742
 951         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
 952         depends on CPU_PJ4B && MACH_ARMADA_370
 953         default y
 954         help
 955           When coming out of either a Wait for Interrupt (WFI) or a Wait for
 956           Event (WFE) IDLE states, a specific timing sensitivity exists between
 957           the retiring WFI/WFE instructions and the newly issued subsequent
 958           instructions.  This sensitivity can result in a CPU hang scenario.
 959           Workaround:
 960           The software must insert either a Data Synchronization Barrier (DSB)
 961           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
 962           instruction
 963
 964 config ARM_ERRATA_326103
 965         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
 966         depends on CPU_V6
 967         help
 968           Executing a SWP instruction to read-only memory does not set bit 11
 969           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
 970           treat the access as a read, preventing a COW from occurring and
 971           causing the faulting task to livelock.
 972
 973 config ARM_ERRATA_411920
 974         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
 975         depends on CPU_V6 || CPU_V6K
 976         help
 977           Invalidation of the Instruction Cache operation can
 978           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
 979           It does not affect the MPCore. This option enables the ARM Ltd.
 980           recommended workaround.
 981
 982 config ARM_ERRATA_430973
 983         bool "ARM errata: Stale prediction on replaced interworking branch"
 984         depends on CPU_V7
 985         help
 986           This option enables the workaround for the 430973 Cortex-A8
 987           r1p* erratum. If a code sequence containing an ARM/Thumb
 988           interworking branch is replaced with another code sequence at the
 989           same virtual address, whether due to self-modifying code or virtual
 990           to physical address re-mapping, Cortex-A8 does not recover from the
 991           stale interworking branch prediction. This results in Cortex-A8
 992           executing the new code sequence in the incorrect ARM or Thumb state.
 993           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
 994           and also flushes the branch target cache at every context switch.
 995           Note that setting specific bits in the ACTLR register may not be
 996           available in non-secure mode.
 997
 998 config ARM_ERRATA_458693
 999         bool "ARM errata: Processor deadlock when a false hazard is created"
1000         depends on CPU_V7
1001         depends on !ARCH_MULTIPLATFORM
1002         help
1003           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
1004           erratum. For very specific sequences of memory operations, it is
1005           possible for a hazard condition intended for a cache line to instead
1006           be incorrectly associated with a different cache line. This false
1007           hazard might then cause a processor deadlock. The workaround enables
1008           the L1 caching of the NEON accesses and disables the PLD instruction
1009           in the ACTLR register. Note that setting specific bits in the ACTLR
1010           register may not be available in non-secure mode.
1011
1012 config ARM_ERRATA_460075
1013         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
1014         depends on CPU_V7
1015         depends on !ARCH_MULTIPLATFORM
1016         help
1017           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1018           erratum. Any asynchronous access to the L2 cache may encounter a
1019           situation in which recent store transactions to the L2 cache are lost
1020           and overwritten with stale memory contents from external memory. The
1021           workaround disables the write-allocate mode for the L2 cache via the
1022           ACTLR register. Note that setting specific bits in the ACTLR register
1023           may not be available in non-secure mode.
1024
1025 config ARM_ERRATA_742230
1026         bool "ARM errata: DMB operation may be faulty"
1027         depends on CPU_V7 && SMP
1028         depends on !ARCH_MULTIPLATFORM
1029         help
1030           This option enables the workaround for the 742230 Cortex-A9
1031           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1032           between two write operations may not ensure the correct visibility
1033           ordering of the two writes. This workaround sets a specific bit in
1034           the diagnostic register of the Cortex-A9 which causes the DMB
1035           instruction to behave as a DSB, ensuring the correct behaviour of
1036           the two writes.
1037
1038 config ARM_ERRATA_742231
1039         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1040         depends on CPU_V7 && SMP
1041         depends on !ARCH_MULTIPLATFORM
1042         help
1043           This option enables the workaround for the 742231 Cortex-A9
1044           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1045           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1046           accessing some data located in the same cache line, may get corrupted
1047           data due to bad handling of the address hazard when the line gets
1048           replaced from one of the CPUs at the same time as another CPU is
1049           accessing it. This workaround sets specific bits in the diagnostic
1050           register of the Cortex-A9 which reduces the linefill issuing
1051           capabilities of the processor.
1052
1053 config ARM_ERRATA_643719
1054         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1055         depends on CPU_V7 && SMP
1056         default y
1057         help
1058           This option enables the workaround for the 643719 Cortex-A9 (prior to
1059           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1060           register returns zero when it should return one. The workaround
1061           corrects this value, ensuring cache maintenance operations which use
1062           it behave as intended and avoiding data corruption.
1063
1064 config ARM_ERRATA_720789
1065         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1066         depends on CPU_V7
1067         help
1068           This option enables the workaround for the 720789 Cortex-A9 (prior to
1069           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1070           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1071           As a consequence of this erratum, some TLB entries which should be
1072           invalidated are not, resulting in an incoherency in the system page
1073           tables. The workaround changes the TLB flushing routines to invalidate
1074           entries regardless of the ASID.
1075
1076 config ARM_ERRATA_743622
1077         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1078         depends on CPU_V7
1079         depends on !ARCH_MULTIPLATFORM
1080         help
1081           This option enables the workaround for the 743622 Cortex-A9
1082           (r2p*) erratum. Under very rare conditions, a faulty
1083           optimisation in the Cortex-A9 Store Buffer may lead to data
1084           corruption. This workaround sets a specific bit in the diagnostic
1085           register of the Cortex-A9 which disables the Store Buffer
1086           optimisation, preventing the defect from occurring. This has no
1087           visible impact on the overall performance or power consumption of the
1088           processor.
1089
1090 config ARM_ERRATA_751472
1091         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1092         depends on CPU_V7
1093         depends on !ARCH_MULTIPLATFORM
1094         help
1095           This option enables the workaround for the 751472 Cortex-A9 (prior
1096           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1097           completion of a following broadcasted operation if the second
1098           operation is received by a CPU before the ICIALLUIS has completed,
1099           potentially leading to corrupted entries in the cache or TLB.
1100
1101 config ARM_ERRATA_754322
1102         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1103         depends on CPU_V7
1104         help
1105           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1106           r3p*) erratum. A speculative memory access may cause a page table walk
1107           which starts prior to an ASID switch but completes afterwards. This
1108           can populate the micro-TLB with a stale entry which may be hit with
1109           the new ASID. This workaround places two dsb instructions in the mm
1110           switching code so that no page table walks can cross the ASID switch.
1111
1112 config ARM_ERRATA_754327
1113         bool "ARM errata: no automatic Store Buffer drain"
1114         depends on CPU_V7 && SMP
1115         help
1116           This option enables the workaround for the 754327 Cortex-A9 (prior to
1117           r2p0) erratum. The Store Buffer does not have any automatic draining
1118           mechanism and therefore a livelock may occur if an external agent
1119           continuously polls a memory location waiting to observe an update.
1120           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1121           written polling loops from denying visibility of updates to memory.
1122
1123 config ARM_ERRATA_364296
1124         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1125         depends on CPU_V6
1126         help
1127           This options enables the workaround for the 364296 ARM1136
1128           r0p2 erratum (possible cache data corruption with
1129           hit-under-miss enabled). It sets the undocumented bit 31 in
1130           the auxiliary control register and the FI bit in the control
1131           register, thus disabling hit-under-miss without putting the
1132           processor into full low interrupt latency mode. ARM11MPCore
1133           is not affected.
1134
1135 config ARM_ERRATA_764369
1136         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1137         depends on CPU_V7 && SMP
1138         help
1139           This option enables the workaround for erratum 764369
1140           affecting Cortex-A9 MPCore with two or more processors (all
1141           current revisions). Under certain timing circumstances, a data
1142           cache line maintenance operation by MVA targeting an Inner
1143           Shareable memory region may fail to proceed up to either the
1144           Point of Coherency or to the Point of Unification of the
1145           system. This workaround adds a DSB instruction before the
1146           relevant cache maintenance functions and sets a specific bit
1147           in the diagnostic control register of the SCU.
1148
1149 config ARM_ERRATA_775420
1150        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1151        depends on CPU_V7
1152        help
1153          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1154          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1155          operation aborts with MMU exception, it might cause the processor
1156          to deadlock. This workaround puts DSB before executing ISB if
1157          an abort may occur on cache maintenance.
1158
1159 config ARM_ERRATA_798181
1160         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1161         depends on CPU_V7 && SMP
1162         help
1163           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1164           adequately shooting down all use of the old entries. This
1165           option enables the Linux kernel workaround for this erratum
1166           which sends an IPI to the CPUs that are running the same ASID
1167           as the one being invalidated.
1168
1169 config ARM_ERRATA_773022
1170         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1171         depends on CPU_V7
1172         help
1173           This option enables the workaround for the 773022 Cortex-A15
1174           (up to r0p4) erratum. In certain rare sequences of code, the
1175           loop buffer may deliver incorrect instructions. This
1176           workaround disables the loop buffer to avoid the erratum.
1177
1178 config ARM_ERRATA_818325_852422
1179         bool "ARM errata: A12: some seqs of opposed cond code instrs => deadlock or corruption"
1180         depends on CPU_V7
1181         help
1182           This option enables the workaround for:
1183           - Cortex-A12 818325: Execution of an UNPREDICTABLE STR or STM
1184             instruction might deadlock.  Fixed in r0p1.
1185           - Cortex-A12 852422: Execution of a sequence of instructions might
1186             lead to either a data corruption or a CPU deadlock.  Not fixed in
1187             any Cortex-A12 cores yet.
1188           This workaround for all both errata involves setting bit[12] of the
1189           Feature Register. This bit disables an optimisation applied to a
1190           sequence of 2 instructions that use opposing condition codes.
1191
1192 config ARM_ERRATA_821420
1193         bool "ARM errata: A12: sequence of VMOV to core registers might lead to a dead lock"
1194         depends on CPU_V7
1195         help
1196           This option enables the workaround for the 821420 Cortex-A12
1197           (all revs) erratum. In very rare timing conditions, a sequence
1198           of VMOV to Core registers instructions, for which the second
1199           one is in the shadow of a branch or abort, can lead to a
1200           deadlock when the VMOV instructions are issued out-of-order.
1201
1202 config ARM_ERRATA_825619
1203         bool "ARM errata: A12: DMB NSHST/ISHST mixed ... might cause deadlock"
1204         depends on CPU_V7
1205         help
1206           This option enables the workaround for the 825619 Cortex-A12
1207           (all revs) erratum. Within rare timing constraints, executing a
1208           DMB NSHST or DMB ISHST instruction followed by a mix of Cacheable
1209           and Device/Strongly-Ordered loads and stores might cause deadlock
1210
1211 config ARM_ERRATA_852421
1212         bool "ARM errata: A17: DMB ST might fail to create order between stores"
1213         depends on CPU_V7
1214         help
1215           This option enables the workaround for the 852421 Cortex-A17
1216           (r1p0, r1p1, r1p2) erratum. Under very rare timing conditions,
1217           execution of a DMB ST instruction might fail to properly order
1218           stores from GroupA and stores from GroupB.
1219
1220 config ARM_ERRATA_852423
1221         bool "ARM errata: A17: some seqs of opposed cond code instrs => deadlock or corruption"
1222         depends on CPU_V7
1223         help
1224           This option enables the workaround for:
1225           - Cortex-A17 852423: Execution of a sequence of instructions might
1226             lead to either a data corruption or a CPU deadlock.  Not fixed in
1227             any Cortex-A17 cores yet.
1228           This is identical to Cortex-A12 erratum 852422.  It is a separate
1229           config option from the A12 erratum due to the way errata are checked
1230           for and handled.
1231
1232 endmenu
1233
1234 source "arch/arm/common/Kconfig"
1235
1236 menu "Bus support"
1237
1238 config ISA
1239         bool
1240         help
1241           Find out whether you have ISA slots on your motherboard.  ISA is the
1242           name of a bus system, i.e. the way the CPU talks to the other stuff
1243           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1244           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1245           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1246
1247 # Select ISA DMA controller support
1248 config ISA_DMA
1249         bool
1250         select ISA_DMA_API
1251
1252 # Select ISA DMA interface
1253 config ISA_DMA_API
1254         bool
1255
1256 config PCI
1257         bool "PCI support" if MIGHT_HAVE_PCI
1258         help
1259           Find out whether you have a PCI motherboard. PCI is the name of a
1260           bus system, i.e. the way the CPU talks to the other stuff inside
1261           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1262           VESA. If you have PCI, say Y, otherwise N.
1263
1264 config PCI_DOMAINS
1265         bool
1266         depends on PCI
1267
1268 config PCI_DOMAINS_GENERIC
1269         def_bool PCI_DOMAINS
1270
1271 config PCI_NANOENGINE
1272         bool "BSE nanoEngine PCI support"
1273         depends on SA1100_NANOENGINE
1274         help
1275           Enable PCI on the BSE nanoEngine board.
1276
1277 config PCI_SYSCALL
1278         def_bool PCI
1279
1280 config PCI_HOST_ITE8152
1281         bool
1282         depends on PCI && MACH_ARMCORE
1283         default y
1284         select DMABOUNCE
1285
1286 source "drivers/pci/Kconfig"
1287
1288 source "drivers/pcmcia/Kconfig"
1289
1290 endmenu
1291
1292 menu "Kernel Features"
1293
1294 config HAVE_SMP
1295         bool
1296         help
1297           This option should be selected by machines which have an SMP-
1298           capable CPU.
1299
1300           The only effect of this option is to make the SMP-related
1301           options available to the user for configuration.
1302
1303 config SMP
1304         bool "Symmetric Multi-Processing"
1305         depends on CPU_V6K || CPU_V7
1306         depends on GENERIC_CLOCKEVENTS
1307         depends on HAVE_SMP
1308         depends on MMU || ARM_MPU
1309         select IRQ_WORK
1310         help
1311           This enables support for systems with more than one CPU. If you have
1312           a system with only one CPU, say N. If you have a system with more
1313           than one CPU, say Y.
1314
1315           If you say N here, the kernel will run on uni- and multiprocessor
1316           machines, but will use only one CPU of a multiprocessor machine. If
1317           you say Y here, the kernel will run on many, but not all,
1318           uniprocessor machines. On a uniprocessor machine, the kernel
1319           will run faster if you say N here.
1320
1321           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1322           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1323           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1324
1325           If you don't know what to do here, say N.
1326
1327 config SMP_ON_UP
1328         bool "Allow booting SMP kernel on uniprocessor systems"
1329         depends on SMP && !XIP_KERNEL && MMU
1330         default y
1331         help
1332           SMP kernels contain instructions which fail on non-SMP processors.
1333           Enabling this option allows the kernel to modify itself to make
1334           these instructions safe.  Disabling it allows about 1K of space
1335           savings.
1336
1337           If you don't know what to do here, say Y.
1338
1339 config ARM_CPU_TOPOLOGY
1340         bool "Support cpu topology definition"
1341         depends on SMP && CPU_V7
1342         default y
1343         help
1344           Support ARM cpu topology definition. The MPIDR register defines
1345           affinity between processors which is then used to describe the cpu
1346           topology of an ARM System.
1347
1348 config SCHED_MC
1349         bool "Multi-core scheduler support"
1350         depends on ARM_CPU_TOPOLOGY
1351         help
1352           Multi-core scheduler support improves the CPU scheduler's decision
1353           making when dealing with multi-core CPU chips at a cost of slightly
1354           increased overhead in some places. If unsure say N here.
1355
1356 config SCHED_SMT
1357         bool "SMT scheduler support"
1358         depends on ARM_CPU_TOPOLOGY
1359         help
1360           Improves the CPU scheduler's decision making when dealing with
1361           MultiThreading at a cost of slightly increased overhead in some
1362           places. If unsure say N here.
1363
1364 config HAVE_ARM_SCU
1365         bool
1366         help
1367           This option enables support for the ARM system coherency unit
1368
1369 config HAVE_ARM_ARCH_TIMER
1370         bool "Architected timer support"
1371         depends on CPU_V7
1372         select ARM_ARCH_TIMER
1373         select GENERIC_CLOCKEVENTS
1374         help
1375           This option enables support for the ARM architected timer
1376
1377 config HAVE_ARM_TWD
1378         bool
1379         select CLKSRC_OF if OF
1380         help
1381           This options enables support for the ARM timer and watchdog unit
1382
1383 config MCPM
1384         bool "Multi-Cluster Power Management"
1385         depends on CPU_V7 && SMP
1386         help
1387           This option provides the common power management infrastructure
1388           for (multi-)cluster based systems, such as big.LITTLE based
1389           systems.
1390
1391 config MCPM_QUAD_CLUSTER
1392         bool
1393         depends on MCPM
1394         help
1395           To avoid wasting resources unnecessarily, MCPM only supports up
1396           to 2 clusters by default.
1397           Platforms with 3 or 4 clusters that use MCPM must select this
1398           option to allow the additional clusters to be managed.
1399
1400 config BIG_LITTLE
1401         bool "big.LITTLE support (Experimental)"
1402         depends on CPU_V7 && SMP
1403         select MCPM
1404         help
1405           This option enables support selections for the big.LITTLE
1406           system architecture.
1407
1408 config BL_SWITCHER
1409         bool "big.LITTLE switcher support"
1410         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU && ARM_GIC
1411         select CPU_PM
1412         help
1413           The big.LITTLE "switcher" provides the core functionality to
1414           transparently handle transition between a cluster of A15's
1415           and a cluster of A7's in a big.LITTLE system.
1416
1417 config BL_SWITCHER_DUMMY_IF
1418         tristate "Simple big.LITTLE switcher user interface"
1419         depends on BL_SWITCHER && DEBUG_KERNEL
1420         help
1421           This is a simple and dummy char dev interface to control
1422           the big.LITTLE switcher core code.  It is meant for
1423           debugging purposes only.
1424
1425 choice
1426         prompt "Memory split"
1427         depends on MMU
1428         default VMSPLIT_3G
1429         help
1430           Select the desired split between kernel and user memory.
1431
1432           If you are not absolutely sure what you are doing, leave this
1433           option alone!
1434
1435         config VMSPLIT_3G
1436                 bool "3G/1G user/kernel split"
1437         config VMSPLIT_3G_OPT
1438                 bool "3G/1G user/kernel split (for full 1G low memory)"
1439         config VMSPLIT_2G
1440                 bool "2G/2G user/kernel split"
1441         config VMSPLIT_1G
1442                 bool "1G/3G user/kernel split"
1443 endchoice
1444
1445 config PAGE_OFFSET
1446         hex
1447         default PHYS_OFFSET if !MMU
1448         default 0x40000000 if VMSPLIT_1G
1449         default 0x80000000 if VMSPLIT_2G
1450         default 0xB0000000 if VMSPLIT_3G_OPT
1451         default 0xC0000000
1452
1453 config NR_CPUS
1454         int "Maximum number of CPUs (2-32)"
1455         range 2 32
1456         depends on SMP
1457         default "4"
1458
1459 config HOTPLUG_CPU
1460         bool "Support for hot-pluggable CPUs"
1461         depends on SMP
1462         select GENERIC_IRQ_MIGRATION
1463         help
1464           Say Y here to experiment with turning CPUs off and on.  CPUs
1465           can be controlled through /sys/devices/system/cpu.
1466
1467 config ARM_PSCI
1468         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1469         depends on HAVE_ARM_SMCCC
1470         select ARM_PSCI_FW
1471         help
1472           Say Y here if you want Linux to communicate with system firmware
1473           implementing the PSCI specification for CPU-centric power
1474           management operations described in ARM document number ARM DEN
1475           0022A ("Power State Coordination Interface System Software on
1476           ARM processors").
1477
1478 # The GPIO number here must be sorted by descending number. In case of
1479 # a multiplatform kernel, we just want the highest value required by the
1480 # selected platforms.
1481 config ARCH_NR_GPIO
1482         int
1483         default 1024 if ARCH_BRCMSTB || ARCH_SHMOBILE || ARCH_TEGRA || \
1484                 ARCH_ZYNQ
1485         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1486                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1487         default 416 if ARCH_SUNXI
1488         default 392 if ARCH_U8500
1489         default 352 if ARCH_VT8500
1490         default 288 if ARCH_ROCKCHIP
1491         default 264 if MACH_H4700
1492         default 0
1493         help
1494           Maximum number of GPIOs in the system.
1495
1496           If unsure, leave the default value.
1497
1498 source kernel/Kconfig.preempt
1499
1500 config HZ_FIXED
1501         int
1502         default 200 if ARCH_EBSA110 || ARCH_S3C24XX || \
1503                 ARCH_S5PV210 || ARCH_EXYNOS4
1504         default 128 if SOC_AT91RM9200
1505         default 0
1506
1507 choice
1508         depends on HZ_FIXED = 0
1509         prompt "Timer frequency"
1510
1511 config HZ_100
1512         bool "100 Hz"
1513
1514 config HZ_200
1515         bool "200 Hz"
1516
1517 config HZ_250
1518         bool "250 Hz"
1519
1520 config HZ_300
1521         bool "300 Hz"
1522
1523 config HZ_500
1524         bool "500 Hz"
1525
1526 config HZ_1000
1527         bool "1000 Hz"
1528
1529 endchoice
1530
1531 config HZ
1532         int
1533         default HZ_FIXED if HZ_FIXED != 0
1534         default 100 if HZ_100
1535         default 200 if HZ_200
1536         default 250 if HZ_250
1537         default 300 if HZ_300
1538         default 500 if HZ_500
1539         default 1000
1540
1541 config SCHED_HRTICK
1542         def_bool HIGH_RES_TIMERS
1543
1544 config THUMB2_KERNEL
1545         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1546         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1547         default y if CPU_THUMBONLY
1548         select AEABI
1549         select ARM_UNWIND
1550         help
1551           By enabling this option, the kernel will be compiled in
1552           Thumb-2 mode.
1553
1554           If unsure, say N.
1555
1556 config THUMB2_AVOID_R_ARM_THM_JUMP11
1557         bool "Work around buggy Thumb-2 short branch relocations in gas"
1558         depends on THUMB2_KERNEL && MODULES
1559         default y
1560         help
1561           Various binutils versions can resolve Thumb-2 branches to
1562           locally-defined, preemptible global symbols as short-range "b.n"
1563           branch instructions.
1564
1565           This is a problem, because there's no guarantee the final
1566           destination of the symbol, or any candidate locations for a
1567           trampoline, are within range of the branch.  For this reason, the
1568           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1569           relocation in modules at all, and it makes little sense to add
1570           support.
1571
1572           The symptom is that the kernel fails with an "unsupported
1573           relocation" error when loading some modules.
1574
1575           Until fixed tools are available, passing
1576           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1577           code which hits this problem, at the cost of a bit of extra runtime
1578           stack usage in some cases.
1579
1580           The problem is described in more detail at:
1581               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1582
1583           Only Thumb-2 kernels are affected.
1584
1585           Unless you are sure your tools don't have this problem, say Y.
1586
1587 config ARM_PATCH_IDIV
1588         bool "Runtime patch udiv/sdiv instructions into __aeabi_{u}idiv()"
1589         depends on CPU_32v7 && !XIP_KERNEL
1590         default y
1591         help
1592           The ARM compiler inserts calls to __aeabi_idiv() and
1593           __aeabi_uidiv() when it needs to perform division on signed
1594           and unsigned integers. Some v7 CPUs have support for the sdiv
1595           and udiv instructions that can be used to implement those
1596           functions.
1597
1598           Enabling this option allows the kernel to modify itself to
1599           replace the first two instructions of these library functions
1600           with the sdiv or udiv plus "bx lr" instructions when the CPU
1601           it is running on supports them. Typically this will be faster
1602           and less power intensive than running the original library
1603           code to do integer division.
1604
1605 config AEABI
1606         bool "Use the ARM EABI to compile the kernel"
1607         help
1608           This option allows for the kernel to be compiled using the latest
1609           ARM ABI (aka EABI).  This is only useful if you are using a user
1610           space environment that is also compiled with EABI.
1611
1612           Since there are major incompatibilities between the legacy ABI and
1613           EABI, especially with regard to structure member alignment, this
1614           option also changes the kernel syscall calling convention to
1615           disambiguate both ABIs and allow for backward compatibility support
1616           (selected with CONFIG_OABI_COMPAT).
1617
1618           To use this you need GCC version 4.0.0 or later.
1619
1620 config OABI_COMPAT
1621         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1622         depends on AEABI && !THUMB2_KERNEL
1623         help
1624           This option preserves the old syscall interface along with the
1625           new (ARM EABI) one. It also provides a compatibility layer to
1626           intercept syscalls that have structure arguments which layout
1627           in memory differs between the legacy ABI and the new ARM EABI
1628           (only for non "thumb" binaries). This option adds a tiny
1629           overhead to all syscalls and produces a slightly larger kernel.
1630
1631           The seccomp filter system will not be available when this is
1632           selected, since there is no way yet to sensibly distinguish
1633           between calling conventions during filtering.
1634
1635           If you know you'll be using only pure EABI user space then you
1636           can say N here. If this option is not selected and you attempt
1637           to execute a legacy ABI binary then the result will be
1638           UNPREDICTABLE (in fact it can be predicted that it won't work
1639           at all). If in doubt say N.
1640
1641 config ARCH_HAS_HOLES_MEMORYMODEL
1642         bool
1643
1644 config ARCH_SPARSEMEM_ENABLE
1645         bool
1646
1647 config ARCH_SPARSEMEM_DEFAULT
1648         def_bool ARCH_SPARSEMEM_ENABLE
1649
1650 config ARCH_SELECT_MEMORY_MODEL
1651         def_bool ARCH_SPARSEMEM_ENABLE
1652
1653 config HAVE_ARCH_PFN_VALID
1654         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1655
1656 config HAVE_GENERIC_RCU_GUP
1657         def_bool y
1658         depends on ARM_LPAE
1659
1660 config HIGHMEM
1661         bool "High Memory Support"
1662         depends on MMU
1663         help
1664           The address space of ARM processors is only 4 Gigabytes large
1665           and it has to accommodate user address space, kernel address
1666           space as well as some memory mapped IO. That means that, if you
1667           have a large amount of physical memory and/or IO, not all of the
1668           memory can be "permanently mapped" by the kernel. The physical
1669           memory that is not permanently mapped is called "high memory".
1670
1671           Depending on the selected kernel/user memory split, minimum
1672           vmalloc space and actual amount of RAM, you may not need this
1673           option which should result in a slightly faster kernel.
1674
1675           If unsure, say n.
1676
1677 config HIGHPTE
1678         bool "Allocate 2nd-level pagetables from highmem" if EXPERT
1679         depends on HIGHMEM
1680         default y
1681         help
1682           The VM uses one page of physical memory for each page table.
1683           For systems with a lot of processes, this can use a lot of
1684           precious low memory, eventually leading to low memory being
1685           consumed by page tables.  Setting this option will allow
1686           user-space 2nd level page tables to reside in high memory.
1687
1688 config CPU_SW_DOMAIN_PAN
1689         bool "Enable use of CPU domains to implement privileged no-access"
1690         depends on MMU && !ARM_LPAE
1691         default y
1692         help
1693           Increase kernel security by ensuring that normal kernel accesses
1694           are unable to access userspace addresses.  This can help prevent
1695           use-after-free bugs becoming an exploitable privilege escalation
1696           by ensuring that magic values (such as LIST_POISON) will always
1697           fault when dereferenced.
1698
1699           CPUs with low-vector mappings use a best-efforts implementation.
1700           Their lower 1MB needs to remain accessible for the vectors, but
1701           the remainder of userspace will become appropriately inaccessible.
1702
1703 config HW_PERF_EVENTS
1704         def_bool y
1705         depends on ARM_PMU
1706
1707 config SYS_SUPPORTS_HUGETLBFS
1708        def_bool y
1709        depends on ARM_LPAE
1710
1711 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1712        def_bool y
1713        depends on ARM_LPAE
1714
1715 config ARCH_WANT_GENERAL_HUGETLB
1716         def_bool y
1717
1718 config ARM_MODULE_PLTS
1719         bool "Use PLTs to allow module memory to spill over into vmalloc area"
1720         depends on MODULES
1721         help
1722           Allocate PLTs when loading modules so that jumps and calls whose
1723           targets are too far away for their relative offsets to be encoded
1724           in the instructions themselves can be bounced via veneers in the
1725           module's PLT. This allows modules to be allocated in the generic
1726           vmalloc area after the dedicated module memory area has been
1727           exhausted. The modules will use slightly more memory, but after
1728           rounding up to page size, the actual memory footprint is usually
1729           the same.
1730
1731           Say y if you are getting out of memory errors while loading modules
1732
1733 source "mm/Kconfig"
1734
1735 config FORCE_MAX_ZONEORDER
1736         int "Maximum zone order"
1737         default "12" if SOC_AM33XX
1738         default "9" if SA1111 || ARCH_EFM32
1739         default "11"
1740         help
1741           The kernel memory allocator divides physically contiguous memory
1742           blocks into "zones", where each zone is a power of two number of
1743           pages.  This option selects the largest power of two that the kernel
1744           keeps in the memory allocator.  If you need to allocate very large
1745           blocks of physically contiguous memory, then you may need to
1746           increase this value.
1747
1748           This config option is actually maximum order plus one. For example,
1749           a value of 11 means that the largest free memory block is 2^10 pages.
1750
1751 config ALIGNMENT_TRAP
1752         bool
1753         depends on CPU_CP15_MMU
1754         default y if !ARCH_EBSA110
1755         select HAVE_PROC_CPU if PROC_FS
1756         help
1757           ARM processors cannot fetch/store information which is not
1758           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1759           address divisible by 4. On 32-bit ARM processors, these non-aligned
1760           fetch/store instructions will be emulated in software if you say
1761           here, which has a severe performance impact. This is necessary for
1762           correct operation of some network protocols. With an IP-only
1763           configuration it is safe to say N, otherwise say Y.
1764
1765 config UACCESS_WITH_MEMCPY
1766         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1767         depends on MMU
1768         default y if CPU_FEROCEON
1769         help
1770           Implement faster copy_to_user and clear_user methods for CPU
1771           cores where a 8-word STM instruction give significantly higher
1772           memory write throughput than a sequence of individual 32bit stores.
1773
1774           A possible side effect is a slight increase in scheduling latency
1775           between threads sharing the same address space if they invoke
1776           such copy operations with large buffers.
1777
1778           However, if the CPU data cache is using a write-allocate mode,
1779           this option is unlikely to provide any performance gain.
1780
1781 config SECCOMP
1782         bool
1783         prompt "Enable seccomp to safely compute untrusted bytecode"
1784         ---help---
1785           This kernel feature is useful for number crunching applications
1786           that may need to compute untrusted bytecode during their
1787           execution. By using pipes or other transports made available to
1788           the process as file descriptors supporting the read/write
1789           syscalls, it's possible to isolate those applications in
1790           their own address space using seccomp. Once seccomp is
1791           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1792           and the task is only allowed to execute a few safe syscalls
1793           defined by each seccomp mode.
1794
1795 config SWIOTLB
1796         def_bool y
1797
1798 config IOMMU_HELPER
1799         def_bool SWIOTLB
1800
1801 config PARAVIRT
1802         bool "Enable paravirtualization code"
1803         help
1804           This changes the kernel so it can modify itself when it is run
1805           under a hypervisor, potentially improving performance significantly
1806           over full virtualization.
1807
1808 config PARAVIRT_TIME_ACCOUNTING
1809         bool "Paravirtual steal time accounting"
1810         select PARAVIRT
1811         default n
1812         help
1813           Select this option to enable fine granularity task steal time
1814           accounting. Time spent executing other tasks in parallel with
1815           the current vCPU is discounted from the vCPU power. To account for
1816           that, there can be a small performance impact.
1817
1818           If in doubt, say N here.
1819
1820 config XEN_DOM0
1821         def_bool y
1822         depends on XEN
1823
1824 config XEN
1825         bool "Xen guest support on ARM"
1826         depends on ARM && AEABI && OF
1827         depends on CPU_V7 && !CPU_V6
1828         depends on !GENERIC_ATOMIC64
1829         depends on MMU
1830         select ARCH_DMA_ADDR_T_64BIT
1831         select ARM_PSCI
1832         select SWIOTLB_XEN
1833         select PARAVIRT
1834         help
1835           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1836
1837 endmenu
1838
1839 menu "Boot options"
1840
1841 config USE_OF
1842         bool "Flattened Device Tree support"
1843         select IRQ_DOMAIN
1844         select OF
1845         help
1846           Include support for flattened device tree machine descriptions.
1847
1848 config ATAGS
1849         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1850         default y
1851         help
1852           This is the traditional way of passing data to the kernel at boot
1853           time. If you are solely relying on the flattened device tree (or
1854           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1855           to remove ATAGS support from your kernel binary.  If unsure,
1856           leave this to y.
1857
1858 config DEPRECATED_PARAM_STRUCT
1859         bool "Provide old way to pass kernel parameters"
1860         depends on ATAGS
1861         help
1862           This was deprecated in 2001 and announced to live on for 5 years.
1863           Some old boot loaders still use this way.
1864
1865 # Compressed boot loader in ROM.  Yes, we really want to ask about
1866 # TEXT and BSS so we preserve their values in the config files.
1867 config ZBOOT_ROM_TEXT
1868         hex "Compressed ROM boot loader base address"
1869         default "0"
1870         help
1871           The physical address at which the ROM-able zImage is to be
1872           placed in the target.  Platforms which normally make use of
1873           ROM-able zImage formats normally set this to a suitable
1874           value in their defconfig file.
1875
1876           If ZBOOT_ROM is not enabled, this has no effect.
1877
1878 config ZBOOT_ROM_BSS
1879         hex "Compressed ROM boot loader BSS address"
1880         default "0"
1881         help
1882           The base address of an area of read/write memory in the target
1883           for the ROM-able zImage which must be available while the
1884           decompressor is running. It must be large enough to hold the
1885           entire decompressed kernel plus an additional 128 KiB.
1886           Platforms which normally make use of ROM-able zImage formats
1887           normally set this to a suitable value in their defconfig file.
1888
1889           If ZBOOT_ROM is not enabled, this has no effect.
1890
1891 config ZBOOT_ROM
1892         bool "Compressed boot loader in ROM/flash"
1893         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1894         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1895         help
1896           Say Y here if you intend to execute your compressed kernel image
1897           (zImage) directly from ROM or flash.  If unsure, say N.
1898
1899 config ARM_APPENDED_DTB
1900         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1901         depends on OF
1902         help
1903           With this option, the boot code will look for a device tree binary
1904           (DTB) appended to zImage
1905           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1906
1907           This is meant as a backward compatibility convenience for those
1908           systems with a bootloader that can't be upgraded to accommodate
1909           the documented boot protocol using a device tree.
1910
1911           Beware that there is very little in terms of protection against
1912           this option being confused by leftover garbage in memory that might
1913           look like a DTB header after a reboot if no actual DTB is appended
1914           to zImage.  Do not leave this option active in a production kernel
1915           if you don't intend to always append a DTB.  Proper passing of the
1916           location into r2 of a bootloader provided DTB is always preferable
1917           to this option.
1918
1919 config ARM_ATAG_DTB_COMPAT
1920         bool "Supplement the appended DTB with traditional ATAG information"
1921         depends on ARM_APPENDED_DTB
1922         help
1923           Some old bootloaders can't be updated to a DTB capable one, yet
1924           they provide ATAGs with memory configuration, the ramdisk address,
1925           the kernel cmdline string, etc.  Such information is dynamically
1926           provided by the bootloader and can't always be stored in a static
1927           DTB.  To allow a device tree enabled kernel to be used with such
1928           bootloaders, this option allows zImage to extract the information
1929           from the ATAG list and store it at run time into the appended DTB.
1930
1931 choice
1932         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1933         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1934
1935 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1936         bool "Use bootloader kernel arguments if available"
1937         help
1938           Uses the command-line options passed by the boot loader instead of
1939           the device tree bootargs property. If the boot loader doesn't provide
1940           any, the device tree bootargs property will be used.
1941
1942 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1943         bool "Extend with bootloader kernel arguments"
1944         help
1945           The command-line arguments provided by the boot loader will be
1946           appended to the the device tree bootargs property.
1947
1948 endchoice
1949
1950 config CMDLINE
1951         string "Default kernel command string"
1952         default ""
1953         help
1954           On some architectures (EBSA110 and CATS), there is currently no way
1955           for the boot loader to pass arguments to the kernel. For these
1956           architectures, you should supply some command-line options at build
1957           time by entering them here. As a minimum, you should specify the
1958           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1959
1960 choice
1961         prompt "Kernel command line type" if CMDLINE != ""
1962         default CMDLINE_FROM_BOOTLOADER
1963         depends on ATAGS
1964
1965 config CMDLINE_FROM_BOOTLOADER
1966         bool "Use bootloader kernel arguments if available"
1967         help
1968           Uses the command-line options passed by the boot loader. If
1969           the boot loader doesn't provide any, the default kernel command
1970           string provided in CMDLINE will be used.
1971
1972 config CMDLINE_EXTEND
1973         bool "Extend bootloader kernel arguments"
1974         help
1975           The command-line arguments provided by the boot loader will be
1976           appended to the default kernel command string.
1977
1978 config CMDLINE_FORCE
1979         bool "Always use the default kernel command string"
1980         help
1981           Always use the default kernel command string, even if the boot
1982           loader passes other arguments to the kernel.
1983           This is useful if you cannot or don't want to change the
1984           command-line options your boot loader passes to the kernel.
1985 endchoice
1986
1987 config XIP_KERNEL
1988         bool "Kernel Execute-In-Place from ROM"
1989         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1990         help
1991           Execute-In-Place allows the kernel to run from non-volatile storage
1992           directly addressable by the CPU, such as NOR flash. This saves RAM
1993           space since the text section of the kernel is not loaded from flash
1994           to RAM.  Read-write sections, such as the data section and stack,
1995           are still copied to RAM.  The XIP kernel is not compressed since
1996           it has to run directly from flash, so it will take more space to
1997           store it.  The flash address used to link the kernel object files,
1998           and for storing it, is configuration dependent. Therefore, if you
1999           say Y here, you must know the proper physical address where to
2000           store the kernel image depending on your own flash memory usage.
2001
2002           Also note that the make target becomes "make xipImage" rather than
2003           "make zImage" or "make Image".  The final kernel binary to put in
2004           ROM memory will be arch/arm/boot/xipImage.
2005
2006           If unsure, say N.
2007
2008 config XIP_PHYS_ADDR
2009         hex "XIP Kernel Physical Location"
2010         depends on XIP_KERNEL
2011         default "0x00080000"
2012         help
2013           This is the physical address in your flash memory the kernel will
2014           be linked for and stored to.  This address is dependent on your
2015           own flash usage.
2016
2017 config KEXEC
2018         bool "Kexec system call (EXPERIMENTAL)"
2019         depends on (!SMP || PM_SLEEP_SMP)
2020         depends on MMU
2021         select KEXEC_CORE
2022         help
2023           kexec is a system call that implements the ability to shutdown your
2024           current kernel, and to start another kernel.  It is like a reboot
2025           but it is independent of the system firmware.   And like a reboot
2026           you can start any kernel with it, not just Linux.
2027
2028           It is an ongoing process to be certain the hardware in a machine
2029           is properly shutdown, so do not be surprised if this code does not
2030           initially work for you.
2031
2032 config ATAGS_PROC
2033         bool "Export atags in procfs"
2034         depends on ATAGS && KEXEC
2035         default y
2036         help
2037           Should the atags used to boot the kernel be exported in an "atags"
2038           file in procfs. Useful with kexec.
2039
2040 config CRASH_DUMP
2041         bool "Build kdump crash kernel (EXPERIMENTAL)"
2042         help
2043           Generate crash dump after being started by kexec. This should
2044           be normally only set in special crash dump kernels which are
2045           loaded in the main kernel with kexec-tools into a specially
2046           reserved region and then later executed after a crash by
2047           kdump/kexec. The crash dump kernel must be compiled to a
2048           memory address not used by the main kernel
2049
2050           For more details see Documentation/kdump/kdump.txt
2051
2052 config AUTO_ZRELADDR
2053         bool "Auto calculation of the decompressed kernel image address"
2054         help
2055           ZRELADDR is the physical address where the decompressed kernel
2056           image will be placed. If AUTO_ZRELADDR is selected, the address
2057           will be determined at run-time by masking the current IP with
2058           0xf8000000. This assumes the zImage being placed in the first 128MB
2059           from start of memory.
2060
2061 config EFI_STUB
2062         bool
2063
2064 config EFI
2065         bool "UEFI runtime support"
2066         depends on OF && !CPU_BIG_ENDIAN && MMU && AUTO_ZRELADDR && !XIP_KERNEL
2067         select UCS2_STRING
2068         select EFI_PARAMS_FROM_FDT
2069         select EFI_STUB
2070         select EFI_ARMSTUB
2071         select EFI_RUNTIME_WRAPPERS
2072         ---help---
2073           This option provides support for runtime services provided
2074           by UEFI firmware (such as non-volatile variables, realtime
2075           clock, and platform reset). A UEFI stub is also provided to
2076           allow the kernel to be booted as an EFI application. This
2077           is only useful for kernels that may run on systems that have
2078           UEFI firmware.
2079
2080 endmenu
2081
2082 menu "CPU Power Management"
2083
2084 source "drivers/cpufreq/Kconfig"
2085
2086 source "drivers/cpuidle/Kconfig"
2087
2088 endmenu
2089
2090 menu "Floating point emulation"
2091
2092 comment "At least one emulation must be selected"
2093
2094 config FPE_NWFPE
2095         bool "NWFPE math emulation"
2096         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2097         ---help---
2098           Say Y to include the NWFPE floating point emulator in the kernel.
2099           This is necessary to run most binaries. Linux does not currently
2100           support floating point hardware so you need to say Y here even if
2101           your machine has an FPA or floating point co-processor podule.
2102
2103           You may say N here if you are going to load the Acorn FPEmulator
2104           early in the bootup.
2105
2106 config FPE_NWFPE_XP
2107         bool "Support extended precision"
2108         depends on FPE_NWFPE
2109         help
2110           Say Y to include 80-bit support in the kernel floating-point
2111           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2112           Note that gcc does not generate 80-bit operations by default,
2113           so in most cases this option only enlarges the size of the
2114           floating point emulator without any good reason.
2115
2116           You almost surely want to say N here.
2117
2118 config FPE_FASTFPE
2119         bool "FastFPE math emulation (EXPERIMENTAL)"
2120         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2121         ---help---
2122           Say Y here to include the FAST floating point emulator in the kernel.
2123           This is an experimental much faster emulator which now also has full
2124           precision for the mantissa.  It does not support any exceptions.
2125           It is very simple, and approximately 3-6 times faster than NWFPE.
2126
2127           It should be sufficient for most programs.  It may be not suitable
2128           for scientific calculations, but you have to check this for yourself.
2129           If you do not feel you need a faster FP emulation you should better
2130           choose NWFPE.
2131
2132 config VFP
2133         bool "VFP-format floating point maths"
2134         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2135         help
2136           Say Y to include VFP support code in the kernel. This is needed
2137           if your hardware includes a VFP unit.
2138
2139           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2140           release notes and additional status information.
2141
2142           Say N if your target does not have VFP hardware.
2143
2144 config VFPv3
2145         bool
2146         depends on VFP
2147         default y if CPU_V7
2148
2149 config NEON
2150         bool "Advanced SIMD (NEON) Extension support"
2151         depends on VFPv3 && CPU_V7
2152         help
2153           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2154           Extension.
2155
2156 config KERNEL_MODE_NEON
2157         bool "Support for NEON in kernel mode"
2158         depends on NEON && AEABI
2159         help
2160           Say Y to include support for NEON in kernel mode.
2161
2162 endmenu
2163
2164 menu "Userspace binary formats"
2165
2166 source "fs/Kconfig.binfmt"
2167
2168 endmenu
2169
2170 menu "Power management options"
2171
2172 source "kernel/power/Kconfig"
2173
2174 config ARCH_SUSPEND_POSSIBLE
2175         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2176                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2177         def_bool y
2178
2179 config ARM_CPU_SUSPEND
2180         def_bool PM_SLEEP || BL_SWITCHER || ARM_PSCI_FW
2181         depends on ARCH_SUSPEND_POSSIBLE
2182
2183 config ARCH_HIBERNATION_POSSIBLE
2184         bool
2185         depends on MMU
2186         default y if ARCH_SUSPEND_POSSIBLE
2187
2188 endmenu
2189
2190 source "net/Kconfig"
2191
2192 source "drivers/Kconfig"
2193
2194 source "drivers/firmware/Kconfig"
2195
2196 source "fs/Kconfig"
2197
2198 source "arch/arm/Kconfig.debug"
2199
2200 source "security/Kconfig"
2201
2202 source "crypto/Kconfig"
2203 if CRYPTO
2204 source "arch/arm/crypto/Kconfig"
2205 endif
2206
2207 source "lib/Kconfig"
2208
2209 source "arch/arm/kvm/Kconfig"