Documentation/devicetree/bindings/spi/qcom,spi-qup.yaml

   1 # SPDX-License-Identifier: (GPL-2.0 OR BSD-2-Clause)
   2 %YAML 1.2
   3 ---
   4 $id: http://devicetree.org/schemas/spi/qcom,spi-qup.yaml#
   5 $schema: http://devicetree.org/meta-schemas/core.yaml#
   6
   7 title: Qualcomm Universal Peripheral (QUP) Serial Peripheral Interface (SPI)
   8
   9 maintainers:
  10   - Andy Gross <agross@kernel.org>
  11   - Bjorn Andersson <bjorn.andersson@linaro.org>
  12   - Krzysztof Kozlowski <krzysztof.kozlowski@linaro.org>
  13
  14 description:
  15   The QUP core is an AHB slave that provides a common data path (an output FIFO
  16   and an input FIFO) for serial peripheral interface (SPI) mini-core.
  17
  18   SPI in master mode supports up to 50MHz, up to four chip selects,
  19   programmable data path from 4 bits to 32 bits and numerous protocol variants.
  20
  21 allOf:
  22   - $ref: /schemas/spi/spi-controller.yaml#
  23
  24 properties:
  25   compatible:
  26     enum:
  27       - qcom,spi-qup-v1.1.1 # for 8660, 8960 and 8064
  28       - qcom,spi-qup-v2.1.1 # for 8974 and later
  29       - qcom,spi-qup-v2.2.1 # for 8974 v2 and later
  30
  31   clocks:
  32     maxItems: 2
  33
  34   clock-names:
  35     items:
  36       - const: core
  37       - const: iface
  38
  39   dmas:
  40     maxItems: 2
  41
  42   dma-names:
  43     items:
  44       - const: tx
  45       - const: rx
  46
  47   interrupts:
  48     maxItems: 1
  49
  50   reg:
  51     maxItems: 1
  52
  53 required:
  54   - compatible
  55   - clocks
  56   - clock-names
  57   - interrupts
  58   - reg
  59
  60 unevaluatedProperties: false
  61
  62 examples:
  63   - |
  64     #include <dt-bindings/clock/qcom,gcc-msm8996.h>
  65     #include <dt-bindings/interrupt-controller/arm-gic.h>
  66
  67     spi@7575000 {
  68         compatible = "qcom,spi-qup-v2.2.1";
  69         reg = <0x07575000 0x600>;
  70         interrupts = <GIC_SPI 95 IRQ_TYPE_LEVEL_HIGH>;
  71         clocks = <&gcc GCC_BLSP1_QUP1_SPI_APPS_CLK>,
  72                  <&gcc GCC_BLSP1_AHB_CLK>;
  73         clock-names = "core", "iface";
  74         pinctrl-names = "default", "sleep";
  75         pinctrl-0 = <&blsp1_spi1_default>;
  76         pinctrl-1 = <&blsp1_spi1_sleep>;
  77         dmas = <&blsp1_dma 12>, <&blsp1_dma 13>;
  78         dma-names = "tx", "rx";
  79         #address-cells = <1>;
  80         #size-cells = <0>;
  81     };