Documentation/devicetree/bindings/pinctrl/qcom,ipq4019-pinctrl.txt

   1 Qualcomm Atheros IPQ4019 TLMM block
   2
   3 This is the Top Level Mode Multiplexor block found on the Qualcomm IPQ8019
   4 platform, it provides pinctrl, pinmux, pinconf, and gpiolib facilities.
   5
   6 Required properties:
   7 - compatible: "qcom,ipq4019-pinctrl"
   8 - reg: Should be the base address and length of the TLMM block.
   9 - interrupts: Should be the parent IRQ of the TLMM block.
  10 - interrupt-controller: Marks the device node as an interrupt controller.
  11 - #interrupt-cells: Should be two.
  12 - gpio-controller: Marks the device node as a GPIO controller.
  13 - #gpio-cells : Should be two.
  14                 The first cell is the gpio pin number and the
  15                 second cell is used for optional parameters.
  16 - gpio-ranges: see ../gpio/gpio.txt
  17
  18 Optional properties:
  19
  20 - gpio-reserved-ranges: see ../gpio/gpio.txt
  21
  22 Please refer to ../gpio/gpio.txt and ../interrupt-controller/interrupts.txt for
  23 a general description of GPIO and interrupt bindings.
  24
  25 Please refer to pinctrl-bindings.txt in this directory for details of the
  26 common pinctrl bindings used by client devices, including the meaning of the
  27 phrase "pin configuration node".
  28
  29 The pin configuration nodes act as a container for an abitrary number of
  30 subnodes. Each of these subnodes represents some desired configuration for a
  31 pin, a group, or a list of pins or groups. This configuration can include the
  32 mux function to select on those pin(s)/group(s), and various pin configuration
  33 parameters, such as pull-up, drive strength, etc.
  34
  35 The name of each subnode is not important; all subnodes should be enumerated
  36 and processed purely based on their content.
  37
  38 Each subnode only affects those parameters that are explicitly listed. In
  39 other words, a subnode that lists a mux function but no pin configuration
  40 parameters implies no information about any pin configuration parameters.
  41 Similarly, a pin subnode that describes a pullup parameter implies no
  42 information about e.g. the mux function.
  43
  44
  45 The following generic properties as defined in pinctrl-bindings.txt are valid
  46 to specify in a pin configuration subnode:
  47  pins, function, bias-disable, bias-pull-down, bias-pull,up, drive-strength.
  48
  49 Non-empty subnodes must specify the 'pins' property.
  50 Note that not all properties are valid for all pins.
  51
  52
  53 Valid values for qcom,pins are:
  54   gpio0-gpio99
  55     Supports mux, bias and drive-strength
  56
  57 Valid values for qcom,function are:
  58 aud_pin, audio_pwm, blsp_i2c0, blsp_i2c1, blsp_spi0, blsp_spi1, blsp_uart0,
  59 blsp_uart1, chip_rst, gpio, i2s_rx, i2s_spdif_in, i2s_spdif_out, i2s_td, i2s_tx,
  60 jtag, led0, led1, led2, led3, led4, led5, led6, led7, led8, led9, led10, led11,
  61 mdc, mdio, pcie, pmu, prng_rosc, qpic, rgmii, rmii, sdio, smart0, smart1,
  62 smart2, smart3, tm, wifi0, wifi1
  63
  64 Example:
  65
  66         tlmm: pinctrl@1000000 {
  67                 compatible = "qcom,ipq4019-pinctrl";
  68                 reg = <0x1000000 0x300000>;
  69
  70                 gpio-controller;
  71                 #gpio-cells = <2>;
  72                 gpio-ranges = <&tlmm 0 0 100>;
  73                 interrupt-controller;
  74                 #interrupt-cells = <2>;
  75                 interrupts = <0 208 0>;
  76
  77                 serial_pins: serial_pinmux {
  78                         mux {
  79                                 pins = "gpio60", "gpio61";
  80                                 function = "blsp_uart0";
  81                                 bias-disable;
  82                         };
  83                 };
  84         };