Documentation/devicetree/bindings/pinctrl/nuvoton,wpcm450-pinctrl.yaml

   1 # SPDX-License-Identifier: GPL-2.0-only OR BSD-2-Clause
   2 %YAML 1.2
   3 ---
   4 $id: http://devicetree.org/schemas/pinctrl/nuvoton,wpcm450-pinctrl.yaml#
   5 $schema: http://devicetree.org/meta-schemas/core.yaml#
   6
   7 title: Nuvoton WPCM450 pin control and GPIO
   8
   9 maintainers:
  10   - Jonathan Neuschäfer <j.neuschaefer@gmx.net>
  11
  12 properties:
  13   compatible:
  14     const: nuvoton,wpcm450-pinctrl
  15
  16   reg:
  17     maxItems: 1
  18
  19   '#address-cells':
  20     const: 1
  21
  22   '#size-cells':
  23     const: 0
  24
  25 patternProperties:
  26   # There are three kinds of subnodes:
  27   # 1. a GPIO controller node for each GPIO bank
  28   # 2. a pinmux node configures pin muxing for a group of pins (e.g. rmii2)
  29   # 3. a pinconf node configures properties of a single pin
  30
  31   "^gpio@[0-7]$":
  32     type: object
  33     additionalProperties: false
  34
  35     description:
  36       Eight GPIO banks (gpio@0 to gpio@7), that each contain between 14 and 18
  37       GPIOs. Some GPIOs support interrupts.
  38
  39     properties:
  40       reg:
  41         minimum: 0
  42         maximum: 7
  43
  44       gpio-controller: true
  45
  46       "#gpio-cells":
  47         const: 2
  48
  49       interrupt-controller: true
  50
  51       "#interrupt-cells":
  52         const: 2
  53
  54       interrupts:
  55         maxItems: 3
  56         description:
  57           The interrupts associated with this GPIO bank
  58
  59     required:
  60       - reg
  61       - gpio-controller
  62       - '#gpio-cells'
  63
  64   "^mux-":
  65     $ref: pinmux-node.yaml#
  66
  67     properties:
  68       groups:
  69         description:
  70           One or more groups of pins to mux to a certain function
  71         items:
  72           enum: [ smb3, smb4, smb5, scs1, scs2, scs3, smb0, smb1, smb2, bsp,
  73                   hsp1, hsp2, r1err, r1md, rmii2, r2err, r2md, kbcc, dvo,
  74                   clko, smi, uinc, gspi, mben, xcs2, xcs1, sdio, sspi, fi0,
  75                   fi1, fi2, fi3, fi4, fi5, fi6, fi7, fi8, fi9, fi10, fi11,
  76                   fi12, fi13, fi14, fi15, pwm0, pwm1, pwm2, pwm3, pwm4, pwm5,
  77                   pwm6, pwm7, hg0, hg1, hg2, hg3, hg4, hg5, hg6, hg7 ]
  78       function:
  79         description:
  80           The function that a group of pins is muxed to
  81         enum: [ smb3, smb4, smb5, scs1, scs2, scs3, smb0, smb1, smb2, bsp,
  82                 hsp1, hsp2, r1err, r1md, rmii2, r2err, r2md, kbcc, dvo0,
  83                 dvo1, dvo2, dvo3, dvo4, dvo5, dvo6, dvo7, clko, smi, uinc,
  84                 gspi, mben, xcs2, xcs1, sdio, sspi, fi0, fi1, fi2, fi3, fi4,
  85                 fi5, fi6, fi7, fi8, fi9, fi10, fi11, fi12, fi13, fi14, fi15,
  86                 pwm0, pwm1, pwm2, pwm3, pwm4, pwm5, pwm6, pwm7, hg0, hg1,
  87                 hg2, hg3, hg4, hg5, hg6, hg7, gpio ]
  88
  89     dependencies:
  90       groups: [ function ]
  91       function: [ groups ]
  92
  93     additionalProperties: false
  94
  95   "^cfg-":
  96     $ref: pincfg-node.yaml#
  97
  98     properties:
  99       pins:
 100         description:
 101           A list of pins to configure in certain ways, such as enabling
 102           debouncing
 103         items:
 104           pattern: "^gpio1?[0-9]{1,2}$"
 105
 106       input-debounce: true
 107
 108     additionalProperties: false
 109
 110 required:
 111   - compatible
 112   - reg
 113
 114 additionalProperties: false
 115
 116 examples:
 117   - |
 118     #include <dt-bindings/interrupt-controller/irq.h>
 119     #include <dt-bindings/gpio/gpio.h>
 120     pinctrl: pinctrl@b8003000 {
 121       compatible = "nuvoton,wpcm450-pinctrl";
 122       reg = <0xb8003000 0x1000>;
 123       #address-cells = <1>;
 124       #size-cells = <0>;
 125
 126       gpio0: gpio@0 {
 127         reg = <0>;
 128         gpio-controller;
 129         #gpio-cells = <2>;
 130         interrupts = <2 IRQ_TYPE_LEVEL_HIGH>,
 131                      <3 IRQ_TYPE_LEVEL_HIGH>,
 132                      <4 IRQ_TYPE_LEVEL_HIGH>;
 133       };
 134
 135       mux-rmii2 {
 136         groups = "rmii2";
 137         function = "rmii2";
 138       };
 139
 140       pinmux_uid: mux-uid {
 141         groups = "gspi", "sspi";
 142         function = "gpio";
 143       };
 144
 145       pinctrl_uid: cfg-uid {
 146         pins = "gpio14";
 147         input-debounce = <1>;
 148       };
 149     };
 150
 151     gpio-keys {
 152       compatible = "gpio-keys";
 153       pinctrl-names = "default";
 154       pinctrl-0 = <&pinctrl_uid>, <&pinmux_uid>;
 155
 156       button-uid {
 157         label = "UID";
 158         linux,code = <102>;
 159         gpios = <&gpio0 14 GPIO_ACTIVE_HIGH>;
 160       };
 161     };