Documentation/devicetree/bindings/phy/qcom,qusb2-phy.yaml

   1 # SPDX-License-Identifier: (GPL-2.0 OR BSD-2-Clause)
   2
   3 %YAML 1.2
   4 ---
   5 $id: "http://devicetree.org/schemas/phy/qcom,qusb2-phy.yaml#"
   6 $schema: "http://devicetree.org/meta-schemas/core.yaml#"
   7
   8 title: Qualcomm QUSB2 phy controller
   9
  10 maintainers:
  11   - Wesley Cheng <quic_wcheng@quicinc.com>
  12
  13 description:
  14   QUSB2 controller supports LS/FS/HS usb connectivity on Qualcomm chipsets.
  15
  16 properties:
  17   compatible:
  18     oneOf:
  19       - items:
  20           - enum:
  21               - qcom,ipq8074-qusb2-phy
  22               - qcom,msm8953-qusb2-phy
  23               - qcom,msm8996-qusb2-phy
  24               - qcom,msm8998-qusb2-phy
  25               - qcom,qcm2290-qusb2-phy
  26               - qcom,sdm660-qusb2-phy
  27               - qcom,ipq6018-qusb2-phy
  28               - qcom,sm4250-qusb2-phy
  29               - qcom,sm6115-qusb2-phy
  30       - items:
  31           - enum:
  32               - qcom,sc7180-qusb2-phy
  33               - qcom,sdm670-qusb2-phy
  34               - qcom,sdm845-qusb2-phy
  35               - qcom,sm6350-qusb2-phy
  36           - const: qcom,qusb2-v2-phy
  37   reg:
  38     maxItems: 1
  39
  40   "#phy-cells":
  41     const: 0
  42
  43   clocks:
  44     minItems: 2
  45     items:
  46       - description: phy config clock
  47       - description: 19.2 MHz ref clk
  48       - description: phy interface clock (Optional)
  49
  50   clock-names:
  51     minItems: 2
  52     items:
  53       - const: cfg_ahb
  54       - const: ref
  55       - const: iface
  56
  57   vdd-supply:
  58     description:
  59       Phandle to 0.9V regulator supply to PHY digital circuit.
  60
  61   vdda-pll-supply:
  62     description:
  63       Phandle to 1.8V regulator supply to PHY refclk pll block.
  64
  65   vdda-phy-dpdm-supply:
  66     description:
  67       Phandle to 3.1V regulator supply to Dp/Dm port signals.
  68
  69   resets:
  70     maxItems: 1
  71     description:
  72       Phandle to reset to phy block.
  73
  74   nvmem-cells:
  75     maxItems: 1
  76     description:
  77       Phandle to nvmem cell that contains 'HS Tx trim'
  78       tuning parameter value for qusb2 phy.
  79
  80   qcom,tcsr-syscon:
  81     description:
  82       Phandle to TCSR syscon register region.
  83     $ref: /schemas/types.yaml#/definitions/phandle
  84
  85 if:
  86   properties:
  87     compatible:
  88       contains:
  89         const: qcom,qusb2-v2-phy
  90 then:
  91   properties:
  92     qcom,imp-res-offset-value:
  93       description:
  94         It is a 6 bit value that specifies offset to be
  95         added to PHY refgen RESCODE via IMP_CTRL1 register. It is a PHY
  96         tuning parameter that may vary for different boards of same SOC.
  97       $ref: /schemas/types.yaml#/definitions/uint32
  98       minimum: 0
  99       maximum: 63
 100       default: 0
 101
 102     qcom,bias-ctrl-value:
 103       description:
 104         It is a 6 bit value that specifies bias-ctrl-value. It is a PHY
 105         tuning parameter that may vary for different boards of same SOC.
 106       $ref: /schemas/types.yaml#/definitions/uint32
 107       minimum: 0
 108       maximum: 63
 109       default: 32
 110
 111     qcom,charge-ctrl-value:
 112       description:
 113         It is a 2 bit value that specifies charge-ctrl-value. It is a PHY
 114         tuning parameter that may vary for different boards of same SOC.
 115       $ref: /schemas/types.yaml#/definitions/uint32
 116       minimum: 0
 117       maximum: 3
 118       default: 0
 119
 120     qcom,hstx-trim-value:
 121       description:
 122         It is a 4 bit value that specifies tuning for HSTX
 123         output current.
 124         Possible range is - 15mA to 24mA (stepsize of 600 uA).
 125         See dt-bindings/phy/phy-qcom-qusb2.h for applicable values.
 126       $ref: /schemas/types.yaml#/definitions/uint32
 127       minimum: 0
 128       maximum: 15
 129       default: 3
 130
 131     qcom,preemphasis-level:
 132       description:
 133         It is a 2 bit value that specifies pre-emphasis level.
 134         Possible range is 0 to 15% (stepsize of 5%).
 135         See dt-bindings/phy/phy-qcom-qusb2.h for applicable values.
 136       $ref: /schemas/types.yaml#/definitions/uint32
 137       minimum: 0
 138       maximum: 3
 139       default: 2
 140
 141     qcom,preemphasis-width:
 142       description:
 143         It is a 1 bit value that specifies how long the HSTX
 144         pre-emphasis (specified using qcom,preemphasis-level) must be in
 145         effect. Duration could be half-bit of full-bit.
 146         See dt-bindings/phy/phy-qcom-qusb2.h for applicable values.
 147       $ref: /schemas/types.yaml#/definitions/uint32
 148       minimum: 0
 149       maximum: 1
 150       default: 0
 151
 152     qcom,hsdisc-trim-value:
 153       description:
 154         It is a 2 bit value tuning parameter that control disconnect
 155         threshold and may vary for different boards of same SOC.
 156       $ref: /schemas/types.yaml#/definitions/uint32
 157       minimum: 0
 158       maximum: 3
 159       default: 0
 160
 161 required:
 162   - compatible
 163   - reg
 164   - "#phy-cells"
 165   - clocks
 166   - clock-names
 167   - vdd-supply
 168   - vdda-pll-supply
 169   - vdda-phy-dpdm-supply
 170   - resets
 171
 172 additionalProperties: false
 173
 174 examples:
 175   - |
 176     #include <dt-bindings/clock/qcom,gcc-msm8996.h>
 177     hsusb_phy: phy@7411000 {
 178         compatible = "qcom,msm8996-qusb2-phy";
 179         reg = <0x7411000 0x180>;
 180         #phy-cells = <0>;
 181
 182         clocks = <&gcc GCC_USB_PHY_CFG_AHB2PHY_CLK>,
 183                  <&gcc GCC_RX1_USB2_CLKREF_CLK>;
 184         clock-names = "cfg_ahb", "ref";
 185
 186         vdd-supply = <&pm8994_l28>;
 187         vdda-pll-supply = <&pm8994_l12>;
 188         vdda-phy-dpdm-supply = <&pm8994_l24>;
 189
 190         resets = <&gcc GCC_QUSB2PHY_PRIM_BCR>;
 191         nvmem-cells = <&qusb2p_hstx_trim>;
 192     };