Documentation/devicetree/bindings/interrupt-controller/ti,c64x+megamod-pic.txt

   1 C6X Interrupt Chips
   2 -------------------
   3
   4 * C64X+ Core Interrupt Controller
   5
   6   The core interrupt controller provides 16 prioritized interrupts to the
   7   C64X+ core. Priority 0 and 1 are used for reset and NMI respectively.
   8   Priority 2 and 3 are reserved. Priority 4-15 are used for interrupt
   9   sources coming from outside the core.
  10
  11   Required properties:
  12   --------------------
  13   - compatible: Should be "ti,c64x+core-pic";
  14   - #interrupt-cells: <1>
  15
  16   Interrupt Specifier Definition
  17   ------------------------------
  18   Single cell specifying the core interrupt priority level (4-15) where
  19   4 is highest priority and 15 is lowest priority.
  20
  21   Example
  22   -------
  23   core_pic: interrupt-controller@0 {
  24         interrupt-controller;
  25         #interrupt-cells = <1>;
  26         compatible = "ti,c64x+core-pic";
  27   };
  28
  29
  30
  31 * C64x+ Megamodule Interrupt Controller
  32
  33   The megamodule PIC consists of four interrupt mupliplexers each of which
  34   combine up to 32 interrupt inputs into a single interrupt output which
  35   may be cascaded into the core interrupt controller. The megamodule PIC
  36   has a total of 12 outputs cascading into the core interrupt controller.
  37   One for each core interrupt priority level. In addition to the combined
  38   interrupt sources, individual megamodule interrupts may be cascaded to
  39   the core interrupt controller. When an individual interrupt is cascaded,
  40   it is no longer handled through a megamodule interrupt combiner and is
  41   considered to have the core interrupt controller as the parent.
  42
  43   Required properties:
  44   --------------------
  45   - compatible: "ti,c64x+megamod-pic"
  46   - interrupt-controller
  47   - #interrupt-cells: <1>
  48   - reg: base address and size of register area
  49   - interrupts: This should have four cells; one for each interrupt combiner.
  50                 The cells contain the core priority interrupt to which the
  51                 corresponding combiner output is wired.
  52
  53   Optional properties:
  54   --------------------
  55   - ti,c64x+megamod-pic-mux: Array of 12 cells correspnding to the 12 core
  56                              priority interrupts. The first cell corresponds to
  57                              core priority 4 and the last cell corresponds to
  58                              core priority 15. The value of each cell is the
  59                              megamodule interrupt source which is MUXed to
  60                              the core interrupt corresponding to the cell
  61                              position. Allowed values are 4 - 127. Mapping for
  62                              interrupts 0 - 3 (combined interrupt sources) are
  63                              ignored.
  64
  65   Interrupt Specifier Definition
  66   ------------------------------
  67   Single cell specifying the megamodule interrupt source (4-127). Note that
  68   interrupts mapped directly to the core with "ti,c64x+megamod-pic-mux" will
  69   use the core interrupt controller as their parent and the specifier will
  70   be the core priority level, not the megamodule interrupt number.
  71
  72   Examples
  73   --------
  74   megamod_pic: interrupt-controller@1800000 {
  75         compatible = "ti,c64x+megamod-pic";
  76         interrupt-controller;
  77         #interrupt-cells = <1>;
  78         reg = <0x1800000 0x1000>;
  79         interrupt-parent = <&core_pic>;
  80         interrupts = < 12 13 14 15 >;
  81   };
  82
  83   This is a minimal example where all individual interrupts go through a
  84   combiner. Combiner-0 is mapped to core interrupt 12, combiner-1 is mapped
  85   to interrupt 13, etc.
  86
  87
  88   megamod_pic: interrupt-controller@1800000 {
  89         compatible = "ti,c64x+megamod-pic";
  90         interrupt-controller;
  91         #interrupt-cells = <1>;
  92         reg = <0x1800000 0x1000>;
  93         interrupt-parent = <&core_pic>;
  94         interrupts = < 12 13 14 15 >;
  95         ti,c64x+megamod-pic-mux = <  0  0  0  0
  96                                     32  0  0  0
  97                                      0  0  0  0 >;
  98   };
  99
 100   This the same as the first example except that megamodule interrupt 32 is
 101   mapped directly to core priority interrupt 8. The node using this interrupt
 102   must set the core controller as its interrupt parent and use 8 in the
 103   interrupt specifier value.