openfwwf/initvals.inc

   1 #ifndef INITVALUES_H_
   2 #define INITVALUES_H_
   3
   4 /* MMIO registers for the kernel device driver.
   5  * This is for use by the initvals only. */
   6
   7 #define MMIO_DMA0_REASON                0x20
   8 #define MMIO_DMA0_IRQ_MASK              0x24
   9 #define MMIO_DMA1_REASON                0x28
  10 #define MMIO_DMA1_IRQ_MASK              0x2C
  11 #define MMIO_DMA2_REASON                0x30
  12 #define MMIO_DMA2_IRQ_MASK              0x34
  13 #define MMIO_DMA3_REASON                0x38
  14 #define MMIO_DMA3_IRQ_MASK              0x3C
  15 #define MMIO_DMA4_REASON                0x40
  16 #define MMIO_DMA4_IRQ_MASK              0x44
  17 #define MMIO_DMA5_REASON                0x48
  18 #define MMIO_DMA5_IRQ_MASK              0x4C
  19 #define MMIO_IPFT0                      0x100   /* TX/RX interrupts per frame and timeout */
  20 #define MMIO_IPFT1                      0x104   /* TX/RX interrupts per frame and timeout */
  21 #define MMIO_IPFT2                      0x108   /* TX/RX interrupts per frame and timeout */
  22 #define MMIO_IPFT3                      0x10C   /* TX/RX interrupts per frame and timeout */
  23 #define MMIO_MACCTL                     0x120   /* MAC control */
  24 #define MMIO_MACCMD                     0x124   /* MAC command */
  25 #define MMIO_GEN_IRQ_REASON             0x128
  26 #define MMIO_GEN_IRQ_MASK               0x12C
  27 #define MMIO_RAM_CONTROL                0x130
  28 #define MMIO_RAM_DATA                   0x134
  29 #define MMIO_PS_STATUS                  0x140
  30 #define MMIO_RADIO_HWENABLED_HI         0x158
  31 #define MMIO_SHM_CONTROL                0x160
  32 #define MMIO_SHM_DATA                   0x164
  33 #define MMIO_SHM_DATA_UNALIGNED         0x166
  34 #define MMIO_XMITSTAT_0                 0x170
  35 #define MMIO_XMITSTAT_1                 0x174
  36 #define MMIO_REV3PLUS_TSF_LOW           0x180   /* core rev >= 3 only */
  37 #define MMIO_REV3PLUS_TSF_HIGH          0x184   /* core rev >= 3 only */
  38 #define MMIO_TSF_CFP_REP                0x188
  39 #define MMIO_TSF_CFP_START              0x18C
  40 #define MMIO_TSF_CFP_MAXDUR             0x190
  41
  42 /* 32-bit DMA */
  43 #define MMIO_DMA32_BASE0                0x200
  44 #define MMIO_DMA32_BASE1                0x220
  45 #define MMIO_DMA32_BASE2                0x240
  46 #define MMIO_DMA32_BASE3                0x260
  47 #define MMIO_DMA32_BASE4                0x280
  48 #define MMIO_DMA32_BASE5                0x2A0
  49 /* 64-bit DMA */
  50 #define MMIO_DMA64_BASE0                0x200
  51 #define MMIO_DMA64_BASE1                0x240
  52 #define MMIO_DMA64_BASE2                0x280
  53 #define MMIO_DMA64_BASE3                0x2C0
  54 #define MMIO_DMA64_BASE4                0x300
  55 #define MMIO_DMA64_BASE5                0x340
  56
  57 /* PIO on core rev < 11 */
  58 #define MMIO_PIO_BASE0                  0x300
  59 #define MMIO_PIO_BASE1                  0x310
  60 #define MMIO_PIO_BASE2                  0x320
  61 #define MMIO_PIO_BASE3                  0x330
  62 #define MMIO_PIO_BASE4                  0x340
  63 #define MMIO_PIO_BASE5                  0x350
  64 #define MMIO_PIO_BASE6                  0x360
  65 #define MMIO_PIO_BASE7                  0x370
  66 /* PIO on core rev >= 11 */
  67 #define MMIO_PIO11_BASE0                0x200
  68 #define MMIO_PIO11_BASE1                0x240
  69 #define MMIO_PIO11_BASE2                0x280
  70 #define MMIO_PIO11_BASE3                0x2C0
  71 #define MMIO_PIO11_BASE4                0x300
  72 #define MMIO_PIO11_BASE5                0x340
  73
  74 #define MMIO_PHY_VER                    0x3E0
  75 #define MMIO_PHY_RADIO                  0x3E2
  76 #define MMIO_PHY0                       0x3E6
  77 #define MMIO_ANTENNA                    0x3E8
  78 #define MMIO_CHANNEL                    0x3F0
  79 #define MMIO_CHANNEL_EXT                0x3F4
  80 #define MMIO_RADIO_CONTROL              0x3F6
  81 #define MMIO_RADIO_DATA_HIGH            0x3F8
  82 #define MMIO_RADIO_DATA_LOW             0x3FA
  83 #define MMIO_PHY_CONTROL                0x3FC
  84 #define MMIO_PHY_DATA                   0x3FE
  85
  86 /* Receive engine */
  87 #define MMIO_RXE_RXMEM                  0x402
  88 #define MMIO_RXE_RXCOPYLEN              0x404
  89 #define MMIO_RXE_FIFOCTL                0x406
  90 #define MMIO_RXE_RXHDR_OFFSET           0x40E /* in words */
  91 #define MMIO_RXE_RXHDR_LEN              0x410 /* in words */
  92
  93 #define MMIO_MACFILTER_CONTROL          0x420
  94 #define MMIO_MACFILTER_DATA             0x422
  95 #define MMIO_RCMTA_COUNT                0x43C
  96 #define MMIO_PSM_BRC                    0x490
  97 #define MMIO_RADIO_HWENABLED_LO         0x49A
  98 #define MMIO_GPIO_CONTROL               0x49C
  99 #define MMIO_GPIO_MASK                  0x49E
 100
 101 #define MMIO_PSM_BRED0                  0x4A0
 102 #define MMIO_PSM_BRED1                  0x4A2
 103 #define MMIO_PSM_BRED2                  0x4A4
 104 #define MMIO_PSM_BRED3                  0x4A6
 105
 106 #define MMIO_PSM_BRCL0                  0x4A8
 107 #define MMIO_PSM_BRCL1                  0x4AA
 108 #define MMIO_PSM_BRCL2                  0x4AC
 109 #define MMIO_PSM_BRCL3                  0x4AE
 110
 111 #define MMIO_PSM_BRPO0                  0x4B0
 112 #define MMIO_PSM_BRPO1                  0x4B2
 113 #define MMIO_PSM_BRPO2                  0x4B4
 114 #define MMIO_PSM_BRPO3                  0x4B6
 115
 116 #define MMIO_PSM_BRWK0                  0x4B8
 117 #define MMIO_PSM_BRWK1                  0x4BA
 118 #define MMIO_PSM_BRWK2                  0x4BC
 119 #define MMIO_PSM_BRWK3                  0x4BE
 120
 121 /* Transmit control */
 122 #define MMIO_TCTL_FIFODEF               0x520
 123 #define MMIO_TCTL_FIFOCMD               0x540
 124
 125 /* TSF */
 126 #define MMIO_TSF_CFP_START_LOW          0x604
 127 #define MMIO_TSF_CFP_START_HIGH         0x606
 128 #define MMIO_TSF_CFP_PRETBTT            0x612
 129 #define MMIO_TSF_0                      0x632   /* core rev < 3 only */
 130 #define MMIO_TSF_1                      0x634   /* core rev < 3 only */
 131 #define MMIO_TSF_2                      0x636   /* core rev < 3 only */
 132 #define MMIO_TSF_3                      0x638   /* core rev < 3 only */
 133 #define MMIO_RNG                        0x65A
 134
 135 /* IFS */
 136 #define MMIO_IFS_SLOT                   0x684
 137 #define MMIO_IFSCTL                     0x688 /* Interframe space control */
 138 #define  MMIO_IFSCTL_USE_EDCF           0x0004
 139 #define MMIO_POWERUP_DELAY              0x6A8
 140
 141 /* Network allocation vector */
 142 #define MMIO_NAV_CTL                    0x700
 143
 144
 145 #endif /* INITVALUES_H_ */
 146
 147 // vim: syntax=b43 ts=8