include/shared/wlan.h

   1 /*
   2  * Atheros AR9170 driver
   3  *
   4  * Hardware-specific definitions
   5  *
   6  * Copyright 2008, Johannes Berg <johannes@sipsolutions.net>
   7  * Copyright 2009, 2010, Christian Lamparter <chunkeey@googlemail.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License as published by
  11  * the Free Software Foundation; either version 2 of the License.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; see the file COPYING.  If not, see
  20  * http://www.gnu.org/licenses/.
  21  *
  22  * This file incorporates work covered by the following copyright and
  23  * permission notice:
  24  *    Copyright (c) 2007-2008 Atheros Communications, Inc.
  25  *
  26  *    Permission to use, copy, modify, and/or distribute this software for any
  27  *    purpose with or without fee is hereby granted, provided that the above
  28  *    copyright notice and this permission notice appear in all copies.
  29  *
  30  *    THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
  31  *    WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  32  *    MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  33  *    ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  34  *    WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  35  *    ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  36  *    OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  37  */
  38
  39 #ifndef __CARL9170_SHARED_WLAN_H
  40 #define __CARL9170_SHARED_WLAN_H
  41
  42 #include "fwcmd.h"
  43
  44 #define AR9170_RX_PHY_RATE_CCK_1M               0x0a
  45 #define AR9170_RX_PHY_RATE_CCK_2M               0x14
  46 #define AR9170_RX_PHY_RATE_CCK_5M               0x37
  47 #define AR9170_RX_PHY_RATE_CCK_11M              0x6e
  48
  49 #define AR9170_ENC_ALG_NONE                     0x0
  50 #define AR9170_ENC_ALG_WEP64                    0x1
  51 #define AR9170_ENC_ALG_TKIP                     0x2
  52 #define AR9170_ENC_ALG_AESCCMP                  0x4
  53 #define AR9170_ENC_ALG_WEP128                   0x5
  54 #define AR9170_ENC_ALG_WEP256                   0x6
  55 #define AR9170_ENC_ALG_CENC                     0x7
  56
  57 #define AR9170_RX_ENC_SOFTWARE                  0x8
  58
  59 #define AR9170_RX_STATUS_MODULATION_MASK        0x03
  60 #define AR9170_RX_STATUS_MODULATION_CCK         0x00
  61 #define AR9170_RX_STATUS_MODULATION_OFDM        0x01
  62 #define AR9170_RX_STATUS_MODULATION_HT          0x02
  63 #define AR9170_RX_STATUS_MODULATION_DUPOFDM     0x03
  64
  65 /* depends on modulation */
  66 #define AR9170_RX_STATUS_SHORT_PREAMBLE         0x08
  67 #define AR9170_RX_STATUS_GREENFIELD             0x08
  68
  69 #define AR9170_RX_STATUS_MPDU_MASK              0x30
  70 #define AR9170_RX_STATUS_MPDU_SINGLE            0x00
  71 #define AR9170_RX_STATUS_MPDU_FIRST             0x20
  72 #define AR9170_RX_STATUS_MPDU_MIDDLE            0x30
  73 #define AR9170_RX_STATUS_MPDU_LAST              0x10
  74
  75 #define AR9170_RX_ERROR_RXTO                    0x01
  76 #define AR9170_RX_ERROR_OVERRUN                 0x02
  77 #define AR9170_RX_ERROR_DECRYPT                 0x04
  78 #define AR9170_RX_ERROR_FCS                     0x08
  79 #define AR9170_RX_ERROR_WRONG_RA                0x10
  80 #define AR9170_RX_ERROR_PLCP                    0x20
  81 #define AR9170_RX_ERROR_MMIC                    0x40
  82 #define AR9170_RX_ERROR_FATAL                   0x80
  83
  84 /* these are either-or */
  85 #define AR9170_TX_MAC_PROT_RTS                  0x0001
  86 #define AR9170_TX_MAC_PROT_CTS                  0x0002
  87 #define AR9170_TX_MAC_PROT                      0x0003
  88
  89 #define AR9170_TX_MAC_NO_ACK                    0x0004
  90 /* if unset, MAC will only do SIFS space before frame */
  91 #define AR9170_TX_MAC_BACKOFF                   0x0008
  92 #define AR9170_TX_MAC_BURST                     0x0010
  93 #define AR9170_TX_MAC_AGGR                      0x0020
  94
  95 /* encryption is a two-bit field */
  96 #define AR9170_TX_MAC_ENCR_NONE                 0x0000
  97 #define AR9170_TX_MAC_ENCR_RC4                  0x0040
  98 #define AR9170_TX_MAC_ENCR_CENC                 0x0080
  99 #define AR9170_TX_MAC_ENCR_AES                  0x00c0
 100
 101 #define AR9170_TX_MAC_MMIC                      0x0100
 102 #define AR9170_TX_MAC_HW_DURATION               0x0200
 103 #define AR9170_TX_MAC_QOS_S                     10
 104 #define AR9170_TX_MAC_QOS                       0x0c00
 105 #define AR9170_TX_MAC_DISABLE_TXOP              0x1000
 106 #define AR9170_TX_MAC_TXOP_RIFS                 0x2000
 107 #define AR9170_TX_MAC_IMM_BA                    0x4000
 108
 109 /* either-or */
 110 #define AR9170_TX_PHY_MOD_CCK                   0x00000000
 111 #define AR9170_TX_PHY_MOD_OFDM                  0x00000001
 112 #define AR9170_TX_PHY_MOD_HT                    0x00000002
 113
 114 /* depends on modulation */
 115 #define AR9170_TX_PHY_SHORT_PREAMBLE            0x00000004
 116 #define AR9170_TX_PHY_GREENFIELD                0x00000004
 117
 118 #define AR9170_TX_PHY_BW_S                      3
 119 #define AR9170_TX_PHY_BW                        (3 << AR9170_TX_PHY_BW_SHIFT)
 120 #define AR9170_TX_PHY_BW_20MHZ                  0
 121 #define AR9170_TX_PHY_BW_40MHZ                  2
 122 #define AR9170_TX_PHY_BW_40MHZ_DUP              3
 123
 124 #define AR9170_TX_PHY_TX_HEAVY_CLIP_S           6
 125 #define AR9170_TX_PHY_TX_HEAVY_CLIP             (7 << \
 126                                                  AR9170_TX_PHY_TX_HEAVY_CLIP_S)
 127
 128 #define AR9170_TX_PHY_TX_PWR_S                  9
 129 #define AR9170_TX_PHY_TX_PWR                    (0x3f << \
 130                                                  AR9170_TX_PHY_TX_PWR_S)
 131
 132 #define AR9170_TX_PHY_TXCHAIN_S                 15
 133 #define AR9170_TX_PHY_TXCHAIN                   (7 << \
 134                                                  AR9170_TX_PHY_TXCHAIN_S)
 135 #define AR9170_TX_PHY_TXCHAIN_1                 1
 136 /* use for cck, ofdm 6/9/12/18/24 and HT if capable */
 137 #define AR9170_TX_PHY_TXCHAIN_2                 5
 138
 139 #define AR9170_TX_PHY_MCS_S                     18
 140 #define AR9170_TX_PHY_MCS                       (0x7f << \
 141                                                  AR9170_TX_PHY_MCS_S)
 142
 143 #define AR9170_TX_PHY_RATE_CCK_1M               0x0
 144 #define AR9170_TX_PHY_RATE_CCK_2M               0x1
 145 #define AR9170_TX_PHY_RATE_CCK_5M               0x2
 146 #define AR9170_TX_PHY_RATE_CCK_11M              0x3
 147
 148 /* same as AR9170_RX_PHY_RATE */
 149 #define AR9170_TXRX_PHY_RATE_OFDM_6M            0xb
 150 #define AR9170_TXRX_PHY_RATE_OFDM_9M            0xf
 151 #define AR9170_TXRX_PHY_RATE_OFDM_12M           0xa
 152 #define AR9170_TXRX_PHY_RATE_OFDM_18M           0xe
 153 #define AR9170_TXRX_PHY_RATE_OFDM_24M           0x9
 154 #define AR9170_TXRX_PHY_RATE_OFDM_36M           0xd
 155 #define AR9170_TXRX_PHY_RATE_OFDM_48M           0x8
 156 #define AR9170_TXRX_PHY_RATE_OFDM_54M           0xc
 157
 158 #define AR9170_TXRX_PHY_RATE_HT_MCS0            0x0
 159 #define AR9170_TXRX_PHY_RATE_HT_MCS1            0x1
 160 #define AR9170_TXRX_PHY_RATE_HT_MCS2            0x2
 161 #define AR9170_TXRX_PHY_RATE_HT_MCS3            0x3
 162 #define AR9170_TXRX_PHY_RATE_HT_MCS4            0x4
 163 #define AR9170_TXRX_PHY_RATE_HT_MCS5            0x5
 164 #define AR9170_TXRX_PHY_RATE_HT_MCS6            0x6
 165 #define AR9170_TXRX_PHY_RATE_HT_MCS7            0x7
 166 #define AR9170_TXRX_PHY_RATE_HT_MCS8            0x8
 167 #define AR9170_TXRX_PHY_RATE_HT_MCS9            0x9
 168 #define AR9170_TXRX_PHY_RATE_HT_MCS10           0xa
 169 #define AR9170_TXRX_PHY_RATE_HT_MCS11           0xb
 170 #define AR9170_TXRX_PHY_RATE_HT_MCS12           0xc
 171 #define AR9170_TXRX_PHY_RATE_HT_MCS13           0xd
 172 #define AR9170_TXRX_PHY_RATE_HT_MCS14           0xe
 173 #define AR9170_TXRX_PHY_RATE_HT_MCS15           0xf
 174
 175 #define AR9170_TX_PHY_SHORT_GI                  0x80000000
 176
 177 #ifdef __CARL9170FW__
 178 struct ar9170_tx_hw_mac_control {
 179         union {
 180                 struct {
 181                         /*
 182                          * Beware of compiler bugs in all gcc pre 4.4!
 183                          */
 184
 185                         u8 erp_prot:2;
 186                         u8 no_ack:1;
 187                         u8 backoff:1;
 188                         u8 burst:1;
 189                         u8 ampdu:1;
 190
 191                         u8 enc_mode:2;
 192
 193                         u8 hw_mmic:1;
 194                         u8 hw_duration:1;
 195
 196                         u8 qos_queue:2;
 197
 198                         u8 disable_txop:1;
 199                         u8 txop_rifs:1;
 200
 201                         u8 ba_end:1;
 202                         u8 probe:1;
 203                 } __packed;
 204
 205                 __le16 set;
 206         } __packed;
 207 } __packed;
 208
 209 struct ar9170_tx_hw_phy_control {
 210         union {
 211                 struct {
 212                         /*
 213                          * Beware of compiler bugs in all gcc pre 4.4!
 214                          */
 215
 216                         u8 modulation:2;
 217                         u8 preamble:1;
 218                         u8 bandwidth:2;
 219                         u8:1;
 220                         u8 heavy_clip:3;
 221                         u8 tx_power:6;
 222                         u8 chains:3;
 223                         u8 mcs:7;
 224                         u8:6;
 225                         u8 short_gi:1;
 226                 } __packed;
 227
 228                 __le32 set;
 229         } __packed;
 230 } __packed;
 231
 232 struct ar9170_tx_rate_info {
 233         u8 tries:3;
 234         u8 erp_prot:2;
 235         u8 free:3; /* free for use (e.g.:RIFS/TXOP/AMPDU) */
 236 } __packed;
 237
 238 struct carl9170_tx_superdesc {
 239         __le16 len;
 240         u8 rix;
 241         u8 cnt;
 242         u8 cookie;
 243         u8 ampdu_density:3;
 244         u8 ampdu_factor:2;
 245         u8 ampdu_commit_density:1;
 246         u8 ampdu_commit_factor:1;
 247         u8 ampdu_unused_bit:1;
 248         u8 queue:3;
 249         u8 vif_id:3;
 250         u8 fill_in_tsf:1;
 251         u8 cab:1;
 252         u8 padding2;
 253         struct ar9170_tx_rate_info ri[CARL9170_TX_MAX_RATES];
 254         struct ar9170_tx_hw_phy_control rr[CARL9170_TX_MAX_RETRY_RATES];
 255 } __packed;
 256
 257 struct ar9170_tx_hwdesc {
 258         __le16 length;
 259         struct ar9170_tx_hw_mac_control mac;
 260         struct ar9170_tx_hw_phy_control phy;
 261 } __packed;
 262
 263 struct ar9170_tx_frame {
 264         struct ar9170_tx_hwdesc hdr;
 265
 266         union {
 267                 struct ieee80211_hdr i3e;
 268                 u8 payload[0];
 269         } data;
 270 } __packed;
 271
 272 struct carl9170_tx_superframe {
 273         struct carl9170_tx_superdesc s;
 274         struct ar9170_tx_frame f;
 275 } __packed;
 276
 277 #endif /* __CARL9170FW__ */
 278
 279 struct _ar9170_tx_hwdesc {
 280         __le16 length;
 281         __le16 mac_control;
 282         __le32 phy_control;
 283 } __packed;
 284
 285 #define CARL9170_TX_SUPER_AMPDU_DENSITY_S               0
 286 #define CARL9170_TX_SUPER_AMPDU_DENSITY                 0x7
 287 #define CARL9170_TX_SUPER_AMPDU_FACTOR                  0x18
 288 #define CARL9170_TX_SUPER_AMPDU_FACTOR_S                3
 289 #define CARL9170_TX_SUPER_AMPDU_COMMIT_DENSITY          0x20
 290 #define CARL9170_TX_SUPER_AMPDU_COMMIT_DENSITY_S        5
 291 #define CARL9170_TX_SUPER_AMPDU_COMMIT_FACTOR           0x40
 292 #define CARL9170_TX_SUPER_AMPDU_COMMIT_FACTOR_S         6
 293
 294 #define CARL9170_TX_SUPER_MISC_QUEUE                    0x7
 295 #define CARL9170_TX_SUPER_MISC_QUEUE_S                  0
 296 #define CARL9170_TX_SUPER_MISC_VIF_ID                   0x38
 297 #define CARL9170_TX_SUPER_MISC_VIF_ID_S                 3
 298 #define CARL9170_TX_SUPER_MISC_FILL_IN_TSF              0x40
 299 #define CARL9170_TX_SUPER_MISC_CAB                      0x80
 300
 301 #define CARL9170_TX_SUPER_RI_TRIES                      0x7
 302 #define CARL9170_TX_SUPER_RI_TRIES_S                    0
 303 #define CARL9170_TX_SUPER_RI_ERP_PROT                   0x18
 304 #define CARL9170_TX_SUPER_RI_ERP_PROT_S                 3
 305
 306 struct _carl9170_tx_superdesc {
 307         __le16 len;
 308         u8 rix;
 309         u8 cnt;
 310         u8 cookie;
 311         u8 ampdu_settings;
 312         u8 misc;
 313         u8 padding;
 314         u8 ri[CARL9170_TX_MAX_RATES];
 315         __le32 rr[CARL9170_TX_MAX_RETRY_RATES];
 316 } __packed;
 317
 318 struct _carl9170_tx_superframe {
 319         struct _carl9170_tx_superdesc s;
 320         struct _ar9170_tx_hwdesc f;
 321         u8 frame_data[0];
 322 } __packed;
 323
 324 #define CARL9170_TX_SUPERDESC_LEN               24
 325 #define AR9170_TX_HWDESC_LEN                    8
 326 #define AR9170_TX_SUPERFRAME_LEN                (CARL9170_TX_HWDESC_LEN + \
 327                                                  AR9170_TX_SUPERDESC_LEN)
 328
 329 struct ar9170_rx_head {
 330         u8 plcp[12];
 331 } __packed;
 332
 333 struct ar9170_rx_phystatus {
 334         union {
 335                 struct {
 336                         u8 rssi_ant0, rssi_ant1, rssi_ant2,
 337                                 rssi_ant0x, rssi_ant1x, rssi_ant2x,
 338                                 rssi_combined;
 339                 } __packed;
 340                 u8 rssi[7];
 341         } __packed;
 342
 343         u8 evm_stream0[6], evm_stream1[6];
 344         u8 phy_err;
 345 } __packed;
 346
 347 struct ar9170_rx_macstatus {
 348         u8 SAidx, DAidx;
 349         u8 error;
 350         u8 status;
 351 } __packed;
 352
 353 struct ar9170_rx_frame_single {
 354         struct ar9170_rx_head phy_head;
 355         struct ieee80211_hdr i3e;
 356         struct ar9170_rx_phystatus phy_tail;
 357         struct ar9170_rx_macstatus macstatus;
 358 } __packed;
 359
 360 struct ar9170_rx_frame_head {
 361         struct ar9170_rx_head phy_head;
 362         struct ieee80211_hdr i3e;
 363         struct ar9170_rx_macstatus macstatus;
 364 } __packed;
 365
 366 struct ar9170_rx_frame_middle {
 367         struct ieee80211_hdr i3e;
 368         struct ar9170_rx_macstatus macstatus;
 369 } __packed;
 370
 371 struct ar9170_rx_frame_tail {
 372         struct ieee80211_hdr i3e;
 373         struct ar9170_rx_phystatus phy_tail;
 374         struct ar9170_rx_macstatus macstatus;
 375 } __packed;
 376
 377 struct ar9170_rx_frame {
 378         union {
 379                 struct ar9170_rx_frame_single single;
 380                 struct ar9170_rx_frame_head head;
 381                 struct ar9170_rx_frame_middle middle;
 382                 struct ar9170_rx_frame_tail tail;
 383         } __packed;
 384 } __packed;
 385
 386 static inline u8 ar9170_get_decrypt_type(struct ar9170_rx_macstatus *t)
 387 {
 388         return (t->SAidx & 0xc0) >> 4 |
 389                (t->DAidx & 0xc0) >> 6;
 390 }
 391
 392 enum ar9170_txq {
 393         AR9170_TXQ_BE,
 394
 395         AR9170_TXQ_VI,
 396         AR9170_TXQ_VO,
 397         AR9170_TXQ_BK,
 398
 399         __AR9170_NUM_TXQ,
 400
 401         AR9170_TXQ_MGMT = 4,
 402 };
 403
 404 static const u8 ar9170_qmap[__AR9170_NUM_TXQ] = { 2, 1, 0, 3 };
 405
 406 #define AR9170_TXQ_DEPTH                        32
 407
 408 #endif /* __CARL9170_SHARED_WLAN_H */